Arhitektura računala 2 2. blic – 2008/09 – grupa B

| 1. | (1 bo | (1 bod) Teško rješivi hazardi tipa RAW tipično nastaju nakon: | | | | |
|----|---|---|-------------|--|--|--|
| | a) b) c) d) | instrukcija load instrukcija store cjelobrojnih aritmetičkih instrukcija troadresnih registarskih instrukcija | Rješenje: A | | | |
| 2. | (1 bod) Pretpostavimo da računalo s dobro popunjenom 5-segmentnom protočnom strukturom preinačimo tako da dvostruko ubrzamo samo jedan segment. Efekt na performansu biti će: | | | | | |
| | a) b) c) d) | dvostruko ubrzanje nikakav ubrzanje od 20% ubrzanje od 10% | Rješenje: | | | |
| 3. | (1 bod) Slijed instrukcija load r5,20(rl); add r2, rl,r5 može rezultirati: | | | | | |
| | a) b) c) d) | hazardom tipa RAW hazardom tipa WAR hazardom tipa RAR hazardom tipa WAW | Rješenje: | | | |
| 4. | (1 bo | d) Utjecaj podatkovnih hazarda RAW na performansu računala ne može se ublažiti: | | | | |
| | a) b) c) d) | povećanjem broja registara opće namjene pažljivim rasporedom instrukcija internim prosljeđivanjem rezultata optimiranjem izvršnog koda | Rješenje: C | | | |
| 5. | (1 bod) Zašto su arhitekture CISC manje pogodne za izvedbu protočnosti od arhitektura RISC? | | | | | |
| | a) b) c) d) | zbog malog broja registara zbog resursnih konflikata koje je teško zaobići zbog mikroprogramiranog upravljanja zato što imaju zakašnjelo grananje | Rješenje: | | | |
| 6. | (1 bod) Koncept protočnosti je koristan jer omogućava: | | | | | |
| | a) b) c) d) | iskorištavanje instrukcijskog paralelizma CISC arhitekturama da se po performansi izjednače s RISC-om istu performansu uz manji broj tranzistora smanjivanje potrebnog broja registara | Rješenje: A | | | |
| 7. | (1 bod) Ubrzanje arhitekture MIPS uslijed protočnosti je: | | | | | |
| | a) b) c) d) | najviše 4 puta najmanje 4 puta najviše 5 puta najmanje 5 puta | Rješenje: B | | | |

| 8. | (1 bod) Kakvo prosljeđivanje može pomoći kod zakašnjele instrukcije čitanja (i označava redni bro instrukcije)? | | | | |
|----|---|-----------------------------|--|-----------|--|
| | a) | $ME[i+l] \rightarrow ID[i]$ | | | |
| | b) | $EX[i] \rightarrow ID[i+I]$ | | | |
| | c) | $ID[i] \rightarrow IF[i+2]$ | | Diožonio | |
| | d) | $ME[i] \rightarrow ID[i+2]$ | | Rješenje: | |

- 9. (1 bod) Pojavu koja uzrokuje zastoj protočne arhitekture nazivamo:
 - a) prospojem za prosljeđivanje
 - b) iznimkom
 - c) hazardom
 - d) priključkom za grananje

Rješenje:

- 10. (1 bod) Arhitektura MIPS u svakom ciklusu signala takta izvrši:
 - a) najviše dva memorijska pristupa
 - b) uvijek točno dva memorijska pristupa
 - c) najviše jedan memorijski pristup
 - d) uvijek točno jedan memorijski pristup

Rješenje: