

6. Instrukcijska arhitektura (S)RISC i x86

Programski model arhitekture (S)RISC






SRISC – Simple RISC

Značajke RISC arhitekture:

- jedine instrukcije za pristup memoriji su load/store
- najsloženije adresiranje je registarsko indirektno s pomakom (ili indeksni adresni način)
- pravilan (ortogonalan) instrukcijski skup (nema specijalnih registara, instrukcije imaju sličnu složenost)
- prioritet: maksimalno ubrzati najčešću operaciju: add r1, r2, r3
- SRISC: podržani samo poravnati 32-bitni memorijski operandi

Trosabirnički SRISC



S. Ribarić, Arhitektura računala 2

Instrukcijski skup (S)RISC

ISA – Instruction Set Architecture

Tipične grupe instrukcija procesora arhitekture RISC:

- A. memorijske operacije
- B. aritmetičko logičke operacije
- C. operacije grananja

A. memorijske operacije

Instrukcija load /mnemonik ld/


koristi se instrukcijski format 1 (slika dolje)

Funkcionalnost instrukcije:

- puni se registar određen 5-bitnim poljem ra
- na adresu izvorišta utječe 17-bitnom vrijednosti u polju *c2* koja se pretvara u 32-bitnu <u>širenjem bita predznaka</u> (engl. sign-extension)
- polje *rb* označava registar koji se pribraja konstanti *c2*
- specijalan slučaj, rb=0: adresi se pribraja nula



Širenje bita predznaka



Id ra, c2; izravno adresiranje (rb=0): R[ra] = M[c2]

Id ra, c2(rb); indeksno adresiranje: R[ra] = M[c2 + R[rb]]

Instrukcija *store /mnemonik st/* (format 1)

Instrukcija *st* obavlja "obrnutu" operaciju u odnosu na *ld*:

- 1. Ako *rb* = 0 tada se R[*ra*] pohranjuje na lokaciji *c2* (*uz širenje bita predznaka*)
- 2. Ako je $rb \neq 0$ tada se R[ra] pohranjuje na lokaciji c2 + R[rb]

Instrukcije *load* i *store su* **jedine** instrukcije za rad s memorijskim podatcima!



Primjeri instrukcije store:

```
st ra, c2; izravno adresiranje M[c2] = R[ra]
```

st ra, c2(rb); indeksno adresiranje $(rb \neq 0)$: M[c2 + R[rb]] = R[ra]

Instrukcija *load address /mnemonik la/* (format 1)

računa adresu operanda (kao u prethodnim slučajevima), ali umjesto dohvata operanda izračunata adresa se pohranjuje u R[ra]

```
la ra, c2; napuni R[ra] s adresnim pomaknućem: R[ra] = c2
```

la ra, c2(rb); napuni R[ra] s adresnim pomaknućem: R[ra] = c2 + R[rb]

la se koristi za sintezu složenijih načina adresiranja!


Zadatak:

Na slici je prikazan format instrukcije *la* (*la* – *load address*).

Odredite promjene sadržaja registara procesora za instrukciju la r7,\$100FF

Isto to napravite za instrukciju la r7,\$100FF(r4).

Napomena: Početni sadržaj registra R[r4] neka je \$12.




12

Ograničenje izravnog adresiranja: c2 je predznačena 17-bitna konstanta!

Usputni operandi formata 1. se nalaze:

1) Na prvih 2¹⁶ bajtova:

2) Na posljednjih 2¹⁶ bajtova:



Rješenje:

- 1. R7=\$FFF00FF
- 2. R7=\$FFF0111

Dohvatljive adrese izravnim adresiranjem:

00000000 - 0000FFFF

1. prostor

FFFF0000 - FFFFFF

2. prostor

Kako ostvariti pristup operandima drugdje u memoriji?

Za pristup operandima drugdje u memorijskom prostoru:

Registarsko indirektno adresiranje s pomakom:

R[rb] – baza c2 – pomaknuće efektivna adresa = R[rb] + c2

Registarsko indirektno adresiranje (c2 = 0): efektivna adresa = R[rb] + 0

POZOR: U postupku računanja (zbrajanja) adrese prvo se 17-bitno pomaknuće treba pretvoriti u 32-bitni broj

Instrukcije s relativnim adresiranjem: *Idr, str, lar* (format 2)

31	27	26 22	21 0
	ор	ra	c1

```
Idr ra, c1; napuni registar R[ra] = M [PC + c1]
```

; relativni način adresiranja

$$str \ ra, \ c1$$
 ; pohrani M [PC + $c1$] = R[ra]

Premjestivost relativnih instrukcija:


- relativne adrese (u odnosu na PC) čine instrukcije premjestivim programski moduli koji koriste takve instrukcije mogu se postaviti na bilo koju memorijsku adresu (position independent code, PIC)
- c1 je duljine 22 bita može se specificirati adresa u prostoru od \pm 2^{21} u odnosu na tekuću instrukciju

Primjeri instrukcija *load* i *store*

Instrukcija	ор	ra	rb	с1	Komentar	Način adresiranja
ld r1,32	1	1	0	32	R[1] ← M[32]	Izravno
ld r22,24(r4)	1	22	4	24	$R[22] \leftarrow M[24+R[4]]$	Pomaknuće
st r4,0(r9)	3	4	9	0	$M[R[9]] \leftarrow R[4]$	Reg.Indirektno
la r7,32	5	7	0	32	R[7] ← 32	Usputno
ldr r12,-48	2	12	-	-48	$R[12] \leftarrow M[PC-48]$	Relativno
lar r3,0	6	3	-	0	R[3] ← PC	Registar

B. Aritmetičko logičke instrukcije

• instrukcije s usputnim (immediate) adresiranjem (format 1)



addi ra, rb, c2;
$$R[ra] = R[rb] + c2$$
: $c2 - usputna konstanta$

andi ra, rb, c2 ;
$$R[ra] = R[rb] \wedge c2$$

ori ra, rb, c2 ;
$$R[ra] = R[rb] \lor c2$$

Zadatak:

Za instrukciju

addi r3, r4, \$100FF

odredite sadržaje registara *r*3 i *r*4 nakon njena izvođenja. Sadržaj registra *r*4 je \$001000F

Pozor: 17-bitna konstanta koja se nalazi u polju konstante c2 se operacijom širenja bita predznaka pretvara u 32-bitnu vrijednost prije negoli se obavi aritmetička operacija.



Rješenje:

r3=\$000F010E

Aritmetičke i logičke instrukcije s dva operanda (format 6)

31	27	26 22	21 17	16 12	2 0
	ор	ra	rb	rc	ne koristi se

```
add ra, rb, rc ; R[ra] = R[rb] + R[rc]
```


sub ra, rb, rc ;
$$R[ra] = R[rb] - R[rc]$$

and ra, rb, rc ;
$$R[ra] = R[rb] \land R[rc]$$

or ra, rb, rc ;
$$R[ra] = R[rb] \vee R[rc]$$

C. Instrukcije grananja

br i *brl* (instrukcije koriste 4. i 5. format):



Instrukcija *br* u PC smješta R[rb], ako R[rc] zadovoljava uvjet: PC ← R[rb], **ako** uvjet(c3, R[rc])

Instrukcija brl prethodno PC spremi u R[ra]:

 $R[ra] \leftarrow PC$, **neovisno** o R[rc]

 $PC \leftarrow R[rb]$, **ako** uvjet(c3, R[rc])

Instrukcija *brl* (branch&link) se izvodi tako da kopira PC u povezni (engl. linkage) registar i to prije grananja

Povezni registar dopušta povratak iz potprograma i rabi se za implementaciju procedura i funkcija u HLL

PC se kopira u povezni registar bez obzira na to da li će se grananje izvesti (ili ne)

Instrukcije grananja (uvjeti!):

zbirni jezik	<i>c3</i> <20>	Uvjeti grananja
brnv, brlnv	0	Nikada
br, brl	1	Bezuvjetno
brzr, brlzr	2	Ako je R[rc] = 0
brnz, brlnz	3	<i>Ako je</i> R[<i>rc</i>] ≠ 0
brpl, brlpl	4	Ako je $R[rc] < 31 > 0$
brmi, brlmi	5	<i>Ako je</i> R[<i>rc</i>] < 0

S. Ribarić, Arhitektura računala 2

Primjer:

```
brl ra, rb,rc, c3; R[ra] ← PC i granaj na ciljnu
```

; adresu određenu s R[rb]

; ako sadržaj registra *rc*

; zadovoljava uvjet c3

ili

brlzr r7, r5, r1;
$$R[7] \leftarrow PC i ako je R[1] = 0$$

; tada PC ← R[5]

Instrukcijska arhitektura (S)RISC, sažetak

- kompaktan i ortogonalan zapis
 (5 bitova operacijskog koda, samo 6 formata)
- podsjeća na vertikalno mikroprogramiranje s promjenljivim formatom mikroinstrukcije
- pristup memoriji instrukcijama load/store
 - registarsko indirektno adresiranje s pomakom
 - relativno adresiranje
- tri glavna razreda instrukcija: memorija, aritmetika, grananje
- nema množenja, dijeljenja, FP

Zastupljenost instrukcija u SPEC-ovim kolekcijama (MIPS):

Instruction class	MIPS examples	SPEC2006 Int	SPEC2006 FP
Arithmetic	add, sub, addi	16%	48%
Data transfer	lw, sw, lb, lbu, lh, lhu, sb, lui	35%	36%
Logical	and, or, nor, andi, ori, sll, srl	12%	4%
Cond. Branch	beq, bne, slt, slti, sltiu	34%	8%
Jump	j, jr, jal	2%	0%

[Patterson07]

Instrukcijska arhitektura x86 (IA-32)

Povijest:

- 8080 (1974): 8-bitni procesor
- 8086 (1978): 16-bitno proširenje 8080
 - prva implementacija arhitekture x86
 - adresni prostor 1MB dobiven segmentiranjem
- 8087 (1980): matematički koprocesor
 - FP instrukcije, registarski stog
- 80286 (1982): 24-bitne adrese
 - zaštita memorijskog prostora
- 80386 (1985): 32-bitno proširenje (novo ime: IA-32)
 - prvi "pravi" Intelov procesor
 - nesegmentirani memorijski prostor, straničenje


x86 u 32-bitnom dobu (1985-2003)

- Evolucija se nastavlja...
 - i486 (1989): protočnost, priručna memorija, koprocesor na čipu
 - pojava konkurencije: AMD, Cyrix
 - Pentium (1993): superskalarnost (bez OoO)
 - vektorske instrukcije (MMX)
 - Pentium Pro (1995), Pentium II (1997), Pentium III (1999)
 - sasvim nova organizacija (P6), SSE
 - drugi Intelov pogodak
 - Pentium 4 (2001)
 - ponovo nova organizacija
 - problemi s disipacijom, preduboka protočnost
 - SSE2

x86 u 64-bitnom dobu

- Saga se nastavlja...
 - AMD Opteron (2003)
 - AMD64: programski model IA32 proširen na 64 bita
 - širi registri, više registara, relativno adresiranje, veći adresni prostor, ...
 - Pentium 4 Netburst (2004)
 - EM64T Extended Memory 64 Technology (de facto AMD64), SSE3
 - Intel Core (2006)
 - SSE4, VT-X (podrška za virtualizaciju)
 - Najavljena proširenja:
 - SSE5: AMD64, 2007
 - AVX (Advanced Vector Extension): Intel, 2008
- Zaključak: Intel ne može odustati od zastarjele arhitekture, jer bi ga inače suparnici istisnuli!
 - ⇒ x86 će još *dugo* biti s nama

Programski model IA32



[Patterson07]

IA32: osnovni format instrukcija


- tipično dva operanda: instr dst, src

 - operand dst registar ili memorija, ali najviše jedan memorijski operand

operand dst	operand src
registar	registar
registar	konstanta
registar	memorija
memorija	registar
memorija	konstanta

- načini adresiranja memorije
 - adresa = R_x
 - adresa = R_b + pomak
 - adresa = $R_b + 2^s \times R_{index}$ (s = 0, 1, 2, or 3)
 - adresa = $R_b + 2^{scale} \times R_{index} + pomak$

Broj instrukcija (x86, IA32, x86-64)



 naravno, kompatibilnost funkcionira samo unatrag: Xeon može izvršavati programe iz 1978, ali 8086 ne može izvršavati programe iz 2009

Moderne implementacije IA-32

- CISC ISA komplicira implementaciju
 - sklopovlje u fazi PRIBAVI prevodi makro instrukcije x86 u jednostavne "interne" instrukcije (tzv. µoperacije, uop)
 - jednostavne makro instrukcije: 1:1
 - složene makro instrukcije: 1 : nekoliko
 - složenije makro funkcije: mikroprogramirano upravljanje (sporo!)
 - organizacija jedinice koja izvodi interne instrukcije vrlo slična superskalarnom RISC CPU
 - udio na tržištu omogućava konkurentnost pristupa
- RISC pristup ima komparativnu prednost
 - prevoditelji izbjegavaju složene instrukcije