*Napomene:* Obvezatno upisati ime i prezime na početku ispita. Zaokružuje se jedan odgovor. Točan odgovor donosi 1 pozitivan, a pogrešan odgovor 0.5 negativnih bodova (ukoliko nije odabran niti jedan odgovor nema negativnih bodova). Vrijeme za rješavanje teorijskog dijela ispita iznosi 30 min. (Ispitne zadatke sastavio prof. dr. sc. S. Ribarić)

Ime i ı	prezime:	, JMBAG:	

- 1. Skupna asocijativna priručna memorija omogućuje smještanje blokova iz glavne memorije:
  - a) u bilo koji slobodni bločni priključak,
  - b) u bločni priključak koji je određen formulom  $i = i (modulo B_0)$ ,
  - c) u bilo koju skupinu bločnih priključaka,
  - d) u bilo koji slobodni priključak skupine j, gdje je  $j=i \pmod{B_s}$ .
- U Denningovom memorijskom modelu s namjerno ugrađenom logičkom pogreškom broj elemenata u tablici preslikavanja jednak je:
  - a) broju memorijskih lokacija primarne memorije,
  - b) broju memorijskih lokacija sekundarne memorije,
  - c) ukupnom broju memorijskih lokacija primane i sekundarne memorije,
  - d)  $nP_*$  broj lokacija primarne memorije, pri čemu je nP veličina stranice.
- 3. U današnjim računalnim sustavima vrijedi sljedeći odnos između fizičkog adresnog prostora (FAR) i logičkog adresnog prostora (LAR):
  - $(a) \quad FAR > LAR,$
  - b) FAR = LAR,
  - c)  $FAR \leq LAR$ ,
  - d) FAR < LAR.
- 4. Adresno preslikavanje u virtualnom memorijskom sustavu može se opisati funkcijom *f* koja ima sljedeći oblik:
  - a)  $f: L \to F$ ,
  - b)  $f: F \to L \cup \Phi$ ,
  - c)  $f: L \to F \cup \Phi$ ,
  - d)  $f: F \to L \cup \Phi \cup H$ .

gdje je L =  $\{0, 1, 2, ..., N-1\}$  skup logičkih adresa, F=  $\{0, 1, 2, ..., M-1\}$  skup fizičkih adresa, H skup adresa koje su izazvale promašaj i  $\Phi$  prazan skup.

- 5. Mikroinstrukcija koja se temelji na tehnici višestrukih formata kao načina dodjeljivanja upravljačkih bitova dopušta:
  - a) specifikaciju istodobno svih raspoloživih mikrooperacija,
  - b) specifikaciju obično do četiri mikrooperacije,
  - c) specifikaciju više od šesnaest mikrooperacija,
  - d) samo podskupa mikrooperacija i to onih koje koriste različite formate emit polja.
- 6. Mikroinstrukcija je:
  - a) kodirano predstavljena (nizom bitova) jedna ili više mikrooperacija,
  - b) skup mikrooperacija,
  - c) podskup mikroopeacija,
  - d) komponenta makroinstrukcije.
- 7. Bačvasti posmačni sklop (Barrel Shifter) je:
  - a) sekvencijalni sklop,
  - b) sekvencijalno-kombinacijski sklop,
  - c) kombinacijski sklop,
  - d) kombinacijsko-sekvencijalni sklop.
- 8. Zastavice I<sub>0</sub>, I<sub>1</sub> i I<sub>2</sub> (MC 68000) nalaze se u:
  - a) nadglednom bajtu statusnog registra SR,
  - b) korisničkom bajtu statusnog registra SR,
  - c) u posebnom registru koji nije komponenta programskog modela,
  - d) u statusnom registru SR ali tako da im se može programski pristupiti nadglednom i korisničkom načinu rada.
- 9. U sabirničkom ciklusu potvrde prekida MC 68000 postavlja kod razine prihvaćenog prekida na:
  - a) sabirnicu podataka,
  - b) upravljačku sabirnicu,
  - c) adresnu sabirnicu,
  - d) posebnu sabirnicu vektorskog prekida.
- 10. U nultoj stranici memorije računala na bazi MC 68000 nalazi se obično:
  - a) pohranjeni vektorski brojevi,
  - b) pohranjeni vektori iznimaka,
  - c) nadgledni i korisnički stogovi,

	d) inicijalne vrijednosti registara D0-D7 i A0 - A7.			
11.	Prekidni sustav mikroprocesora MC 68000 dopušta:  a) 64 sklopovska prekida, b) 128 sklopovska prekida, c) 256 sklopovska prekida, d) 192 sklopovska prekida.			
<del>12.</del>	Obrada informacije u Turingovom stroju odvija se u:  a) vanjskoj memoriji, b) logičkom bloku, c) jedinici Q, d) jedinici P.			
13.	Sabirnička jedinica (engl. Bus Unit) može se predočiti kao stroj stanja sa:  a) dva stanja, b) tri stanja, c) četiri stanja, d) pet stanja.			
14.	U idealiziranom protočnom modelu faktor ubrzanja jednak je:  a) dubini protočne strukture,  b) omjeru t <sub>s</sub> /T,  c) vremenu t <sub>s</sub> ,  d) N, gdje je N broj identičnih zadataka.			
15.	Iz korisničkog načina rada mikroprocesor MC 68000 prelazi u nadgledni način rada:  a) samo instrukcijom RTE, b) samo obnavljanjem sadržaja SR-a, c) samo iznimkom, d) isključivo samo RESETOM.			
16.	SRISC model procesora ima sljedeću značajku:  a) koristi Little_Endian Byte Ordering,  b) koristi Big-Endian Byte Ordering,  c) nema definiran sljed uređenja bajtova,  d) ima čvrsti 32-bitni format podataka zahvaljujući 4-bajtnoj adresnoj zrnatosti.			
	SRISC procesor ima:  a) trosabirničku strukturu, b) dvosabirničku strukturu, c) jednosabirničku strukturu d) dvosabirničku strukturu s posebnim bačvastim posmičnim sklopom.			
18.	Vrste podatkovnog hazarda su:			
10	a) RAW b) WAR c) WAW			
19.	U organizaciji priručne memorije postoje dva glavna načina obnavljanja sadržaja glavne memorije:			
	a) b)			
20.	20. Navedite četiri algoritma zamjene blokova i označite onaj koji nema praktično značenje već služi kao referen			
	a) LRU b) NMRU c) FIFO d) random			

## Završni ispit iz Arhitekture računala 2, teorijski dio

- 1. Zaokružiti ispravan redosljed memorijske hijerarhije.
  - (a) registri, RAM, disk, cache
  - (b) cache, registri, disk, RAM,
  - (c) registri, cache, RAM, disk
  - (d) cache, RAM, disk, registri
- 2. Sklop za priređivanje bita operanda  $B_i$  na izlazu može generirati sljedeće vrijednosti:
  - (a)  $0, B_i, \bar{B}_i i 1$
- (c)  $A_i$ ,  $\bar{A}_i$ ,  $B_i$  i  $\bar{B}_i$
- (b) 0, 1 i Z
- (d) samo 0 i 1
- 3. Neka je zadano računalo sa stranicama od 4kB. Koliko će fizičkog RAM-a zauzeti proces koji koristi ukupno 4097 bajtova memorije?
  - (a) 8192 B
- (c) 4096 B
- (b) 16834 B
- (d) 4100 B
- 4. Koji problem se može pojaviti kad promijenjene podatke cachea ne upisujemo trenutno u glavnu memoriju?
  - (a) gubitak koherencije u višeprocesorskom sustavu
  - (b) povećanje latencije PM
  - (c) povećanje disipacije PM
  - (d) gubitak podataka zbog nepouzdanosti memorijskih elemenata PM
- 5. Koja od sljedećih tehnika ne vodi poboljšanju iskorištenja superskalarnih resursa?
  - (a) ortogonalizacija skupa instrukcija
  - (b) izvođenje izvan redoslijeda
  - (c) pretjerano povećavanje radne frekvencije
  - (d) predviđanje grananja
- 6. Zadana je PM s 8 linija po 16B. Koliko komparatora oznake adrese je potrebno kod potpuno asocijativnog preslikavanja?
  - (a) 4

(c) 8

(b) 2

(d) 16

- 7. Za realizaciju 3-bitnog posmačnog sklopa koji izravno podržava 5 vrsta posmaka i prijenos podatka potrebno je:
  - (a) 5 multipleksora 8/1
  - (b) 3 multipleksora 8/1
  - (c) 4 multipleksora 5/1
  - (d) 3 multipleksora 4/1
- 8. Koji je glavni nedostatak algoritma LRU za zamjenu blokova priručne memorije?
  - (a) gubitak koherencije u višeprocesorskom sustavu
  - (b) prevelik pritisak na propusnost glavne memorije
  - (c) složena implementacija za više od dvoelementne asocijativnosti
  - (d) slabo korištenje prostorne lokalnosti
- 9. Postotak uspješnosti dinamičkog predviđanja grananja tipično je u intervalu:
  - (a) [70% 80%]
- (c) [80% 90%]
- (b) [50% 60%]
- (d) [90% 100%]
- 10. Jednostavna superskalarna organizacija se od skalarne protočne organizacije s više procesnih jedinica razlikuje jer ima:
  - (a) efikasnu priručnu memoriju
  - (b) veći registarski skup
  - (c) mogućnost istovremenog pribavljanja i dekodiranja više instrukcija
  - (d) više od jedne procesne jedinice
- 11. Translacijski spremnik ne sadrži:
  - (a) bitove zaštite pristupa (npr, W, S)
  - (b) virtualnu stranicu
  - (c) kopiju bloka podataka iz RAM-a
  - (d) fizičku stranicu
- 12. Što omogućavamo preimenovanjem registara?
  - (a) bolju performansu cachea
  - (b) otklanjanje hazarda WAR
  - (c) jednostavniju izvedbu upravljačke jedinice
  - (d) bolje predviđanje grananja

Grupa A Stranica 1

- 13. Koji od sljedećih nije algoritam zamjene stranica?
  - (a) LRU
  - (b) FIFO
  - (c) bimodalna tablica odluke
  - (d) slučajni izbor
- 14. Zašto je uvjetni registar posebno problematičan na superskalarnim računalima?
  - (a) postaje implicitni izvor podatkovnih hazarda
  - (b) onemogućava predviđanje grananja
  - (c) nepovoljno se odražava na ortogonalnost instrukcijskog skupa
  - (d) onemogućava preimenovanje registara
- 15. Zadana je PM s 8 linija po 16B i izravnim preslikavanjem. Svako promašeno čitanje bajta inicira prijenos podataka iz DRAM-a od:
  - (a) 16B

- (c) 64B
- (b) 128B
- (d) 1B
- 16. Elementi memorijskog sklopa DRAM obično su organizirani u:
  - (a) 3D polju
  - (b) 1D polju
  - (c) kvadratnom 2D polju
  - (d) pravokutnom 2D polju s više redaka nego stupaca

- 17. Ako 32-bitno zbrajalo bez sklopa za predviđanje bita prijenosa ima latenciju T, koliku latenciju bi imalo 64-bitno zbrajalo u istoj tehnologiji?
  - (a) 32T

(c) 2T

(b) T/64

- (d) T
- 18. Potpuno zbrajalo se:
  - (a) može realizirati pomoću dva poluzbrajala i dodatnog sklopa ILI
  - (b) može realizirati pomoću dva poluzbrajala, bez korištenja dodatnih logičkih sklopova
  - (c) ne može realizirati pomoću poluzbrajala
  - (d) može realizirati pomoću jednog poluzbrajala i dodatnog sklopa ILI
- 19. Koja od sljedećih logičkih operacija nije izravno podržana u modelu ALU koji je opisan na predavanjima:
  - (a) I

(c) ILI

(b) NI

- (d) ISKLJUČIVO ILI
- 20. Zašto je odnos |LAP|>|FAP| poželjniji od odnosa |LAP|=|FAP|?
  - (a) zbog manje disipacije
  - (b) zbog mogućnosti proširenja
  - (c) zbog boljeg iskorištenja CPU
  - (d) zbog boljeg iskorištenja memorije RAM

Grupa A Stranica 2