(Deis BODOVA)

Protočiva instrukcijska struktura procesora sastoji se od sljedećih 5 protočnih segmenata

IF-vojeme dehrvaćanja instrukcije 16 ms 1D- 12 ms EX- 14 ms ME- 16 ms 14 ms

Pretpostaviti da se izvršava program od 12000 instrukcija i da vema resursuih, upravljačkih i podatkovnih hazarda.

- a) brazimante electiono virgeme potrebno en izvodenje jedne instrukcije
- b) Osigente fattor norsanja u odnosu na neprotočnu jedinian.

## (4) (15 3000VA)

Razmotrimo divije različite implementacije iste instrukcijske arhitekture 1, i 12, za koje su podaci prikazami tablicom:

	1	CPIA	CPIB	CPIC	CPID
1.	1,5 GH2	٨	1	3	4
	1,5 GHz	2	3	3	2

A toolice & coursing radius frelvencija

## (AVODOVA)

Prikazati spajanje 16-bitnog registra na značnjujú dio 32-bitne interne sabirnice procesora. Potrebno je omogućiti čitanje registra, te odspajanje registra sa sabirnice

## (AVOCOE 01)

Predloži instrukcijski format type RISC kojim bi se instrukcije iz osnovna tri mazreda kodirake pomoću to bita.

Usporedi prednosti i uzdostatke take instrukcijske arhitekture
u odnosu na arhitekturu SRISC koji je prekazura na predvanjima

## (5.) (10 3020VA)

U zadanom programskom odsječku identificirati sve međuovisnosti (RAW, WAR, WAN)

l.d \$1, 10 (ml)

l.d \$2, 4 (m3)

add d \$0, \$2, \$1

div.d \$14, \$6, \$0

mul.d \$10, \$14, \$13

add.d \$14, \$10, \$14