```
Arhitektura Racunala 2 - Ciielo gradivo
 8-instrukcijski model procesora je:
      akumulatorsko orijentiran proceso
 8-instrukcijski model procesora ima brojilo sekvenci po modulu 8 zato što:

    zato što spore instrukcije zahtijevaju osam taktova signala vremenskog vođenja.
    16-bitni procesor MC 68000 ima adresnu zmatost memorije:
    32-bitnu

  Adres na značajka određena je sa:
 * k najznačajnijih bitova koji predstavljaju bločni broj bloka u glavnoj memoriji
Adresna sabirnica širine 24 bita (A0 –A23) određuje adresni prostor (kojem je
  adresljiva jedinica bajt) veličine: * 16 GB
Adresna sabirnica računala:
 ** ijednosmjerna sabirnica koja izvire iz procesora

**Ako se sabirnicka jedinica promatra kao stroj stanja sa intelove proc. Onda su to
  sljedeca stanja:
     vrijeme adresiranja, * vrijeme podataka * vrijeme neaktivnosti
 Ako RAM ima kapacitet 1M * 4 bita koliko je to adresnih linija? * 1M= 2 na 20 \rightarrow 20
linija

Ako se logički i fizički adresni prostori podjele na jednake blokove stalne veločine
govorimo o virtualnom memorijskom prostoru sa:

* straničenjem
 Ako se u korisničkom načinu pokuša izvesti instrukcija RTE (za MC 68000) onda će
Aso se a Krisnikovan inacini polissa a vesani natinulpi Art E (za wio obood) oliuse dogoditi siljedeće:

* Instrukcija se neće izvršti već će se generirati iznimka.
Algoritam zamjene blokova OPT ima sljedeću osnovnu značajku:

* daje dobru osnovu za usporedbu sa dr. alg. Ali se međutim ne može realizirati
ALU operacije su:

* zbrajanje, posmak, kompleksiranje, log. operaciji I i ILI
ALU se sastoji od:

* antmetičkih i bgickih sklopova a nužnim brojem registara
Asocijativno preslikavanje kod chache memonije

* bilo koj blok - ha bilo koj blok-h a bilo koj blok-ha blok pistopili komponenti puta podataka
Blok iz glavne memorije s bločnim brojem i smješta se na :

* bločni priključaka priručne memorije (engl. Slot) je sastavljen od:

* bloka i adresne značke
  se dogoditi slijedeće:
     * bloka i adresne značke
 Broj ispitnih točaka u instrukcijskom ciklusu za DMA u odnosu na prekidne ispitne točke je:
rostvarenu kombinacijom mikroprogramiranja i nanoprogramiranja
CISC procesori se razlikuju od RISC proc po tome što:

* CISC ima veći skup instr s inst različite složenosti, dok RISC ima manji skup instr
 koje su relavtivno jednostravne

Da bismo dobili kružni posmak za 6 mjesta uporabom bačvastog posmačnog sklopa
  * na ulaz A 32-bitni operand, na ulaz B isto taj 32-bitni operand a na ulaz S vrijednost
6:
o,

Dataflow arhitektura ( osnovna značajka)je:
* raspoloživi podaci određuju skup izvodljivih instrukcija
 DMA označava:
DMA oznacava:

* Direct Memory Access – izravan pristup memoriji tako da "zaobitazi" CPU

* Duljina rijeći mikroprocesnog adresnog reg. H izravno zavisi od:

* kapacileta mikroprogramske memorije

* Emit-polje u mikronstrukciji predstavlja:

* podruše za definiranje konstsnte u mikroprogramu
 EX → što se događa?
 izursava se specificirana artm. ili log. operacija te se izračunavaju efektivne adrese za load/store instr.
  Faza PRIBAVI i faza IZVRŠI u računalu traju:
 * traju u zavisnosti od tipa instrukcija različito
Faza PRIBAVI se od faze IZVRŠI razlikuje po tome:
* što se u fazi PRIBAVI dohvaća numerički kod koji proc tumači kao instr, a u fazi
 IZVRŠI se na temelju dekodiranog op koda izvršavaju op nad operandima koji se pribavliaju u fazi IZVRŠI
  Faza signala vremenskog vođenja P(2) u modelu mikroprogramirane CPU rabi se
 za:
* aktivnostima koje odgovaraju fazi "mikropribavi";
aktivnostima koje odgovaraju taz: 'mikropribavr;
Fizička memorija: 'skup stvarnh fiz mem lokacijajalvne memorije – mem
priključena na sabirnicu procesora
Fizički adresni prostor: 'skup adr dotjeljen tim mem lokacijama
Flynova klasifikacija arhitekture temelji se na:
'višestrukosti instrukcijskog toka i loka podataka
 Flynova klasifikacija koja podsjeća na robovlasnočki sustav:
* SIMD
 Format instrukcije karakterističan za RISC proc je:
*troadresni format instrukcije
Funkcija adresnog preslikavanja u virtualnom memorijskom sustavu je:
*f. LA > FA U Ø
* f. LA - FA U Ø 
Funkcionalna shema Turingovog stroja je: 
* tablica u kojoj su elementi prvog stupca elementi vanjske abecede a prvog retka 
unutarnja st. 
Ganttov dijagram služi za:
 • prikaz instrukcija u protočnoj strukturi

Ganttov dijagram ima naneseno:

* na apscisi vrijeme a na ordinati protočne segmente
* na apscisi vrijeme a na ordinati protočne segmente

* antov diagram:

* određuje aktivnost protocnih segmenata u vremenu

Glavna memorija kapaciteta 2*M i rina 2*(m/b) blokova gdje je veličina bloka b=2*W

riječi tada se pričuvna memorija sastoji od:

* Bp blokova (izravno nezavisno od Bm pri čemu je veličina bloka b=2*W

Glavna memorija, kapaciteta 2, rima BM = 2 /b blokova, gdje je veličina bloka b=2

riječi, tada se priručna memorija sastoji od:

* BP blokova (izravno nezavisno od BM), pri čemu je veličina bloka b = 2W;

Glavne sastavne komponenete arfitiekture računala su:

* sklopovska oprema (hardware), programska oprema (software) i humanware

Hazard je:
```

Hazard je: Hazard je:

* štuacija u protočnoj strukturi koja izaziva poremećaje i kašnjenje u glatkom pritoku
Hazard u protočnoj strukturi nastupa zbog:

* upravljački in iresursnih konfliktat

Harvardska arhit. Računala uspješno rješava:

* sukobljavanje oko sredstava (resursa)

Hardverski tip arhitekture:

svaki tip arhitekture koji razlikuje memoriju za podatke i memoriju za pohranu

instrukcija **Hjerarhija kod memorije:** • lokalna – mala brza, smještena u CPU, skup reg od 8-32 i više,

ulioga privremene memorije prinučna (chache) – većeg kapaciteta, sporija, pohrana malih programa ili podataka bez naslovljavanja glavne mem glavna – velika, spora, reda MB

sekundarna – vrlo velika, vrlo spora, reda GB
Instrukcija brl za SRISC upotrebljava se:
*kao primitiv za ostvarivanje prijenosa upravljanja a jedne programske strukture na

drugu Instrukcija JMP I se u PDB-8 koristla za : * indirektan skok te povratak

Instrukcije uvjetnog i bezuvjetnog skoka koriste se za:

* Prijenos upravljanja u jednoj programskoj strukturi;

Prijerios upravijanja u jeunoj programskoj strukturi; **R** sadrai:

* operacijski kod insrtukcije cije je izvodjenje u tjeku **Izlazi iz potpunog zbrajala** Fi i Q(i+1) mogu se zapisati slijedećim Booleovim

```
* Fi=Ai ⊗ Bi ⊗ Qi ; Q(i+i)=(Ai⊗Bi)Qi+AiBi gdje su x i y jednobitni ulazi operanada a
  Q je bit prijenosa iz prethodnog stupnja
Iznimka (E) i prekid (I) su u odnosu:
 Iznimka (E.) I prektu (1) su u uurusu.

* 1 je podskup E
Iznimke za MC 68000 koje su vezane s vanjskim događajem:

*reset *interupt * pogreška na sabimici
Iz prekidnog programa upravljanje na prekinuti proces vrsi se pomocu instrukcija
  tipa :
* RTI ili RTE
  Izvedba brojila sekvenci po modulu k:
  * brojilo i dekoder * prstenasto brojilo 
Izvedba koja je upotrebljena u računalu PDP-8 (za prijenos upravljanja a jedne
  programske strukture na drugu:
 proglamske suuraule în a urugu :

* podržava gnježdenje, ali ne podržava rekurziju

lzvedba stoga:

* pomoću posmačnih registara * uporaba mem sa izravnim pristupom kao područje
  stoga Izvorni von Neumannov model procesora je:
  izvorni von rechminarvi nobel procesora je.

jedno-akumulatorsko orijentiran procesor

Izvorni model von Neumannovog računala imao je 13-bitni PC jer:

"u 40-bitnoj riječi bile su smještene 2 instrukcije a ukupni kapacitet mem bio je 2<sup>4</sup>12

do bitnoj bilok."
 * u 40-binn) riječi bile su smjestene 2 пятикоје а икирні парамен пина по рододового 
40-binnih riječi 
Jednoadresni format instrukcije sastoji se od: 
* Jednog adresnog polja koji određuje adresu memorijske lokacije na kojoj se nalazi 
jedan od operanada. 
Jedno od zlatnih pravla ' Žrtvuj sve kako bi smanjio vremenski ciklus puta podataka'
  Jedno od zlatnin pravia – zrivuj sve kako bi smanijo vremenski cikius pula podalaka
vrijedi za:
* procesore RISC
Kapacitet mem modula neka je 256 MB uz 8-bitnu memeorijsku riječ širina adresne
  sabirnice? Ako omogućava adresiranje svake od 256 M lokacija: * 256 MB= 2^20 * 28 = 2^28 MB; sabirnica mora imati 28 linija
  zou wn- 2 zo zo - 2 zo wn, sabinitica inibra inibra o niigi
Karakteristikin brzina ISA sabinice bila je:
* 4.116 MB/sec za 8-bitru sabirnicu podataja i 8.33 MB/sec za 16-bitru sabirnicu
Kod izrawne priručne memorije blok sa lokacije u glavnoj memoriji smješta se na
lokaciju ju priručnoj memoriji ito tako da vrijedi; je i(modulo Bp) gdje je Bp broj
  bločnih priključaka u pr.memoriji
  Nod suvremenog racunala logočkog i fizičkog postoje 3 vrste hazarda :
* struktumi, podatkomi (RAW, WAR, WAW), upravljački( zakašljelo upravljanje). Za
RISC je koban RAW
   Kod vektorskog prekida adresa prog. kojim ce se obraditi prekid dobija se na
 кептетји.
* vektora dobivenog od vanjskog uređaja
Koja se od kategorija rač prema Flynnovoj klasif ne može stvarno realizirati:
* MISD
  * MISU
Koliko prekidnih zastavica ima MC68000.
*3 prekidne zastavice 12,11,10
Kombinacijski sklop i brojilo po modulu n koji su pridodani sklopovskoj izvedbi
  rotrominacijas sakoj i trojiro po indudu i koji su pridodani skopovskoj izreduni
stoga služe:
* detekciji preliva i podliva stoga;
* detekciji preliva i podliva stoga;
* Kombinacijski sklop koji je središnja komponenta sklopovski realizirane jednice 8-
instrukcijskog procesora ima homogenu strukturu koje je ostvarena sa:
  K-ta konfiguracija Tur. stroja temelji se na:
K-ta konfiguracija Tur. stroja temelji se na:

*slici vipce na počefku k-tog laka
K-ta konfiguracija Tur. stroja temelji se na def stanja stroja, položaja glave i
informacije zapisane na vrpci:

*na počeku k-tog takta
Linija za zahtjevanje prekida definirana je kao:
*jednosmjema od perifeme jedinice prema procesoru
Logička adresa se preoblikuje u fizičku pomoću:
*adresnog translacijskog mehanizma
Logička se adresa a pohranjuje u :
*realstin virilanja adrese.
  * registru virtualne adrese
Logičke jednadžbe za signale propagacije i generiranja bita prijenosa :
 * Pi=Ai+Bi ; gi=AiBi

Logičke jednadžbe za izlaze S i Cout polu zbrajala kao:
XS xx⊗V Cout= xy

Logičke Fje:

"I= 110; NE=111; XOR=101; ILI= 100

Logički blok Turingovog stroja može se prikazati kao crna kutija:
"s ulazima iz SxQ i izlazima SxPxQ

"s ulazima iz SxQ i izlazima SxPxQ
  Logičku operaciju I u modelu ALU na temelju standardnog pristupa oblikovanju
Logicku operaciju I u modelu AL U na temelju standardnog pristupa oblikovan ostvanujem opomoću:
* logičke operacije EX-ILL
Lokalnost se izražava:
* vremenskom komponentom ; * prostomom komponentom
Lokalnost: vremenska= u bliskoj budućnost koristi podatke i objekte iz bliske
  prošlosti; * prostoma= u buduć koristi podatke čija je adresa bliska podacima iz bliske
  prošlosti
Matrica B izvorne Wilkesove sheme mikroprogramirane upravljačke jed. Sadrži:
  * adresu sljedeće mikroinstrukcije

Memorija kod Turingovog stroja može se klasificirati kao:
      Vaniska i unutamia memoriia
   Memorijski adresni registar M je:
 * izvor adresne sabimice;

Memorijski SRAM čip je kapaciteta 1024 riječi od po 8 bita. Koliko adr nožica
(uvoda) za adr 8-bit podatka pohranjenog u njemu treba imati taj čip:

* 10
  Mikroprocesor MC 68000 ima
Mikroprocesor MC 68000 ima :

' 7 razina prekida
Mikroprocesor MC 68000 ima slijedeća kazala stogova:

'32-bitno USP i 32-bitno SSP;

upinstrukcija: 'Kodirano predstavljena jedna ili više µoperacija
program: ' sljed µinstr koje su pohranjene u upravljačkoj memoriji
puperacija: ' elementama poeracija izravno i u potrunosti sklopovski podržana
Minimahi kontekst za prekid kao jednu od iznimaka proc. MC 68000 čine:
' 16-bitni sadržaj SR i 32-bitni sadržaj PC
Mjera za performansu proc koja se temelji na srednjoj geometrijskoj vrijed perf
većeg broja isplinih programa je:
' SPECMarks
Model mikroprogramljive upr. jed . rabi trofazni signal vremenskog vodenja. Šti
  Model mikroprogramlijve upr. jed . rabi trofazni signal vremenskog vođenja. Što se
  moder immodrušta minimpre upr. jed. i adu i utadzi i sigila v verineriskog vodenja, sud
događa u pojedinim fazama, odnosno kraći naziv pojedine faze:

* (PO) = mikro izviši * (P1) = prijenos adrese u registar H* (P2) = mikro pribavi

Model von Neumannovog računala podrazumjeva:

* da su instrukcije i podaci svedeni na numerički kod te da su pohranjeni u jednoj
   memoriiskoi iedinici
   MUX je jednostavan sklop kojim u jednostavnoj ALU ostvarujemo
   * posmačni sklop

Način dobivanja adrese sljedece mikroinstrukcije

    povecanjem sadrzaja adresos grejstra H
    prijenosom adresnog polja upravljačke rijeciu H
    korštenjem grananja.

Nadgledni način rada mikroprocesora MC 68000 ima slijedeću značajku:

Na raspolaganju mu je čitav skup instrukcija, uključujući inepovlaštene instrukcije;
Najniža razina hijerarlijskog modela arhitekture računala je:
Najniža razina hijerarhijskog modela arhitekture računala je:

*Sklopovska oprema;

Napišite log. F-je za izraze Si i Ci potpunog zbrajala kao f-je ulaznih bitova Ai i Bi te bita prijenosa Ci-1;

*Si-A xor B xor C-1 * Ci= AB+ AC+ CB

Napišite logičike jednačiže za potpuno zbrajalo:

*S = x xor y xor z * C = y x-z x - Y sy

Naš model µprogramljivog CPU ima: *trosabimičku arhitekturu

Na temelju poč. nir A zapisane na vrpci T. stroja mogući su ishodi:

*nakon konačnog broja zaktivoa Turingov stroj staje i pri tomr ima zapisanu inf B, i tada je stroj primjenjiv na zadanu početnu konfiguraciju

Navedite načine dijeljenja logičkog i fizičkog adresnog prostora na temelju
```

promjenljivosti veličine bloka: rionijenijivosu vencinė bioka. * logički adresni prostor = fizički adresni prostor(segmetacija stranjičenja). * logički adresni prostor < fizički adresni prostor(segmentacija);

Navedite načine dijeljenja logičkog i fizičkog adresnog prostora na temelju

```
* logički adresni prostor > fizički adresni prostor(staničenie)
Negativni broj predočen u notaciji dvojnog komplementa ima:

* msb jednak 1;

Obrada informacije u Turingovom stroju se odvija u :
   logičkom bloku
Obrada iznimke za procesor MC 68000 se odvija
* u nadglednom načinu rada;

Odnos brzina sabirnica PCI, ISA, EISA:

* ISA (najsporija) → EISA → PCI ( najbrža)
Odnos između logičkog (LA) i fizičkog (FA) adresnog prostora je:
LA > FA;
Omjer pogotka izražava se kao vjerojatnost da se nasov. podatak nalazi u pričuvnoj
Onger pogotika zjazava se kat v jerojaniost da se nasov. p
mem sastoji od: * h=(br pogodaka)/(ukupan broj)= (k-1)/k
Organizacija LAP-a predstavlja:
* linearni memorijski model * model memorije u odsječcima
Organizacija prirucne mem.prema nacinu smjestanja blokova :
* potpuna asocijativna prirucna mem.; * izravna prirucna mem * skupna asocijativna
priucna mem;

Organizacije izravne priucine memorije (osnovna značajka):

* blok iz glavne memorije može se emjestiti samo na određeni bločni priključak
priručne
Osnovni cilj RISC procesora -jedna instrukcija u jednoj periodi signala vremenskog
vođenja ostvaruje se:
* izborom skupa instrukcija tako daje broj perioda (potreban za njihovo izvođenje) k <
M i uporabom protočne strukture dubine M;

Označite neistinitu tvrdnju koja se odnosi na Turingov stroj:
* skup unutamjih stanja stroja je konačan
PDP-8 računalo (60 tih god): rješenje za prijenos upravljanja između programa i
PDP-8 racunalo (60 th god): nesenje za prnjenos upravljanja između program 
poliprograma:

* ne podržava rekurzivno pozivanje potprograma;

* Performanse procesora, najobjektivnija jedinica je:

* SPEC marks:

* Podatkovni hazardi su: RAW,WAR I WAW. Za RISC proc od gornjih hazarda
 kritičan je:
  * RAW
Podjela logičkog i fizičkog adresnog prostora na jednake blokove stalne veličine,
riječ je o:

* virtualnom memorijskom prostoru sa straničenjem
Po IBM -u pojam arhitektura racunala:
  * racunala iednake arhitekture ako imaiu isti skup stroinih instrukciia
racunala jednake antiketure ako imaju ist skup strojnih instrukcija 
Pojednostatyljeni model 8-bitmog procesora naj slicniji je : 
* mikroprocesoru Motorola 6800 
Pojmovi važni za virtualnu memoriju: 
* fizičiki adresni prosbri i logičiki adresni prostor 
Poredajte memorije u skladu sa memorijskom hjerarhijom od najviše razine ka
    mikroprogramirana (upravljačka) memorija * lokalna * priručna * radna *
 Potpuna asocijativna priručna ima jednu bitnu i prepoznatljivu značajku:
* blok veličine b iz glavne memorije može se smjestiti na bilo koji slobodni bločni
 priključak priručne memorije

Potpuno asocijativno preslikavanje kod priručne memorije dopušta:
Proplanio asocijatavnio prestavanje kop priložine iranomje oupusia.
Preklid izazivaju: "Uli sklopovi; "upravljačka jedinica vanjske memorije u brilo vremenski nadojedni sklopovi; "upravljačka jedinica vanjske memorije u vremenski nadojedni sklopovi; "upravljačka jedinica vanjske memorije u vremenski nadojedni sklopovi; "upravljačke jedinica memorije (MMU)
Prema logičkoj funkciji TS-a jedan od sljedećh oblika zapisa je pravilan:
Prema usystosystosom (i.g., p.)
Prema von Neumannovom izvornom konceptu:
* instr su svedene na numerički kod tako da se i instr i podaci pohranjuju u
Preslikavanje stranice sekundarne memorije u stranice priručne memorije:
* potpuno asocijativno preslikavanje * izravno preslikavanje * skupno asocijativno
Presilikavanje

Pretpostavite da je SRAM memorijski modul od 64 KB. Uz pretpostavku adresne zrnatosti riječi (16 bita) min pitrebna škrina adresne sabirnice je :
* 1o bita
Pribavljanje blokova:
* pribavljanje na zahljev ; * pretpribavljanje
Prijelaz iz korisničkog u nadgledni način rada (MC 68000) može se ostvariti:
Prilikom izvedbe sklopa za posmak u procesoru radi veće brzine prednost se daje:
* kombinacijskim sklopovima

Prilikom oblikovanja jednostavne ALU obično se upotrebljava pristup:
* najprije se oblikuje aritmetička sekcija nezavisno od logičke, zatim se određuje koje 
se log op mogu izvesti sklopovima iz aritm sekcije i konačno modificiraju se aritm skl 
tako da bi se mogle izvesti i Želijene operacije
tako da ot se ritogie zvesti i zeljene operacije 
Priručna memorija je kapaciteta: 
* većeg od skupa registara ( lokalna memorija ) a manjeg od radne memorije 
Problemi mem.sustava :
   latentnost: * kapacitet glavne mem
 Procesor MC 68000 ima:
   dva načina rada: korisnički i nadaledni
 Programska izvedba stoga obično je ostvarena u :
*radnoj ili glavnoj memoriji
Programski model SRISC procesora sastoji se od:
*25 32-bitni reg opće namjene, 32-bitni PC, 16-bitni SR, i 32-bitni IR
Programsko brojilo se inkrementira (povećava za 1), u pravilu:
*Tijekom faze PRIBAVI;
Propusnost uskog grla upotrebom priručne memorije povećava se zbog:
* dopušta se pretpribavljanje potrebnih riječi ; * višestruko korištenje riječi ; * brz
 prijenos bloka podataka
Protočni mjehurić nastaje zbog : * hazarda
Protočni mjehuric nastaje zbog : "nazaroa
Protočni segmenti:
" IF- pribavlja instr," ID- dekodira op kod i dohvaća operand istodobno " EX- obavlja
se operacija" ME- losdištone operacije " WB- upisuje se rez natrag u regislar
Protočni segment ID radi:
" dekodira instrukciju i istodobno dohvaća operande
Protočnost kao iznimno važan koncept značajan je za :
   RISC i CISC arhitekturu
* NISC / CISC amtiektur;

Put podataka obično uključuje sljedeće glavne komponente:

* skup registara opće namjeme i privremeni reg; * alu; * posmačni registar; * PC; *

posebni upravkljački registri; * interna sabirnica
 RAM i ROM su oznake koie:
   RAM i ROM se tehnološki razlikuju, s time da je RAM izbrisiva memorija;
RAM je kod von Neumanna bio
  Realizacija jednostavne ALU:
                                    realizacija aritmetičke sekcije neovisno o logičkoj sekciji
                                    određivanje logičkih operacija koje mogu obavljati sklopovi
aritmetičke sekcije
modifikacija aritmetičke sekcije da bi mogla vršiti željene logičke
```

operacije

' uređen niz binamih ćelija tako da reg dulijne n bitova može biti u jednom od 2^n

Registar ili spremnik je:

mogućih stanja

Rekurzivni program P može se prikazati kao:

* kompozicija osnovnnih instr Si (koje ne sadrže P) i samog programa P
Rekurzivno pozivanje potprograma (funkcija ili procedura) može se ostvariti uporabom: * Mehanizma koji se koristio u računalu PDP-8 i Stožnog mehanizma (LIFO + kazalo

stoga); Resetom proc MC 68000:

r prelazi u nadgledni način rada i postavlja zastavice S i lo, I0, I2 RISC arhitektura se još naziva i LOAD/STORE arhit zato što:

* se samo sa instrukcijama tipa LOAD/ STORE može pristupati memoriji

Sabimica se može prikazati kao:

* skup vodića organiziranih u skladu s određenom f-jom,s time da su neke linije po

svojoj f-ji jednosmjerne a neke dvosmjerne Sabirnička jedinica (Bus Unit) može se promatrati kao stroj stanja koji ima:

```
* stanie Address Time i stanie Data Time – svako stanie traie 1 periodu PCLOCK-a
Segmentacija i straničenje:

straničenje = log i fiz adresni prostor podjeljen je na blokove
                                         stalne duliine. Takvi blokovi u LAP-u se nazivaju stranice i duliine
                                         starie dujine: ratio lockovi tu z v de rezzivaju okoviri
sus 512 li 1024 riječi, a u FAP-u se nazivaju okviri
segmentacija = LAP i FAP su podjeljeni na blokove promjenjive
duljine – segmente. Njihova duljina se može mijenjati i za vrijeme
                                         izvođenja programa
 Sekvencijalni prijenos:
     ne mogu se istovremeno prenositi i instrukcije i podaci
 Nel mögu se isvolventi periosiani rajasukoljer joudu.

Sklopovski se stog dubina 32 16-bitnih nječi može realizirati najjednostavnije sa:

* 16 32-bitnih posmačnih registara;

Sklopovski se stog dubine 64 16-bitnih riječi može realizirati sa:

* 16 64-bitnih posmačnih registara;
" io ts-0-inin posmaćnih registara;
Sklop za priredivanje bila operanda B je:
" jednostavan dvorazinski kombinacijski sklop ( 1. razina – I; 2. razina ILI)
Skup P kojim se definiraju naredbe za pomak glave Turingovog stroja sastoji se od:
" Od naredbi D, L I ni lii ib;
Smještanje blokova za sustave sa segmentacijom (najpoznatlij algoritm):
" alg. najboljeg pristajanja; " alg. najgoreg pristajanja; " alg. binamih drugova
SRICS procesor ima memoriju:
" baiho organiziranu
SRICS procesor ima emloniju:

*bajtho organiziraru

SRICS procesor ima instrukcije uvjetnog grananja tako izvedene da je:

*uvjet grananja dobiven ispitivanjem sadržaja jednog od 32 registra u sklopu reg.

SRICS procesor upotrebljava:

*Big-Endian Byte Ordering
 Struktura stoga podržava:

* Rekurzivno pozivanje (pot)programa i njihovo gniježđenje te gniježđenje prekidnih
 programa.

Sirina adr sabirnice je 24 bita. Izravno adresljiv prostor je veličine:

* 16 M lokacija
 Što se na temelju duljine uprog. brojila može zaključiti o veličini uprog. upravljačke
 * može se odrediti kapacitet µprog. upravljačke memorije

Tipičan broj cjelobrojnih registara za RISC procesor je:

* do 32

Tijekom dekodiranja instrukcije u RISC procesoru:
 * operandi se ne mogu dohvaćati jer nije još poznata operacija
Tijekom izvođenja bilo koje od logičkih operacija, bit Q svakog stupnja treba biti:
 Tyekom zvodenja bilo koje od logickih operacija, bit U svakog stupnja treba bit: 
*u logičkoj ():
*Tijekom logičkih operacija u našem ALU vrijedi:
*nje važno u kojem je stanju C. ijer logičke op ne trebaju taj bit
*Tjekom oblikovanja logičke sekcije za našu ALU jed uveli smo dodatnu varijablu K
koja je korištena za: *zvedbu log operacije I
 Troadresni format instrukcije karakterističan je za:
 * RISC procesore
Stog realiziran memorijski:
     raste prema padajućim adresama;
"padajućim adresama;

"padajućim adresama;

"U 8-bitnom registru nalazi se zapisan broj B4H. Nakon izvođenja operacije aritmetičkog posmaka za jedno mjesto u desno, u registru se nalazi broj:

"DAH
 Stog realiziran programski raste prema
 U Denningovom modelu adresnog preslikavanja ( s namjerno ugrađenom
 pogreškom) kapacitet tablice preslikavanja jednak je:
* sumi FA + LA
 U µprocesoru MC 68000 fizički su realizirana 2 registra koja imaju f-ju kazala stoga:
 * 32-bitni registri A7 i A7'

Uobičajene organizacije logičkog adresnog prostora predstavljene su sa 2 osnovna
"linearni memorijski model * model memorije u odsječcima

U organizaciji pripučne mem svakom je bloku od Bp blokova pridružena inf. o adr.
bloka u glavnoj mem. Ta se inf. smještava u n-blino polije koje se naziva:
** blobi priključne.**
 U pojednostavljenom modelu µprocesora CISC arh registar DC –brojilo podataka:
 * sadrži adresu operanda
Upravljačka jedinica : (funkcije):
upravijacka jedinica: (uliricije); riphavljanje istr.* inleprelacija* generiranje upravljačkog signala koji se šalje ALU,
* upravljanje sljedom događaja
U protočnoj strukturi faktor ubrzanja (za idealan "glatki" tok ) je:
* M – gdije je M broj protočnih segmenala
U računalnom sustavu referentna točka se bira tako da je smještena u :
 * procesoru
Uređivanje bitova u mikroriječi:
 treurianje utova u imikorijeci.

ti izaravno uprakljanje: "grupiranje bitova; " višestruki formati; " vertikalno/horizontalno
uprogramiranje

U sklopovskoj izvedbi stoga posmak u lijevo (desno) obično odgovara:

**Storijecio odgovara:**
 * operaciji POP ( PUSH )
Usputni format instrukcije sadrži: * usputni operand
 U suvremenim arhitekturama računala odnos između logičkog (LA) i fizičkog (FA)
 adresnog pr je: * LA> FA

U većini stogova ostvarenih programski stog raste:
 * prema padajućim adresama
Uvjeti za prihvaćanje prekida:
Uvjet za prinvacanje prekda:

'i Rogeneriani, '' obrisana maska; '' završena tekuća instrukcija

Vanjska memorija Turingovog stroja je:

"vpca podjeljena na polja koja se po potrebi pridodaju s lijeve ili/i desne strane

Vektorski prekid (osnovna značajka):

"vektor k pojeg generira uzročnik prekida i to tako da je on jednoznačan za svakog
 uzročnika;
VLIW arhitektuta temelii se na:
    horizontalnom µprogramiranju
 Von Neumann i ostali izabrali su binarni brojevni sustav:

* Zato što je binami sustav najpodesniji za prikaz i primjenu računala kao logičkog
stroja.

Wilkesova izvorna shema mikroprogr. upr. jedinice sastoji se od:

* dvije diodne matrice - A koja nudi upr. signale i diodne mat. B koja određuje adresu sljedeće mikroinstrukcije
Za binarne operacije u akumulatorskim procesorima vrijedi:

* A = f (M.A)
A = 1 (M.A)

Zahtjev za prekid može biti:
* aktivan * nerješen * onemogućen

Zakašnjele instrukcije grananja u arh RISC proc posljedica su:
     upravljačkog hazarda
 Zamjena blokova u sustavu virtualne memorije (3 algoritma) :
```

Zamjena blokova u sustavu virtualne memorije (3 algoritma):

• DPT; FIPO; IRU → blokovi stalne duljine

• PFF; WS; VMIN → blokovo promjenjive duljine

Za način preslikavanja pri smještanju blokova u priručnu memoriju koji se naziva potpuno asocijativno preslikavanja pri smještanju blokova u priručnu memoriju koji se naziva potpuno asocijativno preslikavanja verijedi:

* blok iz glavne memorije može se smjestiti na bilo koji slobodni bločni priključak;

Za realizaciju b-bitnog komb sli za posmak koji može ostvariti i posmak za 2 mjesta u jednom taktu signala trebamo:

* 8 MUX 4/1

Zaštita procesa objedinjuje:

* sigurnost; * privatnost

Značalika LovadStore a rhit specificira: Značajka Load/Store arhit specificira: * RISC arhitekturu Risc armitekturu Značajke arhitekture procesora RISC su takve da je najkritičnija vrsta hazarda: * RAW (Read-After-Write)