2.	međuispit	iz	Arhitekture	računala	2:	problemski	dio.

22.11.2007. Grupa A

Napomene: Obvezatno upisati ime i prezime na papir sa zadacima i na papir s odgovorima. Vrijeme za rješavanje problemskog dijela ispita je 90 min. Uz svaki zadatak označen je pripadni broj bodova. (Ispitne zadatke sastavio je prof. dr. sc. S. Ribarić.)

*Ime i prezime:*_______, *JMBAG*:_______

- 1. (4 boda) Za sljedeći tijek događaja koji se odvijaju u računalu temeljenom na procesoru MC 68000:
 - a) dogodila se iznimka RESET (odrediti stanja zastavica S, T i I₀, I₁, I₂)
 - **b)** izvodi se program u kojem se zastavice I₀, I₁, I₂ postavljaju tako da se dopušta razina prekida 4 i viša,
 - c) zastavica S postavlja se u "0" i procesor nastavlja s izvođenjem programa,
 - **d)** tijekom izvođenja programa dogodio se zahtjev za prekid ($\overline{IPL0} = 1$, $\overline{IPL1} = 1$, $\overline{IPL2} = 0$),

(odrediti stanja zastavica S, T i I₀, I₁, I₂ nakon "kućanskih poslova" za d))

e) instrukcijom RTE prenosi se upravljanje na prekinuti program

(odrediti stanja zastavica S, T i I₀, I₁, I₂ nakon e))

nacrtati dijagram stanja kojim se predočuju načini rada procesora MC 68000 i u dijagramu označite oznakama **a)**, **b)**, **c)**, **d)**, **e)** odgovarajuća stanja i prijelaze.

2. (6 bodova) Procesor MC 68000 upravo izvodi prekidni program. Umjesto instrukcijom RTE prekidni program završava programskim odsječkom:

MOVE.W (SP) +, SR ; s vrha stoga uzmi 2 bajta i pohrani ih u SR, povećaj SP za 2 RTS

Odredite što se događa sa stogovima i radom procesora ako slika 1. prikazuje stanje stogova neposredno prije izvođenja gornjeg programskog odsječka a slika 2. prikazuje format 16-bitnog registra SR:

a) Nacrtati stanje stogova nakon izvođenja gornjeg programskog odsječka i prikazati stanje radne memorije i to onog dijela koji odgovara prostorima u kojima su definirani stogovi i njihovoj bližoj okolini (tragovi izvođenja).

32-bitna


nnnn+7

- b) Odredite sadržaje registara PC, SR, USP, SSP nakon izvođenja programskog odsječka.
- 3. (3 boda) Za procesor SRISC i instrukcije


čiji je format prikazan na slici 3. pri čemu je operacijski kod za instrukciju 00001 a za la 00101, odredite:

- a) efektivnu adresu (izrazite je heksadekadno) koju koristi instrukcija ld te označite registar ili registre opće namjene koji mijenjaju sadržaje tijekom izvođenja instrukcije;
- **b)** promjene sadržaja registra (ili registara) opće namjene koje izaziva instrukcija la.

Nove vrijednosti sadržaja registra **označite heksadekadno**. Sadržaj registara programskog modela SRISC je (neposredno prije izvođenja jedne ili druge instrukcije):



(r31) = 00 00 00 F0




X N Z V

Slika 2

04

Slika 1



Slika 3: format instrukcije ld i la za SRISC.

4. (4 boda) Protočna **sinkrona dinamička** instrukcijska struktura sastoji se od 8 protočnih segmenata. Vremena obrade u pojedinim segmentima su:

$$t_1 = t_2 = t_3 = t_4 = 8 \text{ ns}$$

 $t_5 = 10 \text{ ns}$
 $t_6 = t_7 = t_8 = 9,5 \text{ ns}.$

Izvodi se N_1 = 10 000 instrukcija jednog tipa instrukcija. Nakon toga dinamička protočna struktura se rekonfigurira za potrebe izvođenja drugog tipa instrukcija kojih ima N_2 = 20 000. Vrijeme potrebno za rekonfiguriranje protočne strukture je T_r = 60 ns.

- a) Odredite efektivno vrijeme izvođenja jedne instrukcije u gornjoj mješavini instrukcija $T_{\text{ef-prot}}$ (Opaska: Konačni rezultat možete ostaviti u obliku razlomka)
- **b)** Odredite faktor ubrzanja $S = T_{neprot/} T_{ef-prot}$, gdje je T_{neprot} vrijeme obrade za neprotočnu strukturu nezavisno od tipa instrukcije i ono iznosi 64 ns.

(Opaska: Konačni rezultat možete ostaviti u obliku razlomka)

- 5. (3 boda) Definirajte logičke vrijednosti pojedinih adresnih linija tako da bude izabran sklop prikazan na slici 4. koji koristi nepotpuno adresno dekodiranje.
 - **a)** Odredite adresni raspon (najnižu i najvišu moguću adresu) u kojem se sklop javlja (izrazite ih heksadekadno).
 - **b)** Uporabom **minimalnog** broja dodatnih kombinacijskih logičkih sklopova <u>koji</u> imaju maksimalan broj ulaza do 4 i koji će se priključiti na redundantne priključke <u>CS1</u>, CS3 i <u>CS5</u> oblikujte adresni dekođer kojim će se jednoznačno definirati adresa sklopa i to 0017 (heksadekadno). Nacrtati.

