Napomene: Obvezatno upisati ime i prezime na početku ispita. Zaokružuje se jedan odgovor. Točan odgovor donosi jedan pozitivan, a pogrešno zaokružen odgovor jedan negativan bod (ukoliko nije zaokružen niti jedan odgovor nema negativnih bodova). Vrijeme za rješavanje teorijskog dijela ispita iznosi 35 min. Za prolaznu ocjenu potrebno je prikupiti najmanje 50% mogućih bodova iz svakog dijela ispita. (Ispitne zadatke sastavili prof. dr. sc. S. Ribarić. i mr. sc. T. Hrkać)

ne zadatke sastavili prof. dr. sc. S. Ribarić. i mr. sc. T. Hrkać)	
Ime	prezime:, JMBAG:
1.	Izvornom Wilkesovom shemom ostvarena je: a) sklopovska upravljačka jedinica temeljena na PLA strukturi b) mikroprogramirana upravljačka jedinica temeljena na diodnim matricama c) aritmetičko-logička jedinica d) upravljačka jedinica temeljena na sekvencijalnim sklopovima
2.	Elementarna i nedjeljiva, izravno sklopovski podržana operacija naziva se: a) mikroriječ b) mikroinstrukcija c) mikrooperacija d) makroinstrukcija
3.	Statusni registar mikroprogramiranog modela procesora obrađenog na predavanjima ima sljedeće zastavice: a) Z i C b) Z i N c) Z, C i N d) N i C
4.	Poluzbrajalo kao "crna kutija" predočava se s: a) dva ulaza i jednim izlazom b) dva ulaza i dva izlaza c) tri ulaza i dva izlaza d) dva ulaza i tri izlaza
5.	Sklop za predviđanje bita prijenosa je: a) jednorazinski kombinacijski sklop b) dvorazinski kombinacijski sklop c) trorazinski kombinacijski sklop d) sekvencijalni logički sklop
6.	Navedite tri osnovna načina izmjene podataka između računala i vanjske logike: i) ii) iii)
7.	Za vrijeme prijenosa podataka izravnim pristupom memoriji (DMA): a) procesor postavlja adresu memorijske lokacije na adresnu sabirnicu b) procesor je odspojen od sabirnice i ne može komunicirati s memorijom c) procesor se obavezno nalazi u nadglednom načinu rada d) vanjski uređaj putem sabirnice komunicira izravno s procesorom
8.	U računalnom sustavu koji koristi virtualnu memoriju, adresa koju generira procesor je: a) fizička adresa b) mikroprogramska adresa c) priručna adresa d) logička adresa
9.	Koji se od sljedećih algoritama zamjene blokova ne može realizirati: a) OPT b) FIFO c) LRU d) MISD
10.	Navedite dva koraka koja se obavljaju tijekom izvršavanja instrukcije CALL X: i) ii)
11.	8-instrukcijski model procesora ima: a) 3-bitni instrukcijski registar b) 4-bitni instrukcijski registar c) 8-bitni instrukcijski registar d) instrukcijski registar realiziran brojilom sekvenci po modulu k
12.	U 8-instrukcijskom modelu procesora, operacije pristupa memoriji (čitanja i pisanja) traju: a) kraće od ostalih mikrooperacija b) jednako dugo kao i ostale mikrooperacije

d) ovisno o vrsti mikrooperacija, traju od nekih kraće a od drugih duže

c) duže od ostalih mikrooperacija

- 13. Brojilo sekvenci po modulu *k* je: a) dvorazinski kombinacijski sklop b) trorazinski kombinacijski sklop c) k-razinski kombinacijski sklop d) sekvencijalni sklop 14. Zakasnjele instrukcije grananja uspješno rješavaju: a) podatkovni hazard tipa RAW b) podatkovni hazard tipa WAR c) strukturni hazard d) upravljački hazard 15. Denningov model virtualnog memorijskog prostora s namjerno ugrađenom pogreškom koristi: a) straničenje b) segmentaciju c) kombinaciju straničenja i segmentacije d) ne koristi nikakvu podjelu memorijskog prostora na blokove 16. Ako je početni sadržaj 8-bitovnog registra jednak -72₁₀, aritmetičkim se posmakom u desno (uz pretpostavku zapisa negativnih brojeva u notaciji dvojnog komplementa) dobiva vrijednost: a) $+92_{10}$ b) -36₁₀ c) $+220_{10}$ d) -16₁₀ 17. RISC procesori obično imaju upravljačku jedinicu: a) realiziranu mikroprogramiranjem b) realiziranu kombinacijom mikroprogramiranja i nanoprogramiranja c) realiziranu kombinacijskim sklopovima d) temeljenu na registarskim oknima 18. Koja od navedenih komponenata nije element puta podataka: a) skup registara b) aritmetičko-logička jedinica c) memorijska jedinica d) interna sabirnica 19. Uobičajenim postupkom oblikovanja ALU, logička operacija "isključivo ILI" dobiva se: a) tako da se C_i svakog stupnja postavi u logičko "1" b) tako da se izabere kombinacija upravljačkih signala $S_1S_2S_3 = 101$ c) tako da se C_i postavi u logičko "0" invertiranjem upravljačkog signala S₂ d) tako da se jedinici ALU pridoda sklopovlje za izvođenje operacije "isključivo ILI" 20. U organizaciji vektorskog prekidnog sustava, prekidni se vektor postavlja na: a) adresnu sabirnicu računala b) sabirnicu podataka c) istodobno na adresnu sabirnicu i sabirnicu podataka d) na upravljačku vektorsku sabirnicu 21. Stogovi su obično realizirani tako da rastu: a) u smjeru padajućih adresa b) u smjeru rastućih adresa c) u oba smjera d) u zavisnosti od zastavice G u statusnom registru (ako je G=1, onda u smjeru rastućih adresa) 22. Linija za zahtijevanje prekida definirana je kao: a) dvosmjerna linija b) jednosmjerna, i to od procesora prema perifernoj jedinici c) jednosmjerna, i to od periferne jedinice prema procesoru d) programirljiva linija 23. Navedite dva načina izvedbe brojila sekvenci po modulu k: 24. Osnovna značajka organizacije izravne priručne memorije je: a) direktno adresiranje b) da se svaki blok iz glavne memorije može izravno smjestiti na bilo koji bločni priključak c) da se svaki blok iz glavne memorije može smjestiti samo na određeni bločni priključak d) bločni priključak priručne memorije je j=(modulo B_M), gdje je B_M broj blokova glavne memorije
- 25. Ganttov dijagram na apscisi ima naneseno vrijeme, a na ordinati:
 - a) mjeru propusnosti u MIPS-ima
 - b) vrijeme odziva pojedinog sklopa
 - c) nazive protočnih segmenata
 - d) kašnjenje uslijed resursnih konflikata