

Prof.dr.sc. Slobodan Ribarić

Višeprocesorski sustavi, višejezgreni i grafički procesori

- 1. Oblici i razine paralelizma
- Paralelne arhitekture
- Višeprocesorski SIMD sustavi
- 4. Vektorski procesori
- 5. Multiprocesorski sustavi višeprocesorski MIMD sustavi
- 6. Koherencija priručne memorije u multiprocesorskom sustavu
- Sinkronizacija procesa i dretvi
- Višejezgreni procesori
- Grafički procesori



1. Oblici i razine paralelizma

- do osamdesetih godina prošlog stoljeća prevladavao paralelizam na bitovnoj razini (engl. bit-level):
- povećanje duljine riječi procesora 4-bitni (mikro)procesor, 8-bitni, 16-bitni, 32-bitni, . glavni motivi: povećanje adresirljivog prostora, poboljšani prikaz brojeva s pomičnim zarezom
- od devedesetih godina paralelizam na razini instrukcija ILP - instruction-level parallelism:
- protočnost (engl. pipelining)
- superskalarnost



Paralelne instrukcije:

- ako su dvije instrukcije paralelne one se mogu izvršiti istodobno u protočnoj strukturi bez izazivanja zastoja (engl. stall) uz pretpostavku da protočna struktura ima dovoljno resursa, tj. da ne postoji strukturni hazard.

Vrijedi

- dvije instrukcije koje su ovisne nisu paralelne,
- · dvjema ovisnima instrukcijama ne može se promijeniti redoslijed izvođenja,
- instrukcije kojima se može promijeniti redoslijed izvođenja su paralelne instrukcije

Vrste ovisnosti

1. Podatkovna ovisnost

Neka instrukcija j podatkovno ovisna od instrukcije i ako vrijedi:

- instrukcija i generira rezultat koji koristi instrukcija j,
 - ili
- instrukcija j je podatkovno ovisna od instrukcije k, a instrukcija k je podatkovno ovisna od instrukcije i (tzv. tranzitivna ovisnost)

RAW - Read After Write hazard

```
Primjer:

i loop: load F0, 0(R1)
j add F4, F0, F2
store 0(R1), F4


i' subi R1, R1, 8
j' bnez R1, loop


Prikaz zavisnosti pomoću grafa zavisnosti (engl. dependence graph)
```



2. Imenska ovisnost (engl. name dependence)

- događa se kad dvije instrukcije koriste isti registar ili memorijsku lokaciju ali kada ne postoji tok podataka između te dvije instrukcije Pretpostavimo da instrukcija i prethodi instrukciji j programskom slijedu;
Dvije vrste imenske ovisnosti:
- antiovisnost: instrukcija j je antiovisna od instrukcije i ako izlaz instrukcije j "prekrije" ulaz instrukcije i (WAR)
- izlazna ovisnost: javlja se kada instrukcija i i instrukcija j pišu u isti registar ili memorijsku lokaciju (WAW)







Ograničenja u vezi upravljačke ovisnosti:

- instrukcija koja je upravljački ovisna o grananju ne može se preseliti na mjesto prije grananja;
- instrukcija koja ne ovisi o grananju ne može se preseliti na mjesto poslije grananja



Paralelizam:

- 1. raspoloživi paralelizam u programima
- 2. iskorišteni paralelizam

Raspoloživi paralelizam – sadržan je u karakteru samog problema i programskom rješenju

- raspoloživi funkcijski paralelizam očituje se u logičkom rješenju problema i javlja se u formalnim opisima rješenja (npr. dijagram toka, grafovi toka podataka)
- raspoloživi podatkovni paralelizam izvire iz same prirode podataka svojstvenih problemu te iz struktura podataka koje se rabe u rješavanju problema



Četiri razine (zrnatosti) raspoloživog funkcijskog paralelizma:

- paralelizam na razini instrukcija (ILP) fino zrnati
- paralelizam na razini programskih petlji srednje zrnati
- paralelizam na razini procedura, funkcija i potprograma srednje zrnati
- paralelizam na razini programa grubo zrnati

altantalistedadi. ijidalisi. k

Primjer - paralelizam na razini programskih petlji – srednje zrnati

Promotrimo programsku petlju kojom se zbrajaju dva jednodimenzionalna polja svako od 1000 elemenata:

for
$$(i = 1; i \le 1000; i = i + 1)$$

 $x[i] = x[i] + y[i];$

Svaka od 1000 iteracija može se u izvesti istodobno tako da se izvođenje preklapa



Razine iskorištenog paralelizma

 raspoloživi funkcijski paralelizam mogu iskoristiti arhitektura procesora i operacijski sustav procesora da i se povećala brzina obrade

Razine iskorištenog paralelizma:

- na razini instrukcija
- na razini dretvi (engl. thread)
- na razini procesa
- na korisničkoj razini




We will selve at 2.75 FG


- paralelizam na razini instrukcija isključivo se koristi u arhitekturi procesora
- paralelizam na razini dretvi i procesa arhitektura i operacijski sustav
- paralelizam na korisničkoj razini (višezadaćni rad multitasking, višeprogramski rad – multiprogramming, obrada dodjeljivanjem vremena – time-sharing) – operacijski sustav





Podatkovni paralelizam može se iskoristiti na dva načina:


- izravno uporabom arhitektura procesora koje podržavaju paralelne operacije na podatkovnim elementima (SIMD, procesori upravljani tokom podataka (engl. data-flow))
- pretvorbom raspoloživog podatkovnog paralelizma u funkcijski tako da se uporabom naredbi iz viših programskih jezika označe paralelno izvodljive operacije na podatkovnim elementima



















Tipovi instrukcija u svežnju mogu biti sljedeći:

- A tip odnosi se na cjelobrojnu jedinicu (I-unit) i određuje operacije cjelobrojne ALU jedinice (npr. zbroji, oduzmi, logičko I, logičko ILI, usporedi),
- I tip odnosi se na cjelobrojnu jedinicu, ali određuje operacije koje nisu cjelobrojne aritmetičko-logičke, već se odnose na tzv. multimedijske operacije kao što multimedijski posmak, ispitivanje bitova, premještanje,
- M tip odnosi se na jedinicu za pristup memoriji (M-unit) i određu load i store instrukcije za cjelobrojne i FP (floating-point) registre,
- F tip odnosi se na jedinicu za operacije brojevima s pomičnim zarezom (F-unit) i određuje operacije brojevima s pomičnim zarezom,



B tip odnosi se na jedinicu grananja (B-unit) i određuje uvjetno, bezuvjetno grananje te pozive potprograma,

L+X tip – izvršavaju se u jedinici grananja ili u cjelobrojnoj jedinici i određuju mješovite i specijalne instrukcije (npr. nop, stop).



Specifikacija paralelnosti u izvođenju instrukcija može se proširiti i na dijelove nekoliko svežanja. Zahvaljujući 5-bitnom predlošku pojednostavljen je postupak dekodiranja instrukcija i izdavanja instrukcija.

Mogući su sljedeći načini kombiniranja triju instrukcija u svežnju (ovisno o binarnom uzorka u 5-bitnom predlošku):

 $i_1 \parallel i_2 \parallel i_3$ – sve se tri instrukcije izvode paralelno,

 $i_1 \& i_2 \parallel i_3$ – prvo se izvodi instrukcija i_1 , a zatim se instrukcije i_2 i i_3 izvode paralelno,

 $\vec{i_1} \parallel \vec{i_2} \& \vec{i_3}$ – prvo se instrukcije $\vec{i_1}$ i $\vec{i_2}$ izvode paralelno, a onda instrukcija i3, $i_1 \& i_2 \& i_3$ – sve se tri instrukcije u svežnju izvode slijedno.



Jedna od najvažnijih metoda za nalaženje i djelotvorno iskorištenje paralelizma na razini instrukcija u protočnoj i superskalarnoj arhitekturi procesora je metoda špekulacije ili nagađanja (engl. speculation). Pojednostavljeno, špekulacija je pristup koji dopušta prevodiocu ili procesoru nagađanje o svojstvima i/ili ishodu neke instrukcije, i to tako da omogući započinjanje ostalih instrukcija koje mogu ovisiti o instrukciji na koju se špekulacija odnosi.

Primjer: nagađanje da se ne radi o RAW hazardu nagađanje o ishodu instrukcije uvjetnog grananja


Špekulacija se izvodi uporabom prevodioca ili sklopovljem procesora a u novije vrijeme kombiniraju se obje izvedbe





Paralelizam na razini dretvi i procesa


Dretva (engl. thread) može se objasniti pomoću jednostavnog modela računala J. Backusa – računalo predočeno memorijskom jdinicom, procesorom i spojnim putom između njih


- u memorijskoj jedinici pohranjeni su program i podaci
- pretpostavimo da procesor može pristupiti cijelom adresnom prostoru koji je određen kapacitetom memorije
- program se izvodi tako da se u programsko brojilo upiše adresa prve instrukcije i procesor započinje izvođenje programa
- izvođenje programa možemo promatrati kao da procesor provlači kroz program (slijed instrukcija) ili "nit" ili instrukcijsku dretvu













Operacijski sustav održava tablicu procesa (engl. process table) u kojoj svaki element tablice odgovara jednom procesu i sadržava informaciju potrebnu za rukovanje procesom (engl. process management), informaciju potrebnu za rukovanje memorijom (engl. memory management) te informaciju potrebnu za rukovanje datotekama (engl. file management).


Sva se informacija koja se odnosi na određeni proces mora pohraniti u tablicu procesa i to svaki put kada proces iz aktivnog stanja prelazi u stanje pripravnosti ili blokiranosti




reitvof zaureb

Višeprogramski način rada – više procesa dijeli u vremenu jedan procesor

- ako računarski sustav ima više procesora onda je moguće svakom procesu, umjesto virtualnog procesora, dodijeliti procesor i tada se međusobno nezavisni procesi mogu izvoditi ISTODOBNO
- proces u najjednostavnijem obliku ima samo jednu dretvu i jedno programsko brojilo
- suvremeni višenamjenski računalni sustavi podržavaju veći broj dretvi u jednom procesu (takve se dretve često nazivaju i "laki" procesi; engl. lightweight process)



proces djeluje u tri različita adresna prostora





niversity of zagrab

Prisutnost više dretvi u jednom procesu koje dijele isti adresni prostor zahtijeva, pored tablice procesa, još i tablicu dretve (opisnik dretve) s informacijom o identifikatoru dretve, pripadnost dretve određenom procesu, stanju i prioritetu dretve, početnoj adresi dretvenog adresnog procesa, sadržaju programskog brojila, te sadržaju registara – kontekst dretve

Dretva može biti jednako kao i proces u aktivnom stanju, stanju pripranosti i stanju blokiranosti

Stanje procesa s više dretvi ne može se jednoznačno opisati (npr. jedna dretva procesa može biti u aktivnom stanju, dvije u stanju pripravnosti a jedna u stanju blokiranosti). U kojem je stanju proces?



numents of page of

Proces s više dretvi može se izvoditi u jednoprocesorskom računarskom sustavu tako da se procesor dodjeljuje naizmjence pojedinim dretvama.

U tom se slučaju prenosi upravljanje s dretve na dretvu uz uzastopno pohranjivanje i obnavljanje konteksta dretvi.

U slučaju izvođenja više dretvi u jednoprocesorskom sustavu teško se može očekivati ubrzanje odvijanja procesa. Iznimno: ako procesor izvodi neku drugu dretvu za vrijeme dok druga zbog nekog razloga mora čekati



university of zagreb

Potpuno iskorištenje paralelizma na razini dretvi postiže se u višeprocesorskom sustavu u kojem je svaki procesor zadužen za jednu od više raspoloživih dretvi u procesu – višedretveni rad (engl. *multithreading*).

Opaska: izraz "višedretveni rad" (engl. *multithreading*) upotrebljava se za izvođenje više dretvi na jednom procesoru (analogija s višeprogramskim radom (engl. *multiprogramming*)

Izvođenje većeg broja dretvi u višeprocesorskom sustavu često se naziva i hiperdretveni rad (engl. *hyperthreading*)

Pozor: Intel u Netburst mikroarhitekturi koristi izraz hiperdretvenost u kontekstu višedretvenosti



iversity of zagreb

Paralelizam na razini dretvi (engl. *thread-level paralellism*, TLP) bitna je alternativa paralelizmu na razini instrukcija (ILP) jer se može ostvariti jednostavnije i jeftinije od ILP-a.

S druge strane, u mnogim je primjenama paralelizam na razini dretvi svojstven i prirodan samom problemu.

Potrebno je istaknuti da se ove dvije razine paralelizma u implementaciji arhitekture procesora međusobno ne isključuju, štoviše, one se podupiru i doprinose većoj performansi procesora



Paralelizam na korisničkoj razini

- višeprogramskog rada u kojem se procesor djelotvorno koristi tako da se oblikuju pripravni procesi koji pripadaju različitim korisničkim programima,
- višezadaćni način rada (engl. multitasking) sličan je višeprogramskom načinu rada te ga stoga neki autori poistovjećuju s njim, međutim, postoji jedna razlika – istodobno aktivni procesi u višezadaćnom načinu rada pripadaju istom korisniku,
- pseudoparalelizam na korisničkoj razini postiže se radom u vremenskoj podjeli (engl. time-sharing) kojim se nudi istodobna usluga većem broju korisnika koji pristupaju računarskom sustavu terminalima



Podatkovni paralelizam

- namjenskom arhitekturom koja dopušta paralelne operacije na podatkovnim elementima, npr. SIMD (Single Instruction Stream Multiple Data Stream) arhitektura ili arhitektura upravljana tokom podataka (engl. dataflow)
- pretvorba podatkovnog paralelizma u funkcijski paralelizam tako da se na slijedan način izraze paralelno izvodljive operacije na podatkovnim elementima uporabom jezičnog konstrukta za specifikaciju programskih petlji



SIMD računarski sustavi iskorištavaju podatkovni paralelizam djelovanjem na vektorima ili dvo- i višedimenzionalnim poljima podataka.

Na primjer, jednom SIMD instrukcijom mogu se obaviti zbrajanja 64 para raspoloživih operanada u 64 aritmetičko-logičke jedinice, i to u jednoj periodi signala vremenskog vođenja.

Osnovne zamisli SIMD-a nalazimo i u arhitekturi suvremenih procesora:

 SIMD instrukcije koje su namijenjene poboljšanju performansi za multimedijske aplikacije – istodobno izvođenje jedne operacije na većem broju operanada u većem broju ALU

rsity of zagreb

SIMD instrukcije rekonfiguriraju jednu ALU koja se koristi dugim riječima u više manjih ALU koje djeluju paralelno na kraćim operandima. Tako se, na primjer, 64-bitna ALU pretvara u dvije 32-bitne ALU ili u četiri 16-bitne ALU ili u osam 8-bitnih ALU koje djeluju istodobno na operandima odgovarajuće duljine.

Npr. podaci duljine 8 bita koriste za definiranje vrijednosti primarnih boja (R, G, B) slikovnih elemenata ili se 16-bitni podaci koriste za prikaz vrijednosti zvučnog uzorka.




Primjer:

Godine 1997. tvrtka Intel je proširila skup instrukcija za procesore Pentium i PentiumPro s 57 SIMD instrukcija koje su nazvane MMX (*Multi Media Extensions*).

MMX instrukcije djeluju nad skupom 64-bitnih registara koji su nazvani MMX registri. Zapravo, MMX instrukcije koriste osam registara za podatke s pomičnim zarezom (*floating-point* registre) koji se koriste kao MMX 64-bitni registri.

Svaki od 64-bitna MMX registra sadržava ili jedan 64-bitni cijeli broj ili vektor koji se sastoji od 2, 4 ili 8 cjelobrojnih podataka (sukcesivno kraćih operanada, npr. osam 8-bitnih operanada). Različite aritmetičke i logičke MMX instrukcije te MMX instrukcije za uspoređivanje podataka i njihovo preuređenje djeluju na 64-bitnim i 32-bitnim operandima te 8-, 4- i 2-komponentnim nezavisnim vektorima koji se mogu "upakirati" u 64-bitnu riječ.



averalty of zagreb

Procesoru Pentium III (1998.) pridodano je još 70 SIMD instrukcija, nazvanih SSE (*Streaming SIMD Extensions*) koje djeluju na osam dodatnih registara duljine 128 bita i podržavaju operacije jednostruke točnosti podacima s pomičnim zarezom (engl. *single precision floating-point operation*) tako da se istodobno mogu izvesti četiri operacije s pomičnim zarezom na četiri 32-bitna operanda.

Proširenje skupa SIMD instrukcija nastavilo se pa su 2001. skupu instrukcija dodane nove 144 instrukcije SSE2 koje podržavaju SIMD operacije na 64-bitnim podacima s pomičnim zarezom. Godine 2007. tvrtka AMD uvodi SSE5 sa 170 novih instrukcija, a 2008. Intel uvodi skup SIMD instrukcija AVE – Advanced Vector Extension kojim se SSE registri proširuju s 128 na 256 bita duljine te se skup SIMD instrukcija povećava na više od tri stotine!



niversity of eagree

3. Višeprocesorski SIMD sustavi

Prema Flynnovoj klasifikaciji arhitekture tri se kategorije arhitekture odnose na paralelne računarske sustave: MISD, SIMD i MIMD

- višeprocesorski SIMD.
- višeprocesorski MIMD multiprocesorski sustavi



Osnovna značajka SIMD arhitekture je istodobno izvođenje iste instrukcije od strane većeg broja procesora koji djeluju na različitim, višestrukim tokovima podataka.

Višeprocesorski SIMD računarski sustavi namijenjeni su rješavanju složenih problema s visokim stupnjem inherentnog paralelizma, prvenstveno sadržanog u podacima.

Višeprocesorski SIMD sustavi iskorištavaju podatkovni paralelizam.



tenses typic zagret foods to the displace for an expensive and consists of the trial displace for and consists of the trial displace for an expensive and consists of the expens

SIMD arhitektura u nekoliko je posljednjih godina dobila na značenju, posebno u multimedijskoj primjeni (naročito u računalnoj grafici) kao jedan od djelotvornih pristupa oblikovanja trodimenzionalnih virtualnih okruženja u stvarnom vremenu.

4. Vektorski procesori

Jedan od najdjelotvornijih načina iskorištavanja podatkovnog paralelizma postiže se u računarskim sustavima koji se svrstavaju u SIMD kategoriju arhitekture i temelje se na *vektorskom procesoru* (engl. *vector processor*)

Vektorski procesor obavlja aritmetičke i logičke operacije na operandima koji su vektori.



niversity of page eb

Primjer:

Razmotrimo računanje sume dvaju 64-dimenzionalnih vektora **x** i **y**. Rezultat je vektor **w**:

$$\mathbf{w} = \mathbf{x} + \mathbf{y}$$
.

U "običnom" jednoprocesorskom sustavu ta bi se operacija izvela na temelju programskog odsječka:

for
$$i = 1$$
 to 64

$$w(i) := x(i) + y(i);$$

U vektorskom procesoru gornja bi se operacija izvela samo *jednom vektorskom instrukcijom*, odnosno instrukcijom tipa *vektor-vektor* kojoj su operandi dva 64-dimenzionalna vektora, a rezultat, koji se dobiva u vektorskoj aritmetičko-logičkoj jedinici (vektorska ALU), također je 64-dimenzionalni vektor.



Esity of James

Vektorska ALU može istodobno zbrojiti sve odgovarajuće komponente obaju vektora. Svaki od vektora, koji predstavlja operand u vektorskoj instrukciji, smješten je u vektorski registar, npr. V_i , odnosno V_j , a rezultat se smješta u vektorski registar V_i .

Vektorska instrukcija specificira veliku količinu posla i jednakovrijedna je, u potonjem slučaju, cijeloj programskoj petlji.

-Uporaba vektorske ALU u kojoj se istodobno izvode operacije nad svim komponentama vektora u vektorskim je procesorima ipak rijetka.

Nersity of zagreb

Umjesto, na primjer, vektorskog množila brojevima s pomičnim zarezom (koji bi istodobno generirao sve produkte), u praksi se koristi protočno množilo s relativno velikim brojem protočnih segmenata te se svaki parcijalni rezultat (umnožak dviju komponenata) dobiva u svakoj periodi signala vremenskog vođenja čije je trajanje određeno vremenom obrade u jednom protočnom segmentu.

Razlozi takva rješenja nisu tehnološka ograničenja, već ekonomski faktor.

Primier:

Razmotrimo izvođenje vektorske instrukcije množenja dvaju 64-komponentnih vektora u 7-segmentnom protočnom množilu brojevima s pomičnim zarezom:


MULTV V1, V2, V3


; V3 = V1 * V2


\$\text{\$\text{\$t_1\$}\$}\$ \$\text{\$t_2\$}\$ \$\text{\$t_3\$}\$ \$\text{\$t_4\$}\$ \$\text{\$t_5\$}\$ \$\text{\$t_6\$}\$ \$\text{\$t_6\$}\$ \$\text{\$t_6\$}\$ \$\text{\$t_7\$}\$ \$\text{\$t_{10}\$}\$ \$\text{\$t_{22}\$}\$ \$\text{\$t_{20}\$}\$ \$\text{\$t_{2


÷.


٠.














opisati kao:

$$f_6: V_i \rightarrow s_j$$

 $f_7: V_i \times V_j \rightarrow s_j$

v) instrukcije okupljanja (engl. gather) ili raspršivanja (engl. scatter)

$$f_8: M \rightarrow V_1 \times V_0$$
 okupljanje
 $f_9: V_1 \times V_0 \rightarrow M$ raspršivani

 $\begin{array}{ccc} f_8\colon M\to V_1\times V_0 & \text{ okupljanje} \\ f_9\colon V_1\times V_0\to M & \text{ raspršivanje.} \\ \text{- Operacijom okupljanja iz memorije se dohvaćaju elementi različiti} \end{array}$ od nule, i to tako da vektorski registar V_0 sadržava indekse (kazaljke) na podatke u memoriji, a vektorski registar V₁ sadržava podatke koji se iz memorije dohvaćaju i oblikuju tzv. rijetko popunjeni vektor.



Operacija raspršivanja obrnuta je operacija u odnosu na operaciju okupljanja. Pomoću nje se u memoriju pohranjuje rijetko popunjeni vektor;


vi) instrukcije maskiranja - taj tip instrukcije upotrebljava vektor maskiranja V_m (engl. $mask\ vector$) pomoću kojeg sažima ili proširuje izvorni vektor. Formalno maskiranje može se opisati kao preslikavanje:


$$f_{10}: V_0 \times V_m \rightarrow V_1$$

 $\begin{array}{c} f_{10} \colon V_0 \times V_m \to V_1. \\ \text{Npr. Ispituje se jesu li komponente vektora } V_0 \text{ različite od nula, i} \end{array}$ to samo oni elementi vektora koji odgovaraju jedinicama u maskirnom registru V_m . U vektorskom registru V_1 pohranjuju se indeksi koji odgovaraju elementima u ispitnom registru V_0 i koji su različiti od 0.



Paralelizam u izvođenju vektorskih instrukcija postiže se uporabom protočnih funkcijskih jedinica s velikim brojem protočnih segmenata ili većim brojem istorodnih funkcijskih jedinica koje djeluju istodobno, ili kombinacijom uporabe većeg broja istorodnih funkcijskih jedinica koje su izvedene kao protočne s velikim brojem protočnih segmenata. Svaka od paralelnih protočnih jedinica naziva se traka (engl. lane).






Performansa vektorskog procesora može se prikazati njemu prilagođenim Amdahlovim zakonom, gdje je faktor ubrzanja obrade s u odnosu na skalarni procesor jednak:

$$s = \frac{1}{(1-f) + f/k}$$


gdje je f dio vektoriziranog koda, a k brzina vektorske jedinice u odnosu na skalarnu jedinicu. k je funkcija duljine vektora i tipa operacije.






Hamjer. Ilustrirajmo izvođenje operacije $\mathbf{y} = s\mathbf{x} + \mathbf{y}$, gdje su $\mathbf{y} \mid \mathbf{x}$ 64 komponentni vektori pri čemu je svaka komponenta predočena u notaciji broja s pomičnim zarezom dvostruke točnosti (duljine 64 bita), a s je skalar također dvostruke točnosti, na skalarnom procesoru i vektorskom procesoru.

Pretpostavit ćemo da se **y**, **x** i s nalaze na početku izvođenja pohranjeni u memoriji tako da je početna adrese za **x** jednaka \$s0, za **y** \$s1, a za skalar s \$sp.



```
(Opaska: adresna zrnatost memorije je bajtna, zato je gornja granica 512, tj. 64 × 8, gdje je 64 broj komponenti vektora, a svaka je njegova komponenta duljine 8 bajtova.)
```





Usporedba gornjih programskih odsječaka:

- vektorski procesor značajno reducira promet instrukcija on zahtijeva samo šest instrukcija, dok se kod skalarnog procesora zahtijeva skoro 600 instrukcija (programska petlja).
- druga zanimljiva razlika je u učestalosti hazarda za skalarni procesor svaka add instrukcija mora čekati na mul instrukciju te svaka st instrukcija mora čekati na add instrukciju.
- za vektorski će procesor svaka vektorska instrukcija biti u zastoju samo za prvi element svakog od vektora, tako da će ostali elementi glatko protjecati kroz protočnu strukturu.



Zamisao vektorske obrade stara je više od pedeset godina. Prva vektorska superračunala pojavljuju se početkom sedamdesetih godina prošlog stoljeća (CDC STAR-100, TI ASC, 1972.), Cray-1 (1976.) da bi devedesetih godina na tržištu bio veći broj višeprocesorskih vektorskih superračunala (Cray Y-MP 816, Hitachi S-820, Fujitsu VP-2000, NEC Sx-8).

Danas vektorska obrada nije rezervirana samo za superračunala, već se pojavljuje i u procesorima koji se rabe u multimedijskim aplikacijama (procesori s instrukcijskim podskupovima MMX, SSE, AltiVec) i procesorima namijenjenim igraćim konzolama.



vereity of zagreb

Razvoj tehnologije visokog stupnja integracije (VLSI) omogućio je izvedbe vektorskih mikroprocesora – vektorskih procesora s jednom (npr. SPERT-II procesor) ili više jezgri ostvarenih na jednom čipu.

• Cell dvojezgreni procesor (razvijen u suradnji tvrtki IBM, Toshiba i Sony, 2006.) koji se sastoji od dvije jezgre, odnosno od dva procesora PowerPC (naziva se PPE – Power Processing Element) koji djeluju pod "konvencionalnim" operacijskim sustavom te se koriste za distribuciju poslova osam vektorskih jedinica SPE (Synergistic Processing Element) koje imaju vlastiti SIMD skup instrukcija. Svaka od SPE, jedinica, koja je u stvari 128 bitni RISC procesor SIMD organizacije, ima svoju vlastitu memoriju izvedene statičkim RAM-om umjesto priručne memorije. PPE i SPE povezani su pomoću visokopropusne (> 300 GB/s) prstenaste sabirnice podataka nazvane EIB - Element Interconnect Bus.



5. Multiprocesorsi sustavi – višeprocesorski MIMD sustavi

MIMD arhitektura obilježena je višestrukim instrukcijskim tokom i višestrukim tokom podataka. Svaki od procesora pribavlja i izvršava svoje vlastite instrukcije na svojim podacima. Višeprocesorski MIMD sustavi ili multiprocesorski sustavi iskorištavaju paralelizam na razini procesa i dretvi.


- U multiprocesorskom sustavu svaki procesor može izvršavati njemu dodijeljen $\ proces.$
- Svaki od procesa može imati više dretvi tako da se izvođenje jednog procesa s većim brojem dretvi može povjeriti većem broju procesora. Višedretvena arhitektura temeljena na MIMD-u, u načelu, dopušta istodobno izvođenje većeg broja procesa s izdvojenim adresnim prostorima i izvođenje više dretvi koje dijele adresni prostor.





Osnovna značajka multiprocesorskog sustava jest veći broj procesora približno jednakih (vrlo često) identičnih obilježja koji na izvjestan način dijele zajednički memorijski prostor.

Ovisno o broju procesora i načinu organizacije memorijskog sustava multiprocesorski se sustavi mogu klasificirati u sljedeće skupine:

- sustavi s uniformnim pristupom memoriji UMA (engl. *Uniform Memory Access*),
- sustavi s neuniformnim pristupom memoriji NUMA (engl. Nonuniform Memory Access).
- sustavi samo s priručnom memorijom COMA (engl. Cache-Only Memory Architecture).










- UMA model pogodan je za relativno mali broj procesora (manji od 100) jer je za taj broj procesora još uvijek moguće ostvariti dijeljenje i uniformni pristup memoriji. UMA model još se naziva i *čvrsto povezan multiprocesorski sustav* (engl. *tightly coupled*) zbog visokog stupnja dijeljenja zajedničkih resursa (memorije i U/I podsustava).
- UMA model multiprocesorskog sustava najčešće se koristi zato što je podesan za primjene opće namjene i izvedbu obrade dodjeljivanjem vremena u višekorisničkim okruženjima.





unicially of zagreb fourly of fectival managing in discrete

Zbirka svih lokalnih memorija oblikuje globalni adresni prostor kojem mogu pristupiti svi procesori u sustavu. Zbog takve organizacije memorije razlikujemo dvije vrste pristupa memoriji:

- brzi pristup memoriji (kraće vrijeme pristupa) kada procesor pristupa svojoj lokalnoj memoriji,
- sporiji pristup (dulje vrijeme pristupa) kada procesor pristupa "udaljenoj" memoriji koja je, zapravo, lokalna memorija nekog drugog procesora. Dulje vrijeme pristupa uzrokovano je dodatnim kašnjenjima jer se "udaljenoj" memoriji pristupa kroz prospojnu mrežu.

- Multiprocesorski sustavi oblikovani u skladu s modelom NUMA imaju veliki broj procesora, npr. nekoliko stotina ili tisuća, i zato se za toliki broj procesora teško može realizirati središnja memorija sa zahtijevanom, odnosno prihvatljivom propusnosti (engl. memory bandwidth).
- Svaki čvor u NUMA modelu sastoji od procesora, lokalne memorije, U/I podsustava i sučelja za pristup prospojnoj mreži.
 Ovisno o izvedbi NUMA modela, čvor može biti sastavljen od određenog broja procesora i lokalnih memorijskih modula tako da čini procesorsku nakupinu (engl. cluster).
- Primjer takve organizacije je multiprocesorski sustav velikih razmjera (engl. *large-scale multiprocessor*) Cedar. Multiprocesorski sustavi temeljeni na modelu NUMA često se zbog načina na koji je ostvarena veza između procesora nazivaju i *labavo povezanim* (engl. *loosely coupled*).





• U sustavima temeljenim na NUMA modelu komunikacija između procesora odvija se porukama koje procesori izmjenjuju preko prospojne mreže – takvi se multiprocesorski sustavi nazivaju još i multiprocesorski sustavi s prosljeđivanjem poruka (engl. message-passing multiprocessor).

se i nazivaju sustavi s dijeljenom memorijom).



- problem koherencije, i to za multiprocesorski sustav sa središnjom dijeljenom memorijom (UMA model)
- budući da svaki procesor ima svoju privatnu priručnu memoriju, ali
 dijeli i središnju zajedničku memoriju, u svakoj od priručnih
 memorija pohranjeni su "privatni" podaci koji se odnose na lokalni
 proces, ali i zajednički podaci koji se odnose na procese drugih
 procesora i koji su dohvaćeni u pojedine priručne memorije na
 temelju komunikacije procesora, odnosno njihovim pristupom
 zajedničkoj memoriji.

 istodobno se dijeljeni podatak nalazi u zajedničkoj memoriji, a njegove kopije distribuirane su u priručne memorije pojedinih procesora.

Sada nastupa problem!

Ako neki od procesora promijeni vrijednost zajedničkog podatka u svojoj priručnoj memoriji, taj se podatak treba promijeniti i u zajedničkoj memoriji, ali i u svim priručnim memorijama ostalih procesora koji koriste taj podatak (uvjet koherencije priručne memorije)



inivareity of zagreb

Primjer:

Pretpostavimo, radi jednostavnosti, da imamo multiprocesorski sustav koji ima samo dva procesora (jezgre) i da je ostvaren kao sustav sa središnjom dijeljenom memorijom. Dakle, sustav ima zajedničku memoriju, a svaki od procesora ima priručnu memoriju. Neka priručne memorije koriste tehniku obnavljanja sadržaja memorije "pohranjivanje-kroz".

- Pretpostavimo da oba procesora (procesor 1 i procesor 2) dijele zajedničku varijablu V koja je pohranjena u središnjoj dijeljenoj memoriji na lokaciji X.
- Pretpostavimo, također, da se u trenutku t = 0 varijabla V ne nalazi u priručnim memorijama *procesora 1* i *procesora 2*.



overeity of anymob

- U trenutku t = 1 *procesor 1* dohvaća (čita) varijablu V iz središnje memorije i pohranjuje je u svoju priručnu memoriju.
- U sljedećem trenutku (t = 2) procesor 2 dohvaća (čita) varijablu
 V iz središnje memorije i pohranjuje je u svoju priručnu memoriju
- U ovom trenutku (t = 2) koherencija podataka nije narušena: oba procesora imaju pohranjenu vrijednost varijable V jednaku onoj koja je pohranjena na memorijskoj lokaciji X u središnjoj memoriji
- Pretpostavimo da u sljedećem trenutku (t = 3) procesor 1 mijenja vrijednost varijable V u V' i pohranjuje je u svoju priručnu memoriju. Uporabom tehnike "pohranjivanje-kroz" procesor 1 upisuje novu vrijednost V' na memorijsku lokaciju X u središnjoj memoriji.



eversity of zagreb

- Sada u vremenskom trenutku t = 3 imamo sljedeću situaciju: $\begin{array}{c} \textit{procesor I} \text{ u svojoj priručnoj memoriji ima pohranjenu novu} \\ \textit{vrijednost varijable V, tj. V', središnja dijeljena memorija ima} \\ \textit{također na memorijskoj lokaciji X pohranjenu novu vrijednost V'.} \end{array}$
- Međutim, procesor 2 ima u svojoj priručnoj memoriji pohranjenu staru vrijednost varijable V. Ako u sljedećem trenutku (t = 4) procesor 2 dohvaća varijablu V iz svoje priručne memorije dohvatit će staru vrijednost V, a ne V'. Došlo je do povrede koherencije umjesto prave vrijednosti V' (koja je pohranjena i priručnoj memoriji procesora 1 i u središnjoj memoriji), procesor 2 koristit će se starom vrijednosti V.

23