*Brzina memorije mjeri se vremenom pristupa *Programsko brojilo se inkrementira (povecava za 1), u pravilu Tijekom faze PRIBAVI *Memorijski adresni registar M je Izvor adresne sabirnice

*Izmedju predlozenih mjera za ocjenu performanse procesora, najobjektivnija je

*Instrukcije uvjetnog i bezuvjetnog skoka koriste se za prijenos upravljanja u jednoj programskoj strukturi

*Struk tura s toga podrzava rekurzivno pozivanje (pot) programa i njihovo gnijezdjenje

te gnijezdjenje prekidnih programa
*Nad gledni nacin rada mikroprocesora MC 68000 ima slijedecu znacajku: na

raspolaganju mu je citav skup instrukcija, ukljucujuci i nepovlastene instrukcije *Glavne sastavne komponente arhitekture racunala su sklopovska oprema.

*Programski model SRISC procesora sastoji se od 32 32-bitna registra opce

namjene, 32-bitnog programskog brojila i 32-bitnog instrukcijskog registra *SRISC procesor upotrebljava Big-Endian Byte Ordering

*Adresna sabirnica racunala ie iednosmierna sabirnica koja izvire iz procesora

*Adresna sabirnica sirine 24 bita (A0 – A23) određjuje adresni pros tor (kojem je adresirljiva jedinica bajt) velicine 16 MB

*Model von Neumannovog racunala podrazumijeva da su instrukcije i podaci svedeni na numericki kod te da su pohranjeni u jednoj memorijskoj jedinici

*Izvorni von Neumannov model procesora je temeljen na dva akumulatora dvoakumulatorsko orijentirani procesor

*CISC procesor obicno ima upravljacku jedinicu ostvarenu kombinacijom

mikroprogramirania i nanoprogramirania

"Tipican broj cjelobrojnih regis lara za RISC procesor je 32 ili vise regis lara "U pojednos tavljenom modelu mikroprocesora CISC arhitek ture, registar DC – brojilo podatata sadrzi adresu operanda

"Sabirnicka jedinica (engl. Bus Unit) moze se promatrati kao stroj stanja koji ima stanje Address Time i stanje Data time – svako stanje traje 1 periodu PCLK-a *Karakteristicna brzina ISA sabirnice bila je 4.166 MB/sekundi za 8-bitnu sabirnicu

podataka i 8.33 MB/sekundi za 16-bitnu sabirnicu podataka "Rjesenje koje su arhitekti u PDP-8 racunalu upotrijebili (davnih 60. godina) za prijenos upravljanja izmedju programa i potprograma ne podrzava rekurzivno

*Rekurzivni program P moze se prikazati kao kompozicija osnovnih instrukcija Si

(koje ne sadrze P) i samog programa P *Sklopovski stog dubine 64 16-bitnih rijeci ostvaruje se sa 16 64-bitnih posmacnih regis tara

"U vecini s bogova os tvarenih programski stog ras te prema padajucim adresama
"M jera za per formansu procesora koja se temelji na srednjoj geometrijskoj vrijednosti
per formansi veceg broja ispitnih programa je SPECMarks

"Troadresní format instrukcije je karakteriskoan za RISC procesore
"Procesor MC 68000 ima dva nacina rada: nadglední i korisnicki
"Prijelaz iz korisnickog u nadglední nacin rada (za MC 68000) moze se os variti samo iznimkom

"U mikroprocesoru M C68000 fizicki su realizirana dva registra koja imaju funkciju kazala stoga i to 32-bitni registri a7 i a7

*Protocnost kao iznimno vazan koncept znacajan je za RISC i CISC arhitekturu *Znacajka Load/Store arhitekture specificira RISC arhitekturu

*Flynnova klasifikacija temelji se na toku podatak i instrukcijskom toku

*Napisite koja se kategorija arhitekture prema Flynnu strogo teorijski gledano ne moze fizicki ostvarifi: MISD

*Izvorni model von Neumannovog racunala imao je programsko brojilo dulijne 13 bita jer su u 40-bitnoj rijeci bile smjestene dvije instrukcije, a ukupni kapacitet r bio je 212 40-bitnih rijeci

*Pretoos tavite da ie SRAM memoriiski modul kapaciteta 64K baitova. Uz pretpostavku adresne zrnatosti rijeci (16-bita), minimalna potrebna sirina adresne sabirnice jest 15 bita

*SRISC procesor ima instrukcije uvjetnog grananja tako izvedene da je uvjet grananja dobiven ispitivanjem sadrzaja jednog od 32 registra u skupu registara "Instrukcija BR1 za SRISC upot ebljava se kao primitiv za ostvarivanje prijenosa

upravljanja s jedne programske strukture na drugu "Resetom procesor M C68000 prelazi u nadgledni nacin rada i postavlja zastavice S i

lo. ls. lz. *Minimalni kontekst tijekom prekida (za M C68000) cine sadrzaji statusnog registra i

programskog brojila *Povratak iz korisnickog u nadgledni nacin rada za M C68000 moguc je samo

iznimkom *U protocnoj strukturi faktor ubrzanja (za idealan "glatki" tok.) jest M., gdje je M. broj

protocnih segmenata

*Jedna od osnovnih znacajki dataflow arhitekture jest to sto raspolozivi podaci odredjuju skup izvodljivih instrukcija

*Za vecinu procesora memorijski stogovi tako su realizirani da rastu prema padajucim

*Izveda koja je upotrijebljena u racunalu PDP-8 (za prijenos upravljanja s jedne programske strukture na drugu) podrzava dnijezdjenje, ali ne podrzava rekurziju "VLIW arhitektura temelji se na horizontalnom mikroprogramiranju "Sklopovska izvedba stoga kapaciteta 64 32-bitne rijeci temeljena na posmacnima

regis trima zahtijeva 32 64-bitna posmacna registra "Prva – najniza razina programske opreme u hijerarhijskom modelu racunala je jezgra

operacijskog sustava *Oznacite funkciju koju ne obavlja monitor prevodi programe iz visih programskih

jezika u s trojini jezik
"Registar brojilo podataka DC u pojednostavljenom modelu mikroprocesora sadrzi

adresu operanda *Instrukcijski registar IR u pojednostavljenom modelu mikroprocesora sadrzi tekucu instrukciju

*Privremeni registar PR pojednos tavljenog modela mikroprocesora nije komponenta

programskog modela procesora *Sabirnicka jedinica (engl. Bus Unit) moze se prikazati kao stroj stanja s tri stanja "Sabirnicki ciklus za intelove mkroprocesore s nula stanja cekanja obicno traje dvije periode procesorskog clock-a PCLOCK
"U idealiziranom protocnom modelu, faktor ubrzanja jednak je dubini protocne

*Instrukcija NOP u protocnoj strukturi RISC procesora "ne radi nista", no sluzi i za rjesavanje hazarda i tumaci se kao umetanje "protocnog mjehurica" "Minimahri kontekst tijekom prekida za procesor M C68000 sas biji se od 4-bajtnog PC-

a i 2 -bajtnog statusnog registra SR

*Procesor M C68000 Nema signalnu liniju potvrde prekida, vec se ona oblikuje kao FC0 · FC1 · FC2

*Nulta stranica racunala na bazi M C68000 obicno je velicine 1024 bajtova *Pocetni sadrzaj sistemskog kazala stoga moze se definirati iznimkom RESET *Izvodenje instrukcije lar ra,C1 imat ce za posljedicu R[ra] = PC + C1

*SRISC procesor ima trosabirnicku strukturu *SPECmark se izrazava kao srednja geometrijska vrijednost performansi za ispitne

programe * Navedite najnizu razinu hijerarhijskog modela arhitekture racunala koja odgovara

dijelu programske opreme – Monitor *Kratica SCSI znaci Small Computer Systems Interface

"Jedinicna kruznica u Kiviat grafu (za prikaz arhitek briskih znacajki) oznacava tipicne vrijednosti za RISC procesore oblikovane na temelju izvornih nacela RISC arhitekture "Osnovna znacajka superskalarnog RISC procesora je sto izdaje i izvrsava vise od

jedne instrukcije tijekom jedne periode signala vremenskog vodjenja "RISC procesor Alpha 21064 ima izdvojene prirucne memorije za instrukcije i podatke "Protocna racunala i sis blicka polja se klasificiraju u sljedecu Flynnovu kategoriju racunala MISD

*U izvornom Von Neumannovom modelu, ALU jedinica sudjeluje u ulazno-izlaznim (I/O) operacijama

*Penfum procesori imaju izravno adres irljivi memorijski prostor 4G. Zato je adresna sabirnica sirine 32 bita

- "Strojna instrukcija izvornog Von Neumannovog modela bila je jednoadresna "Binarna operacija u akumula brsko orijentiranom procesor u moze se opisati kao A=f(A,M)
- *Tijekom faze PRIBAVI programsko se brojilo (PC) obavezno povecava *Binarna celija se sas bij od jednog RS bistabila i kombinacijskih sklopova
- *Algoritam obrade u Turingovom stroju odredjen je s izvedbom upravljacke jedinice odnosno logickog bloka L
- *Brojilo podataka DC u pojednos tavljenom modelu CISC procesora ima sljedecu funkciju sadrzi adresu operanda
- *U operacijskom kodu instrukcije nalazi se i informacija o duljini instrukcije i nacinu adresiranja
- au esii airja "Procesor M C68000 ima skup od 8 32-bitnih registara podataka "Sklopovski stog dubine 32 16-bitnih rijeci ostvaruje se sa 16 32-bitnih posmacnih regis tara
- *Rjesenje koje su arhitekti u PDP-8 racunalu upotrijebili (davnih 60. godina) za prijenos upravljanja izmedju programa i potprograma ne podrzava rekurzivno pozivanje potprograma
- *Rekurzivno pozivanje potprograma (funkcija ili procedura) moze se ostvariti uporabom Stoznog mehanizma (LIFO + kazalo stoga)
 *Sklopovski se stog dubine 32 16-bitnih rijeci moze realizirati najjednostavnije sa 16
- 32-bitnih posmacnih registara
 * Uobicajeno je da stog realiziran programski raste prema padajucim adresama
- * Obrada iznimke za procesor MC 68000 se odvija u nadglednom nacinu rada * Mikroprocesor MC 68000 ima slijedeca kazala stogova: 32-bitno USP i 32-bitno
- * Povratak iz korisnickog nacina rada u nadgledni (za M C68000) moguc je samo
- uporabom povlastene instrukcije koja zastavicu S postavlja u 1 *Osnovna znacajka vektorskog prekida je POJMA NEMAM mogu biti a i c, mozda i b odgovori
- a) vektor kojeg generira procesor i tako utvrdjuje uzrocnika prekida; b) vektor kojeg generira uzrocnik prekida i to tako da je svaki put vektor za 1 veci od prethodno generiranog vektora:
- c) vektor kojeg generira uzrocnik prekida i to tako da je on jednoznacan za svakog uzrocnika;
- d) vektor je pohranjen u brzoj memoriji procesora i aktivira se detekcijom zahtjeva za
- Ako se u korisnickom nacinu pokusa izvesti instrukcija RTE (za MC 68000) onda ce se dogoditi slijedece POJMA NEMAM
- a) Instrukcija ce se izvrsiti ali ce se nakon toga generirati iznimka; b) Instrukcija se nece nif zapoceti izvrsavati jer ce prevodilac detektirati neovlastenu instrukciju; c) Instrukcija ce izazvati resetiranje procesora;
- d) Instrukcija se nece izvrsiti vec ce se generirati iznimka.
- * Minimalni kontekstza prekid kao jednu od iznimaka procesora MC 68000 cine 16-bilni sadrzaj statusnog registra i 32-bilni sadrzaj programskog brojila
- * Osnovni cilj RISC procesora jedna instrukcija u jednoj periodi signala vremenskog vodjenja ostvaruje se izborom skupa instrukcija i to tako da se svaka instrukcija pojedinacno izvodi u jednoj periodi
- * Tijekom dekodiranja instrukcije u RISC procesoru istodobno se dohvacaju i operandi
- * Ganttov dijagram sluzi za prikaz instrukcija u protocnoj strukturi
- * Jedno od zlatnih pravila: "Zrtvuj sve kako bi smanjio vremenski ciklus puta podataka" vrijedi prvenstveno za procesore RISC
- * 8-instrukcijski model procesora je akumulatorski orijentiran procesor
- * Mikroprocesor MC68000 ima 7 razina prekida
- * 8-instrukcijski model procesora ima. 3-bitni instrukcijski registar
- * U 8-instrukcijskom modelu procesora, operacije pristupa memoriji (citanja i pisanja)
- traju duze od ostalih mikrooperacija * RISC procesori obicno imaju upravljacku jedinicu realiziranu kombinacijskim
- sklopovima
 * Stogovi su obicno realizirani tako da rastu u smjeru padajucih adresa
- * Upravljacka jedinica procesora M C68000 ostvarena je kao mikroprogramirana i
- nanoprogramirana
- * 8-instrukcijski model procesora je CISC * Operacija citanja memorije u 8-instrukcijskom modelu procesora traje dvije periode
- signala vremenskog vodjenja (2 ΔT)
- * Za mikroprocesor MC68000 nakon iznimke RESET vrijedi: nalazi se u nadglednom nacinu rada (supervisor mode) i prekidne zastavice u SR su sve postavljene u 1