

1. Primjer SISD računalna je:
 - (a) računalno temeljeno na višeejzgrenom procesoru
 - (b) Von Neumannovo računalno
 - (c) vektorski procesor na grafičkoj kartici
 - (d) redundantno računalno u kojem više izvršnih jedinica obrađuje iste podatke
 - (e) paralelno zbrajalo
2. Primjer SIMD računalna je:
 - (a) računalno temeljeno na višeejzgrenom procesoru
 - (b) Von Neumannovo računalno
 - (c) vektorski procesor na grafičkoj kartici
 - (d) redundantno računalno u kojem više izvršnih jedinica obrađuje iste podatke
 - (e) - paralelno zbrajalo
3. Tipični skalarni RISC procesor ima:
 - (a) jednoadresne aritmetičke instrukcije
 - (b) aritmetičke instrukcije s memorijskim operandima
 - (c) akumulatorsku arhitekturu
 - (d) troadresne aritmetičke instrukcije bez memorijskih operanda
 - (e) tablicu međuvisnosti (scoreboard)
4. Koncept upravljanja tokom podataka koristi se u:
 - (a) originalnom Von Neumannovom modelu
 - (b) protočnim računalima
 - (c) CISC računalima
 - (d) superskalarnim računalima
 - (e) višeejzgrenim računalima
5. Za superskalarne RISC arhitekture je specifično da se usporedno izvođenje slijednog programa pospješuje prvenstveno:
 - (a) dubokom protočnom strukturom
 - (b) dinamičkim raspoređivanjem instrukcija u sklopovlju procesora
 - (c) malom ali brzom priručnom memorijom
 - (d) adresnim preslikavanjem
 - (e) statičkim raspoređivanjem instrukcija tijekom prevođenja
6. Moderni superskalarni procesori tipično postižu:
 - (a) $CPI > 3$ GHz
 - (b) $CPI > 100$ MHz
 - (c) $CPI > 100$
 - (d) $CPI \in [2, 10]$
 - (e) $CPI < 1$
7. Procesori 8086 i Core i7 920 imaju:
 - (a) srodnu instrukcijsku arhitekturu, ali različitu organizaciju
 - (b) srodnu organizaciju, ali različitu instrukcijsku arhitekturu
 - (c) srodnu instrukcijsku arhitekturu i srodnu organizaciju
 - (d) isti broj vanjskih izvoda (pinova)
 - (e) kompatibilnu adresnu sabirnicu
8. Većina instrukcija arhitekture x86 podržava:
 - (a) 0 memorijskih operanada
 - (b) 1 memorijski operand
 - (c) 2 memorijska operanda
 - (d) 3 memorijska operanda
 - (e) 4 memorijska operanda
9. Podatkovna sekcija objektnog modula tipično sadrži i:

- (a) program u strojnom k^odu
- (b) lokalne varijable čijije vrijednosti se gube nakon izlaska iz procedure
- (c) statičke varijable (lokalne i globalne)
- (d) dinamički alociranu memoriju (malloc, new)
- (e) program u izvornom k^odu

10. Relokacijske informacije objektnog modula sadrže popis:

(a) uputa za izmjenu sekcija modula pri određivanju njihovog konačnog položaja

- (b) identifikatora koje modul definira ili referencira
- (c) statičkih varijabli koje se koriste u modulu
- (d) lokalnih varijabli modula
- (e) sekcija objektnog modula

11. Objektni moduli programskog jezika C na arhitekturi x86

tipično predviđaju relociranje

sljedećih elemenata programske sekcije:

- (a) svih instrukcija grananja
- (b) svih instrukcija uvjetnog grananja
- (c) svih instrukcija grananja na potprograme
- (d) svih instrukcija grananja na potprograme izvan modula
- (e) svih instrukcija uvjetnog grananja i grananja na potprograme

12. Najbolja performansa interpretiranih programa (Java, Python, ...)

tipično se postiže optimiranjem:

- (a) tijekom izvršavanja programa
- (b) tijekom prevođenja u bajtni mekukod
- (c) tijekom povezivanja objektnih modula u izvršivu datoteku
- (d) virtualnog stroja
- (e) prevoditelja

13. Protočna arhitektura MIPS

u svakom ciklusu signala takta izvrši:

- (a) barem dva memorijska pristupa
- (b) najviše dva memorijska pristupa
- (c) točno dva memorijska pristupa
- (d) najviše jedan memorijski pristup
- (e) točno jedan memorijski pristup

14. U protočnom računalu sa zajedničkom jednoadresnom

priručnom memorijom podataka i instrukcija

naročito možemo očekivati:

- (a) podatkovne hazarde
- (b) strukturne hazarde
- (c) upravljačke hazarde
- (d) otežano izvođenje samomodificirajućeg koda
- (e) ubrzanje od 20%

15. Kakvo prosljeđivanje se tipično koristi

za smanjenje latencije instrukcije grananja

(\$i\$ označava redni broj instrukcije)?

- (a) ID[i] \rightarrow IF[i+2] (na slajdovim piše ID[i] \rightarrow IF[i+1]!!!)
- (b) EX[i] \rightarrow ID[i+1]
- (c) [i+1] \rightarrow IF[i]
- (d) ME[i+1] \rightarrow ID[i]
- (e) WB[i] \rightarrow ID[i+1]

16. Koncept protočnosti je koristan jer omogućava:

- (a) istu performansu uz manji broj tranzistora
- (b) iskorištavanje instrukcijskog paralelizma

- (c) CISC arhitekturama da se po performansi izjednaĉe s RISC-om
- (d) smanjivanje potrebnog broja registara
- (e) ublaĉavanje resursnih konflikata