

一、单项选择题

1. 源程序结束语句为 ()。

- A. ENDP
- B. ENDS
- C. END MAIN
- D. END

答案：D

2. 下列为不合法的标志符的是 ()。

- A. XYZ
- B. 5SKY
- C. END MAIN
- D. ?ABC

3. 下列地址表达式正确的是 ()。

- A. [BX-SI]
- B. [BP-DI]
- C. [BX+2]
- D. [BP+DX]

答案：C

4. 若256K位的SRAM芯片具有8条数据线，则它具有的地址线条数为 ()

- A. 14
- B. 15
- C. 17
- D. 18

答案：B

【解析】

- ENDP 表示PROC所定义的过程结束. (end procedure)
- ENDS 表示SEGMENT定义的段结束. (end segment)
- END 程序结束.

(1) 字符个数：1 - 31个

(2) 标识符的第1个字符必须是字母、问号“?”、“@”或下划线“_”这4种字符中的一个

(3) 从第2个字符开始，可以是字母、数字、?、@、或_

(4) 不能使用属于系统的专用保留字

- bx是数据基址寄存器，bp是栈基址寄存器，
- bx和si或di可以联合使用；bp和si或di可以联合使用。
- BX-DI，BX-SI，BP-DI，BP-SI正确；[bx]-[si]，[bx]-[di]，[bp]-[si]，[bp]-[di]正确。

$$\frac{256K}{8} = 32K = 2^{15}$$

一、单项选择题

5. 在ROM存储器中必须有()电路。
- A. 数据写入
B. 再生
C. 地址译码
D. 刷新

答案：C

6. 8086CPU中，关于存储器的叙述，错误的是()。
- A. 内存存储器由半导体器件构成
B. 当前正在执行的指令应放在内存中
C. 字节是内存的基本编址单位
D. 一次读写操作仅能访问一个存储器单元

答案：D

7. CPU在对存储器进行访问时，地址线有效和数据线有效的时间关系应该是()。
- A. 同时有效同时无效
B. 地址线较先有效
C. 数据线较先有效
D. 地址数据复用同时有效

答案：B

9. 动态存储器的主要缺点是()。
- A. 存储容量少
B. 存取速度低
C. 功耗大
D. 外围电路复杂

答案：D

【解析】ROM存储器是内存中的一种，它是只读存储器，信息已固化在存储器中。ROM出厂时其内容由厂家用掩模技术写好，只可读，出，但无法改写，而且数据不会因为电源关闭而消失。ROM由地址译码器、存储矩阵、读出电路以及芯片选择逻辑等组成。

- 利用A0和BHE这两个控制信号，既可实现对两个库进行读/写(即16位数据)，也可单独对其中一个库进行读/写(8位数据)，如下表所示：

$\overline{BHE}$	A_0	对 应 操 作
0	0	同时访问两个存储体，读/写一个字的信息
0	1	只访问奇地址存储体，读/写高字节的信息
1	0	只访问偶地址存储体，读/写低字节的信息
1	1	无操作

- 8088 CPU每访问一次存储器只能读/写一个字节信息，因此在8088系统的存储器中，字型数据需要两次访问存储器才能完成读/写操作。

8. 线选法采用的方法是()。
- A. 保证地址都是线形的
B. 直接用地地址线作为片选
C. 只采用较少的地址线
D. 应用了译码器

答案：B

- 一般计算机系统使用的随机存取内存(RAM)可分动态随机存取内存(DRAM)与静态随机存取内存(SRAM)两种，差异在于DRAM需要由存储器控制电路按一定周期对存储器刷新，才能维系数据保存，SRAM的数据则不需要刷新过程，在上电期间，数据不会丢失。

10.对内存单元进行写操作后，该单元的内容（ ）

- A.变反
- B.不变
- C.随机
- D.被修改

答案：D

12.段寄存器装入2300H，该段的结束地址是（ ）

- A.32FFFFH
- B.23000H
- C.33FFFFH
- D.33000H

答案：A

13.在存储器读周期时，根据程序计数器PC提示的有效地址，从内存中取出（ ）

- A.操作数
- B.操作数地址
- C.转移地址
- D.操作码

答案：D

14. IBM PC采用分段的方式来管理内存，每个段最大可达（ ）字节。

- A.16K
- B.64K
- C.128K
- D.256K

答案：B

11.8088/8086的存储器组织是将存储器划分为段，可作为段的起始地址的是（ ）

- A.185A2H
- B.00020H
- C.01003H
- D.0AB456H

答案：B

$$\begin{array}{r}
 23000 \\
 + \quad FFFF \\
 \hline
 32FFFF
 \end{array}$$

- 程序计数器是用于存放下一条指令所在单元的地址的地方。
- 当执行一条指令时，首先需要根据PC中存放的指令地址，将指令由内存取到指令寄存器中，此过程称为“取指令”。与此同时，PC中的地址或自动加1或由转移指针给出下一条指令的地址。此后经过分析指令，执行指令。完成第一条指令的执行，而后根据PC取出第二条指令的地址，如此循环执行每一条指令。


15.随机存储器即RAM是指（ ）

- A.存储器单元中所存信息是随机的。
- B.存储器单元中的地址是随机的。
- C.用户的程序和数据可随机的放在内存多的任何地方
- D.存储器中存取操作与存储单元物理位置的顺序无关

答案：D

16. 若用 $2K \times 4$ 位芯片组成一个 $8K \times 8$ 位存储器，则地址 $0B1FH$ 所在芯片的最小地址是 ()

- A. $0000H$
- B. $0600H$
- C. $0700H$
- D. $0800H$



17. 下列有关RAM和ROM的叙述中，正确的是 ()

- I、RAM是易失性存储器，ROM是非易失性存储器
- II、RAM和ROM都是采用随机存取的方式进行信息访问
- III、RAM和ROM都可以用作Cache
- IV、RAM和ROM都需要进行刷新

- A. 仅 I 和 II
- B. 仅 II 和 III
- C. 仅 I, II, III
- D. 仅 I, III, VI

答案：A

18. 某计算机主存容量为 $64KB$ ，其中ROM区为 $4KB$ ，其余为RAM区，按字节编址。现要用 $2K \times 8$ 位的ROM芯片和 $4K \times 4$ 位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片和RAM芯片数分别是 ()。

- A. 1、15
- B. 2、15
- C. 1、30
- D. 2、30

Handwritten calculation: $\frac{4K \times 8}{2K \times 8} = (204)$

Handwritten calculation: $\frac{60K \times 8}{4K \times 4} = 15 \times 2 = 304$

答案：D

19. 下列各类存储器中，不采用随机存取方式的是 ()。

- A. EPROM
- B. CDROM
- C. DRAM
- D. SRAM

随机存取方式是指存储器的任何一个存储单元的内容都可以存取而且存取时间与存储单元的物理位置无关。CDROM 是只读的光盘存储器，采用串行存取方式而不是随机存取方式。

答案：B

20. 用 $2K \times 4$ 位的RAM芯片组成 $16K$ 字节的存储器，其共需RAM芯片和片选地址分别为 ()。

- A. 16片和3位
- B. 8片和8位
- C. 4片和3位
- D. 32片和8位

答案：A

$$\frac{16K \times 8}{2K \times 4} = 8 \times 2 = 16 \text{ (片)}$$

共8组，每组2片

$8 = 2^3$

二、填空题

1. 一个具有 14 位地址线和 8 位数据线的存储器，能存储 _____ 字节的信息。

答案：16K

$$2^{14} B$$

存储单元个数： $2^{14} = 16K$

每单元位数：8位

存储 $16K$ 字节信息

2. 用 $2K \times 8$ 的SRAM芯片组成 $16K \times 16$ 的存储器，其共需SRAM芯片 _____ 片，片内地址和产生片选信号的地址分别为 _____、_____ 位。

答案：16、11、3

$$\textcircled{1} \frac{16K \times 16}{2K \times 8} = 8 \times 2 = 16 \text{ (片)}$$

$$\textcircled{2} \text{片内地址：} 2K = 2^{11} \text{ 11位}$$

$$\textcircled{3} \text{片选信号：} 8 \text{ 组，} 2^3 \text{ 3位}$$

3. 某台计算机的内存存储器设置有 32 位的地址线， 16 位并行数据输入/输出端，它的最大存储量是 _____ 位。

答案：164G

$$2^{32} \times 16$$

单元个数： 2^{32} 个

每单元位数：16位

$$\begin{aligned} \text{总位数：} & 2^{32} \times 2^4 = 2^{36} \\ & = 2^6 \times 2^{30} \\ & = 64G \end{aligned}$$

4. 8086系统中，存储器的偶体的数据信号线固定与数据总线的 _____。

答案：低8位或 $D_0 \sim D_7$

5. 从启动一次存储器操作，到完成该操作所经历的时间，称之为 _____。

答案：存取时间

6. CPU对RAM存储器进行读/写操作时，应送出的控制命令有 _____ 和 _____ 命令。

答案：RD，IO/M

7.要组成容量为4K*8位的存储器，需要___片4K * 1 位的静态RAM芯片并联，或者需要___片1K * 8 位的静态RAM芯片串联。

答案：8、4

$$\textcircled{1} \frac{4K \times 8}{4K \times 1} = 1 \times 8 = 8 \text{ (片)}$$

$$\textcircled{2} \frac{4K \times 8}{1K \times 8} = 4 \times 1 = 4 \text{ (片)}$$

9.某SRAM的一单元中存放有数据7FH，CPU将它取走后，该单元内容为_____。

答案：7FH

8.若选用Intel2732 (4K*8)构成256KB的存储器系统共需要___片。

答案：64

$$\frac{256K \times 8}{4K \times 8} = 64 \times 1 = 64 \text{ (片)}$$

10.8086CPU写入一个规则字，数据线的高8位写入_____存储体，低8位写入_____存储体。

答案：奇、偶

三、判断题

1.8086系统的存储器引入了分段的概念，每个段必须为64KB，段与段之间可以是独立的。()

答案：×，每个段小于等于为64KB。

2.EPROM虽然是只读存储器，但在编辑程时可以向内部写入数据。()

答案：√

3.SRAM的特点是只要通过电源不断开，SRAM中的信息将不会消失，不需要刷新。()

答案：√

4.内存通过I/O接口与CPU进行当前机器运行的程序和数据的交换。()

答案：×，内存通过数据总线、控制总线和地址总线与CPU进行当前机器运行的程序和数据的交换。

5.8086向存储器的奇地址写一个字节的数据时，需要一个总线周期，在该总线周期内的一个时钟周期中，A0为0。()

答案：×

$\overline{\text{BHE}}$	A0	操作	总线使用情况
0	0	从偶地址开始读/写一个字	D15~ D0
0	1	从奇地址单元读/写一个字节	D15~ D8
1	0	从偶地址单元读/写一个字节	D7~ D0
1	1	无效	

6.EPROM是只读存储器，所以在编程时不可以向内部写入数据。()

答案：×，可以通过紫外线擦除写入数据。

7.当DRAM芯片正在刷新时，CPU不能访问该芯片。（ ）

答案：√

8.微处理器进行读操作，就是把数据从微处理器内部读到主存或外设。（ ）

答案：×，微处理器进行读操作，就是把数据从主存或外设读到微处理器。

9.EROM虽然是只读存储器，但在编程时可以向内部读到主存或外设。（ ）

答案：×，EPROM 只能通过紫外线向内部写入数据。

10.DRAM和SRAM都是易失性半导体存储器。（ ）

答案：√


四、简答题

1.在对存储器芯片进行片选时，全译码方式、部分译码方式和线选方式各有何特点？

答案：

- ①全译码方式：存储器芯片中的每一个存储单元对应一个唯一的地址。译码需要的器件多；
- ②部分译码方式：存储器芯片中的一个存储单元有多个地址。译码简单；
- ③线选：存储器芯片中的一个存储单元有多个地址。地址有可能不连续。不需要译码。

- 全地址译码法：用除了片内寻址外的全部高位地址线作为地址译码器的输入，把经过译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储器芯片的片选端，以实现存储器芯片的选择。如图所示：



- 全地址译码法的优点：每片（或组）芯片的地址范围是唯一确定的，而且是连续的，便于扩展，不会产生地址重叠的存储区。
- 全地址译码的缺点：对译码电路的要求较高，线路较复杂。

2.简述半导体存储器的主要技术指标。

答：

（1）存储容量。存储器可以存储的二进制信息总量称为存储容量。存储容量有两种表示方法：①位表示方法。以存储器中的存储地址总数与存储字位数的乘积表示。如 $1K \times 4$ 位，表示该芯片有 1K 个单元（ $1K = 1024$ ），每个存储单元的长度为 4 个二进制位。②字节表示方法。以存储器中的单元总数表示（一个存储单元由 8 个二进制位组成，称为一个字节，用 B 表示）。如 128B，表示该芯片有 128 个单元。


（2）存储速度。存储器的存储速度可以用两个时间参数表示，一个是“存取时间”，定义为从启动一次存储器操作到完成该操作所经历的时间；另一个是“存储周期”，定义为启动两次独立的存储器操作之间所需的最小时间间隔。

（3）可靠性。存储器的可靠性用平均故障间隔时间 MTBF 来衡量。MTBF 越长，可靠性越高。

（4）性能/价格比。这是一个综合性指标，性能主要包括上述三项指标：存储容量、存储速度和可靠性，对不同用途的存储器有不同的要求。

五、应用题

1. 若有一台8位微机，地址总线16条，具有8片2114 (1K*4) 构成的4KB，RAM连线如下图所示。若以每1KB RAM作为一组，则此图组成的基本地址是什么？地址有没有重叠区，每一组的地址范围多少？



2. 已知某16位机主存采用半导体存储器，其地址码为20位，若使用16KB位的SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：
 (1) 若每个模块为128K*16位，共需几个模块？
 (2) 每个模块板内共有多少SRAM芯片？
 (3) 主存共需多少RAM芯片？CPU如何选择各模块板？

答：(1) $(1M \times 16) / (128K \times 16) = 8$
 若每个模块板为 128K*16 位，共需 8 个模块板；
 (2) $(128K \times 16) / (16KB) = 16$
 每个模块板内共有 16 个 SRAM 芯片；
 (3) 主存共需 $8 \times 16 = 128$ 个 RAM 芯片；将 CPU 发出地址的高 3 位 A19、A18、A17 经 3:8 线译码器译码后选择各模块板。


3. 下图是一个存储器系统，地址总线共有20位，数据总线8位，试分析电路，回答问题。

- (1) 单片EPROM和单片SRAM的容量各为多少？
- (2) 74LS138的作用是什么？
- (3) EPROM2的地址范围是多少？

① 数据线 8根
 ② 地址线 15根
 ③ $4K \times 8 = 4 \times 2$
 共4组，每组2片
 ④ 片内地址线 1K=2¹⁰
 10根 A₀~A₉
 ⑤ 片选线 A₁₀~A₁₅
 A₁₀~A₁₅ 没用
 故是部分地址译码
 地址会重叠


答：第一组的基本地址是：0000H-03FFH
 第二组的基本地址是：4000H-9FFFH
 第三组的基本地址是：8000H-83FFFH
 第四组的基本地址是：0C000H-0C3FFFH
 每一组都有重叠区，每组重叠区 15 个

① 数据线 16条
 ② 地址线 20条
 ③ 最大存储空间：
 $1024K \times 16$
 (1) $\frac{1024K \times 16}{128K \times 16} = 8 \times 1 = 8 \text{ (模块)}$
 (2) $\frac{128K \times 16}{16K \times 8} = 8 \times 2 = 16 \text{ (片)}$
 (3) $8 \times 16 = 128 \text{ (片)}$



答：(1) EPROM 单片容量为 $4K \times 8$ 位，
SRAM 单片容量为 $2K \times 8$ 位。
(2) 74LS138 的作用是译码。
(3) ERROM2 的地址范围为： $F9000H \sim F9FFFH$ 。

4. 某一存储器系统的部分接线如图下所示，请回答：
RAM和ROM的存储容量各是多少？RAM和ROM存储器地址分配范围各是多少？



(1) RAM: $2^{10} \times 8 = 1\text{KB}$
ROM: $2^{11} \times 8 = 2\text{KB}$

(2) RAM:
 $A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$
1 0 0 0 0 0 0 0 8000H
F F 7FFFH

ROM:
 $A_{15} A_{14} A_{13} A_{12} A_{11} A_{10} A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$
1 0 1 0 1 0 0 0 A800H
F F AFFFH

5. 已知8位机的地址总线为16位，要求采用2732芯片(4K x 8)构成8KB EPROM区，地址从0000H开始，采用6264芯片(8K x 8)构成24KB RAM区，地址从2000H开始，片选信号采用全译码法。请设计一个32KB容量的存储器。

(1) 每片2732存储容量为 $2^{12} \times 8$ (4K x 8)，构成8KB存储容量所需芯片数量= $8\text{K} \times 8 / (4\text{K} \times 8) = 2$ (片)，需扩展13-12=1条高位地址线

芯片	片选译码		片内译码	地址范围
	$A_{15} \sim A_{13}$	A_{12}	$A_{11} \sim A_0$	
1#	000	0	00...0	0000H~0FFFH
2#	000	1	11...1	1000H~1FFFH

(2) 每片6264存储容量为 $2^{13} \times 8$ (8K x 8)，构成24KB存储容量所需芯片数量= $24\text{K} \times 8 / (8\text{K} \times 8) = 3$ (片)，需扩展15-13=2条高位地址线

芯片	片选译码	片内译码		地址范围
	$A_{15} \sim A_{13}$	A_{12}	$A_{11} \sim A_0$	
3#	001	...	00...0	2000H~3FFFH
4#	010		...	4000H~5FFFH
5#	011		11...1	6000H~7FFFH

