

## .CH 1 基本概論

- A. Hardware 5 大單元(John von Neumann) input、output、memory、
  ALU、control (von neumann)
- B. **Machine Instruction** 完成週期 Instruction Fetch、Decode、Execution、
  Memory/Fetch Operands、Write Result/Write Back
- C. Pipeline 第一條指令總 clock cycle 數 + (n-1)\*max(指令週期中各週期所須之 clock 數)
- D. **Bus 運流排** Data Bus、Address Bus、Control Bus→ Von neumann bottleneck(馮 紐曼瓶頸)
- E. **Store Hierachy** 儲存層次架構 Reigister、cache、memory(volatile); Flash
  Memory、SSD、Hard Disk、CD-ROM、Blue-Ray、Tape(Non-volatile)
- F. **Register** 暫存器 IR、PC、MAR(address)、MDR(data)/MBR(buffer)、
  Accmulator、Base&Limit register
- G. Instruction Cycle and Register 指令週期與暫存器
- H. Cache p \* (cache time + 記憶體存取 time) + (1 p) \* (cache time + (n + 1)記憶體存取 time)[N 為幾層]、write through、write back
- I. Caching 概念 先存慢再存快
- J. **Memory** Bootstrap Loader、RAM : DRAM(電容、電晶體)、SRAM(Flip-Flop); ROM : PROM、EPROM、EEPROM、Flash ROM
- K. CPU 介紹 Control Unit + ALU + Register + Cache
- L. **CPU** 指令集架構 RISC(精簡, complex instruction set computer)、CISC(複雜, reduced instruction set computer)
- M. CPU 衡量速度 CPI(Cycle Per Instruction)、MIPS(Million Instructions Per Second)、MFLOPS、Clock Rate
- N. 計量單位: 儲存 KB、MB、GB、TB、PB(2<sup>50</sup>,10<sup>15</sup>)、EB、ZB、YB
- O. 計量單位: 時間 ms \ us \ ns \ ps

- P. 定址模式(Addressing Mode) 直接(Immediate)、間接(Direct)→放記憶體位置;絕對(Relative)、相對(Indirect)→放數值、Offset
- Q. 電腦世代劃分 真空管、電晶體、IC(積體電路)、VLSI、AI
- R. 摩爾定律 每18個月,電晶體增加倍
- S. **費林分類法(Flynn's Taxonomy)** SISD(個人電腦)、MISD(無)、SIMD(超級電腦、顯卡)、MIMD(分散式計算)
- T. 系統架構 System Software(OS、Text Editor、Linking Loader、Compiler)、
  Appliaction Software
- 1. Hardware 5 大單元(John von Neumann) 內儲程式概念(Stored program Concept)
  - Consequential execution(依序執行)
  - 架構圖
    - (1) Input Unit:接收 users 所輸入之資料、程式、指令之硬體 → 鍵盤、滑鼠、掃描器、Disk、touch screen
    - (2) **output Unit**: 負責輸出運算所需之結果、程式等之設備 →螢幕、印表機、touch screen、VR 頭盔
    - (3) Memory Unit: 通常泛指 RAM、ROM, 也可包含 Cache、Registers
    - (4) A.L.U(Arithmetic & Logic Operation Unit):算術及邏輯運算單元、指令被執行/運算之單元
    - (5) Control Unit(C.U):控制單元,負責指揮、協調、控制各單元之運算,以完成機械指令,對指令 Decode



## 2. Machine Instruction 完成週期



- (2) DE: Decode #言角表
- (3) EXE & Execution 古空東方方
- (4) Mem / Fo: Memory / Fetch operands まTil 取運算元立值
- (5) WM/WB & Write result back to memory 將運算結果寫回記憶豐.
- Instruction fetch: 依據 PC (Program Counter)之值至 memory, 抓取對應 指令, PC 存下一條指令位置
- **Decode**: Control Unit 解譯指令之 op-code; 若 op-code 有 n bits,則 cpu 最多提供 2^n 個指令;反之 n 個指令,op-code 為 log(n)→200 條指令, log(200) = 7.xxx 無條件進位 = 8
- Execution:通知 ALU 做對應運算
- **Fetch Operand (optional mem access)**: 從 register 或 memory 抓取 operand
- Write result to Memory (optional mem access): 寫回暫存器或沒有要寫或 更改 PC 值或寫回 Memory

- 其他版本: IF -> DE -> EXE -> WB or IF -> DE -> EXE

#### 3. Pipeline


- 將不同指令的不同周期重疊執行
- N 個指令:<mark>第一條指令總 clock cycle 數 + (n-1)\*max(指令週期中各週期</mark> <u>所須之 clock 數)</u>
- Ex. 3 條指令(IF -> ID -> EX -> MEM -> WB)→5 +(3-1)\*1 = 7 最長指令 cycle 為 1

Instr No.	Pipeline Stage						
1	IF	ID	EX	MEM	WB		
2		IF	ID	EX	МЕМ	WB	
3			IF	ID	EX	МЕМ	WB
4				IF	ID	EX	МЕМ
5					IF	ID	EX
Clock Cycle	1	2	3	4	5	6	7

### 

- 連接硬體間的排線
- 主要分為三種
  - (1) Data Bus(資料匯流排): 傳輸指令或資料,雙向;資料匯流排線有幾位元,就可以決定電腦是幾位元的電腦,例如 64 位元電腦指的是電腦的資料匯流排寬度為 64 位元
  - (2) Address Bus(位址匯流排): 傳輸 memory address,只送往 memory, 單向;位址匯流排線路的數目取決於記憶體位址空間,如果記憶體 有 $2^N$ 個 Memory space( $0^2^N 1$ )(Byte 為最小單位),位址匯流排必 須有 N 條線路
  - (3) **Control Bus(控制匯流排)**: 傳送從 control uint 發出的 control signal,用來傳送控制信號的線路,負責傳送 CPU 執行指令時所發出的訊號,由於信號僅由 CPU 發出,所以是單向輸出的排線
- 例:一記憶體大小為 256MB,共 16 條資料線,位址線幾條?
   →16bits = 2bytes,一個記憶體位置最小單位為 2byte, 256MB/2 = 128MB
   = 2<sup>27</sup>,27 條
- Von neumann bottleneck(馮紐曼瓶頸): <mark>系統速度受限於 bus 傳輸效能</mark>

## 5. Store Hierarchy 儲存層次架構




## 6. 暫存器(Register)

- 於 cpu 內,用於暫存指令、運算元、中間值、結果值
- 常見 Register
  - (1) IR (Instruction Register) 指定整存器 Control Unit 作 Memory Jīn 取之指令,會暫置於此 Vegister 中。
  - (2) Programming Counter C.P.C.) 程式計數器 存效 address of the next instruction。
  - (3) MAR (Memory Address Register) 存放 memory存入, 耳又出之下之北。

- (5) Accumulator 累加器或 General purpose registers 暂存運算元之位、中間值或結果值之用途。通常很多阻。 eigi RO~RIS,Intel AX registers
  - A=A+B → LOAD RI, A // A 位載入尺 暫存器中 LOAD RZ, B // B 位載入尺 暫存器中 ADD RI, RZ // RI 関 RZ 相加, 結果放回 RI Store A, RI // 将 RI 位博回受权 A中
- (6) Base and Limit register
  OS用比套register 記錄程式在memory中之起始了文址與大小。
- (M) Base register 化烷基底相對位址三用途。 Index register 化烧霉剂相對位址之用途。

### 7. 指令週期與暫存器



## 8. Cache / Cache Memory 快取記憶體

- 目的: 改善 memory 存取速度慢, cpu 需花時間等待

- 作法:將經常被存取之資料置入 cache 中,先到 Cache 找,有就拿,沒有就到 memory 拿且可能須更新 cache 內容

- 有效時間計算:沒 hit 則須記憶體存取時間加上原本 cache 時間

P = Cache 2 Hit ratio 命中事 并CPU打到指定人員對百分过程。 =有效的 memory access time

T31: Cache Time: lo ns

Memory access time: 400 ns

Cache Hit ratio: 80 %

則 effective memory access time =? ns


0.8 x 10 ns + 0.2 x (10 ns + 400 ns) = 90 ns

- Cache 內容何時寫回 memory:寫回 cache 但未寫回 memory 資料不一致
  - (1) Write through(即刻寫回): <mark>寫回 cache 時,也寫回 memory</mark>

A. 優:保證一致

B. 缺:耗時,若短時間內對某記憶體位址更新頻繁(for loop),此作法多餘,喪失 cache 用意;memory 寫入頻繁時,喪失 cache 優勢

(2) Write back(稍後寫回)(居多): 當 cache 內容要被 replace 之前,或 I/O 之前才寫回



9. Caching


- 一種機制或觀念: <mark>在存取速度慢之前,先到速度快的存取,若沒有命中</mark> <mark>則到速度慢的存取</mark>

- 例子


13.) 1: Cache



T3112: Buffering



1313 3 6 Client Cache



### 10.Memory

<u> </u>			
RAM	ROM		
Random Access Memory	Read Only Memory		
可隨意存取(write)取(read)Data	唯讀 Memory,不能寫		
Volatile:沒電就不能存資料	Non- Volatile:沒電還能存資料		
容量較大	容量較小		
存取速度快	存取速度慢		
分成 DRAM、SRAM 用以暫存輸入資	分成 PROM、EPROM、EEPROM、		
料、Program output input result 之用	Flash ROM,通常存放 BIOS、		
	Bootstrap Loader		

BIOS: Basic Input/Output System → 完成硬體檢測和資源分配,將硬碟 MBR 中的 Boot Loader 讀到系統的 RAM 中,然後將控制權交給 OS Boot Loader Bootstrap Loader: 主要執行任務就是將核心映像從硬碟上讀到 RAM 中,然後跳轉到核心的入口點去執行,也即開始啟動作業系統

DRAM	SRAM
Dynamic RAM	Static RAM
電容、電晶體	Flip-Flop(正反器)
由於電容會放電,每隔一段時間必須	Non- Volatile:沒電還能存資料
重複充電(更新),因此比較耗時	
容量較大	容量較小
電容會放電,每隔一段時間必須重複	正反器不會放電,不須重複充電(更
充電(更新),因此比較耗時	新),因此比較省時
較便宜	較貴
存取速度較慢	存取速度較快
DDR4	Cache Memory

## (E) ROM分成

- (1) PROM ( Programmable ROM) 可變象。=P, 之狗 Read-only。放出的
- (2) EPROM (Erasable PROM) 可まな (多次 V 英銀) シ PROM ÷ 20-30次 (透過 紫外線 駅 財 派 寸 井 降 駅 V 英銀)
- (3) EEPROM (Electronic EPROM)
  改用電氣訊號遊行抹除、火裝銀、火裝銀、次數車3多。
  火裝的 Speed 4次、較貴。

NOTE: 將軟体變銀到硬体. 獨為韌體 Firmware 第五現在 Embedded System (嵌入式系統) eigi 微波懷。冷氣、保气系統、 IOT 設備. 軍用稅。領、控制器

#### [補充]

Flash ROM(Flash Read-Only Memory, 快閃型唯讀記憶體):主要用以替代EEPROM,作為系統程式儲存及記錄。著重在指令的快速讀取及對系統的開機管理,多用於 PC Card 記憶卡、主機板和 Smart Card;三大主流架構→NOR、NAND、EE-NOR

## 11.CPU 介紹

- Central Processing Unit

- 理論上組成:control unit + ALU + memory
- 實際上組成: control unit + ALU + registers + 內建 cache
- 並未包含 memory(ram、rom)
- Cache memory 可分多層,level 1 最快以此類推

## 12.CPU 設計之兩大策略:RISC()、CISC

1	RISC	CISC	
	Reduced Instructions Set Computer	Complex Instructions Set Computer	
	精智指全集電局.	複雜指台集電腦.	
(4 P)	指令权目少用硬件線路控制	指令权目多.用微程式控制	有弹
	指主動基本、長度動固定	指气長度不一	
- 18 .h	De code (高军不惠) 較 fast /易	Decode 韓slow/不易	
集力. 水型間可	Registers 影量動多	Registers數量髮少	
P3 register		定址模式多	
	須 powerful compiler支援.	不須至每为百分 Compiler支援。	
- /	同一程式書門譯出來百分 和路指令权目會事義多。	車3 岁.	
	- 再定而言、文台を車立中子 い memory access = に知ら成め、	車支 卷一點点.	
	第一複雜指生之運作(e分降減) 立執行車益慢,複雜指定需 由計多小指生完成,程式変較大	■夏4夫。	
	13.j. Power PC. IBM RS6000. Sun Microsys Z Alpha-chip. ARM di	Tay: Intel PC演み)、X86m	-
	西元分 Pipeline (管線技術)& Superscalar (超純量) ⇒ 35琴住個指矢花-Jclock Cycle.	野 PISC 荒	

Registers多、減9MAt提高執行效率 指全校且固定、解碼車を快。

### 13.CPU 速度衡量

- CPI (Cycle per instruction):每條指令之平均時間週期
- MIPS(Million instruction per second): 每秒可執行多少百萬(10^6)條指令 (million instructions per second)
  - (1) Cpu 速度 5 MIPS,則一條指令花幾秒 =>  $\frac{1}{5*10^6}$ 秒 (一秒 5\*10^6 條指令)

公式: $\frac{1}{MIPS$ 速度 $*10^{6}$ 

- (2) 平均一條花  $\frac{5}{10^{8}}$  秒,則 CPU 幾 n MIPS =>  $\frac{5}{10^{8}}$  =  $\frac{1}{2*10^{7}}$  =  $\frac{1}{20*10^{6}}$  => MIPS 速度為 20
- MFLOPS (Floating-point operations per second) 每秒浮點運算次數
- Clock 與 CPI (指令平均周期數) (Cycle per instruction)
  - $\Rightarrow$  Clock cycle: 震盪一次的時間 =  $\frac{1}{frequency}$ , ex. 100MHz =>  $\frac{1}{100*10^6}$  =  $\frac{1}{10^8}$
  - ➡ <mark>時脈速度(頻率)(clock rate): CPU 每秒執行的 cycle 數</mark>, ex. 100MHz => 每秒 100\*10^6 個 clock cycle
  - ⇒ CPU Time: 執行一個 process 全部所需的 Clock Cycle 所需的時間

    = CPU Clock Cycle \* Clock Cycle Time = Clock Rate

: ITT clock cycle = 100×106 孝ウ

又CPI=5 (clock cycle per Instruction) 一下来指令之執行平均花57图 clock cycles

CPU速率=800MHZ, CPI=4.貝1比CPU協のMIPS?
1年7可震盪800×10<sup>6</sup>=尺.
: 1個 clock cycle = 100×10<sup>6</sup> 本力.
又CPI=4: -11条指令事丸行花4×800×10<sup>6</sup> 本力。
CPU速度=1和9事執行 1米指令=2×10<sup>8</sup> で来すこの MIPS s

### 14.計量單位 - 儲存

位元組的次方單位						
<u> </u>	二進位字首 (IEC 60027-2)					
•			•			
名字	縮寫	次方	名字	縮寫	次方	
千位元組	KB	10 <sup>3</sup>	Kibibyte	KiB	2 <sup>10</sup>	
百萬位元組	MB	10 <sup>6</sup>	Mebibyte	MiB	2 <sup>20</sup>	
吉位元組	GB	10 <sup>9</sup>	Gibibyte	GiB	2 <sup>30</sup>	
兆位元組	TB	10 <sup>12</sup>	Tebibyte	TiB	2 <sup>40</sup>	
拍位元組	РВ	10 <sup>15</sup>	Pebibyte	PiB	$2^{50}$	
艾位元組	EB	10 <sup>18</sup>	Exbibyte	EiB	$2^{60}$	
皆位元組	ZB	10 <sup>21</sup>	Zebibyte	ZiB	$2^{70}$	
佑位元組	YB	10 <sup>24</sup>	Yobibyte	YiB	2 <sup>80</sup>	

- memory, disk 之容量常用二進位表示,1KiB = 1,024Byte,kilo binary byte
- **位元 (Bit)**:一個位元 (bit) 可以包含 「0」、「1」 這兩個數值,是計算機的最基本資料單位
- 位元組 (Byte):又稱字節,為 8 = 2^3 個位元,為大部分計算機架構 (architecture)中的定址單位 (Byte addressing),記憶體機構的最小尋址單位為1個位元組,無法單獨存取1bit的資訊或者任意小於1位元組的資訊
- 字組 (word): 又稱字元組,設計處理器 (CPU) 時,處理資料的自然單位,由一或多個位元組 (byte) 所組成
  - ➡ 假設記憶體大小為 16 bytes = 2^4 bytes, 一個 word 為 1 byte, 則位置空間為 0000~1111(0~15), 因此,MAR 需要 4bits 來表示, MAR 位址線有 4 條
  - ➡ 32 條 address bus(MAR 32 bits) -> 2^32 \* 記憶體一個位置(2^3 bits)(1

#### byte) = 4GByetes

### 15.計量單位 - 時間

答號 m		u	n	P
書	毫 milli	Aut's micro	奈 nano	皮pico
精確值	2-10	2-20	2 <sup>-3</sup> °	2-40
浙城陆	(o <sup>-3</sup>	10-6	10-9	10-12


\*常用在時間、連率速度、傳輸率と。

1 ms = 
$$10^{-3}$$
 second =  $10^{3}$  us =  $10^{6}$  ns  
1 us =  $10^{-6}$  second =  $10^{-3}$  ms =  $10^{3}$  ns  
1 ns =  $10^{-9}$  second =  $10^{-3}$  us =  $10^{-6}$  ms

## 16.定址模式 (Addressing Mode)


- 直接定址(direct address)
  - ⇒ 指令的運算元欄內的<mark>值</mark>表示資料存<mark>放於記憶體的實際位址</mark> (有效位址, Effective Address),故需要做一次的記憶體讀取,以取得所需之資料
  - ➡ 優:operand <mark>值域</mark>放在記憶體,<mark>較不受限制</mark>
  - ⇒ 缺:與立即定址相比,需存取 memory 一次,速度較慢;程式執行 起始位址改變,運算元欄需 relocation (linking loader 負責修正)


# 例: MOV AX, [4567]



### 間接定址模式(indirect address)


- ⇒ 指令的運算元欄內的<mark>值為存放 operand 所在地址之值的位址</mark>
- ⇒ 優:<mark>適合跳躍擷取</mark>
- ⇒ 缺:需<mark>兩次存取得 operand 值</mark>,程式執行起始位址改變,運算元欄需 reloaction(linking loader 負責修正)





### 立即(絕對)定址(Immediate; absolute operand)

⇒ Operand 欄位為欲運算之值



➡ 優: 速度最快,不須額外 memory access,不須 relocation

⇒ 缺:值域受限

### 相對定址模式(relative address)


➡ Operand 放 Operand 的偏移量(offset),不論從何執行,偏移量都一樣

➡ 優:不須做 relocation

⇒ 缺:抓 operand 值須先做加法,速度稍慢,offset 不可太大,萬一 超過會採直接定址

常用→ (1) P.C. 村田対定地 → offset = operand 1立地 - p.C. T直.
(2) 墓庭 (Base) 村田対定地 → offset = operand 7立地 - Base register T直.

(3) 索引 (Index) 相対定址 > offset = operand 位北- Index register 值



## - 比較

	豆即定址	直接定址	相對定址	間接定址
まに取 Operand 立速度	小来 —			→ 慢
Memory Access >只数	0	1	(华加法)	2
重定位修正.	No	Yes	No	Yes

- 範例

EX: 機器指生格式如下:

· Operand 1 及2 管理 Direct addressing mode.

Top-code operand1 operand2 · 若CPU有方の保持气, Memory KNI = IMB. 我此指令展唐信? bytes

Ans: cpu有对确措气, op-code的8bits (公司=128不物, 28=2567250) "Operand 1 及2 採直接定址, 存放 memory address. # The Memory Size = IMB = 20 bytes. and address The 20 bits. · 指定長度 = 8+20+20=48 bits = 48/8 = 6 bytes.

### 17. 電腦世代劃分

## 18.摩爾定律

四摩南定律 Moore's Law

Def: I.C. (半導体) 图18個月可置入的元件权目力的倍 Colouble) 或功能使度加信. **敦僧格滅**岁

Note: Turing 圖靈:電腦之久及A工之女 Turing Test:用以判断电脑是否具有人的能力之测試


## 19.費林分類法 (Flynn's Taxonomy)

S: single; M: mutiple; I: instruction stream; D: data stream

「[1] SISD:單一指定處理單一資料來源.例:個人電腦PC. Von-Neumann - Computer -[2] MISD:不存在 e.g. 対A和B同時版十一米/ ITF 計電腦. -[3] SIMD:單一指定處理多重資料流. 1到: 陣列(向量)處理器. Array (Vector) processor e.g. Cray - 1/II/II (Super Computer) 起級電腦

Lef MIMD: 多個指色處理多重資料,例: Distributed system分散式系統 Multiprocessor System 多颗(pus系統)率行執行多個不同工作。

下圖有四種類型, "PU" 是指程序單元 (processing unit):



## 20.Software system 架構

#### - System software:

- (1) Operating System: 電腦資源分配,提供 user 易用介面及應用程式一直行之環境,確保安全 → Windows、MS-DOS、Mac OS、Linux
- (2) System Software: 協助 programmer 開發之工具
  - A. Text Editor: assembler(組譯器)→組語, Compiler(編譯器)→C++、C, Interpreter(直譯器)→python、Java
  - B. Linking Loader: 重定位修正、library 參考、外部符號參考修正

#### C. Debugger

- Application Software(解 決特定問題之應用軟體)
  - (1) 自行開發
  - (2) Package 套裝軟體

```
**G. - Office: Word, Powerpoint, Excel. Outlook...
- 製国: Auto CAD, ORCAD...
- 資料庫管理系統: Oracle DB, Access, S&L DB, IBM OBZ
- 企業專用: FERP. 企業資源大見劃
- CRM 顧客関係管理.
- SCM. 供応急連管理.
- Data Warehouse, Data Mining
- Enterprise Portal.
:

***: Google GCP. Amazon AWS, MS Azure. → APIs Component 27車甲
```