Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 \_ Aula\_07

Tema: Introdução à linguagem Verilog e simulação em Logisim

Preparação

Como preparação para o início das atividades, recomendam-se

- a.) leitura prévia do resumo teórico, do detalhamento na apostila e referências recomendadas
- b.) estudo e testes dos exemplos
- c.) assistir aos seguintes vídeos:

https://www.youtube.com/watch?v=\_Wta-It79RU https://www.youtube.com/watch?v=o8aHEaAsLw8 https://www.youtube.com/watch?v=bh1c5pv56IY

## Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt). Sugere-se usar como nome Guia\_xx.txt, onde xx indicará o guia, exemplo Guia\_01.txt.

Todos os arquivos deverão conter identificações iniciais com o nome e matrícula, no caso de programas, usar comentários.

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues **separadamente**, a fim de que possam ser compilados e testados.

Sugere-se usar como nomes Guia\_01yy.v, onde yy indicará a questão, exemplo Guia\_0101.v

As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, em comentários.

Quaisquer outras anotações, observações ou comentários poderão ser colocadas em arquivo texto (README.txt) acompanhando a entrega.

Atividades extras e opcionais

Outras formas de solução serão **opcionais**; não servirão para substituir as atividades a serem avaliadas. Caso entregues, poderão contar apenas como atividades extras.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas apenas como arquivos para visualização, mas não terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

# Projeto de circuitos

## Codificadores e decodificadores

Sequências de *bits* podem ser usadas para codificar valores numéricos. Dois códigos binários têm aplicações especiais: o BCD (Binary-Coded Decimal) e o de Gray.

# Código BCD


O código BCD é basicamente uma forma de codificar valores numéricos na base 10 em seus equivalentes binários.

Decimal	BCD
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

## Exemplo:

Codificar o valor decimal 369 em código BCD: 369 = (0011) (0110) (1001)

Um circuito codificador "decimal-para-BCD" é aquele capaz de mapear um conjunto de entradas (0-9) em um outro conjunto de quatro valores binários (s<sub>3</sub>s<sub>2</sub>s<sub>1</sub>s<sub>0</sub>), se apenas uma das entradas for acionada.



# Código de Gray

O código de Gray serve para expressar sequências binárias nas quais dois valores sucessivos tenham apenas um *bit* de diferença (distância de Hamming = 1).

Decimal	Binário	Gray
0	000	000
1	001	001
2	010	011
3	011	010
4	100	110
5	101	111
6	110	101
7	111	100

Esse código também é conhecido com "código binário refletido", por causa da característica abaixo:

eixo de reflexão

		<b>0</b> 00
		<b>0</b> 01
	<b>0</b> 0	<b>0</b> 11
0	<b>0</b> 1	<b>0</b> 10
1	<b>1</b> 1	<b>1</b> 10
1	<b>1</b> 1 <b>1</b> 0	<b>1</b> 10 <b>1</b> 11
1		


Decodificadores em geral são circuitos lógicos capazes de ativar uma saída de acordo com uma seleção de sinais de entrada.

Um decodificador de nível alto ativa uma saída quando uma das entradas estiver em nível 1 e as outras em nível 0.

## Exemplo:

Montar um decodificador em nível alto para a tabela abaixo:

<b>e</b> 1	<b>e</b> <sub>0</sub>	S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub>
0	0	1000
0	1	0100
1	0	0010
1	1	0001




Um decodificador de nível baixo ativa uma saída quando uma das entradas estiver em nível 0 e as outras em nível 1.

# Exemplo:

Montar um decodificador em nível baixo para a tabela abaixo:

<b>e</b> <sub>1</sub>	<b>e</b> <sub>0</sub>	S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub>
0	0	0111
0	1	1011
1	0	1101
1	1	1110




## Multiplexadores (MUX) e demultiplexadores (DEMUX)

Multiplexadores (ou seletores de dados) são circuitos lógicos capazes de atuar como chaves digitais: recebem várias entradas e selecionam uma delas, em certo instante, e realizam sua transferência para a saída, mediante um código de seleção. Podem ser usados para rotear dados, sequenciar operações, realizar conversões do tipo paralelo-série e gerar tabelas ou formas de ondas.

#### Exemplo: MUX2x1


Dados dois sinais de entrada ( x ) e ( y ), escolher uma saída mediante sinal de seleção (e).



Multiplexadores podem selecionar mais sinais dependendo do número de bits (tamanho) da chave de seleção.

# Exemplo: MUX4x1

Dados quatro sinais de entrada (x,y,v,w), escolher uma saída mediante seleção (e1,e0).




e <sub>1</sub>	$\mathbf{e}_0$	$s = x \cdot e_1' \cdot e_0' + y \cdot e_1' \cdot e_0 + v \cdot e_1 \cdot e_0' + w \cdot e_1 \cdot e_0$
0	0	X
0	1	у
1	0	V
1	1	W

Demultiplexadores (ou distribuidores de dados) são circuitos capazes de receber um sinal de entrada e distribuí-lo em uma dentre várias saídas, segundo um código de seleção. Podem ser usados para distribuir um mesmo sinal de ativação ou sequenciamento (*clock*) para vários circuitos.

# Exemplo: DEMUX1x4

Dados um sinal de entrada ( x ) e dois sinais de ativação e<sub>0</sub> e e<sub>1</sub>, distribuí-lo à saída.



<b>e</b> 1	<b>e</b> <sub>0</sub>	e <sub>1</sub> e <sub>0</sub> X	S3 S2 S1 S0
0	0	$s_3 = 0 \ 0 \ X$	X 0 0 0
0	1	$s_2 = 0 1 X$	0 X 0 0
1	0	$s_1 = 1 \ 0 \ X$	0 0 X 0
1	1	$s_0 = 1 1 X$	0 0 0 X

Atividade: Projeto de unidade lógica

Para os exercícios a seguir, considerar o exemplo abaixo em Verilog.

```
// Guia_0700 - GATES
// Nome: xxx yyy zzz
// Matricula: 999999
// -----
// -----
// f7_gate
// -----
module f7 (output s,
          input a,
          input b);
// descrever por portas
endmodule // f7
// -----
// multiplexer
module mux ( output s,
            input a,
            input b,
            input select);
// definir dados locais
 wire not_select;
 wire sa;
 wire sb;
// descrever por portas
 not NOT1 ( not_select, select );
 and AND1 ( sa, a, not_select );
 and AND2 (sb, b, select);
 or OR1 (s, sa, sb);
endmodule // mux
module test_f7;
// ----- definir dados
   reg x;
   reg y;
   reg s;
   wire w;
   wire z;
   f7 modulo (w, x, y);
   mux MUX1 (z, x, y, s);
```

#### Exercícios

## 01.) Projetar e descrever em Verilog, usando portas portas nativas,

uma unidade lógica (LU) com operações AND e NAND, inicialmente

com duas saídas independentes (paralelas, 2 respostas),

para variáveis de entrada com 01 com bit cada.

Acrescentar escolha que permita apenas uma saída selecionável (1 resposta),

segundo escolha feita por uma chave de seleção.

O nome do arquivo deverá ser Guia\_0701.v,

e poderá seguir o modelo descrito abaixo.

Incluir previsão de testes.

Simular o módulo no Logisim e apresentar layout do circuito e subcircuitos.

DICA: Usar para o sinal extra para a seleção (0-NAND; 1-AND).

NÃO usar switch-case ou operador ternário.

# 02.) Projetar e descrever em Verilog, usando portas nativas,

uma unidade lógica (LU) com operações OR e NOR,

com uma saída selecionável (1 resposta), para variáveis de entrada com 01 bit cada.

O nome do arquivo deverá ser Guia 0702.v.

Incluir previsão de testes.

Simular o módulo no Logisim e apresentar layout do circuito e subcircuitos.

DICA: Usar para o sinal extra para a seleção (0-NOR; 1-OR).

NÃO usar switch-case ou operador ternário.

### 03.) Projetar e descrever em Verilog, usando portas nativas,

uma unidade lógica (LU) com o acréscimo das operações

AND e NAND, com uma saída só para ambas, para variáveis de entrada com 01 bit cada, além de OR e NOR na mesma situação. Os resultados de cada grupo serão selecionados por uma primeira chave (2x1); para selecionar uma porta em cada grupo, e outra chave (2x1) que selecionará entre o grupo (AND,NAND) ou o grupo (OR,NOR).

O nome do arquivo deverá ser Guia\_0703.v.

Incluir previsão de testes.

Simular o módulo no Logisim e apresentar layout do circuito e subcircuitos.

DICA: Usar para um sinal para a seleção de portas (0-NAND/NOR : 1-AND/OR).

Usar para outro sinal para a seleção de grupo (0-AND/NAND ; 1-OR/NOR;).

NÃO usar switch-case ou operador ternário.

#### 04.) Projetar e descrever em Verilog, usando portas nativas,

uma unidade lógica (LU) com o acréscimo das operações

XOR e XNOR, , com uma saída só para ambas, para variáveis de entrada com 01 bit cada, além de OR E NOR; na mesma situação. Os resultados de cada grupo serão selecionáveis entre o grupo (OR, NOR) ou o grupo (XOR, XNOR), seleção (4x1).

O nome do arquivo deverá ser Guia\_0704.v.

Incluir previsão de testes.

Simular o módulo no Logisim e apresentar layout do circuito e subcircuitos.

DICA: Usar para o sinal extra de 2 bits para a seleção (00-NOR; 01-OR;10-XOR; 11-XNOR). NÃO usar switch-case ou operador ternário.

05.) Projetar e descrever em Verilog, usando portas nativas,

uma unidade lógica (LU) com o acréscimo das operações

NOT, AND, NAND, OR, NOR, XOR, XNOR, simultâneas, com apenas 1 saída, selecionável (7x1).

O nome do arquivo deverá ser Guia\_0705.v.

Incluir previsão de testes.

Simular o módulo no Logisim e apresentar layout do circuito e subcircuitos.

DICA: Usar um sinal extra de 3 bits para a seleção.

Sobrará uma chave de seleção, e poderá ser empregada para a negação de outro operando. NÃO usar switch-case ou operador ternário.

#### **Extras**

06.) Projetar e descrever em Verilog, usando portas nativas, uma unidade lógica (LU) com um comparador de bits usando portas XOR e XNOR para calcular a igualdade ou desigualdade, respectivamente, para duas variáveis com 3 bits cada, selecionável (0-igual; 1-diferente).
O nome do arquivo deverá ser Guia\_0706.v.
Incluir previsão de testes.
Simular o módulo no Logisim e apresentar layout do circuito e subcircuitos.
DICA: Montar a tabela-verdade e identificar os mintermos.

07.) Projetar e descrever em Verilog, usando portas nativas, uma unidade lógica (LU) com um comparador de bits usando apenas portas básicas (NOT, AND, OR) para calcular a magnitude (se maior ou menor), para duas variáveis com 3 bits cada, selecionável (0-menor; 1-maior).
O nome do arquivo deverá ser Guia\_0707.v. Incluir previsão de testes.
Simular o módulo no Logisim e apresentar *layout* do circuito e subcircuitos.
DICA: Montar a tabela-verdade e identificar os mintermos.