

سوال 1) a. ابتدا یک SR latch معمولی با NORدر نظر میگیریم. چون ورودی ها active low هستند جلوی هر ورودی یک inverter قرار میدهیم. سپس مدار را ساده میکنیم و باجابه جایی bubble ها به مدار all NAND زیر میرسیم:



همانطور که در سوال گفته شده NAND gate بالایی را x ورودی میکنیم تا در صورت نیاز از آن استفاده کنیم اگر هم نخواستیم استفاده کنیم به آن x میدهیم یعنی x میدهیم یعنی x

البته چون در سوال 2 فقط یک gate بالا 3 ورودی است از این ساختار اضافه میکنیم و برای سوال 3 که تمام gate ها 3 ورودی هستند تمام gate ها را 3 ورودی قرار میدهیم.


delay های nmos و pmos داده شده و میتوان با آن ها delay های هر دو NAND gate با 2 و 3 خروجی را با رسم switch level هر کدام از آن ها طبق شکل زیر محاسبه کرد:




در نتیجه worst case delay این ساختار SR latch با یک worst case delay ورودی و یک 2 ورودی برابر 12ns $\max(8,12) = 12ns$ ونیز با دو max(8,12) و $\max(12,12) = 12ns$ خواهد بود و لذا در هردو حالت ما delay برابر با 12ns خواهیم داشت.

c. در این latch در waveform ها طبق چیزی که انتظار داریم:


اگر S=1 و Q=0 آنگاه reset رخ داده و Q=0 میشود:




اگر Q = 1 و R = 1 آنگاه set آنگاه Q = 1 میشود:



اگر S = 1 و R = 1 آنگاه حالت قبلی Q حفظ میشود:



اگر S=0 و R=0 آنگاه حافظه مدار از بین میرود و Q و Qbar هردو برابر S=0 میشوند:



در نتیجه در این حالت آخر memory loss قابل مشاهده میباشد.


سوال 2) a. در این flip flop ما در یکی از latch ها در gate بالایی از a NAND ورودی استفاده کردیم. برای اینکه delay ها یکسان باشند برای هر 3 تا latch از 3 ورودی ها استفاده میکنیم و در 2 تای آن ها به جای ورودی سوم 1 را میدهیم.

پس کافیست فقط 3 بار module سوال 1 را استفاده کنیم که از gate های 3 ورودی استفاده شده.


b. همانطور که در wave های زیر معلوم است clock ما wave های زیر معلوم است clock ما rising edge است زیرا فقط هنگام تغییر ایجاد میشود. پس یک rising edge D flip flop داریم.

پس از هر clock edge تغییرات Q با توجه به D به شکل زیر است:

از 0 به 1 مقدار D=1 باشد آنگاه Q=1 می شود:




از 0 به 1 مقدار Q=0 باشد آنگاه Q=0 می شود:





هنگام تغییر clock خروجی Q با delay تغییر میکند. TO1 و TO0 آن به شکل های زیر محاسبه میشود:

TO1 برابر 33ns = 300 – 332 مى باشد:




TO0 برابر 20ns = 500 – 520 مى باشد:





همانطور که مشخص است هنگام active بودن clock با تغییر دادن مقدار D هیچ تغییری در خروجی Q ایجاد نمیشود.

مثلاً در این wave در میانه ی clock مقدار D از 1 به O تغییر کرده اما مقدار Q همچنان 1 باقی مانده است:



c clock یعنی حداقل زمانی که باید میان تغییر t setup عنی د طبق تعریف t setup یعنی حداقل زمانی که باید میان تغییر t b فاصله باشد طبق اندازه گیری ها این اندازه حداقل باید t clock عامی t clock باشد تا t clock بتواند مقدار جدید t را روی t قرار بدهد وگرنه t مقدار قبل ترش را حفظ میکند

b. در اینجا نیز t hold up که یعنی حداقل زمانی که باید میان تغییر clock و بعد از D فاصله باشد تا D درست روی D برود. این مقدار نیز برابر D میباشد و حداقل D باید فاصله باشد وگرنه اگر clock و D مغییر کنند تغییر آن روی D اعمال نمیشود clock

سوال 3) e. در این flip flop تمام NAND gate ها 3 ورودی هستند پس از module های 3 ورودی استفاده میکنیم. 3 تا latch داریم یعنی باید 3 بار از آن استفاده کنیم.


توجه شود که مقادیر clear و preset هردو active low هستند یعنی هرکدامشان با 0 شدن active میشوند.

f. تغییرات Q با توجه به تغییر ورودی ها به شکل زیر است:

اگر D = 1 باشد Q = 1 میشود با delay برابر با TO1 = 24ns:




اگر D = 0 باشد Q = 0 میشود با delay برابر با TO0 = 36ns:




Q=0 مقدار D = 0 و clock باشد آنگاه بدون توجه به clock و مقدار مقدار میشود.

delay آن نیز برابر 24ns = 450 – 450 خواهد بود:




همچنین اگر preset = 0 یعنی active باشد آنگاه بدون توجه به preset مهرچنین اگر Q=1 میشود.

delay آن نیز برابر 12 = 1250 – 1262 خواهد بود:



g. هنگام active بودن مثلا preset با هر تغییر در clock و D مقدار Q تغییر ی نمیکند و همان 1 باقی میماند:



h. با همزمان active بودن هردو clear و preset مدار حافظه خود را loss of از دست میدهد و هردو Q و Qbar مقدار 1 را میگیرند و لذا loss of رخ خواهد داد:

