Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра ЕОМ



3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'юткрних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 - Spartan 3A FPGA»

Виконала: ст. гр. КІ-202

Максимчук К. С.

Прийняв: Козак Н. Б. **Мета:** ознайомлення з середовищем розробки Xilinx ISE та побудова дешифратора 3-7.

Виконання завдання

1. За допомогою ISE було створено схему дешифратора 3->7, використовуючи компоненти з бібліотеки.




Рис.1.1. Схема дешифратора 3 -> 7

2. Додано до проекту User Constraint файл, й призначено виводам схеми фізичні виводи цільової FPGA.

```
CONFIG VCCAUX = "3.3";
 # Clock 12 MHs
 # NET "Clk"
                            LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHm;
......
   LOC = P55 | IOSTANDARD = LVCMOS22 | SLEW = SLOW | DRIVE = 12;
DP Switches
......
                      LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "IN O"
                  LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "IN_1"
    NET "IN_2"
   //NET "DPSwitch[6]" LOC = P64 | PULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

//NET "DPSwitch[4]" LOC = P63 | PULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

//NET "DPSwitch[5]" LOC = P60 | FULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

//NET "DPSwitch[6]" LOC = P60 | FULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

//NET "DPSwitch[6]" LOC = P59 | FULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

//NET "DPSwitch[7]" LOC = P58 | FULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
```

Рис.1.2. User Constraint файл

3. За допомогою ISim у режимі Simulation було перевірено роботу схеми.




Рис.1.3. Запуск симуляції

4. Згенеровано ВІТ файл, усі процеси виконанні успішно.




Рис.1.4. Виконання процесів

Висновок: на цій лабораторній ознайомилася з середовищем розробки Xilinx ISE та побудовала дешифратора 3-7.