Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Кафедра ЕОМ



3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'юткрних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 - Spartan 3A FPGA»

Виконала: ст. гр. КІ-202

Максимчук К. С.

Прийняв: Козак Н. Б.

Мета: ознайомлення з середовищем розробки Xilinx ISE та побудова дешифратора 3-7.

Виконання завдання

1. За допомогою ISE було створено схему дешифратора 3->7, використовуючи компоненти з бібліотеки.




Рис.1.1. Схема дешифратора 3 -> 7

2. Додано до проекту User Constraint файл, й призначено виводам схеми фізичні виводи цільової FPGA.

```
CONFIG VCCAUX = "3.3";
# Clock 12 MHs
# NET "Clk"
                    LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHm;
LED
......
  LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                   LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
......
                        DP Switches
......
               LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
             LOC = P69 | PULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12:
LOC = P68 | PULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12:
  NET "IN_1"
  NET "IN_2"
  //NET "DPSwitch[3]" LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
  //NET "DFSwitch[6]" LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

//NET "DFSwitch[6]" LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
  //NET "DPSwitch[7]"
                    LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
```

Puc.1.2. User Constraint файл

Value ,000,000 ps | 1,000,001 ps | 1,000,002 ps | 1,000,003 ps | 1,000,004 ps | 1,000,005 ps | 1,000,005 ps 1,000,007 ps 1,000

3. За допомогою ISim у режимі Simulation було перевірено роботу схеми.

X1: 1,000,007 ps

Рис.1.3. Запуск симуляції

4. Згенеровано ВІТ файл, усі процеси виконанні успішно.





Рис.1.4. Виконання процесів

5. Запрограмувати лабораторний стенд отриманим файлом






Рис.1.5. Відкриваємо ВІТ файл




Рис.1.6. Прошиваєм



Рис.1.7. Перевірка роботи проекту

Висновок: на цій лабораторній ознайомилася з середовищем розробки Xilinx ISE та побудовала дешифратора 3-7.