

Tecniche di input e output) —

Esistono diversi tipi di tecniche Ilo:

- · Bus di sistema
- · Inputloutput Periferiche
- · Periferiehe mappate in memoria
- · Controllo di memoria
- · Banda passante e latenza
- * Input-Output gestito direttamente dal programma
- · Input Output eon interruzioni
- · Input Output eon DHA (Direct Hemory Access)
- · Periferiehe in SPIH

Definitione | 1'110 é l'insieme di architetture e dispositivi per il trasferimento di informazioni da e verso l'elaboratore.

Si diversificano tra loro per:

- · Velocità di trasferimento
- Latenze
- · Sincronizzazione
- · Modalità di interazione

Bus di sistema

Definizione | il bus di sistema e' un collegamento 110 eon il processore.

- È composto da:
- · Bus di dati -- trasferimento dati e istruzioni con dispositivi.
- Bus di controllo trasporto info per definire le operazioni da compiere e sincronizzazione tra dispositivi.
- * Bus degli indirizzi CPu trasmette indirizzi di memoria o di periferica per la scrittura/ lettura di memoria | periferiehe.

OSS Tutte le unità dell'elaboratore sono connesse al bus.


Vantaggi ~ flessibilità, semplicità, basso costo. Svantaggi ~ qestione complessa del canale condiviso

Peri Feriche

Definitione | Le periferiene sono dispositivi per l'110 di informationi, collegati alle ceu tramite bus di sistema elo interfacce.

Definitione Le Interfacce fanno da ponte tra CPU e perifériche.

Struttura - componente Hw (controllore della periferica) + componente sw (driver - RAH)



Registri dell'interfaccia

- · Registro di stato -- indiea lo stato della periferica letto dalla CPU
- Registro dei dati → rappresenta i dati di input l'output (dipende dalla periferica).

Periferiche mappate in memoria

Definitione | tecnica nel quale ogni periferica ha uno spatio dedicato nella memoria identificato ciascuno da un indirizzo unico ed é riservato per la comunicazione.

> I registri dell'interfaecia della periferiea sono mappati in memoria ed e possibile l'accesso unicamente tramite 50 (simile all'accesso in memoria tramite lw e sw).

Osservazione

In HIPS 32 le periferiche non sono mappate in memoria, in quanto compie solo 3 tipi di operazioni: logico-arit metiche, LWISW, salto.

Tecniche di gestione I/O


	NO Interrupts no hardware	Use OF Interrupts Si hardware
Transfer IIO → memory tramite processore	Programmed I10	Interrupt - driven IIO
Transfer IIO → memory diretto		Direct Access Hemory (DHA)

Programmed IIO

- Caratteristiche | IIO qestito dal controllo di programma
 - · CPU si occupa sia del controllo sia del trasferimento dati L si ferma finché la periferica non é pronta (reg. di stato - ready bit)

Vantaggio -- risposta veloce al ready bit

Svantaggio -- CPU bloccata in stato busy waiting -- spreco di velocità



Interrupt-driven Ilo

Caratteristiche

- · La periferica manda un segnale interrupt request tramite bus di controllo alla cpu in caso di trasferimento.
- * Il processore quando, in una fase di fetch, se ne accorgerà, informa la periferi ca con un segnale di interrupt acknowledge e interrompe l'esecuzione del programma corrente (ricordare eccezioni). E segue la procedura di risposta all'interrupt al cui termine verrà ripresa l'esecuzione del programma interrotto.


Vantaggio - no CPU busy waiting

è comunque la

tutte le operazioni di trasferimento

CPU a svolgere

Svantaggio - cru gestisce comunque operazioni di trasferimento




DHA (accesso diretto alla memoria)

auesto protocollo di trasferimento e stato introdono per evitare l'intervento della epu nella fase di trasferi mento dei dati. Viene usato in trasferimenti di grandi quantità di dati.

Caratteristiche

- · La periferica gestisce i trasferimenti; la CPU non interviene nel trasferimento dei dati.
- Vengono usati 2 registri in più per ogni periferiea (mappati in memoria):
 d) un registro per l'indiritto di memoria dall'sul quale trasferire i dati
 2) un registro per indicare la quantità dei dati da trasferire.
- Alla fine la periferiea invia un interrupt alla epu per segnalare il completamento del trasferimento.



- OSS Dovendo CPU e DHA svolgano contemporaneamente azioni diverse, ci sono due modi per usare il bus:
 - 🕠 Trasferimento dati quando epu non usa il bus
 - 🎹 DNA ruba cicli di clock alla Cpu

Valutazione prestazioni delle gestioni IIO —

Esistono misure che permettono di valutare l'efficienza della gestioni delle operazioni Ilo

Banda passante Quantità dei dati ene si può trasferire per unità di tempo ____ bute _____ secondo

Latenta. Tempo che intercorre tra l'istante in cui una periferica é pronta per il trasferimento e l'istante in cui il dato viene trasferito.



Programmed IIO

Banda passante -- tendentialmente alta (dipende da periferica)

trasferimento veloce dei dati + poche istrutioni per gestione periferica

Latenta -- minima (cpu busy waiting finche' periferica non e' pronta)

Interrupt - driven 110

Banda passante - minore del Programmed IIO

trasferimento dati più lungo

Latenza - maggiore del Programmed IIO (+ operazioni da eseguire)

· DHA

Banda passante → massima Latenza → minima

CPU non Pa nessuna istrutione per il Trasferimento