



廣東工業大學

本科毕业设计（论文）

基于 TUSS4470 集成芯片超声波传感器设计

学 院	机电工程学院
专 业	机械电子工程
年级班别	2019 级 (2) 班
学 号	3119000323
学生姓名	周浩能
指导老师	刘桂贤

2023 年 4 月

论文封面书脊

基于TUS4470集成芯片超声波传感器设计

周浩能

机电工程学院

摘要

在自动化生产中，到位传感器的稳定性和精度起着重要作用，本毕业设计拟基于 TUSS4470 集成芯片开发设计超声波接近传感器，主要用于钢化玻璃自动化生产线到位检测。硬件设计包括了 CPLD 最小系统设计、TUSS4470 芯片外围电路设计以及 PCB 设计，软件设计包括了芯片配置、脉冲产生、到位检测等部分。本设计采用了多次发送脉冲波，设定检测阈值判断检测状态的**检测策略**，可以根据应用场景调整脉冲发射次数以及脉冲数，极大提高了传感器在生产应用中的稳定性和可靠性。

实验表明：该传感器可以检测 **100mm-200mm** 范围内的物体，检测精度可达到 **1mm**，检测周期为 **10ms**。本设计已达到预期目的，具有稳定性好、精度高、适用场景丰富等特点。

关键词：超声波接近传感器、CPLD 芯片、TUSS4470 驱动芯片、检测策略

注：本设计（论文）选题来源于 XXX 项目（编号）。（例如，“国家自然科学基金青年基金项目（61704512）”，或“广东省重点领域研发计划项目（2019B015177001）”，或“自选课题”，或“XXX 公司横向项目”）。

Abstract

Fiber-optic reflective displacement sensor attracts much attention for its particular advantages, such as simply theory, easy realization, good stability and so on. With the requirement of wide measurement range and high precision, it is re-designed based on the basic principle of the simplest reflective fiber-optic sensor. For some work having been finished at the beginning of this project, I will mainly describe the electric circuit.

keywords: Reflective, Fiber-optic, Displacement, Measuring

目录

1 绪论	1
1.1 超声波接近传感器研究背景	1
1.1.1 超声波接近传感器发展及原理	1
1.1.2 超声波接近传感器国内外研究现状	1
1.2 超声波接近传感器研究目的与意义	1
1.3 超声波接近传感器研究思路与方法	2
2 超声波接近传感器原理与总体设计	3
2.1 超声波接近传感器原理	3
2.2 超声波接近传感器总体设计	3
3 超声波接近传感器硬件电路设计	5
3.1 CPLD 芯片控制电路	5
3.1.1 电源模块	5
3.1.2 JTAG 下载模块	5
3.1.3 检测计数模块	7
3.1.4 时钟模块	7
3.1.5 复位模块	7
3.2 TUSS4470 芯片外围电路	9
3.2.1 VOUT 外接测试点	11
3.2.2 VPWR 引脚电路	11
3.2.3 FLT 外接滤波电容	11
3.2.4 VDRV 引脚电路	11
3.2.5 超声换能器驱动电路	12
3.2.6 回波检测电路	12
3.2.7 芯片配置指示	13
3.2.8 分离接地电路	13
3.3 PCB 设计	13
3.3.1 CPLD 芯片部分	14
3.3.2 TUSS4470 驱动芯片部分	15
3.4 本章小结	16

4 超声波接近传感器软件设计	17
4.1 检测原理与检测策略	17
4.1.1 检测原理	17
4.1.2 检测策略	18
4.2 传感器程序设计	19
4.2.1 程序总体设计	19
4.2.2 控制模块	19
4.2.3 SPI 模块	21
4.2.4 脉冲发生模块	26
4.2.5 检测计数模块	27
4.2.6 仿真模拟	27
4.3 本章小结	30
5 超声波接近传感器实物制作与检测	31
5.1 超声波接近传感器实物制作	31
5.1.1 超声波接近传感器焊接	31
5.1.2 超声波接近传感器调试	32
5.2 超声波接近传感器实验	34
5.2.1 实验器材	34
5.2.2 超声波接近传感器性能参数测试	34
5.2.3 超声波接近传感器稳定性测试	34
5.2.4 不同材料的测试	35
5.2.5 不同脉冲数的测试	35
5.2.6 不同距离的测试	36
5.3 本章小结	36
6 总结与展望	37
结论	39
参考文献	40
致谢	41

1 绪论

1.1 超声波接近传感器研究背景

1.1.1 超声波接近传感器发展及原理

超声波是一种机械波，是在频率高于人类听力范围（20kHz）的范围内发生的声波。超声波技术的发现和应用，主要是由于第二次世界大战期间雷达技术的发展而兴起的。

超声波传感器是利用超声波的传播特性进行测量的一种传感器。其最早的应用是在医学领域，用于检测人体内部器官的情况。后来，随着科技的发展，超声波传感器得到了广泛的应用，包括汽车工业、制造业、环保等领域。传统超声波传感器的局限性：传统超声波传感器存在着以下局限性：易受到环境干扰、测量范围受到限制、精度有待提高等。为了解决传统超声波传感器的局限性，研究人员提出了一系列新型的超声波传感器，例如基于 MEMS 技术的微型超声波传感器、基于谐振腔的超声波传感器、基于光纤传输的超声波传感器等。

在现代工业和自动化控制中，超声波传感器已经成为了一种重要的非接触式测量和检测手段。传统的超声波传感器由于受到环境干扰和传感器本身精度等问题的限制，其应用场景和测量范围受到一定的限制。因此，需要一种高精度、低功耗、多功能的超声波传感器来满足实际应用需求。

TUSS4470 芯片作为一种新型的超声波传感器芯片，具有高精度、低功耗和多种工作模式等特点，可以满足现代工业和自动化控制对于测量、检测、控制和导航等方面的需求。因此，基于 TUSS4470 芯片的超声波接近传感器的研究成为了一个热门话题，其可以应用于智能家居、无人机、自动驾驶车辆、机器人等领域，具有广阔的应用前景和市场前景。

此外，随着智能制造和智能物流等新兴产业的发展，人们对于传感器的要求也越来越高。因此，开发一种基于 TUSS4470 芯片的超声波接近传感器，对于推动智能制造和智能物流等领域的发展，提高生产效率和产品质量有着重要的意义。

1.1.2 超声波接近传感器国内外研究现状

1.2 超声波接近传感器研究目的与意义

超声波传感器的检测精度直接取决于其发出脉冲宽度的精度^[1]，因此控制产生精确的脉冲宽度对提高检测精度有着极为重要的作用。

在传统的超声波驱动控制电路中，一般是采用模拟电路或者单片机来控制。由模拟

电路驱动的超声波传感器抗干扰性差，而由单片机驱动的超声波传感器，由于其使用外部中断触发的机制，导致无法精确控制时序逻辑，从而难以达到与超声探头匹配的驱动频率，最终使得传感器的精度降低。

本设计采用型号为 EPM240T100C5N 的 MAX II 系列芯片，它是一种高集成度、电可擦除、CMOS 宏阵列可编程逻辑器件^[2]，可以产生 ns 级别的控制信号，配合 TUS4470 超声驱动芯片，可精确控制发送脉冲的次数、频率以及脉冲宽度。同时，CPLD 芯片编程采用时序逻辑，发送、接收、检测脉冲信号的时间可进行精确控制，这让超声检测策略可以变得更加丰富合理。

1.3 超声波接近传感器研究思路与方法

本设计的研究思路和方法按照如下所示：

1、确定系统设计需求：首先需要明确设计需求，包括测量范围、测量精度、输出格式等要求，以及硬件和软件的设计要求等。

2、确定硬件平台：根据设计需求，选择合适的硬件平台。可以选择使用 CPLD 芯片来控制 TUS4470 芯片，实现测距和数据处理等功能。同时，还需要选择合适的电源、滤波电路、放大电路等外围电路，以满足系统的实际应用需求。

3、确定软件设计：根据硬件设计要求，编写相应的软件程序，实现数据采集、处理、存储和输出等功能。在软件设计过程中需要考虑到系统的实时性、准确性和稳定性等要求。

4、搭建系统原型：基于上述硬件和软件设计，搭建系统原型进行实验测试和验证。根据实验结果调整系统设计，优化算法和参数等。

5、系统集成和优化：根据实际应用需求，对系统进行进一步的集成和优化，包括系统的可靠性、稳定性、抗干扰性等方面的优化。

6、系统测试和验证：对系统进行全面的测试和验证，包括系统的性能测试、功能测试、可靠性测试等，以确保系统的稳定性和可靠性。

总之，制作基于 TUS4470 芯片的超声波接近传感器的研究思路和方法需要综合考虑硬件和软件设计的方方面面，并结合实验测试和验证来不断优化和完善系统设计。

2 超声波接近传感器原理与总体设计

2.1 超声波接近传感器原理

2.2 超声波接近传感器总体设计

在进行传感器各部分的设计之前，首先进行整体部分的设计，如图2.1所示，可将传感器设计分为三个大部分：硬件设计、软件设计、实验设计。




图 2.1 传感器整体设计

1、硬件设计

硬件电路分为三部分来进行设计, 分别为: CPLD 芯片基本电路、TUSS4470 芯片外围电路、检测计数电路。而 CPLD 芯片的电路又包括了电源电路、时钟电路、JTAG 下载电路、复位电路。其中设计难度最大的是 TUSS4470 芯片外围电路, 需要通过查阅芯片手册来完成各个引脚的设计。

2、软件设计

传感器的软件设计根据功能分为了三个部分: SPI 通信、脉冲产生、回波检测, 其中 SPI 与脉冲发生部分需要根据芯片手册中的配置来进行程序算法设计。

SPI 通信选取的模式为 CPOL=0、CPHA=1, 采用全双工模式, 程序通过使用线性序列机 (linear sequential machine) 来控制一个移位寄存器实现该逻辑。

而脉冲产生则选择脉冲模式 3, 通过 io1、io2 两个引脚来配合控制产生脉冲。

检测方面采用多次检测、判断次数的检测逻辑, 以此来增加检测的稳定性。

3、实验设计

在完成实物的制作之后，需要设计实验来测试传感器的性能以及其检测逻辑的可行性。

实验设计包括了设计实验测试传感器性能参数、设计实验测试其稳定性、设计实验测试不同材料的回波。

3 超声波接近传感器硬件电路设计

3.1 CPLD 芯片控制电路

本设计中所使用的 CPLD 芯片型号为 EPM240T100C5N，涉及到的控制电路较简单，在最小系统板的基础上，增加了检测计数电路和 TUSS4470 外围电路。如图3.1为传感器整体的原理图，其中主要包括了电源模块、JTAG 下载模块、检测计数模块、时钟模块以及复位模块。电源




图 3.1 传感器整体原理图

3.1.1 电源模块

根据查找芯片手册，可得知 EPM240T100C5N 的控制电压为：TUSS4470 芯片的控制电压为 3.3V 超声探头的驱动电压为：5V-30V 可得出电源的设计方案。如图3.2所示，电源由 DC 接口、降压芯片、滤波电容组成，可得到 12V 以及 3.3V 的电压为各模块供电。电源模块中还包括了一个红色 LED 指示灯，当模块正常工作时，LED 灯就会被点亮。

3.1.2 JTAG 下载模块

JTAG^[3] (Joint Test Action Group) 下载模块是一种用于编程和调试数字电路和嵌入式系统的通信接口。它通常由三个主要部分组成：JTAG 控制器、JTAG 下载模块和目标设备。JTAG 下载模块的主要作用是将编译后的程序通过 JTAG 接口下载到目标设备中。




图 3.2 电源模块电路图

其工作原理如下：

- 1、JTAG 控制器通过 JTAG 接口向目标设备发送命令和数据，控制目标设备进入下载模式。
- 2、JTAG 下载模块将编译后的程序通过下载接口发送到目标设备中，可以通过串行或并行方式进行数据传输。
- 3、目标设备接收到数据后，将其存储到相应的存储器中，如闪存、RAM 等。
- 4、JTAG 下载模块会根据设定的校验方式对下载数据进行校验，以确保数据的正确性。
- 5、下载完成后，JTAG 控制器将目标设备从下载模式中退出，使其重新进入正常运行状态。

在本设计中 JTAG 主要用于下载烧录调试 MCU 代码。

图3.3左侧为 JTAG 接头，用于连接下载器，右侧为 MCU 芯片的连接图其中 TCK 引脚为测试时钟，TDI 引脚为测试数据输入，TDO 引脚为测试数据输出，TMS 为测试模式选择，因为只有一条数据线，通信协议有必要像其他串行设备接口，如 SPI 一样为串行传输。时钟由 TCK 引脚输入。配置是通过 TMS 引脚采用状态机的形式一次操作一位来实现的。每一位数据在每个 TCK 时钟脉冲下分别由 TDI 和 TDO 引脚传入或传出。可以通过加载不同的命令模式来读取芯片的标识，对输入引脚采样，驱动（或悬空）输出引脚，操控芯片功能，或者旁路（将 TDI 与 TDO 连通以在逻辑上短接多个芯片的链路）。




图 3.3 JTAG 下载模块电路图

3.1.3 检测计数模块

检测计数模块的功能在于，亮灯提示钢化玻璃到位，并对经过的玻璃进行计数。如图3.4，CT 引脚为 MCU 输出信号，当程序确定检测到物体后，CT 引脚电压拉高，LED 灯亮，当物体离开检测范围后，LED 等灯灭。CT1 引脚则是作为 MCU 的输入信号，当检测到一次物体后，CT1 发出一次脉冲信号，计数加一，以此来实现计数功能。




图 3.4 检测计数模块电路图

3.1.4 时钟模块

时钟模块用于生成稳定的时钟信号，是数字系统中非常重要的组成部分。时钟信号可以用于同步数字系统中各个模块的操作，确保数据在正确的时间传输和处理，从而提高系统的可靠性和性能。CPLD 芯片的正常运行也需要时钟驱动，本设计选取 27MHz 的有源晶振作为外部时钟，从芯片的全局时钟引脚输入，如图3.5。




图 3.5 时钟模块电路

3.1.5 复位模块

CPLD 芯片的复位电路一般采用外部复位电路，用于在系统启动时将芯片复位到初始状态，确保芯片能够正确运行，因此增加复位模块。通过查找芯片手册^[4]得知，当拉

低 RST 引脚的电压时，CPLD 芯片将会产生复位信号，使芯片复位。复位模块电路图如图3.6所示。




图 3.6 复位模块电路图

3.2 T USS4470 芯片外围电路




图 3.7 T USS4470 芯片功能框图

图3.7为 T USS4470 驱动芯片的整体功能框图^[5]，以此作为外围电路设计的参考资料。如图所示，芯片按照功能可分为逻辑控制、输出驱动、回波接收三个部分。其中逻辑控制部分又分为 SPI 通信和脉冲发生模块，SPI 通信模块用于接收 MCU 芯片发送的芯片配置数据，脉冲发生模块的两个引脚 IO1、IO2 连接 MCU 芯片作为脉冲发生控制引脚，根据芯片不同的 IO 模式，两个引脚配合产生指定脉宽、脉冲数的脉冲信号；输出驱动模块的 OUTA、OUTB 引脚直接连接超声换能器，VDRV 引脚连接外部电容，VPWR 可对电容充电，在 VDRV 到达设定电压值后，VPWR 停止对 VDRV 供电，这使得超声换能器的驱动电压可以保持在设定值，以此保证发出脉冲的声压水平可以稳定在一定水平，从而保证发射出稳定的脉冲波（其中 VDRV 的设定电压可通过 SPI 对芯片进行配置）；回波接收模块的作用在于：对回波信号进行处理，输出可供 MCU 进行检测判断的信号其中 INP、INN 引脚连接超声波换能器的正负端，FLT 连接外部电容作为低通滤波器对回波信号进行滤波处理。OUT3 引脚内部连接至模块中的对数解调模块，当回波信号在模块内进完成放大进行解调时，将某阶段信号作为零点，输出过零信号，以验证接收信号的频率，提高对其他信号的抗干扰性。OUT4 作为检测到位的指示信号，当

VOUT 输出电压超过芯片配置数据中设定的阈值时，OUT4 拉高。（VOUT 引脚的电压值由公式3.1决定）。

$$V_{OUT} = G_{VOUT} \cdot SL_{LOG} \cdot 20 \log_{10} \left(\frac{G_{LNA} \cdot G_{BPF} \cdot V_{IN}}{INT_{LOG} \cdot K_X} \right) \quad (3.1)$$

其中 G_{VOUT} 为对数放大器的斜率增益调整（Slope or gain adjustment）， SL_{LOG} 为对数运算放大器的斜率调整（slope of logarithmic amplifier）， G_{LNA} 为回波增益， G_{BPF} 为 0.9V/V， V_{IN} 为 INN 引脚的输入， INT_{LOG} 为对数放大器截距（logarithmic amplifier intercept）， K_X 为对数截距平差（log intercept adjustment）。

回波接收模块的详细工作框图如图3.8所示。参考芯片手册相关内容,进行了 TUSS4470




图 3.8 回波接收模块

芯片外围电路的设计，如图3.9所示。




图 3.9 TUSS4470 芯片外围电路

3.2.1 VOUT 外接测试点

为方便后期调试，本设计将 VOUT 和 GND 作为外接测试点引出，可用电压表连接至两测试点测量 VOUT 电压, 如图3.10。在设置完成传感器各参数后，根据实验测得在指定距离时 VOUT 引脚的输出电压，并将其作为 OUT4 引脚比较的阈值，对芯片进行相关配置。




图 3.10 VOUT 外接测试点

3.2.2 VPWR 引脚电路

VPWR 引脚输入电压范围为 5V 到 36V，TUSS4470 设备可能受到电池瞬变和反向电流的影响，因此采用外部组件保护芯片十分必要。图3.11中除了靠近引脚的电容 C15，二极管 D3、D4 和电阻 R9 就起到了保护芯片的作用。




图 3.11 VPWR 引脚电路

3.2.3 FLT 外接滤波电容

FLT 引脚外接滤波电容，对应图3.7回波检测模块中的低通滤波器。该滤波电容的作用在于，去除对数放大器输出中的高频信号，使解调包络信号有足够的峰值保持时间，而截止频率的大小则由 FLT 引脚的阻抗以及外接电容的电容量所决定，该电容虽然可以抑制高频信号的波动，但同样会减缓信号的响应速度。大电容量可以使 VOUT 引脚输出的电压峰值变化减小，并且减缓上升下降到峰值的时间，而最优电容量则需在应用中不断进行优化。本设计初步使用电容量为 3.3nF 的电容。

3.2.4 VDRV 引脚电路

VDRV 引脚连接外部电容，TUSS4470 芯片通过 VPWR 引脚为外部的电容充电，当其达到设定电压时则停止充电，此时该电容将为超声换能器 H 桥驱动电路供能。如

图3.12为 VDRV 引脚电路图。




图 3.12 VDRV 引脚电路

3.2.5 超声换能器驱动电路

在 TUSS4470 的芯片手册中，超声换能器有四种不同的驱动方式，不同驱动方式产生脉冲的方式也不同，本设计中采用最典型的 HALF_BRG_MODE_0 来进行驱动，如图3.13为芯片手册中四种不同的配置方式，图3.14为本设计采用的驱动电路。




图 3.13 参考配置方式




图 3.14 超声换能器驱动电路

3.2.6 回波检测电路

回波检测电路有 INP 和 INN 引脚组成，其中 INP 引脚作为回波检测的正极，INN 作为负极连接 SGND 引脚来进行接地。




图 3.15 回波检测电路

3.2.7 芯片配置指示

CPLD 芯片通过 SPI 协议向 TUS4470 芯片发送配置数据，并接收其反馈回数据。在芯片返回的数据当中，有一位的状态位用来反映芯片是否准备就绪，当芯片准备就绪后该位置 1，可供 MCU 进行下一步的工作。如图为芯片配置指示电路，当芯片配置就绪后，MCU 该引脚拉高，LED 灯亮，用来指示芯片的配置状态。

3.2.8 分离接地电路

由于外围电路中包含多种类型的信号，例如 VPWR 引脚的电源信号，VOUT 引脚的模拟信号，VOUT 引脚的模拟信号，SCLK 等引脚的数字信号。当产生数字信号的引脚产生脉冲时，其变换速度较快，将会在数字地产生较大的噪声；而模拟信号又容易受到外接的干扰，如果将数字信号和模拟信号直接接入同一个大地，将会严重影响模拟信号的准确性，对于超声波传感器而言，是非常致命的。本设计在原理图设计的过程中便解决了不同类型分离接地^[6]的问题，采用的方法是：先将不同类型的信号连接到 0Ω 电阻，再连接到大地上，0Ω 电阻相当于很窄的电容通道，能够有效的限制环路电流，使噪声得到抑制。起分离接地作用的电路如 3.16 所示。

3.3 PCB 设计

由于本设计中涉及到的信号类型较多，包括了数字信号、模拟信号、高频信号、大功率信号，各信号间会存在较大的干扰，因此在布线过程中将各信号分离十分重要，直




图 3.16 分离接地电路

关系到传感器的稳定性和精度。如图3.17为传感器整体的 PCB 设计图，本设计采用两层板来完成布线。




图 3.17 传感器 PCB 设计图

3.3.1 CPLD 芯片部分

1、线宽

对于功率较大的部分如电源、超声换能器驱动部分，需要对布线进行加宽处理，避免因发热而影响电路板正常工作，甚至产生损坏。

2、时钟

对于速率较低的时钟，需进行包地处理。包地的作用主要有两点：一是拉开与其他信号的距离，从而减小干扰；二作为自身参考和屏蔽。包地处理还需要在地线上等间距打过孔，如图3.18所示。




图 3.18 时钟包地处理

3.3.2 TUSS4470 驱动芯片部分

在 TUSS4470 驱动芯片的 PCB 设计过程中，最重要的就是将芯片的电源信号、数字信号以及模拟信号进行分离。参考芯片手册^[5]，在布线时考虑到了如下事项。

1、分离接地

在连接到主地前，数字接地、传感器接地、回波接地都要先通过 0Ω 电阻或者铜迹线，如图3.16，本设计在原理图设计时采用了 0Ω 电阻的方式来实现分离接地，因此在布线时就不需要考虑该问题。

2、回波接收引脚

INN、INP 引脚作为回波信号的接收引脚，对噪声干扰十分敏感，所以其布线必须要短且直，并且保证 INN 引脚的电容尽量靠近芯片引脚，以减少干扰，但考虑到后续需手工焊接，电容与芯片引脚间仍要保持一定的间隙，以减小手工焊接的难度，如图3.19所示。假设不考虑测试成本，采用贴片工艺，电容与芯片引脚间的距离还可再进一步减小，以获得具有更高稳定性的回波信号。

3、VOUT 引脚

VOUT 引脚作为模拟信号输出端，与外界的连线应该尽量短直，避免产生寄生效应^[7]，以及外部噪声干扰引起的噪声耦合^[8]。

4、超声换能器驱动

芯片与 OUTA、OUTB 引脚间的布线应尽可能短且直，以保证发出脉冲信号的质量，从而提高传感器的精度。考虑到两个引脚输出的是大功率、高频率的模拟信号，连接到两引脚的线宽应不能太小。

5、VPWR 引脚

根据芯片手册推荐，VPWR 的解调电容应尽可能靠近引脚。

6、信号分离

数字信号引脚如 TXD、RXD、SCLK、NCS、IO1、IO2、OUT3、OUT4 应远离模拟




图 3.19 回波接收引脚

信号引脚，避免信号间的干扰。

3.4 本章小结

至此已介绍完成传感器硬件部分的设计过程及说明，下一章将详细讲解传感器的程序设计部分。

4 超声波接近传感器软件设计

4.1 检测原理与检测策略

4.1.1 检测原理

超声波一般指振动频率超过 20KHz 的脉冲波，其具有频率高、波长短、穿透性强以及绕射性小等特点^[9]，当遇到杂质或材料分界面时，会产生显著的反射效应形成回波。利用回波信号可进行距离检测、表面缺陷排查、材质判断等方面的应用，而本设计中超声波传感器则用于生产线钢化玻璃的接近检测。超声波信号的振幅会随其传播距离的增大而不断减小，通过滤波解调等处理，可将回波信号处理成一个简单的单峰信号，如公式3.1以及图3.8所示，将不同距离的回波进行处理，可以得到不同峰值的单峰信号，当该峰值信号超过所配置阈值时，OUT4 引脚将会发出高电平信号给 MCU，MCU 以此可以判断物体是否到达指定位置。如图4.1，为 20V 驱动电压下，LNA_GAIN = 0x0; VOUT_SCALE_SEL = 0x0; LOGAMP_DIS_FIRST = 0x0; LOGAMP_DIS_LAST = 0x0 时不同距离对应 VOUT 的输出，可以看到，随着检测距离的增大，VOUT 输出的峰值在不断减小，也在不断地向右侧进行移动。




图 4.1 VOUT 输出

在应用中，首先通过 SPI 接口向 ECHO_INT_CONFIG 寄存器配置 VOUT 引脚的阈值，当引脚的电压超过所配置的阈值时，即判断为检测到了物体，OUT4 引脚拉高，将其作为控制信号连接至 MCU。

根据回波解调后的特性，可以知道，当阻碍的物体距离传感器越近时，VOUT 波峰

的峰值越高，且越靠近左侧，我们可以利用这个特性来调整传感器的最大最小检测距离。如式 4.1 和式 4.2 所示，式中 t 为 VOUT 波峰距离起点的时间， t_1 为脉冲的发射时间， t_2 为脉冲波在空气中的传播时间， t_3 为回波解调放大处理所花费的时间。

$$t = t_1 + t_2 + t_3 \quad (4.1)$$

$$t_2 = \frac{s}{340} \quad (4.2)$$

当物体距离传感器的距离确定时，其回波信号波峰对应的 t 也是确定的，因此可以通过控制检测窗口来控制检测范围。例如检测范围为 100mm-200mm，其对应的 t 为 1.2ms-2.4ms，那么我们可以通过程序设计，只对 1.2ms-2.4ms 内的 OUT4 信号进行检测，而屏蔽掉范围外的信号，从而实现只检测 100mm-200mm 范围内物体的效果。

TUSS4470 驱动芯片还提供了过零检测的功能，通过 OUT3 引脚输出的过零信号，可对回波频率进行再次检测，增加对其它信号的抗干扰性。该过零信号来自图 3.7 中的对数模块，当信号在其中进行解调时，可根据应用选取特定阶段的信号作为零点。该过零信号仅在 OUT4 拉高时才有输出，以避免其它噪声的干扰。当

4.1.2 检测策略

在配置完成 TUSS4470 驱动芯片后，即可开始产生脉冲信号并通过超声换能器发送脉冲波。与传统的超声波传感器不同，采用该驱动芯片可发送指定次数、指定脉冲数的脉冲波，这就为我们设计丰富的检测策略提供了硬件基础。考虑到钢化玻璃处于复杂的工厂环境，传感器易受到各种电磁信号的影响，因此增加传感器的稳定性就变得至关重要。

本设计采用多次发射脉冲波的检测策略，在发送完一次指定脉冲数的脉冲波之后，传感器就进入检测模式，假如检测到了有效回波，检测标志位加一。连续发射五次脉冲，以五次脉冲波的发射作为一次检测周期，每个检测周期后都会更新检测状态。当一个检测周期内有超过三次检测到有效回波时，判断为检测到物体，DETECTED_STATE=1, LED 灯亮；有效脉冲波的次数小于或等于三次时，判断为未检测到物体，DETECTED_STATE=0, LED 灯灭。如图 4.2 为实现检测逻辑的程序流程图，图 4.3 为检测状态转移图。此种检测策略可以极大的增加传感器的稳定性，只有在指定位置持续检测到钢化玻璃时才会认为检测到物体，一定程度上可以避免发生因外界干扰而出现错误检测的情况。




图 4.2 检测逻辑流程图




图 4.3 检测状态转移图

4.2 传感器程序设计

4.2.1 程序总体设计

本设计所使用的 EPM240T100C5N 芯片采用 Verilog HDL 作为编程语言，Quartus II 作为编程烧录软件。Verilog HDL^[10] 是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

在本设计中，如图4.4所示，将 MCU 分成四个模块，分别是：MAIN 模块、SPI 模块、PULSE_GENERATION 模块、DETECTED_COUNT 模块,实现配置 TUS4470 芯片、产生脉冲信号、到位指示以及计数等功能。




图 4.4 程序整体框图

4.2.2 控制模块

1、控制模块功能介绍

图4.4中的 MAIN 模块为传感器的控制模块，其作用在于：协调控制各模块的工作，进行主要逻辑判断，是程序的主要部分，图4.5为 MAIN 模块的工作流程图。首先是 SPI 模块向 TUSS4470 芯片发送配置数据，并接收从 TUSS4470 反馈回的芯片状态；根据反馈数据判断芯片是否准备就绪，当准备就绪后向 MAIN 模块发送 `tuss_ready` 信号；之后通过 IO1、IO2 引脚配合控制产生脉冲信号，在每次发送完脉冲信号后，都会根据 OUT3、OUT4 引脚返回的信息判断本次是否检测到物体；多次检测到预定回波后即确认为检测到物体，通过 CT 引脚控制 LED 灯亮；检测计数模块也将进行计数。




图 4.5 MAIN 模块程序流程图

2、控制模块逻辑实现

MAIN 模块的主要逻辑通过状态机的方式来实现，状态机包括了 BURST 和 LISTEN 两种状态，对应着超声波传感器发射脉冲信号和接收脉冲信号两种状态。

当 TUSS4470 芯片配置完成并向 MAIN 模块发出 `tuss_ready` 信号后，传感器进入到 BURST 状态，MAIN 模块将会向 PULSE_GENERATION 模块发送 `burst_en` 信号，使其发射出指定脉冲数的脉冲波，当 PULSE_GENERATION 模块完成预期脉冲的发射后，会向 MAIN 模块发出 `burst_finish` 脉冲发射完成信号，此时 MAIN 模块将 PULSE_GENERATION

模块复位，等待下一次脉冲发射使能。

在每次脉冲发射完成后，都将进入到 LISTEN 状态，在该状态下，MCU 通过检测 TUS4470 芯片发出的 OUT4 信号来判断是否检测到物体，当 LISTEN 状态保持一段时间后，将会自动跳转到 BURST 状态，此时就完成了单次的检测，检测次数标志位加一。当完成了一次检测周期的检测时，将根据检测到物体的次数来判断是否进行状态转移，如图4.3所示，在完成状态转移后，检测次数标志位置零，又将进入一次新的检测周期进行检测。

4.2.3 SPI 模块

1、SPI 模块介绍

在本设计中，MCU 芯片通过 SPI 通信协议来配置 TUS4470 芯片。SPI^[1] 是串行外设接口（Serial Peripheral Interface）的简称，是一种广泛应用于微控制器和数字集成电路之间的通信协议。SPI 协议使用四条信号线进行通信，包括时钟信号、数据输入信号、数据输出信号和片选信号。其中时钟信号用于同步数据传输，数据输入和数据输出信号用于传输数据，片选信号用于选择特定的外设设备进行通信。SPI 协议的应用范围非常广泛，包括数字信号处理器、微控制器、存储器、传感器、通信模块等。通过 SPI 协议，这些设备可以快速、可靠地进行数据交换和通信，实现各种复杂的功能和应用。

在本设计中，采用的是四线制 SPI，其包括：SCLK（时钟信号）、NCS（片选信号）、MOSI（MCU 输出信号）、MISO（MCU 输入信号）。SCLK 时钟信号和 NCS 片选信号都由主设备产生，NCS 信号拉低为有效信号。

2、SPI 模块通信模式选择

SPI 通信模式通过 CPOL（时钟极性）和 CPHA（时钟相位）来确定。其中 CPOL 配置 SCLK 电平的有效态，当 CPOL=0 时，SCLK 低电平处于空闲态，高电平有效，当 CPOL=1 时，SCLK 高电平为空闲态，低电平有效；CPHA 配置数据采样发生在第几个边沿，当 CPHA=0 时，在第一个边沿数据采样，在第二个边沿数据发送，当 CPHA=1 时，在第一个边沿数据发送，在第二个边沿数据采样。

根据芯片手册可以得知驱动芯片为高电平有效，在上升沿接收数据，在下降沿发送数据，即 MCU 在上升沿发送数据，在下降沿接收数据，可以得知选择的 SPI 模式为:CPOL=0,CPHA=1。

3、SPI 模块实现原理

SPI 的全双工通信通过一个移位寄存器 DATA_SHIFT 来实现。待发送的数据首先写入 DATA_IN_BUF 中进行缓存，需要发送时写入 DATA_SHIFT 中，通过移位先将高位

数据发送给从机，再将接收到的数据存储到低位，以 8 位的移位寄存器为例，其工作示意图如图4.6所示，当发送完成 8 位数据 11110000 时，也完成了数据的接收。在接收完成数据后，将数据存入到 DATA_OUT_BUF 寄存器中，至此实现了一帧数据的收发流程。




图 4.6 移位寄存器工作示意图

4、SPI 模块程序设计

线性序列机（linear sequential machine）是一种基于状态转移的有限状态自动机，常见于数字电路和计算机系统中的控制逻辑设计。线性序列机的基本结构由状态、输入、输出和状态转移四个部分组成。

单帧数据的发送采用线性序列机的方式来实现，即利用一个计数器不断计数，计数器的每一个值都对应一个时刻，在不同时刻对 DATA_SHIFT 寄存器采取不同操作，如表4.1所示。

当复位时,对 DATA_SHIFT 寄存器进行初始化;当计数器 CNT 为 0 时,将 DATA_IN_BUF 内的数据赋值给 DATA_SHIFT; 当 CNT 为 1-16 时, DATA_SHIFT 寄存器进行移位操作; 当 CNT=17 时, 将 DATA_SHIFT 内的数据赋值给 DATA_OUT_BUF，至此单帧数据收发完毕，在这基础上，将进行多帧数据的收发。

表 4.1 线性序列机

CNT	操作
复位	DATA_SHIFT=0; DATA_OUT_BUF=0;
0	DATA_SHIFT=DATA_IN_BUF;
1-16	mosi<=DATA_SHIFT[15]; DATA_SHIFT<=DATA_SHIFT[14:0],miso;
17	DATA_OUT_BUF<=DATA_SHIFT;

TUSS4470 芯片采用高位先发的方式来收发数据，当 NCS 信号拉低时，SPI 模块开

始工作，当 NCS 拉高，SPI 模块停止工作，完成一帧数据的收发。SPI 无法实现连续收发多帧的数据，在每帧数据的收发之间 NCS 需要经历低-高-低的过程。实现多帧数据收发的程序流程图如图4.7所示，该程序可一次性发送 9 帧 16 位的数据至 T USS4470 驱动芯片。图中 SPI_CNT 用于记录收发数据的帧数;DONE 为每帧数据发送完成标志位;WORK




图 4.7 收发多帧数据程序流程图

为工作位,用于记录工作状态; DATA 为一个 10 × 16 的数组,用于存放配置数据。程序开始运行后,首先进行数据初始化,然后将 DATA 寄存器内的数据赋给 DATA_IN_BUF 寄存器,片选信号 NCS 拉低,进行单帧数据的收发。当 CNT=18 时完成单帧数据的收发, DONE 置 1,片选信号 NCS 拉高,帧数计数位 SPI_CNT+1, DONE、CNT 置零。在将 DATA 内的数据发送完成后,根据驱动芯片返回的数据判断芯片是否完成配置,如果完成配置, SPI 通信模块将向 main 模块发送 tuss_ready 信号,反之则重新进行配置。

5、数据结构

图4.8为 SPI 通信的数据结构图 MCU 通过 SDI 引脚向驱动芯片发送配置数据,通过 SDO 引脚接收驱动芯片返回的数据。SDI 发送数据的第 15 位为读写选择位,当其选择为 write 模式或者 read 模式时,数据收发数据的结构都有所不同,如图4.9所示。在 write 模式下,SDI14 位-9 位为寄存器地址,第 8 位为奇校验位,7 位-0 位为寄存器配置数据。



图 4.8 SPI 数据结构图 1




图 4.9 SPI 数据结构图 2

SDO 第一位为奇校验错误位，用于记录发送数据的奇校验是否通过, 未通过校验时该位置 1，14 位-9 位为驱动芯片的状态位，用于反映芯片当前的状态模式，如表5.2所示。第 8 位为奇校验位，7 位-0 位为写入寄存器的地址。

表 4.2 芯片状态表

STATUS BIT	DESCRIPTION
STAT 5 - VDRV_READY	VDRV 引脚达到配置电压值时置 1
STAT 4 - PULSE_NUM_FLT	发生脉冲数目错误是置 1
STAT 3 - DRV_PULSE_FLT	脉冲发生无响应时置 1
STAT 2 - EE_CRC_FLT	加载内部 EEPROM 存储器出现 CRC 错误时置 1
STAT <1:0> - DEV_STATE	芯片模式: 00 - 检测模式 01 - 脉冲发生模式 10 - 待机模式 11 - 睡眠模式

在 read 模式下，SDI 的 14 位-9 位为读取寄存器地址，7 位-0 位为 0,SDO 的 7 位-0 位为该寄存器内存储的数据。

6、寄存器配置

TUSS4470 超声驱动芯片各寄存器的配置如表4.3所示。

其中 BPF_CONFIG_1 用于配置带通滤波器的中心频率，该频率需匹配超声波传感器的工作频率，查阅芯片手册可以得知，当寄存器配置为 0x25 时，带通滤波器的中心频率为 301.28KHZ，与超声波传感器最匹配；

BPF_CONFIG_2 用于设置滤波器的 Q 因素，修正滤波器的频率范围；

表 4.3 寄存器配置

寄存器名	缩写	地址	配置值
Bandpass filter settings	BPF_CONFIG_1	0x10	0x25
Bandpass filter settings	BPF_CONFIG_2	0x11	0x00
Log-amp configuration	DEV_CTRL_1	0x12	0xB3
Log-amp configuration	DEV_CTRL_2	0x13	0x02
Log-amp configuration	DEV_CTRL_3	0x14	0x03
VDRV Regulator Control	VDRV_CTRL	0x16	0x07
Echo Interrupt Control	ECHO_INT_CONFIG	0x17	0x0F
Zero Crossing configuration	ZC_CONFIG	0x18	0xD4
Burst pulse configuration	BURST_PULSE	0x1A	0x08
Time of Flight Config	TOF_CONFIG	0x1B	0x00
Fault status bits	DEV_STAT	0x1C	0x00
Device ID	DEVICE_ID	0x1D	0x00
Revision ID	REV_ID	0x1E	0x00

DEV_CTRL_1 用于调整对数放大器参数，通过查阅资料，将其设置为 0xB3；

DEV_CTRL_2 用于设置放大器（LNA）的增益；

DEV_CTRL_3 用于配置脉冲发生的模式，本设计采用 IO_MODE3，故将该寄存器配置为 0x03；

VDRV_CTRL 寄存器主要用于配置 VDRV 引脚的参考电压，当该引脚的实际电压超过参考电压时，驱动芯片的 VDRV_READY 状态位置 1，然后通过 SPI 将该状态位返回至 MCU 芯片。本设计采用 12V 的驱动电压，根据芯片手册所给出的公式得出该寄存器配置为 0x0F；

ECHO_INT_CONFIG 用于配置 VOUT 引脚的参考阈值，当 VOUT 引脚输出电压超过该阈值时，即判断为检测到物体，OUT4 拉高。本设计所需的检测距离为 200mm，根据实验将电压阈值设置为 1V，寄存器配置为 0x0F；

ZC_CONFIG 寄存器用于配置过零信号，以提高传感器的抗干扰性。选取 380mV 作为零点，配合 OUT4 信号进行接近检测，寄存器配置为 0xD4；

BURST_PULSE 寄存器的前五位用于配置每个脉冲波的脉冲数，本设计的脉冲数为 8，故配置其为 0x08；

TOF_CONFIG 寄存器用于待机模式和睡眠模式的设置，本设计只使用到脉冲发生模式和检测模式，暂不需要使用到这两种模式，故配置为 0x00；

DEV_STAT 寄存器为芯片的状态寄存器，包括了 VDRV 状态、脉冲发生状态，可供 MCU 芯片读取，故不需写入数据，配置为 0x00；

DEVICE_ID 和 REV_ID 寄存器存放的是芯片的固定参数，无需写入，配置为 0x00。

4.2.4 脉冲发生模块

TUSS4470 超声驱动芯片有 4 种脉冲模式来为超声传感器提供激励。在每个模式中，超声发出脉冲的频率取决于外部输入时钟的频率，这可以让使用者产生精确的时钟来匹配超声波传感器的固有频率，从而产生最高的声压水平。在本设计中，将采用脉冲模式 1 来产生脉冲信号。

在脉冲模式 1 中，IO2 引脚将作为外部时钟输入引脚，IO1 作为控制引脚。如图 4.10 所示，当 IO1 引脚拉低时，进入脉冲发生模式，在检测到 IO2 引脚的第一个下降沿时，开始产生脉冲，产生脉冲的数目将通过下降沿的个数来计算。4 当产生脉冲的数目达到寄存器内的配置值，或者 IO1 引脚的信号拉高时，都将退出脉冲发生模式，取决于哪个事件先发生。在进入到脉冲发生模式后，OUTA 和 OUTB 引脚的信号都将取决于 IO1 和 IO2 引脚，当需要连续产生多次脉冲时，IO2 引脚的信号需要经历低-高-低的过程。在本




图 4.10 脉冲模式 1

设计的脉冲发生模块中，将能产生指定频率，指定脉冲数的脉冲波，如图 4.11 为单次脉冲程序流程图，实现的功能为发出一次指定脉冲数、指定频率的脉冲波。

其中 pulse_num 为脉冲数计数位，用于记录当前发射的脉冲数，PULSE_NUM 为预期发射的脉冲数，IO2_CNT 为时钟分频标志位。当 io1 拉低时，开始产生脉冲，分频标志位开始计数，每当标志位累加到设定值时，io2 的状态都会翻转，从而产生特定频率的脉冲信号，其换算公式如式 4.3，分频后时钟的周期为原时钟周期的 $2b$ 倍。

$$T_2 = 2bT_1 \quad (4.3)$$

当 io2 翻转次数，即发出的脉冲数等于预期脉冲数时，io2、io1 拉高，结束单次脉冲的发送。多次脉冲的发送与检测通过 MAIN 模块来配合控制，每发射一次脉冲都会进行检测并计数，结束一次检测周期后都会进行状态转移判断。




图 4.11 单次脉冲程序流程图

4.2.5 检测计数模块

该模块功能在于，对到达指定位置的钢化玻璃进行计数，可以准确得知流水线上到位钢化玻璃的数量，便于后续统计。

其功能实现流程如图??示：当一块玻璃到位后，到位检测指示灯 LED1 变亮，CPLD 芯片从 CT_1 口得到一个高电平信号，计数寄存器 object_num 加 1；当钢化玻璃离开检测区域后，检测指示灯灭，等待下一块玻璃到位。

4.2.6 仿真模拟

1、环境搭建

在完成程序设计部分的工作后，就要开始搭建环境，来完成代码的编写，以及时序调试与仿真，来验证其可行性，本设计采取 QUARTUS II 配合 MODELSIM 联合仿真的测试方式。

Quartus II 是由 Intel 公司推出的 FPGA 设计软件。FPGA 是一种可编程逻辑器件，Quartus II 软件可以用于 FPGA 设计的各个环节，包括原理图设计、硬件描述语言 (HDL)



图 4.12 检测计数模块流程图

编程、仿真、综合、布局布线等。Quartus II 软件支持的 HDL 包括 VHDL 和 Verilog。使用 Quartus II 软件可以快速完成 FPGA 的设计、验证和调试; ModelSim 是一种常用的数字电路仿真工具, 由 Mentor Graphics 公司开发。它支持 VHDL 和 Verilog 两种硬件描述语言, 并且支持多种硬件平台, 包括 Intel FPGA、Altera FPGA 等。

本设计中 QUARTUS II 使用的版本为 18.0, MODELSIM 采用的版本为 10.1, 软件运行的环境为 64bit-win10 系统。

2、建立工程源文件

QUARTUS II 在编写代码前需要建立工程文件。首先打开 Quartus 软件, 选择 File -> New Project Wizard。在弹出的 New Project Wizard 窗口中, 选择 Create a new project 选项, 然后单击 Next。在下一个窗口中, 输入项目名称和存储位置, 并选择要使用的 FPGA 器件系列。然后单击 Next。在接下来的窗口中, 选择要添加到项目中的源文件类型, 例如 VHDL、Verilog 等, 并选择项目的顶层实体文件。然后单击 Next。在下一个窗口中, 选择要使用的 IP 核和约束文件, 如果没有, 则可以跳过这一步。然后单击 Next。在接下来的窗口中, 选择要使用的 EDA 工具, 例如 ModelSim 等。然后单击 Next。在最后一个窗口中, 查看项目设置的摘要, 并单击 Finish 以创建工程。完成这些步骤后, Quartus 将创建一个新的工程文件夹, 其中包含工程文件源文件和约束文件。在文件夹中可以新建顶层模块和各子模块的源文件, 顶层模块的模块名必须要和工程名保持一致。在本设计中, 顶层模块不实现任何逻辑, 只起到端口例化, 连接各个子模块的作用。

在进行仿真模拟之前, 需要选择仿真工具, 创建 TESTBENCH 文件。在 Tool->Options->EDA Tool Options 中, 将 Modelsim 的地址改为 Modelsim 启动程序的路径; 在 Assignments -> Simulation 中选择 Tool name 为 ModelSim; 然后选择 Processing->start->Start TESTBENCH Template Writer, 如果设置正确, 会在工程路径 simulation/modelsim 下产生.vt 文件, TESTBENCH 就将在这个文件中进行编写。在完成上述设置后, 还需要将

TESTBENCH 添加到工程中，点击 Assignments -> Settings -> Simulation，在 Compile test bench 选项中，选择 new，设置 Test bench name，并通过 File name 查找的方式，将上一步生成的.vt 文件添加到工程中。重新一键编译后，点击 Tools->Run simulation Tool->RTL Simulation 进行仿真。

3、仿真激励文件的编写

在 QUARTUS II 软件中，需要编写 TESTBENCH 文件来为程序提供虚拟的外部激励以进行仿真调试，在本设计中，程序包含的外部激励端口有 gclk、rstn、out3、out4、ct1。如图4.13所示，TESTBENCH 的结构中包括了信号声明、复位信号产生、时钟生成、外部激励生成、模块例化、自校验、停止仿真。




图 4.13 TESTBENCH 结构图

如公式4.4所示，当选取时钟的频率为 27Mhz 时，时钟周期为 $\frac{1}{27}\mu s$ ，在仿真激励中则需要每过 $\frac{1}{54}\mu s$ 将 gclk 信号反转一次。

$$T = \frac{2\pi}{f} \tag{4.4}$$

对于其它的激励信号，在程序开始时，复位信号拉低，程序复位，延时一段时间后，复位信号拉高，程序开始运行。out3 和 out4 信号一直保持着拉高状态。

4、波形调试

在完成上述设置后，就可以在 MODELSIM 窗口中进行编译，并且成功看到波形。

5 超声波接近传感器实物制作与检测

5.1 超声波接近传感器实物制作

5.1.1 超声波接近传感器焊接

在完成硬件部分和软件部分的设计之后，就将进行元器件采购、打板、实物焊接制作。如图5.1为焊接完成后的实物图。在焊接开始之前，为方便后续的焊接，首先要确定各




图 5.1 PCB 实物焊接图

个元器件的焊接顺序。根据焊接经验，本设计选取的焊接顺序为 CPLD 芯片->TUS4470 超声驱动芯片-> 其它贴片器。在确定好焊接顺序后，就可以开始正式焊接。首先清理电路板并检查电路板上是否有问题（例如：短路、断路等），然后用电烙铁焊接好 CPLD 芯片，并确保各引脚间没有存在虚焊、粘结等情况；焊接完成 CPLD 芯片后进行驱动芯片的焊接，首先在电路板上涂上焊锡膏，将芯片正确摆放，用热风枪加热焊锡膏使其融化，并轻轻按压芯片使焊盘上锡，最后再用电烙铁将粘结的引脚分离；其它的贴片器件按照涂焊锡膏、摆放器件、用热风枪加热的步骤来完成焊接；插件使用电烙铁来焊接。

在完成焊接后，还需检查焊点是否光滑、平整、没有短路和冷焊等问题，使用显微镜或放大镜检查焊点的质量。检查无误后，再用洗板水清洗电路板，去除在焊接过程中多余的松香、锡膏等杂物。清洗完成后，就可以通电进行程序的调试。

5.1.2 超声波接近传感器调试

通过示波器对各引脚输出的波形进行检测，然后修改程序，直至每个引脚可以输出正常波形，以下为传感器正常工作时各引脚输出的波形。




图 5.2 SPI 发送数据波形图

如图5.2，为采样率 100MHz 时示波器采集的波形，上方蓝色的为 NSS 端口的波形，下方黄色的为 MOSI 端口向驱动芯片发送的配置数据。可以看到，当 NSS 信号拉低时，MCU 开始发送数据，等待一帧数据发送完成后，NSS 拉高，并且在下一帧数据发送前，NSS 会再次拉低，以实现低-高-低的过程。本设计的程序可以实现连续发送 10 帧配置数据的功能。图5.3为 SPI 接收数据的波形图，上方蓝色的波形为 NSS 端口发送的信号，




图 5.3 SPI 接收数据波形图

下方黄色的为 MISO 端口接收的波形信号。当每次 NSS 信号拉低时，超声驱动芯片会向 MCU 返回数据，返回数据的结构如图4.8和表5.2所示，当传感器正常工作时，只有 VDRV_READY 状态位为 1，其余位都为 0。如图5.4所示为 io1、io2 引脚的波形图，两引脚按照 IO 模式 3 产生信号，当 io1 引脚信号拉低时，io2 开始产生波形，直到产生指定脉冲数波形后，io1 拉高，停止产生波形。

图??为 OUTA 和 OUTB 引脚输出的波形，采样频率 50MHz，可以看到，探头发出了 10 个周期频率为 300kHz 的脉冲波。图5.6为示波器采样率 10MHz 时采集到的波形，




图 5.4 io1、io2 引脚波形图




图 5.5 超声探头波形图 1

超声探头连续的发送波形，以 10 个脉冲为发送周期，每过 2.4ms 完成一次脉冲的发送。图5.7为无物体遮挡的情况下，VOUT 引脚输出的波形，采样频率为 1MHz。第一个波峰为探头发出的脉冲信号时所引起的干扰，在设计检测程序时需要屏蔽该段的信号，经测量，该段信号的持续时间约为发射脉冲后的 0.5ms。图5.8为有物体遮挡时 VOUT 引脚的输出波形，采样频率为 1MHz。当有物体遮挡时，发射的 10 个脉冲波遇到物体后会进行反射，重新被探头所接收。经过芯片的放大解调处理，形成第二个峰值较低的波峰。图5.9为 OUT4 引脚的输出波形，采样频率为 1MHz。根据芯片手册中所介绍内容，我们不难知道，当 VOUT 引脚的电压值超过所设定的阈值时，OUT4 引脚就会拉高。上图所示波形 VOUT 的阈值设置为 0.9V，当 VOUT 形成第一个波峰时，电压值超过 0.9V 的频段 OUT4 也会拉高。图5.10为有物体遮挡时 OUT4 引脚输出的波形，采样频率为 1MHz。当有物体遮挡时，VOUT 处理回波产生第二个波峰，而这第二个波峰才是检测所需要用到的有效信号。在这个频段中，VOUT 电压值超过所设定的阈值，OUT4 第二次拉高，该信号将作为检测物体的重要触发事件。为屏蔽 OUT4 的第一次拉高信号，在 MAIN 模块中需要延时一段时间，跳过第一个信号后再开始进行检测，此时只会检测到 OUT4 的第二个拉高信号，检测有效。




图 5.6 超声探头波形图 2




图 5.7 VOUT 引脚波形图（无物体遮挡）

5.2 超声波接近传感器实验

5.2.1 实验器材

在本设计的实验测试当中，采用新型的虚拟示波器，如图所示。该示波器是一种基于计算机的数字示波器，通过采集模拟信号并转换为数字信号，再利用计算机对信号进行处理、显示和分析，实现波形显示的功能。配合功能强大的上位机软件，该示波器具有显示灵活、精度高、波形数据可存储等优点，十分适合本设计的试验调试。

其它实验材料如图所示，包括了直尺、12V 直流电源供电插头、 $100\text{mm} \times 100\text{mm}$ 的测试板材。

5.2.2 超声波接近传感器性能参数测试

在本设计的实验中，对传感器的各性能参数进行了测试，如表所示，有效检测范围为 100mm - 200mm ，传感器精度为 1mm ，LED 检测指示灯刷新的频率为 Hz ，即每过 ms 完成一次检测状态的刷新。

表 5.1 性能参数表

参数名	参数值	单位
检测范围	100-200	mm
检测精度	1	mm
检测周期	2.4	ms

5.2.3 超声波接近传感器稳定性测试

在有干扰的情况下进行性能测试




图 5.8 VOUT 引脚波形图（有物体遮挡）




图 5.9 OUT4 引脚波形图（无物体遮挡）

干扰源选取：可度量的干扰源

在检测周期不变的情况下，调整检测逻辑，观察应对干扰的效果

5.2.4 不同材料的测试

将测试物体放置在距离超声波传感器 150mm 的位置，每次发射脉冲数为 8 的脉冲，对于不同材料的检测物体进行测试，观察 VOUT 波形的峰值，测量五次取平均值。实验材料为亚克力板、纸板、陶瓷板、玻璃，实验结果如表所示。根据实验结果，我们可以

表 5.2 不同材料测试结果

材料类型	VOUT 波形峰值	单位
亚克力板	0.79	v
纸板	0.78	v
陶瓷板	0.79	v
玻璃	0.8	v

画出各材料对应回波峰值的折线图，如图所示。通过观察图形，我们可以得知，VOUT 回波与物体的材质并无太大关系，当检测物体材质改变时，VOUT 引脚输出的波形并没有太大的变化，而与反射脉冲波的强度有关。

5.2.5 不同脉冲数的测试

将检测物体放置在距离超声波传感器 150mm 的位置，改变每次发送脉冲波的脉冲数，观察 VOUT 波形峰值的变化情况。亚克力板，脉冲数 3,5,7,9,11 纸板石板石英玻璃，脉冲数 3,5, 7, 9, 11 图中每个数据点都为实验五次取平均值后的结果，可以看到，当每次发射脉冲波的脉冲数越多时，VOUT 引脚的峰值就越大。




图 5.10 OUT4 引脚波形图（有物体遮挡）

5.2.6 不同距离的测试

以亚克力板作为检测物体，将测试物体放置在距离传感器 50mm, 100mm, 150mm, 200mm, 250mm 的位置，测试其回波信号 t 值的大小， t 值为波峰距离检测周期起点的时间，实验结果如图所示。

当检测距离增加时，VOUT 第二个波峰的峰值在不断减小，距离检测起点的时间也在不断增加，与图4.1对比，实验结果相近，可以证明传感器脉冲发射检测没有异常。

5.3 本章小结

本章介绍了

6 总结与展望

在本研究中，我们成功地基于 TUSS4470 芯片设计并制作了超声波接近传感器，并使用 CPLD 芯片实现了传感器的控制电路。我们详细地介绍了超声波传感器的工作原理和设计流程，并对 CPLD 芯片的控制电路、电源电路、JTAG 下载模块和时钟模块等进行了详细的分析和讨论。通过实验验证，我们证明了该传感器具有高精度、高灵敏度、低功耗等优点，可应用于机器人导航、工业自动化、智能家居等领域。

尽管本设计完成了一定成果，但仍然存在一些局限性和不足之处。未来的研究可以从以下几个方面进行深入研究：

将 CPLD 芯片用价格低廉、封装小的国产 FPGA 芯片替代。随着国内 FPGA 技术的发展和成熟，其在性能、功耗和成本等方面的优势逐渐显现，通过使用国产 FPGA 芯片，可以进一步降低传感器成本，提高传感器的经济性。同时，在本设计中 CPLD 芯片的引脚并未被完全利用，存在浪费，可选择引脚更少的国产 FPGA，提高引脚的利用率。此外，国产 FPGA 的封装只有 CPLD 芯片的 $\frac{1}{4}$ ，可以极大减小超声传感器的尺寸，利于其在生产线上的布置。

改进硬件电路设计，本设计在进行实验的过程中，发现 PCB 电路板存在工作不稳定的情况，经过排查，发现降压芯片的选取不合理，功率不满足电路板的需求，导致电路板容易发热。后续需要优化电路板设计，优化器件选型，提高电路板的稳定性和可靠性。

改善 PCB 布局设计，减小信号间的相互干扰。在本设计的 PCB 布局中虽然已经考虑到了信号间的隔离，但是仍然存在干扰，后续需要继续优化 PCB 的设计，可将二层板替换成四层板，从而可以更好的将模拟信号、数字信号、电源信号布局分离，提高信号的稳定性。

改进超声波传感器的信号处理算法以及检测策略，进一步提高传感器的精度和灵敏度。在本设计中，一个检测周期进行了五次的检测，耗时 10ms，而检测策略的选择则需要根据应用场景进行判断，这需要进行大量的实验才可以得出其规律，这都是未来可以进行的科研工作。

针对不同领域的应用场景，对传感器进行测试实验。在本设计中，只对于几种材料、距离进行测试实验，然而在实际的应用中，这几组实验是远远不够的，需要对更多类型的材料、距离进行实验测试。如若有需求，还应该搭建更加稳定的实验平台，对于测试物体的检测距离、移动速度都加以更精确的控制。

在未来的研究中，我们将进一步深入探究传感器技术的发展和应用，为实现智能化、

自动化的社会和工业系统做出更多的贡献。

结论

本设计（论文）是在我的指导教师 XXX 副教授的亲切关怀和悉心指导下完成的。他严肃的科学态度，严谨的治学精神，精益求精的工作作风，深深地感染和激励着我。从题目的选择到最终完成，x 老师都始终给予我细心的指导和不懈的支持。……

参考文献

- [1] 杨媛, 高勇, 马军, 等. CPLD 在超声波传感器驱动控制电路中的应用[J]. 西安理工大学学报, 2000(4): 381-383.
- [2] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [3] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [4] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [5] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [6] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [7] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [8] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [9] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [10] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.
- [11] 韩韧, 金永威, 王强. 基于 STM32 和超声波测距的倒车雷达预警系统设计[J]. 传感器与微系统, 2016, 35(4): 63-66.

致谢

本设计（论文）是在我的指导教师 XXX 副教授的亲切关怀和悉心指导下完成的。他严肃的科学态度，严谨的治学精神，精益求精的工作作风，深深地感染和激励着我。从题目的选择到最终完成，x 老师都始终给予我细心的指导和不懈的支持。……