# 计算机组成原理第二章 运算方法和运算器

刘 超 中国地质大学 计算机学院

### 主要内容

- □2.1 数据与文字的表示方法
- □2.2 定点加法、减法运算
- □2.3 定点乘法运算
- □2.4 定点除法运算
- □2.5 定点运算器的组成
- □2.6 浮点运算和浮点运算器

#### 2.2 定点加法、减法运算

- □补码加法运算公式
- □补码减法运算公式
- □溢出检测
- □二进制加/减法器
- □十进制加法器

### 补码的加法运算公式

- $\square[X + Y]_{\stackrel{}{\mathcal{N}}} = [X]_{\stackrel{}{\mathcal{N}}} + [Y]_{\stackrel{}{\mathcal{N}}} \{ \text{mod 2 } || \text{ mod 2}^{n+1} \}$  两数和的补码等于两数补码之和。
  - ■对于定点小数,在模2意义下,任意两数的补码之和等于该两数之和的补码。
    - □前提:运算结果无溢出(|x+y|<1)。符号位的进位可以任意丢掉而不影响计算正确性。
  - ■同理,对于定点整数,在模2<sup>n+1</sup>意义下,任 意两数的补码之和等于该两数之和的补码。

#### 补码加法公式证明(以定点小数为例)

#### (4) x<0 y<0

```
x+y<0
[x]_{\lambda} = 2 + x \quad [y]_{\lambda} = 2 + y
[x]_{x} + [y]_{x} = 2 + x + 2 + y = 2 + (2 + x + y) \mod 2
     -1 < x + y < 0
   故 O<2+x+y<2
   故 2+(2+x+y)>2
  2+(2+x+y) \mod 2 = (2+x+y)
                      =[x+y]_{\nmid k} \mod 2
```

### 例子

#### 例子

例 9 
$$x = 0.1011$$
,  $y = -0.0101$ 

求 
$$x + y$$
 验证

 解:  $[x]_{\begin{subarray}{l} [x]_{\begin{subarray}{l} [x]_{\begin{subarra$ 

符号位进位舍去, 正常结果

$$x + y = 0.0110$$

- □由以上两例看到,补码加法的特点:
  - ■一是符号位要作为数的一部分一起参加运算,
  - ■二是要在模2的意义下相加,即超过2的进位要丢掉。

# 2.2 定点加法、减法运算

- □补码加法运算公式
- □补码减法运算公式
- □溢出检测
- □二进制加/减法器
- □十进制加法器

# 补码减法运算公式

$$\square[X - Y]_{\stackrel{}{\mathcal{H}}} = [X]_{\stackrel{}{\mathcal{H}}} - [Y]_{\stackrel{}{\mathcal{H}}} = [X]_{\stackrel{}{\mathcal{H}}} + [-Y]_{\stackrel{}{\mathcal{H}}}$$

$$\square[-Y]_{\stackrel{}{\mathcal{H}}} = -[Y]_{\stackrel{}{\mathcal{H}}} \pmod{2}$$

□补码减法公式证明:

$$[X-Y]_{\stackrel{}{h}} = [X]_{\stackrel{}{h}} - [Y]_{\stackrel{}{h}} ????$$
 $[X-Y]_{\stackrel{}{h}} = [X]_{\stackrel{}{h}} + [-Y]_{\stackrel{}{h}}$  (加法公式)
 $[-Y]_{\stackrel{}{h}} = - [Y]_{\stackrel{}{h}} ????$ 

# 补码减法运算公式

- $\square[-Y]_{\not \uparrow \downarrow} = -[Y]_{\not \uparrow \downarrow}$
- □已知[y]<sub>i</sub>, 求[-y]<sub>i</sub>的法则是: 对[y]<sub>i</sub>包括符号位 "求反且最末位加1",即可得到[-y]<sub>i</sub>。写成运算表 达式,则为: [-y]<sub>i</sub>=-[y]<sub>i</sub>+2-n
- □其中符号 ¬表示对[y]<sub>补</sub>作包括符号位在内的求反操作,2<sup>-n</sup>表示最末位的1。

# 例子

例 10 
$$\mathbf{x}_1 = -0.1110$$
,  $\mathbf{x}_2 = +0.1101$  求  $[X_1]_{\stackrel{?}{\uparrow}\downarrow}, [-X_1]_{\stackrel{?}{\uparrow}\downarrow}, [X_2]_{\stackrel{?}{\uparrow}\downarrow}, [-X_2]_{\stackrel{?}{\uparrow}\downarrow}$  解:  $[\mathbf{x}_1]_{\stackrel{?}{\uparrow}\downarrow} = 1.0010$ ,  $[-\mathbf{x}_1]_{\stackrel{?}{\uparrow}\downarrow} = -[X_1]_{\stackrel{?}{\uparrow}\downarrow} + 2^{-4} = 0.1101 + 0.0001$   $= 0.1110$ ,  $[\mathbf{x}_2]_{\stackrel{?}{\uparrow}\downarrow} = 0.1101$   $[-\mathbf{x}_2]_{\stackrel{?}{\uparrow}\downarrow} = -[X_2]_{\stackrel{?}{\uparrow}\downarrow} + 2^{-4} = 1.0010 + 0.0001$   $= 1.0011$  ,

# 例子

例 11 
$$x = +0.1101$$
,  $y = +0.0110$  求  $x - y$  解:  $[x]_{\stackrel{}{\mathcal{H}}} = 0.1101$   $[y]_{\stackrel{}{\mathcal{H}}} = 0.0110$ ,  $[-y]_{\stackrel{}{\mathcal{H}}} = 1.1010$   $+ [-y]_{\stackrel{}{\mathcal{H}}} = 0.1101$   $[x - y]_{\stackrel{}{\mathcal{H}}} = 1.1010$   $[x - y]_{\stackrel{}{\mathcal{H}}} = 1.1011$  符号位进位舍去,正常结果 ∴  $x - y = +0.0111$ 

# 2.2 定点加法、减法运算

- □补码加法运算公式
- □补码减法运算公式
- □溢出检测
- □二进制加/减法器
- □十进制加法器

# 溢出概念与检测方法

- □在定点小数机器中,数的表示范围为|x|<1. 在运算过程中如出现大于1的现象,称为"溢出"。在定点机中,正常情况下溢出是不允许的。
- □正正得负,负负得正,结果溢出。
- □例12、例13

0.1011

+ 0.1001

1.0100

正正得负, 正溢出

1.0011

+ 1.0101

1 0.1000

负负得正, 负溢出

### 判断"溢出"是否发生的几种检测方法

- □第一种方法:参加操作的两个数(减法时即为被减数和"求补"以后的减数)符号相同,其结果的符号与原操作数的符号不同,即为溢出。
  - ■设两数符号位为 $f_of_1$
  - ■和数符号位f<sub>s</sub>

$$V = \overline{f_0} \overline{f_1} f_s + f_0 f_1 \overline{f_s} = \overline{\overline{f_0} \overline{f_1} f_s} \bullet \qquad (三个与非门)$$

### 判断"溢出"是否发生的几种检测方法

□第二种方法: 单符号位法  $V = C_f \oplus C_n$ 

符号位进位C<sub>f</sub>,最高位进位C<sub>n</sub>

$$+ 0.0100$$

0.1110

$$C_f = 0, C_n = 0$$

0.011

+ 0.001

1.0100

$$C_f = 0, C_p = 1$$

1 1 .0 1 1 0

$$C_f = 1, C_n = 1$$

1.0011

+ 1.0101

1 0.1000

$$C_f = 1, C_n = 0$$

# 判断"溢出"是否发生的几种检测方法

□第三种方法:变形补码(双符号位法) $V = f_1 \oplus f_2$ 

+ 00.0100

00.1110

正常结果

00.1011

+ 00.1001

010100

非正常符号位, 溢出

+ 11.1100

1 1 1 .0 1 1 0

符号位进位含去,正常结果

1 1 .0 0 1 1

+ 11.0101

1 1 0 .1 0 0 0

非正常符号位,溢出

# 变形补码

□变形补码也称为"模4补码",可使模2补码所能表示的数的范围扩大一倍。变形补码定义为

$$X \quad 2 > X \ge 0$$

$$[X]_{\nmid k} = \{$$

$$4+x 0 > x \ge -2$$

或用同余式表示为:  $[x]_{\stackrel{}{h}}=4+x$  (mod 4) 下式也同样成立:  $[x]_{\stackrel{}{h}}+[y]_{\stackrel{}{h}}=[x+y]_{\stackrel{}{h}}$  (mod 4)

- 1. 两个符号位都看作数码一样参加运算。
- 2. 两数进行以4为模的加法,即最高符号位上产生的进位要丢掉。采用变形补码后,如果两个数相加后,其结果的符号位出现"01"或"10"两种组合时,表示发生溢出。最高符号位永远表示结果的正确符号。

# 例子(利用变形补码计算)

```
□例14] x = +0.1100, y = +0.1000, x + y.
 [解:] [x]补=00.1100, [y]补=00.1000
     [X]_{\stackrel{>}{k}} \qquad \textbf{00.1100}
   +[y]_{3} 00.1000
             01.0100
两个符号位出现"01",表示已溢出,即结果大于+1。
\square[例15] x = -0.1100, y = -0.1000,   x + y  。
 [解:]
            [x]=11.0100, [y]=11.1000
       [x]_{3} 11.0100
     +[y]_{k} 11.1000
             110.1100
两个符号位出现"10",表示已溢出,即结果小于一1。
```

# 作业

□变形补码: 5(2)(3)、6(1)(2)

### 2.2 定点加法、减法运算

- □补码加法运算公式
- □补码减法运算公式
- □溢出检测
- □二进制加/减法器
- □十进制加法器

# 基本的二进制加法/减法器

- □补充知识点:
- □1) 逻辑门: 反相门(T)/与门(2T)/或门(2T)/ 与非门(T)/或非门(T)/与或非门(T)/异或门(3T)
- □2)常用的逻辑运算公式:

吸收律: A+AB=A, A(A+B)=A

反演律: A+B=AB, AB=A+B

- □3)卡诺图化简法。
  - **堤问:**  $F = AB\overline{CD} + ABC\overline{D} + AB\overline{CD} + ABC\overline{D} + ABC\overline{D} + ABC\overline{D} + ABC\overline{D} + ABC\overline{D} + ABC\overline{D} + ABC\overline{D}$
- □半加器 一> 全加器

 $H_i=A_i \oplus B_i$   $F_i=A_i \oplus B_i \oplus C_i$ 

 $C_{i+1}=A_iB_i$   $C_{i+1}=A_iB_i+A_iC_i+B_iC_i$ 


□加法器: 串行加法器/并行加法器(串行链式、先行进位)

# 基本的二进制加法/减法器

□二进制加法运算

- □各位逐位相加,进位从右至左传递。
- □首先要考虑一位加法,然后考虑进位链。

### 带进位链的一位全加器



加数X <sub>i</sub>	加数Y	低位进位C <sub>i</sub>	和数 <b>S</b> <sub>i</sub>	进位C <sub>i+1</sub>
O	0	O	О	O
O	O	1	1	O
0	1	O	1	0
O	1	1	О	1
1	O	O	1	0
1	O	1	О	1
1	1	O	О	1
1	1	1	1	1


$$S_{i} = X_{i} \oplus Y_{i} \oplus C_{i}$$

$$C_{i+1} = X_{i}Y_{i} + (X_{i} \oplus Y_{i})C_{i}$$

$$= X_{i}Y_{i} + X_{i}C_{i} + Y_{i}C_{i}$$

#### 一位全加器逻辑实现


C<sub>i+1</sub>延迟:5T(异或+2个与非)



# 多位加法器

- □N位加法器包含n个全加器
- □将多个一位全加器串联
- □低位进位输出连接到高位进位输入

# 单符号位补码加法器电路




### 补码减法电路实现

□补码减法可以转换为加法

 $[X]_{i}$  -  $[Y]_{i}$  =  $[X]_{i}$  +  $[-Y]_{i}$  实现减法的关键是求**减数Y乘以负1的补码**。 方法: **将Y**<sub>i</sub> 连同符号位一起逐位取反末位加1 公式:  $[-y]_{i}$  =  $-[y]_{i}$  +  $2^{-n}$  (2.21)

#### 加法器的改造



□加法器输入Y<sub>补</sub>作加法,如果输入[-Y]<sub>补</sub>则作减法

#### 加法器的改造

- □引入控制位 M
- □M=o时送入加法器的是Y¾
  - ■两操作数做加法运算
- □M=1时送入加法器的是[-Y]\*\*
  - ■两操作数做减法运算


### 补码减法电路实现

□ 方法: 将Y<sub>补</sub>连同符号位一起逐位取反末位加一 [-Y]<sub>补</sub>= [[Y]<sub>补</sub>]<sub>补</sub>

$Y_{i}$	M(o加/1减)	Input
О	О	О
1	1	О
1	O	1
О	1	1


 $Input = Y_i \oplus M$ 

# 单符号补码加/减器电路实现



#### 行波进位补码加减法器

(使用补码、可以实现加减法)



#### 1)加法实现

方式控制码M=0

$$B'_i=B_i\oplus M=B_i\oplus 0=B_i$$

$$[S_i]_{\uparrow h} = [A_i]_{\uparrow h} + [B'_i]_{\uparrow h}$$
$$= [A_i]_{\uparrow h} + [B_i]_{\uparrow h}$$

#### 2) 减法实现

方式控制码M=1


$$B'_i=B_i\oplus M=B_i\oplus 1=B_i$$

$$C_0 = 1$$

$$[S_i]_{\not{\uparrow}} = [A_i]_{\not{\uparrow}} + [-B_i]_{\not{\uparrow}}$$
$$= [A_i - B_i]_{\not{\downarrow}}$$

#### 3) 判溢

$$OVR = C_n \oplus C_{n-1}$$



### 2.2 定点加法、减法运算

- □补码加法运算公式
- □补码减法运算公式
- □溢出检测
- □二进制加/减法器
- □十进制加法器


### 十进制加法器


□十进制加法器可由BCD码来设计,它可以在二进制加法器的基础上加上适当的"校正"逻辑来实现。

#### □校正条件:

- ■用BCD码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。
- ■设S'i代表4位二进制数和, C'i+1为输出进位,而Si代表正确的BCD和, Ci+1代表正确的进位。
- 当  $x_i$  +  $y_i$  +  $C_i$  < 10 时,  $S_i$  =  $S_i$ ; 当  $x_i$  +  $Y_i$  +  $C_i$  ≥ 10 时,  $S_i$  =  $S_i$  + 6
- ■当 $C'_{i+1}$ =1或 $S'_{i}$ ≥10时,输出进位 $C_{i+1}$ =1。
- C<sub>i+1</sub>=1, 校正因子为6; C<sub>i+1</sub>=0, 校正因子为0

### 十进制加法器逻辑结构





一位BCD加法器单元的逻辑结构

# 小节作业:

□14, 余三码编码的十进制加法器单元电路

### 主要内容

- □2.1 数据与文字的表示方法
- □2.2 定点加法、减法运算
- □2.3 定点乘法运算
- □2.4 定点除法运算
- □2.5 定点运算器的组成
- □2.6 浮点运算和浮点运算器

# 定点乘法运算

- □原码一位乘法
- □阵列乘法
- □补码一位乘法
- □补码陈列乘法

# 原码乘法

- □在定点计算机中,原码相乘的运算规则是:
  - ■1) 乘积的符号位由两数的符号位按异或运算得到;
  - ■2) 而乘积的数值部分则是两个正数相乘之积。
- □设n位被乘数和乘数用定点小数表示(定点整数类似)
- □被乘数  $\begin{bmatrix} x \end{bmatrix}_{\mathbb{F}} = x_f \cdot x_{n-1} \cdots x_1 x_o$  乘数  $\begin{bmatrix} y \end{bmatrix}_{\mathbb{F}} = y_f \cdot y_{n-1} \cdots y_1 y_o$  □ 乘积  $\begin{bmatrix} z \end{bmatrix}_{\mathbb{F}} = x_f \cdot x_n y_1 y_o$

$$(x_f \oplus y_f) + (0.x_{n-1}...x_1x_0)(0.y_{n-1}...y_1y_0)$$

□设 x = 0.1101, y = 0.1011.求乘积过程如下:

0.1101

X

× 0.1011

0.00001101

0.0001101

0.000000

+ 0. 0 1 1 0 1

0.10001111

x共右移4次(需2n位长)

x共右移3次

x共右移2次

x共右移1次

(Z)

### 部分积累加的数学表示

□设被乘数x,乘数y都是小于1的n位定点正小数:


口设被乘数x,乘数y都是小于1的n位定点止小数: 
$$x=0.x_1x_2...x_n$$
,  $y=0.y_1y_2...y_n$  其乘积为  $x\bullet y=x(0.y_1y_2...y_n)=x(y_12^{-1}+y_22^{-2}+...+y_n2^{-n})$   $=2^{-1}(y_1x+2^{-1}(y_2x+2^{-1}(...+2^{-1}(y_{n-1}x+2^{-1}(y_nx+0))...)))$  令 $Z_i$ 表示第 $i$ 次部分积,则上式可写成如下递推公式:  $Z_0=0$ 

$$Z_0 = 0$$
 $Z_1 = 2^{-1}(y_n x + Z_0)$ 
 $Z_2 = 2^{-1}(y_{n-1} x + Z_1)$ 
 $\vdots$ 
 $Z_i = 2^{-1}(y_{n-i+1} x + Z_{i-1})$ 
 $\vdots$ 
 $Z_n = x \cdot y = 2^{-1}(y_1 x + Z_{n-1})$ 

# 实现原码一位乘法的规则:

 $z_i = 2^{-1}(y_{n-i+1} x+z_{i-1})$ 

- □ 求x·y,
  - ■1)需设置一个保存部分积的累加器。
  - = 2)乘法开始时,令部分积的初值 $z_0 = 0$ ,然后求  $y_n x$ 加上 $z_0$ ,右移1位得第1个部分积 $z_1$ 。
  - ■3)将y<sub>n-1</sub>x加上z<sub>l</sub>,再右移1位得第2个部分积z<sub>2</sub>。
  - ■4)依此类推,直到求得 $y_1$ x加上 $z_{n-1}$ 并右移1位得最后部分积 $z_n$ ,即得乘积 $x\cdot y=z_n$ 。
- □显然,两个n位数相乘,需重复进行n次"加"及" 右移"操作,才能得到最后乘积。




原码一位乘法算法流程

- □加法次数,n次
- □作为加法,一定移位
- □符号位单独计算


### □例子:已知X=0.1101 Y=-0.1011,计算[X]<sub>原</sub>×[Y]<sub>原</sub>

部分积	乘数	判断位	说明
$00.0000 \\ + 00.1101$		Y <sub>0</sub> .1011	$P_0 = 0$ $Y_4 = 1, +  X $
00.1101 - 00.0110 + 00.1101	1	Y <sub>0</sub> .101	右移一位得P <sub>1</sub> Y <sub>4</sub> =1,+  X
01.0011 → 00.1001 + 00.0000	1 11	Y <sub>0</sub> .10	右移一位得P <sub>2</sub> Y <sub>4</sub> =0,+0
00.1001 - 00.0100 + 00.1101	11 111	$Y_0.1$	右移一位得P <sub>3</sub> Y <sub>4</sub> =1,+  X
01.0001 00.1000	111 1111	${ m Y}_0$	右移一位得P <sub>4</sub> = X · Y

### 原码一位乘法逻辑结构



原码一位乘法逻辑结构原理图



# 总结原码一位乘法

- □需要三个寄存器:
  - 1)  $R_o$ 存放部分积z(乘法开始前 $R_o$ 应清"o",因为 $z_o$ =o)
  - 2) R<sub>2</sub>存放被乘数x;
  - **■3**) **R**<sub>1</sub>存放乘数y。
- □乘法开始时先从乘数的最低位 $y_n$ 开始,以后则使用 $y_{n-1}$ , $y_{n-2}$ , ...,  $y_l$ , 因此乘数寄存器 $R_l$ 是具有右移功能的移位寄存器。
- □假定加法器不具备右移功能,那么由于部分积需要右移,R。也应当是具有右移功能的移位寄存器。
- □除了三个寄存器Ro,R<sub>1</sub>,R<sub>2</sub>外,还需一个加法器和一个计数器,前者完成部分积与位积的累加,后者对移位的次数进行计数,以便判断乘法运算是否结束。

#### □工作原理

- (I) 乘法开始时,"启动"信号使控制触发器 $C_x$ 置"1",于是开启时序脉冲T。
- (II) 当乘数寄存器 $R_1$ 最末位为"1"时,部分积 $Z_i$ 和被乘数X在加法器中相加,其结果输出至 $R_0$ 的输入端。
- (III) 一旦打入控制脉冲T到来,控制信号 $LDR_0$ 使部分积右移一位,与此同时, $R_1$ 也在控制信号 $LDR_1$ 作用下右移一位,且计数器i计数一次。
- (IV) 当<mark>计数器i=n</mark>时,计数器的溢出信号使触发器 $C_x$ 置"o",关闭时序脉冲T, 乘法宣告结束。

若将 $R_o$ 和 $R_i$ 连接起来,乘法结束时乘积的高n位部分在 $R_o$ ,低n位部分在 $R_i$ , $R_i$ 中原来的乘数Y由于移位而全部丢失。所得乘积为2n+1位(其中包括1位符号位).

□乘法操作的总时间为 t<sub>m</sub>=n(t<sub>a</sub>+t<sub>r</sub>) 其中t<sub>a</sub>为加法器执行一次加法操作的时间,t<sub>r</sub>为执行一次移位操 作的时间,n为尾数位数。如果加法操作和移位操作同时进行, 则t<sub>r</sub>项可省去。

# 定点乘法运算

- □原码一位乘法
- □阵列乘法
- □补码一位乘法
- □补码陈列乘法

### 阵列乘法器

□早期计算机中为了简化硬件结构,采用串行的1 位乘法方案,即多次执行"加法—移位"操作来 实现。

#### □特点:

- ■这种方法并不需要很多器件。
- ■然而,串行方法执行太慢。
- □自从大规模集成电路问世以来,出现了各种形式的流水式阵列乘法器,它们属于并行乘法器。

# 不带符号的阵列乘法器

□设有两个不带符号的二进制整数:

$$A = a_{m-1} \dots a_1 a_0$$

$$B = b_{m-1} \dots b_1 b_0$$

它们的数值分别为a和b,即

$$a = \sum_{i=0}^{m-1} a_i 2^i$$
  $b = \sum_{j=0}^{m-1} 2^j$ 


在二进制乘法中,被乘数A与乘数B相乘,产生m+n位乘积P:

$$P=p_{m+n-1}...p_1p_o$$

乘积P的数值为


$$p = ab = (\sum_{i=0}^{m-1} a_i 2^i)(\sum_{j=0}^{m-1} b_j 2^j) = \sum_{i=0}^{m-1} \sum_{j=0}^{m-1} (a_i b_j) 2^{i+j} = \sum_{k=0}^{m+n-1} p_k 2^k$$


□一个与门即可实现一位乘法




#### □相加数产生部件

■经过一级门电路延迟,即可得到所有的相加数





5位无符号数阵列乘法器电路




# 带符号的阵列乘法器


#### □(1)对2求补器电路

算术运算部件设计中经常用到的求补电路。一个具有使能控制的二进制对2求补器电路图2.6,其逻辑表达式如下:

 $C_{-1}$ =0, $C_{i}$ = $a_{i}$ + $C_{i-1}$  $a_{i}$ \*= $a_{i}$ ⊕ $EC_{i-1}$ ,0 $\leq i \leq n$ 例如,在一个4位的对2求补器中,如果输入数为1010,那么输出数应是0110,其中从右算起的第2位,就是所遇到的第一个"1"的位置



分析



□用这种对2求补器来转换一个(*n*+1)为带符号的数, 所需的总时间延迟为


$$t_{TC} = n \cdot 2T + 5T = (2n + 5)T$$

其中每个扫描级需2T延迟,而5T则是由于"与"门和"异或"门引起的。

# 带符号的阵列乘法器

 $\square(n+1)\times(n+1)$ 位带求补器的阵列乘法器逻辑方框图,见图2.7

- □在这种逻辑结构中,共使用三个求补器。其中两个算前求补器:将两个操作数A和B在被不带符号的乘法阵列(核心部件)相乘以前,先变成正整数。
- □算后求补器: 当两个输入操作数的符号不一致时, 把运算结果变成带符号的 数。



# 带符号的阵列乘法器

口设 $A = a_n a_{n-1} ... a_1 a_0$ 和 $B = b_n b_{n-1} ... b_1 b_0$ 均为用定点表示的(n+1)位带符号整数。在必要的求补操作以后,A和B的码值输送给 $n \times n$ 位不带符号的阵列乘法器,并由此产生2n位真值乘积:

$$A \cdot B = P = p_{2n-1} ... p_1 p_0$$
  
 $p_{2n} = a_n \oplus b_n$ ,其中 $p_{2n}$ 为符号位。

□图2.7所示的带求补级的阵列乘法器既适用于原码乘法,也适用于间接的补码乘法。不过在原码乘法中,算前求补和算后求补都不需要。而间接的补码阵列乘法所需要增加的硬件较多,时间大约比原码阵列乘法增加1倍。

### 例 子

- □例17 设 x = +15, y = -13, 用带求补器的原码阵列乘法器求出乘积  $x \cdot y = ?$
- [解:]设最高位为符号位,则输入数据为,

$$[x]_{\mathbb{R}} = 01111$$
  $[y]_{\mathbb{R}} = 11101$ 

- □符号位单独考虑,算前求补级后 | x |=1111, | y |= 1101 算后经求补级输出并加上乘积符号位1,则原码乘积值为111000011。
- □换算成真值是  $x \cdot y = (-11000011)_2 = (-195)_{10}$ 十进制数验证:  $x \times y = 15 \times (-13) = -195$ 相等。

# 补码一位乘法(不作要求)

1)被乘数[X]符号任意,乘数[Y]为正  $[X]_{k} = X_0 X_1 X_2 ... X_n [Y]_{k} = 0 Y_1 Y_2 ... Y_n$  $[X]_{k} \times [Y]_{k} = (2+X) \times Y = (2^{n+1}+X) \times Y$  $=2^{n+1}Y+XY$  $=2\times2^{n}\times0Y_{1}Y_{2}...Y_{n}+XY$  $=2(Y_1Y_2...Y_n)+XY$ =2+XY $=[X \times Y]_{\lambda \downarrow}$ 

 $[X \times Y]_{\lambda \mid } = [X]_{\lambda \mid } \times [Y]_{\lambda \mid }$ 

# 补码一位乘法

1)被乘数[X]符号任意,乘数[Y]为负数

$$\begin{split} [X]_{\begin{subarray}{l} \begin{subarray}{l} & [X]_{\begin{subarray}{l} \begin{subarray}{l} \begin{sub$$

### 定点除法运算

- □被除数 x,其原码为[x]<sub>原</sub>=  $x_f$ .  $x_{n-1}$ ...  $x_1 x_0$  除数 y,其原码为 [y]<sub>原</sub>=  $y_f$ .  $y_{n-1}$ ...  $y_1 y_0$
- □则有商q = x/y,其原码为
- $[q]_{\mathbb{R}} = (x_f \oplus y_f) + (0. x_{n-1} \dots x_1 x_0 / 0. y_{n-1} \dots y_1 y_0)$
- □ 仅讨论数值部分的运算, 限定条件:
  - ■由于定点小数的绝对值小于1,如果被除数大于或等于除数,则商就大于或等于1,产生溢出,这是不允许的。

### 定点除法运算

0.1101 0.1011 0.1001 不够减, 商上0, 除数右移1位,够减,减除数,商上1 0.001110 **- 0.001011** 除数右移1位,够减,减除数,商上1 0.0000110 除数右移1位,不够减,商上0 - 0.**000**1011 0.00001100 除数右移1位,够减,减除数,商上1 **- 0.00001011** 0.0000001

 $x \div y$ 的商q = 0.1101,余数为r = 0.0000001。

### 定点除法运算

□除数右移等价于余数左移。

0.1101 00.1011 00.1001 01.0010 11.0101 00.0111  $\leftarrow 00.1110$ **11.0101** 00.0011  $\leftarrow 00.0110$  $\leftarrow 00.1100$ 11.0101 00.0001

商*q*=0.1101, 余数为*r*=r₄\*2<sup>-4</sup>=0.0000001 x <y, 商 0 被除数左移1位,2x>y, 商1, 减y, 即+[-y]补, 余数r<sub>1</sub> 左移1位, 2r<sub>1</sub>>y, 商1 余数r。 左移1位, 2r<sub>2</sub><y, 商0, r<sub>3</sub> 左移1位, 2r<sub>3</sub>>y, 商1  $r_4$ 

# 恢复余数除法(淘汰, 仅了解)

- □人会心算,一看就知道够不够减,但是机器Out,闷头先作减法,若余数为正,才知道够减;若余数为负,才知道不够减。不够减时必须恢复原来的余数,以便再继续往下运算。此方法称为恢复余数法。
- □如何判断是否够减?
  - ■原码运算判断借位
  - ■利用补码作减法,判断余数符号即可
- □余数为负数时,恢复余数的方法?
  - ■即将余数加除数,恢复成原来的值
- □求下一位商,必须将余数左移一位,再与除数比较,再计算当前位商(或者恢复),余数再移位,再比较,如此反复,直到获得商所需要的位数为止。


# 例子: 用恢复余数法求x÷y

例1 x=0.1001, y=0.1011, 用恢复余数法求x÷y。

解:  $[x]_{i}$ =0.1001

 $[y]_{\nmid h} = 0.1011, \quad [-y]_{\nmid h} = 1.0101$ 

#### [x]补=0.1001, [y]补=0.1011, [-y]补=1.0101



### 不恢复余数法(加减交替法)

- □恢复余数法存在的问题?
  - ■由于需要进行恢复余数操作,除法操作过程的步数不确定,故运算时间不固定,影响除法速度,控制也复杂。实际应用通常采用不恢复余数乘法。
- □不恢复余数法(加减交替法):
  - ■步数固定,控制简单。

# 不恢复余数法(加减交替法)

- □设某次余数为R<sub>i</sub>,求下位商需要将R<sub>i</sub>左移一位,然后减去除数进行比较,此过程可表为
  - 2R<sub>i</sub>-Y (<==>左移,减Y)
- □当结果小于o时商上o。此时,为获得下一位商需要恢复余数,左移一位,减Y比较三步操作,即

 $(2R_i-Y) + Y = 2R_i$ ;//恢复  $2*2R_i-Y = 4R_i-Y$ ;//左移后再减  $= 2*(2R_i-Y) + Y$  (<==>继续左移,加Y)

□结论:第i步除数的余数 $R_{i=2}R_{i-1}$ -y若为负,要求得下一步的新余数 $R_{i+1}$ ,不必恢复余数,只要将 $R_{i}$ 继续左移一位(乘2)再加上y即得 $R_{i+1}$ ,然后再由 $R_{i+1}$ 的正负决定上商值。


#### 不恢复余数法(加减交替法)

□加减交替法的规则是: 当余数为正时,商"1",余数左移一位,减除数;当余数为负时,商"o",余数左移一位,加除数。

#### <mark>奇位 说明</mark> 当余数为正时,商**"1**",余数左移一位,减除数; 被除数/余数 商 上商位 当余数为负时,商"0",余数左移一位,加除数 00.1001 $+[-Y]_{\lambda}$ 11.0101 减Y比较 11.1110 0 R<sub>0</sub> < 0 商上 0 **11.1100** 左移一位 加Y比较 +[Y]\* 00.1011 R<sub>1</sub>>0,商上1 0.1 00.0111 左移一位,减Y比较 **—** 00.1110 +[-Y]\*\ 11.0101 R<sub>2</sub>>0,商上1 0.11 00.0011 左移一位,减Y比较 **— 00.0110** +[-Y]补 11.0101 R3<0 商上0 11.1011 0.110 左移一位,加Y比较 **11.0110** $+[Y]_{\stackrel{*}{\not}}$ 00.1011 00.0001 0.1101 R<sub>4</sub>>0,商上1

 $q=x \div y=0.1101$ ,余数  $r=2^{-4}xr_4$ 

#### 原码不恢复余数除法逻辑结构(略/不要求)



例子: (略)

- □用原码不恢复余数法计算[X]<sub>h</sub>÷[Y]<sub>h</sub>。
  (1) X = 0.10101,Y = 0.11011
  - 解:  $[-Y]_{i}=1.00101$



#### X = 0.10101, Y = 0.11011, [-Y]?= 1.00101



被除数/余数 上商位 商 00.10101  $+[-Y]_{\stackrel{*}{>}} 11.00101$ 11.11010 0 **—** 11.10100  $+[Y]_{\stackrel{?}{\not=}} 00.11011$ 0.1 00.01111 00.11110 +[-Y]\*\ 11.00101 0.11 00.00011 **—** 00.00110 +[-Y]<sub>补 11.00101</sub> 11.01011 0.110 **10.10110**  $+[Y]_{\stackrel{?}{\not=}} 00.11011$ 11.10001 0.1100

减Y比较

R<sub>0</sub> < 0 商上 0 左移一位加Y比较

R<sub>1</sub>>0, 商上1 左移一位,减Y比较

 $R_2>0$ ,商上1 左移一位,减Y比较

R3<0 商上O 左移一位,加Y比较

R<sub>4</sub><0, 商上0 左移一位,加Y比较

R<sub>5</sub><0 商上O

11.00010 +[Y]<sub>补 00.11011</sub>

0.11000 11. 11101

# 补码一位除法(略/了解)

- □ 和补码加、减、乘法一样,补码除法也是符号位与数值位一起参加运算,商的符号位与数位由统一的算法求得。
- □补码加减交替法算法

在补码一位除法中也必须比较被除数(余数)和除数的大小, 并根据比较的结果上商。另外,为了避免溢出,商的绝对值不 能大于1,即被除数的绝对值一定要小于除数的绝对值。

- □补码加减交替法的**算法规则**如下:
  - ■1) 求第一位商要判断两个数符号的同异,被除数与除数同号,被除数减除数;被除数与除数异号,被除数加除数。
  - ■2)余数左移一位,上商,余数与除数同号,商1,下次减除数,求下一位商;余数与除数异号,商0,下次加除数,求下位商;
  - ■3) 重复步骤(2),包括符号位在内,共做n+1步。
  - ■4)修正余数

# 并行除法器

- □可控制加/减法(CAS)单元
  - ■用于并行除法流水逻辑阵列中,它有四个输出端和四个输入端。当输入线P=0时,CAS作加法运算;当P=1时,CAS作 减法运算。

 $S_i=A_i\oplus (B_i\oplus P)\oplus C_i$   $C_{i+1}=(A_i+C_i)(B_i\oplus P)+A_iC_i$  (2.32) 当 P=0时,方程式(2.32)就是 P=00一位全加器(FA)的公式:

$$S_i=A_i \oplus B_i \oplus C_i$$
 $C_{i+1}=A_iB_i+B_iC_i+A_iC_i$ 
当  $P=1$ 时。则得求差公式:
 $S_i=A_i \oplus \overline{B}_i \oplus C_i$ 
 $C_{i+1}=A_i\overline{B}_i+\overline{B}_iC_i+A_iC_i$  (2.41)
其中  $B_i=B_i \oplus 1$ .




图2.9 不恢复余数阵列除法器逻辑结构图

# 并行除法器

方程式(2.32)加以变换,可得如下形式:

$$S_{i} = A_{i} \oplus (B_{i} \oplus P) \oplus C_{i}$$


$$= A_{i}B_{i}C_{i}P + A_{i}C_{i}$$


$$= A_{i}B_{i}P + A_{i}B_{i}P + B_{i}C_{i}P + B_{i}C_{i}P + A_{i}C_{i}$$

$$= A_{i}B_{i}P + A_{i}B_{i}P + A_{i}B_{i}P + B_{i}C_{i}P + A_{i}C_{i}$$

在这两个表达式中,每一个都能用一个三级组合逻辑电路(包括反向器)来实现。因此每一个基本的CAS单元的延迟时间为3T单元。

#### 5位除5位原码阵列除法器





□对不恢复余数阵列除法器来说,在进行运算时,沿着每一行都有进位(或借位)传播,同时所有行在它们的进位链上都是串行连接。而每个CAS单元的延迟时间为3T单元,因此,对一个2n位除以n位的不恢复余数阵列除法器来说,单元的数量为(n+1)²,考虑最大情况下的信号延迟,其除法执行时间为,

 $t_d = 3(n+1)^2T$  (2.34), 其中n为尾数位数。

#### 例子

□ [例20/23] x = 0.101001, y = 0.111, 求  $x \div y$ 。 [解:] [-y]补=1.001

```
0.1 0 1 0 0 1
   第一步做减法
                               1.0 0 1
                     +[-y]<sub>*\</sub>
余数为负,商上0,下一步做加法 1.110001 <0
                                                     q_{\theta} = 0
    除数右移1位加, +2<sup>-1</sup>[y]<sub>补</sub>
                               0.0 1 1 1
余数为正,商上1,下一步做减法
                                0.0 0 1 1 0 1
                                                      q_1 = 1
                                             >0
    除数右移2位加, +2-2[-y]**
                               1.1 1 0 0 1
余数为负,商上0,下一步做加法 1.111111
                                             <0
                                                      q_2 = 0
    除数右移1位加, +2-3[y]**
                                0.000111
                     余数为正 0.000110
                                                      q_3 = 1
                                             >0
                      商 q = q_0 \cdot q_1 q_2 q_3 = 0.101
故得,
                      余数 r = (0.00r_3r_4r_5r_6) = 0.000110
```

# 例子另解(余数左移):

□ [例20] x=0.101001, y=0.111, 求  $x \div y$ 。 [解:] [-y]补=1.001

$$0.1\ 0\ 1\ 0\ 0\ 1$$
 $+[-y]_{\uparrow \downarrow}$   $1.0\ 0\ 1$ 
 $+[-y]_{\uparrow \downarrow}$   $0.1\ 1\ 1\ 0\ 0\ 0\ 1$ 
 $+[y]_{\uparrow \downarrow}$   $0.1\ 1\ 1$ 
 $+[-y]_{\uparrow \downarrow}$   $0.0\ 1\ 1\ 0\ 1$ 
 $+[-y]_{\uparrow \downarrow}$   $0.0\ 1\ 1\ 0\ 1$ 
 $+[-y]_{\uparrow \downarrow}$   $0.1\ 1\ 0$ 
 $+[-y]_{\uparrow \downarrow}$   $0.1\ 1\ 0$ 

故得,

结论:余数左移等价于商右移。



例: x=0.1001, y=0.1011, 用恢复余数法和不恢复余数法求x÷ y

解: [y]<sub>补</sub>=00.1011 [-y]<sub>补</sub>=11.0101

不恢复余数法:被除数/余数	商	说明
00.1001 +[-y] <sub>补</sub> 11.0101	00000	
11.1110 11.1100 +[y]* 00.1011	00000	上 <b>0</b> 左移
00.0111 00.1110 +[-y]* 11.0101	000 <mark>01</mark> 00 <b>01</b> 0	上1 左移
00.0011 00.0110 +[-y]* 11.0101	00011 00110	上1 左移
11.1011 11.0110 +[y] <sup>*</sup> 00.1011	00110 01100	上0 左移
00.0001	01101	上1

所以: [商]<sub>原</sub>=0.1101,[余数]<sub>原</sub>=0.0001× 2<sup>-4</sup>

# 作业

□8(1),原码阵列除法(采用不恢复余数法计算)

# 主要内容

- □2.1 数据与文字的表示方法
- □2.2 定点加法、减法运算
- □2.3 定点乘法运算
- □2.4 定点除法运算
- □2.5 定点运算器的组成
- □2.6 浮点运算和浮点运算器

# 定点运算器的组成

- □由一位全加器(FA)构成的行波进位加法器,它可以实现补码数的加法运算和减法运算。
  - ■存在不足:
  - ■1)由于串行进位,运算时间很长。
  - ■2)就行波进位加法器本身来说,它只能完成加法和减法两种操作而不能完成逻辑操作。
- □多功能算术/逻辑运算单元(ALU),不仅具有多种算术运算和逻辑运算的功能,而且具有先行进位逻辑,从而能实现高速运算。

#### 基本思想

- $\Box$ 一位全加器的逻辑表达式为 $F_i = A_i \oplus B_i \oplus C_i$ 
  - $C_{i+1} = A_i B_i + B_i C_i + C_i A_i$
- □ 将A<sub>i</sub>和B<sub>i</sub>先组合成由控制 参数S<sub>0</sub>,S<sub>1</sub>,S<sub>2</sub>,S<sub>3</sub>控制的组合函数X<sub>i</sub>和Y<sub>i</sub>,然后再将X<sub>i</sub>,Y<sub>i</sub>和下一位进位数C<sub>i</sub>通过全加器进行全加。这样,不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。




图2.10 ALU的逻辑结构原理框图

- □一位算术/逻辑运算单元的逻辑表达式为  $F_i = X_i \oplus Y_i \oplus C_{n+i}$   $C_{n+i+1} = X_i Y_i + Y_i C_{n+i} + C_{n+i} X_i$
- □上式中进位下标用**n**+*i*代替原来一位全加器中的*i*。 *i*代表集成在一片电路上的ALU的二进制位数。对于4位一片的ALU,i=0,1,2,3。n代表若干片ALU组成更大字长的运算器时每片电路的进位输入,例如当4片组成16位字长的运算器时,n=0,4,8,12。

#### □逻辑表达式

控制参数 $S_0$ , $S_1$  控制输入 $A_i$ ,产生Y;  $S_2$ , $S_3$  控制输入 $B_i$ ,产生X。其中Yi是受 $S_0$ , $S_1$ 控制的 $A_i$ 和 $B_i$ 的组合函数,而 $X_i$ 是受 $S_2$ , $S_3$ 控制的 $A_i$ 和 $B_i$ 组合函数,其函数关系如表2.4所示。


表2.4 X<sub>i</sub>,Y<sub>i</sub>与控制参数和输入量的关系


S <sub>o</sub> S <sub>1</sub>	$\mathbf{Y_i}$	$S_2 S_3$	$\mathbf{X}_{\mathbf{i}}$
0 0 0 1	$\bar{\mathbf{A}}_{\mathbf{i}}$	0 0	$\frac{1}{\Lambda + R}$
1 0	$\frac{\mathbf{A_i}\mathbf{B_i}}{\mathbf{A_i}\mathbf{B_i}}$	0 1 1 0	$\begin{array}{c} \underline{\mathbf{A}}_{\mathbf{i}} + \mathbf{B}_{\mathbf{i}} \\ \overline{\mathbf{A}}_{\mathbf{i}} + \mathbf{B}_{\mathbf{i}} \end{array}$
1 1	0	1 1	$oldsymbol{ar{A}_i}$

根据上面所列的函数关系,即可列出 $X_i$ 和 $Y_i$ 的逻辑表达式  $X_i = \overline{S_2S_3} + \overline{S_2S_3}$   $(\overline{A_i} + \overline{B_i}) + S_2\overline{S_3}$   $(\overline{A_i} + \overline{S_0S_1A_i} + \overline{S_0S_1A_iB_i} + \overline{S_0S_1A_iB_i})$ 

□化简并代入前面的求和与进位表达式,可得ALU的某一位逻辑表达式如  $X_i = S_3 A_i B_i + S_2 A_i \overline{B}_i$   $Y_i = A_i + S_0 B_i + S_1 B_i$  $F_i = Y_i \oplus X_i \oplus C_{n+i}$   $C_{n+i+1} = Y_i + X_i C_{n+i}$  (2.36) 4位之间采用先行进位公式,每一位的进位公式可递推如下: 第o位向第1位的进位公式为  $C_{n+1} = Y_0 + X_0 C_n$  其中 $C_n$ 是向第O位(末位)的进位。 第1位向第2位的进位公式为  $C_{n+2} = Y_1 + X_1 C_{n+1} = Y_1 + Y_0 X_1 + X_0 X_1 C_n$ 第2位向第3位的进位公式为  $C_{n+2} = Y_2 + X_2 C_{n+2} = Y_2 + Y_1 X_1 + Y_0 X_1 X_2 + X_0 X_1 X_2 C_n$ 第3位的进位输出(即整个4位运算进位输出)公式为  $C_{n+4} = Y_3 + X_3 C_{n+3} = Y_3 + Y_2 X_3 + Y_1 X_2 X_3 + Y_0 X_1 X_2 X_3 + X_0 X_1 X_2 X_3 C_n$  $G = Y_3 + Y_2 X_3 + Y_1 X_2 X_3 + Y_0 X_1 X_2 X_3$  $P = X_0 X_1 X_2 X_3$ 则  $C_{n+4} = G + PC_n$ 

优点: 第0位的进位输入C<sub>n</sub>可以直接传送到最高位上去,因而可以 实现高速运算。





SN74181 逻辑电路


- □用正逻辑表示的4位算术/逻辑运算单元(ALU)
- □算术逻辑运算的实现

以上演示图中除了 $S_0$ - $S_3$ 四个控制端外,还有一个控制端M,它使用来控制ALU是进行算术运算还是进行逻辑运算的。


当M=0时,M对进位信号没有任何影响。此时F不仅与本位的被操作数Y和操作数X有关,而且与本位的进位输出,即C有关,因此M=0时,进行**算术操作**。

当M=1时,封锁了各位的进位输出,即C=0,因此各位的运算结果F仅与Y和X有关,故M=1时,进行逻辑操作。

图2.11(b)是负逻辑和正逻辑操作数方式的74181ALU方框图。 器件执行的正逻辑输入/输出方式的一组算术运算和逻辑操作与 负逻辑输入/输出方式的一组算术运算和逻辑操作是等效的。



- □用4片74181电路可以组成16位的ALU, 片内先行进位快速处理, 片间进位还是逐片串行传递。
- □74182是16位组内先行进位,组间也先行进位。



#### □两级先行进位的ALU逻辑公式(了解)

74181ALU设置了P和G两个本组先行进位输出端。如果将四片74181的P,G输出端送入到74182先行进位部件(CLA),又可实现第二级的先行进位,即组与组之间的先行进位。

假设4片(组)74181的先行进位输出依次为

P<sub>o</sub>,G<sub>o</sub>,G<sub>1</sub>P<sub>1</sub>,P<sub>2</sub>,G<sub>2</sub>,P<sub>3</sub>,G<sub>3</sub>,那么参考式(2.37)的进位逻辑表达式, 先行进位部件74182CLA所提供的进位逻辑关系如下:

$$C_{n+x} = G_0 + P_0 C_n$$

$$C_{n+y} = G_1 + P_1 C_{n+x} = G_1 + G_0 P_1 + P_0 P_1 C_n$$

$$C_{n+z} = G_2 + P_2 C_{n+y} = G_2 + G_1 P_2 + G_0 P_1 P_2 + P_0 P_1 P_2 C_n$$

$$C_{n+4} = G_3 + P_3 C_{n+z} = G_3 + G_2 P_3 + G_1 P_1 P_2 + G_0 P_1 P_2 P_3 + P_0 P_1 P_2 P_3 C_n$$

$$= G^* + P^* C_n$$

其中  $P^* = P_0 P_1 P_2 P_3$  $G^* = G_3 + G_2 P_3 + G_1 P_1 P_2 + G_0 P_1 P_2 P_3$ 

根据以上表达式,用TTL器件实现的成组先行进位部件74182的逻辑电路图如图所示其中G\*称为成组进位发生输出,P\*称为成组进位传送输出。




图2.12 成组先行进位部件CLA的逻辑电路图

$$\begin{split} &C_{n+|x} = G_0 + P_0 C_n \\ &C_{n+|y} = G_1 + P_1 C_{n+|x} = G_1 + G_0 P_1 + P_0 P_1 C_n \\ &C_{n+|y} = G_2 + P_2 C_{n+|y} = G_2 + G_1 P_2 + G_0 P_1 P_2 + P_0 P_1 P_2 C_n \\ &C_{n+|y} = G_3 + P_3 C_{n+|y} = G_3 + G_2 P_3 + G_1 P_1 P_2 + G_0 P_1 P_2 P_3 + P_0 P_1 P_2 P_3 C_n \end{split}$$


#### 2.5.3 内部总线

- □由于计算机内部的主要工作过程是信息传送和处理的过程,机器内部各部件之间的数据传送非常频繁。
- □为了减少内部的传送线并便于控制,通常将一些寄存器 之间数据传送的通路加以归并,组成总线结构,使不同来 源的信息在此传输线上分时传送。
- □根据总线所在位置,总线分为内部总线和外部总线两类。内部总线是指CPU内各部件的连线,而外部总线是指系统总线,又分为存储总线和I/O总线,即CPU与存储器、I/O系统之间的连线。
- □按总线的逻辑结构来说,总线可分为单向传送总线和双向传送总线。所谓**单向总线**,就是信息只能向一个方向传送。所谓**双向总线**,就是信息可以分两个方向传送,既可以发送数据,也可以接收数据。

#### 2.5.4 定点运算器的基本结构


□运算器包括ALU\阵列乘除器\寄存器\多路开关\三 态缓冲器\数据总线等逻辑部件。

1. AND gate (c = a . b)




а	b	c = a . b
0	0	0
0	1	0
1	0	0
1	1	1

2. OR gate (c = a + b)




а	b	c = a + b
0	0	0
0	1	1
1	0	1
1	1	1

3. Inverter (c = a)




а	c = a
0	1
1	0


4. Multiplexor (if d = = 0, c = a; else c = b)




d	С
0	а
1	b

# 多路选择电路






#### 单总线结构的运算器



(a) 单总线结构的运算器

- □由于所有部件都接到同一总线上,所以数据可以在任何两个寄存器之间,或者在任一个寄存器和ALU之间传送。在同一时间内,只能有一个操作数放在单总线上。为了把两个操作数输入到ALU,需要分两次来做,而且还需要A,B两个缓冲寄存器。
- □主要特点是控制电路比较简单,操作速度较慢。


#### 双总线结构的运算器



(b) 双总线结构的运算器

- □控制要分两步完成:
  - 1.在ALU的两个输入端输入操作数,结果送入缓冲寄存器;
  - 2.把结果送入目的寄存器。

# 三总线结构的运算器



(c) 三总线结构的运算器

□三总线结构中,ALU的两个输入端分别由两条总线供给,而 ALU的输出则与第三条总线相连。

#### 主要内容

- □2.1 数据与文字的表示方法
- □2.2 定点加法、减法运算
- □2.3 定点乘法运算
- □2.4 定点除法运算
- □2.5 定点运算器的组成
- □2.6 浮点运算和浮点运算器

## 浮点加减法运算

□设有两个浮点数 x和 y,它们分别为

$$x = 2Ex · Mx$$

$$y = 2Ey · My$$

其中 $E_x$ 和 $E_y$ 分别为数 x 和 y 的<mark>阶码,  $M_x$  和  $M_y$  为数 x 和 y 的尾数。</mark>

□计算X+Y=?

求解:

如: 
$$E_x = E_y$$
  $S = 2^{E_x} \times (M_x + M_y)$ 

如: $E_x \neq E_v$  ?????

## 对阶

- □对阶(使得小数部分可以按位权值按位相加)
- □大阶对小阶还是小阶对大阶???

$$2^{10}*(0.11000)+2^{8}*(0.00110)$$

小阶对大阶 2<sup>8</sup>\*(0.00110)--→2<sup>10</sup>\*(0.00001)

□对阶过程应该是小阶对大阶,尾数右移

## 运算结果规格化

- □210\*(0.11000) 也可表示为 211\*(0.01100)
- □同一个浮点数的编码唯一,为提高精度,尾数不为零的时,要求其绝对值大于1/2,即尾数最高有效位为1,否则要以修改阶码的方式同时左右移小数点,使其变成这一要求的表示形式,这个过程称为浮点数的规格化。
- □将运算结果右移以实现规格化表示称为向右规格化,将运算结果左移以实现规格化表示称为向左规格化。
- □Tips: 绝对值大于1,向左破坏了规格化。此时将运算结果右移以实现规格化表示,称为向右规格化。当尾数不是1.M时需向左规格化。


## 规格化形式

- □规格化数形式 o.1XXXX -o.1XXXX
- □补码规格化形式 **00.1XXXX 11.0XXXX**
- 符号位和小数点后的第一位不等,则是规格化数
- □补码非规格化数 oo.oXXXX 11.1XXXX 符号位和小数点后的第一位相等,则向左规格化
- □补码非规格化数 01.XXXXX 10.XXXXX (两个符号位不等,称溢出,表明尾数求和绝对值大于1,向左破坏了规格化,将尾数运算结果右移,向右规格化。)

#### 规格化规则小结

- □运算结果产生溢出时,必须进行右归
  - ■如变形补码结果出现10.XX或者01.XXX
- □如运算结果出现o.oXXX或1.1XX必须左归
- □左归时最低数据有效位补o
- □右归时连同符号位一起右移
- □左归时,阶码作减法,右归时,阶码作加法

## 舍入处理



右规后低位部分丢失了一位, 这会对数产生一定的误差。


#### 0舍1入法

如被丢的最高数位为O, 含去, 如为1,则将尾数末位加一。

截去法 "恒置1"法

#### 溢出处理

- □尾数上溢 右归
- □尾数下溢 右归,尾数的最低有效位从尾数域右端流出,要进行舍入处理。
- □阶码正上溢 |X|→∞
- □阶码负上溢 |X|→o



A—最大正数 a—最小正数 B—最小负数 b—最大负数

## 浮点数加减法五个基本步骤


两浮点数进行加法和减法的运算规则是

 $x \pm y = (M_x 2^{E_x - E_y} \pm M_y) 2^{E_y}, E_x < = E_y (2.39)$ 

□尾数求和

□对阶

- □规格化(左规,右规)
- □舍入(截去、o舍1入)
- □检查溢出



#### 例 子28//25

设  $x = 2^{010} \times 0.11011011$ ,  $y = 2^{100} \times (-0.10101100)$ , 求 x + y。

[解:]将x,y转换成浮点数据格式

$$[x]_{\text{p}} = 00 \ 010, \qquad 00.11011011$$
  
 $[y]_{\text{p}} = 00 \ 100, \qquad 11.01010100$ 

<1> 求阶差并对阶

 $\triangle E = E_x - E_y = [E_x]_{\uparrow\uparrow} + [-E_y]_{\uparrow\uparrow} = 00 \text{ 010} + 11 \text{ 100} = 11 \text{ 110}$  即 $\triangle E$ 为-2, x的阶码小,应使 $M_x$ 右移两位, $E_x$ 加2,

$$[x]_{\text{12}} = 00\ 100,\ 00.00110110(11)$$

其中(11)表示 $M_x$ 右移2位后移出的最低两位数。

<2> 尾数求和

11. 1 0 0 0 1 0 1 0 (11)

## 例续

11. 1 0 0 0 1 0 1 0 (11)

#### <3>规格化处理

尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为1.000101(10),阶码为 00 011。

#### <4>舍入处理

采用o舍1入法处理,则有

11.00010101 +

11.00010110

#### <5>判溢出

阶码符号位为oo,不溢出,故得最终结果为

$$x + y = 2^{011} \times (-0.11101010)$$

口设有两个浮点数 x和 y:  $x = \mathbf{2}^E x \cdot M_x$   $y = \mathbf{2}^E y \cdot M_y$ 

浮点乘法运算的规则是

$$X \times y = 2^{(E_X + E_Y)} \cdot (M_X \times M_y)$$
 (2.40)

□(1) 阶码相加

阶码相加可能产生溢出,若产生溢出,则给出溢出指示,计算机进行溢出处理。

□(2) 尾数相乘

尾数部分相乘可得积的尾数,尾数相乘可按定点乘法运算的方法进行运算。

□(3) 结果规格化

当运算结果需要进行规格化操作时,可按浮点加/减法运算规格化方式处理,舍入方式也与加/减法方式中的相同。

□(1) 浮点数的阶码运算

移码的定义为

$$[x]_{8} = 2^{n} + x \qquad 2^{n} > x \ge -2^{n}$$

按此定义,则有

$$[x]_{8} + [y]_{8} = 2^{n} + x + 2^{n} + y$$

$$= 2^{n} + (2^{n} + (x + y))$$

$$= 2^{n} + [x + y]_{8}$$

□即直接用移码实现求阶码之和时,结果的最高位多加了个1,要得到正确的移码形式结果,必须对结果的符号再执行一次求反。

- □混合使用移码和补码时,考虑到移码和补码的关系:对同一个数值,其数值位完全相同,而符号位正好完全相反。而[y]<sub>补</sub>的定义为[y]<sub>补</sub>=2<sup>n+1</sup>+y,
- 则求阶码和:  $[x]_8 + [y]_4 = 2^n + x + 2^{n+1} + y$ =  $2^{n+1} + (2^n + (x + y))$
- □表明执行阶码加减时,对加数或减数 *y*来说,应送移码符号位正常值的反码。
- □如果阶码运算的结果溢出,上述条件则不成立。

- □(2) 尾数处理
- □浮点加减法对结果的规格化及舍入处理也适用于浮点乘除法。**截断法**,舍入法,恒置1法。
- □舍入法规则:

当丢失的各位均为o时,不必舍入;

当丢失的最高位为o时,以下各位不全为o时,或者丢失的最高位为1,以下各位均为o时,则舍去丢失位上的值;

当丢失的最高位为1,以下各位不全为o时,则执行 在尾数最低位入1的修正操作。

## 例 子28(3rd) - 略

口设有浮点数  $x = 2^{-5} \times 0.0110011$ ,  $y = 2^{3} \times (-0.1110010)$ , 阶码用4位移码表示,尾数(含符号位)用8位补码表示。求[ $x \times y$ ]<sub>浮</sub>。要求用补码完成尾数乘法运算,运算结果尾数保留高8位(含符号位),并用尾数低位字长值处理舍入操作。[**M**<sub>x</sub>]<sub>补</sub>=0.0110011,[ $M_y$ ]<sub>补</sub>=1.0001110,

 $[M_x]_{\uparrow h} = 0.0110011, [M_y]_{\uparrow h} = 1.0001110,$   $[E_x]_{18} = 00 011, [E_y]_{18} = 01 011, [E_y]_{14} = 00 011,$   $[X]_{19} = 00 011, 0.0110011, [Y]_{19} = 01 011, 1.0001110$ 

- (1) 求阶码和  $[E_x + E_y]_{8} = [E_x]_{8} + [E_y]_{4} = 00 \ 011 + 00 \ 011 = 00 \ 110, 值为 移码形式 <math>-2$ 。
- (2) 尾数乘法运算可采用补码阵列乘法器实现,即有  $[M_x]_{\stackrel{}{h}} \times [M_y]_{\stackrel{}{h}} = [0.0110011]_{\stackrel{}{h}} \times [1.0001110]_{\stackrel{}{h}} = [1.1010010,1001010]_{\stackrel{}{h}}$
- (3) 规格化处理 乘积的尾数符号位与最高数值位符号相同,不是规格化的数,需要左规,阶码变为00 101(-3), 尾数变为 1.0100101,0010100。
- (4) 舍入处理 尾数为负数,取尾数高位字长,按舍入规则,舍去低位字长,故尾数为1.0100101。

最终相乘结果为  $[x \times y]_{\text{浮}} = 00 \ 101, 1.0100101$ 其真值为  $x \times y = 2^{-3} \times (-0.1011011)$ 

# 例 子30(4nd)

口设有浮点数  $x = 2^{-5} \times 0.0110011$ ,  $y = 2^{3} \times (-0.1110010)$ , 阶码用4位补码表示, 尾数(含符号位)用8位原码表示。求[ $x \times y$ ]<sub>浮</sub>。要求用原码完成尾数乘法运算, 运算结果尾数保留高8位(含符号位),并用尾数低位字长值处理舍入操作。[**解**:]阶码采用双符号位,尾数原码采用单符号位,则有[ $M_x$ ]<sub>原</sub>=0.0110011,[ $M_y$ ]<sub>原</sub>=1.1110010,[ $E_x$ ]<sub>补</sub>=11 011, [ $E_y$ ]<sub>补</sub>=00 011,

 $[x]_{\cancel{\beta}} = 11 \ 011, \ 0.0110011, \ [y]_{\cancel{\beta}} = 00 \ 011, \ 1. \ 1110010$ 

- (1) 求阶码和  $[E_x + E_y]_{\stackrel{}{h}} = [E_x]_{\stackrel{}{h}} + [E_y]_{\stackrel{}{h}} = 11 \ 011 + 00 \ 011 = 11 \ 110, 值为 补码形式 2。$
- (2) 尾数乘法运算可采用原码阵列乘法器实现,即有  $[M_x]_{\bar{g}} \times [M_y]_{\bar{g}} = [0.0110011]_{\bar{g}} \times [1.1110010]_{\bar{g}} = [1.0101101,0110110]_{\bar{g}}$
- (3) 规格化处理 乘积不是规格化的数,需要左规,阶码变为11 101(-3), 尾数变为 1.1011010,1101100。
- (4) 舍入处理 尾数为负数,取尾数高位字长,按舍入规则,舍去低位字长,故尾数为1.1011011。

最终相乘结果为  $[x \times y]_{\text{浮}} = 11 \ 101, 1.1011011$ 其真值为  $x \times y = 2^{-3} \times (-0.1011011)$ 


## 浮点数除法运算

- 1.尾数调整
  - ■如果被除数尾数大于除数的尾数(从绝对值考虑),则将被除数尾数右移一位并相应调整阶码,由于给出运算的操作数是规格化数,一般只作一次调整便可达到要求。
- 2.阶码求差
  - ■商的阶码等于被除数的阶码减去除数的阶码,此步运算基本上获得了商的阶码。
- 3.尾数相除
  - ■以被乘数的尾数除以除数的尾数以获得商的尾数, 尾数相除与定点除法运算相同。

## 2.6.3 浮点运算流水线

- □1、提高并行性的两个渠道:
  - ■空间并行性:增加冗余部件,如增加多操作部件处理机和超标量处理机
  - ■时间并行性: 改善操作流程如: 流水线技术
- □2流水线特点:
  - 在流水线中必须是连续的任务,只有不断的提供任务才能充分发挥流水 线的效率
  - 把一个任务分解为几个有联系的子任务。每个子任务由一个专门的功能 部件实现
  - 在流水线中的每个功能部件之后都要有一个缓冲寄存器,或称为锁存器
  - 流水线中各段的时间应该尽量相等,否则将会引起"堵塞"和"断流"的现象
  - 流水线需要有装入时间和排空时间,只有当流水线完全充满时,才能充分发挥效率

#### 2.6.3 浮点运算流水线



- □过程段( $S_i$ ),高速的缓冲寄存器(L),共计K个过程段,时钟周期 $\tau$ ,过程段  $S_i$ 所需的时间为 $\tau_i$ ,缓冲寄存器的延时为 $\tau_i$ ,n个任务。
- $\Box \tau = \max\{\tau_i\} + \tau_l = \tau_m + \tau_l \qquad (2.44)$
- $\Box$ 流水处理总周期数 $T_k = k + (n-1)$  (2.45)
- □串行处理:  $T_L = n \cdot k$  (2.46)
- □加速比:  $C_k = T_{L/} T_k = (n \cdot k) / (k + (n-1))$  (2.47), 当 n > k 时,  $C_k \rightarrow k$

#### 例 子 32

- □4级流水浮点加法器,操作数检查t1=70ns/对阶 t2=60ns/相加t3=90ns/规格化时间t4=80ns。缓冲时延τ为10ns。求:
- 1) 4级流水加速比;
- 2) 若每个过程段时间都为75ns(包括缓冲寄存器时间),加速比是多少?
- □解: 1) 加法流水线时钟周期至少为 t=90+10=100ns;

串行方式,浮加时间t1+t2+t3+t4=300ns。

加速比=300/100=3

2)加速比=300/75=4

## 第二章作业汇总

- □3 (增加:条件改为IEEE 754标准,重做一遍)字长32位,其中符号位1位,阶码8位采用移码表示,,尾数23位采用补码表示。1)最大数;2)最小数;3)规格化数的范围。
- □ 5(1)(2),变形补码计算x+y。
  - 1) x=11011, y=00011
  - 2) x=11011, y=-10101
- □6(1)(2) 变形补码计算x-y。
  - 1) x=11011, y=-11111
  - 2) x=10111, y=11011

## 第二章作业汇总(续)

- □8(1) 不恢复余数法/加减交替法(除数右移/余数左移,各演算一遍)
  - 1) x=11000, y=-111111
- □9(1) 浮点数加减法
  - 1)  $x=2^{-0.11}\times0.100101$ ,  $y=2^{-0.10}\times(-0.0111110)$
- □10(1) 浮点数乘法
  - 1)  $(2^3 \times 13/16) \times [2^4 \times (-9/16)]$

## 练习

- 1)IEEE754标准中32为浮点数采用符号位1位,阶码8位
  - ,尾数23位,所能表示的最大规格化正数是()
- A.  $+(2-2^{-23}) \times 2^{+127}$  B.  $+(1-2^{-23}) \times 2^{+127}$
- C.  $+(2-2^{-23}) \times 2^{+255}$  D.  $+(1-2^{-23}) \times 2^{+255}$
- 2)在机器数中, ( )的零的表示形式是唯一的。
- A. 原码 B.补码 C.反码 D.原码和反码
- 3)下列字符码包含了奇偶校验位,没有数据错误,采用 偶校验的字符码是()
- A. 11001011 B. 11010110 C. 11000001 D.11001001