Taller semana 12: FFT y sistemas de modulación

Avance del Proyecto Grupal 1

Santiago Brenes Torres • Kevin Antonio Carranza Blanco
Luis David Delgado Jiménez • Gretchell Roxana Ochoa Quintero

Escuela de Ingeniería en Computadores, Instituto Tecnológico de Costa Rica
CE1110 — Análisis de Señales Mixtas

30 de octubre de 2026

1 Introducción

El taller pide tres cosas sobre el mismo sistema del Proyecto 1: prototipar en alto nivel las frecuencias con las que se va a trabajar, generar en el microcontrolador el emisor de esas señales, y definir con diagramas cómo se va a validar lo que el receptor recibe. No es un ejercicio aparte: lo que aquí se decide es el banco de pruebas con el que después se va a medir el sistema distribuido de reducción de ruido.

El montaje tiene dos placas. Una Raspberry Pi Pico hace de emisor y sintetiza por PWM, con un filtro RC a la salida, tres modos de señal; una Pico W hace de nodo 1 y las captura por su ADC, las transforma por bloques y reporta lo que midió. Los tres modos no se eligieron al azar: el modo 1 es un tono de 440 Hz, el modo 2 el multitono de 440, 880 y 1320 Hz, y el modo 3 ese multitono más una interferencia de 3500 Hz con la misma relación señal a ruido del `caso_1` de la Tarea 1. Así cada modo corresponde a una prueba que el proyecto ya tenía definida, y los resultados del taller se pueden comparar directamente con los que se midieron en simulación.

Ningún número de este documento está escrito a mano en el código. Los parámetros que vienen de la Tarea 1 — frecuencia de muestreo de 16 kHz, bloques de 1024 muestras, ventana Hann y 50 % de solapamiento — se leen de `metadatos/configuraciones.json`, y los que agrega el taller — los modos del emisor, los datos del receptor y los márgenes de validación — de `taller_semana12/parametros.json`. Si en la defensa se cambia un parámetro, se cambia en el JSON y todo lo demás lo sigue.

El documento está organizado por bloques, en el orden en que se recorre la señal. La sección 2 justifica la frecuencia de muestreo y el tamaño de bloque y define la señal exacta de cada modo, que es la referencia que usan todos los demás. La sección 3 arma el sistema completo en alto nivel. La sección 4 lo baja al microcontrolador. La sección 5 define la estrategia de validación en el receptor con sus cuatro diagramas y los criterios de aceptación. La sección 6 cierra con lo que funcionó, las limitaciones y lo que cambia para el proyecto.

2 Frecuencias de trabajo

2.1 Frecuencia de muestreo y tamaño de bloque

Se conservan los parámetros de la Tarea 1: $f_s = 16\,\text{kHz}$ y bloques de $N = 1024$ muestras con ventana Hann y 50 % de solapamiento. La componente más alta que genera el emisor es la interferencia de 3500 Hz, menos de la mitad de la frecuencia de Nyquist ($f_s/2 = 8\,\text{kHz}$), así que ninguna se pliega [1] y queda margen para que el filtro de reconstrucción del emisor y el antialiasing del receptor tengan una banda de transición amplia. El script verifica esta condición con cada frecuencia del archivo de parámetros y se detiene si alguna la viola.

Con $N = 1024$ la resolución es $\Delta f = f_s/N = 15{,}625\,\text{Hz}$ y cada bloque dura $N/f_s = 64\,\text{ms}$. Los tonos útiles están separados 440 Hz, unos 28 bins, de modo que se distinguen con holgura aun con el lóbulo principal de la ventana Hann, que ocupa 4 bins. Que N sea potencia de dos permite usar la FFT radix-2 de la Tarea 1 [2] sin rellenar con ceros.

Los dos microcontroladores admiten esta f_s. El ADC de la Pico W (RP2040, 12 bits) muestrea hasta 500 kS/s [3], así que 16 kS/s usa una fracción pequeña de su capacidad. En el emisor, la portadora PWM de 8 bits (tope 255) oscila a $125\,\text{MHz}/256 \approx 488\,\text{kHz}$, unas 30 veces la frecuencia de muestreo y unas 140 veces la componente más alta, lo que facilita separarla con un filtro RC. El reloj de muestreo sale de otra rebanada PWM con divisor 2,5, que el divisor fraccionario de 8 bits enteros y 4 fraccionarios representa sin error [3]: $125\,\text{MHz}/(2{,}5 \cdot 16\,\text{kHz}) = 3125$ y $133\,\text{MHz}/(2{,}5 \cdot 16\,\text{kHz}) = 3325$ son enteros, así que el tope $3125 - 1$ (o $3325 - 1$) da 16 kHz exactos con cualquiera de los dos relojes.

2.2 Modos del emisor

El cuadro 5 resume los tres modos. Las amplitudes relativas son las de la Tarea 1. La salida se escala por $0{,}8/\sum_i A_i$, que es lo mismo que calcula el emisor: si todas las componentes coincidieran en su pico la suma valdría exactamente 0,8 del rango del PWM, y así nunca satura. Como en el emisor todos los acumuladores de fase arrancan en cero, la referencia de Python también usa fase cero en todas las componentes. Esta referencia es `senal_del_modo()` y la usan los bloques B, C y D.

Cuadro 1: Modos del emisor. $k = f/\Delta f$ es la posición en bins con $N = 1024$. Amplitud de salida = amplitud relativa × escala.

Modo	Uso	f (Hz)	Amp. relativa	Amp. de salida	k	¿Bin exacto?
1	prueba P1	440	1,00	0,800	28,16	no
2	prueba P2	440	1,00	0,432	28,16	no
		880	0,55	0,238	56,32	no
		1320	0,30	0,130	84,48	no
3	caso_1	440	1,00	0,287	28,16	no
		880	0,55	0,158	56,32	no
		1320	0,30	0,086	84,48	no
	(interferencia)	3500	0,9373	0,269	224,00	sí

Ningún tono útil cae en un bin exacto. Un bloque de 1024 muestras no contiene un número entero de periodos de estas componentes, y al repetirlo la FFT ve un salto en los bordes que reparte la energía en muchos bins (fuga espectral) [4]. Con ventana rectangular los lóbulos laterales empiezan en $-13\,\text{dB}$ y caen despacio, así que la fuga de 440 Hz taparía los tonos más débiles. La ventana Hann lleva la señal a cero en los bordes: su primer lóbulo lateral está en $-31\,\text{dB}$ y los siguientes caen 18 dB por octava. A cambio, el lóbulo principal se ensancha a 4 bins y el pico puede perder hasta 1,4 dB cuando el tono cae entre dos bins [4]. Con la separación de 28 bins entre tonos, ese costo no afecta. La interferencia de 3500 Hz cae exactamente en el bin 224.

SNR del modo 3. Las componentes tienen frecuencias distintas y son ortogonales, así que la potencia de cada una es $A^2/2$ y las potencias se suman. Los tres tonos útiles suman $P_u = (1^2 + 0{,}55^2 + 0{,}3^2)/2 = 0{,}69625$ y la interferencia $P_r = 0{,}9373^2/2 = 0{,}43927$, de donde $\text{SNR} = 10\log_{10}(P_u/P_r) = 2{,}0004\,\text{dB}$, la misma que el `caso_1` (2 dB). La amplitud exacta sería 0,937341; el redondeo a cuatro decimales mueve la SNR menos de 0,001 dB. La escala común del emisor multiplica todas las componentes por el mismo factor y no cambia la SNR.

2.3 Espectros esperados

La figura 1 muestra el espectro de un bloque de cada modo antes y después de cuantizar a los 8 bits del PWM. Las magnitudes están corregidas por la ganancia de la ventana, así que un tono de amplitud A sale en $20\log_{10} A$ cuando cae en un bin exacto. El tono de 3500 Hz (bin 224) sale en $-11{,}40$ dB, igual a $20\log_{10} 0{,}269$. Los tonos que caen entre bins salen un poco más bajos por la pérdida de la Hann: 440 Hz (bin 28,16) pierde 0,14 dB y 1320 Hz (bin 84,48, casi a medio bin) pierde 1,3 dB.

Con un paso $\Delta = 2/2^8$ y error uniforme, la potencia del ruido de cuantización es $\Delta^2/12$ [1]. Frente a un seno de amplitud completa eso da una SNR de $6{,}02 \cdot 8 + 1{,}76 = 49{,}9$ dB. En el espectro ese ruido se reparte entre los bins: con $N = 1024$ y el ancho de banda equivalente de la ventana Hann (1,5 bins [4]), cada bin recibe $10\log_{10}(N/(2 \cdot 1{,}5)) = 25{,}3$ dB menos, y el piso por bin queda en $-75{,}3$ dB. Las curvas ideal y cuantizada coinciden en los picos; lo que cambia es el fondo lejos de los tonos, que sube de menos de -100 dB a cerca del piso teórico.

El error de cuantización no es exactamente ruido blanco. La señal es periódica (440, 880 y 1320 Hz se repiten juntas cada 400 muestras) y el error también, así que se concentra en líneas en lugar de repartirse parejo. El caso extremo es el modo 1, con un solo tono: la mediana del fondo queda en -87 dB, pero algunas líneas llegan a -61 dB. Aun así quedan casi 60 dB por debajo del tono, y en los modos 2 y 3 ninguna línea pasa de -63 dB. Un ADC ideal de 12 bits tendría un piso 24 dB más bajo, así que en principio domina la cuantización del emisor. El ADC real del RP2040 tiene menos bits efectivos que 12, y conviene medirlo en el receptor.

Esta referencia no modela el truncamiento de fase del DDS, que indexa una tabla de 256 muestras con los 8 bits altos del acumulador. Ese truncamiento agrega espurios propios que el bloque C debe medir en la salida real (sección 4). Para que la comparación muestra a muestra tenga sentido, el emisor debe pasar de $[-1, 1)$ al nivel PWM igual que `cuantizar()`: nivel $= \text{round}(128\,x) + 128$, limitado a 0–255.



Figura 1: Espectro de un bloque ($N = 1024$, ventana Hann) de cada modo del emisor, ideal y cuantizado a 8 bits. Las líneas punteadas verticales marcan las frecuencias esperadas y la horizontal, el piso teórico de cuantización por bin.

2.4 DFT frente a FFT

El cuadro 2 compara la DFT por definición (`dft()`, dos lazos explícitos) y la FFT radix-2 iterativa (`fft()`) de `src/dft_fft.py`, con un bloque del modo 3 de $N = 1024$ muestras. El tiempo es el promedio de 3 corridas de la DFT y de 50 de la FFT, en Python y en la computadora de desarrollo. Los valores absolutos dependen de la máquina; la razón entre ellos depende mucho menos. Las cifras del cuadro las escribe el mismo script en `resultados/a_dft_vs_fft.tex`, así que corresponden siempre a la última corrida.

Cuadro 2: DFT por definición frente a FFT radix-2 con $N = 1024$.

	DFT	FFT
Multiplicaciones complejas	$N^2 = 1\,048\,576$	$\frac{N}{2}\log_2 N = 5120$ [2]
Tiempo promedio	590 ms	1,41 ms
Razón medida / teórica	417 / 205	
Error máximo $\lvert X_{\mathrm{DFT}} - X_{\mathrm{FFT}}\rvert$	$4{,}0 \times 10^{-11}$	

La aceleración medida (417 veces) es cercana a la teórica ($2N/\log_2 N = 205$). No es idéntica porque el tiempo no es solo de multiplicaciones: la DFT también evalúa una exponencial compleja

por término, y la FFT resuelve cada etapa con operaciones vectoriales de NumPy. El error máximo es $4{,}0 \times 10^{-11}$ cuando el bin más grande vale 141, un error relativo cercano a $2{,}8 \times 10^{-13}$, que es redondeo de punto flotante. Las dos dan el mismo resultado. En el microcontrolador la diferencia decide si el sistema es viable: cada bloque de 64 ms exige 5120 multiplicaciones complejas con la FFT frente a más de un millón con la DFT.

3 Sistema completo en alto nivel

3.1 Arquitectura simulada

Se implemento una cadena reproducible en Python con NumPy, SciPy y las rutinas FFT, IFFT, filtrado SOS y metricas de la Tarea 1. Las frecuencias y amplitudes proceden de los JSON compartidos; las decisiones locales estan en `b_sistema/configuracion_b.json`.




Figura 2: Cadena del Bloque B. Ambos filtros reciben la misma captura adquirida ademas del diagnostico del nodo 1.

La entrada usa directamente `senal_del_modo` del bloque A sin cuantizacion. La componente limpia conserva la escala de la mezcla: nivel pico dividido por la suma de amplitudes del modo. El PWM reutiliza el cuantizador de A una sola vez, con centro digital 128 y rango de cuentas de 0 a 255. Los modos 1 y 2 contienen solo senal util; el modo 3 agrega la interferencia configurada. El PWM se aproxima por cuantizacion de 8 bits, offset de media escala y conversion a voltios; el ADC usa 12 bits y 3.3 V. Se registran los recortes de rango.

La frecuencia de corte del RC aun no esta definida. Los resultados presentes omiten ese filtro. El programa admite dos polos aislados cuando se indique una frecuencia de corte, pero no reproduce la carga entre etapas pasivas ni la conmutacion de la portadora PWM.

El nodo 1 elimina DC y promedia magnitudes FFT con Hann, bloques de 1024 muestras y 50 % de solapamiento a 16 kHz. Protege cinco bins alrededor de los tonos utiles y detecta un tono externo si supera -25 dB respecto al maximo espectral. Este diagnostico usa toda la captura y es fuera de linea. Su alcance es la interferencia tonal separada, no ruido general o superpuesto a los tonos utiles.

El nodo 2 usa un notch IIR con $Q = 20$, comprobacion de estabilidad y filtrado manual SOS. El nodo 3 aplica ganancia 0.02 en dos bins a cada lado de la interferencia, conserva simetria conjugada y reconstruye mediante FFT/IFFT, doble Hann y normalizacion por la suma de ventanas al cuadrado. El relleno de extremos permite recuperar tambien el ultimo bloque parcial. En ausencia de interferencia ambos metodos conservan la senal centrada.

3.2 Resultados por modo

Se usan capturas de 32768 muestras y se excluyen dos bloques de cada extremo para evaluar ambos metodos sobre el mismo intervalo. No se corrigen fase ni ganancia de las salidas. La referencia limpia

precede la cadena fisica; por ello el error incluye cuantizacion y distorsion de los filtros. E_u representa la fraccion de energia espectral conservada en las bandas utiles, no joules. La SNR de entrada es aproximadamente 48.11, 43.98 y 2.00 dB para los modos 1, 2 y 3.

Modo	Metodo	MSE	SNR sal.	ΔSNR	E_u	Aten.
1	temporal	4.94e-06	48.11	-0.00	1.0000	–
1	espectral	4.94e-06	48.11	-0.00	1.0000	–
2	temporal	5.21e-06	43.98	-0.00	0.9986	–
2	espectral	5.21e-06	43.98	-0.00	0.9986	–
3	temporal	1.28e-05	36.51	34.51	1.0013	56.43
3	espectral	1.97e-05	34.63	32.64	1.0014	33.92

Cuadro 3: Metricas locales de B. SNR y atenuacion en dB; MSE en amplitud normalizada al cuadrado. La atenuacion no aplica sin interferencia detectada.




Figura 3: Modo 1: tono util y salidas sin rechazo innecesario.




Figura 4: Modo 2: preservacion del conjunto de tonos utiles.




Figura 5: Modo 3: reduccion de la interferencia tonal por ambos metodos.

Los modos 1 y 2 conservan aproximadamente el 100 % de la energia util. En el modo 3 la mejora de SNR es 34.51 dB para el IIR y 32.64 dB para el espectral. No hubo recortes de rango. El resultado favorece al notch para este tono aislado; no establece superioridad general ante otras clases de ruido. Los datos NPZ, CSV y JSON permiten reproducir las figuras y revisar las cifras completas.

3.3 Costo computacional anticipado

Para un bloque de N muestras y S secciones SOS, el IIR requiere $5SN$ multiplicaciones y $4SN$ sumas. En el modo 3, $S = 1$: 5120 multiplicaciones, 4096 sumas y 8220 bytes estimados con reales de cuatro bytes, incluyendo dos bloques de entrada/salida. Sin interferencia se omite el filtro.

Una FFT compleja radix-2 tiene $(N/2)\log_2 N$ mariposas. Con cuatro productos y seis sumas reales por mariposa, el par FFT/IFFT mas ventanas, mascara y acumulacion se estima en 45056 multiplicaciones, 63488 sumas y 1024 divisiones por bloque. No se descuentan giros triviales. Se presupuestan $12N$ reales (49152 bytes) para ventanas, mascara, espectro, giros, bloques, acumuladores y trabajo. Estas cuentas representan una posible implementacion embebida, no la memoria del proceso Python. El nodo 1 requiere adicionalmente su FFT, ventana, calculo de magnitudes y busqueda de candidatos; el JSON informa por separado su nucleo FFT y ventana.

La adquisicion de un bloque dura 64 ms y el avance espectral es 32 ms. Estos valores no son tiempos de computo; el IIR tiene ademas retardo de grupo dependiente de frecuencia. Se registra el tiempo Python de cada captura como referencia del entorno de ejecucion. La latencia total del prototipo incluye el diagnostico de la captura completa y no demuestra operacion en tiempo real sobre un micro.

Las pruebas locales verifican diagnostico, mejora de SNR, conservacion de energia, reconstruccion de extremos, equivalencia SOS con SciPy, cuantizacion y RC opcional. La captura ADC se conecta

ademas con el comparador de D antes de los filtros. Se extraen hasta ocho maximos locales por bloque y se exportan en el formato CSV de D. Los 63 bloques de cada modo cumplen los margenes de un bin y 3 dB; el modo 1 cumple ademas el minimo de SNR de 30 dB. El umbral de SNR no se aplica al modo 3 por su interferencia intencional. Los resultados completos quedan en `b_resultados.json`; son pruebas simuladas, no mediciones de placa. El filtro RC que C monto y midio (seccion 4) no se aplica en estos resultados: el sistema en alto nivel trabaja con la senal ideal.

4 Emisor en la Raspberry Pi Pico

El emisor genera los tres modos definidos en `parametros.json` con la Raspberry Pi Pico (RP2040). Como la Pico no tiene DAC, la señal se sintetiza digitalmente y sale por una salida PWM seguida de un filtro RC. El modo se selecciona por puerto serial y la salida se verifica con la FFT.

4.1 Criterios de diseño

Generación de la señal (DDS). Cada tono se produce con un acumulador de fase de 32 bits y una tabla de seno de 1024 puntos en Q15. En cada muestra, el acumulador avanza $\Delta\phi = f\,2^{32}/f_s$ y sus 10 bits más altos indexan la tabla. Se descartó recorrer una tabla de $N = 1024$ muestras en bucle porque 440 Hz equivale a 28.16 bins ($\Delta f = 15.625$ Hz): la tabla no cerraría un número entero de períodos y introduciría saltos en cada vuelta. Con DDS la fase es continua y las frecuencias salen exactas. La suma de tonos se calcula con aritmética entera, con amplitudes normalizadas para que el pico máximo sea 0.8 del rango (margen para no saturar):

$$a_k^{(Q15)} = \mathrm{round}\left(32767 \cdot 0.8 \cdot \frac{a_k}{\sum_j a_j}\right). \tag{1}$$

Reloj de muestreo. Una rebanada PWM sin pin de salida, con divisor 2.5 y tope $\mathrm{clk}_{sys}/(2.5\,f_s) - 1$, genera una interrupción por muestra. Con 125 MHz el tope es 3124 y la frecuencia de muestreo es exactamente 16 kHz; con 133 MHz el tope es 3324 y también resulta exacta. En esa interrupción se actualiza el ciclo de trabajo del PWM.

PWM de 8 bits. La portadora usa tope 255, es decir, $\mathrm{clk}_{sys}/256 \approx 488$ kHz a 125 MHz, más de 100 veces la frecuencia más alta de la señal (3500 Hz). Un paso de ciclo de trabajo equivale a $3.3/256 = 12.9$ mV. La relación señal a ruido de cuantización de 8 bits es de unos 50 dB para escala completa, que es el límite del emisor y se discute en la Sección 4.3.

Filtro RC. Se usan dos etapas iguales con $R = 470\ \Omega$ y $C = 10$ nF (capacitor cerámico marcado 103). Con la carga de la segunda etapa, la respuesta es

$$H(f) = \frac{1}{1 - x^2 + 3jx}, \qquad x = 2\pi f RC, \tag{2}$$

con $f_0 = 1/(2\pi RC) = 33.9$ kHz y frecuencia de corte a -3 dB de 12.7 kHz. Los criterios fueron dos: (i) pasar todos los tonos, incluida la interferencia de 3500 Hz, con pérdida menor a 0.5 dB; (ii) atenuar la portadora lo suficiente para que su rizado sea comparable a un paso del PWM. La Tabla 4 muestra que se cumplen ambos.

El rizado de portadora a la salida es de unos 10 mV de amplitud, menos de un paso del PWM.

Control por serial. El comando `MODO n` (con $n = 1, 2, 3$) cambia el modo y la Pico responde `OK n`; `CAPTURA` dispara la lectura del ADC y `INFO` informa la frecuencia de muestreo y la portadora reales.

Frecuencia	$\lvert H\rvert$ (dB)
440 Hz	-0.01
880 Hz	-0.02
1320 Hz	-0.05
3500 Hz	-0.31
488 kHz (portadora)	-46.5

Cuadro 4: Ganancia teórica del filtro RC de dos etapas.

4.2 Modos y verificación con la FFT

La Tabla 5 resume los modos. Para verificarlos se conecta la salida del RC a la entrada ADC0 (GPIO26) de la misma Pico. La lectura del ADC ocurre dentro de la interrupción de muestreo, por lo que queda sincronizada con la generación a 16 kHz exactos. La Pico envía $N = 1024$ muestras por serial y `verificar_emisor.py` calcula la FFT con ventana Hann.

Modo	Señal	Amplitudes relativas
1	440 Hz	1.0
2	$440 + 880 + 1320$ Hz	1.0/0.55/0.3
3	modo 2 + interferencia de 3500 Hz	1.0/0.55/0.3/0.9373

Cuadro 5: Modos del emisor (de `parametros.json`).

Criterios de aceptación. Un modo se considera correcto si, para cada tono esperado: (i) el pico del espectro cae a lo sumo a un bin de su posición teórica; (ii) su amplitud difiere en menos de 1.5 dB de la esperada, que incluye el filtro RC; y (iii) en el modo 3, la SNR de tonos contra interferencia difiere en menos de 1.5 dB de la esperada. La amplitud se estima sumando la energía de los ± 2 bins del lóbulo principal, de modo que no depende de que el tono caiga justo en un bin (pérdida de escalopeo de la ventana Hann). Como el PWM y el ADC comparten la referencia de 3.3 V, la amplitud esperada en cuentas del ADC es ratiométrica:

$$A_k = 2048 \cdot 0.8 \cdot \frac{a_k}{\sum_j a_j} \cdot |H(f_k)|. \tag{3}$$

Resultados esperados y medidos. La Tabla 6 compara las amplitudes esperadas con las medidas por el ADC de 12 bits. Los valores medidos se obtuvieron con una captura de 1024 muestras para cada modo, con la frecuencia de muestreo real de 16 kHz, una ventana Hann y el filtro RC de dos etapas instalado con $R = 470\ \Omega$ y $C = 10$ nF por etapa. Todas las frecuencias coincidieron con las frecuencias esperadas dentro de la resolución y los márgenes establecidos.

Los errores de amplitud se mantuvieron entre -0.03 dB y $+0.21$ dB, por debajo del margen de 1.5 dB. La SFDR medida fue de 45.0 dB, 31.2 dB y 27.4 dB para los modos 1, 2 y 3, respectivamente; por tanto, ningún tono esperado quedó confuso con componentes espurias del PWM.

4.3 Discusión

SNR del modo 3. La interferencia de 3500 Hz se atenúa 0.31 dB en el RC y los tonos útiles casi no cambian; el cálculo teórico con RC establece una SNR de tonos contra interferencia de 2.30 dB, frente a 2.00 dB sin el filtro. En la captura física se obtuvo una SNR medida de 2.14 dB, por lo que el resultado difiere únicamente 0.16 dB del valor esperado y cumple el criterio de aceptación establecido en el taller.

Modo	f (Hz)	A esperada (cuentas)	A medida (cuentas)
1	440	1637	1642
2	440	885	885
2	880	486	484
2	1320	264	264
3	440	588	589
3	880	323	327
3	1320	175	178
3	3500	531	544

Cuadro 6: Amplitud de cada tono a la salida del RC, medida con el ADC de 12 bits.

Límite del PWM de 8 bits. La cuantización del ciclo de trabajo produce espurios 46–58 dB por debajo del tono más débil en la simulación. Es suficiente para los tonos de este taller; si hiciera falta más rango dinámico, habría que aumentar los bits del PWM a costa de bajar la portadora.

Aliasing de la portadora. Si el ADC muestrea a 16 kHz, la portadora de 488.28 kHz se pliega a 7.72 kHz. Su rizado (≈ 10 mV, unas 12 cuentas) puede aparecer como una línea espuria cerca de Nyquist en la captura, aunque la señal analógica sea limpia. Con $R = 1$ kΩ y $C = 10$ nF el rizado baja a unas 3 cuentas, a costa de 1.3 dB de pérdida en 3500 Hz.

5 Estrategia de validación en el receptor

El taller pide la estrategia, no que ya funcione. Pero para que sirva de algo tiene que ser concreta: con pines, niveles, tamaños, umbrales y qué pasa cuando algo falla. Esta sección define cómo la Pico W comprueba que lo que recibe es lo que la Pico emisora mandó, y fija los criterios de aceptación *antes* de medir, como pide la sección 3.5 del enunciado del proyecto.

5.1 Cadena de señal




Figura 7: Del DDS del emisor a la decisión, con los niveles de cada etapa.

El emisor usa el 80 % del rango del PWM (`nivel_pico` = 0,8) centrado en 1,65 V, así que la señal analógica va de 0,33 a 2,97 V. En el ADC de 12 bits de la Pico W, con referencia de 3,3 V, eso corresponde a las cuentas 410 a 3686 de 4095. Quedan 0,33 V de margen en cada extremo: no hay riesgo de pasarse de 3,3 V ni de recortar la señal, y a la vez se usa el 80 % del rango del conversor, que es donde su no linealidad es menor.




Figura 6: Señal y espectro del modo 3 capturados a la salida del RC.

El filtro de reconstrucción es el que montó y midió el bloque del emisor (sección 4): dos etapas de $R = 470\,\Omega$ y $C = 10\,\text{nF}$. Sin separador entre etapas la respuesta del conjunto es

$$H(s) = \frac{1}{1 + 3RCs + (RCs)^2}, \qquad f_0 = \frac{1}{2\pi RC} = 33{,}9\ \text{kHz},$$

cuyo corte a $-3\,\text{dB}$ queda en 12,7 kHz. Con eso la portadora del PWM, que está en unos 488 kHz, se atenúa 46 dB, mientras que la componente útil más alta del banco, la interferencia de 3500 Hz del modo 3, pierde solo 0,31 dB. La diferencia de atenuación entre el tono de 440 Hz y el de 3500 Hz es de 0,31 dB, y es lo que después se tiene en cuenta al fijar el margen de amplitud.

Conviene dejar dicho algo que el diagrama marca con una nota: **ese RC es un filtro de reconstrucción, no un antialias**. Su frecuencia de corte está por encima de Nyquist, que a 16 kHz de muestreo son 8 kHz: a esa frecuencia solo atenúa 1,4 dB. Al preparar este diagrama se supuso que eso no traía consecuencias, porque el emisor es sintético y no genera nada entre 3,5 kHz y la portadora. La medición del bloque del emisor corrigió el supuesto: la portadora de 488,28 kHz, muestreada a 16 kHz, se pliega a 7,72 kHz, y su rizado de unos 10 mV aparece como una línea espuria cerca de Nyquist aunque la señal analógica sea limpia (sección 4). No estorba a la validación, porque 7,72 kHz está lejos de los cuatro tonos del banco y el criterio de SNR mínima lo detectaría si creciera, pero confirma que en el proyecto, cuando el nodo 1 tome la señal de una fuente arbitraria, va a hacer falta un antialias de verdad antes del ADC.

5.2 Captura y comparación de un bloque




Figura 8: Ciclo de un bloque en la Pico W, desde el DMA hasta la trama.

La captura va por DMA a dos búferes de 1024 muestras en *ping-pong*: mientras uno se llena, el otro se procesa. A 16 kHz un búfer tarda 64 ms en llenarse, y con el solapamiento del 50 % que usa el resto del proyecto el salto es de 512 muestras, o sea 31,25 bloques por segundo y un presupuesto de **32 ms por bloque** para quitar la continua, ventanear, transformar y armar la trama.

Si un bloque no alcanza a procesarse antes de que el siguiente esté listo, se descarta el más viejo y se incrementa un contador de sobrecarga. La regla es que **el DMA nunca se bloquea**: el ADC corre en tiempo real y detenerlo para atender un error solo convierte un problema de procesamiento en pérdida de datos.

La comparación tiene un detalle que no es obvio. Entre lo que sale del DDS y lo que entra a la FFT hay una ganancia desconocida: el nivel del PWM, la caída del RC y la escala del ADC. Por eso **los niveles no se comparan en absoluto sino en relativo**: los dos espectros se normalizan a su pico más alto y lo que se contrasta es la diferencia entre componentes. Eso vuelve la prueba inmune a la ganancia de la cadena y sensible a lo que sí interesa, que es si la forma del espectro se conservó.

5.3 Trama y detección de errores




Figura 9: Trama que el nodo 1 manda por cada bloque procesado.

La trama resuelve los tres problemas que pide el proyecto en sus requisitos 5.2 y 5.3. La **delimitación** la da el preámbulo `0xAA 0x55`, que alterna bits y es poco probable dentro de los datos; si el CRC falla, el receptor vuelve a buscar ese patrón en lugar de perder la sincronía. Los **bloques perdidos** se detectan con el número de bloque, que crece de uno en uno: un salto de n dice exactamente cuántos se perdieron, y el contador de 16 bits da la vuelta cada 35 minutos a 31,25 bloques por segundo. Los **errores de transmisión** los detecta un CRC-16 CCITT con polinomio `0x1021` sobre todo lo que va entre el preámbulo y el propio CRC, que atrapa todas las ráfagas de hasta 16 bits.

La decisión de diseño que vale la pena justificar es qué viaja como datos. El nodo 1 manda **solo los picos**, no los 513 bins del espectro. Validar necesita el bin y el nivel de cada componente, y nada más. Con cuatro picos la trama mide $8 + 4K = 24$ bytes, es decir unos $750\,\mathrm{B/s}$; mandar el espectro completo serían 1026 bytes por bloque, $32\,\mathrm{kB/s}$, cuarenta veces más tráfico para información que la comparación no usa.




Figura 10: Qué hace el receptor ante cada clase de falla.

5.4 Criterios de aceptación

Los tres márgenes están fijados en `taller_semana12/parametros.json` y cada uno sale de una cuenta, no de una estimación a ojo.

Cuadro 7: Criterios de aceptación de un bloque, fijados antes de medir.

Criterio	Valor	De dónde sale
`margen_frecuencia_bins`	1 bin	Con $\Delta f = 15{,}625\,\text{Hz}$, las frecuencias del emisor no caen justo en un bin: 440 Hz es el bin 28,16; 880 Hz el 56,32; 1320 Hz el 84,48; y 3500 Hz el 224,00. El redondeo a la rejilla ya corre el pico hasta 0,48 bins. La deriva entre los dos cristales del RP2040, de ± 30 ppm cada uno, son 0,013 bins a 3500 Hz y no pesa. Un bin cubre el redondeo más el ruido.
`margen_amplitud_db`	3,0 dB	Suma de tres efectos conocidos: la pérdida de festoneado de la ventana Hann, hasta 1,42 dB cuando un tono cae entre dos bins; la caída del RC, 0,31 dB de diferencia entre 440 y 3500 Hz; y la cuantización de 8 bits del emisor, que deja el piso 50 dB abajo y no afecta a los picos. Da 1,7 dB y se deja en 3,0.
`snr_minima_captura_db`	30,0 dB	El techo de la cadena lo ponen los 8 bits del PWM: $6{,}02 \cdot 8 + 1{,}76 = 49{,}9$ dB. El ADC de 12 bits no es el límite. Se admiten unos 20 dB de degradación por el residuo de portadora, el ruido de la placa y la no linealidad del conversor. Por debajo de 30 dB en el modo 1, que es un tono limpio, la cadena está metiendo más ruido del previsto.

El margen de amplitud de este bloque, 3 dB, es más holgado que el 1,5 dB que usa la verificación del emisor en la sección 4, y la diferencia es deliberada. Allá la medición ocurre dentro de una sola Pico, donde el PWM y el ADC comparten el mismo reloj y la misma referencia de 3,3 V, de modo que la comparación es ratiométrica y casi todo el error se cancela. Aquí la señal cruza de una placa a otra: hay dos cristales, dos referencias de tensión y un cable de por medio. Pedirle a esa medición la misma estrechez sería exigir una precisión que el montaje no tiene por qué dar.

La regla completa está implementada en `d_validacion/comparar_fft.py`, que lee los márgenes del JSON y se niega a correr si alguno quedó sin definir. El script compara pico por pico y reporta el error en bins y en decibelios de cada componente.

Esa comparación ya se ejecutó de punta a punta contra las señales que produce el sistema completo de la sección 3, cuyos picos quedan en `resultados/b_picos_modo_*.csv` con el mismo formato que define la trama. Los tres modos pasan en los 63 bloques de cada señal, con un error de cero bins en todas las componentes y diferencias de nivel por debajo de 0,01 dB. Es la cadena de validación entera funcionando; lo único que falta sustituir es el origen de los datos, que pasará de ser el sistema en alto nivel a ser la Pico W.

5.5 Qué se hace si una prueba falla

Lo que el receptor hace con cada falla está en la figura 10, pero conviene separar el diagnóstico, porque cada síntoma apunta a una etapa distinta de la cadena.

Un **pico corrido en frecuencia** más allá de un bin no se explica por la deriva de los cristales, que es dos órdenes de magnitud menor: apunta a que el reloj de muestreo del emisor o del receptor no

es el que se cree, es decir al divisor del PWM o a la configuración del ADC.

Una **diferencia de nivel** fuera de los 3 dB, si afecta solo a las componentes altas, apunta al RC: una frecuencia de corte más baja de la calculada atenúa de más los 1320 y los 3500 Hz y deja el de 440 Hz intacto. Si afecta a todas por igual, es ganancia de la cadena, y ahí la normalización relativa la habría absorbido, así que lo más probable es saturación.

Una **SNR por debajo de 30 dB en el modo 1** significa que la cadena mete ruido de más. Los sospechosos en orden son el residuo de la portadora que el RC no alcanzó a quitar, la falta de tierra común entre las dos placas y el ruido de la alimentación por USB.

Un **CRC que falla seguido** es transmisión, no señal, y se ataca por otro lado: velocidad del enlace, largo del cable o falta de tierra común.

En los cuatro casos el receptor registra y sigue. El resultado de una prueba no es el de un bloque suelto sino el de una tanda: se corre el modo durante unos segundos y se reporta cuántos bloques pasaron, cuántos se perdieron y cuántos fallaron por cada motivo.

6 Discusión

Frecuencias de trabajo. Las frecuencias quedaron fijadas en un solo archivo de parámetros y el código las verifica: todas las componentes están por debajo de Nyquist, la amplitud de 3500 Hz del modo 3 reproduce la SNR de 2 dB del `caso_1`, y `senal_del_modo()` aplica la misma escala y la misma cuantización de 8 bits que el emisor. Con $f_s = 16\,\text{kHz}$ y $N = 1024$ cada bloque resuelve 15,6 Hz, de sobra para tonos separados 28 bins, y con 50 % de solapamiento entra un bloque nuevo cada 32 ms, que es el tiempo que tiene cada nodo para procesarlo. Los 8 bits del emisor también alcanzan: el piso de cuantización queda en $-75\,\text{dB}$ por bin y aun el tono más débil (1320 Hz en el modo 3, a $-23\,\text{dB}$) queda unos 40 dB por encima del espurio más alto. La limitación principal es que esa referencia es ideal en dos puntos: no incluye los espurios del truncamiento de fase del DDS ni los bits efectivos reales del ADC del RP2040, que son menos de 12. Por eso los márgenes de validación no deberían salir solo de la simulación. Conviene capturar primero el modo 1, donde todo lo que no sea 440 Hz es error de la cadena emisor–receptor, y fijar los márgenes con esa medición antes de las pruebas finales. Para el proyecto, los modos 1 y 2 sirven tal cual como señales de las pruebas P1 y P2, y el modo 3 es el punto de partida de P5 si la interferencia se acerca a la banda útil.

Sistema completo en alto nivel. El sistema corre los tres modos de punta a punta reutilizando el código de la Tarea 1, y las métricas quedan en `resultados/b_metricas.csv`. En los modos 1 y 2 no hay nada que quitar y ambos métodos devuelven la señal intacta, con la energía útil conservada entre 0,9986 y 1,0000; el caso interesante es el modo 3, donde el filtro temporal gana 34,5 dB de relación señal a ruido y el espectral 32,6 dB, con una atenuación de la interferencia de 56,4 y 33,9 dB respectivamente. El presupuesto de memoria del nodo que más carga lleva es de $12N$ reales, unos 48 kB, y el tiempo disponible por bloque son los 32 ms del avance espectral. La limitación es clara y está dicha en la sección: son pruebas simuladas, no mediciones de placa, y el filtro RC no interviene porque el sistema trabaja con la señal ideal.

Emisor en la Pico. El DDS con tabla de seno en Q15 y salida PWM de 8 bits reproduce los tres modos, y el filtro RC de dos etapas de $470\,\Omega$ y 10 nF se comportó como predecía el cálculo: los errores de amplitud medidos quedaron entre $-0{,}03$ y $+0{,}21\,\text{dB}$, muy por debajo del margen de 1,5 dB, y la SNR del modo 3 salió en 2,14 dB contra los 2,30 dB esperados con el filtro puesto. Las dos limitaciones son del método, no del montaje. La primera son los 8 bits del PWM, que dejan los espurios de cuantización entre 46 y 58 dB por debajo del tono más débil: alcanza para este banco, y subir ese margen obligaría a bajar la portadora. La segunda es que esa portadora, a 488,28 kHz, se pliega a 7,72 kHz al muestrear

a 16 kHz y deja una línea espuria cerca de Nyquist, que es el motivo por el que el nodo necesitará un antialias propio en el proyecto.

Validación en el receptor. La estrategia quedó definida con sus cuatro diagramas y sus tres criterios de aceptación fijados antes de medir, que es lo que pide la sección 3.5 del proyecto. Dos decisiones son las que más peso tienen. La primera es comparar los niveles en relativo y no en absoluto: entre el DDS y la FFT hay una ganancia desconocida que incluye el nivel del PWM, la caída del RC y la escala del ADC, y normalizar cada espectro a su pico más alto vuelve la prueba insensible a esa ganancia sin perder sensibilidad a la forma del espectro, que es lo que de verdad se quiere validar. La segunda es mandar solo los picos en lugar del espectro completo: baja el tráfico de 32 kB/s a 750 B/s sin perder nada que la comparación use.

La regla ya se ejecutó contra las señales del sistema en alto nivel, y los tres modos pasan en los 63 bloques de cada uno con error de cero bins y menos de 0,01 dB. Lo que todavía no se ha probado es el eslabón que falta: la captura real de la Pico W. Lo primero que habrá que revisar cuando esté el montaje completo es si la SNR del modo 1 llega a los 30 dB que se fijaron como mínimo, porque ese umbral se calculó a partir del techo teórico de los 8 bits del emisor y es el más frágil de los tres supuestos. La medición del emisor deja una señal alentadora: su SFDR en el modo 1 fue de 45 dB, con margen de sobra sobre ese piso.

Referencias

[1] A. V. Oppenheim and R. W. Schafer, *Discrete-Time Signal Processing*. Upper Saddle River, NJ: Pearson, 3 ed., 2010.

[2] J. W. Cooley and J. W. Tukey, "An algorithm for the machine calculation of complex Fourier series," *Mathematics of Computation*, vol. 19, no. 90, pp. 297–301, 1965.

[3] Raspberry Pi Ltd, *RP2040 Datasheet: A microcontroller by Raspberry Pi*. [En línea]. Disponible: `https://datasheets.raspberrypi.com/rp2040/rp2040-datasheet.pdf`. Consultado en octubre de 2026.

[4] F. J. Harris, "On the use of windows for harmonic analysis with the discrete Fourier transform," *Proceedings of the IEEE*, vol. 66, no. 1, pp. 51–83, 1978.