МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"

ІКНІ Кафедра **ПЗ**

3BIT

до лабораторної роботи № 4

На тему: "Синтез та моделювання основних типів регістрів та лічильників у системі Proteus"

3 дисципліни: "Архітектура комп'ютера"

Лектор: Доц. каф. ПЗ **Крук** О.Г.

Виконав: ст. гр. ПЗ-22

Ясногородський H. I.

Прийняв: Доц. каф. ПЗ Крук О.Г.

« ____ » ____ 2022 p.

Σ=_____

Тема роботи: синтез та моделювання основних типів регістрів та лічильників у системі Proteus.


Мета роботи: поглибити знання про будову та функціонування основних типів регістрів та лічильників; синтезувати їх схеми та виконати моделювання в системі програм Proteus; дослідити на основі отриманих часових діаграм їх роботу.


Індивідуальне завдання Варіант 30

No	n	a ₁ a _n	Ma	Mc	f ₀ , КГц
30	5	49, 61, 77, 51, 79	30	29	152

2. Порядок виконання роботи


1. Створіть всистемі програм Proteus Professional версії не нижче 8.9 новий проект з іменем LR 4a.






2. Синтезуйте і введіть в систему програм Proteus схему п-розрядного паралельного регістра пам'яті на синхронних D-тригерах (рис. 4.1). Імена всіх елементів, пробників, генераторів мають починатися з ідентифікатора вашої групи та номера варіанту іd, до прикладу, іd = PZ27_13_ якщо ваша група ПЗ-27 і ваш номер у списку групи 13. Кількість розрядів п виберіть з табл. 4.1 відповідно до свого варіанту. В іменах тригерів використовуйте послідовну нумерацію.

Вибираємо D-трігер з бібліотеки з кількістю тригерів в корпусі не менше ніж 5 (п-завдання)





3. Задайте вхідні сигнали $\langle iд > A1 \dots \langle iд > A$ па допомогою генераторів DPATTERN таким чином, щоб послідовності нулів та одиниць кожного сигналу утворювали цілі 8-розрядні числа а $1 \dots$ ап відповідно до свого варіантув табл. 1. Розрахуйте період T = 1/1 бі визначіть ширину елементарного імпульса $\tau = T/4$, частоту f виберіть відповідно до номера варіанту з табл. 1. У вікні Digital Pattern Generator Propertiesв полі Initial State вкажіть Low, а вполі First Edge At(Secs) залиште 0; в секції Timing поля "Mark" та "Space" задайте однаковими, в поле Pulse width (Secs) введіть величину 2τ з точністю 4 значущих цифри; в секції Transitions виберіть Continuous Sequence of Pulses; в секції Віt Раttern виберіть Specific pulse train і вкажіть за допомогою символів 0(нуль) та 1(одиниця) 8-розрядний код кожного числа $1 \dots$ an...



В цій версії Proteusa значення сигналу задаються символами Н та L для задання логічних 1 та 0 відповідно


4. На входи С тригерів подайте тактовий сигнал <ід>С від генератора DPATTERN. У вікні Digital Pattern Generator Propertiesв полі Initial Stateвкажіть Low, вполі First Edge At(Secs) задайте зсув 0,7 τ ; в секції Timing поля "Mark" та "Space" задайте однаковими, в поле Pulse width (Secs) введіть величину τ з точністю 4 значущих цифри; в секції Transitions виберіть Continuous Sequence of Pulses; в секції Bit Pattern виберіть Specific pulse train і вкажіть шаблон 01.







Осцилограма сигналів PZ22_C, PZ22_30_A1, PZ22_A2, PZ22_30_A3

5. Задайте побудову цифрового графіка для сигналів <iд>A1 ... <iд>An, <iд>C, <iд>Q1 ... <iд>Qn на часовому інтервалі $0-2\cdot n\cdot T$.



Інструмент побудови цифрового графіку в моїй версії Proteus виявився непрацюючим. Перевірку було зроблено шляхом порівняння осцилограми сигналів PZ22_30_C, PZ22_30_A1, PZ22_30_Q1 з вікном цифрового графіку.






6. Виконайте моделювання паралельного регістра пам'яті в заданому часовому проміжку.

Не вдалося через некоректну роботу інструменту побудови цифрового графіку.


7. Проаналізуйте отримані часові діаграми, перевірте, чи працює паралельний регістр пам'яті відповідно до опису свого функціонування.

Не вдалося через некоректну роботу інструменту побудови цифрового графіку.


8. В категорії Modelling Primitives виберіть тригер JKFF і помістіть його на робоче поле.



- 9. Синтезуйте і введіть в систему програм Proteus схему п-розрядного регістра зсуву вправо на JK-тригерах (рис. 4.2, а). Кількість розрядів п виберіть з табл. 4.1 відповідно до свого варіанту. В іменах тригерів продовжуйте послідовну нумерацію.
- 10. Як вхідний сигнал D подайте на вхід J першого тригера сигнал<ід>А1.
- 11. На входи С ЈК-тригерів подайте тактовий сигнал <ід>С.




12. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle A1$, тактовий сигнал $\langle iд \rangle C$, вихідні сигнали $\langle iд \rangle Q2n \dots \langle iд \rangle Qn+1$, $\langle iд \rangle P$ на часовому інтервалі $0-2 \cdot n \cdot T$.




13. Виконайте моделювання регістра зсуву в заданому часовому проміжку.

Оскільки інструмент побудови графіку цифрових сигналів не працює, для аналізу регістра зсуву було використано 4-канальний цифровий осциллограф. Як видно сигнал на виводі PZ22_30_Q10 приймаъ значення сишгалу PZ22_30_A1 тільки після переходу з 0 в 1 на виводах CLK тригерів, отже комірка — синхронна. Вивід PZ22_30_Q9 приймає значення виводу PZ22_30_Q10 після наступного переходу з 0 в 1 на виводі CLK, отже зсув працює.




14. Проаналізуйте отримані часові діаграми, перевірте, чи працює регістр зсуву відповідно до опису свого функціонування.

Перепідключивши 4 вхідні канали осцилографа до сигналів PZ22_30_Q10, PZ22_30_Q9, PZ22_30_Q8, PZ22_30_Q7 видно, що сигнали на виводах зсуваються вправо, отже регістр зсуву працює. А сигнали PZ22_30_Q9, PZ22_30_Q8, PZ22_30_Q7, PZ22_30_Q6 після 5 імпульсів на сигналі PZ22_30_C будуть мати значення 01001.




15. Відслідкуйте процеси перетворення послідовного коду в паралельний і навпаки.


Перетворення паралельного коду в послідовний забезпечується логічним елементом, на виході якого логічна 1 зявляється тоді, коли сигнал PZ22_30_Q6 = 1 і PZ22_30_C=1, тобто, зважаючи на те, що сигнал PZ22_30_Q6 кожного такту сигналу PZ22_30_C прийме значення PZ22_30_Q7, потім PZ22_30_Q8, PZ22_30_Q9 і PZ22_30_Q10, то вихід логічного елементу послідовно в часі прийме значення всіх виходів окремих комірок регістру зсуву.




- 16. Створіть новий проект з іменем LR_4b. В категорії Simulator Primitives виберіть тригер JKi помістіть його у вікно вибраних елементів Device Selector.
- 17. Синтезуйте і введіть в систему програм Proteus схему п-розрядного асинхронного підсумовуючого лічильника на JK-тригерах з прямим динамічним керуванням (рис. 4.4). Імена всіх елементів, пробників, генераторів мають починатися з ідентифікатора вашої групи та номера варіанту іd, до прикладу, іd = PZ27_13_ якщо ваша група ПЗ-27 і ваш номер у списку групи 13. Кількість розрядів п виберіть з табл. 4.1 відповідно до свого варіанту.



18. Задайте вхідний сигнал <ід>Сза допомогою генератора Clock. Частоту f виберіть відповідно до номера варіанту з табл. 4.1, розрахуйте період T = 1/f.




- 19. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle C$, $\langle iд \rangle Q1$,... $\langle iд \rangle Qn$ асинхронного лічильника на часовому інтервалі $0 (2^{n+1}) \cdot T$.
- 20. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle C$, $\langle id \rangle Q1'$,... $\langle id \rangle Qn'$ асинхронного лічильника на часовому інтервалі $0 (2^{n+1})\cdot T$.
- 21. Виконайте моделювання асинхронного підсумовуючого лічильникав заданому часовому проміжку.




22. Проаналізуйте отримані часові діаграми, перевірте, чи працює лічильник відповідно до опису свого функціонування.

Оскільки цифрові графіки не будуються використано осцилограф, на входи якого подано сигнали PZ22_30_Q1, PZ22_30_Q2, PZ22_30_Q3, PZ22_30_Q4, PZ22_30_Q5. Як видно з осцилограми частота кожного наступного сигналу вдвічі менша за попередню, тому лічильник працює.




23. Синтезуйте (аналогічно до схеми на рис. 4.5, а) і введіть в систему програм Proteus схему п-розрядного асинхронного підсумовуючого лічильника на ЈК-тригерахз заданим модулем лічби M_a . Значення M_a виберіть з табл. 4.1 відповідно до свого варіанту.

$$M_a = 30(10) = 11110(2)$$




- 24. Подайте на лічильникз заданим модулем лічби вхідний сигнал <ід>С.
- 25. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle C$, $\langle id \rangle Q1$,... $\langle id \rangle Qn$ асинхронного лічильниказ заданим модулем лічби на часовому інтервалі $0 (2^{n+1}) \cdot T$.
- В зв'язку з тим, що інструмент відображення логічних сигналів не працює використовуємо осцилограф.
- 26. Виконайте моделювання асинхронного підсумовуючого лічильниказ заданим модулем лічби.
- 27. Проаналізуйте отримані часові діаграми, перевірте, чи працює лічильник відповідно до опису свого функціонування. З часових діаграм визначіть модуль і місткість лічбиасинхронного лічильника.

Дослідити слово повністю немає можливості, оскільки осциллограф має лише 4 канали. Якщо підключити ці канали до сигналів PZ22_30_Q2, PZ22_30_Q3, PZ22_30_Q4, PZ22_30_Q5 то на екрані осцилографа можна побачити момент формування сигналу RESET тригерів, коли власне ці сигнали встановлюються в 1 і одразу скидаються в 0 (пік на канал D осциллографа)




28. Синтезуйте і введіть в систему програм Proteus схему п-розрядного синхронного підсумовуючого лічильника на JK-тригерах з прямим динамічним керуванням (рис. 4.6) і подайте на його вхід сигнал С.




29. Задайте побудову цифрового графіка для сигналів <iд>C, <iд>Q1,...<iд>Qn синхронного лічильника на часовому інтервалі $0 - (2^{n+1})$ ·Т.

Використовуємо осцилограф




30. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle C$, $\langle iд \rangle Q1'$,... $\langle iд \rangle Qn'$ синхронного лічильника на часовому інтервалі $0 - (2^{n+1}) \cdot T$.




- 31. Виконайте моделювання синхронного лічильникав заданому часовому проміжку.
- 32. Проаналізуйте отримані часові діаграми, перевірте, чи працює лічильник відповідно до опису свого функціонування.

Підключившись до сигналів Q та nQ різними каналами осциллографа бачимо, що сигнали PZ22_30_Qx і PZ22_30_nQx ε інверсними, тому лічильник працю ε згідно опису.




33. Синтезуйте (аналогічно до схеми на рис. 4.7, а) і введіть в систему програм Proteus схему п-розрядного синхронного підсумовуючого лічильника на ЈК-тригерахз заданим модулем лічби M_c . Значення M_c виберіть з табл. 4.1 відповідно до свого варіанту.

$$M_c = 29(10) = 11101(2)$$




34. Подайте на синхронний лічильник заданим модулем лічби вхідний сигнал <ід>С.



35. Задайте побудову цифрового графіка для сигналів $\langle iд \rangle C$, $\langle iд \rangle Q1$,... $\langle iд \rangle Qn$ синхронного лічильниказ заданим модулем лічби на часовому інтервалі $0 - (2^{n+1}) \cdot T$.

36. Виконайте моделювання синхронного підсумовуючого лічильниказ заданим модулем лічби.



37. Проаналізуйте отримані часові діаграми, перевірте, чи працює лічильник відповідно до опису свого функціонування. З часових діаграм визначіть модуль і місткість лічбисинхронного лічильника.

На осцилограмі рисунку п.35 показано момент формування сигналу RESET, коли сигнали $PZ22_30_Q5=1$, $PZ22_30_Q4=1$, $PZ22_30_Q3=1$, $PZ22_30_Q2=0$, що відповідає старшим значашим бітам значення дільника M_c .

- 38. Оформіть звіт про виконану роботу
- 39. Зробіть висновки про виконану роботу.

Висновок

У ході виконання цієї лабораторної роботи я закріпив і поглибив практичні навички синтезу та моделювання основних типів регістрів та лічильників у

середовищі Proteus. Дослідив регістри пам'яті, зсуву, асинхронні та синхронні лічильники, перевірив правильність їх роботи на основі отриманих часових діаграм.