## ADJ-602-093G

日立 16 ビットマイクロコンピュータ

# H8/3048 シリーズ、H8/3048F-ZTAT<sup>™</sup> (H8/3048F) ハードウェアマニュアル

H8/3048 HD6473048、HD6433048

H8/3047 HD6433047 H8/3045 HD6433045 H8/3044 HD6433044

H8/3048F-ZTAT

H8/3048F HD64F3048

H8/3048 シリーズ、H8/3048F-ZTAT<sup>™</sup> ( H8/3048F ) ハードウェアマニュアル

発行年月日 1994年3月 第1版

2002年9月 第8版

発行 株式会社 日立製作所

半導体グループビジネスオペレーション本部

編集 株式会社 日立小平セミコン

技術ドキュメントグループ

©株式会社 日立製作所 1994

## ご注意

- 1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当するものを輸出する場合,または国外に持ち出す場合は日本国政府の許可が必要です。
- 2. 本書に記載された情報の使用に際して,弊社もしくは第三者の特許権,著作権,商標権,その他の知的所有権等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した事により第三者の知的所有権等の権利に関わる問題が生じた場合,弊社はその責を負いませんので予めご了承ください。
- 3. 製品及び製品仕様は予告無く変更する場合がありますので,最終的な設計,ご購入,ご使用に際しましては,事前に最新の製品規格または仕様書をお求めになりご確認ください。
- 4. 弊社は品質・信頼性の向上に努めておりますが、宇宙、航空、原子力、燃焼制御、運輸、交通、 各種安全装置、 ライフサポート関連の医療機器等のように、特別な品質・信頼性が要求され、そ の故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途にご使用をお考え のお客様は、事前に弊社営業担当迄ご相談をお願い致します。
- 5. 設計に際しては,特に最大定格,動作電源電圧範囲,放熱特性,実装条件及びその他諸条件につきましては,弊社保証範囲内でご使用いただきますようお願い致します。 保証値を越えてご使用された場合の故障及び事故につきましては,弊社はその責を負いません。 また保証値内のご使用であっても半導体製品について通常予測される故障発生率,故障モードを ご考慮の上,弊社製品の動作が原因でご使用機器が人身事故,火災事故,その他の拡大損害を生 じないようにフェールセーフ等のシステム上の対策を講じて頂きますようお願い致します。
- 6. 本製品は耐放射線設計をしておりません。
- 7. 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。
- 8. 本書をはじめ弊社半導体についてのお問い合わせ,ご相談は弊社営業担当迄お願い致します。

## 製品に関する一般的注意事項

## 1. NC 端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC端子には、何も接続しないようにしてください。

### 2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。未使用の入力端子は、入力をプルアップかプルダウンによって、ハイまたはローレベルに固定してください。

### 3. 初期化前の処置

【注意】電源投入時は,製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザープアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられています。 これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アクセスしないようにしてください。

# はじめに

H8/3048 シリーズは、内部 32 ビット構成の H8/300H CPU を核にして、システム構成に必要な周辺機能を集積した高性能シングルチップマイクロコンピュータです。

H8/300H CPU は、内部 32 ビット構成で 16 ビット×16 本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16M バイトのリニアなアドレス空間を扱うことができます。

周辺機能として、ROM、RAM、16 ビットインテグレーテッドタイマユニット(ITU)、プログラマブルタイミングパターンコントローラ(TPC)、ウォッチドッグタイマ(WDT)、シリアルコミュニケーションインタフェース(SCI)、A/D 変換器、D/A 変換器、I/O ポート、DMA コントローラ(DMAC)、リフレッシュコントローラなどを内蔵しています。2 チャネルの SCI のうち 1 チャネルは、

ISO/IEC7816-3 に準拠したスマートカードインタフェースを拡張機能としてサポートしています。また、電池駆動時の消費電力を低減するため、モジュール単位のスタンバイ機能やチップに供給するシステムクロックの分周比をプログラマブルに変更する機能を追加しています。

アドレス空間は8つのエリアに分割されており、エリアごとにデータバス幅、アクセスステートを選択でき、各種のメモリを容易に接続することができます。MCU動作モードは、モード $1\sim7$ があり、データバス幅の初期値とアドレス空間を選択することができます。

このため、H8/3048 シリーズを用いることにより高性能かつ小型のシステムを容易に実現することができます。

H8/3048 シリーズには、マスク ROM 版のほかに PROM を内蔵した  $ZTAT^{\otimes_*}$  版があり、ユーザサイドでの自由なプログラム書き込みが可能です。さらに H8/3048 シリーズに、フラッシュメモリを内蔵した  $F-ZTAT^{\infty_*}$  版が加わり、基板実装後のプログラム書き換えを可能にしています。変化の激しい市場ニーズに即応し、フレキシブルな製品開発が実現できます。

H8/3048 シリーズ製品の中に、オンチップエミュレータ ( E10T ) を搭載した F-ZTAT 製品 H8/3048F-ONE があります。H8/3048F-ONE ハードウェアマニュアルをご覧ください。

本マニュアルは、H8/3048 シリーズのハードウェアについて説明します。命令の詳細については、「H8/300H シリーズ プログラミングマニュアル」をあわせてご覧ください。

- 【注】\*1 ZTAT®(Zero Turn Around Time)は(株)日立製作所の登録商標です。
  - \*2 F-ZTAT<sup>™</sup> (Flexible-ZTAT)は(株)日立製作所の商標です。

## H8/3048 シリーズの製品仕様比較

H8/3048 シリーズには、H8/3048F-ZTAT ( H8/3048F\*¹、H8/3048F-ONE\*² ) 、H8/3048ZTAT および H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、H8/3044 マスク ROM 品 の 7 種類があります。

各製品仕様の比較を、以下に示します。

- 【注】\*1 H8/3048Fは、二電源方式のフラッシュメモリ搭載製品です。
  - \*2 H8/3048F-ONE は、単一電源方式のフラッシュメモリ搭載し、E10T を搭載した製品です。 詳細は、H8/3048F-ONE ハードウェアマニュアル (第 1 版 )を参照してください。

ハードウェア		H8/3048 シリー:	ズ ( 第 8 版 )	H8/3048F-ONE(第1版)
マニュアル		T		
ROM TYPE	ZTAT	マスク ROM	F-Z	TAT
製品タイプ	H8/3048	H8/3048 マスク ROM 品 H8/3047 マスク ROM 品 H8/3045 マスク ROM 品 H8/3044 マスク ROM 品	H8/3048F	H8/3048F-ONE
製品仕様	PROM 品	マスク ROM 品	二電源方式 フラッシュメモリ搭載	単一電源方式 フラッシュメモリ搭載 内部降圧品 (5V 動作品) 高速動作品
			「第1章 1.4 H8/3048Fと H8/3048F-ONE の相違点」を参照	「第1章 1.4.3 H8/3048Fと H8/3048F-ONE の相違点」を参照
製品型名	HD6473048	HD6433048 HD6433047 HD6433045 HD6433044	HD64F3048	HD64F3048B
ピン配置	第1章 図1.2	2 ピン配置図参照		5V 動作品は VCL 端子あり外付け コンデンサ接続要 第 1 章 図 1.3 ピン配置図参照
RAM 容量	4k バイト	H8/3048: 4k バイト H8/3047: 4k バイト H8/3045: 2k バイト H8/3044: 2k バイト	4k バイト	4k バイト
ROM 容量	128k バイト	H8/3048:128k バイト H8/3047: 96k バイト H8/3045: 64k バイト H8/3044: 32k バイト	128k パイト	128k パイト
フラッシュ メモリ	-	-	「第 19 章 フラッシュメモリ (H8/3048F:二電源方式(V <sub>pp</sub> = 12V))」を参照	「第 18 章 フラッシュメモリ (H8/3048F-ONE:単一電源方式)」 を参照
クロック発振器	「第 20 章	クロック発振器」を参照		「第 19 章 クロック発振器」を参 照
低消費電力状態	「第 21 章 低	消費電力状態」を参照		「第 20 章 低消費電力状態」を参 照
	発振安定時間	設定:待機時間 131072 ス	テートまで	発振安定時間設定:待機時間 262144 ステートまで
電気的特性 (動作周波数)	「第 22 章 表	₹ 22.1 H8/3048 シリーズの	電気的特性比較」を参照	「第 21 章 「表 21.1 H8/3048 シ リーズの電気的特性比較」を参照」
	1 ~ 18MHz		1 ~ 16MHz	5V 動作品:2~25MHz 3V 動作品:2~25 MHz

ハードウェア マニュアル		H8/3048 シリー:	H8/3048F-ONE(第 1 版)	
ROM TYPE	ZTAT	マスク ROM	F-Z	TAT
レジスタ一覧	付録 B「表 B.	1 H8/3048 シリーズの内部	『I/O レジスタ仕様比較」を参照	
	付録 B.1「ア	ドレス一覧」を参照		付録 B.1「アドレス一覧」を参照
使用上の 注意事項	=	-	「第1章 1.4 H8/3048F-ONE の注 意事項」参照	
オンチップエミ				オンチップエミュレータ(E10T)
ュレータ(E10T)				

# 本版で改訂または追加された箇所

章	節	項	ページ	変更内容
	はじめに			記述修正
	H 8/3048 シリーズ の製品仕様比較			記述修正
1. 概要	1.1 概要		1-1	記述追加、削除
			1-2	表 1.1 特長 (1) CPU、メモリの仕様 部分の修正
			1-5	表 1.1 特長 (4) 製品ラインアップの仕 様部分
				HD64F3048BTF~HD64F3048BF を削除
	1.2 内部ブロック 図		1-6	図 1.1 内部プロック図、【注】*1、*2 の記述修正
	1.3 端子説明	1.3.1 ピン配置図	1-7	記述修正、 図 1.2 1 ピンの接続図 の削除
				表 1.2 H8/3048 シリーズのピンの配置比較 表修正
			1-8	図 1.2 H8/3048ZTAT、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、H/3045 マスク ROM 品、H8/3044 マスク ROM 品、 H8/3048F ピン配置図 (FP-100B、 TFP-100B:上面図)の【注】の修正
			_	図 1.3 (2) H8/3048F-ONE ピン配置図 (FP-100B、TFP-100B:上面図)の削除
		1.3.2 動作モード別端 子機能一覧	1-9	表 1.3 動作モード別端子機能一覧 (FP-100B、TFP-100B)
				ピン番号 1、10 の修正
			1-12	表 1.3 動作モード別端子機能一覧 (FP-100B、TFP-100B)
		1.3.3 端子機能	1-13	【注】*3、*4の記述修正 内部降圧端子 削除
		1.3.3		A/D 変換器、D/A 変換器 記述修正
	1.4 H8/3048F-ONE		1-16	節削除
	(単一電源)の注意 事項		_	即用炒
	1.4 H8/3048F と H8/3048F-ONE の 相異点		1-18 ~ 1-20	1.4 節追加
2. CPU	2.1 概要	2.1.1 特長	2-1	・高速動作の記述修正

 章	節	項	ページ	変更内容
·	의 3.3 システムコン		3-3~	を定的台 ビット 6~4: スタンバイタイマセレクト 2
ら、1000 動作と一	トロールレジスタ		3-4	~0(STS2~0)
	(SYSCR)			(1) H8/3048F、H8/3048ZTAT、H8/3048
				マスク ROM 品、H8/3047 マスク ROM 品、
				H8/30405 マスク ROM 品、H8/3044 マス ク ROM 品の場合のタイトルを削除
				(2) H8/3048F-ONE の場合をすべて削除
4. 例外処理	4.2 リセット	4.2.2 リセットシーケ	4-3	記述修正
		ンス		
	4.3 割り込み		4-6	【注】削除
5. 割り込みコン	5.1 概要	5.1.1 特長	5-1	【注】削除
トローラ		5.1.3 端子構成	5-2	表 5.1 端子構成 【注】削除
		5.3.1 外部割り込み		(1) NMI 割り込み 【注】削除
	5.4 割り込み動作	5.4.1 割り込み動作の 流れ	5-17	【注】削除
12. ウォッチドッ	12.1 概要	12.1.1 特長	12-1	記述修正
グ タイマ		12.1.3 端子構成	12-2	【注】*1 削除
		12.2.3 リセットコン		(1) H8/3048F、H8/3048ZTAT、H8/3048
	説明	トロール / ステータ スレジスタ	12-7	マスク ROM 品、H8/3047 マスク ROM 品、 H8/3045 マスク ROM 品、H8/3044 マスク
		(RSTCSR)		ROM 品の場合のタイトルを削除
				(2) H8/3048F-ONE の場合をすべて削除
	12.3 動作説明	12.3.1 ウォッチドッ グタイマ時の動作	12-10	記述修正、図 12.4 ウォッチドッグタイマ モード時の動作の修正
		13.2.8 ビットレート	13-20	表 13.3 ビットレートに対する BRR の設
ュニケーションイ ンターフェース	説明	レジスタ (BRR)		定例〔調歩同期式モード〕 20MHz、 25MHz を削除
			13-21	表 13.4 ビットレートに対する BRR の設定例〔クロック同期式モード〕 20MHz、
				25MHz を削除
			13-23	表 13.5 各周波数における最大ビットレー
				ト〔調歩同期式モード〕 20MHz、25MHz を削除
			13-24	表 13.6 外部クロック入力時の最大ビット
				レート〔調歩同期式モード〕 20MHz、 25MHz を削除
				表 13.7 外部クロック入力時の最大ビット
				レート〔 クロック同期式モード 〕 20MHz、 25MHz を削除
14. スマートカー	14.3 動作説明	14.3.5 クロック	14-12	表 14.5 BRR の設定に対するビットレー
ドインタフェース				ト B(bit/s)の例(ただし、n = 0 のとき) 20MHz、25MHz を削除
				表 14.6 ビットレート B (bit/s) に対する
				BRR 設定例(ただし、n = 0 のとき) 20MHz、25MHz を削除
			14-13	表 14.7 各周波数における最大ビットレー
				ト(スマートカードインタフェースモード
				時) 20MHz、25MHz を削除

章	節	項	ページ	変更内容
15. A/D 変換器	15.1 概要	15.1.1 特長	15-1	・高速変換 変換時間:の修正
	15.2 各レジスタの 説明	15.2.3 A/D コントロ ールレジスタ (ADCR)	15-7 ~ 15-8	(1) H8/3048F、H8/3048ZTAT、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、 H8/3045 マスク ROM 品、H8/3044 マスク ROM 品の場合のタイトルを削除 (2) H8/3048F-ONE の場合をすべて削除
16. D/A 变換器	16.1 概要	16.1.1 特長	16-1	出力電圧0V~V <sub>REF</sub> を <u>255</u> × V <sub>REF</sub> に修正
18. ROM	18.1 概要		18-1	【注】修正
(H8/3048ZTAT、 マスク ROM 内蔵 品)	18.4 マスク ROM 品発注時の注意		18-11	【注】追加
	19.8 フラッシュメ		19-59	(1)修正
モリ(H8/3048F: 二電源方式(Vpp = 12V))	モリの書き込み/  消去時の注意(二電  源方式)		19-63 ~ 16-64	図 19.25 の【注】を削除 図 19.26 の【注】を削除
20. フラッシュメ モリ ( H8/3048F- ONE:単一電源方 式 )			20-1 ~ 20-44	章削除
20. クロック発振器	20.2 発振器	20.2.1 水晶発振子を接続する方法	20-3	表 20.1 ダイピング抵抗値 の修正、【注】 の修正 表 21.2 外付け容量値 削除 表 20.2 水晶発振子のパラメータ の修正
		20.2.2 外部クロック を入力する方法	20-4 20-5	記述追加 表 21.4 (1) H8/3048F-ONE のクロックタ イミング 削除 表 21.4 (2) H8/3048F-ONE のクロックタ
				イミング 表 20.3 に修正
	20.5 分周器	20.5.3 使用上の注意	20-8	表 21.6 H8/3048 シリーズの動作周波数範囲の比較を表 20.5 に修正 H8/3048F-ONE 削除
21. 低消費電力状態	21.1 概要		21-2	表 21.1 低消費電力状態 ソフトウェアス タンバイモード SYSCR の SSBY=0 を SSBY=1 に修正
	21.2 レジスタ構成	21.2.1 システムコン トロールレジスタ (SYSCR)	21-4	ビット 6~4: スタンバイタイマセレクト 2 ~0 (STS2~0)と(1)の記述修正 (2) H8/3048F-ONE の場合 削除
		21.4.3 ソフトウェア スタンバイモード解 除後の発振安定待機 時間の設定	21-9	(1) 水晶発振の場合の(a)、(b) 部分を削除し、記述修正 (2) 外部クロックの場合 (a)削除、 (b)削除し、記述修正
			21-9	表 22.3(1) 動作周波数と発振安定待機 時間を表 21.3に修正

章	節		項	ページ	変更内容
22. 電気的特性				22-1	表 22.1 H8/3048 シリーズの電気的特性比較 の修正、【注】の追加
	22.1 H8/3048ZTAT (PROM)、マスク			22-5	表 22.3 DC 特性 (3) の出力 Low レベル 電圧 修正
	ROM 内蔵品の電気	22.1.3	AC 特性	22-13	図 22.3 出力負荷回路 修正
	的特性	22.1.4	A/D 変換特性	22-14	表 22.9 A/D 変換特性 修正
	22.2 H8/3048F ( =	22.2.3	AC 特性	22-29	図 22.6 出力負荷回路 修正
	電源方式 )の電気的 特性	22.2.4	A/D 変換特性	22-29	表 22.18 A/D 变換特性 修正
	22.3 H8/3048F- ONE(単一電源方 式)の電気的特性 [暫定仕様]	全体		_	節削除
	22.3 動作タイミン グ	22.3.1 グ	バスタイミン	22-32	図 22.7 基本バスタイミング / 2 ステート アクセス CS3 ~ CS0 を CS7 ~ CS0
付録	B 内部 I/O レジス ター覧			付録-28	表 B.1 H8/3048 シリーズの内部 I/O レジスタ仕様比較 の修正
	B.1 アドレス一覧 (H8/3048F、 H8/3048ZTAT、H8/ 3048 マスク ROM 品、H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、 H8/3044 マスク ROM 品の場合)			付録-29	( H8/3048Fの場合 )を削除
	B.2 アドレス一覧 (H8/3048F-ONE の場合)			_	削除
	B.2 機能一覧			付録-37 ~104	B.3 機能一覧を B.2 機能一覧に修正
				付録-49	H'40 : フラッシュメモリコントロールレジ スタ FLMCR 説明の H8/3048F-ONE 削 除
				_	H'40 : フラッシュメモリコントロールレジ スタ 1 FLMCR1 削除
					H'41 : フラッシュメモリコントロールレジ スタ 2 FLMCR2 削除
					H'42:消去プロック指定レジスタ 1 EBR1 説明の H8/3048F-ONE 削除
				付録-50	H'42:消去ブロック指定レジスタ EBR 削除
					H'43:消去プロック指定レジスタ 2 EBR2 説明の H8/3048F-ONE 削除
				_	H'47:RAM コントロールレジスタ RAMCR 削除
				付録-51	H'48 : RAM コントロールレジスタ RAMCR 説明の H8/3048F-ONE 削除

章	節	項	ページ	变更内容
付録	B.2 機能一覧			H'AB リード時、 H'AA ライト時: リセットコントロール / ステータスレジスタ RSTCSR 説明の H8/3048F-ONE 削除 H'AB リード時、 H'AA ライト時: リセットコントロール / ステータスレジスタ RSTCSR H8/3048F-ONE 本レジスタあ リ側のレジスタ説明を削除
				H'E9: A/D コントロールレジスタ ADCR 説明削除
				H'E9 : A/D コントロールレジスタ ADCR H8/3048F-ONE 本レジスタあり側のレジ スタ説明を削除
	G. 型名一覧			表 G.1 H8/3048 シリーズ型名一覧 の H8/3048F-ONE を削除

# 目次

第1	章 概要		
1.1	概要		1-1
1.2	内部ブ[	ロック図	1-6
1.3	端子説明	明	1-7
	1.3.1	ピン配置図	1-7
	1.3.2	動作モード別端子機能一覧	
	1.3.3	端子機能	1-13
1.4	H8/3048	BFと H8/3048F-ONE の相違点	1-18
第 2	章 CPU		
2.1	概要		2-1
	2.1.1	特長	2-1
	2.1.2	H8/300CPU との相違点	
2.2	CPU 動	作モード	2-2
2.3	アドレス	ス空間	2-3
2.4	レジス?	タ構成	2-4
	2.4.1	概要	2-4
	2.4.2	汎用レジスタ	2-4
	2.4.3	コントロールレジスタ	
	2.4.4	CPU 内部レジスタの初期値	
2.5	データ村	構成	
	2.5.1	汎用レジスタのデータ構成	
	2.5.2	メモリ上でのデータ構成	
2.6	命令セ	ット	
	2.6.1	命令セットの概要	
	2.6.2	命令とアドレッシングモードの組み合わせ	
	2.6.3 2.6.4	命令の機能別一覧 命令の基本フォーマット	
	2.6.5	ロマの基本フォーマットビット操作命令使用上の注意	
2.7		ッシングモードと実効アドレスの計算方法	
	2.7.1	アドレッシングモード	
	2.7.2	実効アドレスの計算方法	
2.8	処理状態	£	2-28
	2.8.1	概要	2-28
	2.8.2	プログラム実行状態	
	2.8.3	例外処理状態	
	2.8.4	例外処理の動作	
	2.8.5	バス権解放状態	2-30

	2.8.6 リセット状態	2-31
	2.8.7 低消費電力状態	2-31
2.9	基本動作タイミング	2-32
	2.9.1 概要	2-32
	2.9.2 内蔵メモリアクセスタイミング	2-32
	2.9.3 内蔵周辺モジュールアクセスタイミング	
	2.9.4 外部アドレス空間アクセスタイミング	2-33
第3章	章 MCU 動作モード	
3.1	概要	3-1
	3.1.1 動作モードの種類の選択	3-1
	3.1.2 レジスタ構成	
3.2	モードコントロールレジスタ(MDCR)	
3.3	システムコントロールレジスタ ( SYSCR )	
3.4	各動作モードの説明	
J. <del>T</del>		
	3.4.1 モード 1	
	3.4.2	
	3.4.4	
	3.4.5	
	3.4.6 E-F6	
	3.4.7 モード 7	
3.5	各動作モードにおける端子機能	3-6
3.6	各動作モードのメモリマップ	3-6
	章 例外処理	
4.1	概要	
	4.1.1 例外処理の種類と優先度	
	4.1.2 例外処理の動作	
	4.1.3 例外処理要因とベクタテーブル	
4.2	リセット	
	4.2.1 概要	
	4.2.2 リセットシーケンス	
	4.2.3 リセット直後の割り込み	
4.3	割り込み	
4.4	トラップ命令	
4.5	例外処理後のスタックの状態	4-7
4.6	スタック使用上の注意	4-7
第5章	章 割り込みコントローラ	
第 5 i 5.1	章 割り込みコントローラ 概要	5-1
	概要	
	概要 5.1.1 特長	5-1
	概要	5-1 5-2

5.2	各レジス	スタの説明	5-4
	5.2.1	システムコントロールレジスタ (SYSCR)	5-4
	5.2.2	インタラプトプライオリティレジスタ A、B ( IPRA、IPRB )	5-5
	5.2.3	IRQ ステータスレジスタ ( ISR )	5-11
	5.2.4	IRQ イネーブルレジスタ ( IER )	5-12
	5.2.5	IRQ センスコントロールレジスタ ( ISCR )	5-13
5.3	割り込み	<del>}</del> 要因	5-14
	5.3.1	外部割り込み	5-14
	5.3.2	内部割り込み	
	5.3.3	割り込み例外処理ベクタテーブル	5-15
5.4	割り込み	⊁動作	5-17
	5.4.1	割り込み動作の流れ	5-17
	5.4.2	割り込み例外処理シーケンス	
	5.4.3	割り込み応答時間	
5.5	使用上0	D注意	
	5.5.1	割り込みの発生とディスエーブルとの競合	
	5.5.2	割り込みの受付けを禁止している命令	
	5.5.3	EEPMOV 命令実行中の割り込み	
	5.5.4	外部割り込み使用上の注意	
	5.5.5	NMI 割り込み使用上の注意	
第6		コントローラ	
6.1	概要		6-1
0.1	6.1.1	特長	
	6.1.2	ブロック図	
	6.1.3	端子構成	
	6.1.4	- Min High	
6.2		マンステ構成	
0.2			
	6.2.1	バス幅コントロールレジスタ (ABWCR)	
	6.2.2	アクセスステートコントロールレジスタ (ASTCR)	
	6.2.3	ウェイトコントロールレジスタ (WCR)	
	6.2.4	ウェイトステートコントローライネーブルレジスタ (WCER)	
	6.2.5	バスリリースコントロールレジスタ(BRCR)	
	6.2.6	_ チップセレクトコントロールレジスタ(CSCR)	
6.3	型/17月記り	月	
	6.3.1	エリア分割	6-9
	6.3.2	チップセレクト信号	
	6.3.3	データバス	
	6.3.4	バス制御信号タイミング	
	6.3.5	ウェイトモード	
	6.3.6	メモリとの接続例	
	6.3.7	バスアービタの動作	
6.4	使用上0	D注意	
	6.4.1	DRAM および PSRAM の接続	6-31
	6.4.2	レジスタライトタイミング	
	6.4.3	BREQ 端子の入力タイミング	6-32

	6.4.4 Y	ソフトウェアスタンバイモードへの遷移	6-32
第7	章 リフレッ	シュコントローラ	
7.1	概要		7-1
	7.1.1 特	長	7-1
		 「ロック図	
	7.1.3 端	i子構成	7-3
	7.1.4 レ	·ジスタ構成	7-3
7.2	各レジスタ	の説明	7-4
	7.2.1 リ	フレッシュコントロールレジスタ(RFSHCR)	7-4
		「フレッシュタイマコントロールステータスレジスタ(RTMCSR)	
	7.2.3 リ	フレッシュタイマカウンタ(RTCNT)	7-8
		「フレッシュタイムコンスタントレジスタ(RTCOR)	
7.3	動作説明		7-9
	7.3.1 概	<b>腰</b>	7-9
		 RAM リフレッシュ制御	
		SRAM リフレッシュ制御	
		、 ンターバルタイマ	
7.4		因	
7.5	使用上の注	意	7-32
	章 DMA コン		0.4
8.1			
		長	
		「ロック図	
		能概要	
		号子構成	
		·ジスタ構成	
8.2		の説明(1)(ショートアドレスモード)	
		・モリアドレスレジスタ(MAR)	
		O アドレスレジスタ(IOAR)	
		i送カウントレジスタ(ETCR)	
		データトランスファコントロールレジスタ(DTCR)	
8.3		'の説明(2)(フルアドレスモード)	
	8.3.1 メ	・モリアドレスレジスタ(MAR)	8-11
	8.3.2 I/O	O アドレスレジスタ(IOAR)	8-11
		i送カウントレジスタ(ETCR)	
		- ニュー・カー・カー・カー・カー・カー・カー・データトランスファコントロールレジスタ(DTCR)	
8.4	動作説明		8-18
	8.4.1 概	<del>[</del> 要	8-18
		0 モード	
		<b>'</b> イドルモード	
		ピートモード	
		ーマルモード	
		「ロック転送モード	
	8.4.7 D	MAC の起動要因	8-33

	8.4.8	DMAC のバスサイクル	8-34
	8.4.9	DMAC 複数チャネルの動作	8-37
	8.4.10	外部バス権要求、リフレッシュコントローラと DMAC の関係	8-38
	8.4.11	NMI 割り込みと DMAC	8-39
	8.4.12	DMAC 動作の強制終了	8-39
	8.4.13	フルアドレスモードの解除	8-40
	8.4.14	リセット、スタンバイモード、スリープモード時の DMAC の状態	8-41
8.5	割り込む	ት	8-42
8.6	使用上여	か注意	
	8.6.1	ワードデータ転送時の注意	8-43
	8.6.2	DMAC による DMAC 自体のアクセス	8-43
	8.6.3	MAR のロングワードアクセス	8-43
	8.6.4	フルアドレスモード設定時の注意	8-43
	8.6.5	内部割り込みで DMAC を起動する場合の注意	8-43
	8.6.6	NMI 割り込みとブロック転送モード	8-44
	8.6.7	MAR、IOAR のアドレス指定	8-45
	8.6.8	転送中断時のバスサイクル	8-46
第9	章 I/O オ	<b>ぺート</b>	
9.1	概要		
9.2	ポート	1	9-4
	9.2.1	概要	9-4
	9.2.2	レジスタ構成	9-4
9.3	ポート	2	9-6
	9.3.1	概要	9-6
	9.3.2	レジスタ構成	9-6
9.4	ポート	3	9-9
	9.4.1	概要	9-9
	9.4.2	レジスタ構成	9-9
9.5	ポート	4	9-11
	9.5.1	概要	9-11
	9.5.2	レジスタ構成	9-11
9.6	ポート	5	9-14
	9.6.1	概要	9-14
	9.6.2	レジスタ構成	9-14
9.7	ポート	6	9-17
	9.7.1	概要	9-17
	9.7.2	レジスタ構成	9-17
9.8	ポート	7	9-20
	9.8.1	概要	9-20
	9.8.2	レジスタ構成	
9.9	ポート	8	9-21
	9.9.1	概要	9-21
	9.9.2	レジスタ構成	

9.10	ポート9	)	9-25
	9.10.1	概要	9-25
	9.10.2	レジスタ構成	
9.11	ポート	A	
	9.11.1	概要	9-29
	9.11.2	レジスタ構成	
	9.11.3	端子機能	
9.12		В	
	9.12.1	概要	9-37
	9.12.2	レジスタ構成	9-38
	9.12.3	端子機能	9-39
第 10	章 16 년	ビットインテグレーテッドタイマユニット (ITU)	
10.1	概要		10-1
10.1	10.1.1	特長	
	10.1.1	ブロック図	
	10.1.2	端子構成	
	10.1.3	レジスタ構成	
10.2		スタの説明	
10.2	10.2.1	タイマスタートレジスタ(TSTR)	
	10.2.1	タイマシンクロレジスタ (TSNC)	
	10.2.2	タイマモードレジスタ ( TMDR )	
	10.2.4	タイマファンクションコントロールレジスタ ( TFCR )	
	10.2.5	タイマアウトプットマスタイネーブルレジスタ ( TOER )	
	10.2.6	タイマアウトプットコントロールレジスタ ( TOCR )	
	10.2.7	タイマカウンタ ( TCNT )	
	10.2.8	ジェネラルレジスタ A、B ( GRA、GRB )	
	10.2.9	バッファレジスタ A、B ( BRA、BRB )	
	10.2.10	タイマコントロールレジスタ ( TCR )	
	10.2.11	タイマ I/O コントロールレジスタ (TIOR)	
	10.2.12	タイマステータスレジスタ (TSR)	
	10.2.13	タイマインタラプトイネーブルレジスタ ( TIER )	
10.3	CPU と	のインタフェース	10-34
	10.3.1	16 ビットアクセス可能なレジスタ	10-34
	10.3.2	8 ビットアクセスのレジスタ	10-36
10.4	動作説印	月	10-37
	10.4.1	概要	10-37
	10.4.2	基本機能	10-38
	10.4.3	同期動作	10-45
	10.4.4	PWM モード	10-46
	10.4.5	リセット同期 PWM モード	10-49
	10.4.6	相補 PWM モード	10-51
	10.4.7	位相計数モード	10-60
	10.4.8	バッファ動作	
	10.4.9	ITU 出力タイミング	10-65

10.5	割り込み	F	10-68
	10.5.1	ステータスフラグのセットタイミング	10-68
	10.5.2	ステータスフラグのクリアタイミング	
	10.5.3	割り込み要因と DMA コントローラの起動	
10.6	使用上σ	)注意	
笋 11	音 プロ	グラマブルタイミングパターンコントローラ(TPC)	
11.1	概要		
	11.1.1	特長	
	11.1.2	ブロック図	
	11.1.3	端子構成	
	11.1.4	レジスタ構成	
11.2	各レジス	くタの説明	11-5
	11.2.1	ポート A データディレクションレジスタ ( PADDR )	11-5
	11.2.2	ポート A データレジスタ ( PADR )	11-5
	11.2.3	ポート B データディレクションレジスタ (PBDDR)	11-6
	11.2.4	ポート B データレジスタ (PBDR)	11-6
	11.2.5	ネクストデータレジスタ A ( NDRA )	11-7
	11.2.6	ネクストデータレジスタ B ( NDRB )	11-9
	11.2.7	ネクストデータイネーブルレジスタ A ( NDERA )	
	11.2.8	ネクストデータイネーブルレジスタ B ( NDERB )	
	11.2.9	TPC 出力コントロールレジスタ ( TPCR )	
	11.2.10	TPC 出力モードレジスタ ( TPMR )	
11.3	動作説明	]	
	11.3.1	概要	11-17
	11.3.2	出力タイミング	11-18
	11.3.3	TPC 出力通常動作	11-19
	11.3.4	TPC 出力ノンオーバラップ動作	11-21
	11.3.5	インプットキャプチャによる TPC 出力	11-23
11.4	使用上σ	)注意	11-23
	11.4.1	TPC 出力端子の動作	11-23
	11.4.2	ノンオーバラップ動作時の注意	
77 40	1112		11-23
		ッチドッグタイマ	
12.1	概要		
	12.1.1	特長	12-1
	12.1.2	ブロック図	12-2
	12.1.3	端子構成	12-2
	12.1.4	レジスタ構成	12-2
12.2	各レジス	くタの説明	12-3
	12.2.1	タイマカウンタ ( TCNT )	12-3
	12.2.2	タイマコントロール / ステータスレジスタ ( TCSR )	
	12.2.3	リセットコントロール/ステータスレジスタ(RSTCSR)	
	12.2.4	レジスタ書き換え時の注意	
12.3			
12.5		ウォッチドッグタイマ時の動作	12-10
	1/31	・・・ オッコー トッパンタイ マロサロカロエ	17-10

	12.3.2	インターバルタイマ時の動作	12-11
	12.3.3	オーバフローフラグ ( OVF ) セットタイミング	
	12.3.4	ウォッチドッグタイマリセット ( WRST ) のセットタイミング	12-12
12.4	割り込む	み	12-13
12.5	使用上的	の注意	12-13
12.6	その他	注意事項	12-13
第 13	章 シリ	リアルコミュニケーションインタフェース	
13.1	概要		13-1
	13.1.1	特長	13-1
	13.1.2	ブロック図	
	13.1.3	端子構成	13-3
	13.1.4	レジスタ構成	13-3
13.2	各レジ	スタの説明	13-4
	13.2.1	レシーブシフトレジスタ ( RSR )	13-4
	13.2.2	レシーブデータレジスタ(RDR )	
	13.2.3	トランスミットシフトレジスタ(TSR)	13-5
	13.2.4	トランスミットデータレジスタ(TDR)	13-5
	13.2.5	シリアルモードレジスタ ( SMR )	13-6
	13.2.6	シリアルコントロールレジスタ(SCR)	
	13.2.7	シリアルステータスレジスタ(SSR)	
	13.2.8	ビットレートレジスタ ( BRR )	
13.3	動作説	明	
	13.3.1	概要	
	13.3.2	調歩同期式モード時の動作	
	13.3.3	マルチプロセッサ通信機能	
	13.3.4	クロック同期式モード時の動作	
13.4		〕込み	
13.5	使用上的	の注意	13-51
第 14	章 スマ	<b>?ートカードインタフェース</b>	
14.1	概要		14-1
	14.1.1	特長	14-1
	14.1.2	ブロック図	14-2
	14.1.3	端子構成	
	14.1.4	レジスタ構成	
14.2	各レジ	スタの説明	
	14.2.1	スマートカードモードレジスタ ( SCMR )	14-3
	14.2.2	シリアルステータスレジスタ ( SSR )	
	14.2.3	シリアルモードレジスタ(SMR)	
	14.2.4	_ シリアルコントロールレジスタ(SCR)	
14.3	動作説	明	14-8
	14.3.1	概要	
	14.3.2	端子接続	
	14.3.3	データフォーマット	14-9

	14.3.4	レジスタ設定	14-10
	14.3.5	クロック	14-12
	14.3.6	データの送信 / 受信動作	14-13
14.4	使用上(	の注意	14-20
第 15	章 A/D	变換器	
15.1	概要		15-1
	15.1.1	特長	15-1
	15.1.2	ブロック図	
	15.1.3	端子構成	15-3
	15.1.4	レジスタ構成	15-3
15.2	各レジス	スタの説明	15-4
	15.2.1	A/D データレジスタ A ~ D ( ADDRA ~ D )	15-4
	15.2.2	A/D コントロール / ステータスレジスタ ( ADCSR )	
	15.2.3	A/D コントロールレジスタ ( ADCR )	
15.3	CPU と	のインタフェース	15-9
15.4	動作説明	明	15-10
	15.4.1	単一モード (SCAN=0)	15-10
	15.4.2	スキャンモード (SCAN=1)	15-12
	15.4.3	入力サンプリングと A/D 変換時間	
	15.4.4	外部トリガ入力タイミング	15-15
15.5	割り込む	<del>ን</del>	15-16
15.6	使用上(	の注意	15-16
第 16	章 D/A	变換器	
16.1	概要		16-1
	16.1.1	特長	16-1
	16.1.2	ブロック図	
	16.1.3	端子構成	
	16.1.4	レジスタ構成	16-2
16.2	各レジス	スタの説明	16-3
	16.2.1	D/A データレジスタ 0、1 ( DADR0、1 )	16-3
	16.2.2	D/A コントロールレジスタ ( DACR )	16-3
	16.2.3	D/A スタンバイコントロールレジスタ ( DASTCR )	16-5
16.3	動作説明	明	16-6
16.4	D/A 出 7	力制御	16-7
16.5	使用上位	の注意	16-7
第 17	章 RAM	М	
17.1	概要		17-1
	17.1.1	ブロック図	
		レジスタ構成	

17.2	システム	ムコントロールレジスタ(SYSCR)	17-2
17.3	動作説問	17-3	
第 18	章 ROI	M(H8/3048ZTAT、マスク ROM 内蔵品)	
18.1	概要		18-1
	18.1.1	ブロック図	18-2
18.2		モード	
	18.2.1	 PROM モードの設定	
	18.2.1	ソケットアダプタの端子対応とメモリマップ	
18.3		カプログラミング	
	18.3.1		
	18.3.2	書き込み時の注意	
	18.3.3	書き込み後の信頼性	
18.4		- BC	
笠 10		·ッシュメモリ (H8/3048F:二電源方式(Vೄ = 12V))	
新 19 19.1	単ププ概要	/ グシュグモリ (No/3040F. 二电/8/月式(V <sub>PP</sub> - 12V))	10.1
19.1		シュメモリの概要	
19.2			
	19.2.1 19.2.2	フラッシュメモリの動作原理モード端子の設定と ROM 空間	
	19.2.2	モート姉ナの設定と ROM 空间 特長	
	19.2.3	付技 プロック図	
	19.2.5	端子構成	
	19.2.6	レジスタ構成	
19.3		シュメモリの各レジスタの説明	
	19.3.1	フラッシュメモリコントロールレジスタ ( FLMCR )	19-7
	19.3.2	消去ブロック指定レジスタ 1 (EBR1)	
	19.3.3	消去ブロック指定レジスタ 2 (EBR2)	
	19.3.4	RAM コントロールレジスタ ( RAMCR )	19-13
19.4	オンボ-	ードプログラミングモード	19-15
	19.4.1	プートモード	19-15
	19.4.2	ユーザプログラムモード	19-20
19.5	フラッシ	シュメモリの書き込み/消去	19-22
	19.5.1	書き込みモード	19-23
	19.5.2	書き込みベリファイモード	19-23
	19.5.3	書き込みのフローチャートとプログラム例	19-24
	19.5.4	消去モード	
	19.5.5	消去ベリファイモード	
	19.5.6	消去のフローチャートとプログラム例	
	19.5.7	プレライトベリファイモード	
	19.5.8	プロテクトモード	
10.5	19.5.9	NMI 入力禁止条件	
19.6		よるフラッシュメモリのエミュレーション	
19.7		シュメモリの PROM モード	
	19.7.1	PROM モードの設定	19-49

	19.7.2	ソケットアダプタの端子対応とメモリマップ	
	19.7.3	PROM モードの動作	
19.8		ュメモリの書き込み / 消去時の注意 ( 二電源方式 )	
19.9	F-ZTAT	( 二電源方式 ) マイコンのマスク ROM 化時の 注意事項	19-66
第 20	章 クロ	ック発振器	
20.1	概要		20-1
	20.1.1	ブロック図	20-1
20.2	発振器		
	20.2.1	水晶発振子を接続する方法	20-2
	20.2.2	外部クロックを入力する方法	
20.3	デューテ	· イ補正回路	
20.4	プリスケ	·ーラ	20-6
20.5	分周器		
20.5		レジスタ構成	
	20.5.1 20.5.2	レンスタ構成	
	20.5.2	<ul><li></li></ul>	
笋 21		費電力状態	20-0
21.1	型 以归.	員电기机芯	21.1
21.2		構成	
	21.2.1	システムコントロールレジスタ (SYSCR)	
21.3	21.2.2	モジュールスタンバイコントロールレジスタ(MSTCR) ゚モード	
21.5			
	21.3.1	スリープモードへの遷移	
21.4	21.3.2	スリープモードの解除 ニェアスタンバイモード	
21.4			
	21.4.1	ソフトウェアスタンバイモードへの遷移 ソフトウェアスタンバイモードの解除	
	21.4.2 21.4.3	ソフトウェアスタンバイモードの解除ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	
	21.4.3	ソフトウェアスタンバイモードの応用例	
	21.4.5	使用上の注意	
21.5	ハードウ	 !ェアスタンバイモード	
	21.5.1	ハードウェアスタンバイモードへの遷移	
	21.5.2	ハードウェアスタンバイモードの解除	
	21.5.3	ハードウェアスタンバイモードのタイミング	
21.6	モジュー	ルスタンバイ機能	21-12
	21.6.1	モジュールスタンバイタイミング	21-12
	21.6.2	モジュールスタンバイ中のリード / ライト	21-12
	21.6.3	使用上の注意	
21.7	クロッ	ク出力禁止機能	21-13
第 22	章 電気	的特性	
22.1		ZTAT(PROM)、マスク ROM 内蔵品の電気的特性*	22-2
	22.1.1	<b>絶対最大定格</b>	
		·-· - · · · · - · · - · · · · · · · · ·	

	22.1.2	DC 特性	22-3
	22.1.3	AC 特性	22-8
	22.1.4	A/D 变換特性	22-14
	22.1.5	D/A 变換特性	22-15
22.2	H8/3048	BF ( 二電源方式 ) の電気的特性	22-16
	22.2.1	絶対最大定格	22-16
	22.2.2	DC 特性	22-17
	22.2.3	AC 特性	22-24
	22.2.4	A/D 変換特性	22-29
	22.2.5	D/A 变換特性	22-30
	22.2.6	フラッシュメモリ特性	22-31
22.3	動作タ	イミング	22-32
	22.3.1	バスタイミング	
	22.3.2	リフレッシュコントローラバスタイミング	22-34
	22.3.3	制御信号タイミング	22-39
	22.3.4	クロックタイミング	
	22.3.5	TPC、I/O ポートタイミング	22-41
	22.3.6	ITU タイミング	22-42
	22.3.7	SCI 入出力タイミング	22-43
	22.3.8	DMAC タイミング	22-44
付録			
A.	命令		付録-1
	A.1	命令一覧	付録-1
	A.2	オペレーションコードマップ	付録-16
	A.3	命令実行ステート数	付録-19
B.	内部 I/0	) レジスター覧	付録-28
	B.1		
		アドレス一覧	付録-29
	B.2	アドレス一覧 機能一覧	
С.			付録-37
С.		機能一覧 - トブロック図	付録-37 付録-105
С.	I/O ポー	機能一覧 - トプロック図 ポート 1 ブロック図	付録-37 付録-105 付録-105
С.	I/O ポー C.1	機能一覧 - トプロック図 ポート 1 ブロック図 ポート 2 ブロック図	付録-37 付録-105 付録-105 付録-106
С.	I/O ポー C.1 C.2	機能一覧 - トプロック図 ポート 1 ブロック図	付録-37 付録-105 付録-105 付録-106 付録-107
С.	I/O ポー C.1 C.2 C.3	機能一覧ポート 1 ブロック図ポート 2 ブロック図ポート 2 ブロック図ポート 3 ブロック図ポート 3 ブロック図	付録-37 付録-105 付録-105 付録-106 付録-107
С.	I/O ポー C.1 C.2 C.3 C.4	機能一覧ポート 1 ブロック図ポート 2 ブロック図ポート 3 ブロック図ポート 3 ブロック図ポート 4 ブロック図ポート 5 ブロック図ポート 5 ブロック図	付録-37 付録-105 付録-105 付録-106 付録-107 付録-108
С.	I/O ポー C.1 C.2 C.3 C.4 C.5	機能一覧ポート 1 ブロック図ポート 2 ブロック図ポート 3 ブロック図ポート 3 ブロック図ポート 4 ブロック図ポート 5 ブロック図ポート 5 ブロック図ポート 6 ブロック図ポート 6 ブロック図	付録-37 付録-105 付録-105 付録-106 付録-108 付録-109 付録-110
С.	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6	機能一覧	
С.	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6 C.7	機能一覧	
С.	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6 C.7	機能一覧	
С.	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6 C.7 C.8 C.9	機能一覧	
C .	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6 C.7 C.8 C.9 C.10	機能一覧	
	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6 C.7 C.8 C.9 C.10 C.11 端子状!	機能一覧	
	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6 C.7 C.8 C.9 C.10 C.11 端子状!	機能一覧	
	I/O ポー C.1 C.2 C.3 C.4 C.5 C.6 C.7 C.8 C.9 C.10 C.11 端子状! D.1 D.2	機能一覧	

	E.2	ハードウェアスタンバイモードからの復帰タイミング	付録-136
F.	ROM 発	注手順	付録-137
	F.1	ROM 書き換え品開発の流れ(発注手順)	付録-137
	F.2	ROM 発注時の注意事項	付録-138
G.	型名一賢	Ī	付録-139
H.	外形寸法	図	付録-140

## 1. 概要

## 1.1 概要

本 LSI は、日立オリジナルアーキテクチャを採用した H8/300H CPU を核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータ (MCU)です。

H8/300H CPU は、内部 32 ビット構成で 16 ビット×16 本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16M バイトのリニアなアドレス空間を扱うことができます。また、H8/300CPU の命令に対しオブジェクトレベルで上位互換を保っていますので、H8/300 シリーズから容易に移行することができます。

システム構成に必要な周辺機能としては、ROM、RAM、16 ビットインテグレーテッドタイマユニット(ITU)、プログラマブルタイミングパターンコントローラ(TPC)、ウォッチドッグタイマ(WDT)、シリアルコミュニケーションインタフェース(SCI)、A/D 変換器、D/A 変換器、I/O ポート、DMAコントローラ(DMAC)、リフレッシュコントローラなどを内蔵しています。

本 LSI には、H8/3048、H8/3047、H8/3045、H8/3044 の 4 種類があります。H8/3048 には、128k バイト ROM と 4k バイト RAM、H8/3047 には、96k バイト ROM と 4k バイト RAM、H8/3045 には 64k バイト ROM と 2k バイト RAM、H8/3044 には 32k バイト ROM と 2k バイト RAM がそれぞれ内蔵されています。

MCU 動作モードは、モード  $1 \sim 7$  (シングルチップモード 1 種類、拡張モード 6 種類 ) があり、データバス幅とアドレス空間を選択することができます。

本 LSI には、マスク ROM 版のほかに、ユーザサイドで自由にプログラムの書き込みができる PROM を内蔵した ZTAT® $^{*}$  版があります。仕様流動性の高い応用機器さらに量産初期から本格的量産などユーザの状況に応じて迅速かつ柔軟な対応が可能です。さらに、本 LSI には F-ZTAT $^{\mathbb{M}}$  % があり、基板実装後のプログラム書き換えが可能です。また、オンチップエミュレータ (E10T) を搭載した、F-ZTAT 製品 H8/3048F-ONE があります。

本 LSI の特長を表 1.1 に示します。

【注】\*1 ZTAT®は㈱日立製作所の登録商標です。

\*2 F-ZTAT™は(株)日立製作所の商標です。

表 1.1 特長 (1)

表 1.1 特長 (1)					
項目	仕 様				
CPU	H8/300CPU に対してオブジェクトレベルで上位互換				
	汎用レジスタマシン				
	• 汎用レジスタ:				
	16 ビット×16 本				
	(8 ビット×16 本 + 16 ビット×8 本、32 ビット×8 本としても使用可能)				
	高速動作(フラッシュメモリ版)				
	H8/3048F				
	● 最大動作周波数:16MHz				
	● 加減算:125ns				
	• 乗除算:875ns				
	高速動作(マスク ROM、PROM 版)				
	● 最大動作周波数:18MHz				
	● 加減算:111ns				
	● 乗除算:778ns				
	• アドレス空間 16M バイト				
	特長ある命令				
	● 8/16/32 ビット転送・演算命令				
	• 符号なし / 符号付乗算命令				
	(8 ビット×8 ビット、16 ビット×16 ビット)				
	● 符号なし / 符号付除算命令				
	( 16 ビット÷8 ビット、32 ビット÷16 ビット)				
	<ul><li>ビットアキュムレータ機能</li></ul>				
	• レジスタ間接指定によりビット番号を指定可能なビット操作命令				
メモリ	H8/3048、H8/3048F				
	• ROM: 128k バイト				
	• RAM: 4k バイト				
	H8/3047				
	• ROM: 96k バイト				
	• RAM: 4k バイト				
	H8/3045				
	• ROM: 64k バイト				
	• RAM: 2k バイト				
	H8/3044				
	• ROM: 32k バイト				
	• RAM: 2kバイト				
割り込みコントローラ	● 外部割り込み端子7本:NMI、IRQ <sub>0</sub> ~IRQ <sub>5</sub>				
	● 内部割り込み 30 要因				
	• 3 レベルの割り込み優先順位が設定可能				

表 1.1 特長(2)

表 1.1 特長 (2)					
項目	仕 様				
バスコントローラ	アドレス空間を8エリアに分割し、エリアごとに独立してバス仕様を設定可能				
	エリアごとに 8 ビットアクセス空間 / 16 ビットアクセス空間を設定可能				
	エリアごとに 2 ステートアクセス空間 / 3 ステートアクセス空間を設定可能				
	<ul><li>4種類のウェイトモードを設定可能</li></ul>				
	<ul><li>バス権調停機能</li></ul>				
リフレッシュコントローラ	DRAM リフレッシュ				
	● ×16 ビット構成の DRAM を直接接続可能				
	CAS ビフォ RAS リフレッシュ				
	• セルフリフレッシュモード設定可能				
	PSRAM リフレッシュ				
	<ul><li>セルフリフレッシュモード設定可能</li></ul>				
	インターバルタイマとして使用可能				
DMA コントローラ( DMAC )	ショートアドレスモード				
	<ul><li>最大4チャネルを使用可能</li></ul>				
	• I/O モード / アイドルモード / リピートモードの選択可能				
	● 起動要因:				
	ITU チャネル 0~3 のコンペアマッチ / インプットキャプチャ A 割り込み、SCI				
	チャネル 0 の送信データエンプティ / 受信データフル割り込み、外部リクエ				
	スト  フルアドレスモード				
	● 最大2チャネルを使用可能				
	<ul><li>・ レーマルモード/ブロック転送モードの選択可能</li></ul>				
	<ul><li>起動要因:</li></ul>				
	-				
	部リクエスト、オートリクエスト				
16 ビットインテグレーテッ					
ドタイマユニット  (ITU)	10 種類のパルスの入力処理が可能 ■ 16 ビットタイマカウンタ×1 (チャネル 0 ~ 4 )				
(110)	● アウトプットコンペア出力 / インプットキャプチャ入力 (兼用端子) × 2 (チ				
	マネル0~4)				
	<ul><li>● 同期動作可能(チャネル0~4)</li></ul>				
	● PWM モード設定可能(チャネル 0~4)				
	• 位相計数モード設定可能(チャネル2)				
	• バッファ動作可能 (チャネル 3、4)				
	• リセット同期 PWM モード設定可能(チャネル 3、4)				
	● 相補 PWM モード設定可能(チャネル 3、4)				
	● コンペアマッチ / インプットキャプチャ A の割り込みにより DMAC 起動可能				
	(チャネル0~3)				
プログラマブルタイミング パターンコントローラ	ITU をタイムベースとした最大 16 ビットのパルス出力が可能     Total				
(TPC)	● 最大 4 ビット × 4 系統のパルス出力が可能(16 ビット × 1 系統、8 ビット × 2 系統などの設定も可能)				
	<ul><li>ノンオーバラップモード設定可能</li></ul>				
	• DMAC による出力データの転送可能				
L	ı				

表 1.1 特長 (3)


表 1.1 特長 (3)									
項目									
ウォッチドッグタイマ	• オーバフローによりリセット信号を発生可能								
(WDT)×1チャネル	•	• リセット信号の外部出力可能							
• インターバルタイマとして使用可能									
シリアルコミュニケーショ	•	• 調歩同期 / クロック同期式モードの選択可能							
ンインタフェース (SCI) ×	•	送受信同時動作(全二重動作)可能							
2 チャネル	•	専用のボーレートジェネレータ内蔵							
	•	スマートカードインタフェース拡張機能内蔵(SCI0 のみ)							
A/D 変換器	● 分解能:10 ビット								
	•	8 チャネル	ル:単一モード	/ スキャンモー	ド選択可能				
	•	アナログ	変換電圧範囲の	設定が可能					
	•	サンプル	&ホールド機能	付					
	•	外部トリ	ガによる A/D 変	<b>控</b> 換開始可能					
D/A 変換器	•	分解能:	8 ビット						
	•	2 チャネル	レ						
	•	ソフトウ	ェアスタンバイ	モード時 D/A 出	出力保持可能				
I/O ポート	•	入出力端	子 70 本						
	•	入力端子	8本						
動作モード	7 和	重類の MCU	動作モード						
		モード アドレス空間 アドレス端子 バス幅初期値 バス幅最大値							
		モード1	1M バイト	$A_{19} \sim A_{0}$	8 ビット	16 ビット			
		モード2	1M バイト	$A_{19} \sim A_{0}$	16 ビット	16 ビット			
		モード3	16M バイト	$A_{23} \sim A_{0}$	8 ビット	16 ビット			
		モード4	16M バイト	$A_{23} \sim A_{0}$	16 ビット	16 ビット			
		モード5	1M バイト	$A_{19} \sim A_{0}$	8 ビット	16 ビット			
		モード6	16M バイト	$A_{23} \sim A_{0}$	8 ビット	16 ビット			
		モード7 1Mバイト							
	•	モード 1	~4 では内蔵 RC	OM は無効となり	ります。				
低消費電力状態	•	スリープ	モード						
	•	ソフトウ	ェアスタンバイ	モード					
	•	ハードウ	ェアスタンバイ	モード					
	•	モジュー	ル別スタンバイ	機能あり					
	•	システム	クロック分周比	可変					
そ の 他	•	クロック	発振器内蔵						

表 1.1 特長 (4)

項目	仕 様						
製品ラインアップ							
	製品型名 (5V版)	製品型名 (3V版)	パッケージ	ROM	備考		
	HD64F3048TF	HD64F3048VTF	100 ピン TQFP(TFP-100B)	フラッシュ			
	HD64F3048F	HD64F3048VF	100 ピン QFP(FP-100B)	メモリ版			
	HD6473048TF	HD6473048VTF	100 ピン TQFP(TFP-100B)	PROM			
	HD6473048F	HD6473048VF	100 ピン QFP(FP-100B)	版			
	HD6433048TF	HD6433048VTF	100 ピン TQFP(TFP-100B)	マスク			
	HD6433048F	HD6433048VF	100 ピン QFP(FP-100B)	ROM 版			
	HD6433047TF	HD6433047VTF	100 ピン TQFP(TFP-100B)	マスク			
	HD6433047F	HD6433047VF	100 ピン QFP(FP-100B)	ROM 版			
	HD6433045TF	HD6433045VTF	100 ピン TQFP(TFP-100B)	マスク			
	HD6433045F	HD6433045VF	100 ピン QFP(FP-100B)	ROM 版			
	HD6433044TF	HD6433044VTF	100 ピン TQFP(TFP-100B)	マスク			
	HD6433044F	HD6433044VF	100 ピン QFP(FP-100B)	ROM 版			
			<u> </u>				

#### 内部ブロック図 1.2

内部ブロック図を図1.1に示します。



内部ブロック図

# 1.3 端子説明

# 1.3.1 ピン配置図

H8/3048 シリーズのピン配置図を図 1.2 に示します。また H8/3048 シリーズのピン配置の相違点を表 1.2 に示します。

表 1.2 以外のピン配置は同じです。

表 1.2 H8/3048 シリーズのピン配置比較

		12 1.2 11	0/3070 / /	ハのヒノ肌	ᄇᅜᅑ		
パッケージ	ピン番号	H8/3048 ZTAT	H8/3048 マスク ROM 品	H8/3047 マスク ROM 品	H8/3045 マスク ROM 品	H8/3044 マスク ROM 品	H8/3048F
FP-100B	1	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>
(TFP-100B)	10	V <sub>PP</sub> / RESO	RESO	RESO	RESO	RESO	V <sub>PP</sub> / RESO




図 1.2 H8/3048ZTAT、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、H8/3044 マスク ROM 品、H8/3048F ピン配置図(FP-100B、TFP-100B:上面図)

# 1.3.2 動作モード別端子機能一覧

動作モード別端子機能を表 1.3 に示します。

表 1.3 動作モード別端子機能一覧 (FP-100B、TFP-100B)

ピン		備考								
番号	モード1	F1							モード	
								EPROM	フラッシュ	
1*3	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	マスク ROM 品、 PROM 品、二電源品					
2	PB <sub>0</sub> /TP <sub>8</sub> /TIOCA <sub>3</sub>	PB <sub>0</sub> /TP <sub>8</sub> /TIOCA <sub>3</sub>	NC	NC						
3	PB <sub>1</sub> /TP <sub>9</sub> /TIOCB <sub>3</sub>	PB <sub>1</sub> /TP <sub>9</sub> /TIOCB <sub>3</sub>	NC	NC						
4	PB <sub>2</sub> /TP <sub>10</sub> /TIOCA <sub>4</sub>	PB <sub>2</sub> /TP <sub>10</sub> /TIOCA <sub>4</sub>	NC	NC						
5	PB <sub>3</sub> /TP <sub>11</sub> /TIOCB <sub>4</sub>	PB <sub>3</sub> /TP <sub>11</sub> /TIOCB <sub>4</sub>	NC	NC						
6	PB <sub>4</sub> /TP <sub>12</sub> /TOCXA <sub>4</sub>	PB <sub>4</sub> /TP <sub>12</sub> /TOCXA <sub>4</sub>	NC	NC						
7	PB <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	PB₅/TP₁₃ /TOCXB₄	PB <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	PB <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	PB₅/TP₁₃ /TOCXB₄	PB <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	PB <sub>5</sub> /TP <sub>13</sub> TOCXB <sub>4</sub>	NC	NC	
8	PB <sub>6</sub> /TP <sub>14</sub> /DREQ <sub>0</sub> /CS <sub>7</sub>	PB <sub>6</sub> /TP <sub>14</sub> /DREQ <sub>0</sub>	NC	NC						
9	PB/TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	PB <sub>/</sub> TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	PB/TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	PB/TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	PB <sub>/</sub> TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	PB/TP <sub>15</sub> /DREQ, /ADTRG	PB <sub>7</sub> /TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	NC	NC	
10*4	RESO	RESO	RESO	RESO	RESO	RESO	RESO	$V_{pp}$	$V_{pp}$	マスク ROM 品、 PROM 品、二電源品
11	$V_{ss}$	$V_{ss}$	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	
12	P9₀/TxD₀	P9₀/TxD₀	P9√TxD₀	P9₀/TxD₀	P9₀/TxD₀	P9 <sub>0</sub> /TxD <sub>0</sub>	P9 <sub>0</sub> /TxD <sub>0</sub>	NC	NC	
13	P9,/TxD,	P9,/TxD,	P9,/TxD,	P9,/TxD,	P9,/TxD,	P9,/TxD,	P9,/TxD,	NC	NC	
14	P9 <sub>2</sub> /RxD <sub>0</sub>	P9 <sub>2</sub> /RxD <sub>0</sub>	NC	NC						
15	P9 <sub>3</sub> /RxD <sub>1</sub>	P9 <sub>3</sub> /RxD <sub>1</sub>	NC	NC						
16	P9₄/SCK₀ /ĪRQ₄	P9₄/SCK₀ /ĪRQ₄	P9₄/SCK₀ /ĪRQ₄	P9₄/SCK₀ /ĪRQ₄	P9₄/SCK₀ /ĪRQ₄	P9₄/SCK₀ /ĪRQ₄	P9₄/SCK₀ /ĪRQ₄	NC	NC	
17	P9₅/SCK₁ /IRQ₅	P9₅/SCK₁ /IRQ₅	P9 <sub>s</sub> /SCK <sub>1</sub> /IRQ <sub>s</sub>	P9 <sub>s</sub> /SCK <sub>1</sub> /IRQ <sub>5</sub>	P9₅/SCK₁ /IRQ₅	P9₅/SCK₁ /IRQ₅	P9₅/SCK₁ /IRQ₅	NC	NC	
18	P4 <sub>0</sub> /D <sub>0</sub> * <sup>1</sup>	P4 <sub>0</sub> /D <sub>0</sub> * <sup>2</sup>	P4 <sub>0</sub> /D <sub>0</sub> * <sup>1</sup>	P4 <sub>0</sub> /D <sub>0</sub> * <sup>2</sup>	P4 <sub>0</sub> /D <sub>0</sub> * <sup>1</sup>	P4 <sub>0</sub> /D <sub>0</sub> * <sup>1</sup>	P4 <sub>o</sub>	NC	NC	
19	P4,/D,*1	P4 <sub>1</sub> /D <sub>1</sub> * <sup>2</sup>	P4 <sub>1</sub> /D <sub>1</sub> * <sup>1</sup>	P4,/D,*2	P4 <sub>1</sub> /D <sub>1</sub> * <sup>1</sup>	P4 <sub>1</sub> /D <sub>1</sub> * <sup>1</sup>	P4,	NC	NC	
20	P4 <sub>2</sub> /D <sub>2</sub> * <sup>1</sup>	P4 <sub>2</sub> /D <sub>2</sub> * <sup>2</sup>	P4 <sub>2</sub> /D <sub>2</sub> * <sup>1</sup>	P4 <sub>2</sub> /D <sub>2</sub> * <sup>2</sup>	P4 <sub>2</sub> /D <sub>2</sub> * <sup>1</sup>	P4 <sub>2</sub> /D <sub>2</sub> * <sup>1</sup>	P4 <sub>2</sub>	NC	NC	
21	P4 <sub>3</sub> /D <sub>3</sub> * <sup>1</sup>	P4 <sub>3</sub> /D <sub>3</sub> * <sup>2</sup>	P4 <sub>3</sub> /D <sub>3</sub> * <sup>1</sup>	P4 <sub>3</sub> /D <sub>3</sub> * <sup>2</sup>	P4 <sub>3</sub> /D <sub>3</sub> * <sup>1</sup>	P4 <sub>3</sub> /D <sub>3</sub> * <sup>1</sup>	P4 <sub>3</sub>	NC	NC	
22	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>						
23	P4 <sub>4</sub> /D <sub>4</sub> * <sup>1</sup>	P4 <sub>4</sub> /D <sub>4</sub> * <sup>2</sup>	P4 <sub>4</sub> /D <sub>4</sub> *1	P4 <sub>4</sub> /D <sub>4</sub> * <sup>2</sup>	P4 <sub>4</sub> /D <sub>4</sub> * <sup>1</sup>	P4 <sub>4</sub> /D <sub>4</sub> * <sup>1</sup>	P4 <sub>4</sub>	NC	NC	
24	P4 <sub>5</sub> /D <sub>5</sub> * <sup>1</sup>	P4 <sub>5</sub> /D <sub>5</sub> * <sup>2</sup>	P4 <sub>5</sub> /D <sub>5</sub> * <sup>1</sup>	P4 <sub>5</sub> /D <sub>5</sub> * <sup>2</sup>	P4 <sub>5</sub> /D <sub>5</sub> * <sup>1</sup>	P4 <sub>5</sub> /D <sub>5</sub> * <sup>1</sup>	P4₅	NC	NC	
25	P4 <sub>6</sub> /D <sub>6</sub> * <sup>1</sup>	P4 <sub>6</sub> /D <sub>6</sub> * <sup>2</sup>	P4 <sub>6</sub> /D <sub>6</sub> * <sup>1</sup>	P4 <sub>6</sub> /D <sub>6</sub> * <sup>2</sup>	P4 <sub>6</sub> /D <sub>6</sub> * <sup>1</sup>	P4 <sub>6</sub> /D <sub>6</sub> * <sup>1</sup>	P4 <sub>6</sub>	NC	NC	
26	P4 <sub>7</sub> /D <sub>7</sub> * <sup>1</sup>	P4 <sub>7</sub> /D <sub>7</sub> * <sup>2</sup>	P4 <sub>7</sub> /D <sub>7</sub> * <sup>1</sup>	P4 <sub>7</sub> /D <sub>7</sub> * <sup>2</sup>	P4 <sub>7</sub> /D <sub>7</sub> * <sup>1</sup>	P4 <sub>7</sub> /D <sub>7</sub> *1	P4,	NC	NC	
27	D <sub>8</sub>	D <sub>8</sub>	$D_{\!\scriptscriptstyle{8}}$	$D_{_{8}}$	$D_{\!\scriptscriptstyle{8}}$	$D_{\!\scriptscriptstyle{8}}$	P3 <sub>0</sub>	EO₀	I/O <sub>o</sub>	

ピン		端 子 名								備考
番号	モード1	モード2	モード3	モード4	モード5	モード6	モード 7	PROM モード		
								EPROM	フラッシュ	
28	D <sub>9</sub>	D <sub>9</sub>	D <sub>9</sub>	$D_{g}$	D <sub>9</sub>	D <sub>9</sub>	P3,	EO,	I/O <sub>1</sub>	
29	D <sub>10</sub>	D <sub>10</sub>	P3 <sub>2</sub>	EO <sub>2</sub>	I/O <sub>2</sub>					
30	D <sub>11</sub>	D <sub>11</sub>	P3 <sub>3</sub>	EO <sub>3</sub>	I/O <sub>3</sub>					
31	D <sub>12</sub>	D <sub>12</sub>	P3 <sub>4</sub>	EO <sub>4</sub>	I/O <sub>4</sub>					
32	D <sub>13</sub>	D <sub>13</sub>	P3 <sub>5</sub>	EO₅	I/O <sub>s</sub>					
33	D <sub>14</sub>	D <sub>14</sub>	P3 <sub>6</sub>	EO <sub>6</sub>	I/O <sub>6</sub>					
34	D <sub>15</sub>	D <sub>15</sub>	P3,	EO,	I/O <sub>7</sub>					
35	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>					
36	$A_{o}$	$A_{\circ}$	$A_0$	$A_0$	P1 <sub>0</sub> /A <sub>0</sub>	P1 <sub>0</sub> /A <sub>0</sub>	P1 <sub>o</sub>	EA <sub>o</sub>	A <sub>o</sub>	
37	A,	A,	A,	A,	P1,/A,	P1,/A,	P1,	EA,	A,	
38	$A_{2}$	A <sub>2</sub>	$A_2$	$A_2$	P1 <sub>2</sub> /A <sub>2</sub>	P1 <sub>2</sub> /A <sub>2</sub>	P1 <sub>2</sub>	EA <sub>2</sub>	A <sub>2</sub>	
39	$A_3$	$A_3$	$A_3$	$A_3$	P1 <sub>3</sub> /A <sub>3</sub>	P1 <sub>3</sub> /A <sub>3</sub>	P1 <sub>3</sub>	EA <sub>3</sub>	$A_3$	
40	$A_4$	$A_4$	$A_4$	$A_4$	P1,/A,	P1 <sub>4</sub> /A <sub>4</sub>	P1 <sub>4</sub>	EA <sub>4</sub>	$A_4$	
41	$A_s$	A <sub>s</sub>	A <sub>s</sub>	$A_s$	P1 <sub>s</sub> /A <sub>s</sub>	P1 <sub>s</sub> /A <sub>s</sub>	P1 <sub>5</sub>	EΑ <sub>s</sub>	A <sub>s</sub>	
42	$A_{\epsilon}$	$A_{\epsilon}$	A <sub>6</sub>	$A_6$	P1 <sub>6</sub> /A <sub>6</sub>	P1 <sub>6</sub> /A <sub>6</sub>	P1 <sub>6</sub>	EA <sub>6</sub>	A <sub>ε</sub>	
43	A,	A,	A,	A,	P1 <sub>/</sub> /A <sub>7</sub>	P1 <sub>7</sub> /A <sub>7</sub>	P1,	EA,	A,	
44	V <sub>ss</sub>	V <sub>ss</sub>	$V_{ss}$	V <sub>ss</sub>	$V_{ss}$					
45	$A_8$	$A_8$	A <sub>s</sub>	A <sub>8</sub>	P2 <sub>0</sub> /A <sub>8</sub>	P2 <sub>0</sub> /A <sub>8</sub>	P2 <sub>0</sub>	EA <sub>8</sub>	A <sub>8</sub>	
46	$A_9$	$A_9$	$A_9$	A <sub>9</sub>	P2,/A <sub>9</sub>	P2,/A <sub>9</sub>	P2 <sub>1</sub>	ŌĒ	ŌĒ	
47	A <sub>10</sub>	A <sub>10</sub>	A <sub>10</sub>	A <sub>10</sub>	P2 <sub>2</sub> /A <sub>10</sub>	P2 <sub>2</sub> /A <sub>10</sub>	P2 <sub>2</sub>	EA <sub>10</sub>	A <sub>10</sub>	
48	A <sub>11</sub>	A,,	A <sub>11</sub>	A <sub>11</sub>	P2 <sub>3</sub> /A <sub>11</sub>	P2 <sub>3</sub> /A <sub>11</sub>	P2 <sub>3</sub>	EA <sub>11</sub>	A,,	
49	A <sub>12</sub>	A <sub>12</sub>	A <sub>12</sub>	A <sub>12</sub>	P2,/A <sub>12</sub>	P2 <sub>4</sub> /A <sub>12</sub>	P2 <sub>4</sub>	EA <sub>12</sub>	A <sub>12</sub>	
50	A <sub>13</sub>	A <sub>13</sub>	A <sub>13</sub>	A <sub>13</sub>	P2 <sub>5</sub> /A <sub>13</sub>	P2 <sub>5</sub> /A <sub>13</sub>	P2₅	EA <sub>13</sub>	A <sub>13</sub>	
51	A <sub>14</sub>	A <sub>14</sub>	A <sub>14</sub>	A <sub>14</sub>	P2 <sub>6</sub> /A <sub>14</sub>	P2 <sub>6</sub> /A <sub>14</sub>	P2 <sub>6</sub>	EA <sub>14</sub>	A <sub>14</sub>	
52	A <sub>15</sub>	A <sub>15</sub>	A <sub>15</sub>	A <sub>15</sub>	P2 <sub>/</sub> /A <sub>15</sub>	P2,/A <sub>15</sub>	P2,	CE	CE	
53	A <sub>16</sub>	A <sub>16</sub>	A <sub>16</sub>	A <sub>16</sub>	P5 <sub>0</sub> /A <sub>16</sub>	P5 <sub>0</sub> /A <sub>16</sub>	P5₀	V <sub>cc</sub>	V <sub>cc</sub>	
54	A <sub>17</sub>	A <sub>17</sub>	A <sub>17</sub>	A <sub>17</sub>	P5,/A,,	P5 <sub>1</sub> /A <sub>17</sub>	P5,	V <sub>cc</sub>	V <sub>cc</sub>	
55	A <sub>18</sub>	A <sub>18</sub>	A <sub>18</sub>	A <sub>18</sub>	P5 <sub>2</sub> /A <sub>18</sub>	P5 <sub>2</sub> /A <sub>18</sub>	P5 <sub>2</sub>	NC	NC	
56	A <sub>19</sub>	A <sub>19</sub>	A <sub>19</sub>	A <sub>19</sub>	P5 <sub>3</sub> /A <sub>19</sub>	P5 <sub>3</sub> /A <sub>19</sub>	P5 <sub>3</sub>	NC	NC	
57	$V_{ss}$	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	
58	P6 <sub>0</sub> /WAIT	P6₀/WAIT	P6 <sub>0</sub> /WAIT	P6 <sub>0</sub> /WAIT	P6₀/WAIT	P6₀/WAIT	P6 <sub>0</sub>	EA <sub>15</sub>	A <sub>15</sub>	
59	P6,/BREQ	P6,/BREQ	P6₁/BREQ	P6₁/BREQ	P6₁/BREQ	P6₁/BREQ	P6,	NC	NC	
60	P6₂/BACK	P6 <sub>2</sub> /BACK	P6₂/BACK	P6 <sub>2</sub> /BACK	P6 <sub>2</sub> /BACK	P6 <sub>2</sub> /BACK	P6 <sub>2</sub>	NC	NC	
61								NC	NC	
62	STBY	STBY	STBY	STBY	STBY	STBY	STBY	V <sub>ss</sub>	V <sub>cc</sub>	
63	RES	RES	RES	RES	RES	RES	RES	NC	RES	
64	NMI	NMI	NMI	NMI	NMI	NMI	NMI	EA <sub>9</sub>	A <sub>9</sub>	
65	$V_{ss}$	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	
66	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL	NC	EXTAL	
67	XTAL	XTAL	XTAL	XTAL	XTAL	XTAL	XTAL	NC	XTAL	
68	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>					
69	AS	AS	ĀS	ĀS	ĀS	ĀS	P6 <sub>3</sub>	NC	A <sub>16</sub>	

ピン		備考								
番号	モード1	モード2	モード3	ı	端 子 名 ■ モード5 モード	モード6	モード 7	PROM	モード	
								EPROM	フラッシュ	
70	RD	RD	RD	RD	RD	RD	P6,	NC	NC	
71	HWR	HWR	HWR	HWR	HWR	HWR	P6 <sub>5</sub>	NC	V <sub>cc</sub>	
72	LWR	LWR	LWR	LWR	LWR	LWR	P6,	NC	NC	
73	MD <sub>o</sub>	MD <sub>o</sub>	MD <sub>o</sub>	MD <sub>o</sub>	MD <sub>o</sub>	MD <sub>0</sub>	MD <sub>o</sub>	V <sub>ss</sub>	V <sub>ss</sub>	
74	MD,	MD,	MD,	MD,	MD,	MD,	MD,	V <sub>ss</sub>	V <sub>ss</sub>	
75	MD <sub>2</sub>	MD <sub>3</sub>	MD <sub>2</sub>	MD,	MD <sub>2</sub>	MD <sub>2</sub>	MD <sub>2</sub>	V <sub>ss</sub>	V <sub>ss</sub>	
76	AV <sub>cc</sub>	AV <sub>cc</sub>		AV <sub>cc</sub>	AV <sub>cc</sub>	AV <sub>cc</sub>	AV <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	
77	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>cc</sub>	V <sub>cc</sub>	
78	P7/AN	P7 <sub>0</sub> /AN <sub>0</sub>	P7 <sub>0</sub> /AN <sub>0</sub>	P7 <sub>0</sub> /AN <sub>0</sub>	P7 <sub>0</sub> /AN <sub>0</sub>	P7 <sub>0</sub> /AN <sub>0</sub>	P7 <sub>0</sub> /AN <sub>0</sub>	NC	NC	
79	P7,/AN,	P7,/AN,	P7,/AN,	P7,/AN,	P7,/AN,	P7,/AN,	P7,/AN,	NC	NC	
80	P7./AN,	P7,/AN,	P7,/AN,	P7,/AN,	P7./AN,	P7,/AN,	P7./AN,	NC	NC	
81	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	NC	NC	
82	P7,/AN,	P7 <sub>4</sub> /AN <sub>4</sub>	P7,/AN,	P7,/AN,	P7,/AN,	P7 <sub>4</sub> /AN <sub>4</sub>	P7 <sub>4</sub> /AN <sub>4</sub>	NC	NC	
83	P7 <sub>5</sub> /AN <sub>5</sub>	P7 <sub>5</sub> /AN <sub>5</sub>	P7 <sub>5</sub> /AN <sub>5</sub>	P7 <sub>5</sub> /AN <sub>5</sub>	P7 <sub>s</sub> /AN <sub>s</sub>	P7 <sub>s</sub> /AN <sub>s</sub>	P7 <sub>s</sub> /AN <sub>s</sub>	NC	NC	
84	P7,/AN,/DA	P7 <sub>e</sub> /AN <sub>e</sub> /DA		P7 <sub>6</sub> /AN <sub>6</sub> /DA <sub>0</sub>	P7/AN/DA	P7 <sub>e</sub> /AN <sub>e</sub> /DA <sub>o</sub>	P7 <sub>6</sub> /AN <sub>6</sub> /DA <sub>0</sub>	NC	NC	
85	P7./AN./DA,	P7,/AN,/DA,	P7./AN./DA,	P7/AN/DA,	P7./AN./DA,	P7,/AN,/DA,	P7./AN./DA,	NC	NC	
86	AV <sub>ss</sub>	AV <sub>ss</sub>	, , ,	AV <sub>ss</sub>	AV <sub>ss</sub>	AV <sub>ss</sub>	AV <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	
	P8,/RFSH	P8 <sub>0</sub> /RFSH	P8,/RFSH	P8,/RFSH	P8,/RFSH	P8 <sub>0</sub> /RFSH	P8,/IRQ	EA <sub>16</sub>	NC	
0.	/IRQ <sub>0</sub>	/IRQ <sub>0</sub>	/IRQ <sub>0</sub>	/IRQ₀	/IRQ <sub>0</sub>	/IRQ <sub>0</sub>	. 50	-, 116		
88	P8 <sub>1</sub> /CS <sub>3</sub>	P8,/CS <sub>3</sub>	P8,/CS <sub>3</sub>	P8,/CS <sub>3</sub>	P8,/CS, /IRQ,	P8,/CS <sub>3</sub>	P8,/ĪRQ,	PGM	NC	
	/IRQ <sub>1</sub>	/IRQ <sub>1</sub>	/IRQ <sub>1</sub>	/IRQ <sub>1</sub>		/IRQ <sub>1</sub>				
89	P8 <sub>2</sub> /CS <sub>2</sub>		P8 <sub>2</sub> /CS <sub>2</sub>	P8 <sub>2</sub> /CS <sub>2</sub>	P8 <sub>2</sub> /CS <sub>2</sub> /IRQ <sub>2</sub>	P8 <sub>2</sub> / <del>CS</del> <sub>2</sub>	P8 <sub>2</sub> /IRQ <sub>2</sub>	NC	V <sub>cc</sub>	
	/IRQ <sub>2</sub>	/IRQ <sub>2</sub>	/ĪRQ <sub>2</sub>	/IRQ <sub>2</sub>		/ĪRQ <sub>2</sub>				
90	P8 <sub>3</sub> /CS <sub>1</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /CS <sub>1</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /CS <sub>1</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /CS <sub>1</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /CS <sub>1</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /CS <sub>1</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /IRQ <sub>3</sub>	NC	WE	
91	P8₄/ <del>CS</del> ₀	P8₄/ <del>CS</del> ₀	P8₄/ <del>CS</del> ₀	P8₄/ <del>CS</del> ₀	P8₄/CS₀	P8₄/ <del>CS</del> ₀	P8 <sub>4</sub>	NC	NC	
92	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	
93	PA <sub>0</sub> /TP <sub>0</sub>	PA <sub>0</sub> /TP <sub>0</sub>	PA <sub>0</sub> /TP <sub>0</sub>	PA <sub>0</sub> /TP <sub>0</sub>	PA <sub>0</sub> /TP <sub>0</sub>	PA <sub>0</sub> /TP <sub>0</sub>	PA <sub>0</sub> /TP <sub>0</sub>	NC	NC	
	/TEND <sub>0</sub>	/TEND <sub>0</sub>	/TEND <sub>0</sub>	/TEND <sub>0</sub>	/TEND <sub>0</sub>	/TEND <sub>0</sub>	/TEND <sub>0</sub>			
0.4	/TCLKA	/TCLKA	/TCLKA	/TCLKA	/TCLKA	/TCLKA	/TCLKA			
94	PA,/TP, /TEND,	PA,/TP, /TEND,	PA,/TP, /TEND,	PA,/TP, /TEND,	PA,/TP, /TEND,	PA,/TP, /TEND,	PA,/TP₁ /TEND₁	NC	NC	
	/TCLKB	/TCLKB	/TCLKB	/TCLKB	/TCLKB	/TCLKB	/TCLKB			
95	PA,/TP,	PA,/TP,	PA,/TP,	PA,/TP,	PA,/TP,	PA/TP,	PA,/TP,	NC	NC	
	/TIOCA <sub>₀</sub>	/TIOCA <sub>₀</sub>	/TIOCA <sub>0</sub>	/TIOCA₀	/TIOCA <sub>₀</sub>	/TIOCA <sub>0</sub>	/TIOCA <sub>₀</sub>			
	/TCLKC	/TCLKC	/TCLKC	/TCLKC	/TCLKC	/TCLKC	/TCLKC			
	PA <sub>3</sub> /TP <sub>3</sub>	PA <sub>3</sub> /TP <sub>3</sub>	PA <sub>3</sub> /TP <sub>3</sub>	PA <sub>3</sub> /TP <sub>3</sub>	PA <sub>3</sub> /TP <sub>3</sub>	PA <sub>3</sub> /TP <sub>3</sub>	PA <sub>3</sub> /TP <sub>3</sub>	NC	NC	
	/TIOCB₀ /TCLKD	/TIOCB <sub>0</sub>	/TIOCB <sub>0</sub>	/TIOCB₀ /TCLKD	/TIOCB₀ /TCLKD	/TIOCB <sub>0</sub>	/TIOCB₀			
97		/TCLKD	/TCLKD PA <sub>4</sub> /TP <sub>4</sub>			/TCLKD	/TCLKD	NC	NC	
31	PA,/TP, /TIOCA,/CS,	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub> /CS <sub>6</sub>	/TIOCA <sub>1</sub> /CS <sub>6</sub>	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub> /CS <sub>6</sub>	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub> /CS <sub>6</sub>	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub> /A <sub>23</sub> / <del>CS</del> <sub>6</sub>	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub>	140	110	
98	PA₅/TP₅	PA <sub>s</sub> /TP <sub>s</sub>	PA <sub>s</sub> /TP <sub>s</sub>	PA <sub>s</sub> /TP <sub>s</sub>	PA₅/TP₅	PA <sub>s</sub> /TP <sub>s</sub>	PA <sub>s</sub> /TP <sub>s</sub>	NC	NC	
	/TIOCB <sub>1</sub> / <del>CS</del> <sub>5</sub>	/TIOCB <sub>1</sub> /CS <sub>5</sub>	/TIOCB <sub>1</sub> /CS <sub>5</sub>	/TIOCB <sub>1</sub> /CS <sub>5</sub>		/TIOCB <sub>1</sub> /A <sub>22</sub> / <del>CS</del> <sub>5</sub>	/TIOCB,			

ピン		備	考								
番号	モード1	モード2	モード3	モード4	モード5	モード6	モード7	PROM	モード		
								EPROM	フラッシュ		
99	PA <sub>6</sub> /TP <sub>6</sub>	PA <sub>6</sub> /TP <sub>6</sub>	NC	NC							
	/TIOCA <sub>2</sub> /CS <sub>4</sub>	/TIOCA <sub>2</sub> /A <sub>21</sub>	/TIOCA <sub>2</sub>								
						/CS₄					
100	PA,/TP,	PA,/TP,	A <sub>20</sub>	A <sub>20</sub>	PA,/TP,	A <sub>20</sub>	PA,/TP,	NC	NC		
	/TIOCB <sub>2</sub>	/TIOCB <sub>2</sub>			/TIOCB <sub>2</sub>		/TIOCB <sub>2</sub>				

#### 【注】 NC ピンは、何も接続しないでください。

PROM モードについての詳細は、「第 18 章 ROM」、「第 19 章 フラッシュメモリ(H8/3048F: 二電源方式( $V_{no}$ = 12V))」を参照してください。

- \*1 モード 1、3、5、6 では、リセット直後、 $P4_{v}/D_{o} \sim P4_{v}/D_{r}$ 端子は  $P4_{o} \sim P4_{r}$ 端子となっています(プログラムで変更できます)。
- \*2 モード 2、4 では、リセット直後、 $P4_{\eta}/D_{\eta} \sim P4_{\eta}/D_{\eta}$ 端子は  $D_{\eta} \sim D_{\eta}$ 端子となっています(プログラムで変更できます)。
- \*3 H8/3048ZTAT、H8/3048F、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、H8/3044 マスク ROM 品では  $V_{cc}$ 端子として機能します。
- \*4 H8/3048ZTAT、H8/3048F、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、H8/3044 マスク ROM 品では、RESO 端子となります。

# 1.3.3 端子機能

各端子の機能について表 1.4 に示します。

表 1 4 端子機能

表 1.4 端子機能									
分 類	記号	ピン番号	入出力			名称	および	機能	
電源	V <sub>cc</sub>	1、35、68	入力	電源 電源に接続します。V。端子に ムの電源に接続してください					ステ
	V <sub>ss</sub>	11、22、44、 57、65、92	入力		( VO )			V <sub>ss</sub> 端子は、全 接続してくださ	
クロック	XTAL	67	入力	る場 例に	合、お。	kび外部 は、「第	パクロック	水晶発振子を接 ク入力の場合の クロック発振器	接続
	EXTAL	66	入力	外部 発振 力の	クロック 子を接続	7を入力 売する場 接続例に	するこ 合、お。 ついて	また、EXTAL 端 ともできます。 よび外部クロッ は、「第 20 章 ださい。	水晶 ク入
		61	出力		テムクロ デバイス		テムクロ	ロックを供給し	ま
動作モードコントロール	MD <sub>2</sub> ~ MD <sub>0</sub>	75 ~ 73	入力	す。     モード端子 動作モードを設定します。MD2~MD3端作モードの関係は次のとおりです。これ子は動作中には変化させないでください     MD2 MD1 MD0 動作モートの 0 0 - 1 モード1 1 0 モード2 1 モード3 1 0 0 モード4 1 0 モード5 1 0 モード6				りです。これら	

分 類	記号	ピン番号	入出力	名称および機能
システム制御	RES	63	入力	<u>リセット入力</u> この端子が Low レベルになると、リセット状態 となります。
	RESO (RESO/V <sub>PP</sub> )	10	出力	<u>リセット出力</u> マスク ROM 内蔵製品では、外部デバイスに対 し、リセット信号を出力します。二電源方式の フラッシュメモリ版では V <sub>FC</sub> オンボード書き込 み用プログラム電源)端子機能を兼用します。
	STBY	62	入力	スタンバイ この端子が Low レベルになると、ハードウェア スタンパイモードに遷移します。
	BREQ	59	入力	バス権要求 本 LSI に対し、外部バスマスタがバス権を要求 します。
	BACK	60	出力	バス権要求アクノリッジ バス権を外部バスマスタに解放したことを示し ます。
割り込み	NMI	64	入力	ノンマスカブル割り込み マスク不可能な割り込みを要求します。
	ĪRQ₅ ~ ĪRQ₀	17、16、 90~87	入力	割り込み要求 5~0マスク可能な割り込みを要求します。
アドレスバス	A <sub>23</sub> ~ A <sub>0</sub>	97 ~ 100、56 ~ 45、43 ~ 36	出力	アドレスバス アドレスを出力します。
データバス	D <sub>15</sub> ~ D <sub>0</sub>	34 ~ 23、 21 ~ 18	入出力	データバス 双方向データバスです。
バス制御	$\overline{\text{CS}}_{7} \sim \overline{\text{CS}}_{0}$	8、97~99、 88~91	出力	チップセレクト エリア 7~0 の選択信号です。
	ĀS	69	出力	アドレスストロープ この端子が Low レベルのとき、アドレスバス上 のアドレス出力が有効であることを示します。
	RD	70	出力	<u>リード</u> この端子が Low レベルのとき、外部アドレス空 間のリード状態であることを示します。
	HWR	71	出力	$N = \frac{N}{N} + \frac{N}{N}$ この端子が Low レベルのとき、外部アドレス空間のライト状態であり、データバスの上位側 $(D_{15} \sim D_8)$ が有効であることを示します。
	LWR	72	出力	ロウライト この端子が Low レベルのとき、外部アドレス空間のライト状態であり、データバスの下位側( $D_7$ $\sim D_0$ ) が有効であることを示します。

分 類	記号	ピン番号	入出力	名称および機能
バス制御	WAIT	58	入力	ウェイト
				外部アドレス空間をアクセスするときに、バス サイクルにウェイトステートの挿入を要求しま
11=1	DEOL	0.7	111-	す。
リフレッシュ コントローラ	RFSH	87	出力	リフレッシュ
	000	00		リフレッシュサイクルを示します。
	$\overline{\text{CS}}_{\scriptscriptstyle 3}$	88	出力	ロウアドレスストローブ (RAS)
				エリア3に接続された DRAM のロウアドレスストローブ信号です。
	RD	70	出力	カラムアドレスストローブ $(\overline{CAS})$
				エリア3に接続された DRAMのカラムアドレス
				ストローブ信号です。2WE 方式 DRAM に使用します。
				ライトイネーブル(WE)
				<u>フィドイボーブル(WE)</u>  エリア3に接続された DRAM のライトイネーブ
				ル信号です。2CAS 方式 DRAM に使用します。
	HWR	71	出力	アッパーライト(ŪW)
				エリア3に接続されたDRAMのライトイネーブ
				ル信号です。2WE 方式 DRAM に使用します。
				アッパーカラムアドレスストローブ(UCAS)
				エリア3に接続された DRAM のカラムアドレス  ストローブ信号です。2CAS 方式 DRAM に使用
				ストローフ信号です。20A3 万式 DRAW に使用します。
	LWR	72	出力	ロウアーライト ( LW )
				エリア3に接続された DRAM のライトイネーブ
				ル信号です。2WE 方式 DRAM に使用します。
				ロウアーカラムアドレスストローブ( <del>LCAS</del> )
				エリア3に接続された DRAM のカラムアドレス
				ストローブ信号です。2CAS 方式 DRAM に使用
				します。
DMA コントロー ラ ( DMAC )	DREQ,	9、8	入力	DMA 要求 1、0
) (DIVIAC)	0		.1	DMAC の起動を要求します。
	TEND <sub>1</sub> , TEND <sub>0</sub>	94、93	出力	DMA 終了 1、0
40.18		00 00	\	DMAC のデータ転送終了を示します。
16 ビット	TCLKD~	96 ~ 93	入力	クロック入力 D~A
インテグレーテッ ドタイマユニット	TIOOA	4 0 00 07	X 111 -4-	外部クロックを入力します。
(ITU)	TIOCA₄ ~ TIOCA₀	4、2、99、97、 95	入出刀	インプットキャプチャ / アウトプットコンペア A4~A0
				A4 ~ A0     GRA4 ~ A0 のアウトプットコンペア出力 / イン
				プットキャプチャ入力 / PWM 出力端子です。
	TIOCB <sub>4</sub> ~	5, 3, 100, 98,	入出力	インプットキャプチャ / アウトプットコンペア
	TIOCB <sub>0</sub>	96	, , , , ,	B4~B0
				 GRB4~B0 のアウトプットコンペア出力 / イン
				プットキャプチャ入力 / PWM 出力端子です。

分類	記号	ピン番号	入出力	名称および機能
16 ビット	TOCXA₄	6	出力	アウトプットコンペア XA4
インテグレーテッ				PWM 出力端子です。
ドタイマユニット	TOCXB₄	7	出力	アウトプットコンペア XB4
(ITU)				PWM 出力端子です。
プログラマブルタ	TP <sub>15</sub> ~ TP <sub>0</sub>	9~2,100~93	出力	TPC 出力 15~0
イミングパターン				パルス出力端子です。
コントローラ				
(TPC) シリアルコミュニ	T.D. T.D.	4040	出力	
ケーションインタ	IXD₁、IXD₀	13、12	出力	トランスミットデータ (チャネル 0、1) SCI のデータ出力端子です。
7 - 7 (801)	DvD DvD	15、14	入力	レシープデータ(チャネル 0、1)
	RxD <sub>1</sub> 、RxD <sub>0</sub>	15、14	入刀	レシーファーラ(デャネルの、1)  SCI のデータ入力端子です。
	SCK, SCK	17、16	入出力	シリアルクロック(チャネル 0、1)
	SCK <sub>1</sub> , SCK <sub>0</sub>	17, 10	八山刀	SCI のクロック入出力端子です。
A/D 亦協盟	ANI ANI	05 70	λ +	
A/D 変換器	$AN_7 \sim AN_0$	85 ~ 78	入力	アナログ 7~0 スナログ \ カ 治 スマナ
	ADTDO	0	\ <del>+</del>	アナログ入力端子です。
	ADTRG	9	入力	A/D 変換外部トリガ入力 A/D 変換開始のための外部トリガ入力端子で
				本の を
 D/A 変換器	DA <sub>1</sub> , DA <sub>0</sub>	85、84	出力	アナログ出力
5// <u>Q</u> ]XIII	D711 D710	000	шуу	<u>/ /                                   </u>
A/D 変換器、	AV <sub>cc</sub>	76	入力	A/D 変換器および D/A 変換器の電源端子です。
D/A 変換器	cc	. •	, 0,3	A/D 変換器および D/A 変換器を使用しない場合
				はシステム電源(Vcc)に接続してください。
	$AV_{ss}$	86	入力	A/D 変換器および D/A 変換器のグランド端子で
				す。システムの電源(Vss)に接続してくださ
			\	( )。 ( )。 ( )。 ( )。 ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )
	$V_{REF}$	77	入力	A/D 変換器および D/A 変換器の基準電圧入力端 子です。A/D 変換器および D/A 変換器を使用し
				ない場合はシステムの電源(Vcc)に接続して
				ください。
I/O ポート	P1, ~ P1 <sub>0</sub>	43 ~ 36	入出力	ポート1
				8 ビットの入出力端子です。ポート 1 データデ
				ィレクションレジスタ (P1DDR) によって、1
	Do D-		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	ビットごとに入出力を指定できます。
	P2 <sub>7</sub> ~ P2 <sub>0</sub>	52 ~ 45	入出力	<del>\( \tau \) \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ </del>
				8 ビットの入出力端子です。ポート 2 データディレクションレジスタ ( P2DDR ) によって、1
				イレッションレンスタ(F2DDR)によって、「  ビットごとに入出力を指定できます。
	P3, ~ P3 <sub>0</sub>	34 ~ 27	入出力	ポート3
	-, - 0		·	3 ビットの入出力端子です。ポート 3 データデ
				ィレクションレジスタ (P3DDR) によって、1
				ビットごとに入出力を指定できます。
	P4 <sub>7</sub> ~ P4 <sub>0</sub>	26 ~ 23、	入出力	<u>ポート 4</u>
		21 ~ 18		8ビットの入出力端子です。ポート4データデ
				イレクションレジスタ(P4DDR)によって、1 ビットごとに入出力を指定できます。
				レッドとこに八山川で相比じさまり。

分 類	記号	ピン番号	入出力	名称および機能
I/O ポート	P5 <sub>3</sub> ~ P5 <sub>0</sub>	56 ~ 53	入出力	ポート 5 4 ビットの入出力端子です。ポート 5 データディレクションレジスタ(P5DDR)によって、1 ビットごとに入出力を指定できます。
	P6 <sub>6</sub> ~ P6 <sub>0</sub>	72 ~ 69、 60 ~ 58	入出力	ポート 6 7 ビットの入出力端子です。ポート 6 データディレクションレジスタ(P6DDR)によって、1 ビットごとに入出力を指定できます。
	P7, ~ P7 <sub>0</sub>	85 ~ 78	入力	<u>ポート7</u> 8 ビットの入力端子です。
	P8 <sub>4</sub> ~ P8 <sub>0</sub>	91 ~ 87	入出力	ポート 8 5 ビットの入出力端子です。ポート 8 データディレクションレジスタ(P8DDR)によって、1 ビットごとに入出力を指定できます。
	P9 <sub>5</sub> ~ P9 <sub>0</sub>	17 ~ 12	入出力	ポート 9 6 ビットの入出力端子です。ポート 9 データディレクションレジスタ(P9DDR)によって、1 ビットごとに入出力を指定できます。
	PA <sub>7</sub> ~ PA <sub>0</sub>	100 ~ 93	入出力	ポート A 8 ビットの入出力端子です。ポート A データディレクションレジスタ(PADDR)によって、1 ビットごとに入出力を指定できます。
	PB <sub>7</sub> ~ PB <sub>0</sub>	9~2	入出力	ポート B 8 ビットの入出力端子です。ポート B データディレクションレジスタ(PBDDR)によって、1 ビットごとに入出力を指定できます。

# 1.4 H8/3048Fと H8/3048F-ONE の相違点

H8/3048F(二電源品)とH8/3048F-ONE(単一電源品)との相違点を表 1.5 に示します。

表 1.5 H8/3048F と H8/3048F-ONE との相違点

表 1.5	H8/3048F と H8/3048F-ONE との	
項目	二電源品:H8/3048F	単一電源品:H8/3048F-ONE*
端子仕様	1ピン V <sub>cc</sub>	1 ピン V <sub>c.</sub> (5V 動作品の場合) 外付け容量 0.1 µ F を付けて V <sub>ss</sub> に接 続
		3V 動作品は、V <sub>∞</sub> 端子
	10 ピン V <sub>pp</sub> /RESO	10 ピン FWE
ROM/RAM	FLASH メモリ 128k バイト ( 二電源 方式 )	FLASH メモリ 128k バイト ( 単一電 源方式 )
	RAM 4k バイト	RAM 4k バイト
オンボード書き込み単位	1 バイト単位の書き込み	128 バイト単位の書き込み
書き込み/消去電圧	V <sub>բ</sub> 端子に外部から 12V 印加	12V 印加不要。V <sub>cc</sub> 単一電源
V <sub>p</sub> ,端子機能	RESO 端子とマルチプレクス	FWE 機能のみ(RESO 機能削除)
ブートモード設定方法	RESO=12V    MD2   MD1   MD0   モード5   12V   0   1   モード6   12V   1   0   モード7   12V   1   1   リセット解除	FWE=1
ユーザプログラムモード設定方法	RESO=12V	FWE=1
プレライト処理	消去前に必要	不要
複数プロックの消去	複数ブロックと同時に消去可能(ブロックごとにベリファイして、未消去ブロックのみ追加消去する)	1 ブロック単位で消去。複数ブロックの同時消去は不可(消去フローも異なります)
書き込み処理	書き込み前に書き込み対象アドレ スに相当するブロックを EBR1/ EBR2 に設定	設定なし
FLMCR		FLMCR1(H'FF40)  [FWE SWE ESU PSU  EV   PV   E   P    FLMCR2(H'FF41)  [FLER] -   -   -   -   -   -
EBR	EBR1(H'FF42)  [LB7   LB6   LB5   LB4   LB3   LB2   LB1   LB0    EBR2(H'FF43)  [SB7   SB6   SB5   SB4   SB3   SB2   SB1   SB0    複数ピット選択可(書き込み/消去時設定)	EBR(H'FF42) [EB7] EB6 [EB5] EB4   EB3   EB2   EB1   EB0   1 ビットのみ選択(消去時設定)

項目	二電源品:H8/3048F	単一電源品:H8/3048F-ONE*
RAMCR	RAMCR(H'FF48)  [FLER   RAMS RAM2 RAM1 RAM0]	RAMCR(H'FF47)    -   RAMS RAM2   RAM1   -
FLASH メモリブロック分割	16 ブロック分割 16kパイト×7: LBO ~ LB6 12kパイト×7: LB7 512kパイト×8: SBO ~ SB7  FLASHメモリ  LBO (16kパイト) LB1 (16kパイト) LB2 (16kパイト) LB3 (16kパイト) LB4 (16kパイト) LB5 (16kパイト) LB5 (16kパイト) LB6 (16kパイト) LB6 (16kパイト) SB7 (12kパイト) SB0 (512パイト) SB1 (512パイト) SB2 (512パイト) SB4 (512パイト) SB4 (512パイト) SB5 (512パイト) SB5 (512パイト) SB6 (512パイト) SB6 (512パイト) SB6 (512パイト) SB7 (512パイト)	8 ブロック分割 1k パイト× 4: EB0 ~ EB3 28k パイト× 1: EB4 32k パイト× 3: EB5 ~ EB7  FLASH メモリ  EB0 (1k パイト) EB1 (1k パイト) EB2 (1k パイト) EB3 (1k パイト) EB3 (1k パイト) EB4 (28k パイト) EB5 (32k パイト) EB6 (32k パイト) EB7 (32k パイト) H1FFFF
RAM エミュレーションブロック分割	内蔵 RAM FLASH メモリ H'EF100 H'F1000 H'F1FF H'16000 H'17600	内蔵 RAM   FLASH メモリ   H'00000   H'00400   H'00400   H'00400   H'00500   H'00500   H'01000   H
動作中のリセット	最低 6 システムクロック(6 )サイクルの間、RES 端子を Low レベルにしてください。(RES パルス幅T <sub>RESW</sub> =min.6.0tcyc)	最低 20 システムクロック(20 ) サイクルの間、RES 端子を Low レ ベルにしてください。(RES パルス 幅 T <sub>RESW</sub> =min.20tcyc)
A/D Ø ADCR	ADCR(H'FFE9) 初期値 H'7F ビット 7 のみリードライト可。 その他はリザーブビット。リードす ると常に 1 が読める。ライトは無効。	ADCR(H'FFE9) 初期値 H'7E ビット 7 のみリードライト可。 ビット 0 はリザーブビットで 1 セット禁止。 その他はリザーブビット。リードすると常に 1 が読める。ライトは無効。

項目	二電源品:H8/3048F	単一電源品:H8/3048F-ONE*		
WDT Φ RSTCSR	RSTCSR(H'FFAB) 初期値 H'3F ビット 7、6 のみリードライト可。 その他はリザーブビット。リードす ると常に 1 が読める。ライトは無効。	RSTCSR(H'FFAB) 初期値 H'3F ビット 7 のみリードライト可。 ビット 6 はリザーブビットで 1 セット禁止。 その他はリザーブビット。リードすると常に 1 が読める。ライトは無効。		
発振安定時間の設定 (SYSCR の STS2-0)	スタンバイタイマセレクト2~0の設定    STS2   STS1   STS0   説明     0	STS2   STS1   STS0   説明		
フラッシュメモリに関する詳細	「第 19 章 フラッシュメモリ (H8/3048F:二電源方式(V <sub>PP</sub> = 12V))」を参照してください。	「第 18 章 フラッシュメモリ (H8/3048F-ONE : 単一電源方式)」 を参照してください。		
電気的特性	動作周波数:1~16MHz	動作周波数:2~25MHz		
(動作周波数)	「第 22 章 表 22.1 H8/3048 シリーズの電気的特性比較」を参照してください。	「第21章 表21.1 H8/3048シリーズの電気的特性比較」を参照してください。		
レジスタ一覧	付録 B「表B.1 H8/3048シリーズ してください。	の内部 I/O レジスタ仕様比較」を参照		
	付録 B.1「アドレス一覧」を参照 してください。	付録 B.1「アドレス一覧」を参照 してください。		
オンチップエミュレータ		オンチップエミュレータ(E10T)		

【注】 \* H8/3048F-ONE に関しては「H8/3048F-ONE、H8/3048F-ZTAT™ハードウェアマニュアル」を参照してください。

# 2. CPU

# 2.1 概要

H8/300H CPU は、H8/300CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の高速 CPUです。H8/300H CPU は、16 ビット×16 本の汎用レジスタを持ち、16M バイトのリニアなアドレス空間を取り扱うことができ、リアルタイム制御に最適です。

## 2.1.1 特長

H8/300H CPU には、次の特長があります。

- H8/300CPU 上位互換 H8/300シリーズのオブジェクトプログラムを実行可能
- 汎用レジスタ方式 16ビット×16本(8ビット×16本、32ビット×8本としても使用可能)
- 62 種類の基本命令
  - 8/16/32 ビット転送、演算命令
- 乗除算命令
- 強力なビット操作命令
- 8種類のアドレッシングモード
  - レジスタ直接(Rn)
- レジスタ間接(@ERn)
- ディスプレースメント付レジスタ間接(@(d:16, ERn), @(d:24, ERn))
- ポストインクリメント / プリデクリメントレジスタ間接(@ERn + / @ ERn)
- 絶対アドレス (@aa:8, @aa:16, @aa:24)
- イミディエイト (#xx:8, #xx:16, #xx:32)
- プログラムカウンタ相対(@(d:8,PC),@(d:16,PC))
- メモリ間接 (@@aa:8)
- 16M バイトのリニアアドレス空間
- 高速動作
  - 頻出命令をすべて 2~4 ステートで実行
  - 最高動作周波数 : 18MHz ( H8/3048ZTAT、H8/3048 マスク ROM 品、

H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、

H8/3044 マスク ROM 品)

- 最高動作周波数 : 16MHz ( H8/3048F )

8 / 16 / 32 ビットレジスタ間加減算 : 111ns@18MHz/125ns@16MHz
 8 × 8 ビットレジスタ間乗算 : 778ns@18MHz/875ns@16MHz
 16÷8 ビットレジスタ間除算 : 778ns@18MHz/875ns@16MHz
 16 × 16 ビットレジスタ間乗算 : 1,221ns@18MHz/1,375ns@16MHz
 32÷16 ビットレジスタ間除算 : 1,221ns@18MHz/1,375ns@16MHz

- 2 種類の CPU 動作モード
- ノーマルモード(本 LSI では使用できません)
- アドバンストモード

低消費電力動作 SLEEP命令により低消費電力状態に遷移

## 2.1.2 H8/300CPU との相違点

H8/300H CPU は、H8/300CPU に対して、次の点が強化、拡張されています。

- 汎用レジスタを拡張 16ビット×8本の拡張レジスタを追加
- アドレス空間を拡張
- アドバンストモードのとき、最大 16M バイトのアドレス空間を使用可能
- ノーマルモードのとき、H8/300CPU と同一の 64k バイトのアドレス空間を使用可能 (本LSIでは使用できません)
- アドレッシングモードを強化 16Mバイトのアドレス空間を有効に使用可能
- 命令強化
- 32 ビット転送、演算命令を追加
- 符号付き乗除算命令などを追加

## 2.2 CPU 動作モード

H8/300H CPU は、ノーマルモードおよびアドバンストモードの 2 つの CPU 動作モードを持っています。サポートするアドレス空間は、ノーマルモードの場合最大 64k バイト、アドバンストモードの場合最大 16M バイトとなります。

本 LSI では、アドバンストモードのみ使用できます(以後、特に説明がない場合はアドバンストモードについて説明します)。




図 2.1 CPU 動作モード

# 2.3 アドレス空間

H8/300H CPU のアドレス空間は最大 16M バイトです。本 LSI では MCU 動作モードにより、アドレス空間は、1M バイトモードと 16M バイトモードを選択できます。

本 LSI のメモリマップの概要を図 2.2 に示します。詳細は「3.6 各動作モードのメモリマップ」を参照してください。

アドレス空間が 1M バイトモードの場合、実効アドレスの上位 4 ビットは無視され、20 ビットのアドレスとなります。




図 2.2 メモリマップ

## 2.4 レジスタ構成

## 2.4.1 概要

H8/300H CPU の内部レジスタ構成を図 2.3 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。

汎用し	ノジスタ(ERn)					
	15 0	7	7	0	7	0
ER0	E0		R0H		R0	L
ER1	E1		R1H		R1	L
ER2	E2		R2H		R2	L
ER3	E3		R3H		R3	L
ER4	E4		R4H		R4	L
ER5	E5		R5H		R5	L
ER6	E6		R6H		R6	L
ER7	E7 (\$	SP	) R7H		R7	L
SP: PC:	計・説明】 スタックポインタ プログラムカウンタ コンディションコードレジスタ 割り込みマスクビット ユーザビット / 割り込みマスクビット ハーフキャリフラグ ユーザビット ネガティブフラグ オーバフローフラグ			CCR	I WHU	N Z V C
C:	キャリフラグ	7 1	バジスタ構成	<u>.</u>		

図 2.3 CPU 内部レジスタ構成

### 2.4.2 汎用レジスタ

H8/300H CPU は 32 ビット長の汎用レジスタ 8 本を持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。

データレジスタとしては32ビット、16ビットまたは8ビットレジスタとして使用できます。

アドレスレジスタおよび 32 ビットレジスタとしては、一括して汎用レジスタ ER ( ER0 ~ ER7 ) として使用します。

16 ビットレジスタとしては、汎用レジスタ ER を分割して汎用レジスタ E (  $E0 \sim E7$  )、汎用レジスタ R (  $R0 \sim R7$  ) として使用します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本使用することができます。なお、汎用レジスタ E (  $E0 \sim E7$  ) を、特に拡張レジスタと呼ぶ場合があります。

8 ビットレジスタとしては、汎用レジスタ R を分割して汎用レジスタ RH ( R0H ~ R7H ) 、汎用レジスタ RL ( R0L ~ R7L ) として使用します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本使用することができます。

汎用レジスタの使用方法を図 2.4 に示します。各レジスタは独立に使用方法を選択することができます。




図 2.4 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図 2.5 に示します。




図 2.5 スタックの状態

### 2.4.3 コントロールレジスタ

コントロールレジスタには、24 ビットのプログラムカウンタ (PC) と 8 ビットのコンディションコードレジスタ (CCR) があります。

### (1) プログラムカウンタ (PC)

24 ビットのカウンタで、CPU が次に実行する命令のアドレスを示しています。CPU の命令は、すべて 2 バイト (ワード)を単位としているため、最下位ビットは無効です (命令コードのリード時には最下位ビットは 0 とみなされます)。

### (2) コンディションコードレジスタ (CCR)

8 ビットのレジスタで、CPU の内部状態を示しています。割り込みマスクビット (I) とハーフキャリ (H) 、ネガティブ (N) 、ゼロ (Z) 、オーバフロー (V) 、キャリ (C) の各フラグを含む 8 ビットで構成されています。

ビット7:割り込みマスクビット(1)

本ビットが1にセットされると、割り込みがマスクされます。ただし、NMIはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに1にセットされます。

ビット6: ユーザビット/割り込みマスクビット(UI)

ソフトウェア(LDC、STC、ANDC、ORC、XORC命令)でリード/ライトできます。割り込みマスクビットとしても使用可能です。詳細は「第5章 割り込みコントローラ」を参照してください。

ビット5: ハーフキャリフラグ(H)

ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。ADD.W、SUB.W、CMP.W、NEG.W 命令の実行によりビット 11 にキャリまたはボローが生じたとき、または ADD.L、SUB.L、CMP.L、NEG.L 命令の実行によりビット 27 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。

ビット4:ユーザビット(U)

ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード / ライトできます。

ビット3: ネガティブフラグ(N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2:ゼロフラグ(Z)

データがゼロのとき 1 にセットされ、ゼロ以外のとき 0 にクリアされます。

ビット1:オーバフローフラグ(V)

算術演算命令の実行により、オーバフローが生じたとき1にセットされます。それ以外のとき0 にクリアされます。 ビット0:キャリフラグ(C)

演算の実行により、キャリが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。 キャリには次の種類があります。

- 加算結果のキャリ
- 減算結果のボロー
- シフト/ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。CCR は、LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、Z、V、C の各フラグは、条件分岐命令(Bcc)で使用されます。

各命令ごとのフラグの変化については、「付録 A.1 命令一覧」を参照してください。 また I、UI ビットについては、「第5章 割り込みコントローラ」を参照してください。

## 2.4.4 CPU 内部レジスタの初期値

リセット例外処理によって、CPU 内部レジスタのうち、PC はベクタからロードすることにより初期化され、CCR の I ビットは 1 にセットされますが、汎用レジスタと CCR の他のビットは初期化されません。SP (ER7) の初期値も不定です。したがって、リセット直後に、MOV.L 命令を使用してSP (ER7) の初期化を行ってください。

## 2.5 データ構成

H8/300H CPU は、1 ビット、4 ビット BCD、8 ビット(バイト)、16 ビット(ワード)、および 32 ビット(ロングワード)のデータを扱うことができます。

1 ビットデータはビット操作命令で扱われ、オペランドデータ ( バイト ) の第 n ビット ( n = 0、 1、 2、 .....、7 ) という形式でアクセスされます。

なお、DAA および DAS の 10 進補正命令では、バイトデータは 2 桁の 4 ビット BCD データとなります。

### 2.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図 2.6 に示します。




図 2.6 汎用レジスタのデータ構成(1)




図 2.7 汎用レジスタのデータ構成 (2)

## 2.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図 2.8 に示します。

H8/300H CPU は、メモリ上のワードデータ / ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ / ロングワードデータをアクセスした場合、アドレスの最下位ビットは 0 とみなされ、1 番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図 2.8 メモリ上でのデータ構成

なお、ER7(SP)をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。

# 2.6 命令セット

# 2.6.1 命令セットの概要

H8/300H CPU の命令は合計 62 種類あり、各命令の機能によって、表 2.1 に示すように分類されます。

10 THE 4 0001 MM					
機能	命 令	種類			
データ転送命令	MOV、PUSH* <sup>1</sup> 、POP* <sup>1</sup> 、MOVTPE* <sup>2</sup> 、MOVFPE* <sup>2</sup>	3			
算術演算命令	ADD, SUB, ADDX, SUBX, INC, DEC, ADDS, SUBS, DAA, DAS, MULXU, MULXS, DIVXU, DIVXS, CMP, NEG, EXTS, EXTU	18			
論理演算命令	AND, OR, XOR, NOT	4			
シフト命令	SHAL, SHAR, SHLL, SHLR, ROTL, ROTR, ROTXL, ROTXR	8			
ビット操作命令	BSET, BCLR, BNOT, BTST, BAND, BIAND, BOR, BIOR, BXOR, BIXOR, BLD, BILD, BST, BIST	14			
分岐命令	Bcc*³、JMP、BSR、JSR、RTS	5			
システム制御命令	TRAPA、RTE、SLEEP、LDC、STC、ANDC、ORC、XORC、NOP	9			
ブロック転送命令	EEPMOV	1			

表 2.1 命令の分類

合計 62 種類

- 【注】 \*1 POP.W Rn、PUSH.W Rn は、それぞれ MOV.W@SP+, Rn、MOV.W Rn,@-SPと同一です。 また、POP.L ERn、PUSH.L ERn はそれぞれ MOV.L@SP+, Rn、MOV.L Rn,@-SPと同一です。
  - \*2 本 LSI では使用できません。
  - \*3 Bcc は条件分岐命令の総称です。

# 2.6.2 命令とアドレッシングモードの組み合わせ

H8/300H CPU で使用可能な命令を表 2.2 に示します。

表22 命令とアドレッシングモードの組み合わせ

	表 2.2 命令とアドレッシングモードの組み合わせ													
機	命令	アドレッシングモード								,				
能		××#	Rn	@ERn	@ (d:16,ERn)	@ (d:24,ERn)	@ERn+/@-ERn	@aa:8	@aa:16	@aa:24	@ (d:8,PC)	@ (d:16,PC)	@ @ aa:8	1
デ	MOV	BWL	BWL	BWL	BWL	BWL	BWL	В	BWL	BWL	-	-	-	-
	POP, PUSH	-	-	-	-	-	-	-	-	-	-	-	-	WL
転送命令	MOVFPE*, MOVTPE*	-	-	1	-	-	-	-	В	-	-	-	-	1
算	ADD, CMP	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-
術演	SUB	WL	BWL	-	-	-	-	-	-	-	-	-	-	-
算	ADDX, SUBX	В	В	-	-	-	-	-	-	-	-	-	-	-
命	ADDS, SUBS	-	L	-	-	-	-	-	-	-	-	-	-	-
令	INC, DEC	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	DAA, DAS	-	В	-	-	-	-	-	-	-	-	-	-	-
	MULXU, MULXS, DIVXU, DIVXS	-	BW	-	-	-	-	-	-	-	-	-	-	-
	NEG	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	EXTU, EXTS	-	WL	-	-	-	-	-	-	-	-	-	-	-
論	AND, OR, XOR	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-
論理演算命令	NOT	-	BWL	1	-	-	-	-	-	-	-	-	-	-
シフ	卜命令	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	ト操作命令	-	В	В	-	-	-	В	-	-	-	-	-	-
	Bcc, BSR	-	-	-	-	-	-	-	-	-			-	-
岐命	JMP, JSR	-	-		-	-	-	-	-		-	-		-
令	RTS	-	-	-	-	-	-	-	-	-	-	-	-	
	TRAPA	-	-	-	-	-	-	-	-	-	-	-	-	
ステ	RTE	-	-	-	-	-	-	-	-	-	-	-	-	
ム	SLEEP	-	-	-	-	-	-	-	-	-	-	-	-	
制	LDC	В	В	W	W	W	W	-	W	W	-	-	-	-
御命	STC	-	В	W	W	W	W	-	W	W	-	-	-	-
	ANDC, ORC, XORC	В	-	-	-	-	-	-	-	-	-	-	-	-
	NOP	-	-	-	-	-	-	-	-	-	-	-	-	
ブロ	ック転送命令	-	-	-	-	-	-	-	-	-	-	-	-	BW

### 【記号説明】

B: バイト、W: ワード、L: ロングワード 【注】 \* 本 LSI では使用できません。

## 2.6.3 命令の機能別一覧

各命令の機能について表 2.3~表 2.10 に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

《オペレーションの記号》

D4	辺田しごフカノデフニック ション/側)*
	汎用レジスタ (デスティネーション側)*
Rs	汎用レジスタ(ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ(32 ビットレジスタ / アドレスレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N ( ネガティブ ) フラグ
Z	CCR の Z (ゼロ ) フラグ
V	CCR の V(オーバフロー)フラグ
С	CCR の C (キャリ ) フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
	論理積
	論理和
•	排他的論理和
	転送
~	反転論理(論理的補数)
:3/:8/:16/:24	3 / 8 / 16 / 24 ビット長

【注】 \* 汎用レジスタは、8 ビット(ROH ~ R7H、ROL ~ R7L)、16 ビット(RO ~ R7、E0 ~ E7)、または 32 ビットレジスタ / アドレスレジスタ (ERO ~ ER7 ) です。

表 2.3 データ転送命令

		7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7
命 令	サイズ*	機能
MOV	B/W/L	(EAs) Rd、Rs (EAd) 汎用レジスタと汎用レジスタ、または汎用レジスタとメモリ間でデータ 転送します。また、イミディエイトデータを汎用レジスタに転送します。
MOVFPE	В	(EAs) Rd 本 LSI では使用できません。
MOVTPE	В	Rs (EAs) 本 LSI では使用できません。
POP	W/L	@SP+ Rn スタックから汎用レジスタヘデータを復帰します。POP.W Rn は MOV.W @SP+, Rn と、また POP.L ERn は MOV.L @SP+, ERn と同 ーです。
PUSH	W/L	Rn @ - SP 汎用レジスタの内容をスタックに退避します。PUSH.W Rn は MOV.W Rn , @ - SP と、また PUSH.L ERn は MOV.L ERn , @ - SP と同一です。

B : バイト W : ワード L : ロングワード

表 2.4 算術演算命令(1)

命令	サイズ*	機能
ADD SUB	B/W/L	Rd±Rs Rd、Rd±#IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います(バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。SUBX 命令または ADD 命令を使用してください)。
ADDX SUBX	В	$Rd \pm Rs \pm C$ $Rd$ 、 $Rd \pm \#IMM \pm C$ $Rd$ 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリ付き加減算を行います。
INC DEC	B/W/L	Rd $\pm$ 1 Rd、Rd $\pm$ 2 Rd 汎用レジスタに 1 または 2 を加減算します(バイトサイズの演算では 1 の加減算のみ可能です)。
ADDS SUBS	L	Rd±1 Rd、Rd±2 Rd、Rd±4 Rd 32 ビットレジスタに 1、2 または 4 を加減算します。
DAA DAS	В	Rd(10 進補正) Rd 汎用レジスタ上の加減算結果を CCR を参照して 4 ビット BCD データに補 正します。
MULXU	B/W	Rd×Rs Rd 汎用レジスタと汎用レジスタ間の符号なし乗算を行います。8 ビット×8 ビット 16 ビット、16 ビット×16 ビット 32 ビットの乗算が可能です。
MULXS	B/W	Rd×Rs Rd 汎用レジスタと汎用レジスタ間の符号付き乗算を行います。8 ビット×8 ビット 16 ビット、16 ビット×16 ビット 32 ビットの乗算が可能です。
DIVXU	B/W	Rd÷Rs Rd 汎用レジスタと汎用レジスタ間の符号なし除算を行います。16 ビット÷8 ビット 商8 ビット 余り8 ビット、32 ビット÷16 ビット 商16 ビット 余り16 ビットの除算が可能です。
DIVXS	B/W	Rd÷Rs Rd 汎用レジスタと汎用レジスタ間の符号付き除算を行います。16 ビット÷8 ビット 商8 ビット 余り8 ビット、32 ビット÷16 ビット 商16 ビット 余り16 ビットの除算が可能です。
СМР	B/W/L	Rd - Rs、Rd - #IMM 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果を CCR に反映します。
NEG	B/W/L	0 - Rd Rd 汎用レジスタの内容の 2 の補数 ( 算術的補数 ) をとります。
EXTS	W/L	Rd(符号拡張) Rd 16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張します。または、32 ビットレジスタの下位 16 ビットをロングワードサイズに符号拡張します。
EXTU	W/L	Rd(ゼロ拡張) Rd 16 ビットレジスタの下位 8 ビットをワードサイズにゼロ拡張します。または、32 ビットレジスタの下位 16 ビットをロングワードサイズにゼロ拡張します。

B : バイト W : ワード L : ロングワード

表 2.5 論理演算命令

命令	サイズ*	機能
AND	B/W/L	Rd Rs Rd、Rd #IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
OR	B/W/L	Rd Rs Rd、Rd #IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理和をとります。
XOR	B/W/L	Rd⊕Rs Rd、Rd⊕#IMM Rd 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイト データの排他的論理和をとります。
NOT	B/W/L	~ Rd Rd 汎用レジスタの内容の 1 の補数 (論理的補数 ) をとります。

B: バイト W: ワード L: ロングワード

表 2.6 シフト命令

命令	サイズ*	機能
SHAL	B/W/L	Rd (シフト処理 ) Rd
SHAR		汎用レジスタの内容を算術的にシフトします。
SHLL	B/W/L	Rd (シフト処理 ) Rd
SHLR		汎用レジスタの内容を論理的にシフトします。
ROTL	B/W/L	Rd(ローテート処理) Rd
ROTR		汎用レジスタの内容をローテートします。
ROTXL	B/W/L	Rd(ローテート処理) Rd
ROTXR		汎用レジスタの内容をキャリフラグを含めてローテートします。

【注】\* サイズはオペランドサイズを示します。

B : バイト W : ワード L : ロングワード

表 2.7 ビット操作命令

	1	表 2.7 ビット操作命令 
命令	サイズ*	機能
BSET	В	1 ( < ビット番号 > of < EAd > ) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 1 にセットします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BCLR	В	0 ( < ビット番号 > of < EAd > ) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 0 にクリアします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BNOT	В	~(〈ビット番号〉 of 〈EAd〉) (〈ビット番号〉 of 〈EAd〉) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し ます。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジス タの内容下位 3 ビットで指定します。
BTST	В	~ ( < ビット番号 > of < EAd > ) Z 汎用レジスタまたはメモリのオペランドの指定された 1 ビットをテスト し、ゼロフラグに反映します。ビット番号は、3 ビットのイミディエイト データまたは汎用レジスタの内容下位 3 ビットで指定します。
BAND	В	C (<ビット番号> of <ead>) C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。</ead>
BIAND	В	C 〔~(〈ビット番号〉 of 〈EAd〉)〕 C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。ビット番号は、3ビットのイミディエイトデータで指定します。
BOR	В	C ( < ビット番号 > of < EAd > ) C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。
BIOR	В	C 〔~(〈ビット番号〉 of 〈EAd〉)〕 C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BXOR	В	C⊕( < ビット番号 > of < EAd > ) C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。
BIXOR	В	C⊕〔~(<ビット番号> of <ead>)〕 C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、 キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。ビット番号は、3ビットのイミディエイトデータで指定します。</ead>
BLD	В	(〈ビット番号〉 of 〈EAd〉) C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットをキャリフラグに転送します。
BILD	В	<ul><li>(〈ビット番号〉 of 〈EAd〉)</li><li>(〈ビット番号〉 of 〈EAd〉)</li><li>(以用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグに転送します。ビット番号は、3 ビットのイミディエイトデータで指定します。</li></ul>

命令	サイズ*	機能
BST	В	C ( <ビット番号 > of < EAd > )
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットにキャリフラグの内容を転送します。
BIST		C ~ ( < ビット番号 > of < EAd > ) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、反転 されたキャリフラグの内容を転送します。ビット番号は、3 ビットのイミ ディエイトデータで指定されます。

【注】 \* サイズはオペランドサイズを示します。

B:バイト

表 2.8 分岐命令

		J	רוק אַש רון ע	
命令	サイズ		機 能	
Bcc	l ·	指定した条件が成 分岐条件を下表に	뷫立しているとき、指定された♪ ニ示します。	アドレスへ分岐します。
		ニーモニック	説明	分岐条件
		BRA (BT)	Always (True)	Always
		BRN (BF)	Never ( False )	Never
		ВНІ	Hlgh	C Z=0
		BLS	Low or Same	C Z=1
		Bcc (BHS)	Carry Clear ( High or Same )	C = 0
		BCS (BLO)	Carry Set ( LOw )	C = 1
		BNE	Not Equal	Z = 0
		BEQ	EQual	Z = 1
		BVC	oVerflow Clear	V = 0
		BVS	oVerflow Set	V = 1
		BPL	Plus	N = 0
		ВМІ	MInus	N = 1
		BGE	Greater or Equal	N⊕V = 0
		BLT	Less Than	N⊕V = 1
		BGT	Greater Than	Z (N⊕V) = 0
		BLE	Less or Equal	Z (N⊕V) =1
JMP	-	指定されたアドレ	レスへ無条件に分岐します。	
BSR	-	指定されたアドレ	レスヘサブルーチン分岐します。	
JSR	-	指定されたアドレ	レスヘサブルーチン分岐します。	
RTS	-	サブルーチンから	ら復帰します。	

表 2.9 システム制御命令

命令	サイズ*	機能
TRAPA	-	命令トラップ例外処理を行います。
RTE	1	例外処理ルーチンから復帰します。
SLEEP	1	低消費電力状態に遷移します。
LDC	B/W	(EAs) CCR
		ソースオペランドを CCR に転送します。CCR はバイトサイズですが、 メモリからの転送のときデータのリードはワードサイズで行われます。
STC	B/W	CCR (EAd)
		CCR の内容をデスティネーションのロケーションに転送します。 CCR はバイトサイズですが、メモリへの転送のときデータのライトはワードサイズで行われます。
ANDC	В	CCR #IMM CCR
		CCR とイミディエイトデータの論理積をとります。
ORC	В	CCR #IMM CCR
		CCR とイミディエイトデータの論理和をとります。
XORC	В	CCR⊕#IMM CCR
		CCR とイミディエイトデータの排他的論理和をとります。
NOP	-	PC+2 PC
		PC のインクリメントだけを行います。

B : バイト W : ワード

表 2.10 ブロック転送命令

命令	サイズ	機能
EEPMOV.B	-	if R4L 0 then
		Repeat @ER5+ @ER6+, R4L - 1 R4L
		Until R4L = 0
		else next;
EEPMOV.W	-	if R4 0 then
		Repeat @ER5+ @ER6+, R4 - 1 R4
		Until R4 = 0
		else next;
		ブロック転送命令です。ER5 で示されるアドレスから始まり、R4L または R4 で指定されるバイト数のデータを、ER6 で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。

### 2.6.4 命令の基本フォーマット

H8/300H CPU の命令は、2 バイト (ワード) を単位にしています。各命令はオペレーションフィールド (OP)、レジスタフィールド (r)、EA 拡張部 (EA) およびコンディションフィールド ( $\infty$ ) から構成されています。

### (1) オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の先頭4ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

#### (2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき 3 ビット、データレジスタのとき 3 ビットまたは 4 ビットです。 2 つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

#### (3) EA 拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8 ビット、16 ビット、32 ビットです。24 ビットアドレスおよびディスプレースメントは上位 8 ビットをすべて 0 (H'00) とした 32 ビットデータとして扱われます。

#### (4) コンディションフィールド

Bcc 命令の分岐条件を指定します。

図 2.9 に命令フォーマットの例を示します。

		ор		NOP、RTSなど
オペレーショ				
	ор	rn	rm	ADD.B Rn、Rmなど
オペレーショ	iンフィールド、レ	ジスタフィール	ドおよびEA拡張音	3
オペレーショ	ор	rn	ドおよびEA拡張音 rm	MOV.B @(d:16, Rn)、Rn
	ор	rn A (disp)	rm	MOV.B @(d:16, Rn)、Rn

図 2.9 命令フォーマット

### 2.6.5 ビット操作命令使用上の注意

BSET、BCLR、BNOT、BST、BIST の各命令は、バイト単位でデータをリードし、ビット操作後に再びバイト単位でデータをライトします。したがって、ライト専用ビットを含むレジスタ、またはポートに対してこれらの命令を使用する場合には注意が必要です。

また、内部 I/O レジスタのフラグを 0 にクリアするために、BCLR 命令を使用することができます。この場合、割り込み処理ルーチンなどで当該フラグが 1 にセットされていることが明らかであれば、事前に当該フラグをリードする必要はありません。

ſ	動	作順序	動作内容
Ī	1	リド	指定したアドレスのデータ(バイト単位)をリードします。
Ī	2	ビット操作	リードしたデータの指定された1ビットを操作します。
Ī	3	ライト	指定したアドレスに操作したデータ(バイト単位)をライトします。

ポート4のDDRに、BCLR命令を実行した例を示します。

P4,、P4。は入力端子に設定され、それぞれ Low レベル、High レベルが入力されているとします。P4.~P4。は出力端子に設定され、それぞれ Low レベル出力状態とします。

ここで、BCLR 命令で、P4。を入力ポートにする例を示します。

#### (1) BCLR 命令を実行前

	P4,	P4 <sub>6</sub>	P4 <sub>5</sub>	P4,	P4 <sub>3</sub>	P4 <sub>2</sub>	P4 <sub>1</sub>	P4 <sub>o</sub>
入出力	入力	入力	出力	出力	出力	出力	出力	出力
DDR	0	0	1	1	1	1	1	1
DR	1	0	0	0	0	0	0	0

### (2) BCLR 命令を実行

BCLR	#0	,	@P4DDR	DDR に対して BCLR 命令を実行します。

#### (3) BCLR 命令を実行後

	P4,	P4 <sub>6</sub>	P4 <sub>5</sub>	P4 <sub>4</sub>	P4 <sub>3</sub>	P4 <sub>2</sub>	P4 <sub>1</sub>	P4 <sub>o</sub>
入出力	出力	出力	出力	出力	出力	出力	出力	入力
DDR	1	1	1	1	1	1	1	0
DR	1	0	0	0	0	0	0	0

#### (4) BCLR 命令の動作説明

BCLR 命令を実行すると、CPU は、最初に P4DDR をリードします。

P4DDR はライト専用レジスタですので、CPU は H'FF をリードします。

したがって、この例では、DDR は H'3F ですが、CPU がリードしたデータは H'FF となります。次に、CPU は、リードしたデータのビット 0 を 0 にクリアして、データを H'FE に変更します。最後に、このデータ(H'FE)を DDR に書き込んで、BCLR 命令を終了します。

その結果、 $P4_0$ は、DDR が 0 になり、入力ポートになります。しかし、入力ポートであったビット 7、6 の DDR が 1 になって、出力ポートに変化してしまいます。

また、内部 I/O レジスタのフラグを 0 にクリアするために、BCLR 命令を使用することができます。この場合、割り込み処理ルーチンなどで当該フラグが 1 にセットされていることが明らかであれば、事前に当該フラグをリードする必要はありません。

# 2.7 アドレッシングモードと実効アドレスの計算方法

### 2.7.1 アドレッシングモード

H8/300H CPU は、表 2.11 に示すように、8 種類のアドレッシングモードをサポートしています。 命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス(@aa:8)が使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接(BSET、BCLR、BNOT、BTST の各命令)、およびイミディエイト(3ビット)が独立して使用できます。

No.	アドレッシングモード	記号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレースメント付きレジスタ間接	@ ( d:16, ERn ) / @ ( d:24, ERn )
4	ポストインクリメントレジスタ間接	@ERn+
	プリデクリメントレジスタ間接	@ - ERn
5	絶対アドレス	@aa:8 / @aa:16 / @aa:24
6	イミディエイト	#xx:8 / #xx:16 / #xx:32
7	プログラムカウンタ相対	@ (d:8, PC) / @ (d:16, PC)
8	メモリ間接	@@aa:8

表 2.11 アドレッシングモード一覧表

#### (1) レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ(8 ビット、16 ビットまたは 32 ビット) がオペランドとなります。

8ビットレジスタとしては ROH~R7H、ROL~R7L を指定可能です。

16 ビットレジスタとしては R0~R7、E0~E7 を指定可能です。

32 ビットレジスタとしては ER0~ER7 を指定可能です。

#### (2) レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn)の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

#### (3) ディスプレースメント付きレジスタ間接 @ (d:16, ERn ) / @ (d:24, ERn )

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn)の内容に、命令コード中に含まれる 16 ビットディスプレースメントまたは 24 ビットディスプレースメントを加算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、16 ビットディスプレースメントは符号拡張されます。

- (4) ポストインクリメントレジスタ間接@ERn + / プリデクリメントレジスタ間接 @ ERn
  - ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

その後、アドレスレジスタの内容(32ビット)に1、2または4が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ加算されます。ワードサイズ/ロングワードサイズのとき、レジスタの内容が偶数となるようにしてください。

● プリデクリメントレジスタ間接 @ - ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn)の内容から1、2または4を減算した内容の下位24ビットをアドレスとして、メモリ上のオペランドを指定します。

その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズ、ロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

#### (5) 絶対アドレス @aa:8 / @aa:16 / @aa:24

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。 絶対アドレスは 8 ビット(@aa:8)、16 ビット(@aa:16)、または 24 ビット(@aa:24)です。 8 ビット絶対アドレスの場合、上位 16 ビットはすべて 1(H'FFFF)となります。

16 ビット絶対アドレスの場合、上位8 ビットは符号拡張されます。

24 ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

絶対アドレスのアクセス範囲を表 2.12 に示します。

絶対アドレス	1M バイトモード	16M バイトモード
8 ビット	H'FFF00 ~ H'FFFFF	H'FFFF00 ~ H'FFFFFF
(@aa:8)	( 1048320 ~ 1048575 )	( 16776960 ~ 16777215 )
16 ビット	H'00000 ~ H'07FFF,H'F8000 ~ H'FFFFF	H'000000 ~ H'007FFF,H'FF8000 ~ H'FFFFF
(@aa:16)	( 0 ~ 32767,1015808 ~ 1048575 )	( 0 ~ 32767,16744448 ~ 16777215 )
24 ビット	H'00000 ~ H'FFFFF	H'000000 ~ H'FFFFFF
(@aa:24)	( 0 ~ 1048575 )	(0~16777215)

表 2.12 絶対アドレスのアクセス範囲

#### (6) イミディエイト #xx:8 / #xx:16 / #xx:32

命令コードの中に含まれる 8 ビット(#xx:8)、16 ビット(#xx:16)、または 32 ビット(#xx:32)のデータを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC 命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、TRAPA 命令ではベクタアドレスを指定するための2ビットのイミディエイトデータが、命令コード中に含まれます。

#### (7) プログラムカウンタ相対 @(d:8, PC)/@(d:16, PC)

Bcc、BSR 命令で使用されます。

PC の内容で指定される 24 ビットのアドレスに、命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して、24 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 24 ビットに符号拡張されます。また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して  $-126 \sim +128$  バイト( $-63 \sim +64$  ワード)または  $-32766 \sim +32768$  バイト( $-16383 \sim +16384$  ワード)です。このとき、加算結果が偶数となるようにしてください。

### (8) メモリ間接 @@aa:8

JMP、JSR 命令で使用されます。

命令コードの中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。メモリ上のオペランドはロングワードサイズで指定します。このうち先頭 1 バイトは無視され、24 ビット長の分岐アドレスを生成します。図 2.10 にメモリ間接による分岐アドレスの指定方法を示します。

8 ビット絶対アドレスの上位のビットはすべて 0 ( H'0000 ) となりますので、分岐アドレスを格納できるのは  $0 \sim 255$  (  $H'000000 \sim H'0000FF$  ) 番地です。

ただし、この内の先頭領域は例外処理ベクタ領域と共通になっていますから注意してください。詳細は「第5章 割り込みコントローラ」を参照してください。





図 2.10 メモリ間接による分岐アドレスの指定

ワードサイズ、またはロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは0とみなされ、1番地前から始まるデータまたは命令コードをアクセスします(「2.5.2 メモリ上でのデータ構成」を参照してください)。


### 2.7.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス (EA: Effective Address) の計算方法を表 2.13 に示します。


1M バイトモードの場合、計算結果の上位 4 ビットは無視され、20 ビットの実効アドレスを生成します。



2-25



2-26



【記号説明】

:オペレーションフィールド r. rm. rn : レジスタフィールド

: ディスプレースメント : イミディエイトデータ disp Σ

:絶対アドレス abs

## 2.8 処理状態

### 2.8.1 概要

H8/300H CPU の処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、リセット状態、およびバス権解放状態の 5 種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモードがあります。処理状態の分類を図 2.11 に、各状態間の遷移を図 2.13 に示します。




図 2.11 処理状態の分類

## 2.8.2 プログラム実行状態

CPU がプログラムを順次実行している状態です。

## 2.8.3 例外処理状態

リセット、割り込み、またはトラップ命令の例外処理要因によって起動され、CPU が通常の処理 状態の流れを変え、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地に分岐する 過渡的な状態です。割り込みおよびトラップ命令例外処理では、SP(ER7)を参照して、PC および CCR の退避を行います。

#### (1) 例外処理の種類と優先度

例外処理には、リセット、割り込み、およびトラップ命令があります。表 2.14 に、例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

				. =
Ī	優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
	高	リセット		RES 端子が Low レベルから High レベルに変化すると、ただちに例外処理を開始します。
				割り込み要求が発生すると、命令の実行終了時ま たは例外処理終了時に例外処理を開始します。
	 低	トラップ命令	TRAPA 命令実行時	トラップ(TRAPA)命令を実行すると、例外処 理を開始します。

表 2.14 例外処理の種類と優先度

【注】 \* ANDC、ORC、XORC、LDC 命令の実行終了時点、またはリセット例外処理の終了時点では、割り 込み要因の検出を行いません。

例外処理要因は、図 2.12 に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は「第4章 例外処理」および「第5章 割り込みコントローラ」を参照してください。




図 2.12 例外処理要因の分類




図 2.13 状態遷移図

### 2.8.4 例外処理の動作

#### (1) リセット例外処理の動作

リセット例外処理は、最も優先度の高い例外処理です。RES 端子を Low レベルにしてリセット状態にした後、RES 端子を High レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPU は、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMI を含めたすべての割り込みが禁止されます。

#### (2) 割り込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPU は SP (ER7) を参照して PC と CCR をスタックに退避します。次に、SYSCR の UE ビットが 1 のときは CCR の I ビットが 1 にセットされ、UE ビットが 0 のときは CCR の I ビット、UI ビットが Nずれも 1 にセットされます。

その後、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。 例外処理終了後のスタックの構造を図 2.14 に示します。




図 2.14 例外処理終了後のスタック状態

### 2.8.5 バス権解放状態

CPU 以外のバスマスタによるバス権要求に対して、バス権を解放した状態です。CPU 以外のバスマスタには DMA コントローラ、リフレッシュコントローラ、および外部バスマスタがあります。

バス権解放状態では、CPU は内部動作を除き、停止します。また、割り込みも受け付けられません。詳細は「6.3.7 バスアービタの動作」を参照してください。

### 2.8.6 リセット状態

RES 端子が Low レベルになると、実行中の処理はすべて中止され、CPU はリセット状態になります。リセットによって CCR の I ビットが I にセットされます。リセット状態ではすべての割り込みが禁止されます。

RES 端子を Low レベルから High レベルにすると、リセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は「第12章 ウォッチドッグタイマ」を参照してください。

#### 2.8.7 低消費電力状態

低消費電力状態は CPU の動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。

#### (1) スリープモード

スリープモードは、SYSCR の SSBY ビットを 0 にクリアした状態で、SLEEP 命令を実行することによって遷移するモードです。CPU の動作は、SLEEP 命令実行直後で停止します。CPU の内部レジスタの内容は保持されます。

#### (2) ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SYSCR の SSBY ビットを 1 にセットした状態で、SLEEP 命令を実行することによって遷移するモードです。

CPU およびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り CPU の内部レジスタの内容および内蔵 RAM の内容は保持されます。また、I/O ポートの状態も保持されます。

#### (3) ハードウェアスタンバイモード

ハードウェアスタンバイモードは、STBY 端子を Low レベルにすることによって遷移するモードです。ソフトウェアスタンバイモードと同様に、CPU およびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵 RAM の内容は保持されます。

低消費電力状態についての詳細は、「第21章 低消費電力状態」を参照してください。

# 2.9 基本動作タイミング

### 2.9.1 概要

H8/300H CPU は、クロック ( ) を基準に動作しています。 の立ち上がりから次の立ち上がりまでの 1 単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2 または 3 ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。外部アドレス空間のアクセスについては、バスコントローラで設定することができます。

### 2.9.2 内蔵メモリアクセスタイミング

内蔵メモリのアクセスは、2 ステートアクセスを行います。このとき、データバス幅は 16 ビットで、バイトおよびワードサイズのアクセスが可能です。内蔵メモリアクセスサイクルを図 2.15 に、端子状態を図 2.16 に示します。




図 2.15 内蔵メモリアクセスサイクル




図 2.16 内蔵メモリアクセス時の端子状態

### 2.9.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは 3 ステートで行われます。このとき、データバス幅は 8 ビットまたは 16 ビットであり、内部 I/O レジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図 2.17 に、端子状態を図 2.18 に示します。




図 2.17 内蔵周辺モジュールアクセスサイクル




図 2.18 内蔵周辺モジュールアクセス時の端子状態

## 2.9.4 外部アドレス空間アクセスタイミング

外部アドレス空間は 8 つのエリア (エリア  $0 \sim 7$ ) に分割されており、バスコントローラの設定により、各エリアごとにデータバス幅 (8 ビットまたは 16 ビット) とアクセスステート (2 ステートまたは 3 ステート) の選択ができます。

詳細は「第6章 バスコントローラ」を参照してください。

# 3. MCU 動作モード

# 3.1 概要

### 3.1.1 動作モードの種類の選択

本 LSI には、7 種類の動作モード(モード  $1\sim7$ ) があります。これらのモードは、モード端子( $MD_2 \sim MD_3$ ) を表 3.1 のように設定することによってバスモードの初期状態とアドレス空間を選択することができます。

動作モード	עַ	端子設定	2		内 容		
	$MD_2$	MD₁	MD₀	アドレス空間	バスモード初期状態*1	内蔵 ROM	内蔵 RAM
-	0	0	0	-	-	-	-
モード1	0	0	1	拡張モード	8 ビット	無効	有効*²
モード 2	0	1	0	拡張モード	16 ビット	無効	有効*²
モード3	0	1	1	拡張モード	8 ビット	無効	有効*²
モード4	1	0	0	拡張モード	16 ビット	無効	有効*²
モード 5	1	0	1	拡張モード	8 ビット	有効	有効*²
モード6	1	1	0	拡張モード	8 ビット	有効	有効*²
モード7	1	1	1	シングルチップアド バンストモード	-	有効	有効

表 3.1 動作モードの種類の選択

- 【注】 \*1 モード 1~6 において、バス幅コントロールレジスタ (ABWCR)を設定することによりデータバス幅をエリアごとに 8 ビットデータバスまたは 16 ビットデータバスにすることができます。 詳細は、「第6章 バスコントローラ」を参照してください。
  - \*2 SYSCR の RAME ビットを 0 にクリアすると外部アドレス空間に切り換わります。

アドレス空間は、1M バイト / 16M バイトのいずれかを選択することができます。外部データバスのバス幅は ABWCR により、8 ビット / 16 ビットバスモードのいずれかになります。すべてのエリアを 8 ビットアクセス空間に設定した場合、8 ビットバスモードとなります。詳細は「第 6 章 バスコントローラ」を参照してください。

モード  $1\sim4$  は、外部メモリおよび周辺デバイスをアクセスすることができる内蔵 ROM 無効拡張モードです。

モード 1、2 でサポートするアドレス空間は、最大 1M バイトです。また、モード 3、4 でサポートするアドレス空間は、最大 16M バイトです。

モード 5、6 は、外部メモリおよび周辺デバイスをアクセスすることができる内蔵 ROM 有効拡張 モードです。モード 5 でサポートするアドレス空間は、最大 1M バイトです。また、モード 6 でサポートするアドレス空間は、最大 16M バイトです。

モード 7 は、内蔵 ROM と RAM、内部 I/O レジスタで動作するシングルチップモードです。すべてのポートを使用することができます。

アドレス空間は最大 1M バイトです。

モード 1~7 以外は、本 LSI では使用できません。したがって、モード端子は必ずモード 1~7 にな

#### るように設定してください。

モード端子は、動作中に変化させないでください。

### 3.1.2 レジスタ構成

本 LSI にはモード端子 ( $MD_2 \sim MD_0$ ) の状態が反映される MDCR と、動作を制御する SYSCR があります。レジスタ構成を表 3.2 に示します。

 アドレス\*
 名称
 略称
 R/W
 初期値

 H'FFF1
 モードコントロールレジスタ
 MDCR
 R
 不定


 H'FFF2
 システムコントロールレジスタ
 SYSCR
 R/W
 H'0B

表 3.2 レジスタ構成

【注】 \* アドレスの下位 16 ビットを示しています。

# 3.2 モードコントロールレジスタ (MDCR)

MDCR は8ビットのリード専用のレジスタで、本LSIの現在の動作モードをモニタするのに用います。



【注】\* MD₂~MD₀端子により決定されます。

ビット 7、6: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット5~3: リザーブビット


リザーブビットです。リードすると常に0が読み出されます。ライトは無効です。

 $"U" + 2 \sim 0$ :  $"E" - | V" + 2 \sim 0$  (MDS2  $\sim 0$ )

これらのビットは、モード端子 ( $MD_2 \sim MD_0$ ) のレベルを反映した値 (現在の動作モード)を示しています。 $MDS2 \sim MDS0$  ビットは  $MD_2 \sim MD_0$ 端子にそれぞれ対応します。これらのビットは、リード専用でライトは無効です。MDCR をリードすると、モード端子 ( $MD_2 \sim MD_0$ ) のレベルがこれらのビットにラッチされます。

# 3.3 システムコントロールレジスタ (SYSCR)

SYSCR は8ビットのレジスタで本LSIの動作を制御します。



<u>ソフトウェアスタンバイ</u> ソフトウェアスタンバイモードへの遷移を指定するビットです。

ビット7:ソフトウェアスタンバイ(SSBY)

ソフトウェアスタンバイモードへの遷移を指定します(ソフトウェアスタンバイモードについては「第21章 低消費電力状態」を参照してください)。

なお、外部割り込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したとき、このビットは1にセットされたままです。クリアする場合は、0をライトしてください。

ビット7	説明	
SSBY		
0	SLEEP 命令実行後、スリープモードに遷移	(初期値)
1	SLEEP 命令実行後、ソフトウェアスタンバイモードに遷移	

ビット6~4: スタンバイタイマセレクト2~0(STS2~0)

外部割り込みによって、ソフトウェアスタンバイモードを解除する場合に、内部クロックが安定するまで CPU と内蔵周辺モジュールが待機する時間を指定します。

水晶発振の場合、動作周波数に応じて待機時間が 7ms 以上となるように指定してください。

待機時間の設定については、「21.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定」を参照してください。

ビット6	ビット5	ビット4	説明
STS2	STS1	STS0	
0	0	0	待機時間 = 8192 ステート (初期値)
		1	待機時間 = 16384 ステート
	1	0	待機時間 = 32768 ステート
		1	待機時間 = 65536 ステート
1	0	0	待機時間 = 131072 ステート
		1	待機時間 = 1024 ステート
	1	-	使用禁止

ビット3:ユーザビットイネーブル(UE)

CCR の UI ビットをユーザビットとして使用するか、割り込みマスクビットとして使用するかを選択します。

ビット3	説明	
UE		
0	CCR の UI ビットを、割り込みマスクビットとして使用	
1	CCR の UI ビットを、ユーザビットとして使用	(初期値)

### ビット2:NMIエッジセレクト(NMIEG)

NMI 端子の入力エッジ選択を行います。

ビット2	説明	
NMIEG		
0	NMI 入力の立ち下がりエッジで割り込み要求を発生	(初期値)
1	NMI 入力の立ち上がりエッジで割り込み要求を発生	

#### ビット1:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

#### ビット 0: RAM イネーブル (RAME)

内蔵 RAM の有効 / 無効を選択します。RAME ビットは、RES 端子の立ち上がりエッジでイニシャライズされます。ソフトウェアスタンバイモードでは、イニシャライズされません。

ビット0	説明	
RAME		
0	内蔵 RAM 無効	
1	内蔵 RAM 有効	(初期値)

## 3.4 各動作モードの説明

### 3.4.1 モード1

ポート 1、2、5 の機能がアドレス端子  $A_{i,i}$   $\sim$   $A_{i,j}$   $\sim$ 

### 3.4.2 モード2

ポート 1、2、5 の機能がアドレス端子  $A_{19}$  ~  $A_0$  となり、最大 1M バイトのアドレス空間をアクセスできます。リセット直後は 16 ビットバスモードとなり、すべてのエリアは 16 ビットアクセス空間となります。ただし、ABWCR によりすべてのエリアを 8 ビットアクセス空間に設定した場合には、8 ビットバスモードとなります。

### 3.4.3 モード3

ポート 1、2、5 およびポート A の一部の機能がアドレス端子  $A_{23} \sim A_0$  となり、最大 16M バイトの アドレス空間をアクセスできます。バスモードはリセット直後に 8 ビットバスモードとなり、すべて のエリアは 8 ビットアクセス空間となります。ただし、ABWCR により少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。 $A_{23} \sim A_{21}$  は、バスリリースコントロールレジスタ(BRCR)のビット  $7 \sim 5$  に 0 をライトすると有効になります(本モードでは  $A_{20}$  は常に出力となります)。

### 3.4.4 モード4

ポート 1、2、5 およびポート A の一部の機能がアドレス端子  $A_{23}$  ~  $A_0$  となり、最大 16M バイトのアドレス空間をアクセスできます。バスモードはリセット直後に 16 ビットバスモードとなり、すべてのエリアは 16 ビットアクセス空間となります。ただし、ABWCR によりすべてのエリアを 8 ビットアクセス空間に設定した場合には、8 ビットバスモードとなります。 $A_{23}$  ~  $A_{21}$  は、BRCR のビット 7 ~ 5 に 0 をライトすると有効になります(本モードでは  $A_{20}$  は常に出力となります)。

#### 3.4.5 モード 5

ポート 1、2、5 の機能がアドレス端子  $A_{ij}$  ~  $A_{ij}$  となり、最大 1M バイトのアドレス空間をアクセスできます。リセット直後は入力ポートになっています。したがってアドレスバスとして使用する場合は各々の対応するデータディレクションレジスタ(P1DDR、P2DDR、P5DDR)を 1 にセットして、ポート 1、2、5 を出力に設定してください。バスモードはリセット直後に、8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、ABWCR により、少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。

#### 3.4.6 モード 6

ポート 1、2、5 およびポート A の一部の機能がアドレス端子  $A_{23}$  ~  $A_0$  となり、最大 16M バイトの アドレス空間をアクセスできます。リセット直後は入力ポートになっています。したがってポート 1、2、5 をアドレスバスとして使用する場合は、各々の対応するデータディレクションレジスタ(PIDDR、P2DDR、P5DDR)を 1 にセットして、ポート 1、2、5 を出力に設定してください。また、 $A_{23}$  ~  $A_{21}$  を出力する場合には、BRCR のビット 7 ~ 5 に 0 をライトしてください (本モードでは  $A_{20}$  は常に出力と

なります)。

バスモードはリセット直後に、8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、ABWCR により、少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。

### 3.4.7 モード7

内蔵 ROM と RAM、内部 I/O レジスタで動作するモードです。すべてのポートを使用することができます。

モード 7 はアドレス空間が 1M バイトとなります。

## 3.5 各動作モードにおける端子機能

動作モードによりポート  $1\sim5$ 、およびポート A の端子機能が切り換わります。各動作モードにおける端子機能の一覧を表 3.3 に示します。

ポート	モード1	モード2	モード3	モード4	モード5	モード 6	モード7
ポート 1	$A_7 \sim A_0$	$A_7 \sim A_0$	$A_7 \sim A_0$	$A_7 \sim A_0$	P1, ~ P1,*2	P1, ~ P1, *2	P1, ~ P1 <sub>0</sub>
ポート2	A <sub>15</sub> ~ A <sub>8</sub>	P2, ~ P2,*2	P2, ~ P2,*2	P2, ~ P2 <sub>0</sub>			
ポート3	D <sub>15</sub> ~ D <sub>8</sub>	D <sub>15</sub> ~ D <sub>8</sub>	D <sub>15</sub> ~ D <sub>8</sub>	P3, ~ P3 <sub>0</sub>			
ポート 4	P4, ~ P4,*1	$D_7 \sim D_0^{*1}$	P4, ~ P4,*1	$D_7 \sim D_0^{*1}$	P4, ~ P4 <sub>0</sub> *1	P4 <sub>7</sub> ~ P4 <sub>0</sub> *1	P4, ~ P4 <sub>0</sub>
ポート 5	A <sub>19</sub> ~ A <sub>16</sub>	P5 <sub>3</sub> ~ P5 <sub>0</sub> * <sup>2</sup>	P5 <sub>3</sub> ~ P5 <sub>0</sub> * <sup>2</sup>	P5 <sub>3</sub> ~ P5 <sub>0</sub>			
ポートA	PA, ~ PA,	PA, ~ PA,	PA, ~ PA, *3,	PA, ~	PA, ~ PA,	PA <sub>7</sub> ~ PA <sub>5</sub> , A <sub>20</sub> * <sup>3</sup>	PA, ~ PA,
			A <sub>20</sub>	PA <sub>5</sub> *3、A <sub>20</sub>			

表 3.3 各動作モードにおけるポート 1~5、およびポート A の機能

- 【注】 \*1 初期状態を示しています。ABWCR の設定により、バスモードを切り換えることができます。8 ビットモード時には P4、~ P4。に、16 ビットバスモード時には D、~ D。となります。
  - \*2 初期状態を示しています。各々対応するデータディレクションレジスタ(P1DDR、P2DDR、P5DDR)を1に設定することにより、アドレスバスとなります。
  - \*3 初期状態を示しています。 $A_{20}$ は常にアドレス出力です。 $PA_{7} \sim PA_{5}$ は、BRCR のビット  $7 \sim 5$  に 0 を ライトすることにより  $A_{20} \sim A_{21}$ 出力になります。

# 3.6 各動作モードのメモリマップ

H8/3048 のメモリマップを図 3.1 に、H8/3047 のメモリマップを図 3.2 に、H8/3044 のメモリマップを図 3.3 に、H8/3045 のメモリマップを図 3.4 に示します。アドレス空間は 8 エリアに分割されています。モード 1 とモード 2、モード 3 とモード 4 ではそれぞれバスモードの初期状態が異なります。

また、モード 1、2、5、7(1M バイトモード)とモード 3、4、6(16M バイトモード)で、内蔵 RAM および内部 I/O レジスタの配置が異なります。また、CPU のアドレッシングモードのうち、絶対アドレス 8 ビット / 16 ビット (@aa:8/@aa:16) で指定できる範囲が異なります。

モード1、2 (内蔵ROM無効拡張1Mバ・	イトモ-	-ド)	(内蔵ROM	モード3、4 //無効拡張16M/バ	イトモ-	<b>-</b> ド)
H'000000 ベクタエリア	分版	K	H'000000	ベクタエリア	間接分岐、ス	7
H'000FF	▲ メモリ間接分岐 アドレス	都対アドレン 16ビット	H'0000FF		メモリ間接 アドレス	都対アドフス 16バット
H'07FFF	٠٠٠٠٠	₹	H'007FFF		715	】  
H'1FFFF	エリア	'0			エリア	0
H'20000 H'3FFFF H'40000 H'5FFFF	エリア  エリア		H'1FFFF H'200000		エリア	1
H'60000 H'7FFFF H'80000	エリア エリア  エリア		H'3FFFFF H'400000		エリア	2
H'9FFFF H'A0000 H'BFFFF H'C0000	エリア	'5 	H'5FFFFF H'600000	 外部アドレス		
H'DFFFF H'E0000	エリア		H'7FFFF H'800000	空間	エリア	ა
H'F8000		<b>-</b>	H'9FFFFF H'A00000		エリア	4
H'FEF0F H'FEF10 内蔵RAM*			H'BFFFFF		エリア	5
H'FFF00 H'FFF0F		ドレス16ビッ	H'C00000		エリア	6
H'FFF10 外部アドレス 空間 H'FFF1B	ドレス8ビッ	F	H'E00000		エリア	7
H'FFF1C 内部I/O レジスタ H'FFFFF	絶対ア	. 按架	H'FF8000			<b></b>
	-L		H'FFEF0F H'FFEF10	内蔵RAM*		7
			H'FFFF00 H'FFFF10		ν Τ Τ	ドレス16ビッ
			H'FFFF1B H'FFFF1C	外部アドレス 空間 	ドレス8ビッ	都なアドレ
			H'FFFFFF	内部I/O レジスタ	絶対ア	絶

図 3.1 H8/3048 の各動作モードにおけるメモリマップ(1)

(内蔵RO	モード5 M有効拡張1Mバ	(イトモ-	-ド)	(内蔵ROI	モード6 M有効拡張16M <i>J</i>	<b>バイトモ</b> -	-ド)	(シング)	モード7 レチップアドバン	ノストモ	ード)
H'00000	ベクタエリア	] <sub>+×</sub>	7	H'000000	ベクタエリア	]   <sub>+×</sub>		H'00000	ベクタエリア	] f +×	7
H'000FF		報 次 数 次	ドイマス	H'0000FF		リ間接分岐 にレス	ドレス	H'000FF		一个一个	ドレス
H'07FFF	内蔵ROM	メモリ問 アドレス	】 (本本) 16だ。	H'007FFF	内蔵ROM	メモリ間 アドレス	************************************	H'07FFF	内蔵ROM		が なべ
		ー エリア	0	H'01FFFF				H'1FFFF			
H'1FFFF H'20000				H'020000							
H'3FFFF		エリア	1	H'1FFFFF		エリア	0				
H'40000 H'5FFFF		エリア	2	H'200000							
H'60000 H'7FFFF	 外部アドレス 空間	エリア	3	H'3FFFFF		エリア	1				
H'80000		エリア	4	H'400000							
H'9FFFF H'A0000		+ +					_				
H'BFFFF		エリア 	ວ 	H'5FFFFF		エリア	2				
H'C0000 H'DFFFF		エリア	6	H'600000	外部アドレス						
H'E0000		エリア	7		空間	   エリア:	3				
				H'7FFFF H'800000							
H'F8000			<b>}</b>	H'9FFFFF H'A00000		エリア	4	H'F8000			<b>}</b>
H'FEF0F											
H'FEF10	内蔵RAM*		ٽ T	H'BFFFFF H'C00000		エリア	5	H'FEF10	内蔵RAM		₹ \
H'FFF00		¥- <u>+</u>	يُدُ				•	H'FFF00		<b>†</b> ∓-	يُدُ
H'FFF0F H'FFF10		ַר שַ	716	H'DFFFFF H'E00000		エリア	o 	H'FFF0F		ردٍ ا ر	ス16ビ
	外部アドレス 空間	L 78I	ドレス16ビ	11200000						ドレス8ビッ	12
H'FFF1B H'FFF1C		<u> </u>	絶対ア			エリア	7	H'FFF1C		,   <u>7</u>	絶対ア
перето	内部I/O レジスタ	絶対ア	絶対	H'FF8000			<b>^</b>	пете	内部I/O レジスタ	絶対ア	船
H'FFFFF		T # 245	<b>J</b>	H'FFEF0F				H'FFFFF		T 4 245	<b>j</b>
				H'FFEF10		1					
					内蔵RAM*		シ				
				H'FFFF00		¥	لدٌ				
				H'FFFF0F H'FFFF10		رر ٽ	716				
					外部アドレス	78k	ドレス16				
				H'FFFF1B	空間	ドレス8	F				
				H'FFFF1C	th time		絶対7				
				H'FFFFFF	内部I/O レジスタ	絶対ア	<b>水</b>				
				THE PERFECT		LL	J				

図 3.1 H8/3048 の各動作モードにおけるメモリマップ(2)

(内蔵ROM	モード1、2 1無効拡張1Mバ・	イトモー	・ド)	(内蔵ROM	モード3、4 //無効拡張16M//	(イトモ-	-ド)
H'00000	ベクタエリア	型	~	H'000000	ベクタエリア	<u>₩</u>	~
H'000FF		・モリ間接分岐 ドレス	ガアドレス ゴット	H'0000FF		リ間接分岐レス	ガアドレスブット
H'07FFF		 メビ ニュ	(番) 16 ビッショ	H'007FFF		メアールド	####################################
H'1FFFF		エリア	0			エリア	0
H'20000 H'3FFFF H'40000 H'5FFFF		エリア  エリア		H'1FFFF H'200000		エリア	1
H'60000 H'7FFFF H'80000	外部アドレス 空間	エリア エリア エリア		H'3FFFFF H'400000		エリア	2
H'9FFFF L H'A0000 H'BFFFF L H'C0000		エリア	5	H'5FFFFF H'600000	 外部アドレス 空間	エリア	3
H'DFFFF H'E0000		エリア		H'7FFFFF H'800000		<u> </u>	
H'F8000				H'9FFFFF H'A00000		エリア 	4
H'FEF0F H'FEF10	内蔵RAM*		<u></u>	H'BFFFFF H'C00000		エリア	5
H'FFF00 H'FFF0F H'FFF10	外部アドレス	が 。 エエ	ス16ビッ	H'DFFFFF H'E00000		エリア	6
H'FFF1B H'FFF1C	空間	ドレス8ビッ	対アドレス			エリア	7
H'FFFFF	内部I/O レジスタ	郷なア	版	H'FF8000			<b>-</b>
				H'FFEF0F H'FFEF10	内蔵RAM*		₹ T
				H'FFFF00 H'FFFF0F H'FFFF10	外部アドレス	ドレス8ビット	ドレス16ビ
				H'FFFF1B H'FFFF1C	空間  内部I/O		絶対アド
				H'FFFFFF	レジスタ	を対プ	245

図 3.2 H8/3047 の各動作モードにおけるメモリマップ(1)

(内蔵RO	M有効拡張1Mハ	イトモー	- F )	( 内蔵RO	M有効拡張16M/	イトモ	<b>−</b> ド)	(シングル	ノチップアドバン	ンストモード
H'00000	ベクタエリア	+×	7	H'000000	ベクタエリア	+×	7	H'00000	ベクタエリア	+bx
H'000FF	 内蔵ROM	ー	部対アドレス 16ビット	H'0000FF	 内蔵ROM	・ モリ間接分岐 ドレス	都対アドレス 16だット	H'000FF	 内蔵ROM	モリ間接分岐 ドレス 絶対アドレス
H'07FFF	Pylek ROIVI	メア	】 一 一 続 6	H'007FFF	内底(ROIVI	メアールボ	了 (第6	H'07FFF	PylekKOW	メアーガルブル
H'17FFF H'18000				H'017FFF H'018000	リザープ* <sup>1</sup>			H'17FFF		
H'1FFFF H'20000	リザープ*1	エリア	0	H'01FFFF H'020000 H'1FFFFF	199-7*1	ー エリア	0			
H'3FFFF H'40000		エリア		H'200000						
H'5FFFF H'60000 H'7FFFF	 外部アドレス 空間	エリア     エリア		H'3FFFF H'400000		エリア	1			
H'80000 H'9FFFF		エリア	4			T 11 72	· o			
H'A0000 H'BFFFF H'C0000		エリア		H'5FFFFF H'600000	 外部アドレス	<b>  エリア</b>				
H'DFFFF		エリア	6	H'7FFFFF	空間	エリア	3			
H'E0000		エリア	7	H'800000						
H'F8000			7	H'9FFFFF H'A00000		エリア	'4	H'F8000		
H'FEF0F H'FEF10				H'BFFFFF H'C00000		エリア	5	H'FEF10		,
	内蔵RAM* <sup>2</sup>	<i>-</i> -	√			エリア	'6		内蔵RAM 	) \ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\
H'FFF00 H'FFF0F H'FFF10			ドレス16ビ	H'DFFFFF H'E00000				H'FFF00 H'FFF0F		デッド シェント ブート ブート
H'FFF1B	外部アドレス 空間	F L 78t	7 7			エリア	7			ドレス8ビッ
H'FFF1C	内部I/O	大	絶対ア	H'FF8000			<b>^</b>	H'FFF1C	内部I/O	7
H'FFFFF	レジスタ 		<b>.</b>	H'FFEF0F H'FFEF10				H'FFFFF	レジスタ 	
				H'FFFF00	内蔵RAM* <sup>2</sup> 	<u></u>	入 シ エ			
				H'FFFF0F H'FFFF10	外部アドレス	レス8ビッ	レス16ビ			
				H'FFFF1B	空間	<u>"</u>	<u>ب</u>			
				H'FFFF1C	内部I/O レジスタ	絶対ア	絶対			
				H'FFFFFF		_ ₹ 34€	<u> </u>			

図 3.2 H8/3047 の各動作モードにおけるメモリマップ(2)

モード1、2 (内蔵ROM無効拡張1Mバイトモード)	モード3、4 (内蔵ROM無効拡張16Mバイトモード)
H'00000 ベクタエリア	H'000000 ベクタエリア
H,000ŁŁ   *	H,0000be
H,02kkk	H,001bbb メレ ボル
H'1FFFF エリア0 H'20000	エリア0 H'1FFFFF
H'3FFFF TU72	H'200000 エリア1 H'3FFFFF
H'7FFFF 空間 エリア3 H'80000 H'9FFFF エリア4	H'400000 エリア2 H'5FFFFF
H'BFFFF L'776 H'C0000 H'DFFFF L'776	H'600000 外部アドレス 空間 エリア3 H'7FFFFF
1977	H'800000 エリア4 H'9FFFFF
H'F8000 H'FEF10 H'FF70F Uザーブ* <sup>1</sup>	H'A00000 エリア5 H'BFFFFF
内蔵RAM* <sup>2</sup>   プロ	H'C00000 エリア6 H'DFFFFF
外部アドレス 空間 H'FFF1B 空間 エ ト	H'E00000
H'FFFFIC 内部I/O レジスタ 出 サー	H'FF8000 H'FF8705 リザーブ*1
	内蔵RAM*2
	H'FFFF00 H'FFFF10 外部アドレス 空間 H'FFFF1B
	H'FFFF1B H'FFFF1C 内部I/O
	レジスタ   〜 鎖   H'FFFFFF

図 3.3 H8/3044 の各動作モードにおけるメモリマップ(1)

(内蔵RO	モード5 M有効拡張1Mハ	(イトモ・	-ド)	(内蔵RO	モード6 M有効拡張16M <i>J</i>	バイトモ	-ド)	(シング)	モード7 レチップアドバン	ノストモ-	-ド)
H'00000	ベクタエリア	]   +×	7	H'000000	ベクタエリア	]   <sub>+×</sub>	<b>7</b>	H'00000	ベクタエリア	]   +×	
H'000FF		間接分岐 ス	ドレス	H'0000FF		・ モリ間接分岐 ドレス	アトレス	H'000FF			アドレス
H'07FFF	内蔵ROM	メモリ間 アドレス	第2万 16 ビッ	H'007FFF	内蔵ROM	メゲールドブ	番 が 16 だ。	H'07FFF	内蔵ROM	メイルフェン	(対別)
H'08000			J	H'008000			<i>J</i>	1107111			J
	リザープ*1				リザーブ*1	- 117	0				
H'1FFFF H'20000		エリア		H'01FFFF H'1FFFFF		エリア	U				
H'3FFFF H'40000		<b>エリア</b>		H'200000							
H'5FFFF H'60000		エリア		H'3FFFFF		エリア	1				
H'7FFFF	外部アドレス 空間	エリア	'3 	H'400000							
H'80000 H'9FFFF		エリア	'4 	H'5FFFFF		エリア 	2				
H'A0000 H'BFFFF H'C0000		エリア	'5 	H'600000	   外部アドレス						
H'DFFFF H'E0000		エリア	6	H'7FFFFF	空間	エリア	3				
1120000		エリア	7	H'800000		エリア	4				
H'F8000			<b>7</b>	H'9FFFFF H'A00000			· 	H'F8000			<b></b>
H'FEF10	リザープ* <sup>1</sup>			ITAUUUUU		   エリア	5				Ī
H'FF70F H'FF710	内蔵RAM* <sup>2</sup>	1		H'BFFFFF H'C00000				H'FF710	内蔵RAM	]	
H'FFF00		- <u>1</u>				  エリア	6	H'FFF00		- <u>-</u>	ير ٽ
H'FFF0F H'FFF10	41 ÷2 — 141 —	الدٍ	716	H'DFFFFF H'E00000				H'FFF0F		رَّةٌ   ך	716
H'FFF1B	外部アドレス 空間	ドレス8戊	アドレス16ビッ			エリア	7			ドレス8ビッ	アドファ
H'FFF1C	内部I/O レジスタ	絶対アド	絶対ア	H'FF8000			<b>7</b>	H'FFF1C	内部I/O レジスタ	御なアー	絶対ア
H'FFFFF			<b>J</b>	H'FFEF10	リザーブ*1			H'FFFFF			<b>j</b>
				H'FFF70F H'FFF710	内蔵RAM* <sup>2</sup>		7				
				H'FFFF00		T-1	6 لا				
				H'FFFF0F H'FFFF10	外部アドレス 空間	ドレス8ビッ	ドレス16				
				H'FFFF1B H'FFFF1C	内部I/O		御なア				
				H'FFFFFF	レジスタ	絶対ア	J				

図 3.3 H8/3044 の各動作モードにおけるメモリマップ(2)

モード1、2 (内蔵ROM無効拡張1Mバ1	イトモ <b>ー</b> ド	) (内蔵ROM	モード3、4 M無効拡張16Mバ 	イトモ-	-ド)
H'00000 ベクタエリア		- H'000000	ベクタエリア	₩	K
H'000FF	★ 日本	」 H'0000FF		リ間接分岐 レス	都対アドレン 16ビット
H'07FFF	メアインドアングスが	년 - H'007FFF		メアード	₹ 16b
H'1FFFF	エリア0	-		エリア	0
H'20000 H'3FFFF H'40000	エリア1  エリア2	H'1FFFF H'200000		エリア	1
H'5FFFF H'60000 外部アドレス H'7FFFF 空間 H'80000	エリア3	H'3FFFF H'400000			
H'9FFFF H'A0000 H'BFFFF	エリア4 エリア5	- H'5FFFF _ H'600000	 外部アドレス	エリア	
H'C0000 H'DFFFF H'E0000	エリア6 エリア7	H'7FFFF H'800000	空間	エリア	3
		H'9FFFF		エリア	4
H'F8000 H'FEF10 H'FF70F リザーブ*1	1	H'A00000		エリア	5
H'FF710 内蔵 RAM* <sup>2</sup> H'FFF00		H'C00000		エリア	6
H'FFF0F H'FFF10 外部アドレス 空間	, ス8ビッ ドレス16	H'DFFFFF H'E00000		エリア	7
H'FFF1B H'FFF1C 内部I/O	\frac{1}{7}   \frac{1}{V}			1.57	,
レジスタ H'FFFFF	能 不 不 能 所 所 所 所 所 所 所 所 的 的 的 的 的 的 的 的 的 的 的	H'FF8000 - H'FFEF10 H'FFF70F	リザーブ*1		
		H'FFF710	内蔵RAM* <sup>2</sup> 	<u></u>	八 ッ T
		H'FFFF0F H'FFFF10	外部アドレス 空間	ドレス8ビッ	ドレス16
		H'FFFF1B H'FFFF1C	内部I/O		絶対アド
		H'FFFFF	レジスタ	を対が	<b>y</b>

図 3.4 H8/3045 の各動作モードにおけるメモリマップ(1)

(内蔵RO	モード5 M有効拡張1Mバ 	(イトモー	-ド)	(内蔵RO	モード6 M有効拡張16M/	バイトモ・	<b>-</b> ド)	(シングル	モード7 レチップアドバン	ノストモ	ード)
H'00000	ベクタエリア	分岐		H'000000	ベクタエリア	少岐		H'00000	ベクタエリア	当然	
H'000FF		- T 記 Z M M M M M M M M M M M M M M M M M M	アインス	H'0000FF		→ 語 数 と	アドレス	H'000FF			アドレス
H'07FFF	内蔵ROM	メア	- (で) (を) (16) (16) (16)	H'007FFF	内蔵ROM	メア	新なア 16ビッ	H'07FFF	内蔵ROM	X V H T	都なアーンで対対
H'0FFFF H'10000	リザーブ*1			H'00FFFF H'010000 H'01FFFF	リザープ*1			H'0FFFF			
H'1FFFF		エリア	0			エリア	0				
H'20000 H'3FFFF H'40000		エリア	1	H'1FFFF H'200000							
H'5FFFF H'60000	 外部ア <u>ド</u> レス	エリア		H'3FFFFF		エリア	1				
H'7FFFF H'80000 H'9FFFF	空間	エリア		H'400000		エリア	2				
H'A0000 H'BFFFF H'C0000		エリア		H'5FFFFF H'600000	     外部アドレス						
H'DFFFF H'E0000		エリア エリア エリア		H'7FFFF H'800000	空間 	エリア	3				
				H'9FFFFF		エリア	4				
H'F8000 H'FEF10				H'A00000				H'F8000			1
H'FF70F H'FF710	リザープ*1 内蔵RAM* <sup>2</sup>		_	H'BFFFFF H'C00000		エリア	o 	H'FF710	内蔵RAM		» ۲
H'FFF00 H'FFF0F		ア ッ エエ	ドレス16ビッ	H'DFFFFF		エリア	6	H'FFF00 H'FFF0F		1 7	レス16ど
H'FFF10	外部アドレス 空間	Γ 78 7 8 7	ドレス	H'E00000		エリア	7			ドレス8ビッ	2/_
H'FFF1B H'FFF1C	内部I/O	御対プドレ	絶対ア	LUEFOOO			-,	H'FFF1C	 内部I/O レジスタ	郷なアド	絶対ア
H'FFFFF	レジスタ	□【	<b>.</b>	H'FF8000 H'FFEF10 H'FFF70F	リザーブ* <sup>1</sup>			H'FFFFF		<b>Ţ</b> ≰∷∵	<del>}</del>
				H'FFF710	内蔵RAM* <sup>2</sup>		ž T				
				H'FFFF00 H'FFFF0F H'FFFF10	外部アドレス 空間	メ8ビット	ドレス16ビ				
				H'FFFF1B H'FFFF1C	内部I/O	7 7	絶対アト				
				H'FFFFFF	アドレス	絶対ア	,				

図 3.4 H8/3045 の各動作モードにおけるメモリマップ(2)

# 4. 例外処理

# 4.1 概要

### 4.1.1 例外処理の種類と優先度

例外処理には、表 4.1 に示すように、リセット、トラップ命令、および割り込みによるものがあります。これらの例外処理には表 4.1 に示すように優先度が設けられており、複数の例外処理が同時に発生した場合は、この優先度に従って受け付けられ処理されます。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

		代する。例が定性の作品に優加技
優先度	例外処理の種類	例外処理開始タイミング
高	リセット	RES 端子が Low レベルから High レベルに変化すると、ただちに開始します。
<b>↑</b>	割り込み	割り込み要求が発生すると、命令の実行終了時または例外処理終了時に開始し ます。
	トラップ命令 (TRAPA)	トラップ(TRAPA)命令の実行により開始します。
低		

表 4.1 例外処理の種類と優先度

## 4.1.2 例外処理の動作

例外処理は、各例外処理要因により起動されます。

トラップ命令および割り込み例外処理は、次のように動作します。

- (1) プログラムカウンタ(PC)とコンディションコードレジスタ(CCR)をスタックに退避します。
- (2) CCRの割り込みマスクビットを1にセットします。
- (3) 起動要因に対応するベクタアドレスを生成し、そのベクタアドレスの内容が示す番地からプログラムの実行が開始されます。
- 【注】 リセット例外処理の場合は上記(2)、(3)の動作を行います。

## 4.1.3 例外処理要因とベクタテーブル

各例外処理要因は、図 4.1 に示すように分類されます。 これらの例外処理要因には、それぞれ異なるベクタアドレスが割り当てられています。 これらの要因とベクタアドレスとの対応を表 4.2 に示します。



図 4.1 例外処理要因

<b>=</b> 40	例外処理ベクタテ-	<b>⊸</b> " 11
天 4 ツ	伽外処性ベクタナー	- ///

要因	ベクタ番号	ベクタアドレス*1
	0	H'0000 ~ H'0003
	1	H'0004 ~ H'0007
	2	H'0008 ~ H'000B
	3	H'000C ~ H'000F
	4	H'0010 ~ H'0013
	5	H'0014 ~ H'0017
	6	H'0018 ~ H'001B
	7	H'001C ~ H'001F
	8	H'0020 ~ H'0023
	9	H'0024 ~ H'0027
	10	H'0028 ~ H'002B
	11	H'002C ~ H'002F
$IRQ_{\scriptscriptstyle{0}}$	12	H'0030 ~ H'0033
IRQ₁	13	H'0034 ~ H'0037
$IRQ_{\scriptscriptstyle 2}$	14	H'0038 ~ H'003B
$IRQ_{\scriptscriptstyle 3}$	15	H'003C ~ H'003F
$IRQ_{\scriptscriptstyle 4}$	16	H'0040 ~ H'0043
IRQ₅	17	H'0044 ~ H'0047
	18	H'0048 ~ H'004B
	19	H'004C ~ H'004F
	20 ~ 60	H'0050 ~ H'0053
		~ H'00F0 ~ H'00F3
	IRQ <sub>0</sub> IRQ <sub>1</sub> IRQ <sub>2</sub> IRQ <sub>3</sub> IRQ <sub>4</sub>	0

<sup>【</sup>注】 \*1 アドレスの下位 16 ビットを示しています。

<sup>\*2</sup> 内部割り込みのベクタテーブルは、「5.3.3 割り込み例外処理ベクタテーブル」を参照してください。

## 4.2 リセット

### 4.2.1 概要

リセットは、最も優先順位の高い例外処理です。

RES 端子が Low レベルになると、実行中の処理はすべて打ち切られ、本 LSI はリセット状態になります。リセットによって、CPU の内部状態と内蔵周辺モジュールの各レジスタがイニシャライズされます。

RES 端子が Low レベルから High レベルになるとリセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は、「第 12章 ウォッチドッグタイマ」を参照してください。

### 4.2.2 リセットシーケンス

RES 端子が Low レベルになると本 LSI はリセット状態になります。

本 LSI を確実にリセットするために、電源投入時は最低 20ms の間、RES 端子を Low レベルに保持してください。また、動作中は最低 10 システムクロック ( ) サイクルの間 Low レベルにしてください。リセット状態の各端子の状態は「付録 D.2 リセット時の端子状態」を参照してください。

RES 端子が一定期間 Low レベルの後、High レベルになるとリセット例外処理が開始され、本 LSI は次のように動作します。

- (1) CPUの内部状態と内蔵周辺モジュールの各レジスタがイニシャライズされ、CCRのIビットが 1にセットされます。
- (2) リセット例外処理ベクタアドレス (H'0000~H'0003)をリードして、そのベクタアドレスの内容が示すアドレスからプログラムの実行を開始します。

モード 1、3 のリセットシーケンスを図 4.2 に、モード 2、4 のリセットシーケンスを図 4.3 に、モード 5、6、7 のリセットシーケンスを図 4.4 に示します。




図 4.2 リセットシーケンス (モード 1、3)




図 4.3 リセットシーケンス(モード 2、4)




図 4.4 リセットシーケンス (モード 5、6、7)

### 4.2.3 リセット直後の割り込み

リセット直後、スタックポインタ(SP)をイニシャライズする前に割り込みを受け付けると、PCと CCR の退避が正常に行われないため、プログラムの暴走につながります。これを防ぐため、リセット例外処理が実行された直後は、NMI を含めたすべての割り込み要求が禁止されます。すなわち、リセット直後はプログラムの先頭 1 命令が必ず実行されますので、プログラム先頭命令は SP をイニシャライズする命令としてください(例: MOV. L #xx:32, SP)。

## 4.3 割り込み

割り込み例外処理を開始させる要因には、7 つの外部割り込み (NMI、 $IRQ_0 \sim IRQ_5$ ) と、内蔵周辺モジュールからの要求による 30 の内部要因があります。割り込み要因と要因数を図 4.5 に示します。

割り込み要因を要求する内蔵周辺モジュールには、ウォッチドッグタイマ(WDT)、リフレッシュコントローラ、16 ビットインテグレーテッドタイマユニット(ITU)、DMA コントローラ(DMAC)、シリアルコミュニケーションインタフェース(SCI)、および A/D 変換器があります。割り込みベクタアドレスは、各要因別に割り当てられています。

NMI は最優先の割り込みで、常に受け付けられます。割り込みは、割り込みコントローラによって制御されます。割り込みコントローラは、NMI 以外の割り込みを 2 レベルの優先順位を設定して、多重割り込みの制御を行うことができます。割り込みの優先順位は、割り込みコントローラのインタラプトプライオリティレジスタ A、B ( IPRA、B ) に設定します。

割り込みについての詳細は「第5章 割り込みコントローラ」を参照してください。




図 4.5 割り込み要因と要因数

# 4.4 トラップ命令

トラップ命令例外処理は、TRAPA 命令を実行すると例外処理を開始します。

例外処理によって、SYSCR の UE ビットが 1 のときは CCR の 1 ビットが 1 にセットされ、UE ビットが 0 のときには CCR の 1 ビット、UI ビットがそれぞれ 1 にセットされます。

TRAPA 命令は、命令コード中で指定した  $0 \sim 3$  のベクタ番号に対応するベクタテーブルからスタートアドレスを取り出します。

# 4.5 例外処理後のスタックの状態

トラップ命令例外処理および割り込み例外処理後のスタック状態を図 4.6 に示します。




図 4.6 例外処理終了後のスタック状態

# 4.6 スタック使用上の注意

本 LSI では、ワードデータまたはロングワードデータをアクセスする場合は、アドレスの最下位ビットは 0 とみなされます。スタック領域に対するアクセスは、常にワードサイズまたはロングワードサイズで行い、スタックポインタ (SP: ER7) の内容は奇数にしないでください。

すなわち、レジスタの退避は、

PUSH.W Rn (MOV.W Rn, @ - SP)

PUSH.L ERn (MOV.L ERn, @ - SP)

また、レジスタの復帰は、

POP.W Rn (MOV.W @SP+, Rn)

POP.L ERn (MOV.L @SP+, ERn)

を使用してください。

SP を奇数に設定すると、誤動作の原因となります。SP を奇数に設定した場合の動作例を図 4.7 に示します。




図 4.7 SP を奇数に設定したときの動作

# 5. 割り込みコントローラ

## 5.1 概要

### 5.1.1 特長

割り込みコントローラには、次の特長があります。

- IPR により、優先順位を設定可能 割り込み優先順位を設定するインタラプトプライオリティレジスタA、B(IPRA、B)を備え ており、NMI以外の割り込みを要因ごとまたはモジュールごとに2レベルの優先順位を設定で きます
- CPU のコンディションコードレジスタ (CCR)の I、UI ビットにより、3 レベルの許可 / 禁止状態を設定可能。
- 独立したベクタアドレス すべての割り込み要因には独立のベクタアドレスが割り当てられており、割り込み処理ルーチンで要因を判別する必要がありません。
- 7本の外部割り込み端子 NMIは最優先の割り込みで常に受け付けられます。NMIは立ち上がりエッジ / 立ち下がりエッジを選択できます。また $\mathrm{IRQ}_{\circ} \sim \mathrm{IRQ}_{\circ}$ は立ち下がりエッジ / レベルセンスを独立に選択できます。

## 5.1.2 ブロック図

割り込みコントローラのブロック図を図 5.1 に示します。




図 5.1 割り込みコントローラのブロック図

## 5.1.3 端子構成

割り込みコントローラの端子構成を表 5.1 に示します。

	COLUMN TO THE TOTAL THE TOTAL TO THE TOTAL TOTAL TO THE T							
名 称	略称	入出力	機能					
ノンマスカブル割り込み	NMI		マスク不可能な外部割り込み、立ち上がりエッジ/立ち下がりエッジ選択可能					
外部割り込み要求 5~0	IRQ₅ ~ IRQ₀	入力	マスク可能な外部割り込み、立ち下がりエッジ / レベルセンス選択可能					

表 5.1 端子構成

# 5.1.4 レジスタ構成

割り込みコントローラのレジスタ構成を表 5.2 に示します。

表 5.2 レジスタ構成

アドレス*1	名 称	略称	R/W	初期値
H'FFF2	システムコントロールレジスタ	SYSCR	R/W	H'0B
H'FFF4	IRQ センスコントロールレジスタ	ISCR	R/W	H'00
H'FFF5	IRQ イネーブルレジスタ	IER	R/W	H'00
H'FFF6	IRQ ステータスレジスタ	ISR	R/(W)*2	H'00
H'FFF8	インタラプトプライオリティレジスタ A	IPRA	R/W	H'00
H'FFF9	インタラプトプライオリティレジスタB	IPRB	R/W	H'00

<sup>【</sup>注】 \*1 アドレスの下位 16 ビットを示しています。

<sup>\*2</sup> フラグをクリアするための0ライトのみ可能です。


# 5.2 各レジスタの説明

## 5.2.1 システムコントロールレジスタ (SYSCR)

SYSCR は8ビットのリード/ライト可能なレジスタで、ソフトウェアスタンバイモードの制御、CCR の UI ビットの動作の選択、NMI の検出エッジの選択、および内蔵 RAM の有効/無効の選択を行います。

ここでは、ビット 3、2 についてのみ説明します。なお、その他のビットの詳細については「3.3 システムコントロールレジスタ (SYSCR)」を参照してください。

SYSCR はリセット、またはハードウェアスタンバイモード時に H'OB にイニシャライズされます。 ソフトウェアスタンバイモードではイニシャライズされません。



ビット3:ユーザビットイネーブル(UE)

CCR の UI ビットをユーザビットとして使用するか、割り込みマスクビットとして使用するかを選択します。

ビット3	説明	
UE		
0	CCR の UI ビットを割り込みマスクビットとして使用	
1	CCR の UI ビットをユーザビットとして使用	(初期値)


## ビット 2: NMI エッジセレクト (NMIEG) NMI 端子の入力エッジ選択を行います。

ビット2	説明	
NMIEG		
0	NMI 入力の立ち下がりエッジで割り込み要求を発生	(初期値)
1	NMI 入力の立ち上がりエッジで割り込み要求を発生	

# 5.2.2 インタラプトプライオリティレジスタ A、B(IPRA、IPRB)

IPRA、IPRB は各々8 ビットのリード / ライト可能なレジスタで割り込みの優先順位を制御します。

(1) インタラプトプライオリティレジスタ A ( IPRA ) IPRA は 8 ビットのリード / ライト可能なレジスタで、プライオリティレベルを設定できます。



## プライオリティレベルA7

IRQoの割り込み要求のプライオリティレベルを設定するビットです。

IPRA はリセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

ビット7:プライオリティレベル A7 (IPRA7)

IRQの割り込み要求のプライオリティレベルを設定します。

ビット7	説明	
IPRA7		
0	IRQ。の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	IRQ。の割り込み要求はプライオリティレベル1(優先)	

## ビット 6: プライオリティレベル A6 (IPRA6)

IRQの割り込み要求のプライオリティレベルを設定します。

ビット6	説 明	
IPRA6		
0	IRQ,の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	IRQ,の割り込み要求はプライオリティレベル 1(優先)	

#### ビット 5: プライオリティレベル A5 (IPRA5)

IRQ、IRQの割り込み要求のプライオリティレベルを設定します。

ビット5	説 明	
IPRA5		
0	$IRQ_{\scriptscriptstyle 2}$ 、 $IRQ_{\scriptscriptstyle 3}$ の割り込み要求はプライオリティレベル $0$ ( 非優先 )	(初期値)
1	IRQ₂、IRQ₃の割り込み要求はプライオリティレベル 1(優先)	

### ビット4: プライオリティレベル A4 (IPRA4)

IRQ、 IRQ、の割り込み要求のプライオリティレベルを設定します。

ビット4	説明	
IPRA4		
0	IRQ₄、IRQ₅の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	IRQ₄、IRQ₅の割り込み要求はプライオリティレベル1(優先)	

### ビット3:プライオリティレベルA3(IPRA3)

WDT、リフレッシュコントローラの割り込み要求のプライオリティレベルを設定します。

ビット3	説明
IPRA3	
0	WDT、リフレッシュコントローラの割り込み要求はプライオリティレベル 0 (非優先) (初期値)
1	WDT、リフレッシュコントローラの割り込み要求はプライオリティレベル 1 (優先)

### ビット2: プライオリティレベル A2(IPRA2)

ITU チャネル 0 割り込み要求のプライオリティレベルを設定します。

ビット2	説明	
IPRA2		
0	TU チャネル 0 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	TU チャネル 0 の割り込み要求はプライオリティレベル 1(優先)	

### ビット1:プライオリティレベル A1 (IPRA1)

ITU チャネル 1 の割り込み要求のプライオリティレベルを設定します。

ビット1	説 明	
IPRA1		
0	TU チャネル 1 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	TU チャネル 1 の割り込み要求はプライオリティレベル 1(優先)	


### ビット 0: プライオリティレベル A0 (IPRA0)

ITU チャネル 2 の割り込み要求のプライオリティレベルを設定します。

ビット0	説明	
IPRA0		
0	TU チャネル 2 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	ITU チャネル 2 の割り込み要求はプライオリティレベル 1(優先)	

#### (2) インタラプトプライオリティレジスタB(IPRB)

IPRB は8ビットのリード/ライト可能なレジスタで、プライオリティレベルを設定できます。



IPRB はリセット、ハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

### ビット7: プライオリティレベル B7 (IPRB7)

ITU チャネル3の割り込み要求のプライオリティレベルを設定します。

ビット7	説明	
IPRB7		
0	TU チャネル 3 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	TU チャネル 3 の割り込み要求はプライオリティレベル 1(優先)	

#### ビット 6: プライオリティレベル B6 (IPRB6)

ITU チャネル 4 の割り込み要求のプライオリティレベルを設定します。

ビット6	説明	
IPRB6		
0	TU チャネル 4 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	ITU チャネル 4 の割り込み要求はプライオリティレベル 1(優先)	

#### ビット 5: プライオリティレベル B5 (IPRB5)

DMAC (チャネル 0、1) の割り込み要求のプライオリティレベルを設定します。

ビット5	説明	
IPRB5		
0	DMAC(チャネル 0、1)の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	DMAC(チャネル 0、1)の割り込み要求はプライオリティレベル 1(優先)	

#### ビット4:リザーブビット

リザーブビットです。リード/ライト可能ですが、優先順位には関係ありません。

#### ビット3: プライオリティレベル B3 (IPRB3)

SCI チャネル 0 の割り込み要求のプライオリティレベルを設定します。

ビット3	説明	
IPRB3		
0	SCI チャネル 0 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	SCI チャネル 0 の割り込み要求はプライオリティレベル 1(優先)	

#### ビット2: プライオリティレベル B2 (IPRB2)

SCI チャネル 1 の割り込み要求のプライオリティレベルを設定します。

ビット2	説明	
IPRB2		
0	SCI チャネル 1 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	SCI チャネル 1 の割り込み要求はプライオリティレベル 1 ( 優先 )	

### ビット1: プライオリティレベル B1 (IPRB1)

A/D 変換器の割り込み要求のプライオリティレベルを設定します。


ビット1	説明	
IPRB1		
0	A/D 変換器の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	A/D 変換器の割り込み要求はプライオリティレベル 1(優先)	

#### ビット0:リザーブビット

リザーブビットです。リード/ライト可能ですが、優先順位には関係ありません。

# 5.2.3 IRQ ステータスレジスタ (ISR)

ISR は 8 ビットのリード / ライト可能なレジスタで、 $IRQ_0 \sim IRQ_s$ 割り込み要求のステータスの表示を行います。



【注】 \* フラグをクリアするための0ライトのみ可能です。

ISR はリセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

#### ビット7、6: リザーブビット

リザーブビットです。リードすると常に0が読み出されます。ライトは無効です。

ビット 5~0: IRQ<sub>s</sub>~IRQ<sub>o</sub>フラグ (IRQ5F~IRQ0F) IRQ<sub>s</sub>~IRQ<sub>o</sub>割り込み要求のステータスの表示を行います。

ビット5~0	説明
IRQ5F ~ IRQ0F	
0	[クリア条件] (初期値)
	(1) IRQnF = 1 の状態で IRQnF フラグをリードした後、IRQnF フラグに 0 をライト したとき
	(2) IRQnSC=0、IRQ 入力が High レベルの状態で割り込み例外処理を実行したとき
	(3)IRQnSC=1 の状態で IRQn 割り込み例外処理を実行したとき
1	〔セット条件〕
	(1) IRQnSC=0 の状態で IRQ 入力が Low レベルになったとき
	(2) IRQnSC=1の状態で IRQ 入力に立ち下がりエッジが発生したとき

(n=5~~0)

# 5.2.4 IRQ イネーブルレジスタ (IER)

IER は 8 ビットのリード / ライト可能なレジスタで、 $IRQ_0 \sim IRQ_s$ 割り込み要求の許可 / 禁止を制御します。



IER はリセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

ビット7、6: リザーブビット


リザーブビットです。リード/ライト可能ですが割り込み要求の許可/禁止には関係ありません。

ビット 5~0: IRQ<sub>5</sub>~IRQ<sub>0</sub>イネーブル (IRQ5E~IRQ0E) IRQ<sub>5</sub>~IRQ<sub>0</sub>割り込みを許可/禁止するかを選択します。

ビット5~0	説明	
IRQ5E ~ IRQ0E		
0	IRQ¸~IRQ。割り込みを禁止	(初期値)
1	IRQ₅~IRQ₀割り込みを許可	

# 5.2.5 IRQ センスコントロールレジスタ (ISCR)

ISCR は 8 ビットのリード / ライト可能なレジスタで、 $\overline{IRQ}_{s} \sim \overline{IRQ}_{o}$ 端子の入力のレベルセンスまたは立ち下がリエッジを選択します。



ISCR はリセットまたは、ハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

ビット7、6: リザーブビット

リザーブビットです。リード / ライト可能ですが、レベルセンスまたは立ち下がりエッジの選択には関係ありません。

ビット5~0: IRQ。~IRQ。センスコントロール(IRQ5SC~IRQ0SC)

 $IRQ_s \sim IRQ_0$ 割り込みを  $\overline{IRQ_s} \sim \overline{IRQ_0}$ 端子のレベルセンスで要求するか、立ち下がりエッジで要求するかを選択します。

ビット5~0	説明	
IRQ5SC~IRQ0SC		
0	RQ₅~  RQ₀入力の Low レベルで割り込み要求を発生 (初期	値)
1	$\overline{IRQ}_{\scriptscriptstyle{S}} \sim \overline{IRQ}_{\scriptscriptstyle{O}}$ 入力の立ち下がリエッジで割り込み要求を発生	

# 5.3 割り込み要因

割り込み要因には、外部割り込み(NMI、IRQ。~IRQ。)と内部割り込み(30 要因)があります。

### 5.3.1 外部割り込み

外部割り込みには、NMI、 $IRQ_0 \sim IRQ_3$ の 7 要因があります。このうち、NMI、 $IRQ_0 \sim IRQ_2$ はソフトウェアスタンバイモードからの復帰に使用できます。

#### (1) NMI 割り込み

NMI は最優先の割り込みで、CCR の I ビット、UI ビットの状態にかかわらず常に受け付けられます。 NMI 端子の立ち上がりエッジまたは立ち下がりエッジのいずれかで割り込みを要求するか、SYSCR の NMIEG ビットで選択できます。

NMI 割り込み例外処理のベクタ番号は7です。

#### (2) IRQ。~IRQ。割り込み

 $IRQ_0 \sim IRQ_s$ 割り込みは  $\overline{IRQ_0} \sim \overline{IRQ_s}$ 端子の入力信号により要求されます。  $IRQ_0 \sim IRQ_s$ 割り込みには次の特長があります。

- (1)  $\overline{IRQ}_0 \sim \overline{IRQ}_0$ 端子のLowレベルまたは立ち下がりエッジのどちらで割り込みを要求するか、ISCRで選択できます。
- (2) IRQ<sub>0</sub>~IRQ<sub>5</sub>割り込み要求を許可するか禁止するかを、IERで選択できます。また、IPRAの IPRA7~IPRA4ビットにより割り込みプライオリティレベルを設定できます。
- (3)  $IRQ_0 \sim IRQ_0$ 割り込み要求のステータスは、ISRに表示されます。ISRのフラグはソフトウェアで0にクリアすることができます。

IRQ。~IRQ。割り込みのブロック図を図 5.2 に示します。




図 5.2 IRQ<sub>0</sub>~IRQ<sub>5</sub>割り込みのブロック図

IRQnFのセットタイミングを図5.3に示します。




図 5.3 IRQnF セットタイミング

IRQ。~ IRQ。割り込み例外処理のベクタ番号は 12~17 です。

 $IRQ_0 \sim IRQ_s$ 割り込みの検出は、当該の端子が入力に設定されているか、出力に設定されているかに依存しません。したがって、外部割り込み入力端子として使用する場合は、対応する DDR を 0 にクリアし、チップセレクト出力端子、リフレッシュ出力端子、SCI の入出力端子としては使用しないでください。

#### 5.3.2 内部割り込み

内蔵周辺モジュールからの割り込みによる内部割り込みは30要因あります。

- (1) 各内蔵周辺モジュールには割り込み要求のステータスを表示するフラグと、これらの割り込みを許可するか禁止するかを選択するイネーブルビットがあります。
- (2) IPRA、Bによって割り込みプライオリティレベルを設定できます。
- (3) ITU、SCIの割り込み要求でDMACの起動ができます。この場合、割り込みコントローラに対して割り込みは要求されません。このときはI、UIビットの影響を受けません。

# 5.3.3 割り込み例外処理ベクタテーブル

表 5.3 に割り込み例外処理要因とベクタアドレスおよび割り込み優先順位の一覧を示します。デフォルトの優先順位はベクタ番号の小さいものほど高くなりますが、IPRA、B により NMI 以外の割り込みの優先順位を変更することができます。

リセット後の割り込み優先順位は表5.3に示されるデフォルトの順位となります。

表 5.3 割り込み要因とベクタアドレスおよび割り込み優先順位一覧(1)

衣 5.3 割り込み要因とベクタア 割り込み要因	要因発生元		ベクタアドレス*	IPR	優先
1172721	X = 70 = 70	番号			順位
NMI	外部端子	7	H'001C ~ H'001F	-	高
IRQ <sub>0</sub>		12	H'0030 ~ H'0033	IPRA7	<b>A</b>
IRQ,	1	13	H'0034 ~ H'0037	IPRA6	
IRQ <sub>2</sub>		14	H'0038 ~ H'003B	IPRA5	
IRQ <sub>3</sub>		15	H'003C ~ H'003F		
IRQ <sub>4</sub>		16	H'0040 ~ H'0043	IPRA4	
$IRQ_{\scriptscriptstyle{5}}$		17	H'0044 ~ H'0047		
リザーブ	-	18	H'0048 ~ H'004B		
		19	H'004C ~ H'004F		
WOVI(インターバルタイマ)	ウォッチドッグ タイマ	20	H'0050 ~ H'0053	IPRA3	
CMI(コンペアマッチ)	リフレッシュ コントローラ	21	H'0054 ~ H'0057		
リザーブ	-	22	H'0058 ~ H'005B		
		23	H'005C ~ H'005F		
IMIAO(コンペアマッチ/インプットキャプチャ AO	ITU チャネル 0	24	H'0060 ~ H'0063	IPRA2	
IMIBO (コンペアマッチ / インプットキャプチャ BO		25	H'0064 ~ H'0067		
OVI0 (オーバフロー0)		26	H'0068 ~ H'006B		
リザーブ	-	27	H'006C ~ H'006F		
IMIA1(コンペアマッチ/インプットキャプチャ A1	ITU チャネル 1	28	H'0070 ~ H'0073	IPRA1	1
MIB1 (コンペアマッチ / インプットキャプチャ B1	)	29	H'0074 ~ H'0077		
OVI1 (オーバフロー1)		30	H'0078 ~ H'007B		
リザーブ	-	31	H'007C ~ H'007F		
IMIA2 (コンペアマッチ / インプットキャプチャ A2		32	H'0080 ~ H'0083	IPRA0	
IMIB2 (コンペアマッチ / インプットキャプチャ B2	}	33	H'0084 ~ H'0087		
OVI2(オーバフロー2) リザーブ		34	H'0088 ~ H'008B		
	- IT!! エトラリ ?	35	H'008C ~ H'008F	IPRB7	
IMIB3(コンペアマッチ / インプットキャプチャ B3		36 37	H'0090 ~ H'0093 H'0094 ~ H'0097	IPKD/	
OVI3 (オーバフロー3)	1	38	H'0098 ~ H'009B		
リザーブ	-	39	H'009C ~ H'009F		
IMIA4(コンペアマッチ/インプットキャプチャ A4	ITU チャネル 4	40	H'00A0 ~ H'00A3	IPRB6	1
IMIB4(コンペアマッチ/インプットキャプチャ B4)	)	41	H'00A4 ~ H'00A7		
OVI4 (オーバフロー4)		42	H'00A8 ~ H'00AB		
リザーブ	-	43	H'00AC ~ H'00AF		
DEND0A	DMAC	44	H'00B0 ~ H'00B3	IPRB5	
DEND0B		45	H'00B4 ~ H'00B7		
DEND1A		46 47	H'00B8 ~ H'00BB H'00BC ~ H'00BF		
DEND1B		7/	TIOODO TIOODE		
リザーブ	-	48	H'00C0 ~ H'00C3	-	
		49	H'00C4 ~ H'00C7		
		50	H'00C8 ~ H'00CB		
		51	H'00CC ~ H'00CF		

割り込み要因	要因発生元	ベクタ	ベクタアドレス	IPR	優先
		番号			順位
ERIO ( 受信エラー0 )	SCI チャネル 0		H'00D0 ~ H'00D3	IPRB3	<b>A</b>
RXI0 ( 受信データフル 0 )		53	H'00D4 ~ H'00D7		
TXIO (送信データエンプティ 0)		54	H'00D8 ~ H'00DB		
		55	H'00DC ~ H'00DF		
TEI0(送信終了 0)					
ERI1 ( 受信エラー1 )	SCI チャネル 1	56	H'00E0 ~ H'00E3	IPRB2	
RXI1 ( 受信データフル 1 )		57	H'00E4 ~ H'00E7		
TXI1 (送信データエンプティ 1)		58	H'00E8 ~ H'00EB		
		59	H'00EC ~ H'00EF		
TEI1(送信終了 1)					
ADI(A/D エンド)	A/D	60	H'00F0 ~ H'00F3	IPRB1	低

【注】\* アドレスの下位 16 ビットを示しています。

# 5.4 割り込み動作

# 5.4.1 割り込み動作の流れ

本 LSI では、割り込みの動作は UE ビットの状態によって異なります。UE = 1 のときは I ビットで割り込みの制御が行われます。UE = 0 のときは、I、UI ビットの組み合わせで割り込みの制御が行われます。表 5.4 に UE、I、UI ビットの各組み合わせのときの割り込みの状態を示します。

NMI 割り込みはリセット状態、ハードウェアスタンバイ状態を除き常に受け付けられます。IRQ割り込みおよび内蔵周辺モジュールの割り込みは、それぞれの割り込みに対応したイネーブルビットがあります。このイネーブルビットを 0 にクリアすると、その割り込み要求は無視されます。

SYSCR	CCR		状 態
UE	ı	UI	
1	0	-	すべての割り込みを受け付けます。プライオリティレベル 1 の割り込み要因の 優先順位が高くなります。
	1	-	NMI 以外の割り込みを受け付けません。
0	0		すべての割り込みを受け付けます。プライオリティレベル 1 の割り込み要因の 優先順位が高くなります。
	1	0	NMI およびプライオリティレベル 1 の割り込み要因のみを受け付けます。
		1	NMI 以外の割り込みを受け付けません。

表 5.4 UE、I、UI ビットの組み合わせによる割り込みの状態

#### (1) UE ビット = 1 の場合

 $IRQ_0 \sim IRQ_0$ 割り込みおよび内蔵周辺モジュールの割り込みは CPU の CCR の I ビットにより一括して、許可 / 禁止を設定できます。I ビットが 0 にクリアされているときは許可状態、I にセットされているときは禁止状態です。プライオリティレベル I の割り込み要因の優先順位は高くなります。この場合の割り込み受付けの動作フローチャートを図 5.4 に示します。




図 5.4 UE = 1 の場合の割り込み受付けまでのフロー

- [1] 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して、割り込み要求が送られます。
- [2] 割り込みコントローラに対して割り込み要求が送られると、IPRに設定された割り込み優先順位に従って優先順位が最も高い割り込み要求が選択され、その他は保留となります。IPR の設定が同一の割り込み要求が同時に発生したときは、表5.3に示す優先度に従って、優先順

位の最も高い割り込み要求が選択されます。

- [3] Iビットを参照します。Iビットが0にクリアされているときは、割り込み要求が受け付けられます。Iビットが1にセットされているときは、NMI割り込みのみ受け付けられ、その他の割り込み要求は保留されます。
- [4] 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割り込み例 外処理を起動します。
- [5] 割り込み例外処理によって、PCとCCRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- [6] 次にCCRのIビットが1にセットされます。これにより、NMIを除く割り込みはマスクされます。
- [7] 受け付けた割り込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。

#### (2) UE ビット=0 の場合

 $IRQ_0 \sim IRQ_S$ 割り込みおよび内蔵周辺モジュールの割り込みは CPU の CCR の I、UI ビット、IPR によって 3 レベルの許可 / 禁止状態を実現できます。

- (a) プライオリティレベル0の割り込み要求は、Iビットが0にクリアされているとき許可状態、1 にセットされているとき禁止状態となります。
- (b) プライオリティレベル1の割り込み要求は、IビットまたはUIビットが0にクリアされているとき許可状態、IビットおよびUIビットがいずれも1にセットされているとき禁止状態となります。

例えば、各割り込み要求の対応する割り込みイネーブルビットを 1 にセット、IPRA、IPRB をそれぞれ H'20、H'00 に設定した場合 (  $IRQ_2$ 、 $IRQ_3$ 割り込み要求の優先順位を他の割り込みより高くした場合 )、次のようになります。

- (a) I=0のとき、すべての割り込みを許可(優先順位:NMI>IRQ,>IRQ,>IRQ,...)
- (b) I=1、UI=0のとき、NMI、IRQ、IRQ割り込みのみを許可
- (c) I=1、UI=1のとき、NMI以外の割り込みを禁止

また、このときの状態遷移を図5.5に示します。




図 5.5 割り込み許可 / 禁止状態の遷移例

UE ビット=0 のときの割り込み受付けの動作フローチャートを図 5.6 に示します。

- [1] 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して割り込み要求が送られます。
- [2] 割り込みコントローラに対して割り込み要求が送られると、IPRに設定された割り込み優先順位に従って優先順位が最も高い割り込み要求が選択され、その他は保留となります。このとき、IPRの設定が同一の割り込み要求が同時に発生したときは、表5.3に示す優先度に従って、優先順位の最も高い割り込み要求が選択されます。
- [3] Iビットを参照します。Iビットが0にクリアされているときは、IPRに関係なく割り込み要求が受け付けられます。このときはUIビットの影響を受けません。Iビットが1にセットされ、UIビットが0にクリアされているときは、プライオリティレベル1の割り込み要求のみが受け付けられ、プライオリティレベル0の割り込み要求は保留となります。I、UIビットがいずれも1にセットされているときは、割り込み要求は保留となります。
- [4] 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割り込み例外処理を起動します。
- [5] 割り込み例外処理によってPCとCCRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- [6] CCRのI、UIビットが1にセットされます。これにより、NMIを除く割り込みはマスクされます
- [7] 受け付けた割り込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。




図 5.6 UE = 0 の場合の割り込み受け付けまでのフロー

# 5.4.2 割り込み例外処理シーケンス

モード 2 で、プログラム領域とスタック領域を外部メモリ 16 ビット 2 ステートアクセス空間にとった場合の割り込みシーケンスを図 5.7 に示します。




図 5.7 割り込みシーケンス (モード 2、2 ステートアクセス、スタック外部メモリ)

# 5.4.3 割り込み応答時間

割り込み要求発生後、割り込み処理ルーチンの先頭命令を実行するまでの、割り込み応答時間を表 5.5 に示します。

	No	項目内蔵メモリ外部メモリ					
	No.	垻 日	内風みてり	クト部グモリ			
				8 ビット2ステ	8 ビット3ステ	16 ビット2ス	16 ビット3ス
				ートアクセス	ートアクセス	テートアクセ	テートアクセ
				空間	空間	ス空間	ス空間
	1	割り込み優先順位判定			2*1		
		実行中の命令が終了する までの最大待ちステート 数	1 ~ 23	1 ~ 27	1 ~ 31*⁴	1 ~ 23	1 ~ 25* <sup>4</sup>
	3	PC、CCR のスタック	4	8	12*4	4	6* <sup>4</sup>
	4	ベクタフェッチ	4	8	12*4	4	6* <sup>4</sup>
	5	命令フェッチ* <sup>2</sup>	4	8	12*4	4	6*4
	6	内部処理* <sup>3</sup>	4	4	4	4	4
合	計		19 ~ 41	31 ~ 57	43 ~ 73	19 ~ 41	25 ~ 49

表 5.5 割り込み応答時間

単位:ステート

- 【注】\*1 内部割り込みの場合1ステートとなります。
  - \*2 割り込み受付け後のプリフェッチおよび割り込み処理ルーチンのプリフェッチ
  - \*3 割り込み受付け後の内部処理およびベクタフェッチ後の内部処理
  - \*4 外部メモリアクセス時にウェイトが挿入される場合には、ステート数が増加します。

# 5.5 使用上の注意

# 5.5.1 割り込みの発生とディスエーブルとの競合

割り込みイネーブルビットを 0 にクリアして割り込みを禁止する場合、割り込みの禁止はその命令実行終了後有効になります。すなわち、BCLR 命令、MOV 命令などで割り込みイネーブルビットを 0 にクリアする場合、命令実行中にその割り込みが発生すると、命令実行終了時点では当該割り込み許可状態にあるため命令実行終了後にその割り込み例外処理を実行します。ただし、その割り込みより優先順位の高い割り込み要求がある場合には優先順位の高い割り込み例外処理を実行し、その割り込みは無視されます。割り込み要因フラグを 0 にクリアする場合も同様です。

ITU の TIER の IMIEA ビットを 0 にクリアする場合の例を図 5.8 に示します。




図 5.8 割り込みの発生とディスエーブルの競合

なお、割り込みをマスクした状態でイネーブルビットまたは割り込み要因フラグを 0 にクリアすれば、上記の競合は発生しません。

### 5.5.2 割り込みの受付けを禁止している命令

割り込みを禁止している命令には、LDC、ANDC、ORC、XORC 命令があります。

割り込み要求が発生すると、割り込みコントローラが優先順位を判定した後、CPU に対して割り込みを要求します。そのとき、CPU が割り込みを禁止している命令を実行している場合は、その命令の実行を終了した後、必ず次の命令を実行します。

#### 5.5.3 EEPMOV 命令実行中の割り込み

EEPMOV 命令は、EEPMOV . B 命令と EEPMOV . W 命令では、割り込み動作が異なります。 EEPMOV . B 命令は、転送中に NMI を含めた割り込み要求があっても転送終了まで割り込みを受け付けません。

EEPMOV.W 命令のときは、転送中にNMI以外の割り込み要求があっても転送終了まで割り込みを受け付けません。NMI割り込み要求の場合は、転送サイクルの切れ目でNMI例外処理が開始されます。このときスタックされるPCの値は次命令のアドレスとなります。

このため、EEPMOV.W命令実行中にNMI割り込みが発生する場合には、以下のプログラムとしてください。

L1: EEPMOV.W

MOV.W R4, R4

BNE L1

#### 5.5.4 外部割り込み使用上の注意

 $IRQ_nF$ フラグは、 $IRQ_nF$ =1の状態で  $IRQ_nF$ フラグをリードした後、 $IRQ_nF$ フラグに 0 をライトしたとき、クリアされる仕様になっています。しかしながら、 $IRQ_nF$ =1の状態をリードしていないにもかかわらず、 $IRQ_nF$ フラグに 0 をライトしただけで、誤って  $IRQ_nF$ フラグがクリアされ、割り込み例外処理が実行されない場合があります。

これは、以下のような条件が満たされたときに起こります。

#### (1) 設定条件

- [1] 複数の外部割り込み(IRQ、IRQ、)を使用している。
- [2] IRQ、Fフラグは0ライトによるクリア、IRQ、Fフラグはハードウェアによるクリアと異なった クリア方法を用いている。
- [3] IRQ\_Fフラグのクリアに、IRQステータスレジスタ(ISR)に対するビット操作命令を使用、 もしくはISRをバイト単位でリードし、IRQ\_Fフラグのビットをクリアし、その他のビットは リードした値をバイト単位でライトしている。

#### (2) 発生条件

- [1]  $IRQ_aF = 1$ の状態で $IRQ_aF$ フラグをクリアするためのISRレジスタのリードが実行され、その後、割り込み例外処理の発生により、 $IRQ_aF$ フラグがクリアされた。
- [2]  $IRQ_sF$ フラグのクリアと $IRQ_s$ の発生( $IRQ_sF$ フラグのセット)が競合したとき( $IRQ_sF$ フラグをクリアするためのISRをリードしたときには、 $IRQ_sF$  = 0であったが、ISRにライトするまでの期間に $IRQ_sF$  = 1となってしまった状態)。

上記の設定条件 [1] ~ [3] と発生条件 [1]、[2] がすべて成立した場合、発生条件 [2]の ISR のライト時に IRQ $_{\rm s}$ F は誤ってクリアされ、割り込み例外処理は実行されません。

ただし、発生条件[1]、[2]の間に一度でも  $IRQ_F$  フラグに 0 をライトすると、 $IRQ_F$  フラグが誤ってクリアされることはありません。




図 5.9 割り込み例外処理が実行されない場合の IRQ F フラグ

このような場合には、以下の対策1または2を行い、対処してください。

#### (a) 対策 1

 $IRQ_aF$  フラグをクリアする際には、ビット演算命令を使用せず、ISR をバイト単位でリードし、 $IRQ_aF$  フラグだけを 0、 その他のビットは 1 となる値をバイト単位で書き込んでください。

例:a=0の場合 MOV.B @ISR,ROL MOV.B #HFE,ROL MOV.B ROL, @ISR

#### (b) 対策 2

 $IRQ_{_0}$ 割り込み例外処理の中で、 $IRQ_{_0}F$ フラグをクリアするダミー処理を行ってください。

例:b=1の場合

IRQB MOV.B #HFD, ROL
MOV.B ROL, @ISR

### 5.5.5 NMI 割り込み使用上の注意

NMI は、LSI の内部回路が、電気的特性で規定された一定の条件の下、正常に動作している場合に、割り込みコントローラ、および CPU の連携で実行される例外処理です。なんらかの要因で、回路が正常の動作を行っていない場合(暴走状態)には、その動作は保証されません。その要因としては、ソフトウェアに起因するもの、および、LSI の端子に対する異常入力に起因するものが考えられます。

#### ソフトウェアに起因するNMIの誤動作

- (1) H8/300HCPUの割り込み例外処理は、内蔵RAMなどのシステム上に設計されたスタックエリアを指し示すスタックポインタ(SP(ER7))が、予めソフトウェアにより設定されていることを前提に実行されます。プログラムが暴走している状態におきましては、スタックポインタがオーバフローしていること、ならびに不当に更新されていることなどが考えられ、正しい動作を期待することはできません。
- (2) NMIの割り込み要求は、端子入力の立ち上がりエッジ、または立ち下がりエッジのいずれかを検出し、受け付けられます。どちらのエッジで受け付けられるかは、システムコントロールレジスタ(SYSCR)のNMIEGビットの設定で決まります。お客様のシステムに併せ、当該ビットを設定して頂く必要があります。プログラム暴走時には、本ビットが不当に書き換えられてしまう可能性があります。その場合、所定の動作を期待することはできません。
- (3) 本LSIは、特定のお客様のご要求によるオンボードエミュレーション機能を実現するため ブレーク機能を持ち併せております。ブレーク機能を使用するためにはBRK命令(H'5770) を使用します。ただし、一般的に、BRK命令は、未定義命令となっています。誤ってCPU が、BRK命令を実行すると、LSIはCPUのブレーク例外処理を行い、ブレークモードに遷 移します。ブレークモードにおいては、NMIを初めとするすべての割り込みが禁止となり、WDTのカウントアップが停止します。その後、CPUがRTB(H'56F0)命令を実行することにより、ブレークモードは解除され、通常のプログラム実行状態へ遷移します。ブレークモード中にリセットを投入した場合、CPUはリセット状態に遷移しブレークモードは解除されます。リセット解除後、リセット例外処理を経て通常のプログラム実行状態に遷移し

ます。

端子への異常入力に起因するNMIの誤動作

LSIの動作中、端子に対して電気的特性に規定されない異常入力が発生した場合には、破壊に至ることがあります。この場合、その後のLSIの動作は保証されません。

また、端子への異常入力が発生した場合、破壊に至らないまでも、LSIの内部回路の一部、または全体が誤動作し、設計上、想定しない未定義の状態に陥る可能性があります。このとき外部リセット端子、および、スタンバイ端子以外の任意の外部入力に対し、LSIの振舞いを規定することはできません。この場合、NMIの動作も保証されません。本ケースにおいては、上記の各端子に規定の入力を行った後、外部リセットを投入することで、再び、LSIを正常のプログラム実行状態に遷移させることが可能です。

# 6. バスコントローラ

# 6.1 概要

本 LSI はバスコントローラを内蔵しており、外部アドレス空間を 8 つのエリアに分割し、エリアごとにバス仕様を設定し、バス制御を行います。これにより、複数のメモリを容易に接続することができます。

また、バスコントローラはバス権の調停機能をもっており、DMA コントローラ (DMAC) やリフレッシュコントローラの動作を制御するとともに、外部にバス権を解放することができます。

### 6.1.1 特長

バスコントローラの特長を次に示します。

- 外部アドレス空間をエリア0~7に分割し、エリアごとに独立して設定可能
- 1M バイトモードでは 128k バイト、16M バイトモードでは 2M バイトごとにエリアを設定
- エリア  $0 \sim 7$  に対してチップセレクト  $(\overline{CS}_a \sim \overline{CS}_a)$  を出力可能
- 8 ビットアクセス空間 / 16 ビットアクセス空間の選択可能
- 2ステートアクセス空間/3ステートアクセス空間の選択可能
- 4種類のウェイトモード
- プログラマブルウェイトモード、端子オートウェイトモード、端子ウェイトモード 0、1 を 選択可能
- 0~3 ステートのウェイトステートを自動的に挿入可能
- バス権調停機能
- バスアービタを内蔵し、CPU、DMAC、リフレッシュコントローラ、外部バスマスタのバス権を調停

# 6.1.2 ブロック図

バスコントローラのブロック図を図 6.1 に示します。




図 6.1 バスコントローラのブロック図

### 6.1.3 端子構成

バスコントローラの入出力端子を表 6.1 に示します。

入出力 名 称 略 称 機能 チップセレクト0~7 CS, ~ CS, 出力 エリア 0~7 が選択されていることを示すストローブ AS アドレスストローブ 出力 アドレスバス上のアドレス出力が有効であることを 示すストローブ信号 RD リード 出力 外部アドレス空間をリードしていることを示すスト ローブ信号 ハイライト HWR 出力 外部アドレス空間をライトし、データバスの上位側 (D15~D8)が有効であることを示すストローブ信号 LWR ロウライト 出力 外部アドレス空間をライトし、データバスの下位側 (D,~D₀) が有効であることを示すストローブ信号 入力 WAIT 外部3ステートアクセス空間をアクセスするときの ウェイト ウェイト要求信号 バス権要求 BREQ 入力 バス権を外部に解放する要求信号 バス権要求アクノリッジ BACK 出力 バス権を外部に解放したことを示すアクノリッジ信

表 6.1 端子構成

# 6.1.4 レジスタ構成

バスコントローラのレジスタ構成を表 6.2 に示します。

C 012 V 7 / 1 / 1 / 2 / 2 / 2 / 2 / 2 / 2 / 2 / 2						
アドレス*	名 称	略称	R/W	初其	月値	
				モード 1、	モード 2、	
				3、5、6	4、7	
H'FFEC	バス幅コントロールレジスタ	ABWCR	R/W	H'FF	H'00	
H'FFED	アクセスステートコントロールレジスタ	ASTCR	R/W	H'FF	H'FF	
H'FFEE	ウェイトコントロールレジスタ	WCR	R/W	H'F3	H'F3	
H'FFEF	ウェイトステートコントローライネーブルレジスタ	WCER	R/W	H'FF	H'FF	
H'FFF3	バスリリースコントロールレジスタ	BRCR	R/W	H'FE	H'FE	
H'FF5F	チップセレクトコントロールレジスタ	CSCR	R/W	H'0F	H'0F	


表 6.2 レジスタ構成

【注】\* アドレスは下位16ビットを示しています。

# 6.2 各レジスタの説明

# 6.2.1 バス幅コントロールレジスタ(ABWCR)

ABWCR は 8 ビットのリード / ライト可能なレジスタで、各エリアを 8 ビットアクセス空間または 16 ビットアクセス空間のいずれかに設定します。



各エリアのバス幅を選択するビットです。

ABWCR の内容が HFF (全エリア 8 ビットアクセス空間)の場合、8 ビットバスモードとなり、データバスは上位側  $D_{15} \sim D_8$ )が有効となります。このときポート 4 は入出力ポートとなります。ABWCR の少なくとも 1 ビットを 0 にクリアした場合には、16 ビットバスモードとなり、データバスは 16 ビット ( $D_{15} \sim D_9$ ) となります。ABWCR はリセット、またはハードウェアスタンバイモード時にモード 1、3、5、6 では HFF に、モード 2、4、7 では H'00 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット 7~0: エリア 7~0 バス幅コントロール (ABW7~ABW0)


対応するエリアを8ビットアクセス空間とするか16ビットアクセス空間とするかを選択します。

ビット7~0	説明
ABW7 ~ ABW0	
0	エリア 7~0 を 16 ビットアクセス空間に設定
1	エリア 7~0 を 8 ビットアクセス空間に設定

ABWCR は、外部メモリ空間のデータバス幅を指定します。内蔵メモリ、内部 I/O レジスタのデータバス幅は ABWCR の設定値にかかわらず固定です。したがって、シングルチップモード(モード 7)では設定値には意味がありません。

# 6.2.2 アクセスステートコントロールレジスタ(ASTCR)

ASTCR は 8 ビットのリード / ライト可能なレジスタで、各エリアを 2 ステートアクセス空間または 3 ステートアクセス空間のいずれかに設定します。



各エリアのアクセスステート数を選択するビットです。

ASTCR はリセット、またはハードウェアスタンバイモード時に、HFF にイニシャライズされます。

ソフトウェアスタンバイモードではイニシャライズされません。


ビット 7~0: エリア 7~0 アクセスステートコントロール (AST7~AST0) 対応するエリアを2ステートアクセス空間とするか3ステートアクセス空間とするかを選択します。

ビット7~0	説明	
AST7 ~ AST0		
0	エリア 7~0 を 2 ステートアクセス空間に設定	
1	エリア 7~0 を 3 ステートアクセス空間に設定	(初期値)

ASTCR は、外部メモリ空間のアクセスステート数を設定します。内蔵メモリ、内部 I/O レジスタ に対するアクセスステート数は ASTCR の設定値にかかわらず固定です。したがって、シングルチップモード(モード7)では設定値には意味がありません。

### 6.2.3 ウェイトコントロールレジスタ (WCR)

WCR は 8 ビットのリード / ライト可能なレジスタで、ウェイトステートコントローラ (WSC) のウェイトモードとウェイトステート数を設定します。



WCR はリセット、またはハードウェアスタンバイモード時に HF3 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~4:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 3、2: ウェイトモードセレクト 1、0 (WMS1、0) ウェイトモードを設定します。

ビット3	ビット2	説明	
WMS1	WMS0		
0	0	プログラマブルウェイトモード	(初期値)
	1	ウェイトステートコントローラによるウェイトを禁止	
1	0	端子ウェイトモード 1	
	1	端子オートウェイトモード	

ビット 1、0: ウェイトカウント 1、0 (WC1、0)

外部3ステートアクセス空間をアクセスするときに、挿入するウェイトステート数を設定します。

ビット1	ビット0	説明	
WC1	WC0		
0	0	WSC によるウェイトを禁止	
	1	1 ステート挿入	
1	0	2 ステート挿入	
	1	3 ステート挿入	(初期値)

# 6.2.4 ウェイトステートコントローライネーブルレジスタ(WCER)

WCER は8ビットのリード/ライト可能なレジスタで、外部3ステートアクセス空間について、WSCの動作を許可/禁止します。



WCER はリセット、またはハードウェアスタンバイモード時に H'FF にイニシャライズされます。 ソフトウェアスタンバイモードではイニシャライズされません。

ビット 7~0: ウェイトステートコントローライネーブル 7~0 (WCE7~WCE0) 外部 3 ステートアクセス空間について、WSC の動作を許可 / 禁止します。

	ビット7~0		説明		
\	WCE7 ~ WCE0				
	0	WSC の動作を禁止	(端子ウェイトモード 0	))	
	1	WSC の動作を許可			(初期値)

WCER は、外部 3 ステートアクセス空間について WSC の動作を許可 / 禁止します。したがって、シングルチップモード (モード 7) では設定値に意味はありません。

# 6.2.5 バスリリースコントロールレジスタ (BRCR)

BRCR は 8 ビットのリード / ライト可能なレジスタで、アドレスバス ( $A_{23} \sim A_{21}$ ) 出力の選択、バス権の外部に対する解放を許可 / 禁止します。



BRCR はリセット、またはハードウェアスタンバイモード時に HFE にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

#### ビット7: アドレス 23 イネーブル(A23E)

 $PA_4$ をアドレス出力端子  $A_{23}$ として使用するためのビットです。0 をライトすると  $PA_4$ はアドレス出力  $A_{23}$ となります。モード 3、4、6 以外ではこのビットはライトできず、 $PA_4$ は通常のポート機能となります。

ビット7	説明	
A23E		
0	PA₄はアドレス出力端子 A₂₃	
1	PA』は PA』/TP』/TIOCA、入出力端子	(初期値)

#### ビット 6: アドレス 22 イネーブル (A22E)

 $PA_s$ をアドレス出力端子  $A_2$ として使用するためのビットです。0 をライトすると  $PA_s$ はアドレス出力  $A_2$ となります。モード 3、4、6 以外ではこのビットはライトできず、 $PA_s$ は通常のポート機能となります。

ビット6	説明	
A22E		
0	$PA_{\scriptscriptstyle{5}}$ はアドレス出力端子 $A_{\scriptscriptstyle{22}}$	
1	PA₅は PA₅/TP₅/TIOCB₁入出力端子	(初期値)

#### ビット5: アドレス21 イネーブル(A21E)

 $PA_a$ をアドレス出力端子  $A_{21}$  として使用するためのビットです。0 をライトすると  $PA_a$  はアドレス出力  $A_{21}$  となります。モード 3、4、6 以外ではこのビットはライトできず、 $PA_a$  は通常のポート機能となります。

ビット5	説明	
A21E		
0	PA。はアドレス出力端子 A₂,	
1	PA。は PA。/TP。/TIOCA₂入出力端子	(初期値)

ビット4~1:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 0: バスリリースイネーブル (BRLE)

バス権の外部に対する解放を許可 / 禁止します。

ビット0	説明
BRLE	
0	パス権の外部に対する解放を禁止し、BREQ、BACK 端子は入出力端子として使用可 (初期値)
1	バス権の外部に対する解放を許可

# 6.2.6 チップセレクトコントロールレジスタ (CSCR)

CSCR は 8 ビットのリード / ライト可能なレジスタで、チップセレクト信号 ( $\overline{\text{CS}}_{7} \sim \overline{\text{CS}}_{4}$ ) の出力を許可 / 禁止します。

本レジスタでチップセレクト信号 ( $\overline{CS}_7 \sim \overline{CS}_4$ ) 出力を選択すると、端子機能は他の機能に優先してチップセレクト信号 ( $\overline{CS}_7 \sim \overline{CS}_4$ ) 出力となります。なお、本レジスタはシングルチップモードではライトできません。



CSCR はリセット、またはハードウェアスタンバイモード時に H'0F にイニシャライズされます。 ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~4:チップセレクト7~4イネーブル(CS7E~CS4E)

対応するチップセレクト信号の出力を許可 / 禁止します。

ビットn	説	明	
CSnE			
0	チップセレクト信号(CSn)の出力を禁止	(初期	朝値)
1	チップセレクト信号(CSn)の出力を許可		

【注】n=7~4

ビット3~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

# 6.3 動作説明

# 6.3.1 エリア分割

外部アドレス空間は、1M バイトモードのとき 128k バイト、16M バイトモードのとき 2M バイトごとのエリア 0~7 に分割されています。メモリマップの概要を図 6.2 に示します。

H'00000		H'0000000		H'00000	内蔵ROM*1	H'000000	内蔵ROM*1	
H'1FFFF	エリア0 (128kバイト)	H'1FFFFF	エリア0 (2Mバイト)	H'1FFFF	エリア0 (128kバイト)	H'1FFFFF	エリア0 (2Mバイト)	
H'20000		H'200000		H'20000		H'200000		
	エリア1 (128kバイト)		エリア1 (2Mバイト)		エリア1 (128kバイト)		エリア1 (2Mバイト)	
H'3FFFF		H'3FFFFF		H'3FFFF		H'3FFFFF	, , ,	
H'40000		H'400000		H'40000		H'400000		
	エリア2 (128kバイト)		エリア2 (2Mバイト)		エリア2 (128kバイト)		エリア2 (2Mバイト)	
H'5FFFF		H'5FFFFF		H'5FFFF		H'5FFFFF		
H'60000	-11-70 (400) 11 (41)	H'600000	-11-0 (01411) (1)	H'60000	-11-70 (400) 11 (41)	H'600000	- 11 - 20 (01411) (11)	
H'7FFFF	エリア3 (128kバイト)	H'7FFFFF	エリア3 (2Mバイト)	H'7FFFF	エリア3 (128kバイト)	H'7FFFFF	エリア3 (2Mバイト)	
H'80000		H'800000		H'80000		H'800000		
	エリア4 (128kバイト)		エリア4 (2Mバイト)		エリア4 (128kバイト)		エリア4 (2Mバイト)	
H'9FFFF		H'9FFFFF		H'9FFFF	,	H'9FFFFF	(,	
H'A0000		H'A00000		H'A0000		H'A00000		
	エリア5 (128kバイト)		エリア5 (2Mバイト)		エリア5 (128kバイト)		エリア5 (2Mバイト)	
H'BFFFF		H'BFFFFF		H'BFFFF		H'BFFFFF		
H'C0000	-11-70 (400) 11 (41)	H'C00000	-11-0 (01411) (1)	H'C0000		H'C00000	-11-70 (0141)* (1)	
H'DFFFF	エリア6 (128kバイト)	H'DFFFFF	エリア6 (2Mバイト)	H'DFFFF	エリア6 (128kバイト)	H'DFFFFF	エリア6 (2Mバイト)	
H'E0000	エリア7 (128kバイト)	H'E00000	エリア7 (2Mバイト)	H'E0000	エリア7 (128kバイト)	H'E00000	エリア7 (2Mパイト)	
	内蔵RAM*1、*2		内蔵RAM*1、*2		内蔵RAM*1、*2		内蔵RAM*1、*2	
•	外部アドレス空間*3		外部アドレス空間*3		外部アドレス空間*3		外部アドレス空間*3	
H'FFFFF	内部I/Oレジスタ*1	H'FFFFFF	内部I/Oレジスタ*1	H'FFFFF	内部I/Oレジスタ*1	H'FFFFFF	内部I/Oレジスタ*1	
a. 内蔵ROM無効 1Mバイトモード (モード1、2)			b. 内蔵ROM無効 16Mパイトモード (モード3、4)	c. 内蔵ROM有効 1Mパイトモード (モード5)		d. 内蔵ROM有効 16Mパイトモード (モード6)		
【注】*1 内蔵ROM、内蔵RAM、内部I/Oレジスタのパス幅、アクセスステート数は固定です。 *2 SYSCRのRAMEビットをOにクリアするとエリア7の指定に従います。 *3 外部アドレス空間は、エリア7の指定に従います。								

図 6.2 各動作モードにおけるアクセスエリアマップ

各エリアごとに選択信号 ( $\overline{CS}_7 \sim \overline{CS}_0$ ) を出力することができます。また、各エリアのバス仕様は、ABWCR、ASTCR、WCER、WCR で指定されます。

各エリアのバス仕様を表 6.3 に示します。

ABWCR	ASTCR	WCER	W	CR			バ ス 仕 様	
ABWn	ASTn	WCEn	WMS1	WMS0	バス幅	アクセス	ウェイトモード	
						ステート		
0	0	-	-	-	16	2	禁止	
	1	0	-	-	16	3	端子ウェイトモード 0	
	1	1	0	0	16	3	プログラマブルウェイトモード	
			0	1	16	3	禁止	
			1	0	16	3	端子ウェイトモード 1	
			1	1	16	3	端子オートウェイトモード	
1	0	-	-	-	8	2	禁止	
	1	0	-	-	8	3	端子ウェイトモード 0	
	1	1	0	0	8	3	プログラマブルウェイトモード	
			0	1	8	3	禁止	
			1	0	8	3	端子ウェイトモード 1	
			1	1	8	3	端子オートウェイトモード	

表 6.3 各エリアのバス仕様

【注】 n=0~7

# 6.3.2 チップセレクト信号

本 LSI は、エリア  $7\sim 0$  に対してそれぞれチップセレクト信号 ( $\overline{\text{CS}}_7\sim\overline{\text{CS}}_0$ )を出力することができ、拡張モードで当該エリアが選択されたとき、Low レベルを出力します。図 6.3 に  $\overline{\text{CS}}_n$  信号出力タイミングを示します。

#### (1) $\overline{CS}_{s} \sim \overline{CS}_{s}$ 出力方法

 $\overline{CS}_3 \sim \overline{CS}_0$ の出力の許可または禁止は各  $\overline{CS}_2$ 端子に対応するポートのデータディレクションレジスタ (DDR) を設定することにより行います。

内蔵 ROM 無効拡張モード時、 $\overline{CS}_0$ 端子はリセット直後に出力状態となっています。 $\overline{CS}_1 \sim \overline{CS}_1$ 端子はリセット直後に入力状態となっていますので、 $\overline{CS}_1 \sim \overline{CS}_1$ を出力する場合には対応する DDR を 1 にセットしてください。内蔵 ROM 有効拡張モード時、 $\overline{CS}_2 \sim \overline{CS}_0$ 端子はリセット直後に入力状態になっていますので、 $\overline{CS}_3 \sim \overline{CS}_0$ を出力する場合には、対応する DDR を 1 にセットしてください。

詳細は「第9章 I/Oポート」を参照してください。

#### 

 $\overline{\text{CS}}_7 \sim \overline{\text{CS}}_4$ の出力許可または禁止はチップセレクトコントロールレジスタ(CSCR)を設定することにより行います。 $\overline{\text{CS}}_7 \sim \overline{\text{CS}}_4$ 端子はリセット直後に入力状態となっていますので、 $\overline{\text{CS}}_7 \sim \overline{\text{CS}}_4$ 端子を出力する場合には CSCR の対応するビットを 1 にセットしてください。詳細は「第9章 I/O ポート」を参照してください。




図 6.3 CS。信号の出力タイミング (n=7~0)

内蔵 ROM、内蔵 RAM および内部 I/O レジスタを選択した場合、 $\overline{\text{CS}}_{7}$ 、 $\overline{\text{CS}}_{9}$ 端子は High レベルです。  $\overline{\text{CS}}_{8}$ 信号はアドレスをデコードした信号で、SRAM などのチップセレクト信号として使用することができます。

# 6.3.3 データバス

本 LSI は、エリア  $0\sim7$  をそれぞれ 8 ビットアクセス空間または 16 ビットアクセス空間のいずれかに設定することができます。8 ビットアクセス空間では、データバスの上位側( $D_{15}\sim D_8$ )を使用します。また 16 ビットアクセス空間ではデータバスの上位側( $D_{15}\sim D_8$ )、下位側( $D_7\sim D_9$ )を使用します。

リード時には、データバスの上位側、下位側の区別なく、RD 信号が有効です。

ライト時にはデータバスの上位側に対して  $\overline{\text{HWR}}$  信号が、データバスの下位側に対して  $\overline{\text{LWR}}$  信号が有効です。

表 6.4 にアクセス空間と使用するデータバスを示します。

エリア	アクセス	リード/	アドレス	有効な	データバス上位	データバス下位
	サイズ	ライト		ストローブ	$(D_{15} \sim D_8)$	$(D_7 \sim D_0)$
8 ビット	-	リード	-	RD	有効	無効
アクセス空間		ライト	-	HWR		不定
16 ビット	バイト	リード	偶数	RD	有効	無効
アクセス空間			奇数		無効	有効
		ライト	偶数	HWR	有効	不定
			奇数	LWR	不定	有効
	ワード	リード	-	RD	有効	有効
		ライト	-	HWR, LWR	有効	有効

表 6.4 アクセス空間と使用するデータバス

【注】 不定:不定データが出力されます。

無効:入力状態であり、入力値は無視されます。

# 6.3.4 バス制御信号タイミング

### (1) 8 ビット 3 ステートアクセス空間

図 6.4 に 8 ビット 3 ステートアクセス空間のバス制御信号タイミングを示します。8 ビットアクセス空間をアクセスする場合データバスの上位側 (  $D_{_{\rm IS}}\sim D_{_{\rm S}}$  ) を使用します。

LWR 端子は常に High レベルとなっています。ウェイトステートを挿入することができます。




図 6.4 8 ビット 3 ステートアクセス空間のバス制御信号タイミング

### (2) 8 ビット 2 ステートアクセス空間

図 6.5 に 8 ビット 2 ステート空間のバス制御信号タイミングを示します。8 ビットアクセス空間をアクセスする場合データバスの上位側 (  $D_{\rm Is}\sim D_{\rm s}$  ) を使用します。

LWR 端子は常に High レベルとなっています。ウェイトステートを挿入することはできません。




図 6.5 8 ビット 2 ステートアクセス空間のバス制御信号タイミング

#### (3) 16 ビット 3 ステートアクセス空間

図 6.6 ~ 図 6.8 に 16 ビット 3 ステートアクセス空間のバス制御信号タイミングを示します。 16 ビットアクセス空間をアクセスする場合偶数アドレスに対しては、データバスの上位側 (  $D_{15}$  ~  $D_{8}$  ) を使用し、奇数アドレスに対してはデータバスの下位側 (  $D_{7}$  ~  $D_{0}$  ) を使用します。ウェイトステートを挿入することができます。




図 6.6 16 ビット 3 ステートアクセス空間のバス制御信号タイミング(1) (偶数アドレスバイトアクセス)




図 6.7 16 ビット 3 ステートアクセス空間のバス制御信号タイミング(2) (奇数アドレスバイトアクセス)




図 6.8 16 ビット 3 ステートアクセス空間のバス制御信号タイミング (3) (ワードアクセス)

## (4) 16 ビット 2 ステートアクセス空間

図 6.9~図 6.11 に 16 ビット 2 ステートアクセス空間のバス制御信号タイミングを示します。 16 ビットアクセス空間をアクセスする場合、偶数アドレスに対してはデータバスの上位側 (  $D_{15} \sim D_{8}$  ) を使用し、奇数アドレスに対してはデータバスの下位側 (  $D_{7} \sim D_{0}$  ) を使用します。 ウェイトステートを挿入することはできません。




図 6.9 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (1) (偶数アドレスバイトアクセス)




図 6.10 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (2) (奇数アドレスバイトアクセス)




図 6.11 16 ビット 2 ステートアクセス空間のバス制御信号タイミング(3)(ワードアクセス)

## 6.3.5 ウェイトモード

ウェイトモードには、4種類のモードがあります。ウェイトモードの選択方法を表 6.5 に示します。

	秋 0.0 フェート こ 1 の 返 派							
ASTCR	WCER	WCR		WSC 動作	ウェイトモード			
ASTn ビット	WCEn	WMS1	WMS0					
	ビット	ビット	ビット					
0	-	-	-	禁止	ウェイト禁止			
1	0	-	-	禁止	端子ウェイトモード 0			
1	1	0	0	許可	プログラマブルウェイトモード			
		0	1	許可	ウェイト禁止			
		1	0	許可	端子ウェイトモード 1			
		1	1	許可	端子オートウェイトモード			

表 6.5 ウェイトモードの選択

【注】 n=7~0

#### (1) WSC 動作を禁止したエリアのウェイトモード

WSC の動作を禁止した外部 3 ステートアクセス空間(ASTn = 1 , WCEn = 0)では端子ウェイトモード 0 によるウェイトステートの挿入が可能です。他のウェイトモードは使用できません。また、WMS1、0 ビットの設定は WSC の動作を禁止したエリアでは意味がありません。

#### (a) 端子ウェイトモード 0

端子ウェイトモード 0 では、 $\overline{WAIT}$  端子によるウェイトステートのみが挿入されます。外部 3 ステートアクセス空間をアクセスするとき、 $T_2$ ステートの の立ち下がりのタイミングで  $\overline{WAIT}$  端子が Low レベルであると、 $T_w$ ステートが挿入されます。  $\overline{WAIT}$  端子が Low レベルに保持されると  $\overline{WAIT}$  端子が High レベルに立ち上がるまで  $T_w$ が挿入されます。

このタイミングを図 6.12 に示します。




図 6.12 端子ウェイトモード 0

#### (2) WSC 動作を許可したエリアのウェイトモード

WSC の動作を許可した外部 3 ステートアクセス空間 (ASTn = 1, WCEn = 1) では WMS1、0 ビットにより端子ウェイトモード 1、端子オートウェイトモード、プログラマブルウェイトモードの中からウェイトモードを選択できます。ただし WMS1、0 ビットは各エリアに共通ですので、WSC の動作を許可したエリアのウェイトモードは同一になります。

## (a) 端子ウェイトモード 1

端子ウェイトモード 1 では、外部 3 ステートアクセス空間をアクセスすると、常に WC1、0 ビットにより設定されたステート数だけ  $T_w$  が挿入されます。この最後の  $T_w$ の の立ち下がりのタイミングで WAIT 端子を Low レベルにすることで、さらに  $T_w$ を挿入することができます。 WAIT 端子が Low"レベルに保持されると、 $\overline{WAIT}$  端子が High レベルに立ち上がるまで  $T_w$  が挿入されます。

端子ウェイトモード 1 は、4 ステート以上の  $T_w$  を挿入する場合や、外部デバイスごとに挿入すると  $T_w$  数を変える場合などに有効です。

ウェイトカウントが0の場合は、端子ウェイトモード0と同様の動作になります。

ウェイトカウントが 1 (WC1 = 0、WC0 = 1) で、かつ WAIT 端子入力による  $T_w$  が 1 ステートの場合のタイミングを図 6.13 に示します。




図 6.13 端子ウェイトモード 1

## (b) 端子オートウェイトモード

端子オートウェイトモードでは、 $\overline{WAIT}$  端子が Low レベルのとき、WC1、0 ビットで設定された  $T_w$ 数が挿入されます。

端子オートウェイトモードでは、 $T_2$ ステートの の立ち下がりのタイミングで  $\overline{WAIT}$  端子が Low レベルであれば WC1、0 ビットによって設定された数だけ  $T_w$ を挿入します。

 $\overline{WAIT}$  端子を Low レベルに保持しても、設定された数を超える  $T_w$  は挿入されません。端子オートウェイトモードを用いるとチップセレクト信号を  $\overline{WAIT}$  端子に入力するだけで、低速メモリと容易にインタフェースすることができます。

このタイミングを図 6.14 に示します。図 6.14 は、ウェイトカウントが 1 の場合です。




図 6.14 端子オートウェイトモード

## (c) プログラマブルウェイトモード

プログラマブルウェイトモードでは、外部 3 ステートアクセス空間をアクセスすると、常に WC1、0 ビットにより設定されたステート数だけ  $T_w$ が挿入されます。

このタイミングを図 6.15 に示します。図 6.15 は、ウェイトカウントが 1 の場合 ( WC1 = 0、WC0 = 1 ) です。




図 6.15 プログラマブルウェイトモード

#### (3) WSC の設定例

リセット後の WCER、ASTCR は、いずれも H'FF、WCR は H'F3 となっています。このため全エリアともプログラマブルウェイトモードの 3 ステート挿入となります。

その後、ソフトウェアにより、ASTCR、WCER、WCR を設定し、エリアごとのウェイトモードを選択してください。

ウェイトモードの設定例を図 6.16 に示します。




図 6.16 ウェイトモードの設定例

## 6.3.6 メモリとの接続例

バスコントローラは、各エリアごとに、データバス幅を 8 ビットアクセス空間または 16 ビット空間に、またアクセスステート数を 2 ステートアクセス空間または 3 ステートアクセス空間のいずれかに設定することができます。3 ステートアクセス空間に対しては多種のウェイト挿入が可能ですので高速性が要求されるデバイスと低速デバイスを容易に接続することが可能です。

本 LSI とメモリとの接続例を図 6.18 に、また、このときのメモリマップを図 6.17 に示します。エリア 0 に 256k ワード  $\times$  16 ビットの EPROM を接続し、16 ビット 3 ステートアクセスを行います。エリア 1 に 32k ワード  $\times$  8 ビットの SRAM を 2 個 (SRAM1、2) 接続し、16 ビット 2 ステートアクセスを行います。

エリア 2 に 32k ワード  $\times$  8 ビットの SRAM を 1 個 (SRAM3) 接続し、8 ビット 3 ステートアクセス・端子オートウェイトステートを行います。




図 6.17 メモリマップ例




図 6.18 メモリとの接続例

## 6.3.7 バスアービタの動作

バスコントローラは、バスマスタの動作を調停 (バスアービトレーション) するバスアービタを内蔵しています。

バスマスタは、CPU、DMAC、リフレッシュコントローラ、外部バスマスタの4つがあり、バス権を占有した状態でリード/ライトやリフレッシュ動作を行います。各バスマスタはバス権要求信号によりバス権を要求します。バスアービタは所定のタイミングで優先順位を判定し、バス権要求アクノリッジ信号によりバスの使用を許可して、バスマスタはバス権を獲得して動作します。

バスアービタは、バスマスタのバス権要求信号がアクティブになっているかどうかを調べ、アクティブになっていれば、そのバスマスタにバス権要求アクノリッジ信号を返します。複数のバスマスタからバス権要求があれば、最も優先順位の高いものにバス権要求アクノリッジを返します。バス権要求アクノリッジ信号を受け取ったバスマスタは、以後この信号が取り消されるまでバスを使用します。バスマスタの優先順位は、

#### (高) 外部バスマスタ>リフレッシュコントローラ>DMAC>CPU (低)

の順となっています。バスアービタは常にバス権要求信号をサンプリングし、優先順位を判定していますが、現在のバスマスタよりも優先順位の高いバスマスタからバス権要求があったとしても、すぐにバス権を放棄するとは限りません。

各バスマスタには、それぞれ自分より優先順位の高いバスマスタにバス権を譲ることができるタイミングがあります。

#### (1) CPU

CPU は最も優先順位の低いバスマスタです。CPU がバスマスタの場合に DMAC、リフレッシュコントローラ、または外部バスマスタからのバス権要求が発生するとバスアービタはバス権を要求があったバスマスタに移行します。バス権が移行するタイミングは次のとおりです。

- [1] バスサイクルの切れ目でバス権を移行します。ワードデータアクセスを2回のバイトアクセスに分割して行う場合には、これら2つのバイトアクセスの間ではバス権は移行しません
- [2] CPUが乗除算命令などの内部動作を行っている場合、他のバスマスタからバス権要求が発生するとただちに、バス権が移行します。CPUの内部動作は継続されます。
- [3] CPUがスリープモードの場合、他のバスマスタからバス権要求が発生するとただちにバス権が移行します。

#### (2) DMAC

DMAC は、起動要求が発生するとバスアービタに対してバス権を要求します。

DMAC がバスマスタの場合にリフレッシュコントローラ、または外部バスマスタからのバス権要求が発生すると、バスアービタはバス権の要求があったバスマスタに移行します。バス権が移行するタイミングは次のとおりです。

DMAC の 1 バイトまたは 1 ワードの転送が終了したとき、バス権を移行します。 DMAC の転送サイクルはリードサイクルとライトサイクルで構成され、これらのリードサイクルと次のライトサイクルの間ではバス権は移行しません。

なお、DMAC の各チャネルには優先順位が設けられています。詳細については、「8.4.9 DMAC 複数チャネルの動作」を参照してください。

#### (3) リフレッシュコントローラ

リフレッシュコントローラは、リフレッシュサイクル要求が発生するとバスマスタに対してバス権

を要求します。リフレッシュサイクルが終了すると、バス権を放棄します。詳細は、「第7章 リフレッシュコントローラ」を参照してください。

#### (4) 外部バスマスタ

BRCR の BRLE ビットを 1 にセットすると外部バスマスタにバス権を解放することができます。外部バスマスタは最も優先順位の高いバスマスタであり、 $\overline{BREQ}$  端子を Low レベルにすることにより、バスアービタに対してバス権を要求します。外部バスマスタが一旦バス権を獲得すると  $\overline{BREQ}$  を Low レベルにしている間、バス権を保持し続けます。本 LSI は、外部バス権解放状態になると、アドレスバス、データバス、バス制御信号( $\overline{AS}$ 、 $\overline{RD}$ 、 $\overline{HWR}$ 、 $\overline{LWR}$  )がハイインピーダンスとなり、チップセレクト信号( $\overline{CSn}$ : n=7~0)は High レベルとなります。また外部バス権解放状態では、 $\overline{BACK}$  端子が Low レベル出力となります。

バスアービタは、 の立ち上がりで  $\overline{BREQ}$  端子をサンプリングします。  $\overline{BREQ}$  端子の Low レベルをサンプルすると所定のタイミングで外部バス権解放状態となります。  $\overline{BACK}$  端子が Low レベルになるまで  $\overline{BREQ}$  端子を Low レベルに保持してください。

外部バス権解放で、BREQ 端子の High レベルを 2 回連続してサンプリングすると、BACK 端子を High レベルにしてバス権解放サイクルを終了します。

図 6.19 に 2 ステートアクセス空間のリードサイクル中に外部バスマスタからバス権を要求された場合の動作タイミングを示します。  $\overline{BREQ}$  端子を Low レベルとしてから外部バス権解放状態となるまで最小 2 ステートかかります。




図 6.19 外部バス権解放状態(2ステートアクセス空間リードサイクル中)

## 6.4 使用上の注意

## 6.4.1 DRAM および PSRAM の接続

エリア 3 に DRAM または PSRAM を直接接続する場合、バス制御信号タイミングが異なります。 詳細は「第 7 章 リフレッシュコントローラ」を参照してください。

## 6.4.2 レジスタライトタイミング

### (1) ABWCR、ASTCR および WCER のライトタイミング

ABWCR、ASTCR および WCER をライトした場合、ライトデータは次のバスサイクルから有効になります。

このタイミングを図 6.20 に示します。

エリア 0 上の命令でエリア 0 を 3 ステートアクセス空間から 2 ステートアクセス空間へ変更した場合の例です。




図 6.20 ASTCR ライトタイミング

#### (2) DDR ライトタイミング

 $\overline{\text{CS}}_n$ 端子に対応するポートの DDR をライトし、 $\overline{\text{CS}}_n$ 出力と入力ポートを切り換える場合、ライトデータは DDR ライトサイクルの  $T_n$ から有効になります。このタイミングを図 6.21 に示します。 $\overline{\text{CS}}_n$ 端子を出力とする場合の例です。




図 6.21 DDR ライトタイミング

#### (3) BRCR ライトタイミング

BRCR にライトし、 $A_{23} \sim A_{21}$  出力と入出力ポートを切り換える場合、ライトデータは BRCR ライトサイクルの  $T_3$  から有効になります。このタイミングを図 6.22 に示します。

入力ポートを A<sub>3</sub>~A<sub>1</sub>出力とする場合の例です。




図 6.22 BRCR ライトタイミング

## 6.4.3 BREQ 端子の入力タイミング

BREQ 端子を Low レベルにした後、BACK 端子が Low レベルになるまで Low レベル を保持してください。BACK 端子が Low レベルになる前に BREQ 端子を High レベルに戻すと、バスアービタの動作が不確定となりますので注意してください。

また、外部バス権解放状態を終了するときには  $\overline{BREQ}$  端子を 3 ステート以上  $\overline{High}$  レベルにしてください。  $\overline{BREQ}$  端子の  $\overline{High}$  レベルの期間が短いとバスアービタの動作が不確定となりますので注意してください。

## 6.4.4 ソフトウェアスタンバイモードへの遷移

ソフトウェアスタンバイモードへ遷移するとき、外部バスマスタからのバス権要求が競合すると、 ソフトウェアスタンバイモードへの遷移の直前に1ステートバス解放状態が発生することがあります(図 6.23 参照)。

ソフトウェアスタンバイモードを使用するときは、SLEEP 命令を実行する前に、BRCR の BRLE ビットを 0 にクリアしてください。




図 6.23 バス解放状態とソフトウェアスタンバイモードの競合

## 7. リフレッシュコントローラ

## 7.1 概要

本 LSI は、リフレッシュコントローラを内蔵しており、×16 ビット構成の DRAM を直接接続できます。また、DRAM の代わりに PSRAM を直接接続することも可能です。

DRAM または PSRAM を直接接続できる外部アドレス空間はエリア 3 です。モード 1、2、5 ( 1M バイトモード ) は最大 128k バイト、モード 3、4、6 ( 16M バイトモード ) は最大 2M バイトを使用できます。

DRAM、PSRAM のリフレッシュが不要なシステムでは、8 ビットインターバルタイマとして使用できます。

消費電流低減のため、リフレッシュコントローラを使用しない場合には、リフレッシュコントローラを単独に停止することができます。詳細は「21.6 モジュールスタンバイ機能」を参照してください。

## 7.1.1 特長

リフレッシュコントローラは、DRAM リフレッシュ制御、PSRAM リフレッシュ制御、またはインターバルタイマのうち、いずれか一つの機能を使用できます。リフレッシュコントローラの特長を以下に示します。

- (1) DRAM リフレッシュコントローラとしての特長
  - × 16 ビット構成の DRAM を直接接続可能
  - 2CAS 方式、または 2WE 方式のいずれか一方を選択可能
  - DRAM のアドレス入力のマルチプレクスは、8 ビットカラムアドレスまたは 9 ビットカラムアドレスのいずれか一つを選択可能

(例)

- 1M ビット DRAM 8 ビットロウアドレス×8 ビットカラムアドレス
- 4M ビット DRAM 9 ビットロウアドレス x 9 ビットカラムアドレス
- 4M ビット DRAM 10 ビットロウアドレス×8 ビットカラムアドレス
- リフレッシュ制御は CAS ビフォ RAS リフレッシュを採用
- プログラムによりリフレッシュ間隔を選択可能
- プログラムによりセルフリフレッシュモードを設定可能
- ウェイトステート挿入可能
- (2) PSRAM リフレッシュコントローラとしての特長
  - リフレッシュ制御のため RFSH 信号を出力
  - プログラムによりリフレッシュ間隔を選択可能
  - プログラムによりセルフリフレッシュモードを設定可能
  - ウェイトステート挿入可能
- (3) インターバルタイマとしての特長
  - リフレッシュタイマカウンタ(RTCNT)を 8 ビットアップカウンタとして使用可能
  - カウントクロックは7種類( /2、 /8、 /32、 /128、 /512、 /2048、 /4096) から選択可能

• RTCNT とリフレッシュタイムコンスタントレジスタ (RTCOR) のコンペアマッチにより割 り込み発生可能

## 7.1.2 ブロック図

リフレッシュコントローラのブロック図を図 7.1 に示します。




図 7.1 リフレッシュコントローラのブロック図

## 7.1.3 端子構成

リフレッシュコントローラの端子構成を表 7.1 に示します。

端 子 信 号 入出力 機能 名 称 **RFSH** リフレッシュ **RFSH** リフレッシュサイクル時 Low レベルとな 出力 ります。DRAM および PSRAM のリフレ ッシュに使用します。 2WE 方式 DRAM の UW 端子 / 2CAS 方 HWR アッパーライト / アッパーカラム | UW / UCAS 出力 アドレスストローブ 式 DRAM の UCAS 端子と接続します。 **LWR** ロウアーライト / ロウアーカラム LW /LCAS 出力 2WE 方式 DRAM の LW 端子 / 2CAS 方式 アドレスストローブ DRAM の LCAS 端子と接続します。 カラムアドレスストローブ / ライ  $\overline{\mathsf{CAS}}\,/\,\overline{\mathsf{WE}}$  $\overline{\mathsf{RD}}$ 2WE 方式 DRAM の CAS 端子 / 2CAS 方 出力 トイネーブル 式 DRAM の WE 端子と接続します。 CS. ロウアドレスストローブ RAS DRAM の RAS 端子と接続します。 出力

表 7.1 端子構成

## 7.1.4 レジスタ構成

リフレッシュコントローラのレジスタ構成を表 7.2 に示します。

アドレス*	名 称	略称	R/W	初期値
H'FFAC	リフレッシュコントロールレジスタ	RFSHCR	R/W	H'02
H'FFAD	リフレッシュタイマコントロール / ステータスレジスタ	RTMCSR	R/W	H'07
H'FFAE	リフレッシュタイマカウンタ	RTCNT	R/W	H'00
H'FFAF	リフレッシュタイムコンスタントレジスタ	RTCOR	R/W	H'FF


表 7.2 レジスタ構成

【注】\* アドレスの下位 16 ビットを示しています。

## 7.2 各レジスタの説明

## 7.2.1 リフレッシュコントロールレジスタ (RFSHCR)

RFSHCR は、8 ビットのリード / ライト可能なレジスタで、リフレッシュコントローラの動作モードを選択します。



RFSHCR は、リセット、またはハードウェアスタンバイモード時に H'02 にイニシャライズされます。

ビット7:セルフリフレッシュモード(SRFMD)

ソフトウェアスタンバイモード時、DRAM または PSRAM のセルフリフレッシュを指定します。 PSRAME = 1、DRAME = 0 のとき、SRFMD ビットを 1 にセットした後に、ソフトウェアスタンバイモードに遷移すると、PSRAM のセルフリフレッシュが可能となります。

また、PSRAME = 0、DRAME = 1 のとき、SRFMD ビットを 1 にセットした後に、ソフトウェアスタンバイモードに遷移すると、DRAM のセルフリフレッシュが可能となります。

いずれの場合もソフトウェアスタンバイモードの解除により、通常のアクセス状態に戻ります。

ビット7	説明
SRFMD	
0	ソフトウェアスタンバイモード時に、DRAM または PSRAM のセルフリフレッシュを禁止
	(初期値)
1	ソフトウェアスタンバイモード時に、DRAM または PSRAM のセルフリフレッシュが可能

## ビット 6: PSRAM イネーブル (PSRAME)

#### ビット5: DRAM イネーブル (DRAME)

外部アドレス空間のエリア 3 に対して、DRAM または PSRAM の接続を許可 / 禁止します。

DRAM または PSRAM を接続する場合、エリア 3 のバスサイクルおよびリフレッシュサイクルは ASTCR の設定にかかわらず、3 ステートアクセスとなります。ただし、ウェイトステートは、ASTCR の AST3 = 0 の場合、挿入することはできません。

PSRAME ビットまたは DRAME ビットが 1 にセットされていると、RFSHCR のビット 0、2、3、4、および RTMCSR、RTCNT、RTCOR へのライトはできません。ただし、RTMCSR の CMF フラグについては、フラグをクリアするための 0 ライトのみ可能です。

ビット6	ビット5	説明
PSRAME	DRAME	
0	0	インターバルタイマとして使用可能 (初期値)
		(DRAM、PSRAM の直接接続不可能)
	1	DRAM の直接接続が可能
1	0	PSRAM の直接接続が可能
	1	使用禁止

#### ビット4:ストローブモードセレクト ( $CAS/\overline{WE}$ )

 $2\overline{\text{CAS}}$  方式か  $2\overline{\text{WE}}$  方式のいずれかを選択します。

本ビットの設定は PSRAME = 0、DRAME = 1 のとき有効となります。本ビットは、PSRAME ビットまたは DRAME ビットが 1 にセットされているとライトすることはできません。

ビット4		説	明	
CAS/WE				
0	2WE 方式を選択			(初期値)
1	2 <mark>CAS</mark> 方式を選択			

#### ビット3: アドレスマルチプレクスモードセレクト $(M9/\overline{M8})$

8 ビットカラムアドレスまたは 9 ビットカラムアドレスのいずれかを選択します。

本ビットの設定は PSRAME = 0、DRAME = 1 のとき有効となります。本ビットは、PSRAME ビットまたは DRAME ビットが 1 にセットされているとライトすることはできません。

ビット3	説明	
M9/M8		
0	8 ビットカラムモードを選択	(初期値)
1	9 ビットカラムモードを選択	

## ビット2:リフレッシュ端子イネーブル(RFSHE)

RFSH 端子のリフレッシュ信号出力を許可/禁止します。

本ビットは、PSRAME ビットまたは DRAME ビットが 1 にセットされているとライトすることはできません。

ビット2	説	明
RFSHE		
0	RFSH 端子のリフレッシュ信号出力を禁止	(初期値)
	(RFSH 端子は入出力ポートとして使用可)	
1	RFSH 端子のリフレッシュ信号出力を許可	

## ビット1:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。


## ビット 0: リフレッシュサイクルイネーブル (RCYCE)

リフレッシュサイクルの挿入を許可または禁止します。本ビットは PSRAME = 1、または DRAME = 1 のときに有効となります。 PSRAME = 0 かつ DRAME ビット = 0 のときは、本ビットの設定にかかわらずリフレッシュサイクルは挿入されません。

ビット0	説明	
RCYCE		
0	リフレッシュサイクルを禁止	(初期値)
1	エリア 3 に対するリフレッシュサイクルを許可	

## 7.2.2 リフレッシュタイマコントロールステータスレジスタ(RTMCSR)

RTMCSR は、8 ビットのリード / ライト可能なレジスタで、RTCNT に入力するクロックの選択を行います。また、インターバルタイマとして使用する場合は、割り込み要求の許可 / 禁止も行います。



RTCNTとRTCORの値が一致した ことを示すステータスフラグです。

#### 【注】\* フラグをクリアするための 0 ライトのみ可能です。

ビット 7、6 は、リセット、またはスタンバイモード時にイニシャライズされます。 ビット 5~3 は、リセット、またはハードウェアスタンバイモード時にイニシャライズされますが、 ソフトウェアスタンバイモード時にはソフトウェアスタンバイモードに遷移する前の状態を保持し ています。

#### ビット7:コンペアマッチフラグ(CMF)

RTCNT と RTCOR の値が一致したことを示すステータスフラグです。

ビット7	説明
CMF	
	[ クリア条件 ] CMF = 1 の状態で、CMF フラグをリードした後、CMF フラグに 0 をライトしたとき
1	[ セット条件 ] RTCNT = RTCOR になったとき

## ビット 6: コンペアマッチインタラプトイネーブル (CMIE)

RTCSR の CMF フラグが 1 にセットされたとき、CMF フラグによる割り込み(CMI)要求を許可 / 禁止します。

PSRAME = 1、または DRAME = 1 のとき、CMIE ビットは常に 0 にクリアされています。

ビット6	説 明	
CMIE		
0	CMF フラグによる割り込み(CMI)要求を禁止	(初期値)
1	CMF フラグによる割り込み(CMI)要求を許可	

ビット5~3: クロックセレクト2~0 (CKS2~CKS0)

RTCNT に入力するクロックを内部クロックから選択します。リフレッシュコントローラとして使用する場合は、RTCNT と RTCOR のコンペアマッチによりリフレッシュ要求を周期的に発生します。インターバルタイマとして使用する場合は、コンペアマッチにより CMI 割り込み要求を周期的に発生します。

本ビットは、PSRAME ビットまたは DRAME ビットが 1 にセットされているとライトすることはできません。

ビット5	ビット4	ビット3	説明
CKS2	CKS1	CKS0	
0	0	0	クロック入力禁止 (初期値)
		1	/ 2 でカウント
	1	0	/8 でカウント
		1	/ 32 でカウント
1	0	0	/ 128 でカウント
		1	/ 512 でカウント
	1	0	/ 2048 でカウント
		1	/ 4096 でカウント

ビット2~0: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

## 7.2.3 リフレッシュタイマカウンタ(RTCNT)

RTCNT は、リード/ライト可能な8ビットのアップカウンタです。

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W							

RTCNT は、RTMCSR の CKS2~CKS0 ビットで選択された内部クロックにより、カウントアップします。


RTCNT が RTCOR に一致( コンペアマッチ )すると、CMF フラグが 1 にセットされ RTCNT は H'00 にイニシャライズされます。

RTCNT は、PSRAME ビットまたは DRAME ビットが 1 にセットされているとライトすることはできません。

RTCNT は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

# 7.2.4 リフレッシュタイムコンスタントレジスタ(RTCOR)

RTCOR は、8 ビットのリード / ライト可能なレジスタで、RTCNT とのコンペアマッチ周期を設定します。



RTCOR と RTCNT の値は常に比較されており、両方の値が一致すると RTMCSR の CMF フラグが 1 にセットされ、同時に RTCNT が H'00 にクリアされます。

RTCOR は、PSRAME ビットまたは DRAME ビットが 1 にセットされているとライトすることはできません。

RTCOR は、リセット、またはハードウェアスタンバイモード時に H'FF にイニシャライズされます。 ソフトウェアスタンバイモード時にはソフトウェアスタンバイモードに遷移する前の値を保持して います。

## 7.3 動作説明

## 7.3.1 概要

リフレッシュコンロトーラは、エリア 3 に接続した DRAM のインタフェース、エリア 3 に接続した PSRAM のインタフェース、またはインターバルタイマのうち、いずれか一つを選択することができます。

上記の3種類の使用方法の概要を表7.3に示します。

		用途	DRAM インタフェース	PSRAM インタフェース	インターバルタイマ	
レジスタ設定						
RFSHCR SRFMD			セルフリフレッシ	0 に設定		
	PS	RAME	0 に設定	1 に設定	0 に設定	
	DF	RAME	1 に設定	0 に設定	0 に設定	
	CA	S/WE	2 CAS 方式 / -		-	
			2 WE 方式選択			
	M9 / M8		カラムモード選択	-		
	RFSHE		RFSH 端	0 に設定		
	RCYCE		リフレッシュサ	-		
RTCOR		リフレッシェ	割り込み周期を設定			
RTMCSR CKS2~0						
	CMF		RTCN	セット		
	CMIE		0に	割り込み要求の許可/禁		
			止を選択			
P8DDR P8₁DDR		1 に設定 ( C:	0 または 1 に設定			
ABWCR ABW3		0 に設定		-		

表 7.3 リフレッシュコントローラの設定方法

#### (1) DRAM インタフェース

RTCOR、RTMCSR、RFSHCR の順に初期設定を行い、PSRAME ビットを 0、DRAME ビットを 1 に設定することにより、 $\times$  16 ビット構成の DRAM をエリア 3 に接続できます。このとき、ポート 8 データディレクションレジスタ (P8DDR) の P8,DDR ビットを 1 にセットして  $\overline{\text{CS}}_3$  出力に設定してください。また、ABWCR により、エリア 3 を 16 ビットアクセス空間に設定してください。

### (2) PSRAM インタフェース

RTCOR、RTMCSR、RFSHCR の順に初期設定を行い、PSRAME ビットを 1、DRAME ビットを 0 に設定することにより、PSRAM をエリア 3 に接続できます。このとき、P8DDR の 1 にセットして  $\overline{CS}$ 、出力に設定してください。

#### (3) インターバルタイマ

PSRAME = 0 かつ DRAME = 0 のとき、インターバルタイマとして動作します。RTCOR を設定後、RTMCSR で入力クロックを選択して、CMIE ビットを 1 にセットしてください。

上記設定により、RTCOR と RTMCSR の CKS2 ~ CKS0 ビットで決まるコンペアマッチの周期ごとに CMI 割り込み要求を発生することができます。

RTCOR、RTMCSR、RFSHCR の設定は、必ず PSRAME = 0 かつ DRAME = 0 の状態で行ってください。 どちらかのビットが 1 の場合、ライトできません。

## 7.3.2 DRAM リフレッシュ制御

#### (1) リフレッシュ要求の周期とリフレッシュサイクルの実行

リフレッシュ要求の周期は、RTCOR と RTMCSR の CKS2~CKS0 ビットにより設定します。 リフレッシュ要求の周期を図 7.2 に示します。




図 7.2 リフレッシュ要求の周期 (RCYCE = 1)

リフレッシュ要求は図 7.2 に示す周期で発生しますが、実際のリフレッシュサイクルの実行は、フレッシュコントローラがバス権を獲得した後に行われます。

表 7.4 にエリア 3 の設定と DRAM のリード / ライトサイクルおよびリフレッシュサイクルの関係を示します。

リフレッシュサイクル

2 ステートアクセス空間	• 3ステート	• 3ステート						
(AST3=0)	<ul><li>ウェイト挿入不可</li></ul>	• ウェイト挿入不可						
3 ステートアクセス空間	• 3ステート	• 3ステート						
(AST3=1)	<ul><li>ウェイト挿入可能</li></ul>	• ウェイト挿入可能						
リフレッシュサイクルを挿	入するために、RFSHCR の RCYCE b	ごットを 1 にセットしてください。						
	リフレッシュサイクル実行の状態遷移を図 7.3 に示します。							
リセット直後、またはスタンバイモード解除直後にリフレッシュ要求が発生すると、リフレッシュ								
要求保持状態に遷移します。このときには、リフレッシュサイクルは実行されません。イニシャライ								
ズのためにリフレッシュサイクルを必要とする DRAM を使用する場合は注意してください。								
リフレッシュ要求保持状態	でリフレッシュ要求が発生すると、リ	「フレッシュコントローラはバス権						
を獲得してリフレッシュサイ	クルを実行します。また、リフレッシ	/ュサイクル実行中に発生したリフ						

表 7.4 エリア 3 の設定と DRAM アクセスサイクルおよびリフレッシュサイクルの関係

CPU または DMA コントローラによる

リード/ライトサイクル

レッシュ要求は無視されます。




図 7.3 リフレッシュサイクル実行の状態遷移図

#### (2) アドレスマルチプレクス

エリア3の設定

RFSHCR の M9/M8 ビットにより、カラムアドレスのビット数を指定すると、アドレスのマルチプ レクスは表 7.5 に示すようになります。また、そのときのアドレス出力タイミングを図 7.4 に示しま す。アドレスのマルチプレクス出力は、エリア3に対してのみ行われます。

表 7.5	アト	こして	マルヨ	۱۲∍	レクス
121.5		$\sim$	、マフレフ		レノヘ

アドレス端子		A <sub>23</sub> ~ A <sub>10</sub>	$A_9$	A <sub>8</sub>	A,	$A_{\scriptscriptstyle 6}$	A <sub>5</sub>	A <sub>4</sub>	$A_3$	$A_{2}$	A <sub>1</sub>	A <sub>o</sub>
ロウアドレス出力時の	アドレス出力	A <sub>23</sub> ~ A <sub>10</sub>	$A_9$	A <sub>8</sub>	$A_7$	$A_6$	A <sub>5</sub>	$A_4$	$A_3$	$A_2$	$A_{\scriptscriptstyle 1}$	$A_{o}$
カラムアドレス出力	M9/ M8 =0	A <sub>23</sub> ~ A <sub>10</sub>	$A_9$	$A_9$	A <sub>16</sub>	A <sub>15</sub>	A <sub>14</sub>	A <sub>13</sub>	A <sub>12</sub>	A <sub>11</sub>	A <sub>10</sub>	$A_{o}$
時のアドレス出力	M9/ M8 =1	A <sub>23</sub> ~ A <sub>10</sub>	A <sub>18</sub>	A <sub>17</sub>	A <sub>16</sub>	A <sub>15</sub>	A <sub>14</sub>	A <sub>13</sub>	A <sub>12</sub>	A <sub>11</sub>	A <sub>10</sub>	$A_0$




図 7.4 マルチプレクスされたアドレス出力の例 (ウェイト挿入なし)

## (3) 2<del>CAS</del> 方式と 2<del>WE</del> 方式

×16 ビット構成の DRAM のうち、UCAS、LCAS を使用する方式と UW、LW を使用する方式のいずれかを RFSHCR の CAS/WE ビットにより、選択することができます。

 $2\overline{\text{CAS}}$  方式および  $2\overline{\text{WE}}$  方式の各々の場合について、DRAM と本 LSI の端子対応を表 7.6 に示します。

本 LSI の端子	DRAM の端子			
	CAS/WE = 0	CAS/WE = 1		
	(2WE 方式)	(2 <del>CAS</del> 方式)		
HWR	ŪW	<u>UCAS</u>		
LWR	LW	LCAS		
RD	CAS	WE		
$\overline{\overline{CS}}_{\scriptscriptstyle{3}}$	RAS	RAS		

表 7.6 DRAM と本 LSI の端子対応

 $2\overline{\text{WE}}$  方式による DRAM インタフェースを図 7.5 (1) に、また  $2\overline{\text{CAS}}$  方式による DRAM インタフェースを図 7.5 (2) に示します。




図 7.5 DRAM 制御信号出力タイミング(1)(2WE 方式)




図 7.5 DRAM 制御信号出力タイミング(2)(2CAS 方式)

#### (4) リフレッシュサイクルの優先順位

バス権が同時に要求された場合の優先順位は次のようになります。

(高)外部バスマスタ>リフレッシュコントローラ>DMA コントローラ>CPU(低)

詳細は、「6.3.7 バスアービタの動作」を参照してください。

#### (5) ウェイトステートの挿入

ASTCR の AST3 を 1 にセットした場合、バスコントローラの設定によりバスサイクルおよびリフレッシュサイクルに対して、ウェイトステートを挿入することができます。 詳細は、「6.3.5 ウェイトモード」を参照してください。

#### (6) セルフリフレッシュモード

DRAM には、セルフリフレッシュ機能を持つものがあります。

RFSHCR の SRFMD ビットを 1 にセットした後、ソフトウェアスタンバイモードに遷移すると、 $\overline{\text{CAS}}$ 、 $\overline{\text{RAS}}$  の順に Low レベル出力となり、DRAM のセルフリフレッシュ機能を使用するることができます。ソフトウェアスタンバイモードが解除されると、 $\overline{\text{CAS}}$ 、 $\overline{\text{RAS}}$  は High レベル出力となります。表 7.7 にソフトウェアスタンバイモード時の端子状態を、また図 7.6 に信号出力タイミングを示します。

表 7.7 ソフトウェアスタンバイモード時の端子状態 (1) (PSRAME = 0、DRAME = 1)

信号	ソフトウェアスタンバイモード時					
	SRFN	MD = 0	SRFMD = 1			
			( セルフリフレッシュモード )			
	CAS/WE = 0	CAS/WE = 1	CAS/WE = 0	CAS/WE = 1		
HWR	ハイインピーダンス	ハイインピーダンス	High	Low		
LWR	ハイインピーダンス	ハイインピーダンス	High	Low		
RD	ハイインピーダンス	ハイインピーダンス	Low	High		
$\overline{CS}_{\scriptscriptstyle{3}}$	High	High	Low	Low		
RFH	High	High	Low	Low		




図 7.6 セルフリフレッシュモードの信号出力タイミング (PSRAME = 0、DRAME = 1)

## (7) 低消費電力状態時の動作

リフレッシュコントローラは、スリープモードでも動作します。また、ハードウェアスタンバイモード時には動作を停止します。ソフトウェアスタンバイモード時には、RTCNT はイニシャライズされますが、RFSHCR、RTMCSR のビット  $5\sim3$ 、RTCOR はソフトウェアスタンバイモードに遷移する直前の状態を保持します。

#### (8) 使用例

(a) 2WE 方式 1M ビット DRAM の接続例 (1M バイトモード)

図 7.7 に  $2\overline{\text{WE}}$  方式の 1M ビット DRAM の接続例とそのアドレスマップを示します。

また、図 7.8 にそのときのプログラム設定順序を示します。DRAM は、電源投入直後、内部状態を安定させるためにリフレッシュサイクルを必要とします。したがって、他のタイマモジュールによる割り込み、あるいは RTMCSR のビット 7 (CMF) がセットされる回数を数えるなどして、DRAMの安定期間を確保してください。リセット、またはスタンバイ直後の最初のリフレッシュ要求 (CMFフラグのセット)は、リフレッシュサイクル実行に使用されませんので注意してください(図 7.3 参照)。

本機能を使用する場合は、DRAM デバイス特性をよくご確認の上、そのデバイスに適合する使い方をしてください。




図 7.7 2WE 方式 1M ビット DRAM の接続例とアドレスマップ



図 7.8 2WE 方式 1M ビット DRAM の設定順序 (1M バイトモード)

## (b) 2WE 方式 4M ビット DRAM の接続例 (16M バイトモード)

図 7.9 に、 $2\overline{\text{WE}}$  方式 4M ビット DRAM を 1 個使用する場合の接続例とそのアドレスマップを示します。また図 7.10 にそのときのプログラム設定手順を示します。

本例では、10 ビットロウアドレス×8 ビットカラムアドレスの DRAM を使用して、H'600000~H'67FFFF が DRAM エリアに設定されています。




図 7.9 2WE 方式 4M ビット DRAM の接続例とアドレスマップ



図 7.10 2WE 方式 4M ビット DRAM(10 ビットロウアドレス×8 ビットカラムアドレスの場合)の 設定順序(16M バイトモード)

# (c) 2<del>CAS</del> 方式 4M ビット DRAM の使用例 (16M バイトモード)

図 7.11 に 2 CAS 方式の 4M ビット DRAM を 1 個使用する場合の接続例とそのアドレスマップを示します。また、図 7.12 にそのときのプログラム設定順序を示します。

本例では、9 ビットロウアドレス×9 ビットカラムアドレスの DRAM を使用して、H'600000~H'67FFFF が DRAM エリアに設定されています。




図 7.11 2CAS 方式 4M ビット DRAM の接続例とアドレスマップ




図 7.12 2CAS 方式 4M ビット DRAM(9 ビットロウアドレス×9 ビットカラムアドレスの場合)の 設定順序(16M バイトモード)

# (d) 複数チップの 4M ビット DRAM の接続例 (16M バイトモード)

図 7.13 に  $2 \overline{\mathsf{CAS}}$  方式  $4 \mathsf{M}$  ビット  $\mathsf{DRAM}$  を 2 個使用する場合の接続例とそのアドレスマップを示 します。上位アドレス  $A_{10}$ 、 $A_{20}$ をデコードすることにより、最大 4 個の DRAM をエリア 3 に接続で きます。

また、図 7.14 にそのときのプログラム設定順序を示します。本例では、9 ビットロウアドレス×9 ビットカラムアドレスのタイプのものを使用しています。 すべてのチップを同時にリフレッシュする 必要があるため、RFSH 端子を使用しなければなりません。




図 7.13 複数チップの 2CAS 方式 4M ビット DRAM の接続例とアドレスマップ



図 7.14 複数チップの 2CAS 方式 4M ビット DRAM (9 ビットロウアドレス×9 ビットカラムアドレスの場合)の設定順序 (16M バイトモード)

## 7.3.3 PSRAM リフレッシュ制御

### (1) リフレッシュ要求の周期とリフレッシュサイクルの実行

DRAM インタフェースと同様に、RTCOR と RTMCSR の CKS2 ~ CKS0 ビットで、リフレッシュ要求の周期を設定します。

PSRAM のリード / ライトサイクルおよびリフレッシュサイクルに要するステート数は、DRAM と同様です(表 7.4)。また、状態遷移も図 7.3 に示すとおりです。

#### (2) PSRAM 制御信号

PSRAM に対するリードサイクル、ライトサイクル、およびリフレッシュサイクルを図 7.15 に示します。




図 7.15 PSRAM 制御信号出力タイミング

#### (3) リフレッシュサイクルの優先順位

バス権が同時に要求された場合の優先順位は次のようになります。

(高) 外部バスマスタ>リフレッシュコントローラ>DMA コントローラ>CPU (低)

詳細は、「6.3.7 バスアービタの動作」を参照してください。

#### (4) ウェイトステートの挿入

ASTCR の AST3 を 1 にセットした場合、ウェイトステートコントローラ (WSC) によりバスサイクルおよびリフレッシュサイクルに対して、ウェイトステートを挿入することができます。 設定の詳細は、「6.3.5 ウェイトモード」を参照してください。

### (5) セルフリフレッシュモード

PSRAM はセルフリフレッシュ機能をもつものがあります。

本 LSI では、RFSHCR の SRFMD ビットを 1 にセットした後、ソフトウェアスタンバイモードに遷移すると、 $\overline{\text{CS}}_3$ が High レベル出力、 $\overline{\text{RFSH}}$  が Low レベル出力となり、PSRAM のセルフリフレッシュ機能を利用できます。ソフトウェアスタンバイモードが解除されると、 $\overline{\text{RFSH}}$  は High レベル出力となります。

表 7.8 にソフトウェアスタンバイモード時の端子状態を、また図 7.16 に信号出力タイミングを示します。

( PSRAME = 1、 DRAME = 0 )					
信号	ソフトウェアスタンバイモード				
	SRFMD = 0	SRFMD = 1			
		( セルフリフレッシュモード )			
$\overline{\text{CS}}$ ₃	High	High			
RD	ハイインピーダンス	ハイインピーダンス			
HWR	ハイインピーダンス	ハイインピーダンス			
LWR	ハイインピーダンス	ハイインピーダンス			
BESH	High	Low			

表 7.8 ソフトウェアスタンバイモード時の端子状態 (2)




図 7.16 セルフリフレッシュモードの信号出力タイミング (PSRAME = 1、DRAME = 0)

### (6) 低消費電力状態時の動作

リフレッシュコントローラは、スリープモードでも動作します。また、ハードウェアスタンバイモード時には動作を停止します。ソフトウェアスタンバイモード時には、RTCNT はイニシャライズされますが、RFSHCR、RTMCSR のビット  $5\sim3$ 、および RTCOR はソフトウェアスタンバイモードに遷移する直前の状態を保持します。

### (7) 使用例

PSRAM には、 $\overline{OE}$  端子と  $\overline{RFSH}$  端子が個別に設けられているものと、 $\overline{OE}$  /  $\overline{RFSH}$  端子として 1 つになっているものがあります。

図 7.17 に  $\overline{OE}$  /  $\overline{RFSH}$  信号を発生する回路例を示します。デバイス特性をよくご確認の上、適合する回路を設計してください。

図 7.18 にプログラム設定順序を示します。




図 7.17 OE / RFSH 信号の例




図 7.18 PSRAM のプログラム設定順序

## 7.3.4 インターバルタイマ

リフレッシュコントローラをインターバルタイマとして使用する場合、PSRAME を 0、かつ DRAME を 0 にクリアします。 RTCOR を設定後、RTMCSR の CKS2 ~ CKS0 ビットにより入力クロックを選択し、CMIE ビットを 1 にセットします。

### (1) コンペアマッチフラグのセットタイミングとコンペアマッチによるクリア

RTCSR の CMF フラグは、RTCOR と RTCNT の値が一致したときに出力されるコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は一致した最後のステート(RTCNT が一致したカウント値を更新するタイミング)で発生します。

したがって、RTCNT と RTCOR が一致した後、カウントアップクロックが発生するまでコンペアマッチ信号は発生しません。このタイミングを図 7.19 に示します。




図 7.19 CMF フラグセットタイミング

### (2) 低消費電力状態時の動作

インターバルタイマは、スリープモードでも動作します。また、ハードウェアスタンバイモード時は動作を停止します。ソフトウェアスタンバイモード時、RTCNT と RTMCSR のビット 7、6 がイニシャライズされますが、RTMCSR のビット  $5\sim3$ 、および RTCOR はソフトウェアスタンバイモードに遷移する直前の状態を保持します。

## (3) RTCNT のライトとカウンタクリアの競合

RTCNT のライトサイクル中の  $T_3$ ステートで、カウンタクリアが発生するとカウンタへのライトは行われず、クリアが優先されます。

図 7.20 にこのタイミングを示します。




図 7.20 RTCNT のライトとクリアの競合

# (4) RTCNT のライトとカウントアップの競合

RTCNT のライトサイクル中の  $T_3$ ステートでカウントアップが発生しても、カウントアップされずに、カウンタライトが優先されます。

図 7.21 にこのタイミングを示します。




図 7.21 RTCNT のライトとカウントアップの競合

# (5) RTCOR のライトとコンペアマッチの競合

RTCOR のライトサイクル中の  $T_3$  ステートでコンペアマッチが発生しても、図 7.22 のように RTCOR のライトが優先され、コンペアマッチ信号は禁止されます。




図 7.22 RTCOR のライトとコンペアマッチの競合

#### (6) 内部クロックの切り換えと RTCNT の動作

内部クロックを切り換えるタイミングによっては、RTCNT がカウントアップされてしまう場合があります。内部クロックの切り換えタイミング(CKS2 ~ CKS0 ビットの書き換え)と RTCNT 動作の関係を表 7.9 に示します。

内部クロックから RTCNT クロックを生成する場合、内部クロックの立ち下がりエッジで検出しています。そのため、表 7.9 の No.3 のように High Low になるようなクロックの切り換えを行うと、切り換えタイミングを立ち下がりエッジとみなして RTCNT クロックが発生し、RTCNT がカウントアップされてしまいます。




表 7.9 内部クロックの切り換えと RTCNT 動作 (1)

<sup>【</sup>注】 \*1 Low レベル 停止、および停止 Low レベルの場合を含みます。

<sup>\*2</sup> 停止 High レベルの場合を含みます。




表 7.9 内部クロックの切り換えと RTCNT 動作 (2)

【注】 \*3 High レベル 停止の場合を含みます。

\*4 切り換えのタイミングを立ち下がりエッジとみなすために発生し、RTCNT はカウントアップしてしまいます。

# 7.4 割り込み要因

リフレッシュコントローラをインターバルタイマとして使用する場合、コンペアマッチ割り込み (CMI)要求を発生します。コンペアマッチ割り込み要求は RTMCSR の CMIE ビットで許可または禁止することができます。

# 7.5 使用上の注意

DRAM リフレッシュ機能、あるいは PSRAM リフレッシュ機能の使用に際して、以下の点に注意してください。

- (1) リフレッシュコントローラは、一度直接接続したDRAMまたはPSRAMの接続を切断した場合 \*、P8/RFSH/IRQ。端子とP8/CS/IRQ,端子が同時にLowレベル出力となる場合があります。
- 【注】\* リフレッシュコントロールレジスタ(RFSHCR)内の DRAM イネーブル(DRAME)または PSRAM イネーブル(PSRAME)を一度 1 にセットした後に、DRAME または PSRAME を 0 にクリアした場合。




図 7.23 DRAM/PSRAM 接続の切り離し時の動作

- (2) 外部バス権解放状態、ソフトウェアスタンバイモード、またはバスサイクルがウェイトステートの挿入により長く続く場合、リフレッシュサイクルは実行されません。したがって、これらの状態では、別の方法でリフレッシュを行う必要があります。
- (3) 外部バス権解放状態中に内部でリフレッシュ要求が発生した場合、最初の要求が保持され、 バス権解放状態解除後、リフレッシュサイクルが1回だけ実行されます。図7.24にその場合の バスサイクルを示します。




図 7.24 バス解放状態時のリフレッシュサイクル

- (4) バスサイクルがウェイトステートの挿入により長く続く場合も、外部バス権解放状態と同様に、最初の要求が保持されます。
- (5) ソフトウェアスタンバイモードへ遷移するとき、外部バスマスタからのバス権要求が競合すると、ソフトウェアスタンバイモードへの遷移の直前に1ステートバス解放状態が発生することがあります(図7.25参照)。

ソフトウェアスタンバイモードを使用するときは、SLEEP命令を実行する前に、BRCRのBRLEビットを0にクリアしてください。

また、セルフリフレッシュモードへの遷移でも同様の競合により、ストローブ波形出力が保証されないことがあります。これもBRCRのBRLEビットを0にクリアすることにより防止できます。




図 7.25 バス解放状態とソフトウェアスタンバイモードの競合

# 8. DMA コントローラ

# 8.1 概要

本 LSI は、DMA コントローラ (DMAC) を内蔵しています。DMAC は最大 4 チャネルのデータ転送を行うことができます。

消費電流低減のため DMA コントローラを使用しない場合には、DMA コントローラを単独で停止することができます。詳細は「21.6 モジュールスタンバイ機能」を参照してください。

# 8.1.1 特長

DMAC には次の特長があります。

- ショートアドレスモードとフルアドレスモードを選択可能
- (1) ショートアドレスモード
  - 転送元、転送先アドレスの一方を24ビット、他方を8ビットで指定
  - 最大4チャネルを使用可能
  - I/O モード / アイドルモード / リピートモードの選択が可能
- (2) フルアドレスモード
  - 転送元、転送先アドレスを24ビットで指定
  - 最大2チャネルを使用可能
  - ノーマルモード/ブロック転送モードの選択が可能
  - 16M バイトのアドレス空間を直接指定可能
  - 転送単位をバイト/ワードに設定可能
  - 起動要因は、内部割り込み、外部リクエスト、オートリクエスト(転送モードに依存)
  - 16 ビットインテグレーテッドタイマユニット (ITU) のコンペアマッチ / インプットキャプチャ割り込み×4
  - シリアルコミュニケーションインタフェース(SCI チャネル 0)の送信データエンプティ割り込み、受信データフル割り込み
  - 外部リクエスト
  - オートリクエスト

# 8.1.2 ブロック図

DMAC のブロック図を図 8.1 に示します。




図 8.1 DMAC のブロック図

# 8.1.3 機能概要

DMAC の機能概要を表 8.1 に示します。

表 8.1 DMAC の機能概要

	転送モード	転送要因		レジスタ ト長
			ソース	デスティ ネーショ ン
ショー トアド レスモ ード	<ul> <li>(1) I/O モード</li> <li>1回の転送要求で1バイトまたは1ワードの転送を実行</li> <li>メモリアドレスを1または2増減</li> <li>転送回数は1~65536</li> <li>(2) アイドルモード</li> <li>1回の転送要求で1バイトまたは1ワードの転送を実</li> </ul>	チ/インプットキャプチャ A 割り 込み ・ SCI チャネル 0 の 送信データエン	24	8
	行 - メモリアドレスは固定 - 転送回数は 1~65536	• SCI チャネル 0 の 受信データフル 割り込み	8	24
	(3) リピートモード - 1回の転送要求で1パイトまたは1ワードの転送を実行 - メモリアドレスを1または2増減 - 指定回数(1~255)転送後、初期状態を回復して動作を継続	<ul><li>外部リクエスト</li></ul>	24	8
フルア ドレス モード	<ul> <li>(1) ノーマルモード</li> <li>(a) オートリクエスト</li> <li>転送要求を内部保持</li> <li>指定回数(1~65536)継続して転送</li> <li>バーストモード/サイクルスチールモードを選択可能</li> <li>(b) 外部リクエスト</li> <li>1回の転送要求で1バイトまたは1ワードの転送を実行</li> <li>転送回数は1~65536</li> </ul>	<ul><li>オートリクエスト</li><li>外部リクエスト</li></ul>	24	24
	<ul> <li>(2) ブロック転送モード</li> <li>1 回の転送要求で指定したブロックサイズの転送</li> <li>転送回数は 1 ~ 65536</li> <li>ソースまたはデスティネーションのいずれかをプロックエリアに指定可能</li> <li>ブロックサイズ 1 ~ 255 バイトまたはワード</li> </ul>	<ul> <li>ITU チャネル0~3のコンペアマッチ/インプットキャプチャ A 割り込み</li> <li>外部リクエスト</li> </ul>	24	24

# 8.1.4 端子構成

DMAC の端子構成を表 8.2 に示します。

表 8.2 端子構成

チャネル	名 称	略称	入出力	機能
0	DMA 要求 0	DREQ <sub>0</sub>	入力	DMAC チャネル 0 の外部リクエスト
	DMA 終了 0	TEND <sub>0</sub>	出力	DMAC チャネル 0 の転送終了
1	DMA 要求 1	DREQ,	入力	DMAC チャネル 1 の外部リクエスト
	DMA 終了 1	TEND₁	出力	DMAC チャネル 1 の転送終了

【注】 ショートアドレスモードでは、チャネル A に対する外部リクエストは行えません。

# 8.1.5 レジスタ構成

DMAC のレジスタ構成を表 8.3 に示します。

表 8.3 レジスタ構成

チャネル	アドレス*	名称	略称	R/W	初期値
0	H'FF20	メモリアドレスレジスタ OAR	MAR0AR	R/W	不定
	H'FF21	メモリアドレスレジスタ OAE	MAR0AE	R/W	不定
	H'FF22	メモリアドレスレジスタ OAH	MAR0AH	R/W	不定
	H'FF23	メモリアドレスレジスタ OAL	MAR0AL	R/W	不定
	H'FF26	I/O アドレスレジスタ 0A	IOAR0A	R/W	不定
	H'FF24	転送カウントレジスタ 0AH	ETCR0AH	R/W	不定
	H'FF25	転送カウントレジスタ OAL	ETCR0AL	R/W	不定
	H'FF27	データトランスファコントロールレジスタ 0A	DTCR0A	R/W	H'00
	H'FF28	メモリアドレスレジスタ 0BR	MAR0BR	R/W	不定
	H'FF29	メモリアドレスレジスタ 0BE	MAR0BE	R/W	不定
	H'FF2A	メモリアドレスレジスタ 0BH	MAR0BH	R/W	不定
	H'FF2B	メモリアドレスレジスタ 0BL	MAR0BL	R/W	不定
	H'FF2E	I/O アドレスレジスタ 0B	IOAR0B	R/W	不定
	H'FF2C	転送カウントレジスタ 0BH	ETCR0BH	R/W	不定
	H'FF2D	転送カウントレジスタ 0BL	ETCR0BL	R/W	不定
	H'FF2F	データトランスファコントロールレジスタ 0B	DTCR0B	R/W	H'00
1	H'FF30	メモリアドレスレジスタ 1AR	MAR1AR	R/W	不定
	H'FF31	メモリアドレスレジスタ 1AE	MAR1AE	R/W	不定
	H'FF32	メモリアドレスレジスタ 1AH	MAR1AH	R/W	不定
	H'FF33	メモリアドレスレジスタ 1AL	MAR1AL	R/W	不定
	H'FF36	I/O アドレスレジスタ 1A	IOAR1A	R/W	不定
	H'FF34	転送カウントレジスタ 1AH	ETCR1AH	R/W	不定
	H'FF35	転送カウントレジスタ 1AL	ETCR1AL	R/W	不定
	H'FF37	データトランスファコントロールレジスタ 1A	DTCR1A	R/W	H'00
	H'FF38	メモリアドレスレジスタ 1BR	MAR1BR	R/W	不定
	H'FF39	メモリアドレスレジスタ 1BE	MAR1BE	R/W	不定
	H'FF3A	メモリアドレスレジスタ 1BH	MAR1BH	R/W	不定
	H'FF3B	メモリアドレスレジスタ 1BL	MAR1BL	R/W	不定
	H'FF3E	I/O アドレスレジスタ 1B	IOAR1B	R/W	不定
	H'FF3C	転送カウントレジスタ 1BH	ETCR1BH	R/W	不定
	H'FF3D	転送カウントレジスタ 1BL	ETCR1BL	R/W	不定
	H'FF3F	データトランスファコントロールレジスタ 1B	DTCR1B	R/W	H'00

【注】\* アドレスの下位 16 ビットを示しています。

# 8.2 各レジスタの説明(1)(ショートアドレスモード)

ショートアドレスモード転送は、チャネル A、B 独立に行うことができます。

表 8.4 に示すように DTCRA の DTS2A、DTS1A ビットにより各チャネルのショートアドレスモード転送を指定します。


チャネル	ビット2	ビット1	説 明
	DTS2A	DTS1A	
0	1	1	DMAC チャネル 0 は、1 チャネルのフルアドレスモード転送
	上記		DMAC チャネル 0A、チャネル 0B は、各々独立動作で 2 チャネルのショートアドレスモード転送
1	1	1	DMAC チャネル 1 は、1 チャネルのフルアドレスモード転送
	上記	以外	DMAC チャネル 1A、チャネル 1B は、各々独立動作で 2 チャネルのショートアドレスモード転送

表 8.4 ショートアドレスモード、フルアドレスモードの設定

# 8.2.1 メモリアドレスレジスタ (MAR)

MAR は 32 ビットのリード / ライト可能なレジスタで、転送のソースアドレスまたはデスティネーションアドレスを指定します。 転送方向は起動要因により自動的に決定されます。

MAR は4本の8ビットレジスタ MARR、MARE、MARH、および MARL により構成されています。 MARR は全ビットリザーブビットです。リードすると常に1が読み出されます。ライトは無効です。



ソースアドレスまたはデスティネーションアドレスを設定

MAR がソースアドレスレジスタとして機能するか、デスティネーションアドレスレジスタとして機能するかは、起動要因によって自動的に決定されます。起動要因が SCI チャネル 0 の受信完了割り込みの場合はデスティネーションアドレスレジスタとして、それ以外の場合にはソースアドレスレジスタとして機能します。

MAR は 1 回のバイト転送またはワード転送のたびにインクリメント / デクリメントされ、ソースまたはデスティネーションのメモリアドレスを自動的に更新していきます。詳細は、「8.2.4 データトランスファコントロールレジスタ (DTCR)」を参照してください。

MAR は、リセット、またはスタンバイモード時にイニシャライズされません。

# 8.2.2 I/O アドレスレジスタ (IOAR)

IOAR は 8 ビットのリード / ライト可能なレジスタで、転送のソースアドレスまたはデスティネーションアドレスを指定します。IOAR はアドレスの下位 8 ビットを指定し、上位 16 ビットはすべて 1 ( H'FFFF ) となります。



ソースアドレスまたはデスティネーションアドレスを設定

IOAR がソースアドレスレジスタとして機能するか、デスティネーションアドレスレジスタとして機能するかは、起動要因によって自動的に決定されます。起動要因が SCI チャネル 0 の受信完了割り込みの場合はソースアドレスレジスタとして、それ以外の場合にはデスティネーションアドレスレジスタとして機能します。

IOAR は転送によってインクリメント / デクリメントされず、固定されます。 IOAR は、リセット、またはスタンバイモード時にイニシャライズされません。

# 8.2.3 転送カウントレジスタ (ETCR)

ETCR は 16 ビットのリード / ライト可能なレジスタで、転送回数の指定に使用します。このレジスタは、I/O モードおよびアイドルモードと、リピートモードとでは機能が異なります。

### (1) I/O モードまたはアイドルモード



I/O モードとアイドルモードでは、ETCR は 16 ビットの転送カウンタとして機能します。1 回の転送を行うたびに、1 だけデクリメントされカウンタ値が H'0000 になると転送を終了します。

#### (2) リピートモード




リピードモードでは、ETCRH は 8 ビットの転送カウンタとして機能し、ETCRL は転送回数を保持します。ETCRH は 1 回の転送を行うたびに 1 だけデクリメントされ、H'00 になると ETCRL の内容が転送されます。以降この動作を繰り返して転送が行われます。

ETCR は、リセット、またはスタンバイモード時にイニシャライズされません。

# 8.2.4 データトランスファコントロールレジスタ (DTCR)

DTCR は8ビットのリード/ライト可能なレジスタで、DMAC の各チャネルの動作を制御します。



DTCR はリセット、またはスタンバイモード時に H'00 にイニシャライズされます。

## ビット7: データトランスファイネーブル(DTE)

当該チャネルのデータ転送を許可 / 禁止します。DTE ビットを 1 にセットすると、そのチャネルは転送要求待ち状態となり、DTS2 ~ DTS0 ビットで指定された起動要因によりデータ転送が行われます。本ビットが 0 のとき、当該チャネルは停止状態となり転送要求を受け付けません。DTE ビットは、DTE = 0 の状態をリードした後、1 をライトしたとき 1 にセットされます。

ビット7	説明
DTE	
0	データ転送禁止。I/O モードとアイドルモードでは、指定された回数の転送を終了したとき、0 にクリア (初期値)
1	データ転送許可

DTIE = 1 の状態で、本ビットが 0 にクリアされると CPU に割り込みを要求します。

### ビット 6: データトランスファサイズ (DTSZ)

1回に転送されるデータサイズを選択します。

ビット6	説明
DTSZ	
0	バイトサイズ転送 (初期値)
1	ワードサイズ転送

### ビット 5: データトランスファインクリメント / デクリメント (DTID)

I/O モードまたはリピートモードの場合、データ転送後の MAR のインクリメント / デクリメント を選択します。

ビット5	説 明
DTID	
0	データ転送後 MAR をインクリメント
	(1) DTSZ=0 のとき、転送後 MAR を+1
	(2) DTSZ=1 のとき、転送後 MAR を+2
1	データ転送後 MAR をデクリメント
	(1) DTSZ=0 のとき、転送後 MAR を - 1
	(2) DTSZ=1 のとき、転送後 MAR を - 2

アイドルモードの場合、MAR はインクリメントもデクリメントもされません。

#### ビット4:リピートイネーブル(RPE)

データ転送を I/O モード、アイドルモード、またはリピートモードで行うかを選択します。

ビット4	ビット3	説 明
RPE	DTIE	
0	0	I/O モードで転送 (初期値)
	1	
1	0	リピートモードで転送
	1	アイドルモードで転送

I/O モード、アイドルモード、およびリピートモードの動作については、「8.4.2 I/O モード」、「8.4.3 アイドルモード」、および「8.4.4 リピートモード」を参照してください。

## ビット3: データトランスファインタラプトイネーブル(DTIE)

DTE ビットが 0 にクリアされたとき、DTE ビットによる割り込み ( DEND ) 要求を許可 / 禁止します。

ビット3	説	明
DTIE		
0	DTE による割り込み(DEND)要求を禁止	(初期値)
1	DTE による割り込み(DEND)要求を許可	

### ビット2~0: データトランスファセレクト(DTS2~DTS0)

データ転送の起動要因を選択します。チャネルAとチャネルBでは一部指定内容が異なります。 【注】「8.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。

ビット2	ビット1	ビット0	説明
DTS2	DTS1	DTS0	7
0	0	0	ITU チャネル 0 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動 (初期値)
		1	ITU チャネル 1 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動
	1	0	ITU チャネル 2 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動
		1	ITU チャネル 3 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動
1	0	0	SCI チャネル 0 の送信データエンプティ割り込みで起動
		1	SCI チャネル 0 の受信データエフル割り込みで起動
	1	0	DREQ 端子の立ち下がりエッジ入力で起動(チャネルBの場合)
			フルアドレスモード転送を指定 ( チャネル A の場合 )
		1	DREQ 端子の Low レベル入力で起動(チャネル B の場合)
			フルアドレスモード転送を指定 ( チャネル A の場合 )

内部割り込みによる起動では、複数のチャネル間で同一の起動要因を指定することが可能です。この場合、チャネル間の優先順位に従い優先順位の高いチャネルから起動されます。優先順位については、「8.4.9 DMAC 複数チャネルの動作」を参照してください。

転送許可の状態 (DTE = 1) では、DMAC の起動要因に選択された割り込みは、CPU に対して割り込みを要求しません。


# 8.3 各レジスタの説明(2)(フルアドレスモード)

フルアドレスモード転送は、チャネル A とチャネル B を組み合わせて行います。フルアドレスモード転送の設定については、表 8.4 を参照してください。

# 8.3.1 メモリアドレスレジスタ (MAR)

MAR は 32 ビットのリード / ライト可能なレジスタで、MARA は転送のソースアドレスレジスタとして、MARB はデスティネーションアドレスレジスタとして機能します。

MAR は 4 本の 8 ビットレジスタ MARR、MARE、MARH、および MARL により構成されています。 MARR はすべてリザーブビットです。 リードすると常に 1 が読み出されます。 ライトは無効です。



ソースアドレスまたはデスティネーションアドレスを設定

MAR は 1 回のバイト転送またはワード転送のたびにインクリメント / デクリメントされ、ソースまたはデスティネーションのメモリアドレスを自動的に更新することができます。詳細は、「8.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。

MAR は、リセット、またはスタンバイモード時にイニシャライズされません。

# 8.3.2 I/O アドレスレジスタ (IOAR)

IOAR はフルアドレスモード転送では使用しません。

# 8.3.3 転送カウントレジスタ (ETCR)

ETCR は 16 ビットのリード / ライト可能なレジスタで、転送回数の指定に使用します。このレジスタは、ノーマルモードとブロック転送モードとでは機能が異なります。

- (1) ノーマルモード
- (a) ETCRA




#### (b) ETCRB

ETCRB はノーマルモードでは使用しません。

ノーマルモードでは、ETCRA は 16 ビットの転送カウンタとして機能します。1 回の転送を行うたびに 1 だけデクリメントされ、カウンタ値が H'0000 になると転送を終了します。このとき、ETCRB は使用されません。

### (2) ブロック転送モード

### (a) ETCRA



#### (b) ETCRB



ブロック転送モードでは、ETCRAH は 8 ビットのブロックサイズカウンタとして機能し、ETCRAL はブロックサイズを保持します。ETCRAH は、1 バイトまたは 1 ワードの転送を行うたびに 1 だけデクリメントされ、H'00 になると ETCRAL の内容が転送されます。したがって、ETCRAH と ETCRAL にブロックサイズを初期設定することにより、任意のバイト数またはワード数のブロック転送を繰り返し行うことができます。


また、ブロック転送モードでは ETCRB は 16 ビットのブロック転送カウンタとして機能します。1 回のブロック転送を行うたびに 1 だけデクリメントされ、カウンタ値が 10000 になると転送を終了します。

ETCR は、リセット、またはスタンバイモード時にはイニシャライズされません。

# 8.3.4 データトランスファコントロールレジスタ (DTCR)

DTCR は 8 ビットのリード / ライト可能なレジスタで、DMAC の各チャネルの動作を制御します。 DTCRA の DTS2A、DTS1A ビットをいずれも 1 にセットすると当該チャネルはフルアドレスモード となります。フルアドレスモードでは DTCRA と DTCRB では機能が異なります。

#### (1) DTCRA



DTCRA はリセット、またはスタンバイモード時に H'00 にイニシャライズされます。

## ビット7: データトランスファイネーブル(DTE)

DTCRB の DTME ビットとともに当該チャネルのデータ転送の許可 / 禁止を制御します。DTME ビットと DTE ビットをいずれも 1 にセットすると、そのチャネルは転送許可状態となります。オートリクエストを指定したときはただちにデータ転送を開始し、その他のときは転送要求待ち状態となります。指定された回数の転送を終了すると DTE ビットは自動的に 0 にクリアされます。本ビットが 0 にクリアされているとき、当該チャネルは停止状態となり転送要求を受け付けません。DTE ビットは 0 の状態をリードした後、1 をライトしたとき 1 にセットされます。

ビット7	説明	
DTE		
0	データ転送禁止(指定された回数の転送を終了したとき0にクリア)	(初期値)
1	データ転送許可	

DTIE = 1 の状態で、本ビットが 0 にクリアされると CPU に割り込みを要求します。

ビット 6: データトランスファサイズ (DTSZ)

1回に転送されるデータサイズを選択します。

ビット6	説明
DTSZ	
0	バイトサイズ転送 (初期値)
1	ワードサイズ転送

ビット5: ソースアドレスインクリメント / デクリメント (SAID)

ビット4: ソースアドレスインクリメント / デクリメントイネーブル (SAIDE)

データ転送時、ソースアドレスレジスタ MARA をインクリメントするかデクリメントするか、または固定とするかを指定します。

ビット5	ビット4	説明			
SAID	SAIDE				
0	0	MARA 固定 (初期値)			
	1	データ転送後 MARA をインクリメント			
		(1) DTSZ=0のとき、データ転送後 MARA を+1			
		(2) DTSZ=1のとき、データ転送後 MARA を+2			
1	0	MARA 固定			
	1	データ転送後 MARA をデクリメント			
		(1) DTSZ=0 のとき、データ転送後 MARA を - 1			
		(2) DTSZ=1 のとき、データ転送後 MARA を - 2			

ビット3:データトランスファインタラプトイネーブル(DTIE)

DTE ビットが 0 にクリアされたとき、DTE による割り込み (DEND) 要求を許可 / 禁止します。

ビット3	説 明
DTIE	
0	DTE による割り込み(DEND)要求を禁止 (初期値)
1	DTE による割り込み(DEND)要求を許可

ビット 2、1: データトランスファセレクト 2A、1A ( DTS2A、DTS1A )

DTS2A、DTS1A ビットをいずれも1にセットしたとき、当該チャネルはフルアドレスモードとなります。

# ビット 0: データトランスファセレクト OA (DTSOA)

DMAC をノーマルモードで動作させるか、ブロック転送モードで動作させるかを選択します。

ビット 0	説 明	
DTS0A		
0	ノーマルモードで動作	(初期値)
1	ブロック転送モードで動作	

ノーマルモード、ブロック転送モードの動作については、「8.4.5 ノーマルモード」、「8.4.6 ブロック転送モード」を参照してください。

#### (2) DTCRB



データトランスファマスタイネーブル DTEビットとともに転送の許可 / 禁止を制御するビットです。 割り込みが発生すると0にクリアされます。

DTCRB は、リセット、またはスタンバイモード時に、H'00 にイニシャライズされます。

### ビット7:データトランスファマスタイネーブル(DTME)

DTCRA の DTE ビットとともに当該チャネルのデータ転送の許可 / 禁止を制御します。DTME ビットと DTE ビットをいずれも 1 にセットすると、そのチャネルは転送許可状態となります。NMI 割り込みが発生したとき DTME ビットは 0 にクリアされ、転送を中断して CPU にバス権を移します。その後、本ビットを 1 にセットすると中断された転送が再開されます。ただし、ブロック転送モード時の動作については「8.6.6 NMI 割り込みとブロック転送モード」を参照してください。

DTME ビットは、DTME=0の状態をリードした後、1をライトすると1にセットされます。

ビット7	説明
DTME	
0	データ転送禁止。NMI 割り込みが発生したとき 0 にクリア (初期値)
1	データ転送許可

ビット6:リザーブビット

リザーブビットです。リード/ライト可能です。

ビット5: デスティネーションアドレスインクリメント/デクリメント(DAID)

ビット4:デスティネーションアドレスインクリメント/デクリメントイネーブル(DAIDE)

データ転送時、MARB をインクリメントするかデクリメントするか、または固定とするかを指定します。

ビット5	ビット4	説明			
DAID	DAIDE				
0	0	MARB 固定 (初期値)			
	1	データ転送後 MARB をインクリメント			
		(1)DTSZ=0 のとき、データ転送後 MARB を+1			
		(2) DTSZ=1 のとき、データ転送後 MARB を + 2			
1	0	MARB 固定			
	1	データ転送後 MARB をデクリメント			
		(1) DTSZ=0 のとき、データ転送後 MARB を - 1			
		(2) DTSZ=1 のとき、データ転送後 MARB を - 2			

ビット3:トランスファモードセレクト(TMS)

ブロック転送モード時、ソース側とデスティネーション側のどちらをブロックエリアとして転送するかを選択します。

ビット3	説明	
TMS		
0	ブロック転送モード時、デスティネーション側をブロックエリアとして転送	(初期値)
1	ブロック転送モード時、ソース側をブロックエリアとして転送	·

ビット2~0: データトランスファセレクト2~0B(DTS2B~DTS0B)

データ転送の起動要因を選択します。ノーマルモードとブロック転送モードでは指定できる起動要 因が異なります。

# (ノーマルモード)

ビット2	ビット1	ビット0	説明
DTS2B	DTS1B	DTS0B	
0	0	0	オートリクエスト (バーストモード) (初期値)
		1	使用できません。
	1	0	オートリクエスト ( サイクルスチールモード )
		1	使用できません。
1	0	0	使用できません。
		1	使用できません。
	1	0	DREQ 端子の立ち下がりエッジ入力で起動
		1	DREQ 端子の Low レベル入力で起動

## (ブロック転送モード)

( ) 11 ) 7 +42	,		
ビット2	ビット1	ビット0	説明
DTS2B	DTS1B	DTS0B	
0	0	0	ITU チャネル 0 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動 (初期値)
		1	ITU チャネル 1 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動
	1	0	ITU チャネル 2 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動
		1	ITU チャネル 3 のコンペアマッチ / インプットキャプチャ A 割 り込みで起動
1	0	0	使用できません。
		1	使用できません。
	1	0	DREQ 端子の立ち下がりエッジ入力で起動
		1	使用できません。

内部割り込みによる起動では、複数のチャネル間で同一の起動要因を指定することが可能です。この場合、チャネル間の優先順位に従い優先順位の高いチャネルから起動されます。優先順位については、「8.4.9 DMAC 複数チャネルの動作」を参照してください。

# 8.4 動作説明

## 8.4.1 概要

DMAC のモード一覧を表 8.5 に示します。

転	送モード	起動要因	備考	
ショート アドレスモード	(1) I/O モード (2) アイドルモード	ITU チャネル 0~3 のコンペアマッチ / インプットキャプチャ A 割り込み	• 最大 4 チャネルを独立に動作 可能	
		SCI チャネル 0 の送信データエンプティ / 受信データフル割り込み	<ul><li>外部リクエストはチャネル B のみ可能</li></ul>	
		外部リクエスト		
フルアドレス	(4) ノーマルモード	オートリクエスト	<ul><li>チャネル A、B を組み合わせ</li></ul>	
モード		外部リクエスト	て最大2チャネルを動作可能	
	(5) ブロック転送 モード	ITU チャネル 0~3 のコンペアマッチ / インプットキャプチャ A 割り込み	<ul><li>オートリクエストではバーストモード転送/サイクルスチードを送ります。</li></ul>	
		外部リクエスト	ールモード転送の選択可能	

表 8.5 モード一覧

各モードの動作概要を以下に示します。

#### (1) 1/0 モード

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。 指定された回数の転送が終了するとCPUに割り込みを要求することができます。アドレスの一方は24ビット、他方は8ビットで指定します。転送方向は起動要因により自動的に決定されます。

#### (2) アイドルモード

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。 指定された回数の転送が終了すると CPU に割り込みを要求することができます。アドレスの一方は24 ビット、他方は8 ビットで指定します。アドレスは固定になっています。転送方向は起動要因により自動的に決定されます。

#### (3) リピートモード

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。 指定された回数の転送が終了するとアドレスと転送カウンタを設定値に戻し、動作を継続します。 CPUに対して割り込みは要求しません。アドレスの一方は24ビット、他方は8ビットで指定します。 転送方向は起動要因により自動的に決定されます。

### (4) ノーマルモード

#### (a) オートリクエスト

レジスタ設定のみで DMAC を起動し、指定された回数の転送が完了するまで転送を継続します。 転送が完了すると CPU に割り込みを要求することができます。アドレスはいずれも 24 ビットで指定 します。

- サイクルスチールモード 1バイトまたは1ワード転送ごとにバスを一旦他のバスマスタに解放します。
- バーストモード 他の優先順位の高いバスマスタからのバス権要求がなければ、指定された転送が完了するまでバスを専有して転送を行います。

### (b) 外部リクエスト

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。指定された回数の転送が終了すると CPU に割り込みを要求することができます。アドレスはいずれも24ビットで指定します。

### (5) ブロック転送モード

1回の転送要求に対して指定されたブロックサイズのブロック転送を行い、これを転送要求のあるごとに指定された回数だけ繰り返します。1回のブロック転送が終了するたびに一方のアドレスは設定値に戻ります。指定された回数のブロック転送が終了すると CPU に割り込みを要求することができます。アドレスはいずれも24ビットで指定します。

## 8.4.2 I/O モード

I/O モードは各チャネル独立に設定可能です。

I/O モードでは、I 回の転送要求に対して I バイトまたは I ワードずつ転送を行い、これを指定された回数だけ実行します。アドレスの一方は MAR、他方は IOAR で指定します。転送方向は起動要因によって自動的に決定され、SCI チャネル I の受信データフル割り込みで起動される場合は IOAR で指定されるアドレスから MAR で指定されるアドレスへ、それ以外の場合は MAR で指定されるアドレスから IOAR で指定されるアドレスへ転送されます。

I/O モード時のレジスタの機能を表 8.6 に示します。

対象レジスタ	機	能	初期設定値	動作
	SCI0 受信データ フル割り込みに よる起動	その他の起動		
23 0 MAR	ョンアドレス		転送先または 転送元の先頭 アドレス	1 回の転送ごとに インクリメント / デクリメント
23 7 0 1固定 IOAR	レジスタ	l	転送元または 転送先の アドレス	固定
15 0 ETCR	転送カウンタ		転送回数	1 回の転送ごとに デクリメント H'0000 になる と転送終了

表 8.6 I/O モード時のレジスタの機能

#### 【記号説明】

MAR : メモリアドレスレジスタ IOAR : I/O アドレスレジスタ ETCR: 転送カウントレジスタ 転送元および転送先アドレスは、MAR と IOAR によって指定します。MAR には転送元または転送先の先頭アドレスを 24 ビットで指定します。MAR は 1 回のバイト転送またはワード転送のたびにインクリメント / デクリメントされます。IOAR はアドレス下位 8 ビットを指定し、上位 16 ビットは 1 となります。IOAR はインクリメントもデクリメントもされません。

図 8.2 に I/O モードの動作を示します。




図 8.2 I/O モードの動作

転送回数は ETCR によって 16 ビットで指定します。ETCR は 1 回の転送を行うたびに 1 だけデクリメントされ、H'0000 となったときに DTE ビットをクリアして転送を終了します。このとき、DTIE ビットが 1 にセットされていると CPU に割り込みを要求します。

なお、転送回数の最大値は ETCR に H'0000 を設定したときで、65536 となります。

転送要求(起動要因)には、ITU チャネル  $0 \sim 3$  のコンペアマッチ / インプットキャプチャ A 割り込み、SCI チャネル 0 の送信データエンプティ、受信データフル割り込み、および外部リクエストがあります。

設定の詳細は「8.2.4 データトランスファコントロールレジスタ (DTCR)」を参照してください。 I/O モードの設定手順例を図 8.3 に示します。




図 8.3 I/O モードの設定手順例

### 8.4.3 アイドルモード

アイドルモードは各チャネル独立に設定可能です。

アイドルモードでは、1回の転送要求に対して1バイトまたは1ワードずつ転送を行い、これを指定された回数だけ実行します。アドレスの一方はMAR、他方はIOARで指定します。転送方向は起動要因によって自動的に決定され、SCI チャネル0の受信データフル割り込みで起動される場合はIOARで指定されるアドレスから MARで指定されるアドレスへ、それ以外の場合はMARで指定されるアドレスへもIOARで指定されるアドレスへ転送されます。

アイドルモード時のレジスタの機能を表8.7に示します。

対象レジスタ	機能	初期設定値	動作
	SCIO 受信データ その他 フル割り込みに よる起動	の起動	
23 0 MAR	デスティネーシ ソース ョンアドレス アドレ レジスタ レジス	ス 転送元の	固定
23 7 0 1固定 IOAR	ソースアドレス デステ レジスタ ション スレジ	アドレ 転送先の	固定
15 0 ETCR	転送カウンタ		1 回の転送ごとに デクリメント H'0000 になる と転送終了

表 8.7 アイドルモード時のレジスタの機能

#### 【記号説明】

MAR : メモリアドレスレジスタ IOAR : I/O アドレスレジスタ ETCR: 転送カウントレジスタ

転送元および転送先アドレスは、MAR と IOAR によって指定します。MAR には転送元または転送先のアドレスを 24 ビットで指定します。IOAR はアドレス下位 8 ビットを指定し、上位 16 ビットは 1 となります。MAR、IOAR はインクリメントもデクリメントもされません。

図 8.4 にアイドルモードの動作を示します。




図 8.4 アイドルモードの動作

転送回数は ETCR によって 16 ビットで指定します。ETCR は 1 回の転送を行うたびに 1 だけデクリメントされ、H0000 となったときに DTE ビットをクリアして転送を終了します。このとき、CPUに割り込みを要求します。

なお、転送回数の最大値は ETCR に H'0000 を設定したときで、65536 となります。

転送要求(起動要因)には、ITU チャネル  $0 \sim 3$  のコンペアマッチ / インプットキャプチャ A 割り込み、SCI チャネル 0 の送信データエンプティ、受信データフル割り込み、および外部リクエストがあります。

設定の詳細は「8.2.4 データトランスファコントロールレジスタ (DTCR)」を参照してください。 アイドルモードの設定手順例を図 8.5 に示します。




図 8.5 アイドルモードの設定手順例

# 8.4.4 リピートモード

リピートモードは ITU のコンペアマッチなどに同期して、テーブル上のデータをプログラマブルタイミングパターンコントローラ (TPC) に対して繰り返し転送するのに便利なモードです。各チャネル独立に設定可能です。

リピートモードでは、I/O モードと同様に 1 回の転送要求に対して 1 バイトまたは 1 ワードずつ転送を行い、これを指定された回数だけ実行します。アドレスの一方は MAR、他方は IOAR で指定します。指定された回数の転送終了時、MAR、および ETCRH の内容が初期設定値となり、さらに動作を継続します。転送方向は起動要因によって自動的に決定され、SCI チャネル 0 の受信データフル割り込みで起動される場合は IOAR で指定されるアドレスから MAR で指定されるアドレスへ、それ以外の場合は MAR で指定されるアドレスから IOAR で指定されるアドレスへ転送されます。

リピートモード時のレジスタの機能を表8.8に示します。

対象レジスタ	機能		初期設定値	動作
	SCI0 受信データ フル割り込みに よる起動	その他の起動		
23 0 MAR	デスティネーションアドレス レジスタ	アドレス	転送元の先頭 アドレス	1 回の転送ごとに インクリメント /デクリメント ETCRH が H'0000 になると初期設 定値を回復
23 7 0 1固定 IOAR		ションアドレ	転送元または 転送先の アドレス	固定
7 0 ETCRH	転送カウンタ			1 回の転送ごとに デクリメント H'0000 になると ETCRL の内容を 格納
7 0 ETCRL	転送回数保持		転送回数	固定

表 8.8 リピートモード時のレジスタの機能

【記号説明】

MAR : メモリアドレスレジスタ IOAR : I/O アドレスレジスタ ETCR: 転送カウントレジスタ

リピートモードでは ETCRH を転送カウンタとし、ETCRL は転送回数保持に使用します。ETCRH は 1 回の転送を行うたびに 1 だけデクリメントされ、H'00 になると ETCRL の値が格納されます。また、MAR は DTCR の DTSZ ビットおよび DTID ビットの値に応じて初期設定値を回復します。このときの MAR の動作は次のようになります。

MAR MAR - 
$$(-1)^{DTID} \cdot 2^{DTSZ} \cdot ETCRL$$

ETCRH と ETCRL には同じ値を初期設定してください。

リピートモードでは CPU が DTE ビットを 0 にクリアするまで転送を繰り返します。DTE ビットを 0 にクリアした後、CPU が DTE ビットを 1 にセットすると、クリアした時点の状態から転送を再開します。CPU に対して割り込み要求は発生しません。

転送元および転送先アドレスは、I/O モードと同様、MAR と IOAR によって指定します。MAR に は転送元または転送先の先頭アドレスを 24 ビットで指定します。IOAR にはアドレス下位 8 ビットを指定し、上位 16 ビットは 1 となります。IOAR は転送によりインクリメントもデクリメントもされません。

図 8.6 にリピートモードの動作を示します。




図 8.6 リピートモードの動作

転送回数は ETCRH、ETCRL に 8 ビットで指定します。転送回数の最大値は ETCRH、ETCRL にそれぞれ H'FF を設定したときで、255 となります。

転送要求(起動要因)には、ITU チャネル  $0\sim3$  のコンペアマッチ / インプットキャプチャ A 割り込み、SCI チャネル 0 の送信データエンプティ、受信データフル割り込み、および外部リクエストがあります。

設定の詳細は「8.2.4 データトランスファコントロールレジスタ ( DTCR ) 」を参照してください。 リピートモードの設定手順例を図 8.7 に示します。




図8.7 リピートモードの設定手順例

### 8.4.5 ノーマルモード

ノーマルモードは、チャネル A、B を組み合わせて転送を行います。

ノーマルモードでは、1回の転送要求に対して1バイトまたは1ワードずつ転送を行い、これを指定された回数だけ実行します。アドレスはMARA、MARBで指定します。

ノーマルモード時のレジスタの機能を表8.9に示します。

対象レジスタ	機能	初期設定値	動作
23 0 MARA	ソースアドレスレジスタ	アドレス	1 回の転送ごとに インクリメント / デクリメントまた は固定
23 0 MARB	デスティネーション アドレスレジスタ	アドレス	1 回の転送ごとに インクリメント / デクリメントまた は固定
15 0 ETÇRA	転送カウンタ		1 回の転送ごとに デクリメント

表 8.9 ノーマルモード時のレジスタの機能

#### 【記号説明】

MARA : メモリアドレスレジスタ A MARB : メモリアドレスレジスタ B ETCRA: 転送カウントレジスタ A 転送元および転送先アドレスはともに 24 ビットで指定し、MARA がソースアドレスレジスタ、MARB がデスティネーションアドレスレジスタとなります。転送によるアドレスのインクリメント、デクリメントまたは固定の制御は MARA、MARB 独立に行うことができます。

転送回数は ETCRA によって 16 ビットで指定します。転送を行うたびに 1 だけデクリメントされ、H'0000 となったときに DTE ビットをクリアして転送を終了します。このとき、DTIE ビットが 1 にセットされていると CPU に割り込みを要求します。

なお、転送回数の最大値は ETCRA に H'0000 を設定したときで、65536 となります。 図 8.8 にノーマルモードの動作を示します。




図 8.8 ノーマルモードの動作

転送要求(起動要因)には、外部リクエストとオートリクエストがあります。オートリクエストはレジスタの設定のみで起動され、指定された回数の転送を自動的に行います。オートリクエスト時にはサイクルスチールモードとバーストモードを選択できます。サイクルスチールモードでは DMACは1回の転送を行うたびにバスを一旦解放します。バーストモードでは、より優先順位の高いバスマスタからのバス権要求がないかぎり転送終了までバスを占有し続けます。

設定の詳細は「8.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。 ノーマルモードの設定手順例を図 8.9 に示します。




図 8.9 ノーマルモードの設定手順例

### 8.4.6 ブロック転送モード

ブロック転送モードは、チャネル A、B を組み合わせて転送を行います。

ブロック転送モードでは、1回の転送要求に対して、指定されたブロックサイズの転送を行い、これを指定された回数だけ実行します。アドレスは MARA、MARB で指定します。ブロックエリア側のアドレスは固定とするか、連続したアドレスとするかを選択できます。

ブロック転送モード時のレジスタの機能を表8.10に示します。

対象レジスタ	機能	初期設定値	動作
23 0 MARA	ソースアドレスレジスタ	アドレス	1 回の転送ごとに インクリメント / デクリメントまた は固定
23 0 MARB	デスティネーション アドレスレジスタ	アドレス	1 回の転送ごとに インクリメント / デクリメントまた は固定
7 0 ETCRAH	ブロックサイズカウンタ		1 回の転送ごとに デクリメント H'00 になると ETCRAL の値を 格納
7 0 ETCRAL	ブロックサイズ保持	ブロックサイズ	固定
15 0 ETÇRB	ブロック転送カウンタ		ブロック転送ごと にデクリメント H'0000 になると 転送を終了

表 8.10 ブロック転送モード時のレジスタの機能

# 【記号説明】

MARA : メモリアドレスレジスタ A MARB : メモリアドレスレジスタ B ETCRA: 転送カウントレジスタ A ETCRB: 転送カウントレジスタ B

転送元および転送先アドレスはともに 24 ビットで指定し、MARA がソースアドレスレジスタ、MARB がデスティネーションアドレスレジスタとなります。転送によるアドレスのインクリメント、デクリメントまたは固定の制御は、MARA、MARB 独立に行うことができます。ブロックエリアを指定する MAR は、インクリメント / デクリメントを指定した場合でも 1 回のブロック転送を終了するたびに初期設定値に戻ります。ソースアドレスとデスティネーションアドレスのどちらをブロックエリアとみなすかは DTCRB の TMS ビットにより指定します。

1回の転送要求で転送するブロックサイズを M (M=1~255)とし、N回(N=1~65,536)の転送を行うとき、ETCRAHと ETCRAL にそれぞれ M を、ETCRBにNを設定します。

図 8.10 にブロック転送モードの動作を示します。TMS ビットを 0 にクリアして、デスティネーションアドレスをブロックエリアとした場合の例です。




図 8.10 ブロック転送モードの動作

転送要求によって DMAC が起動されるとバースト転送を行います。この間、MARA、MARB とも DTCR の設定に従い更新され、ETCRAH をデクリメントします。ETCRAH が H'00 になると、ETCRAH は ETCRAL の値が格納され初期設定値に戻ります。同時にブロックエリア側の MAR も初期設定値に戻り、ETCRB をデクリメントして H'0000 でなければ次の転送要求待ちとなります。ETCRAH と ETCRAL には同じ値を初期設定してください。

この動作を繰り返して ETCRB の値が H'0000 となったとき、DTE ビットを 0 にクリアして転送を終了します。このとき DTIE ビットが 1 にセットされていると CPU に対して割り込みを要求します。

デスティネーションアドレスをブロックエリアとしてバイト単位でブロック転送する場合の DMAC の動作フロー例を図 8.11 に示します。a はブロックエリアのアドレスが連続する場合、b は ブロックエリアのアドレス固定の場合を示します。

転送要求(起動要因)には、ITU チャネル  $0 \sim 3$  コンペアマッチ / インプットキャプチャ A 割り込みと外部リクエストがあります。

設定の詳細は「8.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。




図 8.11 ブロック転送モードの動作フロー例

ブロック転送モードの設定手順例を図8.12に示します。




図 8.12 ブロック転送モードの設定手順例

### 8.4.7 DMAC の起動要因

DMAC の起動要因には、内部割り込み、外部リクエスト、およびオートリクエストがあります。 転送モードおよびチャネルにより指定できる要因が表 8.11 に示すように異なります。

起 動 要 因		ショートアー	ドレスモード	フルアドし	ノスモード
		チャネル	チャネル	ノーマル	ブロック
		0A,1A	0B,1B		
内部割り込み	IMIAO			×	
	IMIA1			×	
			×		
	IMIA3			×	
	TXI0			×	×
	RXI0			×	×
外部リクエスト	DREQ 端子の立ち下がり	×			
	DREQ 端子の Low レベル入力	×		•	×
オートリクエスト	,	×		×	

表 8.11 DMAC の起動要因

#### (1) 内部割り込みによる起動

DMAC の起動要因として選択された割り込み要求は、DTE = 1 の状態では CPU に対しては要求されません。したがって、起動要因として使用している割り込みで同時に CPU に割り込みを発生させることはできません。

割り込み要求により DMAC が起動されると、割り込み要求フラグは自動的にクリアされます。複数のチャネルで同一の割り込みを起動要因として指定した場合、最初に最も優先順位の高いチャネルが起動された時点で割り込み要求フラグがクリアされます。その他のチャネルの転送要求は DMAC内部で保持されて、優先順位に従って起動されます。

#### (2) 外部リクエストによる起動

起動要因として外部リクエスト ( $\overline{DREQ}$  端子)を指定した場合は、該当する  $\overline{DREQ}$  端子と  $\overline{TEND}$  端子が対応するポートのデータディレクションレジスタ ( $\overline{DDR}$ )の設定にかかわらず、それぞれ入力端子、出力端子になります。

DREO 端子入力にはレベルセンスとエッジセンスがあります。

ショートアドレスモードとノーマルモード時の外部リクエスト動作は次のようになります。

エッジセンスを選択した場合は DREQ 端子入力の High レベルから Low レベルへの変化を検出するたびに、1 バイトまたは1 ワードの転送を行います。転送完了前に次のエッジが入力された場合は次の転送が行われない場合があります。

レベルセンスを選択した場合は  $\overline{DREQ}$  端子が Low レベルに保持されている間は、転送終了まで転送を継続します。ただし、1 バイトまたは1 ワードの転送を行うたびに一旦バスを解放します。転送の途中で  $\overline{DREQ}$  端子入力が High レベルとなった場合、転送中の1 バイトまたは1 ワードを転送した時点で転送を中断します。なお、 $\overline{DREQ}$  端子を Low レベルにすると、起動要因は1 バイトまたは1 ワードの転送が行われるまで内部で保持されています。

TEND 端子は最後の転送のライトサイクル中 Low レベルとなります。

ブロック転送モード時の外部リクエスト動作は次のようになります。

ブロック転送モードはエッジセンスの転送要求のみ可能です。DREQ 端子入力の High レベルから

Low レベルへの変化を検出するたびに、指定された1ブロックを転送します。

TEND 端子は1ブロック転送の最後のライトサイクル中 Low レベルとなります。

#### (3) オートリクエストによる起動

オートリクエストはレジスタ設定のみで起動され、転送終了まで継続して転送を行います。サイクルスチールモードとバーストモードが選択できます。

サイクルスチールモードでは、DMAC は 1 バイトまたは 1 ワードの転送を行うたびにバスを一旦解放しますので、通常、DMAC サイクルと CPU サイクルが交互に繰り返されます。

バーストモードでは、より優先順位の高いバス権要求がないかぎり転送終了までバスを占有し続けます。優先順位の高いバス権要求があった場合は、転送中の1バイトまたは1ワードを転送した時点でバスを解放します。

### 8.4.8 DMAC のバスサイクル

DMAC の基本的なバスサイクルのタイミング例を図 8.13 に示します。この例はワードサイズで 16 ビット 2 ステートアクセス空間から 8 ビット 3 ステートアクセス空間へ転送する場合の例です。 CPU から DMAC にバス権が移ると、1 サイクルのデッドサイクル ( Td ) の後、ソースアドレスのリード、デスティネーションアドレスのライトを行います。 このリード、ライト動作の間に、他のバス権要求などによってバスを解放することはありません。 DMAC サイクルは CPU サイクルと同様、バスコントローラの設定に従います。




図 8.13 DMA 転送バスタイミング例

 $\overline{DREQ}$  端子 Low レベルで DMAC を起動した場合のタイミングを図 8.14 に示します。ワードサイズで 16 ビット 2 ステートアクセス空間から 16 ビット 2 ステートアクセス空間へ転送する場合の例です。  $\overline{DREQ}$  端子が Low レベルに保持されている間、DMAC は転送を継続します。




図 8.14 DREQ 端子 Low レベル入力選択時の DMA 転送バスタイミング

オートリクエストバーストモードの場合のタイミングを図 8.15 に示します。ワードサイズで 16 ビット 2 ステートアクセス空間から 16 ビット 2 ステートアクセス空間へ、3 ワード転送する場合の例です。




図 8.15 バーストモード DMA 転送バスタイミング

DREQ 端子で DMAC を起動する場合、転送要求が発生してから DMAC が動作を開始するまでの期間は最短で 4 ステートです。

転送要求発生後、DMAC が動作を開始し転送を行うまで、DREQ 端子のサンプリングは行いません。次のサンプリングは、ショートアドレスモードとノーマルモードの場合、リードサイクル終了後から行い、ブロック転送モードの場合、1 ブロックの転送終了後から行います。

ノーマルモード時、DREQ 端子の立ち下がりエッジで DMAC を起動する場合のタイミングを図8.16 に示します。




図 8.16 ノーマルモード時の DREQ 端子の立ち下がりエッジによる DMAC 起動タイミング

ノーマルモード時、 $\overline{\text{DREQ}}$  端子の Low レベルで DMAC を起動する場合のタイミングを図 8.17 に示します。




図 8.17 ノーマルモード時の DREQ 端子の Low レベルによる DMAC 起動タイミング

ブロック転送モード時、DREQ 端子の立ち下がりエッジで DMAC を起動する場合のタイミングを図 8.18 に示します。




図 8.18 ブロック転送モード時の DREQ 端子の立ち下がりエッジによる DMAC 起動タイミング

### 8.4.9 DMAC 複数チャネルの動作

DMAC のチャネル間順位はチャネル 0 > チャネル 1、また、チャネル A > チャネル B の順に優先順位が高くなっています。表 8.12 に DMAC のチャネル間優先順位を示します。

ショートアドレスモード	フルアドレスモード	優先度
チャネル 0A	チャネル 0	高
チャネル 0B		<b>↑</b>
チャネル 1A	チャネル 1	
チャネル 1B		低

表 8.12 チャネル間優先順位

複数のチャネルに対して同時に転送要求が発生した場合、または転送中に他のチャネルの転送要求が発生した場合、DMAC は以下のように動作します。

- [1] 転送要求が発生するとバス権を要求し、DMACがバス権を獲得する時点で最も優先順位の高いチャネルの転送が起動されます。
- [2] 1つのチャネルが起動されると、そのチャネルがバス権を解放するまで他のチャネルは保留となります。
- [3] ショートアドレスモードおよびノーマルモードの外部リクエスト、サイクルスチールモード の場合、1回の転送を行った後、バスを解放して[1]に戻ります。バスを解放した後、他の チャネルの転送要求が存在すると、再度バス権を要求します。
- [4] バーストモードの場合は転送終了後、ブロック転送モードの場合は1ブロックの転送後、バスを解放して[1]に戻ります。ただし、優先順位の高いチャネルの転送要求または優先順位の

高いバスマスタのバス権要求が存在すると、転送中の1バイトまたは1ワードの転送を終了した時点でバスを解放します。バスを解放した後、他のチャネルの転送要求が存在すると、再度バス権を要求します。

チャネル 0A を I/O モード、チャネル 1 をバーストモードとし、チャネル 1 が動作中、チャネル 0A の転送要求が発生した場合のタイミングを図 8.19 に示します。




図 8.19 複数チャネルの動作タイミング

### 8.4.10 外部バス権要求、リフレッシュコントローラと DMAC の関係

DMAC 動作中に、BREQ 端子による外部バス権要求、リフレッシュコントローラによるバス権要求があった場合、DMAC は転送中の1バイトまたは1ワードの転送を終了した時点でバスを解放します。この時点で転送要求が存在する場合、DMAC は再度バス権を要求します。

チャネル 0 でバーストモード転送中にリフレッシュサイクルが挿入される場合のタイミングを図8.20 に示します。




図 8.20 リフレッシュコントローラと DMAC の動作タイミング

# 8.4.11 NMI 割り込みと DMAC

ショートアドレスモードでは、NMI 割り込みは DMAC の動作に影響を与えません。

フルアドレスモードでは、転送中に NMI 割り込みが発生すると DMAC は動作を中断します。フルアドレスモードでは、DTE ビットと DTME ビットがいずれも 1 にセットされているとき、そのチャネルが転送許可状態となります。NMI 割り込みが発生すると DTME ビットが 0 にクリアされ、DMAC は転送中の 1 バイトまたは 1 ワードの転送を終了した時点でバスを解放し、CPU にバス権が移ります。ノーマルモードのときは、その後 CPU が DTME ビットを 1 にセットすると中断した動作を再開します。この場合、事前に DTE ビットが 1 にセットされ、DTME ビットが 0 にクリアされていることを確認してください。

チャネル 0 をノーマルモードとしたときに、NMI 割り込みにより DMAC 動作が停止したとき、動作を再開する手順を図 8.21 に示します。




図 8.21 NMI 割り込みにより停止した DMAC 動作の再開手順例

ブロック転送モード時の NMI 割り込みについては「8.6.6 NMI 割り込みとブロック転送モード」を参照してください。

### 8.4.12 DMAC 動作の強制終了

動作中のチャネルの DTE ビットを 0 にクリアすると、転送中の 1 バイトまたは 1 ワードの転送を終了した時点で DMAC は停止します。この後、DTE ビットを 1 にセットすると DMAC は動作を再開します。

フルアドレスモードの場合、DTME ビットを使用しても同様です。 DMAC をソフトウェアで強制終了させる場合の手順を図 8.22 に示します。




図 8.22 DMAC 動作の強制終了手順

# 8.4.13 フルアドレスモードの解除

フルアドレスモードに設定したチャネルを解除し、初期化する場合の手順を図 8.23 に示します。 解除後に再設定する場合には各転送モードの設定手順に従ってください。




図 8.23 フルアドレスモードの解除手順例

# 8.4.14 リセット、スタンバイモード、スリープモード時の DMAC の状態

リセット、ハードウェアスタンバイモード、またはソフトウェアスタンバイモード時、DMAC はイニシャライズされ、停止します。

スリープモード中は DMAC は動作を継続します。

スリープモード中のサイクルスチールモードのタイミングを図8.24に示します。




図 8.24 スリープモード中のサイクルスチールモードのタイミング

# 8.5 割り込み

DMAC の割り込み要因は転送終了のみです。表 8.13 に割り込み要因と優先度を示します。

割り込み要因	内	容	割り込み優先
	ショートアドレスモード	フルアドレスモード	順位
DEND0A	チャネル 0A の転送終了による割り込	チャネル 0 の転送終了による割り込	高
	み	み	♠
DEND0B	チャネル 0B の転送終了による割り込	-	
	み		低
DEND1A	チャネル 1A の転送終了による割り込	チャネル 1 の転送終了による割り込	
	み	み	
DEND1B	チャネル 1B の転送終了による割り込	-	
	み		

表 8.13 DMAC の割り込み要因

各割り込み要因は、対応する DTCR の DTIE ビットにより許可 / 禁止が設定されており、それぞれ独立に割り込みコントローラに送られます。

チャネル間の割り込みの優先順位は、チャネル 0> チャネル 1、またチャネル A> チャネル B のように優先順位が高くなっています。

転送終了の割り込みブロック図を図8.25に示します。

DTE=0の状態で DTIE ビットを1に設定すると、常に割り込みが発生します。




図 8.25 転送終了割り込みブロック図

フルアドレスモードでは、チャネル B の転送終了割り込み(DENDB)は使用できません。また、DTME ビットは割り込み動作に影響を与えません。

# 8.6 使用上の注意

# 8.6.1 ワードデータ転送時の注意

奇数アドレスから始まるワードデータはアクセスできません。転送データサイズをワードにした場合、MAR および IOAR は偶数値としてください。

### 8.6.2 DMAC による DMAC 自体のアクセス

DMAC サイクル中は DMAC 自体へのアクセスが禁止されています。したがって、DMAC のレジスタをソースまたはデスティネーションとして転送することはできません。

### 8.6.3 MAR のロングワードアクセス

MAR は MARR から始まるロングワードデータとしてアクセスすることができます。 (例)

MOV.L #LBL,ER0

MOV.L ERO,@MARR

このとき、バイトデータアクセスが 4 回行われます。第 2 バイト ( MARE ) と第 3 バイト ( MARH ) アクセスの間に、CPU がバスを解放する場合がありますので注意してください。

MAR のリード / ライトは DMAC 停止中に行ってください。

# 8.6.4 フルアドレスモード設定時の注意

フルアドレスモードは、2 つのレジスタ DTCRA、DTCRB によって制御されます。これらレジスタの設定時には、チャネル B がショートアドレスモードで動作しないように注意してください。許可ビット ( DTE、DTME ) は、最後に 1 にセットしてください。

### 8.6.5 内部割り込みで DMAC を起動する場合の注意

(1) 内部割り込みでDMACを起動する場合、起動要因を選択してからDMACを転送許可状態にするまでの期間に選択した起動要因が発生しないようにしてください。すなわち、DMACを転送許可状態にした後、起動要因となる内蔵周辺モジュールを動作させてください。内蔵周辺モジュールの動作中にDMACを許可状態にする場合、図8.26の手順で行ってください。




図 8.26 内蔵周辺モジュールが動作中に DMAC を転送許可状態にする場合の手順例

なお、DTE = 1なおかつDTME = 0の状態では、DMACは停止状態であり、またCPUにも起動要因となる割り込みは要求されません。例えば、NMI割り込みにより、DMACを停止状態にした場合は、起動要因となる割り込みはCPUには要求されません。このとき、DMAC動作を打ち切る場合には、DTEビットを0にクリアし、CPUに割り込みを要求させてください。DMAC動作を継続する場合には、DTMEビットを1にセットする前後で、図8.26 の2、4の操作を行ってください。

(2) ITUの割り込み要求でDMACを起動する場合、割り込みによって起動されるDMA転送が終了するまで、次の割り込みが発生しないようにしてください。1つのITUの割り込み要求で複数チャネルを起動する場合には、起動されるすべてのDMA転送が終了するまで、次の割り込みが発生しないようにしてください。転送が終了するまでに次の割り込みが発生すると、その割り込みを選択しているチャネルが以降の起動要求を受け付けなくなる場合があります。

# 8.6.6 NMI 割り込みとブロック転送モード

ブロック転送モード中に NMI 割り込みが発生すると DMAC は以下のように動作します。

(1) NMI割り込みが発生するとDMACは転送中の1バイトまたは1ワードの転送終了後、DTM Eビットを0にクリアして停止します。したがって、1つのブロックの転送途中で停止する場合があります。

ブロックの転送途中で停止したことは、ブロックサイズカウンタで判定できます。ブロックサイズカウンタが初期設定値以外の場合はブロックの転送途中で停止したことになります。

- (2) ブロックの転送途中で停止した場合、起動要因となる割り込みフラグは0にクリアされています。起動要因の内部保持は行っていません。
- (3) DTEビットが1にセットされ、DTMEビットが0にクリアされた状態では、DMACは停止中であり、DMACは起動要因となる割り込み要求を受け付けません。この状態で起動要因となる割り込みが発生するとDMACは動作せず、転送要求の内部保持も行いません。また、CPUにも割り込みは要求されません。
  - このため、DTMEビットを1にセットする前に起動要因となる割り込みのイネーブルビットを0にクリアし、次にDTMEビットを1にセットし、その後、割り込みイネーブルビットを1にセットしてください。「8.6.5 内部割り込みでDMACを起動する場合の注意」を参照してください。
- (4) DTMEビットを1にセットすると、DMACは次の転送要求を待ちます。ブロックの転送途中で 停止した場合、次の転送要求が発生するとブロックの残りを転送します。それ以外の場合、 転送要求が発生すると次のブロックの転送を行います。

### 8.6.7 MAR、IOAR のアドレス指定

MAR、IOAR で指定できるアドレスの範囲を表 8.14 に示します。

1M バイトモード 16M バイトモード 16M バイトモード MAR H'00000~H'FFFFFF H'000000~H'FFFFFF (0~1048575) (0~16777215) IOAR H'FFFF00~H'FFFFFF (1048320~1048575) (16776960~16777215)

表 8.14 MAR、IOAR で指定できるアドレスの範囲

1M バイトモードのとき、MAR のビット 23~ビット 20 は無視されます。

# 8.6.8 転送中断時のバスサイクル

DTE ビットクリアによる強制終了や、NMI 割り込みによる DTME ビットクリアの転送停止により、DMAC 内部で、すでに要求を保持しているチャネルを停止させるとデッドサイクルを発生することがあります。このデッドサイクルにより中断したチャネルのアドレスレジスタおよびカウンタの値が更新されることはありません。チャネル 0 でオートリクエストサイクルスチール転送中に、チャネル 0 の DTE ビットをクリアした場合のタイミングを図 8.27 に示します。




図 8.27 サイクルスチールモード DMA 転送の強制終了バスタイミング

# 9. 1/0 ポート

# 9.1 概要

本 LSI には、10 本の入出力ポート (ポート 1、2、3、4、5、6、8、9、A、B) と 1 本の入力専用ポート (ポート 7) があります。

ポート機能一覧を表 9.1 に示します。表 9.1 に示すように、各ポートは兼用端子になっています。 各ポートは、入出力を制御するデータディレクションレジスタ(DDR)と出力データを格納するデータレジスタ(DR)から構成されています。

DDR と DR のほかに、ポート 2、4、5 には入力プルアップ MOS コントロールレジスタ (PCR) があり、プルアップ MOS のオン / オフを制御できます。

ポート  $1\sim6$ 、8 は 1 個の TTL 負荷と 90pF の容量負荷を駆動することができ、ポート  $9\sim B$  は 1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。

また、ポート  $1 \sim 6$ 、 $8 \sim B$  はダーリントントランジスタを駆動することができます。ポート 1、2、5、B は LED を駆動(シンク電流 10mA)することができます。また、ポート  $P8_2 \sim P8_0$ 、 $PA_7 \sim PA_0$ 、および  $P8_2 \sim P8_0$ はシュミット入力となっています。

各ポートのブロック図は「付録 C. I/O ポートブロック図」を参照してください。

表 9.1 動作モード別ポート機能一覧(1)

		表 9.1	動作モード別ポート機能一覧(1)				
ポート	概要	端 子	E-F1         E-F2         E-F3         E-F4         E-F5         E-F6	モード7			
ポート 1	・ 8 ビットの入出力 ポート ・ LED 駆動可能	P1, ~ P1,/A, ~ A <sub>0</sub>	アドレス出力端子(A, ~ A。) アドレス出力端子(A, ~ A。)と入力ポートの兼用 DDR=0 のとき入力ポート DDR=1 のときアドレス 出力端子	入出力ポー ト			
ポート 2	<ul><li>8 ビットの入出力 ポート</li><li>・ 入力プルアップ MOS 内蔵</li><li>・ LED 駆動可能</li></ul>	P2, ~ P2 <sub>0</sub> /A <sub>15</sub> ~ A <sub>8</sub>	アドレス出力端子( $A_{is}$ $ A_{s}$ )	入出力ポート			
ポート3	・8 ビットの入出力 ポート	P3, ~ P3 <sub>0</sub> /D <sub>15</sub> ~ D <sub>8</sub>	データ入出力端子 ( D <sub>15</sub> ~ D <sub>6</sub> )	入出力ポ <b>ー</b> ト			
ポート 4	・ 8 ビットの入出力 ポート ・ 入力プルアップ MOS 内蔵	P4 <sub>7</sub> ~ P4 <sub>0</sub> /D <sub>7</sub> ~ D <sub>0</sub>	データ入出力端子(D,~D。)と 8 ビットの入出力ポートの兼用 8 ビットパスモードのとき入出力ポート 16 ビットパスモードのときデータ入出力端子	入出力ポー ト			
ポート 5	<ul><li>・4 ビットの入出力ポート・入力ブルアップ MOS内蔵</li><li>・ LED 駆動可能</li></ul>	P5 <sub>3</sub> ~ P5 <sub>0</sub> / A <sub>19</sub> ~ A <sub>1</sub>	アドレス出力端子(A <sub>15</sub> - A <sub>16</sub> ) アドレス出力端子 (A <sub>15</sub> - A <sub>16</sub> )と 4 ビットの 入力ポートの兼用 DDR=0 のとき入力ポート DDR=1 のときアドレス出 力端子	入出力ポー ト			
ポート 6	・7 ピットの入出力 ポート	P6 <sub>8</sub> /LWR P6 <sub>8</sub> /HWR P6 <sub>4</sub> /RD P6 <sub>3</sub> /AS		入出力ポー ト			
		P6₂/BACK P6₁/BREQ P6₁/WAIT	バス制御信号入出力端子(BACK、BREQ、WAIT)と3ビットの入出力ポートの兼用				
ポート7	・8 ビットの入出力 ポート	P7,/AN,/DA, P7,/AN,/DA	A/D 変換器のアナログ入力端子(AN <sub>、</sub> AN <sub>。</sub> ) および D/A 変換器のアナログ出力端子(D 入力ポートの兼用	A, DA₀) と			
		P7 <sub>5</sub> ~ P7 <sub>0</sub> /AN <sub>5</sub> ~ AN <sub>0</sub>	A/D 変換器のアナログ入力端子(AN。~AN。)と入力ポートの兼用				
ポート8	・5 ビットの入出力 ポート	P8 <sub>4</sub> /CS <sub>0</sub>	DDR=0 のとき入力ポート DDR=1 のとき(リセット後) CS。出力端子	入出力ポー ト			
	・P8 <sub>2</sub> ~P8 <sub>0</sub> はシュミット 入力	P8,/CS,/IRQ, P8,/CS,/IRQ, P8,/CS,/IRQ,	DDR=0 のとき (リセット後) 入力ポート	IRQ。~IRQ。 入力端子と 入出力ポー トの兼用			
		P8 <sub>0</sub> /RFSH/IRQ <sub>0</sub>	IRQ。入力端子、RFSH 出力端子と入出力ポートの兼用	1 22/1/17			
ポート 9	・6 ピットの入出力 ポート	P9,/SCK,/ĪRQ, P9,/SCK,/ĪRQ, P9,/RxD, P9,/RxD, P9,/TxD, P9,/TxD,	indg、ベクが鳴う、 Hi Off ログが鳴うと 人田グが、 F の水が シリアルコミュニケーションインタフェースチャネル 0、1(SCI0、1)の入出力端子(Si RxD <sub>1</sub> 、 RxD <sub>0</sub> 、 TxD <sub>0</sub> )、および IRQ <sub>8</sub> 、 IRQ <sub>4</sub> 入力端子と 6 ピットの入出力ポートの∮				

表 9.1 動作モード別ポート機能一覧(2)

		表 9.1	<b>動作セート別ホート機能一覧(2)</b>
ポート	概要	端子	E-F1         E-F2         E-F3         E-F4         E-F5         E-F6         E-F7
ポートA		/A <sub>20</sub>	プログラマブルタイミングパタ ーンコントローラ(TPC)出力 端子(TP <sub>2</sub> )、
		/A <sub>21</sub> / <del>CS</del> <sub>4</sub>	TPC 出力端子(TP。~TP4)、ITU TPC 出力端子(TP。~TP4)、TPC 出力端 子(TIOCA2、TIOCB3、TIOCA4、)、 CS4~CS5 TIOCB3、TIOCB4、) C CS4~CS5 出力端子(A23~A24)、 CS5 (TIOCA2、TP4)、 TP2 出力端子(A23~A24)、 CS5 (TIOCA2、TP4)、 TP4)、
		PA,/TP,/TIOCB。 /TCLKD PA,/TP,/TIOCA。 /TCLKC PA,/TP,/TEND, /TCLKB PA,/TP,/TEND。 /TCLKA	TPC 出力端子(TP <sub>3</sub> ~ TP <sub>9</sub> )、DMA コントローラ(DMAC)の出力端子(TEND <sub>5</sub> )、TEND <sub>5</sub> )、ITU の 入出力端子(TCLKD、TCLKC、TCLKB、TCLKA、TIOCB <sub>5</sub> 、TIOCA <sub>5</sub> )と入出力ポートの兼用
ポートB	・8 ビットの入出力 ポート	PB <sub>7</sub> /TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	TPC 出力端子(TP <sub>16</sub> )、DMAC の入力端子(DREQ,)、A/D 変換器の外部トリガ入力端子(ADTRG) と入出力ポートの兼用
		PB <sub>6</sub> /TP <sub>14</sub> /DREQ <sub>0</sub> /CS <sub>7</sub>	TPC 出力端子(TP <sub>14</sub> )、DMAC の入力端子(DREQ <sub>0</sub> )、CS <sub>7</sub> 出力端子と入出力ポート TPC 出力端 タ デ イTP <sub>14</sub> )、 DMAC の入 力端子 (DREQ <sub>0</sub> )と 入出力ポー トの兼用
			TPC 出力端子(TP <sub>13</sub> ~ TP <sub>8</sub> )、ITU の入出力端子(TOCXB <sub>4</sub> 、TOCXA <sub>5</sub> 、TIOCB <sub>5</sub> 、TIOCA <sub>5</sub> 、TIOCA <sub>6</sub> 、TIOCA <sub>7</sub> 、T

# 9.2 ポート1

### 9.2.1 概要

ポート 1 は、アドレス出力兼用の 8 ビットの入出力ポートです。ポート 1 の各端子は、図 9.1 に示す構成となっており、動作モードにより端子機能が異なります。モード 1 ~ 4 ( 内蔵 ROM 無効拡張モード ) のときは、アドレスバス (  $A_x \sim A_x$  ) 出力端子となります。

モード 5、6 内蔵 ROM 有効拡張モード 3のときは、ポート 1 データディレクションレジスタ( P1DDR ) の設定によりアドレスバス  $(A_7 \sim A_0)$  出力端子、または入力ポートとなります。モード 7 ( シングルチップモード ) のときは、入出力ポートとなります。

エリア 3 に DRAM を接続する場合には、リード / ライトサイクルで  $A_7 \sim A_0$  がロウ / カラムアドレス出力となります。詳細は「第 7 章 リフレッシュコントローラ」を参照してください。

ポート 1 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 9.1 ポート 1 の端子構成

### 9.2.2 レジスタ構成

表 9.2 にポート 1 のレジスタ構成を示します。

アドレス*	名 称	略称	R/W	初其	阴值
				モード	モード
				1 ~ 4	5~7
H'FFC0	ポート 1 データディレクションレジスタ	P1DDR	W	H'FF	H'00
H'FFC2	ポート 1 データレジスタ	P1DR	R/W	H'00	

表 9.2 ポート 1 レジスタ構成

【注】 \* アドレスの下位 16 ビットを示しています。

#### 

PIDDR は、8 ビットのライト専用のレジスタで、ポート 1 各端子の入出力をビットごとに指定することができます。



<u>ポート1データディレクション7~0</u> ポート1の各端子の入出力を選択するビットです。

#### (a) モード 1~4 (内蔵 ROM 無効拡張モード)

PIDDR は1に固定され、ポート1はアドレスバスとして機能します。ライトは無効です。

### (b) モード 5、6 (内蔵 ROM 有効拡張モード)

P1DDR に 1 をセットすると対応するポート 1 の端子はアドレス出力となり、0 にクリアすると入力ポートになります。

#### (c) モード 7 (シングルチップモード)

ポート1は入出力ポートとして機能します。PIDDRに1をセットすると対応するポート1の端子は出力端子となり、0にクリアすると入力端子になります。

モード  $5 \sim 7$  では PIDDR は、ライト専用のレジスタで、リードは無効です。リードすると 1 が読み出されます。

PIDDR は、リセット、またはハードウェアスタンバイモード時にモード  $1\sim4$  の場合は HTF、モード  $5\sim7$  の場合は H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、PIDDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

#### (2) ポート 1 データレジスタ (P1DR)

PIDR は、8 ビットのリード / ライト可能なレジスタで、ポート 1 の出力データを格納します。ポート 1 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PIDDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PIDR の値が読み出されます。



P1DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

# 9.3 ポート2

### 9.3.1 概要

ポート 2 は、アドレス出力兼用の 8 ビットの入出力ポートです。ポート 2 の各端子は、図 9.2 に示す構成となっており、動作モードにより端子機能が異なります。

モード  $1\sim 4$ (内蔵 ROM 無効拡張モード)のときは、アドレスバス( $A_{15}\sim A_{8}$ )出力端子となります。モード 5、6(内蔵 ROM 有効拡張モード)のときは、ポート 2 データディレクションレジスタ(P2DDR)の設定によりアドレスバス( $A_{15}\sim A_{8}$ )または入力ポートとなります。

モード7(シングルチップモード)のときは、入出力ポートとなります。

エリア 3 に DRAM を接続する場合には、リード / ライトサイクルで  $A_s$ 、 $A_s$ がロウ / カラムアドレス出力となります。詳細は「第 7 章 リフレッシュコントローラ」を参照してください。

ポート 2 は、プログラムで制御可能なプルアップ MOS が内蔵されています。また、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 9.2 ポート 2 の端子構成

# 9.3.2 レジスタ構成

表 9.3 にポート 2 のレジスタ構成を示します。

アドレス*	名 称	略称	R/W	初其	月値
				モード 1~4	モード 5~7
H'FFC1	ポート2データディレクションレジスタ	P2DDR	W	H'FF	H'00
H'FFC3	ポート2データレジスタ	P2DR	R/W	H'	00
H'FFD8	ポート2入力プルアップMOSコントロールレジ スタ	P2PCR	R/W	H'	00

表 9.3 ポート 2 レジスタ構成

【注】 \* アドレスの下位 16 ビットを示しています。

#### 

P2DDR は、8 ビットのライト専用のレジスタで、ポート 2 の各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
	P27DDR	P26DDR	P25DDR	P24DDR	P23DDR	P22DDR	P21DDR	P20DDR
モード1~4 <sup>初期値:</sup> R/W :	1	1	1	1	1	1	1	1
モード5~7 { 初期値: R/W :	0 W							

ポート2データディレクション7~0 ポート2の各端子の入出力を選択するビットです。

#### (a) モード 1~4 (内蔵 ROM 無効拡張モード)

P2DDR は1に固定され、ポート2はアドレスバスとして機能します。ライトは無効です。

#### (b) モード 5、6 (内蔵 ROM 有効拡張モード)

ポート 2 はリセット直後は入力ポートとなっています。P2DDR に 1 をセットすると対応するポート 2 の端子はアドレス出力端子となり、0 にクリアすると入力ポートになります。

#### (c) モード 7 (シングルチップモード)

ポート 2 は入出力ポートとして機能します。 P2DDR に 1 をセットすると対応するポート 2 の端子は出力ポートとなり、0 にクリアすると入力ポートとなります。

モード 1~4 では P2DDR は、リードすると常に 1 が読み出されます。ライトは無効です。

モード  $5 \sim 7$  では P2DDR は、ライト専用のレジスタで、リードは無効です。リードすると 1 が読み出されます。

P2DDR は、リセット、またはハードウェアスタンバイモード時にモード  $1 \sim 4$  の場合は HFF に、モード  $5 \sim 7$  の場合は H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、P2DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

### (2) ポート2データレジスタ(P2DR)

P2DR は、8 ビットのリード / ライト可能なレジスタで、ポート 2 の出力データを格納します。ポート 2 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P2DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P2DR の値が読み出されます。

ビット:	7	6	5	4	3	2	1	0
	P27	P26	P25	P24	P23	P22	P21	P20
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
ポート2データ7~0								
			ポート2の各端子のデータを格納するビットです。					

P2DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

### (3) ポート 2 入力プルアップ MOS コントロールレジスタ (P2PCR)

P2PCR は 8 ビットのリード / ライト可能なレジスタで、ポート 2 に内蔵した入力プルアップ MOSをビットごとに制御します。



モード 5~7 のとき、P2DDR を 0 にクリアした(入力ポートの)状態で P2PCR を 1 にセットすると対応するビットの入力プルアップ MOS は ON します。

P2PCR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 9.4 人刀フルアッフ MOS の (ホート 2)							
モード	リセット	ハードウェア	ソフトウェア	その他の動作時			
		スタンバイモード	スタンバイモード				
1	OI	FF	OFF				
2							
3							
4							
5	OI	FF	ON / OFF				
6							
7							

表 9.4 λカプルアップ MOS の状能 (ポート 2)

#### 【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF : P2PCR = 1 かつ P2DDR = 0 のとき ON 状態、その他のときは OFF 状態です。

# 9.4 ポート3

# 9.4.1 概要

ポート 3 は、データバス兼用の 8 ビットの入出力ポートです。ポート 3 の各端子は、図 9.3 に示す構成となっており、モード  $1\sim6$  (拡張モード) のときはデータバスとなり、モード 7 (シングルチップモード) のときは、入出力ポートとなります。

ポート 3 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 9.3 ポート 3 の端子構成

### 9.4.2 レジスタ構成

表 9.5 にポート 3 のレジスタ構成を示します。

アドレス*	名 称	略称	R/W	初期値
H'FFC4	ポート3データディレクションレジスタ	P3DDR	W	H'00
H'FFC6	ポート 3 データレジスタ	P3DR	R/W	H'00

表 9.5 ポート 3 レジスタ構成

【注】 \* アドレスの下位 16 ビットを示しています。

#### 

P3DDR は、8 ビットのライト専用のレジスタで、ポート 3 各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
	P37DDR	P36DDR	P35DDR	P34DDR	P33DDR	P32DDR	P31DDR	P30DDR
初期値:	0	0	0	0	0	0	0	0
R/W :	W	W	W	W	W	W	W	W

ポート3データディレクション7~0 ポート3の各端子の入出力を選択するビットです。

#### (a) モード1~6(拡張モード)

ポート3はデータバスとして機能します。P3DDRは無効です。

### (b) モード 7 (シングルチップモード)

ポート3は入出力ポートとして機能します。

P3DDR に 1 をセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P3DDRは、ライト専用で、リードは無効です。リードすると、1が読み出されます。

P3DDR は、リセット、またはリードウェアスタンバイモード時に H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、P3DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

### (2) ポート3データレジスタ(P3DR)

P3DR は、8 ビットのリード / ライト可能なレジスタで、ポート 3 の出力データを格納します。ポート 3 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P3DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P3DR の値が読み出されます。



P3DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

# 9.5 ポート4

#### 9.5.1 概要

ポート 4 は、データバス兼用の 8 ビットの入出力ポートです。ポート 4 の各端子は、図 9.4 に示す構成となっており、動作モードにより端子機能が異なります。

モード  $1 \sim 6$  (拡張モード) のときバス幅コントロールレジスタ (ABWCR) により、エリア  $0 \sim 7$  のすべてを 8 ビットアクセス空間に設定すると、8 ビットバスモードとなり、ポート 4 は入出力ポートとなります。また、エリア  $0 \sim 7$  のうち少なくとも 1 つのエリアを 16 ビットアクセス空間に設定すると、16 ビットバスモードとなり、ポート 4 はデータバスとなります。

モード7(シングルチップモード)のとき、ポート4は、入出力ポートとなります。

ポート4は、プログラムで制御可能なプルアップ MOS が内蔵されています。

ポート 4 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 9.4 ポート 4 の端子構成

## 9.5.2 レジスタ構成

表 9.6 にポート 4 のレジスタ構成を示します。

アドレス*	名 称	略称	R/W	初期値
H'FFC5	ポート 4 データディレクションレジスタ	P4DDR	W	H'00
H'FFC7	ポート 4 データレジスタ	P4DR	R/W	H'00
H'FFDA	ポート 4 入力プルアップ MOS コントロールレジスタ	P4PCR	R/W	H'00

表 9.6 ポート 4 レジスタ構成

【注】 \* アドレスの下位 16 ビットを示しています。

#### (1) ポート 4 データディレクションレジスタ (P4DDR)

P4DDR は、8 ビットのライト専用のレジスタで、ポート 4 各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
	P47DDR	P46DDR	P45DDR	P44DDR	P43DDR	P42DDR	P41DDR	P40DDR
初期値:	0	0	0	0	0	0	0	0
R/W :	W	W	W	W	W	W	W	W

ポート4データディレクション7~0 ポート4の各端子の入出力を選択するビットです。

## (a) モード1~6(拡張モード)

バスコントローラのバス幅コントロールレジスタ(ABWCR)により全エリアを 8 ビットアクセス空間に設定し、8 ビットバスモードとしたときポート 4 は入出力ポートとして機能します。このとき P4DDR に 1 をセットすると対応するポート 4 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

また少なくとも 1 つのエリアを 16 ビットアクセス空間に設定し、16 ビットバスモードとしたとき、P4DDR の設定値にかかわらずポート 4 はデータバスとして機能します。

#### (b) モード 7 (シングルチップモード)

ポート 4 は入出力ポートとして機能します。P4DDR に 1 をセットすると対応するポート 4 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P4DDR は、ライト専用レジスタで、リードは無効です。リードすると、1 が読み出されます。

P4DDR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。

ABWCR および P4DDR はソフトウェアスタンバイモード時にはイニシャライズされません。したがって、ポート 4 が入出力ポートとして機能しているとき、P4DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

#### (2) ポート4データレジスタ(P4DR)


P4DR は、8 ビットのリード / ライト可能なレジスタで、ポート 4 の出力データを格納します。ポート 4 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P4DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは、P4DR の値が読み出されます。



P4DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

#### (3) ポート 4 入力プルアップ MOS コントロールレジスタ (P4PCR)

P4PCR は 8 ビットのリード / ライト可能なレジスタで、ポート 4 に内蔵した入力プルアップ MOS をビットごとに制御します。



ポート4入力プルアップMOSコントロール7~0 ポート4に内蔵した入力プルアップMOSを制御するビットです。

モード 1 ~ 6(拡張モード)の 8 ビットバスモード時とモード 7(シングルチップモード)時、P4DDR を 0 にクリアした (入力ポートの)状態で、P4PCR を 1 にセットすると入力プルアップ MOS は ON します。

P4PCR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

各動作モードでの、入力プルアップ MOS の状態を表 9.7 に示します。

表 9.7 入力プルアップ MOS の状態 (ポート 4)

	モード リセット ハードウェア スタンバイモード		ソフトウェア その他の動作 スタンバイモード		
1~6	8 ビットバスモード	(	OFF	ON /	OFF
	16 ビットバスモード			OI	FF
	7			ON /	OFF

#### 【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF: P4PCR=1 かつ P4DDR=0 のとき ON 状態、その他のときは OFF 状態です。

# 9.6 ポート5

#### 9.6.1 概要

ポート 5 は、アドレス出力兼用の 4 ビットの入出力ポートです。ポート 5 の各端子は、図 9.5 に示す構成となっており、動作モードにより端子機能が異なります。

モード  $1\sim4$ (内蔵 ROM 無効拡張モード)に設定したとき、ポート 5 の各端子はアドレス( $A_{19}\sim A_{16}$ )出力として機能します。モード 5、6(内蔵 ROM 有効拡張モード)に設定したときは、ポート 5 データディレクションレジスタ(P5DDR)の設定によりアドレスバス( $A_{19}\sim A_{16}$ )または入力ポートとなります。

モード7(シングルチップモード)のときは、入出力ポートとなります。

ポート5は、プログラムで制御可能なプルアップ MOS が内蔵されています。

ポート 5 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、LED、ダーリントントランジスタを駆動することもできます。




図 9.5 ポート 5 の端子構成

## 9.6.2 レジスタ構成

表 9.8 にポート 5 のレジスタ構成を示します。

アドレス*	名 称	略称	R/W	初其	阴值
				モード 1~4	モード 5~7
H'FFC8	ポート5データディレクションレジスタ	P5DDR	W	H'FF	H'F0
H'FFCA	ポート5データレジスタ	P5DR	R/W	H'I	F0
H'FFDB	ポート5入力プルアップ MOS コントロールレジ スタ	P5PCR	R/W	H'I	F0

表 9.8 ポート 5 レジスタ構成

【注】 \* アドレスの下位 16 ビットを示しています。

#### 

P5DDR は、8 ビットのライト専用のレジスタで、ポート 5 各端子の入出力をビットごとに指定することができます。

ビット 7~4 はリザーブビットで、1 に固定されています。ライトは無効です。



(a) モード 1~4 ( 内蔵 ROM 無効拡張モード )

P5DDR は 1 に固定され、ポート 5 はアドレス出力として機能します。

#### (b) モード 5、6 (内蔵 ROM 有効拡張モード)

このモードでは、ポート 5 はリセット直後は入力ポートとなっています。P5DDR に 1 をセットすると対応するポート 5 の端子がアドレス出力端子になり、0 にクリアすると入力ポートになります。

#### (c) モード 7 (シングルチップモード)

ポート 5 は、入出力ポートとして機能します。P5DDR に 1 をセットすると対応する端子は出力ポートになり、0 にクリアすると入力ポートになります。


モード  $1\sim4$  のとき、P5DDR はリードすると常に 1 が読み出されます。ライトは無効です。 モード  $5\sim7$  では P5DDR はライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます

P5DDR は、リセット、またはハードウェアスタンバイモード時に、モード  $1 \sim 4$  の場合は HFF に、モード  $5 \sim 7$  の場合は HF0 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポート 5 が入出力ポートとして機能しているとき、P5DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

#### (2) ポート 5 データレジスタ (P5DR)

P5DR は、8 ビットのリード / ライト可能なレジスタで、ポート 5 の出力データを格納します。ポート 5 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P5DDR の値が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P5DR の値が読み出されます。

ビット7~4はリザーブビットで1に固定されています。ライトは無効です。




P5DR は、リセット、またはハードウェアスタンバイモード時に、H'F0 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

#### (3) ポート 5 入力プルアップ MOS コントロールレジスタ (P5PCR)

P5PCR は 8 ビットのリード / ライト可能なレジスタで、ポート 5 に内蔵した入力プルアップ MOSをビットごとに制御します。

ビット7~4は、リザーブビットで1に固定されています。ライトは無効です。



ポート5入力プルアップMOSコントロール3~0 ポート5に内蔵した入力プルアップMOSを制御するビットです。

モード  $5 \sim 7$  のとき、P5DDR を 0 にクリアした(入力ポート)状態で P5PCR を 1 にセットすると 入力プルアップ MOS は ON します。

P5PCR は、リセット、またはハードウェアスタンバイモード時に、H'F0 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

各動作モードでの、入力プルアップ MOS の状態を表 9.9 に示します。

モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	その他の動作時
1	OI	=F	OF	F
2				
3				
4				
5	OI	FF .	ON /	OFF
6				
7				

表 9.9 入力プルアップ MOS の状態 (ポート 5)

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF: P5PCR=1かつ P5DDR=0のとき ON 状態、その他のときは OFF 状態です。

# 9.7 ポート6

#### 9.7.1 概要

ポート 6 は、7 ビットの入出力ポートです。ポート 6 はバス制御入出力端子( $\overline{LWR}$ 、 $\overline{HWR}$  、 $\overline{RD}$ 、 $\overline{AS}$ 、 $\overline{BACK}$ 、 $\overline{BREQ}$ 、 $\overline{WAIT}$ )と兼用になっています。エリア 3 に DRAM を接続する場合には、 $\overline{LWR}$ 、 $\overline{HWR}$ 、 $\overline{RD}$  がそれぞれ  $\overline{LW}$ 、 $\overline{UW}$ 、 $\overline{CAS}$  または  $\overline{LCAS}$ 、 $\overline{UCAS}$ 、 $\overline{WE}$  と兼用になります。詳細は「第 7 章 リフレッシュコントローラ」を参照してください。

ポート6の端子構成を図9.6に示します。

モード  $1\sim6$  (拡張モード)時には、 $\overline{LWR}$ 、 $\overline{HWR}$ 、 $\overline{RD}$ 、 $\overline{AS}$ 、 $P6_{2}/\overline{BACK}$ 、 $P6_{1}/\overline{BREQ}$ 、 $P6_{3}/\overline{WAIT}$  として機能します。端子機能の選択方法については表 9.11 を参照してください。モード 7 (シングルチップモード)時には、入出力ポートとなります。

ポート 6 は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。



図 9.6 ポート 6 の端子構成

## 9.7.2 レジスタ構成

表 9.10 にポート 6 のレジスタ構成を示します。

アドレス*	名 称	略称	R/W	初其	胡値
				-	モード 6、
H'FFC9	 ポート6データディレクションレジスタ	P6DDR	W	1 ~ 5 H'F8	H'80
H'FFCB	ポート 6 データレジスタ	P6DR	R/W	H'80	H'80


表 9.10 ポート 6 レジスタ構成

【注】\* アドレスの下位 16 ビットを示しています。

#### (1) ポート 6 データディレクションレジスタ (P6DDR)

P6DDR は、8 ビットのライト専用のレジスタで、ポート 6 の各端子の入出力をビットごとに指定することができます。

ビット7はリザーブビットで、1に固定されています。ライトは無効です。



#### (a) モード1~6(拡張モード)

ポート  $P6_0 \sim P6_3$  は  $P6_0$  DDR  $\sim P6_3$  DDR の設定にかかわらず、バス制御出力端子( $\overline{LWR}$ 、 $\overline{HWR}$ 、 $\overline{RD}$ 、 AS)として機能します。ポート  $P6_2 \sim P6_0$  は、バス制御出力端子( $\overline{BACK}$ 、 $\overline{BREQ}$ 、 $\overline{WAIT}$ )/ 入出力ポートとして機能します。端子機能の選択方法については、表 9.11 を参照してください。ポート  $P6_2 \sim P6_0$  が入出力ポートとして機能する場合、P6DDR に 1 をセットすると対応するポート 6 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

#### (b) モード 7 (シングルチップモード)

ポート6は入出力ポートとして機能します。

P6DDR に 1 をセットすると対応するポート 6 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P6DDRは、ライト専用で、リードは無効です。リードすると1が読み出されます。

P6DDR は、リセット、またはハードウェアスタンバイモード時に、H'80 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。このため、ポート 6 が入出力ポートとして機能しているとき、P6DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

#### (2) ポート 6 データレジスタ (P6DR)

P6DR は、8 ビットのリード / ライト可能なレジスタで、ポート 6 各端子の出力データを格納します。また、このレジスタのビット  $6 \sim 0$  は、P6DDR の対応するビットが 0 のときリードすると端子のロジックレベルが読み出され、1 のときリードすると P6DR の値が読み出されます。



9-18

ビット7はリザーブビットです。また、ビット7はリードすると常に1が読み出されます。ライトは無効です。

P6DR は、リセット、またはハードウェアスタンバイモード時に、H'80 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 9.11 モード 1~6 の端子機能 (ポート 6)

選択方法と端子機能		表 9.11 モード 1~6 の端子機能(ボート 6)						
P6,DDR   0	- 1.4							
端子機能   LWR 出力端子     P6, DR ピットとは無関係に、次のように切り換わります。	P6 <sub>6</sub> / <del>LWR</del>	P6。DDR ビットと	は無関係に、次の	ように切り換わり	ます。			
P6』 HWR       P6。DDR ピットとは無関係に、次のように切り換わります。         P6。DDR       0         端子機能       HWR 出力端子         P6』 DDR ピットとは無関係に、次のように切り換わります。       P6。DDR の 1 min Hyph Distant         P6』 DDR ピットとは無関係に、次のように切り換わります。       P6。DDR の 1 min Hyph Distant         P6』 DDR の 1 min Hyph Distant       AS 出力端子         P6』 BACK       BRCR の BRLE ピットと P6。DDR ピットの組み合わせにより、次のように切り換わりまま。         P6』 DDR の 1 min Hyph Distant       1         BRLE 0 1 min Hyph Distant       BACK 出力端子         P6』 BREQ       BRCR の BRLE ピットと P6。DDR ピットの組み合わせにより、次のように切り換わります。         P6』 WAIT       WCER の WCE7 ~ WCE0、WCR の WMS1 ピットと P6。DDR ピットの組み合わせで、ように切り換わります。		P6₅DDR	(	0		1		
P6,DDR		端子機能		LWR 出	力端子			
P6,DDR								
端子機能   HWR 出力端子	P6₅/ <del>HWR</del>	P6₅DDR ビットと						
P6./ RD       P6.DR ピットとは無関係に、次のように切り換わります。         P6.DDR 端子機能       0       1         RD 出力端子       RD 出力端子         P6.J AS       P6.DDR ピットとは無関係に、次のように切り換わります。       P6.DDR 0       1         Mas 出力端子       AS 出力端子         BRCR の BRLE ピットと P6.DDR ピットの組み合わせにより、次のように切り換わりまま。       BRCR の BRLE ピットと P6.DDR ピットの組み合わせにより、次のように切り換わります。         P6./ BREQ       BRCR の BRLE ピットと P6.DDR ピットの組み合わせにより、次のように切り換わります。         BRLE 0 1       1         P6.DDR 0 1       1         MAIT       WCER の WCE7~WCE0、WCR の WMS1 ピットと P6.DDR ピットの組み合わせて、ように切り換わります。		P6₅DDR	(	0		1		
P64DDR 端子機能       0       1         RD 出力端子         P64 AS       P63DDR ピットとは無関係に、次のように切り換わります。         P65DDR       0       1         端子機能       AS 出力端子         BRCR の BRLE ピットと P65DDR ピットの組み合わせにより、次のように切り換わりま BRLE       0       1         P62DDR       0       1       BACK 出力端子         BRCR の BRLE ピットと P65DDR ピットの組み合わせにより、次のように切り換わりま BRLE       0       1         BRLE       0       1       BREQ A力端子         P6,DDR       0       1       BREQ A力端子         P6,DDR       0       1       BREQ A力端子		端子機能		HWR ±	力端子			
P64DR 端子機能       0       1         RD 出力端子         P64 AS       P63DDR ピットとは無関係に、次のように切り換わります。         P63DDR 0       1         端子機能       AS 出力端子         P64 BACK       BRCR の BRLE ピットと P62DDR ピットの組み合わせにより、次のように切り換わりまま。         BRLE 0 1       1         P64 BREQ       BRCR の BRLE ピットと P62DDR ピットの組み合わせにより、次のように切り換わります。         P65 WAIT       WCER の WCE7~WCE0、WCR の WMS1 ピットと P63DDR ピットの組み合わせで、ように切り換わります。								
端子機能   RD 出力端子     P6』	P6₄/ <del>RD</del>	P6₄DDR ビットと	は無関係に、次の	ように切り換わり	ます。			
P6』 AS       P6』 DDR ピットとは無関係に、次のように切り換わります。       1         P6』 DDR       0       1         端子機能       AS 出力端子         BRCR の BRLE ピットと P6』 DDR ピットの組み合わせにより、次のように切り換わりま BRLE       0       1         P6』 DDR       0       1         端子機能       P6』 入力端子       P6』 出力端子         BRCR の BRLE ピットと P6』 DDR ピットの組み合わせにより、次のように切り換わりま BRLE       0       1         P6』 DDR       0       1         端子機能       P6』 入力端子       BREQ 入力端子         P6』 WAIT       WCER の WCE7 ~ WCE0、WCR の WMS1 ピットと P6。 DDR ピットの組み合わせで、ように切り換わります。		P6₄DDR	(	0		1		
P6,DDR       0       1         端子機能       AS 出力端子         P6,DDR       BRCR の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わりまり。         BRLE       0       1         P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BRCK の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わります。       1         BRLE       0       1         P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BREQ 入力端子       BREQ 入力端子         P6,VWAIT       WCER の WCE7 ~ WCE0、WCR の WMS1 ビットと P6,DDR ビットの組み合わせで、ように切り換わります。		端子機能		RD 出	力端子			
P6,DDR       0       1         端子機能       AS 出力端子         P6,DDR       BRCR の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わりまり。         BRLE       0       1         P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BRCK の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わります。       1         BRLE       0       1         P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BREQ 入力端子       BREQ 入力端子         P6,VWAIT       WCER の WCE7 ~ WCE0、WCR の WMS1 ビットと P6,DDR ビットの組み合わせで、ように切り換わります。						_		
BRCR の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わりまり。         BRLE       0       1         P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BRCK 出力端子       BACK 出力端子         P6,/ BREQ       BRCR の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わります。         BRLE       0       1         P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BREQ 入力端子       BREQ 入力端子	P6₃/ <del>AS</del>	P6₃DDR ビットと	は無関係に、次の	ように切り換わり	ます。			
BRCR の BRLE ビットと P6₂DDR ビットの組み合わせにより、次のように切り換わりま   BRLE		P6₃DDR	(	0		1		
BRLE   0		端子機能	AS 出力端子					
BRLE   0								
P6,DDR       0       1         gir BREQ       BRCR の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わりまり。         BRLE       0       1         P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BREQ 入力端子       BREQ 入力端子	P6₂/ BACK	BRCR の BRLE と	ごットと P6₂DDR I	ビットの組み合わけ	せにより、	次のように切り換わります。		
		BRLE	(	0		1		
P6,/ BREQ       BRCR の BRLE ビットと P6,DDR ビットの組み合わせにより、次のように切り換わります。         BRLE       0         P6,DDR       0         端子機能       P6,入力端子         P6,WAIT       WCER の WCE7~WCE0、WCR の WMS1 ビットと P6,DDR ビットの組み合わせで、ように切り換わります。		P6₂DDR	0	1				
BRLE   0   1   P6,DDR   0   1   端子機能   P6,入力端子   P6,出力端子   BREQ 入力端子		端子機能	P6₂入力端子	P6₂出力端子		BACK 出力端子		
BRLE   0   1   P6,DDR   0   1   端子機能   P6,入力端子   P6,出力端子   BREQ 入力端子								
P6,DDR       0       1         端子機能       P6,入力端子       P6,出力端子         BREQ入力端子    WCER の WCE7~WCE0、WCR の WMS1 ビットと P6,DDR ビットの組み合わせで、ように切り換わります。	P6₁/ BREQ	BRCR の BRLE と	ごットと P6₁DDR I	ビットの組み合わけ	せにより、	次のように切り換わります。		
端子機能 P6,入力端子 P6,出力端子 BREQ 入力端子  WCER の WCE7~WCE0、WCR の WMS1 ビットと P6,DDR ビットの組み合わせで、ように切り換わります。		BRLE	(	0		1		
P6√ WAIT WCER の WCE7~WCE0、WCR の WMS1 ビットと P6₀DDR ビットの組み合わせで、ように切り換わります。		P6₁DDR	0	1				
ように切り換わります。		端子機能	P6₁入力端子	P6₁出力端子		BREQ 入力端子		
ように切り換わります。								
1 14/055		ように切り換わり						
WCER 9~CN 1 (19717) O		WCER すべてが1 いずれかが						
WMS1 0 1		WMS1	WMS1 0 1					
P6 <sub>0</sub> DDR 0 1 0* 0*						0*		
端子機能 P6。入力端子 P6。出力端子 WAIT 入力端子						WAIT 入力端子		
【注】 * P6。DDR は 1 にセットしないでください。		【注】* P6,[	ODR は1にセット	・しないでください	١.			

# 9.8 ポート7

## 9.8.1 概要

ポート 7 は 8 ビットの入力専用ポートです。ポート 7 は、A/D 変換器のアナログ入力端子と D/A 変換器のアナログ出力端子と兼用になっています。これらの端子機能はいずれの動作モードでも共通です。ポート 7 の端子構成を図 9.7 に示します。

A/D 変換器のアナログ入力端子については、「第 15 章 A/D 変換器」を参照してください。 D/A 変換器のアナログ入力端子については、「第 16 章 D/A 変換器」を参照してください。




図 9.7 ポート 7 の端子構成

# 9.8.2 レジスタ構成

表 9.12 にポート 7 のレジスタ構成を示します。ポート 7 は入力専用ポートであり、データディレクションレジスタはありません。

	2001 200 1000			
アドレス*	名 称	略 称	R/W	初期値
H'FFCF	ポート7データレジスタ	P7DR	R	不 定

表 9.12 ポート 7 レジスタ構成

【注】\* アドレスの下位 16 ビットを示しています。

#### (1) ポート 7 データレジスタ (P7DR)

ビット:	7	6	5	4	3	2	1	0	_
	P77	P76	P75	P74	P73	P72	P71	P70	
初期値:	*	*	*	*	*	*	*	*	-
R/W :	R	R	R	R	R	R	R	R	

【注】 \* P77~P70端子により決定されます。

P7DR のリードを行うと、常に端子のロジックレベルが読み出されます。ライトは無効です。

# 9.9 ポート8

#### 9.9.1 概要

ポート 8 は、5 ビットの入出力ポートです。ポート 8 は、 $\overline{\text{CS}}_3 \sim \overline{\text{CS}}_0$ 出力端子、 $\overline{\text{RFSH}}$ 出力端子、 $\overline{\text{IRQ}}_3 \sim \overline{\text{IRQ}}_3$ 入力端子と兼用になっています。ポート 8 の端子構成を図 9.8 に示します。

モード  $1\sim6$  (拡張モード) 時には、ポート 8 は、 $\overline{CS}_3\sim\overline{CS}_0$ 出力端子、 $\overline{RFSH}$ 出力端子、 $\overline{IRQ}_3\sim\overline{IRQ}_0$ 入力端子と兼用になります。拡張モードでの端子機能の選択方法については表 9.14 を参照してください。

モード7(シングルチップモード)時には、ポート8は、 $\overline{\mathbb{RQ}}_3 \sim \overline{\mathbb{RQ}}_0$ 入力端子と兼用となります。シングルチップモードでの端子機能の選択方法については表 9.15 を参照してください。

 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ の機能は端子の入出力にかかわらず  $\overline{IER}$  をセットすることにより選択されます。詳細は「第5章 割り込みコントローラ」を参照してください。

ポート 8 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。

P8、~ P8。端子はシュミットトリガ入力です。




図 9.8 ポート 8 の端子構成

## 9.9.2 レジスタ構成

表 9.13 にポート 8 のレジスタ構成を示します。

アドレス*	名 称	略称	R/W	初其	月値
				モード 1~4	モード 5~7
H'FFCD	ポート 8 データディレクションレジスタ	P8DDR	W	H'F0	H'E0
H'FFCF	ポート 8 データレジスタ	P8DR	R/W	H'E	<b>=</b> 0

表 9.13 ポート 8 レジスタ構成

【注】\* アドレスの下位 16 ビットを示しています。

#### (1) ポート 8 データディレクションレジスタ (P8DDR)

P8DDR は、8 ビットのライト専用のレジスタで、ポート 8 各端子の入出力をビットごとに指定することができます。

ビット7~5はリザーブビットで、1に固定されています。ライトは無効です。



#### (a) モード1~6(拡張モード)

 $P8_4 \sim P8_1$ は P8DDR の対応するビットが 1 のとき  $\overline{CS}_0 \sim \overline{CS}_3$  出力端子となり、0 のとき入力ポートとなります。モード 1 ~ 4(内蔵 ROM 無効拡張モード)ではリセット直後  $\overline{CS}_0$  のみ出力となり、他の 3 端子は入力ポートとなります。モード 5 ~ 6(内蔵 ROM 有効拡張モード)ではリセット直後 4 端子とも入力ポートとなります。

 $P8_0$ はリフレッシュコントローラをイネーブルにすると強制的に  $\overline{RFSH}$  出力となり、ディスエーブルのとき入出力ポートとなって P8DDR の設定値に従います。詳細は表 9.15 を参照してください。

#### (b) モード 7 (シングルチップモード)


入出力ポートとして機能します。P8DDR を 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。

P8DDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。 P8DDR は、リセット、またはハードウェアスタンバイモード時に、モード 1~4 の場合 HF0 に、モード 5~7 の場合 HE0 にイニシャライズされます。P8DDR は、ソフトウェアスタンバイモード時には直前の状態を保持します。そのためポート 8 が入出力ポートとして機能しているとき、P8DDRが 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

#### (2) ポート8データレジスタ(P8DR)

P8DR は、8 ビットのリード / ライト可能なレジスタで、ポート 8 の出力データを格納します。ポート 8 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P8DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P8DR の値が読み出されます。

ビット7~5はリザーブビットで1に固定されています。ライトは無効です。



P8DR は、リセット、またはハードウェアスタンバイモード時に、H'E0 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 9.14 モード 1~6 時の端子機能 (ポート 8)

		12 3.17 と 1 1 0 時の 別 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				
端子			選択方法と端子	機能		
P8₄/ <del>CS</del> ₀	P8₄DDR ビット	により、次のよう	うに切り換わりま <sup>・</sup>	<u></u>		
	P8₄DDR	(	0	1		
	端子機能	P8 <sub>4</sub> 入	力端子	CS。出力端子		
P8₃/CS₁/IRQ₃	P8₃DDR ビット	により、次のよう	こより、次のように切り換わります。			
	P8 <sub>3</sub> DDR	(	)	1		
	端子機能	P8 <sub>3</sub> 入.	力端子	CS, 出力端子		
			ĪRQ <sub>3</sub> /	入力端子		
$P8_2/\overline{CS}_2/\overline{IRQ}_2$	P8 <sub>₂</sub> DDR ビット	により、次のよう	うに切り換わりま	す。		
	P8 <sub>2</sub> DDR	(	)	1		
	端子機能	P8 <sub>2</sub> 入	力端子	CS <sub>2</sub> 出力端子		
			ĪRQ <sub>2</sub> ,	<b>入力端子</b>		
P8,/CS <sub>3</sub> /IRQ,	P8₁DDR ビット	・により、次のよう	うに切り換わりま	す。		
	P8₁DDR	(	)	1		
	端子機能	P8 <sub>1</sub> 入	力端子	CS₃出力端子		
			ĪRQ,	入力端子		
P8₀/RFSH/IRQ₀		の RFSHE ビット、および P8。DDR ビットの組み合わせにより、次				
	り換わります。					
	RFSHE	(	)	1		
	P8₀DDR	0 1				
	端子機能	P8。入力端子	P8。出力端子	RFSH 出力端子		
			ĪRQ <sub>0</sub>	入力端子		
	-					

表 9.15 モード 7 時の端子機能 (ポート 8)

	衣 9.15	ヒート/時の姉子機能(ホート	• 8)					
端子		選択方法と端子機能						
P8 <sub>4</sub>	P8₄DDR ビットに。	P8₄DDR ビットにより、次のように切り換わります。						
	P8₄DDR	0	1					
	端子機能	P8₄入力端子	P8₄出力端子					
P8 <sub>3</sub> /ĪRQ <sub>3</sub>	P8₃DDR ビットに。	より、次のように切り換わります。						
	P8₃DDR	0	1					
	端子機能	P8₃入力端子	P8₃出力端子					
		ĪRQ₃入	力端子					
P8 <sub>2</sub> /IRQ <sub>2</sub>	P8 <sub>_</sub> DDR ビットにより、次のように切り換わります。							
	P8 <sub>2</sub> DDR	0	1					
	端子機能	P8₂入力端子	P8₂出力端子					
		$\overline{IRQ}_{\scriptscriptstyle 2}$ 入	力端子					
P8 <sub>1</sub> /ĪRQ <sub>1</sub>	P8,DDR ビットにより、次のように切り換わります。							
	P8₁DDR	0	1					
	端子機能	P8₁入力端子	P8₁出力端子					
	IRQ, 入力端子							
P8 <sub>0</sub> /IRQ <sub>0</sub>	P8。DDR ビットに。	より、次のように切り換わります。						
	P8₀DDR	0	1					
	端子機能	P8。入力端子	P8。出力端子					
		ĪRQ。入						

# 9.10 ポート9

## 9.10.1 概要

ポート 9 は、6 ビットの入出力ポートです。ポート 9 はシリアルコミュニケーションインタフェースチャネル 0、1 ( SCI0、1 ) の入出力端子 (  $TxD_0$ 、 $TxD_1$ 、 $RxD_0$ 、 $RxD_1$ 、 $SCK_0$ 、 $SCK_1$  )、 $\overline{IRQ}_{s}$ 、 $\overline{IRQ}_{s}$  入力端子と兼用になっています。端子機能の選択方法については表 9.17 を参照してください。

 $\overline{IRQ}_s$ 、 $\overline{IRQ}_s$ の機能は端子の入出力にかかわらず IER をセットすることにより選択されます。詳細は「第5章 割り込みコントローラ」を参照してください。

ポート9の端子機能はいずれの動作モードでも共通です。ポート9の端子構成を図 9.9 に示します。ポート9 は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 9.9 ポート 9 の端子構成

## 9.10.2 レジスタ構成

表 9.16 にポート 9 のレジスタ構成を示します。

	しいし が 10レンバン情が			
アドレス*	名 称	略称	R/W	初期値
H'FFD0	ポート 9 データディレクションレジスタ	P9DDR	W	H'C0
H'FFD2	ポート9データレジスタ	P9DR	R/W	H'C0

表 9.16 ポート 9 レジスタ構成

【注】 \* アドレスの下位 16 ビットを示しています。

#### 

P9DDR は、8 ビットのライト専用のレジスタで、ポート 9 各端子の入出力をビットごとに指定することができます。

ビット 7、6 はリザーブビットで、1 に固定されています。ライトは無効です。



ポート9が入出力ポートとして機能している場合、P9DDR を1にセットすると対応するポート9の各端子は出力ポートとなり、0にクリアすると入力ポートになります。端子機能の選択方法については、表9.17を参照してください。

P9DDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

P9DDR は、リセット、またはハードウェアスタンバイモード時に、H'C0 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポート 9 が入出力ポートとして機能しているとき、P9DDR が、1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

#### (2) ポート 9 データレジスタ (P9DR)

P9DR は、8 ビットのリード / ライト可能なレジスタで、ポート 9 の出力データを格納します。ポート 9 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P9DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P9DR の値が読み出されます。



ビット 7、6 はリザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。 P9DR は、リセット、またはハードウェアスタンバイモード時に、H'C0 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 9.17 ポート 9 の端子機能 (1)

		18 3.17 が 「 9 025両 」 18 ( 1 )									
端子			į	選択方法と端子機能	t dis						
	SCI1 の SMR の ( 次のように切り換			CKE0、1 ビット	と P9₅DDR ビット	の組み合わせにより					
	CKE1		0 1								
	C/A		0 1 -								
	CKE0	(	)	1	-	-					
	P9₅DDR	0	1	-	-	-					
	端子機能	P9₅入力 端子	P9₅出力 端子	SCK₁出力端子	SCK <sub>1</sub> 出力端子	SCK₁入力端子					
				ĪRQ₅入力	 力端子						
						_					
	SCI0 の SMR の ( 次のように切り換			CKE0、1 ビットと	ヒ P9₄DDR ビット	の組み合わせにより					
	CKE1			0		1					
	C/A		0		1	-					
	CKE0	(	)	1	-	-					
	P9₄DDR	0	1	-	-	-					
	端子機能	P94入力       P94出力       SCKa出力端子       SCKa出力端子       SCKa以力         端子       端子									
				ĪRQ₄入力	力端子						
1				<del></del>							

表 9.17 ポート 9 の端子機能 (2)

A11				-	
端子			選択方法と端子機		
P9₃/RxD₁	SCI1 の SCR の R す。	RE ビットと P9₃DD	DR ビットの組みâ	合わせにより、次の	ように切り換わりま
	RE		0		1
	P9 <sub>3</sub> DDR	0	1		-
	端子機能	P9 <sub>3</sub> 入力端子	₁入力端子		
P9 <sub>2</sub> /RxD <sub>0</sub>		RE ビット、SCMR に切り換わります		、および P9₂DDR	ビットの組み合わせ
	SMIF		0		1
	RE	C	)	1	-
	P9 <sub>2</sub> DDR	0	1	-	-
	端子機能	P9₂入力端子	P9₂出力端子	RxD。入力端子	RxD。入力端子
P9,/TxD,	SCI1 の SCR の T す。 TE	TE ビットと P9,DDR ビットの組み合わせにより、次の。 0			ひよっに切り換わりま
	P9,DDR	0	1 1		-
	端子機能	P9₁入力端子	P9₁出力端音	子 TxD	₁出力端子
P9 <sub>0</sub> /TxD <sub>0</sub>	SCI0 の SCR の T より、次のように		の SMIF ビット、	および P9。DDR ヒ	ジットの組み合わせに
	SMIF		0		1
	TE	C	)	1	-
	P9₀DDR	0	1	-	-
	端子機能	P9。入力端子	P9。出力端子	TxD₀出力端子	TxD。出力端子*
		。出力端子として機 ブ状態の 2 種類の		し、ハイインピー・	ダンス状態と端子ド

# 9.11 ポートA

#### 9.11.1 概要

ポート A は、8 ビットの入出力ポートです。ポート A は、プログラマブルタイミングパターンコントローラ (TPC) の出力端子 ( $TP_7 \sim TP_0$ )、16 ビットインテグレーテッドタイマユニット (ITU) の入出力端子 ( $TIOCB_2$ 、 $TIOCA_2$ 、 $TIOCB_3$ 、 $TIOCA_4$ 、 $TIOCB_0$ 、 $TIOCA_5$ 、 $TIOCA_6$ 、 $TOCA_6$ 、 $TOCA_7$  ( $TEND_8$ )  $TEND_8$  ( $TEND_8$ )  $TEND_8$  ( $TEND_8$ )  $TEND_8$  ( $TEND_8$ )  $TEND_8$  ( $TEND_8$ ) と兼用になっています。ポート A は、動作モード 3、4、6 で  $TEND_8$  A は、動作モード 3、4、6 で  $TEND_8$  に出力になることを除き、リセットおよびハードウェアスタンバイで入力ポートになっています。端子機能の選択方法については表 9.19 を参照してください。

TPC、ITU および DMAC の入出力端子として使用する端子については、それぞれのモジュールの説明を参照してください。モード 3、4、6 でアドレス  $A_{.3}$   $\sim$   $A_{.1}$  を出力する場合は、「6.2.5 バスリリースコントロールレジスタ」を参照してください。モード  $1\sim 6$  で  $\overline{\text{CS}}_4\sim \overline{\text{CS}}_6$  を出力する場合は「6.3.2 チップセレクト信号」を参照してください。これらのいずれの機能も割り当てられない端子は入出力ポートとして使用できます。ポート A の端子構成を図 9.10 に示します。

ポート A は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。ポート A はシュミットトリガ入力です。




図 9.10 ポート A の端子構成

# 9.11.2 レジスタ構成

表 9.18 にポート A のレジスタ構成を示します。

アドレス*	名称	略称	R/W	初期	値
				モード	モード
				1、2、5、7	3、4、6
H'FFD1	ポート A データディレクションレジスタ	PADDR	W	H'00	H'80
H'FFD3	ポート A データレジスタ	PADR	R/W	H'0	0

表 9.18 ポート A レジスタ構成

【注】\* アドレスの下位 16 ビットを示しています。

#### 

PADDR は、8 ビットのライト専用のレジスタで、ポート A 各端子の入出力をビットごとに指定することができます。TPC の出力端子として使用する場合も PADDR の対応するビットをセットしてください。

	ビット:	7	6	5	4	3	2	1	0
		PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA <sub>0</sub> DDR
T 1:040	∫初期値:	1	0	0	0	0	0	0	0
モード 3, 4, 6	₹R/W :		W	W	W	W	W	W	W
T 64057	∫初期値: R/W :	0	0	0	0	0	0	0	0
モード 1, 2, 5, 7	R/W:	0 W	W	W	W	W	W	W	W
				م ا فسا	~ ~~				

<u>ポートAデータディレクション7~0</u> ポートAの各端子の入出力を選択するビットです。

ポート A が入出力ポートとして機能している場合、PADDR を 1 にセットすると対応するポート A の各端子は出力となり、0 にクリアすると入力になります。ただし、モード 3、4、6 では  $PA_7DDR$  は 1 に固定され、 $PA_7$  はアドレス出力として機能します。

PADDR は、ライト専用レジスタで、リードは無効です。リードすると1が読み出されます。

PADDR は、リセット、またはハードウェアスタンバイモード時に、モード 1、2、5、7 では H'00 に、モード 3、4、6 では H'80 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、PADDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

#### (2) ポート A データレジスタ (PADR)

PADR は、8 ビットのリード / ライト可能なレジスタで、ポート A の出力データを格納します。ポート A が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PADDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PADR の値が読み出されます。



PADR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

## 9.11.3 端子機能

ポート A の端子機能について表 9.19 に示します。

選択方法と端子機能 端 子 モード設定と TMDR の PWM2 ビット、TIOR2 の IOB2 ~ IOB0 ビットによる ITU チャネル 2 の設定、 PA,/TP, /TIOCB<sub>2</sub>/A<sub>20</sub> NDERA の NDER7 ビット、および PADDR の PA DDR ビットの組み合わせにより、次のように切 り換わります。 モード 3, 4, 6 1、2、5、7 ITU チャネル2の設定 下表(1) 下表(2) PA,DDR 0 1 NDER7 0 端子機能 TIOCB。出力 PA<sub>7</sub>入力 PA。出力 TP,出力 A₂。出力 TIOCB。入力\* 【注】\* IOB2 = 1、かつ PWM2 = 0 の場合に TIOCB。入力となります。 ITU チャネル 2 の設定 (2)(1)(2)IOB2 0 1 IOB1 0 0 1 IOB0 0

表 9.19 ポート A の端子機能(1)

**丰 0.10 ポート A の洪乙坳能 (.2.)** 

端子							の端子 R方法と			,						
PA <sub>6</sub> /TP <sub>6</sub>	モード設定とB	RCR (D	ΔF	ビッ	<b>-</b>					. TN	/IDR	л P	ν/M2 ビ	w F	TIC	)R2 (
TIOCA,	IOA2~IOA0 ビ	ットにも	, Gal	TU Ŧ	- '、 - ヤネ	ル2	の設定、	ND	ERA	、… の NI	DER	らどり	ソト、お	よび	PAD	DR 0
'A <sub>21</sub> / <del>CS</del> <sub>4</sub>	PA。DDR ビット												. ,			
	モード			2, 5					7							
	CS4E		0			1	,		0			1				
	A <sub>21</sub> E							1			0					
	ITUチャネル2 の設定	下表(1)	T	表( 2	)		下表(1)	T	表(2	)			下表(1)	Ŧ	表( 2	)
	PA <sub>6</sub> DDR		0	1	1			0	1	1				0	1	1
	NDER6			0	1				0	1					0	1
	端子機能	TIOCA <sub>2</sub> 出力	PA <sub>6</sub> 入力	PA <sub>6</sub> 出力	TP <sub>6</sub> 出力	CS₄ 出力	TIOCA <sub>2</sub> 出力	PA <sub>6</sub> 入力	PA <sub>6</sub> 出力	TP <sub>6</sub> 出力	A <sub>21</sub> 出力	cs₄ 出力	TIOCA <sub>2</sub> 出力	PA <sub>6</sub> 入力	PA <sub>6</sub> 出力	TP <sub>6</sub> 出力
			TIC	CA <sub>2</sub>	\力*	1		TIC	CA <sub>2</sub> /	· \力*				TIC	CA <sub>2</sub>	\力*
	【注】* IC	)A2 = 1 (	の場合	合に「	TIOC	A <sub>2</sub> 入:	力となり	ります	•							
	ITU チャ	ネル20	ひ設定	2	(2	2)		(1)			(2	)		(1)		
	F	PWM2			0					(=)			1			
		IOA2				0				1 -						
		IOA1			0 0 1				_			_				
					,	U										
		IOA0				0	1		-		-			-		
		IOA0			(	0	1		-		-			-		
TIOCB <sub>1</sub>	モード設定と B IOB2~IOB0 ビ PA5DDR ビット	IOA0 BRCR の ットによ	よる l <sup>*</sup> 合わ <sup>*</sup>	TUチ せに。	ト、テャネより、	CSC	1 R の CS の設定、	ND 切り	・ ビット ERA 換わ!	の NI )ます	DER!	の P'	WM1 ビ ット、お	よび	PAD	DR1 (
TIOCB <sub>1</sub>	モード設定と B IOB2 ~ IOB0 ビ PA5DDR ビット モード	IOA0 BRCR の ットによ	kる l' 合わ <sup>-</sup> 1、	TUチ せに。 2、5	ト、テャネより、	O CSC Jレ 1 次の	1 R の CS の設定、	ND 切り	- ニット ERA 換わ! 4、6	の NI )ます	DER!	5ビッ	WM1 ビ ット、お	ット よび	PAD	DR1 (
PA <sub>s</sub> /TP <sub>5</sub> /TIOCB <sub>1</sub> /A <sub>22</sub> /CS <sub>5</sub>	モード設定とBIOB2~IOB0ビ PA5DDRビット モード CS5E	IOA0 BRCR の ットによ	よる l <sup>*</sup> 合わ <sup>*</sup>	TUチ せに。 2、5	ト、テャネより、	CSC	1 R の CS の設定、	ND 切り 3、	・ ビット ERA 換わ!	の NI )ます	DER	の P' 5 ビッ	WM1 ビ ット、お	よび	PAD	DR1 (
TIOCB,	モード設定と B IOB2 ~ IOB0 ビ PA5DDR ビット モード	IOA0 BRCR の ットに。 〜の組み	よる l <sup>*</sup> 合わ <sup>*</sup> 0	TUチ せに。 2、5	ト、ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト	O CSC Jレ 1 次の	1 R の CS の設定、	ND 切り 3、 1	- ニット ERA 換わ! 4、6	の NI )ます	DER!	5ビッ	WM1 ビ ソト、お 下表( 1 )	よび 7	PAD	DR (
TIOCB,	モード設定とE IOB2~IOB0 ビ PA5DDR ビット モード CS5E A <sub>22</sub> E ITUチャネル1 の設定	IOA0 BRCR の ットに。 〜の組み	よる l <sup>*</sup> 合わ <sup>*</sup> 0	TU ヂ せに。 2、5 表( 2	ト、テャネより、	O CSC Jレ 1 次の	1 R の CS の設定、 )ように	ND 切り 3、 1	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	の NI Jます	DER	5ビッ	ット、お	よび 7	PAD	DR (
TIOCB,	モード設定とEIOB2~IOB0 ビPA5DDR ビット モード CS5E A <sub>22</sub> EITUチャネル1 の設定 PA <sub>5</sub> DDR	IOA0 BRCR の ットに。 〜の組み	kる l' 合わ・ 1、 0	TU チ せに。 2、5	ト、ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト・ト	O CSC Jレ 1 次の	1 R の CS の設定、 )ように	ND 切り 3、 1	- ジット ERA 換わ! 4、6 0	の NI )ます	DER	5ビッ	ット、お	よび 7 下	PAD 表(2	DR (
TIOCB <sub>1</sub>	モード設定とE IOB2~IOB0 ビ PA5DDR ビット モード CS5E A <sub>22</sub> E ITUチャネル1 の設定	IOA0 BRCR の ットに。 〜の組み	よる I <sup>*</sup> 合わ・ 1、 0  PA <sub>5</sub>	TU チ せに。 2、5 表(2 1 0 PA <sub>5</sub>	ト、テヤネ より、 う 1 1 TP <sub>5</sub>	CSC Jレ1 次の	1 R の CS の設定、 )ように	ND 切り 3、 1 7 0	ごット ERA 換わ! 4、6 0	の NI )ます ) 1 1 TP <sub>5</sub>	OER:	1 CS <sub>5</sub>	ット、お	7 7 0 PA <sub>5</sub>	PAD 表 2 1 0 PAs	) 1 1 TP <sub>5</sub>
TIOCB,	モード設定とEIOB2~IOB0 ビPA5DDR ビット モード CS5E A <sub>22</sub> EITUチャネル1 の設定 PA <sub>5</sub> DDR NDER5	RCR のットによっの組み 下表(1)	たる I 合わ・ 1、 0 PA <sub>5</sub> 入力	TU チ せに。 2、5 表( 2 1 0 PA <sub>5</sub> 出力	ト、 ・・ヤネ より、 ら 1 1 TP <sub>5</sub> 出力	CSC Jレ1 次の	1 R の CS の設定、 りように 下表(1)	ND 切り 3、 1 0 PA <sub>5</sub> 力	- ジット ERA 換わ! 4、6 0 表(2	の NI )ます ) 1 1 TP <sub>5</sub> 出力	OER:	1 CS <sub>5</sub>	アト、お 下表(1) TIOCB <sub>1</sub>	よび 7 0 PA <sub>5</sub> 入力	表(2 1 0 PA <sub>5</sub> 出力	) 1 1 TP <sub>5</sub> 出力
TIOCB,	モード設定とEIOB2~IOB0 ビPA5DDR ビット モード CS5E A <sub>22</sub> E ITUチャネル1 の設定 PA <sub>5</sub> DDR NDER5 端子機能	RCR のットによっの組み 下表(1)	たる I 合わ・ 1、 0 PA <sub>5</sub> 入力	TU チ せに。 2、5 表( 2 1 0 PA <sub>5</sub> 出力	ト、 ・ヤネより、 う 1 1 TP <sub>5</sub> 出力	CSC 次の 1	1 R の CS の設定、 )ように 下表(1)	ND 切り 3、 1 0 PA <sub>5</sub> 入力	- ツト ERA 換わ! 4、6 0 - 表(2	の NI )ます ) 1 1 TP <sub>5</sub> 出力	OER:	5 ビッ 1 でS <sub>5</sub> 出力	アト、お 下表(1) TIOCB <sub>1</sub>	よび 7 0 PA <sub>5</sub> 入力	PAD 表 2 1 0 PAs	) 1 1 TP <sub>5</sub> 出力
TIOCB,	モード設定とEIOB2~IOB0 ビPA5DDR ビット モード CS5E A <sub>22</sub> E ITUチャネル1 の設定 PA <sub>5</sub> DDR NDER5 端子機能	RCR の ットに。 〜の組み 下表(1) TIOCB <sub>1</sub> 出力	よる I 合わっ 1、0 PA <sub>5</sub> 入力 TIC	TU チ せに。 2、5 表( 2 1 0 PA <sub>5</sub> 出力 OCB <sub>1</sub> /	ト、 ・ヤネより、 う 1 1 TP <sub>5</sub> 出力	CSC 次の 1	TIOCB <sub>1</sub> 出力	ND 切り 3、 1 7 0 PA <sub>5</sub> 入力 TIC	- ツト ERA 換わ! 4、6 0 - 表(2	の NI )ます ) 1 1 TP <sub>5</sub> 出力	OER:	5 ビッ 1 でS <sub>5</sub> 出力	アト、お 下表(1) TIOCB <sub>1</sub>	7 7 0 PA <sub>5</sub> 入力 TIC	表(2 1 0 PA <sub>5</sub> 出力	) 1 1 TP <sub>5</sub> 出力
TIOCB,	モード設定とEIOB2~IOB0ピPA5DDRピット モード CS5E A <sub>22</sub> EITUチャネル1 の設定 PA <sub>5</sub> DDR NDER5 端子機能	RCR の ットに。 〜の組み 下表(1) TIOCB <sub>1</sub> 出力	よる I 合わっ 1、0 PA <sub>5</sub> 入力 TIC	TU チ せに。 2、5 表( 2 1 0 PA <sub>5</sub> 出力 OCB <sub>1</sub> /	ト、 ・ヤネより、 う 1 1 TP <sub>5</sub> 出力	CSC JJ 1 次の 1 CSs 出力	TIOCB <sub>1</sub> 出力	ND 切り 3、 1 7 0 PA <sub>5</sub> 入力 TIC	- デット ERA 換わ! 4、6 0 - 表(2 1 0 PA <sub>5</sub> 出力 CB <sub>1</sub> /人	の NI )ます ) 1 1 TP <sub>5</sub> 出力	OER:	5 ビッ 1 でS <sub>5</sub> 出力	アト、お 下表(1) TIOCB <sub>1</sub> 出力	7 7 0 PA <sub>5</sub> 入力 TIC	表(2 1 0 PA <sub>5</sub> 出力	) 1 1 TP <sub>5</sub> 出力
TIOCB₁	モード設定と BIOB2 ~ IOB0 ピPA5DDR ビット モード CS5E A22E ITUチャネル1 の設定 PA5DDR NDER5 端子機能	RCR のットによっの組み 下表(1) TIOCB <sub>1</sub> 出力 DB2=1、	よる I 合わっ 1、0 PA <sub>5</sub> 入力 TIC	TU チ せに。 2、5 表( 2 1 0 PA <sub>5</sub> 出力 OCB <sub>1</sub> /	ト、 ・ヤネより、 う 1 1 TP <sub>5</sub> 出力	CSC JJ 1 次の 1 CSs 出力	1 R の CS の設定、 りように 下表(1)	ND 切り 3、 1 7 0 PA <sub>5</sub> 入力 TIC	- デット ERA 換わ! 4、6 0 - 表(2 1 0 PA <sub>5</sub> 出力 CB <sub>1</sub> /人	の NI	OER:	5 ビッ 1 でS <sub>5</sub> 出力	ア表(1) 下表(1) TIOCB <sub>1</sub> 出力	7 7 0 PA <sub>5</sub> 入力 TIC	表(2 1 0 PA <sub>5</sub> 出力	) 1 1 TP <sub>5</sub> 出力
TIOCB <sub>1</sub>	モード設定と BIOB2 ~ IOB0 ビPA5DDR ビット モード CS5E A22E ITUチャネル1 の設定 PA <sub>5</sub> DDR NDER5 端子機能	RCR の ットに。 〜の組み 下表(1) TIOCB <sub>1</sub> 出力 DB2 = 1、 ネル 1 0	よる I 合わっ 1、0 PA <sub>5</sub> 入力 TIC	TU チ せに。 2、5 表( 2 1 0 PA <sub>5</sub> 出力 OCB <sub>1</sub> /	ト、 ・ヤネより、 う 1 1 TP <sub>5</sub> 出力	CSC	1 R の CS の設定、 りように 下表(1)	ND 切り 3、 1 1 0 PA <sub>5</sub> 入力 TIOC	「ツト ERA 換わり 4、6 0 PA <sub>5</sub> 出力 CB <sub>1</sub> / B <sub>1</sub> 入	の Ni ります ) 1 1 TPs 出力 、力*	OER:	5 ビッ 1 でS <sub>5</sub> 出力	ア表(1) 下表(1) TIOCB <sub>1</sub> 出力	7 7 0 PA <sub>5</sub> 入力 TIC	表(2 1 0 PA <sub>5</sub> 出力	) 1 1 TP <sub>5</sub> 出力

表 9.19 ポート A の端子機能(3)

端子			<del>Σ</del> 9.		.,,		の嫡子 R方法と			, ,						
PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub> /A <sub>23</sub> /CS <sub>6</sub>	モード設定と B IOA2~IOB0 ビ PA <sub>4</sub> DDR ビット	ットにも	ŧãΪ	TU Ŧ	・ヤネ	CSC ル1	R の CS の設定、	6E t	ごット ERA	の NI	DER					
	モード		1,	2、5	5			3、	4、6	6				7		
	CS6E					1			0			1				
	A <sub>23</sub> E							1			0					
	ITUチャネル2 の設定	下表(1)	T	下表(2	?)		下表(1)		下表(2	:)			下表(1)	7	下表( 2	(1)
	PA₄DDR		0	1	1			0	1	1				0	1	1
	NDER4			0	1				0	1					0	1
	端子機能	TIOCA <sub>1</sub> 出力	PA₄ 入力	PA₄ 出力	TP₄ 出力	CS <sub>6</sub> 出力	TIOCA₁ 出力	PA₄ 入力	PA₄ 出力	TP₄ 出力	A <sub>23</sub> 出力	CS <sub>6</sub> 出力	TIOCA <sub>1</sub> 出力		PA₄ 出力	TP₄ 出力
			TIC	DCA <sub>1</sub> ,	入力*			TIC	OCA <sub>1</sub> /	\力*				TIC	DCA <sub>1</sub> )	∖力*
		)A2 = 1 (			TIOC	A₁ 入.	力となり	ます	r.	1						
	ITU チャ	ネル10	D設定	Ē	(:	2)		(1)	)		(2	)		(1)	)	
	F	PWM1						0						1		
		IOA2					0				1			-	-	
		IOA1				0 0 1			1		-			-		
		IOA0					1		-		-			-		
PA₃/TP₃ /TIOCB₀ /TCLKD	TMDR の PWM の TPSC2 ~ TP 合わせにより、	SC0 ビ <sup>、</sup> 次のよう	ット、 うにt	ND 別り掛	ERA	の NI	DER3 E					DR 0	D PA₃DI	OR E		
	ITU チャ	ネル00	D設定	Ē		下	表 (1)					下	表(2)			
	P.	A₃DDR					-			C	)		1		1	
	N	IDER3					-			-			0		1	
	端	i子機能				TIC	CB。出力	þ		PA <sub>3</sub> ,	入力	F	A₃出力	1	ГР₃出	力
												TIO	CB <sub>₀</sub> 入力	]*1		
									TC	CLKD	入力	J* <sup>2</sup>				
【注】 *1 IOB2=1、かつ PWM0=0 の場合に TIOCB。入力となり *2 TCR4~TCR0 のいずれかの設定が TPSC2=TPSC1= 力となります。												場合Ⅰ	c TC	LKD λ		
		ネル00	D設定	Ē		(2)		(	1)				(2)			
	ITU チャネル 0 の設定 (2) (1) (2)									-+						
		IOB2					0						1			
						0	0	0	1				<u>1</u>			
		IOB2				0	0	0	1							

表 9.19 ポート A の端子機能 (4)

	表 9.19 7	N 1 A	ا (االدرن	TAX HE (	+)				
端子				端子機能					
PA₂/TP₂ /TIOCA₀ /TCLKC	TMDR の PWM0 ビット、TIOR0 の の TPSC2~TPSC0 ビット、NDE 合わせにより、次のように切り換:	RA の NE	ER2 ビ						
	ITU チャネル 0 の設定		<del>.</del> 表(1)			-	下表 ( 2 )	)	
	PA,DDR		-		0		1		1
	NDER2		-		-		0		1
	端子機能	TIC	CA。出力	<mark></mark>	$PA_{2}\lambda$	力	PA₂出力	) TF	₂出力
						TIC	OCA。入フ	力* <sup>1</sup>	
					CLKC .	入力*2			
	【注】 *1 IOA2=1の場合にTI *2 TCR4~TCR0のいす 入力となります。				TPSC1	= 1、TF	PSC0 = 0	) の場合	iC TCLKC
	ITU チャネル 0 の設定	(2)		(1)		(2)		(1)	
	PWM0		•	0				1	
	IOA2		0		1			-	
	IOA1	0	0	,	1	-		-	
	IOA0	0	1						
PA,/TP, /TCLKB /TEND,	DTCR1A、BのDTS2~0A、DTS2 ビット、および PADDRのPA,DD DMAC チャネル 1 の設定 PA,DDR NDER1 端子機能 【注】* TMDRのMDF=1の TPSC1=0、TPSC0	R ビット コーニーコーニーコーニーコーニーコーニーコーニーコーニーコーニーコーニーコーニ	の組み 表(1 - - END、出	合わせに ) 力 CR4~T	の PA、A TCLKE	次のよ - カ 3 入力* いずれ;	うに切り 下表(2) 1 0 PA、出力	換わり ) I TF	ます。 1 1 1 2、出力
	DMAC チャネル 1 の設定 DTS2A、1A	`	2) ずれか <i>t</i>	(1)	(2)	(1)	(2)		(1)
	DTS0A		-	1	0	0	1	1	1
	DTS2B	0	1	1	0	1	0	1	1
	DTS1B	-	0	1	-	-	-	0	1

表 9.19 ポート A の端子機能 (5)

端子		選択	方法と	端子機能	能				
PA。/TP。 /TCLKA	DTCR0A、B の DTS2~0A、DTS2~ ビット、および PADDR の PA。DDF	-			-				
/TEND₀	DMAC チャネル 0 の設定	Т	表 (1)	)		-	下表 (2)	)	
	PA₀DDR		-		0		1		1
	NDER0		-		-		0		1
	端子機能	TI	END。出	カ	PA₀⊅	カ	PA。出力	TF	。出力
		TCLKA 入力*							
	【注】 * TMDR の MDF = 1 の <sup>は</sup>	場合、ま	たはTO	CR4 ~ T	CR0 の	いずれた	かの設定	が TPS	C2 = 1、
	TPSC1 = 0 の場合に T	CLKA /	入力とな	います。	•				
	DMAC チャネル 0 の設定	(2	2)	(1)	(2)	(1)	(2	2)	(1)
	DTS2A、1A	<i>۱</i> ١.	ずれかた	), 0		l	げれも	1	
	DTS0A		-		0	0	1	1	1
	DTS2B	0	1	1	0	1	0	1	1
	DTS1B	-	0	1	-	-	-	0	1
				•					

# 9.12 ポートB

#### 概要 9.12.1

ポート B は、8 ビットの入出力ポートです。ポート B は TPC の出力端子 ( TP。 ~ TP。) 、ITU の入 出力端子(TIOCB、TIOCB、TIOCA、TIOCA、) と出力端子(TOCXB、TOCXA)、DMAC の入力 端子(DREQ、DREQ。)、A/D 変換器の ADTRG 入力端子、CS 出力端子と兼用になっています。端 子機能の選択方法については表 9.21 を参照してください。ポート B はリセットおよびハードウェア スタンバイモードで入力ポートになっています。TPC、ITU、DMAC および A/D 変換器の入出力端子 として使用する端子についてはそれぞれのモジュールの説明を参照してください。モード 1~6で CS. を出力する場合は「6.3.2 チップセレクト信号」を参照してください。これらのいずれの機能も割り 当てられない端子は入出力ポートとして使用できます。ポート B の端子構成を図 9.11 に示します。

ポートBは、1個のTTL負荷と30pFの容量負荷を駆動できます。また、LED、ダーリントントラ ンジスタを駆動することもできます。PB、~ PB。は、シュミットトリガ入力です。




図 9.11 ポート B の端子構成

## 9.12.2 レジスタ構成

表 9.20 にポート B のレジスタ構成を示します。


表 9 20	<b>ポ</b> −	ト R	レジフ	夕構成

アドレス*	名 称	略 称	R/W	初期値
H'FFD4	ポート B データディレクションレジスタ	PBDDR	W	H'00
H'FFD6	ポート B データレジスタ	PBDR	R/W	H'00

【注】 \* アドレスの下位 16 ビットを示しています。

#### 

PBDDR は、8 ビットのライト専用のレジスタで、ポート B 各端子の入出力をビットごとに指定することができます。TPC の出力端子として使用する場合も PBDDR の対応するビットをセットしてください。



ポートBデータディレクション7~0 ポートBの各端子の入出力を選択するビットです。

ポートBが入出力ポートとして機能している場合、PBDDRを1にセットすると対応するポートBの各端子は出力となり、0にクリアすると入力になります。

PBDDR は、ライト専用レジスタで、リードは無効です。リードすると、1 が読み出されます。

PBDDR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポート B が入出力ポートとして機能しているとき、PBDDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

#### 

PBDR は、8 ビットのリード / ライト可能なレジスタで、ポート B の出力データを格納します。ポート B が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PBDDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PBDR の値が読み出されます。



PBDR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時には、直前の状態を保持します。

# 9.12.3 端子機能

ポートBの端子機能について表 9.21 に示します。

表 9.21 ポート B の端子機能(1)

			表 9.21 ポ	<u> </u>	の端子	人機能 (	(1)					
端子				選択	で方法と	端子機能	能					
PB <sub>7</sub> /TP <sub>15</sub> /DREQ <sub>1</sub> /ADTRG	ビ	CR1A、B の DTS ット、NDERB の I うに切り換わりま	NDER15 ビット									
		PB,DDR	0			,	1			1		
		NDER15	-			(	0			1		
		端子機能 PB,入力 PB,出力							TP₁₅出力			
						DREQ	入力*1					
						ADTRO	3 入力*2	!				
	()	注】 *1 DMAC チャネル 1 の設定が下表 ( 1 ) のとき DREQ, 入力となります。 *2 TRGE = 1 のとき ADTRG 入力となります。										
		DMAC チャネ	ル 1 の設定	(2	2)	(1)	(2)	(1)	()	2)	(1)	
		DTS2A、1A いずれかが 0 いずれも 1										
		DTS	)A		-		0	0	1	1	1	
		DTS2	2B	0 1		1	0	1	0	1	1	
		DTS	1B	-	0	1	-	-	-	0	1	
PB <sub>6</sub> /TP <sub>14</sub> /DREQ <sub>0</sub> /CS <sub>7</sub>	の記	CR の CS7E ビッ 设定、NDERB の I うに切り換わりま	NDER14 ビット									
		PB₅DDR	0		1		1			-		
		CS7E	0		0		0			1		
		NDER14	-		0		1			-		
		端子機能	PB₅入力		PB <sub>6</sub> 出力		TP <sub>14</sub> L	出力		-		
	_L				REQ <sub>0</sub> 入				·	,出力		
	Į ().	主】* DMAC	チャネル 0 の記	设定が下	表(1)	のとき	DREQ	,入力と	なります	۲.		
		DMAC チャネ	ル 0 の設定	(2	2)	(1)	(2)	(1)	()	2)	(1)	
		DTS2、	1A	<b>١١</b>	ずれかた	b" 0		l	げれも	1		
		DTS	DA .		-	,	0	0	1	1	1	
		DTS2	2B	0	1	1	0	1	0	1	1	
		DTS	1B	-	0	1	-	-	-	0	1	

表 9.21 ポート B の端子機能 (2)

				表 9.	Z I /J	<u> </u>							
端子	選択方法と端子機能												
PB₅/TP₁₃ /TOCXB₄													
		EXB4、CMD1				いずれかが 0					いずれも 1		
			F	PB₅DDR		0	1	1		I		-	
		NDER13			-	(	)	1		-			
			Ì	岩子機能	PB <sub>5</sub>	入力	PB₅	出力	TP <sub>13</sub>	出力	ТО	CXB	出力
PB <sub>4</sub> /TP <sub>12</sub> TFCR の CMD1 ビット、TOER の EXA4 ビットによる ITU チャネル 4 の /TOCXA <sub>4</sub> ビット、および PBDDR の PB <sub>4</sub> DDR ビットの組み合わせにより、次のよ													
	EXA4、CM			4, CMD1			いずれかが 0		)		いずれも 1		も1
			F	PB₄DDR		0	1	1		1	-		
		NDER12			-		)	1		-			
			Ì	岩子機能	PB₄	入力	PB₄i	出力	TP <sub>12</sub>	出力	TO	CXA	出力
	ビ	ビットの組み合わせにより、次の ITU チャネル 4 の設定				くうに切り換わります。 - 下表 (1) ト表 (2)							
		ITU チャネル 4 の設定			Ē	下表 ( 1	1)		下表 (				
			PB₃DDR			-			0 1				1
				NDER11		-			-	C	_		1
				端子機能		TIOCB <sub>4</sub> L	出力	入力	出力 TP₁₁出力				
										TIOCB	₄入力*		
	【注】 * CMD1 = PWM4 = 0、かつ IOB2 = 1 の場合に TIOCB₄入力となり									なります	•		
		ITU チャネル 4 の設			定	(2)	(2)		(1)		(2)		(1)
		EB4			0	0		1					
				EB4					0				
				EB4 CMD1		-			(	0			1
						-	(	)	0	0	1		1 -
				CMD1		-	_	)		Ī	1 -		1 - -
				CMD1 IOB2		- - -	_	)	0	0	1 -		- - -

表 9.21 ポート B の端子機能 (3)

-	- <del>-</del>	表 9.21 亦	<u> </u>	ルギュ	1茂肥 (	3)					
端子	選択方法と端子機能										
PB <sub>2</sub> /TP <sub>10</sub> /TIOCA <sub>4</sub>											
	ITU チャネル 4 の設定   下表 (1)   下表 (2)										
	PB <sub>2</sub> DDR		-		0 1				1		
	NDER10							)		1	
	端子機能 TIOCA、出力 PB <sub>2</sub> 入力 PB <sub>2</sub> 出力 TIOCA、入力*						TP	10出力			
	【注】 * CMD1 = PWM4 = 0、IOA2 = 1 の場合に TIOCA <sub>4</sub> 入力となります。										
	ITU チャネ	ル 4 の設定		(2)	(2)	( '	1)	(2)	(1)		
	E	<b>A</b> 4		0							
	CM	1D1		-	0				1		
	PW	/M4		-		(	)		1		
	IO	A2		-	0	0	0	1	-	-	
	IO		-	0	0	1	-	-	-		
PB <sub>1</sub> /TP <sub>9</sub> /TIOCB <sub>3</sub>	TMDR の PWM3 ビッ IOB0 ビットによる ITU ビットの組み合わせに	J チャネル 3	の設定、I	NDER	B の ND						
	ITU チャネル 3 (		下表 ( 1				下表	(2)			
	PB₁DDR		-		(	)		ı		1	
	NDER9	NDER9 0								1	
	端子機能		TIOCB <sub>3</sub> b	' <u> </u>						TP。出力	
	【注】 * CMD1 = PWM3 = 0、IOB2 = 1 の場合に TIOCB <sub>3</sub> 入力となります。										
	ITU チャネル 3	(2)	(2	2) (1)		1)	(2)		(1)		
	EB3	0		1							
	CMD1		-			(	)			1	
	IOB2		-	(	)	0	0		1	-	
	IOB1		-	-	)	0	1	-	-	-	
	IOB0		-	(	)	1	-		-	-	

表 9.21 ポート B の端子機能(4)

端子	選択方法と端子機能											
PB <sub>0</sub> /TP <sub>8</sub> /TIOCA <sub>3</sub>	TFCR の CMD1 ビット、TOER の EA3 ビット、TMDR の PWM3 ビット、および TIOR3 の I IOA0 ビットによる ITU チャネル 3 の設定、NDERB の NDER8 ビット、および PBDDR の P ビットの組み合わせにより、次のように切り換わります。											
	ITU チャネル 3 の設定	下表 (1)		下表(2)								
	PB₀DDR	1		0		1			1			
	NDER8	1		-		0			1			
	端子機能	TIOCA₃出力		PB₀入力		PB₀出力		TP <sub>8</sub>	出力			
				TIOCA <sub>3</sub> 入力*								
【注】 * CMD1 = PWM3 = 0、IOA2 = 1 の場合に TIOCA₃入力となり									<b>ます。</b> 			
	ITU チャネル 3 の設定	Ē	(2)	(2)	(	1) (2) (1)						
	EA3		0	1								
	CMD1		-	0				1				
	PWM3		-		0 1			1	-			
	IOA2		-	0	0	0	1	-	-			
	IOA1		-	0	0	1	-	-	-			
	IOA0	•	-	0	1	-	-	-	-			

# 10. 16 ビットインテグレーテッドタイマユニット (ITU)

# 10.1 概要

本 LSI は、5 チャネルの 16 ビットタイマにより構成される 16 ビットインテグレーテッドタイマユニット (ITU)を内蔵しています。

消費電流低減のため ITU を使用しない場合には、ITU を単独に停止することができます。詳細は「21.6 モジュールスタンバイ機能」を参照してください。

#### 10.1.1 特長

ITU の特長を以下に示します。

- 最大 12 種類のパルス出力、または最大 10 種類のパルス入力処理が可能
- 各チャネル 2 本、合計 10 本のジェネラルレジスタ (GR) を持ち、各レジスタ独立にアウト プットコンペア / インプットキャプチャの機能設定が可能
- 各チャネルとも8種類のカウンタ入力クロックを選択可能 内部クロック: 、 /2、 /4、 /8

外部クロック: TCLKA、TCLKB、TCLKC、TCLKD

- 各チャネルとも次の動作モードを設定可能
- コンペアマッチによる波形出力:

0出力 / 1出力 / トグル出力が選択可能 (チャネル2は0出力 / 1出力が可能)

- インプットキャプチャ機能:
  - 立ち上がりエッジ/立ち下がりエッジ/両エッジ検出が選択可能
- カウンタクリア機能:
  - コンペアマッチ / インプットキャプチャによるカウンタクリアが可能
- 同期動作:

複数のタイマカウンタ(TCNT)への同時書き込みが可能 コンペアマッチ / インプットキャプチャによる同時クリアが可能 カウンタの同期動作による各レジスタの同期入出力が可能

- PWM **₹** − **ド** :
  - 任意デューティのPWM出力が可能 同期動作と組み合わせることにより、最大5相のPWM出力が可能
- チャネル 2 は位相計数モードを設定可能 2相エンコーダのカウント数の自動計測が可能
- チャネル3、4 は次の動作モードを設定可能
- リセット同期 PWM モード:

チャネル3、4を組み合わせることにより、正相・逆相のPWM波形を3相出力可能

- 相補 PWM モード:
  - チャネル3、4を組み合わせることにより、正相・逆相がノンオーバラップの関係にあるPWM 波形を3相出力可能
- バッファ動作:インプットキャプチャレジスタのダブルバッファ構成が可能

アウトプットコンペアレジスタの自動書き換えが可能

- 内部 16 ビットバスによる高速アクセス TCNT、GR、およびバッファレジスタ(BR)の16ビットレジスタに対して、16ビットバスによる高速アクセスが可能
- 15 種類の割り込み要因
   各チャネルともコンペアマッチ / インプットキャプチャ兼用割り込み×2要因、オーバフロー割り込み×1要因があり、それぞれ独立に要求可能
- DMA コントローラ (DMAC) の起動が可能 チャネル0~3のコンペアマッチ / インプットキャプチャ兼用割り込み (1本×4チャネル) に より、DMACの起動が可能
- プログラマブルパターンコントローラ (TPC) の出力トリガを生成可能 チャネル0~3のコンペアマッチ / インプットキャプチャ信号をTPCの出力トリガとして使用 可能

ITU の機能一覧を表 10.1 に示します。

表 10.1 ITU の機能一覧

外部クロック: TCLKA、TCLKB、TCLKC、TCLKD から独立に選択可能           ジェネラルレジスタ(アウトブット GRA0、GRB0 コンペア / インブットキャプチャ 兼用レジスタ)         GRA1、GRB1 GRA2、GRB2 GRA3、GRB3 GRA4、GRB4 GRB4 GRA2、GRB2 GRA3、GRB3 GRA4、GRB4 GRB4 GRA2、GRB2 GRA3、GRB3 GRA4、GRB4 GRB4 GRA2、GRB2 GRA3、GRB3 GRA4、GRB4 GRB4 GRA2、GRB2 GRA3、GRB3 GRA4、BRB4 TIOCA3、TIOCA3、TIOCA3、TIOCB3 TIOCB3 TIOCB4 GRA2 GRB2 GRA3/GRB3 GRA4/GRB4 GRA2 GRA2 GRA2 GRB2 GRA3/GRB3 GRA4/GRB4 GRA2 GRA2 GRA2 GRB2 GRA3/GRB3 GRA4/GRB4 GRA2 GRA2 GRA2 GRB3 GRA4/GRB4 GRA2 GRA2 GRA2 GRB3 GRA4/GRB4 GRA2 GRA2 GRA2 GRA3 GRB3 GRA4/GRB4 GRA2 GRA2 GRA2 GRA3 GRA3 GRB3 GRA4/GRB4 GRA2 GRA2 GRB2 GRA3/GRB3 GRA4/GRB4 GRA2 GRA2 GRB2 GRA3/GRB3 GRA4/GRB4 GRA2 GRB3 GRA4 GRB4 GRA2 GRB2 GRA2 GRA2 GRB2 GRA2 GRA2 GRB2 GRA2 GRA2 GRA2 GRA2 GRA2 GRA2 GRA2 GRA		12 10.1	コリング成形	見						
が部クロック: TCLKA、TCLKB、TCLKC、TCLKDから独立に選択可能 ジェネラルレジスタ(アウトブット GRAO、GRBO GRA1、GRB1 GRA2、GRB2 GRA3、GRB3 GRA4、GRB4	項目	チャネル 0	チャネル 1	チャネル 2	チャネル 3	チャネル 4				
ジェネラルレジスタ(アウトブット	カウントクロック	内部クロック: 、 /2、 /4、 /8								
コンペア/インブットキャブチャ 兼用レジスタ)										
兼用レジスタ) バッファレジスタ		GRA0、GRB0	GRA1、GRB1	GRA2、GRB2	GRA3、GRB3	GRA4、GRB4				
パッファレジスタ										
TIOCA0、	·									
TIOCB0   TIOCB1   TIOCB2   TIOCB3   TIOCB4										
出力端子	入出力端子	•								
TOCXB4										
GRAO/GRBO の GRA1/GRB1 の GRA2/GRB2 の GRA3/GRB3 の GRA4/GRB4 の	出力端子	-	-	-	-					
コンペアマッ チまたはイン ブットキャブ デャ チェ たはイン ブットキャブ デャ チェ たはイン ブットキャブ デャ チェ たはイン ブットキャブ デャ チャ デャ アットキャブ デャ チャ アットキャブ デャ デャ アットキャブ デャ アットキャブ デャ アットキャブ デャ アット キャブ デャ アット キャブ デャ アットキャブ デャ アット・キャブ デャ アッチ・イン ブットキャブ デャ カンペアマッチ・オンペアマッチ・イン ブットキャブ デャ カンペアマッチ・イン ブットキャブ デャ カム ・コンペアマッチ・イン ブットキャブ デャ カム ・コンペアマッチ・イン ブットキャブ デャ カム ・コンペアマッチ・イン ブットキャブ デャ カンペアマッチ・イン ブットキャブ デャ カム ・コンペアマッチ・イン ブットキャブ デャ カム ・コンペアマッチ・イン ブットキャブ デャ カム ・コンペアマッチ・イン ブットキャブ デャ カム ・コンペアマッチ・イン ブットキャブ ブ・トキャブ デャ カム ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ						TOCXB4				
### ### ### ### ### ### #### ### #### ####	カウンタクリア機能									
プットキャブ   プットキャブ   ブットキャブ   ブットキャブ   ブットキャブ   デャ   デャ   デャ   デャ   デャ   ブットキャブ   デャ   デャ   デャ   デャ   デャ   デャ   デャ										
### ### #############################										
コンペアマッチ   0 出力   1 出力										
出力	コンペアマッチの出力	, r	, r	, r	, r	, ,				
トグル出力										
インブットキャプチャ機能										
同期動作 PWM モード リセット同期 PWM モード	1			-						
PWM モード       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -										
リセット同期 PWM モード       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -										
相補 PWM モード										
位相計数モード  「バッファ動作  「MAC の起動  「GRAO の GRA1 の GRA2 の GRA3 の コンペアマッ チまたはイン ブットキャブ デャトキャブ デャ チャ チャ チャ ガットキャブ ブットキャブ ブットキャブ ブットキャブ ブットキャブ ブットキャブ ブットキャブ ブットキャブ ブットキャブ ブットキャブ フッチ / イン フットキャブチャ A0 ブチャ A1 ブチャ A2 ブチャ A3 ブチャ A4・コンペアマ ッチ / イン ブットキャブ カット / イン ブットキャブ カットキャブ カット / イン ブットキャブチャ B0 ブチャ B1 ブチャ B2 ブチャ B3 ブチャ B4・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ	リセット同期 PWM モード	-	-	-						
パッファ動作       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -       -	相補 PWM モード	-	-	-						
DMAC の起動       GRA0 の コンペアマッ チまたはイン プットキャプ チャ       GRA1 の コンペアマッ チまたはイン プットキャプ チャ       GRA2 の コンペアマッ チまたはイン ブットキャプ チャ       GRA3 の コンペアマッ チまたはイン ブットキャプ チャ       - フットキャプ ッチ・イン フットキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャトキャプシャート・ファイン ファート・ファート・ファート・ファート・ファート・ファート・ファー・ファー・ファー・ファー・ファー・ファー・ファー・ファー・ファー・ファー	位相計数モード	-	-		-	-				
コンペアマッ チまたはイン ブットキャブ チャ チャ チャ チャ チャ チャ カットキャブ チャ カットキャブ ガットキャブ ガットキャブ ガットキャブ チャ カットキャブ カットカーバ・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ・オーバ・カーバ・オーバ・カーバ・オーバ・カーバ・オーバ・カーバ・カーバ・カーバ・カーバ・カーバ・カーバ・カーバ・カーバ・カーバ・カ	バッファ動作	-	-	-						
チまたはイン プットキャプ チャ     チまたはイン プットキャプ チャ     チまたはイン プットキャプ チャ     チまたはイン プットキャプ チャ     カットキャプ チャ     カットキャプ チャ     カットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ フットキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファトキャプ ファーキャプ ファーキャプ ファーキャプ ファーキャプ ファーキャプ ファーキャプ ファーキャプ ファーキャプ ファーキャーキャー ファーキャー ファーキャー ファーキャー ファーキャー ファー ファー ファー ファー ファー ファー ファー ファー ファー ファ	DMAC の起動	GRA0 の	GRA1 の	GRA2 の	GRA3 の	-				
プットキャプ デャ デャ プットキャプ プットキャプ デャ まヤ チャ ガットキャプ デャ カットキャプ デャ カットキャプ デャ カット・コンペアマ ・コンペアマ ・カンペアマ ・カーバ ・カーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オ		コンペアマッ	コンペアマッ	コンペアマッ	コンペアマッ					
チャ     チャ     チャ     チャ     チャ       割り込み要因     3要因     3要因     3要因     3要因     3要因       ・コンペアマ ッチ/イン プットキャ プチャ A0     ・コンペアマ ッチ/イン プチャ A1     ・コンペアマ ッチ/イン プチャ A2     ・コンペアマ プチャ A3     プチャ A4       ・コンペアマ ッチ/イン ツチ/イン プットキャ プットキャ プットキャ プットキャ プチャ B0     ・コンペアマ ッチ/イン プチャ B1     ・コンペアマ ッチ/イン プットキャ プットキャ プチャ B2     ・コンペアマ ッチ/オン プットキャ プットキャ プットキャ プットキャ プットキャ       ・オーバ     ・オーバ     ・オーバ     ・オーバ     ・オーバ										
割り込み要因     3要因     3										
・コンペアマ ッチ/イン ッチ/イン ッチ/イン フットキャ ブチャ A0 プチャ A1 プチャ A2 フチャ A3 フチャ A4       ・コンペアマ ッチ/イン ッチ/イン フットキャ フチャ A4       ・コンペアマ ・コンペアマ ・コンペアマ ・コンペアマ ・コンペアマ ・コンペアマ ッチ/イン フットキャ フットキャ フットキャ フォトキャ フォト B0 プチャ B1 プチャ B2 プチャ B3 プチャ B4・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ										
ッチ/イン     プットキャ     プットキャ     プットキャ     プットキャ     プチャ A4     ・コンペアマ     ・コンペアマ     ・コンペアマ     ・コンペアマ     ・コンペアマ     ・コンペアマ     ・コンペアマ     ・ッチ/イン     ッチ/イン     プットキャ     プットキャ     プットキャ     プットキャ     プチャ B4     ・オーバ     ・カーバ	割り込み要因									
プットキャ プチャ A0 プチャ A1 プットキャ プチャ A2 プチャ A3 プチャ A4 ・コンペアマ ・コンペアマ ・コンペアマ ・コンペアマ ッチ / イン ッチ / イン ッチ / イン ッチ / イン プットキャ プチャ B0 プチャ B1 プチャ B2 プチャ B3 プチャ B4 ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ										
プチャ A0     プチャ A1     プチャ A2     プチャ A3     プチャ A4       ・コンペアマ     ・コンペアマ     ・コンペアマ     ・コンペアマ     ・コンペアマ       ッチ / イン       プットキャ     プットキャ     プットキャ     プットキャ     プチャ B2     プチャ B3     プチャ B4       ・オーバ     ・オーバ     ・オーバ     ・オーバ     ・オーバ     ・オーバ     ・オーバ										
・コンペアマ ・コンペアマ ・コンペアマ ・コンペアマ ッチ / イン フットキャ ファトキャ ファト B0 プチャ B1 プチャ B2 プチャ B3 プチャ B4・オーバ ・オーバ ・オーバ ・オーバ ・オーバ ・オーバ										
ッチ/イン     ッチ/イン     ッチ/イン     ッチ/イン     ッチ/イン     ッチ/イン       プットキャ     プットキャ     プットキャ     プットキャ     プットキャ       プチャ B0     プチャ B1     プチャ B2     プチャ B3     プチャ B4       ・オーバ     ・オーバ     ・オーバ     ・オーバ     ・オーバ										
プットキャ プットキャ プットキャ プットキャ プットキャ プットキャ プチャ B1 プチャ B2 プチャ B3 プチャ B4・オーバ ・オーバ ・オーバ ・オーバ ・オーバ										
プチャ B0										
・オーバ・オーバ・オーバ・オーバ・オーバ										
		・オーバ	・オーバ	・オーバ	・オーバ	・オーバ				
		フロー	フロー	フロー	フロー	フロー				

## 【記号説明】

:可能

- : 不可

## 10.1.2 ブロック図

## (1) ITU のブロック図(全体図)

ITU のブロック図 (全体図)を図 10.1 に示します。




図 10.1 ITU のブロック図(全体図)

## (2) チャネル 0、1 のブロック図

ITU のチャネル 0、1 は同一の機能をもっています。チャネル 0、1 のブロック図を図 10.2 に示します。




図 10.2 チャネル 0、1 のブロック図 (チャネル 0 の場合)

## (3) チャネル2のブロック図

チャネル2のブロック図を図10.3に示します。チャネル2は0出力、1出力のみ可能です。




図 10.3 チャネル 2 のブロック図

## (4) チャネル3、4のブロック図

チャネル3のブロック図を図10.4、チャネル4のブロック図を図10.5に示します。




図 10.4 チャネル 3 のブロック図




図 10.5 チャネル 4 のブロック図

# 10.1.3 端子構成

ITU の端子構成を表 10.2 に示します。

表 10.2 端子構成

チャネル	名 称	略 称		機能
共通	<u>ロック入力 A</u>	TCLKA	入力	外部クロック A 入力端子
六世	DISTAN	TOLKA	X	
		TOLKE	入力	(位相計数モード時 A 相入力端子) 外部クロック B 入力端子
	0 U 9 0 V J B	TCLKB	人刀	
	5- 5>+0	<b>TOLICO</b>	\	(位相計数モード時 B 相入力端子)
	クロック入力 C	TCLKC	入力	外部クロックC入力端子
	クロック入力 D	TCLKD	入力	外部クロック D 入力端子
0	インプットキャプチャ / アウト プットコンペア A0	TIOCA0	入出力	GRA0 アウトプットコンペア出力 / GRA0 イン プットキャプチャ入力 / PWM 出力端子(PWM モード時)
	インプットキャプチャ / アウト プットコンペア B0	TIOCB0	入出力	GRB0 アウトプットコンペア出力 / GRB0 イン プットキャプチャ入力端子
1	インプットキャプチャ / アウト プットコンペア A1	TIOCA1	入出力	GRA1 アウトプットコンペア出力 / GRA1 イン プットキャプチャ入力 / PWM 出力端子(PWM モード時)
	インプットキャプチャ / アウト プットコンペア B1	TIOCB1	入出力	GRB1 アウトプットコンペア出力 / GRB1 イン プットキャプチャ入力端子
2	インプットキャプチャ / アウト プットコンペア A2	TIOCA2	入出力	GRA2 アウトプットコンペア出力 / GRA2 イン プットキャプチャ入力 / PWM 出力端子(PWM モード時)
	インプットキャプチャ / アウト プットコンペア B2	TIOCB2	入出力	GRB2 アウトプットコンペア出力 / GRB2 イン プットキャプチャ入力端子
3	インプットキャプチャ / アウト プットコンペア A3	TIOCA3	入出力	GRA3 アウトプットコンペア出力 / GRA3 インプットキャプチャ入力 / PWM 出力端子(PWMモード / 月セット同期 PWMモード時)
	インプットキャプチャ / アウト プットコンペア B3	TIOCB3	入出力	GRB3 アウトプットコンペア出力 / GRB3 イン プットキャプチャ入力 / PWM 出力端子(相補 PWM モード / リセット同期 PWM モード時)
4	インプットキャプチャ / アウト プットコンペア A4	TIOCA4	入出力	GRA4 アウトプットコンペア出力 / GRA4 イン プットキャプチャ入力 / PWM 出力端子(PWM モード / 相補 PWM モード / リセット同期 PWM モード時)
	インプットキャプチャ / アウト プットコンペア B4	TIOCB4	入出力	GRB4 アウトプットコンペア出力 / GRB4 イン プットキャプチャ入力 / PWM 出力端子(相補 PWM モード / リセット同期 PWM モード時)
	アウトプットコンペア XA4	TOCXA4	出力	PWM 出力端子 ( 相補 PWM モード / リセット同期 PWM モード時 )
	アウトプットコンペア XB4	TOCXB4	出力	PWM 出力端子 ( 相補 PWM モード / リセット同期 PWM モード時 )

# 10.1.4 レジスタ構成

ITU のレジスタ構成を表 10.3 に示します。

表 10.3 レジスタ構成

チャネル	アドレス*1	名 称	略称	R/W	初期値
共通	H'FF60	タイマスタートレジスタ	TSTR	R/W	H'E0
	H'FF61	タイマシンクロレジスタ	TSNC	R/W	H'E0
	H'FF62	タイマモードレジスタ	TMDR	R/W	H'80
	H'FF63	タイマファンクションコントロールレジスタ	TFCR	R/W	H'C0
	H'FF90	タイマアウトプットマスタイネーブルレジスタ	TOER	R/W	H'FF
	H'FF91	タイマアウトプットコントロールレジスタ	TOCR	R/W	H'FF
0	H'FF64	タイマコントロールレジスタ 0	TCR0	R/W	H'80
	H'FF65	タイマ I/O コントロールレジスタ 0	TIOR0	R/W	H'88
	H'FF66	タイマインタラプトイネーブルレジスタ 0	TIER0	R/W	H'F8
	H'FF67	タイマステータスレジスタ 0	TSR0	R/(W)*2	H'F8
	H'FF68	タイマカウンタ 0H	TCNT0H	R/W	H'00
	H'FF69	タイマカウンタ 0L	TCNT0L	R/W	H'00
	H'FF6A	ジェネラルレジスタ A0H	GRA0H	R/W	H'FF
	H'FF6B	ジェネラルレジスタ AOL	GRA0L	R/W	H'FF
	H'FF6C	ジェネラルレジスタ B0H	GRB0H	R/W	H'FF
	H'FF6D	ジェネラルレジスタ BOL	GRB0L	R/W	H'FF
1	H'FF6E	タイマコントロールレジスタ 1	TCR1	R/W	H'80
	H'FF6F	タイマ I/O コントロールレジスタ 1	TIOR1	R/W	H'88
	H'FF70	タイマインタラプトイネーブルレジスタ 1	TIER1	R/W	H'F8
	H'FF71	タイマステータスレジスタ 1	TSR1	R/(W)*2	H'F8
	H'FF72	タイマカウンタ 1H	TCNT1H	R/W	H'00
	H'FF73	タイマカウンタ 1L	TCNT1L	R/W	H'00
	H'FF74	ジェネラルレジスタ A1H	GRA1H	R/W	H'FF
	H'FF75	ジェネラルレジスタ A1L	GRA1L	R/W	H'FF
	H'FF76	ジェネラルレジスタ B1H	GRB1H	R/W	H'FF
	H'FF77	ジェネラルレジスタ B1L	GRB1L	R/W	H'FF
2	H'FF78	タイマコントロールレジスタ 2	TCR2	R/W	H'80
	H'FF79	タイマ I/O コントロールレジスタ 2	TIOR2	R/W	H'88
	H'FF7A	タイマインタラプトイネーブルレジスタ 2	TIER2	R/W	H'F8
	H'FF7B	タイマステータスレジスタ 2	TSR2	R/(W)*2	H'F8
	H'FF7C	タイマカウンタ 2H	TCNT2H	R/W	H'00
	H'FF7D	タイマカウンタ 2L	TCNT2L	R/W	H'00
	H'FF7E	ジェネラルレジスタ A2H	GRA2H	R/W	H'FF
	H'FF7F	ジェネラルレジスタ A2L	GRA2L	R/W	H'FF
	H'FF80	ジェネラルレジスタ B2H	GRB2H	R/W	H'FF
	H'FF81	ジェネラルレジスタ B2L	GRB2L	R/W	H'FF

チャネル	アドレス*1	名 称	略称	R/W	初期值
3	H'FF82	タイマコントロールレジスタ 3	TCR3	R/W	H'80
	H'FF83	タイマ I/O コントロールレジスタ 3	TIOR3	R/W	H'88
	H'FF84	タイマインタラプトイネーブルレジスタ 3	TIER3	R/W	H'F8
	H'FF85	タイマステータスレジスタ 3	TSR3	R/(W)*2	H'F8
	H'FF86	タイマカウンタ 3H	TCNT3H	R/W	H'00
	H'FF87	タイマカウンタ 3L	TCNT3L	R/W	H'00
	H'FF88	ジェネラルレジスタ A3H	GRA3H	R/W	H'FF
	H'FF89	ジェネラルレジスタ A3L	GRA3L	R/W	H'FF
	H'FF8A	ジェネラルレジスタ B3H	GRB3H	R/W	H'FF
	H'FF8B	ジェネラルレジスタ B3L	GRB3L	R/W	H'FF
	H'FF8C	バッファレジスタ A3H	BRA3H	R/W	H'FF
	H'FF8D	バッファレジスタ A3L	BRA3L	R/W	H'FF
	H'FF8E	バッファレジスタ B3H	BRB3H	R/W	H'FF
	H'FF8F	バッファレジスタ B3L	BRB3L	R/W	H'FF
4	H'FF92	タイマコントロールレジスタ 4	TCR4	R/W	H'80
	H'FF93	タイマ I/O コントロールレジスタ 4	TIOR4	R/W	H'88
	H'FF94	タイマインタラプトイネーブルレジスタ 4	TIER4	R/W	H'F8
	H'FF95	タイマステータスレジスタ 4	TSR4	R/(W)*2	H'F8
	H'FF96	タイマカウンタ 4H	TCNT4H	R/W	H'00
	H'FF97	タイマカウンタ 4L	TCNT4L	R/W	H'00
	H'FF98	ジェネラルレジスタ A4H	GRA4H	R/W	H'FF
	H'FF99	ジェネラルレジスタ A4L	GRA4L	R/W	H'FF
	H'FF9A	ジェネラルレジスタ B4H	GRB4H	R/W	H'FF
	H'FF9B	ジェネラルレジスタ B4L	GRB4L	R/W	H'FF
	H'FF9C	バッファレジスタ A4H	BRA4H	R/W	H'FF
	H'FF9D	バッファレジスタ A4L	BRA4L	R/W	H'FF
	H'FF9E	バッファレジスタ B4H	BRB4H	R/W	H'FF
	H'FF9F	バッファレジスタ B4L	BRB4L	R/W	H'FF

<sup>【</sup>注】 \*1 アドレスの下位 16 ビットを示しています。

<sup>\*2</sup> フラグをクリアするための0ライトのみ可能です。

# 10.2 各レジスタの説明

## 10.2.1 タイマスタートレジスタ (TSTR)

TSTR は 8 ビットのリード / ライト可能なレジスタで、チャネル  $0 \sim 4$  の TCNT の動作 / 停止を選択します。



TSTR はリセット、またはスタンバイモード時に、H'EO にイニシャライズされます。

ビット7~5: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット4:カウンタスタート4(STR4)

タイマカウンタ4(TCNT4)の動作/停止を選択します。

ビット4	説明
STR4	
0	TCNT4 のカウント動作は停止 (初期値)
1	TCNT4 はカウント動作

ビット3:カウンタスタート3(STR3)

タイマカウンタ3(TCNT3)の動作/停止を選択します。

ビット3	説明	
STR3		
0	TCNT3 のカウント動作は停止	(初期値)
1	TCNT3 はカウント動作	

ビット2:カウンタスタート2(STR2)

タイマカウンタ 2 (TCNT2) の動作 / 停止を選択します。

ビット2	説明	
STR2		
0	TCNT2 のカウント動作は停止 ( 初	刀期値)
1	TCNT2 はカウント動作	

ビット1:カウンタスタート1(STR1)

タイマカウンタ 1 (TCNT1) の動作 / 停止を選択します。

ビット1	説明	
STR1		
0	TCNT1 のカウント動作は停止	(初期値)
1	TCNT1 はカウント動作	


ビット 0: カウンタスタート 0 (STR0)

タイマカウンタ 0 (TCNT0) の動作 / 停止を選択します。

ビット0	説明	
STR0		
0	TCNT0 のカウント動作は停止	(初期値)
1	TCNT0 はカウント動作	

## 10.2.2 タイマシンクロレジスタ(TSNC)

TSNC は 8 ビットのリード / ライト可能なレジスタで、チャネル 0~4 の独立動作 / 同期動作を選択します。対応するビットを 1 にセットしたチャネルが同期動作を行います。



TSNC はリセット、またはスタンバイモード時に、H'E0 にイニシャライズされます。

ビット7~5: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット4:タイマ同期4(SYNC4)

チャネル4の独立動作/同期動作を選択します。

ビット4	説明
SYNC4	
	チャネル 4 のタイマカウンタ(TCNT4)は独立動作(TCNT4 のプリセット / クリアは他チャネルと無関係) (初期値)
	チャネル 4 は同期動作 TCNT4 の同期プリセット / 同期クリアが可能

## ビット3:タイマ同期3(SYNC3)

チャネル3の独立動作/同期動作を選択します。

ビット3	説明
SYNC3	
	チャネル 3 のタイマカウンタ(TCNT3)は独立動作(TCNT3 のプリセット / クリアは他チャネルと無関係) (初期値)
1	チャネル3は同期動作
1	

## ビット2:タイマ同期2(SYNC2)

チャネル2の独立動作/同期動作を選択します。

ビット2	説明
SYNC2	
0	チャネル 2 のタイマカウンタ(TCNT2)は独立動作(TCNT2 のプリセット / クリアは他チ
	ヤネルと無関係) (初期値)
1	チャネル 2 は同期動作
	TCNT2 の同期プリセット / 同期クリアが可能

## ビット1:タイマ同期1(SYNC1)

チャネル1の独立動作/同期動作を選択します。

ビット1	説明
SYNC1	
0	チャネル 1 のタイマカウンタ(TCNT1)は独立動作(TCNT1 のプリセット / クリアは他チ
	マネルと無関係) (初期値)
1	チャネル 1 は同期動作
	TCNT1 の同期プリセット / 同期クリアが可能


## ビット 0: タイマ同期 0 (SYNC0)

チャネル0の独立動作/同期動作を選択します。

ビット0	説明
SYNC0	
0	チャネル 0 のタイマカウンタ(TCNT0)は独立動作(TCNT0 のプリセット / クリアは他チ
	ャネルと無関係) (初期値)
1	チャネル 0 は同期動作
	TCNT0 の同期プリセット / 同期クリアが可能

## 10.2.3 タイマモードレジスタ (TMDR)

TMDR は 8 ビットのリード / ライト可能なレジスタで、チャネル  $0 \sim 4$  の PWM モードの設定、チャネル 2 の位相計数モードの設定およびオーバフローフラグ (OVF)のセット条件の設定を行います。



TMDR はリセット、またはスタンバイモード時に、H'80 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 6: 位相計数モード (MDF)

チャネル2を通常動作させるか、位相計数モードで動作させるかを選択します。

ビット6	説明	
MDF		
0	チャネル 2 は通常動作	(初期値)
1	チャネル2は位相計数モード	

MDF ビットを 1 にセットして位相計数モードにすると、TCNT2 はアップ / ダウンカウンタ、TCLKA、TCLKB 端子がカウントクロック入力端子となります。 TCNT2 は TCLKA、TCLKB 端子の立ち上がり ( ) / 立ち下がり ( ) の両エッジでカウントされ、カウントアップ / ダウン方向は次のようになります。

カウント方向	カウントダウン			カウントアップ				
TCLKA 端子		High		Low		Low		High
TCLKB 端子	Low		High		High		Low	

位相計数モードでは、TCR2のCKEG1、CKEG0ビットによる外部クロックエッジの選択、およびTPSC2~TPSC0ビットによるカウンタクロックの選択は無効となり、上記の位相計数モードの動作が

#### 優先されます。

ただし、TCR2 の CCLR1、CCLR0 ビットによるカウンタクリア条件の設定、TIOR2、TIER2、TSR2 のコンペアマッチ / インプットキャプチャ機能と割り込みの設定は位相計数モードでも有効です。

#### ビット5:フラグディレクション(FDIR)

TSR2 の OVF フラグのセット条件を設定します。本ビットの設定は、チャネル 2 がいずれのモードで動作していても有効となります。

ビット5	説明
FDIR	
0	TSR2 の OVF フラグは、TCNT2 がオーバフローまたはアンダフローしたときに 1 にセット (初期値)
1	TSR2 の OVF フラグは、TCNT2 がオーバフローしたときに 1 にセット

#### ビット4: PWM モード4(PWM4)

チャネル4を通常動作させるか、PWM モードで動作させるかを選択します。

ビット4	説明	
PWM4		
0	チャネル 4 は通常動作	(初期値)
1	チャネル 4 は PWM モード	

PWM4 を 1 にセットして PWM モードにすると、TIOCA4 端子は PWM 出力端子となり、GRA4 のコンペアマッチで 1 出力、GRB4 のコンペアマッチで 0 出力となります。

TFCR の CMD1、CMD0 ビットにより相補 PWM モードまたはリセット同期 PWM モードが設定されているとき、本ビットの設定は無効となり、CMD1、CMD0 ビットの設定が優先されます。

#### ビット3: PWM モード3(PWM3)

チャネル3を通常動作させるか、PWMモードで動作させるかを選択します。

ビット3	説明
PWM3	
0	チャネル3は通常動作 (初期値)
1	チャネル3は PWM モード

PWM3 を 1 にセットして PWM モードにすると、TIOCA3 端子は PWM 出力端子となり、GRA3 のコンペアマッチで 1 出力、GRB3 のコンペアマッチで 0 出力となります。

TFCR の CMD1、CMD0 ビットにより相補 PWM モードまたはリセット同期 PWM モードが設定されているとき、本ビットの設定は無効となり、CMD1、CMD0 ビットの設定が優先されます。

## ビット2: PWM モード2(PWM2)

チャネル2を通常動作させるか、PWMモードで動作させるかを選択します。

ビット2	説明	
PWM2		
0	チャネル 2 は通常動作	(初期値)
1	チャネル 2 は PWM モード	

PWM2 を 1 にセットして PWM モードにすると、TIOCA2 端子は PWM 出力端子となり、GRA2 のコンペアマッチで 1 出力、GRB2 のコンペアマッチで 0 出力となります。

#### ビット1: PWM モード1(PWM1)

チャネル1を通常動作させるか、PWM モードで動作させるかを選択します。

ビット1	説明	
PWM1		
0	チャネル 1 は通常動作	(初期値)
1	チャネル 1 は PWM モード	

PWM1 を 1 にセットして PWM モードに設定すると、TIOCA1 端子は PWM 出力端子となり、GRA1 のコンペアマッチで 1 出力、GRB1 のコンペアマッチで 0 出力となります。

## ビット0: PWM モード0(PWM0)

チャネル0を通常動作させるか、PWMモードで動作させるかを選択します。

ビット0	説 明	
PWM0		
0	チャネル 0 は通常動作	(初期値)
1	チャネル 0 は PWM モード	

PWM0 を 1 にセットして PWM モードに設定すると、TIOCA0 端子は PWM 出力端子となり、GRA0 のコンペアマッチで 1 出力、GRB0 のコンペアマッチで 0 出力となります。

## 10.2.4 タイマファンクションコントロールレジスタ (TFCR)

TFCR は8ビットのリード/ライト可能なレジスタで、チャネル3、4の相補PWMモード/リセット同期PWMモードの設定、およびバッファ動作の設定を行います。



TFCR はリセット、またはスタンバイモード時に、H'C0 にイニシャライズされます。

ビット7、6: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 5、4: コンビネーションモード 1、0 (CMD1、CMD0)

チャネル 3、4 を通常動作させるか、相補 PWM モードまたはリセット同期 PWM モードで動作させるかを選択します。

ビット5	ビット4	説明	
CMD1	CMD0		
0	0	チャネル 3、4 は通常動作	(初期値)
	1		
1	0	チャネル 3、4 を組み合わせ、相補 PWM モードで動作	
	1	チャネル 3、4 を組み合わせ、リセット同期 PWM モードで動作	

相補 PWM モード、およびリセット同期 PWM モードの設定は、使用する TCNT を停止させた状態で行ってください。

本ビットにより、相補 PWM モードまたはリセット同期 PWM モードに設定した場合、TMDR の PWM4、PWM3 ビットによる PWM モードの設定より優先されます。なお、相補 PWM モード、リセット同期 PWM モードの設定と TSNC の SYNC4、SYNC3 ビットによる同期動作の設定は同時に有効となりますが、相補 PWM モードを設定したときは、チャネル 3 とチャネル 4 を同期動作に設定 TSNC

の SYNC4 ビットと SYNC3 ビットをともに 1 にセット) しないでください。

## ビット3:バッファ動作 B4(BFB4)

チャネル 4 の GRB4 を通常動作とするか、GRB4 と BRB4 を組み合わせてバッファ動作とするかを設定します。

ビット3	説明	
BFB4		
0	GRB4 は通常動作	(初期値)
1	GRB4 と BRB4 はバッファ動作	

## ビット2:バッファ動作 A4(BFA4)

チャネル 4 の GRA4 を通常動作とするか、GRA4 と BRA4 を組み合わせてバッファ動作とするかを設定します。

ビット2	説明	
BFA4		
0	GRA4 は通常動作	(初期値)
1	GRA4 と BRA4 はバッファ動作	

## ビット1: バッファ動作 B3 (BFB3)

チャネル 3 の GRB3 を通常動作とするか、GRB3 と BRB3 を組み合わせてバッファ動作とするかを設定します。

ビット1	説明	
BFB3		
0	GRB3 は通常動作	(初期値)
1	GRB3 と BRB3 はバッファ動作	


#### ビット 0: バッファ動作 A3 (BFA3)

チャネル3の GRA3 を通常動作とするか、GRA3と BRA3 を組み合わせてバッファ動作とするかを設定します。

ビット 0	説 明	
BFA3		
0	GRA3 は通常動作 (初期値)	
1	GRA3 と BRA3 はバッファ動作	

## 10.2.5 タイマアウトプットマスタイネーブルレジスタ (TOER)

TOER は、8 ビットのリード / ライト可能なレジスタで、チャネル 3、4 の出力設定を許可 / 禁止します。



TOER はリセット、またはスタンバイモード時に H'FF にイニシャライズされます。

ビット7、6: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット5:マスタイネーブル TOCXB4(EXB4)

TOCXB,端子の ITU 出力を許可 / 禁止します。

ビット5	説 明
EXB4	
	TFCR の設定にかかわらず TOCXB₄端子の出力は禁止( TOCXB₄端子は入出力ポートとして動作 )
	XTGD=0の状態で、チャネル 1 のインプットキャプチャ A が発生したとき 0 にクリア
1	TFCR の設定に従い TOCXB <sub>4</sub> 端子の出力は許可 (初期値)

ビット4:マスタイネーブル TOCXA4(EXA4)

TOCXA4端子のITU出力を許可/禁止します。

ビット4	説明
EXA4	
0	TFCR の設定にかかわらず TOCXA₄端子の出力は禁止( TOCXA₄端子は入出力ポートとして動作)
	XTGD=0の状態で、チャネル1のインプットキャプチャAが発生したとき0にクリア
1	TFCR の設定に従い TOCXA <sub>4</sub> 端子の出力は許可 (初期値)

ビット3:マスタイネーブル TIOCB3(EB3)

TIOCB、端子の ITU 出力を許可 / 禁止します。

ビット3	説明
EB3	
0	TIOR3、TFCR の設定にかかわらず TIOCB。端子の出力は禁止(TIOCB。端子は出力ポートとして動作)
	XTGD=0の状態で、チャネル1のインプットキャプチャAが発生したとき0にクリア
1	TIOR3、TFCR の設定に従い TIOCB。端子の出力は許可 (初期値)

## ビット2:マスタイネーブル TIOCB4(EB4)

TIOCB<sub>4</sub>端子の ITU 出力を許可 / 禁止します。

ビット2	説明
EB4	
0	TIOR4、TFCR の設定にかかわらず $TIOCB_4$ 端子の出力は禁止 $(TIOCB_4$ 端子は入出力ポートとして動作)
	XTGD=0の状態で、チャネル1のインプットキャプチャAが発生したとき0にクリア
1	TIOR4、TFCR の設定に従い TIOCB <sub>4</sub> 端子の出力は許可 (初期値)

## ビット1:マスタイネーブル TIOCA4(EA4)

TIOCA<sub>4</sub>端子の ITU 出力を許可 / 禁止します。

ビット1	説明	
EA4		
0	TIOR4、TMDR、TFCR の設定にかかわらず TIOCA <sub>4</sub> 端子の出力は禁止	
	(TIOCA <sub>4</sub> 端子は入出力ポートとして動作)	
	XTGD=0 の状態で、チャネル 1 のインプットキャプチャ A が発生したとき 0 にクリア	
1	TIOR4、TMDR、TFCRの設定に従いTIOCA <sub>4</sub> 端子の出力は許可 (初期値)	


## ビット 0: マスタイネーブル TIOCA3 (EA3)

 $TIOCA_3$ 端子の ITU 出力を許可 / 禁止します。

ビット0	説明
EA3	
0	TIOR3、TMDR、TFCR の設定にかかわらず TIOCA₃端子の出力は禁止
	(TIOCA <sub>3</sub> 端子は入出力ポートとして動作)
	XTGD=0の状態で、チャネル1のインプットキャプチャ A が発生したとき 0 にクリア
1	TIOR3、TMDR、TFCR の設定に従い TIOCA。端子の出力は許可 (初期値)

## 10.2.6 タイマアウトプットコントロールレジスタ (TOCR)

TOCR は、8 ビットのリード / ライト可能なレジスタで、相補 PWM モード / リセット同期 PWM モード出力の外部トリガによる禁止または出力レベル反転を行います。



XTGD、OLS4 および OLS3 ビットの設定は、リセット同期 PWM モードまたは相補 PWM モードを設定しているときのみ有効となります。他の出力状態では、これらのビットの設定は無効です。
TOCR はリセット、またはスタンバイモード時に H'FF にイニシャライズされます。

ビット7~5: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット4:外部トリガディスエーブル(XTGD)

リセット同期 PWM モード / 相補 PWM モード時の ITU 出力の外部トリガによる禁止を設定します。

ビット4	説明
XTGD	
	リセット同期 PWM モード / 相補 PWM モード時、チャネル 1 のインプットキャプチャ A 信号を外部トリガとして使用 外部トリガの発生時、TOER のビット 5~0 が 0 にクリアされ、ITU 出力は禁止
1	外部トリガを禁止 (初期値)

ビット3、2:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット1:出力レベルセレクト4(OLS4)

リセット同期 PWM モード / 相補 PWM モード出力のレベルを選択します。

ビット1	説 明	
OLS4		
0	TIOCA <sub>3</sub> 、TIOCA <sub>4</sub> 、TIOCB <sub>4</sub> は反転出力	
1	TIOCA <sub>3</sub> 、TIOCA <sub>4</sub> 、TIOCB <sub>4</sub> は直接出力 (初期値)	,

ビット 0: 出力レベルセレクト 3(OLS3)

リセット同期 PWM モード / 相補 PWM モード出力のレベルを選択します。

ビット0	説 明	
OLS3		
0	TIOCB <sub>3</sub> 、TOCXA <sub>4</sub> 、TOCXB <sub>4</sub> は反転出力	
1	TIOCB <sub>3</sub> 、TOCXA <sub>4</sub> 、TOCXB <sub>4</sub> は直接出力	(初期値)

## 10.2.7 タイマカウンタ(TCNT)

TCNT は 16 ビットのカウンタです。ITU には、各チャネル 1 本、計 5 本の TCNT があります。

チャネル	略 称	機能
0	TCNT0	アップカウンタ
1	TCNT1	
2	TCNT2	位相計数モード:アップ / ダウンカウンタ
		上記以外 : アップカウンタ
3	TCNT3	相補 PWM モード:アップ / ダウンカウンタ
4	TCNT4	上記以外 : アップカウンタ

TCNT は 16 ビットのリード / ライト可能なレジスタで、入力したクロックによりカウント動作を行います。入力するクロックは、TCR の TPSC2 ~ TPSC0 ビットにより選択します。

TCNT0、TCNT1 はアップカウント動作を行います。TCNT2 は位相計数モード時、また TCNT3、TCNT4 は相補 PWM モード時、アップ / ダウンカウント動作を行い、それ以外の場合はアップカウント動作します。

TCNT は、対応する GRA、GRB とのコンペアマッチ、または GRA、GRB へのインプットキャプチャにより H'0000 にクリアすることができます(カウンタクリア機能)。

TCNT がオーバフロー (H'FFFF H'0000) すると、対応するチャネルの TSR の OVF フラグが 1 にセットされます。

TCNT がアンダフロー (H'0000 H'FFFF) すると、対応するチャネルの TSR の OVF フラグが 1 にセットされます。

TCNT は CPU と内部 16 ビットバスで接続されており、ワード / バイト単位のリード / ライトが可能です。

TCNT はリセット、またはスタンバイモード時に H'0000 にイニシャライズされます。

## 10.2.8 ジェネラルレジスタ A、B ( GRA、GRB )

GR は、16 ビットのレジスタです。ITU には、各チャネル 2 本、計 10 本のジェネラルレジスタがあります。

チャネル	略 称	機能
0	GRA0、GRB0	アウトプットコンペア / インプットキャプチャ兼用レジスタ
1	GRA1、GRB1	
2	GRA2、GRB2	
3	GRA3、GRB3	アウトプットコンペア / インプットキャプチャ兼用レジスタ。
4	GRA4、GRB4	バッファレジスタ(BRA、BRB)と組み合わせることにより、バッファ動作設定可能

 ビット:
 15
 14
 13
 12
 11
 10
 9
 8
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1

 $\mathsf{R/W} \quad : \qquad \mathsf{R/W} \ \mathsf{R/W}$ 

GR は 16 ビットのリード / ライト可能なレジスタで、アウトプットコンペアレジスタとインプットキャプチャレジスタの両方の機能をもっています。機能の切り換えは、TIOR により行います。

アウトプットコンペアレジスタとして使用しているときは、GRA/GRB の値と TCNT の値は常に比較されています。両者の値が一致(コンペアマッチ)すると、TSR の IMFA/IMFB フラグが 1 にセットされます。TIOR によりコンペアマッチ出力を設定することができます。

インプットキャプチャレジスタとして使用しているときは、外部からのインプットキャプチャ信号を検出して、TCNT の値を格納します。このとき対応する TSR の IMFA / IMFB フラグが 1 にセットされます。インプットキャプチャ信号の検出エッジは TIOR により行います。

PWM モード、相補 PWM モード、またはリセット同期 PWM モードに設定されている場合には、TIOR の設定は無視されます。

GR は CPU と内部 16 ビットバスで接続されており、ワード / バイト単位のリード / ライトが可能です

GR はリセット、またはスタンバイモード時にアウトプットコンペアレジスタ(端子出力なし)に 設定され、H'FFFF にイニシャライズされます。

## 10.2.9 バッファレジスタ A、B (BRA、BRB)

BR は、16 ビットのレジスタです。ITU には、チャネル 3、4 に各 2 本、計 4 本のバッファレジスタがあります。

チャネル	略称	機能
3	BRA3、BRB3	バッファ動作時に使用  ● 対応する GRA、GRB がアウトプットコンペアレジスタのと きアウトブットコンペアバッファレジスタとして機能し、コ ンペアマッチにより BRA、BRB の値を GRA、GRB に自動転 送可能
4	BRA4、BRB4	<ul> <li>対応する GRA、GRB がインプットキャプチャレジスタのときインプットキャプチャバッファレジスタとして機能し、インプットキャプチャ時それまで格納されていた GRA、GRBの値を BRA、BRB に自動転送可能</li> </ul>

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1															

 $\mathsf{R/W} \quad : \quad \mathsf{R/W} \; \mathsf{R/W}$ 

BR は、16 ビットのリード / ライト可能なレジスタで、バッファ動作設定時に使用されます。バッファ動作の設定は TFCR の BFB4、BFA4、BFB3、および BFA3 ビットにより独立に行うことができます。

BR は GR と対になって機能し、GR がアウトプットコンペアレジスタに設定されているときはアウトプットコンペアバッファレジスタとして、また GR がインプットキャプチャレジスタとして設定されているときはインプットキャプチャバッファレジスタとして機能します。


BR は CPU と内部 16 ビットバスで接続されており、ワード / バイト単位のリード / ライトが可能です。

BR は、リセット、またはスタンバイモード時に H'FFFF にイニシャライズされます。

## 10.2.10 タイマコントロールレジスタ(TCR)

TCR は8ビットのレジスタです。ITUには、各チャネル1本、計5本のTCRがあります。

チャネル	略称	機能
0	TCR0	TCR は TCNT の制御を行います。
1	TCR1	各チャネルの TCR は同一の機能をもっています。チャネル 2 を位相
2	TCR2	計数モードに設定したとき、TCR2 の CKEG1、CKEG0 ビットおよび
3	TCR3	TPSC2~TPSC0 ビットの設定は無効となります。
4	TCR4	



TCR は8ビットのリード/ライト可能なレジスタで、TCNTのカウンタクロックの選択、外部クロック選択時のエッジの選択、およびカウンタクリア要因の選択を行います。

TCR はリセット、またはスタンバイモード時に、H'80 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 6、5: カウンタクリア 1、0 (CCLR1、CCLR0)

TCNT のカウンタクリア要因を選択します。

ビット6	ビット5	説 明
CCLR1	CCLR0	
0	0	TCNT のクリア禁止 (初期値)
	1	GRA のコンペアマッチ / インプットキャプチャ*¹で TCNT をクリア
1	0	GRB のコンペアマッチ / インプットキャプチャ*¹で TCNT をクリア
		同期クリア。同期動作* <sup>2</sup> をしている他のタイマのカウンタクリアに同期して TCNT をクリア

【注】 \*1 GR がアウトプットコンペアレジスタとして機能しているとき、コンペアマッチにより、クリアされます。GR がインプットキャプチャレジスタとして機能しているとき、インプットキャプチャによりクリアされます。

\*2 同期動作の設定は TSNC により行います。

ビット 4、3: クロックエッジ 1、0 (CKEG1、CKEG0)

外部クロック選択時に、外部クロックの入力エッジを選択します。

ビット4	ビット3	説明	
CKEG1	CKEG0		
0	0	立ち上がりエッジでカウント	(初期値)
	1	立ち下がりエッジでカウント	
1	-	立ち上がり / 立ち下がりの両エッジでカウント	

チャネル2が位相計数モードに設定されているとき、TCR2の CKEG1、CKEG0 ビットの設定は無効になり、位相計数モードの動作が優先されます。

ビット2~0: タイマプリスケーラ2~0(TPSC2~TPSC0)

TCNT のカウントクロックを選択します。

ビット2	ビット1	ビット0	説明
TPSC2	TPSC1	TPSC0	
0	0	0	内部クロック: でカウント (初期値)
		1	内部クロック: /2 でカウント
	1	0	内部クロック: /4 でカウント
		1	内部クロック: /8でカウント
1	0	0	外部クロック A:TCLKA 端子入力でカウント
		1	外部クロック B:TCLKB 端子入力でカウント
	1	0	外部クロック C:TCLKC 端子入力でカウント
		1	外部クロック D:TCLKD 端子入力でカウント


TPSC2 ビットを 0 にクリアして内部クロックを選択した場合、クロックの立ち下がりエッジでカウントされます。また、TPSC2 ビットを 1 にセットして外部クロックを選択した場合、カウントエッジは CKEG1、CKEG0 ビットの設定に従います。

チャネル 2 が位相計数モードに設定されているとき (TMDR の MDF ビット = 1 )、TCR2 の TPSC2 ~ TPSC0 ビットの設定は無効となり、位相計数モードの動作が優先されます。

## 10.2.11 タイマ I/O コントロールレジスタ (TIOR)

TIOR は8ビットのレジスタです。ITUには、各チャネル1本、計5本のTIORがあります。

チャネル	略称	機能
0	TIOR0	TIOR は GR の制御を行います。
1	TIOR1	PWM モード時、一部機能が異なります。
2	TIOR2	チャネル 3、4 を相補 PWM モード / リセット同期 PWM モードに設定
3	TIOR3	したとき、TIOR3、TIOR4 の設定は無効となります。
4	TIOR4	



TIOR は8ビットのリード/ライト可能なレジスタで、GRA、GRBをアウトプットコンペアレジスタとして使用するか、インプットキャプチャレジスタとして使用するかを選択します。またTIOCA、TIOCB 端子の機能を選択します。アウトプットコンペアレジスタを選択した場合は出力設定を選択し、インプットキャプチャレジスタを選択した場合はインプットキャプチャ信号の入力エッジを選択します。

TIOR はリセット、またはスタンバイモード時に、H'88 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット6~4: I/O コントロール B2~0 (IOB2~IOB0)

GRB の機能を選択します。

ビット6	ビット5	ビット4		説明
IOB2	IOB1	IOB0		
0	0	0	GRB はアウトプッ	コンペアマッチによる端子出力禁止(初期値)
		1	トコンペア	GRB のコンペアマッチで 0 出力*¹
	1	0	レジスタ	GRB のコンペアマッチで 1 出力* <sup>1</sup>
		1		GRB のコンペアマッチでトグル出力
				(チャネル 2 のみ 1 出力 ) * <sup>1、*2</sup>
1	0	0	GRB はインプット	立ち上がりエッジで GRB ヘインプットキャプチャ
		1	キャプチャレジス	立ち下がりエッジで GRB ヘインプットキャプチャ
	1	0	タ	立ち上がり / 立ち下がりの両エッジでインプット
		1		キャプチャ

【注】 \*1 リセット後、最初のコンペアマッチが発生するまでの出力値は0です。

<sup>\*2</sup> チャネル 2 はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に 1 出力が選択されます。

ビット3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2~0: I/O コントロール A2~0 ( IOA2~IOA0 )

GRA の機能を選択します。

ビット2	ビット1	ビット0		説明
IOA2	IOA1	IOA0		
0	0	0	GRA はアウトプッ	コンペアマッチによる端子出力禁止(初期値)
		1	トコンペア	GRA のコンペアマッチで 0 出力*¹
	1	0	レジスタ	GRA のコンペアマッチで 1 出力*¹
		1		GRA のコンペアマッチでトグル出力
				(チャネル 2 のみ 1 出力 ) * <sup>1、</sup> * <sup>2</sup>
1	0	0	GRA はインプット	立ち上がりエッジで GRA ヘインプットキャプチャ
		1	キャプチャ	立ち下がりエッジで GRA ヘインプットキャプチャ
	1	0	レジスタ	立ち上がり / 立ち下がりの両エッジでインプット
		1		キャプチャ

- 【注】 \*1 リセット後、最初のコンペアマッチが発生するまでの出力値は0です。
  - \*2 チャネル 2 はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に 1 出力が選択されます。

## 10.2.12 タイマステータスレジスタ (TSR)

TSR は8ビットのレジスタです。ITUには、各チャネル1本、計5本のTSRがあります。

チャネル	略 称	機能
0	TSR0	インプットキャプチャ / コンペアマッチやオーバフローのステータス
1	TSR1	を示します。
2	TSR2	
3	TSR3	
4	TSR4	



【注】 \* フラグをクリアするための0ライトのみ可能です。

TSR は 8 ビットのリード / ライト可能なレジスタで、TCNT のオーバフロー / アンダフローの発生、および GRA、GRB のコンペアマッチ / インプットキャプチャの発生を示します。

これらのフラグは割り込み要因であり、TIER の対応するビットにより割り込みが許可されていれば、CPU に割り込みを要求します。

TSR はリセット、またはスタンバイモード時に、H'F8 にイニシャライズされます。

ビット7~3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2:オーバフローフラグ(OVF)

TCNT のオーバフロー / アンダフローの発生を示すステータスフラグです。

ビット2	説明
OVF	
0	[クリア条件] (初期値)
	OVF=1の状態で、OVF フラグをリードした後、OVF フラグに 0 をライトしたとき
1	[ セット条件 ]
	TCNT の値がオーバフロー(H'FFFF H'0000)またはアンダフロー(H'0000 H'FFFF)し
	たとき*

- 【注】 \* TCNT のアンダフローは、TCNT がアップ / ダウンカウンタとして機能している場合に発生します。 したがって、次の場合のみアンダフローが発生することがあります。
  - (1) チャネル 2 が位相計数モードに設定されているとき (TMDR の MDF = 1)
  - (2) チャネル 3、4 が相補 PWM モードに設定されているとき(TFCR の CMD1 = 1、CMD0 = 0)

## ビット 1: インプットキャプチャ / コンペアマッチフラグ B ( IMFB )

GRB のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット1	説明
IMFB	
0	[クリア条件] (初期値)
	IMFB=1の状態で、IMFB フラグをリードした後、IMFB フラグに 0 をライトしたとき
1	[セット条件]
	(1) GRB がアウトプットコンペアレジスタとして機能している場合、TCNT = GRB になったとき
	(2) GRB がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により TCNT の値が GRB に転送されたとき

## ビット 0: インプットキャプチャ/コンペアマッチフラグ A (IMFA)

GRA のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット0	説明
IMFA	
0	[クリア条件] (初期値)
	(1)IMFA=1 の状態で、IMFA フラグをリードした後、IMFA フラグに 0 をライトしたとき
	(2)IMIA 割り込みにより DMAC が起動されたとき(チャネル 0~3 のみ)
1	[ セット条件 ]
	(1) GRA がアウトプットコンペアレジスタとして機能している場合、TCNT = GRA になったとき
	(2) GRA がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により TCNT の値が GRA に転送されたとき

## 10.2.13 タイマインタラプトイネーブルレジスタ(TIER)

TIER は8ビットのレジスタです。ITUには、各チャネル1本、計5本の TIER があります。

チャネル	略称	機能
0	TIER0	割り込み要求の許可/禁止を制御します。
1	TIER1	
2	TIER2	
3	TIER3	
4	TIER4	



TIER は8ビットのリード/ライト可能なレジスタで、オーバフロー割り込み要求、GR のインプットキャプチャ/コンペアマッチ割り込み要求の許可/禁止を制御します。

TIER はリセット、またはスタンバイモード時に、H'F8 にイニシャライズされます。

ビット7~3: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2:オーバフローインタラプトイネーブル(OVIE)

TSR の OVF フラグが 1 にセットされたとき、OVF フラグによる割り込み要求を許可 / 禁止します。

ビット2	説明	
OVIE		
0	OVF フラグによる割り込み(OVI)要求を禁止 (初期	月値)
1	OVF フラグによる割り込み(OVI)要求を許可	

# ビット 1: インプットキャプチャ / コンペアマッチインタラプトイネーブル B (IMIEB) TSR の IMFB フラグが 1 にセットされたとき、IMFB による割り込み要求を許可 / 禁止します。

ビット1	説明	
IMIEB		
0	IMFB フラグによる割り込み(IMIB)要求を禁止	(初期値)
1	IMFB フラグによる割り込み(IMIB)要求を許可	

# ビット 0: インプットキャプチャ/コンペアマッチインタラプトイネーブル A (IMIEA) TSR の IMFA フラグが 1 にセットされたとき、IMFA による割り込み要求を許可/禁止します。

ビット0	説明	
IMIEA		
0	IMFA フラグによる割り込み(IMIA)要求を禁止	(初期値)
1	IMFA フラグによる割り込み(IMIA)要求を許可	

## 10.3 CPU とのインタフェース

## 10.3.1 16 ビットアクセス可能なレジスタ

TCNT、GRA、GRB、および BRA、BRB は 16 ビットのレジスタです。これらのレジスタは、CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード / ライトが可能です。また、バイト単位のリード / ライトもできます。

TCNT に対してワード単位のリード/ライトを行った場合の動作を図 10.6、図 10.7 に示します。 また、TCNTH、TCNTL に対してバイト単位のリード/ライトを行った場合の動作を図 10.8、図 10.9、図 10.10、図 10.11 に示します。




図 10.6 TCNT のアクセス動作 [ CPU TCNT (ワード) ]




図 10.7 TCNT のアクセス動作 [TCNT CPU (ワード)]




図 10.8 TCNT のアクセス動作 [ CPU TCNT (上位バイト)]




図 10.9 TCNT のアクセス動作 [ CPU TCNT (下位バイト) ]




図 10.10 TCNT のアクセス動作 [TCNT CPU (上位バイト)]




図 10.11 TCNT のアクセス動作 [ TCNT CPU ( 下位バイト ) ]

## 10.3.2 8 ビットアクセスのレジスタ

TCNT、GRA、GRB、および BRA、BRB 以外のレジスタは 8 ビットレジスタです。これらのレジスタは CPU と内部 8 ビットデータバスで接続されています。

TCR に対してバイト単位のリード / ライトを行った場合の動作を図 10.12、図 10.13 に示します。なお、ワードサイズの転送命令を実行するとバイト単位 2 回の転送が行われます。




図 10.12 TCR のアクセス動作 [ CPU TCR ]




図 10.13 TCR のアクセス動作 [TCR CPU]

## 10.4 動作説明

## 10.4.1 概要

以下に各モードの動作概要を示します。

#### (1) 通常動作

各チャネルには、TCNT と GR があります。TCNT は、アップカウント動作を行い、フリーランニング動作、周期カウント動作、または外部イベントカウント動作が可能です。

GRA、GRB は、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

#### (2) 同期動作

同期動作を設定したチャネルの TCNT は、同期プリセット動作を行います。すなわち、同期動作に 設定されたチャネルのうち任意の TCNT を書き換えると他のチャネルの TCNT も同時に書き換えられ ます。また、同期動作に設定された複数のチャネルの TCR の CCLR1、CCLR0 ビットの設定により、 TCNT の同期クリアが可能です。

## (3) PWM モード

TIOCA 端子から PWM 波形を出力するモードです。コンペアマッチ A により 1 出力、コンペアマッチ B により 0 出力となります。GRA、GRB の設定により、デューティ  $0 \sim 100\%$ の PWM 波形を出力できます。PWM モードに設定すると当該チャネルの GRA、GRB は自動的にアウトプットコンペアレジスタとして機能します。

#### (4) リセット同期 PWM モード

チャネル 3、4 を組み合わせて、正相と逆相の PWM 波形を 3 相出力します (3 相の PWM 波形は一方の変化点が共通となる関係になります)。リセット同期 PWM モードに設定すると GRA3、GRB3、GRA4、GRB4 は自動的にアウトプットコンペアレジスタとして機能します。また、TIOCA3、TIOCB3、TIOCA4、TOCXA4、TIOCB4、TOCXB4 端子は自動的に PWM 出力端子となり、TCNT3 はアップカウント動作を行います。 TCNT4 は独立に動作します (ただし、GRA4、GRB4 は TCNT4 とは切り離されています)。

#### (5) 相補 PWM モード

チャネル3、4を組み合わせて、正相と逆相がノンオーバラップの関係にあるPWM波形を3相出力します。相補PWMモードに設定するとGRA3、GRB3、GRA4、GRB4は自動的にアウトプットコンペアレジスタとして機能します。また、TIOCA3、TIOCB3、TIOCA4、TOCXA4、TIOCB4、TOCXB4端子は自動的にPWM出力端子となり、TCNT3、TCNT4はアップ/ダウンカウント動作を行います。

#### (6) 位相計数モード

TCLKA、TCLKB 端子から入力される2つのクロックの位相差を検出して、TCNT2をアップ/ダウンカウント動作させるモードです。位相計数モードに設定するとTCLKA、TCLKB 端子はクロック入力となり、またTCNT2はアップ/ダウンカウント動作を行います。

## (7) バッファ動作

- GR がアウトプットコンペアレジスタの場合 コンペアマッチが発生すると当該チャネルの BR の値が、GR に転送されます。
- GR がインプットキャプチャレジスタの場合 インプットキャプチャが発生すると TCNT の値を GR に転送すると同時に、それまで格納されていた GR の値を BR に転送します。
- 相補 PWM モードの場合 TCNT3、TCNT4 のカウント方向が変化すると BR の値が、GR に転送されます。

 リセット同期 PWM モードの場合 GRA3 のコンペアマッチにより BR の値が、GR に転送されます。

## 10.4.2 基本機能

#### (1) カウンタの動作

タイマスタートレジスタ(TSTR)の STR0~STR4 ビットを 1 にセットすると、対応するチャネルの TCNT はカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

#### (a) カウント動作の設定手順例

カウント動作の設定手順例を図 10.14 に示します。




図 10.14 カウント動作設定手順例

## (b) フリーランニングカウント動作と周期カウント動作

ITU チャネル  $0\sim4$  のカウンタ ( TCNT ) はリセット直後は、すべてフリーランニングカウンタの設定となっており、TSTR の対応するビットを 1 にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。 TCNT がオーバフロー ( HFFFF H'0000 ) すると TSR の OVF フラグが 1 にセットされます。このとき、対応する TIER の OVIE ビットが 1 ならば、CPU に割り込みを要求します。 TCNT はオーバフロー後、H'0000 から再びアップカウント動作を継続します。

フリーランニングカウンタの動作を図 10.15 に示します。




図 10.15 フリーランニングカウンタの動作

TCNT のクリア要因にコンペアマッチを選択したときは、当該チャネルの TCNT は周期カウント動作を行います(周期設定用の GRA または GRB をアウトプットコンペアレジスタに設定し、TCR のCCLR1、CCLR0 ビットにより、コンペアマッチによるカウンタクリアを選択します)。設定後、TSTRの対応するビットを 1 にセットすると周期カウンタとしてアップカウント動作を開始します。カウント値が GRA / GRB の値と一致すると TSR の IMFA / IMFB フラグが 1 にセットされ、TCNT は H'0000にクリアされます。

このとき、対応する TIER の IMIEA / IMIEB ビットが 1 ならば、CPU に割り込みを要求します。 TCNT はコンペアマッチ後、H'0000 から再びアップカウント動作を継続します。

周期カウンタの動作を図 10.16 に示します。




図 10.16 周期カウンタの動作

## (c) TCNT のカウントタイミング

#### (1) 内部クロック動作の場合

TCRのTPSC2 ~ TPSC0ビットにより、システムクロック ( ) またはシステムクロックを分周した3種類のクロック ( /2、 /4、 /8) が選択できます。このときのタイミングを図10.17に示します。




図 10.17 内部クロック動作時のカウントタイミング

#### (2) 外部クロック動作の場合

TCRのTPSC2~TPSC0ビットにより外部クロック入力端子(TCLKA~TCLKD)を、また CKEG1、CKEG0ビットにより検出エッジを選択できます。外部クロックの検出は、立ち上が リエッジ / 立ち下がリエッジ / 両エッジの選択が可能です。

なお、外部クロックのパルス幅は、単エッジの場合は1.5システムクロック以上、両エッジの場合は2.5システムクロック以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。

立ち上がり/立ち下がりの両エッジ検出時のタイミングを図10.18に示します。




図 10.18 外部クロック動作時のカウントタイミング(両エッジ検出の場合)

#### (2) コンペアマッチによる波形出力機能

ITU チャネル 0、1、3、4 は、コンペアマッチ A、B により対応する TIOCA、TIOCB 端子から 0 出力 1 出力 1 トグル出力を行うことができます。

チャネル2は0出力/1出力のみ可能です。

#### (a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 10.19 に示します。




図 10.19 コンペアマッチによる波形出力動作例

## (b) 波形出力動作例

0出力 / 1 出力の例を図 10.20 に示します。

TCNT をフリーランニングカウント動作、またコンペアマッチ A により 0 出力、コンペアマッチ B により 1 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 10.20 0 出力、1 出力の動作例

トグル出力の例を図 10.21 に示します。

TCNT を周期カウント動作(コンペアマッチ B でカウンタクリア)に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 10.21 トグル出力の動作例

#### (c) アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT と GR が一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)で発生します。コンペアマッチ信号が発生したとき、TIOR で設定される出力値がアウトプットコンペア出力端子(TIOCA、TIOCB)に出力されます。TCNT と GR が一致した後、TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミングを図 10.22 に示します。




図 10.22 アウトプットコンペア出力タイミング

## (3) インプットキャプチャ機能

インプットキャプチャ / アウトプットコンペア端子 (TIOCA、TIOCB) の入力エッジを検出して TCNT の値を GR に転送することができます。検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。

インプットキャプチャ機能を利用することで、パルス幅や周期の測定を行うことができます。

#### (a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 10.23 に示します。



図 10.23 インプットキャプチャ動作の設定手順例

## (b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 10.24 に示します。

TIOCA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、またTIOCB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT は GRB のインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 10.24 インプットキャプチャ動作例

## (c) インプットキャプチャ信号タイミング

インプットキャプチャ入力は、TIORの設定により立ち上がりエッジ/立ち下がりエッジ/両エッジの選択ができます。

立ち上がりエッジを選択した場合のタイミングを図 10.25 に示します。

インプットキャプチャ入力信号のパルス幅は、単エッジの場合は 1.5 システムクロック以上、両エッジの場合は 2.5 システムクロック以上必要です。




図 10.25 インプットキャプチャ入力信号タイミング

## 10.4.3 同期動作

同期動作は、複数の TCNT の値を同時に書き換えることができます(同期プリセット)。また、TCR の設定により複数の TCNT を同時にクリアすることができます(同期クリア)。

同期動作により、1 つのタイムベースに対してジェネラルレジスタを増加することができます。 チャネル0~4 はすべて同期動作の設定が可能です。

#### (1) 同期動作の設定手順例

同期動作の設定手順例を図 10.26 に示します。




図 10.26 同期モードの設定手順例

#### (2) 同期動作例

同期動作例を図 10.27 に示します。

チャネル  $0 \sim 2$  を同期動作かつ PWM モードに設定し、チャネル 0 のカウンタクリア要因を GRB0 のコンペアマッチ、またチャネル 1、2 のカウンタクリア要因を同期クリアに設定した場合の例です。このとき、チャネル  $0 \sim 2$  の TCNT は同期プリセット、GRB0 のコンペアマッチによる同期クリア動作を行い、3 相の PWM 波形を TIOCA0、TIOCA1、TIOCA2 端子から出力します。

PWM モードについては「10.4.4 PWM モード」を参照してください。




図 10.27 同期動作例

## 10.4.4 PWM モード

PWM モードは GRA と GRB をペアで使用し、TIOCA 出力端子より PWM 波形を出力します。GRA には PWM 波形の 1 出力タイミングを設定し、GRB には PWM 波形の 0 出力タイミングを設定します。 GRA と GRB のいずれかのコンペアマッチを TCNT のカウンタクリア要因とすることにより、デューティ 0~100%の PWM 波形を TIOCA 端子より出力することができます。チャネル 0~4 はすべて PWM モードの設定が可能です。

PWM 出力端子とレジスタの対応を表 10.4 に示します。GRA と GRB の設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

チャネル	出力端子	1 出力	0 出力
0	TIOCA0	GRA0	GRB0
1	TIOCA1	GRA1	GRB1
2	TIOCA2	GRA2	GRB2
3	TIOCA3	GRA3	GRB3
4	TIOCA4	GRA4	GRB4

表 10.4 PWM 出力端子とレジスタの組み合わせ

## (1) PWM モードの設定手順例

PWM モードの設定手順例を図 10.28 に示します。




図 10.28 PWM モードの設定手順例

## (2) PWM モードの動作例

PWM モードの動作例を図 10.29 に示します。

PWM モードに設定すると TIOCA 端子は出力端子となり、GRA のコンペアマッチで 1 出力、GRB のコンペアマッチで 0 出力となります。

TCNT のカウンタクリア要因を GRA、GRB のコンペアマッチとした場合の例です。同期動作またはフリーランニングカウント動作も使用できます。




図 10.29 PWM モードの動作例 (1)

PWM モードで、デューティ 0%、デューティ 100%の PWM 波形を出力する例を図 10.30 に示します。

カウンタクリア要因を GRB のコンペアマッチに設定し、GRA の設定値 > GRB の設定値としたとき、PWM 波形はデューティ 0%となります。また、カウンタクリア要因を GRA のコンペアマッチに設定し、GRB の設定値 > GRA の設定値としたとき PWM 波形はデューティ 100%となります。




図 10.30 PWM モードの動作例(2)

## 10.4.5 リセット同期 PWM モード

リセット同期 PWM モードは、チャネル 3、4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形 (正相と逆相)を 3 相出力します。

リセット同期 PWM モードに設定すると、TIOCA3、TIOCB3、TIOCA4、TOCXA4、および TIOCB4、TOCXB4 端子は自動的に PWM 出力端子となり、TCNT3 はアップカウンタとして機能します。 使用される PWM 出力端子を表 10.5 に、使用するレジスタの設定を表 10.6 に示します。

秋 1010 フェブト 日次 1 11m ピート 200 田 25 3 m 1					
チャネル	出力端子	説明			
3	TIOCA3	PWM 出力 1			
	TIOCB3	PWM 出力 1' ( PWM 出力 1 の逆相波形 )			
4	TIOCA4	PWM 出力 2			
	TOCXA4	PWM 出力 2' ( PWM 出力 2 の逆相波形 )			
	TIOCB4	PWM 出力 3			
	TOCXB4	PWM 出力 3' ( PWM 出力 3 の逆相波形 )			

表 10.5 リセット同期 PWM モード時の出力端子

	代 10:0
レジスタ	設定内容
TCNT3	H'0000 を初期設定
TCNT4	使用しません(独立に動作)
GRA3	TCNT3 のカウント周期を設定
GRB3	TIOCA3、TIOCB3 端子より出力される PWM 波形の変化点を設定
GRA4	TIOCA4、TOCXA4 端子より出力される PWM 波形の変化点を設定
GRB4	TIOCB4、TOCXB4 端子より出力される PWM 波形の変化点を設定

表 10.6 リヤット同期 PWM モード時のレジスタ設定

(1) リセット同期 PWM モードの設定手順例 リセット同期 PWM モードの設定手順を図 10.31 に示します。




図 10.31 リセット同期 PWM モードの設定手順例

#### (2) リセット同期 PWM モードの動作例

リセット同期 PWM モードの動作例を図 10.32 に示します。

リセット同期 PWM モードでは、TCNT3 はアップカウンタとして動作します。TCNT4 は独立動作します。ただし、GRA4、GRB4 は TCNT4 から切り離されます。TCNT3 が GRA3 とコンペアマッチするとカウンタはクリアされ、H'0000 からカウントアップを再開します。

PWM 出力端子は、それぞれ GRB3、GRA4、GRB4 と TCNT3 のコンペアマッチおよびカウンタクリアが発生するたびにトグル出力を行います。




図 10.32 リセット同期 PWM モードの動作例 (OLS3 = OLS4 = 1 の場合)

リセット同期 PWM モードとバッファ動作を同時に設定した場合の動作については、「10.4.8 バッファ動作」を参照してください。

## 10.4.6 相補 PWM モード

相補 PWM モードは、チャネル 3、4 を組み合わせることにより、正相と逆相がノンオーバラップの関係にある PWM 波形を 3 相出力します。

相補 PWM モードに設定すると、TIOCA3、TIOCB3、TIOCA4、TOCXA4、および TIOCB4、TOCXB4 端子は自動的に PWM 出力端子となり、TCNT3 と TCNT4 はアップ / ダウンカウンタとして機能します。

使用される PWM 出力端子を表 10.7 に、使用するレジスタの設定を表 10.8 に示します。

## 表 10.7 相補 PWM モード時の出力端子

		(10) 日間: (10) 色 1 2 0 田 2 3 11 1
チャネル	出力端子	説明
3	TIOCA3	PWM 出力 1
	TIOCB3	PWM 出力 1'
		(PWM 出力 1 とノンオーバラップの関係にある逆相波形)
4	TIOCA4	PWM 出力 2
	TOCXA4	PWM 出力 2'
		(PWM 出力 2 とノンオーバラップの関係にある逆相波形)
	TIOCB4	PWM 出力 3
	TOCXB4	PWM 出力 3'
		(PWM 出力 3 とノンオーバラップの関係にある逆相波形)

## 表 10.8 相補 PWM モード時のレジスタ設定

K total Hills time of the state				
レジスタ	設 定 内 容			
TCNT3	ノンオーバラップ期間を初期設定(TCNT4 との差がノンオーバラップ期間となります)			
TCNT4	H'0000 を初期設定			
GRA3	TCNT3 の上限値 - 1 を設定			
GRB3	TIOCA3、TIOCB3 端子より出力される PWM 波形の変化点を設定			
GRA4	TIOCA4、TOCXA4 端子より出力される PWM 波形の変化点を設定			
GRB4	TIOCB4、TOCXB4 端子より出力される PWM 波形の変化点を設定			

# (1) 相補 PWM モードの設定手順相補 PWM モードの設定手順例を図 10.33 に示します。



図 10.33 相補 PWM モードの設定手順例

#### (2) 相補 PWM モードの解除手順

相補 PWM モードの解除手順例を図 10.34 に示します。




図 10.34 相補 PWM モードの解除手順

#### (3) 相補 PWM モードの動作例

相補 PWM モードの動作例を図 10.35 に示します。

相補 PWM モードでは、TCNT3、TCNT4 はアップ / ダウンカウンタとして動作します。TCNT3 が GRA3 とコンペアマッチするとダウンカウントし、TCNT4 がアンダフローするとアップカウントします。

GRB3、GRA4、GRB4 はカウンタのアップ / ダウン 1 周期中、それぞれ TCNT3 TCNT4 TCNT4 TCNT3 の順にコンペアマッチを行い PWM 波形を生成します ( 本モードでは、TCNT3 > TCNT4 に 初期設定します )。




図 10.35 相補 PWM モードの動作例(1)(OLS3 = OLS4 = 1 の場合)

相補 PWM モードで、デューティ 0%、デューティ 100%の PWM 波形を出力する例 (1 相分 ) を図 10.36 に示します。

本例では GRB3 のコンペアマッチで端子出力が変化しますので、GRB3 の値を GRA3 の値よりも大きい値とすることでデューティ 0%、デューティ 100%の波形出力が可能となります。バッファ動作を併用すると上記操作を含め、動作中のデューティ変更を容易に行うことができます。

バッファ動作については「10.4.8 バッファ動作」を参照してください。




図 10.36 相補 PWM モードの動作例(2)(OLS3 = OLS4 = 1 の場合)

相補 PWM モードを使用しているときのアップカウント / ダウンカウントの変化点で、TCNT3、 TCNT4 はそれぞれオーバシュート / アンダシュートを発生します。

このとき、チャネル3のIMFA フラグおよびチャネル4のOVF フラグをセットする条件は通常の 場合とは異なります。また、バッファ動作での転送条件も異なります。

このタイミングを図 10.37、図 10.38 に示します。




図 10.37 オーバシュート時のタイミング




図 10.38 アンダシュート時のタイミング

チャネル 3 の IMFA フラグはアップカウント時に、チャネル 4 の OVF フラグはアンダフロー時の み、それぞれ 1 にセットされます。

バッファ動作を設定された BR は、アップカウント動作時のコンペアマッチ A3 または TCNT4 のアンダフローによって GR に転送されます。

#### (4) 相補 PWM モードでの GR の設定値

相補 PWM モードでの GR の設定および動作中の変更については、以下の点に注意してください。

#### • 初期値

 $H'0000 \sim T - 1$  ( T : TCNT3 の初期設定値 ) の設定は禁止です。 なお、カウントスタート後、最初に発生するコンペアマッチ A3 のタイミング以降では、この設定も可能です。

- 設定値の変更方法 バッファ動作を使用してください。直接 GR にライトすると、正しく波形出力されない場合 があります。
- 設定値変更時の注意




図 10.39 バッファ動作による GR の設定値変更例 (1)

#### (a) アップカウントからダウンカウントへの変化時のバッファ転送

GR の内容が GRA3 - T + 1 ~ GRA3 の範囲内であるとき、この範囲外の値は転送しないでください。 また、GR の内容がこの範囲外であるとき、この範囲内の値は転送しないでください。 バッファ動作による GR の設定変更時の注意 (1) を図 10.40 に示します。




図 10.40 バッファ動作による GR の設定変更時の注意 (1)

#### (b) ダウンカウントからアップカウントへの変化時のバッファ転送

GR の内容が H'0000~T - 1 の範囲であるとき、この範囲外の値は転送しないでください。また、GR の内容がこの範囲外であるとき、この範囲内の値は転送しないでください。

バッファ動作による GR の設定変更時の注意 (2) を図 10.41 に示します。




図 10.41 バッファ動作による GR の設定変更時の注意 (2)

#### (c) GR の設定をカウント領域 (H'0000~GRA3) 外とするとき

デューティ 0%、100%の波形を出力する場合、GR の設定をカウント領域外とすることにより実現可能です。このとき、カウント領域外の設定値を BR にライトしたときのカウント方向(アップ / ダウンカウント)と、カウント領域内にもどる設定値を BR にライトするときのカウント方向が同一となるようにしてください。




図 10.42 バッファ動作による GR の設定値変更例 (2)

上記設定は、GRA3 のコンペアマッチまたは TCNT4 のアンダフローが発生したことを検出して、BR ヘライトをすることによって実現可能です。また、GRA3 のコンペアマッチによって DMAC を起動することによっても実現可能です。

## 10.4.7 位相計数モード

位相計数モードは、2 本の外部クロック入力(TCLKA、TCLKB 端子)の位相差を検出し、TCNT2をアップ / ダウンカウントします。

位相計数モードに設定すると、TCR2 の TPSC2 ~ TPSC0 ビット、CKEGI、CKEG0 ビットの設定にかかわらず TCLKA、TCLKB 端子は自動的に外部クロック入力端子として機能し、また TCNT2 はアップ / ダウンカウンタとなります。ただし、TCR2 の CCLR1、CCLR0 ビット、TIOR2、TIER2、TSR2、GRA2、GRB2 は有効ですので、インプットキャプチャ / アウトプットコンペア機能や割り込み要因は使用することができます。

位相計数モードはチャネル2のみがもつ機能です。

## (1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図 10.43 に示します。




図 10.43 位相計数モードの設定手順例

#### (2) 位相計数モードの動作例

位相計数モードの動作例を図 10.44 に、TCNT2 のアップ / ダウンカウント条件を表 10.9 にそれぞれ示します。

位相計数モードでは、TCLKA、TCLKB 端子の立ち上がり( ) / 立ち下がり( ) の両エッジでカウントされます。このとき、TCLKA、TCLKB の位相差およびオーバラップはそれぞれ 1.5 ステート以上、パルス幅は 2.5 ステート以上必要です。




図 10.44 位相計数モードの動作例

表 10.9 アップ / ダウンカウント条件

カウント方向	アップカウント				ダウンカウント			
TCLKB		High		Low	High		Low	
TCLKA	Low		High			Low		High




図 10.45 位相計数モード時の位相差、オーバラップおよびパルス幅

## 10.4.8 バッファ動作

バッファ動作は、GR をアウトプットコンペアレジスタに設定した場合、GR をインプットキャプチャレジスタに設定した場合、リセット同期 PWM モード時、および相補 PWM モード時で機能が異なります。

バッファ動作はチャネル3、4のみがもつ機能です。

上記の条件でバッファ動作に設定すると以下のように動作します。

(1) GRがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると当該チャネルのBRの値が、GRに転送されます。

この動作を図10.46に示します。




図 10.46 コンペアマッチバッファ動作

## (2) GRがインプットキャプチャレジスタの場合

インプットキャプチャが発生するとTCNTの値をGRに転送すると同時に、それまで格納されていたGRの値をBRに転送します。

この動作を図10.47に示します。




図 10.47 インプットキャプチャバッファ動作

#### (3) 相補PWMモードの場合

TCNT3、TCNT4のカウント方向が変化するとBRの値がGRに転送されます。このとき、BRからGRへの転送は以下のタイミングで行われます。

- TCNT3 と GRA3 がコンペアマッチしたとき
- TCNT4 がアンダフローしたとき

## (4) リセット同期PWMモードの場合 コンペアマッチA3によりBRの値が、GRに転送されます。

#### (1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 10.48 に示します。



図 10.48 バッファ動作の設定手順例

#### (2) バッファ動作例

GRA をアウトプットコンペアレジスタに設定し、GRA と BRA をバッファ動作に設定したときの動作を図 10.49 に示します。

TCNT がコンペアマッチ B によりクリアされる周期カウント動作をしている場合の例です。また、TIOCA、TIOCB 端子は、それぞれコンペアマッチ A、B によるトグル出力が設定されています。

バッファ動作が設定されているため、コンペアマッチ A で TIOCA 端子がトグル出力を行うと同時に、BRA の値が GRA に転送されます。この動作をコンペアマッチ A が発生するたびに繰り返します。

## この転送タイミングを図 10.50 に示します。




図 10.49 バッファ動作例(1)(アウトプットコンペアレジスタに対するバッファ動作)




図 10.50 バッファ動作時のコンペアマッチタイミング例

GRA をインプットキャプチャレジスタに設定し、GRA と BRA をバッファ動作に設定したときの動作を図 10.51 に示します。

TCNT がインプットキャプチャ B によりカウンタクリアされる場合の例です。TIOCB 端子のインプットキャプチャ入力エッジは、立ち下がりエッジが選択され、また、TIOCA 端子のインプットキャプチャ入力エッジは、立ち上がり / 立ち下がりの両エッジが選択されているとします。バッファ動作が設定されているため、インプットキャプチャ A により TCNT の値が GRA に格納されると同時に、それまで格納されていた GRA の値が BRA に転送されます。

この転送タイミングを図 10.52 に示します。




図 10.51 バッファ動作例(2)(インプットキャプチャレジスタに対するバッファ動作)




図 10.52 バッファ動作時のインプットキャプチャタイミング

相補 PWM モード時、GRB3 と BRB3 をバッファ動作に設定したときの動作例を図 10.53 に示します。

バッファ動作を使用して GRB3 > GRA3 とすることにより、デューティ 0%の PWM 波形を生成した場合の例です。

BRB から GRB への転送は、TCNT3 と GRA3 がコンペアマッチしたとき、および TCNT4 がアンダフローしたときに行われます。




図 10.53 バッファ動作例(3)(相補 PWM モード時のバッファ動作)

## 10.4.9 ITU 出力タイミング

チャネル 3、4 の ITU 出力は、TOER、TOCR の設定および外部トリガにより、出力を禁止したり 反転したりすることができます。

## (1) TOER による ITU 出力の許可 / 禁止タイミング

TOER のマスタイネーブルビットを 0 にクリアして、ITU 出力を禁止する場合の例です。対応する入出力ポートの DR、DDR をあらかじめ設定しておくことにより、任意の値を出力することができます。

TOER による ITU 出力を許可 / 禁止するタイミングを図 10.54 に示します。




図 10.54 TOER へのライトによる ITU 出力禁止タイミングの例

## (2) 外部トリガによる ITU 出力禁止タイミング

リセット同期 PWM モードまたは相補 PWM モード時に、TOCR の XTGD ビットが 0 にクリアされている状態でチャネル 1 のインプットキャプチャ A 信号が発生すると、TOER のマスタイネーブルビットが 0 にクリアされ ITU 出力が禁止されます。

このタイミングを図 10.55 に示します。




図 10.55 外部トリガによる ITU 出力禁止タイミングの例

## (3) TOCR による出力反転タイミング

リセット同期 PWM モードまたは相補 PWM モード時に、TOCR のアウトプットレベルセレクト (OLS4、OLS3) ビットを反転することにより、出力レベルを反転することができます。 このタイミングを図 10.56 に示します。




図 10.56 TOCR へのライトによる ITU 出力レベル反転タイミングの例

# 10.5 割り込み

ITU の割り込み要因には、インプットキャプチャ / コンペアマッチ割り込み、オーバフロー割り込みの 2 種類があります。

## 10.5.1 ステータスフラグのセットタイミング

(1) コンペアマッチ時の IMFA、IMFB フラグのセットタイミング

IMF フラグは、GR と TCNT が一致したときに発生するコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は、一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)で発生します。したがって、TCNT と GR が一致した後、TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

図 10.57 に IMF フラグのセットタイミングを示します。




図 10.57 コンペアマッチ時の IMFA、IMFB フラグのセットタイミング

(2) インプットキャプチャ時の IMFA、IMFB フラグのセットタイミング

インプットキャプチャ信号の発生により IMF フラグは 1 にセットされ、同時に TCNT の値が対応する GR に転送されます。

このタイミングを図 10.58 に示します。




図 10.58 インプットキャプチャ時の IMFA、IMFB フラグのセットタイミング

## (3) オーバフローフラグ(OVF)のセットタイミング

OVF フラグは、TCNT がオーバフロー(H'FFFF H'0000)したとき、またはアンダフロー(H'0000 HFFFF)したときに 1 にセットされます。 このときのタイミングを図 10.59 に示します。




図 10.59 OVF フラグのセットタイミング

## 10.5.2 ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードした後 0 をライトするとクリアされます。このタイミングを図 10.60 に示します。




図 10.60 ステータスフラグのクリアタイミング

## 10.5.3 割り込み要因と DMA コントローラの起動

ITU は各チャネルごとにコンペアマッチ / インプットキャプチャ A 割り込み、コンペアマッチ / インプットキャプチャ B 割り込み、およびオーバフロー割り込みをもっています。これら 2 種類の割り込み計 15 本の割り込みは、それぞれ独立のベクタアドレスが割り付けられています。割り込み要求フラグが 1 にセットされ、かつ割り込み許可ビットが 1 にセットされているとき、当該割り込みが要求されます。

チャネル間の優先順位は、IPRA、IPRB により変更可能です。詳細は「第5章 割り込みコントローラ」を参照してください。

チャネル  $0\sim3$  のコンペアマッチ / インプットキャプチャ A 割り込みは DMAC の起動要因とすることができます。このときは、CPU へは当該割り込みは要求されません。

ITU の割り込み要因を表 10.10 に示します。

チャネル	割り込み要因	内 容	DMAC の起動	優先順位*
0	IMIA0	コンペアマッチ / インプットキャプチャ A0	可	高
	IMIB0	コンペアマッチ / インプットキャプチャ B0	不可	<b>A</b>
	OVI0	オーバフロー0	不可	T
1	IMIA1	コンペアマッチ / インプットキャプチャ A1	可	
	IMIB1	コンペアマッチ / インプットキャプチャ B1	不可	
	OVI1	オーバフロー1	不可	
2	IMIA2	コンペアマッチ / インプットキャプチャ A2	可	
	IMIB2	コンペアマッチ / インプットキャプチャ B2	不可	
	OVI2	オーバフロー2	不可	
3	IMIA3	コンペアマッチ / インプットキャプチャ A3	可	
	IMIB3	コンペアマッチ / インプットキャプチャ B3	不可	
	OVI3	オーバフロー3	不可	
4	IMIA4	コンペアマッチ / インプットキャプチャ A4	不可	
	IMIB4	コンペアマッチ / インプットキャプチャ B4	不可	'
	OVI4	オーバフロー4	不可	低

表 10.10 ITU 割り込み要因

【注】 \* リセット直後の初期状態について示しています。チャネル間の優先順位は IPRA、IPRB により変更可能です。

## 10.6 使用上の注意

ITU の動作中、次のような競合や動作が起こりますので、注意してください。

## (1) TCNT のライトとクリアの競合

TCNT のライトサイクル中の T3 ステートで、カウントクリア信号が発生すると、TCNT への書き 込みサイクルは行われず TCNT のクリアが優先されます。

このタイミングを図 10.61 に示します。




図 10.61 TCNT のライトとクリアの競合

## (2) TCNT のワードライトとカウントアップの競合

TCNT のワードライトサイクル中の T3 ステートでカウントアップが発生しても、カウントアップ されずカウンタライトが優先されます。

このタイミングを図 10.62 に示します。




図 10.62 TCNT のワードライトとカウントアップの競合

## (3) TCNT のバイトライトとカウントアップの競合

TCNT のバイトライトサイクル中の T2 ステートまたは T3 ステートでカウントアップが発生しても、ライトを行った側のバイトデータはカウントアップされず、カウンタライトが優先されます。ライトを行わなかった側のバイトデータもカウントアップされずライトする前の内容となります。このタイミングを図 10.63 に示します。

TCNTH のバイトライトサイクル中の T2 ステートでカウントアップが発生した場合の例です。




図 10.63 TCNT のバイトライトとカウントアップの競合

## (4) GR のライトとコンペアマッチの競合

GR のライトサイクル中の T3 ステートでコンペアマッチが発生しても、GR のライトが優先され、コンペアマッチ信号は禁止されます。 このタイミングを図 10.64 に示します。




図 10.64 GR のライトとコンペアマッチの競合

## (5) TCNT のライトとオーバフロー / アンダフローとの競合

TCNT のライトサイクル中の T3 ステートでオーバフローが発生した場合、カウントアップされずカウンタライトが優先されます。このとき OVF フラグは 1 にセットされます。アンダフローの場合も同様です。

このタイミングを図 10.65 に示します。




図 10.65 TCNT のライトとオーバフローの競合

## (6) GR のリードとインプットキャプチャの競合

GR のリードサイクル中の T3 ステートで、インプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送前のデータです。 このタイミングを図 10.66 に示します。




図 10.66 GR のリードとインプットキャプチャの競合

### (7) インプットキャプチャによるカウンタクリアとカウントアップの競合

インプットキャプチャ信号とカウントアップ信号が同時に発生すると、カウントアップされずインプットキャプチャによるカウンタクリアが優先されます。また、GRにはカウンタクリア前のTCNTの内容が転送されます。

このタイミングを図 10.67 に示します。




図 10.67 インプットキャプチャによるカウンタクリアとカウントアップの競合

### (8) GR のライトとインプットキャプチャの競合

GR のライトサイクル中の T3 ステートで、インプットキャプチャ信号が発生すると、GR への書き 込みは行われず、インプットキャプチャが優先されます。

このタイミングを図 10.68 に示します。




図 10.68 GR のライトとインプットキャプチャの競合

### (9) 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT は GR の値と一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)でクリアされます。このため、実際のカウンタ周波数は次の式のようになります。

f = /(N+1)

(f:カウンタ周波数、:動作周波数、N:GRの設定値)

#### (10) BR のライトとインプットキャプチャの競合

BR をインプットキャプチャバッファレジスタとして使用しているとき、ライトサイクル中の T3 ステートでインプットキャプチャ信号が発生すると、BR へのライトは行われずバッファ動作が優先されます。

このタイミングを図 10.69 に示します。





図 10.69 BR のライトとインプットキャプチャの競合

### (11) 同期動作時のライト動作に関する注意事項


同期動作を設定した状態で、TCNT のバイトライトを行った場合、同期しているすべてのカウンタはアドレスで指定した TCNT と、16 ビットすべて同じ値となります。

#### (例)チャネル2、3を同期モードで指定した場合

• チャネル2/チャネル3へのバイトライト



• チャネル2/チャネル3へのワードライト



### (12) リセット同期 PWM モード / 相補 PWM モード設定時の注意事項

TFCR の CMD1、CMD0 ビットを設定するときは、次のことに注意してください。

- CMD1、CMD0 ビットへのライトは、TCNT3、TCNT4 が停止中に行ってください。
- リセット同期 PWM モードと相補 PWM モードの相互の設定変更は禁止されています。通常 動作(CMD1 ビットを 0 にクリア)に設定した後に、リセット同期 PWM モードまたは相補 PWM モードに設定してください。

### (13) ITU の動作モード一覧

表 10.11(a) ITU の動作モード (チャネル 0)

重力	作モード		- 1	X 10.1	ι (α)	1100	ノ里バト て レジ	<u></u> スタ設定		1.77 0	, ,				
		TSNC		TMDR			TFCR		ТО	CR	TOER	TIC	DR0	TC	R0
		同期 動作	MDF	FDIR	PWM	相補 PWM	リセッ ト同期 PWM	バッフ ァ動作	XTGD	出レルレト	マスタ イネー ブル	IOA	IOB	クリ ア選 択	クロ ック 選択
同期	プリセット	SYNC0= 1	1	-		-	-	1	-	-	-				
PWI	M モード		-	-	PWM0= 1	-	-	-	-	-	-	-	*		
	トプット ペア A		-	-	PWM0= 0	-	-	-	-	-	-	IOA2= 0 他任 意			
	トプット ペアB ,		-	-		-	-	-	-	-	-		IOB2= 0 他任 意		
	プット プチャ A 機	. A. I.	-	-	PWM0= 0	-	-	-	-		-	IOA2= 1 他任 意			
	プット プチャB機	- ALA	-	-	PWM0= 0	-	-	-	-	-	-		IOB2= 1 他任 意		
ウンタ・	コンペア マッチ / インキャプ チャA でク リア		-	-		-	-	-	-	-	-			CCLR 1=0 CCLR 0=1	
リ ア 機	コンペナ マッチ / インプッ トキャプ チャ B でク		-	-		-	-	-	-	-	-			CCLR 1=1 CCLR 0=0	
	同期 クリア	SYNC0= 1	-	-		-	-	-	-	-	-			CCLR 1=1 CCLR 0=1	

- : 設定可能(有効)です。
- : 設定は当該動作モードに影響しません。
- 【注】 \* PWM モードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチ A とコンペアマッチ B が同時に発生した場合、コンペアマッチ信号は禁止されます。

		1	- 1	₹ 10.11	(0)	1100,	動作七			ו עליו	)				
動	作モード							スタ設定			1			1	
		TSNC		TMDR			TFCR		TO		TOER	TIC	R1	TC	R1
		動作	MDF	FDIR	PWM	相補 PWM	リセッ ト同期 PWM	バッフ ァ動作	XTGD	出レルレト	マスタ イネー ブル	IOA	IOB	クリ ア選 択	クロ ック 選択
同期	プリセット	SYNC1= 1	-	-		-	1	-	-	-	-				
PWI	M モード		-	-	PWM1= 1	-	-	-	-		-	-	*1		
	トプット ペア A		-	-	PWM1= 0	-	•	-	-	-	-	IOA2= 0 他任 意			
	トプット ペアB :		1	1		1	1	1	1	1	1		IOB2= 0 他任 意		
	プット プチャA機		-	-	PWM1= 0	-	-	-	*2	-	-	IOA2= 1 他任 意			
	プット プチャB機		-	-	PWM1= 0	-	•	-	-	-	-		IOA2= 1 他任 意		
ウンタク	コンペア マッチ / インプッ トキャプ チャAでク リア		-	-		-	-	-	-	-	-			CCLR 1=0 CCLR 0=1	
	コンペア マッチ / インプッ トキャB チャB リア		-	-		-	-	-	-	-	-			CCLR 1=1 CCLR 0=0	
		SYNC1= 1	-	-		-	-	-	-	-	-			CCLR 1=1 CCLR 0=1	

表 10.11(b) ITU の動作モード(チャネル 1)

- : 設定可能(有効)です。
- : 設定は当該動作モードに影響しません。
- 【注】 \*1 PWM モードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチ A とコンペアマッチ B が同時に発生した場合、コンペアマッチ信号は禁止されます。
  - \*2 チャネル 3 とチャネル 4 が相補 PWM モードまたはリセット同期 PWM モードで動作しているとき のみ有効となります。

•		ব	長 10.11	l(c)	1100	動作モ			ネル 2	.)				
動作モード						レジ	スタ設定							
	TSNC		TMDR			TFCR		TO	CR	TOER	TIC	R2	TC	R2
	同期 動作	MDF	FDIR	PWM	相補 PWM	リセッ ト同期 PWM	バッフ ァ動作	XTGD	出レルレト	マスタ イネー ブル	IOA	IOB	クリ ア選 択	クロ ック 選択
同期プリセット	SYNC2=		-		-	-	-	-	-	-				
PWM モード			-	PWM2= 1	-	-	-	-	-	-	-	*		
アウトプット コンペア A 機能			-	PWM2= 0	-	-	-	-	-		IOA2= 0 他任 意			
アウトプット コンペア B 機能			-		-	-	-	-	-	-		IOB2= 0 他任 意		
インプット キャプチャ A 機 能	\$		-	PWM2= 0	-	-	-	-	-		IOA2= 1 他任 意			
インプット キャプチャ B 機 能	\$ to		-	PWM2= 0	-	-	-	-	-	-		IOB2= 1 他任 意		
カ ウ ン タ ク フップ・ファイト チャイ ファイ ア ファイ カーカー カーカー カーカー カーカーカー カーカーカーカーカーカーカーカー	,		-		-	-	-	-	-	-			CCLR 1=0 CCLR 0=1	
リア 機 おマインマンプマイトキャト チャア	,		-		-	-	-	-	-	-			CCLR 1=1 CCLR 0=0	
同期 クリア	SYNC2= 1		-		-	-	-	-	-	-			CCLR 1=1 CCLR 0=1	
位相計数モード	:	MDF=1			-	-	-	-	-	-				1

表 10.11(c) ITU の動作モード(チャネル2)

- :設定可能(有効)です。
- : 設定は当該動作モードに影響しません。
- 【注】 \* PWM モードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチ A とコンペアマッチ B が同時に発生した場合、コンペアマッチ信号は禁止されます。

表 10.11 (d) ITU の動作モード (チャネル 3)

動	作モード		-	X 10.1	( - )		ノ <u>エハ ト こ</u> レジ	<u></u> スタ設定			,				
		TSNC		TMDR			TFCR		ТО	CR	TOER	TIC	DR3	TC	R3
		同期 動作	MDF	FDIR	PWM	相補 PWM	リセッ ト同期 PWM	バッフ ァ動作	XTGD	出レルレト	マスタ イネー ブル	IOA	IOB	クリ ア選 択	クロ ック 選択
同期	プリセット	SYNC3=	-	-		*3			-	-	*1				
PWN	<b>ルモード</b>		-	-	PWM3= 1	CMD1=0	CMD1=0		-	-		-	*2		
	トプット ペアA		-	-	PWM3= 0	CMD1=0	CMD1=0		-	-		IOA2= 0 他任 意			
	トプット ペアB		-	-		CMD1=0	CMD1=0		-	-			IOB2= 0 他任 意		
	プット プチャ A 機		-	-	PWM3= 0	CMD1=0	CMD1=0		-	ī	EA3 は 無効 他任意	IOA2= 1 他任 意			
	プット プチャB機		-	-	PWM3= 0	CMD1=0	CMD1=0		-	-	EB3 は 無効 他任意		IOA2= 1 他任 意		
ウンタな	コンペア マッチ / インプッ トキャ / チャ / リア		-	-		CMD1=1 CMD0=0 は禁止			-	-	*1			CCLR 1=0 CCLR 0=1	
機能	コンペア マッチ / インプッ トキャB チャB リア		-	-		CMD1=0	CMD1=0		-	-	*1			CCLR 1=1 CCLR 0=0	
	同期 クリア	SYNC3= 1	-	-		CMD1=1 CMD0=0 は禁止			-	-	*1			CCLR 1=1 CCLR 0=1	
相補モー	PWM F	*3	-	-	-	CMD1=1 CMD0=0	CMD1=1 CMD0=0		*6			-	-	CCLR 1=0 CCLR 0=0	*5

動作モード						レジ	スタ設定							
	TSNC		TMDR			TFCR		TO	CR	TOER	TIC	R3	TC	R3
	同期 動作	MDF	FDIR	PWM	相補 PWM	リセッ ト同期 PWM	バッフ ァ動作	XTGD	出レルレト	マスタイネーブル	IOA	IOB	クリ ア選 択	クロ ック 選択
リセット同期 PWM モード		-	-		CMD1=1 CMD0=1			*6			-		CCLR1 =0 CCLR0 =1	
バッファ動作 (BRA)		-	-				BFA3=1 他任意	-	-	*1				
バッファ動作 (BRB)		-	-				BFB3=1 他任意	-	-	*1				

- :設定可能(有効)です。
- : 設定は当該動作モードに影響しません。
- 【注】 \*1 マスタイネーブルビットの設定は、波形出力動作時のみ有効となります。
  - \*2 PWM モードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチ A とコンペアマッチ B が同時に発生した場合、コンペアマッチ信号は禁止されます。
  - \*3 相補 PWM モード設定時には、チャネル3 とチャネル4 を同時に同期動作設定しないでください。
  - \*4 インプットキャプチャ A によるカウンタクリアは、リセット同期 PWM モード設定時には使用できません。
  - \*5 相補 PWM モード設定時のクロック選択は、チャネル3とチャネル4を同一としてください。
  - \*6 チャネル1のインプットキャプチャA機能を使用してください。

表 10.11(e) ITU の動作モード (チャネル 4)

動	作モード			₹ 10.1	. (0)	1100		<u>'</u> スタ設定		. ,,	. /				
213		TSNC		TMDR			TFCR		ТО	CR	TOER	TIC	DR4	TC	R4
		同期 動作	MDF	FDIR	PWM	相補 PWM	リセッ ト同期 PWM	バッフ ァ動作	XTGD	出レルレト	マスタ イネー ブル	IOA	IOB	クリ ア選 択	クロ ック 選択
同期	プリセット	SYNC4= 1	-	-		*3			-	-	*1				
PWN	M モード		-	-	PWM4= 1	CMD1=0	CMD1=0		-	-		-	*2		
	トプット ペアA		-	-	PWM4= 0	CMD1=0	CMD1=0		-	-		IOA2= 0 他任 意			
	トプット ペアB		-	-		CMD1=0	CMD1=0		-	-			IOB2= 0 他任 意		
	プット プチャ A 機		-	-	PWM4= 0	CMD1=0	CMD1=0		-	-	EA4 は 無効 他任意	IOA2= 1 他任 意			
	プット プチャB機		-	-	PWM4= 0	CMD1=0	CMD1=0		-	-	EB4 は 無効 他任意		IOB2= 1 他任 意		
ウンタな	コンペア マッチ / インプッ トキャ A チャア リア		-	-		CMD1=1 CMD0=0 は禁止			-	-	*1			CCLR 1=0 CCLR 0=1	
リア機能	コンペア マッチ / インプッ トキャB チャB リア		-	-		CMD1=1 CMD0=0 は禁止			-	-	*1			CCLR 1=1 CCLR 0=0	
	同期 クリア	SYNC4= 1	-	-		CMD1=1 CMD0=0 は禁止			-	-	*1			CCLR 1=1 CCLR 0=1	
相補モー	PWM F	*3	-	-	-	CMD1=1 CMD0=0	CMD1=1 CMD0=0					-	-	CCLR 1=0 CCLR 0=0	*5

動作モード		レジスタ設定												
	TSNC		TMDR			TFCR		TO	CR	TOER	TIC	)R4	TC	R4
	同期 動作	MDF	FDIR	PWM	相補 PWM	リセッ ト同期 PWM	バッフ ァ動作	XTGD	出レルレト	マスタ イネー ブル	IOA	IOB	クリ ア選 択	クロ ック 選択
リセット同期		-	-	-	CMD1=1	CMD1=1					-	-	*6	*6
PWM モード					CMD0=1	CMD0=1								
バッファ動作		-	-				BFA4=1	-	-	*1				
(BRA)							他任意							
バッファ動作		-	-				BFB4=1	-	-	*1				
(BRB)							他任意							

- :設定可能(有効)です。
- : 設定は当該動作モードに影響しません。
- 【注】 \*1 マスタイネーブルビットの設定は、波形出力動作時のみ有効となります。
  - \*2 PWM モードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチ A とコンペアマッチ B が同時に発生した場合、コンペアマッチ信号は禁止されます。
  - \*3 相補 PWM モード設定時には、チャネル3とチャネル4を同時に同期動作設定しないでください。
  - \*4 リセット同期 PWM モード設定時は、カウンタクリア機能は有効ですが、TCNT4 は独立動作しています。出力波形には影響しません。
  - \*5 相補 PWM モード設定時のクロック選択は、チャネル3とチャネル4を同一としてください。
  - \*6 リセット同期 PWM モード動作時は、TCR4 の設定は有効ですが、TCNT4 は独立動作しています。 出力波形には影響しません。

# 11. プログラマブルタイミングパターンコントローラ (TPC)

# 11.1 概要

本 LSI は、16 ビットインテグレーテッドタイマユニット(ITU)をタイムベースとしてパルス出力を行うプログラマブルタイミングパターンコントローラ(TPC)を内蔵しています。TPC は 4 ビット単位の TPC 出力グループ  $3\sim0$  から構成されており、これらは同時に動作させることも、独立に動作させることも可能です。

### 11.1.1 特長

TPC の特長を以下に示します。

- 出力データ 16 ビット 最大16ビットのデータ出力が可能で、TPC出力をビット単位に許可することができます。
- 4 系統の出力可能 4ビット単位のグループで出力トリガ信号が選択可能で、最大4ビット×4系統の出力を行うことができます。
- 出力トリガ信号を選択可能 ITUの4チャネルのコンペアマッチ信号の中から、グループごとに出力トリガ信号を選択する ことができます。
- ノンオーバラップ動作 複数のパルス出力の間のノンオーバラップ期間を設定することができます。
- DMA コントローラ (DMAC) との連携動作可能 出力トリガ信号に選択したコンペアマッチ信号でDMACを起動することにより、CPUの介在 なくデータを順次出力することができます。

# 11.1.2 ブロック図

TPC のブロック図を図 11.1 に示します。




図 11.1 TPC のブロック図

# 11.1.3 端子構成

TPC の端子構成を表 11.1 に示します。

表 11.1 端子構成

名 称	略 称	入出力	機能
TPC 出力 0	TP₀	出力	グループ 0 のパルス出力
TPC 出力 1	TP <sub>1</sub>	出力	
TPC 出力 2	TP <sub>2</sub>	出力	
TPC 出力 3	TP <sub>3</sub>	出力	
TPC 出力 4	TP₄	出力	グループ 1 のパルス出力
TPC 出力 5	TP₅	出力	
TPC 出力 6	TP <sub>6</sub>	出力	
TPC 出力 7	TP,	出力	
TPC 出力 8	TP <sub>8</sub>	出力	グループ 2 のパルス出力
TPC 出力 9	$TP_{_9}$	出力	
TPC 出力 10	TP <sub>10</sub>	出力	
TPC 出力 11	TP <sub>11</sub>	出力	
TPC 出力 12	TP <sub>12</sub>	出力	グループ3のパルス出力
TPC 出力 13	TP <sub>13</sub>	出力	
TPC 出力 14	TP <sub>14</sub>	出力	
TPC 出力 15	TP <sub>15</sub>	出力	

### 11.1.4 レジスタ構成

TPC のレジスタ構成を表 11.2 に示します。

アドレス*1	名 称	略称	R/W	初期値
H'FFD1	ポート A データディレクションレジスタ	PADDR	W	H'00
H'FFD3	ポート A データレジスタ	PADR	R/(W)*2	H'00
H'FFD4	ポートBデータディレクションレジスタ	PBDDR	W	H'00
H'FFD6	ポートBデータレジスタ	PBDR	R/(W)*2	H'00
H'FFA0	TPC 出力モードレジスタ	TPMR	R/W	H'F0
H'FFA1	TPC 出力コントロールレジスタ	TPCR	R/W	H'FF
H'FFA2	ネクストデータイネーブルレジスタ B	NDERB	R/W	H'00
H'FFA3	ネクストデータイネーブルレジスタ A	NDERA	R/W	H'00
H'FFA5/H'FFA7*3	ネクストデータレジスタ A	NDRA	R/W	H'00
H'FFA4/H'FFA6*3	ネクストデータレジスタB	NDRB	R/W	H'00

表 11.2 レジスタ構成

- 【注】 \*1 アドレスの下位 16 ビットを示しています。
  - \*2 TPC 出力として使用しているビットは、ライトできません。
  - \*3 TPCRの設定によりTPC出力グループ0とTPC出力グループ1の出力トリガが同一の場合はNDRAのアドレスはH'FFA5となり、出力トリガが異なる場合はグループ0に対応するNDRAのアドレスはH'FFA7、グループ1に対応するNDRAのアドレスはH'FFA5となります。

同様に、TPCR の設定により TPC 出力グループ 2 と TPC 出力グループ 3 の出力トリガが同一の場合は NDRB のアドレスは H'FFA4 となり出力トリガが異なる場合はグループ 2 に対応する NDRB のアドレスは H'FFA6、グループ 3 に対応する NDRB のアドレスは H'FFA4 となります。

# 11.2 各レジスタの説明

# 11.2.1 ポート A データディレクションレジスタ (PADDR)

PADDR は 8 ビットのライト専用のレジスタで、ポート A の各端子の入出力方向をビット単位に設定します。

ビット:	7	6	5	4	3	2	1	0
	PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA <sub>0</sub> DDR
初期値:	0	0	0	0	0	0	0	0
R/W :	W	W	W	W	W	W	W	W

<u>ポートAデータディレクション7~0</u> ポートAの各端子の入出力を選択するビットです。

ポート A は  $TP_7 \sim TP_0$ 端子との兼用端子となっています。 TPC 出力を行う端子に対応するビットは 1 にセットしてください。

PADDR の詳細は、「9.11 ポートA」を参照してください。

### 11.2.2 ポート A データレジスタ (PADR)

PADR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力を使用する場合、グループ 0、1 の出力データを格納します。



【注】 \* NDERAにより、TPC出力に設定されたビットはリード専用となります。

PADR の詳細は、「9.11 ポートA」を参照してください。

### 11.2.3 ポート B データディレクションレジスタ ( PBDDR )

PBDDR は 8 ビットのライト専用のレジスタで、ポート B の各端子の入出力方向をビット単位に設定します。



<u>ポートBデータディレクション7~0</u> ポートBの各端子の入出力を選択するビットです。

ポート B は  $TP_{15} \sim TP_{8}$ 端子との兼用端子となっています。 TPC 出力を行う端子に対応するビットは 1 にセットしてください。

PBDDR の詳細は、「9.12 ポートB」を参照してください。

### 11.2.4 ポート B データレジスタ (PBDR)

PBDR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力を使用する場合、PBDR はグループ 2、3 の出力データを格納します。



【注】 \* NDERBにより、TPC出力に設定されたビットはリード専用となります。

PBDR の詳細は、「9.12 ポートB」を参照してください。

# 11.2.5 ネクストデータレジスタ A ( NDRA )

NDRA は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 1、0 (  $TP_7 \sim TP_0$  端子 ) の次の出力データを格納します。TPC 出力を行う場合、TPCR で指定した ITU のコンペアマッチが発生したときに、NDRA の内容が PADR の対応するビットに転送されます。

NDRA のアドレスは、TPC 出力グループ 0、1 の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。


NDRA はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

### (1) TPC 出力グループ 0、1 の出力トリガが同一の場合

TPC 出力グループ 0、1 の出力トリガとなるコンペアマッチを同一にすると、NDRA のアドレスは HFFA5 となります。グループ 1、0 はそれぞれ上位 4 ビット、下位 4 ビットになります。このとき、アドレス HFFA7 はすべてリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

#### (a) アドレス: H'FFA5





### (2) TPC 出力グループ 0、1 の出力トリガが異なる場合

TPC 出力グループ 0、1 の出力トリガとなるコンペアマッチを別にすると、NDRA の上位 4 ビット (グループ 1) のアドレスは H'FFA5、NDRA の下位 4 ビット (グループ 0) のアドレスは H'FFA7 となります。このとき、アドレス HFFA5 のビット 3 ~ 0、アドレス H'FFA7 のビット 7 ~ 4 はリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

#### (a) アドレス: H'FFA5






# 11.2.6 ネクストデータレジスタ B ( NDRB )


NDRB は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 3、2 ( TP<sub>.5</sub>~ TP<sub>8</sub>端子 ) の次の出力データを格納します。TPC 出力を行う場合、TPCR で指定した ITU のコンペアマッチが発生したときに、NDRB の内容が PBDR の対応するビットに転送されます。NDRB のアドレスは、TPC 出力グループ 2、3 の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。 NDRB はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

### (1) TPC 出力グループ 2、3 の出力トリガが同一の場合

TPC 出力グループ 2、3 の出力トリガとなるコンペアマッチを同一にすると、NDRB のアドレスは HFFA4 となります。グループ 3、2 はそれぞれ下位 4 ビット、上位 4 ビットになります。このとき、アドレス HFFA6 はすべてリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

### (a) アドレス: H'FFA4





### (2) TPC 出力グループ 2、3 の出力トリガが異なる場合

TPC 出力グループ 2、3 の出力トリガとなるコンペアマッチを別にすると、NDRB の上位 4 ビット (グループ 3) のアドレスは H'FFA4、NDRB の下位 4 ビット (グループ 2) のアドレスは H'FFA6 となります。このとき、アドレス H'FFA4 のビット 3 ~ 0、アドレス H'FFA6 のビット 7 ~ 4 はリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。


### (a) アドレス: H'FFA4





# 11.2.7 ネクストデータイネーブルレジスタ A ( NDERA )

NDERA は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 1、0 (  $TP_7 \sim TP_9$  端子 ) の許可 / 禁止をビット単位で選択します。



<u>ネクストデータイネーブル7~0</u> TPC出力グループ1、0の許可 / 禁止を 選択するビットです。

NDERA により TPC 出力が許可されたビットは、TPCR で選択された ITU のコンペアマッチが発生すると、NDRA の値が PADR の当該ビットに自動転送され出力値が更新されます。TPC 出力を禁止されているビットについては、NDRA から PADR への転送は行われず出力値も変化しません。

NDERA はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット 7~0: ネクストデータイネーブル 7~0(NDER7~NDER0)

TPC 出力グループ 1、0 (TP,~TP,端子)の許可/禁止をビット単位で選択します。

ビット7~0	説明	
NDER7 ~ NDER0		
0	TPC 出力 TP, ~ TP。を禁止(NDR7 ~ NDR0 から PA, ~ PA。への転送禁止)	(初期値)
1	TPC 出力 TP, ~ TP。を許可(NDR7 ~ NDR0 から PA, ~ PA。への転送許可)	

# 11.2.8 ネクストデータイネーブルレジスタ B (NDERB)

NDERB は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 3、2 (  $TP_{15} \sim TP_{8}$  端子 ) の許可 / 禁止をビット単位で選択します。



<u>ベクストテータ1 ネーフル15~8</u> TPC出力グループ3、2の許可/禁止を 選択するビットです。

NDERB により TPC 出力が許可されたビットは、TPCR で選択された ITU のコンペアマッチが発生すると、NDRB の値が PBDR の当該ビットに自動転送され出力値が更新されます。TPC 出力を禁止されているビットについては、NDRB から PBDR への転送は行われず出力値も変化しません。

NDERB はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット 7~0: ネクストデータイネーブル 15~8 (NDER15~NDER8)
TPC 出力グループ 3、2 (TP<sub>1</sub>,~TP<sub>2</sub>端子)の許可/禁止をビット単位で選択します。

ビット7~0	説明	
NDER15 ~ NDER8		
0	TPC 出力 TP <sub>15</sub> ~TP <sub>8</sub> を禁止(NDR15~NDR8 から PB <sub>7</sub> ~PB <sub>9</sub> への転送禁止)	(初期値)
1	TPC 出力 TP <sub>15</sub> ~TP <sub>8</sub> を許可(NDR15~NDR8 から PB <sub>7</sub> ~PB <sub>0</sub> への転送許可)	

### 11.2.9 TPC 出力コントロールレジスタ ( TPCR )

TPCR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力の出力トリガ信号をグループ単位で選択します。



TPCR は、リセットまたはハードウェアスタンバイモード時に H'FF にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット 7、6: グループ 3 コンペアマッチセレクト 1、0 (G3CMS1、G3CMS0) TPC 出力グループ 3 ( $TP_{15} \sim TP_{12}$  端子) の出力トリガとなるコンペアマッチを選択します。

ビット7	ビット6	説 明
G3CMS1	G3CMS0	
0	0	TPC 出力グループ 3 ( TP <sub>15</sub> ~ TP <sub>12</sub> 端子 ) の出力トリガは、ITU チャネル 0 のコンペアマッチ
	1	TPC 出力グループ 3 ( TP <sub>15</sub> ~ TP <sub>12</sub> 端子 ) の出力トリガは、ITU チャ ネル 1 のコンペアマッチ
1	0	TPC 出力グループ 3 ( TP <sub>15</sub> ~ TP <sub>12</sub> 端子 ) の出力トリガは、ITU チャ ネル 2 のコンペアマッチ
	1	TPC 出力グループ 3 ( TP <sub>15</sub> ~ TP <sub>12</sub> 端子 ) の出力トリガは、ITU チャ ネル 3 のコンペアマッチ (初期値)

ビット 5、4:グループ 2 コンペアマッチセレクト 1、0(G2CMS1、G2CMS0) TPC 出力グループ 2( $TP_{_1} \sim TP_{_8}$ 端子)の出力トリガとなるコンペアマッチを選択します。

ビット5	ビット4	説明
G2CMS1	G2CMS0	
0	0	TPC 出力グループ 2 (TP,,~TP。端子)の出力トリガは、ITU チャネル 0 のコンペアマッチ
	1	TPC 出力グループ 2 ( TP,, ~ TP。端子 ) の出力トリガは、ITU チャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 2 (TP,, ~ TP。端子 ) の出力トリガは、ITU チャネル 2 のコンペアマッチ
	1	TPC 出力グループ 2 (TP,,~TP。端子)の出力トリガは、ITU チャネル3のコンペアマッチ (初期値)

ビット 3、2:グループ 1 コンペアマッチセレクト 1、0(G1CMS1、G1CMS0) TPC 出力グループ 1( $TP_7 \sim TP_4$ 端子)の出力トリガとなるコンペアマッチを選択します。


ビット3	ビット2	説明
G1CMS1	G1CMS0	
0	0	TPC 出力グループ 1 ( TP <sub>7</sub> ~ TP <sub>4</sub> 端子 ) の出力トリガは、ITU チャネル 0 のコンペアマッチ
	1	TPC 出力グループ 1 ( TP <sub>7</sub> ~ TP₄端子 ) の出力トリガは、ITU チャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 1 ( $TP_7 \sim TP_4$ 端子 ) の出力トリガは、 $ITU$ チャネル 2 のコンペアマッチ
	1	TPC 出力グループ 1 (TP,~TP, 端子) の出力トリガは、ITU チャネル 3 のコンペアマッチ (初期値)

ビット 1、0: グループ 0 コンペアマッチセレクト 1、0 ( G0CMS1、G0CMS0 ) TPC 出力グループ 0 (  $TP_3 \sim TP_0$  端子 ) の出力トリガとなるコンペアマッチを選択します。

ビット1	ビット0	説 明
G0CMS1	G0CMS0	
0	0	TPC 出力グループ 0 ( TP₃ ~ TP₀ 端子 ) の出力トリガは、ITU チャネル 0 のコンペアマッチ
	1	TPC 出力グループ 0 ( TP₃ ~ TP₀ 端子 ) の出力トリガは、ITU チャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 0 ( TP₃ ~ TP₀ 端子 ) の出力トリガは、ITU チャネル 2 のコンペアマッチ
	1	TPC 出力グループ 0 ( TP₃ ~ TP₀ 端子 ) の出力トリガは、ITU チャネル 3 のコンペアマッチ (初期値)

# 11.2.10 TPC 出力モードレジスタ (TPMR)

TPMR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力を通常動作で行うか、ノンオーバラップ動作で行うかをグループ単位で指定します。



ノンオーバラップ動作の TPC 出力は、出力トリガとなる ITU の GRB に出力波形の周期を、またGRA にノンオーバラップ期間を設定し、コンペアマッチ A、B で出力値を変化させます。

詳細は、「11.3.4 TPC 出力ノンオーバラップ動作」を参照してください。

TPMR はリセット、またはハードウェアスタンバイモード時に HF0 にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7~4:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

### ビット3: グループ3 ノンオーバラップ(G3NOV)

TPC 出力グループ 3 (  $TP_{15} \sim TP_{12}$ 端子 ) を通常動作させるか、 ノンオーバラップ動作させるかを選択します。

ビット3	説明
G3NOV	
0	TPC 出力グループ 3 は、通常動作(選択された ITU のコンペアマッチ A で出力値を更新します。) (初期値)
1	TPC 出力グループ 3 は、ノンオーバラップ動作(選択された ITU のコンペアマッチ A、Bにより、1 出力、0 出力を独立に行うことができます。)

### ビット2: グループ2 ノンオーバラップ(G2NOV)

TPC 出力グループ  $2(TP_{_{11}} \sim TP_{_{8}}$ 端子 ) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット2	説明
G2NOV	
0	TPC 出力グループ 2 は、通常動作 (選択された ITU のコンペアマッチ A で出力値を更新します。 ) (初期値)
1	TPC 出力グループ 2 は、ノンオーバラップ動作(選択された ITU のコンペアマッチ A、Bにより、1 出力、0 出力を独立に行うことができます。)

### ビット1: グループ1 ノンオーバラップ(G1NOV)

TPC 出力グループ 1 (  $TP_{\gamma} \sim TP_{4}$ 端子 ) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット1	説明
G1NOV	
0	TPC 出力グループ 1 は、通常動作 (選択された ITU のコンペアマッチ A で出力値を更新します。 ) (初期値)
1	TPC 出力グループ 1 は、ノンオーバラップ動作(選択された ITU のコンペアマッチ A、Bにより、1 出力、0 出力を独立に行うことができます。)

### ビット 0: グループ 0 ノンオーバラップ (G0NOV)

TPC 出力グループ 0 (  $TP_3 \sim TP_0$  端子 ) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット0	説明
G0NOV	
0	TPC 出力グループ 0 は、通常動作 (選択された ITU のコンペアマッチ A で出力値を更新します。 ) (初期値)
1	TPC 出力グループ 0 は、ノンオーバラップ動作(選択された ITU のコンペアマッチ A、Bにより、1 出力、0 出力を独立に行うことができます。)

# 11.3 動作説明

### 11.3.1 概要

TPC 出力は、PADDR、PBDDR と NDERA、NDERB の対応するビットをそれぞれ 1 にセットすることにより許可状態となります。この状態では、対応する PADR、PBDR の内容が出力されます。

その後、TPCR で指定したコンペアマッチが発生すると、ビットに対応する NDRA および NDRB の内容がそれぞれ PADR および PBDR に転送され、出力値が更新されます。

TPC 出力動作を図 11.2 に示します。また、TPC 動作条件を表 11.3 に示します。




図 11.2 TPC 出力動作

NDER	DDR	端子機能
0	0	入力ポート
	1	出力ポート
1	0	入力ポート(ただし、コンペアマッチ時に NDR から DR の転送を 行い、DR へのライトはできません)
	1	TPC パルス出力

表 11.3 TPC 動作条件

次のコンペアマッチが発生するまでに NDRA および NDRB に出力データを書き込むことにより、コンペアマッチごとに最大 16 ビットのデータを順次出力することができます。

ノンオーバラップ動作については、「11.3.4 TPC 出力ノンオーバラップ動作」を参照してください。

# 11.3.2 出力タイミング

TPC 出力許可状態で指定されたコンペアマッチが発生すると、NDRA / NDRB の内容が PADR / PBDR に転送され、出力されます。

このタイミングを図 11.3 に示します。

コンペアマッチ A により、グループ 2、3 で通常出力を行った場合の例です。




図 11.3 NDR の内容が転送・出力されるタイミング(例)

### 11.3.3 TPC 出力通常動作

(1) TPC 出力通常動作の設定手順例

TPC 出力通常動作の設定手順例を図 11.4 に示します。





図 11.4 TPC 出力通常動作の設定手順例

### (2) TPC 出力通常動作例(5相パルス出力例)

TPC 出力を使用して一定周期で 5 相パルスを出力させた例を図 11.5 に示します。



- 1. 出力トリガとするITUのGRAをアウトプットコンペアレジスタに設定します。 GRAには周期を設定し、コンペアマッチAによるカウンタクリアを選択します。また、TIERのIMIEAピットを 1にセットして、コンペアマッチA割り込みを許可します。
- 2. PBDDRとNDERBにH'F8をライトし、TPCRのG3CMS1、G3CMS0ピットおよびG2CMS1、G2CMS0ピットにより出力トリガを1で選択したITUのコンペアマッチに設定します。NDRBに出力データH'80をライトします。
- 3. ITU当該チャネルの動作を開始しコンペアマッチAが発生すると、NDRBの内容がPBDRに転送され出力されます。 コンペアマッチ / インプットキャプチャA (IMFA) 割り込み処理でNDRBに次の出力データH'C0をライトします。
- 4. 以後、IMFA割り込みで順次H'40、H'60、H'20、H'30、H'10、H'18、H'08、H'88・・・をライトすることで、5相の 1 2相パルス出力を行うことができます。 コンペアマッチでDMACを起動するように設定すれば、CPUの負荷なくパルス出力を行うことができます。

図 11.5 TPC 出力通常動作例(5 相パルス出力例)

# 11.3.4 TPC 出力 ノンオーバラップ動作

(1) TPC 出力ノンオーバラップ動作の設定手順例 TPC 出力ノンオーバラップ動作の設定手順例を図 11.6 に示します。





図 11.6 TPC 出力 ノンオーバラップ 動作の設定手順例

(2) TPC 出力ノンオーバラップ動作例(4 相の相補ノンオーバラップ出力例)
TPC 出力を使用して 4 相の相補ノンオーバラップのパルスを出力させた例を図 11.7 に示します。



#### 以下に動作例について説明します。

- (1) 出力トリガとするITUのGRA、GRBをアウトプットコンペアレジスタに設定します。GRBに は周期、GRAにはノンオーバラップ期間を設定し、コンペアマッチBによるカウンタクリア を選択します。また、TIERのIMIEAビットを1にセットして、IMFA割り込みを許可します。
- (2) PBDDRとNDERBにH'FFをライトし、TPCRのG3CMS1、G3CMS0ビットおよびG2CMS1、G2CMS0ビットにより出力トリガを1で選択したITUのコンペアマッチに設定します。TPMRのG3NOV、G2NOVビットをそれぞれ1にセットして、ノンオーバラップ動作を設定します。NDRBに出力データをH'95をライトします。
- (3) ITU当該チャネルの動作を開始すると、GRBのコンペアマッチで1出力 0出力の変化、GRA のコンペアマッチで0出力 1出力の変化を行います。(0出力 1出力の変化はGRAの設定値分遅延することになります)。
  - IMFA割り込み処理でNDRBに次回の出力データH'65をライトします。
- (4) 以後、IMFA割り込みで順次H'59、H'56、H'95・・・をライトすることで、4相の相補ノンオーバラップ出力を発生することができます。 コンペアマッチでDMACを起動するように設定すれば、CPUの負荷なくパルス出力を行うことができます。

### 11.3.5 インプットキャプチャによる TPC 出力

TPC 出力は、ITU のコンペアマッチだけではなく、インプットキャプチャによっても可能です。 TPCR によって選択された ITU の GRA がインプットキャプチャレジスタとして機能しているとき、インプットキャプチャ信号により TPC 出力を行います。

このタイミングを図 11.8 に示します。




図 11.8 インプットキャプチャによる TPC 出力例

# 11.4 使用上の注意

### 11.4.1 TPC 出力端子の動作

 $TP_0 \sim TP_{15}$ は ITU、DMAC、アドレスバスなどの端子と兼用になっています。これらの端子は、ITU、DMAC、アドレスバスが出力許可状態になっているときには、TPC 出力を行うことができません。ただし、NDR から DR への転送は、端子の状態にかかわらず常に行うことが可能です。

端子機能の変更は、出力トリガが発生しない状態で行ってください。

### 11.4.2 ノンオーバラップ動作時の注意

ノンオーバラップ動作時の NDR から DR の転送は以下のようになっています。

- (1) コンペアマッチAではNDRの内容を常にDRへ転送します。
- (2) コンペアマッチBではNDRの転送するビットの内容が0のときのみ転送を行います。1のとき は転送を行いません。

ノンオーバラップ時の TPC 出力動作を図 11.9 に示します。




図 11.9 TPC 出力 ノンオーバラップ動作

したがって、コンペアマッチ B を、コンペアマッチ A よりも先に発生させることにより、0 データの転送を 1 データの転送に先だって行うことが可能です。

この場合、コンペアマッチ B が発生した後、コンペアマッチ A が発生するまで ( ノンオーバラップ期間 ) の間、NDR の内容を変更しないようにしてください。

これは IMFA 割り込みの割り込み処理ルーチンで NDR に次のデータをライトすることによって実現できます。また、IMFA 割り込みで DMAC を起動することもできます。ただし、このライトは次のコンペアマッチ B が発生する前に行ってください。

このタイミングを図 11.10 に示します。




図 11.10 ノンオーバラップ動作と NDR ライトタイミング

# 12. ウォッチドッグタイマ

# 12.1 概要

本 LSI は、ウォッチドッグタイマ(WDT)を内蔵しています。WDT には、システムの監視を行うウォッチドッグタイマとインターバルタイマの 2 つの機能があり、いずれかを選択することができます。

ウォッチドッグタイマはシステムの暴走などにより、タイマカウンタ(TCNT)の値が書き換えられずオーバフローすると、本 LSI に対してリセット信号を発生します。

また、インターバルタイマは、TCNTがオーバフローするごとにインターバルタイマ割り込みを発生することができます。

### 12.1.1 特長

WDT の特長を以下に示します。

- 8 種類のカウンタ入力クロックを選択可能/2、 /32、 /64、 /128、 /256、 /512、 /2048、 /4096
- インターバルタイマとして使用可能
- TCNT がオーバフローするとリセット信号または割り込みを発生 ウォッチドッグタイマ時にはリセット信号、インターバルタイマ時にはインターバルタイマ 割り込みを発生します。
- ウォッチドッグタイマの発生したリセット信号により、本 LSI 全体を内部リセット、同時に リセット信号を外部に出力可能 ウォッチドッグタイマ時にTCNTのオーバフローによってリセット信号を発生すると、本LSI

ワォッチドックタイマ時にTCNTのオーハフローによってリセット信号を発生すると、本LSI 全体は内部リセットされます。同時に、RESO端子からリセット信号を外部に出力し、シス テム全体をリセットすることができます。

# 12.1.2 ブロック図

図 12.1 に WDT のブロック図を示します。




図 12.1 WDT のブロック図

# 12.1.3 端子構成

WDT で使用する出力端子を表 12.1 に示します。

表 12.1 端子構成

名 称	略称	入出力	機 能
リセット出力	RESO	出力*	ウォッチドッグタイマのリセット信号の外部出力

【注】\* オープンドレイン出力端子です。

## 12.1.4 レジスタ構成

表 12.2 に WDT のレジスタ構成を示します。

表 12.2 レジスタ構成

アドレス*1		名 称	略 称	R/W	初期値
ライト時*2 リード時					
H'FFA8	H'FFA8	タイマコントロール / ステータスレジスタ	TCSR	R/(W)*3	H'18
H'FFA9		タイマカウンタ	TCNT	R/W	H'00
H'FFAA	H'FFAB	リセットコントロール / ステータスレジスタ	RSTCSR	R/(W)*3	H'3F

- 【注】 \*1 アドレスの下位 16 ビットを示しています。
  - \*2 このアドレスから始まるワードデータとしてライトしてください。
  - \*3 ビット7は、フラグをクリアするための0ライトのみ可能です。

# 12.2 各レジスタの説明

# 12.2.1 タイマカウンタ(TCNT)

TCNT は、8 ビットのリード / ライト\*可能なアップカウンタです。

ビット:	7	6	5	4	3	2	1	0
初期值:	0	0	0	0	0	0	0	0
R/W :	R/W							


TCSR の TME ビットを 1 にセットすると、TCSR の CKS2 ~ CKS0 ビットで選択された内部クロックにより、カウントアップを開始します。また、TCNT の値がオーバフロー(H'FF H'00)すると、TCSR の OVF フラグが 1 にセットされます。

また、TCNT はリセット、またはTME=0のときH'00にイニシャライズされます。

【注】\* TCNT は、容易に書き換えられないようにライト方法が一般のレジスタと異なります。 詳細は「12.2.4 レジスタ書き換え時の注意」を参照してください。

# 12.2.2 タイマコントロール / ステータスレジスタ ( TCSR )

TCSR は、8 ビットのリード / ライト\* 可能なレジスタで、TCNT に入力するクロックの選択、およびモードの選択などを行います。



ビット  $7 \sim 5$  はリセット、またはスタンバイモード時に各ビットとも 0 にイニシャライズされます。ビット  $2 \sim 0$  は、リセット時に各ビットとも 0 にイニシャライズされます。なお、ビット  $2 \sim 0$  はソフトウェアスタンバイモード時には、イニシャライズされずにソフトウェアスタンバイモードに遷移する直前の値を保持します。

- 【注】\*1 TCSR は、容易に書き換えられないようにライト方法が一般のレジスタと異なります。 詳細は「12.2.4 レジスタ書き換え時の注意」を参照してください。
  - \*2 フラグをクリアするための0ライトのみ可能です。

### ビット7:オーバフローフラグ(OVF)

TCNT がオーバフロー(H'FF H'00)したことを示すステータスフラグです。

ビット7	説明
OVF	
0	〔クリア条件〕
	OVF=1 の状態で、OVF フラグをリード後、OVF フラグに 0 をライトしたとき
	(初期値)
1	〔セット条件〕
	TCNT が H'FF H'00 に変化したとき

### $\overline{\text{U}}$ V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V

WDT をウォッチドッグタイマとして使用するか、インターバルタイマとして使用するかを選択するビットです。インターバルタイマ時は TCNT のオーバフローでインターバルタイマ割り込み要求を発生します。また、ウォッチドッグタイマ時は TCNT のオーバフローでリセット信号を発生します。

ビット6	説明	
WT/ <del>IT</del>		
0	インターバルタイマを選択:インターバルタイマ割り込み要求 (初期	値)
1	ウォッチドッグタイマを選択:リセット信号を発生	

#### ビット5:タイマイネーブル(TME)

TCNT の動作 / 停止を選択します。 $WT/\overline{IT}$  = 1 の場合、SYSCR のソフトウェアスタンバイビット (SSBY) を 0 にクリアしてから TME を 1 にセットしてください。また、SSBY を 1 にセットすると きは TME を 0 にクリアしてください。

ビット5	説明	
TME		
0	TCNT を H'00 にイニシャライズし、カウント動作は停止 (初期値	)
1	TCNT はカウント動作、CPU への割り込み要求を許可	

### ビット 4、3: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。


ビット2~0: クロックセレクト2~0(CKS2~0)

システムクロック( )を分周して得られる 8 種類の内部クロックから TCNT に入力するクロックを選択するビットです。

ビット2	ビット1	ビット0	説明
CKS2	CKS1	CKS0	
0	0	0	/2 (初期値)
		1	/ 32
	1	0	/ 64
		1	/ 128
1	0	0	/ 256
		1	/ 512
	1	0	/ 2048
		1	/ 4096

# 12.2.3 リセットコントロール / ステータスレジスタ (RSTCSR)

RSTCSR は8ビットのリード/ライト\* 可能なレジスタで、ウォッチドッグタイマのオーバフローによるリセット信号の発生状態のモニタ、およびリセット信号の外部への出力を制御します。



ビット 7、6 は、RES 端子によるリセット信号でイニシャライズされます。ウォッチドッグタイマのオーバフローによるリセット信号ではイニシャライズされません。

- 【注】\*1 RSTCSR は、容易に書き換えられないように、ライト方法が一般のレジスタと異なります。詳細は「12.2.4 レジスタ書き換え時の注意」を参照してください。
  - \*2 ビット7は、フラグをクリアするための0ライトのみ可能です。

ビット7: ウォッチドッグタイマリセット(WRST)

ウォッチドッグタイマ時に TCNT がオーバフローし、リセット信号が発生したことを示すビットです。

オーバフローで発生したリセット信号により、本 LSI 全体が内部リセットされます。同時に、RSTOE ビットが 1 にセットされていると、このリセット信号を  $\overline{\text{RESO}}$  端子から Low レベルを外部に出力し、システム全体のイニシャライズを行うことができます。

ビット7	説 明					
WRST						
0	〔クリア条件〕 (初期値)					
	(1)RES 端子によるリセット信号					
	(2) WRST = "1"の状態で、WRST フラグをリード後 0 をライトしたとき					
1	〔セット条件〕					
	ウォッチドッグタイマ時に、TCNT がオーバフローし、リセット信号が発生したとき					

ビット 6: リセット出力イネーブル (RSTOE)

ウォッチドッグタイマ時に TCNT がオーバフローして発生したリセット信号の RESO 端子からの出力の許可 / 禁止を選択します。

ビット6	説明	
RSTOE		
0	リセット信号の外部出力を禁止	(初期値)
1	リセット信号の外部出力を許可	

ビット5~0: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

### 12.2.4 レジスタ書き換え時の注意

WDTのTCNT、TCSR、RSTCSRは、容易に書き換えられないように、ライト方法が一般レジスタと異なります。リード/ライトの方法を以下に示します。

#### (1) TCNT、TCSR へのライト

TCNT、TCSR ヘライトする場合、必ずワード転送命令を使用してください。バイト命令では、ライトすることができません。図 12.2 に TCNT、TCSR へのライトデータを示します。

ライト時のアドレスは、TCNT、TCSR とも同一アドレスになっています。そのため、TCNT、TCSR ヘライトするときは、下位バイトをライトデータに、上位バイトを H'5A(TCNT のとき )または H'A5(TCSR のとき)にしてワード転送を行います。

これにより、下位バイトのデータが TCNT、または TCSR ヘライトされます。




図 12.2 TCNT、TCSR へのライトデータ

#### (2) RSTCSR へのライト

RSTCSR ヘライトする場合、必ずワード転送命令を使用してください。バイト転送命令では、ライトすることができません。図 12.3 に RSTCSR のライトデータを示します。

WRST ビットへ 0 をライトする場合、上位バイトを H'A5、下位バイトを H'00 としてワード転送を行います。これにより、下位バイトのデータ( H'00 )が RSTCSR の WRST ビットヘライトされ、WRST ビットが 0 にクリアされます。

RSTOE ビットへライトする場合、上位バイトを H'5A、下位バイトをライトデータとしてワード転送を行います。

これにより、下位バイトのデータが RSTOE ビットヘライトされます。




図 12.3 RSTCSR へのライトデータ

### (3) TCNT、TCSR、RSTCSRのリード

TCNT、TCSR、RSTCSR をリードする場合、アドレス H'FFA8 に TCSR、H'FFA9 に TCNT、H'FFAB に RSTCSR が割り当てられています。

したがって、一般のレジスタと同様にリードしてください。リードの場合は、バイト転送命令を使用することができます。表 12.3 に TCNT、TCSR、RSTCSR のリードを示します。

表 12.3 TCNT、TCSR、RSTCSR のリード

アドレス*	レジスタ
H'FFA8	TCSR
H'FFA9	TCNT
H'FFAB	RSTCSR

【注】 \* アドレスの下位 16 ビットを示しています。

# 12.3 動作説明

以下にウォッチドッグタイマ時、インターバルタイマ時の WDT の動作について説明します。

### 12.3.1 ウォッチドッグタイマ時の動作

図 12.4 にウォッチドッグタイマ時の動作を示します。

ウォッチドッグタイマとして使用する場合は、TCSR の WT /  $\overline{\text{IT}}$  ビット、TME ビットをそれぞれ 1 にセットします。

プログラムでは TCNT がオーバフローする前に、ソフトウェアで TCNT の値を書き換えて (通常は H'00 をライト)、常にオーバフローが発生しないようにします。システムの暴走などにより、TCNT の値が書き換えられず、オーバフローすると、518 ステート期間、本 LSI 内部をリセットします。

WDT によるリセット信号は、RESO 端子から外部に出力し、外部システムをリセットすることができます。外部へのリセット信号は、132 ステート期間出力されます。外部への出力の許可 / 禁止は、RSTCSR の RSTOE ビットによって選択します。

WDT によるリセットと  $\overline{\text{RES}}$  端子によるリセットは、同一ベクタです。そのため、 $\overline{\text{RES}}$  端子によるリセットか、WDT によるリセットかは、RSTCSR の WRST ビットをチェックすることによって判別してください。

また、RES 端子によるリセットと WDT のオーバフローによるリセットが同時に発生した場合はRES 端子によるリセットが優先されます。




図 12.4 ウォッチドッグタイマモード時の動作

## 12.3.2 インターバルタイマ時の動作

図 12.5 にインターバルタイマ時の動作を示します。

インターバルタイマとして使用するには、TCSR の WT /  $\overline{\text{IT}}$  ビットを 0 にクリアし、TME ビットを 1 にセットします。

インターバルタイマとして動作しているときは、TCNTがオーバフローするごとに、インターバルタイマ割り込み要求が発生します。これにより、一定時間ごとにインターバルタイマ割り込みを発生させることができます。




図 12.5 インターバルタイマ時の動作

# 12.3.3 オーバフローフラグ(OVF)セットタイミング

図 12.6 に OVF フラグのセットタイミングを示します。

TCSR の OVF フラグは、TCNT がオーバフローすると 1 にセットされます。このとき同時にウォッチドッグタイマ時にはリセット信号出力、インターバルタイマ時にはインターバルタイマ割り込みが発生します。




図 12.6 OVF フラグのセットタイミング

# 12.3.4 ウォッチドッグタイマリセット (WRST) のセットタイミング

RSTCSR の WRST ビットは、TCSR の WT /  $\overline{\text{IT}}$  ビット、TME ビットをそれぞれ 1 にセットしたとき有効になります。

図 12.7 に WRST ビットのセット、および内部リセットタイミングを示します。

TCNT がオーバフローして、OVF フラグが 1 にセットされたとき、WRST ビットは 1 にセットされます。このとき同時に、本 LSI 全体に対して内部リセット信号を発生します。この内部リセット信号で OVF フラグは 0 にクリアされますが、WRST ビットは 1 にセットされたままです。したがって、リセット処理ルーチンの中で、必ず WRST ビットのクリアを行ってください。




図 12.7 WRST ビットのセットおよび内部リセットタイミング

# 12.4 割り込み

インターバルタイマ時、オーバフローによりインターバルタイマ割り込み(WOVI)を発生します。 インターバルタイマ割り込みは TCSR の OVF フラグが 1 にセットされると常に要求されます。

# 12.5 使用上の注意

#### (1) TCNT のライトとカウントアップの競合

図 12.8 に TCNT のライトとカウントアップの競合を示します。

TCNT のライトサイクル中の  $T_3$  ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。




図 12.8 TCNT のライトとカウントアップの競合

#### (2) CKS2~CKS0 ビットの切り換え

 $CKS2 \sim CKS0$  ビットを切り換えるときは、TCSR の TME ビットを 0 にクリアし、TCNT を停止させてから行ってください。

# 12.6 その他注意事項

本 LSI は、WDT を内蔵しています。内蔵 WDT はシステムの暴走などにより、タイマカウンタの値が書き換えられずオーバーフローするとリセット信号を発生し、LSI をリセットします。ただし、CPU と同一チップに内蔵されているという性質上、CPU の暴走などにより、下記 3 項目が、行われた場合には WDT 動作を期待することはできません。

- (1) 内蔵WDTに関する内部I/Oレジスタが書き換えられた場合
- (2) 誤ってソフトウェアスタンバイに遷移した場合
- (3) 誤ってブレークモードに遷移した場合

また、上記の NMI と同様に電源端子やシステム制御端子に対する異常入力が発生した場合には、正しい動作を期待することはできません。

内蔵 WDT は、上記のようなケースを除く、システムの暴走状態からの回復を補助するものとして機能します。したがって、お客さまのシステムにおいてフェール・セーフ機能が必要となる場合には、上記 WDT の特性をご確認の上、必要に応じ LSI 外部にて、その機能を実現する必要があります。

# 13. シリアルコミュニケーションインタフェース

# 13.1 概要

本 LSI は、独立した 2 チャネルのシリアルコミュニケーションインタフェース (SCI: Serial Communication Interface)を備えています。2 チャネルは、同一の機能を持っています。SCI は、調歩同期式通信とクロック同期式通信の 2 方式でシリアル通信ができます。また、複数のプロセッサ間のシリアル通信機能 (マルチプロセッサ通信機能)を備えています。

消費電流低減のため SCI を使用しない場合には、SCI 各チャネル単独に停止することができます。 詳細は「21.6 モジュールスタンバイ機能」を参照してください。

また、SCIO については"ISO/IEC7816 - 3 (Identification Card)"に準拠したIC カードインタフェース用シリアル通信機能としてスマートカードインタフェースをサポートしています。詳しくは「第14章 スマートカードインタフェース」を参照してください。

### 13.1.1 特長

SCIの特長を以下に示します。

- シリアル通信モードを調歩同期式モード/クロック同期式モードから選択可能
  - 調歩同期式モード

キャラクタ単位で同期をとる調歩同期式方式でシリアルデータの通信を行います。 Universal Asyncronous Receiver/Transmitter (UART) やAsyncronous Communication Interface Adapter (ACIA) など標準の調歩同期式通信用LSIとのシリアルデータ通信が可能です。 また、複数のプロセッサとシリアルデータ通信ができるマルチプロセッサ間通信機能を備えています。

シリアルデータ通信フォーマットを12種類のフォーマットから選択できます。

データ長 : 7 ビット / 8 ビットストップビット長 : 1 ビット / 2 ビット

● パリティ : 偶数パリティ / 奇数パリティ / パリティなし

マルチプロセッサビット :1/0

受信エラーの検出 :パリティエラー、オーバランエラー、フレーミングエラーを

検出

• ブレークの検出 : フレーミングエラー発生時に RxD 端子のレベルを直接リー

ドすることによりブレークを検出できます。

- クロック同期式モード

クロックに同期してシリアルデータ通信を行います。クロック同期式通信機能を持つ他のLSIとのシリアルデータ通信が可能です。

シリアルデータ通信フォーマットは1種類です。

データ長 : 8 ビット

受信エラーの検出:オーバランエラーを検出

### • 全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。 また、送信部、および受信部ともにダブルバッファ構造になっていますのでシリアルデータ の連続送信、連続受信ができます。

- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 送受信クロックソースを、ボーレートジェネレータからの内部クロック、または SCK 端子からの外部クロックから選択可能

#### • 4種類の割り込み要因

送信データエンプティ、送信終了、受信データフル、受信エラーの4種類の割り込み要因があり、それぞれ独立に要求することができます。また、SCIOについては送信データエンプティ割り込みと受信データフル割り込みによりDMAコントローラ(DMAC)を起動させてデータの転送を行うことができます。

## 13.1.2 ブロック図

図 13.1 に SCI のブロック図を示します。




図 13.1 SCI のブロック図

# 13.1.3 端子構成

SCI は、チャネルごとに表 13.1 に示すシリアル端子を持っています。

	27 - 110110					
チャネル	名 称	略称	入出力	機能		
0	シリアルクロック端子	SCK₀	入出力	SCI。のクロック入出力		
	レシーブデータ端子	RxD₀	入力	SCI。の受信データ入力		
	トランスミットデータ端子	$TxD_{\scriptscriptstyle{0}}$	出力	SCI。の送信データ出力		
1	シリアルクロック端子	SCK,	入出力	SCI₁のクロック入出力		
	レシーブデータ端子	RxD <sub>1</sub>	入力	SCI₁の受信データ入力		
	トランスミットデータ端子	TxD <sub>1</sub>	出力	SCI <sub>1</sub> の送信データ出力		

表 13.1 端子構成

# 13.1.4 レジスタ構成

SCI には、表 13.2 に示す内部レジスタがあります。これらのレジスタにより調歩同期式モード/クロック同期式モードの指定、データフォーマットの指定、ビットレートの指定、および送信部/受信部の制御を行うことができます。

アドレス*1	名 称	略称	R/W	初期値
H'FFB0	シリアルモードレジスタ	SMR	R/W	H'00
H'FFB1	ビットレートレジスタ	BRR	R/W	H'FF
H'FFB2	シリアルコントロールレジスタ	SCR	R/W	H'00
H'FFB3	トランスミットデータレジスタ	TDR	R/W	H'FF
H'FFB4	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
H'FFB5	レシーブデータレジスタ	RDR	R	H'00
H'FFB8	シリアルモードレジスタ	SMR	R/W	H'00
H'FFB9	ビットレートレジスタ	BRR	R/W	H'FF
H'FFBA	シリアルコントロールレジスタ	SCR	R/W	H'00
H'FFBB	トランスミットデータレジスタ	TDR	R/W	H'FF
H'FFBC	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
H'FFBD	レシーブデータレジスタ	RDR	R	H'00
	H'FFB0 H'FFB1 H'FFB2 H'FFB3 H'FFB4 H'FFB5 H'FFB8 H'FFB8 H'FFBB	H'FFB0       シリアルモードレジスタ         H'FFB1       ビットレートレジスタ         H'FFB2       シリアルコントロールレジスタ         H'FFB3       トランスミットデータレジスタ         H'FFB4       シリアルステータスレジスタ         H'FFB5       レシーブデータレジスタ         H'FFB8       シリアルモードレジスタ         H'FFB9       ビットレートレジスタ         H'FFBA       シリアルコントロールレジスタ         H'FFBB       トランスミットデータレジスタ         H'FFBC       シリアルステータスレジスタ	H'FFB0         シリアルモードレジスタ         SMR           H'FFB1         ピットレートレジスタ         BRR           H'FFB2         シリアルコントロールレジスタ         SCR           H'FFB3         トランスミットデータレジスタ         TDR           H'FFB4         シリアルステータスレジスタ         SSR           H'FFB5         レシーブデータレジスタ         RDR           H'FFB8         シリアルモードレジスタ         SMR           H'FFB9         ピットレートレジスタ         BRR           H'FFBA         シリアルコントロールレジスタ         SCR           H'FFBB         トランスミットデータレジスタ         TDR           H'FFBC         シリアルステータスレジスタ         SSR	H'FFB0         シリアルモードレジスタ         SMR         R/W           H'FFB1         ピットレートレジスタ         BRR         R/W           H'FFB2         シリアルコントロールレジスタ         SCR         R/W           H'FFB3         トランスミットデータレジスタ         TDR         R/W           H'FFB4         シリアルステータスレジスタ         SSR         R/(W)*²           H'FFB5         レシーブデータレジスタ         RDR         R           H'FFB8         シリアルモードレジスタ         SMR         R/W           H'FFB9         ピットレートレジスタ         BRR         R/W           H'FFBA         シリアルコントロールレジスタ         SCR         R/W           H'FFBB         トランスミットデータレジスタ         TDR         R/W           H'FFBC         シリアルステータスレジスタ         SSR         R/(W)*²

表 13.2 レジスタ構成

<sup>【</sup>注】 \*1 アドレスの下位 16 ビットを示しています。

<sup>\*2</sup> フラグをクリアするための0ライトのみ可能です。

# 13.2 各レジスタの説明

## 13.2.1 レシーブシフトレジスタ(RSR)

RSR は、シリアルデータを受信するためのレジスタです。

ビット:	7	6	5	4	3	2	1	0
R/W :	_	_	_	_	_	_	_	_

SCI は、RSR に RxD 端子から入力されたシリアルデータを LSB (ビット 0) から受信した順にセットし、パラレルデータに変換します。1 バイトのデータ受信を終了すると、データは自動的に RDR へ転送されます。

CPU から RSR を直接リード/ライトすることはできません。

# 13.2.2 レシーブデータレジスタ(RDR)

RDR は、受信したシリアルデータを格納するレジスタです。

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

SCI は、1 バイトのシリアルデータの受信が終了すると、RSR から RDR へ受信したシリアルデータを転送して格納し、受信動作を完了します。この後、RSR は受信可能になります。

このように、RSR と RDR はダブルバッファになっているため連続した受信動作が可能です。

RDR は、リード専用レジスタですので CPU からライトすることはできません。

RDR は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

## 13.2.3 トランスミットシフトレジスタ (TSR)

TSR は、シリアルデータを送信するためのレジスタです。

ビット:	7	6	5	4	3	2	1	0

R/W:


SCI は、TDR から送信データを一旦 TSR に転送し、LSB(ビット 0)から順に TxD 端子に送り出すことでシリアルデータ送信を行います。

1 バイトのデータ送信を終了すると自動的に TDR から TSR へ次の送信データを転送し、送信を開始します。ただし SSR の TDRE ビットが 1 にセットされている場合には、TDR から TSR へのデータ 転送は行いません。

CPU から、直接 TSR をリード / ライトすることはできません。

# 13.2.4 トランスミットデータレジスタ (TDR)

TDR は、シリアル送信するデータを格納する8ビットのレジスタです。



SCI は、TSR の空を検出すると、TDR にライトされた送信データを TSR に転送してシリアル送信を開始します。TSR のシリアルデータ送信中に TDR に次の送信データをライトしておくと、連続シリアル送信ができます。

TDR は、常に CPU によるリード / ライトが可能です。

TDR は、リセット、またはスタンバイモード時に HFF にイニシャライズされます。

## 13.2.5 シリアルモードレジスタ (SMR)

SMR は、SCI のシリアル通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための 8 ビットのレジスタです。



調歩同期式モードとクロック同期式モードを選択するビットです。

SMR は、常に CPU によるリード / ライトが可能です。

SMR は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

ビット7:コミュニケーションモード( $C/\overline{A}$ )

SCI の動作モードを調歩同期式モード / クロック同期式モードのいずれかから選択します。

ビット7	説明	
C/A		
0	調歩同期式モード	(初期値)
1	クロック同期式モード	

#### ビット6:キャラクタレングス(CHR)

調歩同期式モードのデータ長を 7 ビット / 8 ビットデータのいずれかから選択します。クロック同期式モードでは CHR の設定にかかわらず、データ長は 8 ビットデータ固定です。

ビット6	説明
CHR	
0	8 ビットデータ (初期値)
1	7 ビットデータ*

【注】 \* 7ビットデータを選択した場合、TDRのMSB(ビット7)は送信されません。

#### ビット5:パリティイネーブル(PE)

調歩同期式モードでは、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。 クロック同期式モードでは、PE ビットの設定にかかわらずパリティビットの付加、およびチェックは行いません。

ビット5	説明	
PE		
0	パリティビットの付加、およびチェックを禁止	(初期値)
1	パリティビットの付加、およびチェックを許可*	

【注】\* PE ビットに 1 をセットすると送信時には、O/E ビットで指定した偶数、または奇数パリティを送信 データに付加して送信します。受信時には、受信したパリティビットが O/E ビットで指定した偶数、または奇数パリティになっているかどうかをチェックします。

#### ビット4:パリティモード(O/E)

どうかをチェックします。

パリティの付加やチェックを偶数パリティ/奇数パリティのいずれで行うかを選択します。 $O/\overline{E}$  ビットの設定は、調歩同期式モードで PE ビットに 1 を設定しパリティビットの付加やチェックを許可したときのみ有効になります。クロック同期式モードや、調歩同期式モードでパリティの付加やチェックを禁止している場合には、 $O/\overline{E}$  ビットの指定は無効です。

ビット4	説明	
O/E		
0	偶数パリティ*1	(初期値)
1	- 奇数パリティ* <sup>2</sup>	

- 【注】 \*1 偶数パリティに設定すると送信時には、パリティビットと送信キャラクタをあわせて、その中の 1 の数の合計が偶数になるようにパリティビットを付加して送信します。
  - 受信時には、パリティビットと受信キャラクタをあわせて、その中の 1 の数の合計が偶数であるかどうかをチェックします。
  - \*2 奇数パリティに設定すると送信時には、パリティビットと送信キャラクタをあわせて、その中の 1 の数の合計が奇数になるようにパリティビットを付加して送信します。 受信時には、パリティビットと受信キャラクタをあわせて、その中の 1 の数の合計が奇数であるか

### ビット3:ストップビットレングス(STOP)

調歩同期式モードでのストップビットの長さを 1 ビット / 2 ビットのいずれかから選択します。 STOP ビットの設定は調歩同期式モードでのみ有効になります。クロック同期式モードに設定した場合にはストップビットは付加されませんので、このビットの設定は無効です。

ビット3	説明
STOP	
0	1ストップビット*1 (初期値)
1	2ストップビット*2

- 【注】\*1 送信時には、送信キャラクタの最後尾に1ビットの1(ストップビット)を付加して送信します。
  - \*2 送信時には、送信キャラクタの最後尾に2ビットの1(ストップビット)を付加して送信します。

なお、受信時には STOP ビットの設定にかかわらず、受信したストップビットの 1 ビット目のみをチェックします。ストップビットの 2 ビット目が 1 の場合は、ストップビットとして扱いますが、0 の場合は、次の送信キャラクタのスタートビットとして扱います。

#### ビット2:マルチプロセッサモード(MP)

マルチプロセッサフォーマットを選択します。マルチプロセッサフォーマットを選択した場合、PEビット、および O/E ビットにおけるパリティの設定は無効になります。また、MPビットの設定は、調歩同期式モードのときのみ有効です。クロック同期式モードでは、MPビットの設定は無効です。
マルチプロセッサ通信機能については、「13.3.3、マルチプロセッサ通信機能」を参照してくださ

マルチプロセッサ通信機能については、「13.3.3 マルチプロセッサ通信機能」を参照してください。

ビット2	説明	
MP		
0	マルチプロセッサ機能の禁止	(初期値)
1	マルチプロセッサフォーマットを選択	

#### ビット 1、0: クロックセレクト 1、0 (CKS1、0)


内蔵ボーレートジェネレータのクロックソースを選択します。CKS1、0 ビットの設定により 、 /4、 /16、 /64 の 4 種類からクロックソースを選択できます。

クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係については、「13.2.8 ビットレートレジスタ(BRR)」を参照してください。

ビット1	ビット0	説明
CKS1	CKS0	
0	0	クロック (初期値)
	1	/4クロック
1	0	/ 16 クロック
	1	/ 64 クロック

## 13.2.6 シリアルコントロールレジスタ (SCR)

SCR は、SCI の送信 / 受信動作、調歩同期式モードでのシリアルクロック出力、割り込み要求の許可 / 禁止、および送信 / 受信クロックソースの選択を行うレジスタです。



SCR は、常に CPU によるリード / ライトが可能です。 SCR は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

#### ビット7:トランスミットインタラプトイネーブル(TIE)

TDR から TSR ヘシリアル送信データが転送され SSR の TDRE フラグが 1 にセットされたときに、送信データエンプティ割り込み (TXI) 要求の発生を許可/禁止します。

ビット7	説明	
TIE		
0	送信データエンプティ割り込み(TXI)要求の禁止* (初期)	朋値)
1	送信データエンプティ割り込み (TXI) 要求の許可	

【注】 \* TXI 割り込み要求の解除は、TDRE フラグから 1 をリードした後、0 にクリアするか、または TIE ビットを 0 にクリアすることで行うことができます。

ビット6: レシーブインタラプトイネーブル(RIE)

シリアル受信データが RSR から RDR へ転送されて SSR の RDRF フラグが 1 にセットされたとき、受信データフル割り込み (RXI)要求、および受信エラー割り込み (ERI)要求の発生を許可 / 禁止します。

ビット6	説明
RIE	
0	受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)要求を禁止*
	(初期値)
1	受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)要求を許可

【注】\* RXI、および ERI 割り込み要求の解除は、RDRF、または FER、PER、ORER の各フラグから 1 を リードした後、0 にクリアするか、RIE ビットを 0 にクリアすることで行えます。

#### ビット5:トランスミットイネーブル(TE)

SCI のシリアル送信動作の開始を許可 / 禁止します。

ビット5	説明	
TE		
0	送信動作を禁止*1	(初期値)
1	送信動作を許可*2	

- 【注】 \*1 SSR の TDRE フラグは 1 に固定されます。
  - \*2 この状態で、TDR に送信データをライトして、SSR の TDRE フラグを 0 にクリアするとシリアル 送信を開始します。

なお、TE ビットを 1 にセットする前に必ず SMR の設定を行い送信フォーマットを決定してください。

#### ビット4:レシーブイネーブル(RE)

SCI のシリアル受信動作の開始を許可 / 禁止します。

ビット4		説	明	
RE				
0	受信動作を禁止*1			(初期値)
1	受信動作を許可* <sup>2</sup>			

- 【注】 \*1 RE ビットを 0 にクリアしても RDRF、FER、PER、ORER の各フラグは影響を受けず、状態を保持しますので注意してください。
  - \*2 この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出すると、シリアル受信を開始します。

なお、RE ビットを 1 にセットする前に必ず SMR の設定を行い、受信フォーマットを決定してください。

#### ビット3:マルチプロセッサインタラプトイネーブル(MPIE)

マルチプロセッサ割り込みを許可 / 禁止します。MPIE ビットの設定は、調歩同期式モードで、かつ、SMR の MP ビットが 1 に設定されている受信時にのみ有効です。

クロック同期式モードのとき、あるいは MP ビットが 0 のときには MPIE ビットの設定は無効です。

ビット3	説明		
MPIE			
0	マルチプロセッサ割り込み禁止状態(通常の受信動作をします) (初期値)		
	〔クリア条件〕		
	(1) MPIE ビットを 0 にクリア		
	(2) MPB=1 のデータを受信したとき		
1	マルチプロセッサ割り込み許可状態*		
	マルチプロセッサビットが1のデータを受け取るまで受信割り込み(RXI)要求、受信エ		
	ラー割り込み(ERI)要求、および SSR の RDRF、FER、ORER の各フラグのセットを禁		
	止します。		

【注】\* RSR から RDR への受信データの転送、および受信エラーの検出と SSR の RDRF、FER、ORER の 各フラグのセットは行いません。MPB = 1 を含む受信データを受信すると、SSR の MPB ビットを 1 にセットし、MPIE ビットを自動的に 0 にクリアし、RXI、ERI 割り込み要求の発生 ( SCR の TIE、 RIE ビットが 1 にセットされている場合 ) と FER、ORER フラグのセットが許可されます。

### ビット2:トランスミットエンドインタラプトイネーブル(TEIE)

送信キャラクタの最後尾ビットの送出時に有効な送信データが TDR にないとき、送信終了割り込み (TEI)要求の発生を許可 / 禁止します。

	ビット2	説 明
ĺ	TEIE	
ĺ	0	送信終了割り込み(TEI)要求を禁止* (初期値)
ĺ	1	送信終了割り込み(TEI)要求を許可*

【注】 \* TEI の解除は、SSR の TDRE フラグから 1 をリードした後、0 にクリアして TEND フラグを 0 にクリアするか、TEIE ビットを 0 にクリアすることで行うことができます。

ビット 1、0: クロックイネーブル 1、0 (CKE1、0)

SCI のクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁止を設定します。 CKE1 ビットと CKE0 ビットの組み合わせによって SCK 端子を入出力ポートにするか、シリアルクロック出力端子にするか、またはシリアルクロック入力端子にするかが決まります。ただし、 CKE0 ビットの設定は調歩同期式モードで内部クロック動作 (CKE1 = 0) 時のみ有効です。クロック同期式モードのとき、および外部クロック動作 (CKE1 = 1) の場合は CKE0 ビットの設定は無効です。また、 SMR で SCI の動作モードを設定する前に CKE1、 CKE0 ビットを設定してください。

SCI のクロックソースの選択についての詳細は「13.3 動作説明」の表 13.9 を参照してください。


ビット1	ビット0		説明
CKE1	CKE0		
0	0	調歩同期式モード	内部クロック / SCK 端子は入出力ポート* <sup>1</sup>
		クロック同期式モード	内部クロック / SCK 端子は同期クロック出力*1
	1	調歩同期式モード	内部クロック / SCK 端子はクロック出力* <sup>2</sup>
		クロック同期式モード	内部クロック / SCK 端子は同期クロック出力
1	0	調歩同期式モード	外部クロック / SCK 端子はクロック入力* <sup>3</sup>
		クロック同期式モード	外部クロック / SCK 端子は同期クロック入力
	1	調歩同期式モード	外部クロック / SCK 端子はクロック入力* <sup>3</sup>
		クロック同期式モード	外部クロック / SCK 端子は同期クロック入力

#### 【注】\*1 初期值

- \*2 ビットレートと同じ周波数のクロックを出力
- \*3 ビットレートの 16 倍の周波数のクロックを入力

# 13.2.7 シリアルステータスレジスタ (SSR)

SCIの動作状態を示すステータスフラグと、マルチプロセッサビットを内蔵した8ビットのレジスタです。



【注】\*フラグをクリアするための0ライトのみ可能です。

SSR は常に CPU からリード / ライトできます。ただし、TDRE、RDRF、ORER、PER、FER の各フラグへ 1 をライトすることはできません。また、これらを 0 にクリアするためには、あらかじめ 1 をリードしておく必要があります。また、TEND フラグ、および MPB フラグはリード専用であり、ライトすることはできません。

SSR は、リセット、またはスタンバイモード時に H'84 にイニシャライズされます。

### ビット7:トランスミットデータレジスタエンプティ(TDRE)

TDR から TSR にデータ転送が行われ TDR に次のシリアル送信データをライトすることが可能になったことを示します。

ビット7	説明
TDRE	
0	TDR に有効な送信データがライトされていることを表示
	〔クリア条件〕
	(1) TDRE = 1 の状態をリードした後、0 をライトしたとき
	(2)DMAC で TDR ヘデータをライトしたとき
1	TDR に有効な送信データがないことを表示
	〔セット条件〕
	(1)リセット、またはスタンバイモード時
	(2) SCR の TE ビットが 0 のとき
	(3)TDR から TSR にデータ転送が行われ TDR にデータライトが可能になったとき

### ビット6:レシーブデータレジスタフル(RDRF)

受信したデータが RDR に格納されていることを示します。

ビット6	説明		
RDRF			
0	RDR に受信データが格納されていないことを表示	(初期値)	
	〔クリア条件〕		
	(1) リセット、またはスタンバイモード時		
	(2) RDRF=1 の状態をリードした後、0 をライトしたとき	, , , , , , , , , , , , , , , , , , , ,	
	(3) DMAC で RDR のデータをリードしたとき		
1	RDR に受信データが格納されていることを表示		
	〔セット条件〕		
	シリアル受信が正常終了し、RSR から RDR へ受信データが転送されたとき		

【注】 受信時にエラーを検出したとき、および SCR の RE ビットを 0 にクリアしたときには RDR および RDRF フラグは影響を受けず以前の状態を保持します。

RDRF フラグが 1 にセットされたまま次のデータを受信完了するとオーバランエラーを発生し、受信データが失われますので注意してください。

### ビット5:オーバランエラー(ORER)

受信時にオーバランエラーが発生して異常終了したことを示します。

ビット5	説明	
ORER		
0	受信中、または正常に受信を完了したことを表示	(初期値)* <sup>1</sup>
	〔クリア条件〕	
	(1) リセット、またはスタンバイモード時	
	(2) ORER = 1 の状態をリードした後、0 をライトしたとき	
1	受信時にオーバランエラーが発生したことを表示*2	
	〔セット条件〕	
	RDRF=1の状態で次のシリアル受信を完了したとき	

- 【注】 \*1 SCR の RE ビットを 0 にクリアしたときには、ORER フラグは影響を受けず以前の状態を保持します。
  - \*2 RDR ではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。さらに、ORER = 1 にセットされた状態で、以降のシリアル受信を続けることはできません。なお、クロック同期式モードでは、シリアル送信を続けることもできません。

#### ビット4:フレーミングエラー(FER)

調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを示します。

ビット4	説 明		
FER			
0	受信中、または正常に受信を完了したことを表示 (初期値)*1		
	〔クリア条件〕		
	(1) リセット、またはスタンバイモード時		
	(2) FER=1 の状態をリードした後、0 をライトしたとき		
1	受信時にフレーミングエラーが発生したことを表示		
	〔セット条件〕		
	SCI が受信終了時に受信データの最後尾のストップビットが 1 であるかどうかをチェックし、ストップビットが 0 であったとき*²		

- 【注】 \*1 SCRのREビットを0にクリアしたときには、FERフラグは影響を受けず以前の状態を保持します。
  - \*2 2ストップビットモードのときは、1 ビット目のストップビットが 1 であるかどうかのみを判定し、 2 ビット目のストップビットはチェックをしません。なお、フレーミングエラーが発生したときの 受信データは RDR に転送されますが、RDRF フラグはセットされません。さらに、FER フラグが 1 にセットされた状態においては、以降のシリアル受信を続けることはできません。また、クロック 同期式モードでは、シリアル送信も続けることができません。

### ビット3:パリティエラー(PER)

調歩同期式モードで、パリティを付加した受信時にパリティエラーが発生して異常終了したことを示します。

ビット3	説明	
PER		
0	受信中、または正常に受信を完了したことを表示*1 (初期値)	
	〔クリア条件〕	
	(1) リセット、またはスタンバイモード時	
	(2) PER = 1 の状態をリードした後、0 をライトしたとき	
1	受信時にパリティエラーが発生したことを表示*2	
	〔セット条件〕	
	受信時の受信データとパリティビットをあわせた 1 の数が、SMR の O/E ビットで指定した偶数パリティ / 奇数パリティの設定と一致しなかったとき	

- 【注】 \*1 SCR の RE ビットを 0 にクリアしたときには、PER フラグは影響を受けず以前の状態を保持します。
  - \*2 パリティエラーが発生したときの受信データは RDR に転送されますが、RDRF フラグはセットされません。なお、PER フラグが 1 にセットされた状態では、以降のシリアル受信を続けることはできません。さらに、クロック同期式モードでは、シリアル送信も続けることができません。

### ビット2:トランスミットエンド(TEND)

送信キャラクタの最後尾ビットの送信時に TDR に有効なデータがなく、送信を終了したことを示します。

TEND フラグはリード専用ですので、ライトすることはできません。

ビット2	説明
TEND	
0	送信中であることを表示
	〔クリア条件〕
	(1)TDRE = 1 の状態をリードした後、TDRE フラグに 0 をライトしたとき
	(2)DMAC で TDR ヘデータをライトしたとき
1	送信を終了したことを表示 (初期値)
	〔セット条件〕
	(1)リセット、またはスタンバイモード時
	(2) SCR の TE ビットが 0 のとき
	(3)1 バイトのシリアル送信キャラクタの最後尾ビットの送信時に TDRE = 1 であったとき

ビット1:マルチプロセッサビット(MPB)

調歩同期式モードで受信をマルチプロセッサフォーマットで行うときに、受信データ中のマルチプロセッサビットを格納します。

MPB ビットは、リード専用であり、ライトすることはできません。

ビット1	説 明	
MPB		
0	マルチプロセッサビットが0のデータを受信したことを表示* (初期値)	,
1	マルチプロセッサビットが1のデータを受信したことを表示	

【注】 \* マルチプロセッサフォーマットで RE ビットを 0 にクリアしたときには、以前の状態を保持します。

ビット 0: マルチプロセッサビットトランスファ (MPBT)

調歩同期式モードで送信をマルチプロセッサフォーマットで行うときに、送信データに付加するマルチプロセッサビットを格納します。

クロック同期式モードやマルチプロセッサフォーマットでないとき、あるいは送信でないときには MPBT ビットの設定は無効です。

ビット0	説明	
MPBT		
0	マルチプロセッサビットが 0 のデータを送信	(初期値)
1	マルチプロセッサビットが 1 のデータを送信	

# 13.2.8 ビットレートレジスタ(BRR)

BRR は、SMR の CKS1、CKS0 ビットで選択されるボーレートジェネレータの動作クロックとあわせて、シリアル送信 / 受信のビットレートを設定する 8 ビットのレジスタです。

ビット:	7	6	5	4	3	2	1	0
初期値:	1	1	1	1	1	1	1	1
R/W :	R/W							

BRR は、常に CPU によるリード / ライトが可能です。

BRR は、リセット、またはスタンバイモード時に H'FF にイニシャライズされます。

なお、チャネルごとにボーレートジェネレータの制御が独立していますので、それぞれ異なる値を 設定することができます。

表 13.3 に調歩同期式モードの BRR の設定例を、表 13.4 にクロック同期式モードの BBR の設定例を示します。

表 13.3 ビットレートに対する BRR の設定例〔調歩同期式モード〕

	7/ 1/		7   0							, ,			
		2			2.097	152		2.457	'6		3		
(MHz)	n	Z	誤差	n	Z	誤差	n	Z	誤差	n	Ζ	誤差	
ビット			(%)			(%)			(%)			(%)	
レート													
(bit/s)													
110	1	141	0.03	1	148	- 0.04	1	174	- 0.26	1	212	0.03	
150	1	103	0.16	1	108	0.21	1	127	0.00	1	155	0.16	
300	0	207	0.16	0	217	0.21	0	255	0.00	1	77	0.16	
600	0	103	0.16	0	108	0.21	0	127	0.00	0	155	0.16	
1200	0	51	0.16	0	54	- 0.70	0	63	0.00	0	77	0.16	
2400	0	25	0.16	0	26	1.14	0	31	0.00	0	38	0.16	
4800	0	12	0.16	0	13	- 2.48	0	15	0.00	0	19	- 2.34	
9600	0	6	- 6.99	0	6	- 2.48	0	7	0.00	0	9	- 2.34	
19200	0	2	8.51	0	2	13.78	0	3	0.00	0	4	- 2.34	
31250	0	1	0.00	0	1	4.86	0	1	22.88	0	2	0.00	
38400	0	1	- 18.62	0	1	- 14.67	0	1	0.00	-	-	-	

	3.6864				4			4.915	52		5	
(MHz)	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差
ビット			(%)			(%)			(%)			(%)
レート												
(bit/s)												
110	2	64	0.70	2	70	0.03	2	86	0.31	2	88	- 0.25
150	1	191	0.00	1	207	0.16	1	255	0.00	2	64	0.16
300	1	95	0.00	1	103	0.16	1	127	0.00	1	129	0.16
600	0	191	0.00	0	207	0.16	0	255	0.00	1	64	0.16
1200	0	95	0.00	0	103	0.16	0	127	0.00	0	129	0.16
2400	0	47	0.00	0	51	0.16	0	63	0.00	0	64	0.16
4800	0	23	0.00	0	25	0.16	0	31	0.00	0	32	- 1.36
9600	0	11	0.00	0	12	0.16	0	15	0.00	0	15	1.73
19200	0	5	0.00	0	6	- 6.99	0	7	0.00	0	7	1.73
31250	-	-	-	0	3	0.00	0	4	- 1.70	0	4	0.00
38400	0	2	0.00	0	2	8.51	0	3	0.00	0	3	1.73

		6			6.14	4		7.37	28		8	
(MHz)	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差
ビット			(%)			(%)			(%)			(%)
レート												
(bit/s)												
110	2	106	- 0.44	2	108	0.08	2	130	- 0.07	2	141	0.03
150	2	77	0.16	2	79	0.00	2	95	0.00	2	103	0.16
300	1	155	0.16	1	159	0.00	1	191	0.00	1	207	0.16
600	1	77	0.16	1	79	0.00	1	95	0.00	1	103	0.16
1200	0	155	0.16	0	159	0.00	0	191	0.00	0	207	0.16
2400	0	77	0.16	0	79	0.00	0	95	0.00	0	103	0.16
4800	0	38	0.16	0	39	0.00	0	47	0.00	0	51	0.16
9600	0	19	- 2.34	0	19	0.00	0	23	0.00	0	25	0.16
19200	0	9	- 2.34	0	9	0.00	0	11	0.00	0	12	0.16
31250	0	5	0.00	0	5	2.40	0	6	5.33	0	7	0.00
38400	0	4	- 2.34	0	4	0.00	0	5	0.00	0	6	- 6.99

	9.8304				10			12			12.28	8
(MHz)	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差
ビット			(%)			(%)			(%)			(%)
レート												
(bit/s)												
110	2	174	- 0.26	2	177	- 0.25	2	212	0.03	2	217	0.08
150	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	31	0.00	0	32	- 1.36	0	38	0.16	0	39	0.00
19200	0	15	0.00	0	15	1.73	0	19	- 2.34	0	19	0.00
31250	0	9	- 1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	0	7	0.00	0	7	1.73	0	9	- 2.34	0	9	0.00

		13			14			14.74	56		16	
(MHz)	n	N	誤差	n	N	誤差	n	Ν	誤差	n	N	誤差
ビット			(%)			(%)			(%)			(%)
レート (bit/s)												
110	2	230	- 0.08	2	248	- 0.17	3	64	0.70	3	70	0.03
150	2	168	0.16	2	181	0.16	2	191	0.00	2	207	0.16
300	2	84	- 0.43	2	90	0.16	2	95	0.00	2	103	0.16
600	1	168	0.16	1	181	0.16	1	191	0.00	1	207	0.16
1200	1	84	- 0.43	1	90	0.16	1	95	0.00	1	103	0.16
2400	0	168	0.16	0	181	0.16	0	191	0.00	0	207	0.16
4800	0	84	- 0.43	0	90	0.16	0	95	0.00	0	103	0.16
9600	0	41	0.76	0	45	- 0.93	0	47	0.00	0	51	0.16
19200	0	20	0.76	0	22	- 0.93	0	23	0.00	0	25	0.16
31250	0	12	0.00	0	13	0.00	0	14	- 1.70	0	15	0.00
38400	0	10	- 3.82	0	10	3.57	0	11	0.00	0	12	0.16

		18	
(MHz)	n	N	誤差
ビット			(%)
レート			
(bit/s)			
110	3	79	- 0.12
150	2	233	0.16
300	2	116	0.16
600	1	233	0.16
1200	1	116	0.16
2400	0	233	0.16
4800	0	116	0.16
9600	0	58	- 0.69
19200	0	28	1.02
31250	0	17	0.00
38400	0	14	- 2.34

表 13.4 ビットレートに対する BRR の設定例〔クロック同期式モード〕

	2	2	4	4		3	1	0		3		6	1	8
(MHz)	n	N	n	N	n	N	n	N	n	N	n	N	n	N
ビット														
レート														
( bit/s )		70												
110	3	70	-	-	-	-	-	-	-	-	-	-	-	-
250	2	124	2	249	3	124	-	-	3	202	3	249	-	-
500	1	249	2	124	2	249	-	-	3	101	3	124	3	140
1k	1	124	1	249	2	124	1	-	2	202	2	249	3	69
2.5k	0	199	1	99	1	199	1	249	2	80	2	99	2	112
5k	0	99	0	199	1	99	1	124	1	162	1	199	1	224
10k	0	49	0	99	0	199	0	249	1	80	1	99	1	112
25k	0	19	0	39	0	79	0	99	0	129	0	159	0	179
50k	0	9	0	19	0	39	0	49	0	64	0	79	0	89
100k	0	4	0	9	0	19	0	24	-	-	0	39	0	44
250k	0	1	0	3	0	7	0	9	0	12	0	15	0	17
500k	0	0*	0	1	0	3	0	4	-	-	0	7	0	8
1M			0	0*	0	1	1	-	-	-	0	3	0	4
2M					0	0*	-	-	-	-	0	1	-	-
2.5M					-	-	0	0*	-	-	-	-	-	-
4M											0	0*	•	-

【注】 誤差は、なるべく1%以内になるように設定してください。

### 【記号説明】

空欄:設定できません。

: 設定可能ですが誤差がでます。\*: 連続送信/受信はできません。

BRR の設定値は以下の計算式で求められます。

〔調歩同期式モード〕

$$N = \frac{1}{64 \times 2^{2n-1} \times B} \times 10^6 - 1$$

〔クロック同期式モード〕

$$N = \frac{1}{8 \times 2^{2n-1} \times B} \times 10^6 - 1$$

B : ビットレート (bit/s)

N : ボーレートジェネレータの BRR の設定値(0 N 255)

: 動作周波数 ( MHz )

n :ボーレートジェネレータ入力クロック(n=0、1、2、3) (nとクロックの関係は下表を参照してください。)

n	クロック	SMR Ø	)設定値
		CKS1	CKS0
0		0	0
1	/ 4		1
2	/ 16	1	0
3	/ 64		1

調歩同期式モードのビットレート誤差は、以下の計算式で求められます。

誤差(%) = 
$$\left\{ \frac{\times 10^6}{(N+1)\times B\times 64\times 2^{2n-1}} - 1 \right\} \times 100$$

表 13.5 に調歩同期式モードの各周波数における最大ビットレートを示します。また、表 13.6~表 13.7 に外部クロック入力時の最大ビットレートを示します。

表 13.5 各周波数における最大ビットレート〔調歩同期式モード〕

(MHz)	最大ビットレート (bit/s)	設.	定値
		n	N
2	62500	0	0
2.097152	65536	0	0
2.4576	76800	0	0
3	93750	0	0
3.6864	115200	0	0
4	125000	0	0
4.9152	153600	0	0
5	156250	0	0
6	187500	0	0
6.144	192000	0	0
7.3728	230400	0	0
8	250000	0	0
9.8304	307200	0	0
10	312500	0	0
12	375000	0	0
12.288	384000	0	0
14	437500	0	0
14.7456	460800	0	0
16	500000	0	0
17.2032	537600	0	0
18	562500	0	0

表 13.6 外部クロック入力時の最大ビットレート〔調歩同期式モード〕

( MHz )	外部入力クロック (MHz)	最大ビットレート(bit/s)	
2	0.5000	31250	
2.097152	0.5243	32768	
2.4576	0.6144	38400	
3	0.7500	46875	
3.6864	0.9216	57600	
4	1.0000	62500	
4.9152	1.2288	76800	
5	1.2500	78125	
6	1.5000	93750	
6.144	1.5360	96000	
7.3728	1.8432	115200	
8	2.0000	125000	
9.8304	2.4576	153600	
10	2.5000	156250	
12	3.0000	187500	
12.288	3.0720	192000	
14	3.5000	218750	
14.7456	3.6864	230400	
16	4.0000	250000	
17.2032	4.3008	268800	
18	4.5000	281250	

表 13.7 外部クロック入力時の最大ビットレート〔クロック同期式モード〕

(MHz)	外部入力クロック(MHz)	最大ビットレート (bit/s)
2	0.3333	333333.3
4	0.6667	666666.7
6	1.0000	1000000.0
8	1.3333	1333333.3
10	1.6667	1666666.7
12	2.0000	2000000.0
14	2.3333	2333333.3
16	2.6667	2666666.7
18	3.0000	300000.0

## 13.3 動作説明

## 13.3.1 概要

SCIは、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの2方式で、シリアル通信ができます。

調歩同期式モードと、クロック同期式モードの選択および送信フォーマットの選択は、SMR で行います。これを表 13.8 に示します。また、SCI のクロックソースは、SMR の C/A ビットおよび SCR の CKE1、CKE0 ビットの組み合わせできまります。これを表 13.9 に示します。

#### (1) 調歩同期式モード

- データ長:7ビット/8ビットから選択可能
- パリティの付加、マルチプロセッサビットの付加、および1ビット/2ビットのストップビットの付加を選択可能(これらの組み合わせにより送信/受信フォーマットおよび、キャラクタ長を決定)
- 受信時にフレーミングエラー、パリティエラー、オーバランエラー、およびブレークの検出が可能
- SCI のクロックソース:内部クロック / 外部クロックから選択可能
  - 内部クロックを選択した場合:SCIはボーレートジェネレータのクロックで動作し、ビットレートと同じ周波数のクロックを出力することが可能
  - 外部クロックを選択した場合:ビットレートの16倍の周波数のクロックを入力することが必要(内蔵ボーレートジェネレータを使用しない)

#### (2) クロック同期式モード

- 送信/受信フォーマット:8ビットデータ固定
- 受信時にオーバランエラーの検出可能
- SCI のクロックソース:内部クロック / 外部クロックから選択可能
  - 内部クロックを選択した場合:SCIはボーレートジェネレータのクロックで動作し、同期クロックを外部へ出力
- 外部クロックを選択した場合: 内部ボーレートジェネレータを使用せず、入力された同期クロックで動作

表 13.8 SMR の設定値とシリアル送信 / 受信フォーマット

		- <sub>E</sub> C 10.0	<u> </u>		7 7 7 WEID	<u> </u>	()		
	SMR の設定値					S	CI の送信 / 受(	言フォーマッ	٢
ビット7	ビット6	ビット2	ビット5	ビット3		データ長	マルチ	パリティ	ストップ
C/Ā	CHR	MP	PE	STOP			プロセッサ ビット	ビット	ビット長
0	0	0	0	0	調歩同期式	8 ビット	なし	なし	1ビット
				1	モード	データ			2 ビット
			1	0				あり	1ビット
				1					2 ビット
	1		0	0		7 ビット		なし	1ビット
				1		データ			2 ビット
			1	0				あり	1ビット
				1					2 ビット
	0	1	-	0	調歩同期式	8 ビット	あり	なし	1ビット
			-	1	モード	データ			2 ビット
	1		1	0	(マルチプロセ	7 ビット			1ビット
				1	ッサフォーマッ ト)	データ			2 ビット
1	-	-	-	-	クロック同期式 モード	8 ビット データ	なし		なし

## 表 13.9 SMR、SCR の設定と SCI のクロックソースの選択

SMR	SCR (	の設定	モード	SCI の送信 / 受信クロック	
ビット7	ビット1	ビット0		クロック	SCK 端子の機能
C/A	CKE1	CKE0		ソース	
0	0	0	調歩同期式	内部	SCI は、SCK 端子を使用しません
		1	モード		ビットレートと同じ周波数のクロックを出力
	1	0		外部 ビットレートの 16 倍の周波数のクロックを入力	
		1			
1	0	0	クロック	内部	同期クロックを出力
		1	同期式モード		
	1	0		外部	同期クロックを入力
		1			

## 13.3.2 調歩同期式モード時の動作

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するストップビットとをデータに付加したキャラクタを送信 / 受信し、1 キャラクタ単位で同期をとりながらシリアル通信を行うモードです。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部がともにダブルバッファ構造になっていますので、送信 / 受信中にデータのリード / ライトができるので、連続送信 / 受信が可能です。

調歩同期式シリアル通信の一般的なフォーマットを図 13.2 に示します。

調歩同期式シリアル通信では、通信回線は通常、マーク状態(High レベル)に保たれています。 SCI は通信回線を監視し、スペース(Low レベル)になったところをスタートビットとみなしてシリアル通信を開始します。

シリアル通信の 1 キャラクタは、スタートビット (Low レベル) から始まり、データ (LSB ファースト:最下位ビットから)、パリティビット (High / Low レベル)、最後にストップビット (High レベル) の順で構成されています。

調歩同期式モードでは、SCI は受信時にスタートビットの立ち下がりエッジで同期化を行います。 また SCI は、データを 1 ビット期間の 16 倍の周波数のクロックの 8 番目でサンプリングしますので、各ビットの中央で通信データが取り込まれます。



図 13.2 調歩同期式通信のデータフォーマット (8 ビットデータ / パリティあり / 2 ストップビットの例)

#### (1) 送信 / 受信フォーマット

調歩同期式モードで設定できる送信/受信フォーマットを、表 13.10 に示します。 送信/受信フォーマットは 12 種類あり、SMR の設定により選択できます。

表 13.10 シリアル送信 / 受信フォーマット (調歩同期式モード)

SMRの設定				シリアル送信 / 受信フォーマットとフレーム長
CHR	PE	MP	STOP	1 2 3 4 5 6 7 8 9 10 11 12
0	0	0	0	S 8ビットデータ STOP
			1	S 8ビットデータ STOP STOP
	1		0	S 8ビットデータ P STOP
			1	S 8ビットデータ P STOP STOP
1	0		0	S 7ビットデータ STOP
			1	S 7ビットデータ STOP STOP
	1		0	S 7ビットデータ P STOP
			1	S 7ビットデータ P STOP STOP
0	-	1	0	S 8ビットデータ MPB STOP
			1	S 8ビットデータ MPB STOP STOP
1			0	S 7ビットデータ MPB STOP
			1	S 7ビットデータ MPB STOP STOP

## 【記号説明】

S : スタートビット STOP: ストップビット P: パリティビット MPB: マルチプロセッサビット

#### (2) クロック

SCI の送受信クロックは、SMR の  $C/\overline{A}$  ビットと SCR の CKE1、CKE0 ビットの設定により、内蔵ボーレートジェネレータの生成した内部クロックまたは、SCK 端子から入力された外部クロックの 2 種類から選択できます。SCI のクロックソースの選択については表 13.9 を参照してください。

外部クロックを SCK 端子に入力する場合には、使用するビットレートの 16 倍の周波数のクロックを入力してください。

内部クロックで動作させるとき、SCK 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図 13.3 に示すように送信データの中央にクロック立ち上がりエッジがくるようになります。



図 13.3 出力クロックと通信データの位相関係(調歩同期式モード)

#### (3) データの送信 / 受信動作

### (a) SCI のイニシャライズ (調歩同期式)

データの送信 / 受信前には、まず SCR の TE、RE ビットを 0 にクリアした後、以下の順で SCI をイニシャライズしてください。

動作モードの変更、通信フォーマットの変更などの場合には必ず、TE ビットおよび RE ビットを 0 にクリアしてから次の手順で変更を行ってください。TE ビットを 0 にクリアすると TDRE フラグは 1 にセットされ、TSR がイニシャライズされます。RE ビットを 0 にクリアしても、RDRF、PER、FER、ORER の各フラグおよび、RDR の内容は保持されますので注意してください。

外部クロックを使用している場合には、動作が不確実になりますのでイニシャライズを含めた動作中にクロックを止めないでください。

図 13.4 に SCI のイニシャライズフローチャートの例を示します。




図 13.4 SCI のイニシャライズフローチャートの例

### (b) シリアルデータ送信(調歩同期式)

図 13.5 にシリアル送信のフローチャートの例を示します。 シリアルデータ送信は以下の手順に従い行ってください。




図 13.5 シリアル送信のフローチャートの例

SCIはシリアル送信時に以下のように動作します。

- (1) SCIは、SSRのTDREフラグを監視し、0であるとTDRにデータがライトされたと認識し、TDR からTSRにデータを転送します。
- (2) TDRからTSRへデータを転送した後にTDREフラグを1にセットし、送信を開始します。 このとき、SCRのTIEビットが1にセットされていると送信データエンプティ割り込み(TXI) 要求を発生します。

シリアル送信データは、以下の順にTxD端子から送り出されます。

- (a) スタートビット:1ビットの0が出力されます。
- (b) 送信データ:8ビット、または7ビットのデータがLSBから順に出力されます。
- (c) パリティビットまたはマルチプロセッサビット:1ビットのパリティビット(偶数パリティ、または奇数パリティ)、または1ビットのマルチプロセッサビットが出力されます。 なお、パリティビット、またはマルチプロセッサビットを出力しないフォーマットも選択できます。
- (d) ストップビット: 1ビット / 2ビットの1 (ストップビット) が出力されます。
- (e) マーク(またはアイドル)状態:次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- (3) SCIは、ストップビットを送出するタイミングでTDREフラグをチェックします。 TDREフラグが0であるとTDRからTSRにデータを転送し、ストップビットを送り出した後、 次フレームのシリアル送信を開始します。

TDREフラグが1であるとSSRのTENDフラグに1をセットし、ストップビットを送り出した後、1を出力する"マーク状態"になります。このときSCRのTEIEビットが1にセットされているとTEI割り込み要求を発生します。

調歩同期式モードでの送信時の動作例を図 13.6 に示します。




図 13.6 調歩同期式モードでの送信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)

### (c) シリアルデータ受信(調歩同期式)

図 13.7 にシリアル受信フローチャートの例を示します。 シリアルデータ受信は以下の手順に従い行ってください。




図 13.7 シリアル受信データフローチャートの例(1)




図 13.7 シリアル受信データフローチャートの例(2)

SCI は受信時に以下のように動作します。

- (1) SCIは通信回線を監視し、スタートビットの0を検出すると内部を同期化し、受信を開始します。
- (2) 受信したデータをRSRのLSBからMSBの順に格納します。
- (3) パリティビットおよび、ストップビットを受信します。

受信後、SCI は以下のチェックを行います。

- (a) パリティチェック:受信データの1の数をチェックし、これがSMRのO/Eビットで設定した 偶数/奇数パリティになっているかをチェックします。
- (b) ストップビットチェック:ストップビットが1であるかをチェックします。 ただし、2ストップビットの場合、1ビット目のストップビットのみをチェックします。
- (c) ステータスチェック:RDRFフラグが0であり、受信データをRSRからRDRに転送できる状態であるかをチェックします。

以上のチェックがすべてパスしたとき、RDRF フラグが 1 にセットされ、RDR に受信データが格納されます。

エラーチェックで受信エラー\*を発生すると表 13.11 のように動作します。

- 【注】\* 受信エラーが発生した状態では、以後の受信動作ができません。 また、受信時に RDRF フラグが 1 にセットされませんので、必ずエラーフラグを 0 にクリアしてください。
- (4) RDRFフラグが1になったとき、SCRのRIEビットが1にセットされていると受信データフル割り込み(RXI)要求を発生します。

また、ORER、PER、FERフラグのいずれかが1になったとき、SCRのRIEビットが1にセットされていると受信エラー割り込み(ERI)要求を発生します。

受信エラー名	略称	発生条件	データ転送
オーバランエラー	ORER	SSR の RDRF フラグが 1 にセットされた まま次のデータ受信を完了したとき	RSR から RDR に受信データは転 送されません。
フレーミングエラー	FER	ストップビットが 0 のとき	RSR から RDR に受信データは転 送されます。
パリティエラー	PER	SMR で設定した偶数 / 奇数パリティの設定と受信したデータが異なるとき	RSR から RDR に受信データは転 送されます。

表 13.11 受信エラーと発生条件

調歩同期式モード受信時の動作例を図 13.8 に示します。




図 13.8 SCI の受信時の動作例(8 ビットデータ/パリティあり/1 ストップビットの例)

## 13.3.3 マルチプロセッサ通信機能

マルチプロセッサ通信機能とは、調歩同期式モードでマルチプロセッサビットを付加したフォーマット(マルチプロセッサフォーマット)でシリアル通信をする機能です。この機能を使用すると、複数のプロセッサ間でシリアル通信回線を共有したデータの送受信ができます。

マルチプロセッサ通信を行うとき、受信局は各々固有の ID コードでアドレッシングされています。 シリアル通信サイクルは、受信局を指定する ID 送信サイクルとデータ送信サイクルの 2 つから構成されます。この ID 送信サイクルとデータ送信サイクルの区別は、マルチプロセッサビットで行います。

送信局は、まず、シリアル通信を行いたい受信局の ID を、マルチプロセッサビット 1 を付加したデータにして送信します。続いて、送信データを、マルチプロセッサビット 0 を付加したデータにして送信します。

受信局は、マルチプロセッサビット1のデータが送信されるまでは、データを読み飛ばします。マルチプロセッサビット1のデータを受信したとき、受信局は自局のIDと比較します。そして、一致した局は続いて送信されるデータを受信します。一方一致しなかった局は、再びマルチプロセッサビット1のデータが送信されるまでは、データを読み飛ばします。このようにして複数のプロセッサ間のデータ送受信が行われます。

図 13.9 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。

#### (1) 送信/受信フォーマット

送信/受信フォーマットは4種類です。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。詳細は表13.10を参照してください。

## (2) クロック

調歩同期式モードの項を参照してください。




図 13.9 マルチプロセッサフォーマットを使用したプロセッサ間通信の例 (受信局 A へのデータ H'AA の送信の例)

#### (3) データの送信 / 受信動作

#### (a) マルチプロセッサシリアルデータ送信

図 13.10 にマルチプロセッサシリアル送信のフローチャートの例を示します。マルチプロセッサシリアルデータ送信は、以下の手順に従い行ってください。




図 13.10 マルチプロセッサシリアル送信のフローチャートの例

SCIは、シリアル送信時に以下のように動作します。

- (1) SCIは、SSRのTDREフラグを監視し、0であるとTDRにデータがライトされたと認識し、TDR からTSRにデータを転送します。
- (2) TDRからTSRヘデータを転送した後にTDREフラグを1にセットし、送信を開始します。 このとき、SCRのTIEビットが1にセットされていると送信データエンプティ割り込み(TXI) 要求を発生します。

シリアル送信データは、以下の順に TxD 端子から送りだされます。

- (a) スタートビット:1ビットの0が出力されます。
- (b) 送信データ:8ビット/7ビットのデータがLSBから順に出力されます。
- (c) マルチプロセッサビット: 1ビットのマルチプロセッサビット(MPBTの値)が出力されます。
- (d) ストップビット:1ビット/2ビットの1(ストップビット)が出力されます。
- (e) マーク状態:次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- (3) SCIは、ストップビットを送り出すタイミングでTDREフラグをチェックします。 TDREフラグが0であるとTDRからTSRにデータを転送し、ストップビットを送り出した後、 次のフレームのシリアル送信を開始します。 TDREフラグが1であるとSSRのTENDフラグを1にセットし、ストップビットを送り出した 後、1を出力するマーク状態になります。このときSCRのTEIEビットが1にセットされていると送信終了割り込み(TEI)要求を発生します。

図 13.11 にマルチプロセッサフォーマットの SCI の送信時の動作例を示します。




図 13.11 SCI の送信時の動作例

(8ビットデータ/マルチプロセッサビットあり/1ストップビットの例)

### (b) マルチプロセッサシリアルデータ受信

図 13.12 にマルチプロセッサシリアル受信のフローチャートの例を示します。マルチプロセッサシリアルデータ受信は、以下の手順に従い行ってください。




図 13.12 マルチプロセッサシリアル受信のフローチャートの例(1)




図 13.12 マルチプロセッサシリアル受信のフローチャートの例(2)

図 13.13 にマルチプロセッサフォーマットの SCI の受信時の動作例を示します。




図 13.13 SCI の受信時の動作例 (8 ビットデータ / マルチプロセッサビットあり / 1 ストップビットの例)

## 13.3.4 クロック同期式モード時の動作

クロック同期式モードは、クロックパルスに同期してデータを送信 / 受信するモードで、高速シリアル通信に適しています。

SCI 内部では、送信部と受信部は独立していますので、クロックを共有することで全二重通信ができます。

また、送信部と受信部がともにダブルバッファ構造になっていますので送信 / 受信中にデータのリード / ライトができ、連続送信 / 受信が可能です。

クロック同期式シリアル通信の一般的なフォーマットを図 13.14 に示します。




図 13.14 クロック同期式通信のデータフォーマット

クロック同期式シリアル通信では、通信回線のデータは同期クロックの立ち下がりから次の立ち下がりまで出力されます。また、同期クロックの立ち上がりでデータの確定が保証されます。

シリアル通信の1キャラクタは、データのLSBから始まり最後にMSBが出力されます。MSB出力後の通信回線の状態はMSBの状態を保ちます。

クロック同期式モードでは、SCIは同期クロックの立ち上がりに同期してデータを受信します。

#### (1) 送信 / 受信フォーマット

8 ビットデータ固定です。

パリティビットやマルチプロセッサビットの付加はできません。

#### (2) クロック

SMR の C/A ビットと SCR の CKE1、CKE0 ビットの設定により内蔵ボーレートジェネレータの生成した内部クロック、または、SCK 端子から入力された外部同期クロックの 2 種類から選択できます。 SCI のクロックソースの選択については表 13.9 を参照してください。

内部クロックで動作させるとき、SCK 端子からは同期クロックが出力されます。

同期クロックは1キャラクタの送受信で8パルス出力され、送信/受信を行わないときには High レベルに固定されます。ただし、受信のみの動作のときは、オーバランエラーが発生するか、RE ビットを0にクリアするまで同期クロックは出力されます。1キャラクタ単位の受信動作を行いたいときは、クロックソースは外部クロックを選択してください。

## (3) データの送信/受信動作

(a) SCI のイニシャライズ (クロック同期式)

データの送信 / 受信前には、SCR の TE、RE ビットを 0 にクリアした後、以下の手順に従い SCIをイニシャライズしてください。

モードの変更、通信フォーマットの変更などの場合には必ず、TE、RE ビットを 0 にクリアしてから下記手順で変更してください。TE ビットを 0 にクリアすると TDRE フラグは 1 にセットされ、TSR がイニシャライズされます。

RE ビットを 0 にクリアしても RDRF、PER、FER、ORE の各フラグ、および RDR の内容は保持されますので注意してください。

図 13.15 に SCI のイニシャライズフローチャートの例を示します。




図 13.15 SCI のイニシャライズフローチャートの例

## (b) シリアルデータ送信 (クロック同期式)

図 13.16 にシリアル送信のフローチャートの例を示します。 シリアルデータ送信は以下の手順に従い行ってください。




図 13.16 シリアル送信のフローチャートの例

SCIはシリアル送信時に以下のように動作します。

- (1) SCIは、SSRのTDREフラグを監視し、0であるとTDRにデータがライトされたと認識し、TDR からTSRにデータを転送します。
- (2) TDRからTSRへデータを転送した後にTDREフラグを1にセットし、送信を開始します。 このとき、SCRのTIEビットが1にセットされていると送信データエンプティ割り込み(TXI) 要求を発生します。

クロック出力モードに設定したときには、SCIは同期クロックを8パルス出力します。 外部クロックに設定したときには、入力クロックに同期してデータを出力します。 シリアル送信データは、LSB(ビット0)~MSB(ビット7)の順にTxD端子から送り出 されます。

(3) SCIは、MSB(ビット7)を送り出すタイミングでTDREフラグをチェックします。 TDREフラグが0であるとTDRからTSRにデータを転送し、次フレームのシリアル送信を開始します。

TDREフラグが1であるとSSRのTENDフラグを1にセットし、MSB(ビット7)を送り出した後、TxD端子は状態を保持します。

このときSCRのTEIEビットが1にセットされていると送信終了割り込み(TEI)要求を発生します。

(4) シリアル送信終了後は、SCK端子は固定になります。

図 13.17 に SCI の送信時の動作例を示します。




図 13.17 SCI の送信時の動作例

## (c) シリアルデータ受信(クロック同期式)

図 13.18 にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順に従い行ってください。

動作モードを調歩同期式モードからクロック同期式モードに切り換える際には、必ず、ORER、PER、 FER の各フラグが 0 にクリアされていることを確認してください。

FER、PER フラグが1にセットされていると RDRF フラグがセットされません。また、送信/受信 動作が行えません。




図 13.18 シリアルデータ受信フローチャートの例(1)




図 13.18 シリアルデータ受信フローチャートの例(2)

SCI は受信時に以下のように動作します。

- (1) SCIは同期クロックの入力または出力に同期して内部を初期化します。
- (2) 受信したデータをRSRのLSBからMSBの順に格納します。 受信後、SCIは、RDRFフラグが0であり、受信データをRSRからRDRに転送できる状態であるかをチェックします。

このチェックがパスしたときRDRFフラグが1にセットされ、RDRに受信データが格納されます。エラーチェックで受信エラーを発生すると、表13.11のように動作します。エラーチェックで受信エラーを発生した状態では以後の送信、受信動作ができません。

(3) RDRFフラグが1になったとき、SCRのRIEビットが1にセットされていると受信データフル割り込み(RXI)要求を発生します。

また、ORERフラグが1になったとき、SCRのRIEビットが1にセットされていると受信エラー割り込み(ERI)要求を発生します。

図 13.19 に SCI の受信時の動作例を示します。




図 13.19 SCI の受信時の動作例

## (d) シリアルデータ送受信同時動作 (クロック同期式)

図 13.20 にシリアル送受信同時動作のフローチャートの例を示します。 シリアルデータ送受信同時動作は、以下の手順に従い行ってください。




図 13.20 シリアル送受信同時動作のフローチャートの例

# 13.4 SCI 割り込み

SCI には、送信終了割り込み(TEI)要求、受信エラー割り込み(ERI)要求、受信データフル割り込み(RXI)要求、送信データエンプティ割り込み(TXI)要求の4種類の割り込み要因があります。表13.12 に各割り込み要因と優先順位を示します。各割り込み要因は、SCR の TIE ビット、RIE ビットおよび TEIE ビットで許可/禁止できます。また、各割り込み要求はそれぞれ独立に割り込みコントローラに送られます。

SSR の TDRE フラグが 1 にセットされると、TXI 割り込み要求が発生します。また、SSR の TEND フラグが 1 にセットされると、TEI 割り込み要求が発生します。TXI 割り込み要求により DMAC を起動してデータ転送を行うことができます。TDRE フラグは DMAC によるデータ転送時に自動的に 0 にクリアされます。なお、TEI 割り込み要求で DMAC の起動はできません。

SSR の RDRF フラグが 1 にセットされると RXI 割り込み要求が発生します。SSR の ORER、PER、FER フラグのいずれかが 1 にセットされると ERI 割り込み要求が発生します。RXI 割り込み要求で DMAC を起動してデータ転送を行うことができます。RDRF フラグは DMAC によるデータ転送時に 自動的に 0 にクリアされます。なお、ERI 割り込み要求で DMAC の起動はできません。

SCI チャネル 0 の割り込みにより DMAC の起動が可能です。

割り込み要因 内容 優先順位

ERI 受信エラー(ORER、FER、PER)による割り込み 高

RXI 受信データフル(RDRF)による割り込み

TXI 送信データエンプティ(TDRE)による割り込み

TEI 送信終了(TEND)による割り込み 低

表 13.12 SCI 割り込み要因

# 13.5 使用上の注意

SCIを使用する際は、以下のことに注意してください。

#### (1) TDRへのライトとTDREフラグの関係について

SSRのTDREフラグはTDRからTSRに送信データの転送が行われたことを示すステータスフラグです。SCIがTDRからTSRにデータを転送すると、TDREフラグが1にセットされます。TDRへのデータのライトは、TDREフラグの状態にかかわらず行うことができます。しかし、TDREフラグが0の状態で新しいデータをTDRにライトすると、TDRに格納されていたデータは、まだTSRに転送されていないため失われてしまいます。したがってTDRへの送信データのライトは、必ずTDREフラグが1にセットされていることを確認してから行ってください。

#### (2) 複数の受信エラーが同時に発生した場合の動作について

複数の受信エラーが同時に発生した場合、SSRの各ステータスフラグの状態は、表13.13のようになります。また、オーバランエラーが発生した場合にはRSRからRDRへのデータ転送は行われず、受信データは失われます。

	代 10.10 00 00 00 00 00 00 00 00 00 00 00 00 0								
SSR のステータスフラグ		受信データ転送	受信エラーの状態						
RDRF	ORER	FER	PER	RSR RDR					
1	1	0	0	×	オーバランエラー				
0	0	1	0		フレーミングエラー				
0	0	0	1		パリティエラー				
1	1	1	0	×	オーバランエラー + フレーミングエラー				
1	1	0	1	×	オーバランエラー + パリティエラー				
0	0	1	1		フレーミングエラー + パリティエラー				
1	1	1	1	×	オーバランエラー + フレーミングエラー + パリティ エラー				

表 13.13 SSR のステータスフラグの状態と受信データの転送

【注】 : RSR RDR に受信データを転送します。x: RSR RDR に受信データを転送しません。

#### (3) ブレークの検出と処理について

フレーミングエラー(FER)検出時にRxD端子の値を直接リードすることで、ブレークを検出できます。ブレークでは、RxD端子からの入力がすべて0になりますのでFERフラグがセットされ、またパリティエラー(PER)もセットされる場合があります。

SCIは、ブレークを受信した後も受信動作を続けますので、FERフラグを0にクリアしても再び1にセットされますので、注意してください。

#### (4) ブレークの送り出し

TxD端子は、DRとDDRにより入出力方向とレベルが決まるI/Oポートと兼用になっています。 これを利用してブレークの送り出しができます。

シリアル送信のイニシャライズからTEビットを1にセットするまでは、マーク状態をDRの値で代替します(TEビットを1にセットするまで、TxD端子として機能しません)。このため、最初はDDRとDRを1に設定しておきます。

シリアル送信時にブレークを送り出したいときはDRを0にクリアした後、TEビットを0にクリアします。

TEビットを0にクリアすると現在の送信状態とは無関係に送信部は初期化され、TxD端子は I/Oポートになり、TxD端子から0が出力されます。

#### (5) 受信エラーフラグと送信動作について(クロック同期式モードのみ)

受信エラーフラグ (ORER、PER、FER)が1にセットされた状態では、TDREフラグを0にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを0にクリアしておいてください。

また、REビットを0にクリアしても受信エラーフラグは0にクリアできませんので注意してください。

#### (6) 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCIは転送レートの16倍の周波数の基本クロックで動作しています。 受信時にSCIは、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を 同期化します。また、受信データを基本クロックの8クロック目の立ち上がりエッジで内部 に取り込みます。これを図13.21に示します。




図 13.21 調歩同期式モードの受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = |(0.5 - \frac{1}{2N}) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F)| \times 100\%...$$

M:受信マージン(%)

N: クロックに対するビットレートの比(N=16)

D: D = 0 - 1.0

L: フレーム長(L=9~12)

F: クロック周波数の偏差の絶対値

式(1)で、F=0、D=0.5とすると、受信マージンは式(2)より46.875%となります。

D=0.5、F=0のとき、

$$M = (0.5 - \frac{1}{2 \times 16}) \times 100\% = 46.875\%...$$

ただし、この値はあくまでも計算上の値ですので、システム設計の際には 20~30%の余裕を持たせてください。

#### (7) DMAC使用上の制約事項

DMACにより、RDRのリードを行うときは必ずDTCRのDTS2~0ビットで起動要因を当該SCIの受信完了割り込み(RXI)に設定してください。

#### (8) クロック同期式使用上の制約事項

同期クロックに外部クロックソースを使用しデータ送信を行う場合、SSRのTDREのクリアから各フレームに対応する送信クロックの先頭(立ち下がリエッジ)までの間隔は、5ステート以上確保してください(図13.22参照)。本条件は連続送信を行う際にも必要です。本条件が満たされない場合、誤動作することがあります。




図 13.22 クロック同期式送信の例

(9) クロック同期式モードにおいてSCK端子をポート出力端子へ切り換えるときの注意事項 クロック同期式モードにおいて、SCK端子を同期クロック出力として使用しているとき、送 信終了時にSCK端子を出力ポートに切り換えると、半サイクルのLowレベルが出力されるこ とがあります。

DDR = 1、DR = 1、 $C/\overline{A}$  = 1、CKE1 = 0、CKE0 = 0、TE = 1の状態より、以下の設定でポートに切り換えたときに半サイクルのLow出力が発生します。

- 1. シリアルデータ送信終了
- 2. TEビット=0
- 3. C/Aビット = 0...ポート出力に切り換え
- 4. Low出力発生(図13.23参照)




図 13.23 SCK 端子からポート端子へ切り換え時の動作

SCK端子をポートに切り換える際に発生するLow出力を回避する場合、下記の手順で行ってください。

この手順は、SCK端子を一度入力状態にするため、あらかじめSCK/ポート端子を外部回路でプルアップしてください。DDR=1、DR=1、 $C/\overline{A}=1$ 、CKE1=0、CKE0=0、TE=1の状態より以下の1~5の順で設定してください。

- 1. シリアルデータ送信終了
- 2. TEビット=0
- 3. CKE1ビット=1
- 4.  $\overline{C/A}$ ビット = 0...ポート出力に切り換え
- 5. CKE1ビット=0




図 13.24 SCK 端子からポート端子へ切り換え時の動作(Low 出力の回避例)

# 14. スマートカードインタフェース

# 14.1 概要

SCI0 は、シリアルコミュニケーションインタフェースの拡張機能として、ISO/IEC7816 - 3 (Indentification Card) に準拠した IC カード (スマートカード) インタフェースをサポートしています。

通常のシリアルコミュニケーションインタフェースとスマートカードインタフェースの切り換え はレジスタの設定で行います。

## 14.1.1 特長

本 LSI がサポートするスマートカードインタフェースには次の特長があります。

- 調歩同期式モード
- データ長:8ビット
- パリティビットの生成およびチェック
- 受信モードにおけるエラーシグナル (パリティエラー) の送出
- 送信モードにおけるエラーシグナルの検出とデータの自動再送信
- ダイレクトコンベンション / インバースコンベンションの両方をサポート
- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 3種類の割り込み要因

送信データエンプティ、受信データフル、送受信エラーの3種類の割り込み要因があり、それぞれ独立に要求することができます。また、送信データエンプティ割り込みと受信データフル割り込みによりDMAコントローラ(DMAC)を起動させてデータの転送を行うことができます。

## 14.1.2 ブロック図

図 14.1 にスマートカードインタフェースのブロック図を示します。




図 14.1 スマートカードインタフェース

## 14.1.3 端子構成

スマートカードインタフェースの端子構成を表 14.1 に示します。

	• • • • • • • • • • • • • • • • • • • •	- III 3 11 37-30	
名 称	略称	入出力	機能
シリアルクロック端子	SCK₀	出力	クロック出力
レシーブデータ端子	RxD₀	入力	受信データ入力
トランスミットデータ端子	TxD。	出力	送信データ出力

表 14.1 端子構成

## 14.1.4 レジスタ構成

スマートカードインタフェースで使用するレジスタ構成を表 14.2 に示します。BRR、TDR、RDR については、通常の SCI の機能と同様ですので、「第 13 章 シリアルコミュニケーションインタフェース」のレジスタの説明を参照してください。

アドレス*1	名 称	略称	R/W	初期値
H'FFB0	シリアルモードレジスタ	SMR	R/W	H'00
H'FFB1	ビットレートレジスタ	BRR	R/W	H'FF
H'FFB2	シリアルコントロールレジスタ	SCR	R/W	H'00
H'FFB3	トランスミットデータレジスタ	TDR	R/W	H'FF
H'FFB4	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
H'FFB5	レシーブデータレジスタ	RDR	R	H'00
H'FFB6	スマートカードモードレジスタ	SCMR	R/W	H'F2
	0			


表 14.2 レジスタ構成

# 14.2 各レジスタの説明

スマートカードインタフェースで追加されるレジスタおよび機能が変更されるビットについて説明します。

# 14.2.1 スマートカードモードレジスタ(SCMR)

SCMR は、8 ビットのリード / ライト可能なレジスタで、スマートカードインタフェースの機能の選択を行います。



SCMR は、リセットまたはスタンバイモード時に H'F2 にイニシャライズされます。

<sup>【</sup>注】 \*1 アドレスの下位 16 ビットを示しています。

<sup>\*2</sup> フラグをクリアするための0ライトのみ可能です。

ビット7~4:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット3:スマートカードデータトランスファディレクション(SDIR)

シリアル/パラレル変換のフォーマットを選択します。

ビット3	説明	
SDIR		
0	TDR の内容を LSB ファーストで送信	(初期値)
	受信データを LSB ファーストとして RDR に格納	
1	TDR の内容を MSB ファーストで送信	
	受信データを MSB ファーストとして RDR に格納	

ビット2:スマートカードデータインバート(SINV)

データのロジックレベルの反転を指定します。この機能は、ビット3の機能を組み合せインバースコンベンションカードとの送受信に使用します。SINVは、パリティビットのロジックレベルには影響しません。パリティに関する設定方法については、「14.3.4 レジスタ設定」を参照してください。

ビット2	説明	
SINV		
0	TDR の内容をそのまま送信	(初期値)
	受信データをそのまま RDR に格納	
1	TDR の内容を反転してデータを送信	
	受信データを反転して RDR に格納	

ビット1:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。


ビット 0: スマートカードインタフェースモードセレクト (SMIF)

スマートカードインタフェース機能をイネーブルにするビットです。

ビット0	説	明
SMIF		
0	スマートカードインタフェース機能を禁止	(初期値)
1	スマートカードインタフェース機能を許可	

# 14.2.2 シリアルステータスレジスタ(SSR)

スマートカードインタフェースモードにおいては、SSR のビット 4 の機能が変更されます。また、これに関連してビット 2 の TEND のセット条件が変更になります。



【注】\* フラグをクリアするための0ライトのみ可能です。

### ビット7~5:

通常の SCI と同様の動作をします。詳細は「第 13 章 シリアルコミュニケーションインタフェース」を参照してください。

### ビット4:エラーシグナルステータス(ERS)

スマートカードインタフェースモードでは、送信時に受信側から送り返されるエラーシグナルのス テータスを示します。なお、スマートカードインタフェースではフレーミングエラーは検出しません。

ビット4	説明
ERS	
0	正常に受信され、エラーシグナルが無いことを表示 (初期値) (クリア条件)
	(1) リセット、またはスタンバイモード時 (2) ERS = 1 の状態をリードした後、0 をライトしたとき
1	受信側からパリティエラーの検出を示すエラーシグナルが送出されたことを表示 (セット条件) エラーシグナル Low をサンプリングしたとき

【注】 SCR の TE ビットを 0 にクリアしても、ERS フラグは影響を受けず以前の状態を保持します。

### ビット3~0:

通常の SCI と同様の動作をします。詳細は「第 13 章 シリアルコミュニケーションインタフェース」を参照してください。

ただし、ビット2のトランスミットエンド(TEND)のセット条件は次のようになります。

ビット2	説明
TEND	
0	送信中であることを表示 (初期値)
	(クリア条件)
	(1)TDRE=1 の状態をリードした後、TDRE フラグに 0 をライトしたとき
	(2)DMAC で TDR ヘデータをライトしたとき
1	送信を終了したことを表示
	(セット条件)
	(1)リセット、またはスタンバイモード時
	(2) SCR の TE ビットが 0 かつ FER / ERS ビットが 0 のとき
	(3)1 バイトのシリアルキャラクタ送信後、2.5etu*後に TDRE = 1 かつ FER / ERS = 0(正
	常送信)のとき

【注】 \* etu ( Elementary Time Unit: 1 ビットの転送期間の略 )

# 14.2.3 シリアルモードレジスタ (SMR)

スマートカードインタフェースモードにおいては、SMR のビット 7 の機能が変更されます。また、これに関連してシリアルコントロールレジスタ (SCR) のビット 1 およびビット 0 の機能も変更されます。ただし、フラッシュメモリ版にはこの機能はありません。

ビット:	7	6	5	4	3	2	1	0
	GM	CHR	PE	O/Ē	STOP	MP	CKS1	CKS0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット7: GSM モード (GM)

通常のスマートカードインタフェース時は0に設定します。GSM モードは、本ビットを1に設定し、送信完了を示す TEND フラグのセットタイミングの前倒しと、クロック出力の制御モードの追加を行います。クロック出力の制御モードの追加内容は、シリアルコントロールレジスタ(SCR)のビット1 およびビット0 で指定します。

ビット7	説 明	
GM		
0	通常のスマートカードインタフェースモードの動作	
	(1) TEND フラグは開始ビットの先頭から 12.5etu のタイミングで発生	
	( 2 ) クロック出力の ON / OFF 制御のみ	(初期値)
1	GSM モードのスマートカードインタフェースモードの動作	
	(1) TEND フラグは開始ビットの先頭から 11.0etu のタイミングで発生	
	(2)クロック出力の ON / OFF、および High / Low 固定制御	
	(設定は SCR )	

### ビット6~0:

通常の SCI と同様の動作をします。詳細は「13.2.5 シリアルモードレジスタ (SMR)」を参照してください。

## 14.2.4 シリアルコントロールレジスタ(SCR)

スマートカードインタフェースモードにおいては、SCR のビット 1、0 の機能が変更されます。ただし、フラッシュメモリ版にはこの機能はありません。

ビット:	7	6	5	4	3	2	1	0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

### ビット7~2:

通常の SCI と同様の動作をします。詳細は「13.2.6 シリアルコントロールレジスタ (SCR)」を 参照してください。

### ビット 1、0: クロックイネーブル 1、0 ( CKE1、 CKE0 )

SCI のクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁止を設定します。スマートカードインタフェースモードにおいては、通常のクロック出力の許可 / 禁止の切り換え、およびクロック出力の High レベル固定と Low レベル固定を指定することができます。

ビット7	ビット1	ビット0	説明
GM	CKE1	CKE0	
0	0	0	内部クロック / SCK。端子は入出力ポート (初期値)
		1	内部クロック / SCK。端子はクロック出力
1		0	内部クロック / SCK。端子は Low 出力固定
		1	内部クロック / SCK。端子はクロック出力
	1	0	内部クロック / SCK。端子は High 出力固定
		1	内部クロック / SCK。端子はクロック出力

# 14.3 動作説明

## 14.3.1 概要

スマートカードインタフェースの主な機能は次のとおりです。

- (1) 1フレームは、8ビットデータとパリティビットで構成されます。
- (2) 送信時は、パリティビットの終了から次のフレーム開始まで2etu (Elementary Time Unit:1ビットの転送期間)以上のカードタイムをおきます。
- (3) 受信時はパリティエラーを検出した場合、スタートビットから10.5etu経過後エラーシグナル Lowを1etu出力します。
- (4) 送信時はエラーシグナルをサンプリングすると、2etu以上経過後、自動的に同じデータを送信します。
- (5) 調歩同期式非同期通信機能のみサポートし、クロック同期式通信機能はありません。

## 14.3.2 端子接続

図 14.2 にスマートカードインタフェースに関する端子接続概略図を示します。

IC カードとの通信においては、1 本のデータ伝送線で送信と受信が行われるので、LSI 端子で  $TXD_0$  端子と  $RXD_0$ 端子とを結線してください。また、データ伝送線は、抵抗で電源  $V_{cc}$ 側にプルアップしてください。

スマートカードインタフェースで生成するクロックを IC カードで使用する場合は、 $SCK_0$ 端子出力を IC カードの CLK 端子に入力します。IC カードで、内部クロックを使用する場合は接続不要です。 リセット信号としては、LSI のポート出力を使用します。

端子としては、これ以外に通常、電源とグランドの接続が必要です。




図 14.2 スマートカードインタフェース端子接続概略図

【注】 IC カードを接続しないで、RE = TE = 1 に設定すると、閉じた送信 / 受信が可能となり自己診断をすることができます。

## 14.3.3 データフォーマット

図 14.3 にスマートカードインタフェースのデータフォーマットを示します。このモードでは、受信時は 1 フレームごとにパリティチェックを行い、エラーが検出された場合送信側に対してエラーシグナルを送り返し、データの再送信要求をします。送信時はエラーシグナルをサンプリングすると同じデータを再送信します。




図 14.3 スマートカードインタフェースのデータフォーマット

動作シーケンスは次のようになっています。

- (1) データ線は、未使用時にはハイインピーダンス状態であり、プルアップ抵抗によりHighレベルに固定されます。
- (2) 送信側は、1フレームのデータ送信を開始します。データのフレームは、スタートビット(Ds、Lowレベル)から開始します。この後に、8ビットのデータビット(Do07)とパリティビット(Dp)が続きます。
- (3) スマートカードインタフェースでは、この後にデータ線をハイインピーダンスに戻します。 データ線はプルアップ抵抗によりHighレベルになります。
- (4) 受信側は、パリティチェックを行います。 パリティエラーが無く正常に受信した場合、そのまま次のデータ受信を待ちます。 一方、パリティエラーが発生した場合は、エラーシグナル(DE、Lowレベル)を出力し、データの再送信を要求します。受信局は、規定の期間エラーシグナルを出力した後、再び信号線をハイインピーダンスにします。信号線はプルアップ抵抗によりHighレベルに戻ります。
- (5) 送信側は、エラーシグナルを受信しなかった場合、次のフレームのデータ送信に移ります。 一方、エラーシグナルを受信した場合は、エラーとなったデータを(2)に戻り再送信しま す。

## 14.3.4 レジスタ設定

スマートカードインタフェースで使用するレジスタのビットマップを表 14.3 に示します。

0または1が表示されているビットは、必ず表示されている値を設定してください。以下にそれ以外のビットの設定方法について説明します。

レジスタ	アドレス*1	ビット							
		ビット7	ビット	ビット	ビット	ビット	ビット	ビット	ビット
			6	5	4	3	2	1	0
SMR	H'FFB0	GM	0	1	O/Ē	1	0	CKS1	CKS0
BRR	H'FFB1	BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRR0
SCR	H'FFB2	TIE	RIE	TE	RE	0	0	CKE1*2	CKE0
TDR	H'FFB3	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0
SSR	H'FFB4	TDRE	RDRF	ORER	ERS	PER	TEND	0	0
RDR	H'FFB5	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0
SCMR	H'FFB6	-	-	-	-	SDIR	SINV	-	SMIF

表 14.3 スマートカードインタフェースでのレジスタ設定

- \*1 アドレスは下位 16 ビットを示します。
- \*2 SMR の GM を 0 に設定したときは、必ず CKE1 ビットを 0 にしてください。

#### (1) シリアルモードレジスタ(SMR)の設定

GMビットは、通常のスマートカードインタフェースモード時は0を設定し、GSMモード時は1を設定します。

O/ĒビットはICカードがダイレクトコンベンション時は0を設定し、インバースコンベンション時は1を設定します。

CKS1、CKS0ビットは、内蔵ボーレートジェネレータのクロックソースを選択します。「14.3.5 クロック」を参照してください。

(2) ビットレートレジスタ (BRR) の設定

ビットレートを設定します。設定値の算出方法は「14.3.5 クロック」を参照してください。

(3) シリアルコントロールレジスタ (SCR) の設定

TIE、RIE、TE、REビットの機能は通常のSCIと同様です。詳細は「第13章 シリアルコミュニケーションインタフェース」を参照してください。

CKE1、CKE0ビットはクロック出力を指定します。SMRのGMビットが0にクリアされているとき、クロックを出力しない場合は、"00"に設定し、クロックを出力する場合は01に設定します。SMRのGMビットが1にセットされているとき、クロック出力を行います。クロック出力をLowレベルまたはHighレベルに固定することもできます。

(4) スマートカードモードレジスタ(SCMR)の設定

SDIRビットは、ICカードがダイレクトコンベンション時は0を設定し、インバースコンベンション時は1を設定します。


SINVビットはICカードがダイレクトコンベンション時は0を設定し、インバースコンベンション時は1を設定します。

SMIFビットはスマートカードインタフェースの場合1を設定します。

以下に 2 種類の IC カード(ダイレクトコンベンションタイプとインバースコンベンションタイプ) に対するレジスタ設定値と開始キャラクタでの波形例を示します。


<sup>【</sup>注】 - : 未使用ビットを示します。

ダイレクトコンベンション (SDIR = SINV =  $O/\overline{E}$  = 0)



ダイレクトコンベンションタイプでは、論理 1 レベルを状態 2 に、論理 0 レベルを状態 4 に対応付け、LSB ファーストで送受信する方式です。上記の開始キャラクタのデータは 1 B となります。パリティビットは、スマートカードの規程により偶数パリティで 1 となります。

インバースコンベンション (SDIR = SINV =  $O/\overline{E}$  = 1)



インバースコンベンションタイプでは、論理 1 レベルを状態 A に、論理 0 レベルを状態 Z に対応付け、MSB ファーストで送受信する方式です。上記の開始キャラクタのデータは H'3F となります。パリティビットは、スマートカードの規程により偶数パリティで論理 0 となり、状態 Z が対応します。

なお、本 LSI では、SINV ビットによる反転はデータビット D7 ~ D0 のみとなっています。パリティビットの反転のために SMR の O/E ビットを奇数パリティモードに設定します ( 送信、受信とも同様です )。

## 14.3.5 クロック

スマートカードインタフェースにおける送受信クロックは内蔵ボーレートジェネレータの生成した内部クロックのみ使用できます。このとき、ビットレートはビットレートレジスタ(BRR)とシリアルモードレジスタ(SMR)のCKS1、CKS0ビットで設定され、以下に示す計算式になります。ビットレートの例を表 14.5 に示します。

このとき CKE0 = 1 でクロック出力を選択すると SCK0 端子からはビットレートの 372 倍の周波数のクロックが出力されます。

B = 
$$\frac{1488 \times 2^{2n-1} \times (N+1)}{1488 \times 2^{2n-1} \times (N+1)} \times 10^6$$

ただし、N = BRR の設定値(0 N 255)

 $B = \forall y \vdash V \vdash \vdash (bit/s)$ 

=動作周波数(MHz)

n =表 14.4 を参照

表 14 4	n 上 CKS1	CKS0 の対応表
12 17.7		

-		
n	CKS1	CKS0
0	0	0
1		1
2	1	0
3		1

【注】 \* ギア機能によりクロックを分周して使用する場合には、動作周波数に分周比を考慮した値を設定してください。上記は分周比1:1の場合を示します。

表 14.5 BRR の設定に対するビットレート B (bit/s) の例 (ただし、n = 0 のとき)

				( ) "	• ( . – . – .		,
(MHz)	7.1424	10.00	10.7136	13.00	14.2848	16.00	18.00
N							
0	9600.0	13440.9	14400.0	17473.1	19200.0	21505.4	24193.5
1	4800.0	6720.4	7200.0	8736.6	9600.0	10752.7	12096.8
2	3200.0	4480.3	4800.0	5824.4	6400.0	7168.5	8064.5

【注】 ビットレートは、小数点以下2桁目を四捨五入した数値です。

一方、動作周波数とビットレートからビットレートレジスタ(BBR)の設定値を算出する式は次のようになります。ただし、Nは整数値、0 N 255であり、誤差の小さい方を指定します。

$$N = \frac{1488 \times 2^{2n-1} \times B}{1488 \times 2^{2n-1} \times B} \times 10^{6} - 1$$

表 14.6 ビットレート B (bit/s) に対する BRR の設定例 (ただし、n = 0 のとき)

(MHz)	7.	1424	10	0.00	10.	7136	13	3.00	14.	2848	16	6.00	18	3.00
bit/s	N	誤差	N	誤差	Ζ	誤差	Ζ	誤差	Ζ	誤差	Z	誤差	Ν	誤差
9600	0	0.00	1	30.00	1	25.00	1	8.99	1	0.00	1	12.01	2	15.99

	このける政人にファレー(ハイー	73 1 1 7 7 7 2	7 C 1 PG /
(MHz)	最大ビットレート(bit/s)	N	n
7.1424	9600	0	0
10.00	13441	0	0
10.7136	14400	0	0
13.00	17473	0	0
14.2848	19200	0	0
16.00	21505	0	0
18.00	24194	0	0

表 14.7 各周波数における最大ビットレート(スマートカードインタフェースモード時)

ビットレート誤差は以下の計算式で求められます。

誤差 (%) = 
$$\left(\frac{1488 \times 2^{2n-1} \times B \times (N+1)}{1488 \times 2^{2n-1} \times B \times (N+1)} \times 10^6 - 1\right) \times 100$$

## 14.3.6 データの送信 / 受信動作

#### (1) イニシャライズ

データの送受信の前に、以下の手順で SCI をイニシャライズしてください。送信モードから受信モードへの切り換え、受信モードから送信モードへの切り換えにおいてもイニシャライズが必要です。

- (a) シリアルコントロールレジスタ(SCR)のTE、REビットを0にクリアします。
- (b) シリアルステータスレジスタ (SSR) のエラーフラグERS、PER、ORERを0にクリアしてください。
- (c) シリアルモードレジスタ (SMR) のパリティビット ( $O/\overline{E}$ ビット) とボーレートジェネレータの選択ビット (CKS1、CKS0ビット) を設定してください。このとき、 $C/\overline{A}$ 、CHR、MPビットは0に、STOP、PEビットは1に設定してください。
- (d) スマートカードモードレジスタ(SCMR)のSMIF、SDIR、SINVビットを設定してください。 SMIFビットを1にセットすると、TXD。端子およびRXD。端子はともにポートからSCIの端子に 切り換えられ、ハイインピーダンス状態となります。
- (e) ビットレートに対応する値をビットレートレジスタ (BRR) に設定します。
- (f) シリアルコントロールレジスタ(SCR)のクロックソースの選択ビット(CKE0ビット)を設定してください。このとき、TIE、RIE、TE、RE、MPIE、TEIE、CKE1ビットは、0に設定してください。

CKE0ビットを1にセットした場合は、SCK0端子からクロック出力されます。

(g) 少なくとも、1ビット期間待ってから、SCRのTIE、RIE、TE、REビットを設定してください。 自己診断以外はTEビットとREビットを同時にセットしないでください。

#### (2) シリアルデータ送信

スマートカードモードにおけるデータ送信ではエラーシグナルのサンプリングと再送信処理があるため、通常の SCI とは処理手順が異なります。送信処理フローの例を図 14.4 に示します。

- また、送信動作と内部レジスタの関連を図 14.5 に示します。
- (a) (1)の手順に従いスマートカードインタフェースモードにイニシャライズします。
- (b) SSRのエラーフラグERSビットが0にクリアされていることを確認してください。
- (c) SSRのTENDフラグが1にセットされていることが確認できるまで、(b)、(c)を繰り返してください。
- (d) TDRに送信データをライトして、TDREフラグを0にクリアし送信動作を行います。 このとき、TENDフラグは0にクリアされます。
- (e) 連続してデータを送信する場合は、(b)に戻ってください。
- (f) 送信を終了する場合は、TEビットを0にクリアします。

以上の一連の処理は、割り込み処理または DMA 転送が可能です。

TIE ビットを1にセットし、割り込み要求を許可しておいたとき、送信が終了し TEND フラグが1にセットされると、送信データエンプティ割り込み(TXI)要求を発生します。RIE ビットを1にセットし、割り込み要求を許可しておいたとき、送信時にエラーが発生し、ERS フラグが1にセットされると、送受信エラー割り込み(ERI)要求を発生します。

SMR の GM ビットにより、TEND フラグのセットタイミングが異なります。図 14.6 に TEND フラグ発生タイミングを示します。

TXI 要求で DMAC 起動する場合、自動再転送を含め DMAC に設定したバイト数を自動的に送信することができます。

詳細は(6)割り込み動作、(7)DMACによるデータ転送動作を参照してください。




図 14.4 送信処理フローの例




図 14.5 送信動作と内部レジスタの関連




図 14.6 TEND フラグ発生タイミング

### (3) シリアルデータ受信

スマートカードモードのデータ受信は、通常の SCI と同様の処理手順になります。 受信処理フローの例を図 14.7 に示します。

- (a) SCIを(1)に従いスマートカードインタフェースモードにイニシャライズします。
- (b) SSRのORERフラグとPERフラグが0であることを確認してください。どちらかのフラグがセットされている場合は、所定の受信異常処理を行った後、ORERとPERフラグをすべて0にクリアしてください。
- (c) RDRFフラグが1であることを確認できるまで(b)、(c)を繰り返してください。
- (d) RDRから受信データをリードしてください。
- (e) 継続してデータを受信する場合は、RDRFフラグを0にクリアして(b)の手順に戻ってください。
- (f) 受信を終了する場合は、REビットを0にクリアします。




図 14.7 受信処理フローの例

以上の一連の処理は、割り込み処理または DMA 転送が可能です。

RIE ビットを 1 にセットし、割り込み要求を許可しておいたとき受信が終了し、RDRF フラグが 1 にセットされると、受信データフル割り込み(RXI)要求を発生します。また、受信時にエラーが発生し ORER、PER フラグのいずれかが 1 にセットされると、送受信エラー割り込み(ERI)要求を発生します。

RXI 要求で DMAC を起動する場合、エラーの発生した受信データをスキップして DMAC に設定したバイト数だけ受信データを転送します。

詳細は(6)、(7)を参照してください。

なお、受信時にパリティエラーが発生し PER が 1 にセットされた場合でも、受信したデータは RDR に転送されるのでこのデータをリードすることは可能です。

### (4) モード切り換え動作

受信モードから送信モードに切り換える場合、受信動作が完了していることを確認した後、イニシャライズから開始し、RE=0、TE=1に設定してください。受信動作の完了はRDRFフラグあるいはPER、ORERフラグで確認できます。

送信モードから受信モードに切り換える場合、送信動作が完了していることを確認した後、イニシャライズから開始し、TE=0、RE=1 に設定してください。送信動作の完了は TEND フラグで確認できます。

#### (5) クロック出力の固定

SMR の GM ビットが 1 にセットされているとき、SCR の CKE1、CKE0 ビットによってクロック出力を固定することができます。このときクロックパルスの最小幅を指定の幅とすることができます。

図 14.8 にクロック出力の固定タイミングを示します。GM = 1、CKE1 = 0 とし、CKE0 ビットを制御した場合の例です。




図 14.8 クロック出力固定タイミング

#### (6) 割り込み動作

スマートカードインタフェースモードでは、送信データエンプティ割り込み(TXI)要求、送受信エラー割り込み(ERI)要求、受信データフル割り込み(RXI)要求の3種類の割り込み要因があります。なお、本モードでは、送信終了割り込み(TEI)要求は使用できません。

SSR の TEND フラグが 1 にセットされると、TXI 割り込み要求を発生します。
SSR の RDRF フラグが 1 にセットされると、RXI 割り込み要求を発生します。
SSR の ORER、PER、ERS フラグのいずれかが 1 にセットされると、ERI 割り込み要求を発生します。

SSR の ORER、PER、ERS フラグのいずれかが 1 にセットされると、ERI 割り込み要求を発生します。これらの関係を表 14.8 に示します。

動作物	犬態	フラグ	マスクビット	割り込み要因	DMAC 起動
送信モード	正常動作	TEND	TIE	TXI	可能
	エラー	ERS	RIE	ERI	不可能
受信モード	正常動作	RDRF	RIE	RXI	可能
	エラー	PER、ORER	RIE	ERI	不可能

表 14.8 スマートカードモードの動作状態と割り込み要因

### (7) DMAC によるデータ転送動作

スマートカードモードの場合も通常の SCI の場合と同様に、DMAC を使って送受信を行うことができます。送信動作では、SSR の TEND フラグが 1 にセットされると同時に TDRE フラグもセットされ、TXI 割り込みが発生します。あらかじめ DMAC の起動要因に TXI 要求を設定しておけば、TXI 要求により DMAC が起動されて送信データの転送を行います。TDRE および TEND フラグは、DMAC によるデータ転送時に自動的に 0 にクリアされます。エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間 TEND は 0 のまま保持され、DMAC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DMAC が指定されたバイト数を自動的に送信します。ただし、エラー発生時 ERS フラグは、自動的にクリアされませんので RIE ビットを 1 にセットしておき、エラー発生時に ERI 要求を発生させ、ERS をクリアしてください。

なお、DMAC を使って送受信を行う場合は必ず先に DMAC を設定し、イネーブル状態にしてから

SCI の設定を行ってください。DMAC の設定方法は「第8章 DMA コントローラ」を参照してください。

なお、受信動作では、SSR の RDRF フラグが 1 にセットされると RXI 割り込み要求が発生します。 あらかじめ DMAC の起動要因に RXI 要求を設定しておけば RXI 要求で DMAC が起動されて受信データの転送を行います。RDRF フラグは、DMAC によるデータ転送時に自動的に 0 にクリアされます。 エラーが発生した場合は、RDRF フラグはセットされずエラーフラグがセットされます。DMAC は起動されず、かわりに CPU に対し ERI を発生しますのでエラーフラグをクリアしてください。

#### (8) GSM モード時の動作例

スマートカードインタフェースモードとソフトウェアスタンバイ間でモード切り換えを行う際、クロックデューティを保持するため、下記の切り換え手順で処理してください。

- (a) スマートカードインタフェースモードからソフトウェアスタンバイモードに遷移するとき
  - (1)  $P9_4$ のデータレジスタ (DR) とデータディレクションレジスタ (DDR) をソフトウェアスタンバイ時の出力固定状態の値に設定する。
  - (2) シリアルコントロールレジスタ(SCR)のTEビットとREビットに0を書き込み、送信/受信動作を停止させる。同時に、CKE1ビットをソフトウェアスタンバイ時の出力固定状態の値に設定する。
  - (3) SCRのCKE0ビットに0を書き込み、クロックを停止させる。
  - (4) シリアルクロックの1クロック周期の間、待つ。この間に、デューティを守って、指定のレベルでクロック出力は固定される。
  - (5) シリアルモードレジスタ (SMR) とスマートカードモードレジスタ (SCMR) にH'00を書き 込む。
  - (6) ソフトウェアスタンバイ状態に遷移させる。
- (b) ソフトウェアスタンバイモードからスマートカードインタフェースモードに戻すとき
  - (1) ソフトウェアスタンバイ状態を解除する。
  - (2) SCRのCKEIビットをソフトウェアスタンバイ開始時の出力固定状態(現在のP9<sub>4</sub>端子の状態) の値に設定する。
  - (3) スマートカードインタフェースモードに設定し、クロック出力させる。正常なデューティに てクロック信号発生を開始する。




図 14.9 クロック停止・再起動手順

電源投入時からクロックデューティを確保するためには、下記の切り換え手順で処理をしてください。

- (1) 初期状態は、ポート入力でありハイインピーダンスである。電位を固定するには、プルアップ抵抗/プルダウン抵抗を使用する。
- (2) SCRのCKE1ビットで指定の出力に固定する。
- (3) SMRとSCMRをセットし、スマートカードインタフェースモードの動作に切り換える。
- (4) SCRのCKE0ビットを1に設定して、クロック出力を開始する。

## 14.4 使用上の注意

SCIをスマートカードインタフェースとして使用する際は、以下のことに注意してください。

(1) スマートカードインタフェースモードの受信データサンプリングタイミングと受信 マージン

スマートカードインタフェースモードでは、SCI は転送レートの 372 倍の周波数の基本クロックで動作しています。

受信時に SCI は、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの 186 クロック目の立ち上がりエッジで内部に取り込みます。これを図 14.10 に示します。




図 14.10 スマートカードモード時の受信データサンプリングタイミング

したがって、受信マージンは、次の式のように表すことができます。

スマートカードインタフェースモード時の受信マージン式

$$M = |(0.5 - \frac{1}{2N}) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F)| \times 100\%$$

M:受信マージン(%)

N: クロックに対するビットレートの比(N=372)

D: D = 0 - 1.0

L:フレーム長(L=10)

F: クロック周波数の偏差の絶対値

上式で、F=0、D=0.5 とすると、受信マージン式は次のようになります。

D=0.5、F=0のとき、 M=(0.5-1/2×372)×100% =49.866%

### (2) 再転送動作

SCIがそれぞれ受信モードの場合と、送信モードの場合の再転送動作を、次に示します。

(a) SCI が受信モードの場合の再転送動作

SCI 受信モードの場合の再転送動作を図 14.11 に示します。

- (1) 受信したパリティビットをチェックした結果、エラーが検出されると、SSRのPERビットが 自動的に1にセットされます。このとき、SCRのRIEビットがイネーブルになっていれば、ERI 割り込み要求が発生します。次のパリティビットのサンプリングタイミングまでに、SSRの PERビットを0にクリアしてください。
- (2) 異常が発生したフレームでは、SSRのRDRFビットはセットされません。
- (3) 受信したパリティビットをチェックした結果、エラーが検出されない場合は、SSRのPERビットはセットされません。
- (4) 受信したパリティビットをチェックした結果、エラーが検出されない場合は、正常に受信動作が完了したと判断して、SSRのRDRFビットが自動的に1にセットされます。このときSCRのRIEビットが許可になっていれば、RXI割り込み要求が発生します。さらに、RXI要因によるDMA転送が許可されていれば、RDRの内容を自動的に読み出すことができます。DMACでRDRのデータを読み出した場合、RDRFは自動的に0にクリアされます。
- (5) 正常なフレームを受信した場合、エラーシグナルを送信するタイミングで端子はスリーステート状態を保持します。




図 14.11 SCI 受信モードの場合の再転送動作

(b) SCI が送信モードの場合の再転送動作

SCI 送信モードの場合の再転送動作を図 14.12 に示します。

- (6) 1フレーム分の送信を完了した後、受信側からエラーシグナルが返されると、SSRのERSビットが1にセットされます。このとき、SCRのRIEビットがイネーブルになっていれば、ERI割り込み要求が発生します。次のパリティビットのサンプリングタイミングまでに、SSRのERSビットを0にクリアしてください。
- (7) 異常を示すエラーシグナルを受信したフレームでは、SSRのTENDビットはセットされません。
- (8) 受信側からエラーシグナルが返ってこない場合は、SSRのERSビットはセットされません。
- (9) 受信側からエラーシグナルが返ってこない場合は、再転送を含む1フレームの送信が完了したと判断して、SSRのTENDビットが1にセットされます。このときSCRのTIEビットがイネーブルになっていれば、TXI割り込み要求を発生します。

さらに、TXI要因によるDMA転送が許可されていれば、自動的にTDRに次のデータを書き込むことができます。DMACでTDRにデータを書き込んだ場合、TDREビットは自動的に0にクリアされます。




図 14.12 SCI 送信モードの場合の再転送動作

# 15. A/D 变换器

## 15.1 概要

本 LSI には、逐次比較方式で動作する 10 ビットの A/D 変換器が内蔵されており、最大 8 チャネルのアナログ入力を選択することができます。

消費電流低減のために A/D 変換器を使用しない場合には、A/D 変換器を単独に停止することができます。詳細は「21.6 モジュールスタンバイ機能」を参照してください。

## 15.1.1 特長

A/D 変換器の特長を以下に示します。

- 10 ビットの分解能
- 入力チャネル:8チャネル
- アナログ変換電圧範囲の設定が可能 リファレンス電圧端子(V<sub>REF</sub>)をアナログ基準電圧としてアナログ変換電圧範囲を設定します。
- 高速変換

変換時間:1チャネル当り最小7.45 µs(18MHz動作時)

• 単一モード/スキャンモードの2種類の動作モードから選択可能

単一モード:1チャネルのA/D変換

スキャンモード:1~4チャネルの連続A/D変換

- 4本の 16 ビットデータレジスタ A/D変換された結果は、各チャネルに対応したデータレジスタに転送され、保持されます。
- サンプル&ホールド機能
- 外部トリガ信号による、A/D 変換の開始が可能
- A/D 変換終了割り込み要求を発生
   A/D変換終了時には、A/D変換終了割り込み(ADI)要求を発生させることができます。

# 15.1.2 ブロック図

A/D 変換器のブロック図を図 15.1 に示します。




図 15.1 A/D 変換器のブロック図

## 15.1.3 端子構成

A/D 変換器で使用する入力端子を表 15.1 に示します。

8本のアナログ入力端子は2グループに分類されており、アナログ入力端子 $0\sim3$  ( $AN_0\sim AN_3$ ) がグループ0、アナログ入力端子 $4\sim7$  ( $AN_1\sim AN_2$ ) がグループ1 になっています。

 $AV_{cc}$ 、 $AV_{ss}$ 端子は、A/D 変換器内のアナログ部の電源です。 $V_{\rm ref}$ 端子は、A/D 変換基準電圧端子です。

端子名	略 称	入出力	機能
アナログ電源端子	$AV_{cc}$	入力	アナログ部の電源
アナロググランド端子	$AV_{ss}$	入力	アナログ部のグランドおよび基準電圧
リファレンス電圧端子	$V_{REF}$	入力	アナログ部の基準電圧
アナログ入力端子 0	AN <sub>o</sub>	入力	グループ 0 のアナログ入力
アナログ入力端子 1	AN <sub>1</sub>	入力	
アナログ入力端子 2	AN <sub>2</sub>	入力	
アナログ入力端子3	$AN_3$	入力	
アナログ入力端子 4	$AN_4$	入力	グループ 1 のアナログ入力
アナログ入力端子5	AN <sub>5</sub>	入力	
アナログ入力端子6	AN <sub>6</sub>	入力	
アナログ入力端子7	AN <sub>7</sub>	入力	
A/D 外部トリガ入力端子	ADTRG	入力	A/D 変換開始のための外部トリガ入力

表 15.1 端子構成

# 15.1.4 レジスタ構成

A/D 変換器のレジスタ構成を表 15.2 に示します。

アドレス*1	名 称	略称	R/W	初期値
H'FFE0	A/D データレジスタ AH	ADDRAH	R	H'00
H'FFE1	A/D データレジスタ AL	ADDRAL	R	H'00
H'FFE2	A/D データレジスタ BH	ADDRBH	R	H'00
H'FFE3	A/D データレジスタ BL	ADDRBL	R	H'00
H'FFE4	A/D データレジスタ CH	ADDRCH	R	H'00
H'FFE5	A/D データレジスタ CL	ADDRCL	R	H'00
H'FFE6	A/D データレジスタ DH	ADDRDH	R	H'00
H'FFE7	A/D データレジスタ DL	ADDRDL	R	H'00
H'FFE8	A/D コントロール / ステータスレジスタ	ADCSR	R/(W)*2	H'00
H'FFE9	A/D コントロールレジスタ	ADCR	R/W	H'7F*3

表 15.2 レジスタ構成

- 【注】 \*1 アドレスの下位 16 ビットを示しています。
  - \*2 ビット7は、フラグをクリアするための0ライトのみ可能です。
  - \*3 H8/3048F、H8/3048Z-TAT、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、H8/3044 マスク ROM 品

# 15.2 各レジスタの説明

## 15.2.1 A/D データレジスタ A ~ D ( ADDRA ~ D )



ADDR は、A/D 変換された結果を格納する 16 ビットのリード専用レジスタで、ADDRA ~ ADDRD の 4 本があります。

A/D 変換されたデータは 10 ビットデータで、選択されたチャネルの ADDR に転送され、保持されます。A/D 変換されたデータの上位 8 ビットが ADDR の上位バイトに、また下位 2 ビットが下位バイトに対応します。ADDR の下位バイトのビット  $5\sim0$  はリザーブビットで、リードすると常に 0 が読み出されます。アナログ入力チャネルと ADDR の対応を表 15.3 に示します。

ADDR は、常に CPU からリード可能です。上位バイトは直接リードできますが、下位バイトはテンポラリレジスタ (TEMP)を介してデータ転送が行われます。詳細は「15.3 CPU とのインタフェース」を参照してください。

ADDR は、リセットまたはスタンバイモード時に、H'0000 にイニシャライズされます。

アナログ入	、力チャネル	A/D データレジスタ
グループ 0	グループ 1	
AN₀	AN <sub>4</sub>	ADDRA
AN <sub>1</sub>	AN <sub>5</sub>	ADDRB
$AN_{\scriptscriptstyle 2}$	AN <sub>6</sub>	ADDRC
$AN_3$	AN <sub>7</sub>	ADDRD

表 15.3 アナログ入力チャネルと ADDRA ~ ADDRD の対応

#### ビット: 7 6 5 4 3 2 1 0 **ADF** ADIE **ADST SCAN** CKS CH2 CH1 CH<sub>0</sub> 初期值: 0 0 0 0 0 0 0 0 R/W : R/(W)\* R/W R/W R/W R/W R/W R/W R/W チャネルセレクト2~0 アナログ入力チャネルを 選択するビットです。 - クロックセレクト A/D変換時間を選択するビットです。 スキャンモード A/Dスタート A/Dインタラプトイネーブル A/D変換終了割り込みの発生を許可/禁止するビットです。

# 15.2.2 A/D コントロール / ステータスレジスタ ( ADCSR )

【注】 \* フラグをクリアするための0ライトのみ可能です。

A/D変換の終了を示すビットです。

A/Dエンドフラグ

ADCSR は、8 ビットのリード / ライト可能なレジスタで、モードの選択など A/D 変換器の動作を制御します。

ADCSR は、リセットまたはスタンバイモード時に、H'00 にイニシャライズされます。

## ビット7: A/D エンドフラグ(ADF)

A/D 変換の終了を示すステータスフラグです。

ビット7	説明
ADF	
0	〔クリア条件〕 (初期値)
	ADF=1 の状態で、ADF フラグをリードした後、ADF フラグに 0 をライトしたとき
1	〔セット条件〕
	(1)単一モード:A/D 変換が終了したとき
	(2) スキャンモード: 設定されたすべてのチャネルの A/D 変換が終了したとき

## ビット6: A/D インタラプトイネーブル(ADIE)

A/D 変換の終了による割り込み(ADI)要求の許可/禁止を選択します。

	ビット6	説明	
	ADIE		
	0	A/D 変換終了による割り込み(ADI)要求を禁止	(初期値)
Г	1	A/D 変換終了による割り込み(ADI)要求を許可	

### ビット5: A/D スタート(ADST)

A/D 変換の開始 / 停止を選択します。

A/D 変換中は 1 を保持します。また、ADST ビットは A/D 外部トリガ入力端子( $\overline{ADTRG}$ )により 1 にセットすることもできます。

ビット5	説明
ADST	
0	A/D 変換を停止 (初期値)
1	(1) 単一モード:A/D 変換を開始し、変換が終了すると自動的に 0 にクリア (2) スキャンモード:A/D 変換を開始し、ソフトウェア、リセット、またはスタンバイモ ードによって 0 にクリアされるまで選択されたチャネルを順次連続変換

### ビット4:スキャンモード(SCAN)

A/D 変換のモードを、単一モード / スキャンモードから選択します。単一モード / スキャンモード 時の動作については、「15.4 動作説明」を参照してください。モードの切り換えは、ADST=0 の 状態で行ってください。

ビット4	説明	
SCAN		
0	単一モード	(初期値)
1	スキャンモード	

### ビット3:クロックセレクト(CKS)

A/D 変換時間の設定を行います。

変換時間の切り換えは、ADST=0の状態で行ってください。

ビット3	説明	
CKS		
0	変換時間 = 266 ステート ( max )	(初期値)
1	変換時間 = 134 ステート ( max )	

## ビット2~0: チャネルセレクト2~0(CH2~0)

SCAN ビットとともにアナログ入力チャネルを選択します。

チャネル選択と切り換えは、ADST=0の状態で行ってください。

グループ選択	チャネル	ル選択	説明		
CH2	CH1	CH0	単一モード	スキャンモード	
0	0	0	AN <sub>。</sub> (初期値)	AN <sub>o</sub>	
		1	AN <sub>1</sub>	AN <sub>0</sub> , AN <sub>1</sub>	
	1	0	AN <sub>2</sub>	$AN_0 \sim AN_2$	
		1	AN <sub>3</sub>	$AN_0 \sim AN_3$	
1	0	0	AN <sub>4</sub>	AN <sub>4</sub>	
		1	AN <sub>5</sub>	AN <sub>4</sub> , AN <sub>5</sub>	
	1	0	AN <sub>6</sub>	$AN_4 \sim AN_6$	
		1	AN <sub>7</sub>	$AN_4 \sim AN_7$	

# 15.2.3 A/D コントロールレジスタ (ADCR)



ADCR は、8 ビットのリード / ライト可能なレジスタで、外部トリガ入力による A/D 変換の開始の許可 / 禁止を選択します。

ADCR は、リセットまたはスタンバイモード時、H'7F にイニシャライズされます。

ビット7:トリガイネーブル(TRGE)

外部トリガ入力による A/D 変換の開始の許可 / 禁止を選択します。

ビット7	説明	
TRGE		
0	外部トリガ入力による A/D 変換の開始を禁止	(初期値)
1	外部トリガ端子(ADTRG)の立ち下がりエッジで A/D 変換を開始	

ビット6~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

# 15.3 CPU とのインタフェース

ADDRA ~ ADDRD はそれぞれ 16 ビットのレジスタですが、CPU との間のデータバスは 8 ビット幅です。そのため、CPU からのアクセスは上位バイトは直接行われますが、下位バイトは 8 ビットのテンポラリレジスタ(TEMP)を介して行います。

ADDR からのデータのリードは、次のように行われます。上位バイトのリードで上位バイトの値は CPU へ、下位バイトの値は TEMP へ転送されます。次に下位バイトのリードで TEMP の内容が CPU へ転送されます。

ADDR をリードする場合は、必ず上位バイト、下位バイトの順で行ってください。また、上位バイトのみのリードは可能ですが、下位バイトのみのリードでは内容は保証されませんので注意してください。

図 15.2 に、ADDR のアクセス時のデータの流れを示します。




図 15.2 ADDR のアクセス動作([H'AA40]リード時)

# 15.4 動作説明

A/D 変換器は逐次比較方式で動作し、10 ビットの分解能をもっています。単一モードとスキャンモードの各モードの動作についての説明をします。

## 15.4.1 単一モード(SCAN=0)

単一モードは、1 チャネルのみの A/D 変換を行う場合に選択します。ソフトウェアまたは外部トリガ入力によって ADST ビットが 1 にセットされると、A/D 変換を開始します。 ADST ビットは、A/D 変換中は 1 を保持しており、変換が終了すると自動的に 0 にクリアされます。

また、変換が終了すると、ADF フラグが 1 にセットされます。このとき、ADIE ビットが 1 にセットされていると、ADI 割り込み要求が発生します。

ADF フラグは、ADCSR をリードした後、0 をライトするとクリアされます。

A/D 変換中に、モードやアナログ入力チャネルの切り換えを行う場合は、誤動作を避けるために ADCSR の ADST ビットを 0 にクリアして、A/D 変換を停止した状態で行ってください。変更した後、 ADST ビットを 1 にセットすると(モードおよびチャネルの変更と ADST ビットのセットは、同時に 行うことができます)、再び A/D 変換を開始します。

単一モードでチャネル 1 (  $AN_1$  ) が選択された場合の動作例を以下に示します。また、このときの動作タイミングを図 15.3 に示します。

- (1) 動作モードを単一モードに(SCAN=0)、入力チャネルをAN,に(CH2=CH1=0、CH0=1)、A/D割り込み要求許可(ADIE=1)に設定して、A/D変換を開始(ADST=1)します。
- (2) A/D変換が終了すると、A/D変換結果がADDRBに転送されます。同時に、ADF = 1、ADST = 0となり、A/D変換器は変換待機となります。
- (3) ADF=1、ADIE=1となっているため、ADI割り込み要求が発生します。
- (4) A/D割り込み処理ルーチンが開始されます。
- (5) ADCSRをリードした後、ADFに0をライトします。
- (6) A/D変換結果(ADDRB)をリードして、処理します。
- (7) A/D割り込み処理ルーチンの実行を終了します。この後、ADSTビットを1にセットするとA/D変換が開始され(2)~(7)を行います。




図 15.3 A/D 変換器の動作例 (単一モード チャネル 1 選択時)

## 15.4.2 スキャンモード(SCAN=1)

スキャンモードは、複数チャネル(1 チャネルを含む)のアナログ入力を常にモニタするような応用に適しています。A/D 変換はソフトウェアまたは外部トリガ入力によって ADST ビットが 1 にセットされると、グループの第 1 チャネル(CH2=0 のとき  $AN_0$ 、CH2=1 のとき  $AN_4$ )から開始されます。複数のチャネルが選択されている場合は、第 1 チャネルの変換が終了した後、ただちに第 2 チャネル( $AN_1$  または  $AN_2$ )の A/D 変換を開始します。

A/D 変換は、ADST ビットが 0 にクリアされるまで、選択されたチャネル内を連続して繰り返し行います。変換された結果は、各チャネルに対応した ADDR に転送され保持されます。

A/D 変換中に、モードやアナログ入力チャネルの切り換えを行う場合は、誤動作を避けるために ADCSR の ADST ビットを 0 にクリアして、A/D 変換を停止した状態で行ってください。変更した後、 ADST ビットに 1 をセットすると(モードおよびチャネルの変更と ADST ビットのセットは、同時に 行うことができます)、第 1 チャネルが選択され、再び A/D 変換を開始します。

スキャンモードでグループ 0 の 3 チャネル  $(AN_0 \sim AN_2)$  を選択して A/D 変換を行う場合の動作例を以下に示します。また、このときの動作タイミングを図 15.4 に示します。

- (1) 動作モードをスキャンモードに(SCAN = 1)、スキャングループをグループ0に(CH2 = 0)、アナログ入力チャネルをAN $_0$  ~ AN $_2$  (CH1 = 1、CH0 = 0)に設定してA/D変換を開始(ADST = 1)します。
- (2) 第1チャネル(AN<sub>0</sub>)のA/D変換が開始され、A/D変換が終了すると、変換結果をADDRAに転送します。次に第2チャネル(AN<sub>1</sub>)が自動的に選択され、変換を開始します。
- (3) 同様に第3チャネル(AN,)まで変換を行います。
- (4) 選択されたすべてのチャネル  $(AN_0 \sim AN_2)$  の変換が終了すると、ADF = 1となり、再び第1 チャネル  $(AN_0)$  を選択し、変換が行われます。 このときADIEビットが1にセットされていると、A/D変換終了後、ADI割り込みを発生します。
- (5) ADSTビットが1にセットされている間は、(2)~(4)を繰り返します。 ADSTビットを0にクリアするとA/D変換が停止します。この後、ADSTビットを1にセットすると再びA/D変換を開始し、第1チャネル(AN。)から変換が行われます。




図 15.4 A/D 変換器の動作例(スキャンモード AN<sub>0</sub> ~ AN<sub>2</sub>の 3 チャネル選択時)

## 15.4.3 入力サンプリングと A/D 変換時間

A/D 変換器には、サンプル&ホールド回路が内蔵されています。A/D 変換器は、ADST ビットが 1 にセットされてから  $t_D$ 時間経過後、入力のサンプリングを行い、その後変換を開始します。A/D 変換のタイミングを図 15.5 に示します。また、A/D 変換時間を表 15.4 に示します。

A/D 変換時間は、図 15.5 に示すように、 $t_{\scriptscriptstyle D}$ と入力サンプリング時間を含めた時間となります。ここで  $t_{\scriptscriptstyle D}$ は、ADCSR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 15.4 に示す範囲で変化します。

スキャンモードの変換時間は、表 15.4 に示す値が 1 回目の変換時間となりますが、2 回目以降は CKS = 0 の場合は 256 ステート(固定)、CKS = 1 の場合は 128 ステート(固定)となります。




図 15.5 A/D 変換タイミング

X 1011 11 23X 113 ( 1 2 1 )								
	記号	CKS = 0			CKS = 1			
		min	typ	max	min	typ	max	
A/D 変換開始遅延時間	t <sub>D</sub>	10	-	17	6	-	9	
入力サンプリング時間	t <sub>SPL</sub>	-	63	-	-	31	-	
A/D 変換時間	t <sub>conv</sub>	259	-	266	131	-	134	
·								

表 15.4 A/D 変換時間 (単一モード)

【注】 表中の数値の単位はステートです。

## 15.4.4 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADCR の TRGE ビットが 1 にセットされているとき、 $\overline{ADTRG}$  端子から入力されます。 $\overline{ADTRG}$  入力端子の立ち下がリエッジで、ADCSR の ADST ビットが 1 にセットされ、A/D 変換が開始されます。

その他の動作は、単一モード / スキャンモードによらず、ソフトウェアによって ADST ビットを 1 にセットした場合と同じです。

このタイミングを図 15.6 に示します。




図 15.6 外部トリガ入力タイミング

# 15.5 割り込み

A/D 変換器は、A/D 変換の終了により、A/D 変換終了割り込み (ADI) を発生します。 ADI 割り込み要求は、ADCSR の ADIE ビットで許可 / 禁止することができます。

# 15.6 使用上の注意

A/D 変換器を使用する際は、以下のことに注意してください。

(1) アナログ入力電圧の範囲

A/D変換中、アナログ入力端子 $AN_{_{\parallel}}$ に印加する電圧は $AV_{_{SS}}$   $AN_{_{\parallel}}$   $V_{_{REF}}$ の範囲としてください。

(2) AV<sub>cc</sub>、AV<sub>ss</sub>とV<sub>cc</sub>、V<sub>ss</sub>の関係

 $AV_{cc}$ 、 $AV_{ss}$ と $V_{cc}$ 、 $V_{ss}$ との関係は、 $AV_{ss}$  =  $V_{ss}$ とし、さらに、A/D変換器を使用しないときも、 $AV_{cc}$ 、 $AV_{ss}$ 端子を決してオープンにしないでください。

(3) V<sub>m</sub>の設定範囲

 $V_{\text{\tiny REF}}$ 端子によるリファレンス電圧の設定範囲は $V_{\text{\tiny REF}}$   $AV_{\text{\tiny CL}}$ にしてください。

(4) アナログ電源電圧について

A/D変換器を使用する場合、電源電圧を以下の関係に従って設定してください。

- (1)  $V_{cc} AV_{cc} 0.3V$
- (2)  $AV_{CC}$   $V_{REF}$   $AN_n$   $AV_{SS}=V_{SS}$

 $(n=0 \sim 7)$ 

【注】 ZTAT 版のみの制限事項です。ZTAT の S マスク版、フラッシュメモリ版およびマスク ROM 版では通常の使用が可能であり、制限はありません。

以上(1)、(2)、(3)、(4)のことが守られない場合、LSIの信頼性に悪影響を及ぼすことがあります。

#### (5) ボード設計上の注意

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してレイアウトしてください。また、デジタル回路の信号配線とアナログ回路の信号配線を交差させたり、近接させるようなレイアウトは極力避けてください。誘導などにより、アナログ回路の誤動作や、A/D変換値に悪影響を及ぼします。

なお、アナログ入力信号( $AN_0 \sim AN_7$ )、アナログ基準電源( $V_{REF}$ )、アナログ電源( $AV_{CC}$ )は、アナロググランド( $AV_{SS}$ )で、デジタル回路を必ず分離してください。さらに、アナロググランド( $AV_{SS}$ )は、ボード上の安定したデジタルグランド( $V_{SS}$ )に一点接続してください。

### (6) ノイズ対策上の注意

アナログ入力端子  $(AN_0 \sim AN_7)$ 、アナログ基準電源  $(V_{REF})$  に、過大なサージなど異常電圧による破壊を防ぐために接続する保護回路は、図15.7に示すように $AV_{cc}$  -  $AV_{ss}$ 間に接続してください。

また、 $AV_{cc}$ 、 $V_{ref}$ に接続するバイパス・コンデンサ、 $AN_0 \sim AN_7$ に接続するフィルタのコンデンサは、必ず $AV_{sc}$ に接続してください。

なお、図15.7のようにフィルタ用のコンデンサを接続するとアナログ入力端子 ( $AN_0 \sim AN_7$ ) の入力電流が平均化されるため、誤差を生じることがあります。また、スキャンモード等で

頻繁にA/D変換を行う場合、A/D変換器内部のサンプル&ホールド回路の容量に充放電される電流が入力インピーダンス  $(R_m)$  を経由して入力される電流を上回るとアナログ入力端子の電圧に誤差を生じます。したがって回路定数の決定については、十分ご検討くださいますようお願いいたします。




図 15.7 アナログ入力保護回路の例

表 15.5 アナログ端子の規格

項目	min	max	単位
アナログ入力容量	-	20	pF
許容信号源インピーダンス	-	10*	k




図 15.8 アナログ入力端子等価回路

#### (7) A/D変換精度の定義:

以下に、本LSIのA/D変換精度の定義を示します。

- 分解能 : A/D 変換器のデジタル出力コード数

- オフセット誤差 :デジタル出力が最小電圧値 B'0000000000 から B'0000000001 に変化する ときのアナログ入力電圧値の理想 A/D 変換特性からの偏差(図 15.10)

- フルスケール誤差:デジタル出力が B'1111111110 から B'111111111 に変化するときのアナ

ログ入力電圧値の理想 A/D 変換特性からの偏差(図 15.10)

- 量子化誤差 : A/D 変換器が本質的に有する偏差であり、1 / 2LSB で与えられる(図

15.9)

- 非直線性誤差 : ゼロ電圧からフルスケール電圧までの間の理想 A/D 変換特性からの誤

差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含ま

ない。

- 絶対精度 : デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケー

ル誤差、量子化誤差および非直線誤差を含む。




図 15.9 A/D 変換精度の定義(1)




図 15.10 A/D 変換精度の定義(2)

#### (8) 許容信号源インピーダンスについて

本LSIのアナログ入力は、信号源インピーダンスが10k 以下の入力信号に対し、変換精度が保証される設計となっております。これはA/D変換器のサンプル&ホールド回路の入力容量をサンプリング時間内に充電するために設けている規格で、センサの出力インピーダンスが10k を越える場合充電不足が生じ、A/D変換精度が保証できなくなる場合があります。単一モードで変換を行う場合で外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の10k だけになりますので信号源インピーダンスは不問となります。ただし、この場合ローパスフィルターとなりますので、微分係数の大きなアナログ信号(例えば電圧の変動率が5mV/µs以上)には追従できない場合があります(図15.11)。高速のアナログ信号を変換する場合や、スキャンモードで変換を行う場合には、低インピーダンスのバッファを入れてください。

#### (9) 絶対精度への影響について

容量を付加することにより、GNDとのカップリングを受けることになりますので、GNDにノイズがあると絶対精度が悪化する可能性があります。必ず $AV_{ss}$ 等の電気的に安定なGNDに接続してください。

またフィルター回路が実装基板上でデジタル信号と干渉したり、アンテナとならないように 注意が必要です。




図 15.11 アナログ入力回路の例

# 16. D/A 变換器

## 16.1 概要

本 LSI には2 チャネルの D/A 変換器が内蔵されています。

## 16.1.1 特長

D/A 変換器の特長を以下に示します。

- 8ビットの分解能
- 2チャネル出力
- 変換時間最大10 µ s ( 負荷容量20pF時 )
- 出力電圧0V ~ <u>255</u> × V<sub>REF</sub>
- ソフトウェアスタンバイ時のD/A出力保持機能

## 16.1.2 ブロック図

D/A 変換器のブロック図を図 16.1 に示します。




図 16.1 D/A 変換器のブロック図

## 16.1.3 端子構成

D/A 変換器で使用する入出力端子を表 16.1 に示します。

表 16.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	$AV_{cc}$	入力	アナログ部の電源および基準電圧
アナロググランド端子	$AV_{ss}$	入力	アナログ部のグランドおよび基準電圧
アナログ出力端子 0	$DA_{o}$	出力	チャネル 0 のアナログ出力
アナログ出力端子 1	DA <sub>1</sub>	出力	チャネル 1 のアナログ出力
リファレンス電圧端子	$V_{REF}$	入力	アナログ部の基準電圧

## 16.1.4 レジスタ構成

D/A 変換器でレジスタ構成を表 16.2 に示します。

表 16.2 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H'FFDC	D/A データレジスタ 0	DADR0	R/W	H'00
H'FFDD	D/A データレジスタ 1	DADR1	R/W	H'00
H'FFDE	D/A コントロールレジスタ	DACR	R/W	H'1F
H'FF5C	D/A スタンバイコントロールレジスタ	DASTCR	R/W	H'FE

【注】 \* アドレスの下位 16 ビットを示します。

# 16.2 各レジスタの説明


## 16.2.1 D/A データレジスタ 0、1 (DADR0、1)

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W							

D/A データレジスタ 0、1 ( DADR0、1 ) は、変換を行うデータを格納するリード / ライト可能な 8 ビットのレジスタです。

アナログ出力を許可すると、DADR の値が常に変換され、アナログ出力端子に出力されます。 DADR は、リセットまたはスタンバイモード時に、H'00 にイニシャライズされます。

## 16.2.2 D/A コントロールレジスタ (DACR)



DACR は、8 ビットのリード / ライト可能なレジスタで、D/A 変換器の動作を制御します。 DACR は、リセットまたはスタンバイモード時に、H'1F にイニシャライズされます。 ビット7: D/A アウトプットイネーブル1(DAOE1)

D/A 変換とアナログ出力を制御します。

ビット7	説明	
DAOE1		
0	アナログ出力 DA, を禁止	(初期値)
1	チャネル 1 の D/A 変換を許可。アナログ出力 DA, を許可	

ビット 6: D/A アウトプットイネーブル 0 (DAOE0)

D/A 変換とアナログ出力を制御します。

ビット6	説明	
DAOE0		
0	アナログ出力 DA。を禁止	(初期値)
1	チャネル 0 の D/A 変換を許可。アナログ出力 DA。を許可	

ビット5: D/A イネーブル(DAE)

DAOE0、DAOE1 とともに、D/A 変換を制御します。DAE ビットが 0 にクリアされているときチャネル 0、1 の D/A 変換は独立に制御され、DAE ビットが 1 にセットされているときチャネル 0、1 のD/A 変換は一括して制御されます。

変換結果を出力するか否かは、DAOE0、DAOE1により、常に独立に制御されます。

ビット7	ビット6	ビット5	説明
DAOE1	DAOE0	DAE	
0	0	ı	チャネル 0、1 の D/A 変換を禁止
	1	0	チャネル 0 の D/A 変換を許可 チャネル 1 の D/A 変換を禁止
		1	チャネル 0、1 の D/A 変換を許可
1	0	0	チャネル 0 の D/A 変換を禁止 チャネル 1 の D/A 変換を許可
		1	チャネル 0、1 の D/A 変換を許可
	1	-	チャネル 0、1 の D/A 変換を許可


DAE ビットを 1 にセットすると、DACR の DAOEO、1 ビット、ADCSR の ADST ビットが 0 にクリアされていても、アナログ電源電流は A/D、D/A 変換中と同等になります。

ビット4~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

## 16.2.3 D/A スタンバイコントロールレジスタ ( DASTCR )

DASTCR は 8 ビットのリード / ライト可能なレジスタで、ソフトウェアスタンバイモードでの D/A の出力を許可または禁止します。



DASTCR はリセット、またはハードウェアスタンバイモード時に、HFE にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~1: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 0: D/A スタンバイイネーブル (DASTE)

ソフトウェアスタンバイモードでの D/A 出力を許可または禁止します。

ビット0	説明	
DASTE		
0	ソフトウェアスタンバイモードでの D/A 出力を禁止	(初期値)
1	ソフトウェアスタンバイモードでの D/A 出力を許可	

# 16.3 動作説明

D/A 変換器は、2 チャネルの D/A 変換回路を内蔵し、それぞれ独立に変換を行うことができます。 DACR によって D/A 変換が許可されている期間は常に D/A 変換が行われています。 DADRO、1 を書き換えるとただちに、新しいデータが変換されます。 DAOEO、1 ビットを 1 にセットすることにより、変換結果が出力されます。

チャネル 0 の D/A 変換を行う場合の動作例を示します。動作タイミングを図 16.2 に示します。

- (1) DADR0に変換データをライトします。
- (2) DACRのDAOE0ビットを1にセットします。D/A変換が開始され、DA、端子が出力端子になります。変換時間経過後に変換結果が出力されます。出力値は $\frac{DADR.O.pop}{256} \times V_{REF}$ です。次にDADR0を書き換えるか、DAOE0ビットを0にクリアするまでこの変換結果が出力され続けます。
- (3) DADR0を書き換えるとただちに変換が開始されます。変換時間経過後に変換結果が出力されます。
- (4) DAOE0ビットを0にクリアすると、DA。端子は入力端子になります。




図 16.2 D/A 変換器の動作例

## 16.4 D/A 出力制御

本 LSI は、ソフトウェアスタンバイモードで D/A 変換器の出力を許可または禁止することができます。

DASTCR の DASTE ビットを 1 にセットすると、ソフトウェアスタンバイモードにおいても D/A 変換器の出力が許可されます。このとき、D/A 変換器のレジスタはソフトウェアスタンバイモードに 遷移する直前の値を保持します。

なお、ソフトウェアスタンバイモードで D/A 出力を許可した場合、リファレンス電源電流は動作時と同じとなります。

## 16.5 使用上の注意

D/A 変換器を使用する際は、以下のことに注意してください。

(1) アナログ電源電圧について

D/A 変換器を使用する場合は、電源電圧を以下の関係に従って設定してください。

- (1)  $V_{CC} AV_{CC} 0.3 V$
- (2)  $AV_{CC}$   $V_{REF}$  ANn  $AV_{SS} = V_{SS}$ (  $n = 0 \sim 7$  )
- 【注】 ZTAT 版のみの制限事項です。ZTAT の S マスク版、フラッシュメモリ版およびマスク ROM 版では、通常の使用が可能であり制限はありません。

## 17. RAM

# 17.1 概要

H8/3048、H8/3047 は 4k バイト、H8/3044、H8/3045 は 2k バイトのスタティック RAM を内蔵しています。RAM は CPU と 16 ビット幅のデータバスで接続されており、アクセスはバイトデータ、ワードデータにかかわらず 2 ステートで行われます。したがって、データの高速転送が可能です。

H8/3048、H8/3047の内蔵 RAM は、モード 1、2、5、7 のとき H'FEF10~H'FFF0F に、モード 3、4、6 のとき H'FFEF10~H'FFFF0F に割り当てられています。

H8/3044、H8/3045 の内蔵 RAM は、モード 1、2、5、7 のとき HFF710~HFFF0F に、モード 3、4、6 のとき HFFF710~HFFFF0F に割り当てられています。システムコントロールレジスタ(SYSCR)の RAM イネーブル (RAME) ビットにより内蔵 RAM 有効 / 無効の制御を行います。

### 17.1.1 ブロック図

RAM のブロック図を図 17.1 に示します。




図 17.1 RAM のブロック図

#### 17.1.2 レジスタ構成


内蔵 RAM は、SYSCR で制御されます。 SYSCR のアドレスと初期値を表 17.1 に示します。

表 17.1 レジスタ構成

アドレス*	名 称	略 称	R/W	初期值
H'FFF2	システムコントロールレジスタ	SYSCR	R/W	H'0B

【注】\* アドレスは下位16ビットを示しています。

# 17.2 システムコントロールレジスタ (SYSCR)



SYSCR は、内蔵 RAM へのアクセスを許可 / 禁止するレジスタです。内蔵 RAM は SYSCR の RAME ビットにより有効 / 無効が選択されます。 なお、 SYSCR のその他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

ビット 0: RAM イネーブル (RAME)

内蔵 RAM の有効または無効を選択します。RAME ビットは RES 端子の立ち上がりエッジでイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット0	説明	
RAME		
0	内蔵 RAM 無効	
1	内蔵 RAM 有効	(初期値)

## 17.3 動作説明

RAME ビットを 1 にセットすると内蔵 RAM が有効になります。18/3048、18/3047 では、モード 1、2、5、7 のとき HFEF10~HFFF0F を、モード 3、4、6 のとき HFFEF10~HFFF0F をアクセスすると内蔵 RAM がアクセスされます。18/3044、18/3045 では、モード 1、2、5、7 のとき HFF710~HFFF0F を、モード 3、4、6 のとき HFFF710~HFFFF0F をアクセスすると内蔵 RAM がアクセスされます。また、モード 1~6(拡張モード)では RAME ビットが 0 にクリアされているときは、外部アドレス空間がアクセスされます。モード 1(シングルチップモード)では、RAME ビットが 0 にクリアされているときは、内蔵 RAM はアクセスされません。リードすると常に HFF がリードされ、ライトは無効です。

RAM は CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード / ライトが可能です。また、バイト単位のリード / ライトも可能です。

バイトデータは、データバス上位 8 ビットを使い 2 ステートでアクセスされ、また、偶数番地から 始まるワードデータはデータバス 16 ビットを使い 2 ステートでアクセスできます。

# 18. ROM (H8/3048ZTAT、マスク ROM 内蔵品)

## 18.1 概要

H8/3048 は 128k バイト、H8/3047 は 96k バイト、H8/3045 は 64k バイト、H8/3044 は 32k バイトの ROM を内蔵しています。ROM は、CPU と 16 ビット幅のデータバスで接続されており、アクセスは バイトデータ、リードデータにかかわらず 2 ステートで行われます。したがって、データの高速転送が可能です。

内蔵 ROM の有効または無効の設定は表 18.1 に示すように、モード端子 ( $MD_2 \sim MD_0$ ) により設定します。

モード名		モード端子		内蔵 ROM
	MD2	MD1	MD0	P 3/EX TOWN
モード 1(内蔵 ROM 無効拡張 1M バイトモード)	0	0	1	無効
モード 2 ( 内蔵 ROM 無効拡張 1M バイトモード )		1	0	(外部アドレス)
モード 3 ( 内蔵 ROM 無効拡張 16M バイトモード )			1	
モード 4 ( 内蔵 ROM 無効拡張 16M バイトモード )	1	0	0	
モード 5 ( 内蔵 ROM 有効拡張 1M バイトモード )			1	有効
モード 6 ( 内蔵 ROM 有効拡張 16M バイトモード )		1	0	
モード 7 (シングルチップモード )			1	

表 18.1 動作モードと ROM

なお、PROM 版 (H8/3048 ZTAT) は、PROM モードに設定することにより汎用 PROM ライタを用いて、自由にプログラムの書き込みができます。

【注】 フラッシュメモリを内蔵した H8/3048F-ONE から、マスク ROM 内蔵品( H8/3048、H8/3047、 H8/3045、H8/3044) に切り換える際には、注意が必要です。 (詳細は、H8/3048F-ONE ハードウェアマニュアル(第1版)「1.4.5 マスク ROM 品切り換えの際の注意点」を参照してください。)

## 18.1.1 ブロック図

ROM のブロック図を図 18.1 に示します。




図 18.1 ROM のブロック図 (H8/3048、モード7 の場合)

## 18.2 PROM モード

### 18.2.1 PROM モードの設定

H8/3048 の PROM 版(H8/3048ZTAT)の場合、PROM モードに設定するとマイクロコンピュータ としての機能が停止して、HN27C101 と同一の方法で内蔵 PROM のプログラムを行うことができます。 ただし、ページプログラミング方式はサポートしていません。 PROM モードの設定方法を表 18.2 に示します。

表 18.2 PROM モード設定

端子名	設定
モード端子(MD <sub>2</sub> 、MD <sub>1</sub> 、MD <sub>0</sub> )の3端子	Low レベル
STBY 端子	
P5、P5。端子	High レベル

### 18.2.2 ソケットアダプタの端子対応とメモリマップ

PROM のプログラムは、表 18.3 で示すように各パッケージに対応した、ソケットアダプタを付けて 32 ピンに変換し、汎用 PROM ライタで行います。ソケットアダプタの端子対応図を図 18.2 に示します。また、メモリマップを図 18.3 に示します。

表 18.3 ソケットアダプタ

製品名	パッケージ名	ソケットアダプタの型名
H8/3048	100 ピン QFP ( FP-100B )	HS3042ESHS1H
	100 ピン TQFP ( TFP-100B )	HS3042ESNS1H

H8/3048 の PROM の容量は、128k バイトです。PROM モードのときのメモリマップを図 18.3 に示します。内蔵 PROM 内の未使用のアドレス領域のデータは、HFF としてください。

H8/3048 を PROM ライタでプログラムする際に、アドレスは H'00000 ~ H'1FFFF に設定してください。

			PROM ソケット
	FP-100B, TFP-100B		端子 HN27C101 (32 ピン
	10	RESO	V <sub>PP</sub> 1
: ⊢	64	NMI	EA <sub>9</sub> 26
- !  -	58	P6 <sub>0</sub>	EA <sub>15</sub> 3
	87	P8 <sub>0</sub>	EA <sub>16</sub> 2
- 1  -	88	P8 <sub>1</sub>	PGM 31
	27	P3 <sub>0</sub>	EO <sub>0</sub> 13
	28	P3 <sub>1</sub>	EO <sub>1</sub> 14
- 1 -	29 30	P3 <sub>2</sub>	EO <sub>2</sub> 15
-    -	30	P3 <sub>3</sub>	EO <sub>3</sub> 17
-    -	32	P3 <sub>4</sub>	EO <sub>4</sub> 18
- i H	33	P3 <sub>6</sub>	EO <sub>5</sub> 19
	34	P3 <sub>7</sub>	EO <sub>7</sub> 21
	36	P1 <sub>0</sub>	EA <sub>0</sub> 12
	37	P1 <sub>1</sub>	EA <sub>1</sub> 11
	38	P1 <sub>2</sub>	EA <sub>2</sub> 10
	39	P1 <sub>3</sub>	EA <sub>3</sub> 9
	40	P1 <sub>4</sub>	EA <sub>4</sub> 8
	41	P1 <sub>5</sub>	EA <sub>5</sub> 7
	42	P1 <sub>6</sub>	EA <sub>6</sub> 6
	43	P1 <sub>7</sub>	EA <sub>7</sub> 5
	45	P2 <sub>0</sub>	EA <sub>8</sub> 27
	46	P2 <sub>1</sub>	<u>OE</u> 24
	47	P2 <sub>2</sub>	EA <sub>10</sub> 23
	48	P2 <sub>3</sub>	EA <sub>11</sub> 25
	49	P2 <sub>4</sub>	EA <sub>12</sub> 4
- ! L	50	P2 <sub>5</sub>	EA <sub>13</sub> 28
	51	P2 <sub>6</sub>	EA <sub>14</sub> 29
	52	P2 <sub>7</sub>	<u>CE</u> 22
-	53	P5 <sub>0</sub>	V <sub>CC</sub> 32
	54	P5 <sub>1</sub>	<del> </del>
	77	V <sub>REF</sub>	<b>†</b>
- i  -	76	AV <sub>CC</sub>	<b>†</b>
-	1	V <sub>CC</sub>	<b>-</b> †
- I -	35	V <sub>CC</sub>	<b>†</b>
	68 73	V <sub>CC</sub>	V <sub>ss</sub> 16
-	73	MD <sub>0</sub>	V <sub>SS</sub> 16
-	75	MD <sub>2</sub>	<u> </u>
	62	STBY	÷
	86	AV <sub>SS</sub>	<b>_</b>
-	11	V <sub>SS</sub>	【記号説明】
	22	VSS	V <sub>PP</sub> : プログラム電源 (12.5 V)
	44	VSS	EO <sub>7</sub> ~EO <sub>0</sub> : データ入出力
	57	V <sub>SS</sub>	【 EA <sub>16</sub> ~ EA <sub>0</sub> : アドレス入力 ▼ OE : 出力イネーブル
	65	V <sub>SS</sub>	CE : チップイネーブル
		V <sub>SS</sub>	PGM : プログラム

図 18.2 ソケットアダプタの端子対応図




図 18.3 H8/3048ZTAT の PROM モード時のメモリマップ

## 18.3 PROM のプログラミング

Н

Н

L

Н

PROM モード時の書き込み、ベリファイなどのモード選択は、表 18.4 に示すような設定によって行います。

ピン CE ŌĒ **PGM** EO, ~ EO,  $V_{PP}$  $V_{cc}$ EA<sub>16</sub> ~ EA<sub>0</sub> モード 書き込み  $V_{PP}$  $V_{cc}$ データ入力 アドレス入力 L Н データ出力 ベリファイ アドレス入力 L L Н  $V_{pp}$  $V_{cc}$  $V_{\rm cc}$ プログラミング禁止 ハイインピー L  $V_{PP}$ アドレス入力 ダンス L Н Н

表 18.4 PROM モード時のモード選択

#### 【記号説明】

なお、書き込み・読み出しは標準の EPROM HN27C101 と同じ仕様になっています。

L

Н

ただし、ページプログラミング方式はサポートしていませんので、ページプログラミングモードに設定しないでください。ページプログラミングモードのみをサポートしている PROM ライタは使用できません。PROM ライタを選択する場合には、1 バイト毎の高速プログラミングモードをサポートしていることを確認してください。また、アドレスは必ず H'00000~H'1FFFF に設定してください。

#### 18.3.1 書き込み / ベリファイ

書き込み / ベリファイは効率のよい高速プログラミング方式で行うことができます。この方式は、デバイスへの電圧ストレス、あるいは書き込みデータの信頼性を損なうことなく高速に書き込みを行うことができます。未使用のアドレス領域のデータは HFF です。

高速プログラミングの基本的なフローを図 18.4 に示します。

また、プログラミング時の電気的特性を表 18.5、表 18.6 に、タイミングを図 18.5 に示します。




図 18.4 高速プログラミングフローチャート

表 18.5 PROM モード時の DC 特性

(条件: $V_{CC} = 6.0V \pm 0.25V$ 、 $V_{PP} = 12.5V \pm 0.3V$ 、 $V_{SS} = 0V$ 、 $T_a = 25 \pm 5$  )

- 00		FF		30	, a		
項目		記号	min	typ	max	単位	測定条件
入力 High レベル電圧	$\begin{aligned} & EO_7 \sim EO_0, \\ & EA_{16} \sim EA_0, \\ & OE, \ \overline{CE}, \ \overline{PGM} \end{aligned}$	V <sub>IH</sub>	2.4	1	V <sub>cc</sub> +0.3	V	
入力 Low レベル電圧	$EO_{7} \sim EO_{0},$ $EA_{16} \sim EA_{0},$ $\overline{OE}, \overline{CE}, \overline{PGM}$	V <sub>IL</sub>	-0.3	1	0.8	V	
出力 High レベル電圧	EO, ~ EO,	V <sub>OH</sub>	2.4	-	-	V	I <sub>OH</sub> = - 200 μ A
出力 Low レベル電圧	EO <sub>7</sub> ~ EO <sub>0</sub>	V <sub>oL</sub>	1	1	0.45	V	I <sub>oL</sub> = 1.6mA
入力リーク電流	$\begin{aligned} & EO_7 \sim EO_0, \\ & EA_{16} \sim EA_0, \\ & OE, \ \overline{CE}, \ \overline{PGM} \end{aligned}$	I <sub>u</sub>	-	-	2	μA	V <sub>in</sub> = 5.25V/0.5V
V <sub>cc</sub> 電流		I <sub>cc</sub>	-	-	40	mA	
V <sub>PP</sub> 電流		I <sub>PP</sub>	-	-	40	mA	

【注】 最大定格は「22.1.1 絶対最大定格」を参照してください。最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

Vೄは、オーバーシュートのピークを含めて 13V 以下にしてください。

表 18.6 PROM モード時の AC 特性

(条件: $V_{cc} = 6.0V \pm 0.25V$ 、 $V_{pp} = 12.5V \pm 0.3V$ 、 $T_a = 25 \pm 5$  )

( · · · · · · · · · · · · · · · · · · ·		-		· a		
項 目	記号	min	typ	max	単位	測定条件
アドレスセットアップ時間	t <sub>AS</sub>	2	-	-	μs	図 18.5* <sup>1</sup>
OE セットアップ時間	t <sub>oes</sub>	2	-	-	μs	
データセットアップ時間	t <sub>DS</sub>	2	-	-	μs	
アドレスホールド時間	t <sub>AH</sub>	0	-	-	μs	
データホールド時間	t <sub>DH</sub>	2	-	-	μs	
データ出力ディスエーブル時間	t <sub>DF</sub> *2	1	1	130	ns	
V <sub>PP</sub> セットアップ時間	t <sub>vps</sub>	2	1	-	μs	
プログラムパルス幅	t <sub>PW</sub>	0.19	0.20	0.21	ms	
オーバプログラム時の PGM パルス幅	t <sub>OPW</sub> *3	0.19	1	5.25	ms	
V <sub>cc</sub> セットアップ時間	t <sub>vcs</sub>	2	1	-	μs	
CE セットアップ時間	t <sub>ces</sub>	2	-	-	μs	
データ出力遅延時間	t <sub>oe</sub>	0	-	150	ns	

【注】\*1 入力パルス・レベル: 0.8~2.2V

入力立ち上がり/立ち下がり時間 20ns

タイミング参照レベル 入力:1.0V、2.0V

出力: 0.8V、2.0V

- \*2 t<sub>ne</sub> は出力が開放状態に達し、出力レベルを参照できなくなった場合で定義します。
- \*3  $t_{opw}$ はフローチャートに記載した値で定義されます。




図 18.5 PROM 書き込み / ベリファイ・タイミング

#### 18.3.2 書き込み時の注意

- (1) 書き込みは規定された電圧、タイミングで行ってください。
  PROMモード時のプログラム電圧(V<sub>pp</sub>)は12.5Vです。
  定格以上の電圧を加えると、製品の永久破壊に至りますので、注意してください。特にPROM ライタのオーバシュートなどには十分注意してください。
  PROMライタのHN27C101の日立仕様にセットすると、V<sub>m</sub>は12.5Vになります。
- (2) PROMライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一致していないと、過剰電流によって製品が破壊することがあります。書き込み前に正しく PROMライタに装着されていることを必ず確認してください。
- (3) 書き込み中はソケットアダプタおよび製品には触れないようにしてください。接触不良により書き込み不良となる場合があります。
- (4) プログラミングモードは、ページプログラミング方式をサポートしていませんので、プログラミングモードの設定には注意してください。
- (5) H8/3048のPROMの容量は128kバイトです。アドレスは必ずH'00000~H'1FFFFに設定してください。

#### 18.3.3 書き込み後の信頼性

データ書き込み後、データ保持特性を向上させるために、150 の高温放置をしてスクリーニングを行うと大変有効です。高温放置は、スクリーニングの1つであり、PROMメモリセルの初期のデータ保持不良を短時間で除くことができます。

図 18.6 に推奨するスクリーニングフローを示します。




図 18.6 推奨スクリーニングフロー

同じ、PROM ライタでプログラミング中、書き込み不良が連続して発生した場合には書き込みを中止し、PROM ライタ、ソケットアダプタなどに異常がないか確認してください。

書き込みあるいは高温放置後のプログラム確認において異常がありましたら、弊社技術担当にご連絡ください。

## 18.4 マスク ROM 品発注時の注意

マスク ROM 品の発注時には、下記に注意してください。

- (1) EPROMを使用して発注する場合は、128kバイトEPROMを使用してください。
- (2) ROMデータは、下記の領域をオールHTFに満たし、128kバイト版と同じデータ量として発注 するようにお願いいたします。これは、EPROMを使用して発注する場合とデータ電送を使用 して発注する場合のどちらにも適用します。




図 18.7 ROM アドレスとデータ

- (3) マスクROM版には、フラッシュメモリ内蔵製品(H8/3048F(二電源品))専用のフラッシュメモリのコントロール用レジスタ(FLMCR、EBRI、EBR2、RAMCR)\*が存在しません。該当アドレスをリードすると、常に1が読み出されます。ライトは、無効です。フラッシュメモリ内蔵製品から、マスクROM版への切り換えを行う際には、この点にご注意ください。
- (4) フラッシュメモリ内蔵製品のH8/3048F-ONE(単一電源品)は、5V動作品の場合V<sub>元</sub>端子を持ち、外部に外付けコンデンサを接続する必要があります。そのためマスクROM版への切り替えを行う際には、ボード設計上注意が必要です。(詳細は、H8/3048F-ONEハードウェアマニュアル(第1版)「1.4.5 マスクROM品切り替えの際の注意点」を参照してください。)
- 【注】\* フラッシュメモリを内蔵した H8/3048F-ONE のフラッシュメモリコントロール用レジスタは、FLMCR1、FLMCR2、EBR、RAMCR となります。 (詳細は、H8/3048F-ONE ハードウェアマニュアル(第 1 版)「付録 B. 内部 I/O レジスター覧」を参照してください。)

# 19. フラッシュメモリ

(H8/3048F:二電源方式(V<sub>PP</sub> = 12V))

# 19.1 概要

H8/3048F は 128k バイトのフラッシュメモリを内蔵しています。フラッシュメモリは、CPU と 16 ビット幅のデータバスで接続されており、アクセスはバイトデータ、リードデータにかかわらず 2 ステートで行われます。したがって、データの高速転送が可能です。

内蔵 ROM の有効または無効の設定は表 19.1 に示すように、モード端子 ( $\mathrm{MD_2} \sim \mathrm{MD_0}$ ) により設定します。

モード名	モード端子			内蔵 ROM
	MD2	MD1	MD0	
モード 1 ( 内蔵 ROM 無効拡張 1M バイトモード )	0	0	1	無効
モード 2(内蔵 ROM 無効拡張 1M バイトモード)		1	0	(外部アドレス)
モード 3 ( 内蔵 ROM 無効拡張 16M バイトモード )			1	
モード 4 ( 内蔵 ROM 無効拡張 16M バイトモード )	1	0	0	
モード 5 ( 内蔵 ROM 有効拡張 1M バイトモード )			1	有効
モード 6 ( 内蔵 ROM 有効拡張 16M バイトモード )		1	0	
モード7(シングルチップモード)			1	

表 19.1 動作モードと ROM

なお、H8/3048F(二電源方式フラッシュメモリ版)は、PROM モードに設定することにより汎用 PROM ライタを用いて、自由にプログラムの書き込みができます。

## 19.2 フラッシュメモリの概要

## 19.2.1 フラッシュメモリの動作原理

H8/3048F(二電源方式)に内蔵するフラッシュメモリの動作原理を表 19.2 に示します。

フラッシュメモリの書き込みは、EPROM と同様、ゲートおよびドレインに高電圧をかけ、ドレイン近傍で発生したホットエレクトロンをフローティングゲートに吸い上げることにより行われます。その結果、書き込み後のしきい値電圧は、消去時に比べ高くなります。消去は、ゲートを接地し、ソースに高電圧をかけ、トンネル効果によりフローティングゲートに蓄積した電子を引き抜くことにより行われます。消去後、しきい値電圧は低下します。読み出しは、EPROM と同様にゲートに高レベルの電圧を加え、しきい値電圧の高低に応じたドレイン電流量を検出することによって行われます。消去しすぎるとしきい値電圧が負になり、メモリセルが正常に動作しない場合があるので、消去時には注意が必要となります。

「19.5.6 消去のフローチャートとプログラム例」に消去制御に最適なフローチャートとプログラム例を示します。




表 19.2 メモリセル動作原理

## 19.2.2 モード端子の設定と ROM 空間

H8/3048F は、128k バイトのフラッシュメモリを内蔵しています。ROM は CPU と 16 ビットデータバスで接続されています。CPU は、命令サイズがバイト / ワードにかかわらず、フラッシュメモリを2 ステートでアクセスします。

フラッシュメモリは、メモリマップ上のアドレス H'00000~H'IFFFF に割り当てられています。この空間は、モード端子の設定で内蔵フラッシュメモリ空間と外部メモリ空間の切り換えができます。 モード端子の設定とフラッシュメモリ空間の設定を表 19.3 に示します。

我 19.5 C 「蜩」の放足C NOW 主向								
モード名	=	モード端子の設定		ROM 空間の設定				
	$MD_{\!\scriptscriptstyle 2}$	MD <sub>1</sub>	$MD_{\circ}$					
モード 0	0	0	0	設定禁止				
モード1			1	外部メモリ空間				
モード2		1	0	外部メモリ空間				
モード3			1	外部メモリ空間				
モード4	1	0	0	外部メモリ空間				
モード5			1	内蔵フラッシュメモリ空間				
モード6		1	0	内蔵フラッシュメモリ空間				
モード7			1	内蔵フラッシュメモリ空間				

表 19.3 モード端子の設定と ROM 空間

## 19.2.3 特長

フラッシュメモリの特長を以下に示します。

- フラッシュメモリの5種類の動作状態
  フラッシュメモリの動作状態として、プログラムモード、プログラムベリファイモード、イレースモード、イレースベリファイモード、プレライトベリファイモードがあります。
- 消去ブロックの指定 フラッシュメモリ空間の消去対象とするブロックを、対応するビットの設定により指定できます。大ブロックエリア(12k~16kバイト×8ブロック)と小ブロックエリア(512バイト×8ブロック)があります。
- 書き込み、消去時間 フラッシュメモリの1バイトあたりの書き込み時間は50 μ s( typ )、全ブロック(128kバイト)、 消去時間は1s ( typ ) です。
- 書き換え回数 フラッシュメモリの書き換えは、100回まで可能です。
- オンボードプログラミングモード
  フラッシュメモリの書き込み、消去、ベリファイを行うモードです。2種類の動作モード(ブートモード、ユーザプログラムモード)があります。
- ビットレート自動合わせ込み ブートモードのデータ転送時、ホストの転送ビットレートとH8/3048Fのビットレートの自動 合わせ込みができます (9600bps, 4800bps, 2400bps)。
- RAM によるフラッシュメモリのエミュレーション フラッシュメモリにRAMの一部を重ね合わせることで、フラッシュメモリのリアルタイムな 書き換えをエミュレートします。
- PROM モード プログラムの書き込み、消去可能なモードとして、オンボードプログラミングモード以外に PROMモードがあり、汎用PROMライタを用いてフラッシュメモリに自由にプログラムを書き込むことができます。
- プロテクトモード
   ソフトウェアプロテクトとハードウェアプロテクトの2つのモードがあり、フラッシュメモリの書き込み、消去、ベリファイのプロテクト状態を設定することができます。

## 19.2.4 ブロック図

フラッシュメモリのブロック図を図 19.1 に示します。




図 19.1 フラッシュメモリのブロック図

#### 19.2.5 端子構成

フラッシュメモリは表 19.4 に示す端子により制御されます。

端子名 機能 略 称 入出力 プログラム電源  $V_{pp}$ 電源 12.0 V を印加 モード2 H8/3048F の動作モードを設定 MD. 入力 モード1 H8/3048F の動作モードを設定 MD, 入力 モード0 MD. 入力 H8/3048F の動作モードを設定 トランスミットデータ  $T_xD_1$ 出力 シリアル送信データ出力 レシーブデータ  $R_xD_1$ 入力 シリアル受信データ入力

表 19.4 端子構成

トランスミットデータ端子とレシーブデータ端子はブートモード時に使用します。

## 19.2.6 レジスタ構成

フラッシュメモリは表 19.5 に示すレジスタにより制御されます。

	27 : 0:0							
アドレス	名 称	略称	R/W	初期値				
H'FF40	フラッシュメモリコントロールレジスタ* <sup>3</sup>	FLMCR	R/W* <sup>2</sup>	H'00*1				
H'FF42	消去プロック指定レジスタ 1*³	EBR1	R/W* <sup>2</sup>	H'00*1				
H'FF43	消去ブロック指定レジスタ 2*3	EBR2	R/W* <sup>2</sup>	H'00*1				
H'FF48	RAM コントロールレジスタ	RAMCR	R/W	H'70				


表 19.5 レジスタ構成

- 【注】 \*1 モード 5、6、7(内蔵フラッシュメモリが有効)のとき初期値は H'00 となります。
  - \*2 モード 1、2、3、4 (内蔵フラッシュメモリが無効) のときは、リードすると常に H'FF が読み出され、ライトも無効となります。
  - \*3 フラッシュメモリ制御用の専用レジスタです。マスク ROM 品および ZTAT 品には、存在しません。 このためフラッシュメモリ専用レジスタは、マスク ROM 品、ZTAT 品ではアクセスしないでくださ い。マスク ROM 品、ZTAT 品では、フラッシュメモリ専用レジスタへのライトは無効です。

# 19.3 フラッシュメモリの各レジスタの説明

## 19.3.1 フラッシュメモリコントロールレジスタ (FLMCR)

フラッシュメモリコントロールレジスタ (FLMCR) は、フラッシュメモリの各動作モードを制御する 8 ビットのレジスタです。ビットをセットすることにより、プログラムモード、イレースモード、プログラムベリファイモード、イレースベリファイモードに遷移できます。FLMCR はリセット、またはスタンバイモード時、あるいは  $V_{\rm pp}$ に 12 V 印加されていないとき、H'00 にイニシャライズされます。ただし、 $V_{\rm pp}$ に 12 V が印加されているときのリセット、またはスタンバイモード時は、H'80 になります。



- 【注】\*1 モード5、6、7(内蔵フラッシュメモリが有効)のとき初期値はH'00となります。
  - \*2 モード1、2、3、4(内蔵フラッシュメモリが無効)のときは、リードすると常にH'FFが読み出され、 ライトも無効となります。

#### ビット7:プログラム電源(V<sub>sp</sub>)

プログラム電源ビット( $V_p$ )は、 $V_p$ 端子の電圧を検出し、そのレベルを 1/0 で表示するビットです。しきい値は、「22.2.2 DC 特性」で指定する高電圧印加判定レベル $V_n$ です。  $V_n$ 値は、 $V_n$ 0 と表示し、 $V_n$ 11.4V間でばらつき, $V_n$ 10 以上の電圧が印加されると 12 と表示し、 $V_n$ 10 と表示します。

本ビットは、フラッシュメモリに対する書き込み/消去動作時のハードウェアプロテクトの機能を制御します。ハードウェアプロテクトについては、19.5.8 の(2)を参照してください。

なお、 $V_{pp}$ 使用時の注意は「19.8 フラッシュメモリの書き込み / 消去時の注意 (4)」を参照してください。

ビット7	説明
V <sub>PP</sub>	
0	(クリア条件) (初期値)
	Vೄ端子に高電圧印加判定レベルV況以上の高電圧が印加されていないとき。通常動作モードであり,フラッシュメモリへの書き込み/消去ができない(ハードウェアプロテクトされている)ことを示します。
1	(セット条件) Vೄ端子に高電圧印加判定レベルVպ以上の高電圧が印加されているとき。フラッシュメモリへの書き込み/消去が可能なようにハードウェアプロテクト機能が解除されていることを示します。*

【注】 \* 正しい書き込み / 消去のためには V pp = 12.0 ± 0.6 V (11.4 ~ 12.6 V ) に設定する必要があります。

#### ビット6: Vpイネーブルビット(VpE)

 $V_{pp}$ への  $12\,V$  印加の有効、または無効を選択するビットです。書き込みおよび消去する場合、このビットをセットしてから  $5\,\mu$  s 以上の待ち時間が必要です。また、本ビットをクリア後、フラッシュメモリをリードするには、フラッシュメモリリードセットアップ時間 (  $t_{ms}$  ) の待ち時間が必要です。

ビット6	説明	
V <sub>PP</sub> E		
0	V <sub>PP</sub> 端子の 12 V 電源無効	(初期値)
1	V゚゚端子の 12 V 電源有効	

【注】 フラッシュメモリに使用する電源系は、 $V_{pp}$ E ビットにより切り換えられます。切り換え後、電源系が安定するまでの期間の動作は保証されません。このため、 $V_{pp}$ E ビットのセット / リセットの命令をフラッシュメモリからフェッチして実行することは禁止です。

#### ビット 5、4: リザーブビット

リザーブビットです。リードすると常に0が読み出されます。ライトは無効です。

## ビット3: イレースベリファイモード(EV)\*1

イレースベリファイモードへの遷移、または解除を選択するビットです。

ビット3	説明	
EV		
0	イレースベリファイモードを解除	(初期値)
1	イレースベリファイモードに遷移	

## ビット2:プログラムベリファイモード(PV)\*1

プログラムベリファイモードへの遷移、または解除を選択するビットです。

ビット2	説明
PV	
0	プログラムベリファイモードを解除 (初期値)
1	プログラムベリファイモードに遷移

## ビット1: イレースモード(E)\*1 \*2

イレースモードへの遷移、または解除を選択するビットです。

ビット1	説明
E	
0	イレースモードを解除 (初期値)
1	イレースモードに遷移

## ビット 0: プログラムモード (P) \*1 \*2

プログラムモードへの遷移、または解除を選択するビットです。

ビット0	説明	
Р		
0	プログラムモードを解除	(初期値)
1	プログラムモードに遷移	

- 【注】 \*1 複数のビットを同時にセットしないでください。ビットをセットした状態で、 $V_{cc}$ 、 $V_{pp}$ 電源を切断しないでください。
  - \*2 各ビットのセットは、「19.5 フラッシュメモリの書き込み/消去」に示すアルゴリズムに従ってください。使用時の注意として「19.8 フラッシュメモリの書き込み/消去時の注意(二電源方式)」を参照してください。E ビット、P ビットをセットした場合、プログラムの暴走に備えて、あらかじめウォッチドッグタイマの設定を行ってください。

# 19.3.2 消去ブロック指定レジスタ1(EBR1)

消去ブロック指定レジスタ(EBR1)はフラッシュメモリの書き込みおよび消去する大ブロックを選択する 8 ビットのレジスタです。リセット、またはスタンバイモード時、 $V_{pp}$ に 12 V 印加されていて  $V_{pp}$ E ビットが 0 のとき、あるいは  $V_{pp}$ に 12 V 印加されていないとき、H'00 にイニシャライズされます。EBR1 のビットを 1 にセットすると対応するブロックが選択され、書き込みおよび消去対象ブロックになります。消去ブロックの分割を図 19.2 に示します。

ビット:	7	6	5	4	3	2	1	0
	LB7	LB6	LB5	LB4	LB3	LB2	LB1	LB0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W*							

【注】 \* モード5、6、7(内蔵ROMが有効)のとき初期値はH'00となります。 モード1、2、3、4(内蔵ROMが無効)のときは、リードすると常にH'FFが 読み出され、ライトも無効となります。

ビット7~0: ラージブロック7~0(LB7~LB0)

ラージブロック  $7 \sim 0$  (LB7 ~ LB0) ブロックを書き込みおよび消去対象ブロックとして選択するビットです。

ビット7~0	説明	
LB7 ~ LB0		
0	LB7~LB0 ブロックを選択していないとき	(初期値)
1	LB7~LB0 ブロックを選択しているとき	

# 19.3.3 消去ブロック指定レジスタ 2 (EBR2)

消去ブロック指定レジスタ 2 (EBR2) は、フラッシュメモリの書き込みおよび消去する小ブロックを選択する 8 ビットのレジスタです。リセット、またはスタンバイモード時、 $V_{pp}$ に 12 V 印加されていて  $V_{pp}$  E ビットが 0 のとき、あるいは  $V_{pp}$  に 12 V 印加されていないとき、H'00 にイニシャライズされます。EBR2 のビットを 1 にセットすると対応するブロックが選択され、書き込みおよび消去対象ブロックになります。消去ブロックの分割を図 19.2 に示します。

ビット:	7	6	5	4	3	2	1	0
	SB7	SB6	SB5	SB4	SB3	SB2	SB1	SB0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W*							

【注】 \* モード5、6、7 (内蔵ROMが有効)のとき初期値はH'00となります。 モード1、2、3、4 (内蔵ROMが無効)のときは、リードすると常にH'FFが 読み出され、ライトも無効となります。

ビット7~0: スモールブロック7~0(SB7~SB0)

スモールブロック  $7 \sim 0$  (SB7  $\sim$  SB0) ブロックを書き込みおよび消去対象ブロックとして選択するビットです。

ビット7~0	説	明
LB7 ~ LB0		
0	SB7~SB0 ブロックを選択していないとき	(初期値)
1	SB7~SB0 ブロックを選択しているとき	

対応するビット	アドレス		_		
LB0	H'00000 ~ H'03FFF	1	H'00000 H'03FFF	16 kバイト	
LB1	H'04000 ~ H'07FFF		H'04000 H'07FFF	16 kバイト	
LB2	H'08000 ~ H'0BFFF		H'08000 H'0BFFF	16 kバイト	
LB3	H'0C000 ~ H'0FFFF	大ブロック エリア (124 kバイト)	H'0C000 H'0FFFF	16 kバイト	
LB4	H'10000 ~ H'13FFF	(124 k) (1 1 1)	H'10000 H'13FFF	16 kバイト	
LB5	H'14000 ~ H'17FFF		H'14000 H'17FFF	16 kパイト	
LB6	H'18000 ~ H'1BFFF		H'18000 H'1BFFF	16 kバイト	
LB7	H'1C000 ~ H'1EFFF		H'1C000 H'1EFFF	12 kバイト	
SB0	H'1F000 ~ H'1F1FF	1	H'1F000 H'1F1FF	512 バイト	
SB1	H'1F200 ~ H'1F3FF		H'1F200 H'1F3FF	512 バイト	
SB2	H'1F400 ~ H'1F5FF		H'1F400 H'1F5FF	512 バイト	
SB3	H'1F600 ~ H'1F7FF	小ブロック エリア	H'1F600 H'1F7FF	512 バイト	
SB4	H'1F800 ~ H'1F9FF	(4 kバイト) 	H'1F800 H'1F9FF	512 バイト	
SB5	H'1FA00 ~ H'1FBFF		H'1FA00 H'1FBFF	512 バイト	
SB6	H'1FC00 ~ H'1FDFF		H'1FC00 H'1FDFF	512 バイト	
SB7	H'1FE00 ~ H'1FFFF		H'1FE00 H'1FFFF	512 バイト	
		v+=	o // 🖘		

図 19.2 消去ブロックの分割

# 19.3.4 RAM コントロールレジスタ (RAMCR)

RAM コントロールレジスタ(RAMCR)は、フラッシュメモリのリアルタイムな書き換えをエミュレートする際に使用する RAM エリアを選択するレジスタです。

ビット:	7	6	5	4	3	2	1	0
	FLER				RAMS	RAM2	RAM1	RAM0
初期値:	0	1	1	1	0	0	0	0
R/W :	R				R/W	R/W	R/W	R/W

ビット7:フラッシュメモリエラー(FLER)

ビット 7 は、フラッシュメモリへの書き込み、消去中に異常が発生し、エラーが生じたことを示すビットです。このビット 7 がセットされると、フラッシュメモリはエラープロテクトモード\* に遷移します。

ビット7	説明
FLER	
0	フラッシュメモリへの書き込み / 消去プロテクト (エラープロテクト* <sup>1</sup> ) が無効 (クリア条件) リセットまたはハードウェアスタンバイモードのとき (初期値)
1	フラッシュメモリへの書き込み、消去中にエラーが発生し、エラープロテクト* <sup>1</sup> が有効となったことを示す (セット条件) (1)書き込み、消去中にフラッシュメモリをリード* <sup>2</sup> したとき (ベクタリードおよび命令フェッチを含む。ただし、フラッシュメモリ空間とオーバラップした RAM エリアのリードは除く)。 (2)書き込み、消去中の例外処理(ただし、リセット、トレース、不当命令、トラップ命令、ゼロ除算時の例外処理は除く)の実行直後。
	(3)書き込み、消去中に SLEEP 命令 (ソフトウェアスタンバイモードを含む)を実行したとき。 (4)書き込み、消去中にバス開放したとき。

【注】 \*1 エラープロテクトの詳細は「19.5.8 プロテクトモード」を参照してください。

\*2 このときリードした値は不定となります。

### ビット6~4: リザーブビット

ビット  $6\sim4$  はリザーブビットです。ビット  $6\sim4$  をリードすると、常に 1 が読み出されます。ライトは無効です。

## ビット3: RAM セレクト (RAMS)\*

ビット  $2\sim0$  とともに使用し、RAM エリアを設定します (表 19.6)。リセット、またはハードウェアスタンバイモード時にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

1ライト時は、フラッシュメモリ全ブロックの書き込み/消去プロテクト状態となります。

ビット2~0: RAM2~0\*

ビット 3 とともに使用し、RAM エリアを設定します (表 19.6)。リセット、またはハードウェアスタンバイモード時にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

【注】\* モード 5、6、7(内蔵フラッシュメモリが有効)でライト可能です。 それ以外のモードでは常に0が読み出され、ライトは無効です。

表 19.6 RAM エリアの設定方法

RAM エリア	ビット3	ビット2	ビット1	ビット0
	RAMS	RAM2	RAM1	RAM0
H'FFF000 ~ H'FFF1FF	0	0/1	0/1	0/1
H'01F000 ~ H'01F1FF	1	0	0	0
H'01F200 ~ H'01F3FF	1	0	0	1
H'01F400 ~ H'01F5FF	1	0	1	0
H'01F600 ~ H'01F7FF	1	0	1	1
H'01F800 ~ H'01F9FF	1	1	0	0
H'01FA00 ~ H'01FBFF	1	1	0	1
H'01FC00 ~ H'01FDFF	1	1	1	0
H'01FE00 ~ H'01FFFF	1	1	1	1

# 19.4 オンボードプログラミングモード

オンボードプログラミングモードに設定すると、内蔵フラッシュメモリのプログラム、消去、ベリファイを行うことができます。本モードには、2 種類の動作モード(ブートモード、ユーザプログラムモード)があります。これらのモードは、モード端子( $MD_2 \sim MD_0$ )、 $V_{pp}$ 端子により設定します。表 19.7 にオンボードプログラミングモードの設定方法を示します。 $V_{pp}$ の印加 / 切断時の注意については「19.8 フラッシュメモリの書き込み / 消去時の注意(二電源方式)」を参照してください。

モード設定	$V_{pp}$	$MD_2$	MD₁	MD₀	備考	
ブートモード	モード 5	12V	12V	0	1	0: V <sub>IL</sub>
	モード6		12V	1	0	1 : V <sub>IH</sub>
	モード 7		12V	1	1	
ユーザプログラムモード	モード5		1	0	1	
	モード6		1	1	0	
	モード 7		1	1	1	

表 19.7 オンボードプログラミングモードの設定

# 19.4.1 ブートモード

ブートモードを使用する場合には、あらかじめフラッシュメモリへの書き込み用のユーザプログラムをホスト側のパソコン等に準備しておくことが必要です。また、使用する SCI は、チャネル 1 の調歩同期式モードに設定されています。H8/3048F をブートモードに設定すると、リセット解除後、あらかじめ組み込まれているブートプログラムが起動され、ホストから送信されるデータの Low 期間をまず測定し、ビットレートレジスタ (BRR) の値を決定します。次に、H8/3048F 内蔵のシリアルコミュニケーションインタフェース 1 (SCII)を用いて外部からのユーザプログラムの受信が可能となり、受信されたユーザプログラムは、RAM に書き込まれます。

書き込み終了後、内蔵 RAM の先頭アドレス(モード 5・7 設定時 H'FF300、モード 6 設定時 H'FFF300)に分岐し、RAM 上に書き込まれたプログラムを実行し、フラッシュメモリの書き込み、消去が可能となります。 ブートモードの実行手順を図 19.4 に示します。



図 19.3 ブートモードシステム構成図

# (1) ブートモードの実行手順 ブートモードの実行手順を以下に示します。




図 19.4 ブートモードの動作フローチャート

### (2) SCI ビットレートの自動合わせ込み動作



図 19.5 ホスト送信データの Low 期間の測定

ブートモードを起動すると、H8/3048F は、ホストより送信される調歩同期式 SCI 通信のデータの Low 期間を測定します(図 19.5)。このデータフォーマットは、8 ビットデータ、1 ストップビット、パリティなしのフォーマットです。H8/3048F は、測定した Low 期間(9 ビット)よりホストの送信するビットレートを計算します。H8/3048F は、ビットレートの調整が終わると、ビット調整終了合図としてホストへ 1 バイトの H'00 データを送信します。ホストは、この調整終了合図を正常に受信したことを確認し、H8/3048F へ H'55 を 1 バイト送信してください。受信が正常に行われない場合は、再度ブートモードでリセット起動し、Low 期間の測定を実行してください。ホストが送信するビットレート、および H8/3048F のシステムクロックの周波数によってホストと H8/3048F のビットレートに誤差が発生します。正常に SCI 動作を行うために、ホストの転送ビットレートを 2400、4800 または9600bps\*¹に設定してください。ホストの代表的な転送ビットレートと H8/3048F のビットレートの自動合わせ込みが可能なシステムクロックの周波数を表 19.8 に示します。このシステムクロックの範囲内でブートモードを実行してください。\*²

表 19.8 H8/3048F のビットレートの自動合わせ込みが可能なシステムクロックの周波数

ホストの転送ビットレート*1	H8/3048F のビットレートの自動合わせ込みが可能な システムクロックの周波数
9600bps	8MHz ~ 16MHz
4800bps	4MHz ~ 16MHz
2400bps	2MHz ~ 16MHz

- 【注】 \*1 ホストの転送ビットレートは 2400、4800、9600bps の設定のみで、それ以外の設定は使用しないでください。
  - \*2 H8/3048F は、表 19.8 に示すビットレートとシステムクロックの組み合わせ以外でも、自動合わせ 込みを行う場合がありますが、ホストと H8/3048F のビットレートに誤差が生じ、その後の転送が 正常に行われないことがあります。このため、ブートモードの実行は、表 19.8 に示す組み合わせの 範囲内で必ず行ってください。

## (3) ブートモード時の RAM エリアの分割

ブートモードでは、モード 5・7 設定時:H'FFEF10~H'FF2FF、モード 6 設定時:H'FFEF10~H'FFF2FF (H'3F0 バイト)は、図 19.6 に示すようにブートプログラムで使用するエリアとしてリザーブされています。ユーザのプログラムを転送するエリアはモード 5・7 設定時:H'FF300~H'FFEFF、モード 6 設定時:H'FFF300~H'FFEFF (H'C00 バイト)です。ブートプログラムのエリアは、RAM 内に転送したユーザプログラムの実行状態に遷移すると使用できます。




図 19.6 ブートモード時の RAM エリア

- (4) ブートモード使用時の注意事項
  - (1) H8/3048Fは、ブートモードでリセット解除すると、SCIIのRxD<sub>1</sub>端子のLow期間を測定します。RxD<sub>1</sub>端子がHighの状態でリセット解除してください。リセット解除後、H8/3048FがRxD<sub>1</sub>端子へ入力させるLow期間を測定できるようになるまでは約100ステート必要です。
  - (2) ブートモードは、フラッシュメモリに書き込まれているデータがある場合(全データがHFFでないとき)、フラッシュメモリの全ブロックを消去します。本モードを実行する場合は、オンボード状態での初期の書き込み、あるいは、ユーザプログラムモードで起動するプログラムを誤って消去し、ユーザプログラムモードが実行できなくなった場合の強制復帰等に使用してください。
  - (3) フラッシュメモリのプログラム中、あるいは消去中に割り込みを使用することはできませh。
  - (4) RxD,端子およびTxD,端子は、ボード上でプルアップして使用してください。
  - (5) H8/3048Fは、ユーザプログラム(RAMエリアのH'F300)に分岐するときに内蔵SCI(チャネル1)の送受信動作を終了(シリアルコントロールレジスタSCRのRE = 0、TE = 0)しますが、ビットレートレジスタBRR1には、合わせ込んだビットレートの値を保持しています。また、このときトランスミットデータ端子TxD,は、Highレベル出力状態(ポート9データディレクションレジスタのP91DDR = 1、ポート9データレジスタのP91DR = 1)となっています。さらにこのとき、CPU内蔵の汎用レジスタの値は不定です。このためユーザプログラムに分岐した直後に汎用レジスタのイニシャライズを必ず行ってください。特にスタックポインタ(SP)はサブルーチンコール時などに、暗黙的に使用されますので、ユーザプログラムで使用するスタックエリアを必ず指定してください。
  - (6) プートモードへの遷移は表19.7のモード設定条件に従って、MD<sub>2</sub>端子とV<sub>pp</sub>端子に12Vを印加後にリセットスタートすることにより可能です。このとき、H8/3048Fはリセット解除(Lowレベル Highレベル立ち上がり)のタイミング\*<sup>1</sup>でモード端子の状態をマイコン内部にラッチし、プートモード状態を保持します。プートモードを解除するためにはMD<sub>2</sub>端子とV<sub>pp</sub>端子への12V印加を解除した後にリセット解除\*<sup>1</sup>することにより可能ですが、以下のような注意が必要です。
  - (a) ブートモードから通常モード ( $V_{pp}$  12V、 $MD_2$  12V) へ遷移する場合は、モード遷移する前にマイコン内部のブートモード状態を $\overline{RES}$ 端子によるリセット入力によって解除する必要があります。このとき、 $V_{pp}$ 切断後からリセット解除して、リセットベクタをリードするまでの期間として、フラッシュメモリリードセットアップ時間 ( $t_{res}$ ) が必要です $*^2$ 。
  - (b) ブートモードの途中でMDュ端子への12V印加を解除した場合は、RES端子によるリセット入力をしない限り、マイコン内部のブートモード状態は保持されており、ブートモードが継続されます。また、ブートモード状態でウォッチドッグタイマリセットが発生した場合、マイコン内部のモード状態は解除されず、モード端子の状態にかかわらず内蔵のブートプログラムが再起動されます。
  - (c) ブートモードへの遷移時(リセット解除タイミング)およびブートモード動作中ではプログラム電圧V<sub>pp</sub>は12V±0.6Vの範囲を超えないようにしてください。これを超えると、プートモードは正しく実行されません。また、ブートプログラム実行中やフラッシュメモリへの書き込み、消去中にV<sub>pp</sub>を切断しないでください\*<sup>2</sup>。

- (7) リセット中(RES端子にLowレベルを入力している期間)にMD<sub>2</sub>端子の入力レベルを0Vから 12V、または12Vから0Vに変化させる場合、一瞬5V入力レベルに遷移することによりマイコン動作モードが切り替わります。このためアドレス兼用ポートおよびバス制御出力信号(AS、RD、HWR、LWR)の状態が変化しますので、これらの端子はリセット中の出力信号として使用しないよう、マイコン外部で禁止する必要があります。
- (8)  $V_{pp}$ および $MD_2$ 端子への12V印加は、オーバシュートのピークが最大定格の13Vを超えないようにしてください。また、 $V_{pp}$ および $MD_2$ 端子には、必ずバイパスコンデンサを接続してください。 $*^1$
- 【注】\*1 モード端子の入力は、リセット解除のタイミングに対し、モードプログラミングセットアップ時間  $(t_{MDS})$  を満足する必要があります。 $MD_2$ 端子への 12V 印加 / 切断時では  $MD_2$  端子に接続するプルアップ・プルダウン抵抗などの影響によって立ち下がり・立ち上がり波形に遅れが生じます。このためリセット解除のタイミングは、この遅れをボード上の実波形で確認してください。
  - \*2 V<sub>pp</sub>の印加 / 切断の注意については「19.8 フラッシュメモリへの書き込み / 消去時の注意(二電源方式)」の(4)を参照してください。

## 19.4.2 ユーザプログラムモード

H8/3048F をユーザプログラムモードに設定すると、ユーザプログラムによるフラッシュメモリの消去、書き込みが可能になります。したがって、あらかじめ基板上に  $V_{pp}$ 供給手段、および書き換えデータ供給手段を設け、プログラムエリアの一部に書き換え用プログラムを内蔵させておくことにより、内蔵フラッシュメモリのオンボード書き換えを行うことができます。

本モードの設定は、内蔵 ROM の有効なモード、モード 5、6、7 に設定し  $V_p$  端子に 12V 印加します。このモードの動作では、フラッシュメモリ以外の周辺機能は、モード 5、6、7 と同じ動作をします。

ただし、 $V_{pp}$ 端子に 12V 印加中は、WDT のオーバフロー時にリセット出力はできません。WDT のリセット出力イネーブル (RSTOE)を 1 にセットしないでください。

なお、書き込み、消去を行っている間、フラッシュメモリを読み出すことはできませんので、書き換えプログラムを外部メモリ上に置くか、または書き換えプログラムをいったん RAM エリアに転送し、RAM 内で実行してください。

## (1) ユーザプログラムモード実行手順例

RAM 内で実行する場合のユーザプログラムモード実行手順を図 19.7 に示します。




図 19.7 ユーザプログラムモード動作例

# 19.5 フラッシュメモリの書き込み/消去

H8/3048Fに内蔵するフラッシュメモリは、CPU を用いてソフトウェアで書き込み、消去を行う方式を採用しています。フラッシュメモリの動作モードと状態遷移図を図 19.8 に示します。書き込み / 消去モードには、書き込みモード、消去モード、書き込みベリファイモード、消去ベリファイモード、プレライトベリファイモードがあります。フラッシュメモリコントロールレジスタ (FLMCR)の P ビット、E ビット、PV ビット、EV ビットのいずれかのビットをセットすることにより各動作モードに遷移することができます。また、FLMCR のすべてのビットをクリアした状態でプレライトベリファイモードとなります。

フラッシュメモリは、書き込み、あるいは消去を行っている間読み出すことはできません。フラッシュメモリの書き込み、消去を制御するプログラムは、内蔵 RAM あるいは外部メモリ上に置き、実行してください。以下に各動作モードの説明と、推奨する書き込みフロー、消去フローおよびプログラム例を示します。書き込み、消去のアルゴリズムは、各ステップごとに書き込み / 消去の処理時間を 2 倍にする高信頼性アルゴリズムを採用しています。

書き込み、消去時の注意は「19.8 フラッシュメモリの書き込み / 消去時の注意(二電源方式)」を参照してください。




図 19.8 フラッシュメモリ書き込み / 消去動作モードの状態遷移図

## 19.5.1 書き込みモード

フラッシュメモリへのデータの書き込みは、図 19.9 に示す書き込みアルゴリズムに従い行ってください。この書き込みアルゴリズムは、デバイスへの電圧ストレスあるいはプログラムデータの信頼性を損なうことなく、書き込みを行うことができます。

データの書き込みは、FLMCR の  $V_{\rm p}$ E ビットをセットし、 $5\sim10~\mu$ s の待機時間を経過した後、フラッシュメモリの書き込むエリアを消去ブロック指定レジスタ 1、2 (EBR1、EBR2) で設定し、書き込むアドレスに RAM と同様にデータをライトします。フラッシュメモリは、プログラムアドレスと、プログラムデータをアドレスラッチ、データラッチに各々ラッチします。FLMCR の P ビットをセットし、動作モードをプログラムモードに設定します。P ビットをセットしている時間が書き込み時間になります。一回目の書き込み時間は、ソフトウェアタイマで、 $15.8~\mu$ s 以下になるように設定してください。また、プログラムの暴走等により、過剰時間書き込みをするとデバイスにダメージを与えます。プログラムモードに設定する前に、あらかじめウォッチドッグタイマを設定し、過剰に書き込みを起こすことのないようにしてください。

## 19.5.2 書き込みベリファイモード

書き込みベリファイモードは、書き込みモードでデータを書き込んだあとそのデータを読み出し、 正常に書き込まれているかを確認するモードです。

書き込み時間経過後、書き込みモードを解除 (P ビット = 0) し、書き込みベリファイモード (PV ビット = 1) に設定してください。書き込みベリファイモードは、ラッチしたアドレスのメモリセルに書き込みベリファイ電圧を印加します。この状態で、フラッシュメモリをリードするとラッチしたアドレスのデータが読み出されます。リード動作は、書き込みベリファイモードに設定後、 $4\mu$ s の待機時間を置いて行ってください。書き込んだデータとベリファイデータを比較し、一致した場合、書き込みベリファイモードを解除し、次のアドレスの書き込みを行ってください。一致しなかった場合は、再度書き込みモードに設定し、同様に書き込み、書き込みベリファイシーケンスを繰り返します。ただし、同一ビットに対する書き込み、書き込みベリファイシーケンスの繰り返しは、6 回を越えないでください (10 トータル書き込み時間が 11 ms を越えないように回数を設定してください)。

# 19.5.3 書き込みのフローチャートとプログラム例

(1) 1 バイト書き込みのフローチャート




図 19.9 書き込みフローチャート

## (2) 1 バイト書き込みのプログラム例

### 使用レジスタと使用方法

RO: プログラムベリファイのフェイルカウントに用います。

R1: プログラムベリファイのループカウンタ値の設定に用います。

ER2: プログラムアドレスをロングワードデータで格納します。アドレス設定は H'000000000 ~

H'0001FFFF が有効です。

R3H: プログラムデータをバイトデータで格納します。

R4: TCSR、FLMCR の設定およびクリアに用います。

E4: プログラムループカウンタの初期値を格納します。

R5: FLMCR のクリアに用います。

E5: プログラムループカウンタの値を格納します。

ER2(プログラムアドレス)および R3H(プログラムデータ)の値を設定することにより、任意の データを任意のアドレスに書き込むことが可能です。

#a、#b および#g の値は動作周波数によって異なります。表 19.9 の計算方法によって算出してください。

```
.EQU
FLMCR:
                FFFF40
       .EQU
EBR1:
                FFFF42
EBR2:
       .EQU
                FFFF43
TCSR:
       .EOU
                FFFFA8
                                     ; プログラムベリファイフェイルカウント
PRGM:
       MOV.W
                #0001,
                         R0
                                     ; プログラムループカウンタの設定
       MOV.W
                #q,
                         R1
       MOV.W
                #4140,
                         R4
                                  ; ∇ೄ೬ ビットセット
                         @FLMCR:8
       MOV.B
                R4L.
       DEC.W
                #1,
LOOP0:
                         R1
       BPL
                LOOP0
                #<sup>**</sup>,
       MOV.B
                         R0H
                         @EBR* :8
                                  ; EBR<sup>*</sup>セット
       MOV.B
                ROH,
                R3H ,
       MOV.B
                         @ER2
                                     ; ダミーライト
                                     ; プログラムループカウンタの初期値設定
       MOV.W
                         E4
                #a,
                                     ; WDT A9-F
                #A579,
PRGMS:
       MOV.W
                         R4
       MOV.W
                R4,
                         @TCSR:16
       MOV.W
                E4,
                         E5
                                    ; プログラムループカウンタ設定
       MOV.W
                #4140,
                         R4
                         @FLMCR:8
                                    ; P ビットセット
       MOV.B
                R4H,
                                     ; プログラム
LOOP1: DEC.W
                #1,
                         E5
                LOOP1
       BPL
                                    ; Ρ ビットクリア
       MOV.B
                R4L,
                         @FLMCR:8
                #A500,
       MOV.W
                         @TCSR:16 ; WDT ストップ
       MOV.W
                R4,
```

	MOV:W	#b,	R1	; プログラムベリファイループカウンタの設定
	MOV.B	#44,	R4H	i
	MOV.B	R4H,	@FLMCR:8	; PV ビットセット
LOOP2:	DEC.W	#1,	R1	; ウェイト
	BPL	LOOP2		;
	MOV.B	@ER2,	R1H	; プログラムアドレスリード
	CMP.B	R3H,	R1H	; プログラムデータとリードデータの比較
	BEQ	PVOK		; プログラムベリファイの判定
PVNG:	MOV.B	#40,	R5H	;
	MOV.B	R5H,	@FLMCR:8	; ℙマ ビットクリア
	CMP.B	#06,	R0L	; プログラムベリファイ 6 回実行?
	BEQ	NGEND		; プログラムベリファイ 6 回実行ならば NGEND に分岐
	INC.B	ROL		; プログラムベリファイフェイルカウント+1 ROL
	SHLL.W	E4		; プログラムループカウンタを 2 倍
	BRA	PRGMS		; 再書き込み処理
PVOK:	MOV.W	#4000,	R5	;
	MOV.B	R5H,	@FLMCR:8	; ℙマ ビットクリア
	MOV.B	R5L,	@EBR* :8	; EBR' <b>クリア</b>
	MOV.B	R5L,	@FLMCR:8	; ∇ <sub>pp</sub> E ビットクリア
			・・・1バイトラ	データの書き込み完了
NGEND:	MOV.W	#4000,	R5	;
	MOV.B	R5L,	@EBR* :8	; EBR <sup>*</sup> クリア
	MOV.B	R5L,	@FLMCR:8	; ∇ <sub>pp</sub> E ビットクリア
	書き込み不	良		

# 19.5.4 消去モード

フラッシュメモリの消去は、図 19.10 に示す消去アルゴリズムに従い行ってください。この消去アルゴリズムは、デバイスへの電圧ストレス、あるいはプログラムデータの信頼性を損なうことなく、消去を行うことができます。

フラッシュメモリの消去では、消去を開始する前に消去するブロックの全メモリデータが書き込まれた状態(全メモリデータ:H'00)にしてください。全メモリデータが書き込まれた状態でない場合は、後述するシーケンスに従い全メモリデータに 0 を書き込んでください。フラッシュメモリの消去するエリアの指定は、FLMCR の  $V_{\rm PP}E$  ビットをセットし  $5\sim10~\mu$  s の待機時間を経過した後、消去ブロック指定レジスタ 1、2(EBR1、EBR2)で設定します。FLMCR の E ビットをセットし、動作モードを消去モードに設定します。E ビットをセットしている時間が消去時間になります。消去は、過消去にならないよう、消去時間をソフトウェアタイマで分割して実行してください。プログラムの暴走等により、消去し過ぎるとしきい値電圧が負になりメモリセルが正常に動作しなくなりますので、消去モードに設定する前に、あらかじめウォッチドッグタイマを設定し、過消去を起こすことのないようにしてください。

# 19.5.5 消去ベリファイモード

消去ベリファイモードは、消去した後データを読み出し、正常に消去されているかどうかを確認するモードです。消去時間経過後、消去モードを解除(E ビット=0)し、消去ベリファイモード(EV ビット=1)に設定してください。設定した後、 $4\mu s$  の待機時間をとってください。消去ベリファイモードは、リードする前にリードするアドレスにデータ HTFF をダミーライトしてください。このダミーライトにより、ラッチしたアドレスのメモリセルに消去ベリファイ電圧が印加されます。この状態でフラッシュメモリをリードするとラッチしたアドレスのデータが読み出されます。リード動作は、ダミーライト後、 $2\mu s$  の待機時間を経過した後行ってください。読み出したデータが消去されていた場合、次のアドレスをダミーライトし  $2\mu s$  の待機時間を経過した後消去ベリファイを行います。読み出したデータが未消去の場合は、再度消去モードに設定し、同様に消去、消去ベリファイシーケンスを最終アドレスまで繰り返します。ただし、この消去、消去ベリファイシーケンスの繰り返しは、602 回を越えない範囲で全メモリデータが 1 になるまで行ってください。

# 19.5.6 消去のフローチャートとプログラム例

(1) 1 ブロック消去のフローチャート




図 19.10 消去フローチャート

## (2) プレライトのフローチャート




図 19.11 プレライトフローチャート

### (3) 1 ブロック消去のプログラム例

### 使用レジスタと使用方法

RO: プレライトベリファイおよびイレースベリファイのフェイルカウンタに用います。

ER1: プレライトに用いるアドレスを格納します。

ER2: プレライトおよびイレースベリファイに用いるアドレスを格納します。

ER3: イレースベリファイに用いるアドレスを格納します。

表 19.9 および表 19.10 の計算方法によって算出してください。

ER4: ループカウンタ値の設定に用います。

R5: 各レジスタの設定に用います。 R6: 各レジスタの設定に用います。

プログラム中の#a、#c、#d、#e、#f、#g、#h の値は動作周波数によって異なります。

FLMCR: .EQU FFFF40
EBR1: .EQU FFFF42
EBR2: .EQU FFFF43
TCSR: .EQU FFFFA8

; #BLKSTR は消去するブロックの先頭アドレスを設定してください。

;#BLKEND は消去するブロックの最終アドレスを設定してください。

MOV.L #BLKSTR:32, ER1 ; ER1:消去対象ブロックの先頭アドレス MOV.L #BLKEND:32, ER2 ; ER2:消去対象ブロックの最終アドレス

#### ; プレライト実行

PREWRT: MOV.W #g, R4 ; ウエイトカウンタの設定

MOV.W #4140, R6

MOV.B R6L, @FLMCR:8 ; VppE ビットセット

LOOPRO: DEC.W #1, R4 ;

BPL LOOPRO ;

;消去するブロックに対応する EBR1 または EBR2 のビットをセットしてください。

MOV.B #\*\*, R5H ;

MOV.B R5H @EBR ; EBR セット

PREWRN: SUB.B ROH, ROH ; RO:プレライトベリファイフェイルカウント

MOV.W #a, E4 ; プレライトループカウンタの初期値設定

PREWRS: MOV.B #00 R5H ; データ#00 をライト

MOV.B R5H, @ER1 ;

MOV.W #A579, R5 ; WDT **A9-**

MOV.W R5, @TCSR:16;

MOV.W E4, R4 ;プレライトループカウンタ設定

```
#4140, R6
                         ;
      MOV.W
             R6H,
                   @FLMCR:8 ; Pビットセット
      MOV. B
                            ; プレライト
             #1,
LOOPR1: DEC.W
                    R4
      BPL
             LOOPR1
                   @FLMCR:8 ; P ビットクリア
      MOV.B
             R6L,
                            ; WDT ストップ
      MOV.W
             #A500, R5
      MOV.W
             R5,
                   @TCSR:16 ;
                            ; プレライトベリファイループカウンタの設定
      MOV.W
             #c,
                    R5
                            ; ウェイト
LOOPR2: DEC.W
             #1,
                    R5
      BPL
             LOOPR2
                            ; リードデータ=#00?
      MOV.B
             @ER1,
                    R5H
                            ; リードデータ=#00 ならば PWVFOK に分岐
      BEO
             PWVFOK
      CMP.B
             #05,
                    R0H
                            ; プレライトベリファイ 6 回実行?
                            ;プレライトベリファイ 6 回実行ならば ABEND1 に分岐
      BEQ
             ABEND1
                            ; プレライトループカウンタを 2 倍
      SHLL.W E4
                            ; プレライトベリファイフェイルカウント+1
       INC.B
             R0H
      BRA
             PREWRS
                            ; 再プレライト処理
                            ; 最終アドレス?
PWVFOK: CMP.L
             ER2,
                   ER1
             ERASES
      BEQ
                            ; アドレス+1 R1
      INC.L
                    ER1
             #1,
                            ; 最終アドレスでなければ次アドレスのプレライト
       BRA
             PREWRN
; イレース実行
                            ; RO:イレースベリファイフェイルカウント
ERASES: SUB.W
             RO,
                   R0
                            ; ER3:消去対象ブロックの先頭アドレス
             #BLKSTR:32,ER3
      MOV. I.
                            ; イレースループカウンタの初期値設定
             #d,
                    F.4
      MOV.W
                            ; R0=025A? (イレースベリファイフェイルカウント603回)
ERASE: CMP.W
             #025A,
                   R0
                            ; R0=025A ならば ABEND2 に分岐
      BEQ
             ABEND2
                            ; イレースベリファイフェイルカウント+1 RO
      INC.W
             #1,
                   R0
      MOV.W
             E4.
                   R4
                            ; WDT A9-1
             #f,
                   R5
      MOV.W
      MOV.W
             R5,
                   @TCSR:16 ;
      MOV.B
             #42,
                   R5H
                           ; m ビットセット
             R5H,
                   @FLMCR:8 ;
      MOV.B
LOOPE: PUSH.L ER5
      POP . Tu
             ER5
      PUSH.L ER5
      POP.L
             ER5
```

```
PUSH.L ER5
      POP.L ER5
      DEC.W #1,
                        ; イレース
                  R4
           LOOPE
      BPL
      MOV.B
            #40,
                  R5H
            R5H, @FLMCR:8 ; E ビットクリア
      MOV.B
      MOV.W
           #A500, R5
                  @TCSR:16 ; WDT ストップ
      MOV.W R5,
; イレースベリファイ実行
      MOV.B #48,
                  R5H ;
                  @FLMCR:8 ; EV ビットセット
      MOV.B
            R5H,
                          ; R4:イレースベリファイループカウンタ
      MOV.W
             #e,
                  R4
             #1,
LOOPEV: DEC.W
                   R4
      BPL
             LOOPEV
                           ; ウェイト
EVR2:
      MOV.B
             #FF,
                  R4H
                  @ER3
                          ; ダミーライト
            R4H,
      MOV. B
                           ; R4:イレースベリファイループカウンタ
             #h,
      MOV.W
                  R4
LOOPDW: DEC.W
             #1,
                  R4
      BPL
            LOOPDW
                          ; ウェイト
           @ER3+, R4H
      MOV.B
                          ; リード
                          ; リードデータ = #FF?
             #FF,
                  R4H
      CMP.B
                           ; リードデータ #FF ならば RERASE に分岐
            RERASE
      BNE
                          ; ブロック最終アドレス?
            ER2,
                  ER3
      CMP.L
                           ; ブロック最終アドレスでなければ次アドレスイレース
      BGT
             EVR2
                           ; ベリファイ
                          ; OKEND に分岐
      BRA
            OKEND
RERASE: MOV.W
           #4000, R5
                  @FLMCR:8 ; EV ビットクリア
            R5H,
      MOV.B
                          ; イレースベリファイアドレス-1 -> R3
      DEC.L
             #1,
                  ER3
      CMP.W
             #0004 R0
            KEEP
                          ; イレース 4 回目?
      BGE
                          ; イレースループカウンタを 2 倍
      SHLL.W E4
KEEP:
      BRA
            ERASE
                          ; 再イレース
OKEND: MOV.W #4000, R5
                  @FLMCR:8 ; EV ビットクリア
      MOV.B R5H,
```

### (4) 複数ブロック消去のフローチャート




図 19.12 複数ブロック消去フローチャート

### (5) 複数ブロック消去のプログラム例

### 使用レジスタと使用方法

R0・R6: イレースブロックの指定に用います。(後述の説明に従い設定してください。)

RIH: プレライトベリファイのフェイルカウントに用います。

R1L: R0の0ビットから15ビットをテストするのに使用します。

ER2: プレライトおよびイレースベリファイ時に用いるアドレス格納番地を指定します。

ER3: プレライトおよびイレースベリファイ時に用いるアドレスを格納します。 ER4: プレライトおよびイレースベリファイ時に用いるアドレスを格納します。

ER5: 各種レジスタの設定に用います。 E0・E1: ループカウンタの設定に用います。


E6: イレースベリファイのフェイルカウントに用います。

R6に設定する値により、任意のブロックを消去することが可能です。

R6の各ビットと、消去するブロックの対応とその具体例を以下に示します。

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R6	LB7	LB6	LB5	LB4	LB3	LB2	LB1	LB0	SB7	SB6	SB5	SB4	SB3	SB2	SB1	SB0
			EBR	1に対	応し	ます					EBR	2に対 <u></u>	応し	ます		

### 【具体例】LB2、SB7、SB0 を消去する場合



R6 の設定は次のようになります。

MOV.W #0481, R6 MOV.W R6, @EBR1

プログラム中の#a、#c、#d、#e、#f、#g、#h の値は動作周波数によって異なります。表 19.9 および表 19.10 の計算方法によって算出してください。

プログラム中の#RAMSTR は、ROM 内の本プログラムを RAM に転送する際の RAM 先頭アドレスを入れてください。

```
FLMCR:
               .EQU
                       FFFF40
EBR1:
               .EQU
                       FFFF42
EBR2:
               .EOU
                       FFFF43
TCSR:
               .EOU
                       FFFFA8
; RO の値を設定してください。
                                ; 消去するブロックの選択(R6:EBR1/EBR2)
START: MOV.W
               #FFFF,
                       Rб
       MOV.W
               R6,
                       R0
                                ; R0:EBR1/EBR2
       SUB.W
               R1,
                       R1
                                ; R1L:R0 の R1 ビットテストを行うのに用いる
; RAMSTR はプログラム転送先の先頭アドレス (RAM)を入れてください。 (偶数に設定してください)
       MOV.L
               #RAMSTR:32, ER2
                                転送先の先頭アドレス(RAM)
                               ; #RAMSTR+#ERVADR ER2
       ADD.L
               #ERVADR:32, ER2
                                ; ER2:RAM 内で用いるデータ領域のアドレス
       SUB.L
               #START:32, ER2
PRETST: CMP.B
               #10,
                      R1L
                                ; R1L=#10?
                                ; RO の全ビットチェック終了なら ERASES に分岐
       BEO
               ERASES
       CMP.B
               #08,
                       R1L
       BCC
               BC0
       BTST
                       R0H
               R1L,
       BNE
               PREWRT
       BRA
               PWADD1
                                ; R0 の R1 ビット をテスト
BC0:
       BTST
                       R0L
               R1L,
                                ; RO の R1 ビットが 1 ならば PREWRT に分岐
       BNE
               PREWRT
                                ; R1L+1 R1L
PWADD1: INC.B
               R1L
       MOV.L
                       ER3
                                ; ER2 のダミーインクリメント
               @ER2+,
       BRA
               PRETST
; プレライト実行
                                ; ER3: プレライトスタートアドレス
PREWRT: MOV.L
              @ER2+,
                       ER3
                                ; ER4: 次ブロックの先頭アドレス
       MOV.L
               @ER2,
                       ER4
       MOV.W
                                ; ウェイトカウンタ
               #g,
                       E5
       MOV.W
               #4140,
                       R5
```

```
@FLMCR:8 ; VppE ビットセット
              R5L,
      MOV.B
LOOPRO: DEC.W
              #1,
                       F:5
              LOOPR0
       BPI.
                       @EBR1:16 ; EBR セット (R6:EBR1/EBR2)
       MOV.W
              R6,
                       R1H
                               ; プレライトベリファイフェイルカウント
PREW:
      MOV.B
              #01,
                                ; プレライトループカウンタ初期値設定
       MOV.W
              #a,
                       ΕO
              #00
                                ; データ#00 をライト
                       R5H
PREWRS: MOV.B
                       @ER3
       MOV.B
              R5H,
       MOV.W
              #A579,
                       E5
                      @TCSR:16 ; WDT スタート
              E5,
       MOV.W
                                ; プログラムループカウンタの設定
       MOV.W
              E0,
                      E1
              #4140,
       MOV.W
                      R5
                      @FLMCR:8 ; Pビットセット
       MOV.B
              R5H,
                               ; プログラム
LOOPR1: DEC.W
              #1,
                       F:1
       BPL
              LOOPR1
                     @FLMCR:8 ; Pビットクリア
       MOV.B
              R5L,
       MOV.W
              #A500,
                      R5
                       @TCSR:16 ; WDT ストップ
       MOV.W
              R5,
                                ; プレライトベリファイループカウンタ
       MOV.W
              #c,
                       R5
LOOPR2: DEC.W
              #1,
                       R5
       BPL
              LOOPR2
                       R5H
                                ; リードデータ=#00?
       MOV.B
              @ER3,
                                ; リードデータ=#00 ならば PWVFOK に分岐
              PWVFOK
       BEQ
                               ; プレライトベリファイ 6 回実行?
PWVFNG: CMP.B
              #06,
                       R1H
              ABEND1
                                ; プレライトベリファイ 6 回実行ならば ABEND1 に分岐
       BEO
                                ; プレライトベリファイフェイルカウント+1 R1H
       INC.B
              R1H
                                ; プレライトループカウンタを 2 倍
       SHLL.W
              ΕO
                                ; 再プレライト処理
       BRA
              PREWRS
                               ; アドレス+1 ER3
PWVFOK: INC.L
              #1,
                       ER3
                               ; 最終アドレス?
       CMP.L
              ER4,
                       ER3
       BEO
              PWADD2
       BRA
              PREW
```

; ROのR1L+1ビットをテストするのに用いる PWADD2: INC.B R1T ; PRETST に分岐 BRA PRETST ; イレース実行 ERASES: MOV.W R6, @EBR1:16 ; EBR1/EBR2の設定 ; E6:イレースベリファイフェイルカウント SUB.W Εб, E6 ; イレースループカウンタの初期値設定 MOV.W #d, EΟ ERASE: MOV.W #f, R5 R5, @TCSR:16 ; WDT スタート MOV.W ; イレースループカウンタの設定 ΕO, E1 MOV.W MOV.W #4240, R5 @FLMCR:8 ; E ビットセット MOV.B R5H, LOOPE: PUSH.L ER5 POP.L ER5 PUSH.L ER5 POP.L ER5 PUSH.L ER5 POP.L ER5 ; イレース DEC.W #1, E1 BPL LOOPE MOV.B R5L, @FLMCR:8 ; E ビットクリア MOV.W #A500, R5 @TCSR:16 ; WDT ストップ MOV.W R5, ; イレースベリファイ実行 EVR: MOV.W R6, R0 ; R0: EBR1/EBR2 ; R1: R0のR1ビットテストを行うのに用いる SUB.W R1, R1 ;#RAMSTR は本プログラムの転送先である RAM の先頭アドレスを入れてください #RAMSTR:32, ER2 ; 転送先の先頭アドレス(RAM) MOV.L ADD.L #ERVADR:32, ER2 ; #RAMSTR+#ERVADR ER2 ; ER2: RAM 内で用いるデータ領域のアドレス #START:32, ER2 SUB.L MOV.B #48, R5H @FLMCR:8 ; EV ビットセット MOV.B R5H,

```
; R5:イレースベリファイループカウンタの設定
      MOV.W
              #e,
                      R5
                               ; プログラム
LOOPEV: DEC.W
              #1,
                       R5
                                ; ウェイト
       BPI.
              LOOPEV
EBRTST: CMP.B
              #10,
                      R1L
                               ; R1L=#10 ?
                                ; RO の全ビットチェック終了なら HANTEI に分岐
       BEO
              HANTEI
       CMP.B
              #08,
                     R1L
              BC1
       BCC
                                ; ROH(EBR1)のR1ビットをテスト
       BTST
              R1L,
                       R0H
       BNE
              ERSEVF
              ADD01
       BRA
                               ; ROL(EBR2)のR1ビットをテスト
BC1:
      BTST
              R1L,
                      R0L
                                ; RO の R1 ビットが 1 ならば ERSEVF に分岐
       BNE
              ERSEVF
ADD01: INC.B
                               ; R1L+1 R1L
              R1L
                               ; R2 のダミーインクリメント
      MOV.L
              @ER2+,
                      ER3
       BRA
              EBRTST
                               ; ER3:イレースベリファイするブロック先頭アドレス
                     ER3
ERSEVF: MOV.L
              @ER2+,
                                ; ER4:次ブロック先頭アドレス
      MOV.L
              @ER2,
                     ER4
EVR2:
     MOV.B
              #FF,
                      R5H
      MOV.B
              R5H,
                       @ER3
                               ; ダミーライト
                                ; R5:イレースベリファイループカウンタ
      MOV.W
              #h,
                       R5
LOOPDW: DEC.W
              #1,
                       R5
                                ; ウエイト
              LOOPDW
       BPI.
                                ; リード
       MOV.B
              @ER3+,
                       R5L
                                ; リードデータ= #FF?
              #FF,
                       R5L
       CMP.B
                                ; リードデータ = #FF でなければ ADD02 へ分岐
       BNE
              ADD02
                                ; ブロック最終アドレス?
       CMP. L
              ER4,
                       ER3
                                ; ブロック最終アドレスでなければ EVR2 へ分岐
       BNE
              EVR2
       CMP.B
              #08,
                       R1L
       BCC
              BC2
                               ; ROH(EBR1)のR1Lビットをクリア
       BCLR
              R1L,
                       R0H
       BRA
              ADD02
BC2:
      BCLR
                       R0L
                               ; ROL(EBR2)のR1Lビットをクリア
              R1L,
ADD02: INC.B
                                ; R1L+1 R1L
              R1T
                                ; 次の消去ブロックのイレースベリファイ
       BRA
              EBRTST
```

```
#4000, R5 ;
HANTEI; MOV.W
                     @FLMCR:8 ; EV ビットクリア
       MOV.B
             R5H,
                     @EBR1:16 ; イレースブロック完了のビットクリア
       MOV.W
             RO,
                              ; EBR1/EBR2 がすべて 0 ならば消去正常終了
       BEO
             EOWARI
                              ; E6=025A? (イレースベリフェイルカウント 602 回?)
       CMP.W #025A, E6
             ABEND2
                              ; E6=025A ならば ABEND2 に分岐
       BEQ
                              ; イレースベリファイフェイルカウント+1 E6
      INC.W
             #1,
                     E6
             #0004,
       CMP.W
                     F:6
                              ; イレース 4 回目 ?
       BGE
             KEEP
                              ; イレースループカウンタを 2 倍
       SHLL.W E0
                              ; 再イレース
KEEP:
       BRA
            ERASE
;-----<イレース・ベリファイ時のブロックアドレステーブル>-----
       .ALIGN 2
ERVADR: .DATA.L 00000000
                              ; #0000 LB0
       .DATA.L 00004000
                              ; #4000 LB1
       .DATA.L 00008000
                              ; #8000 LB2
       .DATA.L 0000C000
                              ; #C000 LB3
       .DATA.L 00010000
                              ; #10000 LB4
       .DATA.L 00014000
                              ; #14000 LB5
       .DATA.L 00018000
                              ; #18000 LB6
       .DATA.L 0001C000
                              ; #1C000 LB7
       .DATA.L 0001F000
                              ; #1F000 SB0
       .DATA.L 0001F200
                              ; #1F200 SB1
       .DATA.L 0001F400
                              ; #1F400 SB2
       .DATA.L 0001F600
                              ; #1F600 SB3
       .DATA.L 0001F800
                              ; #1F800 SB4
       .DATA.L 0001FA00
                              ; #1FA00 SB5
       .DATA.L 0001FC00
                              ; #1FC00 SB6
       .DATA.L 0001FE00
                              ; #1FE00 SB7
       .DATA.L 00020000
                              ; #20000 FLASH AREA END ADDRESS
EOWARI: MOV.B #00, R5L
                     @FLMCR:8 ; VೄE ビットクリア
      MOV.B R5L,
```

#### 消去完了

ABEND1: MOV.W #0000, R5 ;

MOV.W R5, @EBR1:16 ; EBR1とEBR2のクリア

MOV.B R5L, @FLMCR:8 ; V DE ビットクリア

書き込み不良

ABEND2: MOV.W #0000, R5 ;

MOV.W R5, @EBR1:16 ; EBR1とEBR2のクリア

MOV.B R5L, @FLMCR:8 ; VೄE ビットクリア

消去不良

## (6) プログラム中のループカウンタ値および WDT オーバフロー時間の設定

プログラム例中の a~h は動作周波数によって設定が変わります。

10MHz の場合を表 19.9 に示します。その他の動作周波数のときは、以下に示す計算式により算出してください。ただし、f に関しては表 19.10 に従って設定をしてください。

表 19.9 プログラム中のループカウンタ値(10MHz)

					· ( ·			
	変数	a(f)	b (f)	c(f)	d(f)	e(f)	g(f)	h(f)
動作周波数								
f = 10MHz	16 進表示	H'0019	H'0007	H'0007	H'03B3	H'0007	H'0009	H'0004
	10 進表示	25	7	7	947	7	9	4

(参) Program tVS1 tVS2 Erase tVS1 z tVS2 at write at pre-write at erase

### 【計算式】

### 【計算例】16MHzの場合

a (f) = 
$$\frac{16}{10} \times 25 = 40$$
 H'0028  
b (f) =  $\frac{16}{10} \times 7 = 11.2$  H'000C  
c (f) =  $\frac{16}{10} \times 7 = 11.2$  H'000C  
d (f) =  $\frac{16}{10} \times 947 = 1515.2$  H'05EC  
e (f) =  $\frac{16}{10} \times 7 = 11.2$  H'000C  
g (f) =  $\frac{16}{10} \times 9 = 14.4$  H'000F  
h (f) =  $\frac{16}{10} \times 4 = 6.4$  H'0007

表 19.10 WDT オーバフロー時間の設定

	K 10110 1121 3 7 7 7 1131 1131 1131 1131 1131 1					
变数	f					
動作周波数[MHz]						
10MHz 以上~16MHz 以下	H'A57F					
2MHz 以上~10MHz 未満	H'A57E					
1MHz 以上~2MHz 未満	H'A57D					

【注】 ウォッチドッグタイマ (WDT) の設定値は、WDT スタートからストップまでの間の書き込み時間、消去 時間を含んだ命令数で計算されています。このため、このプログラム例中の WDT スタートからストップ までの間に、さらに命令を追加しないでください。

# 19.5.7 プレライトベリファイモード

プレライトベリファイモードは、消去前にしきい値電圧を揃えるため、全ビット 0 書き込み後に使用するベリファイモードです。

全ビットの書き込みは、図 19.11 に示すプレライトのアルゴリズムに従い H'00 を書き込んでください。これにより、書き込み後のフラッシュメモリの全データを H'00 にしてください\*。所定の書き込み時間経過後、書き込みモードを解除 (P ビット=0) し、プレライトベリファイモード (P、E、PV、EV ビット=0) に設定してください。プレライトベリファイモードは、リードしたアドレスのメモリセルにプレライトベリファイ電圧を印加します。この状態でフラッシュメモリをリードすると、リードしたアドレスのデータが読み出されます。リード動作は、プレライトベリファイモードに設定後  $4\mu$ s の待機時間を置いて行ってください。

【注】\*プレライトのプログラム例は、消去フローのプログラム例を参照してください。

# 19.5.8 プロテクトモード

フラッシュメモリに対する書き込み/消去プロテクトは、ソフトウェアプロテクトとハードウェアプロテクトの2つのモードがあります。以下にこのプロテクトモードについて解説します。

### (1) ソフトウェアプロテクト

ソフトウェアプロテクトでは、フラッシュメモリコントロールレジスタ (FLMCR) の P ビットおよび E ビットをセットしても、プログラムモードまたはイレースモードへは遷移しません。このプロテクトの詳細を以下に示します。

項目	説明	機能					
		書き込み	消去	ベリファイ*1			
プロック指定 プロテクト	消去プロック指定レジスタ(EBR1、EBR2)により プロック別に書き込み / 消去プロテクトの設定が 可能です。EBR1 および EBR2 を H'00 に設定する と全ブロックが書き込み / 消去プロテクト状態に なります。	不可	不可	币			
エミュレーショ ンプロテクト	RAM コントロールレジスタ(RAMCR)の RAMS ビットをセットすることにより、全ブロックの書き 込み / 消去プロテクト状態となります。	不可*2	不可*3	可			

- 【注】 \*1 プログラムベリファイ、イレースベリファイ、プレライトベリファイの3つのモードです。
  - \*2 フラッシュメモリとオーバラップした RAM エリアは除きます。
  - \*3 全ブロックが消去不可となり、ブロック別の指定はできません。

## (2) ハードウェアプロテクト

ハードウェアプロテクトでは、フラッシュメモリに対する書き込み、消去が強制的に禁止、中断された状態でフラッシュメモリコントロールレジスタ(FLMCR)および消去ブロック指定レジスタ(EBRI、EBR2)の設定はリセットされます。またエラープロテクトの場合は P ビットおよび E ビットをセット可能ですが、プログラムモードおよびイレースモードへは遷移しません。このハードウェアプロテクト状態の詳細を以下に示します。

項目	説明			
		書き込み	消去	ベリファイ *1
プログラム 電圧 ( V <sub>pp</sub> ) プロテクト	$V_{\rm pp}$ に 12V が印加されていないときには、FLMCR、EBR1、2 はイニシャライズされ、書き込み、消去が禁止された状態になります。このプロテクト状態にするためには、 $V_{\rm pp}$ 電圧が電源電圧 $V_{\rm cc}$ を越えないようにしてください。 $^{*3}$	不可	不可*2	不可
リセット、 スタンバイ プロテクト	リセット(ウォッチドッグタイマリセットを含む) およびスタンバイ時は FLMCR、EBR1、2 はイニシャライズされ、書き込み、消去が禁止された状態になります。ただし、RES 端子によるリセットでは、電源投入時は最低 20ms (発振安定時間)の間、RES 端子を Low レベルに保持しないと確実にリセット状態になりません。また、動作中のリセットは最低 10 システムクロック(10)サイクルの間 RES 端子を Low レベルに保持する必要があります。	不可	不可* <sup>2</sup>	不可
エラープロ テクト	フラッシュメモリへの書き込み、消去中にマイコン動作中の異常を検出(エラー発生(FLER=1))した場合に、エラープロテクトが有効となります。このとき、FLMCR、EBR1、2の設定は保持しますが、エラーが発生した時点で書き込み、消去を強制的に中断します。プロテクトの解除はリセットまたはハードウェアスタンバイのみです。詳細については、(3)のエラープロテクトを参照してください。	不可	不可*2	可

- 【注】 \*1 プログラムベリファイ、イレースベリファイ、プレライトベリファイの3つのモード。
  - \*2 全ブロックが消去不可となり、ブロック別の指定はできません。
  - \*3 詳細については「19.8 フラッシュメモリの書き込み / 消去の注意 (二電源方式)」を参照してください。

#### (3) エラープロテクト

フラッシュメモリへの書き込み、消去中(FLMCR の P ビットまたは E ビットがセットされた状態) に発生したマイコンの異常動作(書き込み / 消去アルゴリズムに従っていない動作) がフラッシュメモリエラー (RAMCR の FLER ビットがセット) として検出された場合に、フラッシュメモリはエラープロテクト状態へ遷移します(これはフラッシュメモリの動作状態を示すもので、これによりマイコンの動作が影響を受けることはありません)。

このとき、フラッシュメモリコントロールレジスタ(FLMCR) および消去ブロックレジスタ(EBRI、2)の設定は保持\*されていますが、エラーが発生した時点でプログラムモードまたはイレースモードを強制的に中断します。また、FLER ビットがセットされた状態では、FLMCRのPビットまたはEビットの再設定を行ってもプログラムモードまたはイレースモードへ遷移することはできません。ただし FLMCRのPVビット、EVビットの設定は有効です。このため、エラープロテクト状態ではベリファイモードへの遷移は可能です。

このプロテクト状態の解除はリセットまたはハードウェアスタンバイモードのみです。

【注】\* レジスタへのライトは可能です。ただし、ソフトウェアスタンバイモードに遷移した場合はレジスタはイニシャライズされます。




図 19.13 フラッシュメモリ状態遷移図 (モード 5、6、7(内蔵 ROM が有効)でプログラム電圧(V<sub>PP</sub>)印加時)

このエラープロテクトモードはフラッシュメモリへの書き込み、消去中にマイコンが暴走したり、書き込み / 消去アルゴリズムに従っていない動作をした場合に発生する異常を検出することによって、過書き込みや過消去によるフラッシュメモリへのダメージを、極力防止することを目的とした機能です。

しかし、フラッシュメモリエラー(FLER)ビットのセット条件以外の異常動作に対してはこの機

能は無効です。また、このプロテクト状態に遷移するまでに相当な時間が経過している場合は、すでにフラッシュメモリにダメージを与えている可能性もあります。したがって、この機能ではフラッシュメモリへのダメージを完全に防止することはできません。

このため、このような異常動作を防止するためには、プログラム電圧(V<sub>PP</sub>)が印加された状態では書き込み/消去アルゴリズムに従ってマイコンを正しく動作させることと、マイコンの異常をウォッチドッグタイマ等でマイコン内部および外部で常に監視することが必要です。また、このプロテクトモードへ遷移した時点でのフラッシュメモリは誤書き込み、誤消去等により誤ったデータが書き込まれた状態であったり、強制停止によって書き込みや消去が不十分であるため、必ずブートモードによる強制復帰を行ってください。

ただし、メモリ内に過消去状態のメモリセルが存在すれば、ブートモードが正常に起動されない場合があります(H8/3048Fの組み込みのブートプログラムは、フラッシュメモリエリアの一部にあり、メモリ内に過消去セルが存在するとブートプログラムも正常に読み出せなくなります)。

### 19.5.9 NMI 入力禁止条件

フラッシュメモリへの書き込み、消去中(FLMCR の P ビットまたは E ビットがセット)、および ブートモードのブートプログラム実行中(ただし内蔵 RAM エリアに分岐するまでの期間 $^{*1}$ )は NMI 入力が禁止されます。

これは、以下のような動作状態を回避するためのものです。

- (1) 書き込み、消去中にNMI入力が発生することにより、書き込み / 消去アルゴリズムに違反し、 正常な動作が保証できなくなる。
- (2) 書き込み / 消去中のNMI例外処理ではベクタリードが正常にできない\*<sup>2</sup>ため、結果としてマイコンが暴走してしまう。
- (3) ブートプログラム実行中にNMI入力が発生すると正常なブートモードのシーケンスが実行できなくなる。

また、エラープログラム状態でフラッシュメモリコントロールレジスタ(FLMCR)の P ビットまたは E ビットが保持された状態でも NMI 入力は禁止状態となります。

しかし、 $V_{pp}$ 印加状態では NMI 入力が禁止されていないため、マイコンの外部で NMI 要求を制限する必要があります。

- 【注】\*1 内蔵 RAM のブートプログラムエリア(H'FFEF10~H'FFF2FF 番地)に分岐するまでの 期間を示します(この分岐はユーザプログラムの転送が完了した直後に発生します)。 このため、RAM エリアに分岐した後は、書き込み消去以外の状態では NMI 入力が可能と なります。
  - したがって、ユーザプログラムによる初期書き込み(ベクタテーブルおよび NMI 処理プログラム等の書き込み)が完了するまでは、マイコン外部で NMI 要求を禁止する必要があります
  - \*2 この場合、以下の2つの理由によってベクタリードが正常に行われません。
    - (1) 書き込み、消去中 (FLMCR の P ビットまたは E ビットがセット) にフラッシュメモリのリードを行っても正しい値を読みだすことはできません (値は不定)。
    - (2) NMI ベクタテーブルに値が書き込まれていない場合、NMI 例外処理が正しく実行されません。

## 19.6 RAM によるフラッシュメモリのエミュレーション

フラッシュメモリは、その消去や書き込みに時間がかかるため、パラメータ等のデータをリアルタイムに書き換えながらチューニングを行うといった使い方が難しい場合があります。このような場合、フラッシュメモリのリアルタイムな書き換えをエミュレートするために、フラッシュメモリの小ブロックエリアに RAM の一部(HFFF000~HFFF1FF)を重ね合わせて使うことができます。この RAMエリアの変更は、RAMコントロールレジスタ(RAMCR)のビット3~0によって行います。また、RAMエリアの変更後は、フラッシュメモリに重ね合わせたエリアと本来の RAMエリア(HFFF000~HFFF1FF)の2エリアからアクセスできます。表 19.11に RAMエリアの設定方法を示します。

#### RAM コントロールレジスタ (RAMCR)

ビット :	7	6	5	4	3	2	1	0
	FLER				RAMS	RAM2	RAM1	RAM0
初期値*:	0	1	1	1	0	0	0	0
R/W :	R				R/W	R/W	R/W	R/W

【注】 \* ビット7およびビット3~0は、リセットまたはハードウェアスタンバイモード時に イニシャライズされます。ソフトウェアスタンバイモード時には、イニシャライズ されません。また、ビット3~0はモード5、6、7(内蔵フラッシュメモリが有効) でライト可能です。それ以外のモードでは常に0が読み出され、ライトは無効です。

表 19.11 RAM エリアの設定方法

RAM エリア	ビット3	ビット2	ビット1	ビット0
	RAMS	RAM2	RAM1	RAM0
H'FFF000 ~ H'FFF1FF	0	0/1	0/1	0/1
H'01F000 ~ H'01F1FF	1	0	0	0
H'01F200 ~ H'01F3FF	1	0	0	1
H'01F400 ~ H'01F5FF	1	0	1	0
H'01F600 ~ H'01F7FF	1	0	1	1
H'01F800 ~ H'01F9FF	1	1	0	0
H'01FA00 ~ H'01FBFF	1	1	0	1
H'01FC00 ~ H'01FDFF	1	1	1	0
H'01FE00 ~ H'01FFFF	1	1	1	1

#### (1) フラッシュメモリのリアルタイムな書き換えをエミュレートする例




図 19.14 RAM のオーバラップ動作例

## 19.7 フラッシュメモリの PROM モード

### 19.7.1 PROM モードの設定

内蔵 ROM がフラッシュメモリの H8/3048F では、フラッシュメモリのプログラム、消去可能なモードとして、オンボードプログラミングモード以外に PROM モードがあります。PROM モードでは、汎用 PROM ライタを用いて内蔵 ROM に自由にプログラムを書き込むことができます。

表 19.12に PROM モードの設定方法を示します。この PROM モードでは表 19.13に示すソケットアダプタを必ず使用してください。

表 13:12 TROM E T 00 放足 7/12	4
端子名	設定
モード端子:MD <sub>2</sub> 、MD <sub>1</sub> 、MD <sub>0</sub>	Low レベルを印加
P8 <sub>0</sub> 端子、P8 <sub>1</sub> 端子、P9 <sub>2</sub> 端子	
STBY 端子、HWR 端子	High レベルを印加
P5 <sub>0</sub> 端子、P5 <sub>1</sub> 端子、P8 <sub>2</sub> 端子	
RES 端子	パワーオンリセット回路
XTAL、EXTAL 端子	発振回路

表 19.12 PROM モードの設定方法

### 19.7.2 ソケットアダプタの端子対応とメモリマップ

プログラム書き込み / ベリファイは、汎用 PROM ライタに専用の 100 ピン - 32 ピン変換アダプタを取り付けて行います。表 19.13 にソケットアダプタの型名を示します。

図 19.15 に PROM モードのメモリマップを示します。また、図 19.16 にソケットアダプタの端子 対応図を示します。

製品型名	パッケージ名称	ソケットアダプタ型名
HD64F3048F	100 ピンプラスチック QFP	HS3048ESHF1H
HD64F3048VF	( FP-100B )	
HD64F3048TF	100 ピンプラスチック TQFP	HS3048ESNF1H
HD64F3048VTF	( TFP-100B )	

表 19.13 ソケットアダプタ型名




図 19.15 PROM モード時のメモリマップ

【注】\* FP-100B、TFP-100B のピンピッチは、0.50mm と微細になっています。IC ソケットから の抜き差しについては、適当な治具を用いて行うのが適切です。治具例を表 19.14 に示します。

表 19.14 治具例

メーカ	型番
(株)エンプラス	HP-100 (バキュームペン)

ピン番号	端子名	ソケットアダプタ	HN28F10	01 (32ピン)
FP-100B、TFP-100B	NII 3 II		端子名	ピン番号
10	RESO		V <sub>PP</sub>	1
64	NMI		1 A 9	26
69	P6 <sub>3</sub>		A 16	2
58	P6 <sub>0</sub>		A 15	3
90	P8 <sub>3</sub>		WE	31
27	P3 <sub>0</sub>		I/O <sub>0</sub>	13
28	P3 <sub>1</sub>		I/O <sub>1</sub>	14
29	P3 <sub>2</sub>		I/O <sub>2</sub>	15
30	P3 <sub>3</sub>		I/O <sub>3</sub>	17
31	P3 <sub>4</sub>		I/O <sub>4</sub>	18
32	P3 <sub>5</sub>	1	I/O <sub>5</sub>	19
33	P3 <sub>6</sub>		I/O <sub>6</sub>	20
34	P3 <sub>7</sub>		I/O <sub>7</sub>	21
36	P1 <sub>0</sub>		A <sub>0</sub>	12
37	P1 <sub>1</sub>	1	A 1	11
38	P1 <sub>2</sub>	1	A 2	10
39	P1 <sub>3</sub>		A 3	9
40	P1 <sub>4</sub>	1	A 4	8
41	P1 <sub>5</sub>	1	A <sub>5</sub>	7
42	P1 <sub>6</sub>		A 6	6
43	P1 <sub>7</sub>		A 7	5
45	P2 <sub>0</sub>	1	A 8	27
46	P2 <sub>1</sub>		ŌĒ	24
47	P2 <sub>2</sub>	1	A <sub>10</sub>	23
48	P2 <sub>3</sub>	1	A <sub>11</sub>	25
49	P2 <sub>4</sub>		A <sub>12</sub>	4
50	P2 <sub>5</sub>	1	A <sub>13</sub>	28
51	P2 <sub>6</sub>	1	A 14	29
52	P2 <sub>7</sub>	1	CE	22
53、54、89	P5 <sub>0</sub> , P5 <sub>1</sub> , P8 <sub>2</sub>	+	V <sub>cc</sub>	32
62、71	STBY, HWR	<del> </del>	V <sub>SS</sub>	16
73 ~ 75	MD <sub>0</sub> 、MD <sub>1</sub> 、MD <sub>2</sub>	+	[ *1 P ** n	
87、88、14	P8 <sub>0</sub> 、 P8 <sub>1</sub> 、 P9 <sub>2</sub>		【記号説明】 V <sub>PP</sub> :	プログラム電源
76、77	AV <sub>CC</sub> 、V <sub>REF</sub>	+	I/O <sub>7</sub> ~ I/O <sub>0</sub> :	データ入出力
1、35、68	V <sub>cc</sub>		$A_{16} \sim A_0$ : $\overline{OE}$ :	アドレス入力 出力イネーブル
86	AV <sub>SS</sub>	+	1	ロハイホーフル チップイネーブル
11、22、44	V <sub>SS</sub>			ライトイネーブル
57、65、92		パワーオン		
63	RES	リセット回路		
66、67	EXTAL, XTAL	発振回路		
上記以外	NC ( OPEN )		1	

図 19.16 ソケットアダプタの端子対応図

## 19.7.3 PROM モードの動作

PROM モードの書き込み / 消去 / ベリファイの仕様は、標準のフラッシュメモリ HN28F101 と同じです。ただし、H8/3048F は製品識別モードをサポートしていませんので、プログラマにデバイス名を自動設定することができません。表 19.15 に PROM モード時の各動作モードの設定方法を示します。

表 19.15 PROM モード時の各動作モードの設定方法

					** H 25511		- 10-11-1	
	ピン	$V_{pp}$	$V_{cc}$	CE	ŌĒ	WE	I/O <sub>7</sub> ~ I/O <sub>0</sub>	$A_{16} \sim A_{0}$
モード								
読み出し	読み出し	V <sub>cc</sub>	V <sub>cc</sub>	L	L	Η	データ出力	アドレス
	アウトプット	$V_{cc}$	$V_{cc}$	L	Н	Н	ハイインピーダンス	入力
	ディスエーブル							
	スタンバイ	$V_{cc}$	$V_{cc}$	Н	Х	Χ	ハイインピーダンス	
コマンド	読み出し	$V_{pp}$	V <sub>cc</sub>	L	L	Н	データ出力	
書き込み	アウトプット	$V_{pp}$	V <sub>cc</sub>	L	Н	Н	ハイインピーダンス	
	ディスエーブル							
	スタンバイ	$V_{pp}$	$V_{cc}$	Н	Х	X	ハイインピーダンス	
	書き込み	$V_{pp}$	V <sub>cc</sub>	L	Н	L	データ入力	

#### 【記号説明】

L: Low レベル  $V_{cc}$ :  $V_{cc}$ レベル H: High レベル X: 任意

V<sub>DD</sub>: V<sub>DD</sub> レベル

表 19.16 PROM モード時の各コマンド

コマンド	サイクル		第 1 サイクル	,	1	第 2 サイクル	,
	数	モード	アドレス	データ	モード	アドレス	データ
メモリ読み出し	1	書き込み	Х	H'00	読み出し	RA	Dout
消去設定/消去	2	書き込み	Х	H'20	書き込み	Х	H'20
消去ベリファイ	2	書き込み	EA	H'A0	読み出し	Х	EVD
自動消去設定 / 自動消去	2	書き込み	Х	H'30	書き込み	Х	H'30
プログラム設定 / プログラム	2	書き込み	Х	H'40	書き込み	PA	PD
プログラム ベリファイ	2	書き込み	Х	H'C0	読み出し	Х	PVD
リセット	2	書き込み	X	H'FF	書き込み	Χ	H'FF

#### 【記号説明】

PA: プログラムアドレス EA: 消去ベリファイアドレス RA: リードアドレス PD: プログラムデータ

PVD: プログラムベリファイ出力データ EVD: 消去ベリファイ出力データ

#### (1) 高速高信頼度プログラミング

H8/3048F のフラッシュメモリの未使用領域のデータ (初期値)は、HFFです。H8/3048F のフラッシュメモリは、高速高信頼度プログラミング方式を適用しています。この方法は、デバイスへの電圧ストレスあるいはプログラムデータの信頼性を損なうことなく、より高速な書き込みを行うことができます。

図 19.17 に高速高信頼度プログラミング方式の基本的なフローチャートを示します。また、表 19.17、表 19.18 にプログラミング時の電気的特性を示します。




図 19.17 高速高信頼度プログラミング

#### (2) 高速高信頼度消去

H8/3048F のフラッシュメモリは、高速高信頼度消去方式を適用しています。この方法は、デバイスへの電圧ストレスあるいはデータの信頼性を損なうことなく、より高速な消去を行うことができます。

図 19.18 に高速高信頼度消去方式の基本的なフローチャートを示します。 また、表 19.17、表 19.18 にプログラミング時の電気的特性を示します。




図 19.18 高速高信頼度消去

表 19.17 PROM モード時の DC 特性

(条件: $V_{cc} = 5.0V \pm 10\%$ 、 $V_{pp} = 12.0V \pm 0.6V$ 、 $V_{ss} = 0V$ 、 $T_a = 25 \pm 5$  )

	項目	記号	min	typ	max	単位	測定条件
入力 High レベル電圧	$\frac{I/O_7 \sim I/O_0 \times A_{16} \sim A_0 \times \overline{OE} \times A_0}{\overline{CE} \times \overline{WE}}$	$V_{\text{IH}}$	2.2	-	V <sub>cc</sub> + 0.3	V	
入力 Low レベル電圧	$\frac{I/O_7 \sim I/O_0 \times A_{16} \sim A_0 \times \overline{OE} \times A_0}{\overline{CE} \times \overline{WE}}$	$V_{\scriptscriptstyle \rm IL}$	- 0.3	1	0.8	V	
出力 High レベル電圧	I/O <sub>7</sub> ~ I/O <sub>0</sub>	$V_{\text{OH}}$	2.4	ı	-	V	I <sub>OH</sub> = - 200 μ A
出力 Low レベル電圧	I/O <sub>7</sub> ~ I/O <sub>0</sub>	V <sub>oL</sub>	1	1	0.45	V	I <sub>oL</sub> = 1.6mA
入力リーク 電流	$\frac{I/O_7 \sim I/O_0 \times A_{16} \sim A_0 \times \overline{OE} \times A_0}{CE \times \overline{WE}}$		ı	ı	2	μА	$V_{in} = 0 \sim V_{CC}V$
V <sub>cc</sub> 電流	読み出し時	I <sub>cc</sub>	1	40	80	mA	
	プログラム時	I <sub>cc</sub>	-	40	80	mA	
	消去時	I <sub>cc</sub>	1	40	80	mA	
V <sub>PP</sub> 電流	読み出し時	I <sub>PP</sub>	-	1	200	μΑ	V <sub>PP</sub> = 5.0V
			-	10	20	mA	V <sub>PP</sub> = 12.6V
	プログラム時	I <sub>PP</sub>	-	20	40	mA	
	消去時	I <sub>PP</sub>	-	20	40	mA	

<sup>【</sup>注】 最大定格は「22.2.1 絶対最大定格」を参照してください。最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。\*

<sup>\*</sup> V<sub>pp</sub>は、オーバシュートのピークを含めて 13V 以下にしてください。

表 19.18 PROM モード時の AC 特性

(条件:  $V_{cc} = 5.0V \pm 10\%$ 、 $V_{pp} = 12.0V \pm 0.6V$ 、 $V_{ss} = 0V$ 、 $T_a = 25 \pm 5$  )

項目	記号	min	typ	max	単位	測定条件
コマンド書き込みサイクル	t <sub>cwc</sub>	120	-	-	ns	図 19.19
アドレスセットアップ時間	t <sub>AS</sub>	0	-	-	ns	図 19.20*
アドレスホールド時間	t <sub>AH</sub>	60	-	-	ns	図 19.21
データセットアップ時間	t <sub>DS</sub>	50	ı	1	ns	
データホールド時間	t <sub>DH</sub>	10	-	1	ns	
CE セットアップ時間	t <sub>ces</sub>	0	-	-	ns	
CE ホールド時間	t <sub>CEH</sub>	0	-	-	ns	
Vೄ セットアップ時間	t <sub>vps</sub>	100	-	-	ns	
V <sub>pp</sub> ホールド時間	$t_{_{VPH}}$	100	-	-	ns	
WE 書き込みパルス幅	t <sub>wep</sub>	70	-	-	ns	
WE 書き込みパルス High 時間	t <sub>weh</sub>	20	-	-	ns	
コマンド書き込み前の OE セットアップ時間	t <sub>oews</sub>	0	-	-	ns	
ベリファイ前の OE セットアップ時間	t <sub>oers</sub>	6	ı	1	μs	
ベリファイアクセス時間	t <sub>vA</sub>	-	-	500	ns	
ステータスポーリング前の ŌE セットアッ プ時間	t <sub>oeps</sub>	120	1	1	ns	
ステータスポーリングアクセス時間	t <sub>SPA</sub>	1	ı	120	ns	
プログラム時の待機時間	t <sub>PPW</sub>	25	-	-	ns	
消去時の待機時間	t <sub>et</sub>	9	ı	11	ms	
出力ディスエーブル時間	t <sub>DF</sub>	0	-	40	ns	
自動消去時のトータル時間	t <sub>AET</sub>	0.5	-	30	s	

- 【注】  $V_{pp}$ が 5V から 12V に、または 12V から 5V に遷移中は、 $\overline{CE}$ 、 $\overline{OE}$ 、 $\overline{WE}$  ピンは、High レベルにしてください。
  - \* 入力パルスレベル 0.45 ~ 2.4V 入力立ち上がり / 立ち下がり時間 10ns タイミング参照レベル 入力: 0.8V、2.0V 出力: 0.8V、2.0V




図 19.19 自動消去タイミング




図 19.20 高速高信頼度プログラムタイミング




図 19.21 消去タイミング

## 19.8 フラッシュメモリの書き込み/消去時の注意(二電源方式)

- (1) 規定された電圧、タイミングで書き込みをしてください。 フラッシュメモリの定格プログラム電圧(V<sub>pp</sub>)は、12.0Vです。 PROMライタの設定をHN28F101にセットするとV<sub>pp</sub>を12.0Vにセットできます。 定格以上の電圧を印加した場合、製品の永久破壊にいたることがあります。特にV<sub>pp</sub>および MD2端子はオーバシュートのピークが最大定格の13Vを超えないようにしてください。 また、PROMライタのオーバシュートなどに十分注意してください。
- (2) 書き込み前に、必ず、正しくPROMライタに装着されていることを確認してください。 PROMライタのソケット、ソケットアダプタ、および製品のインデックスが一致していない と過剰電流が流れ、製品が破壊されることがあります。
- (3) 書き込み中はソケットアダプタや製品に手を触れないでください。 接触不良などにより、書き込み不良となることがあります。
- (4) プログラム電圧 (Vpp) の印加/切断時の注意(図19.22~図19.24参照)
- (a) プログラム電圧( $V_{pp}$ )の印加は $V_{cc}$ 確定後でかつマイコンの動作が確定した状態で行ってください。また、 $V_{pp}$ 切断も $V_{cc}$ を切断する前でかつマイコンの動作が確定している状態で行ってください。

マイコンの $V_{cc}$ 電圧が定格電圧( $V_{cc}$ =2.7~5.5V)を満足しない状態( $V_{cc}$ =0Vの状態も含む)で $V_{pp}$ 電圧を印加 / 切断すると、マイコン動作が不確定の状態であるために、フラッシュメモリに誤って書き込み、消去を行ってしまう可能性があります(フラッシュメモリへのプロテクトが機能できないため)。また、 $V_{cc}$ 電圧が定格電圧( $V_{cc}$ =2.7~5.5V)を満足する状態でも、発振が安定していない、または発振が停止(スタンバイを除く)している場合や、マイコンが暴走している場合、同じように誤書き込み、誤消去の可能性があります。 $V_{cc}$ 電源投入時は発振安定時間( $t_{osc}$ =20ms)を確保し、マイコンが確実にリセット状態またはリセット解除状態となった後に $V_{sp}$ を印加してください。

 $\mathsf{COV}_\mathsf{cc}$ 、 $\mathsf{V}_\mathsf{p}$ 電源投入および解除タイミングは、停電等による電源の切断、再投入時にも満足するようにしてください。このタイミングが守れない場合は、フラッシュメモリへの誤書き込み、誤消去の他に、メモリの永久破壊となることがありますので十分注意してください。

(b)  $V_{pp}$ 端子に12.0 ± 0.6Vの電圧を印加し、フラッシュメモリコントロールレジスタ (FLMCR) の $V_{pp}$ Eビットをセット / クリアすることで、FLMCRの $V_{pp}$ ビットはセット / クリアされます。

 $V_{\mu\nu}$ Eビットをセットした後、消去ブロック指定レジスタ(EBR1、EBR2)、FLMCRのEV、PV、E、Pビットへのライトは可能となります。したがって、 $V_{\mu\nu}$ 端子に電圧印加し、 $V_{\mu\nu}$ Eビットをセットした後5~ $10\,\mu$  sの待機時間を経過してから書き込み、消去を行ってください。また、 $V_{\mu\nu}$ の電源切断は、FLMCRのPビットおよびEビットをクリアし、 $V_{\mu\nu}$ Eビットをクリアした状態(FLMCRへの誤アクセスによりセットされることのない状態)で行ってください。




図 19.22 電源投入 / 切断タイミング (ブートモード)




図 19.23 電源投入 / 切断タイミング (ユーザプログラムモード)




図 19.24 モード遷移タイミング(例:ブートモード ユーザモード ユーザプログラムモード)

#### (5) Vೄ端子に常時12Vを印加しないでください。

プログラム暴走等による誤書き込み、誤消去を防止するため、V٫٫。に12Vを印加するのは、フ ラッシュメモリに書き込み、消去を行う時のみ(これはRAMによるフラッシュメモリのエミ ュレーション実行時も含む)としてください。V.,,端子に常時12Vを印加するようなシステム 構成は避けてください。また、書き込み/消去時(12V印加時)は、ウォッチドッグタイマ を起動し、プログラムの暴走等に対応できるようにしてください。プログラム暴走等によっ て過剰書き込み、過剰消去になるとメモリセルが正常に動作しないことがあります。

(6) プログラム電圧 ( $V_{op}$ ) の12V印加は、WDTのリセット出力 ( $\overline{RESO}$ 端子) がディスエーブル されている状態で行ってください。

WDTのリセット出力中(RESO端子がLow 出力)に12Vを印加すると、過大電流が流れ、リ セット出力の素子を永久破壊しますので注意してください。V。/RESO端子に12V印加時は、 WDTのリセットコントロール / ステータスレジスタ (RSTCSR) のリセット出力イネーブル ビット (RESOE) を1にセットしないでください。 $V_{pp}$  / RESO端子に外部で $V_{cc}$ プルアップ抵 抗を挿入する場合は、 $V_{oo}$ 印加時に $V_{oo}$ 側への逆電流を防止するためのダイオードを挿入する 必要があります(図19.25)。

(7)  $V_{pp}/\overline{RESO}$ 端子をWDTのリセット出力として使用する場合(12Vを印加していないとき)  $V_{pp}/\overline{RESO}$ 端子に接続するバイパスコンデンサおよび $V_{cc}$ プルアップ抵抗等の影響によって、リセット出力の立ち上がり、立ち下がりの波形に遅れが生じますので注意してください。




図 19.25 \bigveeೄ電源回路設計例

- (8) 実装基板開発時の注意点 Vೄ およびモードMD2端子の処理
- [1] V<sub>pp</sub>およびモードMD<sub>2</sub>端子は、フラッシュメモリの消去 / プログラム時に標準12Vの高電圧を印加します。本端子の電圧は、オーバシュートやノイズも含め、最大定格電圧13Vを越えないように、以下の点について注意してください。
  - (a) オーバシュートやノイズ除去のために、バイパスコンデンサを挿入してください。これらは、極力LSIのV<sub>p</sub>およびモードMD<sub>2</sub>端子の近くに配置してください。 1.0μF;電源のリップルなど低周波成分のゆらぎを安定化します。

1.0 μ1 、电泳のグラフルなとは内水水力のゆうとで文だしてより

- 0.01 µF;誘導ノイズなど、高周波成分をバイパスさせます。
- (b) V<sub>PP</sub>およびモードMD<sub>2</sub>端子の配線は、極力短くするなど、誘導ノイズを低く抑えてください。 特に、新規ボード設計時には、ジャンパー線などでノイズが多くなることがあります。こ の場合も、最大定格を越えないよう、電源波形をモニタして対策してください。
- (c) 最大定格電圧は、 $V_{ss}$ 端子の電位を基準にしています。本端子の電位が電流の変動などにより振動すると、相対的に $V_{pp}$ およびモード $MD_2$ 端子の電圧が最大定格電圧を越えることがあります。基準電位の安定化には充分注意してください。
- 【注】 ユーザシステムの 12V 電源を接続する場合、電流容量に注意してください。電流容量の小さな電源の場合、LSI の動作電流の変化に追従できず電圧の降下や上昇、あるいは振動を生じ、定格の動作電圧を得られないことがあります。また、電流容量の大きな電源や、12V 電圧をスイッチなどで急峻に投入する場合には、電源配線の持つインダクタンス成分や電源特性によって最大定格を越える電圧が生じることがありますので注意してください。実使用前には、上記の問題がないよう電源波形を確認してください。

- [2]  $V_{pp}$ およびモード $MD_{p}$ 端子は、フラッシュメモリの書き込み / 消去時に12V印加します。一方、通常動作時に $V_{cc}$ ラインへプルアップして使用する場合には、12V印加時に $V_{cc}$ ラインへの逆電流を防止するため、ダイオードを挿入してください。
- 【注】 通常動作時、12V を印加するモード MD2 端子を 0 に設定する場合は抵抗でプルダウンしてください。

回路例を、図 19.26 に示します。




図 19.26 二電源方式の H8/3048F-ZTAT の実装基板設計例(アダプタボードとの接続) (V<sub>2</sub>,端子とモード端子の設定が 1 の場合)

(9)  $V_{pp}E$ ビットのセット / クリアは、フラッシュメモリ上のプログラム実行中に行わないでください。

 $V_{\mu\nu}$ Eビットのセット / クリア時は、フラッシュメモリデータを正常に読み出すことができません。また $V_{\mu\nu}$ Eビットをセット後、 $V_{\mu\nu}$ イネーブルセットアップ時間( $t_{\nu\mu\nu}$ :5 ~  $10~\mu$  s)の待ち時間を置いてからフラッシュメモリのデータを書き換えすることができますが、ベリファイ(プログラム、イレース、プレライトフロー中のベリファイ)以外の目的で、フラッシュメモリをアクセスすることはできません。フラッシュメモリ上のプログラム実行とデータの読み出しは、 $V_{\mu\nu}$ Eビットをクリアした後、フラッシュメモリリードセットアップ時間を置いて行ってください。

- (10) フラッシュメモリのプログラム中または消去中に割り込みを使用しないでください。  $V_{_{\rm PP}}$ 印加状態では書き込み / 消去動作(RAMによるエミュレーションを含む)を最優先とするため、NMIを含むすべての割り込み要求を禁止してください。
- (11)  $V_{\mu\nu}$ フラグは $V_{\mu\nu}$ 端子に印加される電圧を判定し、セット / クリアされます。この判定レベル(しきい値電圧)は約 $V_{cc}$ +2V ~ 11.4Vの範囲になっています。フラグがセットされた時点でフラッシュメモリコントロールレジスタ(FLMCR)、消去ブロック指定レジスタ(EBR1、EBR2)へのライトは可能となりますが、 $V_{\mu\nu}$ 電源投入時では $V_{\mu\nu}$ 電圧がプログラム電圧12.0  $\pm$  0.6V0の範囲に確定していない場合があります。このため $V_{\mu\nu}$ がプログラム電圧範囲に確定するまでは、実際の書き込み、消去は行わないようにしてください。

書き込み、消去時のプログラム電圧範囲は $12.0\pm0.6V$  (  $11.4V\sim12.6V$  ) です。この範囲を超えると正しい書き込み、消去を行うことはできません。また書き込み、消去を行わない場合は、誤書き込み、誤消去を防止するため $V_{pp}$ 電圧は電源電圧 $V_{cc}$ を超えないようにしてください。

(12)  $V_{pp}$ イネーブルビット $(V_{pp}E)$  クリア後から、フラッシュメモリをリードする前にフラッシュメモリリードセットアップ時間 $(t_{pps})$ \*が必要です。

ブートモードまたはユーザプログラムモードから通常のモード ( $V_{pp}$  12V、 $MD_2$  12V)に 遷移する場合、 $V_{pp}$ Eビットをクリアして、フラッシュメモリをリードするまでの期間として このセットアップ時間が必要です。

また、ブートモードから他のモードへ遷移する場合は、 $\overline{RES}$ 解除のタイミングに対してモードプログラミングセットアップ時間 ( $t_{uns}$ ) が必要です。

【注】\* フラッシュメモリリードセットアップ時間は  $V_{pp}E$  ビットクリア後から、フラッシュメモリをリードするまでの期間を規定します(図 19.24)。また、外部クロック使用(EXTAL入力)時の電源投入後と、スタンバイモードからの復帰時もフラッシュメモリをリードする前にフラッシュメモリリードセットアップ時間が必要です。

## 19.9 F-ZTAT (二電源方式) マイコンのマスク ROM 化時の 注意事項

F-ZTAT (二電源方式) 版からマスク ROM 版製品に変更するとき、F-ZTAT アプリケーションソフトを活用する場合には注意が必要です。

マスク版と F-ZTAT (二電源方式)版ではフラッシュ ROM 用内部レジスタ (付録 B. 内部 I/O レジスター覧表 B.1 参照)をアクセスした場合、リード値が下記のように異なります。

レジスタ名称	ビット名称	ステータス				
		F-ZTAT(二電源方式)版	MASK 版			
FLMCR	Vpp	0:アプリケーション状態	0:(読み出されません)			
		1:書き換え状態	1:アプリケーション状態			

<sup>【</sup>注】 F-ZTAT (二電源方式) 版製品、ROM サイズの異なる同一シリーズのマスク ROM 版製品はすべて対象となります。

## 20. クロック発振器

## 20.1 概要

本 LSI は、クロック発振器 ( CPG : Clock Pulse Generator ) を内蔵しており、クロック発振器はシステムクロック ( )、および内部クロック ( /2~ /4096 )を生成します。

分周器は、デューティ補正されたクロックを分周してシステムクロック( )を生成します。 は端子に出力される\*'とともに内部モジュールへクロックを供給するプリスケーラの基本クロックとなります。なお、分周器の分周比は分周比コントロールレジスタ(DIVCR)により1/1、1/2、1/4、1/8の中から選択できます\*。チップ内の消費電流は分周比にほぼ比例して低減します。

- 【注】\*1 端子の状態はチップの動作モードおよびモジュールスタンバイコントロールレジスタ (MSTCR)の PSTOPの設定により異なります。詳細は「21.7 クロック出力禁止機能」を参照してください。
  - \*2 分周比の変更は動作中ダイナミックに変更することができます。 端子のクロック出力 も分周比を変更することにより変化します。このとき 端子から出力される周波数は、 以下のようになります。

= EXTAL×n EXTAL : 水晶発振子または外部クロックの周波数

n : 分周比 (n=1/1、1/2、1/4、1/8)

## 20.1.1 ブロック図

図 20.1 にクロック発振器のブロック図を示します。




図 20.1 クロック発振器のブロック図

## 20.2 発振器

クロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する方法の 2 とおりがあります。

### 20.2.1 水晶発振子を接続する方法

#### (1) 回路構成

水晶発振子を接続する場合の接続例を図 20.2 に示します。ダンピング抵抗 Rd は、表 20.1、外付け容量  $CL_1$ 、 $CL_2$  は表 20.2 に示すものを使用してください。また、水晶発振子は、AT カット並列共振形を使用してください。




図 20.2 水晶発振子を接続する場合の接続例

実装状態での発振周波数精度の向上のため、回路定数の決定については、発振のマッチング評価などを十分にご検討くださいますようお願い申し上げます。

					30037012						
ダンピング抵抗値		周波数 f ( MHz )									
		2	2 < f 4	4 < f 8	8 < f 10	10 < f 13	13 < f 16	16 < f 18			
Rd()	下記*製品に 適用	1k	500	200	0	0	0	0			
	H8/3048F	1k	1k	500	200	100	0	-			

表 20.1 ダンピング抵抗値

- 【注】 水晶発振子は、2MHz~18MHz が使用できます。2MHz 未満で動作させる場合は、内蔵の分周器を使用してください(2MHz 未満の水晶発振子は使用できません)。
  - \* H8/3048ZTAT、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、H8/3045 マスク ROM 品、 H8/3044 マスク ROM 品

#### (2) 水晶発振子

図 20.3 に水晶発振子の等価回路を示します。水晶発振子は表 20.2 に示す特性のものを使用してください。




図 20.3 水晶発振子の等価回路

表 20.2 水晶発振子のパラメータ

周波数 (MHz)	2	4	8	10	12	16	18
Rs max ( )	500	120	80	70	60	50	40
C <sub>o</sub> max (pF)	7						

水晶発振子は、と同一の周波数のものを使用してください。

#### (3) ボード設計上の注意

水晶発振子を接続して発振させる場合、次の点に注意してください。

発振回路部の近くで信号線を通過させないでください。誘導により正しい発振ができなくなる場合があります(図 20.4)。また、ボード設計に際しては、水晶発振子および負荷容量はできるだけ XTAL、EXTAL 端子の近くに配置してください。




図 20.4 発振回路部のボード設計に関する注意事項

### 20.2.2 外部クロックを入力する方法

#### (1) 回路構成

外部クロック入力の接続例を図 20.5 に示します。外部クロックは、EXTAL 端子から入力します。 XTAL 端子をオープン状態にする場合は、XTAL 端子の寄生容量は 10pF 以下としてください。XTAL 端子の寄生容量が 10pF を越える場合は b のように接続し、スタンバイモード時には外部クロックが High レベルとなるようにしてください。




図 20.5 外部クロックを入力する場合の接続例

#### (2) 外部クロック

外部クロックの周波数は、分周器によって分周しないときの周波数と同一にしてください。表 20.3 にクロックタイミング、図 20.6 に外部クロック入力タイミングを示します。

図 20.7 に外部クロック出力安定遅延時間タイミングを示します。発振器とデューティ補正回路は、 EXTAL 端子に入力した外部クロック入力の波形を調整する機能を持っています。

EXTAL 端子に規定のクロック信号を入力すると、外部クロック出力安定遅延時間( $t_{DEXT}$ )経過後に内部のクロック信号出力が確定します。 $t_{DEXT}$ 期間中はクロック信号出力が確定していないので、リセット信号を Low にし、リセット状態に保持してください。

		14 20.0	<u>,                                    </u>	71 ~ 7				
項目	記号	V <sub>cc</sub> =2.7	′ ~ 5.5V	V <sub>cc</sub> =5.0	V ± 10%	単位	測定	条件
		min	max	min	max			
外部クロック入力パルス幅 Low レベル	t <sub>EXL</sub>	40	-	20	-	ns	図 20.6	
外部クロック入力パルス幅 High レベル	t <sub>exh</sub>	40	-	20	-	ns		
外部クロック立ち上がり時間	$\mathbf{t}_{EXr}$	1	10	-	5	ns		
外部クロック立ち下がり時間	t <sub>EXf</sub>	1	10	-	5	ns		
クロックパルス幅	t <sub>CL</sub>	0.4	0.6	0.4	0.6	t <sub>cyc</sub>	5MHz	図 22.7
Low レベル		80	1	80	-	ns	< 5MHz	
クロックパルス幅	t <sub>ch</sub>	0.4	0.6	0.4	0.6	t <sub>cyc</sub>	5MHz	
High レベル		80	-	80	-	ns	< 5MHz	
外部クロック出力安定遅延時 間	t <sub>DEXT</sub> *	500	-	500	-	μs	図 20.7	

表 20.3 クロックタイミング

【注】\*: t<sub>DEXT</sub>は、RES パルス幅(t<sub>RESW</sub>)を 10t<sub>cyc</sub>含みます。




図 20.6 外部クロック入力タイミング




図 20.7 外部クロック出力安定遅延時間タイミング

# 20.3 デューティ補正回路

デューティ補正回路は、周波数 5MHz 以上の発振に対し発振器からのクロックのデューティを補正し、 を生成します。

## 20.4 プリスケーラ

プリスケーラは、 を分周し内部クロック ( /2~ /4096)を生成します。

## 20.5 分周器

分周器はデューティ補正されたクロックを分周して を生成します。分周比は以下に説明する DIVCR の値を書き換えることにより動作中ダイナミックに変更できます。チップ内の消費電流は分 周比にほぼ比例して低減します。また分周器で生成した は 端子より出力することができます。

### 20.5.1 レジスタ構成

表 20.4 に分周器のレジスタ構成を示します。


表 20.4 分周器のレジスタ構成

	アドレス*	名 称	略称	R/W	初期値
Ī	H'FF5D	分周比コントロールレジスタ	DIVCR	R/W	H'FC

【注】\* アドレスの下位 16 ビットを示しています。

## 20.5.2 分周比コントロールレジスタ (DIVCR)

DIVCR は8ビットのリード/ライト可能なレジスタで分周器の分周比を選択します。



DIVCR はリセットまたはハードウェアスタンバイモード時に HFC にイニシャライズされます。 ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7~2:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。 ライトは無効です。

ビット 1、0:分周比(DIV1、0)

分周比を選択します。DIV1、0ビットと分周比の関係は以下のとおりです。

ビット1	ビット0	分周比
DIV1	DIV0	
0	0	1/1 (初期値)
	1	1/2
1	0	1/4
	1	1/8

### 20.5.3 使用上の注意

2.7 ~ 5.5V

水晶発振範囲

1 ~ 8MHz

2 ~ 16MHz

DIVCR の設定により の周波数が変わりますので、以下の点に注意してください。

(1) 分周比は電気的特性のACタイミングのクロックサイクル時間tccの動作保証範囲内におさまるように選択してください。すなわち min = 動作周波数範囲の下限とし、 が下限より小さくならないように注意してください。

表20.5に各製品ラインアップの動作周波数範囲の比較を示します。

2 ~ 18MHz

ROM TYPE         F-ZTAT         ZTAT         MASK ROM           製品タイプ         H8/3048F         H8/3048         H8/3048         H8/3047         H8/3045         H8/3045           マスク         マスク         マスク         マスク         マスク         マスク         ROM 品         ROM 品 <t< th=""><th></th><th></th></t<>						
マスク	ROM <sup>-</sup>	MASK I	ZT	ГАТ	OM TYPE	
KOW B KOW B KO	製品タ			H8/3048	品タイプ	製品分
保証動作   4.5 ~ 5.5V   1 ~ 16MHz   1 ~ 18MHz	保証動作		18MHz	1 ~ 18MHz	4.5 ~ 5.5V	保証動作
周波数範囲   3.15~5.5V   -   1~13MHz	周波数範囲		13MHz	1 ~ 13MHz	围 3.15~5.5V	周波数範囲

表 20.5 H8/3048 シリーズの動作周波数範囲の比較

(2) 内部モジュールは、すべて を基準に動作します。このため、分周比変更の前後でタイマや SCIなどの時間処理が変わりますので注意してください。またソフトウェアスタンバイ解除 時の待機時間も分周比を変更することで変わります。詳細は「21.4.3 ソフトウェアスタン バイモード解除後の発振安定待機時間の設定」を参照してください。

# 21. 低消費電力状態

## 21.1 概要

本 LSI には、CPU 機能を停止して消費電力を著しく低下させる低消費電力状態および、内蔵モジュールの機能を選択的に停止させることにより消費電力を低減させるモジュールスタンバイ機能があります。

低消費電力状態には、次の3種類のモードがあります。

- (1) スリープモード
- (2) ソフトウェアスタンバイモード
- (3) ハードウェアスタンバイモード

モジュールスタンバイ機能は低消費電力状態とは独立に内蔵モジュールのうち、ITU、SCIO、SCII、DMAC、リフレッシュコントローラ、A/D 変換器を停止させることができます。

各モードへ遷移する条件と CPU や周辺機能などの状態、および各モードの解除方法を表 21.1 に示します。

低消費電力状態 表 21.1

	解除方法		・割り込み ・RES端子 ・STBY端子	· NMI · IRQ <sub>o</sub> ~ · IRQ <sub>o</sub> · RES端子 · STBY端子	バイ バイ ・STBY インピーインピー・RES指子 ダンス ダンス	・STBY ・RES指子 ・MSTCR の 戦単ピット やOIC
	9	⊥ I K	保持	保持	インピーダンス	1
	1	クロック 出力	出力	High 出力	ハイ インピーインピー ダンス ダンス	バイ*2 インピー ダンス
	RAM		保持	保持	保持*3	
	その他の	<b>周辺機器</b>	動作	停止 停止 停止 停止 停止 りたット リセット リセット	停止 停止 停止 停止 停止 停止 停止 停止 りセット リセット リセット リセット リセット リセット リセット リセット リ	動作
	A/D		動作	停止 リセット	停止 リセット	停止*2 リセット
能	SCI1		動作	イッサリ	停止 リセット	停止*2 停止*2 停止*2 リセットリセットリセットリセット
共	SCIO		動作	停止 リセット	停止 リセット	停止*2 リセット
	ΣLI		動作	中心 かいしん かいしん かいしん アット	停止 リセット	停止*2 リセット
	ロントッシュ	コントローブ	動作	停止*1保持	停止 リセット	停止*2 保持*1
	DMAC		動作	(争に) したット	停止 リセット	停止*2 リセット
		レジスタ	保持	保持	不定	1
	CPU		停止	停止	停止	動作
	クロック		動作	中	停止	動作
	遷移条件		SYSCRのSSBY=0 の状態でSLEEP 命令を実行	ソフトウェア スタンパイ の状態でSLEEP モード 命令を実行	ハードウェア <u>STBY</u> 端子をLow スタンバイ レベル モード	MSTCR の該当ビット を1 にセット
	ਜ   ፲		スリープモード	ソフトウェア ス <i>タンバイ</i> モード	ハードウェア スタンバイ モード	モジュール スタンバイ 機能

【洪】

\*1 RTCNT、RTMCSRのピット7、6はイニシャライズされ、その他は保持となります。 \*2 MSTCRの鞍当するピットを1にセットした状態です。詳細は「21.22 モジュールスタンパイコントロールレジスタ(MSTCR)」を参照してください。 \*3 プログラム実効状態からハードウェアスタンパイ状態に遷移する場合には、事前にSYSCRのRAMEピットを0にクリアする必要があります。 \*4 MSTCRの各ピットを1にセットすると該当する周辺モジュールのレジスタは初期化されます。したがって周辺モジュールを再起動する場合はMSTCRの該当ビットを0にクリア後レジスタの再設定を行ってください。 後当ビットを0にクリア後レジスタの再設定を行ってください。

SYSCR SSBY

:システムコントロールレジスタ :ソフトウェアスタンバイビット :モジュールスタンバイコントロールレジスタ MSTCR

## 21.2 レジスタ構成


本 LSI には低消費電力状態の制御を行うシステムコントロールレジスタ (SYSCR) とモジュールスタンバイ機能の制御を行うモジュールスタンバイコントロールレジスタ (MSTCR) があります。レジスタ構成を表 21.2 に示します。

农 21.2 レンヘラ 構成						
アドレス*	名 称	略称	R/W	初期値		
H'FFF2	システムコントロールレジスタ	SYSCR	R/W	H'0B		
H'FF5E	モジュールスタンバイコントロールレジスタ	MSTCR	R/W	H'40		

表 21.2 レジスタ構成

【注】\* アドレスの下位 16 ビットを示しています。

## 21.2.1 システムコントロールレジスタ (SYSCR)



<u>ソフトウェアスタンバイ</u> ソフトウェアスタンバイモードへの遷移を選択するビットです。

SYSCR は 8 ビットのリード / ライト可能なレジスタで、ビット 7 の SSBY ビットとビット  $6 \sim 4$  の STS2  $\sim$  STS0 ビットにより低消費電力状態の制御を行います。なお、SYSCR のその他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

#### ビット7:ソフトウェアスタンバイ(SSBY)

ソフトウェアスタンバイモードへの遷移を指定します。

なお、外部割り込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したときこのビットは1にセットされたままです。クリアする場合は、0をライトしてください。

ビット7	説明	
SSBY		
0	SLEEP 命令実行後、スリープモードに遷移	(初期値)
1	SLEEP 命令実行後、ソフトウェアスタンバイモードに遷移	


### ビット6~4: スタンバイタイマセレクト2~0(STS2~0)

外部割り込みによって、ソフトウェアスタンバイモードを解除する場合に、クロックが安定するまで CPU と周辺機能が待機する時間を選択します。水晶発振の場合、表 21.3 を参照し動作周波数に応じて待機時間が 7ms (発振安定時間)以上となるように選択してください。 外部クロックの場合、任意の選択が可能です。

ビット6	ビット5	ビット4	説 明
STS2	STS1	STS0	
0	0	0	待機時間 = 8192 ステート (初期値)
		1	待機時間 = 16384 ステート
	1	0	待機時間 = 32768 ステート
		1	待機時間= 65536 ステート
1	0	0	待機時間 = 131072 ステート
		1	待機時間 = 1024 ステート
	1		使用禁止

## 21.2.2 モジュールスタンバイコントロールレジスタ (MSTCR)

MSTCR は、8 ビットのリード / ライト可能なレジスタです。 クロック出力の制御を行い、また、内蔵モジュールをモジュールごとにスタンバイ状態にするモジュールスタンバイ機能を設定します。 モジュールスタンバイ機能を設定できるモジュールは、ITU、SCIO、SCII、DMAC、リフレッシュコントローラ、A/D 変換器です。



MSTCR はリセット、またはハードウェアスタンバイモード時に、H'40 にイニシャライズされます。 ソフトウェアスタンバイモードではイニシャライズされません。

ビット7: クロックストップ(PSTOP) クロックの出力を許可または禁止します。

ビット7	説明	
PSTOP		
0	クロックの出力を許可	(初期値)
1	クロックの出力を禁止	

ビット6:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 5: モジュールスタンバイ 5 (MSTOP5) ITU をスタンバイ状態にするかを選択します。

ビット5	説明	
MSTOP5		
0	ITU は通常動作	(初期値)
1	ITU はスタンバイ状態	

## ビット4: モジュールスタンバイ4(MSTOP4)

SCIO をスタンバイ状態にするかを選択します。

ビット4	説明	
MSTOP4		
0	SCI0 は通常動作	(初期値)
1	SCI0 はスタンバイ状態	

### ビット3:モジュールスタンバイ3(MSTOP3)

SCII をスタンバイ状態にするかを選択します。

ビット3	説明	
MSTOP3		
0	SCI1 は通常動作	(初期値)
1	SCI1 はスタンバイ状態	

#### ビット2: モジュールスタンバイ2(MSTOP2)

DMAC をスタンバイ状態にするかを選択します。

ビット2	説明	
MSTOP2		
0	DMAC は通常動作	(初期値)
1	DMAC はスタンバイ状態	

### ビット1: モジュールスタンバイ1(MSTOP1)

リフレッシュコントローラをスタンバイ状態にするかを選択します。

ビット1	説明	
MSTOP1		
0	リフレッシュコントローラは通常動作	(初期値)
1	リフレッシュコントローラはスタンバイ状態	

### ビット 0: モジュールスタンバイ 0 (MSTOP0)

A/D 変換器をスタンバイ状態にするかを選択します。

ビット0	説明	
MSTOP0		
0	A/D 変換器は通常動作	(初期値)
1	A/D 変換器はスタンバイ状態	

# 21.3 スリープモード

# 21.3.1 スリープモードへの遷移

SYSCR の SSBY ビットを 0 にクリアした状態で SLEEP 命令を実行すると、プログラム実行状態からスリープモードに遷移します。CPU の動作は、SLEEP 命令実行直後に停止します。CPU の動作は停止しますが、CPU のレジスタの内容は保持されます。スリープモードでは DMA コントローラ (DMAC)、リフレッシュコントローラ、および内蔵周辺モジュールの機能は停止しません。ただし、モジュールスタンバイ機能により、スタンバイ状態となっている内蔵モジュールの機能は動作しません。

## 21.3.2 スリープモードの解除

スリープモードの解除は、割り込み、RES 端子、STBY 端子によって行われます。

#### (1) 割り込みによる解除

割り込み要求が発生すると、割り込み例外処理状態に遷移し、スリープモードは解除されます。なお、内蔵周辺モジュールによる割り込みがモジュール側で禁止されている場合、また、NMI 以外の割り込みが CCR の I、UI ビット、IPR によってマスクされている場合にはスリープモードは解除されません。

#### (2) RES 端子による解除

RES 端子を Low レベルにするとリセット状態に遷移し、スリープモードは解除されます。

### (3) STBY 端子による解除

STBY 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。

# 21.4 ソフトウェアスタンバイモード

### 21.4.1 ソフトウェアスタンバイモードへの遷移

ソフトウェアスタンバイモードに遷移するには SYSCR の SSBY ビットを 1 にセットした状態で、SLEEP 命令を実行します。

ソフトウェアスタンバイモードでは、CPU だけでなくクロックをはじめ内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減されます。DMAC、内蔵周辺モジュールはリセット状態になり、停止します。規定の電圧が与えられている限り、CPU のレジスタ、および内蔵 RAM のデータは保持されます。I/O ポートおよびリフレッシュコントローラ\*の状態も保持されています。

WDT をウォッチドッグタイマとして使用している場合(WT/ $\overline{\text{IT}}$  = 1)、必ず TME ビットを 0 クリアしてから SSBY をセットしてください。また、TME を 1 にセットするときは、SSBY を 0 クリアしてください。

また、ソフトウェアスタンバイモードに遷移する前に、BRCR の BRLE ビットをクリア (バス解放禁止状態) してください。

【注】\* RTCNT、RTMCSR のビット 7、6 はイニシャライズされ、その他は保持となります。

# 21.4.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部割り込み(NMI 端子、 $\overline{IRQ}_0 \sim \overline{IRQ}_2$ 端子)、 $\overline{RES}$ 端子または  $\overline{STBY}$ 端子によって行われます。

#### (1) 割り込みによる解除

NMI、 $IRQ_0 \sim IRQ_2$ 割り込み要求信号が入力されると、クロックの発振が開始され、SYSCR の STS2  $\sim$  STS0 ビットによって設定された時間が経過した後、安定したクロックが本 LSI 全体に供給されて、ソフトウェアスタンバイモードは解除され、割り込み例外処理を開始します。なお、 $IRQ_0 \sim IRQ_2$ 割り込みは、対応するイネーブルビットが 0 にクリアされている場合、または CPU でマスクされている場合には、ソフトウェアスタンバイモードは解除されません。

### (2) RES 端子による解除

RES 端子を Low レベルにすると、クロックの発振が開始されます。クロックの発振開始と同時に、本 LSI 全体にクロックが供給されます。このとき RES 端子は必ずクロックの発振が安定するまで Low レベルに保持してください。RES 端子を High レベルにすると、CPU はリセット例外処理を開始します。

#### (3) STBY 端子による解除

STBY 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。

# 21.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定

SYSCR の STS2~STS0 ビットおよび DIVCR の DIV1、0 ビットの設定は、以下のようにしてください。

### (1) 水晶発振の場合

待機時間が 7ms (発振安定時間)以上となるように STS2~STS0、DIV1、0 を設定してください。表 21.3 は動作周波数と STS2~STS0、DIV1、0 ビットの設定値に対する待機時間を示します。表 21.3 の動作周波数と発振安定待機時間を参照してください。

### (2) 外部クロックの場合

任意の値を選択可能です。

18MHz 16MHz 12MHz DIV1 DIV0 STS2 STS1 10MHz 6MHz 4MHz 2MHz 1MHz 0 0 8192 ステート 0.46 0.51 0.65 0.8 1.0 1.3 2.0 4.1 8.2 ms 8.2 16384 ステート 0.91 1.0 1.3 1.6 2.0 2.7 4.1 16.4 1 8.2 32768 ステート 2.0 2.7 3.3 16.4 Ω 1.8 4 1 5.5 32.8 10.9 65536 ステート 3.6 4.1 5.5 6.6 8.2 16.4 32.8 1 65.5 7.3 8.2 10.9 13.1 32.8 65.5 131072 ステート 16 4 21.8 131.1 1024 ステート 0.057 0.064 0.085 0.10 0.13 0.17 0.26 0.51 1 使用禁止 0 8192 ステート 0.91 1.02 1.6 2.7 8.2 16.4 1.4 2.0 4.1 ms 8.2 16384 ステート 2.0 2.7 3.3 5.5 16.4 1 1.8 4 1 32.8 0 32768 ステート 3.6 4.1 5.5 6.6 8.2 10.9 16.4 32.8 65.5 7.3 8.2 10.9 13.1 65.5 65536 ステート 16.4 21.8 32.8 131.1 1 131072 ステート 14.6 16.4 21.8 26.2 32.8 43.7 65.5 131.1 262.1 1024 ステート 0.11 0.13 0.17 0.20 0.26 0.34 0.51 使用禁止 8.2 16.4 32.8 0 8192 ステート 1.8 2.0 2.7 3.3 4.1 5.5 1 ms 16384 ステート 3.6 4.1 5.5 6.6 8.2 10.9 16.4 32.8 65.5 1 7.3 8.2 10.9 13.1 0 32768 ステート 16 4 21.8 32.8 65.5 131 1 65536 ステート 14.6 16.4 21.8 26.2 32.8 43.7 65.5 131.1 262.1 1 131072 ステート 29.1 32.8 43.7 52.4 65.5 87.4 131.1 262.1 524.3 1024 ステート 0.23 0.26 0.34 0.41 0.51 0.68 1.02 2.0 使用禁止 0 8192 ステート 3.6 4.1 6.6 8.2 10.9 16.4 32.8 65.5 1 5.5 ms 7.3 8.2 10.9 13.1 21.8 32.8 65.5 16384 ステート 164 131 1 1 14.6 16.4 32.8 43.7 65.5 131.1 262.1 Ω 32768 ステート 21.8 26.2 65536 ステート 29.1 32.8 43.7 52.4 65.5 87.4 131.1 262.1 1 524.3 131072 ステート 65.5 131.1 174.8 524.3 58.3 87 4 104.9 262 1 1048 6 1024 ステート 0.46 0.51 0.68 0.82 1.0 2.0 8.2 1 4.1 使用禁止

表 21.3 動作周波数と発振安定待機時間

: 推奨設定時間

## 21.4.4 ソフトウェアスタンバイモードの応用例

ここでは、NMI 端子の立ち下がりでソフトウェアスタンバイモードに遷移し、NMI 端子の立ち上がりで解除を行う例を、図 21.1 に示します。

SYSCR の NMI エッジ(NMIEG) ビットが 0 にクリアされている(立ち下がりエッジ指定)状態で NMI 割り込みを受け付けた後、NMIEG ビットを 1 にセットします(立ち上がりエッジ指定)。SSBY ビットを 1 にセットした後、SLEEP 命令を実行してソフトウェアスタンバイモードに遷移します。 その後、NMI 端子の立ち上がりエッジで、ソフトウェアスタンバイモードが解除されます。




図 21.1 ソフトウェアスタンバイモード時の NMI タイミング (例)

### 21.4.5 使用上の注意

ソフトウェアスタンバイモードでは、I/O ポートの状態が保持されます。したがって、High レベルを出力している場合、出力電流分の消費電流は低減されません。

# 21.5 ハードウェアスタンバイモード

# 21.5.1 ハードウェアスタンバイモードへの遷移

STBY 端子を Low レベルにすると、どの処理状態からでもハードウェアスタンバイモードに遷移します。

ハードウェアスタンバイモードでは、CPU、DMAC、リフレッシュコントローラ、および内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減します。内蔵 RAM 以外のすべてのモジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵 RAM のデータは保持されます。I/O ポートは、ハイインピーダンス状態になります。

内蔵 RAM のデータを保持するためには、 $\overline{\text{STBY}}$  端子を Low レベルにする前に、SYSCR の RAME ビットを 0 にクリアしてください。

ハードウェアスタンバイモード中には、モード端子 ( $\mathrm{MD_2} \sim \mathrm{MD_0}$ ) の状態を変化させないでください。

### 21.5.2 ハードウェアスタンバイモードの解除

ハードウェアスタンバイモードの解除は、 $\overline{STBY}$  端子と  $\overline{RES}$  端子とで行われます。 $\overline{RES}$  端子を Low レベルにした状態で、 $\overline{STBY}$  端子を High レベルにすると、クロックは発振を開始します。このとき、RES 端子は必ずクロックの発振が安定するまで Low レベルに保持してください。 $\overline{RES}$  端子を High レベルにするとリセット例外処理を経て、プログラム実行状態に遷移します。

# 21.5.3 ハードウェアスタンバイモードのタイミング

ハードウェアスタンバイモードの各端子のタイミング例を図21.2に示します。

RES 端子を Low レベルにした後、 $\overline{STBY}$  端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。解除は、 $\overline{STBY}$  端子を High レベルにし、クロックの発振安定時間経過後、 $\overline{RES}$  端子を Low レベルから High レベルにすることにより行われます。




図 21.2 ハードウェアスタンバイモードのタイミング

# 21.6 モジュールスタンバイ機能

# 21.6.1 モジュールスタンバイタイミング

モジュールスタンバイ機能は、MSTCR の MSTOP5~0 ビットにより、内蔵モジュールのうち ITU、SCIO、SCII、DMAC、リフレッシュコントローラ、A/D 変換器を低消費電力状態とは独立に停止させることができます。MSTOP5~0 ビットを 1 にセットすると、MSTCR のライトサイクルの次のバスサイクルの先頭で上記周辺モジュールはスタンバイ状態となり動作が停止します。

# 21.6.2 モジュールスタンバイ中のリード/ライト

モジュールスタンバイ中の周辺モジュールのレジスタに対するリード / ライトはできません。リードすると常に H'FF が読み出されます。ライトは無効です。

# 21.6.3 使用上の注意

モジュールスタンバイ機能を使用するうえで以下のことに注意してください。

### (1) DMAC およびリフレッシュコントローラの処置

モジュールスタンバイ機能を使用する場合、DMAC およびリフレッシュコントローラはバス権要求が発生しない状態で MSTOP2、1 ビットを 1 にセットしてください。バス権要求が発生した状態で MSTOP2、1 ビットが 1 にセットされると、バスアービタの動作が不確定となり誤動作の原因となります。

#### (2) 内蔵周辺モジュール割り込み

MSTCR のビットを 1 にセットする場合、事前に当該モジュールの割り込みを禁止してください。 モジュールスタンバイ機能によって、スタンバイ状態となった周辺モジュールは、割り込みフラグを 含めてレジスタがすべて初期化されます。

#### (3) 端子の状態

モジュールスタンバイ機能によって、停止したモジュールが使用していた端子は、モジュールの機能が失われます。その後の端子状態については端子ごとに異なりますので、詳細は「第9章 I/Oポート」を参照してください。端子の状態が入力から出力に変化する場合には、特に注意が必要です。例えば、SCII をモジュールスタンバイにした場合、受信端子はモジュールスタンバイと同時に受信端子としての機能が無くなりポートとなりますが、ポートの DDR が 1 にセットされていると、端子はデータ出力となり外部 SCI 送信データと衝突する可能性があります。この場合、ポートの DDR を 0 にクリアするなどの対策をとってください。

### (4) レジスタの再設定

モジュールスタンバイ機能によって、停止した周辺モジュールのレジスタはすべて初期化されます。このため再動作させる際には、MSTCR ビットを 0 にクリアした後、レジスタの再設定が必要です。なお MSTCR ビットが 1 にセットされた状態ではレジスタへのライトはできません。

### (5) DMAC による MSTCR のライト禁止

MSTCR は誤動作の防止のため CPU 以外のライトはできません。 したがって DMAC によるリード はできますがライトはできません。

# 21.7 クロック出力禁止機能

MSTCR の PSTOP ビットにより、 クロックの出力を制御することができます。PSTOP ビットを 1 にセットすると、 クロックは停止し、 端子はハイインピーダンスになります。図 21.3 に クロックの発振開始、発振停止のタイミングを示します。PSTOP ビットを 0 にクリアした状態では、クロックの出力は許可されます。表 21.4 に各処理状態における 端子の状態を示します。




図 21.3 クロック発振開始、発振停止タイミング

表 21.4 各処理状態における 端子の状態

		# ··· · ·
処理状態	PSTOP = 0	PSTOP = 1
ハードウェアスタンバイ	ハイインピーダンス	ハイインピーダンス
ソフトウェアスタンバイ	High レベル固定	ハイインピーダンス
スリープモード	出力	ハイインピーダンス
通常動作状態	出力	ハイインピーダンス

# 22. 電気的特性

表 22.1 に H8/3048 シリーズの電気的特性の比較を示します。

表 22.1 H8/3048 シリーズの電気的特性比較

		12 22.					1
	項目	記号	単位	H8/3048F (二電源方式)	H8/3048 H8/3047 H8/3045 H8/3044	H8/3048ZTAT	(単一電源方式) * <sup>5</sup>
動作範囲	$V_{cc} = 4.5 \sim 5.5 V$		MHz	1 ~ 16	1 ~ 18	1 ~ 18	2 ~ 25
	$V_{cc} = 3.15 \sim 5.5 V$			_	1 ~ 13	1 ~ 13	_
	$V_{cc} = 2.7 \sim 5.5 V$			1~8	1~8	1~8	
	$V_{cc} = 3.0 \sim 3.6 V$						2 ~ 25
動作温度 範囲	通常仕様	T <sub>opr</sub>		–20 ~ +75	–20 ~ +75	–20 ~ +75	−20 ~ +75* <sup>1</sup>
	広温度範囲仕様			–40 ~ <b>+</b> 85	–40 ~ <b>+</b> 85	–40 ~ <b>+</b> 85	-40 ~ +85* <sup>1</sup>
絶対最大 定格	Vೄ端子の定格	V <sub>in</sub>		あり		あり	_
	FWE 端子の定格						あり
	V <sub>cL</sub> 端子						電源接続は不可* <sup>2</sup> (5V 動作のみ)
	電源電圧 V <sub>cc</sub>		V	<b>−</b> 0.3 ~ <b>+</b> 7.0	<b>−</b> 0.3 ~ <b>+</b> 7.0	<b>−</b> 0.3 ~ <b>+</b> 7.0	5V 動作品: -0.3~+7.0 3V 動作品: -0.3~+4.6
DC 特性	RESO 端子の規格			あり	あり	あり	
	FWE 端子の規格						あり
	高電圧(12V) 印加判定レベル			あり			
	スタンバイ電流 (Ta 50 )	I <sub>cc</sub> * <sup>3</sup>	μА	max. 5	max. 5	max. 5	max. 10
	スタンバイ電流 (50 < Ta)			max. 20	max. 20	max. 20	max. 80
AC 特性	クロックサイクル 時間	t <sub>cyc</sub>	ns	max. 1000	max. 1000	max. 1000	max. 500
	RES パルス幅	t <sub>RESW</sub>	t <sub>cyc</sub>	min. 10	min. 10	min. 10	min. 20
	RESO 出力遅延時間		ns	max. 100	max. 100	max. 100	_
<u></u>	RESO 出力パルス幅	t <sub>RESOW</sub>	t <sub>cyc</sub>	min. 132	min. 132	min. 132	
フラッシニ	ュメモリ特性*⁴			表 22.20 参照			表 21.11 参照

- 【注】 \*1 フラッシュメモリの書き込み/消去の動作温度範囲は、Ta=0~+75℃です。
  - \*2 Vg 端子と GND 間に外付けコンデンサを接続してください。
  - \*3 動作時の消費電流については、DC 特性表を参照してください。
  - \*4 フラッシュメモリの詳細については、書き込み/消去のアルゴリズムを参照してください。
  - \*5 H8/3048F-ONE ハードウェアマニュアル (第1版)を参照してください。

# 22.1 H8/3048ZTAT ( PROM ) 、マスク ROM 内蔵品の 電気的特性\*

# 22.1.1 絶対最大定格

絶対最大定格を表 22.2 に示します。

表 22.2 絶対最大定格

項目	記 号	定格値	単 位
電源電圧	V <sub>cc</sub>	- 0.3 ~ + 7.0	V
プログラム電圧 H8/3048ZTAT	$V_{pp}$	- 0.3 ~ + 13.5	V
入力電圧(ポート7以外)	$V_{in}$	- 0.3 ~ V <sub>cc</sub> + 0.3	V
入力電圧(ポート7)	$V_{in}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
リファレンス電源電圧	$V_{REF}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
アナログ電源電圧	AV <sub>cc</sub>	- 0.3 ~ + 7.0	V
アナログ入力電圧	$V_{AN}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
動作温度	T <sub>opr</sub>	通常仕様品: - 20~ +75	
		広温度範囲仕様品: - 40~ +85	
保存温度	T <sub>stg</sub>	- 55~ + 125	

【注】 \* 適用製品: H8/3048ZTAT、H8/3048 マスク ROM 品、H8/3047 マスク ROM 品、 H8/3045 マスク ROM 品、H8/3044 マスク ROM 品

#### 【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。  $V_{PP}$  は、オーバシュートのピークが 13V を超えないようにしてください。

# 22.1.2 DC 特性

DC 特性を表 22.3 に示します。また、出力許容電流値を表 22.4 に示します。

表 22.3 DC 特性 (1)

条件:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V^{*1}$ 、 $T_a = -20 \sim +75 \quad \text{(通常仕様品)}$ 、 $T_a = -40 \sim +85 \quad \text{(広温度範囲仕様品)}$ 

	項目	記号	min		Max	単位	測定条件
				typ	IVIAX		別化示计
シュミット	ポート A、	V <sub>T</sub>	1.0	-	-	V	_
トリガ入力	P8 <sub>2</sub> ~ P8 <sub>0</sub> , PB <sub>3</sub> ~ PB <sub>0</sub>	$V_{T}^{}^{T}}$	-	-	$V_{cc} \times 0.7$	V	
電圧		$V_{T}^{+} - V_{T}^{-}$	0.4	-	-	V	
入力 High レベル電圧	$\overline{RES}$ , $\overline{STBY}$ , NMI, $MD_2 \sim MD_0$	$V_{\text{IH}}$	V <sub>cc</sub> - 0.7	1	V <sub>cc</sub> + 0.3	>	
	EXTAL		$V_{cc} \times 0.7$	-	V <sub>cc</sub> + 0.3	V	
	ポート 7		2.0	-	AV <sub>cc</sub> + 0.3	V	
	ポート 1、2、3、4、		2.0	-	V <sub>cc</sub> + 0.3	V	
	5, 6, 9, P8 <sub>4</sub> , P8 <sub>3</sub> , PB <sub>7</sub> ~ PB <sub>4</sub>						
入力 Low レ ベル電圧	RES, STBY, MD <sub>2</sub> ~ MD <sub>0</sub>	$V_{\scriptscriptstyle \rm IL}$	- 0.3	-	0.5	V	
	NMI、EXTAL、ポート1、2、3、4、5、6、7、9、P8 <sub>4</sub> 、P8 <sub>3</sub> 、PB <sub>7</sub> ~PB <sub>4</sub>		- 0.3	1	0.8	V	
出力 High レ	全出力端子	$V_{OH}$	V <sub>cc</sub> - 0.5	-	-	V	$I_{OH} = -200 \mu A$
ベル電圧	(RESO を除く)		3.5	-	-	V	I <sub>OH</sub> = - 1mA
出力 Low レ ベル電圧	全出力端子 (RESO を除く)	V <sub>oL</sub>	-	-	0.4	٧	I <sub>oL</sub> = 1.6mA
	ポート 1、2、5、B		-	-	1.0	V	I <sub>oL</sub> = 10mA
	RESO		-	-	0.4	V	I <sub>oL</sub> = 2.6mA
入力リーク 電流	STBY, NMI, RES, MD <sub>2</sub> ~ MD <sub>0</sub>	I <sub>in</sub>	-	-	1.0	μА	V <sub>in</sub> = 0.5 ~ V <sub>cc</sub> - 0.5 V
	ポート7		-	-	1.0	μА	$V_{in} = 0.5 \sim AV_{cc} - 0.5V$

表 22.3 DC 特性(2)

	項目	記号	min	typ	max	単位	測定条件
スリーステ ートリーク	ポート 1、2、3、4、 5、6、8 ~B	I <sub>TSI</sub>	-	-	1.0	μА	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
電流(オフ状 態)	RESO		-	-	10.0	μА	
入力プルア ップ MOS 電 流	ポート 2、4、5	- I <sub>P</sub>	50	-	300	μА	V <sub>in</sub> = 0V
入力容量	NMI	$C_{in}$	1	-	50	pF	$V_{in} = 0V$
	NMI 以外の全入力 端子		ı	-	15	pF	f = 1MHz T <sub>a</sub> = 25
消費電流*2	通常動作時	I <sub>cc</sub>	1	50	65	mA	f = 16MHz
			ı	55	75		f = 18MHz
	スリープ時		1	35	50		f = 16MHz
			1	40	55		f = 18MHz
	モジュール		-	20	25		f = 16MHz
	スタンバイ時*⁴		1	25	27		f = 18MHz
	スタンバイ時* <sup>3</sup>		1	0.01	5.0	μΑ	T <sub>a</sub> 50
			-	-	20.0		50 < T <sub>a</sub>
アナログ電	A/D 変換中	$AI_{cc}$	1	1.2	2.0	mA	
源電流	A/D、D/A 変換中		1	1.2	2.0		
	A/D、D/A 変換待機 時		ı	0.01	5.0	μА	DASTE=0 時
リファレン	A/D 変換中	Al <sub>cc</sub>	•	0.3	0.6	mA	V <sub>REF</sub> = 5.0V
ス電源電流	A/D、D/A 変換中		-	1.3	3.0		
	A/D、D/A 変換待機 時		-	0.01	5.0	μА	DASTE=0 時
RAM スタンパ	 バイ電圧	$V_{\text{RAM}}$	2.0	-	-	V	

- 【注】 \*1 A/D 変換器と D/A 変換器を未使用時に、AVcc、VREF、AVss端子を開放しないでください。 AVcc、VREF端子は Vcに、AVss端子は Vss にそれぞれ接続してください。
  - \*2 消費電流値は、 $V_{\mu}$ min =  $V_{cc}$  0.5V、 $V_{\mu}$ max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
  - \*3 V<sub>RAM</sub> V<sub>CC</sub> < 4.5V のとき、V<sub>IHMIN</sub> = V<sub>CC</sub> × 0.9、V<sub>ILMAX</sub> = 0.3V とした場合の値です。
  - \*4 モジュールスタンバイ時の電流値は、全モジュールを停止しスリープ状態とした場合の値です。

表 22.3 DC 特性(3)

条件:  $V_{cc}$  = 2.7 ~ 5.5 V、  $AV_{cc}$  = 2.7 V ~ 5.5 V、  $V_{REF}$  = 2.7 V ~  $AV_{cc}$ 、  $V_{ss}$  =  $AV_{ss}$  =  $0V^{*1}$ 、  $T_a$  = -20 ~ +75 (通常仕様品)、 $T_a$  = -40 ~ +85 (広温度範囲仕様品)

a	20~ + /5 ( ) ( ) ( ) ( )	水山ノ、 i <sub>a</sub> <sup>—</sup>	- +0		她出江你叫 )		
	項目	記号	min	typ	max	単 位	測定条件
シュミット	ポート A、	V <sub>T</sub> -	V <sub>cc</sub> × 0.2	-	-	V	
トリガ入力	P8 <sub>2</sub> ~ P8 <sub>0</sub> ,	V <sub>T</sub> <sup>+</sup>	-	-	V <sub>cc</sub> <b>×</b> 0.7	V	
電圧	PB <sub>3</sub> ~ PB <sub>0</sub>	V <sub>T</sub> - V <sub>T</sub>	V <sub>cc</sub> × 0.07	ı	-	٧	
入力 High レ ベル電圧	RES, STBY, NMI, MD <sub>2</sub> ~ MD <sub>0</sub>	$V_{\text{IH}}$	V <sub>cc</sub> × 0.9	1	V <sub>cc</sub> + 0.3	>	
	EXTAL		V <sub>cc</sub> × 0.7	ı	V <sub>cc</sub> + 0.3	٧	
	ポート 7		V <sub>cc</sub> × 0.7	-	AV <sub>cc</sub> + 0.3	V	
	ポート 1、2、3、4、 5、6、9、P8 <sub>4</sub> 、P8 <sub>3</sub> 、 PB <sub>7</sub> ~PB <sub>4</sub>		V <sub>cc</sub> <b>×</b> 0.7	-	V <sub>cc</sub> + 0.3	V	
入力 Low レベル電圧	$\overline{\text{RES}}$ , $\overline{\text{STBY}}$ , $\text{MD}_2$ $\sim \text{MD}_0$	$V_{\scriptscriptstyle \rm IL}$	- 0.3	1	V <sub>cc</sub> × 0.1	<b>V</b>	
	NMI、EXTAL、 ポート 1、2、3、4、 5、6、7、9、 P8 <sub>4</sub> 、P8 <sub>3</sub> 、PB <sub>7</sub> ~PB <sub>4</sub>		- 0.3	-	V <sub>cc</sub> × 0.2	<b>V</b>	$V_{cc} < 4.0V$ $V_{cc} = 4.0 \sim 5.5V$
出力 High レ	全出力端子	V <sub>OH</sub>	V <sub>cc</sub> - 0.5	•	-	V	I <sub>OH</sub> = - 200 μ A
ベル電圧	(RESO を除く)		V <sub>cc</sub> - 1.0	-	-	V	I <sub>OH</sub> = - 1mA
出力 Low レ ベル電圧	全出力端子 (RESO を除く)	$V_{oL}$	-	1	0.4	V	I <sub>OL</sub> = 1.6mA
	ポート1、2、5、B		-	-	1.0	V	$V_{cc} = 4V$ $I_{oc} = 5mA$ $4V < V_{cc} = 5.5V$ $I_{oc} = 10mA$
	RESO		-	-	0.4	V	I <sub>OL</sub> = 1.6mA
入力リーク 電流	STBY、NMI、RES、 MD₂ ~ MD₀	I <sub>in</sub>	-	-	1.0	μA	$V_{in} = 0.5 \sim V_{cc} - 0.5V$
	ポート 7		-	-	1.0	μА	$V_{in} = 0.5 \sim AV_{CC} - 0.5V$

#### 表 22.3 DC 特性(4)

条件:  $V_{cc}$  = 2.7 ~ 5.5V、 $AV_{cc}$  = 2.7 ~ 5.5V、 $V_{REF}$  = 2.7V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  =  $0V^{*1}$ 、 $T_{a}$  = -20 ~ +75 (通常仕様品)、 $T_{a}$  = -40 ~ +85 (広温度範囲仕様品)

	項目	記号	min	typ	max	単位	測定条件
スリーステ ートリーク	ポート 1、2、3、4、5、 6、8~B	I <sub>TSI</sub>	-	-	1.0	μΑ	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
電流(オフ状態)	RESO		-	-	10.0	μА	
入力プルア ップ MOS 電流	ポート 2、4、5	- I <sub>p</sub>	10	-	300	μА	$V_{cc} = 2.7V \sim 5.5V,$ $V_{in} = 0V$
入力容量	NMI	C <sub>in</sub>	-	-	50	pF	V <sub>in</sub> = 0V
	NMI 以外の全 入力端子		-	-	15	pF	f = 1MHz T <sub>a</sub> = 25
消費電流*²	通常動作時	l <sub>cc</sub> * <sup>4</sup>	-	12 (3.0V)	35 (5.5V)	mA	f = 8MHz
				20	55		f = 13MHz
				(3.3V)	(5.5V)		$(V_{cc} = 3.15 \sim 5.5V)$
	スリープ時		-	8	25		f = 8MHz
				(3.0V)	(5.5V)		
				12	40		f = 13MHz
				(3.3V)	(5.5V)		$(V_{cc} = 3.15 \sim 5.5V)$
	モジュール		-	5	14	mA	f = 8MHz
	スタンバイ時* <sup>5</sup>			(3.0V)	(5.5V)		
				7	20		f = 13MHz
				(3.3V)	(5.5V)		$(V_{cc} = 3.15 \sim 5.5V)$
	スタンバイ時* <sup>3</sup>		-	0.01	5.0	μΑ	T <sub>a</sub> 50
			-	-	20.0		50 < T <sub>a</sub>
アナログ	A/D 変換中	$AI_{cc}$	-	0.4	1.0	mA	$AV_{cc} = 3.0V$
電源電流			-	1.2	-		AV <sub>cc</sub> = 5.0V
	A/D、D/A 変換中		-	0.4	1.0		$AV_{cc} = 3.0V$
			-	1.2	-		$AV_{cc} = 5.0V$
	A/D、D/A 変換待機時		-	0.01	5.0	μΑ	DASTE=0 時
リファレン	A/D 変換中	$AI_{\mathtt{cc}}$	-	0.2	0.4	mA	V <sub>REF</sub> = 3.0V
ス電源電流			-	0.3	-		V <sub>REF</sub> = 5.0V
	A/D、D/A 変換中		-	0.8	2.0		V <sub>REF</sub> = 3.0V
			-	1.3	-		V <sub>REF</sub> = 5.0V
	A/D、D/A 変換待機時		-	0.01	5.0	μΑ	DASTE=0 時
RAM スタンバ	イ電圧	$V_{\text{RAM}}$	2.0	-	-	V	

- 【注】 \*1 A/D 変換器と D/A 変換器を未使用時に AVcc、VREF、AVss 端子を開放しないでください。 AV<sub>cc</sub>、V<sub>RFF</sub> 端子は V<sub>cc</sub> に、AV<sub>ss</sub> 端子は V<sub>ss</sub> にそれぞれ接続してください。
  - \*2 消費電流値は、 $V_{IH}$ min =  $V_{CC}$  0.5V、 $V_{IL}$ max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
  - \*3  $V_{\scriptscriptstyle RAM}$   $V_{\scriptscriptstyle CC}$  < 2.7V のとき、 $V_{\scriptscriptstyle IH\,MIN}$  =  $V_{\scriptscriptstyle CC}$  imes 0.9、 $V_{\scriptscriptstyle IL\,MAX}$  = 0.3V とした場合の値です。
  - \*4  $I_{cc}$  は下記の式に従って  $V_{cc}$  と f に依存します。
    - $I_{cc}$ max. = 3.0 ( mA ) + 0.75 ( mA/MHz  $\cdot$  V )  $\times$  V  $_{cc}$   $\times$  f ( 通常動作時 )
    - $I_{cc}$ max. = 3.0 (mA) + 0.55 (mA/MHz・V)  $\times V_{cc} \times f($  スリープ時)
    - $I_{cc}$ max. = 3.0 ( mA ) + 0.25 ( mA/MHz・V )  $\times$   $V_{cc}$   $\times$  f ( モジュールスタンバイ時 )
  - \*5 モジュールスタンバイ時の電流値は、全モジュールを停止しスリープ状態にした場合の値です。

### 表 22.4 出力許容電流値

条件:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、 $T_a = -20 \sim +75$  (通常仕様品)、 $T_a = -40 \sim +85$  (広温度範囲仕様品)

a						
項	目	記号	min	typ	max	単位
出力 Low レベル許容電流	ポート 1、2、5、B	I <sub>ol</sub>	-	-	10	mA
(1端子あたり)	上記以外の出力端子		-	-	2.0	mA
出力 Low レベル許容電流(総和)	ポート 1、2、5、B、 28 端子の総和	I <sub>OL</sub>	1	1	80	mA
	上記を含む、全出力端子の 総和		1	1	120	mA
出力 High レベル許容電流(1 端子あたり)	全出力端子	<b>I</b> <sub>OH</sub>	1	1	2.0	mA
出力 High レベル許容電流(総和)	全出力端子の総和	I <sub>OH</sub>	-	-	40	mA

- 【注】 1. LSI の信頼性を確保するため、出力電流値は表 22.4 の値を超えないようにしてください。
  - 2. ダーリントントランジスタや、LED を直接駆動する場合には、図 22.1、図 22.2 に示すように、出力に必ず電流制限抵抗を挿入してください。




図 22.1 ダーリントントランジスタ駆動回路例




図 22.2 LED 駆動回路例

# 22.1.3 AC 特性

表 22.5 にバスタイミング、表 22.6 にリフレッシュコントローラバスタイミング、表 22.7 に制御信号タイミングを示します。また、表 22.8 に内蔵周辺モジュールタイミングを示します。

### 表 22.5 バスタイミング(1)

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、

 $V_{ss} = AV_{ss} = 0V$ , = 1 ~ 8MHz,

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 B:  $V_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $AV_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $V_{REF} = 3.15 \text{V} \sim AV_{cc}$ 、

 $V_{ss} = AV_{ss} = 0V$ ,  $= 1 \sim 13MHz$ ,

T<sub>1</sub> = -20~+75 (通常仕様品)、T<sub>2</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、

= 1 ~ 18MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

項目	記号	条	牛 A	条件	牛 B		条件	‡ C		測定条件
		8N	1Hz	131	ИHz	16N	ИHz	18	ИHz	
		min	max	min	max	min	max	min	max	
クロックサイクル時間	t <sub>cyc</sub>	125	1000	76.9	1000	62.5	1000	55.5	1000	図 22.7、
クロックパルス幅 Low レベル時間	t <sub>cl</sub>	40	-	20	-	20	-	17	-	図 22.8
クロックパルス幅 High レベル時間	t <sub>ch</sub>	40		20	1	20		17	-	
クロック立ち上がり時間	t <sub>CR</sub>	-	20	-	15	-	10		10	
クロック立ち下がり時間	t <sub>CF</sub>	-	20	1	15	-	10	1	10	
アドレス遅延時間	t <sub>AD</sub>	-	60	-	50	-	30		25	
アドレスホールド時間	t <sub>AH</sub>	25		20	1	10		10	-	
アドレスストローブ遅延時間	t <sub>ASD</sub>	-	60	-	50	-	30		25	
ライトストローブ遅延時間	t <sub>wsp</sub>	-	60	1	50	-	30	1	25	
ストローブ遅延時間	t <sub>sd</sub>	-	60	-	50	-	30	-	25	
ライトデータストローブパルス幅 1	t <sub>wsw1</sub> *	85	-	40	-	35	-	32	-	
ライトデータストローブパルス幅 2	t <sub>wsw2</sub> *	150	-	90	-	65	-	62	-	
アドレスセットアップ時間 1	t <sub>AS1</sub>	20	-	15	-	10	-	10	-	
アドレスセットアップ時間 2	t <sub>AS2</sub>	80	-	45	-	40	-	38	-	
リードデータセットアップ時間	t <sub>RDS</sub>	50	-	30	-	20	-	15	-	
リードデータホールド時間	t <sub>RDH</sub>	0	-	0	-	0	-	0	-	
ライトデータ遅延時間	t <sub>wdd</sub>	-	75	-	75	-	60	-	55	
ライトデータセットアップ時間 1	t <sub>wDS1</sub>	60	-	20	-	15	-	10	-	
ライトデータセットアップ時間 2	t <sub>wds2</sub>	5	-	- 10	-	- 5	-	- 10	-	
ライトデータホールド時間	t <sub>wdh</sub>	25	-	15	-	20	-	20	-	
リードデータアクセス時間 1	t <sub>ACC1</sub> *	-	120	-	60	-	60	-	50	
リードデータアクセス時間 2	t <sub>ACC2</sub> *	-	240	-	140	-	120	-	105	

単位:ns

### 表 22.5 バスタイミング(2)

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、 = 1 ~ 8MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 B:  $V_{cc}$  = 3.15 ~ 5.5V、 $AV_{cc}$  = 3.15 ~ 5.5V、 $V_{REF}$  = 3.15V ~  $AV_{cc}$ 、

 $V_{ss} = AV_{ss} = 0V$ ,  $= 1 \sim 13MHz$ ,

T<sub>1</sub> = -20~+75 (通常仕様品)、T<sub>1</sub> = -40~+85 (広温度範囲仕様品)

条件 C :  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 18MHz、

T<sub>3</sub> = -20~+75 (通常仕様品)、T<sub>3</sub> = -40~+85 (広温度範囲仕様品)

I <sub>a</sub> - 20				1 00						
項目	記号	記号 条件 A		条例	条件 B		条件		測定条件	
		8N	8MHz		13MHz		16MHz		ЛHz	
		min	max	min	max	min	max	min	max	
リードデータアクセス時間 3	t <sub>ACC3</sub> *	-	70	-	30	-	30	-	20	図22.7、
リードデータアクセス時間 4	t <sub>ACC4</sub> *	-	180	-	100	1	95	-	80	図 22.8
プリッチャージ時間	t <sub>PCH</sub> *	85	-	55	-	45	-	40	-	
ウェイトセットアップ時間	t <sub>wrs</sub>	40	-	40	-	25	-	25	-	図 22.9
ウェイトセットホールド時間	t <sub>wth</sub>	10	-	10	-	5	-	5	-	
バスリクエストセットアップ時間	t <sub>BRQS</sub>	40	-	40	-	40	-	40	-	図 22.21
バスアクノリッジ遅延時間 1	t <sub>BACD1</sub>	-	60	-	50	-	30	-	30	
バスアクノリッジ遅延時間 2	t <sub>BACD2</sub>	-	60	-	50	-	30	-	30	
バスフローティング時間	t <sub>BZD</sub>	-	70	-	70	-	40	-	40	

単位:ns

#### 【注】 \* 8MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

 $t_{ACC1} = 1.5 \times t_{cvc} - 68 \text{ (ns)} t_{WSW1} = 1.0 \times t_{cvc} - 40 \text{ (ns)}$ 

 $t_{ACC2} = 2.5 \times t_{cvc} - 73$  (ns)  $t_{WSW2} = 1.5 \times t_{cvc} - 38$  (ns)

 $t_{ACC3} = 1.0 \times t_{CVC} - 55$  (ns)  $t_{PCH} = 1.0 \times t_{CVC} - 40$  (ns)

 $t_{ACC4} = 2.0 \times t_{cvc} - 70$  (ns)

13MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

 $t_{ACC1} = 1.5 \times t_{cvc} - 56$  (ns)  $t_{WSW1} = 1.0 \times t_{cvc} - 37$  (ns)

 $t_{ACC2} = 2.5 \times t_{cvc} - 53$  (ns)  $t_{WSW2} = 1.5 \times t_{cvc} - 26$  (ns)

 $t_{ACC3} = 1.0 \times t_{cvc} - 47$  (ns)  $t_{PCH} = 1.0 \times t_{cvc} - 32$  (ns)

 $t_{ACC4} = 2.0 \times t_{cvc} - 54$  (ns)

16MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

 $t_{ACC1} = 1.5 \times t_{cvc} - 34$  (ns)  $t_{WSW1} = 1.0 \times t_{cvc} - 28$  (ns)

 $t_{ACC2} = 2.5 \times t_{cvc} - 37$  (ns)  $t_{WSW2} = 1.5 \times t_{cvc} - 29$  (ns)

 $t_{ACC3} = 1.0 \times t_{cyc} - 33$  (ns)  $t_{PCH} = 1.0 \times t_{cyc} - 28$  (ns)

 $t_{ACC4} = 2.0 \times t_{CVC} - 30$  (ns)

18MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

 $t_{ACC1} = 1.5 \times t_{CVC} - 34$  (ns)  $t_{WSW1} = 1.0 \times t_{CVC} - 24$  (ns)

 $t_{ACC2} = 2.5 \times t_{cvc} - 34$  (ns)  $t_{WSW2} = 1.5 \times t_{cvc} - 22$  (ns)

 $t_{ACC3} = 1.0 \times t_{cvc} - 36$  (ns)  $t_{PCH} = 1.0 \times t_{cvc} - 21$  (ns)

 $t_{ACC4} = 2.0 \times t_{cyc} - 31$  (ns)

#### 表 22.6 リフレッシュコントローラバスタイミング

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、  $= 1 \sim 8 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 B:  $V_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $AV_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $V_{REF} = 3.15 \text{V} \sim AV_{cc}$ 、

 $V_{ss} = AV_{ss} = 0V$ , = 1 ~ 13MHz,

T<sub>1</sub> = -20~+75 (通常仕様品)、T<sub>1</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 18MHz、

T<sub>3</sub> = -20~+75 (通常仕様品)、T<sub>3</sub> = -40~+85 (広温度範囲仕様品)

1a 20 - 73 ( ) ( ) ( ) ( ) ( )	工沙山	ノヽ 'a <sup>-</sup>		. 00	( 12/111/	X+0E41-	17K 111 /			
項目	記号	条件	条件 A		牛 B		条件	‡ C		測定条件
		8N	lHz	131	ИHz	16N	ЛHz	18N	ИHz	
		min	max	min	max	min	max	min	max	
RAS 遅延時間 1	t <sub>RAD1</sub>	-	60	-	50	-	30	-	30	図 22.10
RAS 遅延時間 2	t <sub>RAD2</sub>	-	60	-	50	-	30	-	30	~
RAS 遅延時間 3	t <sub>RAD3</sub>	-	60	-	50	1	30	-	30	図 22.16
ロウアドレスホールド時間*	t <sub>rah</sub>	25	-	20	-	15	-	15	-	
RAS プリチャージ時間*	t <sub>RP</sub>	85	-	55	-	45	-	40	-	
CAS to RAS プリチャージ時間*	t <sub>CRP</sub>	85	-	55	-	45	-	40	-	
CAS パルス幅	t <sub>CAS</sub>	100	-	55	-	40	-	35	-	
RAS アクセス時間*	t <sub>RAC</sub>	-	160		80	-	85	-	70	
アドレスアクセス時間	t <sub>AA</sub>	-	105		45	-	55	-	45	
CAS アクセス時間*	t <sub>cac</sub>	-	50		30	-	30	-	25	
ライトデータセットアップ時間 3	t <sub>wds3</sub>	50	-	20	-	15	-	10	-	
てAS セットアップ時間*	t <sub>csr</sub>	20	-	10	-	15	-	10	-	
リードストロープ遅延時間	t <sub>RSD</sub>	-	60	-	50	1	30	-	30	

【注】 \* 8MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$t_{RAH} = 0.5 \times t_{cyc} - 38 \text{ (ns)} t_{CAC} = 1.0 \times t_{cyc} - 75 \text{ (ns)}$$

$$t_{RAC} = 2.0 \times t_{cyc} - 90$$
 (ns)  $t_{CSR} = 0.5 \times t_{cyc} - 43$  (ns)

 $t_{RP} = t_{CRP} = 1.0 \times t_{cyc} - 40$  (ns)

13MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$t_{RAH} = 0.5 \times t_{CVC} - 19$$
 (ns)  $t_{CAC} = 1.0 \times t_{CVC} - 47$  (ns)

$$t_{RAC} = 2.0 \times t_{cyc} - 74$$
 (ns)  $t_{CSR} = 0.5 \times t_{cyc} - 29$  (ns)

 $t_{RP} = t_{CRP} = 1.0 \times t_{cyc} - 22$  (ns)

16MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$t_{RAH} = 0.5 \times t_{cyc} - 17$$
 (ns)  $t_{CAC} = 1.0 \times t_{cyc} - 33$  (ns)

$$t_{RAC} = 2.0 \times t_{cvc} - 40 \text{ (ns)} t_{CSR} = 0.5 \times t_{cvc} - 17 \text{ (ns)}$$

 $t_{RP} = t_{CRP} = 1.0 \times t_{cvc} - 18$  (ns)

18MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$t_{\scriptscriptstyle RAH}$$
 = 0.5 ×  $t_{\scriptscriptstyle cyc}$  - 13 (ns)  $t_{\scriptscriptstyle CAC}$  = 1.0 ×  $t_{\scriptscriptstyle cyc}$  - 31 (ns)

$$t_{RAC} = 2.0 \times t_{cyc} - 41$$
 (ns)  $t_{CSR} = 0.5 \times t_{cyc} - 18$  (ns)

 $t_{RP} = t_{CRP} = 1.0 \times t_{cvc} - 16$  (ns)

# 表 22.7 制御信号タイミング

条件 A:  $V_{cc}$  = 2.7 ~ 5.5 V、  $AV_{cc}$  = 2.7 ~ 5.5 V、  $V_{REF}$  = 2.7 V ~  $AV_{cc}$ 、  $V_{ss}$  =  $AV_{ss}$  = 0 V、 = 1 ~ 8 MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 B:  $V_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $AV_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $V_{REF} = 3.15 \text{V} \sim AV_{cc}$ 、

 $V_{ss} = AV_{ss} = 0V$ , = 1 ~ 13MHz,

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 18MHz、

T<sub>3</sub> = -20~+75 (通常仕様品)、T<sub>3</sub> = -40~+85 (広温度範囲仕様品)

I <sub>a</sub> = -20 - +75	(通市に		\ la -	- +0	. 00 (	(四四区		13844 /			
項目	記号	条	件 A	条例	<b>4</b> В		条件	‡ C		単位	測定条件
		8N	ИHz	131	ЛHz	16N	1Hz	181	ЛHz		
		min	max	min	max	min	max	min	max		
RES セットアップ時間	t <sub>RESS</sub>	200	-	200	-	200	-	200	-	ns	図 22.18
RES パルス幅	t <sub>RESW</sub>	10	-	10	-	10	-	10	-	t <sub>cyc</sub>	
モードプログラミング	t <sub>MDS</sub>	200	-	200	-	200	-	200	-	ns	
セットアップ時間											
RESO 出力遅延時間	t <sub>RESD</sub>	-	100	-	100	-	100	-	100	ns	図 22.19
RESO 出力パルス幅	t <sub>RESOW</sub>	132	-	132	-	132	-	132	-	t <sub>cyc</sub>	
NMI セットアップ時間	t <sub>NMIS</sub>	200	-	200	-	150	-	150	-	ns	図 22.20
(NMI, $\overline{IRQ}_5 \sim \overline{IRQ}_0$ )											
NMI ホールド時間	t <sub>nmih</sub>	10	-	10	-	10	-	10	-	ns	
$(NMI, \overline{IRQ}_5 \sim \overline{IRQ}_0)$											
割り込みパルス幅	t <sub>nmiw</sub>	200	-	200	-	200	-	200	-	ns	
(NMI, $\overline{IRQ}_2 \sim \overline{IRQ}_0$ )											
ソフトウェアスタンバイモ											
ードからの復帰時)											
リセット発振安定時間	t <sub>osc1</sub>	20	-	20	-	20	-	20	-	ms	図 22.22
(水晶)											
ソフトウェアスタンバイ発	t <sub>osc2</sub>	7	-	7	-	7	-	7	-	ms	図 21.1
振安定時間											
(水晶)											

### 表 22.8 内蔵周辺モジュールタイミング

条件 A:  $V_{cc}$  = 2.7 ~ 5.5 V、  $AV_{cc}$  = 2.7 ~ 5.5 V、  $V_{REF}$  = 2.7 V ~  $AV_{cc}$ 、  $V_{ss}$  =  $AV_{ss}$  = OV、 = 1 ~ 8MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 B:  $V_{cc}$  = 3.15 ~ 5.5V、 $AV_{cc}$  = 3.15 ~ 5.5V、 $V_{REF}$  = 3.15V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = OV、 = 1 ~ 13MHz、

T<sub>a</sub> = -20~ +75 (通常仕様品)、T<sub>a</sub> = -40~ +85 (広温度範囲仕様品)

条件 C :  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 18MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

モジ	1	目	記号		‡ A		‡ B		条件			単位	測定条件
ュー				8IV	lHz	131	ЛHz	16N	ИHz	181	ЛHz		
ル				min	max	min	max	min	max	min	max		
DMAC	DREQ セット	アップ時間	t <sub>DRQS</sub>	40	-	40	-	30	-	30	-	ns	図 22.30
	DREQ ホール	ド時間	t <sub>DRQH</sub>	10	-	10	-	10	-	10	-		
	TEND 遅延時間	間 1	t <sub>TED1</sub>	-	100	-	100	-	50	-	50		図 22.28、
	TEND 遅延時間	間 2	t <sub>TED2</sub>	-	100	-	100	-	50	-	50		図 22.29
ITU	タイマ出力遅	延時間	t <sub>TOCD</sub>	-	100	-	100	-	100	-	100		図 22.24
	タイマ入力セッ	ットアップ時間	t <sub>rics</sub>	50	-	50	-	50	-	50	-		
	タイマクロッ? ップ時間	ク入力セットア	t <sub>TCKS</sub>	50	-	50	-	50	-	50	-		図 22.25
	タイマクロッ	単エッジ指定	t <sub>TCKWH</sub>	1.5	-	1.5	-	1.5	-	1.5	-	t <sub>cyc</sub>	
	クパルス幅	両エッジ指定	t <sub>TCKWL</sub>	2.5	-	2.5	-	2.5	-	2.5	-		
SCI	入力クロック	調歩同期	t <sub>scyc</sub>	4	-	4	-	4	-	4	-		図 22.26
	サイクル	クロック同期		6	-	6	-	6	-	6	-		
	入力クロック3	立ち上がり時間	t <sub>sckr</sub>	-	1.5	-	1.5	-	1.5	-	1.5		
	入力クロック3	立ち下がり時間	t <sub>sckf</sub>	-	1.5	-	1.5	-	1.5	-	1.5		
	入力クロックル	パルス幅	t <sub>sckw</sub>	0.4	0.6	0.4	0.6	0.4	0.6	0.4	0.6	t <sub>scyc</sub>	
	送信データ遅み	延時間	t <sub>TXD</sub>	-	100	-	100	-	100	-	100	ns	図 22.27
	<b>受信</b> データセッ (クロック同	ットアップ時間  期)	t <sub>RXS</sub>	100	-	100	1	100	1	100	-		
	受信データ ホールド時間	クロック 入力	t <sub>RXH</sub>	100	-	100	i	100	i	100	-		
	(クロック同類	<sup>期)</sup> クロック 出力		0	-	0	ı	0	-	0	-		
	出力データ遅延	延時間	t <sub>PWD</sub>	-	100	-	100	-	100	-	100		図 22.23
TPC	入力データセ	ットアップ時間	t <sub>PRS</sub>	50	-	50	-	50	-	50	-		
	入力データホ-	ールド時間	t <sub>PRH</sub>	50	-	50	-	50	-	50	-		




図 22.3 出力負荷回路

# 22.1.4 A/D 变換特性

A/D 変換特性を表 22.9 に示します。

### 表 22.9 A/D 变換特性

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、  $= 1 \sim 8 \text{MHz}$ 、

T<sub>a</sub> = -20~ +75 (通常仕様品)、T<sub>a</sub> = -40~ +85 (広温度範囲仕様品)

条件 B:  $V_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $AV_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $V_{REF} = 3.15 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、 $= 1 \sim 13 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C :  $V_{cc}$  = 5.0V ± 10%、 $AV_{cc}$  = 5.0V ± 10%、 $V_{REF}$  = 4.5V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = 0V、 = 1 ~ 18MHz、

T<sub>3</sub> = -20~+75 (通常仕様品)、T<sub>3</sub> = -40~+85 (広温度範囲仕様品)

a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( ) a ( )													
項目		条件 A			条件 B				条件	‡ C			単位
		8MHz			13MHz		16MHz			18MHz			
	min	typ	max	min	typ	max	min	typ	max	min	typ	max	
分解能	10	10	10	10	10	10	10	10	10	10	10	10	ビット
変換時間	16.75	-	-	10.31	-	-	8.375	-	-	7.45	-	-	μs
アナログ入力容量	-	-	20	-	-	20	-	-	20	-	-	20	pF
許容信号源	-	-	10*1	-	-	10* <sup>1</sup>	-	-	10* <sup>3</sup>	-	-	10*³	k
インピーダンス	-	-	5*²	-	-	5*²	-	-	5* <sup>4</sup>	-	-	5* <sup>4</sup>	
非直線性誤差	-	-	± 6.0	-	-	± 6.0	-	-	± 3.0	-	-	± 3.0	LSB
オフセット誤差	-	-	± 4.0	-	-	± 4.0	-	-	± 2.0	-	-	± 2.0	LSB
フルスケール誤差	-	-	± 4.0	-	-	± 4.0	-	-	± 2.0	-	-	± 2.0	LSB
量子化誤差	-	-	± 0.5	-	-	± 0.5	-	-	± 0.5	-	-	± 0.5	LSB
絶対精度	-	-	± 8.0	-	-	± 8.0	-	-	± 4.0	-	-	± 4.0	LSB

【注】 \*1 4.0 AV<sub>cc</sub> 5.5 の場合です。

\*2 2.7 AV<sub>cc</sub> < 4.0 の場合です。

\*3 12MHz の場合です。

\*4 > 12MHz の場合です。

# 22.1.5 D/A 变換特性

D/A 変換特性を表 22.10 に示します。

## 表 22.10 D/A 变换特性

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、  $= 1 \sim 8 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 B:  $V_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $AV_{cc} = 3.15 \sim 5.5 \text{V}$ 、 $V_{REF} = 3.15 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、  $= 1 \sim 13 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 18MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

項目		条件 A			条件 B				条件	牛 C			単位	測定条件
		8MHz		13MHz		16MHz			18MHz					
	min	typ	max	min	typ	max	min	typ	max	min	typ	max		
分解能	8	8	8	8	8	8	8	8	8	8	8	8	ビット	•
変換時間	-		10	-	1	10		-	10		-	10	μs	負荷容量 20pF
絶対精度	-	± 2.0	± 3.0	-	± 2.0	± 3.0	-	± 1.0	± 1.5	-	± 1.0	± 1.5	LSB	負荷容量 2M
	-	-	± 2.0	-	-	± 2.0	-	-	± 1.0	-	-	± 1.0	LSB	負荷容量 4 M

# 22.2 H8/3048F(二電源方式)の電気的特性

# 22.2.1 絶対最大定格

絶対最大定格を表 22.11 に示します。

表 22.11 絶対最大定格

項目	記号	定格值	単位
電源電圧	V <sub>cc</sub>	- 0.3 ~ + 7.0	V
プログラム電圧	$V_{pp}$	- 0.3 ~ + 13.0	V
入力電圧(MD <sub>2</sub> 、ポート7以外)	$V_{in}$	- 0.3 ~ V <sub>cc</sub> + 0.3	V
入力電圧 ( MD <sub>2</sub> )	$V_{in}$	- 0.3 ~ + 13.0	V
入力電圧(ポート7)	$V_{in}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
リファレンス電源電圧	$V_{REF}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
アナログ電源電圧	AV <sub>cc</sub>	- 0.3 ~ + 7.0	V
アナログ入力電圧	$V_{AN}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
動作温度	T <sub>opr</sub>	通常仕様品: - 20~ +75	
		広温度範囲仕様品: -40~+85	
保存温度	$T_{stg}$	- 55 ~ + 125	

### 【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。  $V_{PP}$  および  $MD_2$  は、オーバシュートのピークが 13V を超えないようにしてください。

# 22.2.2 DC 特性

DC 特性を表 22.12 に示します。また、出力許容電流値を表 22.13 に示します。

表 22.12 DC 特性(1)

条件:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V^{*1}$ 、 $T_a = -20 \sim +75 \quad \text{(通常仕様品)}$ 、 $T_a = -40 \sim +85 \quad \text{(広温度範囲仕様品)}$ 

項目		記号	min	typ	max	単位	測定条件
シュミットトリガ	ポートA、	V <sub>T</sub>	1.0	-	-	V	
入力電圧	P8 <sub>2</sub> ~ P8 <sub>0</sub> ,	$V_{T}^{}^{T}}$	-	-	$V_{cc} \times 0.7$	V	
	PB <sub>3</sub> ~ PB <sub>0</sub>	V <sub>T</sub> - V <sub>T</sub>	0.4	-	-	V	
入力 High レベル 電圧	$\overline{RES}$ , $\overline{STBY}$ , $\overline{NMI}$ , $\overline{MD}_2 \sim \overline{MD}_0$	V <sub>IH</sub>	V <sub>cc</sub> - 0.7	-	V <sub>cc</sub> + 0.3	V	
	EXTAL		V <sub>cc</sub> <b>×</b> 0.7	-	V <sub>cc</sub> + 0.3	V	
	ポート 7		2.0	-	AV <sub>cc</sub> +0.3	V	
	ポート 1、2、3、 4、5、6、9、P8 <sub>4</sub> 、 P8 <sub>3</sub> 、PB <sub>7</sub> ~PB <sub>4</sub>		2.0	-	V <sub>cc</sub> + 0.3	V	
入力 Low レベル 電圧	$\overline{RES}$ , $\overline{STBY}$ , $\overline{MD}_2 \sim \overline{MD}_0$	V <sub>IL</sub>	- 0.3	-	0.5	V	
	NMI、EXTAL、 ポート 1、2、3、 4、5、6、7、9、 P8 <sub>4</sub> 、P8 <sub>3</sub> 、PB <sub>7</sub> ~PB <sub>4</sub>		- 0.3	-	8.0	V	
出力 High レベル 電圧	全出力端子	V <sub>OH</sub>	V <sub>cc</sub> - 0.5	-	-	V	I <sub>OH</sub> = - 200 μ A
			3.5	-	•	V	I <sub>OH</sub> = - 1mA
出力 Low レベル 電圧	全出力端子 (RESO を除 く)	V <sub>OL</sub>	-	-	0.4	V	I <sub>oL</sub> = 1.6mA
	ポート 1、2、5、 B		-	-	1.0	V	I <sub>OL</sub> = 10mA
	RESO		-	-	0.4	V	I <sub>OL</sub> = 2.6mA
高電圧(12V)印加判 定レベル* <sup>5</sup>	RESO/V <sub>PP</sub> \ MD <sub>2</sub>	V <sub>H</sub>	Vcc + 2.0	-	11.4	V	Vcc = 4.5V ~ 5.5V
入力リーク電流	STBY, NMI, RES, MD, ~ MD <sub>0</sub>	I <sub>in</sub>	-	-	1.0	μА	$V_{in} = 0.5 \sim V_{cc} - 0.5V$
	$MD_{\scriptscriptstyle 2}$		-	-	10.0		$V_{in} = 0.5 \sim V_{CC} + 0.5V$
	MD <sub>2</sub>		-	-	50.0		V <sub>in</sub> = V <sub>cc</sub> +0.5 ~ 12.6V
	ポート7		-	-	1.0	μА	V <sub>in</sub> = 0.5 ~ AV <sub>cc</sub> - 0.5V

表 22.12 DC 特性(2)

条件:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V^{*1}$ 、 $T_a = -20 \sim +75 \quad \text{( 通常仕様品 )} \quad \text{( 広温度範囲仕様品 )}$ 

項目	1	記号	min	typ	max	単位	測定条件
スリーステート リーク電流	ポート 1、2、3、 4、5、6、8~B	I <sub>TSI</sub>	1	-	1.0	μА	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
(オフ状態)	RESO/V <sub>PP</sub>		1	-	20.0	mA	Vcc+0.5V <v<sub>in 12.6V</v<sub>
			1	-	10.0	μΑ	0.5V V <sub>in</sub> Vcc+0.5V
入力プルアップ MOS 電流	ポート 2、4、5	- I <sub>P</sub>	50	-	300	μΑ	$V_{in} = 0V$
入力容量	NMI	$C_{in}$	1	-	50	рF	$V_{in} = 0V$
	NMI 以外の全入 力端子		-	-	15	pF	f = 1MHz T <sub>a</sub> = 25
消費電流*2	通常動作時	I <sub>cc</sub>	-	50	65	mA	f = 16MHz
	スリープ時		1	35	50		f = 16MHz
	モジュールス タンバイ時* <sup>4</sup>		-	20	25		f = 16MHz
	スタンバイ時* <sup>3</sup>		-	0.01	5.0	μΑ	T <sub>a</sub> 50
			-	-	20.0		50 < T <sub>a</sub>

### 表 22.12 DC 特性(3)

条件:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V^{*1}$ 、  $T_a = -20 \sim +75$  (通常仕様品 )、 $T_a = -40 \sim +85$  (広温度範囲仕様品 )

	項目	記号	min	typ	max	単位	測定条件
アナログ電源	A/D 変換中	Al <sub>cc</sub>	-	1.2	2.0	mA	
電流	A/D、D/A 変換中		-	1.2	2.0		
	A/D、D/A 変換待機時		-	0.01	5.0	μΑ	DASTE=0 時
リファレンス	A/D 変換中	Al <sub>cc</sub>	-	0.3	0.6	mA	V <sub>REF</sub> = 5.0V
電源電流	A/D、D/A 変換中		-	1.3	3.0		
	A/D、D/A 変換待機時		-	0.01	5.0	μΑ	DASTE=0 時
V <sub>pp</sub> 端子電流	読み出し時	I <sub>PP</sub>	-	-	10	μΑ	V <sub>PP</sub> =5.0V
			-	10	20	mA	V <sub>PP</sub> =12.6V
	プログラム時		-	20	40	mA	
	消去時		-	20	40	mA	
RAM スタンバイ	電圧	$V_{RAM}$	2.0	-	-	V	

- 【注】 \*1 A/D 変換器と D/A 変換器を未使用時に、AVcc、VREF、AVss端子を開放しないでください。 AVcc、VREF端子は Vccに、AVss端子は Vss にそれぞれ接続してください。
  - \*2 消費電流値は、 $V_{\mu}$ min =  $V_{cc}$  0.5V、 $V_{L}$ max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
  - \*3  $V_{RAM}$   $V_{CC}$  < 4.5V のとき、 $V_{IHMIN}$  =  $V_{CC}$  × 0.9、 $V_{ILMAX}$  = 0.3V とした場合の値です。
  - \*4 モジュールスタンバイ時の電流値は、全モジュールを停止しスリープ状態とした場合の値です。
  - \*5 高電圧印加の判定レベルは、上記の電圧となりますが、プートモードおよびフラッシュメモリの書き込み / 消去時は 12.0±0.6V に設定してください。

表 22.12 DC 特性(4)

条件:  $V_{cc} = 2.7V \sim 5.5V$ 、 $AV_{cc} = 2.7V \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V^{*1}$ 、  $T_a = -20 \sim +75$  (通常仕様品 )、 $T_a = -40 \sim +85$  (広温度範囲仕様品 )

項		記号	min	typ	max	単位	測定条件
シュミット	ポート A、P8。~	V <sub>T</sub> -	V <sub>cc</sub> × 0.2	-	-	V	
トリガ入力電圧	P8 <sub>0</sub> , PB <sub>3</sub> ~ PB <sub>0</sub>	V <sub>T</sub> <sup>+</sup>	-	-	V <sub>cc</sub> × 0.7	V	
		V <sub>T</sub> - V <sub>T</sub>	V <sub>cc</sub> <b>x</b> 0.07	1	-	V	
入力 High レベル電圧	$\overline{RES}$ , $\overline{STBY}$ , NMI, $MD_2 \sim MD_0$	V <sub>IH</sub>	V <sub>cc</sub> <b>×</b> 0.9	-	V <sub>cc</sub> + 0.3	V	
	EXTAL		V <sub>cc</sub> <b>×</b> 0.7	-	$V_{cc} + 0.3$	V	
	ポート7		V <sub>cc</sub> <b>×</b> 0.7	-	AV <sub>cc</sub> +0.3	V	
	ポート 1、2、3、4、 5、6、9、P8 <sub>4</sub> 、P8 <sub>3</sub> 、 PB <sub>7</sub> ~PB <sub>4</sub>		V <sub>cc</sub> × 0.7	ı	V <sub>cc</sub> + 0.3	V	
入力 Low レベル電圧	$\overline{RES}$ , $\overline{STBY}$ , $MD_2 \sim MD_0$	$V_{_{\rm IL}}$	- 0.3	1	V <sub>cc</sub> × 0.1	V	
	NMI、EXTAL、ポ		- 0.3	-	$V_{cc} \times 0.2$	V	V <sub>cc</sub> < 4.0V
	- h 1, 2, 3, 4, 5, 6, 7, 9, P8 <sub>4</sub> , P8 <sub>3</sub> , PB <sub>7</sub> ~PB <sub>4</sub>				0.8		$V_{cc} = 4.0 \sim 5.5 V$
出力 High	全出力端子	V <sub>OH</sub>	V <sub>cc</sub> - 0.5	•	ı	V	I <sub>OH</sub> = - 200 μ A
レベル電圧			V <sub>cc</sub> - 1.0	-	-	V	I <sub>OH</sub> = - 1mA
出力 Low レベル電圧	全出力端子 (RESO を除く)	V <sub>oL</sub>	-	1	0.4	٧	I <sub>OL</sub> = 1.6mA
	ポート 1、2、5、B		-	-	1.0	V	V <sub>cc</sub> 4V, I <sub>ot</sub> =5mA 4V < V <sub>cc</sub> 5.5V I <sub>ot</sub> =10mA
	RESO		-	-	0.4	V	I <sub>oL</sub> = 1.6mA
高電圧(12V) 印加判定 レベル* <sup>6</sup>	RESO/V <sub>PP</sub> , MD <sub>2</sub>	V <sub>H</sub>	V <sub>cc</sub> + 2.0	-	11.4	V	V <sub>cc</sub> = 2.7V ~ 5.5V

表 22.12 DC 特性 (5)

条件:  $V_{cc} = 2.7V \sim 5.5V$ 、 $AV_{cc} = 2.7V \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V^{*1}$ 、  $T_a = -20 \sim +75$  (通常仕様品 )、 $T_a = -40 \sim +85$  (広温度範囲仕様品 )

a -	.10 (週間正派		-TO -	00 ( /2/11/2)	× +0 PM IT 137 HH ,		
項	目	記号	min	typ	max	単位	測定条件
入力リーク電流	STBY, NMI, RES, MD <sub>1</sub> ~ MD <sub>0</sub>	I <sub>in</sub>	1	-	1.0	μА	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
	$MD_{\scriptscriptstyle 2}$		1	-	10.0		$V_{in} = 0.5 \sim V_{cc} + 0.5 V$
	MD <sub>2</sub>		1	-	50.0		V <sub>in</sub> = V <sub>CC</sub> +0.5 ~ 12.6V
	ポート7		ı	-	1.0	μА	$V_{in} = 0.5 \sim AV_{CC} - 0.5V$
スリーステート リーク電流	ポート1、2、3、 4、5、6、8~B	I <sub>TSI</sub>	-	-	1.0	μА	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
(オフ状態)	RESO/V <sub>PP</sub>	I <sub>TSI</sub>	1	-	20.0	mA	V <sub>cc</sub> + 0.5 < V <sub>in</sub> 12.6V
			-	-	10.0	μΑ	$0.5 \ V_{in} \ V_{cc} + 0.5V$
入力プルアップ MOS 電流	ポート 2、4、5	- I <sub>P</sub>	10	-	300	μА	$V_{cc} = 2.7V \sim 5.5V,$ $V_{in} = 0V$
入力容量	NMI	$C_{in}$	1	-	50	рF	V <sub>in</sub> = 0V
	NMI 以外の 全入力端子		-	-	15	pF	f = 1MHz T <sub>a</sub> = 25
消費電流*2	通常動作時	I <sub>CC</sub> * <sup>4</sup>	-	12	35	mA	f = 8MHz
				(3.0V)	(5.5V)		
	スリープ時		i	8 (3.0V)	25 (5.5V)		f = 8MHz
	モジュール		1	5	14	mA	f = 8MHz
	スタンバイ時*5			(3.0V)	(5.5V)		
	スタンバイ時* <sup>3</sup>		-	0.01	5.0	μΑ	T <sub>a</sub> 50
			-	-	20.0		50 < T <sub>a</sub>

#### 表 22.12 DC 特性(6)

条件:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}^{*1}$ 、 $T_{a} = -20 \sim +75 \quad \text{(通常仕様品)}$ 、 $T_{a} = -40 \sim +85 \quad \text{(広温度範囲仕様品)}$ 

	項目	記号	min	typ	max	単位	測定条件
アナログ	A/D 変換中	Al <sub>cc</sub>	-	0.4	1.0	mA	AV <sub>cc</sub> = 3.0V
電源電流			-	1.2	-		AV <sub>cc</sub> = 5.0V
	A/D、D/A 変換中		-	0.4	1.0		AV <sub>cc</sub> = 3.0V
			-	1.2	-		AV <sub>cc</sub> = 5.0V
	A/D、D/A 変換待機時		-	0.01	5.0	μΑ	DASTE=0 時
リファレンス	A/D 変換中	Al <sub>cc</sub>	-	0.2	0.4	mA	V <sub>REF</sub> = 3.0V
電源電流			-	0.3	-		V <sub>REF</sub> = 5.0V
	A/D、D/A 変換中		-	0.8	2.0		V <sub>REF</sub> = 3.0V
			-	1.3	-		V <sub>REF</sub> = 5.0V
	A/D、D/A 変換待機時		-	0.01	5.0	μΑ	DASTE=0 時
V <sub>PP</sub> 端子電流	読み出し時	I <sub>PP</sub>	-	-	10	μΑ	V <sub>PP</sub> =5.0V
			-	10	20	mA	V <sub>PP</sub> =12.6V
	プログラム時		-	20	40	mA	
	消去時		-	20	40	mA	
RAM スタンバ	RAM スタンバイ電圧		2.0	-	-	V	

- 【注】 \*1 A/D 変換器と D/A 変換器を未使用時に AVcc、VREF、AVss 端子を開放しないでください。 AVcc、VREF 端子は Vcc に、AVss 端子は Vsc にそれぞれ接続してください。
  - \*2 消費電流値は、 $V_{III}$ min =  $V_{cc}$  0.5V、 $V_{II}$ max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
  - \*3  $V_{RAM}$   $V_{CC}$  < 2.7V のとき、 $V_{IHMIN}$  =  $V_{CC}$  × 0.9、 $V_{ILMAX}$  = 0.3V とした場合の値です。
  - \*4 Icは下記の式に従って Vccとfに依存します。
    - I<sub>cc</sub>max. = 3.0 (mA) + 0.75 (mA/MHz・V) x V<sub>cc</sub> x f (通常動作時)
    - $I_{cc}$ max. = 3.0 ( mA ) + 0.55 ( mA/MHz・V )  $\times V_{cc} \times f$  ( スリープ時 )
    - $I_{cc}$ max. = 3.0 (mA) + 0.25 (mA/MHz・V)  $\times V_{cc} \times f$  (モジュールスタンバイ時)
  - \*5 モジュールスタンバイ時の電流値は、全モジュールを停止しスリーブ状態にした場合の値です。
  - \*6 高電圧印加の判定レベルは、上記の電圧となりますが、プートモードおよびフラッシュメモリの書き込み/消去時は 12.0±0.6V に設定してください。

### 表 22.13 出力許容電流値

条件:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、 $V_{cc} = 2.7 \sim 5.5 \text{V}$   $V_{cc} = 2.7 \sim 5.5 \text{V}$   $V_{cc} = 2.7 \sim 5.5 \text{V}$ 

$T_a = -20 \sim +75$	( 通常仕様品 ) 、	$T_a = -40 \sim +85$	( 広温度範囲仕様品 )
----------------------	-------------	----------------------	--------------

項		記号	min	typ	max	単位
出力 Low レベル許容電流	ポート 1、2、5、B	I <sub>oL</sub>	-	-	10	mA
(1 端子あたり)	上記以外の出力端子		-	-	2.0	mA
出力 Low レベル許容電流 総 和)	ポート 1、2、5、B、 28 端子の総和	I <sub>OL</sub>	-	-	80	mA
	上記を含む、全出力端子 の総和		-	-	120	mA
出力 High レベル許容電流 (1 端子あたり)	全出力端子	I <sub>OH</sub>	-	-	2.0	mA
出力 High レベル許容電流 (総和)	全出力端子の総和	I <sub>OH</sub>	-	-	40	mA

- 【注】 1. LSI の信頼性を確保するため、出力電流値は表 22.13 の値を超えないようにしてください。
  - 2. ダーリントントランジスタや、LED を直接駆動する場合には、図 22.4、図 22.5 に示すように、出力に必ず電流制限抵抗を挿入してください。




図 22.4 ダーリントントランジスタ駆動回路例




図 22.5 LED 駆動回路例

# 22.2.3 AC 特性

表 22.14 にバスタイミング、表 22.15 にリフレッシュコントローラバスタイミング、表 22.16 に制御信号タイミングを示します。また、表 22.17 に内蔵周辺モジュールタイミングを示します。

### 表 22.14 バスタイミング(1)

条件 A:  $V_{cc}$  = 2.7 ~ 5.5V、 $AV_{cc}$  = 2.7 ~ 5.5V、 $V_{REF}$  = 2.7V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = OV、 = 1 ~ 8MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 16MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

項目	記号	条件 A		条件	測定条件	
		8MHz		16MHz		
		min	max	min	max	
クロックサイクル時間	t <sub>cyc</sub>	125	1000	62.5	1000	図 22.7、
クロックパルス幅 Low レベル時間	t <sub>CL</sub>	40	•	20	-	図 22.8
クロックパルス幅 High レベル時間	t <sub>ch</sub>	40	-	20	-	
クロック立ち上がり時間	t <sub>CR</sub>	-	20	-	10	
クロック立ち下がり時間	t <sub>CF</sub>	-	20	-	10	
アドレス遅延時間	t <sub>AD</sub>	-	60	-	30	
アドレスホールド時間	t <sub>AH</sub>	25	-	10	-	
アドレスストローブ遅延時間	t <sub>ASD</sub>	-	60	-	30	
ライトストローブ遅延時間	t <sub>wsD</sub>	-	60	-	30	
ストローブ遅延時間	t <sub>sd</sub>	-	60	-	30	
ライトデータストローブパルス幅 1	t <sub>wsw1</sub> *	85	-	35	-	
ライトデータストローブパルス幅 2	t <sub>wsw2</sub> *	150	-	65	-	
アドレスセットアップ時間 1	t <sub>AS1</sub>	20	-	10	-	
アドレスセットアップ時間 2	t AS2	80	-	40	-	
リードデータセットアップ時間	t <sub>RDS</sub>	50	-	20	-	
リードデータホールド時間	t <sub>RDH</sub>	0	-	0	-	
ライトデータ遅延時間	t <sub>wdd</sub>	-	75	-	60	
ライトデータセットアップ時間 1	t <sub>wDS1</sub>	60	-	15	-	
ライトデータセットアップ時間 2	t <sub>wds2</sub>	5	-	- 5	-	
ライトデータホールド時間	t <sub>wdh</sub>	25	-	20	-	
リードデータアクセス時間 1	t <sub>ACC1</sub> *	-	120	-	60	
リードデータアクセス時間 2	t <sub>ACC2</sub> *	-	240	-	120	

単位:ns

### 表 22.14 バスタイミング(2)

条件 A:  $V_{CC} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{CC} = 2.7 \sim 5.5 \text{V}$ 、 $V_{RFF} = 2.7 \text{V} \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0 \text{V}$ 、 = 1 ~ 8MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 16MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

項目	記号	条件 A		条件 C		測定条件
		8MHz		16MHz		
		min	min max		max	
リードデータアクセス時間 3	t <sub>ACC3</sub> *	1	70	ı	30	図 22.7、
リードデータアクセス時間 4	t <sub>ACC4</sub> *	1	180	•	95	図 22.8
プリチャージ時間	t <sub>PCH</sub> *	85	•	45	-	
ウェイトセットアップ時間	t <sub>wrs</sub>	40	-	25	-	図 22.9
ウェイトセットホールド時間	t <sub>wth</sub>	10	-	5	-	
バスリクエストセットアップ時間	t <sub>BRQS</sub>	40	-	40	-	図 22.21
バスアクノリッジ遅延時間 1	t <sub>BACD1</sub>	-	60	-	30	
バスアクノリッジ遅延時間 2	t <sub>BACD2</sub>	-	60	-	30	
バスフローティング時間	t <sub>BZD</sub>	-	70	-	40	

単位:ns

### 【注】 \* 8MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

 $t_{ACC1} = 1.5 \times t_{cyc} - 68 \text{ (ns)} t_{WSW1} = 1.0 \times t_{cyc} - 40 \text{ (ns)}$ 

 $t_{ACC2} = 2.5 \times t_{cyc} - 73$  (ns)  $t_{WSW2} = 1.5 \times t_{cyc} - 38$  (ns)

 $t_{ACC3} = 1.0 \times t_{cyc} - 55$  (ns)  $t_{PCH} = 1.0 \times t_{cyc} - 40$  (ns)

 $t_{ACC4} = 2.0 \times t_{cyc} - 70$  (ns)

16MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

 $t_{ACC1} = 1.5 \times t_{cvc} - 34$  (ns)  $t_{WSW1} = 1.0 \times t_{cvc} - 28$  (ns)

 $t_{ACC2} = 2.5 \times t_{cvc} - 37$  (ns)  $t_{WSW2} = 1.5 \times t_{cvc} - 29$  (ns)

 $t_{ACC3} = 1.0 \times t_{cvc} - 33$  (ns)  $t_{PCH} = 1.0 \times t_{cvc} - 28$  (ns)

 $t_{ACC4} = 2.0 \times t_{cvc} - 30$  (ns)

### 表 22.15 リフレッシュコントローラバスタイミング

条件 A:  $V_{CC} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{CC} = 2.7 \sim 5.5 \text{V}$ 、 $V_{RFF} = 2.7 \text{V} \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0 \text{V}$ 、 $= 1 \sim 8 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc}$  = 5.0V ± 10%、 $AV_{cc}$  = 5.0V ± 10%、 $V_{REF}$  = 4.5V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = 0V、 = 1 ~ 16MHz、

T<sub>1</sub> = -20~+75 (通常仕様品)、T<sub>2</sub> = -40~+85 (広温度範囲仕様品)

項目	記号	条件 A		条件 C		測定条件
		8MHz		16MHz		
		min	max	min	max	
RAS 遅延時間 1	t <sub>RAD1</sub>	-	60	-	30	図 22.10
RAS 遅延時間 2	t <sub>RAD2</sub>	-	60	-	30	~
RAS 遅延時間 3	t <sub>RAD3</sub>	-	60	-	30	図 22.16
ロウアドレスホールド時間*	t <sub>RAH</sub>	25	-	15	-	
RAS プリチャージ時間*	t <sub>RP</sub>	85	-	45	-	
CAS to RAS プリチャージ時間*	t <sub>CRP</sub>	85	-	45	-	
CAS パルス幅	t <sub>cas</sub>	100	-	40	-	
RAS アクセス時間*	t <sub>RAC</sub>	-	160	-	85	
アドレスアクセス時間	t <sub>AA</sub>	-	105	-	55	
CAS アクセス時間*	t <sub>CAC</sub>	-	50	-	30	
ライトデータセットアップ時間 3	t <sub>wds3</sub>	50	-	15	-	
OAS セットアップ時間*	t <sub>csr</sub>	20	-	15	-	
リードストローブ遅延時間	t <sub>RSD</sub>	-	60	-	30	

単位:ns

### 【注】 \* 8MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$t_{\scriptscriptstyle RAH}$$
 = 0.5 ×  $t_{\scriptscriptstyle cyc}$  - 38 (ns)  $t_{\scriptscriptstyle CAC}$  = 1.0 ×  $t_{\scriptscriptstyle cyc}$  - 75 (ns)

$$t_{RAC} = 2.0 \times t_{cyc} - 90 \text{ (ns)} t_{CSR} = 0.5 \times t_{cyc} - 43 \text{ (ns)}$$

$$t_{RP} = t_{CRP} = 1.0 \times t_{cyc} - 40$$
 (ns)

16MHz 版使用時、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$t_{RAH} = 0.5 \times t_{cyc} - 17$$
 (ns)  $t_{CAC} = 1.0 \times t_{cyc} - 33$  (ns)

$$t_{RAC} = 2.0 \times t_{cyc} - 40$$
 (ns)  $t_{CSR} = 0.5 \times t_{cyc} - 17$  (ns)

$$t_{RP} = t_{CRP} = 1.0 \times t_{cyc} - 18$$
 (ns)

# 表 22.16 制御信号タイミング

条件 A:  $V_{cc}$  = 2.7 ~ 5.5 V、  $AV_{cc}$  = 2.7 ~ 5.5 V、  $V_{REF}$  = 2.7 V ~  $AV_{cc}$ 、  $V_{ss}$  =  $AV_{ss}$  = 0 V、 = 1 ~ 8 MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C :  $V_{cc}$  = 5.0V ± 10%、 $AV_{cc}$  = 5.0V ± 10%、 $V_{REF}$  = 4.5V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = 0V、 = 1 ~ 16MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

項目	記号	条件 A		条件 C		単位	測定条件
		8MHz		16MHz			
		min	max	min	max		
RES セットアップ時間	t <sub>ress</sub>	200	-	200	-	ns	図 22.18
RES パルス幅	t <sub>resw</sub>	10	-	10	-	t <sub>cyc</sub>	
モードプログラミングセットアップ時 間	t <sub>MDS</sub>	200	-	200	-	ns	
RESO 出力遅延時間	t <sub>resd</sub>	-	100	-	100	ns	図 22.19
RESO 出力パルス幅	t <sub>RESOW</sub>	132	-	132	-	t <sub>cyc</sub>	
NMI セットアップ時間	t <sub>NMIS</sub>	200	-	150	-	ns	図 22.20
(NMI, $\overline{IRQ}_5 \sim \overline{IRQ}_0$ )							
NMI ホールド時間	t <sub>nmih</sub>	10	-	10	-	ns	
(NMI, $\overline{IRQ}_5 \sim \overline{IRQ}_0$ )							
割り込みパルス幅	t <sub>nmiw</sub>	200	-	200	-	ns	
(NMI, $\overline{IRQ}_2 \sim \overline{IRQ}_0$ )							
ソフトウェアスタンバイモードからの							
復帰時							
リセット発振安定時間(水晶)	t <sub>osc1</sub>	20	-	20	-	ms	図 22.22
ソフトウェアスタンバイ発振安定時間 (水晶)	t <sub>osc2</sub>	7	-	7	-	ms	図 21.1

## 表 22.17 内蔵周辺モジュールタイミング

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、  $= 1 \sim 8 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C :  $V_{cc}$  = 5.0V ± 10%、 $AV_{cc}$  = 5.0V ± 10%、 $V_{REF}$  = 4.5V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = 0V、 = 1 ~ 16MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

モジュール	項目		記号	条件 A		条件 C		単位	測定条件
				8MHz		16MHz			
				min	max	min	max		
DMAC	DREQ セットアップ時間		t <sub>DRQS</sub>	40	-	30	-	ns	図 22.30
	DREQ ホールド時間		t <sub>DRQH</sub>	10	-	10	-		
	TEND 遅延時間	間 1	t <sub>TED1</sub>	-	100	-	50		図 22.28、
	TEND 遅延時間	間 2	t <sub>TED2</sub>	-	100	-	50		図 22.29
ITU	タイマ出力遅る	延時間	t <sub>TOCD</sub>	-	100	-	100		図 22.24
	タイマ入力セ <sub>ッ</sub> 時間	タイマ入力セットアップ 時間		50	-	50	-		
	タイマクロッ? アップ時間	ク入力セット	t <sub>TCKS</sub>	50	-	50	-		図 22.25
	タイマ クロック	単エッジ 指定	t <sub>TCKWH</sub>	1.5	-	1.5	-	t <sub>cyc</sub>	
	パルス幅	両エッジ 指定		2.5	-	2.5	-		
SCI	入力	調歩同期	t <sub>scyc</sub>	4	-	4	-		図 22.26
	クロック サイクル	クロック 同期		6	-	6	-		
	入力クロック立ち上がり時 間		t <sub>sckr</sub>	-	1.5	-	1.5		
	入力クロック立ち下がり時 間		t <sub>sckf</sub>	-	1.5	-	1.5		
	入力クロックパルス幅		t <sub>sckw</sub>	0.4	0.6	0.4	0.6	t <sub>scyc</sub>	
	送信データ遅み	送信データ遅延時間		-	100	-	100	ns	図 22.27
	<b>受信</b> データセットアップ時間(クロック同期)		t <sub>RXS</sub>	100	-	100	-		
	受信データ ホールド時	クロック 入力	t <sub>rxh</sub>	100	-	100	-		
	間(クロック 同期)	クロック 出力		0	-	0	-		
ポート	出力データ遅延時間		t <sub>PWD</sub>	-	100	-	100		図 22.23
TPC	入力データセットアップ t 時間		t <sub>PRS</sub>	50	-	50	-		
	入力データホールド時間		t <sub>pRH</sub>	50	-	50	-		




図 22.6 出力負荷回路

### 22.2.4 A/D 変換特性

A/D 変換特性を表 22.18 に示します。

### 表 22.18 A/D 変換特性

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、  $= 1 \sim 8 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、 = 1 ~ 16MHz、

T<sub>3</sub> = -20~+75 (通常仕様品)、T<sub>3</sub> = -40~+85 (広温度範囲仕様品)

項目			( )	文    四   1	条件 C		単位
<u> </u>		8MHz			16MHz		+111
		OIVITZ	1		TOWINZ		
	min	typ	max	min	typ	max	
分解能	10	10	10	10	10	10	ビット
変換時間	16.75	-	-	8.375	-	-	μs
アナログ入力容量	-	-	20	-	-	20	pF
許容信号源インピーダンス	-	-	10* <sup>1</sup>	-	1	10* <sup>3</sup>	k
	-	-	5* <sup>2</sup>	-	1	5* <sup>4</sup>	
非直線性誤差	-	-	± 6.0	-	1	± 3.0	LSB
オフセット誤差	-	-	± 4.0	-	1	± 2.0	LSB
フルスケール誤差	-	-	± 4.0	-	-	± 2.0	LSB
量子化誤差	-	-	± 0.5	-	-	± 0.5	LSB
絶対精度	-	-	± 8.0	-	-	± 4.0	LSB

【注】 \*1 4.0 AV<sub>cc</sub> 5.5 の場合です。

\*2 2.7 AV<sub>cc</sub> < 4.0 の場合です。

\*3 12MHz の場合です。

\*4 > 12MHz の場合です。

## 22.2.5 D/A 变換特性

D/A 変換特性を表 22.19 に示します。

### 表 22.19 D/A 变換特性

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、  $= 1 \sim 8 \text{MHz}$ 、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

条件 C:  $V_{cc}$  = 5.0V ± 10%、 $AV_{cc}$  = 5.0V ± 10%、 $V_{REF}$  = 4.5V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = 0V、 = 1 ~ 16MHz、

T<sub>a</sub> = -20~+75 (通常仕様品)、T<sub>a</sub> = -40~+85 (広温度範囲仕様品)

項目		条件 A			条件 C		単 位	測定条件
		8MHz			16MHz			
	min	Тур	max	min	typ	max		
分解能	8	8	8	8	8	8	ビット	
変換時間	ı	-	10	ı	-	10	μs	負荷容量 20pF
絶対精度	-	± 2.0	± 3.0	-	± 1.0	± 1.5	LSB	負荷抵抗 2M
	-	-	± 2.0	-	-	± 1.0	LSB	負荷抵抗 4M

### 22.2.6 フラッシュメモリ特性

フラッシュメモリ特性を表 22.20 に示します。

#### 表 22.20 フラッシュメモリ特性

条件 A:  $V_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $AV_{cc} = 2.7 \sim 5.5 \text{V}$ 、 $V_{REF} = 2.7 \text{V} \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0 \text{V}$ 、 $V_{pp} = 12 \text{V} \pm 0.6 \text{V}$ 、

= 1~8MHz、T<sub>a</sub> = -20~ +75 (通常仕様品)、T<sub>a</sub> = -40~ +85 (広温度範囲仕様品)

条件 C:  $V_{cc}$  = 5.0V ± 10%、 $AV_{cc}$  = 5.0V ± 10%、 $V_{REF}$  = 4.5V ~  $AV_{cc}$ 、 $V_{ss}$  =  $AV_{ss}$  = 0V、 $V_{PP}$  = 12V ± 0.6V、 = 1 ~ 16MHz、 $V_{a}$  = -20 ~ +75 (通常仕様品)、 $V_{a}$  = -40 ~ +85 (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
書き込み時間*1	t <sub>p</sub>	-	50	1000	μs	
消去時間*1	t <sub>E</sub>	-	1	30	s	
書き換え回数	N <sub>wec</sub>	-	-	100		
ベリファイ・セットアップ時間 1*1	t <sub>vs1</sub>	4	-	-	μs	
ベリファイ・セットアップ時間 2*1	t <sub>vs2</sub>	2	-	-	μs	
フラッシュメモリ・リード・	t <sub>FRS</sub>	50	-	-	μs	V <sub>cc</sub> 4.5V
セットアップ時間* <sup>2</sup>		100	-	-		V <sub>cc</sub> < 4.5V

- 【注】\*1 各設定時間は、書き込み、消去のアルゴリズムに従い行ってください。
  - \*2  $V_{pp}$ E ビットをクリアした後、プログラム電圧  $(V_{pp})$  を 12V から 0 ~ 5V に切り換えたとき、または外部クロック使用時の電源投入後とスタンバイ・モードからの復帰時は、フラッシュメモリをリードする前にリード・セットアップ時間以上おいてリードしてください。 $V_{pp}$  切断時では、 $V_{pp}$  端子が $V_{cc}$  + 2V のレベルに達した時点からフラッシュメモリをリードするまでのセットアップ時間を規定します。

## 22.3 動作タイミング

動作タイミングを以下に示します。

### 22.3.1 バスタイミング

バスタイミングを以下に示します。

- (1) 基本バスタイミング / 2 ステートアクセス 図 22.7 に外部 2 ステートアクセス時の動作タイミングを示します。
- (2) 基本バスタイミング / 3 ステートアクセス 図 22.8 に外部 3 ステートアクセス時の動作タイミングを示します。
- (3) 基本バスタイミング / 3 ステートアクセス 1 ウェイト 図 22.9 に外部 3 ステートアクセスで 1 ウェイトを挿入したときの動作タイミングを示します。




図 22.7 基本バスタイミング / 2 ステートアクセス




図 22.8 基本バスタイミング/3ステートアクセス




図 22.9 基本バスタイミング / 3 ステートアクセス 1 ウェイト

## 22.3.2 リフレッシュコントローラバスタイミング

リフレッシュコントローラのバスタイミングを以下に示します。

### (1) DRAM バスタイミング

図 22.10~図 22.15 に DRAM バスタイミングを動作モード別に示します。

### (2) PSRAM バスタイミング

図 22.16、図 22.17 に PSRAM バスタイミングを動作モード別に示します。




図 22.10 DRAM バスタイミング(リード / ライト時) / 3 ステートアクセス 2WE 方式




図 22.11 DRAM バスタイミング(リフレッシュサイクル時) / 3 ステートアクセス 2WE 方式




図 22.12 DRAM バスタイミング(セルフリフレッシュモード) 2WE 方式




図 22.13 DRAM バスタイミング(リード / ライト時) / 3 ステートアクセス 2CAS 方式




図 22.14 DRAM バスタイミング(リフレッシュサイクル時) / 3 ステートアクセス 2CAS 方式




図 22.15 DRAM バスタイミング(セルフリフレッシュモード) 2CAS 方式




図 22.16 PSRAM バスタイミング (リード / ライト時 ) / 3 ステートアクセス




図 22.17 PSRAM バスタイミング(リフレッシュサイクル時) / 3 ステートアクセス

### 22.3.3 制御信号タイミング

制御信号タイミングを以下に示します。

- (1) リセット入力タイミング 図 22.18 にリセット入力タイミングを示します。
- (2) リセット出力タイミング 図 22.19 にリセット出力タイミングを示します。
- (3) 割り込み入力タイミング図 22.20 に NMI、IRQ、~ IRQ。 割り込み入力タイミングを示します。
- (4) バスリリースモードタイミング図 22.21 にバスリリースモードタイミングを示します。




図 22.18 リセット入力タイミング




図 22.19 リセット出力タイミング\*

【注】\* マスク ROM 内蔵製品(H8/3048、H8/3047、H8/3045、H8/3044)、PROM 内蔵製品(H8/3048ZTAT)、および二電源方式フラッシュメモリ内蔵製品(H8/3048F)の機能です。単一電源方式フラッシュメモリ内蔵製品(H8/3048F-ONE)には、本機能は存在しません。




図 22.20 割り込み入力タイミング




図 22.21 バスリリースモードタイミング

## 22.3.4 クロックタイミング

クロックタイミングを以下に示します。

### (1) 発振安定時間タイミング

図 22.22 に発振安定時間タイミングを示します。




図 22.22 発振安定時間タイミング

## 22.3.5 TPC、I/O ポートタイミング

図 22.26 に TPC、I/O ポートの入出力タイミングを示します。




図 22.23 TPC、I/O ポート入出力タイミング

## 22.3.6 ITU タイミング

ITU の各タイミングを以下に示します。

- (1) ITU 入出力タイミング図 22.24 に ITU 入出力タイミングを示します。
- (2) ITU 外部クロック入力タイミング 図 22.25 に ITU 外部クロック入力タイミングを示します。




図 22.24 ITU 入出力タイミング




図 22.25 ITU 外部クロック入力タイミング

## 22.3.7 SCI 入出力タイミング

SCI の各タイミングを以下に示します。

- (1) SCI 入力クロックタイミング 図 22.26 に SCK 入力クロックタイミングを示します。
- (2) SCI 入出力タイミング (クロック同期式モード) 図 22.27 にクロック同期式モード時の SCI 入出力タイミングを示します。




図 22.26 SCK 入力クロックタイミング




図 22.27 クロック同期式モード時の SCI 入出力タイミング

### 22.3.8 DMAC タイミング

DMAC の各タイミングを以下に示します。

- (1) DMAC TEND 出力タイミング / 2 ステートアクセス DMAC TEND 出力タイミング / 2 ステートアクセスを図 22.28 に示します。
- (2) DMAC TEND 出力タイミング / 3 ステートアクセス DMAC TEND 出力タイミング / 3 ステートアクセスを図 22.29 に示します。
- (3) DMAC DREQ 入力タイミング DMAC DREQ 入力タイミングを図 22.30 に示します。




図 22.28 DMAC TEND 出力タイミング / 2 ステートアクセス




図 22.29 DMAC TEND 出力タイミング / 3 ステートアクセス




図 22.30 DMAC DREQ 入力タイミング

# 付録

# A. 命令

# A.1 命令一覧

## 《オペレーションの記号》

記号	内 容
Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ
	(アドレスレジスタまたは 32 ビットレジスタ)
ERs	ソース側の汎用レジスタ ( アドレスレジスタまたは 32 ビットレジスタ )
ERn	汎用レジスタ (32 ビットレジスタ )
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCR の N ( ネガティブ ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバフロー ) フラグ
С	CCR の C (キャリ ) フラグ
disp	ディスプレースメント
	左辺のオペランドから右辺のオペランドへの転送、または左辺の状態から右辺の状態へ の遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
	両辺のオペランドの論理積
	両辺のオペランドの論理和
$\oplus$	両辺のオペランドの排他的論理和
~	反転論理(論理的補数)
( ) <>	オペランドの内容

【注】 汎用レジスタは、8 ビット (R0H~R7H、R0L~R7L) または 16 ビット (R0~R7、E0~E7) です。

### 《コンディションコードの記号》

記号	内 容
<b>‡</b>	実行結果に従って変化することを表します。
*	不確定であることを表します(値を保証しません)。
0	常に"0"にクリアされることを表します。
1	常に"1"にセットされることを表します。
-	実行結果に影響を受けないことを表します。
	条件によって異なります。注意事項を参照してください。

表 A.1 命令セット一覧(1)

## (1) データ転送命令

		サイ			1	ポ フ ジ	シングも	アドレッシングモード/命令長(バイト)	\( \)	イト)			\	l l	jř 7	W W	\ \ \	<u>4</u>	コンディションコード 実行环・数 **	*
		Ť-	XX#	Ru		3n @(	d, ERn)	@ERn   @(d, ERn)   @-ERn/@ERn+   @aa   @(d, PC)   @@aa	@aa	@(d, P	C) @@aa	_		_	I	7	>	H N Z V C	1-31 PF 11" XX	الار'.
MOV	MOV.B #xx:8, Rd	В	2									#	#xx:8 Rd8		_	**	0		2	
	MOV.B Rs, Rd	В		7								<u>"</u>	Rs8 Rd8		_		0		2	
	MOV.B @ERs, Rd	В			2							9	@ERs Rd8				0		4	
	MOV.B @(d:16, ERs), Rd	В					4					_	@(d:16, ERs) Rd8			**	0		9	
	MOV.B @(d:24, ERs), Rd	В					8					_	@(d:24, ERs) Rd8		-	**	0		10	
	MOV.B @ERs+, Rd	В						2					@ERs Rd8, ERs32+1 ERs32				0		9	
	MOV.B @aa:8, Rd	М							2				@aa:8 Rd8		-		0		4	
	MOV.B @aa:16, Rd	В							4				@aa:16 Rd8		-	*	0		9	
	MOV.B @aa:24, Rd	В							9			9	@aa:24 Rd8		_		0		8	
	MOV.B Rs, @ERd	В			2							<u>"</u>	Rs8 @ERd		_		0		4	
	MOV.BRs, @(d:16, ERd)	В					4						Rs8 @(d:16, ERd)		_	*	0		9	
	MOV.BRs, @(d:24, ERd)	В					8					<u>.</u>	Rs8 @(d:24, ERd)		_	*	0		10	
	MOV.B Rs, @-ERd	В						2				ш	ERd32-1 ERd32, Rs8 @ERd		_	<b>↔</b>	0		9	
	MOV.B Rs, @aa:8	В							2			<u>د</u>	Rs8 @aa:8				0		4	
	MOV.B Rs, @aa:16	В							4			<u>.</u>	Rs8 @aa:16		_	<b>*</b>	0		9	
	MOV.B Rs, @aa:24	В							9			<u> </u>	Rs8 @aa:24		_	<b>↔</b>	0		8	
	MOV.W #xx:16, Rd	>	4									#	#xx:16 Rd16		_	<b>↔</b>	0		4	
	MOV.W Rs, Rd	W		2								<u>.</u>	Rs16 Rd16		-	*	0		2	
	MOV.W @ERs, Rd	≥			2							9	@ERs Rd16		_		0		4	
	MOV.W @(d:16, ERs), Rd	≥					4					9	@(d:16, ERs) Rd16		-		0		9	
	MOV.W @(d:24, ERs), Rd	×					8					)	@(d:24, ERs) Rd16			<b>+</b>	0		10	
	MOV.W @ERs+, Rd	≥						2					@ERs Rd16, ERs32+2 @ERd32	2			0		9	
	MOV.W @aa:16, Rd	>							4			9	@aa:16 Rd16		_	<b>↔</b>	0		9	
	MOV.W @aa:24, Rd	≥							9			<b>)</b>	@aa:24 Rd16				0		8	

表 A.1 命令セット一覧(2)

	=-	サ/			<u>~</u>	ドレッツ	ノングモ	アドレッシングモード/命令長(バイト)	Ĭ() ₹	7 F)			<b>ハールーツ</b> ★		コンディションコード	7 1 7	実行ホー数*1
		- <b>i</b> K	xx#	Rn		tn @(d,	ERn) @	@ERn   @(d, ERn)   @-ERn/@ERn+   @aa		@(d, PC) @@aa	@@aa		\T \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		I H N	C >	/-
MOV	MOV.W Rs, @ERd	≥			7								Rs16 @ERd		**	0	4
	MOV.W Rs, @(d:16, ERd) W	≥				4	_						Rs16 @(d:16, ERd)		<b>+</b>	0	9
	MOV.W Rs, @(d:24, ERd) W	≥				8	_						Rs16 @(d:24, ERd)		<b>↔</b>	0	10
	MOV.W Rs, @-ERd	≥						2					ERd32-2 ERd32, Rs16 @ERd	Rd	<b>↔</b>	0	9
	MOV.W Rs, @aa:16	Α							4				Rs16 @aa:16		<b>+</b>	0	9
	MOV.W Rs, @aa:24	≥							9				Rs16 @aa:24		<b>↔</b>	0	80
	MOV.L #xx:32, Rd	_	9										#xx:32 Rd32		<b>↔</b>	0	9
	MOV.L ERS, ERd	_		2									ERs32 ERd32		<b>+</b>	0	2
	MOV.L @ERs, ERd	بـ			4								@ERs ERd32		<b>↔</b>	0	8
	MOV.L @(d:16, ERs), ERd	_				_	9						@(d:16, ERs) ERd32		<b>+</b>	0	10
	MOV.L @(d:24, ERs), ERd	تـــا				_	10						@(d:24, ERs) ERd32		<b>↔</b>	0	14
	MOV.L @ERs+, ERd	_						4					@ERs ERd32, ERs32+4 EF	ERs32	<b>↔</b>	0	10
	MOV.L @aa:16, ERd	٦							9				@aa:16 ERd32		<b>‡</b>	0	10
	MOV.L @aa:24, ERd	_							8				@aa:24 ERd32		<b>↔</b>	0	12
	MOV.L ERs, @ERd	٦			4								ERs32 @ERd		<b>↔</b>	0	80
	MOV.L ERs, @(d:16, ERd)	_				9	<u> </u>						ERs32 @(d:16, ERd)		<b>+</b>	0	10
	MOV.L ERs, @(d:24, ERd)					7	10						ERs32 @(d:24, ERd)		<b>+</b> +	0	14
	MOV.L ERs, @-ERd	٦						4					ERd32-4 ERd32, ERs32 @	@ERd	<b>+</b>	0	10
	MOV.L ERs, @aa:16	٦							9				ERs32 @aa:16		<b>+</b>	0	10
	MOV.L ERs, @aa:24	Г							8				ERs32 @aa:24		<b>+</b>	0	12
POP	POP.W Rn	≷										2	@SP Rn16, SP+2 SP		+	0	9
	POP.L ERn	_										4	@SP ERn32, SP+4 SP		<b>+</b> +	0	10
PUSH	PUSH.W Rn	≥										7	SP-2 SP, Rn16 @SP		<b>↔</b>	0	9
	PUSH.L ERn	٦										4	SP-4 SP, ERn32 @SP		<b>++</b>	0	10
MOVFPE	MOVFPE MOVFPE @aa:16, Rd	В							4				本LSIでは使用できません				
MOVTPE	MOVTPE MOVTPE Rs, @aa:16	В		Щ					4				本LSIでは使用できません				

表 A.1 命令セット一覧(3)

## (2) 算術演算命令

*	ίχ.																								
コンディションコード 実行ステート数 *1	1-311 715-1	7	2	4	2	9	2	2	2	2	2	2	2	2	2	2	2	2	2	4	2	9	2	2	2
<u>"</u>	ပ	**		<b>*</b>	<b>+</b>			<b>+</b> +	<b>+</b>										<b>*</b>	++	<b>*</b>	**		<b>+</b>	+
у Ц	>	**	**	**	**	**	**	<b>↔</b>	<del>+</del>				**	**	**	**	**	*	**	**	**	*	**	3) ‡	Ţ
ψ m	ZN		<b>↔</b>	<b>↔</b>	<b>↔</b>			(3)	(3)				-	-	#	<b>+</b>				<b>+</b>			-	(3	1 (3)
j⊦ ≺	I	++	↔	7	7	5)	5)	<b>↔</b>	<b>++</b>				-					*	++	1)	7	2)	2	++	+
٦ ا	_			_																_					
\	7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	Rd8+#xx:8 Rd8	Rd8+Rs8 Rd8	Rd16+#xx:16 Rd16	Rd16+Rs16 Rd16	ERd32+#xx:32 ERd32	ERd32+ERs32 ERd32	Rd8+#xx:8+C Rd8	Rd8+Rs8+C Rd8	ERd32+1 ERd32	ERd32+2 ERd32	ERd32+4 ERd32	Rd8+1 Rd8	Rd16+1 Rd16	Rd16+2 Rd16	ERd32+1 ERd32	ERd32+2 ERd32	Rd8 10進補正 Rd8	Rd8-Rs8 Rd8	Rd16-#xx:16 Rd16	Rd16-Rs16 Rd16	ERd32-#xx:32 ERd32	ERd32-ERs32 ERd32	Rd8-#xx:8-C Rd8	Rd8-Rs8-C Rd8
	@@aa																								
	-																								
$\widehat{\mathcal{L}}$	@-ERn/@ERn+   @aa   @(d, PC)																								
۲	<u>@</u>																								
	@as																								
命令	Rn+																								
× ×	₹n/@[																								
П	@-EF																								
ング	Ru)																								
シツ	®(d, E																								
アドレッシングモード/命令長(バイト)	@ERn @(d, ERn)																								
F																									
	k Rn		7		2		2		2	2	2	7	2	2	2	2	7	2	2		2		2		2
	××#	2		4		9		7												4		9		2	
サ/	·K	М	ω	>	≥	_	_	Ф	В	_	_	_	ω	≥	8	_	_	В	ω	*	≥	_	_	В	В
		ور		Rd		ERd	g	Rd	~	р	٦	٥								Rd		∃Rd	٩	<b>9</b> 9	
Ĺ		X:8,	, R	x:16,	s, Rd	c32,	S, EF	xx:8,	ß, Rc	1, ER	2, ER	4, ER		Rd	Rd	ERd	ERd		, Rd	x:16,	s, Rd	c:32, l	S, ER	xx:8,1	S. R.
	ì	B #X	B Rs	X# M	W Rs	**	LER	χ. Β.	K.B.R	8.L#	S.L #;	S.L #	3 Rd	٧#1,	٧ #2,	#1,	. #2,	Rd	B Rs	X# M	W Rs	L #X	LER	Υ.B #:	(BR
7 "   #		ADD.B #xx:8, Rd	ADD.B Rs, Rd	ADD.W #xx:16, Rd	ADD.W Rs, Rd	ADD.L #xx:32, ERd	ADD.L ERS, ERd	ADDX.B #xx:8, Rd	ADDX.B Rs, Rd	ADDS.L #1, ERd	ADDS.L #2, ERd	ADDS.L #4, ERd	INC.B Rd	INC.W #1, Rd	INC.W #2, Rd	INC.L #1, ERd	INC.L #2, ERd	DAA Rd	SUB.B Rs, Rd	SUB.W #xx:16, Rd	SUB.W Rs, Rd	SUB.L #xx:32, ERd	SUB.L ERS, ERd	SUBX.B #xx:8,Rd	SUBX.B Rs. Rd
'	I	Ì		`					_				Ι-	_	_	_	_	_				1			
		ADD						ADDX		ADDS			NC NC					DAA	SUB					SUBX	
										_			_=						رن					U	

表 A.1 命令セット一覧(4)

表 A.1 命令セット一覧(5)

	=- w	サイ			٦ آ	フッシング	アドレッシングモード/命令長(バイト)	₹ ( //`.	7 7			ハーシャ	コンディションコード 実行Љ-ト数*イ	1   1	実行乃数*1
	\ \ \	٠ĸ	#xx Rn	R	@ERn	@(d, ERn)	@-ERn/@ERn+ @aa	@aa	@(d, PC)	@@aa		\ I \	N H H	) >	H   N   Z   V   C   1-311   PF 11 734
CMP	CMP.L #xx:32, ERd	_	9									ERd32-#xx:32	(2) ‡ ‡ (†	<b>↔</b>	4
	CMP.L ERS, ERd	7		2								ERd32-ERs32	(2) ‡   ‡	<b>↔</b>	2
NEG	NEG.B Rd	В		2								0-Rd8 Rd8	<b>+ + +</b>	<b>+</b>	2
	NEG.W Rd	≯		7							Ĺ	0-Rd16 Rd16	++ ++	<b>↔</b>	2
	NEG.L ERd	_		7								0-ERd32 ERd32	+ + +	↔	2
EXTU	EXTU.W Rd	8		7								0 (<ピット15~8> of Rd16)	0 💠 0	0	2
	EXTU.L ERd	_		2							Ĺ	0 (<ピット31~16> of ERd32)	0 🛊 0	0	2
	EXTS.W Rd	8		2								(<ビット7> of Rd16)	) 🛊 🛊	0	2
EXTS												(<ビット 15~8> of Rd16)			
	EXTS.L ERd	_		2								(<ビット15> of ERd32)	)	0	2
												(<ビット31~16> of ERd32)	_		

表 A.1 命令セット一覧(6)

## (3) 論理演算命令

2	Ϋ́				l										ı							
コンディションコード 実行ステート数 *1	ノー <b>マル</b>   アド・バ・ンスト	2	2	4	2	9	4	2	2	4	2	9	4	2	2	4	2	9	4	2	2	0
<u>1</u>	ر د																					
γ μ	Z V	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	С
Ϋ́	Z	<b>→</b>	+→		<b>→</b>	<b>↔</b>	**	<b>→</b>	<b>↔</b>	<b>→</b>	<b>↔</b>	↔	↔	**	<b>→</b>	<b>↔</b>	↔		<b>→</b>		<b>↔</b>	-
ı́F 1	Ι																					
ΐ	_																					
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	777	Rd8 #xx:8 Rd8	Rd8 Rs8 Rd8	Rd16 #xx:16 Rd16	Rd16 Rs16 Rd16	ERd32 #xx:32 ERd32	ERd32 ERs32 ERd32	Rd8 #xx:8 Rd8	Rd8 Rs8 Rd8	Rd16 #xx:16 Rd16	Rd16 Rs16 Rd16	ERd32 #xx:32 ERd32	ERd32 ERs32 ERd32	Rd8⊕ #xx:8 Rd8	Rd8⊕ Rs8 Rd8	Rd16⊕ #xx:16 Rd16	Rd16⊕ Rs16 Rd16	ERd32⊕ #xx:32 ERd32	ERd32⊕ ERs32 ERd32	~ Rd8 Rd8	~ Rd16 Rd16	~ Rd32 Rd32
	aa																					
	@ @ aa																					
<u>£</u>	@(d, PC)																					
5	-																					
邻	٥+ ا																					
アドレッシングモード/命令長 (バイト)	@-ERn/@ERn+ @aa																					
ッシング	@(d, ERn)																					
アドレ	@ERn @																					
	Rn		7		2		4		7		7		4		7		7		4	7	2	٥
	xx#	7		4		9		2		4		9		2		4		9				
サイ		В	В	>	>	_	_	В	В	>	>	_	_	В	В	>	>	_	_	В	>	-
				g		g S				_		77				p		8				
		AND.B #xx:8, Rd	Rd	AND.W #xx:16, Rd	Rd	AND.L #xx:32, ERd	AND.L ERS, ERd	, Rd	р	OR.W #xx:16, Rd	ρ	OR.L #xx:32, ERd	ERd	XOR.B #xx:8, Rd	Rd	XOR.W #xx:16, Rd	Rd	XOR.L #xx:32, ERd	XOR.L ERS, ERd			
1	` `	3 #XX:	3 Rs,	۸#XX	۷ Rs,	**	ERS	#xx:8	Rs, R	,:XX#	Rs, F	\$xx:3	ERs,	3 #XX:	3 Rs,	\ \ \	۷ Rs,	#XX	. ERs	2 Rd	V Rd	ED C
1 +	נ	ND.E	AND.B Rs, Rd	ND.	AND.W Rs, Rd	ND.L	ND.L	OR.B #xx:8, Rd	OR.B Rs, Rd	JR.W	OR.W Rs, Rd	R.L.#	OR.L ERS, ERd	OR.E	XOR.B Rs, Rd	OR.V	XOR.W Rs, Rd	OR.L	OR.L	NOT.B Rd	NOT.W Rd	NOT I EBA
'	I		_	٩	٩	△	Δ.		U						<u> </u> ×	<u> </u>	<u> ×</u>	<u>×</u>	×		z	2
		AND						OR						XOR						NOT		

表 A.1 命令セット一覧 (7)

## (4) シフト命令

Ľ	=-	サイ			<u>F</u>	レッシンク	アドレッシングモード/命令長(バイト)	長()	(イト)		<b>ハロジーご</b> **	コンディ	ションニ	<u>ب</u>	コンディションコード 実行ステート数 *1
			xx#	Rn	@ERn	@(d, ERn)	@ERn   @(d, ERn)   @-ERn/@ERn+   @aa   @(d, PC)	. @aa	@(d, PC	() @@aa	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	z I –	Z	ပ >	1-71 17 1/2-1
SHAL	SHAL.B Rd	В		7									<b>+</b> +	<b>+</b>	2
	SHAL.W Rd	≥		7									<b>↔</b>	<b>↔</b>	2
	SHAL.L ERd	7		2							C MSB + LSB		<b>↔</b>	<b>↔</b>	2
SHAR	SHAR.B Rd	В		2									 	<b>+</b>	2
	SHAR.W Rd	>		2									<b>↔</b>	<b>↔</b> 0	2
	SHAR.L ERd	_		2							MSB —— LSB C		<b>↔</b>	<b>↔</b>	2
SHLL	SHLL.B Rd	В		7									<b>↔</b>	<b>↔</b> 0	2
	SHLL.W Rd	≥		7									<b>↔</b>	<b>↔</b> 0	2
	SHLL.L ERd	_		7							C MSB LSB		<b>↔</b>	<b>↔</b> 0	2
SHLR	SHLR.B Rd	В		2									<b>↔</b>	<b>↔</b> 0	2
	SHLR.W Rd	>		2									<b>↔</b>	<b>++</b> 0	2
	SHLR.L ERd	_		7							MSB ——• LSB C		<b>↔</b>	<b>++</b>	2
ROTXL	ROTXL.BRd	В		2									<b>↔</b>	<b>‡</b> 0	2
	ROTXL.W Rd	8		2									<b>↔</b>	<b>↔</b>	2
	ROTXL.L ERd	_		7							C MSB - LSB		<b>↔</b>	<b>+</b>	2
ROTXR	ROTXR.B Rd	В		7									<b>↔</b>	<b>↔</b> 0	2
	ROTXR.W Rd	Ν		2									÷	<b>‡</b> 0	2
	ROTXR.L ERd	_		7							MSB — LSB C		<b>↔</b>	<b>↔</b> 0	2
ROTL	ROTL.B Rd	В		2									<b>↔</b>	<b>↔</b> 0	2
	ROTL.W Rd	≥		7							<b>1</b>		÷	<b>‡</b> 0	2
	ROTL.L ERd	_		7							C MSB LSB		<b>↔</b>	0	2
ROTR	ROTR.B Rd	В		2									<b>↔</b>	<b>+</b>	2
	ROTR.W Rd	≥		7									<b>↔</b>	<b>‡</b> 0	2
	ROTR.L ERd	_		2							MSB — LSB C		<b>↔</b>	<b>†</b> 0	2

表 A.1 命令セット一覧(8)

## (5) ビット操作命令

BSET FAX.3. GENERA   B   2   1   H   N   Z   E   E   E   E   E   E   E   E   E		 	<b>⊅</b> /			F	レッシンク	アドレッシングモード/命令長(バイト	(八) (八)	イト)		\\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	٦	ザイグ	ョ ロソロ	<u>2</u>	コンディションコード 実行ステート数 ※
BSET #MX3, Relation   B			- <b>i</b> K	XX#	R		@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@ @ aa	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	-	z	> Z	ပ	1-311 17-1
BSET Faxx.3, @eRd   B   4   4   4   4   4   4   4   4   4	SET	BSET #xx:3, Rd	В		2							(#xx:3 of Rd8) 1					2
BSET Fax.3, @aa8   B   A		BSET #xx:3, @ERd	Ф			4						(#xx:3 of @ERd) 1					80
B   2   4   4   4   4   4   4   4   4   4		BSET #xx:3, @aa:8	В						4			(#xx:3 of @aa:8) 1					80
BSETRIA (Basa B)   4   4   4   4   4   4   4   4   4		BSET Rn, Rd	В		2							(Rn8 of Rd8) 1					2
BSETRI, @aa8   B   C   C   C   C   C   C   C   C   C		BSET Rn, @ERd	В			4						(Rn8 of @ERd) 1					8
BCLCR #xx.3. GeBRd         B         2         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4         4		BSET Rn, @aa:8	В						4								8
BCLR #xx.3. @BERd         B         4         4         4         (#xx.3 of @BERd)         6           BCLR #xx.3. @BAX.3. @BAX	SCLR	BCLR #xx:3, Rd	В		2												2
BCLR #xx.3, @aa.8         B         4         4         (#xx.3 of @aa.8)         C           BCLR Rn, Rd         B         2         4         (Ra6 of Rd6)         (Ro 6 of Rd6)         (Ro 7 o		BCLR #xx:3, @ERd	М			4						l					80
BCLR Rn, Rdd         B         2         A         A         A         A         A         B         CRNB of GBCB(J)         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C </td <td></td> <td>BCLR #xx:3, @aa:8</td> <td>В</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>4</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>8</td>		BCLR #xx:3, @aa:8	В						4								8
BCLR Rn, @Bad8         B         4         (Rn8 of @Bad8)         (Rn8 of @Bad8)         C           BCLR Rn, @aa.8         B         2         4         (Rn8 of @aa.8)         C           BNOT #xx.3, @ERd         B         2         4         (Rn8 of @aa.8)         C           BNOT #xx.3, @ERd         B         4         (Rn8 of @aa.8)         C         C           BNOT Rn, caa.8         B         4         (Rn8 of @aa.8)         C         C           BNOT Rn, caa.8         B         2         A         (Rn8 of @aa.8)         C           BNOT Rn, caa.8         B         2         A         (Rn8 of @aa.8)         C           BNOT Rn, caa.8         B         2         A         (Rn8 of @aa.8)         C           BNOT Rn, caa.8         B         2         A         (Rn8 of @aa.8)         C           BNOT Rn, caa.8         B         2         A         (Rn8 of @aa.8)         C           BTST Rn, ca.8         B         4         C         (Rnx3 of @aa.8)         C           BTST Rn, ca.8         B         A         C         (Rnx3 of @aa.8)         C           BLD #xx.3, @aa.8         B         A         A         CRB of		BCLR Rn, Rd	Ф		2												2
BCLR Rn, @aa:8         B         4         RnB of Gea:8         C         RnB of Exp. 3 of Rd8)         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C         C </td <td></td> <td>BCLR Rn, @ERd</td> <td>В</td> <td></td> <td></td> <td>4</td> <td></td> <td>8</td>		BCLR Rn, @ERd	В			4											8
PROTT #xx.3, @ERd         B         2         (#xx.3 of RdB)         (*xx.3 of RdB) <t< td=""><td></td><td>BCLR Rn, @aa:8</td><td>В</td><td></td><td></td><td></td><td></td><td></td><td>4</td><td></td><td></td><td>1</td><td></td><td></td><td></td><td></td><td>8</td></t<>		BCLR Rn, @aa:8	В						4			1					8
BNOT #xx.3, @aa.8         B         4         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A         A	NOT	BNOT #xx:3, Rd	В		2												2
BNOT Riv. 3, @aa:8         B         4         4         (#xx.3 of @aa:8) - (#xx.3 of @aa:8)         B           BNOT Riv. 6 aa:8         B         2         A         4         B         (RnB of Rd8) - (RnB of @aa:8)         B           BNOT Riv. 6 aa:8         B         4         A         A         B         CRNB of Gaa:8)		BNOT #xx:3, @ERd	В			4											8
BNOT Rn, Rd         B         2         RNOT Rn, Rd         B         4         RNB of ReB of RdB)         RNB of ReB of RdB)         RNB of ReB		BNOT #xx:3, @aa:8	В						4								8
BNOT Rn, @ERd         B         4         A         A         A         A         A         A         A         A         A         A         B         A         A         B         A         A         B         CRNB of @aa:8)         CRNB of @aa:8) <th< td=""><td></td><td>BNOT Rn, Rd</td><td>В</td><td></td><td>2</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>2</td></th<>		BNOT Rn, Rd	В		2												2
BNOT Rn, @aa;8         B         4         4         (Rn8 of @aa;8) - (Rn8 of @aa;8)         8         4         (Rn8 of @aa;8) - (Rn8 of @aa;8)         8         7         4         (Rn8 of @aa;8) - (Rn8 of @aa;8)         8         8         8         8         8         9         4         9         - (#xx.3 of @aa;8)         8         9         1         - (#xx.3 of @aa;8)         9         9         1         - (#xx.3 of @aa;8)         9         9         9         - (#xx.3 of @aa;8)         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9         9		BNOT Rn, @ERd	В			4											8
ETST #xx.3, Rd         B         2         4         4         -(#xx.3 of Rd8) Z         8         -(#xx.3 of Rd8) Z         8         -(#xx.3 of ReRd) Z		BNOT Rn, @aa:8	В						4								8
BTST #xx.3, @ERd         B         4         A         - (#xx.3 of @ERd) Z         C           BTST Rh, Rd         B         2         A         C (RnB of @RdB) Z         C           BTST Rh, Rd         B         A         A         C (RnB of @RdB) Z         C           BTST Rh, @aa:8         B         A         A         C (RnB of @aa:8) Z         C           BLD #xx.3, @ERd         B         A         A         C (RnB of @aa:8) Z         C           BLD #xx.3, @ERd         B         A         A         C (#xx.3 of @ERd) C         C           BLD #xx.3, @ERd         B         A         A         C (#xx.3 of @aa:8) C         C           BLD #xx.3, @ERd         B         A         A         C (#xx.3 of @aa:8) C         C           BLD #xx.3, @ERd         B         A         A         C (#xx.3 of @aa:8) C         C           BLD #xx.3, @ERd         B         A         A         C (#xx.3 of @aa:8) C         C           BLD #xx.3, @eRd         B         A         A         C (#xx.3 of @aa:8) C         C	TST	BTST #xx:3, Rd	В		2										<b>+</b> +		2
BTST Rx, 2, @aa:8         B         2         4         - (#xx.3 of @aa:8)           BTST Rn, Rd         B         2         - (Rn8 of @Rd8)         2           BTST Rn, @aa:8         B         4         - (Rn8 of @Rd3)         2           BLD #xx.3, Rd         B         2         - (Rn8 of @aa:8)         2           BLD #xx.3, @aa:8         B         4         (#xx.3 of @aa:8)         C           BLD #xx.3, @aa:8         B         4         (#xx.3 of @aa:9)         C           BILD #xx.3, @aa:8         B         2         4         (#xx.3 of @aa:9)         C           BILD #xx.3, @aa:8         B         2         4         (#xx.3 of @aa:9)         C           BILD #xx.3, @aa:8         B         4         (#xx.3 of @aa:9)         C         -(#xx.3 of @aa:9)         C           BILD #xx.3, @aa:8         B         4         A         -(#xx.3 of @aa:9)         C         -(#xx.3 of @aa:9)         C		BTST #xx:3, @ERd	В			4									<b>+</b> +		9
BTST Rn, Rd         B         2         — (Rn8 of @Rd8)         Z           BTST Rn, @ERd         B         4         — (Rn8 of @ERd)         Z           BTST Rn, @aa:8         B         2         4         — (Rn8 of @aa:8)         Z           BLD #xx3, @ERd         B         4         — (Rxx3 of Rd8)         C         (#xx3 of @ERd)         C           BLD #xx3, @eRd         B         4         4         (#xx3 of @eRd)         C           BILD #xx3, @eRd         B         2         4         (#xx3 of @eRd)         C           BILD #xx3, @eRd         B         2         4         (#xx3 of @eRd)         C           BILD #xx3, @eRd         B         4         (#xx3 of @eRd)         C         — (#xx3 of @eRd)         C           BILD #xx3, @erd         B         4         4         — (#xx3 of @erd)         C         — (#xx3 of @erd)         C		BTST #xx:3, @aa:8	В						4						<b>+</b>		9
BTST Rn, @ERd         B         4         A         CRNB of @ERd)         CRNB of @ERd)         CRNB of @ear(B)		BTST Rn, Rd	Ф		7										<b>+</b>		2
BTST Rn, @aa:8         B         2         4         - (Rn8 of @aa:8)         Z           BLD #xx.3, @ERd         B         2         (#xx.3 of Rd8)         C           BLD #xx.3, @ERd         B         4         (#xx.3 of @ERd)         C           BLD #xx.3, @aa.8         B         2         4         (#xx.3 of @aa.9)         C           BILD #xx.3, @ERd         B         2         - (#xx.3 of @ERd)         C         - (#xx.3 of @ERd)         C           BILD #xx.3, @erd         B         4         4         - (#xx.3 of @erd)         C         - (#xxx.3 of @erd)         C		BTST Rn, @ERd	В			4									<b>+</b> +		9
BLD #xx3, @ERd         B         2         (#xx.3 of RdB) C         (#xx.3 of RdB) C           BLD #xx3, @ERd         B         4         (#xx.3 of @ERd) C         (#xx.3 of @ERd) C           BLD #xx3, @era         B         2         4         (#xx.3 of @era:9) C         - (#xx.3 of @era:9) C           BILD #xx3, @era         B         2         4         (#xx.3 of @era:9) C         - (#xx.3 of @era:9) C           BILD #xx3, @era         B         4         4         - (#xx.3 of @era:9) C         - (#xx.3 of @era:9) C		BTST Rn, @aa:8	В						4						<b>+</b> +		9
BLD #xx3, @ERd         B         4         A         4         (#xx.3 of @ERd) C           BLD #xx3, @aa.8         B         2         4         (#xx.3 of @aa.8) C           BILD #xx3, @ERd         B         2         - (#xx.3 of @aa.8) C           BILD #xx3, @aa.8         B         4         - (#xx.3 of @ERd) C           BILD #xx3, @aa.8         B         4         4         - (#xx3 of @aa.8)	9	BLD #xx:3, Rd	В		2											++	2
BLD #xxx3, @aa:8         B         4         (#xxx3 of @aa:8) C           BILD #xxx3, @aa:8         B         2         ~ (#xxx3 of @aa:8) C           BILD #xxx3, @aa:8         B         4         ~ (#xxx3 of @aa:8) C           BILD #xxx3, @aa:8         B         4         A		BLD #xx:3, @ERd	Ф			4											9
BILD #xx.3, Rd         B         2         ~ (#xx.3 of Rd8) C         ~ (#xx.3 of Rd8) C           BILD #xx.3, @aa:8         B         4         A         ~ (#xx.3 of @aa:8)		BLD #xx:3, @aa:8	В						4							<b>++</b>	9
B	П	BILD #xx:3, Rd	В		7											**	2
B 4 ~ (#xx:3 of @aa:8)		BILD #xx:3, @ERd	В			4										<b>↔</b>	9
		BILD #xx:3, @aa:8	В						4							**	9

表 A.1 命令セット一覧(9)

*	λγ																								
コンディションコード 実行ステート数 *1	11×1.11.314 112-1	2	80	80	2	80	80	2	9	9	2	9	9	2	9	9	2	9	9	2	9	9	2	9	ď
<u>1</u>	Z V C							<b>+</b> +	**	**	<b>*</b>	<b>*</b>	<b>*</b>	<b>+</b> +	<b></b>	**	<b>+</b> +		<b>+</b>	<b>+</b> +	**	<b>+</b> +	<b>+</b> +	**	•
й П	7 N																								
× ×																									
ゾル	z I																								
Ë																									
												O						ပ						ပ	
,	۱ T		€			124)	<u></u>		£ C	ပ	ပ		3) C		Φ Ω	ပ	ပ	124)	3) C		C)	ပ	ပ		C
(	١.	( <u>8</u>	(#xx:3 of @ERd24)	aa:8)	Rd8)	~ C (#xx:3 of @ERd24)	~ C (#xx:3 of @aa:8)	C (#xx:3 of Rd8) C	(#xx:3 of @ERd24)	(#xx:3 of @aa:8)	Rd8)	~ (#xx:3 of @ERd24)	~ (#xx:3 of @aa:8)	(#xx:3 of Rd8) C	(#xx:3 of @ERd24)	(#xx:3 of @aa:8)	~ (#xx:3 of Rd8)	~ (#xx:3 of @ERd24)	C ~ (#xx:3 of @aa:8)	C⊕(#xx:3 of Rd8) C	C⊕(#xx:3 of @ERd24)	a:8)	3d8)	C⊕ ~ (#xx:3 of @ERd24)	9.55
~	,	of Rd	of (0)	of @	:3 of	:3 of	:3 of	of Rc	of @	of @	:3 of	:3 of	:3 of	of Rc	of @	of @	:3 of	:3 of	::3 of	of Rd	of @E	of @	3 of F	3 of (	3 of C
	·	(#xx:3 of Rd8)	#xx:3	(#xx:3 of @aa:8)	~ C (#xx:3 of Rd8)	(#)	¥	#xx:3	#xx:3	#xx:3	~ (#xx:3 of Rd8)	(X#) ~	(¥) ~	#xx:3	#xx:3	#xx:3	(#) ~	(#) ~	(x#) ~	#xx:3	#xx:3	C⊕(#xx:3 of @aa:8)	C⊕ ~ (#xx:3 of Rd8)	**#) -	C⊕ ~ (#xx:3 of @aa:8)
		ပ	ပ	ပ	°C	°C	S.	ပ	ပ	O	ပ	ပ	ပ	O	ပ	ပ	ပ	ပ	C	C⊕(	C⊕(a	C⊕(d	θ	C⊕	ဗိ
	@ @aa																								
	_																								
7	@(d, PC)																								
1	@aa			4			4			4			4			4			4			4			4
多。																									
√ √	@-ERn/@ERn+																								
Ŧ	@-EF																								
ング	ERn)																								
ジジ	@(d, ERn)																								
アドレッシングモード/命令長(バイト)	@ERn		4			4			4			4			4			4			4			4	
	Rn	7			2			2			2			2			2			2			2		
	× *																								
<b>⊅</b> ⁄		В	М	М	В	В	В	В	В	М	М	В	В	В	В	В	В	М	В	В	В	В	В	В	В
			р	89		P2	8:8		Rd	a:8	_	ERd	aa:8		P2	8.		Rd	a:8		≣Rd	aa:8	_	ERd	aa:8
7		Rd	BST #xx:3, @ERd	BST #xx:3, @aa:8	, Rd	BIST #xx:3, @ERd	BIST #xx:3, @aa:8	3, Rd	BAND #xx:3, @ERd	BAND #xx:3, @aa:8	BIAND #xx:3, Rd	BIAND #xx:3, @ERd	BIAND #xx:3, @aa:8	, Rd	BOR #xx:3, @ERd	BOR #xx:3, @aa:8	3, Rd	BIOR #xx:3, @ERd	BIOR #xx:3, @aa:8	BXOR #xx:3, Rd	BXOR #xx:3, @ERd	BXOR #xx:3, @aa:8	BIXOR #xx:3, Rd	BIXOR #xx:3, @ERd	BIXOR #xx:3. @aa:8
1	` 	BST #xx:3, Rd	#xx:3,	#xx:3,	BIST #xx:3, Rd	#xx:3	#xx:3	xx# C	#XX# C	#XX#	D #xx	D #xx	D #xx	BOR #xx:3, Rd	#xx:3	#xx:3	BIOR #xx:3, Rd	#XX:S	#xx:5	۲ #xx:	%# XX:	%# X	R #xx	R #xx	R X X X
1 +	΄	BST ‡	BST	BST ∌	BIST	BIST	BIST	BAND #xx:3, Rd	BANE	BANC	BIAN	BIAN	BIAN	BOR	BOR	BOR	BIOR	BIOR	BIOR	BXOF	BXOF	BXOF	BIXO	BIXO	BIXO
'	I								<u> </u>																_
		BST			BIST			BAND			BIAND			BOR			BIOR			BXOR			BIXOR		
								<u> </u>						l											

表 A.1 命令セット一覧 (10)

## (6) 分岐命令

Boc BRA d:8(BT d:8) BRA d:16(BT d:16) BRN d:8(BF d:16) BRN d:16(BF d:16) BHI d:8 BHI d:16 BLS d:8 BLS d:8 BLS d:16 BCC d:8(BHS d:18) BCC d:8(BHS d:16)	-K		ŀ						ヘー・ハー・ハー・ハー・ハー・ハー・ハー・ハー・ハー・ハー・ハー・ハー・ハー・ハー					
		××# Y	R <sub>P</sub>	@ERn	@(d, ERn)	@ERn @(d, ERn) @-ERn/@ERn+ @aa	@(d, PC) @@aa	@@aa	\ \ \ \ \ \ \	分岐条件	$\dot{\equiv}$	H N Z V C	ပ >	1-411 7F 11 7XF
BRA d:16(BT d:1) BRN d:3(BF d:1) BRN d:16(BF d:1) BHI d:8 BHI d:16 BLS d:8 BLS d:3 BCC d:3(BHS d:2)							2		if condition is true	Always				4
BRN d:8(BF d:8) BRN d:16(BF d:1) BHI d:8 BHI d:16 BLS d:8 BLS d:8 BLS d:16 BCC d:8(BHS d:8 BCC d:8(BHS d:8 BCC d:8(BHS d:8) BCC d:8(BHS d:8) BCC d:16(BHS d:8)	<u></u>						4		then PC PC+d					9
BRN d:16(BF d:1) BHI d:8 BHI d:16 BLS d:8 BLS d:16 BCC d:8(BHS d:8 BCC d:16(BHS d BCS d:8(BLO d:8							2		else next;	Never				4
BHI d:8 BHI d:16 BLS d:8 BLS d:8 BCC d:8(BHS d:8 BCC d:16(BHS d BCS d:3(BLO d:8 BCS d:3(BLO d:8 BCS d:3(BLO d:8	(6)						4							9
BHI d:16 BLS d:8 BLS d:16 BCC d:8(BHS d:8 BCC d:16(BHS d BCS d:8(BLO d:8 BCS d:8(BLO d:8 BCS d:8(BLO d:8							2			C Z=0				4
BLS d:8 BLS d:16 BCC d:8(BHS d:8 BCC d:16(BHS d:8 BCS d:8(BLO d:8 BCS d:8(BLO d:8							4							9
BLS d:16 BCC d:8(BHS d:8 BCC d:16(BHS d BCS d:8(BLO d:8							2		T	C Z=1				4
BCC d:8(BHS d:8 BCC d:16(BHS d:8 BCS d:8(BLO d:8							4							9
BCC d:16(BHS d: BCS d:8(BLO d:8							2			C=0				4
BCS d:8(BLO d:8	16)						4		•					9
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0							2			C=1				4
BCS d:16(BLO d:16)	16)						4							9
BNE d:8							2			Z=0				4
BNE d:16							4		Ī					9
BEQ d:8							2			Z=1				4
BEQ d:16							4							9
BVC d:8							2			V=0				4
BVC d:16							4		•					9
BVS d:8							2			V=1				4
BVS d:16							4							9
BPL d:8							2			0=N				4
BPL d:16							4							9
BMI d:8							2			N=1				4
BMI d:16							4							9

表 A.1 命令セット一覧 (11)

	=-	ナイ			¥	レッシング	アドレッシングモード/命令長(バイト)	( ) ( )	7 7			ヘーハーングト		ÿ	ディツ	ш П	<u>1</u>	コンディションコード 実行ステート数 *イ	··数 **
	>>	·K	××#	#xx Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	分岐条件	_	z	Z	S	1   H   N   Z   V   C   1-311   PF 1/174	F. 11" >,7.
Bcc	BGE d:8								2			if condition is true	N⊕V=0					4	
	BGE d:16	_							4			then PC PC+d						9	
	BLT d:8								2			else next;	N⊕V=1					4	
	BLT d:16								4									9	
	BGT d:8	_							2				Z (N⊕V)=0					4	
	BGT d:16								4									9	
	BLE d:8								2				Z (N⊕V)=1					4	
	BLE d:16								4									9	
JMP	JMP @ERn	_			2							PC ERn						4	
	JMP @aa:24							4				PC aa:24						9	
	JMP @@aa:8									2		PC @aa:8						80	10
BSR	BSR d:8								2		_	PC @-SP, PC PC+d:8	4d:8					9	8
	BSR d:16								4			PC @-SP, PC PC+d:16	+d:16					8	10
	JSR @ERn				2							PC @-SP, PC @ERn	Rn					9	8
JSR	JSR @aa:24							4			_	PC @-SP, PC @a	@aa:24					8	10
	JSR @@aa:8									2		PC @-SP, PC @aa:8	a:8					œ	12
RTS	RTS										2	PC @SP+						8	10

表 A.1 命令セット一覧 (12)

## (7) システム制御命令

	=-	サ/			7	アッツン	アドレッシングモード/命令長(バイト)	展(/	ベイド)				<b>ション・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</b>	J	ĮĻ	₩.	۳. 	П	1MK	コンディションコード 実行ステート数*イ	·数*1
			xx#	Rn	@ERn	@(d, ERn)	) @-ERn/@ERn+ @aa	@aa	@(d, PC)	;) @@aa	aa			_	H N Z V C	z	Z	>		1-31 7F 11°74	11. J.A.h
TRAPA	TRAPA #x:2										-	2 P	PC @-SP, CCR @-SP,<^,199> PC	1						14	16
RTE	RTE											O	CCR @SP+, PC @SP+	**	**				4+	10	
SLEEP	SLEEP											#	低消費電力状態に遷移							2	
LDC	LDC #xx:8, CCR	В	2									#	#xx:8 CCR		++	<b>*</b>		<b>*</b>		2	
	LDC Rs, CCR	В		2							_	<u>~</u>	Rs8 CCR	**		*	*	++	++	2	
	LDC @ERs, CCR	≥			4							9	@ERs CCR		**		**	<b>+</b>		9	
	LDC @(d:16, ERs), CCR	>				9						9	@(d:16, ERs) CCR			<b>+</b>	<b>+</b> +	<b>+</b>	<b>+</b> +	8	
	LDC @(d:24, ERs), CCR W	>				10						9	@(d:24, ERs) CCR	<b>+</b> +	**	<b>+</b> +	++	<b>↔</b>	++	12	
	LDC @ERs+, CCR	>					4					©	@ERs CCR, ERs32+2 ERs32	++	++	<b>+</b>	+			8	
	LDC @aa:16, CCR	>						9				۳	@aa:16 CCR	++	**	<b>+</b> +	++	**	++	8	
	LDC @aa:24, CCR	≥						80				9	@aa:24 CCR			<b>*</b>	**			10	
STC	STC CCR, Rd	В		2								S	CCR Rd8							2	
	STC CCR, @ERd	>			4						Н	O	CCR @ERd				П		$\vdash$	9	
	STC CCR, @(d:16, ERd)   W	8				9						S	CCR @(d:16, ERd)							8	
	STC CCR, @(d:24, ERd) W	≥				10						O	CCR @(d:24, ERd)							12	
	STC CCR, @-ERd	≥					4					Ш	ERd32-2 ERd32, CCR @ERd							∞	
	STC CCR, @aa:16	8						9				S	CCR @aa:16							8	
	STC CCR, @aa:24	≥						80				O	CCR @aa:24							10	
ANDC	ANDC #xx:8, CCR	В	2									O	CCR #xx:8 CCR	<b>+</b>	**	<b>+</b> +	**	<b>+</b> +	**	2	
ORC	ORC #xx:8, CCR	В	2									O	CCR #xx:8 CCR	<b></b>		++	++	<b>+</b> +		2	
XORC	XORC #xx:8, CCR	В	7								-	O	CCR⊕#xx:8 CCR			<b>+</b> +	<b>+</b> +	<b>+</b> +		2	
NOP	NOP									_	-	2 P	PC PC+2		$\dashv$	$\neg$	$\dashv$	$\dashv$	$\dashv$	2	

### 表 A.1 命令セット一覧 (13)

### (8) ブロック転送命令

7"-#	ナイ		7	ドレッツ	ングモ	アドレッシングモード/命令長(バイト)	₹ ( //`·	1 ×			ハ m ルーン ***	コンディションコード 実行ステート数 *1	€行ステート数 *1
	-K	#xx Rn	n @ERn	in @(d, ERn)		@-ERn/ERn+	@aa	@(d, PC)	@@aa		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	1   H   N   Z   V   C   1-311   PF N'33F	<b>ተ</b> አረ "ለ " <mark>ነ</mark> ሻ <b>ብ</b> /5−'
EEPMOV EEPMOV.B										4	if R4L 0	8	8+4n *2
											Repeat @R5 @R6		
											R5+1 R5		
											R6+1 R6		
											R4L-1 R4L		
											Until R4L=0		
											else next;		
EEPMOV.W										4	if R4 0	8	8+4n* <sup>2</sup>
											Repeat @R5 @R6		
											R5+1 R5		
											R6+1 R6		
											R4-1 R4		
											Until R4=0		
											else next;		

\*1 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、「A.3 命令実行ステート数」を参照してください。 世

\*2 nはR4LまたはR4の設定値です。

ピット11から桁上がりまたはビット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。

ピット27から桁上がりまたほピット27へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。

(3) 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。

(2)

(4)

(2)

補正結果に桁上がりが発生したとき、1にセットされ、それ以外のとき演算前の値を保持します。

Eクロック同期転送命令の実行ステート数は一定ではありません。

(6) 除数が負のとき1にセットされ、それ以外のとき0にクリアされます。

除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。

(8) 商が負のとき1にセットされ、それ以外のとき0にクリアされます。

# A.2 オペレーションコードマップ

表 A.2 オペレーションコードマップ(1)

				J · \ 1			_	•			( 1	,				
ш	表A.2(2)	表A.2(2)			BLE											
Ш	ADDX	SUBX			BGT	JSR		表A.2(3)								
٥	MOV	CMP			BLT			~								
ပ	MC	S			BGE	BSR	2									
В	表A.2(2)	表A.2(2)			BMI		MOV	EEPMOV								
Α	表A.2(2) 表A.2(2)	表A.2(2) 表A.2(2)			BPL	JMP		表A.2(2) 表A.2(2) EEPMOV								
6	ADD	8			BVS			表A.2(2)								
8	ΑΓ	SUB		<u>م</u> خ	BVC	表A.2(2)		MOV	ADD	ADDX	CMP	X	OR	XOR	AND	MOV
7	LDC	表A.2(2)		2 ≥	BEQ	TRAPA	BST BIST	BLD BILD	A	ADI	ō	SUBX	0	×	A	M
9	ANDC	AND.B			BNE	RTE	AND	BAND								
5	XORC	XOR.B			BCS	BSR	XOR	BXOR BIXOR								
4	ORC	OR.B			BCC	RTS	OR	BOR								
3	LDC	表A.2(2)			BLS	DIVXU	ļ	<u>N</u>								
2	STC	表A.2(2)			BH	MULXU	0	BCLK								
-	表A.2(2)	表A.2(2) 表A.2(2) 表A.2(2)			BRN	DIVXU	1	ENC BNC								
0	NOP	表A.2(2)			BRA	MULXU	i C	BSE								
AH AL	0	-	2	в	4	5	9	7	8	6	A	В	C	٥	ш	ш

命令コード: 第1バイト 第2バイト AH AL BH BL

表 A.2 オペレーションコードマップ (2)

	3)														
4	表A.2 (3)		NC NC						EXTS		DEC		BLE		
Е													BGT		
D	表A.2 (3)		INC						EXTS		DEC		BLT		
О	表A.2(3)表A.2(3)	Q		>6						<u>a</u>		₽.	BGE		
В		ADD		MOV	SHAL	SHAR	ROTL	ROTR	NEG	SUB		CMP	BMI		
Α													BPL		
6			ADDS		SHAL	SHAR	ROTL	ROTR	NEG		SUBS		BVS		
8	SLEEP		AD		HS SH	HS SH	RO	RO	Z		ns		BVC		
7			INC						EXTU		DEC		BEQ		
9													BNE	AND	AND
5			INC						EXTU		DEC		BCS	XOR	XOR.
4	LDC/STC												ВСС	OR	OR
3					SHLL	SHLR	ROTXL	ROTXR	NOT				STB	SUB	SUB
2													BHI	CMP	CMP
1					1	LR	LXL	'XR	TC				BRN	ADD	ADD
0	MOV	INC	ADDS	DAA	SHLL	SHLR	ROTXL	ROTXR	TON	DEC	SUBS	DAS	BRA	MOV	\OM
AH AL	10	0A	0B	OF.	10	1	12	13	17	41	18	1	28	62	7.A

第1バイト AH AL

第2パイト BH BL

STC ш DHの最上位ビットが0の場合を示します。 DHの最上位ビットが1の場合を示します。 Ω O В o ω BILD BIST BIST BIAND BLD BST BIAND AND 9 XOR 2 BXOR BIOR BIOR R BOR, BOR, 第4バイト Ы DIVXS Η BTST BTST BTST BTST 第3パイト С BCLR BCLR BCLR BCLR S 第2パイト В DIVIXS BNOT BNOT BNOT BNOT BH MULXS BSET BSET BSET BSET 命令コード: 第1パイト A Ą C 7Faa6 \*2 7Dr07 \*1 7Eaa6 \*2 7Eaa7 \*2 7Dr06 \*1 7Faa7 \*2 7Cr07 \*1 01406 01C05 01D05 7Cr06 \*1 01F06 AHALBHBLCH

表 A.2 オペレーションコードマップ(3)

\*2 aaは絶対アドレス指定部

【注】\*1 rはレジスタ指定部

## A.3 命令実行ステート数

H8/300H CPU の各命令についての実行状態と実行ステート数の計算方法を示します。

表 A.4 に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード / ライト等のサイクル数を示し、表 A.3 に各々のサイズに必要なステート数を示します。

命令実行ステート数は次の計算式で計算されます。

実行ステート数 =  $I \cdot S_1 + J \cdot S_1 + K \cdot S_K + L \cdot S_L + M \cdot S_M + N \cdot S_N$ 

実行ステート数計算例

(例)アドバンストモード、スタック領域を外部空間に設定、内部周辺モジュールアクセス 時8ビットバス幅、外部デバイスアクセス時16ビットバス幅で3ステートアクセス1ウ ェイト挿入とした場合

1. BSET #0, @FFFFC7:8

表A.4より

I = L = 2, J = K = M = N = 0

表A.3より

 $S_1 = 4$ ,  $S_1 = 3$ 

実行ステート数 = 2×4+2×3 = 14

2. JSR @@30

表A.4より

I = J = K = 2, L = M = N = 0

表A.3より

 $S_{I} = S_{J} = S_{K} = 4$ 

実行ステート数 = 2×4+2×4+2×4=24

表 A.3 実行状態 (サイクル) に要するステート数

-		71.0	(13)/(18)	<del>-                                    </del>	に女ノもハ	/ I XA		
実行状態					アクセス対	象		
(サイクル)		内 蔵	内蔵周辺-	Eジュール		外部デ	バイス	
		メモリ			8 ビッ	トバス	16 ビッ	ノトバス
			8 ビット バス	16 ビット バス	2 ステート アクセス	3 ステート アクセス	2 ステート アクセス	3 ステート アクセス
命令フェッチ	Sı	2	6	3	4	6+2m	2	3+m
分岐アドレスリード	S <sub>J</sub>							
スタック操作	S <sub>K</sub>							
バイトデータアクセス	S <sub>L</sub>		3		2	3+m		
ワードデータアクセス	S <sub>M</sub>		6		4	6+2m		
内部動作	S <sub>N</sub>	1						·

《記号説明》

m:外部デバイスアクセス時のウェイトステート数

表 A.4 命令実行状態(サイクル数)(1)

۵۸		命令実行状!   <sub></sub>				ワード	ch ☆7季ħ <i>V</i> c
命令	ニーモニック	命令 フェッチ	分岐 アドレス	スタック 操作	バイト データ	データ	内部動作
		7 1 7 7	リード	1411	アクセス	アクセス	
		ı	J	K	L	М	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W #xx:16, Rd	2					
	ADD.W Rs, Rd	1					
	ADD.L #xx:32, ERd	3					
	ADD.L ERs, ERd	1					
ADDS	ADDS #1/2/4, ERd	1					
ADDX	ADDX #xx:8, Rd	1					
	ADDX Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
	AND.W #xx:16, Rd	2					
	AND.W Rs, Rd	1					
	AND.L #xx:32, ERd	3					
	AND.L ERs, ERd	2					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @ERd	2			1		
	BAND #xx:3, @aa:8	2			1		
Bcc	BRA d:8 ( BT d:8 )	2					
	BRN d:8 ( BF d:8 )	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 ( BLO d:8 )	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
	BGT d:8	2					

表 A.4 命令実行状態(サイクル数)(2)

		命令実行状					
命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス リード	操作	データ アクセス	データ アクセス	
		ı	J	К	L	M	N
Bcc	BLE d:8	2		IX.	_	IVI	14
DCC	BRA d:16 ( BT d:16 )	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 ( BHS d:16 )	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3, Rd	1					_
BOLIT	BCLR #xx:3, @ERd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1			_		
	BCLR Rn, @ERd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
5	BIAND #xx:3, @ERd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @ERd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:8, Rd	1					
2.57	BIOR #xx:8, @ERd	2			1		
	BIOR #xx:8, @aa:8	2			1		
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @ERd	2			2		
	BIST #xx:3, @aa:8	2			2		
L	2.0	_		l	_	l	

表 A.4 命令実行状態(サイクル数)(3)

### 1	_		表 A.4	命令実行状	悲(サイク	<u>/                                    </u>	( )		
BIXOR #xx:3. R	命令	=-	ーモニック						内部動作
BIXOR				フェッチ		操作			
BIXOR						14			
BIXOR #xx:3, @ ERd   2	DIV 0 D	DIV 0 D # 0			J	K	L	M	N
BIXOR #xx:3, @aa:8   2	BIXOR								
BLD									
BLD #xx:3, @ERd   2		+					1		
BLD #xx:3, @ a BROT #xx:3, R BROT #xx:3, BROT #xx:3	BLD								
BNOT #xx:3, Rd									
BNOT #xx:3, @ERd 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2							1		
BNOT #xx:3, @aa:8   2   2   2   2   BNOT Rn, Rd   1   BNOT Rn, @ERd   2   2   2   2   2   BNOT Rn, @aa:8   2   2   2   2   2   2   2   2   2	BNOT								
BNOT Rn, Rd									
BNOT Rn, @ERd   2   2   2   2   2   2   2   2   2							2		
BNOT Rn, @aa:8   2   2   2		1							
BOR       BOR #xx:3, Rd BOR #xx:3, @ERd BOR #xx:3, @ERd BOR #xx:3, @ERd BOR #xx:3, @ERd BSET #xx:3, @aa:8       2       1         BSET       BSET #xx:3, @ERd BSET #xx:3, @ERd BSET Rn, Rd BSET Rn, @aa:8       2       2         BSET Rn, @ERd BSET Rn, @aa:8       2       2         BSR       BSR d:8       J ¬¬¬JJ/*       2         BSR       J ¬¬¬J/*       2       1         ¬¬¬¬J/¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬		BNOT Rn, @I	ERd						
BOR #xx:3, @ERd   2		BNOT Rn, @a	aa:8	2			2		
BOR #xx:3, @aa:8   2   1   1	BOR	BOR #xx:3, R	d	1					
BSET							1		
BSET #xx:3, @ ERd   2   2   2   2   2   3   3   3   3   3		BOR #xx:3, @	aa:8	2			1		
BSET #xx:3, @aa:8 BSET Rn, Rd BSET Rn, @ERd BSET Rn, @aa:8 BSR BSR BSR d:8    Jーマル*   2	BSET	BSET #xx:3, I	Rd	1					
BSET Rn, Rd		BSET #xx:3,	@ERd	2			2		
BSET Rn, @ERd   2   2   2   2   2   3   3   3   3   3		BSET #xx:3,	@aa:8	2			2		
BSET Rn, @aa:8 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2		BSET Rn, Rd		1					
BSR d:8		BSET Rn, @E	≣Rd	2			2		
アドバンスト 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2		BSET Rn, @a	aa:8	2			2		
BSR d:16	BSR	BSR d:8	ノーマル*	2		1			
BST #xx:3, Rd 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2			アドバンスト	2		2			
BST		BSR d:16	ノーマル*	2		1			2
BST #xx:3, @ERd 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2			アドバンスト	2		2			2
BST #xx:3, @aa:8 2 2  BTST BTST #xx:3, Rd 1  BTST #xx:3, @ERd 2 1  BTST #xx:3, @aa:8 2 1  BTST Rn, Rd 1  BTST Rn, @ERd 2 1	BST	BST #xx:3, Ro		1					
BTST BTST #xx:3, Rd 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		BST #xx:3, @	ERd	2			2		
BTST #xx:3, @ERd 2 1 BTST #xx:3, @aa:8 2 1 BTST Rn, Rd 1 BTST Rn, @ERd 2 1		BST #xx:3, @	aa:8	2			2		
BTST #xx:3, @aa:8 2 1 1	BTST	BTST #xx:3, F		1					
BTST Rn, Rd 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				2			1		
BTST Rn, @ERd 2 1		· ·		2			1		
		BTST Rn, Rd	·						
BTST Rn, @aa:8 2 1		BTST Rn, @E	ERd	2			1		
		BTST Rn, @a	aa:8	2			1		

【注】 \* 本 LSI では使用できません。

表 A.4 命令実行状態(サイクル数)(4)

	T		令美行状!				1 .	
命令	ニーモニ	ック	命令	分岐	スタック	バイト	ワード	内部動作
			フェッチ	アドレス リード	操作	データ	データ アクセス	
					I/	アクセス		NI
DVOD	DVOD #:2 Dd		1	J	K	L	М	N
BXOR	BXOR #xx:3, Rd		1					
	BXOR #xx:3, @ERG		2			1		
	BXOR #xx:3, @aa:8	3	2			1		
CMP	CMP.B #xx:8, Rd		1					
	CMP.B Rs, Rd		1					
	CMP.W #xx:16, Rd		2					
	CMP.W Rs, Rd		1					
	CMP.L #xx:32, ERd		3					
	CMP.L ERs, ERd		1					
DAA	DAA Rd		1					
DAS	DAS Rd		1					
DEC	DEC.B Rd		1					
	DEC.W #1/2, Rd		1					
	DEC.L #1/2, ERd		1					
DIVXS	DIVXS.B Rs, Rd		2					12
	DIVXS.W Rs, ERd		2					20
DIVXU	DIVXU.B Rs, Rd		1					12
	DIVXU.W Rs, ERd		1					20
EEPMOV	EEPMOV.B		2			2n+2*2		
	EEPMOV.W		2			2n+2*2		
EXTS	EXTS.W Rd		1					
	EXTS.L ERd		1					
EXTU	EXTU.W Rd		1					
	EXTU.L ERd		1					
INC	INC.B Rd		1					
	INC.W #1/2, Rd		1					
	INC.L #1/2, ERd		1					
JMP	JMP @ERn		2					
	JMP @aa:24		2					2
	JMP @@aa:8	ノーマル*1	2	1				2
		アドバンスト	2	2				2
JSR	JSR @ERn	ノーマル*1	2		1			
		アドバンスト	2		2			
	JSR @aa:24	ノーマル*1	2		1			2

<sup>【</sup>注】 \*1 本 LSI では使用できません。

<sup>\*2</sup> n は R4L、R4 の設定値です。ソース側、ディスティネーション側のアクセスが、それぞれ (n+1) 回行われます。

表 A.4 命令実行状態(サイクル数)(5)

命令	ニーモニ		命令	分岐	'ル数)(5   <sub>スタック</sub>	バイト	ワード	内部動作
hh 4			フェッチ	アドレス	操作	データ	データ	トスロいまい」ト
				リード		アクセス	アクセス	
			I	J	К	L	M	N
JSR	JSR @aa:24	アドバンスト	2	3	2	_	IVI	2
0010	JSR @@aa:8	ノーマル*	2	1	1			
	OOK @ Gaa.o	アドバンスト	2	2	2			
LDC	LDC #xx:8, CCR	71/12/1	1					
LDO	LDC Rs, CCR		1					
	LDC @ERs, CCR		2				1	
	LDC @ (d:16, ERs)	).CCR	3				1	
	LDC @ (d:24, ERs)		5				1	
	LDC @ERs+, CCR	, ,	2				1	2
	LDC @aa:16, CCR		3				1	
	LDC @aa:24, CCR		4				1	
MOV	MOV.B #xx:8, Rd		1					
	MOV.B Rs, Rd		1					
	MOV.B @ERs, Rd		1			1		
	MOV.B @ (d:16, EF	Rs),Rd	2			1		
	MOV.B @ ( d:24, EF	Rs),Rd	4			1		
	MOV.B @ERs+, Rd		1			1		2
	MOV.B @aa:8, Rd		1			1		
	MOV.B @aa:16, Rd		2			1		
	MOV.B @aa:24, Rd		3			1		
	MOV.B Rs, @ERd		1			1		
	MOV.B Rs, @ ( d:16	s, ERd)	2			1		
	MOV.B Rs, @ ( d:24	, ERd)	4			1		
	MOV.B Rs, @-ERd		1			1		2
	MOV.B Rs, @aa:8		1			1		
	MOV.B Rs, @aa:16		2			1		
	MOV.B Rs, @aa:24		3			1		
	MOV.W #xx:16, Rd		2					
	MOV.W Rs, Rd		1					
	MOV.W @ERs, Rd		1				1	
	MOV.W @ ( d:16, E		2				1	
	MOV.W @ ( d:24, E		4				1	
	MOV.W @ERs+, Rd		1				1	2
	MOV.W @aa:16, Rd		2				1	

【注】 \* 本 LSI では使用できません。

表 A.4 命令実行状態(サイクル数)(6)

命令	表 A.4	令美行状態	分岐	スタック	バイト	ワード	内部動作
HD 4	_ = ==>>	フェッチ	アドレス	操作	データ	データ	1.2 Db = 21.1
		, _ , ,	リード		アクセス	アクセス	
		ı	J	К	L	M	N
MOV	MOV.W @aa:24, Rd	3	•			1	.,
11101	MOV.W Rs, @ERd	1				1	
	MOV.W Rs, @ (d:16, ERd)	2				1	
	MOV.W Rs, @ (d:24, ERd)	4				1	
	MOV.W Rs, @-ERd	1				1	2
	MOV.W Rs, @aa:16	2				1	_
	MOV.W Rs, @aa:24	3				1	
	MOV.L #xx:32, ERd	3					
	MOV.L ERs, ERd	1					
	MOV.L @ERs, ERd	2				2	
	MOV.L @ ( d:16, ERs ) , ERd	3				2	
	MOV.L @ ( d:24, ERs ) , ERd	5				2	
	MOV.L @ERs+, ERd	2				2	2
	MOV.L @aa:16, ERd	3				2	
	MOV.L @aa:24, ERd	4				2	
	MOV.L ERs, @ERd	2				2	
	MOV.L ERs, @ ( d:16, ERd )	3				2	
	MOV.L ERs, @ ( d:24, ERd )	5				2	
	MOV.L ERs, @-ERd	2				2	2
	MOV.L ERs, @aa:16	3				2	
	MOV.L ERs, @aa:24	4				2	
MOVFPE	MOVFPE @aa:16, Rd*	2			1		
MOVTPE	MOVTPE Rs, @aa:16*	2			1		
MULXS	MULXS.B Rs, Rd	2					12
	MULXS.W Rs, ERd	2					20
MULXU	MULXU.B Rs, Rd	1					12
	MULXU.W Rs, ERd	1					20
NEG	NEG.B Rd	1					
	NEG.W Rd	1					
	NEG.L ERd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
	NOT.W Rd	1					
	NOT.L ERd	1					

【注】 \* 本 LSI では使用できません。

表 A.4 命令実行状態(サイクル数)(7)

命令	ニーモ		命令	分岐	ル数)(/ スタック	バイト	ワード	内部動作
			フェッチ	アドレス	操作	データ	データ	
				リード		アクセス	アクセス	
			ı	J	К	L	М	N
OR	OR.B #xx:8, Rd		1					
	OR.B Rs, Rd		1					
	OR.W #xx:16, Ro	I	2					
	OR.W Rs, Rd		1					
	OR.L #xx:32, ER	d	3					
	OR.L ERs, ERd		2					
ORC	ORC #xx:8, CCR		1					
POP	POP.W Rn		1				1	2
	POP.L ERn		2				2	2
PUSH	PUSH.W Rn		1				1	2
	PUSH.L ERn		2				2	2
ROTL	ROTL.B Rd		1					
	ROTL.W Rd		1					
	ROTL.L ERd		1					
ROTR	ROTR.B Rd		1					
	ROTR.W Rd		1					
	ROTR.L ERd		1					
ROTXL	ROTXL.B Rd		1					
	ROTXL.W Rd		1					
	ROTXL.L ERd		1					
ROTXR	ROTXR.B Rd		1					
	ROTXR.W Rd		1					
	ROTXR.L ERd		1					
RTE	RTE		2		2			2
RTS	RTS	ノーマル*	2		1			2
		アドバンスト	2		2			2
SHAL	SHAL.B Rd		1					
	SHAL.W Rd		1					
	SHAL.L ERd		1					
SHAR	SHAR.B Rd		1					
	SHAR.W Rd		1					
	SHAR.L ERd		1					
SHLL	SHLL.B Rd		1					
	SHLL.W Rd		1					

【注】\* 本LSIでは使用できません。

表 A.4 命令実行状態(サイクル数)(8)

命令	ニーモニ		命令	分岐	スタック	バイト	ワード	内部動作
			フェッチ	アドレス	操作	データ	データ	
				リード		アクセス	アクセス	
			I	J	K	L	М	N
SHLL	SHLL.L ERd		1					
SHLR	SHLR.B Rd		1					
	SHLR.W Rd		1					
	SHLR.L ERd		1					
SLEEP	SLEEP		1					
STC	STC CCR, Rd		1					
	STC CCR, @ER	i	2				1	
	STC CCR, @ (d	:16, ERd )	3				1	
	STC CCR, @ (d	24, ERd )	5				1	
	STC CCR, @-ER	d	2				1	2
	STC CCR, @aa:	16	3				1	
	STC CCR, @aa:	24	4				1	
SUB	SUB.B Rs, Rd		1					
	SUB.W #xx:16, R	d	2					
	SUB.W Rs, Rd		1					
	SUB.L #xx:32, EF	Rd	3					
	SUB.L ERs, ERd		1					
SUBS	SUBS #1/2/4, ER	d	1					
SUBX	SUBX #xx:8, Rd		1					
	SUBX Rs, Rd		1					
TRAPA	TRAPA #x:2	ノーマル*	2	1	2			4
		アドバンスト	2	2	2			4
XOR	XOR.B #xx:8, Rd		1					
	XOR.B Rs, Rd		1					
	XOR.W #xx:16, Rd		2					
	XOR.W Rs, Rd		1					
	XOR.L #xx:32, E	Rd	3					
	XOR.L ERs, ERd		2					
XORC	XORC #xx:8, CC	R	1					

【注】\* 本LSIでは使用できません。

## B. 内部 I/O レジスター覧

表 B.1 H8/3048 シリーズの内部 I/O レジスタ仕様比較

<b>エムマドレス</b>	LIO/00 407TAT	110/2040	110/00405	エジューリタ
下位アドレス	H8/3048ZTAT	H8/3048	H8/3048F	モジュール名
		マスク ROM 品		
		H8/3047		
		マスク ROM 品		
		H8/3045		
		マスク ROM 品		
		H8/3044		
		マスク ROM 品		
H'FF40	_	_	FLMCR	フラッシュメモリ
H'FF41	_	_	_	
H'FF42	_	_	EBR1	
H'FF43	_		EBR2	
H'FF47	_			
H'FF48	_	_	RAMCR	

<sup>【</sup>注】「―」部は、アクセスが禁止されています。アクセスした場合、正常動作は保証されません。

## B.1 アドレス一覧

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'1C											
H'1D											
H'1E											
H'1F											
H'20	MAR0AR	8									DMAC
H'21	MAR0AE	8									チャネル 0A
H'22	MAR0AH	8									
H'23	MAR0AL	8									
H'24	ETCR0AH	8									
H'25	ETCR0AL	8									
H'26	IOAR0A	8									
H'27	DTCR0A	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショー トアド レスモ ード
			DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A	フルア ドレス モード
H'28	MAR0BR	8									DMAC
H'29	MAR0BE	8									チャネル 0B
H'2A	MAR0BH	8									
H'2B	MAR0BL	8									
H'2C	ETCR0BH	8									
H'2D	ETCR0BL	8									
H'2E	IOAR0B	8									
H'2F	DTCR0B	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショー トアド レスモ ード
			DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B	フルア ドレス モード

下位	レジスタ	スタ データ ビット名									
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール 名
H'30	MAR1AR	8									DMAC
H'31	MAR1AE	8									チャネル 1A
H'32	MAR1AH	8									
H'33	MAR1AL	8									
H'34	ETCR1AH	8									
H'35	ETCR1AL	8									
H'36	IOAR1A	8									
H'37	DTCR1A	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショー トアド レスモ ード
			DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A	フルア ドレス モード
H'38	MAR1BR	8									DMAC
H'39	MAR1BE	8									チャネル 1B
H'3A	MAR1BH	8									
H'3B	MAR1BL	8									
H'3C	ETCR1BH	8									
H'3D	ETCR1BL	8									
H'3E	IOAR1B	8									_
H'3F	DTCR1B	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショー トアド レスモ ード
			DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B	フルア ドレス モード
H'40	FLMCR	8	$V_{pp}$	$V_{pp}E$			EV	PV	E	Р	フラッシュ
H'41											メモリ
H'42	EBR1	8	LB7	LB6	LB5	LB4	LB3	LB2	LB1	LB0	
H'43	EBR2	8	SB7	SB6	SB5	SB4	SB3	SB2	SB1	SB0	
H'44											
H'45											
H'46											
H'47											
H'48	RAMCR	8	FLER				RAMS	RAM2	RAM1	RAM0	
H'49											
H'4A											
H'4B											
H'4C											
H'4D											
H'4E											
H'4F										1	1

下位	レジスタ	データ		ビット名							
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'50											
H'51											
H'52											
H'53											
H'54											
H'55											
H'56											
H'57											
H'58											1
H'59											
H'5A											
H'5B											
H'5C	DASTCR	8								DASTE	D/A 変換器
H'5D	DIVCR	8							DIV1	DIV0	システム
H'5E	MSTCR	8	PSTOP		MSTOP5	MSTOP4	MSTOP3	MSTOP2	MSTOP1	MSTOP0	制御
H'5F	CSCR	8	CS7E	CS6E	CS5E	CS4E					バスコント ローラ
H'60	TSTR	8				STR4	STR3	STR2	STR1	STR0	ITU 共通
H'61	TSNC	8				SYNC4	SYNC3	SYNC2	SYNC1	SYNC0	
H'62	TMDR	8		MDF	FDIR	PWM4	PWM3	PWM2	PWM1	PWM0	1
H'63	TFCR	8			CMD1	CMD0	BFB4	BFA4	BFB3	BFA3	1
H'64	TCR0	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	ITU
H'65	TIOR0	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	チャネル 0
H'66	TIER0	8						OVIE	IMIEB	IMIEA	
H'67	TSR0	8						OVF	IMFB	IMFA	1
H'68	TCNT0H	16									1
H'69	TCNT0L										1
H'6A	GRA0H	16									1
H'6B	GRA0L										1
H'6C	GRB0H	16									1
H'6D	GRB0L										1
H'6E	TCR1	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	ITU
H'6F	TIOR1	8	İ	IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	チャネル 1

下位	レジスタ	データ							モジュール		
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ソト名 ビット3	ビット2	ビット1	ビット0	名
H'70	TIER1	8						OVIE	IMIEB	IMIEA	ITU
H'71	TSR1	8						OVF	IMFB	IMFA	チャネル 1
H'72	TCNT1H	16									
H'73	TCNT1L										
H'74	GRA1H	16									1
H'75	GRA1L										
H'76	GRB1H	16									
H'77	GRB1L	1									1
H'78	TCR2	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	ITU
H'79	TIOR2	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	チャネル 2
H'7A	TIER2	8						OVIE	IMIEB	IMIEA	1
H'7B	TSR2	8						OVF	IMFB	IMFA	1
H'7C	TCNT2H	16									1
H'7D	TCNT2L										1
H'7E	GRA2H	16									1
H'7F	GRA2L	1									1
H'80	GRB2H	16									1
H'81	GRB2L	1									1
H'82	TCR3	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	ITU
H'83	TIOR3	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	チャネル 3
H'84	TIER3	8						OVIE	IMIEB	IMIEA	1
H'85	TSR3	8						OVF	IMFB	IMFA	
H'86	TCNT3H	16									1
H'87	TCNT3L										1
H'88	GRA3H	16									1
H'89	GRA3L										1
H'8A	GRB3H	16									1
H'8B	GRB3L										1
H'8C	BRA3H	16									1
H'8D	BRA3L										1
H'8E	BRB3H	16									1
H'8F	BRB3L	1									1

下位	下位 レジスタ データ ビット名								モジュール		
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'90	TOER	8			EXB4	EXA4	EB3	EB4	EA4	EA3	ITU
H'91	TOCR	8				XTGD			OLS4	OLS3	共 通
H'92	TCR4	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	ITU
H'93	TIOR4	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	チャネル 4
H'94	TIER4	8						OVIE	IMIEB	IMIEA	
H'95	TSR4	8						OVF	IMFB	IMFA	
H'96	TCNT4H	16									
H'97	TCNT4L										1
H'98	GRA4H	16									1
H'99	GRA4L										
H'9A	GRB4H	16									
H'9B	GRB4L										
H'9C	BRA4H	16									
H'9D	BRA4L										
H'9E	BRB4H	16									
H'9F	BRB4L										
H'A0	TPMR	8					G3NOV	G2NOV	G1NOV	G0NOV	TPC
H'A1	TPCR	8	G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0	
H'A2	NDERB	8	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8	
H'A3	NDERA	8	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0	
H'A4	NDRB*1	8	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8	
		8	NDR15	NDR14	NDR13	NDR12					1
H'A5	NDRA*1	8	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0	
		8	NDR7	NDR6	NDR5	NDR4					
H'A6	NDRB*1	8									1
		8					NDR11	NDR10	NDR9	NDR8	
H'A7	NDRA*1	8									1
		8					NDR3	NDR2	NDR1	NDR0	1
H'A8	TCSR*2	8	OVF	WT/IT	TME			CKS2	CKS1	CKS0	WDT
H'A9	TCNT*2	8									1
H'AA											1
H'AB	RSTCSR*2	8	WRST	RSTOE							1
H'AC	RFSHCR	8	SRFMD	PSRAME	DRAME	CAS/WE	M9/M8	RFSHE		RCYCE	リフレッシ
H'AD	RTMCSR	8	CMF	CMIE	CKS2	CKS1	CKS0				ュコントロ
H'AE	RTCNT	8									ーラ
H'AF	RTCOR	8									1

下位	レジスタ	データ				ビッ	/ 卜名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'B0	SMR	8	C/Ā GM	CHR	PE	O/Ē	STOP	MP	CKS1	CKS0	SCI チャネル 0
H'B1	BRR	8									1
H'B2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'B3	TDR	8									
H'B4	SSR	8	TDRE	RDRF	ORER	FER/ ERS	PER	TEND	MPB	MPBT	
H'B5	RDR	8									
H'B6	SCMR	8					SDIR	SINV		SMIF	
H'B7											
H'B8	SMR	8	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI
H'B9	BRR	8									チャネル 1
H'BA	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'BB	TDR	8									
H'BC	SSR	8	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
H'BD	RDR	8									
H'BE											
H'BF											
H'C0	P1DDR	8	P1,DDR	P1 <sub>6</sub> DDR	P1₅DDR	P1₄DDR	P1 <sub>3</sub> DDR	P1 <sub>2</sub> DDR	P1₁DDR	P1₀DDR	ポート1
H'C1	P2DDR	8	P2,DDR	P2 <sub>6</sub> DDR	P2₅DDR	P2₄DDR	P2 <sub>3</sub> DDR	P2 <sub>2</sub> DDR	P2₁DDR	P2₀DDR	ポート2
H'C2	P1DR	8	P1,	P1 <sub>6</sub>	P1 <sub>5</sub>	P1 <sub>4</sub>	P1 <sub>3</sub>	P1 <sub>2</sub>	P1 <sub>1</sub>	P1 <sub>0</sub>	ポート1
H'C3	P2DR	8	P2,	P2 <sub>6</sub>	P2 <sub>5</sub>	P2 <sub>4</sub>	P2 <sub>3</sub>	P2 <sub>2</sub>	P2 <sub>1</sub>	P2 <sub>0</sub>	ポート2
H'C4	P3DDR	8	P3,DDR	P3₀DDR	P3₅DDR	P3₄DDR	P3 <sub>3</sub> DDR	P3 <sub>2</sub> DDR	P3,DDR	P3₀DDR	ポート3
H'C5	P4DDR	8	P4,DDR	P4₀DDR	P4₅DDR	P4₄DDR	P4 <sub>3</sub> DDR	P4 <sub>2</sub> DDR	P4₁DDR	P4₀DDR	ポート4
H'C6	P3DR	8	P3,	P3 <sub>6</sub>	P3 <sub>5</sub>	P3 <sub>4</sub>	P3 <sub>3</sub>	P3 <sub>2</sub>	P3,	P3 <sub>0</sub>	ポート3
H'C7	P4DR	8	P4,	P4 <sub>6</sub>	P4 <sub>5</sub>	P4 <sub>4</sub>	P4 <sub>3</sub>	P4 <sub>2</sub>	P4,	P4 <sub>0</sub>	ポート4
H'C8	P5DDR	8					P5₃DDR	P5 <sub>2</sub> DDR	P5₁DDR	P5₀DDR	ポート 5
H'C9	P6DDR	8		P6 <sub>6</sub> DDR	P6₅DDR	P6₄DDR	P6 <sub>3</sub> DDR	P6 <sub>2</sub> DDR	P6,DDR	P6₀DDR	ポート 6
H'CA	P5DR	8					P5 <sub>3</sub>	P5 <sub>2</sub>	P5 <sub>1</sub>	P5 <sub>0</sub>	ポート5
H'CB	P6DR	8		P6 <sub>6</sub>	P6 <sub>5</sub>	P6 <sub>4</sub>	P6 <sub>3</sub>	P6 <sub>2</sub>	P6,	P6 <sub>o</sub>	ポート 6
H'CC											
H'CD	P8DDR	8				P8₄DDR	P8 <sub>3</sub> DDR	P8 <sub>2</sub> DDR	P8₁DDR	P8₀DDR	ポート8
H'CE	P7DR	8	P7,	P7 <sub>6</sub>	P7 <sub>5</sub>	P7 <sub>4</sub>	P7 <sub>3</sub>	P7 <sub>2</sub>	P7,	P7 <sub>0</sub>	ポート 7
H'CF	P8DR	8				P8 <sub>4</sub>	P8 <sub>3</sub>	P8 <sub>2</sub>	P8 <sub>1</sub>	P8₀	ポート8

下位	レジスタ	データ	ビット名								モジュール	
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名	
H'D0	P9DDR	8			P9₅DDR	P9₄DDR	P9 <sub>3</sub> DDR	P9 <sub>2</sub> DDR	P9₁DDR	P9₀DDR	ポート 9	
H'D1	PADDR	8	PA,DDR	PA <sub>6</sub> DDR	PA₅DDR	PA <sub>4</sub> DDR	PA <sub>3</sub> DDR	PA <sub>2</sub> DDR	PA <sub>1</sub> DDR	PA₀DDR	ポートA	
H'D2	P9DR	8			P9 <sub>5</sub>	P9 <sub>4</sub>	P9 <sub>3</sub>	P9 <sub>2</sub>	P9,	P9 <sub>0</sub>	ポート 9	
H'D3	PADR	8	PA,	PA <sub>6</sub>	PA <sub>s</sub>	PA <sub>4</sub>	PA <sub>3</sub>	PA <sub>2</sub>	PA <sub>1</sub>	PA <sub>o</sub>	ポートA	
H'D4	PBDDR	8	PB,DDR	PB₀DDR	PB₅DDR	PB₄DDR	PB <sub>3</sub> DDR	PB <sub>2</sub> DDR	PB₁DDR	PB₀DDR	ポートB	
H'D5												
H'D6	PBDR	8	PB <sub>7</sub>	PB <sub>6</sub>	PB <sub>5</sub>	PB <sub>4</sub>	PB <sub>3</sub>	PB <sub>2</sub>	PB <sub>1</sub>	PB₀	ポートB	
H'D7												
H'D8	P2PCR	8	P2,PCR	P2₀PCR	P2₅PCR	P2₄PCR	P2 <sub>3</sub> PCR	P2 <sub>2</sub> PCR	P2₁PCR	P2₀PCR	ポート2	
H'D9												
H'DA	P4PCR	8	P4,PCR	P4 <sub>6</sub> PCR	P4₅PCR	P4₄PCR	P4 <sub>3</sub> PCR	P4 <sub>2</sub> PCR	P4₁PCR	P4₀PCR	ポート4	
H'DB	P5PCR	8					P5 <sub>3</sub> PCR	P5 <sub>2</sub> PCR	P5₁PCR	P5₀PCR	ポート 5	
H'DC	DADR0	8									D/A 変換器	
H'DD	DADR1	8										
H'DE	DACR	8	DAOE1	DAOE0	DAE							
H'DF												
H'E0	ADDRAH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D 変換器	
H'E1	ADDRAL	8	AD1	AD0								
H'E2	ADDRBH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2		
H'E3	ADDRBL	8	AD1	AD0								
H'E4	ADDRCH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2		
H'E5	ADDRCL	8	AD1	AD0								
H'E6	ADDRDH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2		
H'E7	ADDRDL	8	AD1	AD0								
H'E8	ADCSR	8	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0		
H'E9	ADCR	8	TRGE									
H'EA												
H'EB											1	
H'EC	ABWCR	8	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0	バスコント	
H'ED	ASTCR	8	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	ローラ	
H'EE	WCR	8					WMS1	WMS0	WC1	WC0	1	
H'EF	WCER	8	WCE7	WCE6	WCE5	WCE4	WCE3	WCE2	WCE1	WCE0	1	

下位	レジスタ	データ				ビッ	ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'F0											
H'F1	MDCR	8						MDS2	MDS1	MDS0	システム
H'F2	SYSCR	8	SSBY	STS2	STS1	STS0	UE	NMIEG		RAME	制御
H'F3	BRCR	8	A23E	A22E	A21E					BRLE	バスコント ローラ
H'F4	ISCR	8			IRQ5SC	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC	割り込みコ
H'F5	IER	8			IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E	ントローラ
H'F6	ISR	8			IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	1
H'F7											
H'F8	IPRA	8	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0	
H'F9	IPRB	8	IPRB7	IPRB6	IPRB5		IPRB3	IPRB2	IPRB1		
H'FA											
H'FB											
H'FC											
H'FD											1
H'FE											1
H'FF											1

- 【注】\*1 出力トリガの設定によりアドレスが変化します。
  - \*2 TCSR、TCNT、RSTCSR のライトについては「12.2.4 レジスタ書き換え時の注意」を参照してください。

#### 【記号説明】


DMAC : DMA コントローラ

ITU : 16 ビットインテグレーテッドタイマユニット TPC : プログラマブルタイミングパターンコントローラ

WDT : ウォッチドッグタイマ

SCI : シリアルコミュニケーションインタフェース

## B.2 機能一覧



## H'20、H'21、H'22、H'23: メモリアドレスレジスタ 0A R、E、H、L MAR0A R、E、H、L: DMAC0

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
初期値:	1	1	1	1	1	1	1	1				不	定			
R/W :									R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
				MAR	0AR							MAR	0AE			
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値:				不	定							不	定			
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
				MAR	OAH							MAR	0AL			_
			ソ	ースフ	アドレ	·スま;	たはぇ	デステ	゚ ゚ィネ・	−ショ	ンア	ドレス	スを設	定		


## H'24、H'25: 転送カウントレジスタ 0A H、L ETCR0A H、L: DMAC0

ショートアドレスモード

(1) I/O モードまたはアイドルモード



#### (2) リピートモード



## H'24、H'25: 転送カウントレジスタ 0A H、L ETCR0A H、L: DMAC0

(前頁より続く)


フルアドレスモード

#### (1) ノーマルモード



転送カウンタ

## (2) ブロック転送モード



## H'26:I/O アドレスレジスタ 0A IOAR0A:DMAC0




ショートアドレスモード: ソースアドレスまたはデスティネーション

アドレスを設定

フルアドレスモード : 未使用

### H'27:データトランスファコントロールレジスタ 0A DTCR0A: DMAC0

#### ショートアドレスモード




(次頁へ続く)

## H'27:データトランスファコントロールレジスタ 0A DTCR0A: DMAC0

(前頁より続く)

フルアドレスモード

1 データ転送を許可



## H'28、H'29、H'2A、H'2B: メモリアドレスレジスタ 0B R、E、H、L MAR0B R、E、H、L: DMAC0




# H'2C、H'2D: 転送カウントレジスタ 0B H、L ETCR0B H、L: DMAC0 ショートアドレスモード

(1) I/O モードまたはアイドルモード



#### (2) リピートモード



## H'2C、H'2D:転送カウントレジスタ 0B H、L ETCR0B H、L:DMAC0

(前頁より続く)

フルアドレスモード

#### (1) ノーマルモード



 $\mathsf{R/W} \quad : \quad \underbrace{\mathsf{R/W}} \; \mathsf{R/W} \; \mathsf{R$ 

未使用

#### (2) ブロック転送モード



ブロック転送カウンタ

#### H'2E: I/O アドレスレジスタ 0B IOAR0B: DMAC0




ショートアドレスモード: ソースアドレスまたはデスティネーション

アドレスを設定

フルアドレスモード : 未使用

## H'2F: データトランスファコントロールレジスタ 0B DTCR0B: DMAC0

#### ショートアドレスモード



(次頁へ続く)

## H'2F: データトランスファコントロールレジスタ 0B DTCR0B: DMAC0

#### (前頁より続く)

#### フルアドレスモード

ビット:	7	6	5	4	3	2	1	0
	DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
								_

#### データトランスファセレクト2B~0B —

	- 71-71-71-71-10B												
ビット2	ビット1	ビット0	データ転送	の起動要因									
DTS2B	DTS1B	DTS0B	ノーマルモード	ブロック転送モード									
	0	0	オートリクエスト (バーストモード)	ITUチャネル0のコンペアマッチ / インプットキャプチャA割り込みで起動									
		1	使用できません	ITUチャネル1のコンペアマッチ / インプットキャプチャA割り込みで起動									
0	1	0	オートリクエスト(サイクルスチールモート)	ITUチャネル2のコンペアマッチ / インプットキャプチャA割り込みで起動									
	1	1	使用できません	ITUチャネル3のコンペアマッチ / インプットキャプチャA割り込みで起動									
	0	0	使用できません	使用できません									
4	0	1	使用できません	使用できません									
'	1	0	DREQ端子の立ち下がりで起動	DREQ端子の立ち下がりで起動									
	'	1	DREQ端子のLowレベルで起動	使用できません									

1 ブロック転送モード時、ソース側をブロックエリアとして転送


#### デスティネーションアドレスインクリメント / デクリメント (ビット5) デスティネーションアドレスインクリメント / デクリメントイネーブル (ビット4)

ビット5	ビット4	インクリメント / デクリメントイネーブル								
DAID	DAIDE	12998217799821748-270								
	0	MARB固定								
0	1	インクリメント:DTSZ=0のとき、転送後MARBを+1								
		DTSZ=1のとき、転送後MARBを+2								
	0	MARB固定								
1	4	デクリメント : DTSZ=0のとき、転送後MARBを - 1								
	1 1	DTSZ=1のとき、転送後MARBを - 2								

#### データトランスファマスタイネーブル

0	データ転送を禁止
1	データ転送を許可


## H'30、H'31、H'32、H'33: メモリアドレスレジスタ 1A R、E、H、L MAR1A R、E、H、L: DMAC1



機能はDMAC0と同じです。

ビット: 15 14 13 12 11 10 9

#### H'34, H'35: 転送カウントレジスタ 1A H、L ETCR1A H、L: DMAC1



機能はDMAC0と同じです。

#### H'36:I/O アドレスレジスタ 1A IOAR1A:DMAC1



機能はDMAC0と同じです。

# H'37: データトランスファコントロールレジスタ 1A DTCR1A: DMAC1


ビット:	7	6	5	4	3	2	1	0
	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

#### フルアドレスモード

ビット:	7	6	5	4	3	2	1	0
	DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

機能はDMAC0と同じです。


## H'38、H'39、H'3A、H'3B: メモリアドレスレジスタ 1B R、E、H、L MAR1B R、E、H、L: DMAC1



機能はDMAC0と同じです。

### H'3C、H'3D: 転送カウントレジスタ 1BH、L ETCR1BH、L: DMAC1





機能はDMAC0と同じです。

## H'3E: I/O アドレスレジスタ 1B IOAR1B: DMAC1

ビット:	7	6	5	4	3	2	1	0
初期値:				不	定			
R/W :	R/W							

機能はDMAC0と同じです。

# H'3F: データトランスファコントロールレジスタ 1B DTCR1B: DMAC1


ビット:	7	6	5	4	3	2	1	0
	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0
初期値:	0	0	0	0	0	0	0	0
R/\// ·	R/M	R/M	R/M	R/M	R/W	R/M	R/M	R/M

#### フルアドレスモード

ビット:	7	6	5	4	3	2	1	0
	DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

機能はDMAC0と同じです。

## H'40:フラッシュメモリコントロールレジスタ FLMCR:フラッシュメモリ



【注】\* モード5、6、7(内蔵フラッシュメモリが有効)のとき初期値はH'00になります。 モード1、2、3、4(内蔵フラッシュメモリが無効)のときは、リードすると常にH'FFが読み出され、 ライトも無効となります。

H8/3048F	本レジスタあり
H8/3048ZTAT	本レジスタなし
H8/3048マスクROM品	
H8/3047マスクROM品	
H8/3045マスクROM品	
H8/3044マスクROM品	

### H'42:消去ブロック指定レジスタ1 EBR1:フラッシュメモリ

ビット: 7 6 5 4 3 2 0 LB7 LB6 LB5 LB4 LB3 LB2 LB1 LB0 初期值\*: 0 0 0 0 0 0 0 0 R/W\* R/W\* R/W\* R/W\* R/W\* R/W: R/W\* R/W\* R/W\* ·ジブロック7~0 LB7~LB0ブロックをそれぞれ選択していない(初期値) 0 LB7~LB0ブロックをそれぞれ選択している

【注】\* モード5、6、7 (内蔵ROMが有効) のとき初期値はH'00になります。 モード1、2、3、4 (内蔵ROMが無効) のときは、リードすると常にH'FFが読み出され、 ライトも無効となります。

H8/3048F	本レジスタあり
H8/3048ZTAT	本レジスタなし
H8/3048マスクROM品	
H8/3047マスクROM品	
H8/3045マスクROM品	
H8/3044マスクROM品	


### H'43: 消去ブロック指定レジスタ2 EBR2: フラッシュメモリ



【注】\* モード5、6、7(内蔵ROMが有効)のとき初期値はH'00になります。 モード1、2、3、4(内蔵ROMが無効)のときは、リードすると常にH'FFが読み出され、 ライトも無効となります。

H8/3048F	本レジスタあり
H8/3048ZTAT	本レジスタなし
H8/3048マスクROM品	
H8/3047マスクROM品	
H8/3045マスクROM品	
H8/3044マスクROM品	

## H'48: RAM コントロールレジスタ RAMCR: フラッシュメモリ




#### RAMエリア H'FFF000 ~ H'FFF1FF H'01F000 ~ H'01F1FF 0 0 1 H'01F200 ~ H'01F3FF 0 0 H'01F400 ~ H'01F5FF 1 H'01F600 ~ H'01F7FF 1 1 H'01F800 ~ H'01F9FF 0 0 1 H'01FA00 ~ H'01FBFF 1 0 H'01FC00 ~ H'01FDFF 1 H'01FE00 ~ H'01FFFF 1

#### フラッシュメモリエラー


0 フラッシュメモリへの書き込み/消去プロテクト(エラープロテクト)が無効(初期値) 1 フラッシュメモリへの書き込み/消去プロテクト(エラープロテクト)が有効

H8/3048F	本レジスタあり
H8/3048ZTAT	本レジスタなし
H8/3048マスクROM品	
H8/3047マスクROM品	
H8/3045マスクROM品	
H8/3044マスクROM品	


## H'5C D/A スタンバイコントロールレジスタ DASTCR:システム制御



## H'5D:分周比コントロールレジスタ DIVCR:システム制御




## H'5E:モジュールスタンバイコントロールレジスタ MSTCR:システム制御




## H'5F:チップセレクトコントロールレジスタ CSCR:システム制御




## H'60: タイマスタートレジスタ TSTR: ITU (共通)



## H'61: タイマシンクロレジスタ TSNC: ITU (共通)




## H'62:タイマモードレジスタ TMDR:ITU(共通)



0	チャネル2は通常動作
1	チャネル2は位相計数モード


# H'63:タイマファンクションコントロールレジスタ TFCR:ITU(共通)



#### コンビネーションモード1、0

ビット5	ビット4	チャネル3、4の動作モードの指定
CMD1	CMD0	テャイル3、4の動作モートの指定
0	0	チャネル3、4は通常動作
0	1	ナヤイル3、4は週帯動TF
4	0	チャネル3、4を組み合わせ、相補PWMモードで動作
	1	チャネル3、4を組み合わせ、リセット同期PWMモードで動作

## H'64:タイマコントロールレジスタ 0 TCR0:ITU0



#### カウンタクリア1、0

ビット6	ビット5	TCNTのクリアソース							
CCLR1	CCLR0	ICINIOOOOO							
0	0	TCNTのクリア禁止							
0	1	GRAのコンペアマッチ / インプットキャプチャでTCNTをクリア							
	0	GRBのコンペアマッチ / インプットキャプチャでTCNTをクリア							
1	1	司期クリア。同期動作中の他のタイマのカウンタクリアに同期 してTCNTをクリア							


# H'65: タイマ I/O コントロールレジスタ TIOR0: ITU0

ビット:	7	6	5	4	3	2	1	0
		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0
初期値:	1	0	0	0	1	0	0	0
R/W :		R/W	R/W	R/W		R/W	R/W	R/W

	1/0コン	-ロール/	42 ~ 0 <u> </u>						
	ビット2	ビット1	ビット0		GRAの機能の選択				
	IOA2	IOA1	IOA0	GRAの機能の選択					
		0	0		コンペアマッチによる端子出力禁止				
	0		1	GRAはアウトプット	GRAのコンペアマッチで0出力				
		1	0	コンペアレジスタ	GRAのコンペアマッチで1出力				
			1		GRAのコンペアマッチでトグル出力				
		0	0		立ち上がりエッジでGRAへインプットキャプチャ				
	4	U	1	GRAはインプット	立ち下がりエッジでGRAへインプットキャプチャ				
	1	4	0	キャプチャレジスタ	立ち上がり / 立ち下がり両エッジでGRAへ				
		1	1		インプットキャプチャ				

1											
1/0コン	トロール	B2 ~ 0									
ビット6	ビット5	ビット4		GRBの機能の選択							
IOB2	IOB1	IOB0		GNDの機能の送外							
		0		コンペアマッチによる端子出力禁止							
0	0	1	GRBはアウトプット	アウトプット GRBのコンペアマッチで0出力							
U	4	0	コンペアレジスタ	GRBのコンペアマッチで1出力							
	1	1		GRBのコンペアマッチでトグル出力							
		0		立ち上がりエッジでGRBへインプットキャプチャ							
4	0	1	GRBはインプット	立ち下がりエッジでGRBへインプットキャプチャ							
'	1	0	キャプチャレジスタ	立ち上がり / 立ち下がり両エッジでGRBへ							
	1	1		インプットキャプチャ							

## H'66:タイマインタラプトイネーブルレジスタ 0 TIER0:ITU0




オーバフローインタラプトイネーブル

 0
 OVFフラグによる割り込み (OVI) 要求を禁止


 1
 OVFフラグによる割り込み (OVI) 要求を許可

## H'67:タイマステータスレジスタ 0 TSR0:ITU0



【注】\* フラグクリアのための0ライトのみ可能です。

### H'68、H'69:タイマカウンタ0H、L TCNT0H、L:ITU0



### H'6A、H'6B:ジェネラルレジスタ A0 H、L GRA0 H、L:ITU0

アウトプットコンペア / インプットキャプチャ兼用レジスタ

### H'6C、H'6D:ジェネラルレジスタBOH、L GRBOH、L:ITU0

アウトプットコンペア / インプットキャプチャ兼用レジスタ

### H'6E:タイマコントロールレジスタ1 TCR1:ITU1

ビット: 3 0 CCLR1 CCLR0 CKEG1 CKEG0 TPSC2 TPSC1 TPSC0 初期値: 0 0 0 0 0 0 0 R/W R/W R/W R/W R/W R/W R/W R/W:

機能はITU0と同じです。

### H'6F: タイマ I/O コントロールレジスタ 1 TIOR1: ITU1

ビット:	7	6	5	4	3	2	1	0
		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0
初期値:	1	0	0	0	1	0	0	0
R/W :		R/W	R/W	R/W		R/W	R/W	R/W

機能はITU0と同じです。

# H'70: タイマインタラプトイネーブルレジスタ1 TIER1: ITU1

ビット:	7	6	5	4	3	2	1	0
						OVIE	IMIEB	IMIEA
初期値:	1	1	1	1	1	0	0	0
R/W :						R/W	R/W	R/W


## H'71: タイマステータスレジスタ 1 TSR1: ITU1




機能はITU0と同じです。

【注】\* フラグクリアのための0ライトのみ可能です。

### H'72、H'73:タイマカウンタ1H、L TCNT1H、L:ITU1




### H'74、H'75:ジェネラルレジスタ A1 H、L GRA1 H、L: ITU1



機能はITU0と同じです。

### H'76、H'77:ジェネラルレジスタ B1 H、L GRB1 H、L: ITU1



 $\mathsf{R/W}: \ \mathsf{R/W} \$ 

## H'78: タイマコントロールレジスタ2 TCR2: ITU2

ビット: 7 6 5 4 3 2 1 0 CCLR1 CKEG1 TPSC2 TPSC1 TPSC0 CCLR0 CKEG0 初期値: 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W

機能はITU0と同じです。


【注】 チャネル2を位相計数モードに設定したとき、TPSC2~TPSC0ビットによる カウントクロックの選択は無効となります。

#### H'79:タイマ I/O コントロールレジスタ 2 TIOR2: ITU2

ビット:	7	6	5	4	3	2	1	0
		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0
初期値:	1	0	0	0	1	0	0	0
R/W :		R/W	R/W	R/W		R/W	R/W	R/W

機能はITU0と同じです。

## H'7A:タイマインタラプトイネーブルレジスタ2 TIER2:ITU2




### H'7B: タイマステータスレジスタ 2 TSR2: ITU2




【注】\* フラグクリアのための0ライトのみ可能です。

#### H'7C、H'7D:タイマカウンタ2H、L TCNT2H、L:ITU2



位相計数モード時:アップ/ダウンカウンタ その他のモード時:アップカウンタ

### H'7E、H'7F:ジェネラルレジスタ A2 H、L GRA2 H、L:ITU2



 $\mathsf{R/W} \quad : \quad \mathsf{R/W} \; \mathsf{R/W}$ 

### H'80、H'81:ジェネラルレジスタ B2 H、L GRB2 H、L:ITU2

 ビット:
 15
 14
 13
 12
 11
 10
 9
 8
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1</td

機能はITU0と同じです。

### H'82:タイマコントロールレジスタ3 TCR3:ITU3

ビット:	7	6	5	4	3	2	1	0
		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
初期値:	1	0	0	0	0	0	0	0
R/W :		R/W						

機能はITU0と同じです。


## H'83: タイマ I/O コントロールレジスタ 3 TIOR3: ITU3

ビット:	7	6	5	4	3	2	1	0
		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0
初期値:	1	0	0	0	1	0	0	0
R/W :		R/W	R/W	R/W		R/W	R/W	R/W

機能はITU0と同じです。

# H'84: タイマインタラプトイネーブルレジスタ3 TIER3: ITU3


ビット:	7	6	5	4	3	2	1	0
						OVIE	IMIEB	IMIEA
初期値:	1	1	1	1	1	0	0	0
R/W :						R/W	R/W	R/W






【注】\* フラグクリアのための0ライトのみ可能です。

#### H'86、H'87:タイマカウンタ3H、L TCNT3H、L:ITU3




相補PWMモード時 : アップ / ダウンカウンタ その他のモード時 : アップカウンタ

#### H'88、H'89:ジェネラルレジスタ A3 H、L GRA3 H、L:ITU3



## H'8A、H'8B:ジェネラルレジスタ B3 H、L GRB3 H、L: ITU3



## H'8C、H'8D:バッファレジスタ A3 H、L BRA3 H、L:ITU3

 ビット:
 15
 14
 13
 12
 11
 10
 9
 8
 7
 6
 5
 4
 3
 2
 1
 0


 初期値:
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1</td

バッファ動作時にGRAと組み合わせて使用

## H'8E、H'8F:バッファレジスタB3H、L BRB3H、L:ITU3

バッファ動作時にGRBと組み合わせて使用


## H'90:タイマアウトプットマスタイネーブルレジスタ TOER:ITU(共通)



#### マスタイネーブルTOCXB4

0TFCRの設定にかかわらず、TOCXB4端子は出力禁止1TFCRの設定に従い、TOCXB4端子は出力許可

## H'91:タイマアウトプットコントロールレジスタ TOCR:ITU(共通)



【注】\* 外部トリガ発生時、TOERのビット5~0が0にクリアされ、ITU出力が禁止されます。

### H'92:タイマコントロールレジスタ4 TCR4:ITU4

ビット:	7	6	5	4	3	2	1	0
		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
初期値:	1	0	0	0	0	0	0	0
R/W :		R/W						

機能はITU0と同じです。

#### H'93:タイマ I/O コントロールレジスタ 4 TIOR4: ITU4

ビット:	7	6	5	4	3	2	1	0	
		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
初期値:	1	0	0	0	1	0	0	0	
R/W :		R/W	R/W	R/W		R/W	R/W	R/W	

## H'94: タイマインタラプトイネーブルレジスタ4 TIER4: ITU4

ビット:	7	6	5	4	3	2	1	0
						OVIE	IMIEB	IMIEA
初期値:	1	1	1	1	1	0	0	0
R/W :						R/W	R/W	R/W

機能はITU0と同じです。


### H'95: タイマステータスレジスタ4 TSR4: ITU4

ビット:	7	6	5	4	3	2	1	0
						OVF	IMFB	IMFA
初期値:	1	1	1	1	1	0	0	0
R/W :						R/(W)*	R/(W)*	R/(W)*

機能はITU0と同じです。

【注】\* フラグクリアのための0ライトのみ可能です。


### H'96、H'97:タイマカウンタ4H、L TCNT4H、L:ITU4



 $\mathsf{R/W} \quad : \quad \mathsf{R/W} \; \mathsf{R/W}$ 

機能はITU3と同じです。

## H'98、H'99: ジェネラルレジスタ A4 H、L GRA4 H、L: ITU4



### H'9A、H'9B: ジェネラルレジスタ B4 H、L GRB4 H、L: ITU4

 $\mathsf{R/W} \quad : \quad \mathsf{R/W} \; \mathsf{R/W}$ 

機能はITU3と同じです。

## H'9C、H'9D:バッファレジスタ A4 H、L BRA4 H、L:ITU4

 $\mathsf{R/W} \quad : \quad \mathsf{R/W} \; \mathsf{R/W}$ 

機能はITU3と同じです。


### H'9E、H'9F:バッファレジスタ B4 H、L BRB4 H、L:ITU4

 ビット:
 15
 14
 13
 12
 11
 10
 9
 8
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1
 1</td

 $\mathsf{R/W} \quad : \quad \mathsf{R/W} \; \mathsf{R/W}$ 

## H'A0: TPC 出力モードレジスタ TPMR: TPC



# H'A1: TPC 出力コントロールレジスタ TPCR: TPC

ビット:	7	6	5	4	3	2		1	0		
	G3CMS1	G3CMS0	G2CMS1	G2CN	MS0 G1CM	S1 G1C	MS0	G0CMS1	G0CMS0		
初期値:	1	1	1	1	1	1	,	1	1		
R/W :	R/W	R/W	R/W	R/V	N R/M	/ R/\	٧	R/W	R/W		
					グルー	一 プ∩コンペ	アマ	ッチセレク	」 ケト1 ハ		
						1 ビット0					. 18840
						1 G0CMS0		出刀トリ	ガとなるITU 	リのナヤイル	レ選択 
						0			ープ0 (TP3		,
					0		-		チャネル0の ープ0(TP3		
						1			ー プ゚( TP3 チャネル1の		,
							_		ープ0 ( TP3		
					1	0			チャネル2の		
					'	1			ープ0 ( TP3		
							トリ	JガはITU	チャネル3の	コンペアマ	'ッチ
					- プ1コンペ	アマッチも	マレク	<i>i</i>			1
					3 ビット2	出力	トリカ	ガとなるIT	Uのチャネル	レ選択	
				GICINIS	S1 G1CMS0	TPC出力/	ゲル-	- プ1 ( TP	7~TP4端子	) の出力	
					0				, ハッ灬) )コンペアマ	,	
				0	1	TPC出力	ブル-	-プ1 ( TP	7~TP4端子	) の出力	
					·				コンペアマ		
					0				7~TP4端子		
				1					<u>)コンペアマ</u> ⁊~TP4端子		
					1				/~1F4姉テ )コンペアマ		
			ー グループ	2コンペ	' .アマッチセ			1 1 7 7 0 0 .	, , , ,		I
			ビット5			•				]	
			G2CMS1			・リカとな	გIT(	Jのチャネ	ル選択		
				0			•		子)の出力		
			0		トリガはロ						
				1	IPC出刀ク  トリガはII		•		子)の出力		
									<u>マップ</u> 子)の出力		
			,	0	トリガはロ						
			1	1					子)の出力		
				ı	トリガはロ	Uチャネノ	<b>レ</b> 3の	コンペア	マッチ		
		ノープ3コン		チセレ	クト1、0						
		ット7 ビット CMS1 G3CM		出力トリ	ガとなるIT	Jのチャネ	ル選	択			


110 1	<u> </u>	7 ( ) 7 E D 7 T K O				
ビット7	ビット6	出力トリガとなるITUのチャネル選択				
G3CMS1	G3CMS0	山力トリカとなるロリのテヤネル選択				
	0	TPC出力グループ3( TP15~TP12端子 ) の出力				
0		トリガはITUチャネル0のコンペアマッチ				
0	4	TPC出力グループ3( TP15~TP12端子 ) の出力				
	'	トリガはITUチャネル1のコンペアマッチ				
	0	TPC出力グループ3( TP15~TP12端子 ) の出力				
1	U	トリガはITUチャネル2のコンペアマッチ				
'	4	TPC出力グループ3( TP15~TP12端子 ) の出力				
	'	トリガはITUチャネル3のコンペアマッチ				

# H'A2: ネクストデータイネーブルレジスタB NDERB: TPC



ビット7~0							
NDER15	説明						
~ NDER8							
0	TPC出力TP15~TP8を禁止						
O	(NDR15~NDR8からPB7~PB0への転送禁止)						
1	TPC出力TP15~TP8を許可						
'	(NDR15~NDR8からPB7~PB0への転送許可)						

## H'A3: ネクストデータイネーブルレジスタ A NDERA: TPC



ネクストデータイネーブル7~0

ビット7~0						
NDER7	説	明				
~ NDER0						
0	TPC出力TP7~TP0を禁止					
0	(NDR7~NDR0からPA7~PA0への転送禁止)					
4	TPC出力TP7~TP0を許可					
1	(NDR7~NDR0からPA	7~PA0への転送許可)				

## H'A4/H'A6:ネクストデータレジスタB NDRB:TPC

TPC 出力グループ 2、3 の出力トリガが同一の場合

#### (1) アドレス: H'FFA4



#### (2) アドレス: H'FFA6




TPC 出力グループ 2、3の出力トリガが異なる場合

#### (1) アドレス: H'FFA4



#### (2) アドレス: H'FFA6




## H'A5/H'A7:ネクストデータレジスタA NDRA: TPC

TPC 出力グループ 0、1 の出力トリガが同一の場合

#### (1) アドレス: H'FFA5



#### (2) アドレス: H'FFA7




R/W :

#### TPC 出力グループ 0、1 の出力トリガが異なる場合


### (1) アドレス: H'FFA5



#### (2) アドレス: H'FFA7



### H'A8:タイマコントロール/ステータスレジスタ TCSR:WDT




【注】\* フラグをクリアするための0ライトのみ可能です。

### H'A9 リード時、H'A8 ライト時:タイマカウンタ TCNT:WDT




## H'AB リード時、H'AA ライト時: リセットコントロール / ステータスレジスタ RSTCSR: WDT



【注】\* ビット7は、フラグをクリアする0ライトのみ可能です。

## H'AC: リフレッシュコントロールレジスタ RFSHCR


### : リフレッシュコントローラ



ソフトウェアスタンバイモード時に、DRAMまたは

PSRAMのセルフリフレッシュが可能

## H'AD: リフレッシュタイマコントロール / ステータスレジスタ RTMCSR: リフレッシュコントローラ




【注】\* フラグをクリアするための0ライトのみ可能です。

## H'AE: リフレッシュタイマカウンタ RTCNT: リフレッシュコントローラ




H'AF: リフレッシュタイムコンスタントレジスタ RTCOR

: リフレッシュコントローラ




RTCNTとのコンペアマッチ周期を設定

### H'B0:シリアルモードレジスタ SMR:SCIO




## H'B1:ビットレートレジスタ BRR:SCIO



シリアル送信/受信のビットレートを設定

### H'B2:シリアルコントロールレジスタ SCR:SCIO



#### <u>トランスミットインタラプトイネーブル</u>

0 送信データエンプティ割り込み (TXI) 要求を禁止 1 送信データエンプティ割り込み (TXI) 要求を許可

# H'B3:トランスミットデータレジスタ TDR:SCI0



### H'B4:シリアルステータスレジスタ SSR:SCIO




【注】\* フラグをクリアするための0ライトのみ可能です。

## H'B5:レシーブデータレジスタ RDR:SCI0

ビット: _	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

シリアル受信データを格納

### H'B6:スマートカードモードレジスタ SCMR:SCIO



## H'B8:シリアルモードレジスタ SMR:SCI1

ビット:	7	6	5	4	3	2	1	0
	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

受信したデータをMSBファーストとしてRDRに格納します。

機能はSCIOと同じです。

## H'B9:ビットレートレジスタ BRR:SCI1

ビット:	7	6	5	4	3	2	1	0
初期値:	1	1	1	1	1	1	1	1
R/W ·	R/W							

機能はSCIOと同じです。

### H'BA:シリアルコントロールレジスタ SCR:SCI1

ビット:	7	6	5	4	3	2	1	0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

機能はSCIOと同じです。

## H'BB: トランスミットデータレジスタ TDR: SCI1

ビット:	7	6	5	4	3	2	1	0
初期値:	1	1	1	1	1	1	1	1
R/W :	R/W							

機能はSCIOと同じです。

## H'BC:シリアルステータスレジスタ SSR: SCI1

ビット:	7	6	5	4	3	2	1	0
	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT
初期値:	1	0	0	0	0	1	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R	R	R/W

機能はSCIOと同じです。

【注】\* フラグをクリアするための0ライトのみ可能です。

## H'BD:レシーブデータレジスタ RDR:SCI1

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

機能はSCIOと同じです。


## H'C0: ポート1データディレクションレジスタ P1DDR: ポート1



## H'C1: ポート2データディレクションレジスタ P2DDR: ポート2



## H'C2: ポート 1 データレジスタ P1DR: ポート 1



ポート1の各端子のデータを格納

## H'C3: ポート2 データレジスタ P2DR: ポート2

ビット:	7	6	5	4	3	2	1	0
	P27	P26	P25	P24	P23	P22	P21	P20
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W							

ポート2の各端子のデータを格納


## H'C4: ポート3 データディレクションレジスタ P3DDR: ポート3

7	6	5	4	3	2	1	0		
P37DDR	P36DDR	P35DDR	P34DDR	P33DDR	P32DDR	P31DDR	P30DDR		
0	0	0	0	0	0	0	0		
W	W	W	W	W	W	W	W		
ポート3入出力選択									
0 人刀ボート 1 出力ポート									
	0	P37DDR P36DDR 0 0	P37DDR         P36DDR         P35DDR           0         0         0	P37DDR P36DDR P36DDR P34DDR 0 0 0 0 W W W W ## ト3人	P37DDR     P36DDR     P35DDR     P34DDR     P33DDR       0     0     0     0     0       W     W     W     W     W       ポート3人出力選択     0     入力ポート	P37DDR     P36DDR     P36DDR     P34DDR     P33DDR     P32DDR       0     0     0     0     0       W     W     W     W     W       ボート3入出力選択       0     入力ポート	P37DDR     P36DDR     P35DDR     P34DDR     P33DDR     P32DDR     P31DDR       0     0     0     0     0     0       W     W     W     W     W     W       ポート3人出力選択     0     入力ポート		

## H'C5: ポート4 データディレクションレジスタ P4DDR: ポート4



## H'C6: ポート3 データレジスタ P3DR: ポート3




ポート3の各端子のデータを格納

## H'C7: ポート4 データレジスタ P4DR: ポート4

ビット:	7	6	5	4	3	2	1	0
	P47	P46	P45	P44	P43	P42	P41	P40
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W							

ポート4の各端子のデータを格納


## H'C8: ポート5データディレクションレジスタ P5DDR: ポート5



## H'C9: ポート6 データディレクションレジスタ P6DDR: ポート6




# H'CA: ポート5データレジスタ P5DR: ポート5




付録-91

## H'CB: ポート6 データレジスタ P6DR: ポート6




ポート6の各端子のデータを格納

## H'CD: ポート 8 データディレクションレジスタ P8DDR: ポート 8




## H'CE:ポート7データレジスタ P7DR:ポート7



ポート7の各端子の状態を読出す

【注】\* P77~P70端子により決定されます。

# H'CF: ポート8 データレジスタ P8DR: ポート8



ポート8の各端子のデータを格納


# H'D0: ポート9 データディレクションレジスタ P9DDR: ポート9



#### H'D1:ポートAデータディレクションレジスタ PADDR:ポートA



# H'D2: ポート9 データレジスタ P9DR: ポート9



ポート9の各端子のデータを格納

# H'D3:ポートAデータレジスタ PADR:ポートA

ビット:	7	6	5	4	3	2	1	0
	PA <sub>7</sub>	PA6	PA <sub>5</sub>	PA4	РАз	PA <sub>2</sub>	PA <sub>1</sub>	PA <sub>0</sub>
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
								-

ポートAの各端子のデータを格納

#### H'D4:ポートBデータディレクションレジスタ PBDDR:ポートB

ビット:	7	6	5	4	3	2	1	0
	PB7DDR	PB6DDR	PB5DDR	PB4DDR	PB3DDR	PB2DDR	PB1DDR	PB <sub>0</sub> DDR
初期値:	0	0	0	0	0	0	0	0
R/W :	W	W	W	W	W	W	W	W
				<u>ポートB</u> /	出力選択			
				0 入力	ポート			
				1 出力	ポート			

#### H'D6: ポートB データレジスタ PBDR: ポートB

ビット:	7	6	5	4	3	2	1	0
	PB7	PB6	PB <sub>5</sub>	PB4	PB <sub>3</sub>	PB <sub>2</sub>	PB <sub>1</sub>	PB <sub>0</sub>
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ポートBの各端子のデータを格納

# H'D8: ポート2入力プルアップ MOS コントロールレジスタ P2PCR : ポート2



ホート2人力ブルアップMOSコントロール7~00 入力ブルアップMOSはOFF1 入力ブルアップMOSはON

P2DDRを0に指定したとき(入力ポートに指定)


## H'DA: ポート4入力プルアップ MOS コントロールレジスタ P4PCR: ポート4



ポート4入力プルアップMOSコントロール $7 \sim 0$ 0 入力プルアップMOSはOFF
1 入力プルアップMOSはON

P4DDRを0に指定したとき(入力ポートに指定)

#### H'DB:ポート5入力プルアップ MOS コントロールレジスタ P5PCR:ポート5




ポート5入力プルアップMOSコントロール3~0 0 入力プルアップMOSはOFF 1 入力プルアップMOSはON

P5DDRを0に指定したとき(入力ポートに指定)

#### H'DC: D/A データレジスタ 0 DADR0: D/A



#### H'DD: D/A データレジスタ 1 DADR1: D/A



D/A変換データを格納

#### H'DE: D/A コントロールレジスタ DACR: D/A



# H'E0、H'E1: A/D データレジスタ A H、L ADDRA H、L: A/D



#### H'E2、H'E3: A/D データレジスタBH、L ADDRBH、L: A/D



# H'E4、H'E5: A/D データレジスタ C H、L ADDRC H、L: A/D



#### H'E6、H'E7: A/D データレジスタ D H、L ADDRD H、L: A/D




# H'E8: A/D コントロール/ ステータスレジスタ ADCSR: A/D

ビット:	7	6	5 4 3 2			1	0							
	ADF	ADIE	ADST	SCAN	CKS	CH		CH1	CH0					
初期値:	0	0	0	0	0	0		0	0					
R/W :		R/W	R/W	R/W	R/W	R/\		R/W	R/W					
										_				
					 チャネル <sup>.</sup>	セレクト	. ——							
					グループ 選択 チャネル選択 説 明									
	CH2 CH1 CH0 単一モード スキャンモ													
						0	0	1A		AN <sub>0</sub>				
					0		1	IA.		ANo. AN1				
						1	0	1A 1A		AN <sub>0</sub> ~ AN <sub>2</sub> AN <sub>0</sub> ~ AN <sub>3</sub>				
							0	AI AI		AN4				
					.	0	1	AN AI		AN4、AN5				
					1	1	0	1A	<b>N</b> 6	AN4 ~ AN6				
						'	1	1A	<b>N</b> 7	AN4 ~ AN7				
	クロックセレクト													
	A/Dインタラプトイネーブル  O A/D変換終了による割り込み要求を禁止  1 A/D変換終了による割り込み要求を許可													
	A/Dエント	<u>・フラグ</u> リア条件	1											
	1011		」 『でADFフラ	グをリート	した後、	ADFフ	ラグに0	をライト	- したと	き				
	1 (1) 单 1 (2) ブ	スキャンモ	: : が終了したと		A/D変換か	が終了し	たとき							

【注】\* フラグをクリアするための0ライトのみ可能です。

#### H'E9: A/D コントロールレジスタ ADCR: A/D



#### H'EC:バス幅コントロールレジスタ ABWCR:バスコントローラ



#### H'ED:アクセスステートコントロールレジスタ ASTCR:バスコントローラ




#### H'EE:ウェイトコントロールレジスタ WCR:バスコントローラ



# H'EF: ウェイトステートコントローライネーブルレジスタ WCER: バスコントローラ




# H'F1:モードコントロールレジスタ MDCR:システム制御



【注】\* モード端子 (MD2~MD0) の状態により決定されます。

#### H'F2:システムコントロールレジスタ SYSCR:システム制御




# H'F3: バスリリースコントロールレジスタ BRCR: バスコントローラ



#### H'F4:IRQ センスコントロールレジスタ ISCR:割り込みコントローラ



#### H'F5: IRQ イネーブルレジスタ IER:割り込みコントローラ



#### H'F6: IRQ ステータスレジスタ ISR:割り込みコントローラ



【注】\* フラグをクリアするための0ライトのみ可能です。

# H'F8: インタラプトプライオリティレジスタA IPRA: 割り込みコントローラ



#### 割り込み要因と各ビットの対応

ビット	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
	ヒット	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0
IPRA	割り込み	IRQ0	IRQ1	IRQ2、 IRQ3		WDT、 リフレッシュ	ITU チャネル0	ITU チャネル1	ITU チャネル2
	要因					コントローラ			

# H'F9:インタラプトプライオリティレジスタB IPRB:割り込みコントローラ



#### 割り込み要因と各ビットの対応

ビット	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
IPRB	C 9 1	IPRB7	IPRB6	IPRB5		IPRB3	IPRB2	IPRB1	
IPKD	割り込み	ITU	ITU	DMAC		SCI	SCI	A/D	
	要因	チャネル3	チャネル4			チャネル0	チャネル1	変換器	

# C. I/O ポートブロック図

# C.1 ポート1ブロック図




図 C.1 ポート 1 ブロック図

# C.2 ポート2ブロック図




図 C.2 ポート 2 ブロック図

#### C.3 ポート3ブロック図




図 C.3 ポート 3 ブロック図

# C.4 ポート4ブロック図




図 C.4 ポート4ブロック図

# C.5 ポート5ブロック図




図 C.5 ポート5ブロック図

# C.6 ポート6ブロック図




図 C.6(a) ポート 6 ブロック図 (P6 端子)




図 C.6(b) ポート 6 ブロック図 (P6<sub>1</sub>端子)




図 C.6(c) ポート 6 ブロック図 (P6<sub>2</sub>端子)






図 C.6 (d) ポート 6 ブロック図 (P6<sub>6</sub> ~ P6<sub>3</sub>端子)

# C.7 ポート 7 ブロック図



C.7 (a) ポート 7 ブロック図 (P7<sub>0</sub> ~ P7₅端子)



C.7 (b) ポート 7 ブロック図 (P7<sub>6</sub> ~ P7<sub>7</sub>端子)

# C.8 ポート8ブロック図




図 C.8 (a) ポート 8 ブロック図 (P8<sub>0</sub>端子)




図 C.8 (b) ポート 8 ブロック図 (P8<sub>1</sub>、P8<sub>2</sub>、P8<sub>3</sub>端子)




図 C.8(c) ポート 8 ブロック図 (P8<sub>4</sub>端子)

# C.9 ポート9ブロック図




図 C.9(a) ポート 9 ブロック図 (P9<sub>3</sub>端子)




図 C.9 (b) ポート 9 ブロック図 (P9<sub>1</sub>端子)




図 C.9 (c) ポート 9 ブロック図 (P9<sub>2</sub>、P9<sub>3</sub>端子)




図 C.9 (d) ポート 9 ブロック図 (P9<sub>4</sub>、P9<sub>5</sub>端子)

# C.10 ポートAブロック図




図 C.10 (a) ポート A ブロック図 (PA<sub>o</sub>、PA<sub>i</sub>端子)




図 C.10 (b) ポート A ブロック図 (PA<sub>5</sub>、PA<sub>3</sub>端子)




図 C.10 (c) ポート A ブロック図 (PA<sub>4</sub> ~ PA<sub>5</sub>端子)




図 C.10 (d) ポート A ブロック図 (PA,端子)

# C.11 ポートB ブロック図




図 C.11 (a) ポート B ブロック図 (PB<sub>0</sub> ~ PB<sub>3</sub>端子)




図 C.11 (b) ポート B ブロック図 (PB<sub>4</sub>、PB<sub>5</sub>端子)




図 C.11 (c) ポート B ブロック図 (PB<sub>。</sub>端子)




図 C.11 (d) ポート B ブロック図 (PB<sub>7</sub>端子)

# D. 端子状態

# D.1 各処理状態におけるポートの状態

表 D.1 各ポートの状態一覧

衣 D.1 合か一トの状態一覧							
ポート名	モード	リセット	ハードウェア	ソフトウェア	バス権解放状態	プログラム	
端子名			スタンバイ	スタンバイ		実行状態	
			モード	モード		スリープモード	
	-	クロック	Т	Н	クロック出力	クロック出力	
		出力					
RESO*2	-	T*2	Т	Т	Т	RESO	
P1, ~ P1 <sub>0</sub>	1 ~ 4	L	Т	Т	Т	$A_7 \sim A_0$	
	5、6	Т	Т	keep	Т	[DDR=0] 入力ポート	
				Т	Т	[DDR=1] A <sub>7</sub> ~ A <sub>0</sub>	
	7	Т	Т	keep	-	入出力ポート	
P2, ~ P2,	1 ~ 4	L	Т	Т	Т	A <sub>15</sub> ~ A <sub>8</sub>	
	5、6	Т	Т	keep	Т	[DDR=0] 入力ポート	
				Т	Т	[DDR=1] A <sub>15</sub> ~ A <sub>8</sub>	
	7	Т	Т	keep	-	入出力ポート	
P3, ~ P3 <sub>0</sub>	1~6	Т	Т	Т	Т	D <sub>15</sub> ~ D <sub>8</sub>	
	7	Т	Т	keep	-	入出力ポート	
P4 <sub>7</sub> ~ P4 <sub>0</sub>	1~6 8ビット バス	Т	Т	keep	keep	入出力ポート	
	16 ビッ トバス	Т	Т	Т	Т	$D_{\gamma} \sim D_{o}$	
	7	Т	Т	keep	-	入出力ポート	
P5 <sub>3</sub> ~ P5 <sub>0</sub>	1~4	L	Т	Т	Т	A <sub>19</sub> ~ A <sub>16</sub>	
	5、6	Т	Т	keep	Т	[DDR=0] 入力ポート	
				Т	Т	[DDR=1] A <sub>19</sub> ~ A <sub>16</sub>	
	7	Т	Т	keep	-	入出力ポート	
P6 <sub>o</sub>	1~6	Т	Т	keep	keep	入出力ポート WAIT	
	7	Т	Т	keep	-	入出力ポート	
P6,	1~6	Т	Т	[BRLE=0] keep [BRLE=1] T	Т	入出力ポート BREQ	
	7	Т	Т	keep	-	入出力ポート	

ポート名 端子名	モード	リセット	ハードウェア スタンバイ モード	ソフトウェア スタンバイ モード	バス権解放状態	プログラム 実行状態 スリープモード
P6,	1~6	Т	T	[BRLE=0]	L	[BRLE=0]
1 02	1 0		,	keep	_	入出力ポート
				[BRLE=1]		[BRLE=1]
				H		BACK
	7	Т	Т	keep	-	入出力ポート
P6, ~ P6,	1 ~ 6	H* <sup>3</sup>	Т	T	Т	AS, RD, HWR,
6 3						LWR
	7	Т	Т	keep	-	入出力ポート
P7, ~ P7 <sub>0</sub>	1~7	Т	Т	Т	T*1	入力ポート
P8 <sub>o</sub>	1 ~ 6	Т	Т	[RFSHE=0]	[RFSHE=0]	[RFSHE=0]
				keep	keep	入出力ポート
				[RFSHE=1]	[RFSHE=1]	[RFSHE=1]
				RFSH	Н	RFSH
	7	Т	Т	keep	-	入出力ポート
P8 <sub>3</sub> ~ P8 <sub>1</sub>	1~6	Т	Т	[DDR=0]	[DDR=0]	[DDR=0]
				Т	keep	入力ポート
				[DDR=1]	[DDR=1]	[DDR=1]
				Н	Н	$\overline{CS}_3 \sim \overline{CS}_1$
	7	Т	Т	keep	-	入出力ポート
P8 <sub>4</sub>	1~6	L	Т	[DDR=0]	[DDR=0]	[DDR=0]
				Т	keep	入力ポート
				[DDR=1]	[DDR=1]	[DDR=1]
				L	Н	$\overline{CS}_{\scriptscriptstyle{0}}$
	7	Т	Т	keep	-	入出力ポート
P9 <sub>5</sub> ~ P9 <sub>0</sub>	1 ~ 7	Т	Т	keep	keep*1	入出力ポート
PA <sub>3</sub> ~ PA <sub>0</sub>	1~7	Т	Т	keep	keep*1	入出力ポート
PA <sub>6</sub> ~ PA <sub>4</sub>	3、4、6	T*4	Т	[CS 出力時]	[CS 出力時]	[CS 出力時]
				Н	Н	$\overline{\text{CS}}_6 \sim \overline{\text{CS}}_4$
				[アドレス出力時]	[アドレス出力時]	[アドレス出力時]
				Т	Т	A <sub>23</sub> ~ A <sub>21</sub>
				[上記以外]	[上記以外]	[上記以外]
				keep	keep	入出力ポート
	1、2、5、7	T*4	Т	keep	keep*1	入出力ポート

ポート名端子名	モード	リセット	ハードウェア スタンバイ モード	ソフトウェア スタンバイモード	バス権解放状態	プログラム 実行状態スリープ モード
PA,	3、4、6	L*4	Т	Т	Т	A <sub>20</sub>
	1、2、5、7	T*4	Т	keep	keep*1	入出力ポート
PB <sub>7</sub> , PB <sub>5</sub> ~ PB <sub>0</sub>	1~7	Т	Т	keep	keep*1	入出力ポート
$PB_{\epsilon}$	3、4、6	Т	Т	[CS 出力時] H [上記以外]	[CS 出力時] H [上記以外]	[CS 出力時]
	1、2、5、7	Т	Т	keep keep	keep*1	(エ記ダバ) 入出力ポート 入出力ポート

#### 【記号説明】

H : High レベル L : Low レベル

T : ハイインピーダンス

keep : 入力ポートはハイインピーダンス、出力ポートは保持

DDR : データディレクションレジスタ

【注】\*1 モード7ではバス解放状態は存在しません。

\*2 WDT のオーバフローによるリセット時にのみ Low レベルを出力します。 この  $\overline{\text{RESO}}$  出力機能は、マスク ROM 版、ZTAT 版およびフラッシュメモリ(二電源方式)版専用です。

\*3 電源投入時は、発振安定時間までは、HまたはTとなります。

\*4 電源投入時は、発振安定時間までは、H、L、Tのいずれかになります。

### D.2 リセット時の端子状態

#### (1) T1 ステートでのリセット

外部メモリアクセス中の T1 ステートで、 $\overline{RES}$  端子が Low レベルになったときのタイミングを図 D.1 に示します。

RES 端子が Low レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、 $\overline{AS}$ 、 $\overline{RD}$ 、 $\overline{HWR}$ 、 $\overline{LWR}$  が High レベル、データバスはハイインピーダンスになります。アドレスバスは  $\overline{RES}$  端子が Low レベルをサンプリング (の立ち下がりでサンプリング)してから、0.5 ステート後にイニシャライズされアドレスバスは Low レベル出力となります。




図 D.1 メモリアクセス中のリセット(T1 ステートでのリセット)

#### (2) T2 ステートでのリセット

外部メモリアクセス中の T2 ステートで、 $\overline{RES}$  端子が Low レベルになったときのタイミングを図 D.2 に示します。

 $\overline{RES}$  端子が Low レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、 $\overline{AS}$ 、 $\overline{RD}$ 、 $\overline{HWR}$ 、 $\overline{LWR}$  が High レベルになると、データバスはハイインピーダンスになります。

アドレスバスは  $\overline{\text{RES}}$  端子が Low レベルをサンプリングしてから、0.5 ステート後にイニシャライズされアドレスバスは Low レベルとなります。

Twサイクルでのリセットについても同様です。




図 D.2 メモリアクセス中のリセット(T2 ステートでのリセット)

#### (3) T3 ステートでのリセット

外部 3 ステート空間アクセス中の T3 ステートで、 $\overline{RES}$  端子が Low レベルになったときのタイミングを図 D.3 に示します。

RES 端子が Low レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、 $\overline{AS}$ 、 $\overline{RD}$ 、 $\overline{HWR}$ 、 $\overline{LWR}$  が High レベル、データバスはハイインピーダンスになります。 アドレスバスは T3 ステート中保持されます。

2 ステートアクセス空間の T2 ステートでのリセットについても同様です。





図 D.3 メモリアクセス中のリセット(T3 ステートでのリセット)

# E. ハードウェアスタンバイモード遷移 / 復帰時のタイミング について

## E.1 ハードウェアスタンバイモードの遷移タイミング

(1) SYSCR の RAME ビットを 1 にセットした状態で RAM の内容を保持する場合 下記に示すように STBY 信号の立ち下がりに対し、10 システムクロック前に RES 信号を Low としてください。


また、RES 信号の立ち下がりは、STBY 信号の立ち下がりに対し、min Ons です。



(2) SYSCR の RAME ビットを 0 にクリアした状態または RAM の内容を保持しない場合 (1) のように  $\overline{\text{RES}}$  信号を Low にする必要はありません。

### E.2 ハードウェアスタンバイモードからの復帰タイミング

STBY 信号の立ち上がりに対し、約 100ns 前に RES 信号を Low としてください。



## F. ROM 発注手順

## F.1 ROM 書き換え品開発の流れ(発注手順)

マイコン応用システムプログラムの開発終了後、ROM データ (2 組以上)、注文仕様書、オプションリストおよびマーク仕様を一緒に提出していただきます。これにより、弊社では図 F.1 の流れ図に沿って ROM 書き換え品の開発を行います。

表 F.1 に ROM 発注時に必要な提出物を示します。なお、詳細については、弊社担当営業へお問い合わせください。




図 F.1 ROM 書き換え品開発の流れ

校1.1 NOW 光江時に必要な返山物					
発注媒体	EPROM または ZTAT <sup>®</sup> マイコン				
提出物	ROM データ				
	注文仕様書				
	オプションリスト*1				
	マーク仕様例* <sup>2</sup>				

表 F.1 ROM 発注時に必要な提出物

- 【注】 \*1 製品シリーズにより必要ないものがあります。また、内容も異なります。
  - \*2 特別仕様の場合には、提出してください。

### F.2 ROM 発注時の注意事項

提出していただく ROM データは、次の注意事項に従って、EPROM または  $ZTAT^{\circ}$ マイコンで提出してください。なお、EPROM または  $ZTAT^{\circ}$ マイコン以外の媒体(フロッピーディスク等)では対応できませんのでご注意ください。

- (1) EPROMにROMデータを書き込む際は、事前にデータを充分消去し、中途半端なレベルが出力されないことを確認してから使用してください。
- (2) 発注用EPROMにおいて、ROMデータの未使用(NOT USED)領域またはリザーブ領域には、 必ずH'FFを書き込んでください。
- (3) 提出していただくEPROMには遮光ラベルを貼り、御社の品番等を記入してください。
- (4) EPROMに書き込みを行った後は、静電気による素子の破壊、紫外線や放射線による書き込みデータの損失を招かないようにするとともに、運搬の際は導伝性のシートに梱包するなど取り扱いに充分注意してください(アルミ箔、発泡スチロール等は不可)。なお、これらによるデータの読み取りエラーに備え、同一内容のEPROMを2組以上提出してください。

# G. 型名一覧

表 G.1 H8/3048 シリーズ型名一覧

製品分類		製品型名	マーク型名	パッケージ	
製品 タイプ					(日立パッケージコード)
H8/3048	フラッシュ	5V 版	HD64F3048TF	HD64F3048TF	100 ピン TQFP(TFP-100B)
F メモリ版			HD64F3048F	HD64F3048F	100 ピン QFP (FP-100B)
	(二電源方式) 	3V版	HD64F3048VTF	HD64F3048VTF	100 ピン TQFP(TFP-100B)
			HD64F3048VF	HD64F3048VF	100ピンQFP(FP-100B)
H8/3048	PROM 版	5V 版	HD6473048TF	HD6473048TF	100 ピン TQFP(TFP-100B)
ZTAT			HD6473048F	HD6473048F	100ピンQFP(FP-100B)
		3V 版	HD6473048VTF	HD6473048VTF	100 ピン TQFP(TFP-100B)
			HD6473048VF	HD6473048VF	100 ピン QFP ( FP-100B )
H8/3048	マスク ROM 版	5V 版	HD6433048TF	HD6433048 (***) TF	100 ピン TQFP(TFP-100B)
			HD6433048F	HD6433048 (***) F	100ピンQFP(FP-100B)
		3V 版	HD6433048VTF	HD6433048 (***) VTF	100 ピン TQFP(TFP-100B)
			HD6433048VF	HD6433048 (***) VF	100ピンQFP(FP-100B)
H8/3047	マスク ROM 版	5V 版	HD6433047TF	HD6433047 (***) TF	100 ピン TQFP(TFP-100B)
			HD6433047F	HD6433047 (***) F	100ピンQFP(FP-100B)
		3V 版	HD6433047VTF	HD6433047 (***) VTF	100 ピン TQFP(TFP-100B)
			HD6433047VF	HD6433047 (***) VF	100ピンQFP(FP-100B)
H8/3045	マスク ROM 版	5V 版	HD6433045TF	HD6433045 (***) TF	100ピンTQFP(TFP-100B)
			HD6433045F	HD6433045 (***) F	100ピンQFP(FP-100B)
		3V 版	HD6433045VTF	HD6433045 (***) VTF	100 ピン TQFP(TFP-100B)
			HD6433045VF	HD6433045 (***) VF	100 ピン QFP ( FP-100B )
H8/3044	マスク ROM 版	5V 版	HD6433044TF	HD6433044 (***) TF	100 ピン TQFP(TFP-100B)
			HD6433044F	HD6433044 (***) F	100ピンQFP(FP-100B)
		3V 版	HD6433044VTF	HD6433044 (***) VTF	100 ピン TQFP(TFP-100B)
			HD6433044VF	HD6433044 (***) VF	100ピンQFP(FP-100B)

【注】 マスク ROM 版の ( \*\*\* ) は ROM コードです。

# H. 外形寸法図

本 LSI の外形寸法図 FP-100B を図 H.1、TFP-100B を図 H.2 に示します。




図 H.1 外形寸法図 (FP-100B)




図 H.2 外形寸法図 (TFP-100B)

H8/3048シリーズ、H8/3048F-ZTAT $^{TM}$  ( H8/3048F ) ハードウェアマニュアル

発行年月 1994年 3月 第1版

2002年 9月 第8版

発 行 株式会社 日立製作所

半導体グループビジネスオペレーション本部

編 集 株式会社 日立小平セミコン

技術ドキュメントグループ

©株式会社 日立製作所 1994