

# RL78 ファミリ

ユーザーズマニュアル ソフトウェア編

シングルチップ・マイクロコントローラ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

#### ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、 応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアお よびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これ らの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負い ません。
- 2. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
- 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、 各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、

家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、

防災・防犯装置、各種安全装置等

当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(原子力制御システム、軍事機器等)に使用されることを意図しておらず、使用することはできません。 たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。 なお、ご不明点がある場合は、当社営業にお問い合わせください。

- 6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件 その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の 故障および事故につきましては、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
- 10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネ サス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する 会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

# CMOSデバイスの一般的注意事項

#### 入力端子の印加波形

#### 入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力がノイズなどに起因して, VIL (MAX.) からVIH (MIN.) までの領域にとどまるような場合は, 誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん, VIL (MAX.) からVIH (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

#### 未使用入力の処理

#### CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性(タイミングは規定しません)を考慮すると、個別に抵抗を介してVpoまたはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

#### 静電気対策

#### MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

#### 初期化以前の状態

#### 電源投入時,MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定,レジスタ内容などは保証しておりません。ただし,リセット動作やモード設定で定義している項目については,これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

#### 電源投入切断順序

内部動作および外部インタフェースで異なる電源を使用するデバイスの場合,原則として内部電源を投入した後に外部電源を投入してください。切断の際には,原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により,内部素子に過電圧が印加され,誤動作を引き起こしたり,異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

#### 電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に,入力信号や入出力プルアップ電源を入れないでください。 入力信号や入出力プルアップ電源からの電流注入により,誤動作を引き起こしたり,異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。

# このマニュアルの使い方

対 象 者 このマニュアルは、RL78マイクロコントローラ製品の機能を理解し、その応用システムを設計する ユーザのエンジニアを対象としています。

目 的 このマニュアルは、RL78マイクロコントローラ製品の持つ各種命令機能を理解していただくことを 目的とします。

構 成 このマニュアルは、大きく分けて次の内容で構成しています。

- · CPU機能
- 命令セット
- 命令の説明

読 み 方 このマニュアルを読むにあたっては、電気、論理回路およびマイクロコントローラの一通りの知識 を必要とします。

> ・ニモニックが分かっていて、命令機能の詳細を確認するとき 「付録A 命令索引(機能別)」および「付録B 命令索引(アルファベット順)」を利用して ください。

・ニモニックは分からないが、大体の機能が分かっている命令を確認するとき 「第5章 命令セット」でそのニモニックを調べ、そのあと「第6章 命令の説明」で機能を調べて ください。

- ・一通りRL78マイクロコントローラ製品の各種命令を理解しようとするとき 目次に従って読んでください。
- ・RL78マイクロコントローラ製品のハードウエア機能について知りたいとき 各製品のユーザーズ・マニュアルを参照してください。

凡 例 データ表記の重み:左側が上位桁、右側が下位桁

注 : 本文中につけた注の説明

注意: 特に気をつけていただきたい内容

備考:本文の補足説明

数の表記 : 2進数 ...xxxxBまたはxxxx

10進数...xxxx 16進数...xxxxH

# 目次

| 第1章               | 概説   | 1  |
|-------------------|--|----|
| 1.1               | 特徵   | 1  |
| 1.2               | <b>各</b> CPU <b>コアの機能の違い</b>                         | 2  |
| 第2音               | メモリ空間  | 3  |
| <b>和4年</b><br>2.1 | メモリ空間  |    |
| 2.1               | クモリ至同  |    |
| 2.2               | 2.2.1 ミラー領域  |    |
|                   | 2.2.2 ベクタ・テーブル領域                                     |    |
|                   | 2.2.3 CALLT命令テーブル領域                                  |    |
|                   | 2.2.4 オプション・バイト領域                                    |    |
|                   | 2.2.5 オンチップ・デバッグ・セキュリティID設定領域                        |    |
| 2.3               | <b>内部データ・メモリ(内部</b> RAM <b>)空間</b>                   |    |
| 2.4               | 特殊機能レジスタ (SFR: Special Function Register) 領域         |    |
| 2.5               | 拡張特殊機能レジスタ(2nd SFR: 2nd Special Function Register)領域 |    |
| 第2音               | レジスタ   | Ω  |
| <b>ポッチ</b><br>3.1 | <b>制御レジスタ</b>  |    |
| 3.1               | <b>別岬レンスタ</b>  |    |
|                   | 3.1.2 プログラム・ステータス・ワード (PSW)                          |    |
|                   | 3.1.3 スタック・ポインタ(SP)                                  |    |
| 3.2               |  |    |
| 5.2               | <b>パペレンス</b> フ                                       |    |
|                   | 3.2.2 RL78-S2コアとRL78-S3コアの汎用レジスタ                     |    |
| 3.3               | ES , CSレジスタ  |    |
| 3.4               | ·  |    |
| •                 | 3.4.1 プロセッサ・モード・コントロール・レジスタ(PMC)                     |    |
| <b>△</b>          | マセレッシン <i>は</i>                                      | 47 |
|                   | アドレッシング  |    |
| 4.1               | 命令アドレスのアドレッシング                                       |    |
|                   | 4.1.1 レラティブ・アドレッシング                                  |    |
|                   | 4.1.2 イミーディエト・アドレッシング                                | -  |
|                   | 4.1.3 テーブル・インダイレクト・アドレッシング                           |    |
| 4.0               | 4.1.4 レジスタ・ダイレクト・アドレッシング                             |    |
| 4.2               | <b>処理データ・アドレスに対するアドレッシング</b>                         | _  |
|                   | 4.2.1 インフライト・ケトレッシング<br>4.2.2 レジスタ・アドレッシング           |    |
|                   | 4.2.3 ダイレクト・アドレッシング                                  |    |
|                   | 4.2.4 ショート・ダイレクト・アドレッシング<br>4.2.4 ショート・ダイレクト・アドレッシング |    |
|                   |  |    |
|                   |  | 23 |
|                   |  |    |
|                   | 4.2.7 ベースト・アドレッシング<br>4.2.8 ベースト・インデクスト・アドレッシング      |    |
|                   |  |    |
|                   | 4.2.9 スタック・アドレッシング                                   | 29 |

| <b>第</b> 5章 | 命令セット  | 32  |
|-------------|--|-----|
| 5.1         | オペランドの表現形式と記述方法  | 33  |
| 5.2         | オペレーション欄の説明  |     |
| 5.3         | フラグ動作欄の説明  | 35  |
| 5.4         | PREFIX <b>命令</b>   | 35  |
| 5.5         | オペレーション一覧  | 36  |
|             | 5.5.1 RL78-S1コアのオペレーション一覧  | 36  |
|             | 5.5.2 RL78-S2コアのオペレーション一覧  |     |
|             | 5.5.3 RL78-S3コアのオペレーション一覧  |     |
| 5.6         | 命令フォーマット   |     |
| 5.7         | 命令マップ  |     |
| •           |  |     |
| <b>第</b> 6章 | 命令の説明  |     |
| 6.1         | 8ピット・データ転送命令   |     |
| 6.2         | 16 <b>ビット・データ転送命令</b>  | 132 |
| 6.3         | 8ピット演算命令   | 138 |
| 6.4         | 16ビット演算命令  | 149 |
| 6.5         | 乗除積和算命令  | 153 |
| 6.6         | 增減命令   | 162 |
| 6.7         | シフト命令  | 167 |
| 6.8         | ローテート命令  |     |
| 6.9         | ビット操作命令  |     |
| 6.10        |  |     |
| 6.11        | スタック操作命令   |     |
|             | 無条件分岐命令  |     |
|             | 条件付き分岐命令   |     |
|             | 条件付きスキップ命令   |     |
| 6.15        | CPU <b>制御命令</b>  | 220 |
| 第7章         | パイプライン   | 227 |
| 7.1         | 特徵   | 227 |
| 7.2         | 動作クロック数  |     |
|             | 7.2.1 フラッシュ・メモリの内容をデータ・アクセス  |     |
|             | 7.2.2 RAMからの命令フェッチ   |     |
|             | 7.2.3 命令の組み合わせによるハザード  |     |
|             | 7.2.3 中 月の利益のアロインと「この つう 、   |     |
| 付録A         | 命令索引(機能別)  | 230 |
| 付緑R         | 命令索引 (アルファベット順)  | 233 |
|             | THE AMAND TO LAKE A TO I HAVE A THROWN THE AMANDA THE AMANDA THE AMANDA THROWN THE AMANDA THROWN THE AMANDA THROWN | 200 |
| 付録C         | 改版履歴   | 236 |
| C.1         |  |     |
|             | 前版までの改版履歴  |     |
| 0.2         | MANING A AND MINISTER  | 201 |



# RL78 ファミリ ルネサスマイクロコンピュータ

R01US0015JJ0220 Rev.2.20 2014.11.20

# 第1章 概説

RL78マイクロコントローラのCPUコアは、命令フェッチ用のバスとアドレス・データ・バスがそれぞれ独立した ハーバード・アーキテクチャを採用しています。さらに、フェッチ、デコード、メモリ・アクセスの3段パイプライン制御を採用することで、従来のCPUコアよりも効率が飛躍的に向上しています。高性能かつ高機能な処理を必要とする様々なアプリケーションに対して、高性能かつ高速な命令処理で応えることができます。

# 1.1 特徴

RL78マイクロコントローラの主な特徴を以下に示します。

RL78マイクロコントローラは、命令の種類やクロック数、パフォーマンスの違いなどにより、RL78-S1コア、RL78-S2コア、RL78-S3コアの3種類に分類されます。

- ・3段パイプラインのCISCアーキテクチャ
- ・アドレス空間:1Mバイト
- ・最小命令実行時間:1命令1クロック実行
- ・汎用レジスタ:8ビット・レジスタ×8
- ・命令の種類:74種類(RL78-S1コア)
  - 75種類(RL78-S2コア)
  - 81種類(RL78-S3コア)
- ・データ配置:リトル・エンディアン

RL78 ファミリ 第 1 章 概説

# 1.2 各CPUコアの機能の違い

表1-1に、RL78-S1コア、RL78-S2コア、RL78-S3コアの機能の違いを示します。

表1-1 各CPUコアの機能の違い

| 項目        | RL78-S1コア  | RL78-S2コア | RL78-S3コア |
|-----------|------------|-----------|-----------|
| CPU       | 8ビット       | 16ビット     | 16ビット     |
| 命令の種類     | 74種類       | 75種類      | 81種類      |
| 汎用レジスタ    | 8ビット・レジスタ  | 8ビット・レジスタ | 8ビット・レジスタ |
|           | ×8 (バンクなし) | ×8×4バンク   | ×8×4バンク   |
| 乗除算積和演算命令 | なし         | なし        | あり        |

注意 3種類のCPUコアの命令は共通ですが、RL78-S1コアと他のCPUコアではクロック数の異なる命令があります。詳細は「5.5 オペレーション一覧」を参照してください。

備考 製品によって搭載するCPUコアは異なります。以下、CPUコアごとに製品例を示します。下記以外の製品は、各製品のユーザーズ・マニュアルを参照してください。

・RL78-S1コア: RL78/G10

・RL78-S2コア: RL78/G12, RL78/G13, RL78/G1A, RL78/G1E, RL78/G1C, RL78/I1A,

RL78/F12 , RL78/D1A , RL78/L12 , RL78/L13


・RL78-S3コア: RL78/G14

# 第2章 メモリ空間

# 2.1 メモリ空間

RL78マイクロコントローラのメモリ空間は、1 Mバイトのアドレス空間をアクセスできます。 図2-1にRL78マイクロコントローラのメモリ・マップを示します。

図2-1 RL78マイクロコントローラのメモリ・マップ



- 注1. RL78-S1コアの汎用レジスタ領域は8バイトでFFEF8H-FFEFFHです。FFEE0H-FFEF7Hは使用不可領域になります。 RL78-S2コアとRL78-S3コアの汎用レジスタ領域は、32バイトでFFEE0H-FFEFFHです。
  - 2. セルフ・プログラミング時およびデータ・フラッシュ書き換え時は、各ライブラリで使用するため、使用禁止になる領域があります。各製品によって使用禁止の領域は異なります。詳細は各製品のユーザーズ・マニュアルを参照してください。
  - 3. データ・フラッシュ・メモリがない製品は使用不可領域になります。各製品によってデータ・フラッシュ・メモリのサイズは 異なります。詳細は各製品のユーザーズ・マニュアルを参照してください。

# 2.2 内部プログラム・メモリ空間

RL78マイクロコントローラでは、00000H-EFFFFHが内部プログラム・メモリ空間となります。 内部ROM(フラッシュ・メモリ)容量の最大値は各製品のユーザーズ・マニュアルを参照してください。

#### 2.2.1 ミラー領域

CPUコアによって以下のとおりミラー領域は異なります。詳細は「3.4.1 プロセッサ・モード・コントロール・レジスタ (PMC)」を参照してください。

・RL78-S1コア MAA=0:00000H-05EFFHをF8000H-FDEFFHへミラー

MAA=1: 設定禁止

・RL78-S2コア MAA=0:00000H-0FFFFHをF0000H-FFFFFHへミラー

MAA=1:10000H-1FFFFHをF0000H-FFFFFHへミラー

・RL78-S3コア MAA=0:00000H-0FFFFHをF0000H-FFFFFHへミラー


MAA=1:10000H-1FFFFHをF0000H-FFFFFHへミラー

ミラー先の領域からデータを読み出すことにより、オペランドにESレジスタを持たない命令を使用することができるため、短いコードでデータ・フラッシュ内容の読み出しを行うことができます。ただし、SFR、拡張SFR (2nd SFR)、RAM、データ・フラッシュ・メモリ領域、使用不可領域にはミラーされません。

また、ミラー領域は製品によって異なります。詳細は各製品のユーザーズ・マニュアルを参照してください。 なお、ミラー領域は読み出しのみ可能で、命令フェッチはできません。

図2-2に例を示します。

図2-2 RL78-S2コア(64Kバイト・フラッシュ・メモリ,4KバイトRAM)の場合の例



# 2.2.2 ベクタ・テーブル領域

ベクタ・テーブル領域は、00000H-0007FHの128バイトの領域です。ベクタ・テーブル領域には、リセット、各割り込み要求発生により分岐するときのプログラム・スタート・アドレスを格納しておきます。また、ベクタ・コードは2バイトとしているため、割り込みの飛び先アドレスは00000H-0FFFFHの64 Kアドレスとなります。

16ビット・アドレスのうち、下位8ビットは偶数アドレスに、上位8ビットは奇数アドレスに格納されます。 なお、RL78-S2コアとRL78-S3コアの製品でブート・スワップを使用する際には、01000H-0107FHにもベクタ・テーブルを設定してください。

# 2.2.3 CALLT命令テーブル領域

CALLT命令テーブル領域は、00080H-000BFHの64バイトの領域です。この領域には、2バイト・コール命令 (CALLT) のサブルーチン・エントリ・アドレスを格納できます。サブルーチン・エントリ・アドレスは、00000H-0FFFFH内の値を設定してください(アドレス・コードが2バイトのため)。

なお、RL78-S2コアとRL78-S3コアの製品でブート・スワップを使用する際には、01080H-010BFHにもCALLT 命令テーブルを設定してください。

### 2.2.4 オプション・バイト領域

オプション・バイト領域は、000C0H-000C3Hの4バイトの領域です。

なお、RL78-S2コアとRL78-S3コアの製品でブート・スワップを使用する際には、010C0H-010C3Hにもオプション・バイトを設定してください。

### 2.2.5 オンチップ・デバッグ・セキュリティID設定領域

オンチップ・デバッグ・セキュリティID設定領域は、000C4H-000CDHの10バイトの領域です。

なお、RL78-S2コアとRL78-S3コアの製品でブート・スワップを使用する際には、010C4H-010CDHにも10 バイトのオンチップ・デバッグ・セキュリティIDを設定してください。 RL78 ファミリ 第 2 章 メモリ空間

# 2.3 内部データ・メモリ(内部RAM)空間

内部データ・メモリ (内部RAM) 空間は、汎用レジスタが割り当てられた領域を除き、データ領域として使用できるほか、プログラム領域として命令を書いて実行することができます。RAM領域は、上限アドレスをFFEFFHで固定し、製品に搭載するRAMサイズに合わせて下限アドレスを伸ばしていきます。下限アドレスは搭載する製品によって変わりますので、各製品のユーザーズ・マニュアルを参照してください。

また、汎用レジスタが割り当てられた領域は、以下のとおりCPUコアによって異なります。詳細は「3.2 汎用レジスタ」を参照してください。

RL78-S1¬ア: FFEF8H-FFEFFH
RL78-S2¬ア: FFEE0H-FFEFFH
RL78-S3¬ア: FFEE0H-FFEFFH

- 注意1. スタック領域は、汎用レジスタ領域以外のアドレスを指定してください。汎用レジスタ領域は、命令フェッチやスタック領域としての使用を禁止します。
  - 2. RAM空間から内部プログラム・メモリ空間への分岐命令は、レラティブ・アドレッシングでは行わないでください。

# 2.4 特殊機能レジスタ (SFR: Special Function Register) 領域

SFRは、汎用レジスタとは異なり、それぞれ特別な機能を持つレジスタです。

SFR空間は、FFF00H-FFFFFHの領域に割り付けられています。

SFRは、演算命令、転送命令、ビット操作命令などにより、汎用レジスタと同じように操作できます。操作可能なビット単位(1, 8, 16)は、各SFRで異なります。

操作ビット単位ごとの指定方法を次に示します。

#### ・1ビット操作

1ビット操作命令のオペランド(sfr.bit)には、次のような記述をしてください。

ビット名称が定義されている場合:<ビット名称>

ビット名称が定義されていない場合: <レジスタ名>.<ビット番号>または<アドレス>.<ビット番号>

8ビット操作

8ビット操作命令のオペランド(sfr)にアセンブラで定義されている略号を記述します。アドレスでも指定できます。

16ビット操作

16ビット操作命令のオペランド (sfrp) にアセンブラで定義されている略号を記述します。アドレスを指定するときは偶数アドレスを記述してください。

# 2.5 拡張特殊機能レジスタ(2nd SFR: 2nd Special Function Register)領域

拡張SFR(2nd SFR)は、汎用レジスタとは異なり、それぞれ特別な機能を持つレジスタです。

拡張SFR空間は、F0000H-F07FFHの領域です。SFR領域(FFF00H-FFFFFH)以外のSFRが割り付けられています。ただし、拡張SFR領域のアクセス命令はSFR領域より1バイト長くなります。

拡張SFRは、演算命令、転送命令、ビット操作命令などにより、汎用レジスタと同じように操作できます。操作可能なビット単位(1, 8, 16)は、各拡張SFRで異なります。

操作ビット単位ごとの指定方法を次に示します。

・1ビット操作

1ビット操作命令のオペランド(sfr.bit)には、次のような記述をしてください。

ビット名称が定義されている場合: <ビット名称>

ビット名称が定義されていない場合: <レジスタ名>.<ビット番号>または<アドレス>.<ビット番号>

・8ビット操作

8ビット操作命令のオペランド(sfr)にアセンブラで定義されている略号を記述します。アドレスでも指定できます。

16ビット操作

16ビット操作命令のオペランド(sfrp)にアセンブラで定義されている略号を記述します。アドレスを指定するときは偶数アドレスを記述してください。

# 第3章 レジスタ

### 3.1 制御レジスタ


プログラム・シーケンス、ステータス、スタック・メモリの制御など専用の機能を持ったレジスタです。制御レジスタには、プログラム・カウンタ (PC)、プログラム・ステータス・ワード (PSW)、スタック・ポインタ (SP) があります。

### 3.1.1 プログラム・カウンタ (PC)

プログラム・カウンタは、次に実行するプログラムのアドレス情報を保持する20ビット・レジスタです。 通常動作時には、フェッチする命令のバイト数に応じて自動的にインクリメントされます。分岐命令実行時 には、イミーディエト・データやレジスタの内容がセットされます。

リセット信号の発生により、0000H、0001H番地のリセット・ベクタ・テーブルの値が下位16ビットにセットされます。上位4ビットは0000にクリアされます。

図3-1 プログラム・カウンタの構成



#### 3.1.2 プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワードは、命令の実行によってセット、リセットされる各種フラグで構成される8 ビット・レジスタです。

割り込みレベルが4レベル対応の製品では、ビット2にISP1フラグが追加されます。

プログラム・ステータス・ワードの内容は、ベクタ割り込み要求受け付け発生時およびPUSH PSW命令の実行時にスタック領域に格納され、RETB、RETI命令およびPOP PSW命令の実行時に復帰されます。

リセット信号の発生により06Hになります。

·RL78-S1コアの場合

図3-2 プログラム・ステータス・ワードの構成

|     | 7  |   |   |    |   |      |      | 0  |
|-----|----|---|---|----|---|------|------|----|
| PSW | ΙE | Z | 0 | AC | 0 | ISP1 | ISP0 | CY |

・RL78-S2コアとRL78-S3コアの場合

図3-3 プログラム・ステータス・ワードの構成

|     | 7  |   |      |    |      |      |      | 0  |   |
|-----|----|---|------|----|------|------|------|----|---|
| PSW | ΙE | Z | RBS1 | AC | RBS0 | ISP1 | ISP0 | CY | ١ |

#### (1) 割り込み許可フラグ (IE)

CPUの割り込み要求受け付け動作を制御するフラグです。

IE = 0のときは割り込み禁止(DI)状態となり、マスカブル割り込みはすべて禁止されます。

IE = 1のときは割り込み許可(EI)状態となります。このときマスカブル割り込み要求の受け付けは、インサービス・プライオリティ・フラグ(ISP1, ISP0)、各割り込み要因に対する割り込みマスク・フラグおよび優先順位指定フラグにより制御されます。

このフラグは、DI命令の実行または割り込みの受け付けでリセット(0)され、EI命令実行によりセット(1)されます。

#### (2) ゼロ・フラグ (Z)

演算や比較で結果がゼロまたは等しいときセット(1)され、それ以外のときにリセット(0)されるフラグです。

#### (3) レジスタ・バンク選択フラグ (RBS0, RBS1)

4個のレジスタ・バンクのうちの1つを選択する2ビットのフラグです。

SEL RBn命令の実行によって選択されたレジスタ・バンクを示す2ビットの情報が格納されています。

注意 RL78-S1コアにはありません。

#### (4) 補助キャリー・フラグ (AC)

演算結果で、ビット3からキャリーがあったとき、またはビット3へのボローがあったときセット(1)され、それ以外のときリセット(0)されるフラグです。

#### (5) インサービス・プライオリティ・フラグ (ISP0, ISP1)

受け付け可能なマスカブル・ベクタ割り込みの優先順位レベルを管理するフラグです。優先順位指定フラグ・レジスタ(PR)でISP0, ISP1の値より低位に指定されたベクタ割り込み要求は受け付け禁止となります。なお、実際に割り込み要求が受け付けられるかどうかは、割り込み許可フラグ(IE)の状態により制御されます。

#### (6) キャリー・フラグ (CY)

加減算命令実行時のオーバフロー,アンダフローを記憶するフラグです。また、ローテート命令実行時はシフト・アウトされた値を記憶し、ビット演算命令実行時にはビット・アキュームレータとして機能します。

# 3.1.3 スタック・ポインタ (SP)

メモリのスタック領域の先頭アドレスを保持する16ビットのレジスタです。スタック領域としては内部RAM 領域のみ設定可能です。

図3-4 スタック・ポインタの構成



スタック・ポインタを用いたスタック・アドレッシングでは、スタック・メモリへの書き込み(退避)動作に先立ってデクリメントされ、スタック・メモリからの読み取り(復帰)動作のあとインクリメントされます。 SPの内容はリセット信号の発生により不定になりますので、必ずスタック使用前にイニシャライズしてください。またSPの設定値は必ず偶数にしてください。奇数を指定すると、最下位ビットは自動的に0が設定されます。表3-1にRL78マイクロコントローラのスタック・サイズを示します。


注意 汎用レジスタの空間はスタック領域としての使用を禁止します。

表3-1 RL78マイクロコントローラのスタック・サイズ

| 退避命令        | 復帰命令    | スタック・サイズ |
|-------------|---------|----------|
| PUSH rp     | POP rp  | 2バイト     |
| PUSH PSW    | POP PSW | 2バイト     |
| CALL, CALLT | RET     | 4バイト     |
| 割り込み        | RETI    | 4バイト     |
| BRK         | RETB    | 4バイト     |

RL78マイクロコントローラでは、各スタック動作によって退避されるデータは図3-5のようになります。

図3-5 スタック・メモリへ退避されるデータ



スタック・ポインタは内部RAMのみ指定可能です。ただし、アドレスはF0000H-FFFFFHの空間を指定可能ですので、内部RAMの空間を越えないようにしてください。内部RAM空間以外を指定した場合、書き込みは無視され、読み出すと不定値が読み出されます。

# 3.2 汎用レジスタ

# 3.2.1 RL78-S1コアの汎用レジスタ

RL78-S1コアの汎用レジスタは、データ・メモリの特定番地 (FFEF8H-FFEFFH) にマッピングされており、 8ビット・レジスタ8個 (X, A, C, B, E, D, L, H) で構成されています。

各レジスタは、それぞれ8ビット・レジスタとして使用できるほか、2個の8ビット・レジスタをペアとして16ビット・レジスタとしても使用できます(AX、BC、DE、HL)。

注意 汎用レジスタ (FFEF8H-FFEFFH) の空間は命令フェッチやスタック領域としての使用を禁止します。

8ビット処理 16ビット処理 FFEFFH Н 汎用レジスタ HL L FFEF8H D DE Ε В ВС С Α AX Χ 15

図3-6 RL78-S1コアの汎用レジスタの構成

### 3.2.2 RL78-S2コアとRL78-S3コアの汎用レジスタ

RL78-S2コアとRL78-S3コアの汎用レジスタは、データ・メモリの特定番地(FFEE0H-FFEFFH)にマッピングされており、8ビット・レジスタ8個(X, A, C, B, E, D, L, H)を1バンクとして4バンクのレジスタで構成されています。

各レジスタは、それぞれ8ビット・レジスタとして使用できるほか、2個の8ビット・レジスタをペアとして16ビット・レジスタとしても使用できます(AX、BC、DE、HL)。

命令実行時に使用するレジスタ・バンクはCPU制御命令(SEL RBn)によって設定します。4レジスタ・バンク構成になっていますので、通常処理で使用するレジスタと割り込み処理で使用するレジスタをバンク切り替えすれば、効率のよいプログラムを作成できます。

注意 汎用レジスタ (FFEE0H-FFEFFH) の空間は命令フェッチやスタック領域としての使用を禁止します。

16ビット処理 8 ビット処理 FFEFFH Н レジスタ・バンク0 HL L FFEF8H D レジスタ・バンク1 DE Ε FFEFOH В レジスタ・バンク2 ВС С FFEE8H Α レジスタ・バンク3 AX Χ FFEE0H 15

図3-7 RL78-S2コアとRL78-S3コアの汎用レジスタの構成

表3-2 汎用レジスター覧

| バンク名               |         | 絶対アドレス |         |        |        |
|--------------------|---------|--------|---------|--------|--------|
|                    | 機能      | <br>名称 | 絶対名称    |        |        |
|                    | 16ビット処理 | 8ビット処理 | 16ビット処理 | 8ビット処理 |        |
| BANK0              | HL      | Н      | RP3     | R7     | FFEFFH |
|                    |         | L      |         | R6     | FFEFEH |
|                    | DE      | D      | RP2     | R5     | FFEFDH |
|                    |         | E      |         | R4     | FFEFCH |
|                    | BC      | В      | RP1     | R3     | FFEFBH |
|                    |         | С      |         | R2     | FFEFAH |
|                    | AX      | Α      | RP0     | R1     | FFEF9H |
|                    |         | Χ      |         | R0     | FFEF8H |
| BANK1 <sup>注</sup> | HL      | Н      | RP3     | R7     | FFEF7H |
|                    |         | L      |         | R6     | FFEF6H |
|                    | DE      | D      | RP2     | R5     | FFEF5H |
|                    |         | E      |         | R4     | FFEF4H |
|                    | ВС      | В      | RP1     | R3     | FFEF3H |
|                    |         | С      |         | R2     | FFEF2H |
|                    | AX      | Α      | RP0     | R1     | FFEF1H |
|                    |         | X      |         | R0     | FFEF0H |
| BANK2 <sup>注</sup> | HL      | Н      | RP3     | R7     | FFEEFH |
|                    |         | L      |         | R6     | FFEEEH |
|                    | DE      | D      | RP2     | R5     | FFEEDH |
|                    |         | E      |         | R4     | FFEECH |
|                    | ВС      | В      | RP1     | R3     | FFEEBH |
|                    |         | С      |         | R2     | FFEEAH |
|                    | AX      | A      | RP0     | R1     | FFEE9H |
|                    |         | X      |         | R0     | FFEE8H |
| BANK3 <sup>注</sup> | HL      | Н      | RP3     | R7     | FFEE7H |
|                    |         | L      |         | R6     | FFEE6H |
|                    | DE      | D      | RP2     | R5     | FFEE5H |
|                    |         | Е      |         | R4     | FFEE4H |
|                    | BC      | В      | RP1     | R3     | FFEE3H |
|                    |         | С      |         | R2     | FFEE2H |
|                    | AX      | Α      | RP0     | R1     | FFEE1H |
|                    |         | X      |         | R0     | FFEE0H |

注 RL78-S1コアにはありません。

# 3.3 ES. CSレジスタ

CS

ESレジスタでデータ・アクセス、CSレジスタで(レジスタ・ダイレクト・アドレシング)分岐命令実行時の、それぞれ上位アドレスを指定できます。使用方法は「第4章 アドレッシング」を参照してください。

ESレジスタのリセット後の初期値はOFH、CSレジスタのリセット後の初期値はOOHです。

0

0

|    | 7 | 6 | 5 | 4 | 3   | 2   | 1   | 0   |
|----|---|---|---|---|-----|-----|-----|-----|
| ES | 0 | 0 | 0 | 0 | ES3 | ES2 | ES1 | ES0 |
|    | 7 | 6 | 5 | 4 | 3   | 2   | 1   | 0   |

図3-8 ES/CSレジスタの構成

16ビット・アドレスでアクセスできるデータ領域はF0000H-FFFFFHの64 Kバイト空間ですが、ES:を付加すると00000H-FFFFFHの1 Mバイト空間に拡張できます。

0


CS3

CS2

CS1

CS0

図3-9 データ・アクセス領域の拡張



# 3.4 特殊機能レジスタ (SFR)

RL78マイクロコントローラでアドレス固定のSFRを表3-3に示します。

表3-3 固定SFRレジスター覧

| アドレス   | レジスタ名称  |
|--------|---------|
| FFFF8H | SPL     |
| FFFF9H | SPH     |
| FFFFAH | PSW     |
| FFFFBH | Reserve |
| FFFFCH | CS      |
| FFFFDH | ES      |
| FFFFEH | PMC     |
| FFFFFH | MEM     |

### 3.4.1 プロセッサ・モード・コントロール・レジスタ (PMC)

プロセッサのモードを制御する8ビット・レジスタです。詳細は「2.2 内部プログラム・メモリ空間」を参照してください。リセット時の初期値は00Hになります。

#### (1) RL78-S1コアの場合

図3-10 RL78-S1コアのプロセッサ・モード・コントロール・レジスタ (PMC) の構成

アドレス: FFFFEH リセット時: 00H R/W

| 略号  | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0   |
|-----|---|---|---|---|---|---|---|-----|
| PMC | 0 | 0 | 0 | 0 | 0 | 0 | 0 | MAA |

| MAA | F8000H-FDEFFH <sup>注</sup> へミラーするフラッシュ・メモリ空間選択 |
|-----|--|
| 0   | 00000H-05EFFHをF8000H-FDEFFHへミラー                |
| 1   | 設定禁止   |

注 F8000H-FDEFFHの中にはSFR、RAM領域があり、この重なった領域はSFR、RAMが優先されます。

注意 PMCレジスタは、基本的には初期値のままで書き込みは不要です。ただし、RL78-S2コアと RL78-S3コアとの互換性を保つため00Hの書き込みのみ許可します。

#### (2) RL78-S2コアとRL78-S3コアの場合

図3-11 RL78-S2コアとRL78-S3コアのプロセッサ・モード・コントロール・レジスタ (PMC) の構成

アドレス:FFFFEH リセット時:00H R/W

| 略号  | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0   |
|-----|---|---|---|---|---|---|---|-----|
| PMC | 0 | 0 | 0 | 0 | 0 | 0 | 0 | MAA |

| MAA | F0000H-FFFFFH <sup>注</sup> へミラーするフラッシュ・メモリ空間選択 |
|-----|--|
| 0   | 00000H-0FFFFHをF0000H-FFFFFHへミラー                |
| 1   | 10000H-1FFFFHをF0000H-FFFFFHへミラー                |

注 F0000H-FFFFFHの中にはSFR、RAM領域があり、この重なった領域はSFR、RAMが優先されます。

注意 PMCの設定後、1命令以上空けてミラー領域にアクセスしてください。

# 第4章 アドレッシング

アドレッシングは、処理データ・アドレスに対するアドレッシング、プログラム・アドレスに対するアドレッシング、の2種類から構成されています。次にそれぞれのアドレッシング・モードを示します。


# 4.1 命令アドレスのアドレッシング

# 4.1.1 レラティブ・アドレッシング

#### 【機 能】

プログラム・カウンタ(PC)の値(次に続く命令の先頭アドレス)に対し、命令語に含まれるディスプレースメント値(符号付きの補数データ: -128~+127または-32768~+32767)を加算した結果を、プログラム・カウンタ(PC)に格納し分岐先プログラム・アドレスを指定するアドレッシングです。レラティブ・アドレッシングは分岐命令のみに適用されます。

図4-1 レラティブ・アドレッシングの概略



# 4.1.2 イミーディエト・アドレッシング

#### 【機 能】

命令語中のイミーディエト・データをプログラム・カウンタに格納し、分岐先プログラム・アドレスを指定するアドレッシングです。

イミーディエト・アドレッシングには20ビットのアドレスを指定するCALL!!addr20/BR!!addr20と、16ビットのアドレスを指定するCALL!addr16/BR!addr16があります。16ビット・アドレスを指定する場合は上位4ビットには0000が入ります。

図4-2 CALL!!addr20/BR!!addr20の例





図4-3 CALL!addr16/BR!addr16の例



# 4.1.3 テーブル・インダイレクト・アドレッシング

#### 【機 能】

命令語中の5ビット・イミーディエト・データによりCALLTテーブル領域(0080H-00BFH)内のテーブル・アドレスを指定し、その内容とそれに続くアドレスの内容を16ビット・データとしてプログラム・カウンタ (PC) に格納し、プログラム・アドレスを指定するアドレッシングです。テーブル・インダイレクト・アドレッシングはCALLT命令にのみ適用されます。

RL78マイクロコントローラでは、00000H-0FFFFHの64 Kバイト空間のみ分岐可能です。

OP code
| High Addr. | Low Addr. | Low Addr. | メモリ | O000 | PC | PCs | PCh | PCL |


図4-4 テーブル・インダイレクト・アドレッシングの概略

# 4.1.4 レジスタ・ダイレクト・アドレッシング

#### 【機 能】

命令語で指定されるカレント・レジスタ・バンク内の汎用レジスタ・ペア(AX/BC/DE/HL)とCSレジスタの 内容を20ビット・データとしてプログラム・カウンタ(PC)に格納し、プログラム・アドレスを指定するアド レッシングです。レジスタ・ダイレクト・アドレッシングはCALL AX / BC / DE / HLとBR AX命令にのみ適用さ れます。

図4-5 レジスタ・ダイレクト・アドレッシングの概略



# 4.2 処理データ・アドレスに対するアドレッシング

# 4.2.1 インプライド・アドレッシング


#### 【機 能】

アキュムレータなどの特別な機能を与えられたレジスタをアクセスする命令は、命令語中にはレジスタ指定 フィールドを持たず命令語で直接指定します。

#### 【オペランド形式】

インプライド・アドレッシングはMULU Xのみに適用されます。

図4-6 インプライド・アドレッシングの概略



メモリ (レジスタ領域)

# 4.2.2 レジスタ・アドレッシング


#### 【機 能】

汎用レジスタをオペランドとしてアクセスするアドレッシングです。8ビット・レジスタを指定する場合は命令語の3ビット、16ビット・レジスタを指定する場合は命令語の2ビットによりレジスタが選択されます。

### 【オペランド形式】

| 表現形式 | 記述方法                   |
|------|------------------------|
| r    | X, A, C, B, E, D, L, H |
| rp   | AX, BC, DE, HL         |

図4-7 レジスタ・アドレッシングの概略



### 4.2.3 ダイレクト・アドレッシング

#### 【機 能】

命令語中のイミーディエト・データがオペランド・アドレスとなり、対象となるアドレスを直接指定するアドレッシングです。

#### 【オペランド形式】

| 表現形式       | 記述方法                    |
|------------|-------------------------|
| !addr16    | ラベルまたは16ビット・イミーディエト・データ |
|            | (F0000H-FFFFFH空間のみ指定可能) |
| ES:!addr16 | ラベルまたは16ビット・イミーディエト・データ |
|            | (ESレジスタにて上位4ビット・アドレス指定) |

図4-8 !addr16の例





図4-9 ES:!addr16の例



②16ビットのアドレスで①で指定したX0000H~XFFFFHの 領域のターゲット・メモリを指し示します。 (ミラー領域以外の固定データアクセスに使います。)

# 4.2.4 ショート・ダイレクト・アドレッシング


#### 【機 能】

命令語中の8ビット・データで対象となるアドレスを直接指定するアドレッシングです。このアドレッシング が適用されるのはFFE20H-FFF1FHの空間に限られます。

#### 【オペランド形式】

| 表現形式   | 記述方法   |
|--------|--|
| SADDR  | ラベルまたはFFE20H-FFF1FHのイミーディエト・データまたは0FE20H-0FF1FHのイミーディエト・ |
|        | データ  |
|        | (FFE20H-FFF1FH空間のみ指定可能)                                  |
| SADDRP | ラベルまたはFFE20H-FFF1FHのイミーディエト・データまたは0FE20H-0FF1FHのイミーディエト・ |
|        | データ(偶数アドレスのみ)  |
|        | (FFE20H-FFF1FH空間のみ指定可能)                                  |

図4-10 ショート・ダイレクト・アドレッシングの概略



備考 SADDR、SADDRPは、(実アドレスの上位4ビット・アドレスを省略した)16ビットのイミーディエト・データでFE20H-FF1FHの値を記述することができます。また、20ビットのイミーディエト・データでFFE20H-FFF1FHの値を記述することもできます。

ただし、どちらの形式で書いても、メモリはFFE20H-FFF1FH空間のアドレスが指定されます。

# 4.2.5 SFRアドレッシング


### 【機 能】

命令語中の8ビット・データで対象となるSFRアドレスを直接指定するアドレッシングです。このアドレッシングが適用されるのはFFF00H-FFFFFHの空間に限られます。

#### 【オペランド形式】

| 表現形式 | 記述方法                       |
|------|----------------------------|
| SFR  | SFRレジスタ名                   |
| SFRP | 16ビット操作可能なSFRレジスタ名(偶数アドレス) |

図4-11 SFRアドレッシングの概略



### 4.2.6 レジスタ・インダイレクト・アドレッシング

#### 【機 能】

命令語で指定されたレジスタ・ペアの内容がオペランド・アドレスになり、対象となるアドレスを指定する アドレッシングです。

#### 【オペランド形式】

| 表現形式 | 記述方法                    |
|------|-------------------------|
| _    | [DE], [HL]              |
|      | (F0000H-FFFFFH空間のみ指定可能) |
| _    | ES:[DE], ES:[HL]        |
|      | (ESレジスタにて上位4ビット・アドレス指定) |

図4-12 [DE], [HL]の例





図4-13 ES:[DE], ES:[HL]の例



### 4.2.7 ベースト・アドレッシング


#### 【機 能】

命令語で指定されるレジスタ・ペアの内容または16ビットのイミーディエト・データをベース・アドレスとし、8ビット・イミーディエト・データまたは16ビット・イミーディエト・データをオフセット・データとしてベース・アドレスに加算した結果で、対象となるアドレスを指定するアドレッシングです。

#### 【オペランド形式】

| 表現形式 | 記述方法                                |
|------|-------------------------------------|
| _    | [HL+byte], [DE + byte], [SP + byte] |
|      | (F0000H-FFFFFH空間のみ指定可能)             |
| _    | word[B], word[C]                    |
|      | (F0000H-FFFFFH空間のみ指定可能)             |
| _    | word[BC]                            |
|      | (F0000H-FFFFFH空間のみ指定可能)             |
| _    | ES:[HL+byte], ES:[DE + byte]        |
|      | (ESレジスタにて上位4ビット・アドレス指定)             |
| _    | ES:word[B], ES:word[C]              |
|      | (ESレジスタにて上位4ビット・アドレス指定)             |
| _    | ES:word[BC]                         |
|      | (ESレジスタにて上位4ビット・アドレス指定)             |

図4-14 [SP+byte]の例



注意 [HL+byte], [DE+byte], word[B], word[C], word[BC]では、足した値がFFFFHを超える使い方は禁止します。 ES:[HL+byte], ES:[DE+byte], ES:word[B], ES:word[C], ES:word[BC]では、足した値がFFFFFHを超える使い方は禁止します。

[SP+byte]においては、SPの値はRAM空間にあること、かつSP+byteの足した値がRAM空間のFFEDFH以下にしてください。

図4-15 [HL+byte], [DE+byte]の例




図4-16 word[B], word[C]の例






図4-17 word[BC]の例




#### 図4-18 ES:[HL+byte], ES:[DE+byte]の例




- ドレス)をレジスタ・ペアで指定します。
- ③で示したbyteで配列中のオフセットを指定することで、 ターゲット・メモリを指し示します。

図4-19 ES:word[B], ES:word[C]の例



- ②①で指定された64Kバイト空間でのデータ配列word(の先 頭アドレス)を指定します。
- ③で示したレジスタで配列中のオフセットを指定することで、 ターゲット・メモリを指し示します。

図4-20 ES:word[BC]の例



- ②①で指定された64Kバイト空間でのデータ配列word(の先 頭アドレス)を指定します。
- ③で示したレジスタ・ペアで配列中のオフセットを指定するこ とで、ターゲット・メモリを指し示します。

### 4.2.8 ベースト・インデクスト・アドレッシング

#### 【機 能】

命令語で指定されるレジスタ・ペアの内容をベース・アドレスとし、同様に命令語で指定されるBレジスタまたはCレジスタの内容をオフセット・アドレスとしてベース・アドレスに加算した結果で、対象となるアドレスを指定するアドレッシングです。

#### 【オペランド形式】

| 表現形式 | 記述方法                    |
|------|-------------------------|
| _    | [HL+B], [HL+C]          |
|      | (F0000H-FFFFFH空間のみ指定可能) |
| _    | ES:[HL+B], ES:[HL+C]    |
|      | (ESレジスタにて上位4ビット・アドレス指定) |

図4-21 [HL+B], [HL+C]の例





図4-22 ES:[HL+B], ES:[HL+C]の例



注意 [HL+B], [HL+C]では、足した値がFFFFHを超える使い方は禁止します。 ES:[HL+B], ES:[HL+C]では、足した値がFFFFFHを超える使い方は禁止します。

### 4.2.9 スタック・アドレッシング

#### 【機 能】

スタック・ポインタ (SP) の内容によりスタック領域を間接的に指定するアドレッシングです。PUSH, POP, サブルーチン・コール, リターン命令の実行時, および割り込み要求発生によるレジスタの退避/復帰時に自動的に用いられます。

スタック・アクセスは内部RAMのみに用いられます。

#### 【オペランド形式】

| 表現形式 | 記述方法                 |
|------|----------------------|
| _    | PUSH PSW AX/BC/DE/HL |
|      | POP PSW AX/BC/DE/HL  |
|      | CALL/CALLT           |
|      | RET                  |
|      | BRK                  |
|      | RETB                 |
|      | (割り込み要求発生)           |
|      | RETI                 |

各スタック動作によって退避/復帰されるデータは図4-23~図4-28のようになります。

PUSH rp 2 (1) (1) SP 命令コード SP-1rpの上位バイト スタック 領域 3 ▼ rpの下位バイト SP-22 OP-code SP rp F0000H ①スタックアドレシングを指定します。 ②で指定されたレジスタ・ペアの上位バイトがSP-1番地、 下位バイトがSP-2番地に格納されます。 ③SPの値が-2されます。 メモリ (rp→PSWならSP-1にPSWの値が格納, SP-2は0になります)

RENESAS

図4-23 PUSH rpの例

図4-24 POPの例





図4-25 CALL, CALLTの例



- ②SP-1番地には00Hが、SP-2番地にはPC19-16の値が、 SP-3番地にはPC15-8の値が、SP-4番地にはPC7-0の 値が格納されます。
- ③SPの値が-4されます。

図4-26 RETの例






図4-27 割り込み, BRKの例



- ②SP-1番地にはPSWの値が、SP-2番地にはPC19-16の値が、SP-3番地にはPC15-8の値が、SP-4番地にはPC7-0の値が格納されます。
- ③SPの値が-4されます。

図4-28 RETI, RETBの例



- 格納されます。
- ③SPの値が+4されます。

## 第5章 命令セット

この章では、RL78マイクロコントローラの命令セットを一覧表にして示します。

RL78マイクロコントローラ製品の命令は共通です。ただし、以下のCPU制御命令はRL78-S1コアにはありません。

・SEL RBn (レジスタ・バンクの選択)

また、以下の乗除積和算命令は拡張命令です。RL78-S3コアのみあります。

- ・MULHU(符号なし16ビット乗算)
- ・MULH(符号付き16ビット乗算)
- ・DIVHU(符号なし16ビット除算)
- ・DIVWU(符号なし32ビット除算)
- ・MACHU(符号なし積和算(16ビット×16ビット)+32ビット)
- ・MACH(符号付き積和算(16ビット×16ビット)+32ビット)

なお,以下の命令のクロック数は、RL78-S1コアと他のCPUコアで異なります。詳細は,「5.5 オペレーション 一覧」を参照してください。

- ・16ビット・データ転送(MOVW, XCHW, ONEW, CLRW)
- ・16ビット演算 (ADDW, SUBW, CMPW)
- · 乗算(MULU)
- ・16ビット増減 (INCW, DECW)
- ・16ビット・シフト (SHRW, SHLW, SARW)
- ・16ビット・ローテート(ROLWC)
- ・コール・リターン (CALL, CALLT, BRK, RET, RETI, RETB)
- ・スタック操作(PUSH, POP, MOVW, ADDW, SUBW)

#### 5.1 オペランドの表現形式と記述方法

各命令のオペランド欄には、その命令のオペランド表現形式に対する記述方法に従ってオペランドを記述しています(詳細は、アセンブラ仕様によります)。記述方法の中で複数個あるものは、それらの要素の1つを選択します。大文字で書かれた英字および#、!、!!、\$、\$!、[]、ES:の記号はキーワードであり、そのまま記述します。記号の説明は、次のとおりです。

・#: イミーディエト・データ指定

・!: 16ビット絶対アドレス指定

・!! : 20ビット絶対アドレス指定

\$ :8ビット相対アドレス指定

・\$!: 16ビット相対アドレス指定

•[] : 間接アドレス指定

・ES: : 拡張アドレス指定

イミーディエト・データのときは、適当な数値またはラベルを記述します。ラベルで記述する際も#, !, !!, \$, \$!, [], ES:記号は必ず記述してください。

また、オペランドのレジスタの記述形式r、rpには、機能名称(X, A, Cなど)、絶対名称(表5-1の中のカッコ内の名称、RO、R1、R2など)のいずれの形式でも記述可能です。

表現形式 記述方法 X(R0), A(R1), C(R2), B(R3), E(R4), D(R5), L(R6), H(R7) AX(RP0), BC(RP1), DE(RP2), HL(RP3) rp sfr 特殊機能レジスタ略号(SFR略号)FFF00H-FFFFFH 特殊機能レジスタ略号(16ビット操作可能なSFR略号。偶数アドレスのみ<sup>注1</sup>)FFF00H-FFFFFH sfrp FFE20H-FFF1FH イミーディエト・データまたはラベル saddr saddrp 「FFE20H-FFF1FH イミーディエト・データまたはラベル(偶数アドレスのみ<sup>注1</sup>) addr20 00000H-FFFFFH イミーディエト・データまたはラベル 0000H-FFFFH イミーディエト・データまたはラベル addr16 (16ビット・データ時は偶数アドレスのみ<sup>注1</sup>) 0080H-00BFH イミーディエト・データまたはラベル(偶数アドレスのみ) addr5 16ビット・イミーディエト・データまたはラベル word 8ビット・イミーディエト・データまたはラベル byte bit 3ビット・イミーディエト・データまたはラベル RBn<sup>注Ź</sup> RB0-RB3

表5-1 オペランドの表現形式と記述方法

- 注1. 奇数アドレスを指定した場合はビット0が "0" になります。
  - 2. RL78-S1コアにはありません。
- 備考 特殊機能レジスタは、オペランドsfrに略号で記述することができます。 拡張特殊機能レジスタは、オペランド!addr16に略号で記述することができます。

# 5.2 オペレーション欄の説明

各命令のオペレーション欄には、その命令実行時の動作を次の記号を用いて表します。

表5-2 オペレーション欄の記号

| 記号   | 機能   |
|--|--|
| А  | Aレジスタ:8ビット・アキュムレータ   |
| X  | Xレジスタ  |
| В  | Bレジスタ  |
| С  | Cレジスタ  |
| D  | Dレジスタ  |
| Е  | Eレジスタ  |
| Н  | Hレジスタ  |
| L  | Lレジスタ  |
| ES   | ESレジスタ   |
| cs   | CSレジスタ   |
| AX   | AXレジスタ・ペア:16ビット・アキュムレータ  |
| ВС   | BCレジスタ・ペア  |
| DE   | DEレジスタ・ペア  |
| HL   | HLレジスタ・ペア  |
| PC   | プログラム・カウンタ   |
| SP   | スタック・ポインタ  |
| PSW  | プログラム・ステータス・ワード  |
| CY   | キャリー・フラグ   |
| AC   | 補助キャリー・フラグ   |
| Z  | ゼロ・フラグ   |
| RBS <sup>注</sup>                                 | レジスタ・バンク選択フラグ  |
| IE   | 割り込み要求許可フラグ  |
| ()   | () 内のアドレスまたはレジスタの内容で示されるメモリの内容   |
| XH, XL   | 16ビット・レジスタの場合はXH =上位8ビット、XL =下位8ビット  |
| X <sub>S</sub> , X <sub>H</sub> , X <sub>L</sub> | 20ビット・レジスタの場合はX <sub>S</sub> (ビット19-16),X <sub>H</sub> (ビット15-8),X <sub>L</sub> (ビット7-0) |
| ٨  | 論理積(AND)   |
| V  | 論理和(OR)  |
| A  | 排他的論理和(exclusive OR)   |
| _  | 反転データ  |
| addr5  | 16ビット・イミーディエト・データ (0080H-00BFHの偶数アドレスのみ)   |
| addr16   | 16ビット・イミーディエト・データ  |
| addr20   | 20ビット・イミーディエト・データ  |
| jdisp8   | 符号付き8ビット・データ(ディスプレースメント値)  |
| jdisp16  | 符号付き16ビット・データ(ディスプレースメント値)   |

注 RL78-S1コアにはありません。

### 5.3 フラグ動作欄の説明

×

R

各命令のフラグ欄には、その命令実行時のフラグの変化を下記の記号を用いて表します。

記号 フラグ変化
(ブランク) 変化なし
0 のにクリアされる
1 1にセットされる

結果に従ってセット/リセットされる

以前に退避した値がリストアされる

表5-3 フラグ欄の記号

#### 5.4 PREFIX命令

ES:で示される命令は、PREFIX命令コードを頭に付けることで、アクセスできるデータ領域をF0000H-FFFFFH の64 Kバイト空間から、ESレジスタの値を付加した00000H-FFFFFHの1 Mバイト空間に拡張します。PREFIX命令コードは対象となる命令の先頭に付けることで、PREFIX命令コード直後の1命令だけをESレジスタの値を付加したアドレスとして実行します。

なお、PREFIX命令コードと直後の1命令の間に割り込みやDMA転送を受け付けることはありません。

| 命令                    |     |     | 命令コー | - <b>ド</b> |       |
|-----------------------|-----|-----|------|------------|-------|
|                       | 1   | 2   | 3    | 4          | 5     |
| MOV !addr16, #byte    | CFH | !ad | dr16 | #byte      | -     |
| MOV ES:!addr16, #byte | 11H | CFH | !ac  | ldr16      | #byte |
| MOV A, [HL]           | 8BH | _   | _    | -          | _     |
| MOV A, ES:[HL]        | 11H | 8BH | _    | _          | _     |

表5-4 PREFIX命令コードの使用例

注意 ESレジスタの値は、PREFIX命令を実行するまでにMOV ES、Aなどで事前に設定しておいてください。

# 5.5 オペレーション一覧

#### 5.5.1 RL78-S1コアのオペレーション一覧

表5-5 RL78-S1コアのオペレーション一覧(1/17)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                            |   | フラ | グ    |
|--------|-------|--------------------|-----|----|----|------------------------------------|---|----|------|
| 命令群    |       |                    |     | 注1 | 注2 |                                    | Z | AC | : CY |
| 8<br>Ľ | MOV   | r, #byte           | 2   | 1  | _  | r ← byte                           |   |    |      |
| 8ビット   |       | PSW, #byte         | 3   | 3  | _  | PSW ← byte                         | × | ×  | ×    |
|        |       | CS, #byte          | 3   | 1  | _  | CS ← byte                          |   |    |      |
| データ    |       | ES, #byte          | 2   | 1  | -  | ES ← byte                          |   |    |      |
| ・タ転送   |       | !addr16, #byte     | 4   | 1  | _  | (addr16) ← byte                    |   |    |      |
| ~      |       | ES:!addr16, #byte  | 5   | 2  | _  | (ES, addr16) ← byte                |   |    |      |
|        |       | saddr, #byte       | 3   | 1  | _  | (saddr) ← byte                     |   |    |      |
|        |       | sfr, #byte         | 3   | 1  | _  | sfr ← byte                         |   |    |      |
|        |       | [DE+byte], #byte   | 3   | 1  | _  | (DE+byte) ← byte                   |   |    |      |
|        |       | ES:[DE+byte],#byte | 4   | 2  | _  | ((ES, DE)+byte) ← byte             |   |    |      |
|        |       | [HL+byte], #byte   | 3   | 1  | _  | (HL+byte) ← byte                   |   |    |      |
|        |       | ES:[HL+byte],#byte | 4   | 2  | _  | ((ES, HL)+byte) ← byte             |   |    |      |
|        |       | [SP+byte], #byte   | 3   | 1  | _  | (SP+byte) ← byte                   |   |    |      |
|        |       | word[B], #byte     | 4   | 1  | _  | (B+word) ← byte                    |   |    |      |
|        |       | ES:word[B], #byte  | 5   | 2  | _  | $((ES, B) + word) \leftarrow byte$ |   |    |      |
|        |       | word[C], #byte     | 4   | 1  | _  | (C+word) ← byte                    |   |    |      |
|        |       | ES:word[C], #byte  | 5   | 2  | _  | $((ES, C)+word) \leftarrow byte$   |   |    |      |
|        |       | word[BC], #byte    | 4   | 1  | _  | (BC+word) ← byte                   |   |    |      |
|        |       | ES:word[BC], #byte | 5   | 2  | _  | ((ES, BC)+word) ← byte             |   |    |      |
|        |       | A, r <sup>注3</sup> | 1   | 1  | _  | A ← r                              |   |    |      |
|        |       | r, A <sup>注3</sup> | 1   | 1  | _  | r ← A                              |   |    |      |
|        |       | A, PSW             | 2   | 1  | _  | A ← PSW                            |   |    |      |
|        |       | PSW, A             | 2   | 3  | _  | PSW ← A                            | × | ×  | >    |
|        |       | A, CS              | 2   | 1  | _  | A ← CS                             |   |    |      |
|        |       | CS, A              | 2   | 1  | _  | CS ← A                             |   |    |      |
|        |       | A, ES              | 2   | 1  | _  | A ← ES                             |   |    |      |
|        |       | ES, A              | 2   | 1  | _  | ES ← A                             |   |    |      |
|        |       | A, !addr16         | 3   | 1  | 4  | A ← (addr16)                       |   |    |      |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A ← (ES, addr16)                   |   |    |      |
|        |       | !addr16, A         | 3   | 1  | _  | (addr16) ← A                       |   |    |      |
|        |       | ES:!addr16, A      | 4   | 2  | _  | (ES, addr16) ← A                   |   |    |      |
|        |       | A, saddr           | 2   | 1  | _  | A ← (saddr)                        |   |    |      |
|        |       | saddr, A           | 2   | 1  | _  | (saddr) ← A                        |   |    |      |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

- 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 3. r = Aを除く。

表5-5 RL78-S1コアのオペレーション一覧 (2/17)

| 命      | ニモニック | オペランド           | バイト | クロ | ック | オペレーション                          | フラグ     |
|--------|-------|-----------------|-----|----|----|----------------------------------|---------|
| 命令群    |       |                 |     | 注1 | 注2 |                                  | Z AC CY |
| 8<br>Ľ | MOV   | A, sfr          | 2   | 1  | _  | A ← sfr                          |         |
| 8ビット・  |       | sfr, A          | 2   | 1  | _  | sfr ← A                          |         |
| デ      |       | A, [DE]         | 1   | 1  | 4  | A ← (DE)                         |         |
| データ転送  |       | [DE], A         | 1   | 1  | _  | (DE) ← A                         |         |
| 転送     |       | A, ES:[DE]      | 2   | 2  | 5  | A ← (ES, DE)                     |         |
|        |       | ES:[DE], A      | 2   | 2  | _  | (ES, DE) ← A                     |         |
|        |       | A, [HL]         | 1   | 1  | 4  | A ← (HL)                         |         |
|        |       | [HL], A         | 1   | 1  | _  | (HL) ← A                         |         |
|        |       | A, ES:[HL]      | 2   | 2  | 5  | A ← (ES, HL)                     |         |
|        |       | ES:[HL], A      | 2   | 2  | _  | (ES, HL) ← A                     |         |
|        |       | A, [DE+byte]    | 2   | 1  | 4  | A ← (DE+byte)                    |         |
|        |       | [DE+byte], A    | 2   | 1  | _  | (DE+byte) ← A                    |         |
|        |       | A, ES:[DE+byte] | 3   | 2  | 5  | A ← ((ES, DE)+byte)              |         |
|        |       | ES:[DE+byte], A | 3   | 2  | _  | ((ES, DE)+byte) ← A              |         |
|        |       | A, [HL+byte]    | 2   | 1  | 4  | A ← (HL+byte)                    |         |
|        |       | [HL+byte], A    | 2   | 1  | _  | (HL+byte) ← A                    |         |
|        |       | A, ES:[HL+byte] | 3   | 2  | 5  | A ← ((ES, HL)+byte)              |         |
|        |       | ES:[HL+byte], A | 3   | 2  | _  | ((ES, HL)+byte) ← A              |         |
|        |       | A, [SP+byte]    | 2   | 1  | _  | A ← (SP+byte)                    |         |
|        |       | [SP+byte], A    | 2   | 1  | _  | (SP+byte) ← A                    |         |
|        |       | A, word[B]      | 3   | 1  | 4  | $A \leftarrow (B+word)$          |         |
|        |       | word[B], A      | 3   | 1  | _  | (B+word) ← A                     |         |
|        |       | A, ES:word[B]   | 4   | 2  | 5  | $A \leftarrow ((ES, B) + word)$  |         |
|        |       | ES:word[B], A   | 4   | 2  | _  | $((ES, B)+word) \leftarrow A$    |         |
|        |       | A, word[C]      | 3   | 1  | 4  | $A \leftarrow (C+word)$          |         |
|        |       | word[C], A      | 3   | 1  | _  | (C+word) ← A                     |         |
|        |       | A, ES:word[C]   | 4   | 2  | 5  | $A \leftarrow ((ES, C) + word)$  |         |
|        |       | ES:word[C], A   | 4   | 2  | _  | $((ES, C)+word) \leftarrow A$    |         |
|        |       | A, word[BC]     | 3   | 1  | 4  | A ← (BC+word)                    |         |
|        |       | word[BC], A     | 3   | 1  | _  | (BC+word) ← A                    |         |
|        |       | A, ES:word[BC]  | 4   | 2  | 5  | $A \leftarrow ((ES, BC) + word)$ |         |
|        |       | ES:word[BC], A  | 4   | 2  | _  | $((ES, BC) + word) \leftarrow A$ |         |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

<sup>2.</sup> コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-5 RL78-S1コアのオペレーション一覧 (3/17)

| 命令群    | ニモニック | オペランド              | バイト       | クロ | ック | オペレーション                          | フラグ     |
|--------|-------|--------------------|-----------|----|----|----------------------------------|---------|
| 群      |       |                    |           | 注1 | 注2 |                                  | Z AC CY |
| 8<br>Ľ | MOV   | A, [HL+B]          | 2         | 1  | 4  | A ← (HL+B)                       |         |
| 8ビット・  |       | [HL+B], A          | 2         | 1  | -  | (HL+B) ← A                       |         |
| デ      |       | A, ES:[HL+B]       | 3         | 2  | 5  | $A \leftarrow ((ES, HL) + B)$    |         |
| ー<br>タ |       | ES:[HL+B], A       | 3         | 2  | ı  | ((ES, HL)+B) ← A                 |         |
| データ転送  |       | A, [HL+C]          | 2         | 1  | 4  | A ← (HL+C)                       |         |
| _      |       | [HL+C], A          | 2         | 1  | _  | (HL+C) ← A                       |         |
|        |       | A, ES:[HL+C]       | 3         | 2  | 5  | $A \leftarrow ((ES, HL) + C)$    |         |
|        |       | ES:[HL+C], A       | 3         | 2  | _  | ((ES, HL)+C) ← A                 |         |
|        |       | X, !addr16         | 3         | 1  | 4  | X ← (addr16)                     |         |
|        |       | X, ES:!addr16      | 4         | 2  | 5  | X ← (ES, addr16)                 |         |
|        |       | X, saddr           | 2         | 1  | 1  | X ← (saddr)                      |         |
|        |       | B, !addr16         | 3         | 1  | 4  | B ← (addr16)                     |         |
|        |       | B, ES:!addr16      | 4         | 2  | 5  | B ← (ES, addr16)                 |         |
|        |       | B, saddr           | 2         | 1  | -  | B ← (saddr)                      |         |
|        |       | C, !addr16         | 3         | 1  | 4  | C ← (addr16)                     |         |
|        |       | C, ES:!addr16      | 4         | 2  | 5  | C ← (ES, addr16)                 |         |
|        |       | C, saddr           | 2         | 1  | _  | C ← (saddr)                      |         |
|        |       | ES, saddr          | 3         | 1  | _  | ES ← (saddr)                     |         |
|        | XCH   | A, r <sup>注3</sup> | 1 (r = X) | 1  | _  | A ←→ r                           |         |
|        |       |                    | 2 (r=X以   |    |    |                                  |         |
|        |       |                    | 外)        |    |    |                                  |         |
|        |       | A, !addr16         | 4         | 2  | -  | A ←→ (addr16)                    |         |
|        |       | A, ES:!addr16      | 5         | 3  | _  | A ←→ (ES, addr16)                |         |
|        |       | A, saddr           | 3         | 2  | -  | A ←→ (saddr)                     |         |
|        |       | A, sfr             | 3         | 2  | _  | A ←→ sfr                         |         |
|        |       | A, [DE]            | 2         | 2  | _  | A ←→ (DE)                        |         |
|        |       | A, ES:[DE]         | 3         | 3  | _  | $A \longleftrightarrow (ES, DE)$ |         |
|        |       | A, [HL]            | 2         | 2  | _  | A ←→ (HL)                        |         |
|        |       | A, ES:[HL]         | 3         | 3  | -  | A ←→ (ES, HL)                    |         |
|        |       | A, [DE+byte]       | 3         | 2  | -  | A ←→ (DE+byte)                   |         |
|        |       | A, ES:[DE+byte]    | 4         | 3  | -  | A ←→ ((ES, DE)+byte)             |         |
|        |       | A, [HL+byte]       | 3         | 2  | _  | A ←→ (HL+byte)                   |         |
|        |       | A, ES:[HL+byte]    | 4         | 3  | _  | A ←→ ((ES, HL)+byte)             |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-5 RL78-S1コアのオペレーション一覧 (4/17)

| 命令群    | ニモニック  | オペランド                | バイト | クロ | ック | オペレーション                                | 7 | <b>フ</b> ラグ |
|--------|--------|----------------------|-----|----|----|--|---|-------------|
| 群      |        |                      |     | 注1 | 注2 |  | Z | AC CY       |
| 8<br>Ľ | XCH    | A, [HL+B]            | 2   | 2  | _  | A ←→ (HL+B)                            |   |             |
| 8ビット   |        | A, ES:[HL+B]         | 3   | 3  | _  | A ←→ ((ES, HL)+B)                      |   |             |
|        |        | A, [HL+C]            | 2   | 2  | _  | $A \longleftrightarrow (HL+C)$         |   |             |
| Í      |        | A, ES:[HL+C]         | 3   | 3  | _  | $A \longleftrightarrow ((ES, HL) + C)$ |   |             |
| データ転送  | ONEB   | A                    | 1   | 1  | _  | A ← 01H                                |   |             |
| ~_     |        | Х                    | 1   | 1  | _  | X ← 01H                                |   |             |
|        |        | В                    | 1   | 1  | _  | B ← 01H                                |   |             |
|        |        | С                    | 1   | 1  | _  | C ← 01H                                |   |             |
|        |        | !addr16              | 3   | 1  | _  | (addr16) ← 01H                         |   |             |
|        |        | ES:!addr16           | 4   | 2  | _  | (ES, addr16) ← 01H                     |   |             |
|        |        | saddr                | 2   | 1  | _  | (saddr) ← 01H                          |   |             |
|        | CLRB   | А                    | 1   | 1  | _  | A ← 00H                                |   |             |
|        |        | Х                    | 1   | 1  | _  | X ← 00H                                |   |             |
|        | !<br>! | В                    | 1   | 1  | _  | B ← 00H                                |   |             |
|        |        | С                    | 1   | 1  | _  | C ← 00H                                |   |             |
|        |        | !addr16              | 3   | 1  | _  | (addr16) ← 00H                         |   |             |
|        |        | ES:!addr16           | 4   | 2  | _  | (ES,addr16) ← 00H                      |   |             |
|        |        | saddr                | 2   | 1  | _  | (saddr) ← 00H                          |   |             |
|        | MOVS   | [HL+byte], X         | 3   | 1  | _  | (HL+byte) ← X                          | × | ×           |
|        |        | ES:[HL+byte], X      | 4   | 2  | _  | (ES, HL+byte) ← X                      | × | ×           |
| 16ビット  | MOVW   | rp, #word            | 3   | 2  | _  | rp ← word                              |   |             |
| ット     |        | saddrp, #word        | 4   | 2  | _  | (saddrp) ← word                        |   |             |
| ・デ     |        | sfrp, #word          | 4   | 2  | _  | sfrp ← word                            |   |             |
| データ転送  |        | AX, rp <sup>注3</sup> | 1   | 2  | _  | AX ← rp                                |   |             |
| 転送     |        | rp, AX <sup>注3</sup> | 1   | 2  | _  | rp ← AX                                |   |             |
|        |        | AX, !addr16          | 3   | 2  | 5  | AX ← (addr16)                          |   |             |
|        |        | !addr16, AX          | 3   | 2  | _  | (addr16) ← AX                          |   |             |
|        |        | AX, ES:!addr16       | 4   | 3  | 6  | AX ← (ES, addr16)                      |   |             |
|        |        | ES:!addr16, AX       | 4   | 3  | _  | (ES, addr16) ← AX                      |   |             |
|        |        | AX, saddrp           | 2   | 2  | _  | AX ← (saddrp)                          |   |             |
|        |        | saddrp, AX           | 2   | 2  | _  | (saddrp) ← AX                          |   |             |
|        |        | AX, sfrp             | 2   | 2  | _  | AX ← sfrp                              |   |             |
|        |        | sfrp, AX             | 2   | 2  | _  | sfrp ← AX                              |   |             |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック(fclk)数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. rp = AXを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大4倍+6クロックになります。

表5-5 RL78-S1コアのオペレーション一覧 (5/17)

| 命                   | ニモニック | オペランド             | バイト | クロ | ック | オペレーション                           | フラグ     |
|---------------------|-------|-------------------|-----|----|----|-----------------------------------|---------|
| 命令群                 |       |                   |     | 注1 | 注2 |                                   | Z AC CY |
| 16<br>ビ             | MOVW  | AX, [DE]          | 1   | 2  | 5  | AX ← (DE)                         |         |
| ーツト                 |       | [DE], AX          | 1   | 2  | _  | (DE) ← AX                         |         |
| :<br>  <del>-</del> |       | AX, ES:[DE]       | 2   | 3  | 6  | AX ← (ES, DE)                     |         |
| ット・データ転送            |       | ES:[DE], AX       | 2   | 3  | _  | (ES, DE) ← AX                     |         |
| 転送                  |       | AX, [HL]          | 1   | 2  | 5  | AX ← (HL)                         |         |
|                     |       | [HL], AX          | 1   | 2  | _  | (HL) ← AX                         |         |
|                     |       | AX, ES:[HL]       | 2   | 3  | 6  | AX ← (ES, HL)                     |         |
|                     |       | ES:[HL], AX       | 2   | 3  | _  | (ES, HL) ← AX                     |         |
|                     |       | AX, [DE+byte]     | 2   | 2  | 5  | AX ← (DE+byte)                    |         |
|                     |       | [DE+byte], AX     | 2   | 2  | _  | (DE+byte) ← AX                    |         |
|                     |       | AX, ES:[DE+byte]  | 3   | 3  | 6  | AX ← ((ES, DE)+byte)              |         |
|                     |       | ES:[DE+byte], AX  | 3   | 3  | _  | ((ES, DE)+byte) ← AX              |         |
|                     |       | AX, [HL+byte]     | 2   | 2  | 5  | AX ← (HL+byte)                    |         |
|                     |       | [HL+byte], AX     | 2   | 2  | _  | (HL+byte) ← AX                    |         |
|                     |       | AX, ES:[HL+byte]  | 3   | 3  | 6  | AX ← ((ES, HL)+byte)              |         |
|                     |       | ES:[HL+byte], AX  | 3   | 3  | _  | ((ES, HL)+byte) ← AX              |         |
|                     |       | AX, [SP+byte]     | 2   | 2  | _  | AX ← (SP+byte)                    |         |
|                     |       | [SP+byte], AX     | 2   | 2  | _  | (SP+byte) ← AX                    |         |
|                     |       | AX, word[B]       | 3   | 2  | 5  | AX ← (B+word)                     |         |
|                     |       | word[B], AX       | 3   | 2  | _  | (B+word) ← AX                     |         |
|                     |       | AX, ES:word[B]    | 4   | 3  | 6  | $AX \leftarrow ((ES, B) + word)$  |         |
|                     |       | ES:word[B], AX    | 4   | 3  | _  | $((ES, B) + word) \leftarrow AX$  |         |
|                     |       | AX, word[C]       | 3   | 2  | 5  | $AX \leftarrow (C+word)$          |         |
|                     |       | word[C], AX       | 3   | 2  | _  | (C+word) ← AX                     |         |
|                     |       | AX, ES:word[C]    | 4   | 3  | 6  | $AX \leftarrow ((ES, C) + word)$  |         |
|                     |       | ES:word[C], AX    | 4   | 3  | _  | $((ES, C)+word) \leftarrow AX$    |         |
|                     |       | AX, word[BC]      | 3   | 2  | 5  | AX ← (BC+word)                    |         |
|                     | -     | word[BC], AX      | 3   | 2  | _  | (BC+word) ← AX                    |         |
|                     |       | AX, ES:word[BC] 4 | 4   | 3  | 6  | $AX \leftarrow ((ES, BC) + word)$ |         |
|                     |       | ES:word[BC], AX   | 4   | 3  | _  | $((ES, BC)+word) \leftarrow AX$   |         |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

<sup>2.</sup> コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-5 RL78-S1コアのオペレーション一覧 (6/17)

| 命令群     | ニモニック | オペランド                | バイト | クロ | ック | オペレーション                              | - | フラク | j  |
|---------|-------|----------------------|-----|----|----|--------------------------------------|---|-----|----|
|         |       |                      |     | 注1 | 注2 |                                      | Z | AC  | CY |
| 16<br>Ľ | MOVW  | BC, !addr16          | 3   | 2  | 5  | BC ← (addr16)                        |   |     |    |
| ット・     |       | BC, ES:!addr16       | 4   | 3  | 6  | BC ← (ES, addr16)                    |   |     |    |
| ・デ      |       | DE, !addr16          | 3   | 2  | 5  | DE ← (addr16)                        |   |     |    |
| データ転送   |       | DE, ES:!addr16       | 4   | 3  | 6  | DE ← (ES, addr16)                    |   |     |    |
| 転送      |       | HL, !addr16          | 3   | 2  | 5  | HL ← (addr16)                        |   |     |    |
|         |       | HL, ES:!addr16       | 4   | 3  | 6  | HL ← (ES, addr16)                    |   |     |    |
|         |       | BC, saddrp           | 2   | 2  | ı  | BC ← (saddrp)                        |   |     |    |
|         |       | DE, saddrp           | 2   | 2  | ı  | DE ← (saddrp)                        |   |     |    |
|         |       | HL, saddrp           | 2   | 2  | ı  | HL ← (saddrp)                        |   |     |    |
|         | XCHW  | AX, rp <sup>注3</sup> | 1   | 2  | ı  | AX ←→ rp                             |   |     |    |
|         | ONEW  | AX                   | 1   | 2  | ı  | AX ← 0001H                           |   |     |    |
|         |       | вс                   | 1   | 2  | -  | BC ← 0001H                           |   |     |    |
|         | CLRW  | AX                   | 1   | 2  | ı  | AX ← 0000H                           |   |     |    |
|         |       | вс                   | 1   | 2  | -  | BC ← 0000H                           |   |     |    |
| 8ビット演算  | -     | A, #byte             | 2   | 1  | _  | A, CY ← A+byte                       | × | ×   | ×  |
| ット      |       | saddr, #byte         | 3   | 2  | -  | (saddr), CY ← (saddr)+byte           | × | ×   | ×  |
| 演算      |       | A, r <sup>注4</sup>   | 2   | 1  | _  | A, CY ← A+r                          | × | ×   | ×  |
|         |       | r, A                 | 2   | 1  | -  | $r, CY \leftarrow r + A$             | × | ×   | ×  |
|         |       | A, !addr16           | 3   | 1  | 4  | A, CY ← A+(addr16)                   | × | ×   | ×  |
|         |       | A, ES:!addr16        | 4   | 2  | 5  | A, CY ← A+(ES, addr16)               | × | ×   | ×  |
|         |       | A, saddr             | 2   | 1  | -  | A, CY ← A+(saddr)                    | × | ×   | ×  |
|         |       | A, [HL]              | 1   | 1  | 4  | A, CY ← A+(HL)                       | × | ×   | ×  |
|         |       | A, ES:[HL]           | 2   | 2  | 5  | A,CY ← A+(ES, HL)                    | × | ×   | ×  |
|         |       | A, [HL+byte]         | 2   | 1  | 4  | A, CY ← A+(HL+byte)                  | × | ×   | ×  |
|         |       | A, ES:[HL+byte]      | 3   | 2  | 5  | A,CY ← A+((ES, HL)+byte)             | × | ×   | ×  |
|         |       | A, [HL+B]            | 2   | 1  | 4  | A, CY ← A+(HL+B)                     | × | ×   | ×  |
|         |       | A, ES:[HL+B]         | 3   | 2  | 5  | $A,CY \leftarrow A + ((ES, HL) + B)$ | × | ×   | ×  |
|         |       | A, [HL+C]            | 2   | 1  | 4  | A, CY ← A+(HL+C)                     | × | ×   | ×  |
|         | · ·   | A, ES:[HL+C]         | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+C)$     | × | ×   | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. rp = AXを除く。
  - 4. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大4倍+6クロックになります。

表5-5 RL78-S1コアのオペレーション一覧 (7/17)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                   |   | フラク | ブ  |
|--------|-------|--------------------|-----|----|----|---|---|-----|----|
| 命令群    |       |                    |     | 注1 | 注2 |   | Z | AC  | CY |
| 8      | ADDC  | A, #byte           | 2   | 1  | _  | A, CY ← A+byte+CY                         | × | ×   | ×  |
| ビッ     |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr)+byte+CY             | × | ×   | ×  |
| 8ビット演算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | $A, CY \leftarrow A+r+CY$                 | × | ×   | ×  |
| 算      |       | r, A               | 2   | 1  | _  | r, CY ← r+A+CY                            | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | $A, CY \leftarrow A + (addr16) + CY$      | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | $A, CY \leftarrow A+(ES, addr16)+CY$      | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A+(saddr)+CY                      | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | $A, CY \leftarrow A + (HL) + CY$          | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A,CY ← A+(ES, HL)+CY                      | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + byte) + CY$   | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+byte)+CY$    | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + B) + CY$      | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A + ((ES, HL) + B) + CY$ | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A+(HL+C)+CY$            | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+C)+CY$       | × | ×   | ×  |
|        |       | A, #byte           | 2   | 1  | _  | A, CY ← A−byte                            | × | ×   | ×  |
|        |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr) -byte               | × | ×   | ×  |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A, CY ← A−r                               | × | ×   | ×  |
|        |       | r, A               | 2   | 1  | _  | r, CY ← r−A                               | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | A, CY ← A−(addr16)                        | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A, CY ← A−(ES, addr16)                    | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A−(saddr)                         | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | A, CY ← A−(HL)                            | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A,CY ← A−(ES, HL)                         | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A, CY ← A−(HL+byte)                       | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A,CY ← A-((ES, HL)+byte)                  | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + B)$           | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+B)$          | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + C)$           | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+C)$          | × | ×   | ×  |

- 注1. 内部RAM領域, SFR領域および拡張SFR領域をアクセスしたとき, またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-5 RL78-S1コアのオペレーション一覧 (8/17)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                   |   | フラ・ | グ  |
|--------|-------|--------------------|-----|----|----|---|---|-----|----|
| 命令群    |       |                    |     | 注1 | 注2 |   | Z | AC  | CY |
| 8      | SUBC  | A, #byte           | 2   | 1  | _  | A, CY ← A-byte-CY                         | × | ×   | ×  |
| ビッ     |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr) – byte – CY         | × | ×   | ×  |
| 8ビット演算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | $A, CY \leftarrow A-r-CY$                 | × | ×   | ×  |
| 算      |       | r, A               | 2   | 1  | _  | $r, CY \leftarrow r-A-CY$                 | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | $A, CY \leftarrow A - (addr16) - CY$      | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A, CY ← A−(ES, addr16)−CY                 | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A-(saddr)-CY                      | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | $A, CY \leftarrow A - (HL) - CY$          | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | $A,CY \leftarrow A-(ES, HL)-CY$           | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + byte) - CY$   | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+byte)-CY$    | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + B) - CY$      | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+B)-CY$       | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + C) - CY$      | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A, CY \leftarrow A - ((ES:HL) + C) - CY$ | × | ×   | ×  |
|        | AND   | A, #byte           | 2   | 1  | _  | A ← A∧byte                                | × |     |    |
|        |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr) ∧ byte                  | × |     |    |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← A∧r                                   | × |     |    |
|        |       | r, A               | 2   | 1  | _  | $r \leftarrow r \wedge A$                 | × |     |    |
|        |       | A, !addr16         | 3   | 1  | 4  | A ← A∧ (addr16)                           | × |     |    |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A ← A∧(ES:addr16)                         | × |     |    |
|        |       | A, saddr           | 2   | 1  | _  | A ← A∧(saddr)                             | × |     |    |
|        |       | A, [HL]            | 1   | 1  | 4  | A ← A∧(HL)                                | × |     |    |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A ← A∧(ES:HL)                             | × |     |    |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A ← A∧(HL+byte)                           | × |     |    |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← A∧((ES:HL)+byte)                      | × |     |    |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A \leftarrow A \wedge (HL + B)$          | × |     |    |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A \leftarrow A \wedge ((ES:HL) + B)$     | × |     |    |
|        |       | A, [HL+C]          | 2   | 1  | 4  | A ← A∧(HL+C)                              | × |     |    |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow A \wedge ((ES:HL) + C)$     | × |     |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大4倍+6クロックになります。

表5-5 RL78-S1コアのオペレーション一覧 (9/17)

| 命          | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                             | フラグ     |
|------------|-------|--------------------|-----|----|----|-------------------------------------|---------|
| 群          |       |                    |     | 注1 | 注2 |                                     | Z AC CY |
| 8<br>Ľ     | OR    | A, #byte           | 2   | 1  | _  | A ← A∨byte                          | ×       |
| 命令群 8ビット演算 |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr) V byte            | ×       |
| 演          |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← AVr                             | ×       |
| 31-        |       | r, A               | 2   | 1  | _  | r ← rVA                             | ×       |
|            |       | A, !addr16         | 3   | 1  | 4  | A ← AV (addr16)                     | ×       |
|            |       | A, ES:!addr16      | 4   | 2  | 5  | A ← AV(ES:addr16)                   | ×       |
|            |       | A, saddr           | 2   | 1  | _  | A ← AV (saddr)                      | ×       |
|            |       | A, [HL]            | 1   | 1  | 4  | A ← AV(HL)                          | ×       |
|            |       | A, ES:[HL]         | 2   | 2  | 5  | A ← AV(ES:HL)                       | ×       |
|            |       | A, [HL+byte]       | 2   | 1  | 4  | A ← AV(HL+byte)                     | ×       |
|            |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← AV((ES:HL)+byte)                | ×       |
|            |       | A, [HL+B]          | 2   | 1  | 4  | A ← AV(HL+B)                        | ×       |
|            |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A \leftarrow AV((ES:HL)+B)$        | ×       |
|            |       | A, [HL+C]          | 2   | 1  | 4  | A ← AV(HL+C)                        | ×       |
|            |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow AV((ES:HL)+C)$        | ×       |
|            | XOR   | A, #byte           | 2   | 1  | _  | A ← A <del>V</del> byte             | ×       |
|            |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr) <del>V</del> byte | ×       |
|            |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← A <del>V</del> r                | ×       |
|            |       | r, A               | 2   | 1  | _  | r ← r <del>V</del> A                | ×       |
|            |       | A, !addr16         | 3   | 1  | 4  | A ← A <del>V</del> (addr16)         | ×       |
|            |       | A, ES:!addr16      | 4   | 2  | 5  | A ← A <del>V</del> (ES:addr16)      | ×       |
|            |       | A, saddr           | 2   | 1  | _  | A ← A <del>V</del> (saddr)          | ×       |
|            |       | A, [HL]            | 1   | 1  | 4  | $A \leftarrow A \lor (HL)$          | ×       |
|            |       | A, ES:[HL]         | 2   | 2  | 5  | A ← A <del>V</del> (ES:HL)          | ×       |
|            |       | A, [HL+byte]       | 2   | 1  | 4  | A ← A <del>V</del> (HL+byte)        | ×       |
|            |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← A <del>V</del> ((ES:HL)+byte)   | ×       |
|            |       | A, [HL+B]          | 2   | 1  | 4  | $A \leftarrow A + (HL + B)$         | ×       |
|            |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A \leftarrow A + ((ES:HL) + B)$    | ×       |
|            |       | A, [HL+C]          | 2   | 1  | 4  | $A \leftarrow A + (HL + C)$         | ×       |
|            |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow A + ((ES:HL) + C)$    | ×       |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-5 RL78-S1コアのオペレーション一覧(10/17)

| 命令群    | ニモニック | オペランド              | バイト | クロ | ック | オペレーション            |   | フラク | ブ  |
|--------|-------|--------------------|-----|----|----|--------------------|---|-----|----|
| 群      |       |                    |     | 注1 | 注2 |                    | Z | AC  | CY |
| 8      | CMP   | A, #byte           | 2   | 1  | _  | A-byte             | × | ×   | ×  |
| 8ビット演算 |       | !addr16, #byte     | 4   | 1  | 4  | (addr16) — byte    | × | ×   | ×  |
| ト演     |       | ES:!addr16, #byte  | 5   | 2  | 5  | (ES:addr16) - byte | × | ×   | ×  |
| 算      |       | saddr, #byte       | 3   | 1  | _  | (saddr) - byte     | × | ×   | ×  |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A-r                | × | ×   | ×  |
|        |       | r, A               | 2   | 1  | _  | r-A                | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | A-(addr16)         | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A-(ES:addr16)      | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A-(saddr)          | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | A-(HL)             | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A-(ES:HL)          | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A-(HL+byte)        | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A-((ES:HL)+byte)   | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | A-(HL+B)           | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | A-((ES:HL)+B)      | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | A-(HL+C)           | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | A-((ES:HL)+C)      | × | ×   | ×  |
|        | CMP0  | A                  | 1   | 1  | _  | A-00H              | × | 0   | 0  |
|        |       | Х                  | 1   | 1  | _  | X-00H              | × | 0   | 0  |
|        |       | В                  | 1   | 1  | _  | B-00H              | × | 0   | 0  |
|        |       | С                  | 1   | 1  | _  | C-00H              | × | 0   | 0  |
|        |       | !addr16            | 3   | 1  | 4  | (addr16) - 00H     | × | 0   | 0  |
|        |       | ES:!addr16         | 4   | 2  | 5  | (ES:addr16)-00H    | × | 0   | 0  |
|        |       | saddr              | 2   | 1  | _  | (saddr)-00H        | × | 0   | 0  |
|        | CMPS  | X, [HL+byte]       | 3   | 1  | 4  | X-(HL+byte)        | × | ×   | ×  |
|        |       | X, ES:[HL+byte]    | 4   | 2  | 5  | X-((ES:HL)+byte)   | × | ×   | ×  |

注1. 内部RAM領域, SFR領域および拡張SFR領域をアクセスしたとき, またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

- 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 3. r = Aを除く。

表5-5 RL78-S1コアのオペレーション一覧(11/17)

| 命       | ニモニック | オペランド             | バイト | クロ | ック | オペレーション                    |   | フラク | ブ  |
|---------|-------|-------------------|-----|----|----|----------------------------|---|-----|----|
| 命令群     |       |                   |     | 注1 | 注2 |                            | Z | AC  | CY |
| 16<br>ビ | ADDW  | AX, #word         | 3   | 2  | -  | AX, CY ← AX+word           | × | ×   | ×  |
| ット      |       | AX, AX            | 1   | 2  | _  | AX, CY ← AX+AX             | × | ×   | ×  |
| 演算      |       | AX, BC            | 1   | 2  | _  | AX, CY ← AX+BC             | × | ×   | ×  |
|         |       | AX, DE            | 1   | 2  | _  | AX, CY ← AX+DE             | × | ×   | ×  |
|         |       | AX, HL            | 1   | 2  | _  | AX, CY ← AX+HL             | × | ×   | ×  |
|         |       | AX, !addr16       | 3   | 2  | 5  | AX, CY ← AX+(addr16)       | × | ×   | ×  |
|         |       | AX, ES:!addr16    | 4   | 3  | 6  | AX, CY ← AX+(ES:addr16)    | × | ×   | ×  |
|         |       | AX, saddrp        | 2   | 2  | _  | AX, CY ← AX+(saddrp)       | × | ×   | ×  |
|         |       | AX, [HL+byte]     | 3   | 2  | 5  | AX, CY ← AX+(HL+byte)      | × | ×   | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 3  | 6  | AX, CY ← AX+((ES:HL)+byte) | × | ×   | ×  |
|         | SUBW  | AX, #word         | 3   | 2  | _  | AX, CY ← AX—word           | × | ×   | ×  |
|         |       | AX, BC            | 1   | 2  | _  | AX, CY ← AX−BC             | × | ×   | ×  |
|         |       | AX, DE            | 1   | 2  | _  | AX, CY ← AX-DE             | × | ×   | ×  |
|         |       | AX, HL            | 1   | 2  | _  | AX, CY ← AX−HL             | × | ×   | ×  |
|         |       | AX, !addr16       | 3   | 2  | 5  | AX, CY ← AX—(addr16)       | × | ×   | ×  |
|         |       | AX, ES:!addr16    | 4   | 3  | 6  | AX, CY ← AX−(ES:addr16)    | × | ×   | ×  |
|         |       | AX, saddrp        | 2   | 2  | _  | AX, CY ← AX−(saddrp)       | × | ×   | ×  |
|         |       | AX, [HL+byte]     | 3   | 2  | 5  | AX, CY ← AX−(HL+byte)      | × | ×   | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 3  | 6  | AX, CY ← AX−((ES:HL)+byte) | × | ×   | ×  |
|         | CMPW  | AX, #word         | 3   | 2  | _  | AX—word                    | × | ×   | ×  |
|         |       | AX, BC            | 1   | 2  | _  | AX-BC                      | × | ×   | ×  |
|         |       | AX, DE            | 1   | 2  | _  | AX-DE                      | × | ×   | ×  |
|         |       | AX, HL            | 1   | 2  | _  | AX-HL                      | × | ×   | ×  |
|         |       | AX, !addr16       | 3   | 2  | 5  | AX-(addr16)                | × | ×   | ×  |
|         |       | AX, ES:!addr16    | 4   | 3  | 6  | AX-(ES:addr16)             | × | ×   | ×  |
|         |       | AX, saddrp        | 2   | 2  | _  | AX-(saddrp)                | × | ×   | ×  |
|         |       | AX, [HL+byte]     | 3   | 2  | 5  | AX-(HL+byte)               | × | ×   | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 3  | 6  | AX-((ES:HL)+byte)          | × | ×   | ×  |
| 乗算      | MULU  | х                 | 1   | 2  | _  | $AX \leftarrow A \times X$ |   |     |    |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

<sup>2.</sup> コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-5 RL78-S1コアのオペレーション一覧(12/17)

| 命令群 | ニモニック | オペランド         | バイト | クロ | ック | オペレーション   | - | フラグ   |
|-----|-------|---------------|-----|----|----|---|---|-------|
| 群   |       |               |     | 注1 | 注2 |   | Z | AC CY |
| 増減  | INC   | r             | 1   | 1  | _  | r ← r+1   | × | ×     |
| ""  |       | !addr16       | 3   | 2  | _  | (addr16) ← (addr16)+1   | × | ×     |
|     |       | ES:!addr16    | 4   | 3  | 1  | (ES, addr16) ← (ES, addr16)+1   | × | ×     |
|     |       | saddr         | 2   | 2  | 1  | (saddr) ← (saddr)+1   | × | ×     |
|     |       | [HL+byte]     | 3   | 2  | 1  | (HL+byte) ← (HL+byte)+1   | × | ×     |
|     |       | ES: [HL+byte] | 4   | 3  | _  | ((ES:HL)+byte) ← ((ES:HL)+byte)+1   | × | ×     |
|     | DEC   | r             | 1   | 1  | _  | r ← r−1   | × | ×     |
|     |       | !addr16       | 3   | 2  | _  | (addr16) ← (addr16)-1   | × | ×     |
|     |       | ES:!addr16    | 4   | 3  | -  | (ES, addr16) ← (ES, addr16) −1  | × | ×     |
|     |       | saddr         | 2   | 2  | _  | (saddr) ← (saddr) −1  | × | ×     |
|     |       | [HL+byte]     | 3   | 2  | -  | (HL+byte) ← (HL+byte) -1  | × | ×     |
|     |       | ES: [HL+byte] | 4   | 3  | _  | ((ES:HL)+byte) ← ((ES:HL)+byte) −1  | × | ×     |
|     | INCW  | rp            | 1   | 2  | _  | rp ← rp+1   |   |       |
|     |       | !addr16       | 3   | 4  | _  | (addr16) ← (addr16)+1   |   |       |
|     |       | ES:!addr16    | 4   | 5  | _  | (ES, addr16) ← (ES, addr16)+1   |   |       |
|     |       | saddrp        | 2   | 4  | _  | (saddrp) ← (saddrp)+1   |   |       |
|     |       | [HL+byte]     | 3   | 4  | _  | (HL+byte) ← (HL+byte)+1   |   |       |
|     |       | ES: [HL+byte] | 4   | 5  | _  | ((ES:HL)+byte) ← ((ES:HL)+byte)+1   |   |       |
|     | DECW  | rp            | 1   | 2  | _  | rp ← rp−1   |   |       |
|     |       | !addr16       | 3   | 4  | _  | (addr16) ← (addr16)-1   |   |       |
|     |       | ES:!addr16    | 4   | 5  | _  | (ES, addr16) ← (ES, addr16) − 1   |   |       |
|     |       | saddrp        | 2   | 4  | _  | (saddrp) ← (saddrp)-1   |   |       |
|     |       | [HL+byte]     | 3   | 4  | _  | (HL+byte) ← (HL+byte) -1  |   |       |
|     |       | ES: [HL+byte] | 4   | 5  | _  | $((ES:HL)+byte) \leftarrow ((ES:HL)+byte) -1$   |   |       |
| シフ  | SHR   | A, cnt        | 2   | 1  | _  | $(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow 0) \times cnt$              |   | ×     |
| ۲   | SHRW  | AX, cnt       | 2   | 2  | _  | $(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow 0) \times cnt$       |   | ×     |
|     | SHL   | A, cnt        | 2   | 1  | _  | $(CY \leftarrow A_7, A_m \leftarrow A_{m-1}, A_0 \leftarrow 0) \times cnt$              |   | ×     |
|     |       | B, cnt        | 2   | 1  | _  | $(CY \leftarrow B_7, B_m \leftarrow B_{m-1}, B_0 \leftarrow 0) \times cnt$              |   | ×     |
|     |       | C, cnt        | 2   | 1  | _  | $(CY \leftarrow C_7, C_m \leftarrow C_{m-1}, C_0 \leftarrow 0) \times cnt$              |   | ×     |
|     | SHLW  | AX, cnt       | 2   | 2  | _  | $(CY \leftarrow AX_{15}, AX_m \leftarrow AX_{m-1}, AX_0 \leftarrow 0) \times cnt$       |   | ×     |
|     |       | BC, cnt       | 2   | 2  | _  | $(CY \leftarrow BC_{15}, BC_m \leftarrow BC_{m-1}, BC_0 \leftarrow 0) \times cnt$       |   | ×     |
|     | SAR   | A, cnt        | 2   | 1  | _  | $(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow A_7) \times cnt$            |   | ×     |
|     | SARW  | AX, cnt       | 2   | 2  | _  | $(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow AX_{15}) \times cnt$ |   | ×     |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考1. クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合, 最大4倍+6クロックになります。
  - 2. cntはビット・シフト数です。

表5-5 RL78-S1コアのオペレーション一覧(13/17)

| 命              | ニモニック | オペランド           | バイト | クロ | ック | オペレーション  | フラグ     |
|----------------|-------|-----------------|-----|----|----|--|---------|
| 命令群            |       |                 |     | 注1 | 注2 |  | Z AC CY |
|                | ROR   | A, 1            | 2   | 1  | _  | $(CY, A_7 \leftarrow A_0, A_{m-1} \leftarrow A_m) \times 1$                      | ×       |
| <br> <br> <br> | ROL   | A, 1            | 2   | 1  | _  | $(CY, A_0 \leftarrow A_7, A_{m+1} \leftarrow A_m) \times 1$                      | ×       |
| ŀ              | RORC  | A, 1            | 2   | 1  | _  | $(CY \leftarrow A_0, A_7 \leftarrow CY, A_{m-1} \leftarrow A_m) \times 1$        | ×       |
|                | ROLC  | A, 1            | 2   | 1  | _  | $(CY \leftarrow A_7, A_0 \leftarrow CY, A_{m+1} \leftarrow A_m) \times 1$        | ×       |
|                | ROLWC | AX,1            | 2   | 2  | _  | $(CY \leftarrow AX_{15}, AX_0 \leftarrow CY, AX_{m+1} \leftarrow AX_m) \times 1$ | ×       |
|                |       | BC,1            | 2   | 2  | _  | $(CY \leftarrow BC_{15}, BC_0 \leftarrow CY, BC_{m+1} \leftarrow BC_m) \times 1$ | ×       |
| ビッ             | MOV1  | CY, A.bit       | 2   | 1  | -  | CY ← A.bit   | ×       |
| ビット操作          |       | A.bit, CY       | 2   | 1  | _  | A.bit ← CY   |         |
| 作              |       | CY, PSW.bit     | 3   | 1  | _  | CY ← PSW.bit   | ×       |
|                |       | PSW.bit, CY     | 3   | 4  | -  | PSW.bit ← CY   | x x     |
|                |       | CY, saddr.bit   | 3   | 1  | _  | CY ← (saddr).bit   | ×       |
|                |       | saddr.bit, CY   | 3   | 2  | _  | (saddr).bit ← CY   |         |
|                |       | CY, sfr.bit     | 3   | 1  | -  | CY ← sfr.bit   | ×       |
|                |       | sfr.bit, CY     | 3   | 2  | _  | sfr.bit ← CY   |         |
|                |       | CY,[HL].bit     | 2   | 1  | 4  | CY ← (HL).bit  | ×       |
|                |       | [HL].bit, CY    | 2   | 2  | _  | (HL).bit ← CY  |         |
|                |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← (ES, HL).bit  | ×       |
|                |       | ES:[HL].bit, CY | 3   | 3  | _  | (ES, HL).bit ← CY  |         |
|                | AND1  | CY, A.bit       | 2   | 1  | _  | CY ← CY∧A.bit  | ×       |
|                |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CY∧PSW.bit  | ×       |
|                |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CY∧ (saddr).bit   | ×       |
|                |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CY∧sfr.bit  | ×       |
|                |       | CY,[HL].bit     | 2   | 1  | 4  | CY ← CY∧(HL).bit   | ×       |
|                |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CY∧(ES, HL).bit   | ×       |
|                | OR1   | CY, A.bit       | 2   | 1  | _  | CY ← CYVA.bit  | ×       |
|                |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CYVPSW.bit  | ×       |
|                |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CYV (saddr).bit   | ×       |
|                |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CYVsfr.bit  | ×       |
|                |       | CY, [HL].bit    | 2   | 1  | 4  | CY ← CYV (HL).bit  | ×       |
|                |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CYV(ES, HL).bit   | ×       |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

<sup>2.</sup> コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-5 RL78-S1コアのオペレーション一覧(14/17)

| 命令群     | ニモニック | オペランド           | バイト | クロ | ック | オペレーション                           | フ | ラグ | ř  |
|---------|-------|-----------------|-----|----|----|-----------------------------------|---|----|----|
|         |       |                 |     | 注1 | 注2 |                                   | Z | ٩C | CY |
| ビッ      | XOR1  | CY, A.bit       | 2   | 1  | _  | CY ← CY\A.bit                     |   |    | ×  |
| ·<br>操作 |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CY\PSW.bit                   |   |    | ×  |
| 作       |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CY <del>V</del> (saddr).bit  |   |    | ×  |
|         |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CY\sfr.bit                   |   |    | ×  |
|         |       | CY, [HL].bit    | 2   | 1  | 4  | CY ← CY\(\text{HL}\).bit          |   |    | ×  |
|         |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CY <del>V</del> (ES, HL).bit |   |    | ×  |
|         | SET1  | A.bit           | 2   | 1  | _  | A.bit ← 1                         |   |    |    |
|         |       | PSW.bit         | 3   | 4  | _  | PSW.bit ← 1                       | × | ×  | ×  |
|         |       | !addr16.bit     | 4   | 2  | _  | (addr16).bit ← 1                  |   |    |    |
|         |       | ES:!addr16.bit  | 5   | 3  | _  | (ES, addr16).bit ← 1              |   |    |    |
|         |       | saddr.bit       | 3   | 2  | _  | (saddr).bit ← 1                   |   |    |    |
|         |       | sfr.bit         | 3   | 2  | _  | sfr.bit ← 1                       |   |    |    |
|         |       | [HL].bit        | 2   | 2  | _  | (HL).bit ← 1                      |   |    |    |
|         |       | ES:[HL].bit     | 3   | 3  | _  | (ES, HL).bit ← 1                  |   |    |    |
|         | CLR1  | A.bit           | 2   | 1  | _  | A.bit ← 0                         |   |    |    |
|         |       | PSW.bit         | 3   | 4  | _  | PSW.bit ← 0                       | × | ×  | ×  |
|         |       | !addr16.bit     | 4   | 2  | _  | (addr16).bit ← 0                  |   |    |    |
|         |       | ES:!addr16.bit  | 5   | 3  | _  | (ES, addr16).bit ← 0              |   |    |    |
|         |       | saddr.bit       | 3   | 2  | _  | (saddr.bit) ← 0                   |   |    |    |
|         |       | sfr.bit         | 3   | 2  | _  | sfr.bit ← 0                       |   |    |    |
|         |       | [HL].bit        | 2   | 2  | _  | (HL).bit ← 0                      |   |    |    |
|         |       | ES:[HL].bit     | 3   | 3  | _  | (ES, HL).bit ← 0                  |   |    |    |
|         | SET1  | CY              | 2   | 1  | _  | CY ← 1                            |   |    | 1  |
|         | CLR1  | CY              | 2   | 1  | _  | CY ← 0                            |   |    | 0  |
|         | NOT1  | CY              | 2   | 1  | _  | CY ← CY                           |   |    | ×  |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック(fclk)数。

<sup>2.</sup> コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-5 RL78-S1コアのオペレーション一覧 (15/17)

| 命   | ニモニック | オペランド     | バイト | クロ | ック | オペレーション   | - | フラク | ï  |
|-----|-------|-----------|-----|----|----|---|---|-----|----|
| 命令群 |       |           |     | 注1 | 注2 |   | Z | AC  | CY |
| _   | CALL  | rp        | 2   | 4  | _  | $(SP-2) \leftarrow (PC+2)s, (SP-3) \leftarrow (PC+2)H,$       |   |     |    |
| ル   |       |           |     |    |    | $(SP-4) \leftarrow (PC+2)_L, PC \leftarrow CS, rp,$           |   |     |    |
| 'n  |       |           |     |    |    | SP ← SP-4   |   |     |    |
| ター  |       | \$!addr20 | 3   | 4  | _  | $(SP-2) \leftarrow (PC+3)s, (SP-3) \leftarrow (PC+3)H,$       |   |     |    |
| ン   |       |           |     |    |    | $(SP-4) \leftarrow (PC+3)_L, PC \leftarrow PC+3+jdisp16,$     |   |     |    |
|     |       |           |     |    |    | SP ← SP-4   |   |     |    |
|     |       | !addr16   | 3   | 4  | _  | $(SP-2) \leftarrow (PC+3)s, (SP-3) \leftarrow (PC+3)H,$       |   |     |    |
|     |       |           |     |    |    | $(SP-4) \leftarrow (PC+3)_L, PC \leftarrow 0000, addr16,$     |   |     |    |
|     |       |           |     |    |    | SP ← SP-4   |   |     |    |
|     |       | !!addr20  | 4   | 4  | _  | $(SP-2) \leftarrow (PC+4)s, (SP-3) \leftarrow (PC+4)H,$       |   |     |    |
|     |       |           |     |    |    | $(SP-4) \leftarrow (PC+4)_L, PC \leftarrow addr20,$           |   |     |    |
|     |       |           |     |    |    | SP ← SP-4   |   |     |    |
|     | CALLT | [addr5]   | 2   | 6  | _  | $(SP-2) \leftarrow (PC+2)s, (SP-3) \leftarrow (PC+2)H,$       |   |     |    |
|     |       |           |     |    |    | $(SP-4) \leftarrow (PC+2)_L, PC_S \leftarrow 0000,$           |   |     |    |
|     |       |           |     |    |    | PC <sub>H</sub> ← (0000, addr5+1),                            |   |     |    |
|     |       |           |     |    |    | PC <sub>L</sub> ← (0000, addr5),                              |   |     |    |
|     |       |           |     |    |    | SP ← SP-4   |   |     |    |
|     | BRK   | _         | 2   | 7  | _  | $(SP-1) \leftarrow PSW, (SP-2) \leftarrow (PC+2)s,$           |   |     |    |
|     |       |           |     |    |    | $(SP-3) \leftarrow (PC+2)_{H}, (SP-4) \leftarrow (PC+2)_{L},$ |   |     |    |
|     |       |           |     |    |    | PCs ← 0000,   |   |     |    |
|     |       |           |     |    |    | PC <sub>H</sub> ← (0007FH), PC <sub>L</sub> ← (0007EH),       |   |     |    |
|     |       |           |     |    |    | $SP \leftarrow SP-4, IE \leftarrow 0$                         |   |     |    |
|     | RET   | _         | 1   | 7  | _  | $PC_{\perp} \leftarrow (SP), PC_{H} \leftarrow (SP+1),$       |   |     |    |
|     |       |           |     |    |    | $PC_S \leftarrow (SP+2), SP \leftarrow SP+4$                  |   |     |    |
|     | RETI  | _         | 2   | 8  | _  | $PC_{L} \leftarrow (SP), PC_{H} \leftarrow (SP+1),$           | R | R   | R  |
|     |       |           |     |    |    | $PC_{S} \leftarrow (SP+2), PSW \leftarrow (SP+3),$            |   |     |    |
|     |       |           |     |    |    | SP ← SP+4   |   |     |    |
|     | RETB  | _         | 2   | 8  | _  | $PC_{L} \leftarrow (SP), PC_{H} \leftarrow (SP+1),$           | R | R   | R  |
|     |       |           |     |    |    | $PCs \leftarrow (SP+2), PSW \leftarrow (SP+3),$               |   |     |    |
|     |       |           |     |    |    | SP ← SP+4   |   |     |    |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

<sup>2.</sup> コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-5 RL78-S1コアのオペレーション一覧(16/17)

| 命令群    | ニモニック | オペランド               | バイト | クロ                | ック  | オペレーション  |   | フラク | ブ  |
|--------|-------|---------------------|-----|-------------------|-----|--|---|-----|----|
| 群      |       |                     |     | 注1                | 注2  |  | Z | AC  | CY |
| ス      | PUSH  | PSW                 | 2   | 2                 | _   | $(SP-1) \leftarrow PSW, (SP-2) \leftarrow 00H,$                                  |   |     |    |
| タッ     |       |                     |     |                   |     | SP ← SP-2  |   |     |    |
| ック操作   |       | rp                  | 1   | 2                 | _   | $(SP-1) \leftarrow rp_H, (SP-2) \leftarrow rp_L,$                                |   |     |    |
| 作      |       |                     |     |                   |     | SP ← SP-2  |   |     |    |
|        | POP   | PSW                 | 2   | 4                 | _   | PSW ← (SP+1) , SP ← SP+2   | R | R   | R  |
|        |       | rp                  | 1   | 2                 | _   | $rp_{\perp} \leftarrow (SP)$ , $rp_{H} \leftarrow (SP+1)$ , $SP \leftarrow SP+2$ |   |     |    |
|        | MOVW  | SP, #word           | 4   | 2                 | _   | SP ← word  |   |     |    |
|        |       | SP, AX              | 2   | 2                 | _   | SP ← AX  |   |     |    |
|        |       | AX, SP              | 2   | 2                 | _   | AX ← SP  |   |     |    |
|        |       | HL, SP              | 3   | 2                 | _   | HL ← SP  |   |     |    |
|        |       | BC, SP              | 3   | 2                 | _   | BC ← SP  |   |     |    |
|        |       | DE, SP              | 3   | 2                 | _   | DE ← SP  |   |     |    |
|        | ADDW  | SP, #byte           | 2   | 2                 | _   | SP ← SP+byte   |   |     |    |
|        | SUBW  | SP, #byte           | 2   | 2                 | _   | SP ← SP−byte   |   |     |    |
| 無条件分   | BR    | AX                  | 2   | 3                 | _   | PC ← CS, AX  |   |     |    |
| 件分     |       | \$addr20            | 2   | 3                 | _   | PC ← PC+2+jdisp8   |   |     |    |
| 岐      |       | \$!addr20           | 3   | 3                 | _   | PC ← PC+3+jdisp16  |   |     |    |
|        |       | !addr16             | 3   | 3                 | _   | PC ← 0000, addr16  |   |     |    |
| -      |       | !!addr20            | 4   | 3                 | _   | PC ← addr20  |   |     |    |
| 余件     | BC    | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | PC ← PC+2+jdisp8 if CY = 1   |   |     |    |
| 条件付き分岐 | BNC   | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC+2+jdisp8 \text{ if } CY = 0$                                   |   |     |    |
| 分岐     | BZ    | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC + 2 + jdisp8 \text{ if } Z = 1$                                |   |     |    |
|        | BNZ   | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC + 2 + jdisp8 \text{ if } Z = 0$                                |   |     |    |
|        | вн    | \$addr20            | 3   | 2/4 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (ZVCY)=0   |   |     |    |
|        | BNH   | \$addr20            | 3   | 2/4 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (ZVCY)=1   |   |     |    |
|        | вт    | saddr.bit, \$addr20 | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 1  |   |     |    |
|        |       | sfr.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if sfr.bit = 1  |   |     |    |
|        |       | A.bit, \$addr20     | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if A.bit = 1  |   |     |    |
|        |       | PSW.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 1  |   |     |    |
|        |       | [HL].bit, \$addr20  | 3   | 3/5 <sup>注3</sup> | 6/7 | PC ← PC+3+jdisp8 if (HL).bit = 1   |   |     |    |
|        |       | ES:[HL].bit,        | 4   | 4/6 <sup>注3</sup> | 7/8 | PC ← PC+4+jdisp8   |   |     |    |
|        |       | \$addr20            |     |                   |     | if (ES, HL).bit = 1  |   |     |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. クロック数は"条件不成立時/条件成立時"を表しています。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大4倍+6クロックになります。

表5-5 RL78-S1コアのオペレーション一覧(17/17)

| 命        | ニモニック | オペランド               | バイト | クロ                | ック  | オペレーション                              | フラ   | グ  |
|----------|-------|---------------------|-----|-------------------|-----|--------------------------------------|------|----|
| 命令群      |       |                     |     | 注1                | 注2  |                                      | Z AC | CY |
| 条        | BF    | saddr.bit, \$addr20 | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 0  |      |    |
| 条件付き分岐   |       | sfr.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if sfr.bit = 0      |      |    |
| き分       |       | A.bit, \$addr20     | 3   | 3/5 <sup>注3</sup> | -   | PC ← PC+3+jdisp8 if A.bit = 0        |      |    |
| 岐        |       | PSW.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 0      |      |    |
|          |       | [HL].bit, \$addr20  | 3   | 3/5 <sup>注3</sup> | 6/7 | PC ← PC+3+jdisp8 if (HL).bit = 0     |      |    |
|          |       | ES:[HL].bit,        | 4   | 4/6 <sup>注3</sup> | 7/8 | PC ← PC+4+jdisp8 if (ES, HL).bit = 0 |      |    |
|          |       | \$addr20            |     |                   |     |                                      |      |    |
|          | BTCLR | saddr.bit, \$addr20 | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 1  |      |    |
|          |       |                     |     |                   |     | then reset (saddr).bit               |      |    |
|          |       | sfr.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | -   | PC ← PC+4+jdisp8 if sfr.bit = 1      |      |    |
|          |       |                     |     |                   |     | then reset sfr.bit                   |      |    |
|          |       | A.bit, \$addr20     | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if A.bit = 1        |      |    |
|          |       |                     |     |                   |     | then reset A.bit                     |      |    |
|          |       | PSW.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 1      | × ×  | ×  |
|          |       |                     |     |                   |     | then reset PSW.bit                   |      |    |
|          |       | [HL].bit, \$addr20  | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (HL).bit = 1     |      |    |
|          |       |                     |     |                   |     | then reset (HL).bit                  |      |    |
|          |       | ES:[HL].bit,        | 4   | 4/6 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (ES, HL).bit = 1 |      |    |
|          |       | \$addr20            |     |                   |     | then reset (ES, HL).bit              |      |    |
| 条件       | SKC   | _                   | 2   | 1                 | _   | Next instruction skip if CY = 1      |      |    |
| 条件付きスキップ | SKNC  | _                   | 2   | 1                 | _   | Next instruction skip if CY = 0      |      |    |
| スキ       | SKZ   | _                   | 2   | 1                 | _   | Next instruction skip if Z = 1       |      |    |
| ップ       | SKNZ  | _                   | 2   | 1                 | _   | Next instruction skip if Z = 0       |      |    |
|          | SKH   | _                   | 2   | 1                 | _   | Next instruction skip if (ZVCY)=0    |      |    |
|          | SKNH  | _                   | 2   | 1                 | _   | Next instruction skip if (ZVCY)=1    |      |    |
| C<br>P   | NOP   | _                   | 1   | 1                 | _   | No Operation                         |      |    |
| U<br>制   | EI    | _                   | 3   | 4                 | _   | IE ← 1(Enable Interrupt)             |      |    |
| 御        | DI    | _                   | 3   | 4                 | _   | IE ← 0(Disable Interrupt)            |      |    |
|          | HALT  | _                   | 2   | 3                 | _   | Set HALT Mode                        |      |    |
|          | STOP  | _                   | 2   | 3                 | -   | Set STOP Mode                        |      |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. クロック数は"条件不成立時/条件成立時"を表しています。

#### 5.5.2 RL78-S2コアのオペレーション一覧

表5-6 RL78-S2コアのオペレーション一覧 (1/17)

| 命          | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                | フラグ |    |    |
|------------|-------|--------------------|-----|----|----|------------------------|-----|----|----|
| 命令群        |       |                    |     | 注1 | 注2 |                        | Z   | AC | CY |
| 8<br>Ľ     | MOV   | r, #byte           | 2   | 1  | _  | r ← byte               |     |    |    |
| 8ビット・データ転送 |       | PSW, #byte         | 3   | 3  | _  | PSW ← byte             | ×   | ×  | ×  |
| ゠゙         |       | CS, #byte          | 3   | 1  | _  | CS ← byte              |     |    |    |
| タ          |       | ES, #byte          | 2   | 1  | _  | ES ← byte              |     |    |    |
| 転送         |       | !addr16, #byte     | 4   | 1  | _  | (addr16) ← byte        |     |    |    |
|            |       | ES:!addr16, #byte  | 5   | 2  | _  | (ES, addr16) ← byte    |     |    |    |
|            |       | saddr, #byte       | 3   | 1  | _  | (saddr) ← byte         |     |    |    |
|            |       | sfr, #byte         | 3   | 1  | _  | sfr ← byte             |     |    |    |
|            |       | [DE+byte], #byte   | 3   | 1  | _  | (DE+byte) ← byte       |     |    |    |
|            |       | ES:[DE+byte],#byte | 4   | 2  | _  | ((ES, DE)+byte) ← byte |     |    |    |
|            |       | [HL+byte], #byte   | 3   | 1  | _  | (HL+byte) ← byte       |     |    |    |
|            |       | ES:[HL+byte],#byte | 4   | 2  | _  | ((ES, HL)+byte) ← byte |     |    |    |
|            |       | [SP+byte], #byte   | 3   | 1  | _  | (SP+byte) ← byte       |     |    |    |
|            |       | word[B], #byte     | 4   | 1  | _  | (B+word) ← byte        |     |    |    |
|            |       | ES:word[B], #byte  | 5   | 2  | _  | ((ES, B)+word) ← byte  |     |    |    |
|            |       | word[C], #byte     | 4   | 1  | _  | (C+word) ← byte        |     |    |    |
|            |       | ES:word[C], #byte  | 5   | 2  | _  | ((ES, C)+word) ← byte  |     |    |    |
|            |       | word[BC], #byte    | 4   | 1  | _  | (BC+word) ← byte       |     |    |    |
|            |       | ES:word[BC], #byte | 5   | 2  | _  | ((ES, BC)+word) ← byte |     |    |    |
|            |       | A, r <sup>注3</sup> | 1   | 1  | _  | A ← r                  |     |    |    |
|            |       | r, A <sup>注3</sup> | 1   | 1  | _  | r ← A                  |     |    |    |
|            |       | A, PSW             | 2   | 1  | _  | A ← PSW                |     |    |    |
|            |       | PSW, A             | 2   | 3  | _  | PSW ← A                | ×   | ×  | ×  |
|            |       | A, CS              | 2   | 1  | _  | A ← CS                 |     |    |    |
|            |       | CS, A              | 2   | 1  | _  | CS ← A                 |     |    |    |
|            |       | A, ES              | 2   | 1  | _  | A ← ES                 |     |    |    |
|            |       | ES, A              | 2   | 1  | _  | ES ← A                 |     |    |    |
|            |       | A, !addr16         | 3   | 1  | 4  | A ← (addr16)           |     |    |    |
|            |       | A, ES:!addr16      | 4   | 2  | 5  | A ← (ES, addr16)       |     |    |    |
|            |       | !addr16, A         | 3   | 1  | _  | (addr16) ← A           |     |    |    |
|            |       | ES:!addr16, A      | 4   | 2  | _  | (ES, addr16) ← A       |     |    |    |
|            |       | A, saddr           | 2   | 1  | _  | A ← (saddr)            |     |    |    |
|            |       | saddr, A           | 2   | 1  | _  | (saddr) ← A            |     |    |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-6 RL78-S2コアのオペレーション一覧 (2/17)

| 命      | ニモニック | オペランド           | バイト | クロ | ック | オペレーション                         | フラグ     |
|--------|-------|-----------------|-----|----|----|---------------------------------|---------|
| 命令群    |       |                 |     | 注1 | 注2 |                                 | Z AC CY |
| 8<br>Ľ | MOV   | A, sfr          | 2   | 1  | -  | A ← sfr                         |         |
| 8ビット・  |       | sfr, A          | 2   | 1  | ı  | sfr ← A                         |         |
| ・<br>デ |       | A, [DE]         | 1   | 1  | 4  | A ← (DE)                        |         |
| データ転送  |       | [DE], A         | 1   | 1  | _  | (DE) ← A                        |         |
| 転送     |       | A, ES:[DE]      | 2   | 2  | 5  | A ← (ES, DE)                    |         |
|        |       | ES:[DE], A      | 2   | 2  | _  | (ES, DE) ← A                    |         |
|        |       | A, [HL]         | 1   | 1  | 4  | A ← (HL)                        |         |
|        |       | [HL], A         | 1   | 1  | -  | (HL) ← A                        |         |
|        |       | A, ES:[HL]      | 2   | 2  | 5  | A ← (ES, HL)                    |         |
|        |       | ES:[HL], A      | 2   | 2  | _  | (ES, HL) ← A                    |         |
|        |       | A, [DE+byte]    | 2   | 1  | 4  | A ← (DE+byte)                   |         |
|        |       | [DE+byte], A    | 2   | 1  | _  | (DE+byte) ← A                   |         |
|        |       | A, ES:[DE+byte] | 3   | 2  | 5  | A ← ((ES, DE)+byte)             |         |
|        |       | ES:[DE+byte], A | 3   | 2  | _  | ((ES, DE)+byte) ← A             |         |
|        |       | A, [HL+byte]    | 2   | 1  | 4  | A ← (HL+byte)                   |         |
|        |       | [HL+byte], A    | 2   | 1  | -  | (HL+byte) ← A                   |         |
|        |       | A, ES:[HL+byte] | 3   | 2  | 5  | A ← ((ES, HL)+byte)             |         |
|        |       | ES:[HL+byte], A | 3   | 2  | 1  | ((ES, HL)+byte) ← A             |         |
|        |       | A, [SP+byte]    | 2   | 1  | _  | A ← (SP+byte)                   |         |
|        |       | [SP+byte], A    | 2   | 1  | _  | (SP+byte) ← A                   |         |
|        |       | A, word[B]      | 3   | 1  | 4  | $A \leftarrow (B+word)$         |         |
|        |       | word[B], A      | 3   | 1  | _  | (B+word) ← A                    |         |
|        |       | A, ES:word[B]   | 4   | 2  | 5  | $A \leftarrow ((ES, B) + word)$ |         |
|        |       | ES:word[B], A   | 4   | 2  | _  | $((ES, B) + word) \leftarrow A$ |         |
|        |       | A, word[C]      | 3   | 1  | 4  | $A \leftarrow (C+word)$         |         |
|        |       | word[C], A      | 3   | 1  | _  | (C+word) ← A                    |         |
|        |       | A, ES:word[C]   | 4   | 2  | 5  | $A \leftarrow ((ES, C) + word)$ |         |
|        |       | ES:word[C], A   | 4   | 2  | _  | $((ES, C)+word) \leftarrow A$   |         |
|        |       | A, word[BC]     | 3   | 1  | 4  | A ← (BC+word)                   |         |
|        |       | word[BC], A     | 3   | 1  | _  | (BC+word) ← A                   |         |
|        |       | A, ES:word[BC]  | 4   | 2  | 5  | A ← ((ES, BC)+word)             |         |
|        |       | ES:word[BC], A  | 4   | 2  | _  | ((ES, BC)+word) ← A             |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧 (3/17)

| 命      | ニモニック | オペランド              | バイト       | クロ | ック | オペレーション                          | フラグ     |
|--------|-------|--------------------|-----------|----|----|----------------------------------|---------|
| 命令群    |       |                    | •         | 注1 | 注2 |                                  | Z AC CY |
| 8<br>Ľ | MOV   | A, [HL+B]          | 2         | 1  | 4  | A ← (HL+B)                       |         |
| 8ビット・  |       | [HL+B], A          | 2         | 1  | _  | (HL+B) ← A                       |         |
| デ      |       | A, ES:[HL+B]       | 3         | 2  | 5  | A ← ((ES, HL)+B)                 |         |
| ー<br>タ |       | ES:[HL+B], A       | 3         | 2  | _  | ((ES, HL)+B) ← A                 |         |
| データ転送  |       | A, [HL+C]          | 2         | 1  | 4  | A ← (HL+C)                       |         |
|        |       | [HL+C], A          | 2         | 1  | _  | (HL+C) ← A                       |         |
|        |       | A, ES:[HL+C]       | 3         | 2  | 5  | $A \leftarrow ((ES, HL) + C)$    |         |
|        |       | ES:[HL+C], A       | 3         | 2  | _  | ((ES, HL)+C) ← A                 |         |
|        |       | X, !addr16         | 3         | 1  | 4  | X ← (addr16)                     |         |
|        |       | X, ES:!addr16      | 4         | 2  | 5  | X ← (ES, addr16)                 |         |
|        |       | X, saddr           | 2         | 1  | _  | X ← (saddr)                      |         |
|        |       | B, !addr16         | 3         | 1  | 4  | B ← (addr16)                     |         |
|        |       | B, ES:!addr16      | 4         | 2  | 5  | B ← (ES, addr16)                 |         |
|        |       | B, saddr           | 2         | 1  | _  | B ← (saddr)                      |         |
|        |       | C, !addr16         | 3         | 1  | 4  | C ← (addr16)                     |         |
|        |       | C, ES:!addr16      | 4         | 2  | 5  | C ← (ES, addr16)                 |         |
|        |       | C, saddr           | 2         | 1  | _  | C ← (saddr)                      |         |
|        |       | ES, saddr          | 3         | 1  | _  | ES ← (saddr)                     |         |
|        | XCH   | A, r <sup>注3</sup> | 1 (r = X) | 1  | _  | A ←→ r                           |         |
|        |       |                    | 2 (r=X以   |    |    |                                  |         |
|        |       |                    | 外)        |    |    |                                  |         |
|        |       | A, !addr16         | 4         | 2  | _  | A ←→ (addr16)                    |         |
|        |       | A, ES:!addr16      | 5         | 3  | -  | A ←→ (ES, addr16)                |         |
|        |       | A, saddr           | 3         | 2  | _  | A ←→ (saddr)                     |         |
|        |       | A, sfr             | 3         | 2  | _  | A ←→ sfr                         |         |
|        |       | A, [DE]            | 2         | 2  | _  | $A \longleftrightarrow (DE)$     |         |
|        |       | A, ES:[DE]         | 3         | 3  | _  | $A \longleftrightarrow (ES, DE)$ |         |
|        |       | A, [HL]            | 2         | 2  | _  | A ←→ (HL)                        |         |
|        |       | A, ES:[HL]         | 3         | 3  | _  | A ←→ (ES, HL)                    |         |
|        |       | A, [DE+byte]       | 3         | 2  | _  | A ←→ (DE+byte)                   |         |
|        |       | A, ES:[DE+byte]    | 4         | 3  | _  | A ←→ ((ES, DE)+byte)             |         |
|        |       | A, [HL+byte]       | 3         | 2  | _  | A ←→ (HL+byte)                   |         |
|        |       | A, ES:[HL+byte]    | 4         | 3  | _  | A ←→ ((ES, HL)+byte)             |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-6 RL78-S2コアのオペレーション一覧 (4/17)

| 命          | ニモニック | オペランド                | バイト | クロ | ック | オペレーション                                | フ | ラグ    |
|------------|-------|----------------------|-----|----|----|--|---|-------|
| 命令群        |       |                      |     | 注1 | 注2 |  | Z | AC CY |
| 8<br>Ľ     | XCH   | A, [HL+B]            | 2   | 2  | _  | A ←→ (HL+B)                            |   |       |
| 8ビット・データ転送 |       | A, ES:[HL+B]         | 3   | 3  | -  | A ←→ ((ES, HL)+B)                      |   |       |
| デ          |       | A, [HL+C]            | 2   | 2  | _  | $A \longleftrightarrow (HL+C)$         |   |       |
| ー<br>タ     |       | A, ES:[HL+C]         | 3   | 3  | -  | $A \longleftrightarrow ((ES, HL) + C)$ |   |       |
| 転送         | ONEB  | А                    | 1   | 1  | ı  | A ← 01H                                |   |       |
| -          |       | х                    | 1   | 1  | _  | X ← 01H                                |   |       |
|            |       | В                    | 1   | 1  | _  | B ← 01H                                |   |       |
|            |       | С                    | 1   | 1  | _  | C ← 01H                                |   |       |
|            |       | !addr16              | 3   | 1  | _  | (addr16) ← 01H                         |   |       |
|            |       | ES:!addr16           | 4   | 2  | _  | (ES, addr16) ← 01H                     |   |       |
|            |       | saddr                | 2   | 1  | _  | (saddr) ← 01H                          |   |       |
|            | CLRB  | А                    | 1   | 1  | _  | A ← 00H                                |   |       |
|            |       | Х                    | 1   | 1  | _  | X ← 00H                                |   |       |
|            |       | В                    | 1   | 1  | _  | B ← 00H                                |   |       |
|            |       | С                    | 1   | 1  | _  | C ← 00H                                |   |       |
|            |       | !addr16              | 3   | 1  | _  | (addr16) ← 00H                         |   |       |
|            |       | ES:!addr16           | 4   | 2  | _  | (ES,addr16) ← 00H                      |   |       |
|            |       | saddr                | 2   | 1  | _  | (saddr) ← 00H                          |   |       |
|            | MOVS  | [HL+byte], X         | 3   | 1  | _  | (HL+byte) ← X                          | × | ×     |
| 10         |       | ES:[HL+byte], X      | 4   | 2  | _  | (ES, HL+byte) ← X                      | × | ×     |
| 16ビット・     | MOVW  | rp, #word            | 3   | 1  | _  | rp ← word                              |   |       |
| h          |       | saddrp, #word        | 4   | 1  | _  | (saddrp) ← word                        |   |       |
| デ          |       | sfrp, #word          | 4   | 1  | -  | sfrp ← word                            |   |       |
| データ転送      |       | AX, rp <sup>注3</sup> | 1   | 1  | _  | AX ← rp                                |   |       |
| 転送         |       | rp, AX <sup>注3</sup> | 1   | 1  | _  | rp ← AX                                |   |       |
|            |       | AX, !addr16          | 3   | 1  | 4  | AX ← (addr16)                          |   |       |
|            |       | !addr16, AX          | 3   | 1  | _  | (addr16) ← AX                          |   |       |
|            |       | AX, ES:!addr16       | 4   | 2  | 5  | AX ← (ES, addr16)                      |   |       |
|            |       | ES:!addr16, AX       | 4   | 2  | _  | (ES, addr16) ← AX                      |   |       |
|            |       | AX, saddrp           | 2   | 1  | _  | AX ← (saddrp)                          |   |       |
|            |       | saddrp, AX           | 2   | 1  | _  | (saddrp) ← AX                          |   |       |
|            |       | AX, sfrp             | 2   | 1  | -  | AX ← sfrp                              |   |       |
|            |       | sfrp, AX             | 2   | 1  | _  | sfrp ← AX                              |   |       |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. rp = AXを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧 (5/17)

| 命       | ニモニック | オペランド            | バイト | クロ | ック | オペレーション                           | フラグ     |
|---------|-------|------------------|-----|----|----|-----------------------------------|---------|
| 命令群     |       |                  |     | 注1 | 注2 |                                   | Z AC CY |
| 16<br>Ľ | MOVW  | AX, [DE]         | 1   | 1  | 4  | AX ← (DE)                         |         |
| 16ビット・  |       | [DE], AX         | 1   | 1  | _  | (DE) ← AX                         |         |
| ゠゙      |       | AX, ES:[DE]      | 2   | 2  | 5  | AX ← (ES, DE)                     |         |
| データ転送   |       | ES:[DE], AX      | 2   | 2  | _  | (ES, DE) ← AX                     |         |
| 転送      |       | AX, [HL]         | 1   | 1  | 4  | AX ← (HL)                         |         |
|         |       | [HL], AX         | 1   | 1  | _  | (HL) ← AX                         |         |
|         |       | AX, ES:[HL]      | 2   | 2  | 5  | AX ← (ES, HL)                     |         |
|         |       | ES:[HL], AX      | 2   | 2  | _  | (ES, HL) ← AX                     |         |
|         |       | AX, [DE+byte]    | 2   | 1  | 4  | AX ← (DE+byte)                    |         |
|         |       | [DE+byte], AX    | 2   | 1  | _  | (DE+byte) ← AX                    |         |
|         |       | AX, ES:[DE+byte] | 3   | 2  | 5  | AX ← ((ES, DE)+byte)              |         |
|         |       | ES:[DE+byte], AX | 3   | 2  | _  | ((ES, DE)+byte) ← AX              |         |
|         |       | AX, [HL+byte]    | 2   | 1  | 4  | AX ← (HL+byte)                    |         |
|         |       | [HL+byte], AX    | 2   | 1  | _  | (HL+byte) ← AX                    |         |
|         |       | AX, ES:[HL+byte] | 3   | 2  | 5  | AX ← ((ES, HL)+byte)              |         |
|         |       | ES:[HL+byte], AX | 3   | 2  | _  | ((ES, HL)+byte) ← AX              |         |
|         |       | AX, [SP+byte]    | 2   | 1  | _  | AX ← (SP+byte)                    |         |
|         |       | [SP+byte], AX    | 2   | 1  | _  | (SP+byte) ← AX                    |         |
|         |       | AX, word[B]      | 3   | 1  | 4  | AX ← (B+word)                     |         |
|         |       | word[B], AX      | 3   | 1  | _  | (B+word) ← AX                     |         |
|         |       | AX, ES:word[B]   | 4   | 2  | 5  | $AX \leftarrow ((ES, B) + word)$  |         |
|         |       | ES:word[B], AX   | 4   | 2  | _  | $((ES, B)+word) \leftarrow AX$    |         |
|         |       | AX, word[C]      | 3   | 1  | 4  | AX ← (C+word)                     |         |
|         |       | word[C], AX      | 3   | 1  | _  | (C+word) ← AX                     |         |
|         |       | AX, ES:word[C]   | 4   | 2  | 5  | $AX \leftarrow ((ES, C) + word)$  |         |
|         |       | ES:word[C], AX   | 4   | 2  | _  | $((ES, C)+word) \leftarrow AX$    |         |
|         |       | AX, word[BC]     | 3   | 1  | 4  | AX ← (BC+word)                    |         |
|         |       | word[BC], AX     | 3   | 1  | _  | (BC+word) ← AX                    |         |
|         |       | AX, ES:word[BC]  | 4   | 2  | 5  | $AX \leftarrow ((ES, BC) + word)$ |         |
|         |       | ES:word[BC], AX  | 4   | 2  | _  | $((ES, BC) + word) \leftarrow AX$ |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧 (6/17)

| 命       | ニモニック | オペランド                | バイト | クロ | ック | オペレーション                          | - | フラク | ブ  |
|---------|-------|----------------------|-----|----|----|----------------------------------|---|-----|----|
| 命令群     |       |                      |     | 注1 | 注2 |                                  | Z | AC  | CY |
| 16<br>ビ | MOVW  | BC, !addr16          | 3   | 1  | 4  | BC ← (addr16)                    |   |     |    |
| ット・     |       | BC, ES:!addr16       | 4   | 2  | 5  | BC ← (ES, addr16)                |   |     |    |
| ・<br>デ  |       | DE, !addr16          | 3   | 1  | 4  | DE ← (addr16)                    |   |     |    |
| データ転送   |       | DE, ES:!addr16       | 4   | 2  | 5  | DE ← (ES, addr16)                |   |     |    |
| 転送      |       | HL, !addr16          | 3   | 1  | 4  | HL ← (addr16)                    |   |     |    |
|         |       | HL, ES:!addr16       | 4   | 2  | 5  | HL ← (ES, addr16)                |   |     |    |
|         |       | BC, saddrp           | 2   | 1  | _  | BC ← (saddrp)                    |   |     |    |
|         |       | DE, saddrp           | 2   | 1  | _  | DE ← (saddrp)                    |   |     |    |
|         |       | HL, saddrp           | 2   | 1  | _  | HL ← (saddrp)                    |   |     |    |
|         | XCHW  | AX, rp <sup>注3</sup> | 1   | 1  | _  | AX ←→ rp                         |   |     |    |
|         | ONEW  | AX                   | 1   | 1  | _  | AX ← 0001H                       |   |     |    |
|         |       | BC                   | 1   | 1  | _  | BC ← 0001H                       |   |     |    |
|         | CLRW  | AX                   | 1   | 1  | _  | AX ← 0000H                       |   |     |    |
|         |       | BC                   | 1   | 1  | _  | BC ← 0000H                       |   |     |    |
| 8ビット演算  | ADD   | A, #byte             | 2   | 1  | _  | A, CY ← A+byte                   | × | ×   | ×  |
| ット      |       | saddr, #byte         | 3   | 2  | _  | (saddr), CY ← (saddr)+byte       | × | ×   | ×  |
| 算       |       | A, r <sup>注4</sup>   | 2   | 1  | _  | A, CY ← A+r                      | × | ×   | ×  |
|         |       | r, A                 | 2   | 1  | _  | r, CY ← r+A                      | × | ×   | ×  |
|         |       | A, !addr16           | 3   | 1  | 4  | A, CY ← A+(addr16)               | × | ×   | ×  |
|         |       | A, ES:!addr16        | 4   | 2  | 5  | A, CY ← A+(ES, addr16)           | × | ×   | ×  |
|         |       | A, saddr             | 2   | 1  | _  | A, CY ← A+(saddr)                | × | ×   | ×  |
|         |       | A, [HL]              | 1   | 1  | 4  | A, CY ← A+(HL)                   | × | ×   | ×  |
|         |       | A, ES:[HL]           | 2   | 2  | 5  | A,CY ← A+(ES, HL)                | × | ×   | ×  |
|         |       | A, [HL+byte]         | 2   | 1  | 4  | A, CY ← A+(HL+byte)              | × | ×   | ×  |
|         |       | A, ES:[HL+byte]      | 3   | 2  | 5  | A,CY ← A+((ES, HL)+byte)         | × | ×   | ×  |
|         |       | A, [HL+B]            | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + B)$  | × | ×   | ×  |
|         |       | A, ES:[HL+B]         | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+B)$ | × | ×   | ×  |
|         |       | A, [HL+C]            | 2   | 1  | 4  | $A, CY \leftarrow A+(HL+C)$      | × | ×   | ×  |
|         |       | A, ES:[HL+C]         | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+C)$ | × | ×   | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclx) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. rp = AXを除く。
  - 4. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧 (7/17)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                 |   | フラケ | グ  |
|--------|-------|--------------------|-----|----|----|---|---|-----|----|
| 命令群    |       |                    |     | 注1 | 注2 |   | Z | AC  | CY |
| 8      | ADDC  | A, #byte           | 2   | 1  | _  | A, CY ← A+byte+CY                       | × | ×   | ×  |
| ピッ     |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr)+byte+CY           | × | ×   | ×  |
| 8ビット演算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | $A, CY \leftarrow A+r+CY$               | × | ×   | ×  |
| 算      |       | r, A               | 2   | 1  | _  | r, CY ← r+A+CY                          | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | $A, CY \leftarrow A + (addr16) + CY$    | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | $A, CY \leftarrow A+(ES, addr16)+CY$    | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A+(saddr)+CY                    | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | $A, CY \leftarrow A + (HL) + CY$        | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A,CY ← A+(ES, HL)+CY                    | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + byte) + CY$ | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+byte)+CY$  | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + B) + CY$    | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+B)+CY$     | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + C) + CY$    | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+C)+CY$     | × | ×   | ×  |
|        | SUB   | A, #byte           | 2   | 1  | _  | A, CY ← A−byte                          | × | ×   | ×  |
|        |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr) -byte             | × | ×   | ×  |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A, CY ← A−r                             | × | ×   | ×  |
|        |       | r, A               | 2   | 1  | _  | r, CY ← r−A                             | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | A, CY ← A−(addr16)                      | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A, CY ← A−(ES, addr16)                  | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A−(saddr)                       | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | A, CY ← A−(HL)                          | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A,CY ← A−(ES, HL)                       | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A, CY ← A−(HL+byte)                     | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+byte)$     | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + B)$         | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+B)$        | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + C)$         | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+C)$        | × | ×   | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧 (8/17)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                   |   | フラ | グ  |
|--------|-------|--------------------|-----|----|----|---|---|----|----|
| 命令群    |       |                    |     | 注1 | 注2 |   | Z | AC | CY |
| 8      | SUBC  | A, #byte           | 2   | 1  | _  | A, CY ← A−byte−CY                         | × | ×  | ×  |
| ビッ     |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr) - byte - CY         | × | ×  | ×  |
| 8ビット演算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | $A, CY \leftarrow A-r-CY$                 | × | ×  | ×  |
| 算      |       | r, A               | 2   | 1  | _  | $r, CY \leftarrow r-A-CY$                 | × | ×  | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | $A, CY \leftarrow A - (addr16) - CY$      | × | ×  | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | $A, CY \leftarrow A-(ES, addr16)-CY$      | × | ×  | ×  |
|        |       | A, saddr           | 2   | 1  | ı  | $A, CY \leftarrow A - (saddr) - CY$       | × | ×  | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | $A, CY \leftarrow A - (HL) - CY$          | × | ×  | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | $A,CY \leftarrow A-(ES, HL)-CY$           | × | ×  | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + byte) - CY$   | × | ×  | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+byte)-CY$    | × | ×  | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + B) - CY$      | × | ×  | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+B)-CY$       | × | ×  | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + C) - CY$      | × | ×  | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A, CY \leftarrow A - ((ES:HL) + C) - CY$ | × | ×  | ×  |
|        | AND   | A, #byte           | 2   | 1  | _  | A ← A∧byte                                | × |    |    |
|        |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr)∧byte                    | × |    |    |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← A∧r                                   | × |    |    |
|        |       | r, A               | 2   | 1  | _  | $r \leftarrow r \wedge A$                 | × |    |    |
|        |       | A, !addr16         | 3   | 1  | 4  | A ← A∧ (addr16)                           | × |    |    |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A ← A∧(ES:addr16)                         | × |    |    |
|        |       | A, saddr           | 2   | 1  | _  | A ← A∧(saddr)                             | × |    |    |
|        |       | A, [HL]            | 1   | 1  | 4  | A ← A∧(HL)                                | × |    |    |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A ← A∧(ES:HL)                             | × |    |    |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A ← A∧(HL+byte)                           | × |    |    |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← A∧((ES:HL)+byte)                      | × |    |    |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A \leftarrow A \wedge (HL + B)$          | × |    |    |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A \leftarrow A \wedge ((ES:HL) + B)$     | × |    |    |
|        |       | A, [HL+C]          | 2   | 1  | 4  | A ← A∧(HL+C)                              | × |    |    |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow A \land ((ES:HL) + C)$      | × |    |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧 (9/17)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                   | フラグ     |
|--------|-------|--------------------|-----|----|----|---|---------|
| 命令群    |       |                    |     | 注1 | 注2 |   | Z AC CY |
| 8<br>Ľ | OR    | A, #byte           | 2   | 1  | _  | A ← A∨byte                                | ×       |
| ット     |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr) V byte                  | ×       |
| 8ビット演算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← AVr                                   | ×       |
| -      |       | r, A               | 2   | 1  | _  | r ← rVA                                   | ×       |
|        |       | A, !addr16         | 3   | 1  | 4  | A ← AV (addr16)                           | ×       |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A ← AV(ES:addr16)                         | ×       |
|        |       | A, saddr           | 2   | 1  | _  | A ← AV (saddr)                            | ×       |
|        |       | A, [HL]            | 1   | 1  | 4  | A ← AV(HL)                                | ×       |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A ← AV(ES:HL)                             | ×       |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A ← AV(HL+byte)                           | ×       |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← AV((ES:HL)+byte)                      | ×       |
|        |       | A, [HL+B]          | 2   | 1  | 4  | A ← AV(HL+B)                              | ×       |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A \leftarrow AV((ES:HL)+B)$              | ×       |
|        |       | A, [HL+C]          | 2   | 1  | 4  | A ← AV(HL+C)                              | ×       |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow AV((ES:HL)+C)$              | ×       |
|        | XOR   | A, #byte           | 2   | 1  | _  | A ← A <del>V</del> byte                   | ×       |
|        |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr) <del>V</del> byte       | ×       |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← A <del>V</del> r                      | ×       |
|        |       | r, A               | 2   | 1  | _  | r ← r <del>V</del> A                      | ×       |
|        |       | A, !addr16         | 3   | 1  | 4  | A ← A <del>V</del> (addr16)               | ×       |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A ← A <del>V</del> (ES:addr16)            | ×       |
|        |       | A, saddr           | 2   | 1  | _  | A ← A <del>V</del> (saddr)                | ×       |
|        |       | A, [HL]            | 1   | 1  | 4  | $A \leftarrow A \forall (HL)$             | ×       |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A ← A <del>V</del> (ES:HL)                | ×       |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A ← A <del>V</del> (HL+byte)              | ×       |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A \leftarrow A \forall ((ES:HL) + byte)$ | ×       |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A \leftarrow A \forall (HL+B)$           | ×       |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A \leftarrow A \forall ((ES:HL) + B)$    | ×       |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A \leftarrow A \forall (HL+C)$           | ×       |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow A \forall ((ES:HL) + C)$    | ×       |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-6 RL78-S2コアのオペレーション一覧(10/17)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション            |   | グ  |    |
|--------|-------|--------------------|-----|----|----|--------------------|---|----|----|
| 命令群    |       |                    |     | 注1 | 注2 |                    | Z | AC | CY |
| 8<br>Ľ | СМР   | A, #byte           | 2   | 1  | _  | A-byte             | × | ×  | ×  |
| 8ビット演算 |       | !addr16, #byte     | 4   | 1  | 4  | (addr16) — byte    | × | ×  | ×  |
| 演算     |       | ES:!addr16, #byte  | 5   | 2  | 5  | (ES:addr16) - byte | × | ×  | ×  |
|        |       | saddr, #byte       | 3   | 1  | _  | (saddr) - byte     | × | ×  | ×  |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A-r                | × | ×  | ×  |
|        |       | r, A               | 2   | 1  | _  | r—A                | × | ×  | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | A-(addr16)         | × | ×  | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A-(ES:addr16)      | × | ×  | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A-(saddr)          | × | ×  | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | A-(HL)             | × | ×  | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A-(ES:HL)          | × | ×  | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A-(HL+byte)        | × | ×  | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A-((ES:HL)+byte)   | × | ×  | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | A-(HL+B)           | × | ×  | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | A-((ES:HL)+B)      | × | ×  | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | A-(HL+C)           | × | ×  | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | A-((ES:HL)+C)      | × | ×  | ×  |
|        | CMP0  | A                  | 1   | 1  | _  | A-00H              | × | 0  | 0  |
|        |       | х                  | 1   | 1  | _  | X-00H              | × | 0  | 0  |
|        |       | В                  | 1   | 1  | _  | B-00H              | × | 0  | 0  |
|        |       | С                  | 1   | 1  | _  | C-00H              | × | 0  | 0  |
|        |       | !addr16            | 3   | 1  | 4  | (addr16) — 00H     | × | 0  | 0  |
|        |       | ES:!addr16         | 4   | 2  | 5  | (ES:addr16)-00H    | × | 0  | 0  |
|        |       | saddr              | 2   | 1  | _  | (saddr)-00H        | × | 0  | 0  |
|        | CMPS  | X, [HL+byte]       | 3   | 1  | 4  | X-(HL+byte)        | × | ×  | ×  |
|        |       | X, ES:[HL+byte]    | 4   | 2  | 5  | X-((ES:HL)+byte)   | × | ×  | ×  |

- 注1. 内部RAM領域, SFR領域および拡張SFR領域をアクセスしたとき, またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-6 RL78-S2コアのオペレーション一覧(11/17)

| 命       | ニモニック | オペランド             | バイト | クロ | ック | オペレーション                    |   | フラ | グ  |
|---------|-------|-------------------|-----|----|----|----------------------------|---|----|----|
| 命令群     |       |                   |     | 注1 | 注2 |                            | Z | AC | CY |
| 16<br>ビ | ADDW  | AX, #word         | 3   | 1  | _  | AX, CY ← AX+word           | × | ×  | ×  |
| ーツト     |       | AX, AX            | 1   | 1  | _  | AX, CY ← AX+AX             | × | ×  | ×  |
| ット演算    |       | AX, BC            | 1   | 1  | _  | AX, CY ← AX+BC             | × | ×  | ×  |
|         |       | AX, DE            | 1   | 1  | _  | AX, CY ← AX+DE             | × | ×  | ×  |
|         |       | AX, HL            | 1   | 1  | _  | AX, CY ← AX+HL             | × | ×  | ×  |
|         |       | AX, !addr16       | 3   | 1  | 4  | AX, CY ← AX+(addr16)       | × | ×  | ×  |
|         |       | AX, ES:!addr16    | 4   | 2  | 5  | AX, CY ← AX+(ES:addr16)    | × | ×  | ×  |
|         |       | AX, saddrp        | 2   | 1  | _  | AX, CY ← AX+(saddrp)       | × | ×  | ×  |
|         |       | AX, [HL+byte]     | 3   | 1  | 4  | AX, CY ← AX+(HL+byte)      | × | ×  | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 2  | 5  | AX, CY ← AX+((ES:HL)+byte) | × | ×  | ×  |
|         | SUBW  | AX, #word         | 3   | 1  | _  | AX, CY ← AX—word           | × | ×  | ×  |
|         |       | AX, BC            | 1   | 1  | _  | AX, CY ← AX−BC             | × | ×  | ×  |
|         |       | AX, DE            | 1   | 1  | _  | AX, CY ← AX-DE             | × | ×  | ×  |
|         |       | AX, HL            | 1   | 1  | _  | AX, CY ← AX−HL             | × | ×  | ×  |
|         |       | AX, !addr16       | 3   | 1  | 4  | AX, CY ← AX-(addr16)       | × | ×  | ×  |
|         |       | AX, ES:!addr16    | 4   | 2  | 5  | AX, CY ← AX−(ES:addr16)    | × | ×  | ×  |
|         |       | AX, saddrp        | 2   | 1  | _  | AX, CY ← AX−(saddrp)       | × | ×  | ×  |
|         |       | AX, [HL+byte]     | 3   | 1  | 4  | AX, CY ← AX−(HL+byte)      | × | ×  | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 2  | 5  | AX, CY ← AX−((ES:HL)+byte) | × | ×  | ×  |
|         | CMPW  | AX, #word         | 3   | 1  | _  | AX—word                    | × | ×  | ×  |
|         |       | AX, BC            | 1   | 1  | _  | AX-BC                      | × | ×  | ×  |
|         |       | AX, DE            | 1   | 1  | _  | AX-DE                      | × | ×  | ×  |
|         |       | AX, HL            | 1   | 1  | _  | AX-HL                      | × | ×  | ×  |
|         |       | AX, !addr16       | 3   | 1  | 4  | AX-(addr16)                | × | ×  | ×  |
|         |       | AX, ES:!addr16    | 4   | 2  | 5  | AX-(ES:addr16)             | × | ×  | ×  |
|         |       | AX, saddrp        | 2   | 1  | _  | AX-(saddrp)                | × | ×  | ×  |
|         |       | AX, [HL+byte]     | 3   | 1  | 4  | AX-(HL+byte)               | × | ×  | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 2  | 5  | AX-((ES:HL)+byte)          | × | ×  | ×  |
| 乗算      | MULU  | Х                 | 1   | 1  | _  | $AX \leftarrow A \times X$ |   |    |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧(12/17)

| 命   | ニモニック | オペランド         | バイト | クロ | ック | オペレーション   | 7 | <b>ッ</b> ラグ |
|-----|-------|---------------|-----|----|----|---|---|-------------|
| 命令群 |       |               |     | 注1 | 注2 |   | Z | AC CY       |
| 増減  | INC   | r             | 1   | 1  | _  | r ← r+1   | × | ×           |
|     |       | !addr16       | 3   | 2  | _  | (addr16) ← (addr16)+1   | × | ×           |
|     |       | ES:!addr16    | 4   | 3  | -  | (ES, addr16) ← (ES, addr16)+1   | × | ×           |
|     |       | saddr         | 2   | 2  | -  | (saddr) ← (saddr)+1   | × | ×           |
|     |       | [HL+byte]     | 3   | 2  | _  | (HL+byte) ← (HL+byte)+1   | × | ×           |
|     |       | ES: [HL+byte] | 4   | 3  | _  | ((ES:HL)+byte) ← ((ES:HL)+byte)+1   | × | ×           |
|     | DEC   | r             | 1   | 1  | _  | r ← r−1   | × | ×           |
|     |       | !addr16       | 3   | 2  | _  | (addr16) ← (addr16)-1   | × | ×           |
|     |       | ES:!addr16    | 4   | 3  | _  | (ES, addr16) ← (ES, addr16) −1  | × | ×           |
|     |       | saddr         | 2   | 2  | _  | (saddr) ← (saddr)-1   | × | ×           |
|     |       | [HL+byte]     | 3   | 2  | _  | (HL+byte) ← (HL+byte) −1  | × | ×           |
|     |       | ES: [HL+byte] | 4   | 3  | _  | ((ES:HL)+byte) ← ((ES:HL)+byte) −1  | × | ×           |
|     | INCW  | rp            | 1   | 1  | _  | rp ← rp+1   |   |             |
|     |       | !addr16       | 3   | 2  | _  | (addr16) ← (addr16)+1   |   |             |
|     |       | ES:!addr16    | 4   | 3  | _  | (ES, addr16) ← (ES, addr16)+1   |   |             |
|     |       | saddrp        | 2   | 2  | _  | (saddrp) ← (saddrp)+1   |   |             |
|     |       | [HL+byte]     | 3   | 2  | _  | (HL+byte) ← (HL+byte)+1   |   |             |
|     |       | ES: [HL+byte] | 4   | 3  | _  | ((ES:HL)+byte) ← ((ES:HL)+byte)+1   |   |             |
|     | DECW  | rp            | 1   | 1  | _  | rp ← rp−1   |   |             |
|     |       | !addr16       | 3   | 2  | _  | (addr16) ← (addr16)-1   |   |             |
|     |       | ES:!addr16    | 4   | 3  | _  | (ES, addr16) ← (ES, addr16) − 1   |   |             |
|     |       | saddrp        | 2   | 2  | _  | (saddrp) ← (saddrp)-1   |   |             |
|     |       | [HL+byte]     | 3   | 2  | _  | (HL+byte) ← (HL+byte) -1  |   |             |
|     |       | ES: [HL+byte] | 4   | 3  | _  | ((ES:HL)+byte) ← ((ES:HL)+byte) −1  |   |             |
| シフ  | SHR   | A, cnt        | 2   | 1  | _  | $(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow 0) \times cnt$              |   | ×           |
| ۲   | SHRW  | AX, cnt       | 2   | 1  | _  | $(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow 0) \times cnt$       |   | ×           |
|     | SHL   | A, cnt        | 2   | 1  | _  | $(CY \leftarrow A_7, A_m \leftarrow A_{m-1}, A_0 \leftarrow 0) \times cnt$              |   | ×           |
|     |       | B, cnt        | 2   | 1  | _  | $(CY \leftarrow B_7, B_m \leftarrow B_{m-1}, B_0 \leftarrow 0) \times cnt$              |   | ×           |
|     |       | C, cnt        | 2   | 1  | _  | $(CY \leftarrow C_7, C_m \leftarrow C_{m-1}, C_0 \leftarrow 0) \times cnt$              |   | ×           |
|     | SHLW  | AX, cnt       | 2   | 1  | _  | $(CY \leftarrow AX_{15}, AX_m \leftarrow AX_{m-1}, AX_0 \leftarrow 0) \times cnt$       |   | ×           |
|     |       | BC, cnt       | 2   | 1  | _  | (CY BC <sub>15</sub> , BC <sub>m</sub> BC <sub>m-1</sub> , BC <sub>0</sub> 0) × cnt     |   | ×           |
|     | SAR   | A, cnt        | 2   | 1  | _  | $(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow A_7) \times cnt$            |   | ×           |
|     | SARW  | AX, cnt       | 2   | 1  | _  | $(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow AX_{15}) \times cnt$ |   | ×           |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考1. クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大4倍+6クロックになります。
  - 2. cntはビット・シフト数です。

表5-6 RL78-S2コアのオペレーション一覧(13/17)

| 命           | ニモニック | オペランド           | バイト | クロ | ック | オペレーション  | フラグ         |
|-------------|-------|-----------------|-----|----|----|--|-------------|
| 命令群         |       |                 |     | 注1 | 注2 |  | Z AC C      |
| п—          | ROR   | A, 1            | 2   | 1  | _  | $(CY, A_7 \leftarrow A_0, A_{m-1} \leftarrow A_m) \times 1$                      | >           |
| ローテー        | ROL   | A, 1            | 2   | 1  | _  | $(CY, A_0 \leftarrow A_7, A_{m+1} \leftarrow A_m) \times 1$                      | ×           |
| ۲           | RORC  | A, 1            | 2   | 1  | _  | $(CY \leftarrow A_0, A_7 \leftarrow CY, A_{m-1} \leftarrow A_m) \times 1$        | ×           |
|             | ROLC  | A, 1            | 2   | 1  | _  | $(CY \leftarrow A_7, A_0 \leftarrow CY, A_{m+1} \leftarrow A_m) \times 1$        | ×           |
|             | ROLWC | AX,1            | 2   | 1  | _  | $(CY \leftarrow AX_{15}, AX_0 \leftarrow CY, AX_{m+1} \leftarrow AX_m) \times 1$ | ×           |
|             |       | BC,1            | 2   | 1  | _  | $(CY \leftarrow BC_{15}, BC_0 \leftarrow CY, BC_{m+1} \leftarrow BC_m) \times 1$ | ×           |
| ビッ          | MOV1  | CY, A.bit       | 2   | 1  | _  | CY ← A.bit   | >           |
| ト<br>操<br>作 |       | A.bit, CY       | 2   | 1  | _  | A.bit ← CY   |             |
| 作           |       | CY, PSW.bit     | 3   | 1  | _  | CY ← PSW.bit   | ×           |
|             |       | PSW.bit, CY     | 3   | 4  | _  | PSW.bit ← CY   | × ×         |
|             |       | CY, saddr.bit   | 3   | 1  | _  | CY ← (saddr).bit   | ×           |
|             |       | saddr.bit, CY   | 3   | 2  | _  | (saddr).bit ← CY   |             |
|             |       | CY, sfr.bit     | 3   | 1  | _  | CY ← sfr.bit   | ×           |
|             |       | sfr.bit, CY     | 3   | 2  | _  | sfr.bit ← CY   |             |
|             |       | CY,[HL].bit     | 2   | 1  | 4  | CY ← (HL).bit  | ×           |
|             |       | [HL].bit, CY    | 2   | 2  | _  | (HL).bit ← CY  |             |
|             |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← (ES, HL).bit  | ×           |
|             |       | ES:[HL].bit, CY | 3   | 3  | _  | (ES, HL).bit ← CY  |             |
|             | AND1  | CY, A.bit       | 2   | 1  | _  | CY ← CY∧A.bit  | >           |
|             |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CY∧PSW.bit  | ×           |
|             |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CY∧ (saddr).bit   | >           |
|             |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CY∧sfr.bit  | >           |
|             |       | CY,[HL].bit     | 2   | 1  | 4  | CY ← CY∧(HL).bit   | >           |
|             |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CY∧(ES, HL).bit   | ×           |
|             | OR1   | CY, A.bit       | 2   | 1  | _  | CY ← CYVA.bit  | ×           |
|             |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CYVPSW.bit  | >           |
|             |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CYV (saddr).bit   | >           |
|             |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CYVsfr.bit  | >           |
|             |       | CY, [HL].bit    | 2   | 1  | 4  | CY ← CYV(HL).bit   | ×           |
|             |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CYV(ES, HL).bit   | <b>&gt;</b> |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-6 RL78-S2コアのオペレーション一覧(14/17)

| 命                | ニモニック | オペランド           | バイト | クロ | ック | オペレーション                          | 7 | ラク | ĭ  |
|------------------|-------|-----------------|-----|----|----|----------------------------------|---|----|----|
| 命令群              |       |                 |     | 注1 | 注2 |                                  | Z | AC | CY |
| ビッ               | XOR1  | CY, A.bit       | 2   | 1  | _  | CY ← CY\A.bit                    |   |    | ×  |
| ·<br>ト<br>操<br>作 |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CY\PSW.bit                  |   |    | ×  |
| 作                |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CY <del>V</del> (saddr).bit |   |    | ×  |
|                  |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CY\sfr.bit                  |   |    | ×  |
|                  |       | CY, [HL].bit    | 2   | 1  | 4  | CY ← CY\(+(HL).bit               |   |    | ×  |
|                  |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CY\(+(ES, HL).bit           |   |    | ×  |
|                  | SET1  | A.bit           | 2   | 1  | _  | A.bit ← 1                        |   |    |    |
|                  |       | PSW.bit         | 3   | 4  | _  | PSW.bit ← 1                      | × | ×  | ×  |
|                  |       | !addr16.bit     | 4   | 2  | _  | (addr16).bit ← 1                 |   |    |    |
|                  |       | ES:!addr16.bit  | 5   | 3  | _  | (ES, addr16).bit ← 1             |   |    |    |
|                  |       | saddr.bit       | 3   | 2  | _  | (saddr).bit ← 1                  |   |    |    |
|                  |       | sfr.bit         | 3   | 2  | _  | sfr.bit ← 1                      |   |    |    |
|                  |       | [HL].bit        | 2   | 2  | _  | (HL).bit ← 1                     |   |    |    |
|                  |       | ES:[HL].bit     | 3   | 3  | _  | (ES, HL).bit ← 1                 |   |    |    |
|                  | CLR1  | A.bit           | 2   | 1  | _  | A.bit ← 0                        |   |    |    |
|                  |       | PSW.bit         | 3   | 4  | _  | PSW.bit ← 0                      | × | ×  | ×  |
|                  |       | !addr16.bit     | 4   | 2  | _  | (addr16).bit ← 0                 |   |    |    |
|                  |       | ES:!addr16.bit  | 5   | 3  | _  | (ES, addr16).bit ← 0             |   |    |    |
|                  |       | saddr.bit       | 3   | 2  | _  | (saddr.bit) ← 0                  |   |    |    |
|                  |       | sfr.bit         | 3   | 2  | _  | sfr.bit ← 0                      |   |    |    |
|                  |       | [HL].bit        | 2   | 2  | _  | (HL).bit ← 0                     |   |    |    |
|                  |       | ES:[HL].bit     | 3   | 3  | _  | (ES, HL).bit ← 0                 |   |    |    |
|                  | SET1  | CY              | 2   | 1  | _  | CY ← 1                           |   |    | 1  |
|                  | CLR1  | CY              | 2   | 1  | _  | CY ← 0                           |   |    | 0  |
|                  | NOT1  | CY              | 2   | 1  | _  | $CY \leftarrow \overline{CY}$    |   |    | ×  |

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

<sup>2.</sup> コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-6 RL78-S2コアのオペレーション一覧(15/17)

| 命令 | ニモニック | オペランド     | バイト | クロ | ック | オペレーション   | - | フラク | ï  |
|----|-------|-----------|-----|----|----|---|---|-----|----|
| 群  |       |           |     | 注1 | 注2 |   | Z | AC  | CY |
| Π- | CALL  | rp        | 2   | 3  | -  | $(SP-2) \leftarrow (PC+2)s, (SP-3) \leftarrow (PC+2)H,$   |   |     |    |
| ル  |       |           |     |    |    | $(SP-4) \leftarrow (PC+2)_L, PC \leftarrow CS, rp,$       |   |     |    |
| ņ  |       |           |     |    |    | SP ← SP-4   |   |     |    |
| ター |       | \$!addr20 | 3   | 3  | _  | $(SP-2) \leftarrow (PC+3)s, (SP-3) \leftarrow (PC+3)H,$   |   |     |    |
| ン  |       |           |     |    |    | $(SP-4) \leftarrow (PC+3)_L, PC \leftarrow PC+3+jdisp16,$ |   |     |    |
|    |       |           |     |    |    | SP ← SP-4   |   |     |    |
|    |       | !addr16   | 3   | 3  | _  | $(SP-2) \leftarrow (PC+3)_S, (SP-3) \leftarrow (PC+3)_H,$ |   |     |    |
|    |       |           |     |    |    | $(SP-4) \leftarrow (PC+3)_L, PC \leftarrow 0000, addr16,$ |   |     |    |
|    |       |           |     |    |    | SP ← SP-4   |   |     |    |
|    |       | !!addr20  | 4   | 3  | _  | $(SP-2) \leftarrow (PC+4)s, (SP-3) \leftarrow (PC+4)H,$   |   |     |    |
|    |       |           |     |    |    | $(SP-4) \leftarrow (PC+4)_{L}, PC \leftarrow addr20,$     |   |     |    |
|    |       |           |     |    |    | SP ← SP-4   |   |     |    |
|    | CALLT | [addr5]   | 2   | 5  | _  | $(SP-2) \leftarrow (PC+2)s, (SP-3) \leftarrow (PC+2)H,$   |   |     |    |
|    |       |           |     |    |    | $(SP-4) \leftarrow (PC+2)_L, PCs \leftarrow 0000,$        |   |     |    |
|    |       |           |     |    |    | PC <sub>H</sub> ← (0000, addr5+1),                        |   |     |    |
|    |       |           |     |    |    | PC <sub>L</sub> ← (0000, addr5),                          |   |     |    |
|    |       |           |     |    |    | SP ← SP-4   |   |     |    |
|    | BRK   | _         | 2   | 5  | _  | $(SP-1) \leftarrow PSW, (SP-2) \leftarrow (PC+2)s,$       |   |     |    |
|    |       |           |     |    |    | $(SP-3) \leftarrow (PC+2)_H, (SP-4) \leftarrow (PC+2)_L,$ |   |     |    |
|    |       |           |     |    |    | PCs ← 0000,   |   |     |    |
|    |       |           |     |    |    | PC <sub>H</sub> ← (0007FH), PC <sub>L</sub> ← (0007EH),   |   |     |    |
|    |       |           |     |    |    | SP ← SP-4, IE ← 0   |   |     |    |
|    | RET   | _         | 1   | 6  | _  | $PC_{\perp} \leftarrow (SP), PC_{H} \leftarrow (SP+1),$   |   |     |    |
|    |       |           |     |    |    | PCs ← (SP+2), SP ← SP+4                                   |   |     |    |
|    | RETI  | _         | 2   | 6  | _  | $PC_{L} \leftarrow (SP), PC_{H} \leftarrow (SP+1),$       | R | R   | R  |
|    |       |           |     |    |    | $PCs \leftarrow (SP+2), PSW \leftarrow (SP+3),$           |   |     |    |
|    |       |           |     |    |    | SP ← SP+4   |   |     |    |
|    | RETB  | _         | 2   | 6  | _  | $PC_{L} \leftarrow (SP), PC_{H} \leftarrow (SP+1),$       | R | R   | R  |
|    |       |           |     |    |    | $PCs \leftarrow (SP+2), PSW \leftarrow (SP+3),$           |   |     |    |
|    |       |           |     |    |    | SP ← SP+4   |   |     |    |

- 注1. 内部RAM領域, SFR領域および拡張SFR領域をアクセスしたとき, またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-6 RL78-S2コアのオペレーション一覧(16/17)

| 命               | ニモニック | オペランド               | バイト | クロ                | ック  | オペレーション  |   | フラク | j  |
|-----------------|-------|---------------------|-----|-------------------|-----|--|---|-----|----|
| 命令群             |       |                     |     | 注1                | 注2  |  | Z | AC  | CY |
| ス               | PUSH  | PSW                 | 2   | 1                 | _   | (SP-1) ← PSW, (SP-2) ← 00H,  |   |     |    |
| タッ              |       |                     |     |                   |     | SP ← SP-2  |   |     |    |
| スタック操作          |       | rp                  | 1   | 1                 | _   | $(SP-1) \leftarrow rp_H, (SP-2) \leftarrow rp_L,$                            |   |     |    |
| 作<br>           |       |                     |     |                   |     | SP ← SP-2  |   |     |    |
|                 | POP   | PSW                 | 2   | 3                 | _   | PSW ← (SP+1) , SP ← SP+2   | R | R   | R  |
|                 |       | rp                  | 1   | 1                 | _   | $rp_{L} \leftarrow (SP)$ , $rp_{H} \leftarrow (SP+1)$ , $SP \leftarrow SP+2$ |   |     |    |
|                 | MOVW  | SP, #word           | 4   | 1                 | _   | SP ← word  |   |     |    |
|                 |       | SP, AX              | 2   | 1                 | _   | SP ← AX  |   |     |    |
|                 |       | AX, SP              | 2   | 1                 | _   | AX ← SP  |   |     |    |
|                 |       | HL, SP              | 3   | 1                 | _   | HL ← SP  |   |     |    |
|                 |       | BC, SP              | 3   | 1                 | _   | BC ← SP  |   |     |    |
|                 |       | DE, SP              | 3   | 1                 | _   | DE ← SP  |   |     |    |
|                 | ADDW  | SP, #byte           | 2   | 1                 | _   | SP ← SP+byte   |   |     |    |
| ATT             | SUBW  | SP, #byte           | 2   | 1                 | _   | SP ← SP-byte   |   |     |    |
| 無条件分岐           | BR    | AX                  | 2   | 3                 | _   | PC ← CS, AX  |   |     |    |
| 11分             |       | \$addr20            | 2   | 3                 | _   | PC ← PC+2+jdisp8   |   |     |    |
| 岐               |       | \$!addr20           | 3   | 3                 | _   | PC ← PC+3+jdisp16  |   |     |    |
|                 |       | !addr16             | 3   | 3                 | _   | PC ← 0000, addr16  |   |     |    |
| 夂               |       | !!addr20            | 4   | 3                 | _   | PC ← addr20  |   |     |    |
| 未<br>  件<br>  d | BC    | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | PC ← PC+2+jdisp8 if CY = 1   |   |     |    |
| 条件付き分岐          | BNC   | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC+2+jdisp8 \text{ if } CY = 0$                               |   |     |    |
| 岐               | BZ    | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC+2+jdisp8 \text{ if } Z=1$                                  |   |     |    |
|                 | BNZ   | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC+2+jdisp8 \text{ if } Z=0$                                  |   |     |    |
|                 | вн    | \$addr20            | 3   | 2/4 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (ZVCY)=0   |   |     |    |
|                 | BNH   | \$addr20            | 3   | 2/4 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (ZVCY)=1   |   |     |    |
|                 | вт    | saddr.bit, \$addr20 | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 1  |   |     |    |
|                 |       | sfr.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | 1   | PC ← PC+4+jdisp8 if sfr.bit = 1  |   |     |    |
|                 |       | A.bit, \$addr20     | 3   | 3/5 <sup>注3</sup> | 1   | PC ← PC+3+jdisp8 if A.bit = 1  |   |     |    |
|                 |       | PSW.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | -   | PC ← PC+4+jdisp8 if PSW.bit = 1  |   |     |    |
|                 |       | [HL].bit, \$addr20  | 3   | 3/5 <sup>注3</sup> | 6/7 | PC ← PC+3+jdisp8 if (HL).bit = 1   |   |     |    |
|                 |       | ES:[HL].bit,        | 4   | 4/6 <sup>注3</sup> | 7/8 | PC ← PC+4+jdisp8   |   |     |    |
|                 |       | \$addr20            |     |                   |     | if (ES, HL).bit = 1  |   |     | 0  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. クロック数は"条件不成立時/条件成立時"を表しています。

表5-6 RL78-S2コアのオペレーション一覧(17/17)

| 命      | ニモニック             | オペランド                    | バイト | クロ                | ック  | オペレーション  | フラグ     |
|--------|-------------------|--------------------------|-----|-------------------|-----|--|---------|
| 命令群    |                   |                          |     | 注1                | 注2  |  | Z AC CY |
| 条      | BF                | saddr.bit, \$addr20      | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 0                          |         |
| 条件付き分岐 |                   | sfr.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if sfr.bit = 0                              |         |
| き分     |                   | A.bit, \$addr20          | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if A.bit = 0                                |         |
| 岐      |                   | PSW.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 0                              |         |
|        |                   | [HL].bit, \$addr20       | 3   | 3/5 <sup>注3</sup> | 6/7 | PC ← PC+3+jdisp8 if (HL).bit = 0                             |         |
|        |                   | ES:[HL].bit,<br>\$addr20 | 4   | 4/6 <sup>注3</sup> | 7/8 | PC ← PC+4+jdisp8 if (ES, HL).bit = 0                         |         |
|        | BTCLR             | saddr.bit, \$addr20      | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 1 then reset (saddr).bit   |         |
|        |                   | sfr.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if sfr.bit = 1 then reset sfr.bit           |         |
|        |                   | A.bit, \$addr20          | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if A.bit = 1 then reset A.bit               |         |
|        |                   | PSW.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 1 then reset PSW.bit           | × × ×   |
|        |                   | [HL].bit, \$addr20       | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (HL).bit = 1 then reset (HL).bit         |         |
|        |                   | ES:[HL].bit,<br>\$addr20 | 4   | 4/6 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (ES, HL).bit = 1 then reset (ES, HL).bit |         |
| 条件     | SKC               | _                        | 2   | 1                 | _   | Next instruction skip if CY = 1                              |         |
| 条件付きスキ | SKNC              | _                        | 2   | 1                 | _   | Next instruction skip if CY = 0                              |         |
| スキ     | SKZ               | _                        | 2   | 1                 | _   | Next instruction skip if Z = 1                               |         |
| ップ     | SKNZ              | _                        | 2   | 1                 | _   | Next instruction skip if Z = 0                               |         |
|        | SKH               | _                        | 2   | 1                 | _   | Next instruction skip if (ZVCY)=0                            |         |
|        | SKNH              | _                        | 2   | 1                 | _   | Next instruction skip if (ZVCY)=1                            |         |
| C<br>P | SEL <sup>注4</sup> | RBn                      | 2   | 1                 | _   | RBS[1:0] ← n   |         |
| U<br>制 | NOP               | _                        | 1   | 1                 | _   | No Operation   |         |
| 御      | EI                | _                        | 3   | 4                 | _   | IE ← 1(Enable Interrupt)                                     |         |
|        | DI                |                          | 3   | 4                 | _   | IE ← 0(Disable Interrupt)                                    |         |
|        | HALT              |                          | 2   | 3                 | _   | Set HALT Mode  |         |
|        | STOP              | _                        | 2   | 3                 | _   | Set STOP Mode  |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. クロック数は"条件不成立時/条件成立時"を表しています。
  - 4. nはレジスタ・バンク番号です(n = 0-3)。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

## 5.5.3 RL78-S3コアのオペレーション一覧

表5-7 RL78-S3コアのオペレーション一覧 (1/18)

| 命          | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                | フラグ |    |    |
|------------|-------|--------------------|-----|----|----|------------------------|-----|----|----|
| 命令群        |       |                    |     | 注1 | 注2 |                        | Z   | AC | CY |
| 8<br>Ľ     | MOV   | r, #byte           | 2   | 1  | _  | r ← byte               |     |    |    |
| 8ビット・データ転送 |       | PSW, #byte         | 3   | 3  | _  | PSW ← byte             | ×   | ×  | ×  |
| ゠゙         |       | CS, #byte          | 3   | 1  | _  | CS ← byte              |     |    |    |
| タ          |       | ES, #byte          | 2   | 1  | _  | ES ← byte              |     |    |    |
| 転送         |       | !addr16, #byte     | 4   | 1  | _  | (addr16) ← byte        |     |    |    |
|            |       | ES:!addr16, #byte  | 5   | 2  | _  | (ES, addr16) ← byte    |     |    |    |
|            |       | saddr, #byte       | 3   | 1  | _  | (saddr) ← byte         |     |    |    |
|            |       | sfr, #byte         | 3   | 1  | _  | sfr ← byte             |     |    |    |
|            |       | [DE+byte], #byte   | 3   | 1  | _  | (DE+byte) ← byte       |     |    |    |
|            |       | ES:[DE+byte],#byte | 4   | 2  | _  | ((ES, DE)+byte) ← byte |     |    |    |
|            |       | [HL+byte], #byte   | 3   | 1  | _  | (HL+byte) ← byte       |     |    |    |
|            |       | ES:[HL+byte],#byte | 4   | 2  | _  | ((ES, HL)+byte) ← byte |     |    |    |
|            |       | [SP+byte], #byte   | 3   | 1  | _  | (SP+byte) ← byte       |     |    |    |
|            |       | word[B], #byte     | 4   | 1  | _  | (B+word) ← byte        |     |    |    |
|            |       | ES:word[B], #byte  | 5   | 2  | _  | ((ES, B)+word) ← byte  |     |    |    |
|            |       | word[C], #byte     | 4   | 1  | _  | (C+word) ← byte        |     |    |    |
|            |       | ES:word[C], #byte  | 5   | 2  | _  | ((ES, C)+word) ← byte  |     |    |    |
|            |       | word[BC], #byte    | 4   | 1  | _  | (BC+word) ← byte       |     |    |    |
|            |       | ES:word[BC], #byte | 5   | 2  | _  | ((ES, BC)+word) ← byte |     |    |    |
|            |       | A, r <sup>注3</sup> | 1   | 1  | _  | A ← r                  |     |    |    |
|            |       | r, A <sup>注3</sup> | 1   | 1  | _  | r ← A                  |     |    |    |
|            |       | A, PSW             | 2   | 1  | _  | A ← PSW                |     |    |    |
|            |       | PSW, A             | 2   | 3  | _  | PSW ← A                | ×   | ×  | ×  |
|            |       | A, CS              | 2   | 1  | _  | A ← CS                 |     |    |    |
|            |       | CS, A              | 2   | 1  | _  | CS ← A                 |     |    |    |
|            |       | A, ES              | 2   | 1  | _  | A ← ES                 |     |    |    |
|            |       | ES, A              | 2   | 1  | _  | ES ← A                 |     |    |    |
|            |       | A, !addr16         | 3   | 1  | 4  | A ← (addr16)           |     |    |    |
|            |       | A, ES:!addr16      | 4   | 2  | 5  | A ← (ES, addr16)       |     |    |    |
|            |       | !addr16, A         | 3   | 1  | _  | (addr16) ← A           |     |    |    |
|            |       | ES:!addr16, A      | 4   | 2  | _  | (ES, addr16) ← A       |     |    |    |
|            |       | A, saddr           | 2   | 1  | _  | A ← (saddr)            |     |    |    |
|            |       | saddr, A           | 2   | 1  | _  | (saddr) ← A            |     |    |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-7 RL78-S3コアのオペレーション一覧 (2/18)

| 命      | ニモニック | オペランド           | バイト | クロ | ック | オペレーション                          | フラグ     |
|--------|-------|-----------------|-----|----|----|----------------------------------|---------|
| 命令群    |       |                 |     | 注1 | 注2 |                                  | Z AC CY |
| 8<br>Ľ | MOV   | A, sfr          | 2   | 1  | -  | A ← sfr                          |         |
| 8ビット   |       | sfr, A          | 2   | 1  | ı  | sfr ← A                          |         |
|        |       | A, [DE]         | 1   | 1  | 4  | A ← (DE)                         |         |
| データ転送  |       | [DE], A         | 1   | 1  | _  | (DE) ← A                         |         |
| 転送     |       | A, ES:[DE]      | 2   | 2  | 5  | A ← (ES, DE)                     |         |
|        |       | ES:[DE], A      | 2   | 2  | _  | (ES, DE) ← A                     |         |
|        |       | A, [HL]         | 1   | 1  | 4  | A ← (HL)                         |         |
|        |       | [HL], A         | 1   | 1  | _  | (HL) ← A                         |         |
|        |       | A, ES:[HL]      | 2   | 2  | 5  | A ← (ES, HL)                     |         |
|        |       | ES:[HL], A      | 2   | 2  | _  | (ES, HL) ← A                     |         |
|        |       | A, [DE+byte]    | 2   | 1  | 4  | A ← (DE+byte)                    |         |
|        |       | [DE+byte], A    | 2   | 1  | -  | (DE+byte) ← A                    |         |
|        |       | A, ES:[DE+byte] | 3   | 2  | 5  | A ← ((ES, DE)+byte)              |         |
|        |       | ES:[DE+byte], A | 3   | 2  | _  | ((ES, DE)+byte) ← A              |         |
|        |       | A, [HL+byte]    | 2   | 1  | 4  | A ← (HL+byte)                    |         |
|        |       | [HL+byte], A    | 2   | 1  | -  | (HL+byte) ← A                    |         |
|        |       | A, ES:[HL+byte] | 3   | 2  | 5  | A ← ((ES, HL)+byte)              |         |
|        |       | ES:[HL+byte], A | 3   | 2  | -  | ((ES, HL)+byte) ← A              |         |
|        |       | A, [SP+byte]    | 2   | 1  | ı  | A ← (SP+byte)                    |         |
|        |       | [SP+byte], A    | 2   | 1  | ı  | (SP+byte) ← A                    |         |
|        |       | A, word[B]      | 3   | 1  | 4  | $A \leftarrow (B+word)$          |         |
|        |       | word[B], A      | 3   | 1  | _  | (B+word) ← A                     |         |
|        |       | A, ES:word[B]   | 4   | 2  | 5  | $A \leftarrow ((ES, B) + word)$  |         |
|        |       | ES:word[B], A   | 4   | 2  | _  | $((ES, B) + word) \leftarrow A$  |         |
|        |       | A, word[C]      | 3   | 1  | 4  | $A \leftarrow (C+word)$          |         |
|        |       | word[C], A      | 3   | 1  | _  | (C+word) ← A                     |         |
|        |       | A, ES:word[C]   | 4   | 2  | 5  | $A \leftarrow ((ES, C) + word)$  |         |
|        |       | ES:word[C], A   | 4   | 2  | _  | $((ES, C)+word) \leftarrow A$    |         |
|        |       | A, word[BC]     | 3   | 1  | 4  | A ← (BC+word)                    |         |
|        |       | word[BC], A     | 3   | 1  | _  | (BC+word) ← A                    |         |
|        |       | A, ES:word[BC]  | 4   | 2  | 5  | $A \leftarrow ((ES, BC) + word)$ |         |
|        |       | ES:word[BC], A  | 4   | 2  | _  | $((ES, BC) + word) \leftarrow A$ |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたとき のCPUクロック (fclk) 数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧 (3/18)

| 命      | ニモニック | オペランド              | バイト       | クロ | ック | オペレーション                          | フラグ     |
|--------|-------|--------------------|-----------|----|----|----------------------------------|---------|
| 命令群    |       |                    | •         | 注1 | 注2 |                                  | Z AC CY |
| 8<br>Ľ | MOV   | A, [HL+B]          | 2         | 1  | 4  | A ← (HL+B)                       |         |
| 8ビット・  |       | [HL+B], A          | 2         | 1  | _  | (HL+B) ← A                       |         |
| デ      |       | A, ES:[HL+B]       | 3         | 2  | 5  | A ← ((ES, HL)+B)                 |         |
| ー<br>タ |       | ES:[HL+B], A       | 3         | 2  | _  | ((ES, HL)+B) ← A                 |         |
| データ転送  |       | A, [HL+C]          | 2         | 1  | 4  | A ← (HL+C)                       |         |
|        |       | [HL+C], A          | 2         | 1  | _  | (HL+C) ← A                       |         |
|        |       | A, ES:[HL+C]       | 3         | 2  | 5  | $A \leftarrow ((ES, HL) + C)$    |         |
|        |       | ES:[HL+C], A       | 3         | 2  | _  | ((ES, HL)+C) ← A                 |         |
|        |       | X, !addr16         | 3         | 1  | 4  | X ← (addr16)                     |         |
|        |       | X, ES:!addr16      | 4         | 2  | 5  | X ← (ES, addr16)                 |         |
|        |       | X, saddr           | 2         | 1  | _  | X ← (saddr)                      |         |
|        |       | B, !addr16         | 3         | 1  | 4  | B ← (addr16)                     |         |
|        |       | B, ES:!addr16      | 4         | 2  | 5  | B ← (ES, addr16)                 |         |
|        |       | B, saddr           | 2         | 1  | _  | B ← (saddr)                      |         |
|        |       | C, !addr16         | 3         | 1  | 4  | C ← (addr16)                     |         |
|        |       | C, ES:!addr16      | 4         | 2  | 5  | C ← (ES, addr16)                 |         |
|        |       | C, saddr           | 2         | 1  | _  | C ← (saddr)                      |         |
|        |       | ES, saddr          | 3         | 1  | _  | ES ← (saddr)                     |         |
|        | XCH   | A, r <sup>注3</sup> | 1 (r = X) | 1  | _  | A ←→ r                           |         |
|        |       |                    | 2 (r=X以   |    |    |                                  |         |
|        |       |                    | 外)        |    |    |                                  |         |
|        |       | A, !addr16         | 4         | 2  | _  | A ←→ (addr16)                    |         |
|        |       | A, ES:!addr16      | 5         | 3  | -  | A ←→ (ES, addr16)                |         |
|        |       | A, saddr           | 3         | 2  | _  | A ←→ (saddr)                     |         |
|        |       | A, sfr             | 3         | 2  | _  | A ←→ sfr                         |         |
|        |       | A, [DE]            | 2         | 2  | _  | $A \longleftrightarrow (DE)$     |         |
|        |       | A, ES:[DE]         | 3         | 3  | _  | $A \longleftrightarrow (ES, DE)$ |         |
|        |       | A, [HL]            | 2         | 2  | _  | A ←→ (HL)                        |         |
|        |       | A, ES:[HL]         | 3         | 3  | _  | A ←→ (ES, HL)                    |         |
|        |       | A, [DE+byte]       | 3         | 2  | _  | A ←→ (DE+byte)                   |         |
|        |       | A, ES:[DE+byte]    | 4         | 3  | _  | A ←→ ((ES, DE)+byte)             |         |
|        |       | A, [HL+byte]       | 3         | 2  | _  | A ←→ (HL+byte)                   |         |
|        |       | A, ES:[HL+byte]    | 4         | 3  | _  | A ←→ ((ES, HL)+byte)             |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-7 RL78-S3コアのオペレーション一覧 (4/18)

| 命      | ニモニック | オペランド                | バイト | クロ | ック | オペレーション                                | フラグ  | r. |
|--------|-------|----------------------|-----|----|----|--|------|----|
| 命令群    |       |                      |     | 注1 | 注2 |  | Z AC | CY |
| 8<br>Ľ | XCH   | A, [HL+B]            | 2   | 2  | _  | A ←→ (HL+B)                            |      |    |
| 8ビット・  |       | A, ES:[HL+B]         | 3   | 3  | _  | A ←→ ((ES, HL)+B)                      |      |    |
| デ      |       | A, [HL+C]            | 2   | 2  | _  | $A \longleftrightarrow (HL+C)$         |      |    |
| データ転送  |       | A, ES:[HL+C]         | 3   | 3  | _  | $A \longleftrightarrow ((ES, HL) + C)$ |      |    |
| 転送     | ONEB  | А                    | 1   | 1  | _  | A ← 01H                                |      |    |
| -      |       | Х                    | 1   | 1  | _  | X ← 01H                                |      |    |
|        |       | В                    | 1   | 1  | _  | B ← 01H                                |      |    |
|        |       | С                    | 1   | 1  | _  | C ← 01H                                |      |    |
|        |       | !addr16              | 3   | 1  | _  | (addr16) ← 01H                         |      |    |
|        |       | ES:!addr16           | 4   | 2  | _  | (ES, addr16) ← 01H                     |      |    |
|        |       | saddr                | 2   | 1  | _  | (saddr) ← 01H                          |      |    |
|        | CLRB  | A                    | 1   | 1  | _  | A ← 00H                                |      |    |
|        |       | Х                    | 1   | 1  | _  | X ← 00H                                |      |    |
|        |       | В                    | 1   | 1  | _  | B ← 00H                                |      |    |
|        |       | С                    | 1   | 1  | _  | C ← 00H                                |      |    |
|        |       | !addr16              | 3   | 1  | _  | (addr16) ← 00H                         |      |    |
|        |       | ES:!addr16           | 4   | 2  | _  | (ES,addr16) ← 00H                      |      |    |
|        |       | saddr                | 2   | 1  | _  | (saddr) ← 00H                          |      |    |
|        | MOVS  | [HL+byte], X         | 3   | 1  | _  | (HL+byte) ← X                          | ×    | ×  |
|        |       | ES:[HL+byte], X      | 4   | 2  | _  | (ES, HL+byte) ← X                      | ×    | ×  |
| 16ビット・ | MOVW  | rp, #word            | 3   | 1  | _  | rp ← word                              |      |    |
| リト     |       | saddrp, #word        | 4   | 1  | _  | (saddrp) ← word                        |      |    |
| デ      |       | sfrp, #word          | 4   | 1  | _  | sfrp ← word                            |      |    |
| データ転送  |       | AX, rp <sup>注3</sup> | 1   | 1  | _  | AX ← rp                                |      |    |
| 転送     |       | rp, AX <sup>注3</sup> | 1   | 1  | _  | rp ← AX                                |      |    |
|        |       | AX, !addr16          | 3   | 1  | 4  | AX ← (addr16)                          |      |    |
|        |       | !addr16, AX          | 3   | 1  | _  | (addr16) ← AX                          |      |    |
|        |       | AX, ES:!addr16       | 4   | 2  | 5  | AX ← (ES, addr16)                      |      |    |
|        |       | ES:!addr16, AX       | 4   | 2  | _  | (ES, addr16) ← AX                      |      |    |
|        |       | AX, saddrp           | 2   | 1  | _  | AX ← (saddrp)                          |      |    |
|        |       | saddrp, AX           | 2   | 1  | _  | (saddrp) ← AX                          |      |    |
|        |       | AX, sfrp             | 2   | 1  | _  | AX ← sfrp                              |      |    |
|        |       | sfrp, AX             | 2   | 1  | _  | sfrp ← AX                              |      |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. rp = AXを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧 (5/18)

| 命       | ニモニック | オペランド            | バイト | クロ | ック | オペレーション                           | フラグ     |
|---------|-------|------------------|-----|----|----|-----------------------------------|---------|
| 命令群     |       |                  |     | 注1 | 注2 |                                   | Z AC CY |
| 16<br>Ľ | MOVW  | AX, [DE]         | 1   | 1  | 4  | AX ← (DE)                         |         |
| 16ビット・  |       | [DE], AX         | 1   | 1  | _  | (DE) ← AX                         |         |
| ・デ      |       | AX, ES:[DE]      | 2   | 2  | 5  | AX ← (ES, DE)                     |         |
| Í       |       | ES:[DE], AX      | 2   | 2  | -  | (ES, DE) ← AX                     |         |
| データ転送   |       | AX, [HL]         | 1   | 1  | 4  | AX ← (HL)                         |         |
| _       |       | [HL], AX         | 1   | 1  | _  | (HL) ← AX                         |         |
|         |       | AX, ES:[HL]      | 2   | 2  | 5  | AX ← (ES, HL)                     |         |
|         |       | ES:[HL], AX      | 2   | 2  | _  | (ES, HL) ← AX                     |         |
|         |       | AX, [DE+byte]    | 2   | 1  | 4  | AX ← (DE+byte)                    |         |
|         |       | [DE+byte], AX    | 2   | 1  | _  | (DE+byte) ← AX                    |         |
|         |       | AX, ES:[DE+byte] | 3   | 2  | 5  | AX ← ((ES, DE)+byte)              |         |
|         |       | ES:[DE+byte], AX | 3   | 2  | _  | ((ES, DE)+byte) ← AX              |         |
|         |       | AX, [HL+byte]    | 2   | 1  | 4  | AX ← (HL+byte)                    |         |
|         |       | [HL+byte], AX    | 2   | 1  | _  | (HL+byte) ← AX                    |         |
|         |       | AX, ES:[HL+byte] | 3   | 2  | 5  | AX ← ((ES, HL)+byte)              |         |
|         |       | ES:[HL+byte], AX | 3   | 2  | _  | ((ES, HL)+byte) ← AX              |         |
|         |       | AX, [SP+byte]    | 2   | 1  | _  | AX ← (SP+byte)                    |         |
|         |       | [SP+byte], AX    | 2   | 1  | _  | (SP+byte) ← AX                    |         |
|         |       | AX, word[B]      | 3   | 1  | 4  | $AX \leftarrow (B+word)$          |         |
|         |       | word[B], AX      | 3   | 1  | _  | (B+word) ← AX                     |         |
|         |       | AX, ES:word[B]   | 4   | 2  | 5  | $AX \leftarrow ((ES, B) + word)$  |         |
|         |       | ES:word[B], AX   | 4   | 2  | _  | $((ES, B) + word) \leftarrow AX$  |         |
|         |       | AX, word[C]      | 3   | 1  | 4  | $AX \leftarrow (C+word)$          |         |
|         |       | word[C], AX      | 3   | 1  | _  | (C+word) ← AX                     |         |
|         |       | AX, ES:word[C]   | 4   | 2  | 5  | $AX \leftarrow ((ES, C) + word)$  |         |
|         |       | ES:word[C], AX   | 4   | 2  | _  | $((ES, C)+word) \leftarrow AX$    |         |
|         |       | AX, word[BC]     | 3   | 1  | 4  | AX ← (BC+word)                    |         |
|         |       | word[BC], AX     | 3   | 1  | _  | (BC+word) ← AX                    |         |
|         |       | AX, ES:word[BC]  | 4   | 2  | 5  | $AX \leftarrow ((ES, BC) + word)$ |         |
|         |       | ES:word[BC], AX  | 4   | 2  | _  | $((ES, BC) + word) \leftarrow AX$ |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧(6/18)

| 命       | ニモニック | オペランド                | バイト | クロ | ック | オペレーション                          |   | フラク | ブ  |
|---------|-------|----------------------|-----|----|----|----------------------------------|---|-----|----|
| 命令群     |       |                      |     | 注1 | 注2 |                                  | Z | AC  | CY |
| 16<br>ビ | MOVW  | BC, !addr16          | 3   | 1  | 4  | BC ← (addr16)                    |   |     |    |
| 16ビット・  |       | BC, ES:!addr16       | 4   | 2  | 5  | BC ← (ES, addr16)                |   |     |    |
|         |       | DE, !addr16          | 3   | 1  | 4  | DE ← (addr16)                    |   |     |    |
| データ転送   |       | DE, ES:!addr16       | 4   | 2  | 5  | DE ← (ES, addr16)                |   |     |    |
| 転送      |       | HL, !addr16          | 3   | 1  | 4  | HL ← (addr16)                    |   |     |    |
|         |       | HL, ES:!addr16       | 4   | 2  | 5  | HL ← (ES, addr16)                |   |     |    |
|         |       | BC, saddrp           | 2   | 1  | _  | BC ← (saddrp)                    |   |     |    |
|         |       | DE, saddrp           | 2   | 1  | _  | DE ← (saddrp)                    |   |     |    |
|         |       | HL, saddrp           | 2   | 1  | _  | HL ← (saddrp)                    |   |     |    |
|         | XCHW  | AX, rp <sup>注3</sup> | 1   | 1  | _  | AX ←→ rp                         |   |     |    |
|         | ONEW  | AX                   | 1   | 1  | _  | AX ← 0001H                       |   |     |    |
|         |       | BC                   | 1   | 1  | _  | BC ← 0001H                       |   |     |    |
|         | CLRW  | AX                   | 1   | 1  | _  | AX ← 0000H                       |   |     |    |
|         |       | BC                   | 1   | 1  | _  | BC ← 0000H                       |   |     |    |
| 8ビット演算  | ADD   | A, #byte             | 2   | 1  | _  | A, CY ← A+byte                   | × | ×   | ×  |
| リト      |       | saddr, #byte         | 3   | 2  | _  | (saddr), CY ← (saddr)+byte       | × | ×   | ×  |
| )<br>算  |       | A, r <sup>注4</sup>   | 2   | 1  | _  | A, CY ← A+r                      | × | ×   | ×  |
|         |       | r, A                 | 2   | 1  | _  | r, CY ← r+A                      | × | ×   | ×  |
|         |       | A, !addr16           | 3   | 1  | 4  | $A, CY \leftarrow A + (addr16)$  | × | ×   | ×  |
|         |       | A, ES:!addr16        | 4   | 2  | 5  | A, CY ← A+(ES, addr16)           | × | ×   | ×  |
|         |       | A, saddr             | 2   | 1  | _  | A, CY ← A+(saddr)                | × | ×   | ×  |
|         |       | A, [HL]              | 1   | 1  | 4  | A, CY ← A+(HL)                   | × | ×   | ×  |
|         |       | A, ES:[HL]           | 2   | 2  | 5  | A,CY ← A+(ES, HL)                | × | ×   | ×  |
|         |       | A, [HL+byte]         | 2   | 1  | 4  | A, CY ← A+(HL+byte)              | × | ×   | ×  |
|         |       | A, ES:[HL+byte]      | 3   | 2  | 5  | A,CY ← A+((ES, HL)+byte)         | × | ×   | ×  |
|         |       | A, [HL+B]            | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + B)$  | × | ×   | ×  |
|         |       | A, ES:[HL+B]         | 3   | 2  | 5  | A,CY ← A+((ES, HL)+B)            | × | ×   | ×  |
|         |       | A, [HL+C]            | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + C)$  | × | ×   | ×  |
|         |       | A, ES:[HL+C]         | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+C)$ | × | ×   | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclx) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. rp = AXを除く。
  - 4. r = Aを除く。

表5-7 RL78-S3コアのオペレーション一覧 (7/18)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                 |   | フラケ | ブ  |
|--------|-------|--------------------|-----|----|----|---|---|-----|----|
| 命令群    |       |                    |     | 注1 | 注2 |   | Z | AC  | CY |
| 8      | ADDC  | A, #byte           | 2   | 1  | _  | A, CY ← A+byte+CY                       | × | ×   | ×  |
| ピッ     |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr)+byte+CY           | × | ×   | ×  |
| 8ビット演算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | $A, CY \leftarrow A+r+CY$               | × | ×   | ×  |
| 算      |       | r, A               | 2   | 1  | _  | r, CY ← r+A+CY                          | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | $A, CY \leftarrow A + (addr16) + CY$    | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | $A, CY \leftarrow A+(ES, addr16)+CY$    | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A+(saddr)+CY                    | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | $A, CY \leftarrow A + (HL) + CY$        | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A,CY ← A+(ES, HL)+CY                    | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + byte) + CY$ | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+byte)+CY$  | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + B) + CY$    | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+B)+CY$     | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A + (HL + C) + CY$    | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A,CY \leftarrow A+((ES, HL)+C)+CY$     | × | ×   | ×  |
|        | SUB   | A, #byte           | 2   | 1  | _  | A, CY ← A−byte                          | × | ×   | ×  |
|        |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr) -byte             | × | ×   | ×  |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A, CY ← A−r                             | × | ×   | ×  |
|        |       | r, A               | 2   | 1  | _  | r, CY ← r−A                             | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | A, CY ← A−(addr16)                      | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A, CY ← A−(ES, addr16)                  | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A−(saddr)                       | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | A, CY ← A−(HL)                          | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A,CY ← A−(ES, HL)                       | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A, CY ← A−(HL+byte)                     | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A,CY ← A-((ES, HL)+byte)                | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | A, CY ← A−(HL+B)                        | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+B)$        | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + C)$         | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+C)$        | × | ×   | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧 (8/18)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                   |   | フラ | グ  |
|--------|-------|--------------------|-----|----|----|---|---|----|----|
| 命令群    |       |                    |     | 注1 | 注2 |   | Z | AC | CY |
| 8      | SUBC  | A, #byte           | 2   | 1  | _  | A, CY ← A−byte−CY                         | × | ×  | ×  |
| ビッ     |       | saddr, #byte       | 3   | 2  | _  | (saddr), CY ← (saddr) - byte - CY         | × | ×  | ×  |
| 8ビット演算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | $A, CY \leftarrow A-r-CY$                 | × | ×  | ×  |
| 算      |       | r, A               | 2   | 1  | _  | $r, CY \leftarrow r-A-CY$                 | × | ×  | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | $A, CY \leftarrow A - (addr16) - CY$      | × | ×  | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A, CY ← A−(ES, addr16)−CY                 | × | ×  | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A, CY ← A−(saddr)−CY                      | × | ×  | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | $A, CY \leftarrow A - (HL) - CY$          | × | ×  | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | $A,CY \leftarrow A-(ES, HL)-CY$           | × | ×  | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + byte) - CY$   | × | ×  | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+byte)-CY$    | × | ×  | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + B) - CY$      | × | ×  | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A,CY \leftarrow A-((ES, HL)+B)-CY$       | × | ×  | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | $A, CY \leftarrow A - (HL + C) - CY$      | × | ×  | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A, CY \leftarrow A - ((ES:HL) + C) - CY$ | × | ×  | ×  |
|        | AND   | A, #byte           | 2   | 1  | _  | A ← A∧byte                                | × |    |    |
|        |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr)∧byte                    | × |    |    |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← A∧r                                   | × |    |    |
|        |       | r, A               | 2   | 1  | _  | $r \leftarrow r \wedge A$                 | × |    |    |
|        |       | A, !addr16         | 3   | 1  | 4  | A ← A∧(addr16)                            | × |    |    |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A ← A∧(ES:addr16)                         | × |    |    |
|        |       | A, saddr           | 2   | 1  | _  | A ← A∧ (saddr)                            | × |    |    |
|        |       | A, [HL]            | 1   | 1  | 4  | A ← A∧(HL)                                | × |    |    |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A ← A∧(ES:HL)                             | × |    |    |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A ← A∧(HL+byte)                           | × |    |    |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← A∧((ES:HL)+byte)                      | × |    |    |
|        |       | A, [HL+B]          | 2   | 1  | 4  | A ← A∧(HL+B)                              | × |    |    |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | A ← A∧((ES:HL)+B)                         | × |    |    |
|        |       | A, [HL+C]          | 2   | 1  | 4  | A ← A∧(HL+C)                              | × |    |    |
|        | А     | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow A \wedge ((ES:HL) + C)$     | × |    |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧 (9/18)

| 命           | ニモニック | オペランド              | バイト | クロ | ック | オペレーション                                | フラグ     |
|-------------|-------|--------------------|-----|----|----|--|---------|
| 命令群         |       |                    |     | 注1 | 注2 |  | Z AC CY |
| 8<br>Ľ      | OR    | A, #byte           | 2   | 1  | _  | A ← A∨byte                             | ×       |
| 8ビット        |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr) V byte               | ×       |
| -<br>演<br>算 |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← AVr                                | ×       |
|             |       | r, A               | 2   | 1  | _  | r ← rVA                                | ×       |
|             |       | A, !addr16         | 3   | 1  | 4  | A ← AV (addr16)                        | ×       |
|             |       | A, ES:!addr16      | 4   | 2  | 5  | A ← AV(ES:addr16)                      | ×       |
|             |       | A, saddr           | 2   | 1  | _  | A ← AV (saddr)                         | ×       |
|             |       | A, [HL]            | 1   | 1  | 4  | A ← AV(HL)                             | ×       |
|             |       | A, ES:[HL]         | 2   | 2  | 5  | A ← AV(ES:HL)                          | ×       |
|             |       | A, [HL+byte]       | 2   | 1  | 4  | A ← AV(HL+byte)                        | ×       |
|             |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← AV((ES:HL)+byte)                   | ×       |
|             |       | A, [HL+B]          | 2   | 1  | 4  | A ← AV(HL+B)                           | ×       |
|             |       | A, ES:[HL+B]       | 3   | 2  | 5  | A ← AV((ES:HL)+B)                      | ×       |
|             |       | A, [HL+C]          | 2   | 1  | 4  | A ← AV(HL+C)                           | ×       |
|             |       | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow AV((ES:HL)+C)$           | ×       |
|             | XOR   | A, #byte           | 2   | 1  | _  | A ← A <del>V</del> byte                | ×       |
|             |       | saddr, #byte       | 3   | 2  | _  | (saddr) ← (saddr) <del>V</del> byte    | ×       |
|             |       | A, r <sup>注3</sup> | 2   | 1  | _  | A ← A <del>V</del> r                   | ×       |
|             |       | r, A               | 2   | 1  | _  | r ← r <del>V</del> A                   | ×       |
|             |       | A, !addr16         | 3   | 1  | 4  | A ← A <del>V</del> (addr16)            | ×       |
|             |       | A, ES:!addr16      | 4   | 2  | 5  | A ← A <del>V</del> (ES:addr16)         | ×       |
|             |       | A, saddr           | 2   | 1  | _  | A ← A <del>V</del> (saddr)             | ×       |
|             |       | A, [HL]            | 1   | 1  | 4  | A ← A <del>V</del> (HL)                | ×       |
|             |       | A, ES:[HL]         | 2   | 2  | 5  | A ← A <del>V</del> (ES:HL)             | ×       |
|             |       | A, [HL+byte]       | 2   | 1  | 4  | A ← A <del>V</del> (HL+byte)           | ×       |
|             |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A ← A <del>V</del> ((ES:HL)+byte)      | ×       |
|             |       | A, [HL+B]          | 2   | 1  | 4  | $A \leftarrow A \forall (HL+B)$        | ×       |
|             |       | A, ES:[HL+B]       | 3   | 2  | 5  | $A \leftarrow A \forall ((ES:HL) + B)$ | ×       |
|             |       | A, [HL+C]          | 2   | 1  | 4  | A ← A♥(HL+C)                           | ×       |
|             | А     | A, ES:[HL+C]       | 3   | 2  | 5  | $A \leftarrow A + ((ES:HL) + C)$       | ×       |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧(10/18)

| 命      | ニモニック | オペランド              | バイト | クロ | ック | オペレーション            |   | フラ: | グ  |
|--------|-------|--------------------|-----|----|----|--------------------|---|-----|----|
| 命令群    |       |                    |     | 注1 | 注2 |                    | Z | AC  | CY |
| 8<br>Ľ | СМР   | A, #byte           | 2   | 1  | _  | A-byte             | × | ×   | ×  |
| 8ビット演算 |       | !addr16, #byte     | 4   | 1  | 4  | (addr16) — byte    | × | ×   | ×  |
| 演算     |       | ES:!addr16, #byte  | 5   | 2  | 5  | (ES:addr16) - byte | × | ×   | ×  |
|        |       | saddr, #byte       | 3   | 1  | _  | (saddr) - byte     | × | ×   | ×  |
|        |       | A, r <sup>注3</sup> | 2   | 1  | _  | A-r                | × | ×   | ×  |
|        |       | r, A               | 2   | 1  | _  | r—A                | × | ×   | ×  |
|        |       | A, !addr16         | 3   | 1  | 4  | A-(addr16)         | × | ×   | ×  |
|        |       | A, ES:!addr16      | 4   | 2  | 5  | A-(ES:addr16)      | × | ×   | ×  |
|        |       | A, saddr           | 2   | 1  | _  | A-(saddr)          | × | ×   | ×  |
|        |       | A, [HL]            | 1   | 1  | 4  | A-(HL)             | × | ×   | ×  |
|        |       | A, ES:[HL]         | 2   | 2  | 5  | A-(ES:HL)          | × | ×   | ×  |
|        |       | A, [HL+byte]       | 2   | 1  | 4  | A-(HL+byte)        | × | ×   | ×  |
|        |       | A, ES:[HL+byte]    | 3   | 2  | 5  | A-((ES:HL)+byte)   | × | ×   | ×  |
|        |       | A, [HL+B]          | 2   | 1  | 4  | A-(HL+B)           | × | ×   | ×  |
|        |       | A, ES:[HL+B]       | 3   | 2  | 5  | A-((ES:HL)+B)      | × | ×   | ×  |
|        |       | A, [HL+C]          | 2   | 1  | 4  | A-(HL+C)           | × | ×   | ×  |
|        |       | A, ES:[HL+C]       | 3   | 2  | 5  | A-((ES:HL)+C)      | × | ×   | ×  |
|        | CMP0  | A                  | 1   | 1  | _  | A-00H              | × | 0   | 0  |
|        |       | х                  | 1   | 1  | _  | X-00H              | × | 0   | 0  |
|        |       | В                  | 1   | 1  | _  | B-00H              | × | 0   | 0  |
|        |       | С                  | 1   | 1  | _  | C-00H              | × | 0   | 0  |
|        |       | !addr16            | 3   | 1  | 4  | (addr16) — 00H     | × | 0   | 0  |
|        |       | ES:!addr16         | 4   | 2  | 5  | (ES:addr16)-00H    | × | 0   | 0  |
|        |       | saddr              | 2   | 1  | _  | (saddr)-00H        | × | 0   | 0  |
|        | CMPS  | X, [HL+byte]       | 3   | 1  | 4  | X-(HL+byte)        | × | ×   | ×  |
|        |       | X, ES:[HL+byte]    | 4   | 2  | 5  | X-((ES:HL)+byte)   | × | ×   | ×  |

- 注1. 内部RAM領域, SFR領域および拡張SFR領域をアクセスしたとき, またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. r = Aを除く。

表5-7 RL78-S3コアのオペレーション一覧(11/18)

| 命       | ニモニック | オペランド             | バイト | クロ | ック | オペレーション                    |   | フラ | グ  |
|---------|-------|-------------------|-----|----|----|----------------------------|---|----|----|
| 命令群     |       |                   |     | 注1 | 注2 |                            | Z | AC | CY |
| 16<br>ビ | ADDW  | AX, #word         | 3   | 1  | _  | AX, CY ← AX+word           | × | ×  | ×  |
| ット      |       | AX, AX            | 1   | 1  | _  | AX, CY ← AX+AX             | × | ×  | ×  |
| ット演算    |       | AX, BC            | 1   | 1  | _  | AX, CY ← AX+BC             | × | ×  | ×  |
| ,       |       | AX, DE            | 1   | 1  | _  | AX, CY ← AX+DE             | × | ×  | ×  |
|         |       | AX, HL            | 1   | 1  | _  | AX, CY ← AX+HL             | × | ×  | ×  |
|         |       | AX, !addr16       | 3   | 1  | 4  | AX, CY ← AX+(addr16)       | × | ×  | ×  |
|         |       | AX, ES:!addr16    | 4   | 2  | 5  | AX, CY ← AX+(ES:addr16)    | × | ×  | ×  |
|         |       | AX, saddrp        | 2   | 1  | _  | AX, CY ← AX+(saddrp)       | × | ×  | ×  |
|         |       | AX, [HL+byte]     | 3   | 1  | 4  | AX, CY ← AX+(HL+byte)      | × | ×  | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 2  | 5  | AX, CY ← AX+((ES:HL)+byte) | × | ×  | ×  |
|         | SUBW  | AX, #word         | 3   | 1  | _  | AX, CY ← AX—word           | × | ×  | ×  |
|         |       | AX, BC            | 1   | 1  | _  | AX, CY ← AX−BC             | × | ×  | ×  |
|         |       | AX, DE            | 1   | 1  | _  | AX, CY ← AX−DE             | × | ×  | ×  |
|         |       | AX, HL            | 1   | 1  | _  | AX, CY ← AX−HL             | × | ×  | ×  |
|         |       | AX, !addr16       | 3   | 1  | 4  | AX, CY ← AX-(addr16)       | × | ×  | ×  |
|         |       | AX, ES:!addr16    | 4   | 2  | 5  | AX, CY ← AX-(ES:addr16)    | × | ×  | ×  |
|         |       | AX, saddrp        | 2   | 1  | _  | AX, CY ← AX−(saddrp)       | × | ×  | ×  |
|         |       | AX, [HL+byte]     | 3   | 1  | 4  | AX, CY ← AX−(HL+byte)      | × | ×  | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 2  | 5  | AX, CY ← AX−((ES:HL)+byte) | × | ×  | ×  |
|         | CMPW  | AX, #word         | 3   | 1  | _  | AX—word                    | × | ×  | ×  |
|         |       | AX, BC            | 1   | 1  | _  | AX-BC                      | × | ×  | ×  |
|         |       | AX, DE            | 1   | 1  | _  | AX-DE                      | × | ×  | ×  |
|         |       | AX, HL            | 1   | 1  | _  | AX-HL                      | × | ×  | ×  |
|         |       | AX, !addr16       | 3   | 1  | 4  | AX — (addr16)              | × | ×  | ×  |
|         |       | AX, ES:!addr16    | 4   | 2  | 5  | AX-(ES:addr16)             | × | ×  | ×  |
|         |       | AX, saddrp        | 2   | 1  | _  | AX-(saddrp)                | × | ×  | ×  |
|         |       | AX, [HL+byte]     | 3   | 1  | 4  | AX — (HL + byte)           | × | ×  | ×  |
|         |       | AX, ES: [HL+byte] | 4   | 2  | 5  | AX-((ES:HL)+byte)          | × | ×  | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧(12/18)

| 命令群   | ニモニック | オペランド | バイト | クロ | ック | オペレーション                        | フラ   | グ  |
|-------|-------|-------|-----|----|----|--------------------------------|------|----|
| 群     |       |       |     | 注1 | 注2 |                                | Z AC | CY |
| 乗除積和算 | MULU  | x     | 1   | 1  | -  | $AX \leftarrow A \times X$     |      |    |
| 算     | MULHU |       | 3   | 2  | _  | BCAX ← A X×BC(符号なし)            |      |    |
|       | MULH  |       | 3   | 2  | _  | BCAX ← A X×BC(符号付き)            |      |    |
|       | DIVHU |       | 3   | 9  | _  | AX (商), DE (余り) ← AX÷DE (符号なし) |      |    |
|       | DIVWU |       | 3   | 17 | _  | BCAX (商) ,HLDE (余り)            |      |    |
|       |       |       |     |    |    | ← BCAX÷HLDE (符号なし)             |      |    |
|       | MACHU |       | 3   | 3  | _  | MACR ← MACR+AX×BC (符号なし)       | ×    | ×  |
|       | MACH  |       | 3   | 3  | _  | MACR ← MACR+AX×BC(符号付き)        | ×    | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- ★ 注意 割り込み処理中にDIVHU、DIVWU命令を実行する場合、割り込み禁止状態(DI)で実行してください。 ただし、RAM領域での命令実行を除き、アセンブリ言語ソースにてDIVHU、DIVWU命令の直後にNOP命令 を追加した場合は、割り込み許可状態でもDIVHU、DIVWU命令を実行することができます。下記のコンパイラはビルド時にDIVHU、DIVWU命令が出力される場合、その直後に自動でNOP命令が挿入されます。
  - ・ CA78KOR(ルネサス エレクトロニクス社 コンパイラ製品)V1.71以降のC言語ソースおよびアセンブリ 言語ソース
  - EWRL78 (IAR社 コンパイラ製品) Service pack 1.40.6以降のC言語ソース
  - ・ GNURL78 (KPIT社 コンパイラ)のC言語ソース
  - 備考1. クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。
    - 2. MACR: 積和演算累計レジスタ (MACRH, MACRL)

表5-7 RL78-S3コアのオペレーション一覧(13/18)

| 命令群         |      | オペランド  | バイト  | クロ                            | ック | オペレーション   |   | フラグ   |
|-------------|------|--|--|-------------------------------|----|---|---|-------|
| 中           |      |  |  | 注1                            | 注2 |   | Z | AC CY |
| 増減          | INC  | r  | 1  | 1                             | ı  | r ← r+1   | × | ×     |
| <i>"2</i> 4 |      | !addr16  | 3  | 2                             | -  | (addr16) ← (addr16)+1   | × | ×     |
|             |      | ES:!addr16   | 4  | 3                             | -  | (ES, addr16) ← (ES, addr16)+1   | × | ×     |
|             |      | saddr  | 2  | 2                             | -  | (saddr) ← (saddr)+1   | × | ×     |
|             |      | [HL+byte]  | 3  | 2                             | ı  | (HL+byte) ← (HL+byte)+1   | × | ×     |
|             |      | ES: [HL+byte]  | 4  | 3                             | ı  | ((ES:HL)+byte) ← ((ES:HL)+byte)+1   | × | ×     |
|             | DEC  | r  | 1  | 1                             | 1  | r ← r−1   | × | ×     |
|             |      | !addr16  | 3  | 2                             | -  | (addr16) ← (addr16)-1   | × | ×     |
|             |      | ES:!addr16   | addr16 4 3 - (ES, addr16) $\leftarrow$ (ES, addr16) $-1$ > |                               | ×  | ×   |   |       |
|             |      | saddr  | 2  | 2                             | -  | (saddr) ← (saddr)-1   | × | ×     |
|             |      | [HL+byte]  | 3  | 2                             | -  | (HL+byte) ← (HL+byte) −1  | × | ×     |
|             |      | ES: [HL+byte]  | 4  | 3                             | -  | ((ES:HL)+byte) ← ((ES:HL)+byte) −1  | × | ×     |
|             | INCW | rp   | 1  | 1                             | -  | rp ← rp+1   |   |       |
|             |      | !addr16  | 3  | 2                             | -  | (addr16) ← (addr16)+1   |   |       |
|             |      | ES:laddr16 4 3 − (ES, addr16) ← (E   |  | (ES, addr16) ← (ES, addr16)+1 |    |   |   |       |
|             |      | saddrp   | 2  | 2                             | -  | (saddrp) ← (saddrp)+1   |   |       |
|             |      | [HL+byte]  | 3  | 2                             | _  | (HL+byte) ← (HL+byte)+1   |   |       |
|             |      | ES: [HL+byte]  | 4  | 3                             | _  | ((ES:HL)+byte) ← ((ES:HL)+byte)+1   |   |       |
|             | DECW | rp   | 1  | 1                             | -  | rp ← rp−1   |   |       |
|             |      | !addr16  | 3  | 2                             | 1  | (addr16) ← (addr16) – 1   |   |       |
|             |      | ES:!addr16   | 4  | 3                             | _  | $(ES, addr16) \leftarrow (ES, addr16)-1$  |   |       |
|             |      | saddrp   | 2  | 2                             | 1  | (saddrp) ← (saddrp)-1   |   |       |
|             |      | [HL+byte]  | 3  | 2                             | 1  | (HL+byte) ← (HL+byte) -1  |   |       |
|             |      | ES: [HL+byte]  | 4  | 3                             | -  | ((ES:HL)+byte) ← ((ES:HL)+byte) −1  |   |       |
| シフト         | SHR  | A, cnt   | 2  | 1                             | -  | $(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow 0) \times cnt$          |   | ×     |
| 7           | SHRW | AX, cnt  | 2  | 1                             | _  | $(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow 0) \times cnt$   |   | ×     |
|             | SHL  | A, cnt   | 2  | 1                             | _  | $(CY \leftarrow A_7, A_m \leftarrow A_{m-1}, A_0 \leftarrow 0) \times cnt$          |   | ×     |
|             |      | B, cnt   | 2  | 1                             | _  | $(CY \leftarrow B_7, B_m \leftarrow B_{m-1}, B_0 \leftarrow 0) \times cnt$          |   | ×     |
|             |      | C, cnt   | 2  | 1                             | ı  | $(CY \leftarrow C_7, C_m \leftarrow C_{m-1}, C_0 \leftarrow 0) \times cnt$          |   | ×     |
|             | SHLW | AX, cnt  | 2  | 1                             | -  | $(CY \leftarrow AX_{15}, AX_m \leftarrow AX_{m-1}, AX_0 \leftarrow 0) \times cnt$   |   | ×     |
|             |      | BC, cnt  | 2  | 1                             | 1  | (CY BC <sub>15</sub> , BC <sub>m</sub> BC <sub>m-1</sub> , BC <sub>0</sub> 0) × cnt |   | ×     |
|             | SAR  | A, cnt   | 2  | 1                             | -  | $(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow A_7) \times cnt$        |   | ×     |
|             | SARW | RW AX, cnt 2 1 - $(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow AX_{15}) \times cnt$ |  |                               |    |   |   | ×     |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考1. クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合, 最大4倍+6クロックになります。
  - 2. cntはビット・シフト数です。

表5-7 RL78-S3コアのオペレーション一覧(14/18)

| 命           | ニモニック | オペランド           | バイト | クロ | ック | オペレーション  | フラグ     |
|-------------|-------|-----------------|-----|----|----|--|---------|
| 命令群         |       |                 |     | 注1 | 注2 |  | Z AC CY |
|             | ROR   | A, 1            | 2   | 1  | _  | $(CY, A_7 \leftarrow A_0, A_{m-1} \leftarrow A_m) \times 1$                      | ×       |
| ーテート        | ROL   | A, 1            | 2   | 1  | _  | $(CY, A_0 \leftarrow A_7, A_{m+1} \leftarrow A_m) \times 1$                      | ×       |
| ۲           | RORC  | A, 1            | 2   | 1  | _  | $(CY \leftarrow A_0, A_7 \leftarrow CY, A_{m-1} \leftarrow A_m) \times 1$        | ×       |
|             | ROLC  | A, 1            | 2   | 1  | _  | $(CY \leftarrow A_7, A_0 \leftarrow CY, A_{m+1} \leftarrow A_m) \times 1$        | ×       |
|             | ROLWC | AX,1            | 2   | 1  | _  | $(CY \leftarrow AX_{15}, AX_0 \leftarrow CY, AX_{m+1} \leftarrow AX_m) \times 1$ | ×       |
|             |       | BC,1            | 2   | 1  | _  | $(CY \leftarrow BC_{15}, BC_0 \leftarrow CY, BC_{m+1} \leftarrow BC_m) \times 1$ | ×       |
| ビッ          | MOV1  | CY, A.bit       | 2   | 1  | _  | CY ← A.bit   | ×       |
| ト<br>操<br>作 |       | A.bit, CY       | 2   | 1  | _  | A.bit ← CY   |         |
| 作           |       | CY, PSW.bit     | 3   | 1  | _  | CY ← PSW.bit   | ×       |
|             |       | PSW.bit, CY     | 3   | 4  | _  | PSW.bit ← CY   | × ×     |
|             |       | CY, saddr.bit   | 3   | 1  | _  | CY ← (saddr).bit   | ×       |
|             |       | saddr.bit, CY   | 3   | 2  | _  | (saddr).bit ← CY   |         |
|             |       | CY, sfr.bit     | 3   | 1  | _  | CY ← sfr.bit   | ×       |
|             |       | sfr.bit, CY     | 3   | 2  | _  | sfr.bit ← CY   |         |
|             |       | CY,[HL].bit     | 2   | 1  | 4  | CY ← (HL).bit  | ×       |
|             |       | [HL].bit, CY    | 2   | 2  | _  | (HL).bit ← CY  |         |
|             |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← (ES, HL).bit  | ×       |
|             |       | ES:[HL].bit, CY | 3   | 3  | _  | (ES, HL).bit ← CY  |         |
|             | AND1  | CY, A.bit       | 2   | 1  | _  | CY ← CY∧A.bit  | ×       |
|             |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CY∧PSW.bit  | ×       |
|             |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CY∧ (saddr).bit   | ×       |
|             |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CY∧sfr.bit  | ×       |
|             |       | CY,[HL].bit     | 2   | 1  | 4  | CY ← CY∧(HL).bit   | ×       |
|             |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CY∧(ES, HL).bit   | ×       |
|             | OR1   | CY, A.bit       | 2   | 1  | _  | CY ← CYVA.bit  | ×       |
|             |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CYVPSW.bit  | ×       |
|             |       | CY, saddr.bit   | 3   | 1  | _  | CY ← CYV (saddr).bit   | ×       |
|             |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CYVsfr.bit  | ×       |
|             |       | CY, [HL].bit    | 2   | 1  | 4  | CY ← CYV (HL).bit  | ×       |
|             |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CYV(ES, HL).bit   | ×       |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧(15/18)

| 命     | ニモニック | オペランド           | バイト | クロ | ック | オペレーション                          | 7 | フラク | ブ  |
|-------|-------|-----------------|-----|----|----|----------------------------------|---|-----|----|
| 命令群   |       |                 |     | 注1 | 注2 |                                  | Z | AC  | CY |
| ビッ    | XOR1  | CY, A.bit       | 2   | 1  | _  | CY ← CY\A.bit                    |   |     | ×  |
| ビット操作 |       | CY, PSW.bit     | 3   | 1  | _  | CY ← CY\PSW.bit                  |   |     | ×  |
| 作     |       | CY, saddr.bit   | 3   | 1  | -  | CY ← CY <del>V</del> (saddr).bit |   |     | ×  |
|       |       | CY, sfr.bit     | 3   | 1  | _  | CY ← CY <del>V</del> sfr.bit     |   |     | ×  |
|       |       | CY, [HL].bit    | 2   | 1  | 4  | CY ← CY\(+(HL).bit               |   |     | ×  |
|       |       | CY, ES:[HL].bit | 3   | 2  | 5  | CY ← CY\(+(ES, HL).bit           |   |     | ×  |
|       | SET1  | A.bit           | 2   | 1  | _  | A.bit ← 1                        |   |     |    |
|       |       | PSW.bit         | 3   | 4  | _  | PSW.bit ← 1                      | × | ×   | ×  |
|       |       | !addr16.bit     | 4   | 2  | _  | (addr16).bit ← 1                 |   |     |    |
|       |       | ES:!addr16.bit  | 5   | 3  | _  | (ES, addr16).bit ← 1             |   |     |    |
|       |       | saddr.bit       | 3   | 2  | _  | (saddr).bit ← 1                  |   |     |    |
|       |       | sfr.bit         | 3   | 2  | _  | sfr.bit ← 1                      |   |     |    |
|       |       | [HL].bit        | 2   | 2  | _  | (HL).bit ← 1                     |   |     |    |
|       |       | ES:[HL].bit     | 3   | 3  | _  | (ES, HL).bit ← 1                 |   |     |    |
|       | CLR1  | A.bit           | 2   | 1  | _  | A.bit ← 0                        |   |     |    |
|       |       | PSW.bit         | 3   | 4  | _  | PSW.bit ← 0                      | × | ×   | ×  |
|       |       | !addr16.bit     | 4   | 2  | _  | (addr16).bit ← 0                 |   |     |    |
|       |       | ES:!addr16.bit  | 5   | 3  | _  | (ES, addr16).bit ← 0             |   |     |    |
|       |       | saddr.bit       | 3   | 2  | _  | (saddr.bit) ← 0                  |   |     |    |
|       |       | sfr.bit         | 3   | 2  | _  | sfr.bit ← 0                      |   |     |    |
|       |       | [HL].bit        | 2   | 2  | _  | (HL).bit ← 0                     |   |     |    |
|       |       | ES:[HL].bit     | 3   | 3  | _  | (ES, HL).bit ← 0                 |   |     |    |
|       | SET1  | CY              | 2   | 1  | _  | CY ← 1                           |   |     | 1  |
|       | CLR1  | CY              | 2   | 1  | _  | CY ← 0                           |   |     | 0  |
|       | NOT1  | CY              | 2   | 1  | _  | $CY \leftarrow \overline{CY}$    |   |     | ×  |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。

表5-7 RL78-S3コアのオペレーション一覧(16/18)

| 命令       | ニモニック | オペランド     | バイト | クロ | ック | オペレーション   | - | フラク | j  |
|----------|-------|-----------|-----|----|----|---|---|-----|----|
| 群        |       |           |     | 注1 | 注2 |   | Z | AC  | CY |
|          | CALL  | rp        | 2   | 3  | 1  | $(SP-2) \leftarrow (PC+2)s, (SP-3) \leftarrow (PC+2)H,$     |   |     |    |
| ル        |       |           |     |    |    | $(SP-4) \leftarrow (PC+2)_L, PC \leftarrow CS, rp,$         |   |     |    |
| Ņ        |       |           |     |    |    | SP ← SP-4   |   |     |    |
| <b>ý</b> |       | \$!addr20 | 3   | 3  | _  | $(SP-2) \leftarrow (PC+3)s, (SP-3) \leftarrow (PC+3)H,$     |   |     |    |
| ン        |       |           |     |    |    | $(SP-4) \leftarrow (PC+3)_{L}, PC \leftarrow PC+3+jdisp16,$ |   |     |    |
|          |       |           |     |    |    | SP ← SP-4   |   |     |    |
|          |       | !addr16   | 3   | 3  | _  | $(SP-2) \leftarrow (PC+3)s, (SP-3) \leftarrow (PC+3)H,$     |   |     |    |
|          |       |           |     |    |    | $(SP-4) \leftarrow (PC+3)_L, PC \leftarrow 0000, addr16,$   |   |     |    |
|          |       |           |     |    |    | SP ← SP-4   |   |     |    |
|          |       | !!addr20  | 4   | 3  | _  | $(SP-2) \leftarrow (PC+4)s, (SP-3) \leftarrow (PC+4)H,$     |   |     |    |
|          |       |           |     |    |    | $(SP-4) \leftarrow (PC+4)_L, PC \leftarrow addr20,$         |   |     |    |
|          |       |           |     |    |    | SP ← SP-4   |   |     |    |
|          | CALLT | [addr5]   | 2   | 5  | _  | $(SP-2) \leftarrow (PC+2)s, (SP-3) \leftarrow (PC+2)H,$     |   |     |    |
|          |       |           |     |    |    | $(SP-4) \leftarrow (PC+2)_L, PC_S \leftarrow 0000,$         |   |     |    |
|          |       |           |     |    |    | PC <sub>H</sub> ← (0000, addr5+1),                          |   |     |    |
|          |       |           |     |    |    | PC <sub>L</sub> ← (0000, addr5),                            |   |     |    |
|          |       |           |     |    |    | SP ← SP-4   |   |     |    |
|          | BRK   | _         | 2   | 5  | _  | $(SP-1) \leftarrow PSW, (SP-2) \leftarrow (PC+2)s,$         |   |     |    |
|          |       |           |     |    |    | $(SP-3) \leftarrow (PC+2)_H, (SP-4) \leftarrow (PC+2)_L,$   |   |     |    |
|          |       |           |     |    |    | PCs ← 0000,   |   |     |    |
|          |       |           |     |    |    | PC <sub>H</sub> ← (0007FH), PC <sub>L</sub> ← (0007EH),     |   |     |    |
|          |       |           |     |    |    | SP ← SP-4, IE ← 0   |   |     |    |
|          | RET   | _         | 1   | 6  | _  | $PCL \leftarrow (SP), PCH \leftarrow (SP+1),$               |   |     |    |
|          |       |           |     |    |    | PCs ← (SP+2), SP ← SP+4                                     |   |     |    |
|          | RETI  | _         | 2   | 6  | _  | $PCL \leftarrow (SP), PCH \leftarrow (SP+1),$               | R | R   | R  |
|          |       |           |     |    |    | $PCs \leftarrow (SP+2), PSW \leftarrow (SP+3),$             |   |     |    |
|          |       |           |     |    |    | SP ← SP+4   |   |     |    |
|          | RETB  | _         | 2   | 6  | _  | $PCL \leftarrow (SP), PCH \leftarrow (SP+1),$               | R | R   | R  |
|          |       |           |     |    |    | $PCs \leftarrow (SP+2), PSW \leftarrow (SP+3),$             |   |     |    |
|          |       |           |     |    |    | SP ← SP+4   |   |     |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表5-7 RL78-S3コアのオペレーション一覧(17/18)

| 命令群      | ニモニック | オペランド               | バイト | クロ                | ック  | オペレーション  |   | フラク | Ĭ_ |
|----------|-------|---------------------|-----|-------------------|-----|--|---|-----|----|
| 群        |       |                     |     | 注1                | 注2  |  | Z | AC  | CY |
| ス        | PUSH  | PSW                 | 2   | 1                 | _   | $(SP-1) \leftarrow PSW, (SP-2) \leftarrow 00H,$                          |   |     |    |
| タッ       |       |                     |     |                   |     | SP ← SP-2  |   |     |    |
| スタック操作   |       | rp                  | 1   | 1                 | _   | $(SP-1) \leftarrow rp_H, (SP-2) \leftarrow rp_L,$                        |   |     |    |
| 17F      |       |                     |     |                   |     | SP ← SP-2  |   |     |    |
|          | POP   | PSW                 | 2   | 3                 | _   | PSW ← (SP+1) , SP ← SP+2   | R | R   | R  |
|          |       | rp                  | 1   | 1                 | _   | $rp_L \leftarrow (SP)$ , $rp_H \leftarrow (SP+1)$ , $SP \leftarrow SP+2$ |   |     |    |
|          | MOVW  | SP, #word           | 4   | 1                 | _   | SP ← word  |   |     |    |
|          |       | SP, AX              | 2   | 1                 | _   | SP ← AX  |   |     |    |
|          |       | AX, SP              | 2   | 1                 | _   | AX ← SP  |   |     |    |
|          |       | HL, SP              | 3   | 1                 | _   | HL ← SP  |   |     |    |
|          |       | BC, SP              | 3   | 1                 | _   | BC ← SP  |   |     |    |
|          |       | DE, SP              | 3   | 1                 | _   | DE ← SP  |   |     |    |
|          | ADDW  | SP, #byte           | 2   | 1                 | _   | SP ← SP+byte   |   |     |    |
|          | SUBW  | SP, #byte           | 2   | 1                 | _   | SP ← SP-byte   |   |     |    |
| 無条件分岐    | BR    | AX                  | 2   | 3                 | _   | PC ← CS, AX  |   |     |    |
| 件        |       | \$addr20            | 2   | 3                 | _   | PC ← PC+2+jdisp8   |   |     |    |
| 岐        |       | \$!addr20           | 3   | 3                 | _   | PC ← PC+3+jdisp16  |   |     |    |
|          |       | !addr16             | 3   | 3                 | _   | PC ← 0000, addr16  |   |     |    |
| <i>₩</i> |       | !!addr20            | 4   | 3                 | _   | PC ← addr20  |   |     |    |
| 余件       | ВС    | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | PC ← PC+2+jdisp8 if CY = 1   |   |     |    |
| 条件付き分岐   | BNC   | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC+2+jdisp8 \text{ if } CY=0$                             |   |     |    |
| 分岐       | BZ    | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC+2+jdisp8 \text{ if } Z=1$                              |   |     |    |
|          | BNZ   | \$addr20            | 2   | 2/4 <sup>注3</sup> | _   | $PC \leftarrow PC + 2 + jdisp8 \text{ if } Z = 0$                        |   |     |    |
|          | ВН    | \$addr20            | 3   | 2/4 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (ZVCY)=0   |   |     |    |
|          | BNH   | \$addr20            | 3   | 2/4 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (ZVCY)=1   |   |     |    |
|          | ВТ    | saddr.bit, \$addr20 | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 1                                      |   |     |    |
|          |       | sfr.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if sfr.bit = 1  |   |     |    |
|          |       | A.bit, \$addr20     | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if A.bit = 1  |   |     |    |
|          |       | PSW.bit, \$addr20   | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 1  |   |     |    |
|          |       | [HL].bit, \$addr20  | 3   | 3/5 <sup>注3</sup> | 6/7 | PC ← PC+3+jdisp8 if (HL).bit = 1   |   |     |    |
|          |       | ES:[HL].bit,        | 4   | 4/6 <sup>注3</sup> | 7/8 | PC ← PC+4+jdisp8   |   |     |    |
|          |       | \$addr20            |     |                   |     | if (ES, HL).bit = 1  |   |     |    |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. クロック数は"条件不成立時/条件成立時"を表しています。

表5-7 RL78-S3コアのオペレーション一覧(18/18)

| 命      | ニモニック             | オペランド                    | バイト | クロ                | ック  | オペレーション  | フラグ     |
|--------|-------------------|--------------------------|-----|-------------------|-----|--|---------|
| 命令群    |                   |                          |     | 注1                | 注2  |  | Z AC CY |
| 条      | BF                | saddr.bit, \$addr20      | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 0                          |         |
| 条件付き分岐 |                   | sfr.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if sfr.bit = 0                              |         |
| き分     |                   | A.bit, \$addr20          | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if A.bit = 0                                |         |
| 岐      |                   | PSW.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 0                              |         |
|        |                   | [HL].bit, \$addr20       | 3   | 3/5 <sup>注3</sup> | 6/7 | PC ← PC+3+jdisp8 if (HL).bit = 0                             |         |
|        |                   | ES:[HL].bit,<br>\$addr20 | 4   | 4/6 <sup>注3</sup> | 7/8 | PC ← PC+4+jdisp8 if (ES, HL).bit = 0                         |         |
|        | BTCLR             | saddr.bit, \$addr20      | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (saddr).bit = 1 then reset (saddr).bit   |         |
|        |                   | sfr.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if sfr.bit = 1 then reset sfr.bit           |         |
|        |                   | A.bit, \$addr20          | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if A.bit = 1 then reset A.bit               |         |
|        |                   | PSW.bit, \$addr20        | 4   | 3/5 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if PSW.bit = 1 then reset PSW.bit           | × × ×   |
|        |                   | [HL].bit, \$addr20       | 3   | 3/5 <sup>注3</sup> | _   | PC ← PC+3+jdisp8 if (HL).bit = 1 then reset (HL).bit         |         |
|        |                   | ES:[HL].bit,<br>\$addr20 | 4   | 4/6 <sup>注3</sup> | _   | PC ← PC+4+jdisp8 if (ES, HL).bit = 1 then reset (ES, HL).bit |         |
| 条件     | SKC               | _                        | 2   | 1                 | _   | Next instruction skip if CY = 1                              |         |
| 条件付きスキ | SKNC              | _                        | 2   | 1                 | _   | Next instruction skip if CY = 0                              |         |
| えキ     | SKZ               | _                        | 2   | 1                 | _   | Next instruction skip if Z = 1                               |         |
| ップ     | SKNZ              | _                        | 2   | 1                 | _   | Next instruction skip if Z = 0                               |         |
|        | SKH               | _                        | 2   | 1                 | _   | Next instruction skip if (ZVCY)=0                            |         |
|        | SKNH              | _                        | 2   | 1                 | _   | Next instruction skip if (ZVCY)=1                            |         |
| C<br>P | SEL <sup>注4</sup> | RBn                      | 2   | 1                 | _   | RBS[1:0] ← n   |         |
| U<br>制 | NOP               | _                        | 1   | 1                 | _   | No Operation   |         |
| 御      | EI                | _                        | 3   | 4                 | _   | IE ← 1(Enable Interrupt)                                     |         |
|        | DI                | _                        | 3   | 4                 | _   | IE ← 0(Disable Interrupt)                                    |         |
|        | HALT              | _                        | 2   | 3                 | _   | Set HALT Mode  |         |
|        | STOP              | _                        | 2   | 3                 | _   | Set STOP Mode  |         |

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック(fclk)数。
  - 2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック(fclk)数。
  - 3. クロック数は"条件不成立時/条件成立時"を表しています。
  - 4. nはレジスタ・バンク番号です(n = 0-3)。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

## 5.6 命令フォーマット

命令は、固定したOP codeとそのあとに続くオペランドにより構成されます。その一覧を示します。

表5-8 命令フォーマット一覧 (1/30)

| ニモニック | 衣5−8<br>オペランド | 叩うフォー、 |       | 命令コード |      |     |
|-------|---------------|--------|-------|-------|------|-----|
|       |               | 1st    | 2nd   | 3rd   | 4th  | 5th |
| MOV   | X, #byte      | 50     | data  | _     | _    | _   |
|       | A, #byte      | 51     | data  | _     | _    | _   |
|       | C, #byte      | 52     | data  | _     | _    | _   |
|       | B, #byte      | 53     | data  | _     | _    | _   |
|       | E, #byte      | 54     | data  | _     | _    | _   |
|       | D, #byte      | 55     | data  | _     | _    | _   |
|       | L, #byte      | 56     | data  | _     | _    | _   |
|       | H, #byte      | 57     | data  | _     | _    | _   |
|       | saddr, #byte  | CD     | saddr | data  | _    | _   |
|       | sfr, #byte    | CE     | sfr   | data  | _    | _   |
|       | !addr16,#byte | CF     | adrl  | adrh  | data | _   |
|       | A, X          | 60     | _     | _     | _    | _   |
|       | A, C          | 62     | _     | _     | _    | _   |
|       | A, B          | 63     | _     | _     | _    | _   |
|       | A, E          | 64     | _     | _     | _    | _   |
|       | A, D          | 65     | _     | _     | _    | _   |
|       | A, L          | 66     | -     | _     | _    | _   |
|       | A, H          | 67     | -     | _     | _    | _   |
|       | X, A          | 70     | _     | _     | _    | _   |
|       | C, A          | 72     | _     | _     | _    | _   |
|       | B, A          | 73     | _     | _     | _    | _   |
|       | E, A          | 74     | _     | _     | _    | _   |
|       | D, A          | 75     | _     | _     | _    | _   |
|       | L, A          | 76     | _     | _     | _    | _   |
|       | H, A          | 77     | _     | _     | _    | _   |
|       | A, saddr      | 8D     | saddr | _     | _    | _   |
|       | saddr, A      | 9D     | saddr | _     | _    | _   |
|       | A, sfr        | 8E     | sfr   | _     | _    | _   |
|       | sfr, A        | 9E     | sfr   | _     | _    | _   |
|       | A, !addr16    | 8F     | adrl  | adrh  | _    | _   |
|       | !addr16, A    | 9F     | adrl  | adrh  | _    | _   |
|       | PSW, #byte    | CE     | FA    | data  | _    | _   |
|       | A, PSW        | 8E     | FA    | _     | _    | _   |
|       | PSW, A        | 9E     | FA    | _     | _    | _   |
|       | ES, #byte     | 41     | data  | _     | _    | _   |
|       | ES, saddr     | 61     | B8    | saddr | _    | _   |
|       | A, ES         | 8E     | FD    | _     | _    | _   |
|       | ES, A         | 9E     | FD    | _     | _    | _   |
|       | CS, #byte     | CE     | FC    | data  | _    | _   |

表5-8 命令フォーマット一覧 (2/30)

| ニモニック | オペランド               |     |       | 命令コード |      |      |
|-------|---------------------|-----|-------|-------|------|------|
|       |                     | 1st | 2nd   | 3rd   | 4th  | 5th  |
| MOV   | A, CS               | 8E  | FC    | _     | _    | _    |
|       | CS, A               | 9E  | FC    | _     | _    | -    |
|       | A, [DE]             | 89  | _     | _     | _    | 1    |
|       | [DE], A             | 99  | _     | _     | _    | _    |
|       | [DE+byte],#byte     | CA  | adr   | data  | _    | _    |
|       | A, [DE+byte]        | 8A  | adr   | _     | _    | _    |
|       | [DE+byte], A        | 9A  | adr   | _     | _    | _    |
|       | A, [HL]             | 8B  | _     | _     | _    | -    |
|       | [HL], A             | 9B  | _     | _     | -    | -    |
|       | [HL+byte],#byte     | CC  | adr   | data  | -    | 1    |
|       | A, [HL+byte]        | 8C  | adr   | _     | -    | 1    |
|       | [HL+byte], A        | 9C  | adr   | _     | _    | -    |
|       | A, [HL+B]           | 61  | C9    | _     | _    | _    |
|       | [HL+B], A           | 61  | D9    | _     | _    | -    |
|       | A, [HL+C]           | 61  | E9    | _     | _    | _    |
|       | [HL+C], A           | 61  | F9    | _     | _    | -    |
|       | word[B], #byte      | 19  | adrl  | adrh  | data | -    |
|       | A, word[B]          | 09  | adrl  | adrh  | _    | _    |
|       | word[B], A          | 18  | adrl  | adrh  | _    | -    |
|       | word[C], #byte      | 38  | adrl  | adrh  | data | -    |
|       | A, word[C]          | 29  | adrl  | adrh  | _    | -    |
|       | word[C], A          | 28  | adrl  | adrh  | _    | -    |
|       | word[BC], #byte     | 39  | adrl  | adrh  | data | -    |
|       | A, word[BC]         | 49  | adrl  | adrh  | _    | _    |
|       | word[BC], A         | 48  | adrl  | adrh  | _    | _    |
|       | [SP+byte], #byte    | C8  | adr   | data  | _    | _    |
|       | A, [SP+byte]        | 88  | adr   | _     | _    | _    |
|       | [SP+byte], A        | 98  | adr   | _     | _    | _    |
|       | B, saddr            | E8  | saddr | _     | _    | _    |
|       | B, !addr16          | E9  | adrl  | adrh  | _    | _    |
|       | C, saddr            | F8  | saddr | _     | _    | -    |
|       | C, !addr16          | F9  | adrl  | adrh  | _    | _    |
|       | X, saddr            | D8  | saddr | _     | _    | _    |
|       | X, !addr16          | D9  | adrl  | adrh  | _    | _    |
|       | ES:!addr16, #byte   | 11  | CF    | adrl  | adrh | data |
|       | A, ES:!addr16       | 11  | 8F    | adrl  | adrh | _    |
|       | ES:!addr16, A       | 11  | 9F    | adrl  | adrh | _    |
|       | A, ES:[DE]          | 11  | 89    | _     | _    | _    |
|       | ES:[DE], A          | 11  | 99    | _     | _    | _    |
|       | ES:[DE+byte], #byte | 11  | CA    | adr   | data | _    |
|       | A, ES:[DE+byte]     | 11  | 8A    | adr   | _    | _    |
|       | ES:[DE+byte], A     | 11  | 9A    | adr   | _    | _    |
|       | A, ES:[HL]          | 11  | 8B    | _     | _    | _    |

表5-8 命令フォーマット一覧 (3/30)

| ニモニック | オペランド               |     |     | 命令コード |      |      |
|-------|---------------------|-----|-----|-------|------|------|
|       |                     | 1st | 2nd | 3rd   | 4th  | 5th  |
| MOV   | ES:[HL], A          | 11  | 9B  | _     | _    | _    |
|       | ES:[HL+byte], #byte | 11  | СС  | adr   | data | _    |
|       | A, ES:[HL+byte]     | 11  | 8C  | adr   | _    | _    |
|       | ES:[HL+byte], A     | 11  | 9C  | adr   | _    | _    |
|       | A, ES:[HL+B]        | 11  | 61  | C9    | _    | _    |
|       | ES:[HL+B], A        | 11  | 61  | D9    | _    | _    |
|       | A, ES:[HL+C]        | 11  | 61  | E9    | _    | _    |
|       | ES:[HL+C], A        | 11  | 61  | F9    | _    | _    |
|       | ES:word[B], #byte   | 11  | 19  | adrl  | adrh | data |
|       | A, ES:word[B]       | 11  | 09  | adrl  | adrh | _    |
|       | ES:word[B], A       | 11  | 18  | adrl  | adrh | _    |
|       | ES:word[C], #byte   | 11  | 38  | adrl  | adrh | data |
|       | A, ES:word[C]       | 11  | 29  | adrl  | adrh | _    |
|       | ES:word[C], A       | 11  | 28  | adrl  | adrh | _    |
|       | ES:word[BC], #byte  | 11  | 39  | adrl  | adrh | data |
|       | A, ES:word[BC]      | 11  | 49  | adrl  | adrh | _    |
|       | ES:word[BC], A      | 11  | 48  | adrl  | adrh | _    |
|       | B, ES:laddr16       | 11  | E9  | adrl  | adrh | _    |
|       | C, ES:!addr16       | 11  | F9  | adrl  | adrh | _    |
|       | X, ES:!addr16       | 11  | D9  | adrl  | adrh | _    |
| XCH   | A, X                | 08  | _   | _     | _    | _    |
|       | A, C                | 61  | 8A  | _     | _    | _    |
|       | A, B                | 61  | 8B  | _     | _    | _    |
|       | A, E                | 61  | 8C  | _     | _    | _    |
|       | A, D                | 61  | 8D  | _     | _    | _    |
|       | A, L                | 61  | 8E  | _     | _    | _    |
|       | A, H                | 61  | 8F  | _     | _    | _    |
|       | A, saddr            | 61  | A8  | saddr | _    | _    |
|       | A, sfr              | 61  | AB  | sfr   | _    | _    |
|       | A, !addr16          | 61  | AA  | adrl  | adrh | _    |
|       | A, [DE]             | 61  | AE  | _     | _    | _    |
|       | A, [DE+byte]        | 61  | AF  | adr   | _    | _    |
|       | A, [HL]             | 61  | AC  | _     | _    | _    |
|       | A, [HL+byte]        | 61  | AD  | adr   | _    | _    |
|       | A, [HL+B]           | 61  | B9  | _     | _    | _    |
|       | A, [HL+C]           | 61  | A9  | _     | _    | _    |
|       | A, ES:!addr16       | 11  | 61  | AA    | adrl | adrh |
|       | A, ES: [DE]         | 11  | 61  | AE    | _    | _    |
|       | A, ES: [DE+byte]    | 11  | 61  | AF    | adr  | _    |
|       | A, ES: [HL]         | 11  | 61  | AC    | _    | _    |
|       | A, ES: [HL+byte]    | 11  | 61  | AD    | adr  | _    |
|       | A, ES: [HL+B]       | 11  | 61  | B9    | _    | _    |
|       | A, ES: [HL+C]       | 11  | 61  | A9    | _    | _    |

表5-8 命令フォーマット一覧 (4/30)

| ニモニック | オペランド           |     |       | 命令コード |       |     |
|-------|-----------------|-----|-------|-------|-------|-----|
|       |                 | 1st | 2nd   | 3rd   | 4th   | 5th |
| ONEB  | A               | E1  | _     | _     | _     | _   |
|       | X               | E0  | _     | _     | _     | _   |
|       | В               | E3  | _     | _     | _     | _   |
|       | С               | E2  | _     | _     | _     | _   |
|       | saddr           | E4  | saddr | _     | _     | _   |
|       | !addr16         | E5  | adrl  | adrh  | -     | _   |
|       | ES:!addr16      | 11  | E5    | adrl  | adrh  | _   |
| CLRB  | Α               | F1  | _     | _     | 1     | _   |
|       | X               | F0  | _     | _     | 1     | _   |
|       | В               | F3  | _     | _     | 1     | _   |
|       | С               | F2  | _     | _     | 1     | _   |
|       | saddr           | F4  | saddr | _     | 1     | _   |
|       | !addr16         | F5  | adrl  | adrh  | -     | _   |
|       | ES:!addr16      | 11  | F5    | adrl  | adrh  | _   |
| MOVS  | [HL+byte], X    | 61  | CE    | adr   | _     | _   |
|       | ES:[HL+byte], X | 11  | 61    | CE    | adr   | _   |
| MOVW  | AX, #word       | 30  | datal | datah | -     | _   |
|       | BC, #word       | 32  | datal | datah | _     | _   |
|       | DE, #word       | 34  | datal | datah | _     | _   |
|       | HL, #word       | 36  | datal | datah | _     | _   |
|       | saddrp,#word    | C9  | saddr | datal | datah | _   |
|       | sfrp,#word      | СВ  | sfr   | datal | datah | _   |
|       | AX, saddrp      | AD  | saddr | _     | _     | _   |
|       | saddrp, AX      | BD  | saddr | _     | _     | _   |
|       | AX, sfrp        | AE  | sfr   | _     | _     | _   |
|       | sfrp, AX        | BE  | sfr   | _     | _     | _   |
|       | AX, BC          | 13  | _     | _     | _     | _   |
|       | AX, DE          | 15  | _     | _     | _     | _   |
|       | AX, HL          | 17  | _     | _     | _     | _   |
|       | BC, AX          | 12  | _     | _     | _     | _   |
|       | DE, AX          | 14  | _     | _     | _     | _   |
|       | HL, AX          | 16  | _     | _     | _     | _   |
|       | AX, !addr16     | AF  | adrl  | adrh  | _     | _   |
|       | !addr16, AX     | BF  | adrl  | adrh  | _     | _   |
|       | AX, [DE]        | A9  | _     | _     | _     | _   |
|       | [DE], AX        | B9  | _     | _     | _     | _   |
|       | AX, [DE+byte]   | AA  | adr   | _     | _     | _   |
|       | [DE+byte], AX   | BA  | adr   | _     | _     | _   |
|       | AX, [HL]        | AB  | _     | _     | _     | _   |
|       | [HL], AX        | BB  | _     | _     | _     | _   |
|       | AX, [HL+byte]   | AC  | adr   | _     | _     | _   |
|       | [HL+byte], AX   | ВС  | adr   | _     | _     | _   |
|       | AX,word[B]      | 59  | adrl  | adrh  | _     | _   |

表5-8 命令フォーマット一覧 (5/30)

| ニモニック | オペランド            | 命令コード |       |      |      |     |  |  |
|-------|------------------|-------|-------|------|------|-----|--|--|
|       |                  | 1st   | 2nd   | 3rd  | 4th  | 5th |  |  |
| MOVW  | word[B], AX      | 58    | adrl  | adrh | _    | _   |  |  |
|       | AX,word[C]       | 69    | adrl  | adrh | _    | _   |  |  |
|       | word[C], AX      | 68    | adrl  | adrh | _    | _   |  |  |
|       | AX,word[BC]      | 79    | adrl  | adrh | _    | _   |  |  |
|       | word[BC], AX     | 78    | adrl  | adrh | _    | _   |  |  |
|       | AX, [SP+byte]    | A8    | adr   | _    | _    | _   |  |  |
|       | [SP+byte], AX    | B8    | adr   | _    | _    | _   |  |  |
|       | BC, saddrp       | DA    | saddr | _    | _    | _   |  |  |
|       | BC, !addr16      | DB    | adrl  | adrh | _    | _   |  |  |
|       | DE, saddrp       | EA    | saddr | _    | _    | _   |  |  |
|       | DE, !addr16      | EB    | adrl  | adrh | _    | _   |  |  |
|       | HL, saddrp       | FA    | saddr | _    | _    | _   |  |  |
|       | HL, !addr16      | FB    | adrl  | adrh | _    | _   |  |  |
|       | AX, ES:!addr16   | 11    | AF    | adrl | adrh | _   |  |  |
|       | ES:!addr16, AX   | 11    | BF    | adrl | adrh | _   |  |  |
|       | AX, ES:[DE]      | 11    | A9    | _    | _    | _   |  |  |
|       | ES:[DE], AX      | 11    | В9    | -    | _    | _   |  |  |
|       | AX, ES:[DE+byte] | 11    | AA    | adr  | _    | _   |  |  |
|       | ES:[DE+byte], AX | 11    | ВА    | adr  | _    | _   |  |  |
|       | AX, ES:[HL]      | 11    | AB    | _    | _    | _   |  |  |
|       | ES:[HL], AX      | 11    | ВВ    | _    | _    | _   |  |  |
|       | AX, ES:[HL+byte] | 11    | AC    | adr  | _    | _   |  |  |
|       | ES:[HL+byte], AX | 11    | ВС    | adr  | _    | _   |  |  |
|       | AX, ES:word[B]   | 11    | 59    | adrl | adrh | _   |  |  |
|       | ES:word[B], AX   | 11    | 58    | adrl | adrh | _   |  |  |
|       | AX, ES:word[C]   | 11    | 69    | adrl | adrh | _   |  |  |
|       | ES:word[C], AX   | 11    | 68    | adrl | adrh | _   |  |  |
|       | AX, ES:word[BC]  | 11    | 79    | adrl | adrh | _   |  |  |
|       | ES:word[BC], AX  | 11    | 78    | adrl | adrh | _   |  |  |
|       | BC, ES:!addr16   | 11    | DB    | adrl | adrh | _   |  |  |
|       | DE, ES:!addr16   | 11    | EB    | adrl | adrh | _   |  |  |
|       | HL, ES:!addr16   | 11    | FB    | adrl | adrh | _   |  |  |
| XCHW  | AX, BC           | 33    | _     |      | _    |     |  |  |
|       | AX, DE           | 35    | _     |      |      |     |  |  |
|       | AX, HL           | 37    | _     | -    | _    |     |  |  |
| ONEW  | AX               | E6    | _     | _    | _    | _   |  |  |
|       | ВС               | E7    | _     | _    | _    | _   |  |  |
| CLRW  | AX               | F6    | _     | _    | _    | _   |  |  |
|       | BC               | F7    | _     | _    | _    |     |  |  |

表5-8 命令フォーマット一覧 (6/30)

| ニモニック | オペランド           |     |       | 命令コード |      |     |
|-------|-----------------|-----|-------|-------|------|-----|
|       |                 | 1st | 2nd   | 3rd   | 4th  | 5th |
| ADD   | A, #byte        | 0C  | data  | _     | _    | _   |
|       | saddr, #byte    | 0A  | saddr | data  | _    | _   |
|       | A, X            | 61  | 08    | _     | _    | _   |
|       | A, C            | 61  | 0A    | _     | _    | _   |
|       | A, B            | 61  | 0B    | _     | _    | _   |
|       | A, E            | 61  | 0C    | _     | _    | _   |
|       | A, D            | 61  | 0D    | _     | _    | _   |
|       | A, L            | 61  | 0E    | _     | _    | _   |
|       | A, H            | 61  | 0F    | _     | _    | _   |
|       | X, A            | 61  | 00    | _     | _    | _   |
|       | A, A            | 61  | 01    | _     | _    | _   |
|       | C, A            | 61  | 02    | _     | _    | _   |
|       | B, A            | 61  | 03    | _     | _    | _   |
|       | E, A            | 61  | 04    | _     | _    | _   |
|       | D, A            | 61  | 05    | _     | _    | _   |
|       | L, A            | 61  | 06    | _     | _    | _   |
|       | H, A            | 61  | 07    | _     | _    | _   |
|       | A, saddr        | 0B  | saddr | _     | _    | _   |
|       | A, !addr16      | 0F  | adrl  | adrh  | _    | _   |
|       | A, [HL]         | 0D  | _     | _     | _    | _   |
|       | A, [HL+byte]    | 0E  | adr   | _     | _    | _   |
|       | A, [HL+B]       | 61  | 80    | _     | _    | _   |
|       | A, [HL+C]       | 61  | 82    | _     | _    | _   |
|       | A, ES:!addr16   | 11  | 0F    | adrl  | adrh | _   |
|       | A, ES:[HL]      | 11  | 0D    | _     | _    | _   |
|       | A, ES:[HL+byte] | 11  | 0E    | adr   | _    | _   |
|       | A, ES:[HL+B]    | 11  | 61    | 80    | _    | _   |
|       | A, ES:[HL+C]    | 11  | 61    | 82    | _    | _   |
| ADDC  | A, #byte        | 1C  | data  | _     | _    | _   |
|       | saddr, #byte    | 1A  | saddr | data  | _    | _   |
|       | A, X            | 61  | 18    | _     | _    | _   |
|       | A, C            | 61  | 1A    | _     | _    | _   |
|       | A, B            | 61  | 1B    | _     | -    | _   |
|       | A, E            | 61  | 1C    | _     | -    | _   |
|       | A, D            | 61  | 1D    | _     | -    | _   |
|       | A, L            | 61  | 1E    | _     | -    | _   |
|       | A, H            | 61  | 1F    | _     | _    | _   |
|       | X, A            | 61  | 10    | _     | _    | _   |
|       | A, A            | 61  | 11    | _     | _    | _   |
|       | C, A            | 61  | 12    | _     | _    | _   |
|       | B, A            | 61  | 13    | _     | _    | _   |
|       | E, A            | 61  | 14    | _     | _    | _   |
|       | D, A            | 61  | 15    | _     | _    | _   |

表5-8 命令フォーマット一覧 (7/30)

| ニモニック | オペランド 命令コード     |     |       |      |      |     |  |  |  |
|-------|-----------------|-----|-------|------|------|-----|--|--|--|
|       |                 | 1st | 2nd   | 3rd  | 4th  | 5th |  |  |  |
| ADDC  | L, A            | 61  | 16    | _    | _    | _   |  |  |  |
|       | H, A            | 61  | 17    | _    | _    | _   |  |  |  |
|       | A, saddr        | 1B  | saddr | _    | _    | _   |  |  |  |
|       | A, !addr16      | 1F  | adrl  | adrh | _    | _   |  |  |  |
|       | A, [HL]         | 1D  | _     | _    | _    | _   |  |  |  |
|       | A, [HL+byte]    | 1E  | adr   | _    | _    | -   |  |  |  |
|       | A, [HL+B]       | 61  | 90    | _    | _    | _   |  |  |  |
|       | A, [HL+C]       | 61  | 92    | _    | _    | -   |  |  |  |
|       | A, ES:!addr16   | 11  | 1F    | adrl | adrh | _   |  |  |  |
|       | A, ES:[HL]      | 11  | 1D    | _    | _    | -   |  |  |  |
|       | A, ES:[HL+byte] | 11  | 1E    | adr  | _    | _   |  |  |  |
|       | A, ES:[HL+B]    | 11  | 61    | 90   | _    | _   |  |  |  |
|       | A, ES:[HL+C]    | 11  | 61    | 92   | _    | _   |  |  |  |
| SUB   | A, #byte        | 2C  | data  | _    | _    | _   |  |  |  |
|       | saddr, #byte    | 2A  | saddr | data | _    | _   |  |  |  |
|       | A, X            | 61  | 28    | _    | _    | _   |  |  |  |
|       | A, C            | 61  | 2A    | _    | _    | _   |  |  |  |
|       | A, B            | 61  | 2B    | _    | _    | _   |  |  |  |
|       | A, E            | 61  | 2C    | _    | _    | _   |  |  |  |
|       | A, D            | 61  | 2D    | _    | _    | _   |  |  |  |
|       | A, L            | 61  | 2E    | _    | _    | _   |  |  |  |
|       | A, H            | 61  | 2F    | _    | _    | _   |  |  |  |
|       | X, A            | 61  | 20    | _    | _    | _   |  |  |  |
|       | A, A            | 61  | 21    | _    | _    | _   |  |  |  |
|       | C, A            | 61  | 22    | _    | _    | _   |  |  |  |
|       | B, A            | 61  | 23    | _    | _    | _   |  |  |  |
|       | E, A            | 61  | 24    | _    | _    | _   |  |  |  |
|       | D, A            | 61  | 25    | _    | _    | _   |  |  |  |
|       | L, A            | 61  | 26    | _    | _    | _   |  |  |  |
|       | H, A            | 61  | 27    | _    | _    | _   |  |  |  |
|       | A, saddr        | 2B  | saddr | _    | _    | _   |  |  |  |
|       | A, !addr16      | 2F  | adrl  | adrh | _    | _   |  |  |  |
|       | A, [HL]         | 2D  | _     | _    | _    | _   |  |  |  |
|       | A, [HL+byte]    | 2E  | adr   | _    | _    | _   |  |  |  |
|       | A, [HL+B]       | 61  | A0    | _    | _    | _   |  |  |  |
|       | A, [HL+C]       | 61  | A2    | _    | _    | _   |  |  |  |
|       | A, ES:!addr16   | 11  | 2F    | adrl | adrh | _   |  |  |  |
|       | A, ES:[HL]      | 11  | 2D    | _    | _    | _   |  |  |  |
|       | A, ES:[HL+byte] | 11  | 2E    | adr  | _    | _   |  |  |  |
|       | A, ES:[HL+B]    | 11  | 61    | A0   | _    | _   |  |  |  |
|       | A, ES:[HL+C]    | 11  | 61    | A2   | _    | _   |  |  |  |

表5-8 命令フォーマット一覧 (8/30)

| ニモニック | オペランド           |     | イツト一夏( | 命令コード |      |     |
|-------|-----------------|-----|--------|-------|------|-----|
|       |                 | 1st | 2nd    | 3rd   | 4th  | 5th |
| SUBC  | A, #byte        | 3C  | data   | _     | _    | _   |
|       | saddr, #byte    | 3A  | saddr  | data  | _    | _   |
|       | A, X            | 61  | 38     | _     | _    | _   |
|       | A, C            | 61  | 3A     | _     | _    | _   |
|       | A, B            | 61  | 3B     | _     | _    | _   |
|       | A, E            | 61  | 3C     | _     | _    | _   |
|       | A, D            | 61  | 3D     | _     | _    | _   |
|       | A, L            | 61  | 3E     | _     | _    | _   |
|       | A, H            | 61  | 3F     | _     | _    | _   |
|       | X, A            | 61  | 30     | _     | _    | _   |
|       | A, A            | 61  | 31     | _     | _    | _   |
|       | C, A            | 61  | 32     | _     | _    | _   |
|       | B, A            | 61  | 33     | _     | _    | _   |
|       | E, A            | 61  | 34     | _     | _    | _   |
|       | D, A            | 61  | 35     | _     | _    | _   |
|       | L, A            | 61  | 36     | _     | _    | _   |
|       | H, A            | 61  | 37     | _     | _    | _   |
|       | A, saddr        | 3B  | saddr  | _     | _    | _   |
|       | A, !addr16      | 3F  | adrl   | adrh  | _    | _   |
|       | A, [HL]         | 3D  | _      | _     | _    | _   |
|       | A, [HL+byte]    | 3E  | adr    | _     | _    | _   |
|       | A, [HL+B]       | 61  | В0     | _     | _    | _   |
|       | A, [HL+C]       | 61  | B2     | _     | _    | _   |
|       | A, ES:!addr16   | 11  | 3F     | adrl  | adrh | _   |
|       | A, ES:[HL]      | 11  | 3D     | _     | _    | _   |
|       | A, ES:[HL+byte] | 11  | 3E     | adr   | _    | _   |
|       | A, ES:[HL+B]    | 11  | 61     | B0    | _    | _   |
|       | A, ES:[HL+C]    | 11  | 61     | B2    | _    | _   |
| AND   | A, #byte        | 5C  | data   | _     | _    | _   |
|       | saddr, #byte    | 5A  | saddr  | data  | _    | _   |
|       | A, X            | 61  | 58     | _     | _    | _   |
|       | A, C            | 61  | 5A     | _     | _    | _   |
|       | A, B            | 61  | 5B     | _     | _    | _   |
|       | A, E            | 61  | 5C     | _     | _    | _   |
|       | A, D            | 61  | 5D     | _     | _    | _   |
|       | A, L            | 61  | 5E     | _     | _    | _   |
|       | A, H            | 61  | 5F     | _     | _    | _   |
|       | X, A            | 61  | 50     | _     | _    | _   |
|       | A, A            | 61  | 51     | _     | _    | _   |
|       | C, A            | 61  | 52     | _     | _    | _   |
|       | В, А            | 61  | 53     | _     | _    | _   |
|       | E, A            | 61  | 54     | _     | _    | _   |
|       | D, A            | 61  | 55     | _     | _    | _   |

表5-8 命令フォーマット一覧 (9/30)

| ニモニック | オペランド           | 命令コード |       |      |      |     |  |  |  |
|-------|-----------------|-------|-------|------|------|-----|--|--|--|
|       |                 | 1st   | 2nd   | 3rd  | 4th  | 5th |  |  |  |
| AND   | L, A            | 61    | 56    | _    | _    | _   |  |  |  |
|       | H, A            | 61    | 57    | _    | _    | _   |  |  |  |
|       | A, saddr        | 5B    | saddr | _    | _    | _   |  |  |  |
|       | A, !addr16      | 5F    | adrl  | adrh | _    | _   |  |  |  |
|       | A, [HL]         | 5D    | _     | _    | _    | _   |  |  |  |
|       | A, [HL+byte]    | 5E    | adr   | _    | _    | _   |  |  |  |
|       | A, [HL+B]       | 61    | D0    | _    | _    | _   |  |  |  |
|       | A, [HL+C]       | 61    | D2    | _    | _    | _   |  |  |  |
|       | A, ES:!addr16   | 11    | 5F    | adrl | adrh | _   |  |  |  |
|       | A, ES:[HL]      | 11    | 5D    | _    | _    | _   |  |  |  |
|       | A, ES:[HL+byte] | 11    | 5E    | adr  | _    | _   |  |  |  |
|       | A, ES:[HL+B]    | 11    | 61    | D0   | _    | _   |  |  |  |
|       | A, ES:[HL+C]    | 11    | 61    | D2   | _    | _   |  |  |  |
| OR    | A, #byte        | 6C    | data  | _    | _    | _   |  |  |  |
|       | saddr, #byte    | 6A    | saddr | data | _    | _   |  |  |  |
|       | A, X            | 61    | 68    | _    | _    | _   |  |  |  |
|       | A, C            | 61    | 6A    | _    | _    | _   |  |  |  |
|       | A, B            | 61    | 6B    | _    | _    | _   |  |  |  |
|       | A, E            | 61    | 6C    | _    | _    | _   |  |  |  |
|       | A, D            | 61    | 6D    | _    | _    | _   |  |  |  |
|       | A, L            | 61    | 6E    | _    | _    | _   |  |  |  |
|       | A, H            | 61    | 6F    | _    | _    | _   |  |  |  |
|       | X, A            | 61    | 60    | _    | _    | _   |  |  |  |
|       | A, A            | 61    | 61    | _    | _    | _   |  |  |  |
|       | C, A            | 61    | 62    | _    | _    | _   |  |  |  |
|       | B, A            | 61    | 63    | _    | _    | _   |  |  |  |
|       | E, A            | 61    | 64    | _    | _    | _   |  |  |  |
|       | D, A            | 61    | 65    | _    | _    | _   |  |  |  |
|       | L, A            | 61    | 66    | _    | _    | _   |  |  |  |
|       | H, A            | 61    | 67    | _    | _    | _   |  |  |  |
|       | A, saddr        | 6B    | saddr | _    | _    | _   |  |  |  |
|       | A, !addr16      | 6F    | adrl  | adrh | _    | _   |  |  |  |
|       | A, [HL]         | 6D    | _     | _    | _    | _   |  |  |  |
|       | A, [HL+byte]    | 6E    | adr   | _    | _    | _   |  |  |  |
|       | A, [HL+B]       | 61    | E0    | _    | _    | _   |  |  |  |
|       | A, [HL+C]       | 61    | E2    | _    | _    | _   |  |  |  |
|       | A, ES:!addr16   | 11    | 6F    | adrl | adrh | _   |  |  |  |
|       | A, ES:[HL]      | 11    | 6D    | _    | _    | _   |  |  |  |
|       | A, ES:[HL+byte] | 11    | 6E    | adr  | _    | _   |  |  |  |
|       | A, ES:[HL+B]    | 11    | 61    | E0   | _    | _   |  |  |  |
|       | A, ES:[HL+C]    | 11    | 61    | E2   | _    | _   |  |  |  |

表5-8 命令フォーマット一覧 (10/30)

| ニモニック | オペランド           |          | ット一夏(    | 命令コード     |              |     |
|-------|-----------------|----------|----------|-----------|--------------|-----|
|       | 7, 1, 2, 1      | 1st      | 2nd      | 3rd       | 4th          | 5th |
| XOR   | A, #byte        | 7C       | data     |           | <del>-</del> | -   |
| XOI   | saddr, #byte    | 7A       | saddr    | data      | _            | _   |
|       | A, X            | 61       | 78       | uala<br>— | _            | _   |
|       | A, C            | 61       | 78<br>7A | _         | _            | _   |
|       | A, B            | 61       | 7B       | _         | _            | _   |
|       | A, E            | 61       | 7C       |           |              |     |
|       | A, D            | 61       | 7C<br>7D |           |              |     |
|       |                 |          | 7E       |           |              | _   |
|       | A, L<br>A, H    | 61<br>61 | 7E<br>7F |           |              |     |
|       |                 |          |          | _         |              | _   |
|       | X, A            | 61       | 70       | _         | _            | _   |
|       | A, A            | 61       | 71       | _         | _            | _   |
|       | C, A            | 61       | 72       | _         | _            | _   |
|       | B, A            | 61       | 73       | _         | _            | _   |
|       | E, A            | 61       | 74       | _         | _            | _   |
|       | D, A            | 61       | 75       | _         | _            | _   |
|       | L, A            | 61       | 76       | _         | -            | _   |
|       | H, A            | 61       | 77       | _         | _            | _   |
|       | A, saddr        | 7B       | saddr    | _         | _            | _   |
|       | A, !addr16      | 7F       | adrl     | adrh      | _            | _   |
|       | A, [HL]         | 7D       | _        | _         | _            | _   |
|       | A, [HL+byte]    | 7E       | adr      | _         | _            | _   |
|       | A, [HL+B]       | 61       | F0       | _         | -            | _   |
|       | A, [HL+C]       | 61       | F2       | _         | 1            | _   |
|       | A, ES:!addr16   | 11       | 7F       | adrl      | adrh         | _   |
|       | A, ES:[HL]      | 11       | 7D       | _         | ı            | _   |
|       | A, ES:[HL+byte] | 11       | 7E       | adr       | -            | _   |
|       | A, ES:[HL+B]    | 11       | 61       | F0        | _            | _   |
|       | A, ES:[HL+C]    | 11       | 61       | F2        | _            | _   |
| CMP   | A, #byte        | 4C       | data     | _         | _            | _   |
|       | saddr, #byte    | 4A       | saddr    | data      | _            | _   |
|       | A, X            | 61       | 48       | _         | _            | _   |
|       | A, C            | 61       | 4A       | _         | _            | _   |
|       | A, B            | 61       | 4B       | _         | _            | _   |
|       | A, E            | 61       | 4C       | _         | _            | _   |
|       | A, D            | 61       | 4D       | _         | _            | _   |
|       | A, L            | 61       | 4E       | _         | _            | _   |
|       | A, H            | 61       | 4F       | _         | _            | _   |
|       | X, A            | 61       | 40       | _         | _            | _   |
|       | A, A            | 61       | 41       | _         | _            | _   |
|       | C, A            | 61       | 42       | _         | _            | _   |
|       | B, A            | 61       | 43       | _         | _            | _   |
|       | E, A            | 61       | 44       | _         | _            | _   |
|       | D, A            | 61       | 45       | _         | _            | _   |

表5-8 命令フォーマット一覧 (11/30)

| ニモニック | オペランド             |     |       | 命令コード |      |      |
|-------|-------------------|-----|-------|-------|------|------|
|       |                   | 1st | 2nd   | 3rd   | 4th  | 5th  |
| CMP   | L, A              | 61  | 46    | _     | _    | _    |
|       | H, A              | 61  | 47    | _     | _    | _    |
|       | A, saddr          | 4B  | saddr | _     | _    | _    |
|       | A, !addr16        | 4F  | adrl  | adrh  | _    | _    |
|       | A, [HL]           | 4D  | _     | _     | _    | _    |
|       | A, [HL+byte]      | 4E  | adr   | _     | _    | _    |
|       | A, [HL+B]         | 61  | C0    | _     | _    | _    |
|       | A, [HL+C]         | 61  | C2    | _     | _    | _    |
|       | !addr16, #byte    | 40  | adrl  | adrh  | data | _    |
|       | A, ES:!addr16     | 11  | 4F    | adrl  | adrh | _    |
|       | A, ES:[HL]        | 11  | 4D    | _     | _    | _    |
|       | A, ES:[HL+byte]   | 11  | 4E    | adr   | _    | _    |
|       | A, ES:[HL+B]      | 11  | 61    | C0    | _    | _    |
|       | A, ES:[HL+C]      | 11  | 61    | C2    | _    | _    |
|       | ES:!addr16, #byte | 11  | 40    | adrl  | adrh | data |
| CMP0  | A                 | D1  | _     | _     | _    | _    |
|       | Х                 | D0  | _     | _     | _    | _    |
|       | В                 | D3  | _     | _     | _    | _    |
|       | С                 | D2  | _     | _     | _    | _    |
|       | saddr             | D4  | saddr | _     | _    | _    |
|       | !addr16           | D5  | adrl  | adrh  | _    | _    |
|       | ES:!addr16        | 11  | D5    | adrl  | adrh | _    |
| CMPS  | X, [HL+byte]      | 61  | DE    | adr   | _    | _    |
|       | X, ES:[HL+byte]   | 11  | 61    | DE    | adr  | _    |
| ADDW  | AX, #word         | 04  | datal | datah | _    | _    |
|       | AX, AX            | 01  | _     | _     | _    | _    |
|       | AX, BC            | 03  | _     | _     | _    | _    |
|       | AX, DE            | 05  | _     | _     | _    | _    |
|       | AX, HL            | 07  | _     | _     | _    | _    |
|       | AX, saddrp        | 06  | saddr | _     | _    | _    |
|       | AX, !addr16       | 02  | adrl  | adrh  | _    | _    |
|       | AX, [HL+byte]     | 61  | 09    | adr   | _    | _    |
|       | AX, ES:!addr16    | 11  | 02    | adrl  | adrh | _    |
|       | AX, ES:[HL+byte]  | 11  | 61    | 09    | adr  | _    |
| SUBW  | AX, #word         | 24  | datal | datah | _    | _    |
|       | AX, BC            | 23  | _     | _     | _    | _    |
|       | AX, DE            | 25  | _     | _     | _    | _    |
|       | AX, HL            | 27  | _     | _     | _    | _    |
|       | AX, saddrp        | 26  | saddr | _     | _    | _    |
|       | AX, !addr16       | 22  | adrl  | adrh  | _    | _    |
|       | AX, [HL+byte]     | 61  | 29    | adr   | _    | _    |
|       | AX, ES:!addr16    | 11  | 22    | adrl  | adrh | _    |
|       | AX, ES:[HL+byte]  | 11  | 61    | 29    | adr  | _    |

表5-8 命令フォーマット一覧 (12/30)

| ニモニック              | オペランド            | 命令コード |       |       |      |     |  |  |  |
|--------------------|------------------|-------|-------|-------|------|-----|--|--|--|
|                    |                  | 1st   | 2nd   | 3rd   | 4th  | 5th |  |  |  |
| CMPW               | AX, #word        | 44    | datal | datah | _    | _   |  |  |  |
|                    | AX, BC           | 43    | _     | _     | _    | _   |  |  |  |
|                    | AX, DE           | 45    | _     | _     | _    | _   |  |  |  |
|                    | AX, HL           | 47    | _     | _     | _    | _   |  |  |  |
|                    | AX, saddrp       | 46    | saddr | _     | _    | _   |  |  |  |
|                    | AX, !addr16      | 42    | adrl  | adrh  | _    | _   |  |  |  |
|                    | AX, [HL+byte]    | 61    | 49    | adr   | _    | _   |  |  |  |
|                    | AX, ES:!addr16   | 11    | 42    | adrl  | adrh | _   |  |  |  |
|                    | AX, ES:[HL+byte] | 11    | 61    | 49    | adr  | _   |  |  |  |
| MULU               | Х                | D6    | _     | _     | _    | _   |  |  |  |
| MULHU <sup>注</sup> |                  | CEH   | FBH   | 01H   | _    | _   |  |  |  |
| MULH <sup>注</sup>  |                  | CEH   | FBH   | 02H   | _    | _   |  |  |  |
| DIVHU <sup>注</sup> |                  | CEH   | FBH   | 03H   | _    | _   |  |  |  |
| DIVWU <sup>注</sup> |                  | CEH   | FBH   | 0BH   | _    | _   |  |  |  |
| MACHU <sup>注</sup> |                  | CEH   | FBH   | 05H   | _    | _   |  |  |  |
| MACH <sup>注</sup>  |                  | CEH   | FBH   | 06H   | _    | _   |  |  |  |
| INC                | Х                | 80    | _     | _     | _    | _   |  |  |  |
|                    | A                | 81    | _     | _     | _    | _   |  |  |  |
|                    | С                | 82    | _     | _     | _    | _   |  |  |  |
|                    | В                | 83    | _     | _     | _    | _   |  |  |  |
|                    | Е                | 84    | _     | _     | _    | _   |  |  |  |
|                    | D                | 85    | _     | _     | _    | _   |  |  |  |
|                    | L                | 86    | _     | _     | _    | _   |  |  |  |
|                    | Н                | 87    | _     | _     | _    | _   |  |  |  |
|                    | saddr            | A4    | saddr | _     | _    | _   |  |  |  |
|                    | !addr16          | A0    | adrl  | adrh  | _    | _   |  |  |  |
|                    | [HL+byte]        | 61    | 59    | adr   | _    | _   |  |  |  |
|                    | ES:!addr16       | 11    | A0    | adrl  | adrh |     |  |  |  |
|                    | ES:[HL+byte]     | 11    | 61    | 59    | adr  | _   |  |  |  |
| DEC                | X                | 90    | _     | _     | _    | _   |  |  |  |
|                    | A                | 91    | _     | _     | _    | _   |  |  |  |
|                    | С                | 92    | _     | _     | _    | _   |  |  |  |
|                    | В                | 93    | _     | _     | _    | _   |  |  |  |
|                    | Е                | 94    | _     | _     | _    | _   |  |  |  |
|                    | D                | 95    | _     | _     | _    | _   |  |  |  |
|                    | L                | 96    | _     | _     | _    | _   |  |  |  |
|                    | Н                | 97    | _     | _     | _    | _   |  |  |  |
|                    | saddr            | B4    | saddr | _     | _    | _   |  |  |  |
|                    | !addr16          | В0    | adrl  | adrh  | _    | _   |  |  |  |
|                    | [HL+byte]        | 61    | 69    | adr   | _    | _   |  |  |  |
|                    | ES:!addr16       | 11    | B0    | adrl  | adrh | _   |  |  |  |
|                    | ES:[HL+byte]     | 11    | 61    | 69    | adr  | _   |  |  |  |

注 この拡張命令はRL78-S3コアのみあります。

表5-8 命令フォーマット一覧 (13/30)

| ニモニック | オペランド 命令コード  |     |       |      |      |     |  |  |
|-------|--------------|-----|-------|------|------|-----|--|--|
|       |              | 1st | 2nd   | 3rd  | 4th  | 5th |  |  |
| INCW  | AX           | A1  | _     | _    | _    | _   |  |  |
|       | BC           | А3  | _     | _    | _    | _   |  |  |
|       | DE           | A5  | _     | _    | _    | _   |  |  |
|       | HL           | A7  | _     | _    | _    | _   |  |  |
|       | saddrp       | A6  | saddr | _    | _    | _   |  |  |
|       | !addr16      | A2  | adrl  | adrh | _    | _   |  |  |
|       | [HL+byte]    | 61  | 79    | adr  | _    | _   |  |  |
|       | ES:!addr16   | 11  | A2    | adrl | adrh | _   |  |  |
|       | ES:[HL+byte] | 11  | 61    | 79   | adr  | _   |  |  |
| DECW  | AX           | B1  | _     | _    | _    | _   |  |  |
|       | ВС           | В3  | _     | _    | _    | _   |  |  |
|       | DE           | B5  | _     | _    | _    | _   |  |  |
|       | HL           | B7  | _     | _    | _    | _   |  |  |
|       | saddrp       | В6  | saddr | _    | _    | _   |  |  |
|       | !addr16      | B2  | adrl  | adrh | _    | _   |  |  |
|       | [HL+byte]    | 61  | 89    | adr  | _    | _   |  |  |
|       | ES:!addr16   | 11  | B2    | adrl | adrh | _   |  |  |
|       | ES:[HL+byte] | 11  | 61    | 89   | adr  | _   |  |  |
| SHR   | A, 1         | 31  | 1A    | _    | _    | _   |  |  |
|       | A, 2         | 31  | 2A    | _    | _    | _   |  |  |
|       | A, 3         | 31  | 3A    | _    | _    | _   |  |  |
|       | A, 4         | 31  | 4A    | _    | _    | _   |  |  |
|       | A, 5         | 31  | 5A    | _    | _    | _   |  |  |
|       | A, 6         | 31  | 6A    | _    | _    | _   |  |  |
|       | A, 7         | 31  | 7A    | _    | _    | _   |  |  |
| SHRW  | AX, 1        | 31  | 1E    | _    | _    | _   |  |  |
|       | AX, 2        | 31  | 2E    | _    | _    | _   |  |  |
|       | AX, 3        | 31  | 3E    | _    | _    | _   |  |  |
|       | AX, 4        | 31  | 4E    | _    | _    | _   |  |  |
|       | AX, 5        | 31  | 5E    | _    | _    | _   |  |  |
|       | AX, 6        | 31  | 6E    | _    | _    | _   |  |  |
|       | AX, 7        | 31  | 7E    | _    | _    | _   |  |  |
|       | AX, 8        | 31  | 8E    | _    | _    | _   |  |  |
|       | AX, 9        | 31  | 9E    | _    | _    | _   |  |  |
|       | AX, 10       | 31  | AE    | _    | _    | _   |  |  |
|       | AX, 11       | 31  | BE    | _    | _    | _   |  |  |
|       | AX, 11       | 31  | CE    | _    | _    | _   |  |  |
|       |              |     |       |      |      |     |  |  |
|       | AX, 13       | 31  | DE    | _    | _    | _   |  |  |
|       | AX, 14       | 31  | EE    | _    | _    | _   |  |  |
|       | AX, 15       | 31  | FE    | _    | _    | _   |  |  |

表5-8 命令フォーマット一覧 (14/30)

| ニモニック | オペランド  | ・ド 命令コード |     |     |     |     |  |  |  |
|-------|--------|----------|-----|-----|-----|-----|--|--|--|
|       |        | 1st      | 2nd | 3rd | 4th | 5th |  |  |  |
| SHL   | A, 1   | 31       | 19  | _   | _   | _   |  |  |  |
|       | A, 2   | 31       | 29  | _   | _   | _   |  |  |  |
|       | A, 3   | 31       | 39  | _   | _   | _   |  |  |  |
|       | A, 4   | 31       | 49  | _   | _   | _   |  |  |  |
|       | A, 5   | 31       | 59  | _   | _   | _   |  |  |  |
|       | A, 6   | 31       | 69  | _   | _   | _   |  |  |  |
|       | A, 7   | 31       | 79  | _   | _   | _   |  |  |  |
|       | B, 1   | 31       | 18  | _   | _   | _   |  |  |  |
|       | B, 2   | 31       | 28  | _   | _   | _   |  |  |  |
|       | B, 3   | 31       | 38  | _   | _   | _   |  |  |  |
|       | B, 4   | 31       | 48  | _   | _   | _   |  |  |  |
|       | B, 5   | 31       | 58  | _   | _   | _   |  |  |  |
|       | B, 6   | 31       | 68  | _   | _   | _   |  |  |  |
|       | B, 7   | 31       | 78  | _   | _   | _   |  |  |  |
|       | C, 1   | 31       | 17  | _   | _   | _   |  |  |  |
|       | C, 2   | 31       | 27  | _   | _   | _   |  |  |  |
|       | C, 3   | 31       | 37  | _   | _   | _   |  |  |  |
|       | C, 4   | 31       | 47  | _   | _   | _   |  |  |  |
|       | C, 5   | 31       | 57  | _   | _   | _   |  |  |  |
|       | C, 6   | 31       | 67  | _   | _   | _   |  |  |  |
|       | C, 7   | 31       | 77  | _   | _   | _   |  |  |  |
| SHLW  | AX, 1  | 31       | 1D  | _   | _   | _   |  |  |  |
|       | AX, 2  | 31       | 2D  | _   | _   | _   |  |  |  |
|       | AX, 3  | 31       | 3D  | _   | _   | _   |  |  |  |
|       | AX, 4  | 31       | 4D  | _   | _   | _   |  |  |  |
|       | AX, 5  | 31       | 5D  | _   | _   | _   |  |  |  |
|       | AX, 6  | 31       | 6D  | _   | _   | _   |  |  |  |
|       | AX, 7  | 31       | 7D  | _   | _   | _   |  |  |  |
|       | AX, 8  | 31       | 8D  | _   | _   | _   |  |  |  |
|       | AX, 9  | 31       | 9D  | _   | _   | _   |  |  |  |
|       | AX, 10 | 31       | AD  | _   | _   | _   |  |  |  |
|       | AX, 11 | 31       | BD  | _   | _   | _   |  |  |  |
|       | AX, 12 | 31       | CD  | _   | _   | _   |  |  |  |
|       | AX, 13 | 31       | DD  | _   | _   | _   |  |  |  |
|       | AX, 14 | 31       | ED  | _   | _   | _   |  |  |  |
|       | AX, 15 | 31       | FD  | _   | _   | _   |  |  |  |
|       | BC, 1  | 31       | 1C  | _   | _   | _   |  |  |  |
|       | BC, 2  | 31       | 2C  | _   | _   | _   |  |  |  |
|       | BC, 3  | 31       | 3C  | _   | _   | _   |  |  |  |
|       | BC, 4  | 31       | 4C  | _   | _   | _   |  |  |  |
|       | BC, 5  | 31       | 5C  | _   | _   |     |  |  |  |
|       |        |          | 6C  | _   |     |     |  |  |  |
|       | BC, 6  | 31       | 0C  | _   | _   | _   |  |  |  |

表5-8 命令フォーマット一覧 (15/30)

| ニモニック  | オペランド 命令コード             |          |          |       |     |     |  |  |  |
|--------|-------------------------|----------|----------|-------|-----|-----|--|--|--|
|        |                         | 1st      | 2nd      | 3rd   | 4th | 5th |  |  |  |
| SHLW   | BC, 8                   | 31       | 8C       | _     | _   | _   |  |  |  |
|        | BC, 9                   | 31       | 9C       | _     | _   | _   |  |  |  |
|        | BC, 10                  | 31       | AC       | _     | _   | _   |  |  |  |
|        | BC, 11                  | 31       | ВС       | _     | _   | _   |  |  |  |
|        | BC, 12                  | 31       | CC       | _     | _   | _   |  |  |  |
|        | BC, 13                  | 31       | DC       | _     | _   | _   |  |  |  |
|        | BC, 14                  | 31       | EC       | _     | _   | _   |  |  |  |
|        | BC, 15                  | 31       | FC       | _     | _   | _   |  |  |  |
| SAR    | A, 1                    | 31       | 1B       | _     | _   | _   |  |  |  |
|        | A, 2                    | 31       | 2B       | _     | _   | _   |  |  |  |
|        | A, 3                    | 31       | 3B       | _     | _   | _   |  |  |  |
|        | A, 4                    | 31       | 4B       | _     | _   | _   |  |  |  |
|        | A, 5                    | 31       | 5B       | _     | _   | _   |  |  |  |
|        | A, 6                    | 31       | 6B       | _     | _   | _   |  |  |  |
|        | A, 7                    | 31       | 7B       | _     | _   | _   |  |  |  |
| SARW   | AX, 1                   | 31       | 1F       | _     | _   | _   |  |  |  |
| ·      | AX, 2                   | 31       | 2F       | _     | _   | _   |  |  |  |
|        | AX, 3                   | 31       | 3F       | _     | _   | _   |  |  |  |
|        | AX, 4                   | 31       | 4F       | _     | _   | _   |  |  |  |
|        | AX, 5                   | 31       | 5F       | _     | _   | _   |  |  |  |
|        | AX, 6                   | 31       | 6F       | _     | _   | _   |  |  |  |
|        | AX, 7                   | 31       | 7F       | _     | _   | _   |  |  |  |
|        | AX, 8                   | 31       | 8F       | _     | _   | _   |  |  |  |
|        | AX, 9                   | 31       | 9F       | _     | _   | _   |  |  |  |
|        | AX, 10                  | 31       | AF       | _     | _   | _   |  |  |  |
|        | AX, 10                  | 31       | BF       | _     | _   | _   |  |  |  |
|        |                         | 31       | CF       | _     | _   | _   |  |  |  |
|        | AX, 12                  |          |          |       | _   | _   |  |  |  |
|        | AX, 13                  | 31       | DF       | _     | _   | _   |  |  |  |
|        | AX, 14                  | 31       | EF<br>FF | _     | _   | _   |  |  |  |
| ROR    | AX, 15                  | 31<br>61 | DB       | _     |     | _   |  |  |  |
| ROL    | A, 1                    |          |          | _     | _   | _   |  |  |  |
| RORC   | A, 1                    | 61<br>61 | EB<br>FB | _     |     | _   |  |  |  |
| ROLC   | A, 1<br>A, 1            | 61       | DC       | _     | _   |     |  |  |  |
| ROLWC  | AX, 1                   | 61       | EE       | _     | _   |     |  |  |  |
| KOLVVC | BC, 1                   | 61       | FE       | _     | _   | _   |  |  |  |
| MOV/1  |                         |          |          |       | _   |     |  |  |  |
| MOV1   | CY, saddr.0 CY, saddr.1 | 71       | 04<br>14 | saddr | _   | _   |  |  |  |
|        |                         |          |          | saddr |     |     |  |  |  |
|        | CY, saddr.2             | 71       | 24       | saddr | _   | _   |  |  |  |
|        | CY, saddr.3             | 71       | 34       | saddr | _   | _   |  |  |  |
|        | CY, saddr.4             | 71       | 44       | saddr | _   | _   |  |  |  |
|        | CY, saddr.5             | 71       | 54       | saddr | _   | _   |  |  |  |
|        | CY, saddr.6             | 71       | 64       | saddr | _   | _   |  |  |  |

表5-8 命令フォーマット一覧 (16/30)

| ニモニック | オペランド       | 命令コード |     |       |     |     |  |  |
|-------|-------------|-------|-----|-------|-----|-----|--|--|
|       |             | 1st   | 2nd | 3rd   | 4th | 5th |  |  |
| MOV1  | CY, saddr.7 | 71    | 74  | saddr | _   | _   |  |  |
|       | CY, sfr.0   | 71    | 0C  | sfr   | _   | _   |  |  |
|       | CY, sfr.1   | 71    | 1C  | sfr   | _   | _   |  |  |
|       | CY, sfr.2   | 71    | 2C  | sfr   | _   | _   |  |  |
|       | CY, sfr.3   | 71    | 3C  | sfr   | _   | _   |  |  |
|       | CY, sfr.4   | 71    | 4C  | sfr   | _   | _   |  |  |
|       | CY, sfr.5   | 71    | 5C  | sfr   | -   | _   |  |  |
|       | CY, sfr.6   | 71    | 6C  | sfr   | _   | _   |  |  |
|       | CY, sfr.7   | 71    | 7C  | sfr   | _   | _   |  |  |
|       | CY, A.0     | 71    | 8C  | _     | _   | _   |  |  |
|       | CY, A.1     | 71    | 9C  | _     | _   | _   |  |  |
|       | CY, A.2     | 71    | AC  | _     | _   | _   |  |  |
|       | CY, A.3     | 71    | ВС  | _     | _   | _   |  |  |
|       | CY, A.4     | 71    | СС  | _     | _   | _   |  |  |
|       | CY, A.5     | 71    | DC  | _     | _   | _   |  |  |
|       | CY, A.6     | 71    | EC  | _     | _   | _   |  |  |
|       | CY, A.7     | 71    | FC  | _     | _   | _   |  |  |
|       | CY, PSW.0   | 71    | 0C  | FA    | _   | _   |  |  |
|       | CY, PSW.1   | 71    | 1C  | FA    | _   | _   |  |  |
|       | CY, PSW.2   | 71    | 2C  | FA    | _   | _   |  |  |
|       | CY, PSW.3   | 71    | 3C  | FA    | _   | _   |  |  |
|       | CY, PSW.4   | 71    | 4C  | FA    | _   | _   |  |  |
|       | CY, PSW.5   | 71    | 5C  | FA    | _   | _   |  |  |
|       | CY, PSW.6   | 71    | 6C  | FA    | _   | _   |  |  |
|       | CY, PSW.7   | 71    | 7C  | FA    | _   | _   |  |  |
|       | CY, [HL].0  | 71    | 84  | _     | _   | _   |  |  |
|       | CY, [HL].1  | 71    | 94  | _     | _   | _   |  |  |
|       | CY, [HL].2  | 71    | A4  | _     | _   | _   |  |  |
|       | CY, [HL].3  | 71    | B4  | _     | _   | _   |  |  |
|       | CY, [HL].4  | 71    | C4  | _     | _   | _   |  |  |
|       | CY, [HL].5  | 71    | D4  | _     | _   | _   |  |  |
|       | CY, [HL].6  | 71    | E4  | _     | _   | _   |  |  |
|       | CY, [HL].7  | 71    | F4  | _     | _   | _   |  |  |
|       | saddr.0, CY | 71    | 01  | saddr | _   | _   |  |  |
|       | saddr.1, CY | 71    | 11  | saddr | _   | _   |  |  |
|       | saddr.2, CY | 71    | 21  | saddr | _   | _   |  |  |
|       | saddr.3, CY | 71    | 31  | saddr | _   | _   |  |  |
|       | saddr.4, CY | 71    | 41  | saddr | _   | _   |  |  |
|       | saddr.5, CY | 71    | 51  | saddr | _   | _   |  |  |
|       | saddr.6, CY | 71    | 61  | saddr | _   | _   |  |  |
|       | saddr.7, CY | 71    | 71  | saddr | _   | _   |  |  |

表5-8 命令フォーマット一覧 (17/30)

| ニモニック | オペランド         | 命令コード |     |     |     |     |  |  |
|-------|---------------|-------|-----|-----|-----|-----|--|--|
|       |               | 1st   | 2nd | 3rd | 4th | 5th |  |  |
| MOV1  | sfr.0. CY     | 71    | 09  | sfr | _   | _   |  |  |
|       | sfr.1. CY     | 71    | 19  | sfr | _   | _   |  |  |
|       | sfr.2. CY     | 71    | 29  | sfr | _   | _   |  |  |
|       | sfr.3. CY     | 71    | 39  | sfr | _   | _   |  |  |
|       | sfr.4. CY     | 71    | 49  | sfr | _   | _   |  |  |
|       | sfr.5. CY     | 71    | 59  | sfr | _   | _   |  |  |
|       | sfr.6. CY     | 71    | 69  | sfr | _   | _   |  |  |
|       | sfr.7. CY     | 71    | 79  | sfr | _   | _   |  |  |
|       | A.0, CY       | 71    | 89  | _   | _   | _   |  |  |
|       | A.1, CY       | 71    | 99  | _   | _   | _   |  |  |
|       | A.2, CY       | 71    | A9  | _   | _   | _   |  |  |
|       | A.3, CY       | 71    | В9  | _   | _   | _   |  |  |
|       | A.4, CY       | 71    | C9  | _   | _   |     |  |  |
|       | A.5, CY       | 71    | D9  | _   | _   | _   |  |  |
|       | A.6, CY       | 71    | E9  | _   | _   | _   |  |  |
|       | A.7, CY       | 71    | F9  | _   | _   | _   |  |  |
|       | PSW.0, CY     | 71    | 09  | FA  | _   | _   |  |  |
|       | PSW.1, CY     | 71    | 19  | FA  | _   | _   |  |  |
|       | PSW.2, CY     | 71    | 29  | FA  | _   | _   |  |  |
|       | PSW.3, CY     | 71    | 39  | FA  | _   | _   |  |  |
|       | PSW.4, CY     | 71    | 49  | FA  | _   | _   |  |  |
|       | PSW.5, CY     | 71    | 59  | FA  | _   | _   |  |  |
|       | PSW.6, CY     | 71    | 69  | FA  | _   | _   |  |  |
|       | PSW.7, CY     | 71    | 79  | FA  | _   | _   |  |  |
|       | [HL].0, CY    | 71    | 81  | _   | _   | _   |  |  |
|       | [HL].1, CY    | 71    | 91  | _   | _   | _   |  |  |
|       | [HL].2, CY    | 71    | A1  | _   | _   | _   |  |  |
|       | [HL].3, CY    | 71    | B1  | _   | _   | _   |  |  |
|       | [HL].4, CY    | 71    | C1  | _   | _   | _   |  |  |
|       | [HL].5, CY    | 71    | D1  |     | _   | _   |  |  |
|       | [HL].6, CY    | 71    | E1  | _   | _   | _   |  |  |
|       | [HL].7, CY    | 71    | F1  | _   | _   | _   |  |  |
|       | CY, ES:[HL].0 | 11    | 71  | 84  | _   | _   |  |  |
|       | CY, ES:[HL].1 | 11    | 71  | 94  | _   | _   |  |  |
|       | CY, ES:[HL].2 | 11    | 71  | A4  | _   | _   |  |  |
|       | CY, ES:[HL].3 | 11    | 71  | B4  | _   | _   |  |  |
|       | CY, ES:[HL].4 | 11    | 71  | C4  | _   | _   |  |  |
|       | CY, ES:[HL].5 | 11    | 71  | D4  | _   | _   |  |  |
|       | CY, ES:[HL].6 | 11    | 71  | E4  | _   | -   |  |  |
|       | CY, ES:[HL].7 | 11    | 71  | F4  | _   | _   |  |  |

表5-8 命令フォーマット一覧 (18/30)

| ニモニック | オペランド         | 命令コード |     |       |     |     |  |  |
|-------|---------------|-------|-----|-------|-----|-----|--|--|
|       |               | 1st   | 2nd | 3rd   | 4th | 5th |  |  |
| MOV1  | ES:[HL].0, CY | 11    | 71  | 81    | _   | _   |  |  |
|       | ES:[HL].1, CY | 11    | 71  | 91    | _   | _   |  |  |
|       | ES:[HL].2, CY | 11    | 71  | A1    | _   | _   |  |  |
|       | ES:[HL].3, CY | 11    | 71  | B1    | _   | _   |  |  |
|       | ES:[HL].4, CY | 11    | 71  | C1    | _   | _   |  |  |
|       | ES:[HL].5, CY | 11    | 71  | D1    | _   | _   |  |  |
|       | ES:[HL].6, CY | 11    | 71  | E1    | _   | _   |  |  |
|       | ES:[HL].7, CY | 11    | 71  | F1    | _   | _   |  |  |
| AND1  | CY, saddr.0   | 71    | 05  | saddr | _   | _   |  |  |
|       | CY, saddr.1   | 71    | 15  | saddr | _   | _   |  |  |
|       | CY, saddr.2   | 71    | 25  | saddr | _   | _   |  |  |
|       | CY, saddr.3   | 71    | 35  | saddr | _   | _   |  |  |
|       | CY, saddr.4   | 71    | 45  | saddr | _   | _   |  |  |
|       | CY, saddr.5   | 71    | 55  | saddr | _   | _   |  |  |
|       | CY, saddr.6   | 71    | 65  | saddr | _   | _   |  |  |
|       | CY, saddr.7   | 71    | 75  | saddr | _   | _   |  |  |
|       | CY, sfr.0     | 71    | 0D  | sfr   | _   | _   |  |  |
|       | CY, sfr.1     | 71    | 1D  | sfr   | _   | _   |  |  |
|       | CY, sfr.2     | 71    | 2D  | sfr   | _   | _   |  |  |
|       | CY, sfr.3     | 71    | 3D  | sfr   | _   | _   |  |  |
|       | CY, sfr.4     | 71    | 4D  | sfr   | _   | _   |  |  |
|       | CY, sfr.5     | 71    | 5D  | sfr   | _   | _   |  |  |
|       | CY, sfr.6     | 71    | 6D  | sfr   | _   | _   |  |  |
|       | CY, sfr.7     | 71    | 7D  | sfr   | _   | _   |  |  |
|       | CY, A.0       | 71    | 8D  | _     | _   | _   |  |  |
|       | CY, A.1       | 71    | 9D  | _     | _   | _   |  |  |
|       | CY, A.2       | 71    | AD  | _     | _   | _   |  |  |
|       | CY, A.3       | 71    | BD  | _     | _   | _   |  |  |
|       | CY, A.4       | 71    | CD  | _     | _   | _   |  |  |
|       | CY, A.5       | 71    | DD  | _     | _   | _   |  |  |
|       | CY, A.6       | 71    | ED  | _     | _   | _   |  |  |
|       | CY, A.7       | 71    | FD  | _     | _   | _   |  |  |
|       | CY, PSW.0     | 71    | 0D  | FA    | _   | _   |  |  |
|       | CY, PSW.1     | 71    | 1D  | FA    | _   | _   |  |  |
|       | CY, PSW.2     | 71    | 2D  | FA    | _   | _   |  |  |
|       | CY, PSW.3     | 71    | 3D  | FA    | _   | _   |  |  |
|       | CY, PSW.4     | 71    | 4D  | FA    | _   | _   |  |  |
|       | CY, PSW.5     | 71    | 5D  | FA    | _   | _   |  |  |
|       | CY, PSW.6     | 71    | 6D  | FA    | _   | _   |  |  |
|       | CY, PSW.7     | 71    | 7D  | FA    | _   | _   |  |  |

表5-8 命令フォーマット一覧 (19/30)

| ニモニック | オペランド         | 命令コード |     |          |     |     |  |  |
|-------|---------------|-------|-----|----------|-----|-----|--|--|
|       |               | 1st   | 2nd | 3rd      | 4th | 5th |  |  |
| AND1  | CY, [HL].0    | 71    | 85  | _        | _   | _   |  |  |
|       | CY, [HL].1    | 71    | 95  | _        | _   | _   |  |  |
|       | CY, [HL].2    | 71    | A5  | _        | _   | _   |  |  |
|       | CY, [HL].3    | 71    | B5  | _        | _   | _   |  |  |
|       | CY, [HL].4    | 71    | C5  | _        | _   | _   |  |  |
|       | CY, [HL].5    | 71    | D5  | _        | _   | _   |  |  |
|       | CY, [HL].6    | 71    | E5  | _        | _   | _   |  |  |
|       | CY, [HL].7    | 71    | F5  | _        | _   | _   |  |  |
|       | CY, ES:[HL].0 | 11    | 71  | 85       | _   | _   |  |  |
|       | CY, ES:[HL].1 | 11    | 71  | 95       | -   | _   |  |  |
|       | CY, ES:[HL].2 | 11    | 71  | A5       | -   | _   |  |  |
|       | CY, ES:[HL].3 | 11    | 71  | B5       | -   | _   |  |  |
|       | CY, ES:[HL].4 | 11    | 71  | C5       | -   | _   |  |  |
|       | CY, ES:[HL].5 | 11    | 71  | D5       | 1   | _   |  |  |
|       | CY, ES:[HL].6 | 11    | 71  | E5       | _   | _   |  |  |
|       | CY, ES:[HL].7 | 11    | 71  | F5       | _   | _   |  |  |
| OR1   | CY, saddr.0   | 71    | 06  | saddr    | _   | _   |  |  |
|       | CY, saddr.1   | 71    | 16  | saddr    | _   | _   |  |  |
|       | CY, saddr.2   | 71    | 26  | saddr    | _   | _   |  |  |
|       | CY, saddr.3   | 71    | 36  | saddr    | -   | _   |  |  |
|       | CY, saddr.4   | 71    | 46  | saddr    | -   | _   |  |  |
|       | CY, saddr.5   | 71    | 56  | saddr    | _   | _   |  |  |
|       | CY, saddr.6   | 71    | 66  | saddr    | _   | _   |  |  |
|       | CY, saddr.7   | 71    | 76  | saddr    | _   | _   |  |  |
|       | CY, sfr.0     | 71    | 0E  | sfr      | -   | _   |  |  |
|       | CY, sfr.1     | 71    | 1E  | sfr      | -   | _   |  |  |
|       | CY, sfr.2     | 71    | 2E  | sfr      | _   | _   |  |  |
|       | CY, sfr.3     | 71    | 3E  | sfr      | _   | _   |  |  |
|       | CY, sfr.4     | 71    | 4E  | sfr      | _   | _   |  |  |
|       | CY, sfr.5     | 71    | 5E  | sfr      | _   | _   |  |  |
|       | CY, sfr.6     | 71    | 6E  | sfr      | _   | _   |  |  |
|       | CY, sfr.7     | 71    | 7E  | sfr      | _   | -   |  |  |
|       | CY, A.0       | 71    | 8E  | _        | _   | -   |  |  |
|       | CY, A.1       | 71    | 9E  | _        | _   | -   |  |  |
|       | CY, A.2       | 71    | AE  | _        | _   | -   |  |  |
|       | CY, A.3       | 71    | BE  | _        | _   | _   |  |  |
|       | CY, A.4       | 71    | CE  | _        | _   | _   |  |  |
|       | CY, A.5       | 71    | DE  | _        | _   | -   |  |  |
|       | CY, A.6       | 71    | EE  | _        | _   | _   |  |  |
|       | CY, A.7       | 71    | FE  | <u> </u> | _   | _   |  |  |

表5-8 命令フォーマット一覧 (20/30)

| ニモニック | オペランド         | 命令コード |     |       |     |     |  |  |
|-------|---------------|-------|-----|-------|-----|-----|--|--|
|       |               | 1st   | 2nd | 3rd   | 4th | 5th |  |  |
| OR1   | CY, PSW.0     | 71    | 0E  | FA    | _   | _   |  |  |
|       | CY, PSW.1     | 71    | 1E  | FA    | -   | _   |  |  |
|       | CY, PSW.2     | 71    | 2E  | FA    | -   | _   |  |  |
|       | CY, PSW.3     | 71    | 3E  | FA    | -   | _   |  |  |
|       | CY, PSW.4     | 71    | 4E  | FA    | -   | _   |  |  |
|       | CY, PSW.5     | 71    | 5E  | FA    | -   | _   |  |  |
|       | CY, PSW.6     | 71    | 6E  | FA    | -   | _   |  |  |
|       | CY, PSW.7     | 71    | 7E  | FA    | -   | _   |  |  |
|       | CY, [HL].0    | 71    | 86  | _     | -   | _   |  |  |
|       | CY, [HL].1    | 71    | 96  | _     | -   | _   |  |  |
|       | CY, [HL].2    | 71    | A6  | _     | -   | _   |  |  |
|       | CY, [HL].3    | 71    | В6  | _     | -   | _   |  |  |
|       | CY, [HL].4    | 71    | C6  | _     | -   | _   |  |  |
|       | CY, [HL].5    | 71    | D6  | _     | 1   | _   |  |  |
|       | CY, [HL].6    | 71    | E6  | _     | -   | _   |  |  |
|       | CY, [HL].7    | 71    | F6  | _     | -   | _   |  |  |
|       | CY, ES:[HL].0 | 11    | 71  | 86    | -   | _   |  |  |
|       | CY, ES:[HL].1 | 11    | 71  | 96    | -   | _   |  |  |
|       | CY, ES:[HL].2 | 11    | 71  | A6    | -   | _   |  |  |
|       | CY, ES:[HL].3 | 11    | 71  | B6    | _   | _   |  |  |
|       | CY, ES:[HL].4 | 11    | 71  | C6    | _   | _   |  |  |
|       | CY, ES:[HL].5 | 11    | 71  | D6    | _   | _   |  |  |
|       | CY, ES:[HL].6 | 11    | 71  | E6    | _   | _   |  |  |
|       | CY, ES:[HL].7 | 11    | 71  | F6    | -   | _   |  |  |
| XOR1  | CY, saddr.0   | 71    | 07  | saddr | -   | _   |  |  |
|       | CY, saddr.1   | 71    | 17  | saddr | _   | _   |  |  |
|       | CY, saddr.2   | 71    | 27  | saddr | _   | _   |  |  |
|       | CY, saddr.3   | 71    | 37  | saddr | _   | _   |  |  |
|       | CY, saddr.4   | 71    | 47  | saddr | _   | _   |  |  |
|       | CY, saddr.5   | 71    | 57  | saddr | _   | _   |  |  |
|       | CY, saddr.6   | 71    | 67  | saddr | -   | _   |  |  |
|       | CY, saddr.7   | 71    | 77  | saddr | -   | _   |  |  |
|       | CY, sfr.0     | 71    | 0F  | sfr   |     | _   |  |  |
|       | CY, sfr.1     | 71    | 1F  | sfr   | _   | _   |  |  |
|       | CY, sfr.2     | 71    | 2F  | sfr   |     | _   |  |  |
|       | CY, sfr.3     | 71    | 3F  | sfr   | 1   |     |  |  |
|       | CY, sfr.4     | 71    | 4F  | sfr   |     | _   |  |  |
|       | CY, sfr.5     | 71    | 5F  | sfr   |     |     |  |  |
|       | CY, sfr.6     | 71    | 6F  | sfr   | -   | _   |  |  |
|       | CY, sfr.7     | 71    | 7F  | sfr   | _   | _   |  |  |

表5-8 命令フォーマット一覧 (21/30)

| ニモニック | オペランド         | 命令コード |     |       |     |     |  |  |
|-------|---------------|-------|-----|-------|-----|-----|--|--|
|       |               | 1st   | 2nd | 3rd   | 4th | 5th |  |  |
| XOR1  | CY, A.0       | 71    | 8F  | _     | _   | _   |  |  |
|       | CY, A.1       | 71    | 9F  | _     | _   | _   |  |  |
|       | CY, A.2       | 71    | AF  | _     | _   | _   |  |  |
|       | CY, A.3       | 71    | BF  | _     | -   | _   |  |  |
|       | CY, A.4       | 71    | CF  | _     | _   | _   |  |  |
|       | CY, A.5       | 71    | DF  | _     | _   | _   |  |  |
|       | CY, A.6       | 71    | EF  | _     | _   | _   |  |  |
|       | CY, A.7       | 71    | FF  | _     | _   | _   |  |  |
|       | CY, PSW.0     | 71    | 0F  | FA    | _   | _   |  |  |
|       | CY, PSW.1     | 71    | 1F  | FA    | -   | _   |  |  |
|       | CY, PSW.2     | 71    | 2F  | FA    | _   | _   |  |  |
|       | CY, PSW.3     | 71    | 3F  | FA    | _   | _   |  |  |
|       | CY, PSW.4     | 71    | 4F  | FA    | _   | _   |  |  |
|       | CY, PSW.5     | 71    | 5F  | FA    | _   | _   |  |  |
|       | CY, PSW.6     | 71    | 6F  | FA    | _   | _   |  |  |
|       | CY, PSW.7     | 71    | 7F  | FA    | _   | _   |  |  |
|       | CY, [HL].0    | 71    | 87  | _     | _   | _   |  |  |
|       | CY, [HL].1    | 71    | 97  | _     | _   | _   |  |  |
|       | CY, [HL].2    | 71    | A7  | _     | _   | _   |  |  |
|       | CY, [HL].3    | 71    | B7  | _     | _   | _   |  |  |
|       | CY, [HL].4    | 71    | C7  | _     | _   | _   |  |  |
|       | CY, [HL].5    | 71    | D7  | _     | _   | _   |  |  |
|       | CY, [HL].6    | 71    | E7  | _     | _   | _   |  |  |
|       | CY, [HL].7    | 71    | F7  | _     | _   | _   |  |  |
|       | CY, ES:[HL].0 | 11    | 71  | 87    | _   | _   |  |  |
|       | CY, ES:[HL].1 | 11    | 71  | 97    | _   | _   |  |  |
|       | CY, ES:[HL].2 | 11    | 71  | A7    | _   | _   |  |  |
|       | CY, ES:[HL].3 | 11    | 71  | B7    | _   | _   |  |  |
|       | CY, ES:[HL].4 | 11    | 71  | C7    | _   | _   |  |  |
|       | CY, ES:[HL].5 | 11    | 71  | D7    | _   | _   |  |  |
|       | CY, ES:[HL].6 | 11    | 71  | E7    | _   | _   |  |  |
|       | CY, ES:[HL].7 | 11    | 71  | F7    | _   | _   |  |  |
| SET1  | saddr.0       | 71    | 02  | saddr | _   | _   |  |  |
|       | saddr.1       | 71    | 12  | saddr | _   | _   |  |  |
|       | saddr.2       | 71    | 22  | saddr | _   | _   |  |  |
|       | saddr.3       | 71    | 32  | saddr | _   | _   |  |  |
|       | saddr.4       | 71    | 42  | saddr | _   | _   |  |  |
|       | saddr.5       | 71    | 52  | saddr | _   | _   |  |  |
|       | saddr.6       | 71    | 62  | saddr | _   | _   |  |  |
|       | saddr.7       | 71    | 72  | saddr | _   | _   |  |  |

表5-8 命令フォーマット一覧 (22/30)

| ニモニック | 表5-6 B    |     |     | 命令コード |      |     |
|-------|-----------|-----|-----|-------|------|-----|
|       |           | 1st | 2nd | 3rd   | 4th  | 5th |
| SET1  | sfr.0     | 71  | 0A  | sfr   | _    | _   |
|       | sfr.1     | 71  | 1A  | sfr   | _    | _   |
|       | sfr.2     | 71  | 2A  | sfr   | _    | _   |
|       | sfr.3     | 71  | 3A  | sfr   | _    | _   |
|       | sfr.4     | 71  | 4A  | sfr   | _    | _   |
|       | sfr.5     | 71  | 5A  | sfr   | _    | _   |
|       | sfr.6     | 71  | 6A  | sfr   | _    | _   |
|       | sfr.7     | 71  | 7A  | sfr   | _    | _   |
|       | A.0       | 71  | 8A  | _     | _    | _   |
|       | A.1       | 71  | 9A  | _     | _    | _   |
|       | A.2       | 71  | AA  | _     | _    | _   |
|       | A.3       | 71  | BA  | _     | _    | _   |
|       | A.4       | 71  | CA  | _     | _    | _   |
|       | A.5       | 71  | DA  | _     | -    | _   |
|       | A.6       | 71  | EA  | _     | _    | _   |
|       | A.7       | 71  | FA  | _     | _    | _   |
|       | !addr16.0 | 71  | 00  | adrl  | adrh | _   |
|       | !addr16.1 | 71  | 10  | adrl  | adrh | _   |
|       | !addr16.2 | 71  | 20  | adrl  | adrh | _   |
|       | !addr16.3 | 71  | 30  | adrl  | adrh | _   |
|       | !addr16.4 | 71  | 40  | adrl  | adrh | _   |
|       | !addr16.5 | 71  | 50  | adrl  | adrh | _   |
|       | !addr16.6 | 71  | 60  | adrl  | adrh | _   |
|       | !addr16.7 | 71  | 70  | adrl  | adrh | _   |
|       | PSW.0     | 71  | 0A  | FA    | 1    | _   |
|       | PSW.1     | 71  | 1A  | FA    | 1    | _   |
|       | PSW.2     | 71  | 2A  | FA    | 1    | _   |
|       | PSW.3     | 71  | ЗА  | FA    | 1    | _   |
|       | PSW.4     | 71  | 4A  | FA    | _    | _   |
|       | PSW.5     | 71  | 5A  | FA    | _    | _   |
|       | PSW.6     | 71  | 6A  | FA    | _    | _   |
|       | PSW.7     | 71  | 7A  | FA    | _    | _   |
|       | [HL].0    | 71  | 82  | _     | _    | _   |
|       | [HL].1    | 71  | 92  | _     | _    | _   |
|       | [HL].2    | 71  | A2  | _     | _    | _   |
|       | [HL].3    | 71  | B2  | _     | _    | _   |
|       | [HL].4    | 71  | C2  | _     | _    | _   |
|       | [HL].5    | 71  | D2  | _     | _    | _   |
|       | [HL].6    | 71  | E2  | _     | _    | _   |
|       | [HL].7    | 71  | F2  | _     | _    | _   |

表5-8 命令フォーマット一覧 (23/30)

| ニモニック | オペランド        | ド 命令コード             |    |       |      |      |  |  |  |  |
|-------|--------------|---------------------|----|-------|------|------|--|--|--|--|
|       | 7.1751       | 1st 2nd 3rd 4th 5th |    |       |      |      |  |  |  |  |
| SET1  | ES:!addr16.0 | 11                  | 71 | 00    | adrl | adrh |  |  |  |  |
| SETT  | ES:!addr16.1 | 11                  | 71 | 10    | adrl | adrh |  |  |  |  |
|       | ES:!addr16.2 | 11                  | 71 | 20    | adrl | adrh |  |  |  |  |
|       | ES:!addr16.3 | 11                  | 71 | 30    |      | adrh |  |  |  |  |
|       |              |                     |    |       | adrl |      |  |  |  |  |
|       | ES:laddr16.4 | 11                  | 71 | 40    | adrl | adrh |  |  |  |  |
|       | ES:laddr16.5 | 11                  | 71 | 50    | adrl | adrh |  |  |  |  |
|       | ES:!addr16.6 | 11                  | 71 | 60    | adrl | adrh |  |  |  |  |
|       | ES:laddr16.7 | 11                  | 71 | 70    | adrl | adrh |  |  |  |  |
|       | ES:[HL].0    | 11                  | 71 | 82    | _    | _    |  |  |  |  |
|       | ES:[HL].1    | 11                  | 71 | 92    | _    | _    |  |  |  |  |
|       | ES:[HL].2    | 11                  | 71 | A2    | _    | _    |  |  |  |  |
|       | ES:[HL].3    | 11                  | 71 | B2    | _    | _    |  |  |  |  |
|       | ES:[HL].4    | 11                  | 71 | C2    | _    | _    |  |  |  |  |
|       | ES:[HL].5    | 11                  | 71 | D2    | _    | _    |  |  |  |  |
|       | ES:[HL].6    | 11                  | 71 | E2    | _    | _    |  |  |  |  |
|       | ES:[HL].7    | 11                  | 71 | F2    | _    | _    |  |  |  |  |
| CLR1  | saddr.0      | 71                  | 03 | saddr | _    | _    |  |  |  |  |
|       | saddr.1      | 71                  | 13 | saddr | _    | _    |  |  |  |  |
|       | saddr.2      | 71                  | 23 | saddr | _    | _    |  |  |  |  |
|       | saddr.3      | 71                  | 33 | saddr | _    | _    |  |  |  |  |
|       | saddr.4      | 71                  | 43 | saddr | _    | _    |  |  |  |  |
|       | saddr.5      | 71                  | 53 | saddr | -    | _    |  |  |  |  |
|       | saddr.6      | 71                  | 63 | saddr | 1    | _    |  |  |  |  |
|       | saddr.7      | 71                  | 73 | saddr | 1    | _    |  |  |  |  |
|       | sfr.0        | 71                  | 0B | sfr   | -    | _    |  |  |  |  |
|       | sfr.1        | 71                  | 1B | sfr   | -    | _    |  |  |  |  |
|       | sfr.2        | 71                  | 2B | sfr   | -    | _    |  |  |  |  |
|       | sfr.3        | 71                  | 3B | sfr   | _    | _    |  |  |  |  |
|       | sfr.4        | 71                  | 4B | sfr   | _    | _    |  |  |  |  |
|       | sfr.5        | 71                  | 5B | sfr   | _    | _    |  |  |  |  |
|       | sfr.6        | 71                  | 6B | sfr   | _    | _    |  |  |  |  |
|       | sfr.7        | 71                  | 7B | sfr   | _    | _    |  |  |  |  |
|       | A.0          | 71                  | 8B | _     | _    | _    |  |  |  |  |
|       | A.1          | 71                  | 9B | _     | _    | _    |  |  |  |  |
|       | A.2          | 71                  | AB | _     | _    | _    |  |  |  |  |
|       | A.3          | 71                  | BB | _     | _    | _    |  |  |  |  |
|       | A.4          | 71                  | СВ | _     | _    | _    |  |  |  |  |
|       | A.5          | 71                  | DB | _     | _    | _    |  |  |  |  |
|       | A.6          | 71                  | EB | _     | _    | _    |  |  |  |  |
|       | A.7          | 71                  | FB | _     | _    | _    |  |  |  |  |
|       |              | <u> </u>            | _  |       |      |      |  |  |  |  |

表5-8 命令フォーマット一覧 (24/30)

| ニモニック    | オペランド        |     | ット一覧 (24/30)<br>命令コード |      |      |      |  |
|----------|--------------|-----|-----------------------|------|------|------|--|
| - //     |              | 1st | 2nd                   | 3rd  | 4th  | 5th  |  |
| CLR1     | !addr16.0    | 71  | 08                    | adrl | adrh | _    |  |
| <u> </u> | !addr16.1    | 71  | 18                    | adrl | adrh | _    |  |
|          | !addr16.2    | 71  | 28                    | adrl | adrh | _    |  |
|          | !addr16.3    | 71  | 38                    | adrl | adrh | _    |  |
|          | !addr16.4    | 71  | 48                    | adrl | adrh | _    |  |
|          | !addr16.5    | 71  | 58                    | adrl | adrh | _    |  |
|          | !addr16.6    | 71  | 68                    | adrl | adrh | _    |  |
|          | !addr16.7    | 71  | 78                    | adrl | adrh | _    |  |
|          | PSW.0        | 71  | 0B                    | FA   | _    | _    |  |
|          | PSW.1        | 71  | 1B                    | FA   | _    | _    |  |
|          | PSW.2        | 71  | 2B                    | FA   | _    | _    |  |
|          | PSW.3        | 71  | 3B                    | FA   | _    | _    |  |
|          | PSW.4        | 71  | 4B                    | FA   | _    | _    |  |
|          | PSW.5        | 71  | 5B                    | FA   | _    | _    |  |
|          | PSW.6        | 71  | 6B                    | FA   | _    | _    |  |
|          | PSW.7        | 71  | 7B                    | FA   | _    | _    |  |
|          | [HL].0       | 71  | 83                    | _    | _    | _    |  |
|          | [HL].1       | 71  | 93                    | _    | _    | _    |  |
|          | [HL].2       | 71  | А3                    | _    | _    | _    |  |
|          | [HL].3       | 71  | В3                    | _    | _    | _    |  |
|          | [HL].4       | 71  | C3                    | _    | _    | _    |  |
|          | [HL].5       | 71  | D3                    | _    | _    | _    |  |
|          | [HL].6       | 71  | E3                    | _    | -    | _    |  |
|          | [HL].7       | 71  | F3                    | _    | _    | _    |  |
|          | ES:!addr16.0 | 11  | 71                    | 08   | adrl | adrh |  |
|          | ES:!addr16.1 | 11  | 71                    | 18   | adrl | adrh |  |
|          | ES:laddr16.2 | 11  | 71                    | 28   | adrl | adrh |  |
|          | ES:laddr16.3 | 11  | 71                    | 38   | adrl | adrh |  |
|          | ES:!addr16.4 | 11  | 71                    | 48   | adrl | adrh |  |
|          | ES:!addr16.5 | 11  | 71                    | 58   | adrl | adrh |  |
|          | ES:!addr16.6 | 11  | 71                    | 68   | adrl | adrh |  |
|          | ES:!addr16.7 | 11  | 71                    | 78   | adrl | adrh |  |
|          | ES:[HL].0    | 11  | 71                    | 83   | ı    | _    |  |
|          | ES:[HL].1    | 11  | 71                    | 93   | _    | _    |  |
|          | ES:[HL].2    | 11  | 71                    | А3   | _    | _    |  |
|          | ES:[HL].3    | 11  | 71                    | В3   | _    | _    |  |
|          | ES:[HL].4    | 11  | 71                    | C3   | _    |      |  |
|          | ES:[HL].5    | 11  | 71                    | D3   | _    | _    |  |
|          | ES:[HL].6    | 11  | 71                    | E3   | _    | _    |  |
|          | ES:[HL].7    | 11  | 71                    | F3   | -    | _    |  |
| SET1     | CY           | 71  | 80                    | _    | _    | _    |  |
| CLR1     | CY           | 71  | 88                    | _    | _    | _    |  |
| NOT1     | CY           | 71  | C0                    | _    | _    | _    |  |

表5-8 命令フォーマット一覧 (25/30)

| ニモニック | オペランド 命令コード |     |      |      |      |     |  |  |  |
|-------|-------------|-----|------|------|------|-----|--|--|--|
|       |             | 1st | 2nd  | 3rd  | 4th  | 5th |  |  |  |
| CALL  | AX          | 61  | CA   | _    | _    | _   |  |  |  |
|       | BC          | 61  | DA   | _    | _    | _   |  |  |  |
|       | DE          | 61  | EA   | _    | _    | _   |  |  |  |
|       | HL          | 61  | FA   | _    | _    | _   |  |  |  |
|       | \$!addr20   | FE  | adrl | adrh | _    | _   |  |  |  |
|       | !addr16     | FD  | adrl | adrh | _    | _   |  |  |  |
|       | !!addr20    | FC  | adrl | adrh | adrs | _   |  |  |  |
| CALLT | [0080h]     | 61  | 84   | _    | _    | _   |  |  |  |
|       | [0082h]     | 61  | 94   | _    | _    | _   |  |  |  |
|       | [0084h]     | 61  | A4   | _    | _    | _   |  |  |  |
|       | [0086h]     | 61  | B4   | _    | _    | _   |  |  |  |
|       | [0088h]     | 61  | C4   | _    | _    | _   |  |  |  |
|       | [008Ah]     | 61  | D4   | _    | _    | _   |  |  |  |
|       | [008Ch]     | 61  | E4   | _    | _    | _   |  |  |  |
|       | [008Eh]     | 61  | F4   | _    | _    | _   |  |  |  |
|       | [0090h]     | 61  | 85   | _    | _    | _   |  |  |  |
|       | [0092h]     | 61  | 95   | _    | _    | _   |  |  |  |
|       | [0094h]     | 61  | A5   | _    | _    | _   |  |  |  |
|       | [0096h]     | 61  | B5   | _    | _    | _   |  |  |  |
|       | [0098h]     | 61  | C5   | _    | _    | _   |  |  |  |
|       | [009Ah]     | 61  | D5   | _    | _    | _   |  |  |  |
|       | [009Ch]     | 61  | E5   | _    | _    | _   |  |  |  |
|       | [009Eh]     | 61  | F5   | _    | _    | _   |  |  |  |
|       | [00A0h]     | 61  | 86   | _    | _    | _   |  |  |  |
|       | [00A2h]     | 61  | 96   | _    | _    | _   |  |  |  |
|       | [00A4h]     | 61  | A6   | _    | _    | _   |  |  |  |
|       | [00A6h]     | 61  | B6   | _    | _    | _   |  |  |  |
|       | [00A8h]     | 61  | C6   | _    | _    | _   |  |  |  |
|       | [00AAh]     | 61  | D6   | _    | _    | _   |  |  |  |
|       | [00ACh]     | 61  | E6   | _    | _    | _   |  |  |  |
|       | [00AEh]     | 61  | F6   | _    | _    | _   |  |  |  |
|       | [00B0h]     | 61  | 87   | _    | _    | _   |  |  |  |
|       | [00B2h]     | 61  | 97   | _    | _    | _   |  |  |  |
|       | [00B4h]     | 61  | A7   | _    | _    | _   |  |  |  |
|       | [00B6h]     | 61  | B7   | _    | _    | _   |  |  |  |
|       | [00B8h]     | 61  | C7   | _    | _    | _   |  |  |  |
|       | [00BAh]     | 61  | D7   | _    | _    | _   |  |  |  |
|       | [00BCh]     | 61  | E7   | _    | _    | _   |  |  |  |
|       | [00BEh]     | 61  | F7   | _    | _    | _   |  |  |  |
| BRK   | -           | 61  | CC   | _    | _    | _   |  |  |  |
| RET   | _           | D7  | _    | _    | _    | _   |  |  |  |
| RETI  | _           | 61  | FC   | _    | _    | _   |  |  |  |
| RETB  | _           | 61  | EC   | _    |      | _   |  |  |  |

表5-8 命令フォーマット一覧 (26/30)

| ニモニック | オペランド             | 命令コード |      |       |       |     |  |  |  |
|-------|-------------------|-------|------|-------|-------|-----|--|--|--|
|       |                   | 1st   | 2nd  | 3rd   | 4th   | 5th |  |  |  |
| PUSH  | PSW               | 61    | DD   | _     | _     | _   |  |  |  |
|       | AX                | C1    | _    | _     | _     | _   |  |  |  |
|       | BC                | C3    | _    | _     | -     | _   |  |  |  |
|       | DE                | C5    | _    | _     | _     | _   |  |  |  |
|       | HL                | C7    | _    | _     | _     | _   |  |  |  |
| POP   | PSW               | 61    | CD   | _     | 1     | _   |  |  |  |
|       | AX                | C0    | -    | _     | ı     | _   |  |  |  |
|       | ВС                | C2    | -    | _     | ı     | _   |  |  |  |
|       | DE                | C4    | _    | _     | ı     | _   |  |  |  |
|       | HL                | C6    | -    | _     | ı     | _   |  |  |  |
| MOVW  | SP, #word         | СВ    | F8   | datal | datah | _   |  |  |  |
|       | SP, AX            | BE    | F8   | _     | _     | _   |  |  |  |
|       | AX, SP            | AE    | F8   | _     | -     | _   |  |  |  |
|       | BC, SP            | DB    | adrl | adrh  | _     | _   |  |  |  |
|       | DE, SP            | EB    | adrl | adrh  |       | _   |  |  |  |
|       | HL, SP            | FB    | adrl | adrh  | _     | _   |  |  |  |
| ADDW  | SP, #byte         | 10    | data | _     | _     | _   |  |  |  |
| SUBW  | SP, #byte         | 20    | data | _     | _     | _   |  |  |  |
| BR    | AX                | 61    | СВ   | _     | _     | _   |  |  |  |
|       | \$addr20          | EF    | adr  | _     | _     | _   |  |  |  |
|       | \$!addr20         | EE    | adrl | adrh  | _     | _   |  |  |  |
|       | !addr16           | ED    | adrl | adrh  | _     | _   |  |  |  |
|       | !!addr20          | EC    | adrl | adrh  | adrs  | _   |  |  |  |
| вс    | \$addr20          | DC    | adr  | _     | _     | _   |  |  |  |
| BNC   | \$addr20          | DE    | adr  | _     | ı     | _   |  |  |  |
| BZ    | \$addr20          | DD    | adr  | _     | ı     | _   |  |  |  |
| BNZ   | \$addr20          | DF    | adr  | _     | ı     | _   |  |  |  |
| ВН    | \$addr20          | 61    | C3   | adr   | ı     | _   |  |  |  |
| BNH   | \$addr20          | 61    | D3   | adr   | -     | _   |  |  |  |
| ВТ    | saddr.0, \$addr20 | 31    | 02   | saddr | adr   | _   |  |  |  |
|       | saddr.1, \$addr20 | 31    | 12   | saddr | adr   | _   |  |  |  |
|       | saddr.2, \$addr20 | 31    | 22   | saddr | adr   | _   |  |  |  |
|       | saddr.3, \$addr20 | 31    | 32   | saddr | adr   | _   |  |  |  |
|       | saddr.4, \$addr20 | 31    | 42   | saddr | adr   | _   |  |  |  |
|       | saddr.5, \$addr20 | 31    | 52   | saddr | adr   | _   |  |  |  |
|       | saddr.6, \$addr20 | 31    | 62   | saddr | adr   | _   |  |  |  |
|       | saddr.7, \$addr20 | 31    | 72   | saddr | adr   | _   |  |  |  |
|       | sfr.0, \$addr20   | 31    | 82   | sfr   | adr   |     |  |  |  |
|       | sfr.1, \$addr20   | 31    | 92   | sfr   | adr   | _   |  |  |  |
|       | sfr.2, \$addr20   | 31    | A2   | sfr   | adr   | _   |  |  |  |
|       | sfr.3, \$addr20   | 31    | B2   | sfr   | adr   | _   |  |  |  |
|       | sfr.4, \$addr20   | 31    | C2   | sfr   | adr   | _   |  |  |  |

表5-8 命令フォーマット一覧 (27/30)

| ニモニック  | オペランド 命令コード                            |     |     |       |     |     |  |  |  |
|--------|--|-----|-----|-------|-----|-----|--|--|--|
|        |  | 1st | 2nd | 3rd   | 4th | 5th |  |  |  |
| <br>3T | sfr.5, \$addr20                        | 31  | D2  | sfr   | adr | _   |  |  |  |
|        | sfr.6, \$addr20                        | 31  | E2  | sfr   | adr | _   |  |  |  |
|        | sfr.7, \$addr20                        | 31  | F2  | sfr   | adr | _   |  |  |  |
|        | A.0, \$addr20                          | 31  | 03  | adr   | _   | _   |  |  |  |
|        | A.1, \$addr20                          | 31  | 13  | adr   | _   | _   |  |  |  |
|        | A.2, \$addr20                          | 31  | 23  | adr   | _   | _   |  |  |  |
|        | A.3, \$addr20                          | 31  | 33  | adr   | _   | _   |  |  |  |
|        | A.4, \$addr20                          | 31  | 43  | adr   | _   | _   |  |  |  |
|        | A.5, \$addr20                          | 31  | 53  | adr   | _   | _   |  |  |  |
|        | A.6, \$addr20                          | 31  | 63  | adr   | _   | _   |  |  |  |
|        | A.7, \$addr20                          | 31  | 73  | adr   | _   | _   |  |  |  |
|        | PSW.0, \$addr20                        | 31  | 82  | FA    | adr | _   |  |  |  |
|        | PSW.1, \$addr20                        | 31  | 92  | FA    | adr | _   |  |  |  |
|        | PSW.2, \$addr20                        | 31  | A2  | FA    | adr | _   |  |  |  |
|        | PSW.3, \$addr20                        | 31  | B2  | FA    | adr | _   |  |  |  |
|        | PSW.4, \$addr20                        | 31  | C2  | FA    | adr | _   |  |  |  |
|        | PSW.5, \$addr20                        | 31  | D2  | FA    | adr | _   |  |  |  |
|        | PSW.6, \$addr20                        | 31  | E2  | FA    | adr | _   |  |  |  |
|        | PSW.7, \$addr20                        | 31  | F2  | FA    | adr | _   |  |  |  |
|        | [HL].0, \$addr20                       | 31  | 83  | adr   | _   | _   |  |  |  |
|        | [HL].1, \$addr20                       | 31  | 93  | adr   | _   | _   |  |  |  |
|        | [HL].2, \$addr20                       | 31  | A3  | adr   | _   | _   |  |  |  |
|        | [HL].3, \$addr20                       | 31  | B3  | adr   | _   | _   |  |  |  |
|        | [HL].4, \$addr20                       | 31  | C3  | adr   | _   | _   |  |  |  |
|        | [HL].5, \$addr20                       | 31  | D3  | adr   | _   | _   |  |  |  |
|        | [HL].6, \$addr20                       | 31  | E3  | adr   | _   | _   |  |  |  |
|        | [HL].7, \$addr20                       | 31  | F3  | adr   | _   | _   |  |  |  |
|        | ES:[HL].0, \$addr20                    | 11  | 31  | 83    | adr | _   |  |  |  |
|        | ES:[HL].1, \$addr20                    | 11  | 31  | 93    | adr | _   |  |  |  |
|        | ES:[HL].2, \$addr20                    | 11  | 31  | A3    | adr | _   |  |  |  |
|        | ES:[HL].3, \$addr20                    | 11  | 31  | B3    | adr | _   |  |  |  |
|        | ES:[HL].4, \$addr20                    | 11  | 31  | C3    | adr | _   |  |  |  |
|        | ES:[HL].5, \$addr20                    | 11  | 31  | D3    | adr | _   |  |  |  |
|        | ES:[HL].6, \$addr20                    | 11  | 31  | E3    | adr | _   |  |  |  |
|        | ES:[HL].7, \$addr20                    | 11  | 31  | F3    | adr | _   |  |  |  |
| F      | saddr.0, \$addr20                      | 31  | 04  | saddr | adr | _   |  |  |  |
|        | saddr.1, \$addr20                      | 31  | 14  | saddr | adr | _   |  |  |  |
|        | saddr.2, \$addr20                      | 31  | 24  | saddr | adr | _   |  |  |  |
|        | saddr.2, \$addr20                      | 31  | 34  | saddr | adr | _   |  |  |  |
|        | saddr.4, \$addr20                      | 31  | 44  | saddr | adr | _   |  |  |  |
|        | saddr.5, \$addr20                      | 31  | 54  | saddr | adr | _   |  |  |  |
| -      | saddr.5, \$addr20<br>saddr.6, \$addr20 |     | 64  |       |     | _   |  |  |  |
|        | Saudi.0, paudi20                       | 31  | 04  | saddr | adr |     |  |  |  |

表5-8 命令フォーマット一覧 (28/30)

| ニモニック | オペランド               |     |     | 命令コード |     |     |
|-------|---------------------|-----|-----|-------|-----|-----|
|       |                     | 1st | 2nd | 3rd   | 4th | 5th |
| 3F    | sfr.0, \$addr20     | 31  | 84  | sfr   | adr | _   |
|       | sfr.1, \$addr20     | 31  | 94  | sfr   | adr | _   |
|       | sfr.2, \$addr20     | 31  | A4  | sfr   | adr | _   |
|       | sfr.3,\$addr20      | 31  | B4  | sfr   | adr | _   |
|       | sfr.4, \$addr20     | 31  | C4  | sfr   | adr | _   |
|       | sfr.5, \$addr20     | 31  | D4  | sfr   | adr | _   |
|       | sfr.6,\$addr20      | 31  | E4  | sfr   | adr | _   |
|       | sfr.7, \$addr20     | 31  | F4  | sfr   | adr | _   |
|       | A.0, \$addr20       | 31  | 05  | adr   | _   | _   |
|       | A.1, \$addr20       | 31  | 15  | adr   | _   | _   |
|       | A.2, \$addr20       | 31  | 25  | adr   | _   | _   |
|       | A.3, \$addr20       | 31  | 35  | adr   | _   | _   |
|       | A.4, \$addr20       | 31  | 45  | adr   | _   |     |
|       | A.5, \$addr20       | 31  | 55  | adr   | _   | _   |
|       | A.6, \$addr20       | 31  | 65  | adr   | _   | _   |
|       | A.7, \$addr20       | 31  | 75  | adr   | _   | _   |
|       | PSW.0, \$addr20     | 31  | 84  | FA    | adr | _   |
|       | PSW.1, \$addr20     | 31  | 94  | FA    | adr | _   |
|       | PSW.2, \$addr20     | 31  | A4  | FA    | adr | _   |
|       | PSW.3, \$addr20     | 31  | B4  | FA    | adr | _   |
|       | PSW.4, \$addr20     | 31  | C4  | FA    | adr | _   |
|       | PSW.5, \$addr20     | 31  | D4  | FA    | adr | _   |
|       | PSW.6, \$addr20     | 31  | E4  | FA    | adr | _   |
|       | PSW.7, \$addr20     | 31  | F4  | FA    | adr | _   |
|       | [HL].0, \$addr20    | 31  | 85  | adr   | _   | _   |
|       | [HL].1, \$addr20    | 31  | 95  | adr   | _   | _   |
|       | [HL].2, \$addr20    | 31  | A5  | adr   | _   | _   |
|       | [HL].3, \$addr20    | 31  | B5  | adr   | _   | _   |
|       | [HL].4, \$addr20    | 31  | C5  | adr   | _   | _   |
|       | [HL].5, \$addr20    | 31  | D5  | adr   | _   | _   |
|       | [HL].6, \$addr20    | 31  | E5  | adr   | _   | _   |
|       | [HL].7, \$addr20    | 31  | F5  | adr   | _   | _   |
|       | ES:[HL].0, \$addr20 | 11  | 31  | 85    | adr | _   |
|       | ES:[HL].1, \$addr20 | 11  | 31  | 95    | adr | _   |
|       | ES:[HL].2, \$addr20 | 11  | 31  | A5    | adr |     |
|       | ES:[HL].3, \$addr20 | 11  | 31  | B5    | adr | _   |
|       | ES:[HL].4, \$addr20 | 11  | 31  | C5    | adr | _   |
|       | ES:[HL].5, \$addr20 | 11  | 31  | D5    | adr | _   |
|       | ES:[HL].6, \$addr20 | 11  | 31  | E5    | adr | _   |
|       | ES:[HL].7, \$addr20 | 11  | 31  | F5    | adr | _   |

表5-8 命令フォーマット一覧 (29/30)

| ニモニック | オペランド             | 命令コード |     |       |     |     |  |  |  |
|-------|-------------------|-------|-----|-------|-----|-----|--|--|--|
|       |                   | 1st   | 2nd | 3rd   | 4th | 5th |  |  |  |
| BTCLR | saddr.0, \$addr20 | 31    | 00  | saddr | adr | _   |  |  |  |
|       | saddr.1, \$addr20 | 31    | 10  | saddr | adr | _   |  |  |  |
|       | saddr.2, \$addr20 | 31    | 20  | saddr | adr | _   |  |  |  |
|       | saddr.3, \$addr20 | 31    | 30  | saddr | adr | _   |  |  |  |
|       | saddr.4, \$addr20 | 31    | 40  | saddr | adr | _   |  |  |  |
|       | saddr.5, \$addr20 | 31    | 50  | saddr | adr | _   |  |  |  |
|       | saddr.6, \$addr20 | 31    | 60  | saddr | adr | _   |  |  |  |
|       | saddr.7, \$addr20 | 31    | 70  | saddr | adr | _   |  |  |  |
|       | sfr.0, \$addr20   | 31    | 80  | sfr   | adr | _   |  |  |  |
|       | sfr.1, \$addr20   | 31    | 90  | sfr   | adr | _   |  |  |  |
|       | sfr.2, \$addr20   | 31    | A0  | sfr   | adr | _   |  |  |  |
|       | sfr.3, \$addr20   | 31    | В0  | sfr   | adr | _   |  |  |  |
|       | sfr.4, \$addr20   | 31    | C0  | sfr   | adr | _   |  |  |  |
|       | sfr.5, \$addr20   | 31    | D0  | sfr   | adr | _   |  |  |  |
|       | sfr.6, \$addr20   | 31    | E0  | sfr   | adr | _   |  |  |  |
|       | sfr.7, \$addr20   | 31    | F0  | sfr   | adr | _   |  |  |  |
|       | A.0, \$addr20     | 31    | 01  | adr   | _   | _   |  |  |  |
|       | A.1, \$addr20     | 31    | 11  | adr   | _   | _   |  |  |  |
|       | A.2, \$addr20     | 31    | 21  | adr   | _   | _   |  |  |  |
|       | A.3, \$addr20     | 31    | 31  | adr   | _   | _   |  |  |  |
|       | A.4, \$addr20     | 31    | 41  | adr   | _   | _   |  |  |  |
|       | A.5, \$addr20     | 31    | 51  | adr   | _   | _   |  |  |  |
|       | A.6, \$addr20     | 31    | 61  | adr   | _   | _   |  |  |  |
|       | A.7, \$addr20     | 31    | 71  | adr   | _   | _   |  |  |  |
|       | PSW.0, \$addr20   | 31    | 80  | FA    | adr | _   |  |  |  |
|       | PSW.1, \$addr20   | 31    | 90  | FA    | adr | _   |  |  |  |
|       | PSW.2, \$addr20   | 31    | A0  | FA    | adr | _   |  |  |  |
|       | PSW.3, \$addr20   | 31    | В0  | FA    | adr | _   |  |  |  |
|       | PSW.4, \$addr20   | 31    | C0  | FA    | adr | _   |  |  |  |
|       | PSW.5, \$addr20   | 31    | D0  | FA    | adr | _   |  |  |  |
|       | PSW.6, \$addr20   | 31    | E0  | FA    | adr | _   |  |  |  |
|       | PSW.7, \$addr20   | 31    | F0  | FA    | adr | _   |  |  |  |
|       | [HL].0, \$addr20  | 31    | 81  | adr   | _   | _   |  |  |  |
|       | [HL].1, \$addr20  | 31    | 91  | adr   | _   | _   |  |  |  |
|       | [HL].2, \$addr20  | 31    | A1  | adr   | _   | _   |  |  |  |
|       | [HL].3, \$addr20  | 31    | B1  | adr   | _   | _   |  |  |  |
|       | [HL].4, \$addr20  | 31    | C1  | adr   | _   | _   |  |  |  |
|       | [HL].5, \$addr20  | 31    | D1  | adr   | _   | -   |  |  |  |
|       | [HL].6, \$addr20  | 31    | E1  | adr   | _   | _   |  |  |  |
|       | [HL].7, \$addr20  | 31    | F1  | adr   | _   | _   |  |  |  |

表5-8 命令フォーマット一覧 (30/30)

| ニモニック            | オペランド               |     |     | 命令コード |     |     |
|------------------|---------------------|-----|-----|-------|-----|-----|
|                  |                     | 1st | 2nd | 3rd   | 4th | 5th |
| BTCLR            | ES:[HL].0, \$addr20 | 11  | 31  | 81    | adr | _   |
|                  | ES:[HL].1, \$addr20 | 11  | 31  | 91    | adr | _   |
|                  | ES:[HL].2, \$addr20 | 11  | 31  | A1    | adr | _   |
|                  | ES:[HL].3, \$addr20 | 11  | 31  | B1    | adr | _   |
|                  | ES:[HL].4, \$addr20 | 11  | 31  | C1    | adr | _   |
|                  | ES:[HL].5, \$addr20 | 11  | 31  | D1    | adr | _   |
|                  | ES:[HL].6, \$addr20 | 11  | 31  | E1    | adr | _   |
|                  | ES:[HL].7, \$addr20 | 11  | 31  | F1    | adr | _   |
| SKC              | _                   | 61  | C8  | _     | _   | _   |
| SKNC             | _                   | 61  | D8  | _     | _   | _   |
| SKZ              | _                   | 61  | E8  | _     | _   | _   |
| SKNZ             | _                   | 61  | F8  | _     | _   | _   |
| SKH              | _                   | 61  | E3  | _     | _   | _   |
| SKNH             | _                   | 61  | F3  | _     | -   | _   |
| SEL <sup>注</sup> | RB0                 | 61  | CF  | _     | _   | _   |
|                  | RB1                 | 61  | DF  | _     | -   | _   |
|                  | RB2                 | 61  | EF  | _     | -   | _   |
|                  | RB3                 | 61  | FF  | _     | _   | _   |
| NOP              | _                   | 00  | _   | _     | _   | _   |
| EI               | _                   | 71  | 7A  | FA    | _   | _   |
| DI               | _                   | 71  | 7B  | FA    | _   | _   |
| HALT             | _                   | 61  | ED  | _     | -   | _   |
| STOP             | _                   | 61  | FD  | _     | _   | _   |
| PREFIX           | _                   | 11  | _   | _     | _   | _   |

注 RL78-S1コアにはありません。

## 5.7 命令マップ

命令マップを表5-9から表5-12に示します。

表5-9 命令マップ (1st MAP)

|   | 0(low)        | 1(low)   | 2(low)     | 3(low)  | 4(low)   | 5(low)  | 6(low)    | 7(low)  | 8(low)          | 9(low)         | a(low)          | b(low)     | c(low)          | d(low)      | e(low)      | f(low)        |
|---|---------------|----------|------------|---------|----------|---------|-----------|---------|-----------------|----------------|-----------------|------------|-----------------|-------------|-------------|---------------|
|   | NOP           | ADDW     | ADDW       | ADDW    | ADDW     | ADDW    | ADDW      | ADDW    | XCH             | MOV            | ADD             | ADD        | ADD             | ADD         | ADD         | ADD           |
| 0 | NOP           | AX,AX    | AX,!addr16 | AX,BC   | AX,#word | AX,DE   | AX,saddrp | AX,HL   | A,X             | A,word[B]      | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
|   | ADDW          | PREFIX   | MOVW       | MOVW    | MOVW     | MOVW    | MOVW      | MOVW    | MOV             | MOV            | ADDC            | ADDC       | ADDC            | ADDC        | ADDC        | ADDC          |
| 1 | SP,#byte      | PREFIX   | BC,AX      | AX,BC   | DE,AX    | AX,DE   | HL,AX     | AX,HL   | word[B],A       | word[B],#byte  | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
| 2 | SUBW          |          | SUBW       | SUBW    | SUBW     | SUBW    | SUBW      | SUBW    | MOV             | MOV            | SUB             | SUB        | SUB             | SUB         | SUB         | SUB           |
|   | SP,#byte      |          | AX,!addr16 | AX,BC   | AX,#word | AX,DE   | AX,saddrp | AX,HL   | word[C],A       | A,word[C]      | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
| 3 | MOVW          | 4th      | MOVW       | XCHW    | MOVW     | XCHW    | MOVW      | XCHW    | MOV             | MOV            | SUBC            | SUBC       | SUBC            | SUBC        | SUBC        | SUBC          |
| 3 | AX,#word      | MAP      | BC,#word   | AX,BC   | DE,#word | AX,DE   | HL,#word  | AX,HL   | word[C],#byte   | word[BC],#byte | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
|   | CMP           | MOV      | CMPW       | CMPW    | CMPW     | CMPW    | CMPW      | CMPW    | MOV             | MOV            | CMP             | CMP        | CMP             | CMP         | CMP         | CMP           |
| 4 | !addr16,#byte | ES,#byte | AX,!addr16 | AX,BC   | AX,#word | AX,DE   | AX,saddrp | AX,HL   | word[BC],A      | A,word[BC]     | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
| 5 | MOV           | MOV      | MOV        | MOV     | MOV      | MOV     | MOV       | MOV     | MOVW            | MOVW           | AND             | AND        | AND             | AND         | AND         | AND           |
| ٦ | X,#byte       | A,#byte  | C,#byte    | B,#byte | E,#byte  | D,#byte | L,#byte   | H,#byte | word[B],AX      | AX,word[B]     | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
| 6 | MOV           | 2nd      | MOV        | MOV     | MOV      | MOV     | MOV       | MOV     | MOVW            | MOVW           | OR              | OR         | OR              | OR          | OR          | OR            |
| Ŭ | A,X           | MAP      | A,C        | A,B     | A,E      | A,D     | A,L       | A,H     | word[C],AX      | AX,word[C]     | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
| 7 | MOV           | 3rd      | MOV        | MOV     | MOV      | MOV     | MOV       | MOV     | MOVW            | MOVW           | XOR             | XOR        | XOR             | XOR         | XOR         | XOR           |
| Ľ | X,A           | MAP      | C,A        | B,A     | E,A      | D,A     | L,A       | H,A     | word[BC],AX     | AX,word[BC]    | saddr,#byte     | A,saddr    | A,#byte         | A,[HL]      | A,[HL+byte] | A,!addr16     |
| 8 | INC           | INC      | INC        | INC     | INC      | INC     | INC       | INC     | MOV             | MOV            | MOV             | MOV        | MOV             | MOV         | MOV         | MOV           |
| ٥ | Χ             | Α        | С          | В       | Е        | D       | L         | Н       | A,[SP+byte]     | A,[DE]         | A,[DE+byte]     | A,[HL]     | A,[HL+byte]     | A,saddr     | A,sfr       | A,!addr16     |
| 9 | DEC           | DEC      | DEC        | DEC     | DEC      | DEC     | DEC       | DEC     | MOV             | MOV            | MOV             | MOV        | MOV             | MOV         | MOV         | MOV           |
| 3 | Χ             | Α        | С          | В       | Е        | D       | L         | Н       | [SP+byte],A     | [DE],A         | [DE+byte],A     | [HL],A     | [HL+byte],A     | saddr,A     | sfr,A       | !addr16,A     |
| a | INC           | INCW     | INCW       | INCW    | INC      | INCW    | INCW      | INCW    | MOVW            | MOVW           | MOVW            | MOVW       | MOVW            | MOVW        | MOVW        | MOVW          |
| ŭ | !addr16       | AX       | !addr16    | BC      | saddr    | DE      | saddrp    | HL      | AX,[SP+byte]    | AX,[DE]        | AX,[DE+byte]    | AX,[HL]    | AX,[HL+byte]    | AX,saddrp   | AX,sfrp     | AX,!addr16    |
| b | DEC           | DECW     | DECW       | DECW    | DEC      | DECW    | DECW      | DECW    | MOVW            | MOVW           | MOVW            | MOVW       | MOVW            | MOVW        | MOVW        | MOVW          |
| Ľ | !addr16       | AX       | !addr16    | BC      | saddr    | DE      | saddrp    | HL      | [SP+byte],AX    | [DE],AX        | [DE+byte],AX    | [HL],AX    | [HL+byte],AX    | saddrp,AX   | sfrp,AX     | !addr16,AX    |
| С | POP           | PUSH     | POP        | PUSH    | POP      | PUSH    | POP       | PUSH    | MOV             | MOVW           | MOV             | MOVW       | MOV             | MOV         | 注 MOV       | MOV           |
| Ľ | AX            | AX       | BC         | BC      | DE       | DE      | HL        | HL      | [SP+byte],#byte | saddrp,#word   | [DE+byte],#byte | sfrp,#word | [HL+byte],#byte | saddr,#byte | sfr,#byte   | !addr16,#byte |
| d | CMP0          | CMP0     | CMP0       | CMP0    | CMP0     | CMP0    | MULU      | RET     | MOV             | MOV            | MOVW            | MOVW       | BC              | BZ          | BNC         | BNZ           |
| ŭ | Χ             | Α        | С          | В       | saddr    | !addr16 | Χ         | INE     | X,saddr         | X,!addr16      | BC,saddrp       | BC,!addr16 | \$addr20        | \$addr20    | \$addr20    | \$addr20      |
| е | ONEB          | ONEB     | ONEB       | ONEB    | ONEB     | ONEB    | ONEW      | ONEW    | MOV             | MOV            | MOVW            | MOVW       | BR              | BR          | BR          | BR            |
| Щ | Х             | Α        | С          | В       | saddr    | !addr16 | AX        | BC      | B,saddr         | B,!addr16      | DE,saddrp       | DE,!addr16 | !!addr20        | !addr16     | \$!addr20   | \$addr20      |
| f | CLRB          | CLRB     | CLRB       | CLRB    | CLRB     | CLRB    | CLRW      | CLRW    | MOV             | MOV            | MOVW            | MOVW       | CALL            | CALL        | CALL        |               |
|   | Χ             | Α        | С          | В       | saddr    | !addr16 | AX        | BC      | C,saddr         | C,!addr16      | HL,saddrp       | HL,!addr16 | !!addr20        | !addr16     | \$!addr20   |               |

注 乗除積和算命令のMULHU, MULH, DIVHU, DIVWU, MACHU, MACHもここにマッピングされます。

表5-10 命令マップ(2nd MAP)

|     | 0(low)   | 1(low) | 2(low)   | 3(low)   | 4(low)  | 5(low)  | 6(low)  | 7(low)  | 8(low)   | 9(low)       | a(low)    | b(low) | c(low) | d(low)      | e(low)      | f(low)      |
|-----|----------|--------|----------|----------|---------|---------|---------|---------|----------|--------------|-----------|--------|--------|-------------|-------------|-------------|
| 0   | ADD      | ADD    | ADD      | ADD      | ADD     | ADD     | ADD     | ADD     | ADD      | ADDW         | ADD       | ADD    | ADD    | ADD         | ADD         | ADD         |
| U   | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      | AX,[HL+byte] | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 1,1 | ADDC     | ADDC   | ADDC     | ADDC     | ADDC    | ADDC    | ADDC    | ADDC    | ADDC     |              | ADDC      | ADDC   | ADDC   | ADDC        | ADDC        | ADDC        |
| Ľ   | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      |              | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 2   | SUB      | SUB    | SUB      | SUB      | SUB     | SUB     | SUB     | SUB     | SUB      | SUBW         | SUB       | SUB    | SUB    | SUB         | SUB         | SUB         |
|     | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      | AX,[HL+byte] | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 3   | SUBC     | SUBC   | SUBC     | SUBC     | SUBC    | SUBC    | SUBC    | SUBC    | SUBC     |              | SUBC      | SUBC   | SUBC   | SUBC        | SUBC        | SUBC        |
| Ŭ   | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      |              | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 4   | CMP      | CMP    | CMP      | CMP      | CMP     | CMP     | CMP     | CMP     | CMP      | CMPW         | CMP       | CMP    | CMP    | CMP         | CMP         | CMP         |
|     | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      | AX,[HL+byte] | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 5   | AND      | AND    | AND      | AND      | AND     | AND     | AND     | AND     | AND      | INC          | AND       | AND    | AND    | AND         | AND         | AND         |
| Ŭ   | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      | [HL+byte]    | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 6   | OR       | OR     | OR       | OR       | OR      | OR      | OR      | OR      | OR       | DEC          | OR        | OR     | OR     | OR          | OR          | OR          |
| Ľ   | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      | [HL+byte]    | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 7   | XOR      | XOR    | XOR      | XOR      | XOR     | XOR     | XOR     | XOR     | XOR      | INCW         | XOR       | XOR    | XOR    | XOR         | XOR         | XOR         |
| Ĺ   | X,A      | A,A    | C,A      | B,A      | E,A     | D,A     | L,A     | H,A     | A,X      | [HL+byte]    | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 8   | ADD      |        | ADD      |          | CALLT   | CALLT   | CALLT   | CALLT   |          | DECW         | XCH       | XCH    | XCH    | XCH         | XCH         | XCH         |
| Ŭ   | A,[HL+B] |        | A,[HL+C] |          | [0080h] | [0090h] | [00A0h] | [00B0h] |          | [HL+byte]    | A,C       | A,B    | A,E    | A,D         | A,L         | A,H         |
| 9   | ADDC     |        | ADDC     |          | CALLT   | CALLT   | CALLT   | CALLT   |          |              |           |        |        |             |             |             |
| Ů   | A,[HL+B] |        | A,[HL+C] |          | [0082h] | [0092h] | [00A2h] | [00B2h] |          |              |           |        |        |             |             |             |
| a   | SUB      |        | SUB      |          | CALLT   | CALLT   | CALLT   | CALLT   | XCH      | XCH          | XCH       | XCH    | XCH    | XCH         | XCH         | XCH         |
| ŭ   | A,[HL+B] |        | A,[HL+C] |          | [0084h] | [0094h] | [00A4h] | [00B4h] | A,saddr  | A,[HL+C]     | A,!addr16 | A,sfr  | A,[HL] | A,[HL+byte] | A,[DE]      | A,[DE+byte] |
| b   | SUBC     |        | SUBC     |          | CALLT   | CALLT   | CALLT   | CALLT   | MOV      | XCH          |           |        |        |             |             |             |
| Ľ   | A,[HL+B] |        | A,[HL+C] |          | [0086h] | [0096h] | [00A6h] | [00B6h] | ES,saddr | A,[HL+B]     |           |        |        |             | _           |             |
| С   | CMP      |        | CMP      | BH       | CALLT   | CALLT   | CALLT   | CALLT   | SKC      | MOV          | CALL      | BR     | BRK    | POP         | MOVS        | SEL         |
| Ľ   | A,[HL+B] |        | A,[HL+C] | \$addr20 | [0088h] | [0098h] | [00A8h] | [00B8h] | ONO      | A,[HL+B]     | AX        | AX     |        | PSW         | [HL+byte],X | RB0 注       |
| d   | AND      |        | AND      | BNH      | CALLT   | CALLT   | CALLT   | CALLT   | SKNC     | MOV          | CALL      | ROR    | ROLC   | PUSH        | CMPS        | SEL         |
| ŭ   | A,[HL+B] |        | A,[HL+C] | \$addr20 | [008Ah] | [009Ah] | [00AAh] | [00BAh] | Ortivo   | [HL+B],A     | BC        | A,1    | A,1    | PSW         | X,[HL+byte] | RB1 注       |
| е   | OR       |        | OR       | SKH      | CALLT   | CALLT   | CALLT   | CALLT   | SKZ      | MOV          | CALL      | ROL    | RETB   | HALT        | ROLWC       | SEL         |
|     | A,[HL+B] |        | A,[HL+C] | OIXII    | [008Ch] | [009Ch] | [00ACh] | [00BCh] | UINZ     | A,[HL+C]     | DE        | A,1    | IVEID  | IIALI       | AX,1        | RB2 注       |
| f   | XOR      |        | XOR      | SKNH     | CALLT   | CALLT   | CALLT   | CALLT   | SKNZ     | MOV          | CALL      | RORC   | RETI   | STOP        | ROLWC       | SEL         |
| Ľ   | A,[HL+B] |        | A,[HL+C] | SICINIT  | [008Eh] | [009Eh] | [00AEh] | [00BEh] | OINIVE   | [HL+C],A     | HL        | A,1    | IVETI  | 5101        | BC,1        | RB3 注       |

注 RL78-S1コアにはありません。

O(low)

SET1

!addr16.0

SET1

!addr16.1

SET1

!addr16.2

SET1

!addr16.3

SET1

!addr16.4

SET1

!addr16.5

SET1

!addr16.6

SET1

!addr16.7

SET1

CY

0

5

6

8

9

1(low)

MOV1

saddr.0,CY

MOV1

saddr.1,CY

MOV1

saddr.2,CY

MOV1

saddr.3,CY

MOV1

saddr.4,CY

MOV1

saddr.5,CY

MOV1

saddr.6,CY

MOV1

saddr.7,CY

MOV1

[HL].0,CY

MOV1

[HL].1,CY

MOV1

MOV1

[HL].7,CY

2(low)

SET1

saddr.0

SET1

saddr.1

SET1

saddr.2

SET1

saddr.3

SET1

saddr.4

SET1

saddr.5

SET1

saddr.6

SET1

saddr.7

SET1

[HL].0

SET1

[HL].1

SET1

SET1

[HL].7

3(low)

CLR1

saddr.0

CLR1

saddr.1

CLR1

saddr.2

CLR1

saddr.3

CLR1

saddr.4

CLR1

saddr.5

CLR1

saddr.6

CLR1

saddr.7

CLR1

[HL].0

CLR1

[HL].1

CLR1

CLR1

[HL].7

4(low)

MOV1

CY,saddr.0

MOV1

CY,saddr.1

MOV1

CY,saddr.2

MOV1

CY,saddr.3

MOV1

CY,saddr.4

MOV1

CY,saddr.5

MOV1

CY,saddr.6

MOV1

CY,saddr.7

MOV1

CY,[HL].0

MOV1

CY,[HL].1

MOV1

5(low)

AND1

CY,saddr.0

AND1

CY,saddr.1

AND1

CY,saddr.2

AND1

CY,saddr.3

AND1

CY,saddr.4

AND1

CY,saddr.5

AND1

CY,saddr.6

AND1

CY,saddr.7

AND1

CY,[HL].0

AND1

CY,[HL].1

AND1

AND1

CY,[HL].7

MOV1

CY,[HL].7

表5-11 命令マップ (3rd MAP)

7(low)

XOR1

CY,saddr.0

XOR1

CY,saddr.1

XOR1

CY,saddr.2

XOR1

CY,saddr.3

XOR1

CY,saddr.4

XOR1

CY,saddr.5

XOR1

CY,saddr.6

XOR1

CY,saddr.7

XOR1

CY,[HL].0

XOR1

CY,[HL].1

XOR1

XOR1

CY,[HL].7

8(low)

CLR1

!addr16.0

CLR1

!addr16.1

CLR1

!addr16.2

CLR1

!addr16.3

CLR1

!addr16.4

CLR1

!addr16.5

CLR1

!addr16.6

CLR1

!addr16.7

CLR1

CY

9(low)

MOV1

sfr.0,CY

MOV1

sfr.1,CY

MOV1

sfr.2,CY

MOV1

sfr.3,CY

MOV1

sfr.4,CY

MOV1

sfr.5,CY

MOV1

sfr.6,CY

MOV1

sfr.7,CY

MOV1

A.0,CY

MOV1

A.1,CY

MOV1

MOV1

A.7,CY

a(low)

SET1

sfr.0

SET1

sfr.1

SET1

sfr.2

SET1

sfr.3

SET1

sfr.4

SET1

sfr.5

SET1

sfr.6

SET1

sfr.7

SET1

A.0

SET1

A.1

SET1

SET1

A.7

b(low)

CLR1

sfr.0

CLR1

sfr.1

CLR1

sfr.2

CLR1

sfr.3

CLR1

sfr.4

CLR1

sfr.5

CLR1

sfr.6

CLR1

sfr.7

CLR1

A.0

CLR1

A.1

CLR1

A.2

A.3

A.4

A.5

A.6

CLR1

A.7

c(low)

MOV1

CY,sfr.0

MOV1

CY,sfr.1

MOV1

CY,sfr.2

MOV1

CY,sfr.3

MOV1

CY,sfr.4

MOV1

CY,sfr.5

MOV1

CY.sfr.6

CY,sfr.7

MOV1

MOV1

CY,A.0

MOV1

CY.A.1

MOV1

CY,A.2

MOV1

CY,A.3

MOV1

CY.A.4

MOV1

CY,A.5

MOV1

CY,A.6

MOV1

CY,A.7

d(low)

AND1

CY,sfr.0

AND1

CY,sfr.1

AND1

CY,sfr.2

AND1

CY,sfr.3

AND1

CY,sfr.4

AND1

CY,sfr.5

AND1

CY,sfr.6

AND1

CY,sfr.7

AND1

CY,A.0

AND1

CY.A.1

AND1

CY,A.2

AND1

CY,A.3

AND1

CY.A.4

AND1

CY,A.5

AND1

CY,A.6

AND1

CY,A.7

e(low)

OR1

CY,sfr.0

OR1

CY,sfr.1

OR1

CY,sfr.2

OR1

CY,sfr.3

OR1

CY,sfr.4

OR1

CY,sfr.5

OR1

CY.sfr.6

OR1

CY,sfr.7

OR1

CY,A.0

OR1

CY.A.1

OR1

CY,A.2

OR1

CY,A.3

OR1

CY.A.4

OR1

CY,A.5

OR1

CY,A.6

OR1

CY,A.7

f(low)

XOR1

CY,sfr.0

XOR1

CY,sfr.1

XOR1

CY,sfr.2

XOR1

CY,sfr.3

XOR1

CY,sfr.4

XOR1

CY,sfr.5

XOR1

CY.sfr.6

XOR1

CY,sfr.7

XOR1

CY,A.0

XOR1

CY.A.1

XOR1

CY,A.2

XOR1

CY,A.3

XOR1

CY.A.4

XOR1

CY,A.5

XOR1

CY,A.6

XOR1

CY,A.7

6(low)

OR1

CY,saddr.0

OR1

CY,saddr.1

OR1

CY,saddr.2

OR1

CY,saddr.3

OR1

CY,saddr.4

OR1

CY,saddr.5

OR1

CY,saddr.6

OR1

CY,saddr.7

OR1

CY,[HL].0

OR1

CY,[HL].1

OR1

OR1

CY,[HL].7


表5-12 命令マップ(4th MAP)

| 1                 | BTCLR<br>addr.0,\$addr20<br>BTCLR | BTCLR<br>A.0.\$addr20 | BT               |                 |                  | 5(low)          | 6(low) | 7(low) | 8(low) | 9(low) | a(low) | b(low) | c(low) | d(low) | e(low) | f(low) |
|-------------------|-----------------------------------|-----------------------|------------------|-----------------|------------------|-----------------|--------|--------|--------|--------|--------|--------|--------|--------|--------|--------|
| 1                 | , , ,                             | A 0 \$0ddr20          |                  | BT              | BF               | BF              |        |        |        |        |        |        |        |        |        |        |
| 1 sa              | BTCLR                             | A.U, paudi 20         | saddr.0,\$addr20 | A.0,\$addr20    | saddr.0,\$addr20 | A.0,\$addr20    | 1      | 1      | 1      |        |        |        |        |        | 1      | l l    |
| S                 |                                   | BTCLR                 | BT               | BT              | BF               | BF              |        | SHL    | SHL    | SHL    | SHR    | SAR    | SHLW   | SHLW   | SHRW   | SARW   |
|                   | addr.1,\$addr20                   | A.1,\$addr20          | saddr.1,\$addr20 | A.1,\$addr20    | saddr.1,\$addr20 | A.1,\$addr20    |        | C,1    | B,1    | A,1    | A,1    | A,1    | BC,1   | AX,1   | AX,1   | AX,1   |
| 1 2 1             | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        | SHL    | SHL    | SHL    | SHR    | SAR    | SHLW   | SHLW   | SHRW   | SARW   |
| <sup>2</sup>   sa | addr.2,\$addr20                   | A.2,\$addr20          | saddr.2,\$addr20 | A.2,\$addr20    | saddr.2,\$addr20 | A.2,\$addr20    |        | C,2    | B,2    | A,2    | A,2    | A,2    | BC,2   | AX,2   | AX,2   | AX,2   |
| 2                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        | SHL    | SHL    | SHL    | SHR    | SAR    | SHLW   | SHLW   | SHRW   | SARW   |
| S                 | addr.3,\$addr20                   | A.3,\$addr20          | saddr.3,\$addr20 | A.3,\$addr20    | saddr.3,\$addr20 | A.3,\$addr20    |        | C,3    | B,3    | A,3    | A,3    | A,3    | BC,3   | AX,3   | AX,3   | AX,3   |
| 4                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        | SHL    | SHL    | SHL    | SHR    | SAR    | SHLW   | SHLW   | SHRW   | SARW   |
| S                 | addr.4,\$addr20                   | A.4,\$addr20          | saddr.4,\$addr20 | A.4,\$addr20    | saddr.4,\$addr20 | A.4,\$addr20    |        | C,4    | B,4    | A,4    | A,4    | A,4    | BC,4   | AX,4   | AX,4   | AX,4   |
| 5                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        | SHL    | SHL    | SHL    | SHR    | SAR    | SHLW   | SHLW   | SHRW   | SARW   |
| S                 | addr.5,\$addr20                   | A.5,\$addr20          | saddr.5,\$addr20 | A.5,\$addr20    | saddr.5,\$addr20 | A.5,\$addr20    |        | C,5    | B,5    | A,5    | A,5    | A,5    | BC,5   | AX,5   | AX,5   | AX,5   |
| 6                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        | SHL    | SHL    | SHL    | SHR    | SAR    | SHLW   | SHLW   | SHRW   | SARW   |
| S                 | addr.6,\$addr20                   | A.6,\$addr20          | saddr.6,\$addr20 | A.6,\$addr20    | saddr.6,\$addr20 | A.6,\$addr20    |        | C,6    | B,6    | A,6    | A,6    | A,6    | BC,6   | AX,6   | AX,6   | AX,6   |
| 7                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        | SHL    | SHL    | SHL    | SHR    | SAR    | SHLW   | SHLW   | SHRW   | SARW   |
| ' Sa              | addr.7,\$addr20                   | A.7,\$addr20          | saddr.7,\$addr20 | A.7,\$addr20    | saddr.7,\$addr20 | A.7,\$addr20    |        | C,7    | B,7    | A,7    | A,7    | A,7    | BC,7   | AX,7   | AX,7   | AX,7   |
| 8                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| 9                 | sfr.0,\$addr20                    | [HL].0,\$addr20       | sfr.0,\$addr20   | [HL].0,\$addr20 | sfr.0,\$addr20   | [HL].0,\$addr20 |        |        |        |        |        |        | BC,8   | AX,8   | AX,8   | AX,8   |
| 9                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| ٠ ;               | sfr.1,\$addr20                    | [HL].1,\$addr20       | sfr.1,\$addr20   | [HL].1,\$addr20 | sfr.1,\$addr20   | [HL].1,\$addr20 |        |        |        |        |        |        | BC,9   | AX,9   | AX,9   | AX,9   |
| a                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| a ;               | sfr.2,\$addr20                    | [HL].2,\$addr20       | sfr.2,\$addr20   | [HL].2,\$addr20 | sfr.2,\$addr20   | [HL].2,\$addr20 |        |        |        |        |        |        | BC,10  | AX,10  | AX,10  | AX,10  |
| b                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| <u> </u>          | sfr.3,\$addr20                    | [HL].3,\$addr20       | sfr.3,\$addr20   | [HL].3,\$addr20 | sfr.3,\$addr20   | [HL].3,\$addr20 |        | 1      |        |        |        |        | BC,11  | AX,11  | AX,11  | AX,11  |
|                   | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| Ŭ,                | sfr.4,\$addr20                    | [HL].4,\$addr20       | sfr.4,\$addr20   | [HL].4,\$addr20 | sfr.4,\$addr20   | [HL].4,\$addr20 |        | 1      | 1      |        |        |        | BC,12  | AX,12  | AX,12  | AX,12  |
| d                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| <u> </u>          | sfr.5,\$addr20                    | [HL].5,\$addr20       | sfr.5,\$addr20   | [HL].5,\$addr20 | sfr.5,\$addr20   | [HL].5,\$addr20 |        |        |        |        |        |        | BC,13  | AX,13  | AX,13  | AX,13  |
| e                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| ئا ئا             | sfr.6,\$addr20                    | [HL].6,\$addr20       | sfr.6,\$addr20   | [HL].6,\$addr20 | sfr.6,\$addr20   | [HL].6,\$addr20 |        |        |        |        |        |        | BC,14  | AX,14  | AX,14  | AX,14  |
| f                 | BTCLR                             | BTCLR                 | BT               | BT              | BF               | BF              |        |        |        |        |        |        | SHLW   | SHLW   | SHRW   | SARW   |
| <u> </u>          | sfr.7,\$addr20                    | [HL].7,\$addr20       | sfr.7,\$addr20   | [HL].7,\$addr20 | sfr.7,\$addr20   | [HL].7,\$addr20 |        |        |        |        |        |        | BC,15  | AX,15  | AX,15  | AX,15  |

# 第6章 命令の説明

この章では、RL78マイクロコントローラ製品の命令を説明します。

## 記 述 例



【命 令 形 式】 MOV dst, src : 命令の基本記述形式を示します。

【オペレーション】 dst ← src :略号を用いて命令のオペレーションを示します。

【オ ペ ラ ン ド】 : この命令で指定できるオペランドを示します。各オペランドの略号の説明は、「5.2 オペレーション欄の説明」を参照してください。

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| MOV   | r, #byte        |
| 2     | PSW, #byte      |
|       | A, PSW          |
| 2     | PSW, A          |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| MOV   | A, saddr        |
| 2     | saddr, A        |
|       | A, [HL+byte]    |
|       | [HL+byte], A    |

【フ ラ グ】 : 命令実行により変化するフラグの動作を示します。 各フラグの動作記号を凡例に示します。

| Z | AC | CY |
|---|----|----|
|   |    |    |

凡 例

| 記号   | フラグ変化              |
|------|--------------------|
| ブランク | 変化なし               |
| 0    | 0にクリアされる           |
| 1    | 1にセットされる           |
| ×    | 結果に従ってセットまたはクリアされる |
| R    | 以前に退避した値がリストアされる   |

【説 明】 : 命令のオペレーションの詳細を解説します。

●第1オペランドで指定されるデスティネーション・オペランド(dst)に、第2オペランドで指定されるソース・オペランド(src)の内容を転送します。

### 【記 述 例】

MOV A, #4DH; Aレジスタに4DHを転送

## 6.1 8ビット・データ転送命令

8ビット・データ転送命令には次の命令があります。

- MOV
- · XCH
- ONEB
- · CLRB
- · MOVS

MOV

Move バイト・データの転送

【命 令 形 式】 MOV dst, src

【オペレーション】 dst ← src

## 【オペランド】

|       | 1.7                |
|-------|--------------------|
| ニモニック | オペランド(dst, src)    |
| MOV   | r, #byte           |
|       | PSW, #byte         |
|       | CS, #byte          |
|       | ES, #byte          |
|       | !addr16, #byte     |
|       | ES:!addr16, #byte  |
|       | saddr, #byte       |
|       | sfr, #byte         |
|       | [DE+byte], #byte   |
|       | ES:[DE+byte],#byte |
|       | [HL+byte], #byte   |
|       | ES:[HL+byte],#byte |
|       | [SP+byte], #byte   |
|       | word[B], #byte     |
|       | ES:word[B], #byte  |
|       | word[C], #byte     |
|       | ES:word[C], #byte  |
|       | word[BC], #byte    |
|       | ES:word[BC], #byte |
|       | A, r <sup>注</sup>  |
|       | r, A <sup>注</sup>  |
|       | A, PSW             |
|       | PSW, A             |
|       | A, CS              |
|       | CS, A              |
|       | A, ES              |
|       | ES, A              |
|       | A, !addr16         |
|       | A, ES:!addr16      |
|       | !addr16, A         |
|       | ES:!addr16, A      |
|       |                    |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| MOV   | A, saddr        |
|       | saddr, A        |
|       | A, sfr          |
|       | sfr, A          |
|       | A, [DE]         |
|       | [DE], A         |
|       | A, ES:[DE]      |
|       | ES:[DE], A      |
|       | A, [HL]         |
|       | [HL], A         |
|       | A, ES:[HL]      |
|       | ES:[HL], A      |
|       | A, [DE+byte]    |
|       | [DE+byte], A    |
|       | A, ES:[DE+byte] |
|       | ES:[DE+byte], A |
|       | A, [HL+byte]    |
|       | [HL+byte], A    |
|       | A, ES:[HL+byte] |
|       | ES:[HL+byte], A |
|       | A, [SP+byte]    |
|       | [SP+byte], A    |
|       | A, word[B]      |
|       | word[B], A      |
|       | A, word[C]      |
|       | word[C], A      |
|       | A, ES:word[C]   |
|       | ES:word[C], A   |
|       | A, word[BC]     |
|       | word[BC], A     |
|       | A, ES:word[BC]  |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| MOV   | ES:word[BC], A  |
|       | A, [HL+B]       |
|       | [HL+B], A       |
|       | A, ES:[HL+B]    |
|       | ES:[HL+B], A    |
|       | A, [HL+C]       |
|       | [HL+C], A       |
|       | A, ES:[HL+C]    |
|       | ES:[HL+C], A    |
|       | X, !addr16      |
|       | X, ES:!addr16   |
|       | X, saddr        |
|       | B, !addr16      |
|       | B, ES:!addr16   |
|       | B, saddr        |
|       | C, !addr16      |
|       | C, ES:!addr16   |
|       | C, saddr        |
|       | ES, saddr       |

注 r = Aを除く。

### 【フ ラ グ】

PSW, #byte Ł PSW, A

のオペランドの場合

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

左記以外

| Z | AC | CY |
|---|----|----|
|   |    |    |

### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)に、第2オペランドで指定されるソース・オペランド(src)の内容を転送します。
- ●MOV PSW, #byte命令, MOV PSW, A命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記述例】

MOV A, #4DH; Aレジスタに4DHを転送

XCH

Exchange バイト・データの交換

【命 令 形 式】 XCH dst, src

【オペレーション】 dst ←→ src

【オペランド】

| ニモニック | オペランド(dst, src)   |
|-------|-------------------|
| XCH   | A, r <sup>注</sup> |
|       | A, !addr16        |
|       | A, ES:laddr16     |
|       | A, saddr          |
|       | A, sfr            |
|       | A, [DE]           |
|       | A, ES:[DE]        |
|       | A, [HL]           |
|       | A, ES:[HL]        |

| ニモニック | オペランド(dst, src) |  |
|-------|-----------------|--|
| XCH   | A, [DE+byte]    |  |
|       | A, ES:[DE+byte] |  |
|       | A, [HL+byte]    |  |
|       | A, ES:[HL+byte] |  |
|       | A, [HL+B]       |  |
|       | A, ES:[HL+B]    |  |
|       | A, [HL+C]       |  |
|       | A, ES:[HL+C]    |  |

注 r = Aを除く。

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●第1オペランドと第2オペランドの内容を交換します。

【記 述 例】

XCH A, FFEBCH; Aレジスタの内容とFFEBCH番地の内容を交換

**ONEB** 

One byte

バイト・データの01Hセット

【命 令 形 式】 ONEB dst

【オペレーション】 dst ← 01H

【オペランド】

| ニモニック | オペランド(dst) |
|-------|------------|
| ONEB  | A          |
|       | X          |
|       | В          |
|       | С          |
|       | !addr16    |
|       | ES:!addr16 |
|       | saddr      |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)に01Hを転送します。

【記 述 例】

ONEB A; Aレジスタに01Hを転送

**CLRB** 

Clear byte

バイト・データのクリア

【命 令 形 式】 CLRB dst

【オペレーション】 dst ← 00H

【オペランド】

| ニモニック | オペランド(dst) |
|-------|------------|
| CLRB  | Α          |
|       | X          |
|       | В          |
|       | С          |
|       | !addr16    |
|       | ES:laddr16 |
|       | saddr      |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)に00Hを転送します。

【記 述 例】

CLRB A; Aレジスタに00Hを転送

**MOVS** 

Move and change PSW バイト・データの転送とPSW変化

【命 令 形 式】 MOVS dst, src

【オペレーション】 dst ← src

#### 【オペランド】

| ニモニック | オペランド(dst, src) |  |
|-------|-----------------|--|
| MOVS  | [HL+byte], X    |  |
|       | ES:[HL+byte], X |  |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)に、第2オペランドで指定されるソース・オペランドの内容を転送します。
- ●srcの値が0の場合、Zフラグがセット(1), その他の場合はZフラグはクリア(0)されます。
- ●Aレジスタの値が0, またはsrcの値が0であった場合, CYフラグがセット(1), その他の場合はCYフラグはクリア(0) されます。

## 【記 述 例】

MOVS [HL+2H], X; HL = FE00H, X = 55H, A = 0Hの場合

Xの55HをFE02H 番地に格納

Zフラグ = 0

CYJ = 1 (AU i X y 0 0 n t b)

## 6.2 16ビット・データ転送命令

16ビット・データ転送命令には次の命令があります。

- MOVW
- XCHW
- ONEW
- CLRW

**MOVW** 

Move Word ワード・データの転送

【命 令 形 式】 MOVW dst, src

【オペレーション】 dst ← src

【オペランド】

| ニモニック | オペランド(dst, src)     |
|-------|---------------------|
| MOVW  | rp, #word           |
|       | saddrp, #word       |
|       | sfrp, #word         |
|       | AX, rp <sup>注</sup> |
|       | rp, AX <sup>注</sup> |
|       | AX, !addr16         |
|       | !addr16, AX         |
|       | AX, ES:!addr16      |
|       | ES:!addr16, AX      |
|       | AX, saddrp          |
|       | saddrp, AX          |
|       | AX, sfrp            |
|       | sfrp, AX            |
|       | AX, [DE]            |
|       | [DE], AX            |
|       | AX, ES:[DE]         |
|       | ES:[DE], AX         |
|       | AX, [HL]            |
|       | [HL], AX            |
|       | AX, ES:[HL]         |
|       | ES:[HL], AX         |
|       | AX, [DE+byte]       |
|       | [DE+byte], AX       |
|       | AX, ES:[DE+byte]    |
|       | ES:[DE+byte], AX    |
|       | AX, [HL+byte]       |

| ニモニック | オペランド(dst, src)  |
|-------|------------------|
| MOVW  | [HL+byte], AX    |
|       | AX, ES:[HL+byte] |
|       | ES:[HL+byte], AX |
|       | AX, [SP+byte]    |
|       | [SP+byte], AX    |
|       | AX, word[B]      |
|       | word[B], AX      |
|       | AX, ES:word[B]   |
|       | ES:word[B], AX   |
|       | AX, word[C]      |
|       | word[C], AX      |
|       | AX, ES:word[C]   |
|       | ES:word[C], AX   |
|       | AX, word[BC]     |
|       | word[BC], AX     |
|       | AX, ES:word[BC]  |
|       | ES:word[BC], AX  |
|       | BC, !addr16      |
|       | BC, ES:laddr16   |
|       | DE, !addr16      |
|       | DE, ES:laddr16   |
|       | HL, !addr16      |
|       | HL, ES:!addr16   |
|       | BC, saddrp       |
|       | DE, saddrp       |
|       | HL, saddrp       |

注 rp = BC, DE, HLのときのみ。

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●第1オペランドで指定されるデスティネーション・オペランド (dst) に, 第2オペランドで指定されるソース・オペランド (src) の内容を転送します。

【記 述 例】

MOVW AX, HL; HLレジスタの内容をAXレジスタに転送

【注 意】

偶数アドレスのみ指定できます。奇数アドレスは指定できません。

**XCHW** 

Exchange Word

ワード・データの交換

【命 令 形 式】 XCHW dst, src

【オペレーション】 dst ←→ src

【オペランド】

| ニモニック | オペランド(dst, src)     |
|-------|---------------------|
| XCHW  | AX, rp <sup>注</sup> |

注 rp = BC, DE, HLのときのみ。

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●第1オペランドと第2オペランドの内容を交換します。

【記述例】

XCHW AX, BC; AXレジスタとBCレジスタの内容を交換

**ONEW** 

One Word

ワード・データの0001Hセット

【命 令 形 式】 ONEW dst

【オペレーション】 dst ← 0001H

【オペランド】

| ニモニック | オペランド(dst) |  |
|-------|------------|--|
| ONEW  | AX         |  |
|       | BC         |  |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)に0001Hを転送します。

【記述例】

ONEW AX; AXレジスタに0001Hを転送

**CLRW** 

Clear Word

ワード・データのクリア

【命 令 形 式】 CLRW dst

【オペレーション】 dst ← 0000H

## 【オペランド】

| ニモニック | オペランド(dst) |  |
|-------|------------|--|
| CLRW  | AX         |  |
|       | BC         |  |

### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)に0000Hを転送します。

#### 【記述例】

CLRW AX; AXレジスタに0000Hを転送

## 6.3 8ビット演算命令

8ビット演算命令には次の命令があります。

- ADD
- · ADDC
- SUB
- SUBC
- AND
- ·OR
- XOR
- CMP
- · CMP0
- CMPS

**ADD** 

Add

バイト・データの加算

【命 令 形 式】 ADD dst, src

【オペレーション】 dst, CY ← dst+src

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |  |  |
|-------|-------------------|--|--|
| ADD   | A, #byte          |  |  |
|       | saddr, #byte      |  |  |
|       | A, r <sup>注</sup> |  |  |
|       | r, A              |  |  |
|       | A !addr16         |  |  |
|       | A, ES:!addr16     |  |  |
|       | A, saddr          |  |  |
|       | A,[HL]            |  |  |

| ニモニック | オペランド(dst, src) |  |
|-------|-----------------|--|
| ADD   | A, ES:[HL]      |  |
|       | A,[HL+byte]     |  |
|       | A, ES:[HL+byte] |  |
|       | A,[HL+B]        |  |
|       | A, ES:[HL+B]    |  |
|       | A,[HL+C]        |  |
|       | A, ES:[HL+C]    |  |

注 r = Aを除く。

## 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド (dst) と第2オペランドで指定されるソース・オペランド (src) を加算し、その結果をCYフラグとデスティネーション・オペランド (dst) に格納します。
- ●加算の結果、dstが0になった場合、Zフラグがセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●加算の結果、ビット7からのキャリーが発生した場合は、CYフラグはセット(1)、その他の場合はCYフラグはクリア(0)されます。
- ●加算の結果、ビット3からビット4へのキャリーが発生した場合は、ACフラグはセット(1)、その他の場合はACフラグはクリア(0)されます。

#### 【記述例】

ADD CR10, #56H; CR10レジスタに56Hを加算し、結果をCR10レジスタに格納

**ADDC** 

Add with Carry

キャリーを含むバイト・データの加算

【命 令 形 式】 ADDC dst, src

【オペレーション】 dst, CY ← dst+src+CY

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |  |  |
|-------|-------------------|--|--|
| ADDC  | A, #byte          |  |  |
|       | saddr, #byte      |  |  |
|       | A, r <sup>注</sup> |  |  |
|       | r, A              |  |  |
|       | A, !addr16        |  |  |
|       | A, ES:laddr16     |  |  |
|       | A, saddr          |  |  |
|       | A,[HL]            |  |  |

| ニモニック | オペランド(dst, src) |  |
|-------|-----------------|--|
| ADDC  | A, ES:[HL]      |  |
|       | A,[HL+byte]     |  |
|       | A, ES:[HL+byte] |  |
|       | A,[HL+B]        |  |
|       | A, ES:[HL+B]    |  |
|       | A,[HL+C]        |  |
|       | A, ES:[HL+C]    |  |

注 r=Aを除く。

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド (dst) と第2オペランドで指定されるソース・オペランド (src) とCYフラグを加算して、結果をデスティネーション・オペランド (dst) とCYフラグに格納します。

CYフラグは最下位ビットへ加算されます。

この命令は、おもに複数バイトの加算を行うときに使用します。

- ●加算の結果、dstが0になった場合、Zフラグがセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●加算の結果,ビット7からのキャリーが発生した場合は,CYフラグはセット(1),その他の場合はCYフラグはクリア(0)されます。
- ●加算の結果、ビット3からビット4へのキャリーが発生した場合は、ACフラグはセット(1)、その他の場合はACフラグがクリア(0)されます。

## 【記述例】

ADDC A,[HL+B]; Aレジスタと(HLレジスタ+(Bレジスタ))番地の内容とCYフラグを加算し、結果を Aレジスタに格納 **SUB** 

Subtract

バイト・データの減算

【命 令 形 式】 SUB dst, src

【オペレーション】 dst, CY ← dst-src

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |  |  |
|-------|-------------------|--|--|
| SUB   | A, #byte          |  |  |
|       | saddr, #byte      |  |  |
|       | A, r <sup>注</sup> |  |  |
|       | r, A              |  |  |
|       | A, !addr16        |  |  |
|       | A, ES:!addr16     |  |  |
|       | A, saddr          |  |  |
|       | A,[HL]            |  |  |

| ニモニック | オペランド(dst, src) |  |
|-------|-----------------|--|
| SUB   | A, ES:[HL]      |  |
|       | A,[HL+byte]     |  |
|       | A, ES:[HL+byte] |  |
|       | A,[HL+B]        |  |
|       | A, ES:[HL+B]    |  |
|       | A,[HL+C]        |  |
|       | A, ES:[HL+C]    |  |

注 r=Aを除く。

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)から第2オペランドで指定されるソース・オペランド(src)を減算し、結果をデスティネーション・オペランド(dst)とCYフラグに格納します。

ソース・オペランド (src) とデスティネーション・オペランド (dst) を同一のものとすることにより、デスティネーション・オペランドの0クリアが可能です。

- ●減算の結果、dstが0なら、Zフラグはセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●減算の結果,ビット7でボローが発生した場合,CYフラグはセット(1),その他の場合はクリア(0)されます。
- ●減算の結果, ビット4からビット3へのボローが発生した場合, ACフラグはセット(1), その他の場合は クリア(0)されます。

## 【記 述 例】

SUB D, A; DレジスタからAレジスタを減算し、結果をDレジスタに格納

**SUBC** 

Subtract with Carry キャリーを含むバイト・データの減算

【命 令 形 式】 SUBC dst, src

【オペレーション】 dst, CY ← dst-src-CY

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |  |
|-------|-------------------|--|
| SUBC  | A, #byte          |  |
|       | saddr, #byte      |  |
|       | A, r <sup>注</sup> |  |
|       | r, A              |  |
|       | A, !addr16        |  |
|       | A, ES:!addr16     |  |
|       | A, saddr          |  |
|       | A,[HL]            |  |

| ニモニック | オペランド(dst, src) |  |
|-------|-----------------|--|
| SUBC  | A, ES:[HL]      |  |
|       | A,[HL+byte]     |  |
|       | A, ES:[HL+byte] |  |
|       | A,[HL+B]        |  |
|       | A, ES:[HL+B]    |  |
|       | A,[HL+C]        |  |
|       | A, ES:[HL+C]    |  |

注 r=Aを除く。

## 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)から第2オペランドで指定されるソース・オペランド(src)とCYフラグを減算し、結果をデスティネーション・オペランド(dst)に格納します。

CYフラグは最下位ビットから減算します。

この命令は、主として複数バイトの減算を行うときに使用します。

- ●減算の結果、dstがOならZフラグはセット(1)、その他の場合はZフラグはクリア(O)されます。
- ●減算の結果、ビットで7でボローが発生した場合、CYフラグはセット(1)、その他の場合はクリア(0) されます。
- ●減算の結果, ビット4からビット3へのボローが発生した場合は, ACフラグはセット(1), その他の場合はクリア(0)されます。

## 【記 述 例】

SUBC A,[HL]; Aレジスタから(HLレジスタ)番地の内容とCYフラグを減算し、結果をAレジスタに格納

**AND** 

And

バイト・データの論理積

【命 令 形 式】 AND dst, src

【オペレーション】 dst ← dst∧src

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |
|-------|-------------------|
| AND   | A, #byte          |
|       | saddr, #byte      |
|       | A, r <sup>注</sup> |
|       | r, A              |
|       | A, !addr16        |
|       | A, ES:!addr16     |
|       | A, saddr          |
|       | A,[HL]            |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| AND   | A, ES:[HL]      |
|       | A,[HL+byte]     |
|       | A, ES:[HL+byte] |
|       | A,[HL+B]        |
|       | A, ES:[HL+B]    |
|       | A,[HL+C]        |
|       | A, ES:[HL+C]    |

注 r=Aを除く。

## 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × |    |    |

# 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)と第2オペランドで指定されるソース・オペランド(src)のビットごとの論理積をとり、結果をデスティネーション・オペランド(dst)に格納します。
- ●論理積をとった結果、全ビットが0であればZフラグはセット(1)、その他の場合は、Zフラグはクリア(0) されます。

#### 【記述例】

AND FFEBAH, #11011100B; FFEBAHの内容と11011100Bのビットごとの論理積をとり、結果をFFEBAHに格納

OR

バイト・データの論理和

Or

【命 令 形 式】 OR dst, src

【オペレーション】 dst ← dst∨src

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |
|-------|-------------------|
| OR    | A, #byte          |
|       | saddr, #byte      |
|       | A, r <sup>注</sup> |
|       | r, A              |
|       | A, !addr16        |
|       | A, ES:!addr16     |
|       | A, saddr          |
|       | A,[HL]            |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| OR    | A, ES:[HL]      |
|       | A,[HL+byte]     |
|       | A, ES:[HL+byte] |
|       | A,[HL+B]        |
|       | A, ES:[HL+B]    |
|       | A,[HL+C]        |
|       | A, ES:[HL+C]    |

注 r=Aを除く。

## 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × |    |    |

# 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)と第2オペランドで指定されるソース・オペランド(src)のビットごとの論理和をとり、結果をデスティネーション・オペランド(dst)に格納します。
- ●論理和をとった結果、全ビットが0であればZフラグはセット(1)、その他の場合はクリア(0)されます。

#### 【記 述 例】

OR A, FFE98H; AレジスタとFFE98Hのビットごとの論理和をとり、結果をAレジスタに格納

**XOR** 

Exclusive Or

バイト・データの排他的論理和

【命 令 形 式】 XOR dst, src

【オペレーション】 dst ← dst ∀ src

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |
|-------|-------------------|
| XOR   | A, #byte          |
|       | saddr, #byte      |
|       | A, r <sup>注</sup> |
|       | r, A              |
|       | A, !addr16        |
|       | A, ES:!addr16     |
|       | A, saddr          |
|       | A,[HL]            |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| XOR   | A, ES:[HL]      |
|       | A,[HL+byte]     |
|       | A, ES:[HL+byte] |
|       | A,[HL+B]        |
|       | A, ES:[HL+B]    |
|       | A,[HL+C]        |
|       | A, ES:[HL+C]    |

注 r=Aを除く。

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × |    |    |

### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)と第2オペランドで指定されるソース・オペランド(src)のビットごとの排他的論理和をとり、結果をデスティネーション・オペランド(dst)に格納します。

この命令でソース・オペランド(src)に#0FFHを選択することにより、デスティネーション・オペランド (dst) の全ビットの論理否定がとれます。

●排他的論理和の結果、全ビットが0であればZフラグはセット(1)、その他の場合はクリア(0)されます。

## 【記 述 例】

XOR A, L; AレジスタとLレジスタのビットごとの排他的論理和をとり、結果をAレジスタに格納

**CMP** 

Compare

バイト・データの比較

【命 令 形 式】 CMP dst, src

【オペレーション】 dst-src

#### 【オペランド】

| ニモニック | オペランド(dst, src)   |
|-------|-------------------|
| CMP   | A, #byte          |
|       | !addr16, #byte    |
|       | ES:!addr16, #byte |
|       | saddr, #byte      |
|       | A, r <sup>注</sup> |
|       | r, A              |
|       | A, !addr16        |
|       | A, ES:!addr16     |
|       | A, saddr          |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| CMP   | A,[HL]          |
|       | A, ES:[HL]      |
|       | A,[HL+byte]     |
|       | A, ES:[HL+byte] |
|       | A,[HL+B]        |
|       | A, ES:[HL+B]    |
|       | A,[HL+C]        |
|       | A, ES:[HL+C]    |

注 r=Aを除く。

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)から第2オペランドで指定されるソース・オペランド(src)を減算します。

減算の結果はどこへも格納せずにZ、AC、CYの各フラグだけを変化させます。

- ●減算の結果、0ならZフラグはセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●減算の結果,ビット7でボローが発生した場合,CYフラグはセット(1),その他の場合はクリア(0)されます。
- ●減算の結果, ビット4からビット3へのボローが発生した場合, ACフラグはセット(1), その他の場合は クリア(0) されます。

#### 【記述例】

CMP FFE38H, #38H; FFE38H番地の内容から38Hを減算し、フラグだけを変化(FFE38H番地の内容とイミーディエト・データの比較)

CMP<sub>0</sub>

Compare 00H バイト・データの0比較

【命 令 形 式】 CMP0 dst

【オペレーション】 dst-00H

# 【オペランド】

| ニモニック | オペランド(dst) |
|-------|------------|
| CMP0  | А          |
|       | Х          |
|       | В          |
|       | С          |
|       | !addr16    |
|       | ES:!addr16 |
|       | saddr      |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | 0  | 0  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)から00Hを減算します。
- ●減算結果はどこへも格納せずにZ, AC, CYの各フラグだけ変化させます。
- ●dstの値が00Hであった場合、Zフラグはセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●AC, CYフラグは常にクリア(0)されます。

#### 【記 述 例】

CMPO A; Aレジスタの内容が0であった場合はZフラグがセット

**CMPS** 

Compare

バイト・データの比較

#### 【命 令 形 式】 CMPS dst, src

【オペレーション】 dst-src

#### 【オペランド】

| ニモニック | オペランド(dst, src) |  |
|-------|-----------------|--|
| CMPS  | X, [HL+byte]    |  |
|       | X, ES:[HL+byte] |  |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド([dst])から、第2オペランドで指定される ソース・オペランド(src)を減算します。

減算の結果はどこへも格納せずZ、AC、CYの各フラグだけを変化させます。

- ●減算の結果、OならZフラグはセット(1)、その他の場合はZフラグはクリア(O)されます。
- ●演算の結果が0以外、またはAレジスタの値が0、またはdstの値が0であった場合、CYフラグがセット(1)、 その他の場合はCYフラグはクリア(0) されます。
- ●減算の結果, ビット4からビット3へのボローが発生した場合, ACフラグはセット(1), その他の場合は クリア(0) されます。

#### 【記述例】

CMPS X, [HL+F0H]; HL = FD12Hの場合,

Xの値とFFE02H番地の内容を比較し、同じ値であった場合はZフラグをセット Xの値とFFE02H番地の内容を比較し、違う値であった場合はCYフラグをセット

Aレジスタの値が0だった場合はCYフラグをセット

Xレジスタの値が0だった場合はCYフラグをセット

ACフラグはCMP命令と同様にビット4からビット3へのボローによってセット

# 6.4 16ビット演算命令

16ビット演算命令には次の命令があります。

- ADDW
- SUBW
- · CMPW

**ADDW** 

Add Word ワード・データの加算

【命 令 形 式】 ADDW dst, src

【オペレーション】 dst, CY ← dst+src

#### 【オペランド】

| ニモニック | オペランド(dst, src)  |
|-------|------------------|
| ADDW  | AX, #word        |
|       | AX, AX           |
|       | AX, BC           |
|       | AX, DE           |
|       | AX, HL           |
|       | AX, !addr16      |
|       | AX, ES:!addr16   |
|       | AX, saddrp       |
|       | AX, [HL+byte]    |
|       | AX, ES:[HL+byte] |

### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

## 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)と第2オペランドで指定されるソース・オペランド(src)の加算を行い、結果をデスティネーション・オペランド(dst)に格納します。
- ●加算の結果、dstが0になった場合、Zフラグがセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●加算の結果,ビット15からのキャリーが発生した場合は、CYフラグはセット(1), その他の場合はCYフラグはクリア(0)されます。
- ●加算の結果、ACフラグは不定となります。

#### 【記 述 例】

ADDW AX, #ABCDH; AXレジスタとABCDHを加算し、結果をAXレジスタに格納

**SUBW** 

Subtract Word

ワード・データの減算

【命 令 形 式】 SUBW dst, src

【オペレーション】 dst, CY ← dst-src

#### 【オペランド】

| ニモニック | オペランド(dst, src)  |
|-------|------------------|
| SUBW  | AX, #word        |
|       | AX, BC           |
|       | AX, DE           |
|       | AX, HL           |
|       | AX, !addr16      |
|       | AX, ES:!addr16   |
|       | AX, saddrp       |
|       | AX, [HL+byte]    |
|       | AX, ES:[HL+byte] |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

# 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)から第2オペランドで指定されるソース・オペランド(src)を減算し、結果をデスティネーション・オペランド(dst)とCYフラグに格納します。
- ●減算の結果、dstがOならZフラグはセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●減算の結果, ビット15でボローが発生した場合, CYフラグはセット(1), その他の場合はクリア(0) されます。
- ●減算の結果、ACフラグは不定となります。

## 【記述例】

SUBW AX, #ABCDH; AXレジスタの内容からABCDHを減算し、結果をAXレジスタに格納

**CMPW** 

Compare Word ワード・データの比較

【命 令 形 式】 CMPW dst, src

【オペレーション】 dst-src

# 【オペランド】

| ニモニック | オペランド(dst, src)  |
|-------|------------------|
| CMPW  | AX, #word        |
|       | AX, BC           |
|       | AX, DE           |
|       | AX, HL           |
|       | AX, !addr16      |
|       | AX, ES:!addr16   |
|       | AX, saddrp       |
|       | AX, [HL+byte]    |
|       | AX, ES:[HL+byte] |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド (dst) から第2オペランドで指定されるソース・オペランド (src) を減算します。

減算の結果はどこへも格納せずにZ, AC, CYの各フラグだけを変化させます。

- ●減算の結果、0ならZフラグはセット(1)、その他の場合はZフラグはクリア(0)されます。
- ●減算の結果、ビット15でボローが発生した場合、CYフラグはセット(1)、その他の場合はクリア(0)されます。
- ●減算の結果、ACフラグは不定となります。

# 【記 述 例】

CMPW AX, #ABCDH; AXレジスタからABCDHを減算し、フラグだけを変化 (AXレジスタとイミーディエト・データとの比較)

# 6.5 乗除積和算命令

乗除積和算命令には次の命令があります。

- MULU
- MULHU
- MULH
- DIVHU
- DIVWU
- MACHU
- MACH

注意 以下の乗除積和算命令は拡張命令です。RL78-S3コアのみあります。

- ・MULHU(符号なし16ビット乗算)
- ・MULH(符号付き16ビット乗算)
- ・DIVHU(符号なし16ビット除算)
- ・DIVWU(符号なし32ビット除算)
- ・MACHU(符号なし積和算(16ビット×16ビット)+32ビット)
- ・MACH(符号付き積和算(16ビット×16ビット)+32ビット)

**MULU** 

Multiply Unsigned データの符号なし乗算

【命 令 形 式】 MULU src

【オペレーション】 AX ← A×src

【オペランド】

| ニモニック | オペランド (src) |  |
|-------|-------------|--|
| MULU  | Х           |  |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●Aレジスタの内容とソース・オペランド(src)のデータを符号なしのデータとして乗算し、結果をAXレジスタに格納します。

# 【記 述 例】

MULU X; Aレジスタの内容とXレジスタの内容を乗算し、結果をAXレジスタに格納

**MULHU** 

Multiply Unsigned データの符号なし乗算

【命 令 形 式】 MULHU

【オペレーション】  $BCAX \leftarrow AX \times BC$ 

【オペランド】

| ニモニック | オペランド (src) |
|-------|-------------|
| MULHU |             |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●AXレジスタの内容とBCレジスタの内容を符号なしのデータとして乗算し、結果の上位16ビットをBCレジスタ、結果の下位16ビットをAXレジスタに格納します。

# 【記 述 例】

MOVW AX, #0C000H

MOVW BC, #1000H

MULHU

MOVW !addr16, AX

MOVW AX, BC

MOVW!addr16, AX ; C000Hと1000Hを乗算し、結果のC000000Hを!addr16で示すメモリに格納する。

**MULH** 

Multiply Signed データの符号付き乗算

【命 令 形 式】 MULH

【オペレーション】  $BCAX \leftarrow AX \times BC$ 

【オペランド】

| ニモニック | オペランド (src) |  |
|-------|-------------|--|
| MULH  |             |  |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●AXレジスタの内容とBCレジスタの内容を符号付きのデータとして乗算し、結果の上位16ビットをBCレジスタ、結果の下位16ビットをAXレジスタに格納します。

# 【記 述 例】

MOVW AX, #0C000H

MOVW BC, #1000H

MULH

MOVW !addr16, AX

MOVW AX, BC

MOVW!addr16, AX ; C000Hと1000Hを乗算し、結果のFC000000Hを!addr16で示すメモリに格納する。

**DIVHU** 

16-bit Unsigned Division データの符号なし除算

【命 令 形 式】 DIVHU

【オペレーション】 AX(商), DE(余り) ← AX ÷ DE

#### 【オペランド】

| ニモニック | オペランド(src) |
|-------|------------|
| DIVHU |            |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●AXレジスタの内容をDEレジスタの内容で除算し、商をAXレジスタに、余りをDEレジスタに格納します。 除算はAXレジスタおよびDEレジスタの内容を符号なしのデータとして行います。

ただしDEレジスタの内容が0のときは、DEレジスタにはAXレジスタの内容が格納され、AXレジスタ = 0FFFFHとなります。

# 【記 述 例】

MOVW AX, #8081H

MOVW DE, #0002H

DIVHU

MOVW !addr16, AX

MOVW AX, DE

MOVW !addr16, AX ; 8081Hを0002Hで除算し、AXレジスタの商(4040H) とDEレジスタの余り(0001H) を!addr16で示すメモリに格納する。

- ★ 注意 割り込み処理中にDIVHU、DIVWU命令を実行する場合、割り込み禁止状態(DI)で実行してください。 ただし、RAM領域での命令実行を除き、アセンブリ言語ソースにてDIVHU、DIVWU命令の直後にNOP命令 を追加した場合は、割り込み許可状態でもDIVHU、DIVWU命令を実行することができます。下記のコンパイラはビルド時にDIVHU、DIVWU命令が出力される場合、その直後に自動でNOP命令が挿入されます。
  - ・ CA78KOR (ルネサス エレクトロニクス社 コンパイラ製品)V1.71以降のC言語ソースおよびアセンブリ言語ソース
  - ・ EWRL78 (IAR社 コンパイラ製品) Service pack 1.40.6以降のC言語ソース
  - GNURL78 (KPIT社 コンパイラ)のC言語ソース

**DIVWU** 

32-bit Unsigned Division データの符号なし除算

#### 【命 令 形 式】 DIVWU

【オペレーション】 BCAX(商), HLDE(余り) ← BCAX ÷ HLDE

#### 【オペランド】

| ニモニック | オペランド (src) |  |
|-------|-------------|--|
| DIVWU |             |  |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●BCAXレジスタの内容をHLDEレジスタの内容で除算し、商をBCAXレジスタに、余りをHLDEレジスタに格納します。

除算はBCAXレジスタおよびHLDEレジスタの内容を符号なしのデータとして行います。

ただしHLDEレジスタの内容が0のときは、HLDEレジスタにはBCAXレジスタの内容が格納され、

BCAXレジスタ = OFFFFFFFHとなります。

# 【記 述 例】

MOVW AX, #8081H

MOVW BC, #8080H

MOVW DE, #0002H

MOVW HL, #0000H

DIVWU

MOVW !addr16, AX

MOVW AX, BC

MOVW !addr16, AX

MOVW AX, DE

MOVW !addr16, AX

MOVW AX, HL

MOVW !addr16, AX ; 80808081Hを00000002Hで除算し,

BCAXレジスタの商(40404040H)とHLDEレジスタの余り(00000001H)を

!addr16で示すメモリに格納する。

(注意は次ページにあります)

注意 割り込み処理中にDIVHU、DIVWU命令を実行する場合、割り込み禁止状態(DI)で実行してください。 ただし、RAM領域での命令実行を除き、アセンブリ言語ソースにてDIVHU、DIVWU命令の直後にNOP命令 を追加した場合は、割り込み許可状態でもDIVHU、DIVWU命令を実行することができます。下記のコンパイ ラはビルド時にDIVHU、DIVWU命令が出力される場合、その直後に自動でNOP命令が挿入されます。

- ・ CA78KOR (ルネサスエレクトロニクス社 コンパイラ製品)V1.71以降のC言語ソースおよびアセンブリ言語ソース
- ・ EWRL78 (IAR社 コンパイラ製品) Service pack 1.40.6以降のC言語ソース
- ・ GNURL78 (KPIT社 コンパイラ)のC言語ソース

# **MACHU**

Multiply and Accumulation Unsigned データの符号なし積和演算

#### 【命 令 形 式】 MACHU

【オペレーション】 MACR ← MACR + AX × BC

#### 【オペランド】

| ニモニック | オペランド (src) |
|-------|-------------|
| MACHU |             |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   | ×  | ×  |

#### 【説 明】

- ●AXレジスタの内容とBCレジスタの内容を符号なしのデータとして乗算した結果をMACRレジスタと加算を行い、MACRレジスタに格納します。
- ●加算の結果、オーバフローが発生した場合はCYフラグがセット(1)され、その他の場合はCYフラグがクリア(0)されます。
- ●ACフラグは0となります。
- ●MACRレジスタは、積和演算前に初期値を設定してください。また、MACRレジスタは固定であるため、 積和演算結果を複数必要とする場合はMACRレジスタを退避して使用してください。

#### 【記述例】

MOVW AX, #00000H

MOVW !0FFF2H, AX

MOVW !0FFF0H, AX

MOVW AX, #0C000H

MOVW BC, #01000H

MACHU

MOVW AX, !0FFF2H

MOVW !addr16, AX

MOVW AX, !0FFF0H

MOVW !addr16, AX ; AXレジスタの内容とBCレジスタの内容を乗算し、MACRレジスタの内容と加算した 結果をMACRレジスタに格納する。

# **MACH**

Multiply and Accumulation Signed データの符号付き積和演算

#### 【命 令 形 式】 MACH

【オペレーション】 MACR ← MACR + AX × BC

#### 【オペランド】

| ニモニック | オペランド (src) |
|-------|-------------|
| MACH  |             |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   | ×  | ×  |

#### 【説 明】

- ●AXレジスタの内容とBCレジスタの内容を符号付きのデータとして乗算した結果をMACRレジスタと加算を行い、MACRレジスタに格納します。
- ●加算の結果、オーバフローが発生した場合はCYフラグがセット(1)され、その他の場合はCYフラグがクリア(0)されます。オーバフローとは、正の累計値に正の積を加算した結果が7FFFFFFHを超えた場合と、負の累計値に負の積を加算した結果が80000000Hを超えた場合となります。
- ●演算の結果、MACRレジスタの値が正の場合はACフラグがクリア(0)、負の場合はACフラグがセット(1) されます。
- ●MACRレジスタは、積和演算前に初期値を設定してください。また、MACRレジスタは固定であるため、 積和演算結果を複数必要とする場合はMACRレジスタを退避して使用してください。

#### 【記 述 例】

MOVW AX, #00000H

MOVW !0FFF0H, AX

MOVW AX, #08000H

MOVW !0FFF2H, AX

MOVW AX, #00001H

MOVW !0FFF0H, AX

MOVW AX, #07FFFH

MOVW BC, #0FFFFH

MACH

MOVW AX, !0FFF2H

MOVW !addr16, AX

MOVW AX, !0FFF0H

MOVW !addr16, AX ; AXレジスタの内容とBCレジスタの内容を乗算し、MACRレジスタの内容と加算した 結果をMACRレジスタに格納する。

# 6.6 増減命令

増減命令には次の命令があります。

- · INC
- DEC
- INCW
- DECW

**INC** 

Increment

バイト・データのインクリメント

【命 令 形 式】 INC dst

【オペレーション】 dst ← dst+1

#### 【オペランド】

| ニモニック | オペランド (dst)  |  |
|-------|--------------|--|
| INC   | r            |  |
|       | !addr16      |  |
|       | ES:!addr16   |  |
|       | saddr        |  |
|       | [HL+byte]    |  |
|       | ES:[HL+byte] |  |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  |    |

#### 【説 明】

- ●デスティネーション・オペランド (dst) の内容を1だけインクリメントします。
- ●インクリメントした結果が0になればZフラグはセット(1), その他の場合はクリア(0)されます。
- ●インクリメントした結果, ビット3からビット4へのキャリーがあれば, ACフラグはセット(1), その他の場合はクリア(0) されます。
- ●繰り返し処理のカウンタやインデクスト・アドレッシングのオフセット・レジスタのインクリメントに使用することが多いため、CYフラグの内容は変化させません(複数バイトの演算時に、CYフラグの内容を保持させるため)。

#### 【記述例】

INCB; Bレジスタをインクリメント

**DEC** 

Decrement

バイト・データのデクリメント

【命 令 形 式】 DEC dst

【オペレーション】 dst ← dst-1

# 【オペランド】

| ニモニック | オペランド (dst)  |  |
|-------|--------------|--|
| DEC   | r            |  |
|       | !addr16      |  |
|       | ES:!addr16   |  |
|       | saddr        |  |
|       | [HL+byte]    |  |
|       | ES:[HL+byte] |  |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| × | ×  |    |

#### 【説 明】

- ●デスティネーション・オペランド(dst)の内容を1だけデクリメントします。
- ●デクリメントした結果が0であれば、Zフラグはセット(1)、その他の場合はクリア(0)されます。
- ●デクリメントした結果がビット4からビット3へのキャリーがあれば、ACフラグはセット(1)、その他の場合はクリア(0)されます。
- ●繰り返し処理のカウンタに使用することが多いため、CYフラグの内容は変化させません(複数バイトの演算時にCYフラグを保持させるため)。
- ●dstがBレジスタ、Cレジスタ、またはsaddrの場合でAC、CYの各フラグを変化させたくない場合、DBNZ 命令を使用できます。

## 【記述例】

DEC FFE92H; FFE92H番地の内容をデクリメント

**INCW** 

Increment Word

ワード・データのインクリメント

【命 令 形 式】 INCW dst

【オペレーション】 dst ← dst+1

【オペランド】

| ニモニック | オペランド (dst)  |
|-------|--------------|
| INCW  | rp           |
|       | !addr16      |
|       | ES:!addr16   |
|       | saddrp       |
|       | [HL+byte]    |
|       | ES:[HL+byte] |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●デスティネーション・オペランド (dst) の内容を1だけインクリメントします。
- ●レジスタを使用するアドレッシングで、使用するレジスタ(ポインタ)のインクリメントに使用することが多いため、Z、AC、CYの各フラグを変化させません。

# 【記 述 例】

INCW HL; HLレジスタをインクリメント

**DECW** 

Decrement Word

ワード・データのデクリメント

【命 令 形 式】 DECW dst

【オペレーション】 dst ← dst-1

# 【オペランド】

| ニモニック | オペランド(dst)   |
|-------|--------------|
| DECW  | rp           |
|       | !addr16      |
|       | ES:!addr16   |
|       | saddrp       |
|       | [HL+byte]    |
|       | ES:[HL+byte] |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●デスティネーション・オペランド(dst)の内容を1だけデクリメントします。
- ●レジスタを使用するアドレッシングで、使用するレジスタ(ポインタ)のデクリメントに使用することが 多いため、Z、AC、CYの各フラグを変化させません。

# 【記 述 例】

DECW DE; DEレジスタをデクリメント

# 6.7 シフト命令

シフト命令には次の命令があります。

- · SHR
- SHRW
- ·SHL
- SHLW
- SAR
- SARW

SHR

Shift Right 右方向の論理シフト

【命 令 形 式】 SHR dst, cnt

【オペレーション】  $(CY \leftarrow dst_0, dst_{m-1} \leftarrow dst_m, dst_7 \leftarrow 0) \times cnt$ 

#### 【オペランド】

| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| SHR   | A, cnt          |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)をcnt回右にシフトします。
- ●上位ビットにはOが埋め込まれ、CYへは最後にビットOからシフトした値が入ります。
- ●cntは1-7を指定できます。



## 【記 述 例】

SHR A, 3; Aレジスタの内容がF5Hであった場合の結果は、A = 1EH, CY = 1

A = 1111\_0101B CY = 0

 **SHRW** 

Shift Right Word 右方向の論理シフト

#### 【命 令 形 式】 SHRW dst, cnt

【オペレーション】 (CY  $\leftarrow$  dsto, dstm-1  $\leftarrow$  dstm, dst15  $\leftarrow$  0)×cnt

#### 【オペランド】

| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| SHRW  | AX, cnt         |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)をcnt回右にシフトします。
- ●上位ビットにはOが埋め込まれ、CYへは最後にビットOからシフトした値が入ります。
- ●cntは1-15を指定できます。



## 【記 述 例】

SHRW AX, 3; AXレジスタの内容がAAF5Hであった場合の結果は、AX = 155EH、CY = 1

 SHL

Shift Left 左方向の論理シフト

【命 令 形 式】 SHL dst, cnt

【オペレーション】  $(CY \leftarrow dst_7, dst_m \leftarrow dst_{m-1}, dst_0 \leftarrow 0) \times cnt$ 

# 【オペランド】


| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| SHL   | A, cnt          |
|       | B, cnt          |
|       | C, cnt          |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

# 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)をcnt回左にシフトします。
- ●下位ビットにはOが埋め込まれ、CYへは最後にビット7からシフトした値が入ります。
- ●cntは1-7を指定できます。



# 【記 述 例】

SHL A, 3; Aレジスタの内容が5DHであった場合の結果は、A = E8H、CY = 0

CY = 0  $A = 0101_1101B$ 

CY = 0 A = 1011\_1010B 1回

CY = 1 A = 0111\_0100B 2回

CY = 0 A = 1110\_1000B 3回

**SHLW** 

Shift Left Word 左方向の論理シフト

【命 令 形 式】 SHLW dst, cnt

【オペレーション】 (CY  $\leftarrow$  dst<sub>15</sub>, dst<sub>m</sub>  $\leftarrow$  dst<sub>m-1</sub>, dst<sub>0</sub>  $\leftarrow$  0)×cnt

#### 【オペランド】


| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| SHLW  | AX, cnt         |
|       | BC, cnt         |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)をcnt回左にシフトします。
- ●下位ビットには0が埋め込まれ、CYへは最後にビット15からシフトした値が入ります。
- ●cntは1-15を指定できます。



#### 【記述例】

SHLW BC, 3; BCレジスタの内容がC35DHであった場合の結果は、BC = 1AE8H、CY = 0

CY = 0 BC = 1100\_0011\_0101\_1101B

CY = 1 BC = 1000\_0110\_1011\_1010B 1回

CY = 1 BC = 0000\_1101\_0111\_0100B 2回

CY = 0 BC = 0001\_1010\_1110\_1000B 3回

SAR

Shift Arithmetic Right 右方向の算術シフト

【命 令 形 式】 SAR dst, cnt

【オペレーション】  $(CY \leftarrow dst_0, dst_{m-1} \leftarrow dst_m, dst_7 \leftarrow dst_7) \times cnt$ 

# 【オペランド】

| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| SAR   | A, cnt          |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)をcnt回右にシフトします。
- ●上位ビットには同じ値を保持し、CYへは最後にビット0からシフトした値が入ります。
- ●cntは1-7を指定できます。



#### 【記 述 例】

SAR A, 4; Aレジスタの内容が8CHであった場合の結果は、A=F8H、CY=1

A = 1110\_0011B CY = 0 2回

A = 1111\_0001B CY = 1 3回

A = 1111\_1000B CY = 1 4回

**SARW** 

Shift Arithmetic Right Word 右方向の算術シフト

【命 令 形 式】 SARW dst, cnt

【オペレーション】 (CY  $\leftarrow$  dsto, dst<sub>m-1</sub>  $\leftarrow$  dst<sub>m,</sub> dst<sub>15</sub>  $\leftarrow$  dst<sub>15</sub>)×cnt

#### 【オペランド】

| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| SARW  | AX, cnt         |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)をcnt回右にシフトします。
- ●上位ビットには同じ値を保持し、CYへは最後にビットOからシフトした値が入ります。
- ●cntは1-15を指定する事ができます。



#### 【記 述 例】

SAR AX, 4; AXレジスタの内容がA28CHであった場合の結果は、AX = FA28H、CY = 1

# 6.8 ローテート命令

ローテート命令には次の命令があります。

- ROR
- · ROL
- · RORC
- · ROLC
- ROLWC

**ROR** 

Rotate Right

バイト・データの右方向のローテート

【命 令 形 式】 ROR dst, cnt

【オペレーション】  $(CY, dst_7 \leftarrow dst_0, dst_{m-1} \leftarrow dst_m) \times 1$ 回

# 【オペランド】


| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| ROR   | A, 1            |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

# 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド (dst) の内容を、1回だけ右方向へ回転させます。
- ●LSB(ビット0)の内容はMSB(ビット7)へ回転されると同時にCYフラグへも転送されます。



# 【記述例】

ROR A, 1; Aレジスタの内容を右へ1ビット回転

**ROL** 

Rotate Left

バイト・データの左方向のローテート

【命 令 形 式】 ROL dst, cnt

【オペレーション】  $(CY, dst_0 \leftarrow dst_7, dst_{m+1} \leftarrow dst_m) \times 1$ 回

# 【オペランド】

| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| ROL   | A, 1            |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)の内容を1回だけ左方向へ回転させます。
- ●MSB(ビット7)の内容は、LSB(ビット0)へ回転されると同時にCYフラグへも転送されます。



#### 【記 述 例】

ROL A, 1; Aレジスタの内容を左へ1ビット回転

**RORC** 

Rotate Right with Carry

キャリーを含むバイト・データの右方向のローテート

【命 令 形 式】 RORC dst, cnt

【オペレーション】  $(CY \leftarrow dst_0, dst_7 \leftarrow CY, dst_{m-1} \leftarrow dst_m) \times 1回$ 

# 【オペランド】


| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| RORC  | A, 1            |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド (dst) の内容を、CYフラグを含め、1回だけ 右方向へ回転します。



#### 【記述例】

RORC A, 1; Aレジスタの内容を、CYフラグを含めて1ビット右方向へ回転

**ROLC** 

Rotate Left with Carry

キャリーを含むバイト・データの左方向のローテート

【命 令 形 式】 ROLC dst, cnt

【オペレーション】  $(CY \leftarrow dst_7, dst_0 \leftarrow CY, dst_{m+1} \leftarrow dst_m) \times 1回$ 

# 【オペランド】


| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| ROLC  | A, 1            |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド (dst) の内容を、CYフラグを含め、1回だけ 左方向へ回転させます。



#### 【記述例】

ROLC A, 1; Aレジスタの内容を、CYフラグを含めて1ビット左へ回転

**ROLWC** 

Rotate Left word with Carry

キャリーを含むワード・データの左方向ローテート

【命 令 形 式】 ROLWC dst, cnt

【オペレーション】  $(CY \leftarrow dst_{15}, dst_0 \leftarrow CY, dst_{m+1} \leftarrow dst_m) \times 1回$ 

# 【オペランド】


| ニモニック | オペランド(dst, cnt) |
|-------|-----------------|
| ROLWC | AX, 1           |
|       | BC, 1           |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

●第1オペランドで指定されるデスティネーション・オペランド(dst)を、CYフラグを含め、1回だけ左方向へ回転させます。



# 【記述例】

ROLWC BC, 1; BCレジスタの内容を、CYフラグを含めて1ビット左へ回転

# 6.9 ビット操作命令

ビット操作命令には次の命令があります。

- MOV1
- AND1
- OR1
- · XOR1
- · SET1
- · CLR1
- · NOT1

MOV1

Move Single Bit 1ビット・データの転送

【命 令 形 式】 MOV1 dst, src

【オペレーション】 dst ← src

# 【オペランド】

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| MOV1  | CY, A.bit       |
|       | A.bit, CY       |
|       | CY, PSW.bit     |
|       | PSW.bit, CY     |
|       | CY, saddr.bit   |
|       | saddr.bit, CY   |

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| MOV1  | CY, sfr.bit     |
|       | sfr.bit, CY     |
|       | CY, [HL].bit    |
|       | [HL].bit, CY    |
|       | CY, ES:[HL].bit |
|       | ES:[HL].bit, CY |

# 【フ ラ グ】

dstがCY

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

dstがPSW.bit

| Z | AC | CY |
|---|----|----|
| × | ×  |    |

左記以外

| Z | AC | CY |
|---|----|----|
|   |    |    |

# 【説 明】

- ●第1オペランドで指定されたデスティネーション・オペランド (dst) に第2オペランドで指定されたソース・オペランド (src) のビット・データを転送します。
- ●デスティネーション・オペランド (dst) がCY, またはPSW.bitの場合, 該当するフラグのみが変化します。
- ●MOV1 PSW.bit, CY命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記述例】

MOV1 P3.4, CY; CYフラグの内容をポート3のビット4に転送

AND1

And Single Bit 1ビット・データの論理積

【命 令 形 式】 AND1 dst, src

【オペレーション】 dst ← dst∧src

# 【オペランド】

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| AND1  | CY, A.bit       |
|       | CY, PSW.bit     |
|       | CY, saddr.bit   |
|       | CY, sfr.bit     |
|       | CY, [HL].bit    |
|       | CY, ES:[HL].bit |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)と第2オペランドで指定されるソース・オペランド(src)のビット・データとの論理積をとり、結果をデスティネーション・オペランド(dst)に格納します。
- ●CYフラグは、演算結果が格納されます(デスティネーション・オペランド(dst)であるため)。

# 【記 述 例】

AND1 CY, FFE7FH.3; FFE7FHのビット3とCYフラグの論理積をとり、結果をCYフラグに格納

OR<sub>1</sub>

Or Single Bit 1ビット・データの論理和

【命 令 形 式】 OR1 dst, src

【オペレーション】 dst ← dst∨src

#### 【オペランド】

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| OR1   | CY, A.bit       |
|       | CY, PSW.bit     |
|       | CY, saddr.bit   |
|       | CY, sfr.bit     |
|       | CY, [HL].bit    |
|       | CY, ES:[HL].bit |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)と第2オペランドで指定されるソース・オペランド(src)のビット・データとの論理和をとり、結果をデスティネーション・オペランド(dst)に格納します。
- ●CYフラグは、演算結果が格納されます(デスティネーション・オペランド(dst)であるため)。

# 【記 述 例】

OR1 CY, P2.5;ポート2のビット5とCYフラグの論理和をとり、結果をCYフラグに格納

XOR1

Exclusive Or Single Bit 1ビット・データの排他的論理和

【命 令 形 式】 XOR1 dst, src

【オペレーション】 dst ← dst ∀ src

# 【オペランド】

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| XOR1  | CY, A.bit       |
|       | CY, PSW.bit     |
|       | CY, saddr.bit   |
|       | CY, sfr.bit     |
|       | CY, [HL].bit    |
|       | CY, ES:[HL].bit |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

#### 【説 明】

- ●第1オペランドで指定されるデスティネーション・オペランド(dst)と、第2オペランドで指定されるソース・オペランド(src)のビット・データとの排他的論理和をとり、結果をデスティネーション・オペランド(dst)に格納します。
- ●CYフラグは、演算結果が格納されます(デスティネーション・オペランド(dst)であるため)。

# 【記 述 例】

XOR1 CY, A.7; Aレジスタのビット7とCYフラグの排他的論理和をとり、結果をCYフラグに格納

SET1

Set Single Bit(Carry Flag) 1ビット・データのセット

【命 令 形 式】 SET1 dst

【オペレーション】 dst ← 1

【オペランド】

| ニモニック | オペランド (dst)    |
|-------|----------------|
| SET1  | A.bit          |
|       | PSW.bit        |
|       | !addr16.bit    |
|       | ES:!addr16.bit |
|       | saddr.bit      |
|       | sfr.bit        |
|       | [HL].bit       |
|       | ES:[HL].bit    |
|       | CY             |

# 【フ ラ グ】

dstがPSW.bit

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

dstがCY

| Z | AC | CY |
|---|----|----|
|   |    | 1  |

左記以外

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

- ●デスティネーション・オペランド (dst) をセット (1) します。
- ●デスティネーション・オペランド (dst) がCY, またはPSW.bitの場合, 該当するフラグのみがセット (1) されます。
- ●SET1 PSW.bit命令と次に続く命令の間では、すべての割り込みを受け付けません。

# 【記述例】

SET1 FFE55H.1; FFE55Hのビット1をセット(1)

CLR1

Clear Single Bit(Carry Flag) 1ビット・データのクリア

【命 令 形 式】 CLR1 dst

[オペレーション] dst  $\leftarrow 0$ 

【オペランド】

| ニモニック | オペランド(dst)     |
|-------|----------------|
| CLR1  | A.bit          |
|       | PSW.bit        |
|       | !addr16.bit    |
|       | ES:!addr16.bit |
|       | saddr.bit      |
|       | sfr.bit        |
|       | [HL].bit       |
|       | ES:[HL].bit    |
|       | CY             |

# 【フ ラ グ】

dstがPSW.bit

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

dstがCY

| Z | AC | CY |
|---|----|----|
|   |    | 0  |

左記以外

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

- ●デスティネーション・オペランド (dst) をクリア (0) します。
- ●デスティネーション・オペランド (dst) がCY, またはPSW.bitの場合, 該当するフラグのみがクリア (0) されます。
- ●CLR1 PSW.bit命令と次に続く命令の間では、すべての割り込みを受け付けません。

# 【記 述 例】

CLR1 P3.7; ポート3のビット7をクリア(0)

NOT1

Not Single Bit(Carry Flag) 1ビット・データの論理否定

【命 令 形 式】 NOT1 dst

【オペレーション】  $dst \leftarrow \overline{dst}$ 

【オペランド】

| ニモニック | オペランド(dst) |
|-------|------------|
| NOT1  | CY         |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    | ×  |

【説 明】

●CYフラグを反転します。

【記 述 例】

NOT1 CY; CYフラグを反転

# 6.10 コール・リターン命令

コール・リターン命令には次の命令があります。

- · CALL
- · CALLT
- BRK
- RET
- · RETI
- RETB

**CALL** 

Call

サブルーチン・コール

【命 令 形 式】 CALL target

【オペレーション】  $(SP-2) \leftarrow (PC+n)s$   $(SP-3) \leftarrow (PC+n)H$   $(SP-4) \leftarrow (PC+n)L$   $SP \leftarrow SP-4$   $PC \leftarrow target$ 

備考 nは!!addr20のときは4, !addr16/\$!addr20のときは3, AX/BC/DE/HLのときは2となります。

# 【オペランド】

| ニモニック | オペランド(target) |
|-------|---------------|
| CALL  | AX            |
|       | BC            |
|       | DE            |
|       | HL            |
|       | \$!addr20     |
|       | !addr16       |
|       | !!addr20      |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

- ●20/16ビットの絶対アドレスまたはレジスタ間接アドレスによるサブルーチン・コールです。
- ●次の命令の先頭アドレス(PC+n)をスタックに退避し、ターゲット・オペランド(target)で指定されるアドレスに分岐します。

#### 【記 述 例】

CALL !!3E000H: 3E000H番地にサブルーチン・コール

**CALLT** 

Call Table

サブルーチン・コール (コール・テーブル参照)

#### 【命 令 形 式】 CALLT [addr5]

【オペレーション】  $(SP-2) \leftarrow (PC+2)s$ ,

 $(SP-3) \leftarrow (PC+2)H$ 

 $(SP-4) \leftarrow (PC+2)L$ 

PCs ← 0000,

PC<sub>H</sub>  $\leftarrow$  (0000, addr5+1),

PC<sub>L</sub> ← (0000, addr5)

SP ← SP-4

#### 【オペランド】

| ニモニック | オペランド([addr5]) |
|-------|----------------|
| CALLT | [addr5]        |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●コール・テーブル参照のサブルーチン・コールです。
- ●次の命令の先頭アドレス (PC+2) をスタックに退避し, コール・テーブル (アドレスの上位4ビットは0000Bに固定で下位16ビットをaddr5で示し, 00080H-000BFHの偶数アドレスを指定) のワード・データで示されるアドレスに分岐します。

#### 【記述例】

CALLT [80H]; 00080H, 00081H番地にあるワード・データをアドレスとして, そのアドレスにサブルーチン・コール

#### 【備考】

アドレスの指定は偶数アドレスのみです。奇数アドレスは指定できません。

addr5:0080H-00BFHのイミーディエト・データまたはラベル(偶数アドレスのみ)

(ビット15-6は000000010Bに固定, ビット0は0Bに固定で, ビット5-1の5ビットを可変した0080H-00BFH の16ビット偶数アドレス)

**BRK** 

Break

ソフトウエア・ベクタ割り込み

【命 令 形 式】 BRK

【オペレーション】 (SP-1)  $\leftarrow$  PSW,

 $(SP-2) \leftarrow (PC+2)s$ ,

 $(SP-3) \leftarrow (PC+2)H$ 

 $(SP-4) \leftarrow (PC+2)_{L}$ 

PCs ← 0000,

PC<sub>H</sub> ← (0007FH),

PC<sub>L</sub> ← (0007EH),

 $SP \leftarrow SP-4$ ,

IE ← 0

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

- ●ソフトウエア割り込み命令です。
- ●PSWと次の命令のアドレス (PC+2) をスタックに退避し、次にIEフラグをクリア (0) して、ベクタ・アドレス (0007EH, 0007FH) のワード・データで指示されるアドレスに分岐します。

IEフラグがクリア(0)されるため、以後のマスカブル・ベクタ割り込みは禁止されます。

●この命令で発生したソフトウエア・ベクタ割り込みからの復帰には、RETB命令を使用します。

**RET** 

Return

サブルーチンからの復帰

【命 令 形 式】 RET

【オペレーション】  $PCL \leftarrow (SP)$ ,  $PCH \leftarrow (SP+1)$ ,

 $PCs \leftarrow (SP+2)$ ,

 $SP \leftarrow SP+4$ 

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

- ●CALL, CALLT命令でコールされたサブルーチン・コールからのリターン命令です。
- ●スタックに退避されているワード・データをPCに復帰し、サブルーチンからリターンします。

**RETI** 

Return from Interrupt

ハードウエア・ベクタ割り込みからの復帰

【命 令 形 式】 RETI

【オペレーション】 PCL  $\leftarrow$  (SP), PCH  $\leftarrow$  (SP+1),

 $PCs \leftarrow (SP+2),$ 

 $PSW \leftarrow (SP+3),$ 

 $SP \leftarrow SP+4$ ,

【オペランド】

なし

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| R | R  | R  |

# 【説 明】

- ●ベクタ割り込みからの復帰命令です。
- ●スタックに退避されているデータをPCとPSWに復帰し、割り込み処理ルーチンからリターンします。
- ●BRK命令によるソフトウエア割り込みからの復帰には使用できません。
- ●この命令と次に実行する命令の間では、すべての割り込みを受け付けません。

#### 【注 意】

ノンマスカブル割り込みからの復帰には、必ずRETI命令を使用してください。

**RETB** 

Return from Break

ハードウエア・ベクタ割り込みからの復帰

【命 令 形 式】 RETB

【オペレーション】  $PCL \leftarrow (SP)$ ,  $PCH \leftarrow (SP+1)$ ,  $PCs \leftarrow (SP+2)$ ,  $PSW \leftarrow (SP+3)$ ,

 $SP \leftarrow SP+4$ 

【オペランド】

なし

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
| R | R  | R  |

【説 明】

- ●BRK命令で発生したソフトウエア割り込みからの復帰命令です。
- ●スタックに退避されているPCとPSWを復帰し、割り込み処理ルーチンからリターンします。
- ●この命令と次に実行する命令の間では、すべての割り込みを受け付けません。

# 6.11 スタック操作命令

スタック操作命令には次の命令があります。

- PUSH
- POP
- MOVW SP, src
- MOVW rp, SP
- ADDW SP, #byte
- SUBW SP, #byte

**PUSH** 

Push

プッシュ

【命 令 形 式】 PUSH src

【オペレーション】 srcがrpの場合

srcがPSWの場合

 $(SP-1) \leftarrow rpH$ 

 $(SP-1) \leftarrow PSW$ 

 $(SP-2) \leftarrow rp_L$ 

 $(SP-2) \leftarrow 00H$ 

SP ← SP-2

SP ← SP-2

【オペランド】

| ニモニック | オペランド(src) |
|-------|------------|
| PUSH  | PSW        |
|       | rp         |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●ソース・オペランド(src)で指定されたレジスタのデータをスタックに退避します。

【記 述 例】

PUSH AX; AXレジスタの内容をスタックに退避

POP

Pop ポップ

【命 令 形 式】 POP dst

【オペレーション】 dstがrpの場合

dstがPSWの場合

 $rpL \leftarrow (SP),$ 

 $PSW \leftarrow (SP+1)$ 

rpH ← (SP+1),

 $SP \leftarrow SP+2$ 

 $SP \leftarrow SP+2$ 

【オペランド】

| ニモニック | オペランド(dst) |
|-------|------------|
| POP   | PSW        |
|       | rp         |

# 【フ ラ グ】

dstがrp

| dstがPS' | W |
|---------|---|
|         |   |

| Z | AC | CY |
|---|----|----|
|   |    |    |

| Z | AC | CY |
|---|----|----|
| R | R  | R  |

# 【説 明】

- ●デスティネーション・オペランド (dst) で指定されたレジスタに、データをスタックから復帰します。
- ●オペランドがPSWの場合、各フラグはスタックのデータで置き換わります。
- ●POP PSW命令と次に続く命令の間では、すべての割り込みを受け付けません。

### 【記 述 例】

POP AX; AXレジスタにスタックのデータを復帰

MOVW SP, src MOVW rp, SP

Move Word

スタック・ポインタとのワード・データの転送

【命 令 形 式】 MOVW dst, src

【オペレーション】 dst ← src

【オペランド】

| ニモニック | オペランド(dst, src) |
|-------|-----------------|
| MOVW  | SP, #word       |
|       | SP, AX          |
|       | AX, SP          |
|       | HL, SP          |
|       | BC, SP          |
|       | DE, SP          |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

- ●スタック・ポインタの内容を操作するための命令です。
- ●第1オペランドで指定されるデスティネーション・オペランド (dst) に第2オペランドで指定されるソース・オペランド (src) を格納します。

【記 述 例】

MOVW SP, #FE20H; スタック・ポインタにFE20Hを格納

# ADDW SP, #byte

Add stack pointer スタック・ポインタの加算

【命 令 形 式】 ADDW SP, src

【オペレーション】 SP ← SP+src

# 【オペランド】

| ニモニック | オペランド (src) |
|-------|-------------|
| ADDW  | SP, #byte   |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●第1オペランドで指定されるスタック・ポインタと第2オペランドで指定されるソース・オペランド(src) の加算を行い、結果をスタック・ポインタに格納します。

# 【記 述 例】

ADDW SP, #12H; スタック・ポインタと12Hを加算し、結果をスタック・ポインタに格納

# SUBW SP, #byte

Sub stack pointer

スタック・ポインタの減算

【命 令 形 式】 SUBW SP, src

【オペレーション】 SP ← SP-src

# 【オペランド】

| ニモニック | オペランド (src) |
|-------|-------------|
| SUBW  | SP, #byte   |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●第1オペランドで指定されるスタック・ポインタから第2オペランドで指定されるソース・オペランド(src)を減算し、結果をスタック・ポインタに格納します。

# 【記 述 例】

SUBW SP, #12H; スタック・ポインタから12Hを減算し、結果をスタック・ポインタに格納

# 6.12 無条件分岐命令

無条件分岐命令には次の命令があります。

• BR

BR

Branch 無条件分岐

【命 令 形 式】 BR target

【オペレーション】 PC ← target

【オペランド】

| ニモニック | オペランド(target) |
|-------|---------------|
| BR    | AX            |
|       | \$addr20      |
|       | \$!addr20     |
|       | !addr16       |
|       | !!addr20      |

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

- ●無条件に分岐を行う命令です。
- ●ターゲット・アドレス・オペランド(target)のワード・データをPCに転送し、分岐します。

【記 述 例】

BR!!12345H; 12345H番地に分岐

# 6.13 条件付き分岐命令

条件付き分岐命令には次の命令があります。

- BC
- BNC
- BZ
- BNZ
- BH
- BNH
- BT
- BF
- BTCLR

BC

Branch if Carry

キャリー・フラグによる条件分岐 (CY = 1)

【命 令 形 式】 BC \$addr20

【オペレーション】 PC ← PC+2+jdisp8 if CY = 1

# 【オペランド】

| ニモニック | オペランド(\$addr20) |
|-------|-----------------|
| ВС    | \$addr20        |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●CY = 1の場合に、オペランドで指定されたアドレスに分岐します。 CY = 0の場合、何も処理を行わず、次に続く命令を実行します。

# 【記 述 例】

BC \$00300H; CY = 1なら00300H番地に分岐(ただし,この命令の先頭は0027FH-0037EH番地内にあります)。

**BNC** 

Branch if Not Carry

キャリー・フラグによる条件分岐 (CY = 0)

【命 令 形 式】 BNC \$addr20

【オペレーション】 PC  $\leftarrow$  PC+2+jdisp8 if CY = 0

# 【オペランド】

| ニモニック | オペランド(\$addr20) |
|-------|-----------------|
| BNC   | \$addr20        |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●CY = 0の場合に、オペランドで指定されたアドレスに分岐します。 CY = 1の場合、何も処理を行わず、次に続く命令を実行します。

# 【記 述 例】

BNC \$00300H; CY = 0なら00300H番地に分岐(ただし、この命令の先頭は0027FH-0037EH番地内にあります)。

ΒZ

Branch if Zero

ゼロ・フラグによる条件分岐(Z=1)

【命 令 形 式】 BZ \$addr20

【オペレーション】  $PC \leftarrow PC+2+jdisp8 \text{ if } Z=1$ 

# 【オペランド】

| ニモニック | オペランド(\$addr20) |
|-------|-----------------|
| BZ    | \$addr20        |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●Z = 1の場合に、オペランドで指定されたアドレスに分岐します。 Z = 0の場合は、何も処理を行わず、次に続く命令を実行します。

# 【記 述 例】

DEC B

BZ \$003C5H; Bレジスタが0なら003C5H番地に分岐(ただし、この命令の先頭は、00344H-00443H番地内 にあります)。

**BNZ** 

Branch if Not Zero

ゼロ・フラグによる条件分岐(Z=0)

【命 令 形 式】 BNZ \$addr20

【オペレーション】 PC  $\leftarrow$  PC+2+jdisp8 if Z = 0

# 【オペランド】

| ニモニック | オペランド(\$addr20) |
|-------|-----------------|
| BNZ   | \$addr20        |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●Z = 0の場合に、オペランドで指定されたアドレスに分岐します。 Z = 1の場合は、何も処理を行わず、次に続く命令を実行します。

# 【記 述 例】

CMP A, #55H

BNZ \$00A39H; Aレジスタが55Hでないとき, 00A39H番地に分岐(ただし, この命令の先頭は009B8H-00AB7H番地内にあります)。

BH

Branch if Higher than 数値の大小による条件分岐((ZVCY) = 0)

【命 令 形 式】 BH \$addr20

【オペレーション】 PC  $\leftarrow$  PC+3+jdisp8 if (ZVCY) = 0

#### 【オペランド】

| ニモニック | オペランド(\$addr20) |
|-------|-----------------|
| ВН    | \$addr20        |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●(ZVCY) = 0の場合に、オペランドで指定されたアドレスに分岐します。 (ZVCY) = 1の場合は、何も処理を行わず、次に続く命令を実行します。
- ●この命令は、符号なしの大小を判定するのに使用します。直前のCMP命令の第1オペランドが第2オペランドの値より大きいことを調べます。

# 【記述例】

CMP A, C

BH \$00356H; Aレジスタの内容がCレジスタの内容より大きい場合, 00356H番地に分岐(ただし, BH命令の先頭は002D4H-003D3H番地内にあります)。

BNH

Branch if Not Higher than 数値の大小による条件分岐((ZVCY) = 1)

【命 令 形 式】 BNH \$addr20

【オペレーション】 PC ← PC+3+jdisp8 if (ZVCY) = 1

#### 【オペランド】

| ニモニック | オペランド(\$addr20) |
|-------|-----------------|
| BNH   | \$addr20        |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●(ZVCY) = 1の場合に、オペランドで指定されたアドレスに分岐します。 (ZVCY) = 0の場合は、何も処理を行わず、次に続く命令を実行します。
- ●この命令は、符号なしの大小を判定するのに使用します。直前のCMP命令の第1オペランドが第2オペランドの値より大きくない(第1オペランドが第2オペランド以下)ことを調べます。

# 【記述例】

CMP A, C

BNH \$00356H; Aレジスタの内容がCレジスタの内容より小さいか等しい場合, 00356H番地に分岐(ただし, BNH命令の先頭は002D4H-003D3H番地内にあります)。

BT

Branch if True

ビット・テストによる条件分岐 (バイト・データのビット=1)

【命 令 形 式】 BT bit, \$addr20

【オペレーション】 PC  $\leftarrow$  PC+b+jdisp8 if bit = 1

#### 【オペランド】

| ニモニック | オペランド (bit, \$addr20) | b(バイト数) |
|-------|-----------------------|---------|
| ВТ    | saddr.bit, \$addr20   | 4       |
|       | sfr.bit, \$addr20     | 4       |
|       | A.bit, \$addr20       | 3       |
|       | PSW.bit, \$addr20     | 4       |
|       | [HL].bit, \$addr20    | 3       |
|       | ES:[HL].bit, \$addr20 | 4       |

# 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●第1オペランド (bit) の内容がセット (1) されているとき, 第2オペランド (\$addr20) で指定されるアドレスに分岐します。

第1オペランド (bit) の内容がセット (1) されていないときは、何も処理を行わず、次に続く命令を実行します。

# 【記述例】

BT FFE47H.3, \$0055CH; FFE47H番地のビット3が1のとき、0055CH番地に分岐(ただし、この命令の先頭は、004DAH-005D9H番地内にあります)。

**BF** 

Branch if False

ビット・テストによる条件分岐 (バイト・データのビット=0)

【命 令 形 式】 BF bit, \$addr20

【オペレーション】  $PC \leftarrow PC+b+jdisp8$  if bit = 0

#### 【オペランド】

| ニモニック | オペランド (bit, \$addr20) | b(バイト数) |
|-------|-----------------------|---------|
| BF    | saddr.bit, \$addr20   | 4       |
|       | sfr.bit, \$addr20     | 4       |
|       | A.bit, \$addr20       | 3       |
|       | PSW.bit, \$addr20     | 4       |
|       | [HL].bit, \$addr20    | 3       |
|       | ES:[HL].bit, \$addr20 | 4       |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●第1オペランド (bit) の内容がクリア (0) されているとき, 第2オペランド (\$addr20) で指定されるアドレスに分岐します。

第1オペランド(bit)の内容がクリア(0)されていないときは、何も処理を行わず、次に続く命令を実行します。

#### 【記述例】

BF P2.2, \$01549H; ポート2のビット2が0のとき, 01549H番地に分岐(ただし, この命令の先頭は, 014C6H-015C5H番地内にあります)。

**BTCLR** 

Branch if True and Clear

ビット・テストによる条件分岐とクリア (バイト・データのビット= 1)

【命 令 形 式】 BTCLR bit, \$addr20

【オペレーション】 PC  $\leftarrow$  PC+b+jdisp8 if bit = 1, then bit  $\leftarrow$  0

#### 【オペランド】

| ニモニック | オペランド (bit, \$addr20) | b(バイト数) |
|-------|-----------------------|---------|
| BTCLR | saddr.bit, \$addr20   | 4       |
|       | sfr.bit, \$addr20     | 4       |
|       | A.bit, \$addr20       | 3       |
|       | PSW.bit, \$addr20     | 4       |
|       | [HL].bit, \$addr20    | 3       |
|       | ES:[HL].bit, \$addr20 | 4       |

#### 【フ ラ グ】

#### bitがPSW.bit

| Z | AC | CY |
|---|----|----|
| × | ×  | ×  |

#### 左記以外

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

●第1オペランド (bit) の内容がセット (1) されているとき, 第1オペランド (bit) の内容をクリア (0) し, 第2オペランドで指定されたアドレスに分岐します。

第1オペランド(bit)の内容がセット(1)されていないときは、何も処理を行わず、次に続く命令を実行します。

- ●第1オペランド(bit)がPSW.bitの場合、該当するフラグの内容がクリア(0)されます。
- ●BTCLR PSW.bit, \$addr20命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記述例】

BTCLR PSW.0, \$00356H; PSWのビット0 (CYフラグ) が1の場合, CYフラグをクリアして, 00356H番地に分岐(ただし, この命令の先頭は, 002D4H-003D3H番地内にあります)。

## 6.14 条件付きスキップ命令

条件付きスキップ命令には次の命令があります。

- · SKC
- · SKNC
- SKZ
- SKNZ
- · SKH
- SKNH

**SKC** 

Skip if CY

キャリー・フラグによるスキップ (CY = 1)

【命 令 形 式】 SKC

【オペレーション】 Next instruction skip if CY = 1

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●CY = 1のときには次の命令をスキップします。次に続く命令はNOPになり、1クロックの実行時間は消費します。ただし、ES:で示されるPREFIX命令が次の命令であった場合は、2クロックの実行時間を消費します。
- ●CY = 0のときには次の命令を実行します。
- ●この命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記述例】

MOV A, #55H

SKC

ADD A, #55H; CY = 0のときはAレジスタ= AAH, CY = 1のときはAレジスタ= 55H

**SKNC** 

Skip if not CY

キャリー・フラグによるスキップ (CY = 0)

【命 令 形 式】 SKNC

【オペレーション】 Next instruction skip if CY = 0

【オペランド】

なし

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●CY = 0のときには次の命令をスキップします。次に続く命令はNOPになり、1クロックの実行時間は消費します。ただし、ES:で示されるPREFIX命令が次の命令であった場合は、2クロックの実行時間を消費します。
- ●CY = 1のときには次の命令を実行します。
- ●この命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記述例】

MOV A, #55H

SKNC

ADD A, #55H; CY = 1のときはAレジスタ= AAH, CY = 0のときはAレジスタ= 55H

**SKZ** 

Skip if Z

ゼロ・フラグによるスキップ (Z = 1)

【命 令 形 式】 SKZ

【オペレーション】 Next instruction skip if Z = 1

【オペランド】

なし

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●Z = 1のときには次の命令をスキップします。次に続く命令はNOPになり、1クロックの実行時間は消費します。ただし、ES:で示されるPREFIX命令が次の命令であった場合は、2クロックの実行時間を消費します。
- ●Z = 0のときには次の命令を実行します。
- ●この命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記述例】

MOV A, #55H

SKZ

ADD A, #55H; Z = 0のときはAレジスタ= AAH, Z = 1のときはAレジスタ= 55H

**SKNZ** 

Skip if not Z

ゼロ・フラグによるスキップ (Z=0)

【命 令 形 式】 SKNZ

【オペレーション】 Next instruction skip if Z = 0

【オペランド】

なし

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●Z = 0のときには次の命令をスキップします。次に続く命令はNOPになり、1クロックの実行時間は消費します。ただし、ES:で示されるPREFIX命令が次の命令であった場合は、2クロックの実行時間を消費します。
- ●Z = 1のときには次の命令を実行します。
- ●この命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記述例】

MOV A, #55H

SKNZ

ADD A, #55H; Z = 1のときはAレジスタ= AAH, Z = 0のときはAレジスタ= 55H

SKH

Skip if Higher than

数値の大小によるスキップ ((ZVCY) = 0)

【命 令 形 式】 SKH

【オペレーション】 Next instruction skip if (ZVCY) = 0

【オペランド】

なし

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●(ZVCY) = 0のときには次の命令をスキップします。次に続く命令はNOPになり、1クロックの実行時間は 消費します。ただし、ES:で示されるPREFIX命令が次の命令であった場合は、2クロックの実行時間を消費 します。
- ●(ZVCY) = 1のときには次の命令を実行します。
- ●この命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記 述 例】

CMP A, #80H

SKH

CALL!!TARGET; Aレジスタの内容が80Hより大きい場合はCALL命令をスキップし、その次の命令を実行、Aレジスタの内容が80H以下の場合は次のCALL命令を実行し、TARGET番地へ分岐

SKNH

Skip if Not Higher than 数値の大小によるスキップ ((ZVCY) = 1)

【命 令 形 式】 SKNH

【オペレーション】 Next instruction skip if (ZVCY) = 1

【オペランド】

なし

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●(ZVCY) = 1のときには次の命令をスキップします。次に続く命令はNOPになり、1クロックの実行時間は 消費します。ただし、ES:で示されるPREFIX命令が次の命令であった場合は、2クロックの実行時間を消費 します。
- ●(ZVCY) = 0のときには次の命令を実行します。
- ●この命令と次に続く命令の間では、すべての割り込みを受け付けません。

#### 【記 述 例】

CMP A, #80H

SKNH

CALL!!TARGET; Aレジスタの内容が80H以下の場合はCALL命令をスキップし、その次の命令を実行、 Aレジスタの内容が80Hより大きい場合は次のCALL命令を実行し、TARGET番地へ分岐

## 6.15 CPU制御命令

CPU制御命令には次の命令があります。

- · SEL RBn
- NOP
- EI
- DI
- HALT
- STOP

注意 以下のCPU制御命令はRL78-S1コアにはありません。

・SEL RBn(レジスタ・バンクの選択)

SEL RBn

Select Register Bank レジスタ・バンクの選択

【命 令 形 式】 SEL RBn

【オペレーション】 RBS0, RBS1  $\leftarrow$  n; (n = 0-3)

#### 【オペランド】

| ニモニック | オペランド(RBn) |
|-------|------------|
| SEL   | RBn        |

#### 【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●オペランド(RBn)で指定されたレジスタ・バンクを次命令以降で使用するレジスタ・バンクとします。
- ●RBnには、RB0-RB3まであります。

#### 【記 述 例】

SEL RB2;次命令以降で使用するレジスタ・バンクとして、レジスタ・バンク2を選択

**NOP** 

No Operation

ノー・オペレーション

【命 令 形 式】 NOP

【オペレーション】 No Operation

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●何も処理をせずに時間だけを消費します。

ΕI

Enable Interrupt 割り込みの許可

【命 令 形 式】 EI

【オペレーション】 IE ← 1

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●マスカブル割り込みの受け付け可能な状態にします(割り込み許可フラグ(IE)をセット(1)します)。
- ●この命令と次に続く1命令の間では、すべての割り込みを受け付けません。
- ●この命令を実行しても、他の要因によりベクタ割り込みの受け付けを行わないようにすることができます。 詳細については、各製品のユーザーズ・マニュアルの割り込み機能を参照してください。

DI

Disable Interrupt 割り込みの禁止

【命 令 形 式】 DI

[オペレーション]  $E \leftarrow 0$ 

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

#### 【説 明】

- ●マスカブル割り込みのベクタ割り込みによる受け付けを禁止します (割り込み許可フラグ (IE) をクリア (0) します)。
- ●この命令と次に続く1命令の間では、すべての割り込みを受け付けません。
- ●割り込み処理の詳細については、各製品のユーザーズ・マニュアルの割り込み機能を参照してください。

**HALT** 

Halt

ホルト・モードの設定

【命 令 形 式】 HALT

【オペレーション】 Set HALT Mode

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●HALTモードになります。CPUの動作クロックを停止させるモードです。通常動作モードとの組み合わせによる間欠動作により、システムのトータル消費電力を低下させることができます。

**STOP** 

Stop

ストップ・モードの設定

【命 令 形 式】 STOP

【オペレーション】 Set STOP Mode

【オペランド】

なし

【フ ラ グ】

| Z | AC | CY |
|---|----|----|
|   |    |    |

【説 明】

●STOPモードになります。メイン・システム・クロック発振回路を停止させ、システム全体が停止するモードです。リーク電流だけの超低消費電力にすることができます。

### 第7章 パイプライン

### 7.1 特徴

RL78マイクロコントローラは、3段パイプラインの制御により、ほとんどの命令を1クロックで実行します。命令実行手順は、インストラクション・フェッチ(IF)、インストラクション・デコード(ID)、メモリ・アクセス(MEM)の3つのステージで構成されています。




図7-1 標準的な命令を5つ続けて実行する例

・IF(インストラクション・フェッチ) : 命令のフェッチを行い, フェッチ・ポインタをインクリメント

します。

・ID(インストラクション・デコード) : 命令をデコードし、アドレス計算を行います。

・MEM(メモリ・アクセス) : デコードした命令を実行し、対象となるアドレスのメモリにアク

セスします。

### 7.2 動作クロック数

RL78マイクロコントローラでは、他のパイプライン・マイコンに見られるクロック数が数えられないという問題が解決され、常に同じクロック数で動作することにより、安定したプログラムを提供できます。

次の場合を除き、「5.5 オペレーション一覧」に記載してある動作クロック数となります。

#### 7.2.1 フラッシュ・メモリの内容をデータ・アクセス

フラッシュ・メモリの内容をデータとしてアクセスした場合は、MEMステージでパイプラインが停止しますので、一覧にある動作クロック数より増加します。詳細は「5.5 オペレーション一覧」を参照してください。

#### 7.2.2 RAMからの命令フェッチ

RAMの内容をフェッチ・データとした場合は、RAMの読み出しが間に合わず、命令キューが空になりますので、命令キューにデータが揃うまでCPUはウエイトします。また、RAMからフェッチ中にRAMへのアクセスが発生した場合もCPUのフェッチ動作はウエイトします。

内部RAM領域からの命令フェッチ時のクロック数は、RL78-S2コアとRL78-S3コアは内部ROM(フラッシュ・メモリ)領域から命令フェッチする場合の最大2倍+3クロックになります。また、RL78-S1コアは、内部ROM(フラッシュ・メモリ)領域から命令フェッチする場合の最大4倍+6クロックになります。

#### 7.2.3 命令の組み合わせによるハザード

間接アクセスに使用するレジスタへの書き込み直後に、そのレジスタの内容のデータを間接アクセスする場合は、RL78-S1コアは1~2クロックのウエイト、RL78-S2コアとRL78-S3コアは1クロックのウエイトが入ります。

| レジスタ名 | 前命令                         | 次の命令のオペランドまたは命令                           |
|-------|-----------------------------|---|
| DE    | Dレジスタへのライト命令 <sup>注1</sup>  | [DE], [DE+byte]                           |
|       | Eレジスタへのライト命令 <sup>注1</sup>  |   |
|       | DEレジスタへのライト命令 <sup>注1</sup> |   |
|       | SEL RBn <sup>注2</sup>       |   |
| HL    | Hレジスタへのライト命令 <sup>注1</sup>  | [HL], [HL+byte], [HL+B], [HL+C], [HL].bit |
|       | Lレジスタへのライト命令 <sup>注1</sup>  |   |
|       | HLレジスタへのライト命令 <sup>注1</sup> |   |
|       | SEL RBn <sup>注2</sup>       |   |
| В     | Bレジスタへのライト命令 <sup>注1</sup>  | word[B], [HL+B]                           |
|       | SEL RBn <sup>±2</sup>       |   |
| С     | Cレジスタへのライト命令 <sup>注1</sup>  | word[C], [HL+C]                           |
|       | SEL RBn <sup>注2</sup>       |   |
| BC    | Bレジスタへのライト命令 <sup>注1</sup>  | word[BC], [HL+B], [HL+C]                  |
|       | Cレジスタへのライト命令 <sup>注1</sup>  |   |
|       | BCレジスタへのライト命令 <sup>注1</sup> |   |
|       | SEL RBn <sup>注2</sup>       |   |
| SP    | MOVW SP, #word              | [SP+byte]                                 |
|       | MOVW SP, AX                 | CALL命令, CALLT命令, BRK命令, SOFT命令,           |
|       | ADDW SP, #byte              | RET命令, RETI命令, RETB命令, 割り込み,              |
|       | SUBW SP, #byte              | PUSH命令, POP命令                             |
| CS    | MOV CS, #byte               | CALL rp                                   |
|       | MOV CS, A                   | BR AX                                     |
| AX    | Aレジスタへのライト命令 <sup>注1</sup>  | BR AX                                     |
|       | Xレジスタへのライト命令 <sup>注1</sup>  |   |
|       | AXレジスタへのライト命令 <sup>注1</sup> |   |
|       | SEL RBn <sup>注2</sup>       |   |
| AX    | Aレジスタへのライト命令 <sup>注1</sup>  | CALL rp                                   |
| ВС    | Xレジスタへのライト命令 <sup>注1</sup>  |   |
| DE    | Bレジスタへのライト命令 <sup>注1</sup>  |   |
| HL    | Cレジスタへのライト命令 <sup>注1</sup>  |   |
|       | Dレジスタへのライト命令 <sup>注1</sup>  |   |
|       | Eレジスタへのライト命令 <sup>注1</sup>  |   |
|       | Hレジスタへのライト命令 <sup>注1</sup>  |   |
|       | Lレジスタへのライト命令 <sup>注1</sup>  |   |
|       | AXレジスタへのライト命令 <sup>注1</sup> |   |
|       | BCレジスタへのライト命令 <sup>注1</sup> |   |
|       | DEレジスタへのライト命令 <sup>注1</sup> |   |
|       | HLレジスタへのライト命令 <sup>注1</sup> |   |
|       | SEL RBn <sup>注2</sup>       |   |

- 注1. レジスタへのライト命令は、ダイレクト・アドレッシング、ショート・ダイレクト・アドレッシング、 レジスタ・インダイレクト・アドレッシング、ベースト・アドレッシング、ベースト・インデクスト・ アドレッシングにて、対象となるレジスタの値を書き換えたときにもウエイトが入ります。
  - 2. RL78-S1コアにはありません。

## 付録A 命令索引(機能別)

表A-1 機能別の命令早見表(1/3)

| 機能          | ニモニック | 内容                | 機能の   | クロック    | フ数の掲載   | <b>はページ</b> |
|-------------|-------|-------------------|-------|---------|---------|-------------|
|             |       |                   | 掲載ページ | RL78-S1 | RL78-S2 | RL78-S3     |
| 8ビット・データ転送  | MOV   | バイト・データの転送        | 126   | 37      | 53      | 70          |
| 命令          | XCH   | バイト・データの交換        | 128   | 38      | 55      | 72          |
|             | ONEB  | バイト・データの01Hセット    | 129   | 39      | 56      | 73          |
|             | CLRB  | バイト・データのクリア       | 130   | 39      | 56      | 73          |
|             | MOVS  | バイト・データの転送とPSW変化  | 131   | 39      | 56      | 73          |
| 16ビット・データ転送 | MOVW  | ワード・データの転送        | 133   | 39      | 56      | 73          |
| 命令          | XCHW  | ワード・データの交換        | 135   | 41      | 58      | 75          |
|             | ONEW  | ワード・データの0001Hセット  | 136   | 41      | 58      | 75          |
|             | CLRW  | ワード・データのクリア       | 137   | 41      | 58      | 75          |
| 8ビット演算命令    | ADD   | バイト・データの加算        | 139   | 41      | 58      | 75          |
|             | ADDC  | キャリーを含むバイト・データの加算 | 140   | 42      | 59      | 76          |
|             | SUB   | バイト・データの減算        | 141   | 42      | 59      | 76          |
|             | SUBC  | キャリーを含むバイト・データの減算 | 142   | 43      | 60      | 77          |
|             | AND   | バイト・データの論理積       | 143   | 43      | 60      | 77          |
|             | OR    | バイト・データの論理和       | 144   | 44      | 61      | 78          |
|             | XOR   | バイト・データの排他的論理和    | 145   | 44      | 61      | 78          |
|             | CMP   | バイト・データの比較        | 146   | 45      | 62      | 79          |
|             | CMP0  | バイト・データの0比較       | 147   | 45      | 62      | 79          |
|             | CMPS  | バイト・データの比較        | 148   | 45      | 62      | 79          |
| 16ビット演算命令   | ADDW  | ワード・データの加算        | 150   | 46      | 63      | 80          |
|             | SUBW  | ワード・データの減算        | 151   | 46      | 63      | 80          |
|             | CMPW  | ワード・データの比較        | 152   | 46      | 63      | 80          |
| 乗除積和算命令     | MULU  | データの符号なし乗算        | 154   | 46      | 63      | 81          |
|             | MULHU | データの符号なし乗算        | 155   | _       | _       | 81          |
|             | MULH  | データの符号付き乗算        | 156   | _       | _       | 81          |
|             | DIVHU | データの符号なし除算        | 157   | _       | _       | 81          |
|             | DIVWU | データの符号なし除算        | 158   | _       | _       | 81          |
|             | MACHU | データの符号なし積和演算      | 159   | _       | _       | 81          |
|             | MACH  | データの符号付き積和演算      | 160   | _       | _       | 81          |
| 増減命令        | INC   | バイト・データのインクリメント   | 162   | 47      | 64      | 82          |
|             | DEC   | バイト・データのデクリメント    | 163   | 47      | 64      | 82          |
|             | INCW  | ワード・データのインクリメント   | 164   | 47      | 64      | 82          |
|             | DECW  | ワード・データのデクリメント    | 165   | 47      | 64      | 82          |

表A-1 機能別の命令早見表 (2/3)

| 名称         | ニモニック          | 機能                        | 機能の   | クロッ     | ク数の掲載   | 7数の掲載ページ |  |
|------------|----------------|---------------------------|-------|---------|---------|----------|--|
|            |                |                           | 掲載ページ | RL78-S1 | RL78-S2 | RL78-S3  |  |
| シフト命令      | SHR            | 右方向の論理シフト                 | 167   | 47      | 64      | 82       |  |
|            | SHRW           | 右方向の論理シフト                 | 168   | 47      | 64      | 82       |  |
|            | SHL            | 左方向の論理シフト                 | 169   | 47      | 64      | 82       |  |
|            | SHLW           | 左方向の論理シフト                 | 170   | 47      | 64      | 82       |  |
|            | SAR            | 右方向の算術シフト                 | 171   | 47      | 64      | 82       |  |
|            | SARW           | 右方向の算術シフト                 | 172   | 47      | 64      | 82       |  |
| ローテート命令    | ROR            | バイト・データの右方向のローテート         | 174   | 48      | 65      | 83       |  |
|            | ROL            | バイト・データの左方向のローテート         | 175   | 48      | 65      | 83       |  |
|            | RORC           | キャリーを含むバイト・データの右方向のローテート  | 176   | 48      | 65      | 83       |  |
|            | ROLC           | キャリーを含むバイト・データの左方向のローテート  | 177   | 48      | 65      | 83       |  |
|            | ROLWC          | キャリーを含むワード・データの左方向ローテート   | 178   | 48      | 65      | 83       |  |
| ビット操作命令    | MOV1           | 1ビット・データの転送               | 180   | 48      | 65      | 83       |  |
|            | AND1           | 1ビット・データの論理積              | 181   | 48      | 65      | 83       |  |
|            | OR1            | 1ビット・データの論理和              | 182   | 48      | 65      | 83       |  |
|            | XOR1           | 1ビット・データの排他的論理和           | 183   | 49      | 66      | 84       |  |
|            | SET1           | 1ビット・データのセット              | 184   | 49      | 66      | 84       |  |
|            | CLR1           | 1ビット・データのクリア              | 185   | 49      | 66      | 84       |  |
|            | NOT1           | 1ビット・データの論理否定             | 186   | 49      | 66      | 84       |  |
| コール・リターン命令 | CALL           | サブルーチン・コール                | 188   | 50      | 67      | 85       |  |
|            | CALLT          | サブルーチン・コール(コール・テーブル参照)    | 189   | 50      | 67      | 85       |  |
|            | BRK            | ソフトウエア・ベクタ割り込み            | 190   | 50      | 67      | 85       |  |
|            | RET            | サブルーチンからの復帰               | 191   | 50      | 67      | 85       |  |
|            | RETI           | ハードウエア・ベクタ割り込みからの復帰       | 192   | 50      | 67      | 85       |  |
|            | RETB           | ハードウエア・ベクタ割り込みからの復帰       | 193   | 50      | 67      | 85       |  |
| スタック操作命令   | PUSH           | プッシュ                      | 195   | 51      | 68      | 86       |  |
|            | POP            | ポップ                       | 196   | 51      | 68      | 86       |  |
|            | MOVW SP, src   | スタック・ポインタとのワード・データの転送     | 197   | 51      | 68      | 86       |  |
|            | MOVW rp, SP    | スタック・ポインタとのワード・データの転送     | 197   | 51      | 68      | 86       |  |
|            | ADDW SP, #byte | スタック・ポインタの加算              | 198   | 51      | 68      | 86       |  |
|            | SUBW SP, #byte | スタック・ポインタの減算              | 199   | 51      | 68      | 86       |  |
| 無条件分岐命令    | BR             | 無条件分岐                     | 201   | 51      | 68      | 86       |  |
| 条件付き分岐命令   | BC             | キャリー・フラグによる条件分岐(CY = 1)   | 203   | 51      | 68      | 86       |  |
|            | BNC            | キャリー・フラグによる条件分岐(CY = 0)   | 204   | 51      | 68      | 86       |  |
|            | BZ             | ゼロ・フラグによる条件分岐 (Z=1)       | 205   | 51      | 68      | 86       |  |
|            | BNZ            | ゼロ・フラグによる条件分岐 (Z = 0)     | 206   | 51      | 68      | 86       |  |
|            | вн             | 数値の大小による条件分岐 ((ZVCY) = 0) | 207   | 51      | 68      | 86       |  |
|            | BNH            | 数値の大小による条件分岐((ZVCY) = 1)  | 208   | 51      | 68      | 86       |  |
|            | вт             | ビット・テストによる条件分岐            | 209   | 51      | 68      | 86       |  |
|            |                | (バイト・データのビット= 1)          |       |         |         |          |  |
|            | BF             | ビット・テストによる条件分岐            | 210   | 52      | 69      | 87       |  |
|            |                | (バイト・データのビット= 0)          |       |         |         |          |  |
|            | BTCLR          | ビット・テストによる条件分岐とクリア        | 211   | 52      | 69      | 87       |  |
|            |                | (バイト・データのビット= 1)          |       |         |         |          |  |

表A-1 機能別の命令早見表 (3/3)

| 名称         | ニモニック   | 機能                       | 機能の   | クロック    | ク数の掲載   | <b>はページ</b> |
|------------|---------|--------------------------|-------|---------|---------|-------------|
|            |         |                          | 掲載ページ | RL78-S1 | RL78-S2 | RL78-S3     |
| 条件付きスキップ命令 | SKC     | キャリー・フラグによるスキップ(CY = 1)  | 213   | 52      | 69      | 87          |
|            | SKNC    | キャリー・フラグによるスキップ(CY = 0)  | 214   | 52      | 69      | 87          |
|            | SKZ     | ゼロ・フラグによるスキップ(Z = 1)     | 215   | 52      | 69      | 87          |
|            | SKNZ    | ゼロ・フラグによるスキップ (Z=0)      | 216   | 52      | 69      | 87          |
|            | SKH     | 数値の大小によるスキップ((ZVCY) = 0) | 217   | 52      | 69      | 87          |
|            | SKNH    | 数値の大小によるスキップ((ZVCY) = 1) | 218   | 52      | 69      | 87          |
| CPU制御命令    | SEL RBn | レジスタ・バンクの選択              | 220   | _       | 69      | 87          |
|            | NOP     | ノー・オペレーション               | 221   | 52      | 69      | 87          |
|            | EI      | 割り込みの許可                  | 222   | 52      | 69      | 87          |
|            | DI      | 割り込みの禁止                  | 223   | 52      | 69      | 87          |
|            | HALT    | ホルト・モードの設定               | 224   | 52      | 69      | 87          |
|            | STOP    | ストップ・モードの設定              | 225   | 52      | 69      | 87          |

## 付録B 命令索引(アルファベット順)

表B-1 アルファベット順の命令早見表(1/3)

| ニモニック          | 内容                                 | 機能の   | クロック数の掲載ペ |         | はページ    |
|----------------|------------------------------------|-------|-----------|---------|---------|
|                |                                    | 掲載ページ | RL78-S1   | RL78-S2 | RL78-S3 |
| ADD            | バイト・データの加算                         | 139   | 41        | 58      | 75      |
| ADDC           | キャリーを含むバイト・データの加算                  | 140   | 42        | 59      | 76      |
| ADDW           | ワード・データの加算                         | 150   | 46        | 63      | 80      |
| ADDW SP, #byte | スタック・ポインタの加算                       | 198   | 51        | 68      | 86      |
| AND            | バイト・データの論理積                        | 143   | 43        | 60      | 77      |
| AND1           | 1ビット・データの論理積                       | 181   | 48        | 65      | 83      |
| вс             | キャリー・フラグによる条件分岐(CY = 1)            | 203   | 51        | 68      | 86      |
| BF             | ビット・テストによる条件分岐 (バイト・データのビット= 0)    | 210   | 52        | 69      | 87      |
| вн             | 数値の大小による条件分岐 ((ZVCY) = 0)          | 207   | 51        | 68      | 86      |
| BNC            | キャリー・フラグによる条件分岐 (CY = 0)           | 204   | 51        | 68      | 86      |
| BNH            | 数値の大小による条件分岐 ((ZVCY) = 1)          | 208   | 51        | 68      | 86      |
| BNZ            | ゼロ・フラグによる条件分岐 (Z=0)                | 206   | 51        | 68      | 86      |
| BR             | 無条件分岐                              | 201   | 51        | 68      | 86      |
| BRK            | ソフトウエア・ベクタ割り込み                     | 190   | 50        | 67      | 85      |
| вт             | ビット・テストによる条件分岐(バイト・データのビット= 1)     | 209   | 51        | 68      | 86      |
| BTCLR          | ビット・テストによる条件分岐とクリア(バイト・データのビット= 1) | 211   | 52        | 69      | 87      |
| BZ             | ゼロ・フラグによる条件分岐 (Z=1)                | 205   | 51        | 68      | 86      |
| CALL           | サブルーチン・コール                         | 188   | 50        | 67      | 85      |
| CALLT          | サブルーチン・コール(コール・テーブル参照)             | 189   | 50        | 67      | 85      |
| CLRB           | バイト・データのクリア                        | 130   | 39        | 56      | 73      |
| CLRW           | ワード・データのクリア                        | 137   | 41        | 58      | 75      |
| CLR1           | 1ビット・データのクリア                       | 185   | 49        | 66      | 84      |
| СМР            | バイト・データの比較                         | 146   | 45        | 62      | 79      |
| CMPS           | バイト・データの比較                         | 148   | 45        | 62      | 79      |
| CMPW           | ワード・データの比較                         | 152   | 46        | 63      | 80      |
| СМР0           | バイト・データの0比較                        | 147   | 45        | 62      | 79      |
| DEC            | バイト・データのデクリメント                     | 163   | 47        | 64      | 82      |
| DECW           | ワード・データのデクリメント                     | 165   | 47        | 64      | 82      |
| DI             | 割り込みの禁止                            | 223   | 52        | 69      | 87      |
| DIVHU          | データの符号なし除算                         | 157   | _         | _       | 81      |
| DIVWU          | データの符号なし除算                         | 158   | -         | _       | 81      |
| EI             | 割り込みの許可                            | 222   | 52        | 69      | 87      |
| HALT           | ホルト・モードの設定                         | 224   | 52        | 69      | 87      |
| INC            | バイト・データのインクリメント                    | 162   | 47        | 64      | 82      |
| INCW           | ワード・データのインクリメント                    | 164   | 47        | 64      | 82      |
| MACH           | データの符号付き積和演算                       | 160   | _         | _       | 81      |
| MACHU          | データの符号なし積和演算                       | 159   | _         | _       | 81      |

表B-1 アルファベット順の命令早見表 (2/3)

| ニモニック        | 内容                       | 機能の   | クロッ     | ク数の掲載   | はページ    |
|--------------|--------------------------|-------|---------|---------|---------|
|              |                          | 掲載ページ | RL78-S1 | RL78-S2 | RL78-S3 |
| MOV          | バイト・データの転送               | 126   | 37      | 53      | 70      |
| MOVS         | バイト・データの転送とPSW変化         | 131   | 39      | 56      | 73      |
| MOVW         | ワード・データの転送               | 133   | 39      | 56      | 73      |
| MOVW rp, SP  | スタック・ポインタとのワード・データの転送    | 197   | 51      | 68      | 86      |
| MOVW SP, src | スタック・ポインタとのワード・データの転送    | 197   | 51      | 68      | 86      |
| MOV1         | 1ビット・データの転送              | 180   | 48      | 65      | 83      |
| MULH         | データの符号付き乗算               | 156   | _       | _       | 81      |
| MULHU        | データの符号なし乗算               | 155   | _       | _       | 81      |
| MULU         | データの符号なし乗算               | 154   | 46      | 63      | 81      |
| NOP          | ノー・オペレーション               | 221   | 52      | 69      | 87      |
| NOT1         | 1ビット・データの論理否定            | 186   | 49      | 66      | 84      |
| ONEB         | バイト・データの01Hセット           | 129   | 39      | 56      | 73      |
| ONEW         | ワード・データの0001Hセット         | 136   | 41      | 58      | 75      |
| OR           | バイト・データの論理和              | 144   | 44      | 61      | 78      |
| OR1          | 1ビット・データの論理和             | 182   | 48      | 65      | 83      |
| POP          | ポップ                      | 196   | 51      | 68      | 86      |
| PUSH         | プッシュ                     | 195   | 51      | 68      | 86      |
| RET          | サブルーチンからの復帰              | 191   | 50      | 67      | 85      |
| RETB         | ハードウエア・ベクタ割り込みからの復帰      | 193   | 50      | 67      | 85      |
| RETI         | ハードウエア・ベクタ割り込みからの復帰      | 192   | 50      | 67      | 85      |
| ROL          | バイト・データの左方向のローテート        | 175   | 48      | 65      | 83      |
| ROLC         | キャリーを含むバイト・データの左方向のローテート | 177   | 48      | 65      | 83      |
| ROLWC        | キャリーを含むワード・データの左方向ローテート  | 178   | 48      | 65      | 83      |
| ROR          | バイト・データの右方向のローテート        | 174   | 48      | 65      | 83      |
| RORC         | キャリーを含むバイト・データの右方向のローテート | 176   | 48      | 65      | 83      |
| SAR          | 右方向の算術シフト                | 171   | 47      | 64      | 82      |
| SARW         | 右方向の算術シフト                | 172   | 47      | 64      | 82      |
| SEL RBn      | レジスタ・バンクの選択              | 220   | _       | 69      | 87      |
| SET1         | 1ビット・データのセット             | 184   | 49      | 66      | 84      |
| SHL          | 左方向の論理シフト                | 169   | 47      | 64      | 82      |
| SHLW         | 左方向の論理シフト                | 170   | 47      | 64      | 82      |
| SHR          | 右方向の論理シフト                | 167   | 47      | 64      | 82      |
| SHRW         | 右方向の論理シフト                | 168   | 47      | 64      | 82      |
| SKC          | キャリー・フラグによるスキップ(CY = 1)  | 213   | 52      | 69      | 87      |
| SKH          | 数値の大小によるスキップ((ZVCY) = 0) | 217   | 52      | 69      | 87      |
| SKNC         | キャリー・フラグによるスキップ(CY = 0)  | 214   | 52      | 69      | 87      |
| SKNH         | 数値の大小によるスキップ((ZVCY) = 1) | 218   | 52      | 69      | 87      |
| SKNZ         | ゼロ・フラグによるスキップ (Z=0)      | 216   | 52      | 69      | 87      |
| SKZ          | ゼロ・フラグによるスキップ (Z=1)      | 215   | 52      | 69      | 87      |
| STOP         | ストップ・モードの設定              | 225   | 52      | 69      | 87      |
| SUB          | バイト・データの減算               | 141   | 42      | 59      | 76      |
| SUBC         | キャリーを含むバイト・データの減算        | 142   | 43      | 60      | 77      |

表B-1 アルファベット順の命令早見表 (3/3)

| ニモニック          | 内容              | 機能の クロック数の掲載ページ |         |         |         |
|----------------|-----------------|-----------------|---------|---------|---------|
|                |                 | 掲載ページ           | RL78-S1 | RL78-S2 | RL78-S3 |
| SUBW           | ワード・データの減算      | 151             | 46      | 63      | 80      |
| SUBW SP, #byte | スタック・ポインタの減算    | 199             | 51      | 68      | 86      |
| хсн            | バイト・データの交換      | 128             | 38      | 55      | 72      |
| XCHW           | ワード・データの交換      | 135             | 41      | 58      | 75      |
| XOR            | バイト・データの排他的論理和  | 145             | 44      | 61      | 78      |
| XOR1           | 1ビット・データの排他的論理和 | 183             | 49      | 66      | 84      |

RL78 ファミリ 付録 C 改版履歴

## 付録C 改版履歴

### C.1 本版で改訂された主な箇所

| 箇月        | 听  | 内容                                    | 分類  |  |
|-----------|----|---------------------------------------|-----|--|
| 第5章 命令セット |    |                                       |     |  |
| p.81      |    | 表5-7 RL78-S3コアのオペレーション一覧(12/18)に注意を追加 | (C) |  |
| 第6章 命令の説明 |    |                                       |     |  |
| p.157, 15 | 59 | 6.5 乗除積和算命令に注意を追加                     | (C) |  |

備考 表中の「分類」により、改訂内容を次のように区分しています。

(a) : 誤記訂正、(b) : 仕様(スペック含む)の追加/変更、(c) : 説明、注意事項の追加/変更、

(d):パッケージ、オーダ名称、管理区分の追加/変更、(e):関連資料の追加/変更

RL78 ファミリ 付録 C 改版履歴

# C.2 前版までの改版履歴

これまでの改版履歴を次に示します。

| 版数       | 内容                                      |     | 適用箇所       |
|----------|---|-----|------------|
| Rev.2.10 | 3.1.2(3)レジスタ・バンク選択フラグ(RBS0, RBS1)の誤記を訂正 | 第3章 | レジスタ       |
|          | 表5-8 命令フォーマット一覧の誤記を訂正                   | 第5章 | 命令セット      |
| Rev.2.00 | 説明を変更                                   | 第1章 | 概説         |
|          | 説明を変更                                   | 第2章 | メモリ空間      |
|          | 3.1.1 プログラム・カウンタ(PC)の説明を変更              | 第3章 | レジスタ       |
|          | 3.1.2 プログラム・ステータス・ワード(PSW)の説明を変更        |     |            |
|          | 3.1.2(3)レジスタ・バンク選択フラグ(RBS0, RBS1)に注意を追加 |     |            |
|          | 3.1.3 スタック・ポインタ(SP)の説明を変更               |     |            |
|          | 3.2 汎用レジスタの説明を変更                        |     |            |
|          | 表3-2 汎用レジスター覧に注を追加                      |     |            |
|          | 3.3 ES、CSレジスタの説明を変更                     |     |            |
|          | 3.4.1 プロセッサ・モード・コントロール・レジスタ(PMC)の説明を変更  |     |            |
|          | 4.1.1 レラティブ・アドレッシングの注意を削除               | 第4章 | アドレッシング    |
|          | 4.2.3 ダイレクト・アドレッシングの誤記を訂正               |     |            |
|          | 4.2.9 スタック・アドレッシングの説明を変更                |     |            |
|          | 命令セットの説明を変更                             | 第5章 | 命令セット      |
|          | 表5-1 オペランドの表現形式と記述方法に注を追加               |     |            |
|          | 表5-2 オペレーション欄の記号に注を追加                   |     |            |
|          | 5.5.1 RL78-S1コアのオペレーション一覧として説明を追加       |     |            |
|          | 5.5.2 RL78-S2コアのオペレーション一覧として説明を追加       |     |            |
|          | 5.5.3 RL78-S3コアのオペレーション一覧として説明を追加       |     |            |
|          | 表5-8 命令フォーマット一覧 (12/30) に注を追加           |     |            |
|          | 表5-8 命令フォーマット一覧 (30/30) に注を追加           |     |            |
|          | 表5-10 命令マップ(2nd MAP)に注を追加               |     |            |
|          | CMPO(バイト・データの0比較)のフラグの誤記を訂正             | 第6章 | 命令の説明      |
|          | 6.5 乗除積和算命令に注意を追加                       |     |            |
|          | 6.15 CPU制御命令に注意を追加                      |     |            |
|          | 7.2 動作クロック数の説明を変更                       | 第7章 | パイプライン     |
|          | 7.2.3 命令の組み合わせによるハザードの説明を変更、注を追加        |     |            |
|          | 命令索引(機能別)を早見表の形式に変更                     | 付録A | 命令索引 (機能別) |
|          | 命令索引(アルファベット順)を早見表の形式に変更                | 付録B | 命令索引(アルファベ |
|          |   | ット順 | )          |

RL78 ファミリ ユーザーズマニュアル ソフトウェア編

発行年月日 2011年1月31日 Rev.1.00

2014年11月20日Rev.2.20

発行 ルネサス エレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部 1753



■営業お問合せ窓口

http://www.renesas.com

※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒100-0004 千代田区大手町2-6-2 (日本ビル)

| ■技術的なお問合せおよび資料のご請求は下記へどうぞ。<br>総合お問合せ窓口: http://japan.renesas.com/contact/ |  |  |
|---|--|--|
|   |  |  |
|   |  |  |
|   |  |  |
|   |  |  |

RL78 ファミリ

