

占空比: 脉冲宽度 t_w 占整个周期 T 的百分数 $q = \frac{t_w}{T} \times 100\%$

• 数制展开多项式 $(N)_R = \sum_{i=0}^n K_i \cdot R^i$ 以 R 为基数

• 2, 8, 10, 16进制数的表示方法及转换: 短除法, 连乘法, 分组计算
要求逢进时, 最后一位看小数是否 >0.5 , 四舍五入

$$(37)_D = (100101)_B \quad (F5.6)_H = (1111 \ 0001 \ 0101 \ 0111)_B \quad (3.2)_D = (11.01)_B$$

• 有符号数表示形式: ①原码: 正数符号位为0, 负数符号位为1

②反码: 正数反码与原码相同, 负数反码为原码符号位不变, 各位逐位取反 $(1101)_D = (1010)_D$

③补码: 正数补码与原码相同, 负数补码为反码+1

$$\text{原码: } -(2^{n-1}) \sim (2^{n-1}-1) \quad \text{反码: } -(2^{n-1}) \sim (2^{n-1}-1) \quad \text{补码: } -2^{n-1} \sim 2^{n-1}-1$$

• 溢出判断: 两个数符号相同, 而和的符号与它们不同

• 8421码, 2421码, 5421码: 有权码, BCD码, 10种代码表示十进制的10个数码

余3码, 余3循环码, 格雷码, 无权码, BCD码 $\rightarrow$ 具有相邻性

$$(0010)_B \leftrightarrow (0011)_B \quad \text{格雷码的相加是二进制码, 二进制的异或是格雷码}$$

• 与、或、非、与非、或非、异或、同或

• 真值表, 逻辑表达式, 逻辑图, 波形图

• 逻辑代数基本定律与恒等式

$$\text{交换律: } A+B=A+B \quad \text{分配律: } A+BC=(A+B)(A+C) \quad \text{恒等式: } A+\bar{A}B=A+B \quad A(\bar{A}+B)=AB$$

• 代入规则: 在任何逻辑等式中, 如果用同一个逻辑表达式替换等式两边出现的某变量 A , 则等式依然成立

反演规则: 上非下不非, 上非下不非, $A \rightarrow \bar{A}, \bar{B} \rightarrow B, 1 \rightarrow 0, 0 \rightarrow 1$ 即得

$$\text{例: } L = \bar{A} \cdot \bar{B} + C \cdot D + 0 \quad \bar{L} = (A+B) \cdot (\bar{C} + \bar{D}) \cdot 1$$

对偶规则: 上非下不非, $1 \rightarrow +, + \rightarrow 1, 0 \rightarrow \cdot, \cdot \rightarrow 0$ 即得

$$\text{例: } L = (A+B)(A+C) \quad \bar{L} = \bar{A}\bar{B} + \bar{A}\bar{C}$$

$\rightarrow$ 最小项表达式即标准与-或表达式

• 最小项: 对于有 n 个变量的逻辑函数若有一乘积项包含全部的 n 个变量, 每个变量都以它的原变量或反变量的形式在乘积项中出现且只出现一次, 即为最小项

性质: ①只有一组取值使之为1, 其余均为0 ②不同最小项之和为0 ③所有最小项之和为1 $ABC = m_5$

• 最大项: 对于有 n 个变量的函数, 有一项包含全部的 n 个变量, 每个变量都以原变量或反变量的形式出现且只出现一次, 即为最大项

性质: ①只有一组取值使之为0, 其余均为1 ②不同最大项之和为1 ③所有最大项之和为0 $A+B+C = M_2$

关系: $m_i = \bar{M}_i, \bar{m}_i = M_i$ 未出现在最小项表达式中的各标号组成的最大项之和构成最大项表达式, 反之亦然

• 卡诺图化简法

• MOS管符号特性: $V_{GS} < V_{TH}$ 时截止 $V_{GS} > V_{TH}$ 时导通 $V_{DS} > V_{GS} - V_{TH}$ 时恒流

• CMOS管反相器: 与或非门, 传输门

特性: ①静态功耗极低 ②强驱动能力 ③输入电阻极高

• 输入保护: 输入输出缓冲电路: 输入输出端都接一电阻器

• CMOS漏极开路门(ODT): 必须在漏极和 V_{DD} 间接一个上拉电阻 R_p

线与: 两个门的输出端并联, 功能: 线与, 驱动发生逻辑, 实现逻辑电平变换 (低电平: 只靠 V_{DD} 驱动)

• 三态门: 输出高电平, 低电平, 高阻态三种状态, 可与任何时刻只有一个使能端为有效信号

• 传输门: 输出高电平, 噪声容限, 传输延迟, 功耗, 延迟, 功耗, 输入输出

$$V_{NH} = V_{OH}(min) - V_{SH}(max) \quad V_{NL} = V_{OL}(max) - V_{SL}(min) \quad \text{噪声容限反映了门电路的抗干扰能力}$$

$$t_{pd} = \frac{1}{2}(t_{PHL} + t_{PLH}) \quad \text{表征门电路开关速度}$$

$$P_D = (C_{PD} + C_L)V_{DD}^2 f \quad \text{动态功耗}$$

$$DP = t_{pd} P_D \quad \text{功耗-延迟积}$$

$$N_{OH} = \frac{I_{OH}(min)}{I_{SH}(max)}$$

$$N_{OL} = \frac{I_{OL}(max)}{I_{SL}(min)}$$

• 逻辑门等效符号



$$L = \bar{A} \cdot \bar{B} = \bar{A+B}$$

$$L = \bar{A+B} = \bar{A} \cdot \bar{B}$$

$$L = \bar{A+B} = \bar{A} \cdot \bar{B}$$

$$L = \bar{A+B} = \bar{A} \cdot \bar{B}$$

传输门可构成数据选择/分配器, 触发器等



- 门电路接口问题: ① 逻辑电平兼容: $V_{OH(min)} \geq V_{IH(min)}$, $V_{OL(max)} \leq V_{IL(max)}$ ② 扇出: $I_{OL(max)} > |I_{IL(max)}|$, $|I_{OH(max)}| > I_{IH(max)}$
- 多余输入端处理: 接0, 接1, 或接A.

• 组合逻辑电路的分析:
 写出逻辑表达式 $\rightarrow$ 化简 $\rightarrow$ 列真值表 $\rightarrow$ 画波形图 $\rightarrow$ 功能评述

• 组合逻辑电路的设计:
 确定I/O变量 $\rightarrow$ 列真值表 $\rightarrow$ 写逻辑表达式 $\rightarrow$ 化简 $\rightarrow$ 画电路

• 竞争冒险: 电路在信号电平变化瞬间, 可能与期望下的逻辑功能不符, 产生错误输出的现象.
 竞争: 一个逻辑门的两个输入端信号同时向相反方向变化, 而变化的时间有差异的现象
 冒险: 由竞争而可能产生输出干扰脉冲的现象.
 消除方法: ① 发现并消去互补项 ② 增加乘积项以避免互补项相加. ③ 输出端并联电容器

• 编码器: CD4532 优先编码器


I_0 I_1 I_2 I_3 I_4 I_5 I_6 I_7 EI	EO GS		EI	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0	GS	EO
0		0	x	x	x	x	x	x	x	x	x	0	0	0	0	0
1		1	0	0	0	0	0	0	0	0	0	0	0	0	0	1
2		2	0	1	x	x	x	x	x	x	x	1	1	1	0	0
3		3	0	0	1	x	x	x	x	x	x	1	0	1	1	0
4		4	0	0	0	1	x	x	x	x	x	1	0	0	1	0
5		5	0	0	0	0	1	x	x	x	x	0	1	1	1	0
6		6	0	0	0	0	0	1	x	x	x	0	1	0	1	0
7		7	0	0	0	0	0	0	1	x	x	0	1	0	0	1
8		8	0	0	0	0	0	0	0	1	x	0	0	1	1	0
9		9	0	0	0	0	0	0	0	0	1	0	0	0	1	0

• 译码器: 74HC139 二-四译码器, 74HC138 三-八译码器

E	Y_0	Y_1	Y_2	Y_3	$\bar{E}$	$\bar{A}_1$	$\bar{A}_0$	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	E_1	E_2	E_3	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	$\bar{E}_1$	$\bar{E}_2$	$\bar{E}_3$	$\bar{A}_2$	$\bar{A}_1$	$\bar{A}_0$	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$		
0	0	1	x	x	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
1	1	0	0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
2	2	0	0	1	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
3	3	0	1	0	1	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
4	4	1	0	1	1	1	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
5	5	1	1	0	1	1	1	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
6	6	1	1	1	0	1	1	1	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
7	7	1	1	1	1	0	1	1	1	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

数据选择器: 74HC151 11选-1选择器


• 数据选择器: 74HC151 1选-8选




• 数值比较器: 74HC85 四位数值比较器

I_A I_L I_E	A_1 B_1 E	I_A I_L I_E	A_0 B_0 E	G L E
1	0	0	0	1
0	1	0	0	0
x	x	1	0	0
1	1	0	0	0
0	0	0	1	1


• 半加器



• 全加器





74LS283 四位二进制并行加法器



• 与阵列与或阵列表示方法

• SR锁存器的原理, D锁存器的原理




E	D	功能
0	x	保持
1	0	置0
1	1	置1

74HC373 8D锁存器

模式	$\bar{OE}$	LE	Q_n	Q_n
使能并锁存器 (传统模式)	0	1	0	0
	0	1	1	1
锁存和读锁存器	0	0	0	0
	0	0	1	1
禁止输出	1	x	x	高阻

• D, T, T', JK, SR 触发器


D 触发器



D	功能
0	置0
1	置1

$$Q^{n+1} = D$$


T 触发器



T	功能
0	保持
1	翻转

$$Q^{n+1} = T\bar{Q} + \bar{T}Q$$


T' 触发器



功能翻转

$$Q^{n+1} = \bar{Q}$$


JK 触发器



JK	功能
00	保持
01	置0
10	置1
11	翻转

$$Q^{n+1} = J\bar{Q} + KQ$$

SR 触发器



SR	功能
00	保持
01	置0
10	置1
11	不确定

$$Q^{n+1} = S + \bar{R}Q$$

• 功能转换: 联立

• 同步时序逻辑电路的分析

① 代数法: 写输出、激励、状态方程组 → 列状态表 → 画状态图或时序图 → 描述功能

② 表格法: 写输出、激励 → 列状态真值表 → 画状态图或时序图 → 描述功能

• 米利型: 输出信号 O 是状态变量 S 和输入信号 I 的函数, $O = h(I, S)$

• 摩尔型: 输出信号 O 是状态变量 S 的函数, $O = h(S)$

• 同步时序逻辑电路的设计

确定 I/O 变量 → 画原始状态图 → 状态化简 → 状态编码 → 用触发器 → 写输出、激励方程 → 画逻辑图 → 检查自启动

• 异步时序逻辑电路的分析

写时钟、输出函数方程 → 列状态方程/次态真值表 → 列状态表 → 画状态图/时序图 → 描述功能 → 检查自启动

• 74HC374 8 位寄存器

OE	CLK	D	Q
0	↑	1	1
0	↓	0	0
0	1 或 0	X	Q^n
1	X	X	$\bar{Q}$

74HC164 8 位移位寄存器 (串行输入)


CP	Q_0	Q_1	Q_2	Q_3
第 1 个时钟沿	X	X	X	X
	D_3	X	X	X
	D_2	D_3	X	X
	D_1	D_2	D_3	X
	D_0	D_1	D_2	D_3

74HC194 四位双向移位寄存器


D_0	D_1	D_2	D_3	并行输入
Q_0	Q_1	Q_2	Q_3	并行输出

S	S ₀	功能
0	0	保持
0	1	右移
1	0	左移
1	1	并行输入

• 74HC393 异步四位二进制计数器



• 74LVCM1 四位二进制计数器




CR	PE	CEP	CET	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	Tc
0	X	X	X	X	X	X	X	X	0	0	0	0	0
1	0	X	X	↑	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	#
1	1	0	X	X	X	X	X	X	保持	#	#	#	#
1	1	X	0	X	X	X	X	X	保持	0	#	#	#
1	1	↑	X	X	X	X	X	X	计数	#	#	#	#

• 任意进制计数器的实现方法: 用模 M 的集成计数器构成模 N 计数器时:

① $N < M$: 反馈清零/分频置数

② $N > M$: 同步级联/异步级联

• 74HC4017 十进制扭环计数器



状态编号	0	1	2	3	4	5	6	7	8	9
$Q_3 Q_2 Q_1 Q_0$	0000	0001	0011	0010	0111	0110	1111	1110	1011	1010
$Q_3 Q_2 Q_1 Q_0$	0000	0001	0011	0010	0111	0110	1111	1110	1011	1010

• ROM 实现组合逻辑电路功能的方法: 列出真值表, 逻辑函数的输入作为地址, 输出作为存储内容

• 容量扩展的方法:

① 字长 (位) 扩展: 芯片并联, 即将 RAM 的地址线、读/写控制线和平片选信号对应并联在一起, 而各芯片数据输入/输出作为字的各个位线

② 字数扩展: 将增加地址码作为高位, 利用外加译码器译码后控制存储器芯片的片选使能输入端

• LUT 的组成及 LUT 实现组合逻辑

• 触发器可实现时序逻辑

• 触发器用途: 定时、延时、步长计数

• 触发器用途: 波形整形、抗干扰

• 倒T形电阻网络D/A转换器原理

$$V_o = -\frac{V_{REF}}{2^n} R_f \sum_{i=0}^{n-1} (D_i \cdot 2^i)$$

• 参考电压与量程范围的关系

$$V_o \in [0, -\frac{2^{n-1}}{2^n} V_{REF}]$$

• AD7533集成D/A芯片

$$V_o = -\frac{V_{REF}}{2^n} R_f \sum_{i=0}^{n-1} (D_i \cdot 2^i)$$

• 单极性与双极性

单极性: 输入量为无符号自然二进制码, 输出模拟量为正值或负值 (取决于 V_{REF} 极性)

双极性: 输入二进制补码, 加入偏置

• 影响指标的因素

① 分辨率 $\frac{V_{FSR}}{V_{max}} \rightarrow \frac{1}{2^n}$

• 并行比较型 逐次比较型 双积分型

应用: 脉冲波产生电路
数字式可编程增益放大器