
读信道链路框图

读信道链路：前放→AC→VGA/AGC→TA→CTF→ADC→均衡→检测（式 5-20 的架构位置）



预算要点：ADC 量化噪声与均衡器联合预算；均衡置于 ADC 后加大定时环延迟；TA 处理位置决定定时环稳定性。