


Generatore di codici convoluzionali

Obiettivo: progettare un generatore di codici convoluzionali compatibile con le seguenti specifiche

- 1) rate del codice $R_c = 1/2$
- 2) lunghezza di vincolo $N=11$
- 3) implementi la relazione: $c_k = c_{k-8} + c_{k-10} + a_k + a_{k-3} + a_{k-4}$

Schema a blocchi:



La relazione finale del progetto deve contenere:

-) Introduzione (descrizione algoritmo, possibili applicazioni, possibili architetture, etc.)
-) Descrizione dell'architettura selezionata per la realizzazione (diagramma a blocchi, ingressi/uscite, etc.)
-) Codice VHDL (con commenti dettagliati)
-) Test-plan e relativi Testbench per la verifica
-) Risultati della sintesi logica automatica su piattaforma Xilinx FPGA Zync: risorse utilizzate (slice, LUT, etc.), massima frequenza di funzionamento, cammino critico, etc. commentando eventuali messaggi di warnings.
-) Conclusioni