



Memorias de Microcódigo.

Todas las microinstrucciones son almacenadas en memorias, denominadas memoria de Microcódigo. En el ESCOMIPS se tiene dos memorias de este tipo denominadas Memoria de Microcódigo de Operación y Memoria de Microcódigo de Función.

Memoria de Microcódigo de Operación.

Esta memoria contiene todas las microinstrucciones de las instrucciones que NO son Tipo R, es decir, aquellas instrucciones cuyo código de operación es diferente de cero. En esta memoria el código de operación ubicado en los bits 24 a 20 de la instrucción, $I[24-20]$, especifica la dirección de la memoria donde se encuentra guardada la microinstrucción de dicha instrucción. Así por ejemplo, para la instrucción LI que tiene el código de operación 00001, quiere decir que en la dirección de memoria 00001 se encuentra la microinstrucción de la instrucción LI.

Por lo tanto, dado que se tienen 5 bits en el campo del código de operación y se tiene 20 líneas de control en el microprocesador, la organización de la memoria de Microcódigo de Operación es de 32×20 .

Cabe hacer notar, que todas las instrucciones que tienen código de operación cero son instrucciones Tipo R y las microinstrucciones de estas instrucciones no se pueden colocar al mismo tiempo en la dirección cero de la Memoria de Microcódigo de Operación. Por lo que las microinstrucciones de estas instrucciones se colocan en la Memoria de Microcódigo de Función. **Sin embargo, esta dirección de memoria es aprovechada para colocar la segunda microinstrucción de las instrucciones de brinco condicional. Esta microinstrucción se encarga de ejecutar el salto.** La primera microinstrucción de las instrucciones de brinco condicional se coloca en la dirección de memoria que corresponde con el código de operación de cada instrucción de brinco condicional. Esta microinstrucción se encarga de realizar la resta entre los dos operandos a comparar para modificar las banderas de la ALU y poder verificar la condición de la instrucción de brinco.

El ESCOMIPS tiene asignados los códigos de operación en el rango de 01 a 23, por lo que, en estas direcciones se encuentran todas las microinstrucciones de las instrucciones del procesador que no son tipo R. Los códigos en el rango de 24 a 31 están disponibles para futuras instrucciones que se quieran incorporar en el ensamblador del procesador.

La Memoria de Microcódigo de Operación se muestra en la tabla 1.



DIR	UP	DW	WPC	SDMP	SR2	SWD	SHE	DIR	WR	LF	SEXT	SOP1	SOP2	ALUOP	SDMD	WD	SR	Instrucción
0	0	0	1	1	0	0	0	0	0	0	0	1	1	0011	0	0	1	Bcond
1	0	0	0	0	0	0	0	0	1	0	0	0	0	0000	0	0	0	LI
2	0	0	0	0	0	1	0	0	1	0	0	0	0	0000	1	0	0	LWI
3	0	0	0	0	1	0	0	0	0	0	0	0	0	0000	1	1	0	SWI
4	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	SW
5	0	0	0	0	0	1	0	0	1	1	0	0	1	0011	0	0	1	ADDI
6	0	0	0	0	0	1	0	0	1	1	0	0	1	0111	0	0	1	SUBI
7	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	ANDI
8	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	ORI
9	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	XORI
10	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	NANDI
11	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	NORI
12	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	XNORI
13	0	0	0	0	1	0	0	0	0	1	0	0	0	0111	0	0	0	BEQI
14	0	0	0	0	1	0	0	0	0	1	0	0	0	0111	0	0	0	BNEI
15	0	0	0	0	1	0	0	0	0	1	0	0	0	0111	0	0	0	BLTI
16	0	0	0	0	1	0	0	0	0	1	0	0	0	0111	0	0	0	BLETI
17	0	0	0	0	1	0	0	0	0	1	0	0	0	0111	0	0	0	BGTI
18	0	0	0	0	1	0	0	0	0	1	0	0	0	0111	0	0	0	BGETI
19	0	0	1	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	B
20	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	CALL
21	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	RET
22	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	NOP
23	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	LW
24	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS
25	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS
26	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS
27	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS
28	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS
29	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS
30	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS
31	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRAS

Tabla 1: Memoria de microcódigo de operación.



Memoria de Microcódigo de Función.

Esta memoria contiene todas las microinstrucciones de las instrucciones que son Tipo R, es decir, aquellas instrucciones cuyo código de operación es cero. En esta memoria el código de función ubicado en los bits 3 a 0 de la instrucción, $I[3-0]$, especifica la dirección de la memoria donde se encuentra guardada la microinstrucción de dicha instrucción. Así por ejemplo, para la instrucción SUB que tiene el código de operación 00 y código de función 01, quiere decir que en la dirección de memoria 01 se encuentra la microinstrucción de la instrucción SUB.

Por lo tanto, dado que se tienen 4 bits en el campo del código de función y se tiene 20 líneas de control en el microprocesador, la organización de la memoria de Microcódigo de Función es de 16 x 20.

El ESCOMIPS tiene asignados los códigos de función en el rango de 00 a 10, por lo que, en estas direcciones se encuentran todas las microinstrucciones de las instrucciones del procesador que son tipo R. Los códigos en el rango de 11 a 15 están disponibles para futuras instrucciones tipo R que se quieran incorporar en el ensamblador del procesador.

La Memoria de Microcódigo de Función se muestra en la tabla 2.

Dir	UP	DW	WPC	SDMP	SR2	SWD	SHE	DIR	WR	LF	SEXT	SOP1	SOP2	ALUOP	SDMD	WD	SR	Instrucción
0	0	0	0	0	0	1	0	0	1	1	0	0	0	0011	0	0	1	ADD
1	0	0	0	0	0	1	0	0	1	1	0	0	0	0111	0	0	1	SUB
2	0	0	0	0	0	1	0	0	1	1	0	0	0	0000	0	0	1	AND
3	0	0	0	0	0	1	0	0	1	1	0	0	0	0001	0	0	1	OR
4	0	0	0	0	0	1	0	0	1	1	0	0	0	0010	0	0	1	XOR
5	0	0	0	0	0	1	0	0	1	1	0	0	0	1101	0	0	1	NAND
6	0	0	0	0	0	1	0	0	1	1	0	0	0	1100	0	0	1	NOR
7	0	0	0	0	0	1	0	0	1	1	0	0	0	0110	0	0	1	XNOR
8	0	0	0	0	0	1	0	0	1	1	0	0	0	1101	0	0	1	NOT
9	0	0	0	0	0	0	1	1	1	0	0	0	0	0000	0	0	0	SLL
10	0	0	0	0	0	0	1	0	1	0	0	0	0	0000	0	0	0	SRL
11	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRA
12	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRA
13	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRA
14	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRA
15	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	0	0	0	OTRA

Tabla 2: Memoria de microcódigo de función.



Carta ASM de la unidad de Control.

Para poder ejecutar las microinstrucciones de las memorias de microcódigo de operación y microcódigo de función debemos elaborar una carta ASM. En la carta ASM se colocan las acciones que debe realizar la unidad de control para generar las microinstrucciones en el procesador. Primero se decodifica la instrucción, a través del código de operación, para identificar si la instrucción es TIPO R o si es alguna instrucción de brinco condicional. Con la decodificación se elige la memoria de microcódigo de operación o la memoria de microcódigo de función. Si es una instrucción de brinco condicional en el nivel en alto de la señal de reloj se genera la microinstrucción para realizar la resta de los operandos y poder obtener el resultado de las banderas (Z,N,C,OV) de la ALU. Si la condición se cumple, en el nivel bajo de la señal de reloj se genera la microinstrucción para realizar el salto.

La carta ASM de la unidad de control se muestra en la figura 1.




Figura 1: Carta ASM de la unidad de Control

A partir de esta carta ASM se obtiene la ruta de datos de la unidad de control, la cual se muestra en la figura 2.




Figura 2: Ruta de Datos de la Unidad de Control

Cada bloque de la ruta de datos de la unidad de control se explica a continuación:

Memoria de microcódigo de Operación. Esta memoria contiene las microinstrucciones de las instrucciones cuyo código de operación no es TIPO R.

Memoria de microcódigo de Función. Esta memoria contiene las microinstrucciones de las instrucciones cuyo código de operación es TIPO R.

Decodificador de instrucción. Este bloque determina si se trata de una instrucción TIPO R o es alguna instrucción de brinco condicional. Esto se hace al verificar el código de operación de la instrucción.

Nivel. Este bloque activa su salida NA en nivel alto cuando el reloj, clk, está en el semiciclo positivo.

Condición. Este bloque determina si la condición de una instrucción de brinco condicional se cumple. Esto se hace con el valor de las banderas (Z, N, C, OV) generadas en la ALU.

Registro de estado. Este registro guarda el valor de las banderas de estado generadas por la ALU. Este registro es el único elemento del procesador que se activa en flanco de bajada.

Unidad de control. Este bloque contiene el autómata de control de la carta ASM de la unidad de control del ESCOMIPS.

AUTOR: VICTOR HUGO GARCÍA ORTEGA



Después de determinar la carta ASM y la ruta de datos, se procede a obtener el autómata de control que activará cada señal de cada componente de la ruta de datos. Este autómata se obtiene sustituyendo las acciones de la carta ASM por las señales de los componentes de la ruta de datos que llevan a cabo dichas acciones. El autómata de control se muestra en la figura 3.




Figura 3: Autómata de Control de la Unidad de Control