

从整体架构到一个像素的电路细节

单像素 MicroLED 驱动教学技术报告

Architecture · Analog · RTL · Verification

先理解电流路径，再读六个 MOS 的分工；
先跑通一个像素，再进入版图与阵列。

当前可核查成果

Phase 1 baseline：真实 RTL PWM 事件驱动 GF180MCU 晶体管级电路，再接 synthetic MicroLED 电气模型。133,159 次 RTL 检查、7 个 bridge/provenance tests、22 次 SPICE 运行、19 项 analog 检查通过。

单像素 physical cell：所选 Magic deck 的 DRC count 0、Netgen LVS unique match、GDS 回读复核、7/7 nets 的 Magic RC extraction 与配对电气回归已有实际结果。此证据属于 standalone analog cell。

Phase 1 的 22 次 SPICE = 19 次 transistor cases + 3 次独立 LED DC calibration。physical 回归另行记录。平均电流是 electrical brightness proxy；尚无光学测量。

版本日期：2026-10-03 · 单像素教学版

源码、条件与 compact evidence 保存在公开仓库。

github.com/Kevin-Kaiyo/open-microled-driver-asic

READING GUIDE

怎样跟着这份报告学习

这份讲义按“整体框架 → 细节 → 验证 → 版图”的顺序组织。第一次阅读先把系统中的能量路径和控制路径区分开；第二次再对照源码核对每个参数。你不必先掌握 FPGA，也可以从计数器、比较器与帧边界理解 ASIC 的数字逻辑。

每个小节给出学习目标、工程解释与可追溯出处。模型参数、工具运行和实物测量具有不同的证据等级，阅读时要把“已经运行”和“未来计划”分开。

01 先看整体系统

02 慢慢读懂 PWM 数字逻辑

03 从模拟机制到器件选型

04 LED 模型与可复现实验

05 看结果，也看证据边界

06 先补同一个像素的物理实现

先看见整条路径

RTL 控制

1 MHz clock
8-bit counter
duty / enable

电压桥接

实际 edge CSV
0 / 3.3 V PWL
10 ns slew

模拟像素

GF180MCU
6-MOS driver
IREF = 100 μ A

电气负载

Synthetic LED
I-V + charge
测量 branch current

数字箭头描述“什么时候开、什么时候关”。电流真正沿着 VLED → LED → XOUT → ground 流动。外部 ideal reference、理想电源与 synthetic LED 都是明确的 testbench 条件。

PART 01

先看整体系统

01 整体架构：让一个数字设定变成 LED 电流

能说出整个项目的输入、处理环节和输出。

先把 ASIC 看成分工明确的系统。数字逻辑回答“什么时候开”，模拟驱动回答“开时流多少电流”，LED 的电气特性参与决定电压工作点。当前输出是仿真电流，不能直接标为实测亮度。Python 负责运行、桥接和检查；实际 PWM 来自 RTL，电流来自 MOS/LED 的 SPICE 求解。条件：单像素；单向 digital→analog。

用户设定 duty 与 enable，数字逻辑产生 PWM。

MOS current sink 决定导通电流，LED 模型决定电气工作点。

当前跑通一条单像素 RTL → transistor → LED 电流路径。

平均电流作为电气亮度代理，光学输出仍待测。

对照出处：设计系统图 [runner](#)

02 现在与长期：先完成一个像素，再增加规模

分清当前交付范围与长期 ASIC 架构。

当前已经推进到 standalone 六 MOS analog cell：Magic DRC=0、Netgen unique match、GDS roundtrip 复核通过，七个 nets 全部 RC extraction 后完成配对电气回归。这只支持该 analog cell 与所选公开 deck 的结果。数字 PWM 的 synthesis/physical integration、pads/ESD、foundry signoff、硅片及光学实测仍未完成。FPGA 是未来外部 controller 候选，当前 RTL 使用 Icarus 执行。4×4 的 receiver、register map 与 pixel memory 尚未实现，先学习并完成这一个像素的完整接口责任。

已跑通一个像素的 RTL → transistor → LED 电流路径。

Standalone analog cell 已有 MAG/GDS、DRC/LVS 与 RC 回归。

下一步完成数字 physical integration、reference 与芯片接口。

4×4 的通信和像素存储仍按后续独立阶段展开。

对照出处：单像素物理与RC回归 [roadmap](#) [当前layout](#)

03 四种量：数据、时间、电流与光

分清设定 code、PWM duty、导通电流与 optical brightness。

只改变 duty 时，理想情况下改变的是点亮时间，导通电流幅值由 reference/mirror 决定。平均电流近似等于时间比例乘导通电流，但真实边沿有电荷项。把电流转换为光还需要器件效率、温度、current density 和测量，这些尚未建模或测量。练习：保持导通电流 100 μA ，25% duty 的理想平均电流是多少？答案 25 μA ；这只是预估，稍后用仿真积分核对。条件：typical、27 °C、VLED=5 V、synthetic Vf=2.8 V。

duty 是数字设定，D 是一帧的高电平时间比例。

导通电流由模拟 reference 和 current mirror 决定。

保持脉冲幅度，改变脉冲宽度就是 PWM 调光。

平均电流是电气代理，需要实测才能换算光学亮度。

对照出处：[brightness proxy](#) [metrics](#)

04 把信号路径与电流路径分开看

在同一图上找出控制信号和真实导通电流路径。

Gate 控制与 drain/source 导电路径不是同一根线。VSENSE 为零伏电压源，用于读取 branch current，不在模型中额外产生压降。全开时还有 reference 支路电流，系统总耗电不能只用 LED current 表示。真实供电阻抗、pad、封装和互连都需要以后加入。条件：ideal rails、ground、IREF；Phase 1 baseline 无走线 R/C。

控制路径：数据 → PWM → gate selection。

参考路径：IREF → XREF → bias → gate。

LED 电流路径：VLED → LED → XOUT → GND。

Vlogic、VLED 与 IREF 目前都是 ideal sources。

对照出处：[pixel_driver.spice](#) [make_deck](#) [独立电路图](#)

PART 02

慢慢读懂 PWM 数字逻辑

05 先定义 clock、slot 和 frame

用时间轴读懂 PWM 的时间单位。

教学缩略图只用于手算，不是改变实际 RTL。PWM frequency 描述一帧重复的速率，clock frequency 描述数字计数的步速。1 MHz 与 256 是起始设计假设，不是由 MicroLED datasheet 推导出的最佳参数。最短非零脉冲为一 slot，也就是 1 μ s。练习：clock 改为 2 MHz 且仍为 256 slots，frame 多长？128 μ s；频率 7812.5 Hz。此练习不改源码、不声称已验证。条件：baseline 1 MHz / 256 slots。

Clock 每个 rising edge 推进一次状态；1 MHz 对应 1 μ s。

Slot 是相邻时钟边沿之间的一格时间。

Frame 包含 256 slots，周期为 256 μ s。

PWM 重复频率为 1 MHz / 256 = 3906.25 Hz。

对照出处：[pwm.md](#) [RTL](#) [testbench](#)

06 counter 与 comparator 怎样生成 PWM

能按 slot 手算 PWM 输出，并对应到 RTL。

计数器寄存器保存“现在走到第几格”；组合比较器判断“是否还处于点亮范围”。零扩展 {1'b0, counter} 将 8-bit 计数值与 9-bit threshold 对齐。这里不用较复杂的通信知识也能读懂逻辑；后续接口只负责可靠地产生新的设定。练习：用 8-slot 教学表、duty=3，写出输出：11100000。再回到真实 256-slot 代码。条件：enable=1，帧内 active_duty 固定。

Counter 保存当前 slot 编号，范围为 0...255。

Comparator 判断 counter 是否小于 active_duty。

enable 为 1 且判断成立时，PWM 为高电平。

duty=64 时，高电平覆盖 slot 0...63。

对照出处：[pixel_pwm.v](#)

07 为什么 duty 有 9 bits, counter 只有 8 bits

理解 exact off / exact full-on 两个端点的编码。

8 bits 能表示 0...255, 不能表示 256。多一位用于全开端点, 所以合法状态共 257 个; 不能据此称为 512 级灰阶或 9-bit analog effective resolution。代码 clamp 的测试覆盖所有 255 个越界值。条件: counter=0...255; duty 为 9-bit unsigned。

8-bit counter 覆盖 256 个 slots。

9-bit duty 用于同时表示 0 与 256 两个端点。

duty=255 仍有一个 off slot; 256 为 exact full-on。

257...511 饱和到 256, 共 257 个合法状态。

对照出处: RTL [rtl-selfcheck.log](#)

08 帧边界提交: 让一次更新作用于完整一帧

区分 requested duty 与 active duty。

如果直接用帧中变化的 duty 作比较, 当前脉冲可能被截短或重新打开。锁存把请求与正在执行的一帧分开。当前输入属于同一 clock domain, 尚未实现异步通信的 CDC 或 handshake。多像素后会需要整帧 atomic commit, 这是同一思想的扩展。练习: 在 counter=100 时把 duty 从 64 改为 192, 当前帧会立刻变高吗? 不会; 下一 frame 才使用 192。条件: 输入满足同域时序假设; 未证明物理 setup/hold。

Requested duty 是输入请求, active duty 是当前帧设定。

在 frame boundary 才锁存 duty 和 enable。

帧中更新不改变正在执行的脉冲。

下一帧采用边界前最后的输入值。

对照出处: 更新与 reset [RTL](#)

09 reset 与 enable：两种不同的关断规则

预测 reset、disable 与恢复输出的时间。

reset 可以中断当前 frame，enable 的正常更新则等到下一 frame。同步 reset 之前，RTL 寄存器没有已定义的初始化值。当前不是安全保护关断设计：没有过流 comparator，也没有异步 fault path。逻辑仿真通过不等于综合后组合 PWM comparator 无毛刺，后续数字物理验证需要单独进行。条件：rising-edge synchronous reset；未实现 fault feedback。

Reset 为高有效同步信号，在下一 rising edge 生效。

Reset 清除设定，释放后从 slot 0 开始新帧。

enable=0 在下一 frame boundary 提交 off。

两种关断规则分别由 RTL testbench 检查。

对照出处：RTL [pwm.md](#)

10 从执行后的 RTL 边沿到 SPICE 电压

理解 feed-forward 联动是怎样建立的。

逻辑 1 本身没有 3.3 V 的电气含义，bridge 显式加入这条假设。第一条已知 low 来自 500 ns reset，桥接把它向前延伸到 SPICE 0 ns，这是启动假设。10 ns 并非 standard-cell 测得的 slew，也不包含 pad、level shifter 或 drive strength。真正反馈联仿需要模拟检测改变 RTL 状态；当前只有单向 replay。条件：10 ns slew、3.3 V amplitude；首个 frame=2.5 μ s。

Icarus 执行 RTL，导出 time_ns,pwm 边沿记录。

Bridge 保留 timestamp，转换成 0 / 3.3 V。

每个边沿用 10 ns 的有限 ramp 表示。

ngspice 求解 MOS 与 LED；当前联动是单向 replay。

对照出处：[read_events](#) / [pwl_points](#) [bridge tests](#)

PART 03

从模拟机制到器件选型

11 Current mirror: 先用 reference 求出 bias, 再复制电流

理解 diode-connected reference MOS 与 output MOS 的分工。

Current mirror 复制的是 reference 定义的电流关系, 不是无条件把任何 LED 电流锁死为 100 μA 。XREF 把给定电流转换成所需 VGS。输出端 VDS 与参考端不同, PDK model 会包含由此产生的误差; 当前未启用 mismatch。适合用这个最小电路学习 bias、工作区和非理想误差。条件: 1:1 W/L; external ideal IREF; 无 cascode/feedback。

Diode-connected XREF 将 IREF 转换成 bias 电压。

XOUT 利用相近 gate-source bias 复制电流。

相同 W/L 对应 nominal 1:1 mirror。

足够 headroom 与器件匹配是近似恒流的前提。

对照出处: [pixel_driver.spice](#) [COCOA §5.3](#)

12 Headroom: LED 占用电压后, MOS 还剩多少余量

用节点电压解释为什么降低供电会掉电流。

MOS 维持近似恒流需要最低 compliance voltage, 常称 headroom。长沟道近似可用 $V_{DS} \geq V_{GS} - V_{TH}$ 来理解, 但不能拿这个式子替代 BSIM 模型或可靠性检查。LED 的实际 V_f 会随电流改变, 2.8 V 是 100 $\mu\text{A}/27^\circ\text{C}$ 的锚定标签, 不是固定电压源。练习: 暂按 $V_f = 2.8\text{ V}$ 手算: 5 V $\rightarrow$ 2.2 V 余量, 2.9 V $\rightarrow$ 0.1 V 余量。随后用 actual V_f 与电流核对, 保留近似与仿真的差别。条件: typical、 27°C 、full-on; 公式用于解释。

V_f 是 LED 在实际电流下的正向压降。

$V_{DS,out}$ 是输出 MOS drain 与 source 的电压。

当前 $V_{DS,out} = V_{LED} - V_f(I_{LED})$ 。

5 V nominal 下, actual $V_f \approx 2.801\text{ V}$, $V_{DS} \approx 2.199\text{ V}$ 。

对照出处: [headroom 推导](#) [summary](#)

13 完整单像素电路：六个 MOS 各做一件事

能从器件表逐项核对完整 netlist。

原始 PDK 以 X subcircuit 调用，端序为 D、G、S、B，B 是 bulk/body。NMOS bulk 接 ground、PMOS bulk 接 vlogic 是当前 schematic 连接；到 layout 要实现 well/substrate ties。讲完读者应可以逐行读源码，并指出每个 net 去向。条件：original nmos_6p0 / pmos_6p0；不是 full-PDK extracted netlist。

XREF 生成 bias，XOUT 从 LED 支路 sink 电流。

XPASS 导通时将 bias 传递到 gate。

XCLAMP 关断时释放 gate charge。

XINV_N 与 XINV_P 产生互补控制 pwm_b。

对照出处：pixel_driver.spice PDK lock

14 On / Off 两个状态：为什么需要 gate clamp

预测 gate selection 的状态，并理解 off-state 放电。

Clamp 不是装饰，它主动移除 gate charge。开关放在 gate 控制支路，LED 导通路径只有一个 XOUT，保留 headroom。Inverter 有有限延迟，pass 与 clamp 可能短暂同时导通；这种现象要从 gate/bias/pwm_b 波形判断，不能凭平均值说边沿完美。NMOS pass 能否传递 bias 还受 threshold/body effect 影响。条件：Vlogic=3.3 V、10 ns input slew。

PWM high：pass 开、clamp 关，gate 接近 bias。

PWM low：pass 关、clamp 开，gate 被拉低。

Gate 有电容；只断开连接可能留下电荷。

边沿仍需检查 inverter delay、overlap 与 bias droop。

对照出处：gate selection 选择理由 edge CSV

15 为什么第一版选 GF180MCU 6 V MOS

看懂工艺选择的需求与证据，而不是只记一个名称。

第一版工艺选择来自教学路径的电压域与器件需求，不是只记一个工艺名称。Phase 1 使用原始 nmos_6p0/pmos_6p0 model subset；当前物理流程使用完整 gf180mcuD，build hash为 54435919abffb937387ec956209f9cf5fd2dfbee。Post-layout 的 schematic与RC提取网表都在这个 full PDK 下配对运行，不能把旧model subset与新版RC数值之差全归因于寄生。6 V器件标签不代表任意电压组合可靠或已达到foundry signoff。真实LED、IO与MPW要求仍可能改变最终选择。

起始需求为 5 V LED supply、3.3 V control 与低侧 sink。

GF180MCU 公开模型提供 3.3 V / 6 V MOS。

Phase 1 原始 model subset 与完整 gf180mcuD 分别锁定。

Layout 与 post-layout 对比使用同一 full PDK，避免混合版本。

对照出处：[Phase1模型锁定](#) [full PDK和tool pin](#) [物理回归模型边界](#) [GF180 MOS device list](#)

16 把尺寸、供电和版本全部写出来

能从参数表重建当前设计，不依赖口头说明。

尺寸是 baseline 假设，尚未针对面积、速度、mismatch 或功耗优化。较长 L 常用于降低输出电压影响，也增加面积/电容；该趋势需以具体 sweep 量化。原始 model 用米表达 W/L，10u 是 10 μm ，不能与某些 open_pdk wrapper 的 μm 单位约定混用。PMOS 4 μm 宽度是起始 sizing，不能直接称成最优或平衡 rise/fall。条件：original model units；ideal current reference 未实现片上电路。

XREF / XOUT 的 W/L 为 10 / 2 μm 。

Pass / clamp / inverter NMOS 为 2 / 1 μm ，PMOS 为 4 / 1 μm 。

VLED=5 V，Vlogic=3.3 V，external IREF=100 μA 。

Model commit 与 SHA256 锁定，尺寸是公开 baseline 假设。

对照出处：[driver netlist](#) [pdk-lock.json](#) [runner](#)

17 为什么先用 simple mirror，什么时候升级

将拓扑复杂度与具体问题对应起来。

第一版选择 six-MOS baseline 是为了能按器件学习并推进 layout。升级要由问题触发：例如 pre/post-layout 显示电流偏差大、低 duty settling 不足或阵列 reference fanout 过重，再设计相应改进。当前模型的 V_f 三点电流变化不大，不等于已经解决真实像素一致性。条件：工程判断与教学趋势；非商业性能结论。

电阻限流易理解，但对 V_f 与供电变化敏感。

Simple mirror 机制清楚，先暴露 output resistance 与 headroom。

Cascode 改善输出阻抗，需要更多 bias 与电压余量。

Current DAC 或 feedback 由明确精度和控制需求触发。

对照出处：[baseline 比较](#) [COCOA §5.3](#)

PART 04

LED 模型与可复现实验

18 Synthetic LED：公开假设比“像真的”更重要

认识模型包括什么、每个参数是什么。

这些参数由本项目独立设置，尚未拟合真实样品。CJO 不是所有偏压下固定 2 pF；TT 不是实测光学 rise time；EG 不能用于宣布材料颜色。当前无颜色、面积、current density、EQE、自热、aging 或封装参数。默认 $V_f=2.8\text{ V}$ ，变体 2.4/3.2 V 都是 synthetic load。条件：所有 LED 参数均 synthetic。

当前是独立定义、尚未实测拟合的 synthetic LED。

$N=3$ 、 $R_S=50\ \Omega$ 描述合成 I-V 与串联压降。

$CJO=2\text{ pF}$ 、 $V_J=2.5\text{ V}$ 、 $M=0.33$ 、 $TT=1\text{ ns}$ 描述 charge 假设。

$EG=2.6\text{ eV}$ 、 $TNOM=27\text{ }^\circ\text{C}$ ；IS 按目标 V_f 计算。

对照出处：[microled.spice](#) [ngspice 47 manual §7.2](#)

19 独立 DC 校准：先确认负载，再连接 driver

理解参数计算不等于 simulator 实际执行正确。

曾出现 $N=2.2$ 时计算的 IS 过小、simulator 下限处理使不同 target 变为相同曲线的问题。干净日志无法替代独立 operating-point 检查。最终 $N=3$ 是为了当前教育性模型与数值范围一致，不是从真实器件提取出的 ideality factor。DC 校准只证明本模型在一个规定点执行正确。条件： $27\text{ }^\circ\text{C}$ / $100\ \mu\text{A}$ ；不证明全 I-V/温度范围。先定义 $V_T=(k/q)T$ ，再由 $V_f=N\cdot V_T\cdot\ln(I/IS+1)+I\cdot R_S$ 反求 IS； $I=100\ \mu\text{A}$ 、 $T=300.15\text{ K}$ 。

先用独立 $100\ \mu\text{A}$ DC source 验证 LED，不连接 mirror。

$27\text{ }^\circ\text{C}$ 下分别核对 target $V_f=2.4 / 2.8 / 3.2\text{ V}$ 。

数值容差为 0.1 mV ，当前误差约 $1\ \mu\text{V}$ 。

接入 driver 后再次读取 actual V_f ，避免只相信标签。

对照出处：[led_calibration evidence](#) [led_is / calibrate_led](#) 已记录的故障

20 可以跟着做：四个入口与各自输出

读者能运行 baseline 并定位输出文件。

当前已验证 Mac arm64、Python 3.12.13、Icarus 13.0、ngspice 47。新机器应先按 environment.md 安装并记录实际版本；Homebrew formula 没有固定 native binary。build/ 是可再生的完整本地输出，evidence/ 是紧凑公开证据。只看到图不能验收，必须核对 exit status、summary checks 与原始数据。练习：先跑 make test，在 RTL log 找到 518 frames 与 133159 checks；再跑 sim，找 duty_064 的 events.csv 与 testbench.spice。条件：工具已安装、首次 model acquisition 需网络。

make setup：固定 dependencies 并校验 model 下载。

make test：检查 bridge 与 RTL timing。

make sim：运行 RTL → PWL → transistor simulation。

make evidence：通过检查后保存 compact evidence。

对照出处：Makefile environment uv.lock

21 如何量电流：先定窗口，再按时间积分

能解释 average current 的分母和计算方式。

Runner 插值到精确窗口边界后进行 trapezoidal integration，同时核对 RTL 报告的 frame/window，防止修改时钟后继续用旧时间窗。Plateau current 是排除每个 edge 后 100 ns 的 on-state 中位数；不能代替整帧面积。公开 uniform CSV 是 200 ns 插值 view，原始 adaptive waveform.dat 保存在可再生 build 中。条件：4 complete frames；max timestep=200 ns baseline。

首帧在 2.5 μ s 开始，预热两个 frames。

测量窗口为 514.5–1538.5 μ s，包含四个完整 frames。

lavg 等于窗口内电流积分除以 1024 μ s。

Adaptive samples 必须按时间加权，不能直接平均。

对照出处：windowed / average verification waveform CSV

PART 05

看结果，也看证据边界

22 Nominal 结果：PWM 改变时间，平均电流跟着变化

用 measured full-on result 核对 duty-current 关系。

对照值是 $D \times \text{measured full-on average}$ ，不是 $D \times \text{ideal } 100 \mu\text{A}$ 。Simple mirror output 略高于 IREF，不能将 nominal linearity 当作绝对 current accuracy。门限为 $\max(0.01 \mu\text{A}, \text{expected} \times 3\%)$ ，属教育性 regression criterion。Off 约 3.61 pA 是模型输出，不能将之承诺为实物 leakage。练习：计算 $101.29959 \times 0.25 = 25.32490 \mu\text{A}$ ，与 measured $25.32414 \mu\text{A}$ 比较，差约 $0.00076 \mu\text{A}$ 。条件：typical、 27°C 、 $V_{\text{LED}}=5 \text{ V}$ 、 $I_{\text{REF}}=100 \mu\text{A}$ 、synthetic $V_f=2.8 \text{ V}$ 、4 frames。

Full-on 平均电流为 $101.29959 \mu\text{A}$ 。

25% duty 为 $25.32414 \mu\text{A}$ ，50% 为 $50.64903 \mu\text{A}$ 。

最小非零 duty 为 $0.39494 \mu\text{A}$ ，off 约为 3.61 pA 。

Linearity 对照 $D \times \text{measured full-on current}$ 。

对照出处：summary metrics

23 改变 V_f 与供电：必须保留掉电流的条件

通过 negative control 识别 headroom 限制。

5 V 三点 spread 约 1.04%，但它只说明当前模型与条件。2.9 V case actual $V_f \approx 2.74273 \text{ V}$ 、 $V_{\text{DS}} \approx 0.15727 \text{ V}$ ，电流约为 nominal 的 48.75%。回归要求低于 nominal 90%，目的是确认模型能暴露 compliance 不足。3.0/3.3 V 也保留在 metrics。FF/SS 与 $0/85^\circ\text{C}$ 是 full-on pilot cases，未覆盖完整 PVT $\times$ duty $\times V_f$ 组合。条件：typical、 27°C ，除特别标记外； V_f label 由 $100 \mu\text{A DC}$ 校准定义。

5 V 下 target $V_f=2.4 / 2.8 / 3.2 \text{ V}$ ，电流约 $101.79 / 101.30 / 100.73 \mu\text{A}$ 。

降低 V_{LED} 至 2.9 V，平均电流降为 $49.39 \mu\text{A}$ 。

低供电 negative control 用来暴露 headroom 不足。

少量 corner 与 temperature cases 不构成完整 PVT。

对照出处：summary metrics

24 放大 PWM 边沿：branch current 包括充放电

区分电气 transient、plateau 与 optical output。

短暂负电流或 overshoot 可以由电容充放电产生，不等于出现“负光”或更亮光峰。当前 runner 未单独提取 conduction current。Duty=1/64 用 200 ns 与 20 ns maximum timestep 比较，积分相对变化低于 0.5% 门限；不能把此结论扩大到所有 transient peak 的收敛或电压应力检查。练习：先在图上识别 gate 被 clamp 拉低的时刻，再查看 bias 有没有短暂 droop，不用只盯 average current。条件：typical、27 °C、5 V、duty=64；有限 10 ns control edge。

边沿同时读取 PWM、互补控制、bias、gate 与 LED 节点。

Branch current 包括 conduction 与 charge/displacement。

Duty=64 的 peak $\approx$ 103.63 μ A，minimum $\approx$ -2.24 μ A。

这些是电气 transient，不能解释成光学峰值。

对照出处：[edge-duty064.csv](#) [summary](#) [verification](#)

25 读证据：每一个“通过”只属于它的层次

能用分母、条件与文件判断当前完成程度。

不要把不同证据层次合成一个通过数字。旧Phase1有19个coupled transistor runs，另有3个独立 LED DC校准；新full-PDK回归为17条件 $\times$ 2variants=34，再加仅RC variant的duty1/64两次50ns finer-step runs，共36 transient与3 LED DC。19 guards包括17个配对电流差检查和2个RC积分收敛检查。Standalone cell另有DRC0、LVS unique match与GDS roundtrip复核。这些不建立full PVT、Monte Carlo、数字timing closure或foundry signoff；两个PDK版本分别锁定。

Bridge: 7 tests; RTL: 518 frames / 133159 checks。

Phase 1: 19 coupled runs + 3 LED DC, 19 analog assertions。

Full PDK 配对回归: 36 transient runs + 3 LED DC, 19 guards。

每个通过只支持对应层次、模型、条件与检查范围。

对照出处：[RTL selfcheck](#) [Phase1 summary](#) [full-PDK paired summary](#) [postlayout回归实现](#)

先补同一个像素的物理实现

26 Layout flow：每一步回答不同的问题

知道 schematic、DRC、LVS、PEX 各自验证什么。

先定义每个检查回答的问题：DRC检查所选deck的几何规则，LVS核对器件、尺寸与连接，PEX提取寄生后才进行post-layout电气对照。当前Magic 8.3.684得到DRC=0，Netgen 1.5.324得到Circuits match uniquely；GDS重新导入后两项再次通过。Magic RC extraction覆盖7/7nets，产生六MOS、59个R与43个C；full-PDK配对回归36transient+3DC、19guards通过。公开deck结果不替代foundry signoff，数字PWM physical integration、pads/ESD与实测尚未完成。

实际 MAG/GDS 已生成，six-MOS cell DRC=0、LVS 唯一匹配。

GDS roundtrip 后再次得到 DRC=0 与 LVS 唯一匹配。

Magic RC extraction 覆盖 7/7 nets，配对回归 19 guards 全部通过。

这些是 standalone cell 证据，完整芯片 signoff 仍待完成。

对照出处：physical checks与计数 Magic DRC日志 Netgen LVS日志 GDS roundtrip DRC GDS roundtrip LVS Magic RC extraction

27 一个像素的 layout：先理解连接与 matching

能指出当前六 MOS cell 物理实现需要关注的节点。

用真实layout图对照第13页连接表，追踪bias、gate、led_k、pwm_b与body供电连接。Schematic符号最终需要well/substrate ties、contacts和metal实现；截图不能替代LVS网表。Post-layout比较必须固定同一full PDK：typical、27°C、VLED5V、Vlogic3.3V、IREF100μA、synthetic Vf2.8V，测量四个完整frames。全开平均电流由101.29959μA变为101.23651μA（-0.06227%）；quarter-duty为25.30824μA。此结果解释这块cell的提取寄生影响，不保证像素mismatch、阵列IR drop或实测精度。

真实 layout 实现了六个 MOS 与七个电气 nets。

相同 full PDK 下，schematic full-on 为 101.29959 μA。

加入提取 RC 后为 101.23651 μA，变化 -0.06227%。

Duty=64 的 RC 平均电流为 25.30824 μA。

对照出处：真实layout图 Magic source extracted RC netlist full-PDK paired current postlayout日志

28 4×4 之前：把单像素规则变成阵列规则

理解增加 16 个像素会新增哪些系统责任。

这是下一阶段概念，没有已实现 register map 或商业协议。若直接保存本项目 0...256 duty encoding，需要 $16 \times 9 = 144$ bits，enable 可以另设；未来也可独立设计 8-bit brightness code 的映射，两者需明确。若 all-on electrical current 仅按 baseline 粗估， $16 \times 101.3 \mu\text{A} \approx 1.62 \text{ mA}$ ，只是 LED 支路预算，不含 reference/logic，更不构成阵列验证。先完成单像素物理退出条件，再定义可执行的 4×4 接口与预算。练习：在 4×4 图上选 pixel (row=2,col=1)，列出一更新需要的“地址、数据、提交时刻”，暂不指定通信位序。下一阶段再把它写成独立 protocol spec 与 testbench。条件：全页为后续概念/预算；先单像素 layout，未实现 4×4。

16 个 pixel 需要独立数据、寻址与统一 frame commit。

通信接口先写独立规格，再验证 protocol 与 CDC。

模拟新增 reference fanout、simultaneous switching 与 current spread。

先完成单像素物理退出条件，再进入 4×4 阵列。

对照出处：4×4 exit criteria 长期概念

PARAMETER REFERENCE

参数表：读源码时逐项核对

以下值来自本仓库当前源码和 phase1 summary。它们是本教学 baseline 的输入条件；不同应用、LED 样品与完整 PDK 会要求重新评估。

参数	当前设定	工程含义
VLED / Vlogic	5 V / 3.3 V	理想 testbench rails；不是已验证的 pad / ESD 方案
IREF	100 μ A	外部 ideal current source；尚无片上 reference
XREF / XOUT	NMOS 6 V, W/L = 10/2 μ m	名义 1:1 mirror；真实输出受 VDS 等影响
XPASS / XCLAMP / XINV_N	NMOS 6 V, W/L = 2/1 μ m	传递 bias、释放 gate charge、反相器下拉
XINV_P	PMOS 6 V, W/L = 4/1 μ m	反相器上拉到 3.3 V
Clock / frame	1 MHz / 256 slots	Tframe = 256 μ s；fPWM = 3906.25 Hz
Duty input	9-bit, 0–256 有效	257 个 duty 状态；257–511 clamp 到 full-on
PWL slew	10 ns	桥接 voltage transition；不是 digital cell timing
Measurement window	514.5–1538.5 μ s	先跳过两帧，再积分四个完整 frame
Maximum timestep	200 ns；两例用 20 ns	检验 duty=1 和 duty=64 的 average-current convergence
Diode N / RS	3 / 50 Ω	synthetic electrical model；未拟合实测
CJO / TT / EG	2 pF / 1 ns / 2.6 eV	模型参数；不是实测 forward capacitance / optical rise time
Vf anchors	2.4 / 2.8 / 3.2 V	在 100 μ A、27 $^{\circ}$ C 的独立 DC 校准锚点
MOS process	typical；FF / SS pilot	统计开关关闭；未完成 full PVT 或 Monte Carlo

$$I_{avg} = \int I_{branch}(t) dt / (t_{end} - t_{start})$$

理想近似：Iavg $\approx$ duty $\times$ Ion；实际验收以 measured full-on average 为基准。

CIRCUIT CONNECTION REFERENCE

六个 MOS 的连接：逐节点读 netlist

SPICE subcircuit instance 的四个器件端口依次是 drain、gate、source、bulk。下表直接按 pixel_driver.spice 写出连接；0 是当前全局 ground。这些节点名也出现在波形中，可以在电路与波形之间来回核对。

Instance / 类型	D / G / S / B	分工
XREF / nmos_6p0	bias / bias / 0 / 0	二极管连接；IREF 形成 VGS bias
XOUT / nmos_6p0	led_k / gate / 0 / 0	低侧 current sink；LED 电流经过 D/S
XPASS / nmos_6p0	bias / pwm / gate / 0	PWM 高时把 bias 传给输出 gate
XCLAMP / nmos_6p0	gate / pwm_b / 0 / 0	PWM 低时释放输出 gate charge
XINV_N / nmos_6p0	pwm_b / pwm / 0 / 0	PWM 高时把互补输出拉低
XINV_P / pmos_6p0	pwm_b / pwm / vlogic / vlogic	PWM 低时把互补输出拉高

Cell 接口与观测节点

Subcircuit port	当前连接	阅读提示
led_k	LED cathode	同时是 XOUT drain；其电压直接表示当前输出 VDS
pwm	0 / 3.3 V PWL	由实际 RTL edge replay 驱动；不在 LED 电流路径中
vlogic	3.3 V ideal rail	供 CMOS inverter；不是 LED 的 5 V supply
bias	外部 IREF 注入 + 观测	XREF 的 drain/gate；不应另加独立强制电压
gate	XOUT gate 观测	由 PASS / CLAMP 决定；不是另一独立控制输入
pwm_b	互补 PWM 观测	由内部 CMOS inverter 生成；用于控制 CLAMP

LED 电流路径：VLED → VSENSE → LED anode → LED cathode / led_k → XOUT → ground
Reference 路径：IREF → bias / XREF；PWM 高时通过 XPASS 把 bias 传到 gate。

SIMULATION EVIDENCE

结果表：数值要连同条件一起读

下表按实际运行结果记录平均 branch current。除明确列出的变量外，典型条件为 $V_{LED} = 5\text{ V}$ 、 $V_{logic} = 3.3\text{ V}$ 、 $I_{REF} = 100\text{ }\mu\text{A}$ 、 $27\text{ }^{\circ}\text{C}$ 、typical corner、synthetic V_f anchor = 2.8 V 。

Case	实际 duty	平均 branch current	供电 / 温度 / corner
duty_000	0%	0.000004 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
duty_001	0.390625%	0.394943 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
duty_064	25%	25.324137 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
duty_128	50%	50.649032 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
duty_192	75%	75.973924 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
duty_255	99.6094%	100.903098 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
duty_256	100%	101.299594 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
disabled	0%	0.000004 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
vf_2.4	100%	101.790061 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
vf_3.2	100%	100.733808 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / typical
headroom_2.9	100%	49.387353 μA	2.9 V / $27\text{ }^{\circ}\text{C}$ / typical
headroom_3.0	100%	66.512869 μA	3.0 V / $27\text{ }^{\circ}\text{C}$ / typical
headroom_3.3	100%	94.874331 μA	3.3 V / $27\text{ }^{\circ}\text{C}$ / typical
corner_ff	100%	101.698268 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / ff
corner_ss	100%	100.948639 μA	5.0 V / $27\text{ }^{\circ}\text{C}$ / ss
temp_0	100%	101.342926 μA	5.0 V / $0\text{ }^{\circ}\text{C}$ / typical
temp_85	100%	101.221585 μA	5.0 V / $85\text{ }^{\circ}\text{C}$ / typical

例如 25% duty 得到 25.324137 μA ，full-on 得到 101.299594 μA 。2.9 V 供电的 headroom negative control 下降到 49.387353 μA ，说明模型确实暴露了 compliance 限制。off-state 平均电流约 0.000004 μA ，不能由这一个模型案例推断所有温度和实物 leakage 都相同。

READING WAVEFORMS

波形：先看逻辑，再看电流




图 1: phase1 原始公开波形图。展示真实 RTL edge replay 对模拟 gate/bias/branch current 的影响；有限 slew 会引入短暂 transient。

先对齐 PWM 的高低区间，再观察输出 gate 的充放电、bias 的变化与 LED branch current。branch current 包含 conduction 与 charge/displacement current，短暂峰值或负值不能直接称为光强峰值。实际亮度还需要光电效率、温度与光学测量。

READING TRENDS

趋势：duty 与 headroom 分别回答什么




图 2：平均 branch current 随实际 duty 的关系；比较基准是 measured full-on current。




图 3：Vf 与 LED supply 改变时的电流。Vf 是 100 μ A / 27 $^{\circ}$ C 的合成校准锚点；低供电时实际 Vf 会随工作点改变。

PAIRED POST-LAYOUT REGRESSION

版图后回归：用相同完整 PDK 做配对比较

把原理 netlist 与 layout RC netlist 放在同一锁定的完整 gf180mcuD package 下，使用相同 RTL edge、LED 模型、reference、电源和积分窗口。这样差值用于检查 layout parasitics 的影响，避免把不同 model package 的差异误归因于版图。

Case	Schematic / full PDK	Layout RC / full PDK	RC 相对变化
duty_000	0.000004 μ A	0.000004 μ A	近零；用 absolute guard
duty_001	0.394943 μ A	0.394573 μ A	-0.09363%
duty_064	25.324137 μ A	25.308244 μ A	-0.06276%
duty_128	50.649032 μ A	50.617368 μ A	-0.06252%
duty_192	75.973924 μ A	75.926491 μ A	-0.06243%
duty_255	100.903098 μ A	100.840143 μ A	-0.06239%
duty_256	101.299594 μ A	101.236512 μ A	-0.06227%
disabled	0.000004 μ A	0.000004 μ A	近零；用 absolute guard
vf_2.4	101.790061 μ A	101.724334 μ A	-0.06457%
vf_3.2	100.733808 μ A	100.673537 μ A	-0.05983%
headroom_2.9	49.387353 μ A	49.116382 μ A	-0.54866%
headroom_3.0	66.512869 μ A	66.187413 μ A	-0.48931%
headroom_3.3	94.874331 μ A	94.757181 μ A	-0.12348%
corner_ff	101.698268 μ A	101.629195 μ A	-0.06792%
corner_ss	100.948639 μ A	100.891238 μ A	-0.05686%
temp_0	101.342926 μ A	101.275006 μ A	-0.06702%
temp_85	101.221585 μ A	101.166848 μ A	-0.05408%

全开平均电流从 101.299594 μ A 变为 101.236512 μ A，变化约 -0.06227%；25% duty 的 RC 平均电流为 25.308244 μ A。以上都是本 cell 与模型条件下的电气仿真量。

REGRESSION CRITERIA

回归检查：数量、容差与结论要一起看

17 条件 × 2 variants = 34 次 transient，再对 RC variant 的 duty=1 / 64 各做一次 50 ns maximum timestep，总计 36 次 transient，加 3 次独立 LED DC calibration。19 guards = 17 个 paired-current guards + 2 个 RC timestep guards，全部通过。

检查组	判据	本次覆盖
Paired current	$ I_{rc} - I_{pre} \leq \max(1\% \times I_{pre} , 1 \text{ nA})$	17 条件；每例使用相同 full PDK 与相同输入
RC timestep convergence	$ I_{50ns} - I_{200ns} \leq \max(0.2\% \times I_{200ns} , 1 \text{ nA})$	仅 RC variant 的 duty=1 与 duty=64
Independent LED calibration	$ V_f_{actual} - V_f_{target} < 0.1 \text{ mV}$	100 μA / 27 °C； $V_f = 2.4 / 2.8 / 3.2 \text{ V}$

为什么近零电流要有 absolute guard

在 off-state 或 disabled 条件下，reference 分母很小，直接看百分比容易误导。1 nA 的 absolute floor 是本教学回归的数值验收门槛；它避免把极小电流的相对变化放大为严重误差。这个门槛不是已测量的产品 leakage 规格。

平均电流通过以后，还需要看什么

本次 guard 检查平均电流的配对变化，并对两种 RC duty 检查积分收敛。它不能替代所有瞬态峰值、全部 PVT 组合、mismatch、aging、self-heating 或 optical output 的验证。DRC/LVS 和这些电气 guard 也不提供数字 PWM 的 timing closure、pads/ESD 或全芯片 signoff 证据。

实际数据与判据：[layout summary](#) [post-layout runner](#)

VERIFICATION AND NEXT STEP

证据等级与版图状态

“通过”必须回答通过了哪一层。RTL 检查证明逻辑的时序行为；SPICE 检查证明选定模型和条件下的电气行为。两者的通过不会自动升级成 physical implementation、silicon 或 optical validation。

层次	当前证据	能支持的结论
RTL simulation	133,159 checks; 518 frames	duty / enable / reset / frame updates 的已测试行为
Bridge/provenance tests	7 tests 通过	边界积分、时间戳、PWL 及源码 manifest 的必要检查
Pre-layout transistor simulation	19 transistor runs + 3 calibration runs	本参数与模型下的电流、headroom 和边沿行为
Analog criteria	19 checks 全通过	本阶段明确设定的 baseline criteria; 不等同商用规格
Single-pixel layout	Standalone 六 MOS / 七 nets analog cell: Magic 8.3.684 在所选 open deck 下 DRC count 0; Netgen 1.5.324 配套 gf180mcuD setup 唯一匹配。GDS 回读后仍 DRC 0 / LVS unique match。Magic RC extraction 覆盖 7/7 nets, 得到 6 MOS、59 resistors、43 capacitors。36 transient + 3 LED DC, 19 paired/convergence guards 全通过。独立 foundry-deck KLayout 复核、全 ASIC signoff 与数字 PWM physical flow 未完成。	必须由实际 tool / full PDK / deck / reports 逐项升级证据
Digital physical flow / integration	尚未完成	RTL 自检不提供 synthesis、timing closure 或 macro integration 证据
Silicon / optical measurement	尚未测量	synthetic LED 参数和 electrical proxy 无法给出实测光学性能

实际单像素 GDS：把节点名带到版图里




图 4：实际 GF180MCU standalone 单像素 GDS polygons 的公开可视化。6 个 MOS 与 7 条 net 可对应原理图；颜色表示不同 layer。它是教学 baseline，不表示已优化 matching、面积或 parasitic performance。

先找图中的 MREF / MOUT（对应原理 netlist 的 XREF / XOUT）及其尺寸，再顺着 bias、gate 与 led_k 三个关键节点核对连接。Metal1/2/3 是不同的布线层；跨层连接要靠实际 contact/via。图像帮助理解空间结构，DRC/LVS 的结论仍以实际 deck 与报告为依据。

从一个像素到 4×4 的顺序

当前 cell 已建立连接、所选 deck 的 DRC/LVS、Magic RC extraction 和 paired post-layout regression 的实际证据。先理解这些结果并复现，再推进 matching、routing、独立 foundry-deck 复核与数字 PWM physical integration；随后定义共享 reference、power/ground、clock/duty distribution。最后增加独立通信接口、register bank 和 16 像素更新机制。

现阶段没有实现 serial receiver、command decoder 或 4×4 frame buffer。多像素方案需要保证一帧内各像素同步更新，处理 CDC/handshake，并评估 reference loading、供电电压降和并发切换。先完成单像素，能把问题限制在可跟踪的一条路径上。

复现时保留什么

保留源码、dependency/model pins、source hashes、工具版本、条件、summary 与 compact evidence。完整 raw solver outputs 放在 build；改变模型或参数后重新执行独立 DC calibration 和 coupled regression。Phase 1 的 analog/models/pdk-lock.json 只固定 model subset；physical flow 另用完整 gf180mcuD build。当前脚本固定 open_pdk build 54435919abffb937387ec956209f9cf5fd2dfbee，并检查 PDK 的 SOURCES 文件。

实际物理证据：[layout summary](#) [GDS polygons 图](#) [layout runner](#)

TRACEABLE SOURCES

源码与公开出处

优先从项目源文件看实现，再从公开 PDK 和工具官方资料看模型约定。下列来源按讲义引用去重；每项都可以点击核对。商业协议与内部资料不作为本项目设计来源。

[01] **设计系统图**

docs/design.md

[02] **runner**

scripts/run_phase1.py

[03] **单像素物理与RC回归**

evidence/layout/summary.json

[04] **roadmap**

docs/roadmap.md

[05] **当前layout**

evidence/layout/layout.png

[06] **metrics**

evidence/phase1/metrics.csv

[07] **pixel_driver.spice**

analog/driver/pixel_driver.spice

[08] **独立电路图**

docs/research/driver-evidence.md

[09] **pwm.md**

docs/pwm.md

[10] **RTL**

rtl/pixel_pwm.v

[11] **testbench**

sim/rtl/tb_pixel_pwm.v

[12] **rtl-selfcheck.log**

evidence/phase1/rtl-selfcheck.log

[13] bridge tests

tests/test_bridge.py

[14] COCOA §5.3

bmurmann.github.io/COCOA/contents/partI/partI.5.html#current-mirrors

[15] summary

evidence/phase1/summary.json

[16] PDK lock

analog/models/pdk-lock.json

[17] edge CSV

evidence/phase1/edge-duty064.csv

[18] full PDK和tool pin

scripts/layout/bootstrap_macos.sh

[19] GF180 MOS device list

gf180mcu-pdk.readthedocs.io/en/latest/analog/model_parameters/LV/LV_1_4_1.html

[20] microled.spice

analog/models/microled.spice

[21] ngspice 47 manual §7.2

ngspice.sourceforge.io/docs/ngspice-47-manual.pdf

[22] led_calibration evidence

evidence/phase1/led-calibration.json

[23] 已记录的故障

docs/verification.md

[24] Makefile

Makefile

[25] environment

docs/environment.md

[26] uv.lock

uv.lock

[27] waveform CSV

evidence/phase1/waveform-duty064.csv

[28] postlayout回归实现

scripts/layout/run_postlayout.py

[29] Magic DRC日志

evidence/layout/magic-generate.log

[30] Netgen LVS日志

evidence/layout/netgen-lvs.log

[31] GDS roundtrip DRC

evidence/layout/magic-roundtrip.log

[32] GDS roundtrip LVS

evidence/layout/netgen-roundtrip-lvs.log

[33] Magic RC extraction

evidence/layout/magic-pex.log

[34] Magic source

layout/pixel_driver_layout.mag

[35] extracted RC netlist

evidence/layout/pixel_driver_rc.spice

[36] postlayout日志

evidence/layout/postlayout-regression.log

evidence/phase1/source-hashes.json

scripts/layout/run_layout.py

GF180MCU model pin: 9f992d5a9186d1f7820c58f039c484ad35b2edea, Apache-2.0。完整模型文件 SHA-256 与本项目运行证据从上述 pdk-lock 与 summary 查阅。

本次运行工具: Icarus Verilog 13.0; ngspice 47; Python 3.12.13, macOS arm64。
