MicroLED驱动器研究

材料、工艺、架构与论文索引

2026-10-12 · 实验性研发方法验证与教学 · 公开资料研究

> **核心结论：发光器件与驱动晶体管可以采用不同材料。** MicroLED像素和高速通信驱动都存在硅基CMOS实现；高速并不必然要求改用GaN或SiC。材料、器件结构、耐压类别、几何尺寸、电路及互连需要分别判断。

这份研究回答什么

一是MicroLED到底由什么晶体管驱动；二是显示像素与高速通信为何选择不同器件和架构；三是公开产品是否能证明采用特殊MOS材料；四是哪些论文可以读、数据能支持什么决定。

本轮索引包含**21篇研究论文、1篇综述及官方技术资料，共35条来源**。研究论文中13篇核查了关键全文段，8篇仅核查摘要；未把后者升级为可复现电路。检索是按问题选择的代表性研究，不是穷尽检索或市场占比调查。

先掌握的判断	对研究的作用
Si CMOS与GaN系LED可异质集成	不需要因LED材料而替换driver材料
LTPS/oxide TFT适合研究大面积背板；Si CMOS适合研究集成IC	选择制造平台，而非只选一只MOS
SiGe BiCMOS的高速器件可能是HBT	HBT是双极晶体管，不能统称SiGe MOS
GaN/MoS_2/organic TFT驱动已有研究原型	原型、仿真与量产工艺分开评价
最高总码率可能来自另一条仪器驱动路径	先读实验配置，再归属性能

阅读路线： 第2–3页解释材料与本项目MOS；第4–7页比较架构和实证；第8页核查μPLS/EVIYOS；第9–10页给研究方向和阅读顺序。完整条目在可搜索索引、文字索引及sources.json。

与项目的关系： 本轮是资料与论文研究，没有新电路/EDA/实物结果。现有GF180单像素100 μA/1 μs方法平台不继承其他论文的速度、能效或光学指标。当前工程退出条件仍按单像素研究判断执行。

2　把材料与技术名称放到正确层次

ASIC是按特定用途设计的IC，不是一种材料。MOSFET是由gate电压控制沟道电流的器件；CMOS指互补nMOS/pMOS电路及工艺体系，**本身不是化学材料名称**。询问材料时分别问沟道、栅介质、栅电极、基底；技术还需问结构、耐压与集成方式。

名称	材料/结构的实际含义	本轮位置
Si CMOS	通常以硅基MOS实现n/p器件；具体栅堆栈随工艺	单像素ASIC、集成背板和通信driver
LTPS TFT	低温多晶硅薄膜沟道	大面积pixel与scan电路
Oxide / IGZO TFT	氧化物半导体沟道；IGZO为In-Ga-Zn-O	背板、保持/开关/补偿研究
LTPO	LTPS与oxide器件组合的工艺/电路路线	跨器件分工，不是单一新元素材料
SiGe BiCMOS	SiGe HBT与CMOS同片集成	高速模拟技术参考；HBT为双极器件
GaN MIS-HEMT / FET	氮化物电子器件；可能采用绝缘gate/2DEG	同质/单片LED-driver研究原型
BCD / SOI	BCD组合Bipolar-CMOS-DMOS；SOI为硅上绝缘结构	不自动表示改用GaN或SiC沟道

GaN/InGaN等III-nitride可用于LED的发光区；硅MOS控制电流，而LED载流子复合产生光。异质集成把它们连接起来，不能由LED外延材料推断driver沟道。材料背景 / Si CMOS与TFT路线

“厚氧化层”也不是“不同沟道材料”。 厚/薄gate oxide属于耐压与电性选择。单位面积氧化层电容近似Cox=εox/tox，厚氧使该项变小；实际速度还取决于gm、L、器件面积、overlap、结电容与负载。不能简单说厚氧就一定有更大总C，或薄氧能直接承受LED rail。

BCD仍是silicon工艺族；SiGe HBT与MOS的导电机制不同。BCD官方定义 / SiGe/HBT官方定义。厂商拥有某项工艺，不等于某个产品采用它。

3　我们实际用了什么MOS：GF180的一项选择

当前六MOS电路全部使用nmos_6p0 / pmos_6p0，属于公开GF180MCU silicon bulk CMOS的6 V器件族。mirror管20/4 µm，pass/clamp和INV_N为2/1 µm，INV_P为4/1 µm；IREF=100 µA仍在外部testbench。

对象	可确认的数据	解读
工艺名称	GF180MCU / 0.18 µm	工艺家族名称，不是每只MOS的L
3.3 V NMOS / PMOS	官方Poly2 Lmin均0.28 µm	低压/薄gate类别
6 V NMOS / PMOS	官方Lmin分别0.70 / 0.55 µm	中压/厚gate类别
本项目reference/output	W20 µm、L4 µm	为电流研究选长L，不追求最小尺寸
本项目开关	L1 µm	同工艺、另一组尺寸/负载任务

上表前三项依据官方Poly2规则，电压/可靠性边界见operating conditions。6p0不能理解为所有端间电压、所有温度和占空比下都可随意加6 V；要检查VGS、VGD、VDS、HCI/TDDB及电源排序。

为什么先选它： 公开模型和版图规则使方法可复查；较高耐压类别便于研究LED余量；长L与较大镜像面积帮助研究output resistance/matching。代价是面积与gate charge等变化，需由实际模型验证。当前选择是教学/实验基线，不是已证明最优的通信或车用工艺。

不同功能可以用不同器件。 一个ASIC可以同时有低压逻辑、I/O或中高压output器件、模拟reference、存储与诊断。数字clock高，并不意味着所有模拟晶体管都应缩到最小L。

现有6 V compact model的RF适用范围不能由模型名或快边沿确认；需要相关gate resistance/NQS设置、模型验证频率域、layout/ESD/package数据。现阶段没有这种完整RF证据。模型锁见pdk-lock，不等于完整制造接受。

4　显示driver：控制电流、灰度与一致性

显示器件的核心任务是稳定地产生目标亮度，同时解决通道差异、低灰阶、供电余量、温度、面积和更新时序。发光频谱/效率随电流变化时，仅用PAM调幅可能改变器件工作点；PWM固定开启电流并调时间，也会遭遇最短有效脉冲和存储开销。混合PWM/PAM是另一种可研究分配。

幅度链

reference → current DAC / mirror

accuracy、matching、headroom

时间链

memory / counter / PWM

最短码、更新、blank

负载链

LED / interconnect / rail

I-V、charge、温度、光学

架构	解决的机制	必须付出的代价/验证
Current mirror + switch	电流幅度与PWM时间分开	reference、输出余量、gate charge与关断
PAM / current DAC	多个开启电流工作点	匹配、线性与真实L-I/色点
PWM / local memory	固定幅度、离散点亮时间	存储面积、时钟/最短码与供电同时切换
VTH/IR-drop compensation	补偿TFT阈值或供电变化	采样、保持、电容、补偿时序与残差
Shared current / hybrid	降面积或扩有效灰阶	共享节点耦合、扫描、输出线性

imec的LTPS 6T2C把mirror、switch与selection分工，是读电路的入门例子；其6T2C与本项目六MOS不是相同电路。CMOS论文条目C组说明不同pixel-memory/PWM/PAM实现；其bit数要区分命令宽度、可执行码、有效电气精度与光学分辨率。

研究方法： 固定同一LED与温度，分别测Ifull、lowest-code Q、亮度L-I、通道分布和source/rail能量。平均current只能先作电气代理；不能把"8-bit input"写成"8-bit光学有效灰阶"。pixel pitch、active emitting area、IC cell area与package尺寸也应分开。

不同证据例子： C01有实际CMOS/LED光学原型；C04的120 μA和16级是post-layout仿真；C06有光学原型，但0.004 LSB和687 pA来自Cadence仿真。三种数值不能合并成同一实测结论。

本项目已具有mirror/PWM及signal PEX对照，可优先研究reference、独立关断和真实PG；TFT补偿可先作为独立行为实验。没有TFT模型与制造平台时，不应把GF180模拟称LTPS/IGZO验证。

5 TFT与新材料：原型证明了什么

TFT提供大面积基底上的薄膜场效应器件；它与小片硅ASIC是不同制造平台。LTPS、oxide和混合LTPO的取舍涉及驱动电流、保持漏电、阈值变化、均匀性与制程。材料家族名称不足以给出通用迁移率/带宽排名，必须保留器件结构和测试条件。

本轮T组覆盖LTPS、IGZO/oxide、LTPO、organic TFT、MoS_2及GaN集成，详见按材料筛选的索引。以下保留原来源的证据类型，不将模型计算升级为显示实测：

研究对象	本轮确认的证据	读者应避免的误读
T02 LTPO 8T2C / 2025	4 p-LTPS + 4 n-oxide；器件/反相器曲线实测，pixel为SmartSpice	<30 ns / 8-bit不能写成实物显示性能
T05 LTPO / 2026	器件模型拟合后HSPICE；90→10%约0.3 µs	该下降时间不是pixel脉冲实测
T08 MoS_2 / GaN / 2021	32×32 1T1D原型；250 kHz；240/170 ns电气延迟分量	不是独立10–90%边沿；推断2.4 MHz非实测带宽
T03 GaN MIS-HEMT / 2025	2×2 2-HEMT-1-LED实物；normally-on、负压关断	0.5 W/cm²按pixel pitch归一，非LED面积/亮度

真正不同的材料确实有研究。 GaN MIS-HEMT可与InGaN LED单片集成；MoS_2和organic TFT可作薄膜电子器件。但prototype不意味着普通driver必须用这些材料，也不能说明µPLS/EVIYOS采用了它们。T04的organic TFT仍驱动无机GaN LED，不是OLED。

值得学习的限制： normally-on GaN需要关断电压策略；GaN例中的布线漏电阻碍storage扩展。MoS_2原型存在开路/短路pixel，且低温BEOL集成不等于MoS_2生长也是低温。部分LTPS论文内部单位/bit推导有疑点，索引保留原报告与核查备注，不采用其数字作高可信基准。

如果下一阶段问题是稳定电流与关断，现有Si平台仍可推进；若问题变为大面积背板或同质集成，才需要新的材料模型、工艺、样片与测量路线。新材料研究应回答明确瓶颈，不能替代当前尚未闭合的reference/PG问题。

6 通信driver：CMOS已存在实证，但要看驱动路径

高速通信要在每个bit/symbol内控制电流并形成可检测光信号。常见研究包括高速switch、current-steering DAC、differential/dummy branch和cascode；这些结构可以用硅CMOS实现。SiGe BiCMOS是另一类技术参考，其高速HBT为bipolar，并非"所有MOS换成SiGe"。

论文 / 原驱动路径	数据与条件（保留分母）	证据结论
H02 / CMOS单pixel	450 nm、24 μm；512 Mbit/s OOK-NRZ；摘要已核查	CMOS可用于MicroLED数百Mbit/s，详细BER条件待全文
H03 / 实际CMOS四路	4×375 Mbit/s = 1.5 Gbit/s；OOK-NRZ、6.5 V LED bias	并行ASIC实测；ground bounce带来串扰
H05 / current-steering DLC	365 Mbit/s、16-QAM OFDM、200 MHz clock、5 cm	有实际CMOS/LED链路，不等于500 MHz光学带宽
H06 / 0.18 μm CMOS DAC	四路总1.23–1.30 Gbit/s raw，1 m，约45 mA/LED	硅CMOS driver用于已测通信链路
H07 / 16 nm transceiver	作者摘要3.3 Gbit/s/lane；304-channel架构	初期单lane/config结果；未核查全部同时BER

这张表是**原始数值的条件化摘录**，不是速度排名。H03采用作者定义BER<10^{-10}；H05约10^{-3}门槛；H06为3.8×10^{-3}门槛；H07仅摘要，BER条件待查。LED、偏置、接收器、距离、调制和均衡/FEC不同，不能由节点预测某负载速率。

重要反例： H06的7.48 Gbit/s九路最高值用AWG替换CMOS DAC、0.5 m链路；它不能归给上述四路ASIC，更不是单lane。H04的四路1.070 Gbit/s preliminary实验也用AWG，虽然同篇介绍了fabricated CMOS driver。H04 / H06

因此"有ASIC架构图＋有高速图"不足以确认二者同run。索引单列setup、驱动刺激、instrument、lane数量、raw/net与BER threshold。没有这些条件，数据只可作为待核查线索。

7　高速差别主要在哪里：器件、负载与系统一起看

同为Si CMOS也可完全不同。 短L、不同耐压器件、gm/电容、gate driver与布线、ESD/pad/package会改变速度；器件结构还可能是planar、FinFET等。具体沟道应变/栅堆栈按工艺确认，不能笼统推断所有先进CMOS的每一层材料。

指标层次	真正测什么	不能直接换算成什么
MOS fT / fmax	特定bias下晶体管高频增益	LED光学带宽或通信码率
Driver electrical edge	实际负载下电流/电压变化	同样快的光输出
LED E–O response	器件偏置、光检测链下的频响	某驱动ASIC的已测吞吐
Optical link BER / rate	Tx→optics→Rx＋算法的系统结果	仅driver或仅材料的性能
Total parallel rate	所测lane数据合计	每lane速率或每lane都通过

用于学习的近似：单极点负载 $t_r(10\to90\%)\approx2.2\,R_{drive}C_{load}$；若**假设**100 Ω和1 pF，则约220 ps。此计算不是本项目/论文实测；实际电路有多个极点、charge、非线性和光学动态。减小R或C可能需要更多电流、面积或不同互连。

本项目1 μs最低slot与1 Gbit/s NRZ的1 ns bit、10 Gbit/s的100 ps bit相差10^3/10^4量级。不能把现有1 ns人为PWL输入ramp或亚ns阈值交越理解为通信已经通过；它也不证明GF180工艺本身不可能做高速电路。

高速进入条件： 明确目标码率/调制与BER合同；同器件I–V/C–V/pulse或S21；reference和bias；真实driver输出网络＋pad/ESD/package；以真实前级产生输入slew；最后光学链路测量。eye opening、jitter、BER和energy/bit的功耗边界独立记录。

H03已观察并发channel的供电耦合，H05的dummy branch说明LED熄灭时电流仍可能流到另一支路。两者直接提示我们继续检查真实PG与能量账户，而不是先更换材料。

8 μPLS与EVIYOS：公开资料不等于晶体管剖面

这是回应本轮材料疑问的**公开身份核查**，不是商业性能对标或内部架构复现。

对象	官方已经公开	当前仍不能确认
Nichia μPLS / Infineon说明	Infineon ASIC；pixel PWM、监测、温度与三维集成	exact MOS沟道/栅堆栈、node、是否BCD/SOI、power device种类
EVIYOS官方说明	MicroLED array与CMOS driver chip的异质集成	exact MOS材料栈、耐压类别与完整pixel电路
EVIYOS产品族	LED/IC hybrid另配companion ASIC	不可把底部pixel driver和外部companion当同一IC

对"材料特殊"的回答： μPLS供应商身份可以确认，但不足以据此断言用了GaN或SiC MOS。EVIYOS官方反而明确使用CMOS driver；其特殊之处至少包括LED/IC集成与像素控制，尚不能归因于一种特殊MOS材料。确切器件类别需产品工艺披露或可核查的剖面/公开论文。

"CMOS之外还有DMOS/HBT/隔离/多种氧化层"是某些mixed-signal工艺可能提供的能力，**不是这些产品已使用该能力的证据**。Infineon拥有Si/GaN/SiC产品，或另家foundry提供SOI/BCD，不能用于反推这颗ASIC。

若看到材料字样，先定位它指哪一层：LED的GaN/InGaN、driver沟道、硅基底、磷光转换、互连/键合金属、封装基板。再问是哪一颗芯片、哪一代、对应哪个公开证据。白光、像素数或耐高温也不足以确定MOS材料。

研究边界： 本轮只采用官方公开的身份与结构，未下载或复用restricted设计文件、寄存器协议和内部图。索引P组保留"已确认/未确认"；生产级工艺未公开处保持未知，通用论文只用于建立独立实验假设。

9 对本项目的方向：先选问题，再选工艺

近期主线仍是Si CMOS单像素。 当前要回答的是reference/output compliance、startup/fault与实际供电/邻居依赖；这些不要求先换材料。继续现有A/B/C受控实验，比直接追求更小节点更容易建立因果证据。

想研究的瓶颈	当前可搭建的平台	升级前必须补的依据
电流精度/余量/关断	GF180模型＋actual signal PEX＋独立源/负载扫描	实现reference/fault，恢复真实PG，保存内部节点
TFT阈值补偿/存储	独立TFT行为模型/补偿时序实验	Traceable TFT模型、器件测量、样片；不称GF180结果
多通道共享/串扰	单像素闭环后选具体多通道问题	同时切换、reference/rail/matching与总能量
Gbit/s MicroLED driver	独立高速分支，先current-steering与负载联合分析	RF模型/PEX、同器件动态、eye/BER测量链
GaN/MoS_2/organic TFT集成	文献机制复查和参数敏感性	实际器件工艺、模型/样品、关断与产率证据

与显示PWM相比，高速值得先借鉴的是架构。 H05将恒定电流在LED与dummy之间转向，并使用cascode；可以先建立独立模型分析速度与功耗。不能直接把这条拓扑搬入当前six-MOS基线，再用旧回归称全部有效。

待回答的问题： 当前负载在目标bias下到底需要怎样的电压/电流？Qgate、CLED和package各占多少delay？能量消耗来自reference、dummy还是互连？哪种误差能由补偿解决，哪种必须改变器件/工艺？每个问题都需要固定其他变量的对照。

对研究价值的判断： 一份开放的source→hypothesis→model→layout→electrical/optical evidence链，比不具备完整条件的"达到某商业指标"更可复查。材料选型的价值，应通过它解决的瓶颈及代价建立；不能用论文数量、器件新颖性或最大速率代替研究进展。

下一轮先产出output/source compliance图和reference/fault合同；高速文献与TFT模型作为独立学习支线。阵列或高速的开发应有自己的进入条件，避免把邻近阶段的成功升级为当前项目能力。

10 怎样读与索引：按问题检索，不按数字排序

阅读目的	推荐入口	先看哪里
建立材料与集成概念	R01 / B01	器件与背板对象、mirror/PWM分工
硅ASIC的pixel方法	C组全文/摘要分级条目	pixel circuit、memory、gray与实测配置
TFT/LTPO补偿机制	T组LTPS/oxide/LTPO条目	仿真条件、实测器件是否等于pixel原型
实际CMOS并行链路	H03	4×375 Mbit/s与ground bounce
高速current-steering电路	H05	current cell、dummy、cascode与光学实测
学会核查driver数据归属	H06 / H04	CMOS与AWG setup分开，再读速率
CMOS Gbit/s研究线索	H07	仅摘要，需全文/BER/能量边界补查
新材料driver可行性	T组GaN/MoS_2/organic条目	实物规模、关断、缺陷与制造条件

可搜索索引支持按关键词、技术组和全文核查状态筛选。每篇保留title、author、year、DOI、publisher/author URL、公开作者稿入口、工艺、架构、量/单位/条件、section/page、supports和does-not-support。公开稿链接不保证当前可匿名取到全文；只核查摘要的记录仍保持摘要等级。

统计口径： 21研究论文指本轮所选original study/conference records；综述、机构文章、foundry文档和厂商公开说明另计。引用年优先journal/conference年；DOI字符串中的年份可不同。没有doi的官方网页不伪造DOI或发布日期。

数据复用： 本报告表格只摘录少量事实数值并保留条件，没有复制论文图或原PDF。论文版权/作者稿许可保留各来源；可点击原定位自行核查，未知图版权不默认为可公开复用。不同论文结果未合成统一性能排名。

本轮验收： 输入metadata、关键事实归属、局部文件链接、索引筛选、报告页数和逐页渲染分别检查；结果见validation.json。保存源字段与hash，后续新增论文应新增条目和判断日期。没有新EDA、silicon或optical结果。全文索引