2026-11-11 · 电路改进、因果对照与性能边界

从“跑得通”到“为什么变快”

MicroLED A/B 与 VCSEL Driver 电路改进及验证报告。研究重点是把技术难点变成可验证的假设，再用单项修改解释性能变化。

路线	本轮候选	最高通过测试点 净 Gb/s	下一失败测试点 净 Gb/s
A	A 六管核心03v3	1.60	1.80
B	B 前馈31.275fF	2.00	2.40
VCSEL	VCSEL 输入 + 换流改进	6.40	7.20

此前最高已测试通过点分别为 A 1.2、B 0.4、VCSEL 4.8 Gb/s。本轮 A 通过减小输入 RC、改用较快核心器件和重校输出轨改善；B 通过前馈电容补充瞬态电荷改善；VCSEL 通过输入电阻及换流管尺寸优化改善。

通过点同时检查直流匹配、训练与验证错误、接收幅度、时序及器件应力。它不是精确最大速率、实物 BER、PVT 签核或量产规格。

A/B 保持相同的 MicroLED 负载和接收条件；VCSEL 使用其独立的 850 nm 模型与接收器。最终产品路线仍未选定。C 暂缓，不把当前译码器失效等同于 PAM4 技术路线不可行。

前阶段报告保留原始基线；本报告只扩展经过本轮实际求解的改善和限制。

2026-11-11 · 电路改进、因果对照与性能边界

01 · 先固定公平比较的边界

项目	MicroLED A/B	VCSEL
发光负载	20 µm 黄光静态 I–V 参考；200 fF 假设电容	850 nm 图读模型；150 fF
封装	1 Ω / 0.5 nH	0.5 Ω / 0.2 nH
光学 / 接收	200 ps 单极点 / 1 GHz 接收极点	原光学代理 / 5 GHz 接收极点
直流目标	25 / 100 µA	3 / 7 mA
本轮名义条件	GF180；TT、27° C、VDD 3.3 V	GF180；TT、25° C、VDD 3.3 V
外部数据边沿	20 ps	20 ps

每帧 4736 位，其中 4096 位为独立验证载荷，净速率 / 线速率 = 32/37。每个新速率都生成真实 PWL 并重新运行 ngspice，未缩放已有波形。

接收相位只由训练段选择。主判据为训练、验证均零错，最差有符号幅度 ≥7.5 µAeq、单侧时间余量 ≥0.37 线速率 bit UI。另检查 MOS 端间电压、体结正向电压 ≤0.3 V、模型电流范围。

同一“直流目标”不等于同一“瞬态峰值”。若加入预加重，必须单列峰值、平均电流和能量。所有 µAeq 为研究模型归一化电气量，不是光探测器实测电流。

2026-11-11 · 电路改进、因果对照与性能边界

02 · 电流为何会跟不上数据

MicroLED 电流分为导电电流和结电容充放电电流。能发光的是导电分量；电容电流先改变端电压。驱动器必须同时满足两者，而不仅是让门极出现正确的 0 和 1。

I端口 = I导电 + C × dV/dt；所需电荷 Q = C × ΔV。

局部估算	结果	含义
25 → 100 μA 电平	LED 正向电压变化约 0.407 V	来自冻结静态 I–V 插值
200 fF 电容	Q ≈ 81 fC	需要从输出端移动的电荷
净 3.2 Gb/s，半个 UI	约 135 ps，需要约 0.60 mA	是额外位移电流预算，不是直流电流
25 μA 附近的 rd × C	约 2.15 ns	低位恢复可能出现长尾
100 μA 附近的 rd × C	约 0.59 ns	电流不同，动态阻抗也不同

rd 是静态 I–V 的局部微分电阻。以上 RC 只用于解释机理，未包含驱动输出导纳、封装和大信号时变效应，不能直接当作整个链路的截止频率。


理想电流与电荷计算证据

2026-11-11 · 电路改进、因果对照与性能边界

03 · A：逐级定位，而不是一起改尺寸

A：把输入 RC、缓冲延迟和输出阻抗分开改

核心连接关系；两套真实 VH/VL 分流调节器保留，未在此展开。



单项对照 1：8 方块输入电阻 → 1 方块；检查 DI 的边沿与瞬态应力。

单项对照 2：仅改缓冲 MOS；观察 N1 / CTRL，输出 MOS 与供电轨保持原状。

后续输出尺寸调整须重新校准 VH / VL，使直流电流仍为 25 / 100 μA。

体端：所有 NMOS → VSS；XP1/XP2 → VDD；XPOUT → VH。尺寸以各候选网表为准。

A 的六 MOS 输出核心；实际两套参考分压与分流调节轨仍完整保留。所有修改都有独立网表。

先观察 D0 → DI → N1 → CTRL → OUT → LED 导电电流。在稳定长码型前后测量同一极性的过阈延迟，分清输入 RC、反相器内部延迟和输出电压建立时间。

N1 驱动第二级，CTRL 驱动输出对。NMOS 的源端为 VL、体端为 VSS；PMOS 的网表源和体端接 VH。稳态时 LED 电流可从 OUT 经 PMOS 流入 VH 分流轨；瞬态拉高阴极时，电荷可由轨电容提供。

数字缓冲和模拟输出具有不同的耐压、驱动和负载要求。“改用更快 MOS”不是全芯片一键换型。

2026-11-11 · 电路改进、因果对照与性能边界

04 · A 的原因证据与修改依据

长码型过阈时间中位数	原版：下降 / 上升	仅降低输入 R 后
DI	63.3 / 66.0 ps	19.3 / 19.6 ps
CTRL	474.5 / 403.9 ps	368.1 / 304.6 ps
OUT 电压中点	837.0 / 704.2 ps	730.9 / 604.0 ps

原版第一级反相器自身还增加约 196～293 ps，第二级约 118～142 ps，输出级约 300～363 ps。因此输入电阻降低确实有效，但不能解释或消除全部延迟。

在净 1.6 Gb/s，RIN 单项修改使幅度余量从 2.54 增到 6.40 μAeq，单侧时间从 94.17 增到 147.69 ps，仍未满足 200 ps 的本速率门槛。4 μm × 4 μm 的宽电阻对照保留了相近改善。

下一项只把四只预驱动 MOS 改为 3.3 V、L=0.28 μm 器件，输出与 5 V 供电调节器保留 6 V MOS。此时 1.6 Gb/s 时序提高到约 191.84 ps，但仍略不足；才进一步检查输出电阻及尺寸。

输出管加宽后必须重新校准 VH/VL；该方案虽增大眼高，时序仍未过，且电流峰值与能耗增加。最终把输出两管也改为03v3、L0.28μm并保持原宽度，重新拟合RH/RL；六管核心03v3配合14管06v0真实轨发生器，才在1.6Gb/s通过。


最终 RH≈185.509 kΩ、RL≈93.448 kΩ，DC 为 24.997/99.985 μA。选定改版的 CTRL 中位延迟约 161.6/144.0 ps、OUT约330.7/250.7 ps；这种逐级缩短与接收改善相互支持，不能把延迟倍数当吞吐倍数。

这些是原生波形中的条件性过阈延迟，不是随机抖动或全码型最坏传播延迟。63 个下降和 76 个上升的已定义长码型事件用于本次机理比较。

初始延迟统计 · 最终延时链 · 器件与尺寸对照

2026-11-11 · 电路改进、因果对照与性能边界

04B · A：同一时间轴上的逐级改善



净 1.6 Gb/s，两者 VDD 均为 3.3 V；200 fF / 200 ps / 1 GHz RX。
输入第 600 - 611 位，t0 = 324.324 ns；波形未平移或缩放时间。
末行标记来自各自训练段相位；通过/失败依据全部 4,096 个验证位。

净 1.6 Gb/s、相同输入和同一物理时间窗口；曲线未平移或缩放。接收采样标记使用各自训练段确定的相位。

观察顺序是输入 D0 → 输出门极 CTRL → LED 导电电流 → 完整接收模型。图中改版 CTRL 更早翻转，导电电流建立更快，但瞬态尖峰也增大；最终判断使用整帧和应力数据。

2026-11-11 · 电路改进、因果对照与性能边界

05 · A：修改前后的晶体管仿真记录

候选 / 净 Gb/s	位错	幅度 μAeq	时间 bit UI	E+ pJ/尝试位	联合筛查
A 原版 / 1.20	0	19.25	0.417	1.154	通过
A 原版 / 1.60	0	2.54	0.174	0.962	未通过
A 输入R降低 / 1.60	0	6.40	0.273	0.964	未通过
A 输入R加宽 / 1.60	0	6.43	0.275	0.966	未通过
A 缓冲03v3 / 1.60	0	9.92	0.355	1.013	未通过
A 缓冲03 + 输出加宽 / 1.60	0	14.11	0.359	1.156	未通过
A 六管核心03v3 / 1.20	0	26.10	0.450	1.229	通过
A 六管核心03v3 / 1.60	0	17.49	0.401	1.058	通过

所有结果使用相同负载和接收门槛。能量包含完整帧的七个已实例化电源 / 信号端口。失败点的 pJ/尝试位不是可靠交付有效数据的能效。

逐项网表、波形哈希、DC 匹配和应力记录

2026-11-11 · 电路改进、因果对照与性能边界

05 · A：修改前后的晶体管仿真记录（续）

候选 / 净 Gb/s	位错	幅度 μAeq	时间 bit UI	E+ pJ/尝试位	联合筛查
A 六管核心03v3 / 1.80	0	12.88	0.361	0.999	未通过
A 六管核心03v3 / 2.00	0	8.65	0.320	0.952	未通过
A 六管核心03v3 / 3.20	451	-9.80	0.000	0.773	未通过

所有结果使用相同负载和接收门槛。能量包含完整帧的七个已实例化电源 / 信号端口。失败点的 pJ/尝试位不是可靠交付有效数据的能效。

逐项网表、波形哈希、DC 匹配和应力记录

2026-11-11 · 电路改进、因果对照与性能边界

06 · B：门极变快，为何还不够

原 B 在净 0.8 Gb/s 下没有位错，但幅度余量仅 0.734 μAeq、时序仅 0.0977 UI。长码型由低转高后 0.5 / 1 / 2 ns，电流约为 39 / 59 / 87 μA；输出建立跨越一个以上 UI。

减小输入电阻单独试验反而把余量降到 0.263 μAeq / 0.0578 UI，并使体结正向电压峰值达到约 0.314 V，超过本项目 0.3 V 筛查线。仅把缓冲器改为更快的 3.3 V MOS，也没有消除输出慢尾。

这两个反例说明需要同时考虑输入 RC、互补门极的时差、快速边沿激发的过冲，以及低电流负载本身的充放电能力。不能把“用了更快器件”直接当成系统提速。


保留失败记录是本轮的关键成果：它阻止我们沿着“继续减 R 或一味加大 MOS”盲目迭代。

2026-11-11 · 电路改进、因果对照与性能边界

07 · B：用电容提供瞬态电荷

B：保持直流电流，用 CFF 补充边沿充放电

核心连接图；实际参考源、调节器、数据缓冲与封装仍计入完整仿真。



GB 上升：向 OUT 注入电荷，阴极电压升高，LED 导电电流下降。

GB 下降：从 OUT 抽走电荷，阴极电压降低，LED 导电电流上升。

CFF 直流开路；瞬态峰值、平均电流和驱动能耗会改变，必须另行验证。

四只 NMOS 体端均接 VSS。省略支路详见可复现网表；本图不是新版图或流片数据。

CFF 从 GB 接到 OUT。本轮为显式集中电容模型，未实例化 PDK MIM/PEX。前馈支路没有独立能量源；七个供电和数据端口统一计能，初始储能与连续运行仍需另核对。


CFF 在直流时开路，因此不靠持续增加尾电流来改变 25/100 µA 的目标。在 0.8 Gb/s 的选定边沿头 200 ps，31.275 fF 电容移走约 85.93 fC 或注入约 74.11 fC，平均位移电流约 −0.430 / +0.371 mA，覆盖所需约 81 fC 的数量级。

这些瞬态电流主要承担结电容充放电；本例 LED 导电电流峰值约 109 µA。不能把位移电流全部当作发光电流。GB 的有限驱动、输出电压变化和封装振铃已包含在真实求解中。

峰值电流可能超出 100 µA，平均电流也可能改变。即使接收变好，也须报告这项代价，不能称为“完全相同光功率下免费提速”。

2026-11-11 · 电路改进、因果对照与性能边界

07B · B：电荷补偿的直接证据



固定负载：200 fF / 0.5 nH，净速率 0.8 Gb/s。曲线为连续三位相同数据后的边沿示例。

QFF = CFF × (VGB − VOUT)；与结电容电荷并不完全相等，其差还包括导通电流及其他节点电容。

在同一 0.8 Gb/s 下，快门驱对慢尾改善有限；前馈补偿使上升与下降更快。下图显示电荷量，与约81 fC的结电容需求作数量级对照。

20 fF 与 31.275 fF 都是集中电容对照。后者提供更多边沿电荷，同时带来过冲和额外门极供能。最佳值必须随器件电容、封装、PVT 和真实 MIM 寄生重新确认。

2026-11-11 · 电路改进、因果对照与性能边界

08 · B：有效改善与失败尝试

候选 / 净 Gb/s	位错	幅度 μAeq	时间 bit UI	E+ pJ/尝试位	联合筛查
B 原版 / 0.80	0	0.73	0.098	1.669	未通过
B 仅快缓冲 / 0.80	4	-0.51	0.000	1.682	未通过
B 快缓冲 + 宽R / 0.80	12	-1.18	0.000	1.668	未通过
B 仅输入R降低 / 0.80	0	0.26	0.058	1.666	未通过
B 前馈20fF / 0.80	0	19.24	0.412	1.793	通过
B 前馈31.275fF / 0.80	0	32.89	0.483	1.864	通过
B 前馈31.275fF / 1.20	0	27.18	0.465	1.352	通过
B 前馈31.275fF / 1.60	0	20.80	0.431	1.094	通过

所有结果使用相同负载和接收门槛。能量包含完整帧的七个已实例化电源 / 信号端口。失败点的 pJ/尝试位不是可靠交付有效数据的能效。

逐项网表、波形哈希、DC 匹配和应力记录

2026-11-11 · 电路改进、因果对照与性能边界

08 · B：有效改善与失败尝试（续）

候选 / 净 Gb/s	位错	幅度 μAeq	时间 bit UI	E+ pJ/尝试位	联合筛查
B 前馈31.275fF / 2.00	0	13.33	0.382	0.939	通过
B 前馈31.275fF / 2.40	0	6.65	0.302	0.834	未通过
B 前馈31.275fF / 3.20	256	-3.80	0.000	0.699	未通过

所有结果使用相同负载和接收门槛。能量包含完整帧的七个已实例化电源 / 信号端口。失败点的 pJ/尝试位不是可靠交付有效数据的能效。

逐项网表、波形哈希、DC 匹配和应力记录

2026-11-11 · 电路改进、因果对照与性能边界

08B · 在同一 1.6 Gb/s 上比较 A/B

项目	A 改版	B 改版
完整接收错误	0	0
最差幅度 / μAeq	17.49	20.80
单侧时间 / ps	216.92	233.01
超过200ps门槛的余量	16.92 ps	33.01 ps
E+ / pJ每尝试载荷位	1.058	1.094
瞬态导电电流 / μA	17.19～129.89	23.57～112.32
全电路MOS数	20	21

A 在这个工作点的源端帧能量较低；B 的时序余量更大，并把输出慢尾显著缩短。这是实际的工程取舍，不能只看各自最高速率或错误位数。


B 的 CFF 依赖负载和门极波形，A 的电流依赖输出轨与LED I–V。下一步应比较容差与PVT下是否还能保留这些优势，再决定最终技术主线。

2026-11-11 · 电路改进、因果对照与性能边界

09 · VCSEL：输入与换流负载分别修改

VCSEL：保留偏置和参考，独立修改输入与换流级

核心连接图；实际参考源、调节器、数据缓冲与封装仍计入完整仿真。



输入对照：ATTEN 200 → 50 Ω；两条差分输入通路保持对称。

换流对照：仅 XSTEER / XDUMP 的 W 40 → 20 µm，L 保持 0.28 µm。

基准约 3 mA + 调制约 4 mA；减小寄生电容的同时必须复查导通压降与电流。

NMOS 体端接 VSS；XBASE/XTAIL 各表示两只并联管；省略 0 V 电流采样源。

保留 r10 的实际参考电流和供电调节器，只对输入电阻和两只换流 MOS 做单因素及组合对照。

ATTEN 从 200 Ω 降到 50 Ω，同时改变输入 RC 和分压：进入缓冲器的高电平约从 3.000 V 提高到 3.173 V。因此不能把全部收益仅归因于 RC。

换流 MOS 的宽度从 40 µm 减到 20 µm，有望减小门极和扩散负载，但会提高导通电阻并压缩电流合规余量。3/7 mA 的 DC 验证用于确认这项交换没有破坏目标电流。

2026-11-11 · 电路改进、因果对照与性能边界

10 · VCSEL：同速率的因果对照

净 6.4 Gb/s 候选	幅度 μAeq	单侧时间 ps	E+ pJ/尝试位
VCSEL 原版	28.65	46.42	5.952
仅输入50Ω	28.97	50.62	5.987
仅换流W20μm	31.02	49.50	5.843
VCSEL 输入 + 换流改进	30.84	51.49	5.880

本速率时序门槛为 50 ps。仅减 ATTEN 时刚过门槛；仅减换流管宽度时略未过。组合修改达到约 51.49 ps，说明两个独立改善确实可以叠加，但剩余约 1.49 ps 仍然很薄。


在相同 6.4 Gb/s 下，组合的正向输入能量约从 5.952 降到 5.880 pJ/尝试位，降低约 1.21%。显式电容储能审计显示改版借能更少约 24.1 pJ，不能用额外借用这部分储能解释约 294.3 pJ 的源端节省；它仍是有限帧结果，未闭合全部器件储能。

7.2 Gb/s 与 8.0 Gb/s 虽仍是短帧零错，却分别只有约 0.331 UI 与 0.240 UI，未通过时序门槛。因此本轮新增的是“6.4 可用研究点”，没有证明净 32 Gb/s。

4.8 → 6.4 是最高已测试通过点的变化。旧版 4.8～6.4 区间没有完整细扫，不能据此声称物理最大速度精确提升 33%。

2026-11-11 · 电路改进、因果对照与性能边界

10B · VCSEL：沿同一时间轴看改善




同一输入序列、同一真实时间轴，逐级比较输入、门极、导电电流与接收波形。没有平移波形来制造更好对齐。

相位选择是接收器的采样设置，不能把其数值误当作独立器件传播延迟。保留各级曲线，可以检查改善究竟来自输入、门极还是输出电流。

2026-11-11 · 电路改进、因果对照与性能边界

11 · 还有多少改善空间



固定条件下各路线的幅度与时序余量。水平线是研究门槛；实线连接离散点，仅便于阅读。

理想 25/100 μA、20 ps 导电电流对照在净 2.0 Gb/s 有较充足余量，2.4 Gb/s 接近时序边界，3.2 Gb/s 即使零错也严重缺少余量。这说明驱动器优化之外，当前光学和接收响应同样限制目标。

这个对照只限制“无预加重的两电平矩形电流”类别。允许额外瞬态峰值、均衡或不同器件响应后，结果可能改变，不能把它当作所有架构的绝对上限。

在 2.4 Gb/s 边界附近，训练相位网格会影响极小余量差异；加密采样与独立相位网格诊断已记录。主比较仍保留原 1/64 UI 相位合同。

2026-11-11 · 电路改进、因果对照与性能边界

11B · 回到净 3.2 Gb/s 的目标

最终候选	完整接收 错位 / 4096	完整接收 幅度 µAeq	电气接收 时间 / UI
B	256	-3.797	0.444
A	451	-9.801	0.412

两条改版都重新生成 3.2 Gb/s 激励并实际求解。改善提高了较低速率的可用余量，但尚未达到这个目标。负幅度表示至少有采样值跨到了判决门槛的错误一侧；它不是“还差一点电压”就必然能补齐。


直接用 LED 导电电流作电气接收时，A 约为 24.02 µAeq / 0.4117 UI，B 约为 30.01 µAeq / 0.4443 UI，均零错并通过应力。加上固定 200 ps 光学响应与 1 GHz RX 后才失败。这是两条改版的共同定位结果，不是已经实现 3.2 Gb/s 光链路。

下一步共同检查光学响应、接收带宽和预加重波形，对缺少实测依据的参数继续做敏感性分析。A 仍需控制输出轨漂移和电流尖峰；B 仍需检验前馈电容容差和保护关断。不能仅凭此次两者位错数的差距选定主线。

这轮证据支持 A/B 并行推进，尚不足以选定最终产品架构。净 3.2 Gb/s 和 VCSEL 净 32 Gb/s 继续作为研发目标，不写成已实现规格。

2026-11-11 · 电路改进、因果对照与性能边界

12 · 更快不一定更省电



同吞吐比较输入能量，同时列出电流峰值与平均值，避免只挑低 pJ 数字。

E+ = 完整帧正向输入能量 / 4096 个尝试载荷位。固定参考和供电功耗被更高吞吐分摊后，pJ 数字会下降，但前提是该点满足接收和应力要求。

返能与净能量单独保留。没有假定上游供电芯片能够无损回收返能；也没有把未实例化的参考 IC、接收器、时钟和主机开销算成零。

技术主线应先满足可靠性余量、直流电流和应力约束，再在相同吞吐、负载与系统能源范围内比较能效。不能单凭错误数更少或 pJ 数字更低决定。

2026-11-11 · 电路改进、因果对照与性能边界

13 · 验证是否能站得住

基线复跑复现了前阶段的 A 1.6 Gb/s 和 B 0.8 Gb/s 数值。所有新电路先校准 DC，所有实际速率都重新求解；MOS 应力使用原生求解采样，接收不使用压缩时间轴。

候选边界做最大时间步长减半对照。A 的 1.6/1.8、B 的 2.0/2.4 Gb/s 通过和失败判定均不变，时序变化分别不超过 0.0245 / 0.00045 ps。VCSEL 6.4 Gb/s 的 S40/S80 判定一致，时序变化约 0.0031 ps、能量变化约 −0.0011%。

开发过程中始终使用固定 PRBS 帧便于归因；最终候选另用预先锁定的 0x317E 种子复查。它对应 PRBS15 周期中相隔 16749 位的另一窗口，不根据该结果重新调参。

另一 PRBS 窗口	幅度 / μAeq	单侧时间 / UI	验证位错
A · 1.6 Gb/s	17.400	0.39858	0 / 4096
B · 2.0 Gb/s	13.309	0.38211	0 / 4096
VCSEL · 6.4 Gb/s	31.121	0.38774	0 / 4096

第二个窗口的联合筛查均通过，候选未据此再调参。但它仍不是统计 BER 测量，也没有随机噪声、抖动或真实时钟恢复。

固定复查协议 · A/B 结果及步长对照 · VCSEL 结果

2026-11-11 · 电路改进、因果对照与性能边界

14 · 从电路有效到版图可制造

本轮发现	影响与下一步
低阻输入电阻	不能只改电阻值。核查高阻 poly 的电流密度、最小尺寸及底板寄生；1 方块最终对照使用更宽几何。
小值 CFF	最小 MIM 板和边缘电容限制实际最小值；31.275 fF 是所选模型的名义几何计算，不等于已完成版图。
3.3 V 快速缓冲 MOS	仍是硅 CMOS；与 6 V MOS 的差异是器件选项与结构参数，不能继承旧 3.65 V 高供电角。
输出 MOS 尺寸	加宽可能降低导通电阻，也增加门极和扩散电容。VCSEL 减宽有效，A 则需针对实际负载验证，不能一概而论。
寄生与供电	VH/VL 的大电容仍是外部无源模型， GHz 下的实际供电轨阻抗尚未验收。新版完整核心需要重新布局、提取、检查 PAD/ESD、回流、供电阻抗和封装；旧 PEX 不覆盖新电路。

高阻 poly 规则 · MIM Option B 规则。PDK 规则、模型参数与适用条件保留了具体定位。GF180 的金属层数并不自动指定 MIM 选项或密度，最终须匹配完整 PDK 和制造选项。

本阶段没有新增可流片 GDS、DRC/LVS/PEX 或光学实测。新增电路图是原理连接，不能升级成版图验收证据。

2026-11-11 · 电路改进、因果对照与性能边界

14B · 保护关断不能继承旧结论

本轮通信测试均为已建立偏置、正常使能的工作条件。显示 PWM 支线的启动和保护证据，不能替代高速通信改版的验证。

电路	目前确知	下一步必须验证
A 高速核心	DISABLE 引脚预留，尚未实现关断	建立独立关断路径，并检查输出轨在上电、掉电及数据继续翻转时的状态。
B 前馈改版	DISABLE 可钳位参考源，但 GB 仍可能随数据变化	参考关断期间持续发送数据，测 LED 导电电流、位移电荷及过冲；不能只测静止输入。
B 可选补救	可冻结互补门极、钳位输入或隔离前馈支路	这些属于待测试方案；评估隔离开关的寄生、电压应力及重新使能瞬态，不预先宣称有效。

CFF 能改善正常通信充放电，也可能绕过原来的电流关断路径。发现这项边界不推翻正常使能速度结果，但它是新版图和产品化之前的功能门槛。

2026-11-11 · 电路改进、因果对照与性能边界

15 · 下一阶段研发顺序

先冻结有效改法，再扩大验证范围

保留 A/B 双主线。分别以同速率电流、能量、余量和应力建立比较表，继续检查真实参考、供电、阻尼和负载交互。VCSEL 独立推进高速路径，保留慢速偏置和保护。

首先补长帧或周期通信稳态、真实轨电流与储能闭合。当前A的VH有约2.1mV帧内漂移，有限帧能量不能直接当连续运行效率。随后增加 MOS/电阻工艺角、供电、温度、封装与关键无源容差。3.3 V 缓冲候选先建立新的电源上限；不能简单复用旧 3.65 V 角。当前发光模型缺少温度拟合，电路角验证也不等于完整光源温度验证。

当候选在上述扰动下仍有余量，再做完整高速核心布局和 PEX。若固定光学 / RX 仍限制净 3.2 或 32 Gb/s，就依据链路预算选择更快光源、接收器、均衡或工艺，而不继续盲目调整晶体管。

本阶段真正积累的能力

把错误定位到具体参考面；用单项修改验证原因；用 DC、波形、能量和应力共同判断；记录无效尝试；明确下一步要测什么。这条可复现的解决问题流程，比单一峰值数字更有价值。

复现步骤、原始数据与验收记录