


BIBLE DE L'ÉLECTRONIQUE

Du débutant absolu à l'ingénieur confirmé



*« Un bébé doit pouvoir comprendre les bases,
un ingénieur doit pouvoir s'y référer comme source de qualité. »*

Projet Open Source — Distribution libre et gratuite

Contents

I	Fondamentaux	21
1	Le Courant Électrique	23
1.1	Les Bases	23
1.1.1	Qu'est-ce que le courant électrique ?	23
1.1.2	Sens du courant	24
1.1.3	Intensité du courant	24
1.1.4	Ordres de grandeur	25
1.1.5	Le courant continu (DC) et le courant alternatif (AC)	25
1.2	Approfondissement	26
1.2.1	Définition instantanée du courant	26
1.2.2	Nature microscopique du courant	26
1.2.3	Densité de courant	26
1.2.4	Exemple numérique : vitesse de dérive dans le cuivre	27
1.2.5	Courant dans différents milieux	27
1.3	Niveau Ingénieur	28
1.3.1	Lien avec les équations de Maxwell : l'équation de continuité	28
1.3.2	Le modèle de Drude	28
1.3.3	Courant de déplacement de Maxwell	29
1.3.4	ARQS : quand peut-on utiliser Kirchhoff ?	29
1.3.5	Effets réels à considérer en conception	30
	Exercices	31
	Résumé du chapitre	33
2	La Tension Électrique	35
2.1	Les Bases	35
2.1.1	Qu'est-ce que la tension ?	35
2.1.2	Définition simple	36
2.1.3	La masse (référence de potentiel)	36
2.1.4	Ordres de grandeur	36
2.1.5	Tension et énergie	37
2.1.6	Fléchage de la tension	37
2.2	Approfondissement	38
2.2.1	Potentiel électrique et champ électrique	38
2.2.2	Force électromotrice (f.é.m.)	39
2.2.3	Travail et puissance électrique	39
2.2.4	Loi d'additivité des tensions (loi des mailles — aperçu)	40
2.3	Niveau Ingénieur	40
2.3.1	La tension et les équations de Maxwell	40

2.3.2	Décomposition du champ électrique en régime variable	41
2.3.3	Bruit de tension et plancher thermique	41
2.3.4	Tension de claquage et rigidité diélectrique	42
	Exercices	43
	Résumé du chapitre	45
3	La Résistance et la Loi d'Ohm	47
3.1	Les Bases	47
3.1.1	Qu'est-ce qu'une résistance ?	47
3.1.2	La loi d'Ohm	48
3.1.3	Ordres de grandeur	49
3.1.4	Le code couleur des résistances	49
3.1.5	Puissance dissipée dans une résistance	49
3.1.6	Associations de résistances	50
3.1.7	Le diviseur de tension	51
3.2	Approfondissement	52
3.2.1	Résistivité et loi de Pouillet	52
3.2.2	Effet de la température	53
3.2.3	Conductance	54
3.2.4	Dipôles non-linéaires	54
3.2.5	Le pont de Wheatstone	54
3.3	Niveau Ingénieur	55
3.3.1	Loi d'Ohm locale et résistivité tensorielle	55
3.3.2	Modèle haute fréquence d'une résistance	56
3.3.3	Bruit dans les résistances	56
3.3.4	Résistances de précision et séries normalisées (E12, E24, E96)	57
	Exercices	57
	Résumé du chapitre	60
4	La Puissance et l'Énergie Électrique	61
4.1	Les Bases	61
4.1.1	Puissance : définition intuitive	61
4.1.2	Puissance électrique	61
4.1.3	Puissance dissipée dans une résistance (effet Joule)	62
4.1.4	Énergie électrique	62
4.1.5	Ordres de grandeur	63
4.1.6	Bilan de puissance d'un circuit	63
4.2	Approfondissement	64
4.2.1	Énergie en régime variable	64
4.2.2	Puissance instantanée et puissance moyenne	64
4.2.3	Valeur efficace (RMS)	64
4.2.4	Rendement	65
4.2.5	Adaptation d'impédance et transfert maximal de puissance	66
4.2.6	Puissance délivrée par un générateur réel : courbe complète	66
4.3	Niveau Ingénieur	67
4.3.1	Puissance en régime sinusoïdal (aperçu)	67
4.3.2	Gestion thermique : du composant au système	68
4.3.3	Densité spectrale de puissance et bruit (lien avec Ch. 2 et 3)	69
	Exercices	69

Résumé du chapitre	71
5 Les Lois de Kirchhoff	73
5.1 Les Bases	73
5.1.1 Vocabulaire des circuits	73
5.1.2 Loi des nœuds (KCL)	74
5.1.3 Loi des mailles (KVL)	74
5.1.4 Méthode de résolution	75
5.1.5 Exemple complet résolu	75
5.1.6 Le diviseur de courant	76
5.1.7 Exemple avec deux sources de tension	76
5.1.8 Les erreurs classiques	77
5.2 Approfondissement	78
5.2.1 Combien d'équations écrire ?	78
5.2.2 Méthode des courants de maille	78
5.2.3 Méthode des potentiels de nœuds	78
5.2.4 Écriture matricielle	79
5.2.5 Kirchhoff en régime variable (AC, transitoire)	79
5.3 Niveau Ingénieur	80
5.3.1 Fondement électromagnétique : d'où viennent les lois de Kirchhoff ?	80
5.3.2 SPICE et la Modified Nodal Analysis (MNA)	81
5.3.3 Pièges en conception réelle	81
Exercices	82
Résumé du chapitre	83
6 Théorèmes Fondamentaux	85
6.1 Les Bases	85
6.1.1 Qu'est-ce qu'un circuit linéaire ?	85
6.1.2 Théorème de superposition	86
6.1.3 Théorème de Thévenin	87
6.1.4 Théorème de Norton	88
6.1.5 Théorème de Millman	89
6.2 Approfondissement	92
6.2.1 Pourquoi la superposition fonctionne : la linéarité	92
6.2.2 Démonstration de Thévenin	92
6.2.3 Thévenin et Norton avec sources dépendantes	92
6.2.4 Transfert maximal de puissance (rappel Ch. 4)	93
6.2.5 Application : modéliser un composant réel	93
6.3 Niveau Ingénieur	93
6.3.1 Thévenin et Norton en régime sinusoïdal	93
6.3.2 Thévenin en analyse petit signal	94
6.3.3 Limites : quand Thévenin ne suffit plus	94
6.3.4 Superposition et bruit	95
Exercices	95
Résumé du chapitre	97

II Composants Passifs	99
7 Le Condensateur	101
7.1 Les Bases	101
7.1.1 Qu'est-ce qu'un condensateur ?	101
7.1.2 Capacité	102
7.1.3 Relation courant-tension	102
7.1.4 Ordres de grandeur	103
7.1.5 Charge et décharge : le circuit RC	103
7.1.6 Énergie stockée	104
7.1.7 Associations de condensateurs	104
7.2 Approfondissement	105
7.2.1 Capacité d'un condensateur plan	105
7.2.2 Technologies de condensateurs	105
7.2.3 Démonstration de la charge du circuit RC	106
7.2.4 Condensateur en régime sinusoïdal (aperçu)	106
7.3 Niveau Ingénieur	106
7.3.1 Modèle réel d'un condensateur	106
7.3.2 Fréquence de résonance série (SRF)	107
7.3.3 Piège des céramiques haute capacité	107
7.3.4 Choix d'un condensateur selon l'application	107
7.3.5 Énergie et champ électrique	107
Exercices	108
Résumé du chapitre	109
8 La Bobine (Inductance)	111
8.1 Les Bases	111
8.1.1 Qu'est-ce qu'une bobine ?	111
8.1.2 Inductance	112
8.1.3 Relation tension-courant	112
8.1.4 Ordres de grandeur	113
8.1.5 Charge et décharge : le circuit RL	113
8.1.6 Énergie stockée	114
8.1.7 Associations d'inductances	115
8.2 Approfondissement	115
8.2.1 Inductance d'un solénoïde	115
8.2.2 Technologies d'inductances	116
8.2.3 Saturation du noyau magnétique	116
8.2.4 Démonstration du circuit RL	116
8.2.5 Bobine en régime sinusoïdal (aperçu)	117
8.3 Niveau Ingénieur	117
8.3.1 Modèle réel d'une inductance	117
8.3.2 SRF et comportement fréquentiel	117
8.3.3 Pertes dans le noyau	118
8.3.4 Inductance mutuelle et couplage (aperçu)	118
8.3.5 Énergie et champ magnétique	119
Exercices	119
Résumé du chapitre	121

9	Circuits RC, RL et RLC	123
9.1	Les Bases	123
9.1.1	Rappel : les trois comportements fondamentaux	123
9.1.2	Le circuit RC (rappel synthétique)	123
9.1.3	Le circuit RL (rappel synthétique)	124
9.1.4	Le circuit RLC série : un comportement nouveau	124
9.1.5	Fréquence propre du circuit LC	125
9.2	Approfondissement	126
9.2.1	Équation différentielle du circuit RLC série	126
9.2.2	Facteur de qualité Q	126
9.2.3	Solutions de l'équation différentielle	126
9.2.4	Circuit RLC parallèle	127
9.2.5	Résonance (aperçu — développé au Ch. 12)	127
9.3	Niveau Ingénieur	128
9.3.1	Pôles et zéros dans le plan complexe	128
9.3.2	Le facteur de qualité en conception réelle	129
9.3.3	Lien avec les systèmes asservis	129
9.3.4	Composants parasites et circuits RLC non voulus	130
	Exercices	130
	Résumé du chapitre	132
III	Régime Sinusoïdal	133
10	Notation Complexe et Impédances	135
10.1	Les Bases	135
10.1.1	Pourquoi les nombres complexes ?	135
10.1.2	Rappel mathématique : les nombres complexes	136
10.1.3	Application aux circuits : la notation complexe	137
10.1.4	L'impédance : la loi d'Ohm généralisée	137
10.1.5	Impédance des trois composants de base	138
10.1.6	Comportement en basse et haute fréquence	138
10.2	Approfondissement	140
10.2.1	Admittance	140
10.2.2	Associations d'impédances	140
10.2.3	Diviseur de tension en complexe	140
10.2.4	Déphasage : signification physique	141
10.2.5	Impédance d'un circuit RLC série à la résonance	141
10.2.6	Théorème de Millman en complexe	141
10.3	Niveau Ingénieur	142
10.3.1	Fonction de transfert	142
10.3.2	Le décibel (dB)	142
10.3.3	Impédance de Thévenin en fréquence	143
10.3.4	Transition vers les paramètres S (très haute fréquence)	143
	Exercices	144
	Résumé du chapitre	146

11 Puissance en Régime Sinusoïdal	147
11.1 Les Bases	147
11.1.1 Rappel : puissance en continu	147
11.1.2 Le problème en alternatif : le déphasage	147
11.1.3 La puissance instantanée	148
11.1.4 Les trois puissances	149
11.1.5 Le facteur de puissance	149
11.1.6 Pourquoi un mauvais $\cos \varphi$ coûte cher	150
11.1.7 Compensation du facteur de puissance	150
11.2 Approfondissement	151
11.2.1 Puissance complexe	151
11.2.2 Puissance dissipée dans chaque composant	151
11.2.3 Bilan de puissance d'un circuit AC	152
11.2.4 Exemple complet : circuit RL + compensation	152
11.3 Niveau Ingénieur	152
11.3.1 Facteur de puissance en régime non sinusoïdal	152
11.3.2 Correction active du facteur de puissance (PFC)	153
11.3.3 Puissance en triphasé	153
11.3.4 Méthode des deux wattmètres	154
Exercices	154
Résumé du chapitre	156
12 Résonance	159
12.1 Les Bases	159
12.1.1 Le phénomène de résonance : intuition	159
12.1.2 Pourquoi l'inductance et le condensateur se compensent	159
12.1.3 Résonance série	160
12.1.4 Résonance parallèle	161
12.1.5 Bande passante et sélectivité	161
12.2 Approfondissement	162
12.2.1 Impédance du circuit RLC série en fonction de la fréquence	162
12.2.2 Fonction de transfert du filtre passe-bande	163
12.2.3 Les autres fonctions de transfert du RLC série	164
12.2.4 Circuit bouchon (résonance parallèle)	164
12.2.5 Calcul pratique : dimensionnement d'un circuit résonant	165
12.3 Niveau Ingénieur	165
12.3.1 Q intrinsèque, Q en charge, et Q externe	165
12.3.2 Transformation d'impédance par circuit résonant	166
12.3.3 Résonateurs réels : du LC au quartz	166
12.3.4 Résonances parasites en conception réelle	167
Exercices	167
Résumé du chapitre	169
IV Fonctions de Transfert et Filtres	171
13 Fonctions de Transfert et Diagrammes de Bode	173
13.1 Les Bases	173
13.1.1 Qu'est-ce qu'une fonction de transfert ?	173

13.1.2	Le décibel : pourquoi et comment	174
13.1.3	Le diagramme de Bode : principe	175
13.1.4	Le filtre passe-bas du 1er ordre : l'exemple fondamental	175
13.1.5	Le filtre passe-haut du 1er ordre	176
13.2	Approfondissement	177
13.2.1	Écriture normalisée d'une fonction de transfert	177
13.2.2	Règles de construction du diagramme de Bode	177
13.2.3	Exemple : filtre avec un zéro et un pôle	178
13.2.4	Le 2nd ordre : pôles complexes et résonance	178
13.2.5	Systèmes en cascade	179
13.2.6	Classification des filtres	180
13.2.7	Fonction de transfert en variable de Laplace s (aperçu)	180
13.3	Niveau Ingénieur	181
13.3.1	Boucle ouverte et boucle fermée	181
13.3.2	Condition d'instabilité	182
13.3.3	Marges de gain et de phase	182
13.3.4	Critère de Routh-Hurwitz	183
13.3.5	Critère de Nyquist (présentation qualitative)	184
13.3.6	Compensation et stabilisation	185
13.3.7	Lien avec la simulation SPICE	185
	Exercices	186
	Résumé du chapitre	189
14	Filtres Passifs et Actifs	191
14.1	Les Bases	191
14.1.1	Les quatre types de filtres (rappel)	191
14.1.2	Filtres passifs du 1er ordre	191
14.1.3	Le problème des filtres passifs du 1er ordre	192
14.1.4	Filtres passifs du 2nd ordre : le RLC	192
14.1.5	Pourquoi les filtres actifs ?	193
14.2	Approfondissement	193
14.2.1	La topologie Sallen-Key	194
14.2.2	La topologie MFB (Multiple Feedback)	194
14.2.3	Réponses normalisées : Butterworth, Bessel, Tchebychev	194
14.2.4	Tables de dimensionnement du 2nd ordre	195
14.2.5	Filtres d'ordre supérieur par cascade	195
14.2.6	Exemple de dimensionnement complet	197
14.3	Niveau Ingénieur	197
14.3.1	Sensibilité aux tolérances des composants	197
14.3.2	Filtres à capacités commutées (switched-capacitor)	198
14.3.3	Filtres passifs en RF et puissance	199
14.3.4	Limites des filtres analogiques et transition vers le numérique	199
	Exercices	200
	Résumé du chapitre	202

V	Semi-conducteurs	203
15	La Diode	205
15.1	Les Bases	205
15.1.1	Qu'est-ce qu'une diode ?	205
15.1.2	Les deux régimes de fonctionnement	206
15.1.3	Tension de seuil selon la technologie	206
15.1.4	La caractéristique $I(V)$	206
15.1.5	Modèles simplifiés de la diode	207
15.1.6	Circuit fondamental : la diode en série avec une résistance	208
15.1.7	Applications immédiates	209
15.2	Approfondissement	209
15.2.1	La jonction PN : d'où vient le comportement de la diode	209
15.2.2	L'équation de Shockley	210
15.2.3	Résistance dynamique	211
15.2.4	Redressement simple alternance	211
15.2.5	Pont de Graetz (redressement double alternance)	212
15.2.6	Les variantes de diodes	212
15.3	Niveau Ingénieur	213
15.3.1	Modèle SPICE de la diode	213
15.3.2	Capacité de jonction et comportement dynamique	213
15.3.3	Temps de recouvrement inverse (t_{rr})	213
15.3.4	Pertes dans une diode de puissance	214
15.3.5	La diode Zener : régulation de tension	214
	Exercices	216
	Résumé du chapitre	218
16	Le Transistor Bipolaire (BJT)	221
16.1	Les Bases	221
16.1.1	Un composant à trois bornes	221
16.1.2	Le principe : une tension contrôle un courant	222
16.1.3	Les trois régimes de fonctionnement	223
16.1.4	Le BJT en commutation	223
16.2	Approfondissement	225
16.2.1	La vraie causalité : V_{BE} contrôle I_C	225
16.2.2	L'équation de Shockley pour le BJT	226
16.2.3	Polarisation par diviseur de tension	226
16.2.4	Dérivation du modèle petit signal hybride- π	227
16.2.5	Gain en tension de l'émetteur commun	229
16.2.6	Le collecteur commun (émetteur suiveur) : le buffer	229
16.2.7	La base commune : l'étage haute fréquence	230
16.2.8	Tableau comparatif : choisir son montage	231
16.3	Niveau Ingénieur	231
16.3.1	Réponse en fréquence : C_π , C_μ et f_T	231
16.3.2	L'effet Miller et le cascode	232
16.3.3	Le miroir de courant : la brique des circuits intégrés	232
16.3.4	La paire différentielle : amplifier une différence	234
16.3.5	Les étages de sortie : classes A, B et AB	235
16.3.6	L'emballage thermique	236

16.3.7	Saturation profonde et temps de stockage	236
16.3.8	Bruit dans le BJT	236
16.3.9	Technologies modernes	237
	Exercices	237
	Résumé du chapitre	239
17	Le MOSFET	241
17.1	Les Bases	241
17.1.1	Un composant à trois bornes commandé en tension	241
17.1.2	Le principe : un champ crée un canal	242
17.1.3	BJT vs MOSFET	243
17.1.4	Les trois régimes de fonctionnement	243
17.1.5	Le MOSFET en commutation	244
17.2	Approfondissement	244
17.2.1	Structure physique	245
17.2.2	Le pincement du canal et la saturation	245
17.2.3	Équations du courant — modèle “long canal”	245
17.2.4	Caractéristique $I_D(V_{DS})$	246
17.2.5	Modèle petit signal du MOSFET	247
17.3	Niveau Ingénieur	248
17.3.1	$R_{DS,on}$: le paramètre clé en puissance	248
17.3.2	Capacités parasites et plateau de Miller	248
17.3.3	Pertes de commutation : énergie vs puissance	249
17.3.4	Bruit dans le MOSFET	250
17.3.5	Effets thermiques	250
17.3.6	L'inverseur CMOS	250
17.3.7	Technologies avancées	251
	Exercices	251
	Résumé du chapitre	253
18	L'Amplificateur Opérationnel (AOP)	255
18.1	Les Bases	255
18.1.1	Qu'est-ce qu'un AOP ?	256
18.1.2	Les “règles d'or” pour résoudre les circuits	256
18.1.3	Méthode universelle de résolution	257
18.1.4	Exemple guidé complet : le non-inverseur	257
18.1.5	Les montages fondamentaux	259
18.1.6	Quand les règles d'or ne sont plus valables	260
18.2	Approfondissement	260
18.2.1	Architecture interne : d'où vient le gain ?	261
18.2.2	La rétroaction négative : pourquoi et comment	261
18.2.3	Produit gain-bande et pôle dominant	262
18.2.4	La compensation de Miller : le lien avec les transistors	262
18.2.5	Le slew rate : une limitation en courant, pas en fréquence	263
18.2.6	Imperfections de l'AOP réel	263
18.3	Niveau Ingénieur	263
18.3.1	Stabilité : marges de phase et de gain	264
18.3.2	Modèle fréquentiel : pôles et zéros	264
18.3.3	Bruit de l'AOP	264

18.3.4 Effets thermiques	265
18.3.5 Saturation et limites de sortie	265
18.3.6 Réflexes à avoir avec un AOP	266
18.3.7 Mon montage ne fonctionne pas — que vérifier ?	266
Exercices	267
Résumé du chapitre	268
19 Filtres actifs : limites, conception et réalité	271
19.1 Les Bases — rappel et vue d'ensemble	271
19.1.1 Ce que le chapitre 14 a établi	271
19.1.2 La physique derrière les pôles et les zéros	272
19.2 Approfondissement — Méthodologie de conception	273
19.2.1 Étape 1 : le cahier des charges	273
19.2.2 Étape 2 : choix du type de filtre	274
19.2.3 Étape 3 : détermination de l'ordre	274
19.2.4 Étape 4 : prototype normalisé et tables de Q	275
19.2.5 Étape 5 : mise à l'échelle fréquence/impédance	275
19.2.6 Étape 6 : implémentation en cellules	276
19.2.7 Étape 7 : vérification	276
19.2.8 Lien temporel $\leftrightarrow$ fréquentiel : le rôle de Q	276
19.3 Niveau Ingénieur	277
19.3.1 L'AOP réel dans le filtre : trois limites critiques	277
19.3.2 Sensibilité aux tolérances des composants	280
19.3.3 Bruit dans les filtres actifs	281
19.3.4 Cas de conception complet : anti-aliasing pour ADC audio	281
Exercices	282
Réalité des composants	285
Résumé du chapitre	286
 VI Électronique Numérique	 287
20 Logique Combinatoire	289
20.1 Les Bases	289
20.1.1 Du signal continu au signal binaire	289
20.1.2 L'algèbre de Boole : les règles de calcul	291
20.1.3 Simplification par tableau de Karnaugh	292
20.2 Approfondissement	292
20.2.1 L'inverseur CMOS : la brique élémentaire (rappel Ch.17)	293
20.2.2 Construction des portes NAND et NOR en CMOS	293
20.2.3 Circuits combinatoires standards	294
20.3 Niveau Ingénieur	295
20.3.1 Délais de propagation	295
20.3.2 Marges de bruit et niveaux logiques	298
20.3.3 Fan-out et charge capacitive	298
20.3.4 Aléas combinatoires (glitches)	299
20.3.5 Familles logiques et interfaçage	299
Exercices	299
Résumé du chapitre	301

21 Logique Séquentielle	303
21.1 Les Bases	303
21.1.1 Combinatoire vs séquentiel : le besoin de mémoire	303
21.1.2 Le verrou SR : la mémoire la plus simple	304
21.1.3 Le verrou D : supprimer l'état interdit	304
21.1.4 La bascule D : le standard de la logique synchrone	305
21.1.5 Autres types de bascules	306
21.1.6 Méthode universelle d'analyse d'un circuit séquentiel	307
21.2 Approfondissement	307
21.2.1 Registres	308
21.2.2 Compteurs	308
21.2.3 Machines d'état (FSM)	309
21.3 Niveau Ingénieur	310
21.3.1 Setup et hold : les deux contraintes fondamentales	310
21.3.2 Analyse de timing : la fréquence maximale	311
21.3.3 Pipeline : échanger latence contre débit	312
21.3.4 Métastabilité : quand la bascule "hésite"	312
21.3.5 Horloge : skew, jitter et distribution	314
Exercices	314
Résumé du chapitre	317
22 Contraintes temporelles et synchronisation	319
22.1 Les Bases — le timing vu globalement	319
22.1.1 Rappel : le budget de timing	319
22.1.2 Anatomie d'un chemin de timing	320
22.1.3 Le budget de timing en pratique	321
22.2 Approfondissement	321
22.2.1 L'analyse de timing statique (STA)	322
22.2.2 Distribution de l'horloge	322
22.2.3 Jitter : l'incertitude temporelle de l'horloge	323
22.3 Niveau Ingénieur	324
22.3.1 Le problème fondamental : traverser un domaine d'horloge	324
22.3.2 Solution 1 : le synchroniseur double bascule (1 bit)	325
22.3.3 Solution 2 : la FIFO asynchrone (données multi-bits)	325
22.3.4 Règles de conception CDC	326
22.3.5 Contraintes temporelles en pratique : FPGA et ASIC	327
Exercices	327
Résumé du chapitre	329
23 Machines à états (FSM)	331
23.1 Les Bases	331
23.1.1 Qu'est-ce qu'une machine à états ?	331
23.1.2 Moore vs Mealy	332
23.1.3 Le diagramme d'états : le langage des FSM	333
23.2 Approfondissement	333
23.2.1 L'implémentation physique : registre + nuage combinatoire	334
23.2.2 Codage des états	334
23.2.3 Méthodologie complète de conception	336
23.2.4 Exemple complet : contrôleur de feu tricolore	336

23.3 Niveau Ingénieur	337
23.3.1 Optimisation du timing de la FSM	337
23.3.2 Gestion des états invalides	338
23.3.3 Reset : synchrone vs asynchrone	338
23.3.4 FSM en HDL : les bonnes pratiques	339
23.3.5 La FSM dans l'architecture des systèmes	339
Exercices	339
Résumé du chapitre	342
24 Mémoire : du bit physique au système	345
24.1 Les Bases	345
24.1.1 Trois façons de stocker un bit	346
24.1.2 La SRAM : la mémoire par rétroaction	346
24.1.3 La DRAM : la mémoire par stockage de charge	347
24.1.4 La Flash : la mémoire par piégeage de charge	348
24.2 Approfondissement	349
24.2.1 Stabilité de la cellule SRAM : la marge de bruit statique	350
24.2.2 Architecture et timing de la DRAM	351
24.2.3 Flash multi-niveaux : stocker plus de bits par cellule	352
24.3 Niveau Ingénieur	352
24.3.1 Les limites physiques de la DRAM	353
24.3.2 Les limites physiques de la Flash NAND	353
24.3.3 Le sense amplifier : l'interface analogique-numérique	354
24.3.4 Effets thermiques et fiabilité	354
Exercices	354
Résumé du chapitre	357
25 Circuits arithmétiques	359
25.1 Les Bases	359
25.1.1 Représentation des nombres signés : complément à deux	360
25.1.2 L'addition multi-bits : le ripple carry adder	360
25.1.3 Soustraction : un additionneur déguisé	361
25.2 Approfondissement	361
25.2.1 Carry lookahead : calculer la retenue à l'avance	362
25.2.2 Carry select : la course parallèle	362
25.2.3 Additionneurs préfixés : Kogge-Stone et Brent-Kung	363
25.2.4 Multiplication : la somme de produits partiels	363
25.2.5 Division : l'opération la plus coûteuse	364
25.2.6 Comparateurs	365
25.3 Niveau Ingénieur	365
25.3.1 Le triangle des compromis	365
25.3.2 L'arithmétique flottante : IEEE 754	366
25.3.3 Unités spécialisées : MAC, DSP, tensor cores	367
25.3.4 Conséquences sur le chemin critique	367
Exercices	367
Résumé du chapitre	369

26 Architecture numérique : du bloc au système	371
26.1 Les Bases	371
26.1.1 Le problème : orchestrer le calcul	372
26.1.2 Les éléments du datapath	373
26.1.3 L'ALU : le cœur transformateur	374
26.2 Approfondissement	374
26.2.1 Le banc de registres (register file)	375
26.2.2 Les bus : partager les chemins de données	375
26.2.3 Construire un mini-processeur	376
26.2.4 Les jeux d'instructions : RISC vs CISC, ARM vs RISC-V	376
26.3 Niveau Ingénieur	379
26.3.1 Le pipeline : superposer les instructions	379
26.3.2 Les aléas : quand le pipeline se contredit	379
26.3.3 Le chemin critique du datapath pipeliné	380
26.3.4 Limites physiques et consommation	381
Exercices	381
Résumé du chapitre	384
27 Conversion analogique-numérique et numérique-analogique	385
27.1 Les Bases	385
27.1.1 Les deux opérations fondamentales	386
27.1.2 Le théorème de Shannon et le repliement	386
27.1.3 La quantification et son bruit	387
27.2 Approfondissement	387
27.2.1 L'échantillonneur-bloqueur (Sample & Hold)	388
27.2.2 Les quatre familles d'ADC	388
27.2.3 Les architectures de DAC	390
27.3 Niveau Ingénieur	391
27.3.1 ENOB : les bits qui comptent vraiment	391
27.3.2 Le jitter d'horloge : le tueur silencieux du SNR	392
27.3.3 Concevoir la chaîne complète	393
Exercices	393
Résumé du chapitre	395
28 Protocoles de communication	397
28.1 Les Bases	397
28.1.1 Série contre parallèle : pourquoi le série a gagné	398
28.1.2 L'UART : l'asynchrone universel	398
28.1.3 Le SPI : la simplicité synchrone	399
28.1.4 L'I ² C : deux fils pour tout un système	399
28.2 Approfondissement	400
28.2.1 Open-drain : le bus partagé sans conflit	400
28.2.2 Les quatre modes SPI : CPOL et CPHA	401
28.2.3 I ² C avancé : arbitrage et clock stretching	402
28.3 Niveau Ingénieur	402
28.3.1 La signalisation différentielle : l'immunité par construction	403
28.3.2 Le bus CAN : l'arbitrage par la physique	403
28.3.3 USB : l'essentiel pour l'électronicien	404
28.3.4 Choisir son protocole	405

28.3.5 La traversée de domaine d'horloge, encore	405
Exercices	405
Résumé du chapitre	408
29 Limites physiques du numérique	409
29.1 Les Bases	409
29.1.1 L'âge d'or : la loi de Moore et le scaling de Dennard	410
29.1.2 Le plancher : le bruit	411
29.1.3 Le plafond : le mur de la consommation	411
29.2 Approfondissement	412
29.2.1 La variabilité de fabrication : la loi des petits nombres	412
29.2.2 PVT : concevoir pour le pire cas	412
29.3 Niveau Ingénieur	413
29.3.1 Le vieillissement : les transistors s'usent	414
29.3.2 Le dark silicon : des transistors qu'on ne peut pas allumer	414
29.3.3 Les stratégies de l'ère post-Dennard	415
29.3.4 Synthèse : la partie VI en une page	415
Exercices	416
Résumé du chapitre	418
 VII Alimentations	 421
30 Régulation linéaire et LDO	423
30.1 Les Bases	423
30.1.1 Qu'est-ce qu'une alimentation ?	424
30.1.2 Rappel et mise en garde : le diviseur de tension n'est PAS une alimentation	424
30.1.3 Première vraie régulation : la Zener (shunt)	425
30.1.4 Le régulateur série : l'idée fondatrice	426
30.2 Approfondissement	426
30.2.1 L'architecture complète : une boucle d'asservissement	427
30.2.2 Régulateur classique vs LDO : une affaire de ballast	429
30.2.3 La stabilité du LDO : le piège du condensateur de sortie	430
30.2.4 Le PSRR : ce que le régulateur laisse passer	430
30.3 Niveau Ingénieur	430
30.3.1 La limite fondamentale : le rendement	431
30.3.2 Le dimensionnement thermique : l'exercice obligatoire	431
30.3.3 Les protections intégrées	432
30.3.4 Linéaire ou découpage : le choix raisonné	432
Exercices	432
Résumé du chapitre	435
 31 Alimentations à découpage	 437
31.1 Les Bases	437
31.1.1 L'idée fondatrice : commuter au lieu de dissiper	438
31.1.2 Le rôle clé de la bobine : lisser le courant	438
31.1.3 Le convertisseur abaisseur (buck)	438
31.2 Approfondissement	439

31.2.1	Le convertisseur élévateur (boost)	440
31.2.2	Le convertisseur abaisseur-élévateur (buck-boost)	441
31.2.3	Conduction continue ou discontinue (CCM / DCM)	441
31.3	Niveau Ingénieur	442
31.3.1	Le bilan des pertes : où passe le rendement	442
31.3.2	L'ondulation de sortie	443
31.3.3	Le layout : là où les découpages échouent	443
31.3.4	Choisir et dimensionner : la démarche	444
	Exercices	444
	Résumé du chapitre	446
32	Composants magnétiques et stabilité des alimentations	449
32.1	Les Bases	449
32.1.1	Pourquoi un noyau ? Concentrer le champ	450
32.1.2	La saturation : la limite dure du noyau	450
32.2	Approfondissement	451
32.2.1	Les pertes dans le noyau : hystérésis et Foucault	451
32.2.2	Le transformateur : deux bobines, un noyau	452
32.2.3	La conversion isolée : le flyback	452
32.3	Niveau Ingénieur	453
32.3.1	Le convertisseur est une boucle d'asservissement	453
32.3.2	Le pôle double LC et le zéro ESR	453
32.3.3	La compensation : façonner la boucle	454
	Exercices	455
	Résumé du chapitre	457
VIII	Asservissement	459
33	Asservissement et transformée de Laplace	461
33.1	Les Bases	461
33.1.1	Boucle ouverte, boucle fermée	462
33.1.2	Les éléments d'une boucle d'asservissement	462
33.1.3	Pourquoi la contre-réaction est si puissante	463
33.2	Approfondissement	463
33.2.1	La transformée de Laplace : pourquoi et comment	464
33.2.2	La fonction de transfert, pôles et zéros	464
33.2.3	Le système du premier ordre	465
33.2.4	Le système du second ordre	465
33.3	Niveau Ingénieur	466
33.3.1	La précision : erreur statique et classe du système	466
33.3.2	Le compromis fondamental : rapidité contre stabilité	467
33.3.3	Perturbations et robustesse	467
33.3.4	Vision unifiée : tout le livre était de l'asservissement	468
	Exercices	468
	Résumé du chapitre	470

34 Correcteur PID, lieu des racines et marges de stabilité	473
34.1 Les Bases	473
34.1.1 L'action proportionnelle (P) : réagir à l'erreur	474
34.1.2 L'action intégrale (I) : effacer l'erreur résiduelle	474
34.1.3 L'action dérivée (D) : anticiper	475
34.2 Approfondissement	475
34.2.1 La fonction de transfert du PID	476
34.2.2 L'effet de chaque action sur la réponse indicielle	476
34.2.3 Régler un PID : les méthodes	477
34.3 Niveau Ingénieur	477
34.3.1 Le lieu des racines : où vont les pôles	477
34.3.2 Les marges de stabilité sur Bode	478
34.3.3 Le PID réel : filtrage, anti-windup, numérique	479
34.3.4 Vue d'ensemble : concevoir une boucle, de bout en bout	480
Exercices	480
Résumé du chapitre	483
 IX CEM et Conception de Cartes	 485
35 Compatibilité électromagnétique : sources, couplages et remèdes	487
35.1 Les Bases	487
35.1.1 Être compatible : ne pas polluer, ne pas être pollué	487
35.1.2 Le triptyque source – couplage – victime	488
35.1.3 Les quatre chemins de couplage	488
35.1.4 Mode différentiel et mode commun : le concept central	489
35.1.5 Trois scènes de la vie courante	490
35.2 Approfondissement	490
35.2.1 Couplage capacitif : modèle et remèdes	490
35.2.2 Couplage inductif : la surface de boucle est l'ennemie	491
35.2.3 Couplage par impédance commune : la masse n'est pas équipotentielle	491
35.2.4 D'où vient le mode commun ?	492
35.2.5 Le paysage normatif : que mesure-t-on, et comment ?	492
35.2.6 Le filtre secteur : l'anatomie d'un classique	494
35.3 Niveau Ingénieur	495
35.3.1 Physique du rayonnement : la boucle et le fil	495
35.3.2 Champ proche, champ lointain : quelle est la nature du champ ?	496
35.3.3 Le blindage : théorie...	497
35.3.4 ...et sa vraie limite : les ouvertures	498
35.3.5 Stratégies de masse : basse fréquence contre haute fréquence	499
35.3.6 Immunité : l'ESD, le front le plus raide du système	500
35.3.7 Mesurer et déboguer : la CEM au quotidien	501
Exercices	501
Résumé du chapitre	505
 36 Conception de PCB : le circuit imprimé est un composant	 507
36.1 Les Bases	507
36.1.1 Anatomie d'un circuit imprimé	507
36.1.2 La piste n'est pas un fil idéal	508

36.1.3	La question fondamentale : où revient le courant ?	509
36.1.4	Les quatre règles d'or du débutant	509
36.2	Approfondissement	510
36.2.1	L'empilage : pourquoi quatre couches changent la vie	510
36.2.2	Le chemin de retour, quantitativement	510
36.2.3	Le crime capital : la fente dans le plan de retour	511
36.2.4	Le découplage réel : des nanohenrys avant des nanofarads	512
36.2.5	Largeur de piste : courant, échauffement, chute de tension	513
36.2.6	Cartes mixtes : partitionner par le placement, pas en découpant la masse	513
36.3	Niveau Ingénieur	514
36.3.1	Le PDN : l'alimentation vue comme une impédance	514
36.3.2	Router un convertisseur à découpage : la boucle chaude	515
36.3.3	Le cuivre comme radiateur	516
36.3.4	La revue de carte : une checklist d'ingénieur	516
	Exercices	517
	Résumé du chapitre	520
37	Intégrité du signal : quand la piste devient une ligne	523
37.1	Les Bases	523
37.1.1	Le signal met du temps à voyager	523
37.1.2	Le critère : ligne courte ou ligne longue ?	524
37.1.3	L'impédance caractéristique : ce que « voit » le front	525
37.1.4	La réflexion : l'écho électrique	525
37.2	Approfondissement	526
37.2.1	Le modèle : une échelle infinie de cellules L-C	526
37.2.2	Le coefficient de réflexion	526
37.2.3	Le diagramme des rebonds : un cas complet	526
37.2.4	Les terminaisons : imposer $\Gamma = 0$ quelque part	527
37.2.5	La diaphonie : la ligne d'à côté écoute	528
37.3	Niveau Ingénieur	529
37.3.1	Calculer Z_0 : formules et honnêteté	529
37.3.2	Paires différentielles	530
37.3.3	Discontinuités : vias, stubs et connecteurs	530
37.3.4	Les pertes : quand le front s'émousse	531
37.3.5	Mesurer : la réflectométrie temporelle (TDR)	531
	Exercices	531
	Résumé du chapitre	535

Part I

Fondamentaux

Chapter 1

Le Courant Électrique

*Le courant est le mouvement ordonné de charges électriques dans un conducteur.
C'est la première grandeur que l'on manipule en électronique.*

1.1 Les Bases

Les Bases

Cette section ne suppose aucune connaissance préalable. On part de zéro.

1.1.1 Qu'est-ce que le courant électrique ?

Toute matière est composée d'**atomes**. Chaque atome possède un noyau (chargé positivement) entouré d'**électrons** (chargés négativement). Dans la plupart des matériaux solides, les électrons sont fermement liés à leur atome. Mais dans les **métaux** (cuivre, aluminium, or...), certains électrons sont *libres* : ils peuvent se déplacer d'atome en atome.

Analogie

L'eau dans un tuyau. Imaginez un tuyau rempli d'eau :

- Le **tuyau** = le fil conducteur (cuivre).
- L'**eau** = les électrons libres.
- Le **débit d'eau** (litres par seconde) = le courant électrique.
- La **pompe** qui met l'eau en mouvement = le générateur (pile, alimentation).

Sans pompe, l'eau ne bouge pas. Sans générateur, les électrons ne se déplacent pas de manière ordonnée.

Attention

Limites de l'analogie hydraulique : cette analogie est utile pour l'intuition, mais elle a des limites :

- L'eau est neutre ; les électrons sont chargés et interagissent entre eux.
- L'eau ne fait que circuler ; le courant peut aussi s'accumuler temporairement (charge d'un condensateur).
- L'eau ne circule que dans un sens ; le courant alternatif change de sens périodiquement.

On utilisera cette analogie ponctuellement, mais en signalant toujours ses limites.

Le **courant électrique**, c'est donc un **déplacement ordonné de charges** (généralement des électrons) à travers un conducteur, sous l'effet d'une force (créée par un générateur).


1.1.2 Sens du courant

Historiquement, avant la découverte de l'électron, on a **choisi par convention** que le courant circulait du pôle + vers le pôle – à l'extérieur du générateur.

En réalité, les électrons se déplacent dans le sens inverse : du – vers le +.

Attention

Le **sens conventionnel** du courant (du + vers le –) est celui utilisé dans *tous* les schémas et calculs en électronique. C'est une convention universelle. Ne la confondez jamais avec le sens réel des électrons.



1.1.3 Intensité du courant

L'**intensité** du courant mesure *combien de charge* traverse une section du conducteur par unité de temps. C'est le "débit de charges".

Formule clé

$$I = \frac{Q}{t}$$

- I : intensité du courant, en **ampères** (A)
- Q : charge électrique qui a traversé la section, en **coulombs** (C)
- t : durée, en **secondes** (s)

Exemple : Si $Q = 10\text{ C}$ traversent un fil en $t = 2\text{ s}$, alors $I = 10/2 = 5\text{ A}$.

Intuition


Un ampère, c'est environ $6,24 \times 10^{18}$ électrons par seconde qui traversent la section d'un fil. C'est un nombre colossal, mais chaque électron porte si peu de charge ($1,6 \times 10^{-19}\text{ C}$) que le courant résultant reste une grandeur "humaine".

1.1.4 Ordres de grandeur


Situation	Intensité typique	Ordre
Signal nerveux humain	$\sim 1\text{ nA}$	10^{-9} A
LED allumée	$\sim 20\text{ mA}$	10^{-2} A
Chargeur de téléphone	$\sim 1\text{ A à }3\text{ A}$	10^0 A
Plaque de cuisson	$\sim 16\text{ A}$	10^1 A
Démarrreur de voiture	$\sim 200\text{ A}$	10^2 A
Foudre	$\sim 30\text{ kA}$	10^4 A

1.1.5 Le courant continu (DC) et le courant alternatif (AC)

- **Courant continu (DC) :** l'intensité est constante dans le temps. C'est le cas d'une pile, d'une batterie, d'un port USB. Le courant circule toujours dans le même sens.
- **Courant alternatif (AC) :** l'intensité varie périodiquement (typiquement de manière sinusoïdale). C'est le cas de la prise murale (230 V, 50 Hz en Europe). Le courant change de sens 100 fois par seconde.



Courant continu (DC)



Courant alternatif (AC)

À retenir

Ce qu'il faut retenir sur le courant :

1. Le courant est un **déplacement ordonné de charges** dans un conducteur.
2. Son intensité se mesure en **ampères (A)** : $I = Q/t$.
3. Le sens conventionnel va du $+$ au $-$ (inverse des électrons).
4. **DC** = constant, **AC** = variable (sinusoïdal en général).

1.2 Approfondissement

Approfondissement

On formalise ici les notions avec les outils mathématiques adaptés. Prérequis : dérivation de base.

1.2.1 Définition instantanée du courant

Dans le cas général (courant variable), le courant est défini comme la dérivée de la charge par rapport au temps :

Formule clé

$$i(t) = \frac{dq}{dt}$$

C'est le débit instantané de charges à travers une section du conducteur.

Réciproquement, la charge ayant traversé entre t_1 et t_2 est :

$$q = \int_{t_1}^{t_2} i(t) dt$$

Cas particulier : si i est constant (DC), alors $q = I \cdot \Delta t$ (on retrouve $I = Q/t$).

1.2.2 Nature microscopique du courant

Dans un conducteur métallique, les porteurs de charge sont les **électrons de conduction**. Chaque électron porte une charge :

$$e = 1,602 \times 10^{-19} \text{ C}$$

En l'absence de champ électrique, les électrons se déplacent de manière chaotique (agitation thermique) avec une vitesse moyenne nulle. Quand on applique un champ $\vec{E}$, il se superpose un mouvement de dérive à vitesse $\vec{v}_d$ (très lente : de l'ordre du mm/s !).

Attention

La vitesse de dérive des électrons est extrêmement faible ($\sim 0,07 \text{ mm/s}$ pour 1 A dans du cuivre de section 1 mm^2). Ce qui se propage quasi-instantanément ($\sim 2/3$ de c , soit $\sim 2 \times 10^8 \text{ m/s}$), c'est le **champ électromagnétique** guidé par le conducteur, pas les électrons eux-mêmes. C'est comme une file de dominos : chaque domino bouge peu, mais l'information se propage vite.

1.2.3 Densité de courant

On peut relier le courant macroscopique aux grandeurs microscopiques. Si un conducteur de section S contient n porteurs libres par unité de volume, chacun de charge q et de vitesse de dérive v_d :

Formule clé

$$I = n \cdot q \cdot v_d \cdot S$$

- n : densité volumique de porteurs (m^{-3})
- q : charge d'un porteur (C) — pour les électrons, $q = e$
- v_d : vitesse de dérive (m/s)
- S : section du conducteur (m^2)

On définit le **vecteur densité de courant** :

$$\vec{J} = n q \vec{v}_d \quad \text{en A/m}^2$$

Le courant total traversant une surface S est alors :

$$I = \iint_S \vec{J} \cdot d\vec{S}$$

Si $\vec{J}$ est uniforme et perpendiculaire à S , on retrouve $I = J \cdot S$.

1.2.4 Exemple numérique : vitesse de dérive dans le cuivre

En pratique

Données : fil de cuivre, section $S = 1 \text{ mm}^2 = 10^{-6} \text{ m}^2$, courant $I = 1 \text{ A}$.
Le cuivre a une densité de porteurs $n \approx 8,5 \times 10^{28} \text{ m}^{-3}$.

$$v_d = \frac{I}{n \cdot e \cdot S} = \frac{1}{8,5 \times 10^{28} \times 1,6 \times 10^{-19} \times 10^{-6}} \approx 7,4 \times 10^{-5} \text{ m/s} \approx 0,074 \text{ mm/s}$$

Conclusion : pour 1 A, un électron avance de $\sim 0,07 \text{ mm}$ par seconde. C'est la **propagation du champ électromagnétique** le long du conducteur ($\sim 2 \times 10^8 \text{ m/s}$ dans un câble typique — cette vitesse dépend du diélectrique environnant, pas du cuivre lui-même) qui fait que la lampe s'allume quasi-instantanément quand on appuie sur l'interrupteur.

1.2.5 Courant dans différents milieux

Le courant n'existe pas que dans les métaux :

Milieu	Porteurs de charge	Exemple
Métaux	Électrons libres	Fil de cuivre
Semi-conducteurs	Électrons + trous	Silicium dopé
Électrolytes (liquides)	Ions (+ et -)	Batterie, électrolyse
Gaz ionisés (plasma)	Ions + électrons	Néon, foudre
Vide	Électrons	Tube cathodique

1.3 Niveau Ingénieur

Niveau Ingénieur

On fait ici le lien avec l'électromagnétisme (Maxwell), les limites des modèles, et les subtilités que l'on rencontre en conception réelle.

1.3.1 Lien avec les équations de Maxwell : l'équation de continuité

La conservation de la charge est un principe fondamental de la physique. Elle se traduit par l'**équation de continuité** :

Formule clé

$$\frac{\partial \rho}{\partial t} + \nabla \cdot \vec{J} = 0$$

- ρ : densité volumique de charge (C/m³)
- $\vec{J}$: vecteur densité de courant (A/m²)

Cette équation dit que si de la charge disparaît d'un volume, c'est qu'un courant l'a emportée. Aucune charge ne se crée ni ne disparaît.

En régime stationnaire ($\partial \rho / \partial t = 0$), on obtient $\nabla \cdot \vec{J} = 0$: la densité de courant est à **divergence nulle**, ce qui traduit que le flux de courant se conserve — c'est la justification profonde de la **loi des nœuds de Kirchhoff**.

Attention

Précision de vocabulaire : c'est la **charge** qui est conservée (principe fondamental). Le courant, lui, est à *flux conservé* (divergence nulle) en régime stationnaire. Ne pas confondre avec un champ "conservatif" (dont la circulation sur un contour fermé est nulle), terme réservé au champ $\vec{E}$ en électrostatique.

1.3.2 Le modèle de Drude

Le modèle de Drude (1900) est le premier modèle microscopique du courant dans les métaux. Il traite les électrons de conduction comme un gaz classique soumis à :

- une force du champ électrique : $\vec{F} = -e\vec{E}$
- des "collisions" avec le réseau cristallin, modélisées par un temps de relaxation τ ($\sim 10^{-14}$ s dans le cuivre).

L'équation du mouvement donne en régime permanent (force de friction $-m_e \vec{v}_d / \tau$ compensant la force électrique) :

$$\vec{0} = (-e)\vec{E} - m_e \frac{\vec{v}_d}{\tau} \implies \vec{v}_d = -\frac{e\tau}{m_e} \vec{E}$$

Le signe $-$ traduit que les électrons dérivent en sens *opposé* au champ $\vec{E}$. La grandeur $\mu_e = e\tau/m_e$ est la **mobilité** des électrons.

La densité de courant s'écrit $\vec{J} = n(-e)\vec{v}_d = n(-e)\left(-\frac{e\tau}{m_e}\right)\vec{E}$, ce qui donne la **loi d'Ohm locale** :

Formule clé

$$\boxed{\vec{J} = \sigma \vec{E}} \quad \text{avec} \quad \sigma = \frac{ne^2\tau}{m_e}$$

σ est la **conductivité** du matériau (S/m). Son inverse $\rho = 1/\sigma$ est la **résistivité** ($\Omega \cdot \text{m}$).

Attention

Limites du modèle de Drude :

- Il prédit mal la capacité thermique des métaux (corrigé par le modèle de Sommerfeld, qui traite les électrons comme des fermions).
- Il ne rend pas compte de la structure de bandes (nécessaire pour comprendre semi-conducteurs et isolants).
- Il ignore les effets quantiques à basse température (supraconductivité).

Malgré tout, il donne les bons ordres de grandeur pour la conductivité et justifie la loi d'Ohm.

1.3.3 Courant de déplacement de Maxwell

Dans les équations de Maxwell, le théorème d'Ampère généralisé introduit un terme supplémentaire :

$$\nabla \times \vec{B} = \mu_0 \vec{J} + \mu_0 \varepsilon_0 \frac{\partial \vec{E}}{\partial t}$$

Le terme $\varepsilon_0 \frac{\partial \vec{E}}{\partial t}$ est le **courant de déplacement**. Ce n'est *pas* un déplacement réel de charges, mais une variation temporelle du champ électrique qui produit les mêmes effets magnétiques qu'un vrai courant.

En pratique

Application concrète : dans un condensateur en train de se charger, aucun courant de conduction ne traverse le diélectrique. Pourtant, le champ magnétique est continu entre les armatures. C'est le courant de déplacement qui assure cette continuité. Mathématiquement, c'est le courant *total* $\vec{J}_{\text{total}} = \vec{J} + \varepsilon_0 \frac{\partial \vec{E}}{\partial t}$ qui est à divergence nulle, ce qui généralise la loi des nœuds aux régimes variables.

1.3.4 ARQS : quand peut-on utiliser Kirchhoff ?

Les lois de Kirchhoff (loi des nœuds, loi des mailles) reposent sur l'**Approximation des Régimes Quasi-Stationnaires** (ARQS). Elle est valide lorsque :

Formule clé

$$d \ll \lambda = \frac{c}{f}$$

- d : dimension caractéristique du circuit
- λ : longueur d'onde du signal
- c : vitesse de propagation du signal dans le milieu ($\approx 2 \times 10^8$ m/s dans un câble typique ; jusqu'à 3×10^8 m/s en espace libre)
- f : fréquence du signal

Règle pratique : l'ARQS est valide tant que $d < \lambda/10$.

Fréquence	λ (ordre de grandeur)	ARQS valide si circuit <
50 Hz (secteur)	4000 km	400 km — toujours OK
1 MHz (radio AM)	200 m	20 m — OK pour un PCB
1 GHz (Wi-Fi)	20 cm	2 cm — limite !
10 GHz (radar)	2 cm	2 mm — ARQS rarement valide

Au-delà de cette limite, il faut passer aux **lignes de transmission** et aux **équations de Maxwell complètes**.

1.3.5 Effets réels à considérer en conception

En pratique

En conception électronique réelle, le courant n'est pas aussi "idéal" que dans les modèles simples. Voici les phénomènes à surveiller :

1. Effet de peau (skin effect) — En haute fréquence, le courant ne circule plus uniformément dans la section d'un conducteur : il se concentre en surface. L'épaisseur de peau est :

$$\delta = \sqrt{\frac{2}{\omega\mu\sigma}} = \sqrt{\frac{1}{\pi f\mu\sigma}}$$

Pour le cuivre à 1 MHz : $\delta \approx 66 \mu\text{m}$. À 1 GHz : $\delta \approx 2 \mu\text{m}$. Cela augmente la résistance effective du conducteur et les pertes.

2. Électromigration — À très forte densité de courant ($> 10^6$ A/cm², typique des interconnexions en microélectronique), les électrons "poussent" physiquement les atomes du conducteur, créant des vides et éventuellement une coupure du fil. C'est un mécanisme de défaillance majeur dans les circuits intégrés.

3. Bruit de grenaille (shot noise) — Le courant traversant une *barrière de potentiel* (jonction pn, interface métal-vide...) est constitué de charges discrètes passant la barrière de manière aléatoire. Cela crée un bruit fondamental (irréductible) de densité spectrale de puissance :

$$S_I = 2eI \quad (\text{A}^2/\text{Hz})$$

Ce bruit est significatif dans les circuits à très faible courant (photodiodes, amplificateurs de charges...). *Note* : dans un simple conducteur métallique (sans barrière), le shot noise est fortement supprimé par les corrélations entre électrons.

Exercices

Niveau débutant

Exercice 1.1 — Un chargeur de smartphone délivre un courant de 2 A pendant 1 h. Quelle charge totale a été transférée ? Combien d'électrons cela représente-t-il ?

En pratique

Solution : $Q = I \times t = 2 \times 3600 = 7200 \text{ C}$. Nombre d'électrons : $N = Q/e = 7200/1,6 \times 10^{-19} \approx 4,5 \times 10^{22}$ électrons.

Exercice 1.2 — Une LED a besoin de 20 mA pour fonctionner. Convertissez cette valeur en ampères. Si elle reste allumée 5 minutes, quelle charge la traverse ?

En pratique

Solution : $I = 20 \text{ mA} = 0,020 \text{ A}$. Charge : $Q = I \times t = 0,020 \times (5 \times 60) = 0,020 \times 300 = 6 \text{ C}$.

Niveau intermédiaire

Exercice 1.3 — Un courant variable est donné par $i(t) = 3 \sin(100\pi t)$ (en ampères). Calculez la charge qui traverse le conducteur entre $t = 0$ et $t = 10 \text{ ms}$.

En pratique

Solution : $q = \int_0^{0,01} 3 \sin(100\pi t) dt = \left[-\frac{3}{100\pi} \cos(100\pi t) \right]_0^{0,01} = -\frac{3}{100\pi} [\cos(\pi) - \cos(0)] = -\frac{3}{100\pi} [-1 - 1] = \frac{6}{100\pi} \approx 19,1 \text{ mC}$

Exercice 1.4 — Un fil de cuivre de section $S = 1,5 \text{ mm}^2$ transporte un courant de 10 A. Calculez la vitesse de dérive des électrons et la densité de courant J . ($n_{\text{Cu}} = 8,5 \times 10^{28} \text{ m}^{-3}$)

En pratique

Solution : Densité de courant : $J = I/S = 10/(1,5 \times 10^{-6}) = 6,67 \times 10^6 \text{ A/m}^2 \approx 6,7 \text{ A/mm}^2$.

Vitesse de dérive : $v_d = \frac{I}{n \cdot e \cdot S} = \frac{10}{8,5 \times 10^{28} \times 1,6 \times 10^{-19} \times 1,5 \times 10^{-6}} = \frac{10}{2,04 \times 10^4} \approx 4,9 \times 10^{-4} \text{ m/s} \approx 0,49 \text{ mm/s}$.

Niveau ingénieur

Exercice 1.5 — Un signal numérique à 2,4 GHz (Wi-Fi) circule sur un PCB de 10 cm de long. L'ARQS est-elle valide ? Justifiez quantitativement. Quel modèle faut-il utiliser à la place ?

En pratique

Solution : Longueur d'onde : $\lambda = c/f \approx 2 \times 10^8 / 2,4 \times 10^9 \approx 8,3 \text{ cm}$ (en prenant $c \approx 2 \times 10^8 \text{ m/s}$ dans le FR-4).

Le PCB mesure $d = 10 \text{ cm} > \lambda/10 = 0,83 \text{ cm}$, et même $d > \lambda$! L'ARQS n'est **absolument pas valide**.

Il faut utiliser le modèle des **lignes de transmission** (impédance caractéristique, réflexions, adaptation).

Exercice 1.6 — Calculez l'épaisseur de peau dans le cuivre ($\sigma = 5,8 \times 10^7 \text{ S/m}$, $\mu = \mu_0$) à 50 Hz, 1 MHz et 1 GHz. Quelles conséquences pratiques pour le dimensionnement des conducteurs dans chaque cas ?

En pratique

Solution : $\delta = \sqrt{\frac{1}{\pi f \mu_0 \sigma}}$ avec $\mu_0 = 4\pi \times 10^{-7} \text{ H/m}$.

- $f = 50 \text{ Hz}$: $\delta = \sqrt{\frac{1}{\pi \times 50 \times 4\pi \times 10^{-7} \times 5,8 \times 10^7}} \approx 9,3 \text{ mm}$.
 $\Rightarrow$ Le courant occupe toute la section d'un câble domestique ($\varnothing \sim$ quelques mm). Pas d'impact.
- $f = 1 \text{ MHz}$: $\delta \approx 66 \mu\text{m}$.
 $\Rightarrow$ Seule une couronne de $\sim 66 \mu\text{m}$ est utilisée. Un fil plein épais est inutile : on utilise du **fil de Litz** (faisceau de brins fins isolés) pour réduire les pertes.
- $f = 1 \text{ GHz}$: $\delta \approx 2,1 \mu\text{m}$.
 $\Rightarrow$ Le courant circule dans une couche infime. La **rugosité de surface** du conducteur (typiquement $\sim 1 \mu\text{m}$ sur un PCB) augmente significativement les pertes. C'est pourquoi on utilise des finitions lisses (cuivre électrodéposé, ENIG) en RF.

Questions de compréhension

1. Le courant conventionnel va du + vers le -. Que se passe-t-il physiquement dans un électrolyte où les porteurs sont des ions positifs *et* négatifs ?
2. Si l'on double la section d'un fil (à courant constant), que devient la densité de courant J ? Et la vitesse de dérive ?
3. Pourquoi la lampe s'allume-t-elle instantanément alors que les électrons se déplacent à $\sim 0,07 \text{ mm/s}$?
4. Le bruit de grenaille existe-t-il dans un fil de cuivre parcouru par un courant continu ? Justifiez.

Résumé du chapitre

Résumé — Les Bases

Courant	Déplacement ordonné de charges dans un conducteur
Intensité	$I = Q/t$ — débit de charges — en ampères (A)
Sens conventionnel	Du + vers le – (inverse du mouvement des e^-)
DC / AC	Continu (constant) / Alternatif (variable, souvent sinusoïdal)

Résumé — Approfondissement

Courant instantané	$i(t) = dq/dt$
Densité de courant	$\vec{J} = nq\vec{v}_d$ — $I = \iint \vec{J} \cdot d\vec{S}$
Vitesse de dérive	$\sim 0,07 \text{ mm/s}$ dans le cuivre pour 1 A

Résumé — Niveau Ingénieur

Loi d'Ohm locale	$\vec{J} = \sigma \vec{E}$ — pont entre micro et macro
Conservation (charge)	$\partial \rho / \partial t + \nabla \cdot \vec{J} = 0$ — fondement de la loi des nœuds
ARQS	Kirchhoff valide si $d \ll c/f$

Chapter 2

La Tension Électrique

La tension est ce qui met les charges en mouvement dans un circuit résistif. C'est la "pression" électrique qui pousse le courant à travers les composants.

2.1 Les Bases

Les Bases

Cette section ne suppose aucune connaissance préalable. On repart de zéro.

2.1.1 Qu'est-ce que la tension ?

Au chapitre précédent, on a vu que le courant est un déplacement de charges. Mais *pourquoi* les charges se déplacent-elles ? Parce qu'il existe une **différence de potentiel** entre deux points du circuit. Cette différence de potentiel, c'est la **tension**.

Analogie

La dénivellation d'eau. Reprenons notre tuyau d'eau :

- Posez un tuyau parfaitement **horizontal**, rempli d'eau : rien ne coule. L'eau est au même niveau partout.
- **Inclinez** le tuyau : l'eau coule du point haut vers le point bas. La *différence de hauteur* crée le mouvement.

En électricité, la tension joue le rôle de cette dénivellation :

- La **hauteur** d'un point $\leftrightarrow$ le **potentiel électrique** de ce point.
- La **différence de hauteur** entre deux points $\leftrightarrow$ la **tension** entre ces deux points.
- L'eau coule du haut vers le bas $\leftrightarrow$ le courant (conventionnel) circule du potentiel haut vers le potentiel bas.

Limite : en hydraulique, la dénivellation est absolue (liée à la gravité). En électricité, le potentiel est défini à une constante près : seule la *différence* de potentiel a un sens physique.

2.1.2 Définition simple

La **tension** entre deux points A et B, notée U_{AB} , est la différence de potentiel électrique entre ces deux points :

Formule clé

$$U_{AB} = V_A - V_B$$

- U_{AB} : tension entre A et B, en **volts** (V)
- V_A : potentiel au point A, en volts (V)
- V_B : potentiel au point B, en volts (V)

Attention

La tension est toujours définie *entre deux points*. Dire “la tension au point A” n’a de sens que si l’on sous-entend un point de référence (la **masse**). C’est comme dire “la hauteur d’une montagne” : par rapport au niveau de la mer.

2.1.3 La masse (référence de potentiel)

Dans tout circuit, on choisit un point de référence dont le potentiel est fixé à 0 V par convention. Ce point s’appelle la **masse** (symbole : $\perp$).

Une fois la masse choisie, on peut parler du “potentiel d’un point” ou de la “tension en un point”, ce qui signifie en réalité la tension *entre ce point et la masse*.

En pratique

En pratique :

- Sur une pile de 9 V : la borne $-$ est à 0 V (masse), la borne $+$ est à 9 V.
- Sur une alimentation symétrique ± 15 V : la masse est au milieu, une borne est à +15 V, l’autre à -15 V.
- Sur un PCB : le plan de masse (GND) est le conducteur commun de référence.

2.1.4 Ordres de grandeur

Situation	Tension typique	Ordre
Signal nerveux (potentiel d’action)	~ 70 mV	10^{-2} V
Pile AAA / AA	1,5 V	10^0 V
Port USB	5 V	10^0 V
Batterie de voiture	12 V à 14 V	10^1 V
Prise secteur (Europe, efficace)	230 V	10^2 V
Ligne haute tension	400 kV	10^5 V
Foudre	~ 100 MV	10^8 V

Attention

Danger : une tension supérieure à environ 50 V (en alternatif) ou 120 V (en continu) est considérée comme **dangereuse** pour le corps humain. Le seuil de perception est d'environ 1 mA ; la fibrillation cardiaque peut survenir dès 30 mA. C'est le *courant* qui tue, mais c'est la *tension* qui le force à traverser le corps.

2.1.5 Tension et énergie

La tension représente l'énergie fournie (ou consommée) par unité de charge. Quand une charge q se déplace entre deux points A et B sous une tension U_{AB} , l'énergie échangée est :

Formule clé

$$W = q \cdot U$$

- W : énergie, en **joules** (J)
- q : charge, en coulombs (C)
- U : tension, en volts (V)


Autrement dit : 1 V = 1 J/C. Un volt, c'est un joule par coulomb.

2.1.6 Fléchage de la tension


Sur un schéma, la tension est représentée par une **flèche** entre deux points.

Convention : $U_{AB} = V_A - V_B$. La flèche va **de B vers A** (du second indice vers le premier). Elle pointe vers le potentiel le plus élevé lorsque $U_{AB} > 0$.


Mnémotechnique : la flèche de U_{AB} pointe vers le "+", c'est-à-dire vers A.

**Conventions récepteur et générateur :**

Le choix d'orientation de i et U sur un dipôle définit la convention utilisée :

**Convention récepteur**

i et U en sens opposés
 $P = U_{AB} \cdot i =$
 puissance reçue

**Convention générateur**

i et U dans le
 même sens
 $P = U_{BA} \cdot i =$
 puissance fournie

Attention

Le fléchage est **arbitraire** : on choisit un sens, on calcule, et le *signe* du résultat tranche. Si $U_{AB} < 0$, c'est que B est en réalité à un potentiel plus élevé que A. Si $i < 0$, le courant réel va en sens inverse de la flèche. Ce n'est jamais une erreur : c'est la puissance du calcul algébrique.

À retenir

Les 3 idées essentielles sur la tension :

1. La tension est toujours *entre deux points* (jamais "en un point" sans référence).
2. C'est la tension qui met les charges en mouvement dans un circuit : pas de tension aux bornes d'une résistance $\Rightarrow$ pas de courant la traversant.
3. 1 volt = 1 joule par coulomb : la tension mesure l'énergie échangée par unité de charge.

2.2 Approfondissement

Approfondissement

On formalise ici le lien entre tension, champ électrique et énergie. Prérequis : intégrale de ligne.

2.2.1 Potentiel électrique et champ électrique

Le **champ électrique** $\vec{E}$ est la grandeur qui décrit la force exercée sur les charges en tout point de l'espace. Pour une charge q placée dans un champ $\vec{E}$:

$$\vec{F} = q\vec{E}$$

Le **potentiel électrique** V est relié au champ par la relation :

Formule clé

$$\vec{E} = -\vec{\nabla}V = -\text{grad}(V)$$

En 1D (le long d'un fil) : $E = -\frac{dV}{dx}$

Le champ électrique pointe dans la direction des potentiels **décroissants**. Les charges positives suivent le champ ; les électrons vont en sens inverse.

Réciproquement, la tension entre A et B est l'**intégrale de ligne** (ou circulation) du champ électrique :

Formule clé

$$U_{AB} = V_A - V_B = -\int_A^B \vec{E} \cdot d\vec{\ell} = \int_B^A \vec{E} \cdot d\vec{\ell}$$

Interprétation physique : U_{AB} représente le travail fourni par le champ électrique *par unité de charge positive* lors d'un déplacement de B vers A. Si $U_{AB} > 0$, le champ favorise le mouvement des charges positives de B vers A.

2.2.2 Force électromotrice (f.é.m.)

Un générateur (pile, alternateur...) *fournit de l'énergie* aux charges. Il crée une **force électromotrice** (f.é.m.), notée e ou E , qui correspond à l'énergie fournie par le générateur *par unité de charge* qui le traverse :

$$e = \frac{W_{\text{fournie}}}{q} \quad \text{en volts (V)}$$

Attention

Malgré son nom, la f.é.m. n'est *pas* une force (elle s'exprime en volts, pas en newtons). C'est une tension. Le terme est historique et malheureusement trompeur.


Générateur réel vs idéal :

- **Générateur idéal** de tension : impose $U = E$ quelle que soit la charge (courant débité). N'existe pas dans la réalité.
- **Générateur réel** : modélisé par une f.é.m. E en série avec une résistance interne r . La tension aux bornes chute quand le courant augmente :

Formule clé

$$U = E - r \cdot I$$

- U : tension aux bornes du générateur (V)
- E : force électromotrice (V) — tension à vide ($I = 0$)
- r : résistance interne (Ω)
- I : courant débité (A)



2.2.3 Travail et puissance électrique

Lorsqu'une charge q traverse un dipôle soumis à une tension U :

- **Travail** (en continu) : $W = q \cdot U = U \cdot I \cdot t$
- **Travail** (cas général) : $W = \int_0^t u(\tau) \cdot i(\tau) d\tau$
- **Puissance instantanée** (en convention récepteur) :

Formule clé

$$P = U \cdot I$$

P en watts (W), U en volts, I en ampères.

En convention récepteur :

- $P > 0$: le dipôle *reçoit* de l'énergie (résistance, moteur...).
- $P < 0$: le dipôle *fournit* de l'énergie (il fonctionne en générateur).

2.2.4 Loi d'additivité des tensions (loi des mailles — aperçu)

Dans un circuit série, les tensions s'additionnent. Pour une maille fermée, la somme des tensions est nulle :

$$\sum_{\text{maille}} U_k = 0$$

C'est la **loi des mailles** (Kirchhoff), qui sera détaillée au chapitre 5. Son fondement physique : un parcours fermé ramène au même potentiel, donc la somme des “montées” et “descentes” de potentiel est nulle.

Attention

Précision : en présence de bobines (inductances), la loi des mailles reste applicable, à condition d'inclure la tension d'auto-induction $u_L = L di/dt$ comme une tension aux bornes du composant. C'est ce que l'on fait systématiquement dans les circuits. Les limites fondamentales de la loi des mailles sont discutées dans la section Niveau Ingénieur.

Analogie

Si vous faites un tour complet en montagne et revenez à votre point de départ, la somme des montées et des descentes est nulle. De même pour les potentiels le long d'une maille.

2.3 Niveau Ingénieur

Niveau Ingénieur

Fondements électromagnétiques de la tension, limites du concept de potentiel, et pièges en haute fréquence.

2.3.1 La tension et les équations de Maxwell

La relation $\vec{E} = -\vec{\nabla}V$ n'est valable que si le champ électrique est **conservatif**, c'est-à-dire si sa circulation sur tout contour fermé est nulle. Or l'équation de Maxwell-Faraday dit :

Formule clé

$$\oint_C \vec{E} \cdot d\vec{\ell} = -\frac{d\Phi_B}{dt}$$

Avec $\Phi_B = \iint_S \vec{B} \cdot d\vec{S}$ le flux magnétique à travers la surface délimitée par C .

Conséquence capitale : s'il existe un champ magnétique variable ($d\Phi_B/dt \neq 0$), la circulation de $\vec{E}$ sur un contour fermé n'est *plus* nulle. Le champ $\vec{E}$ n'est *plus* dérivable d'un potentiel scalaire.

En pratique, cela signifie que :

- Le concept même de “tension entre deux points” devient **ambigu** : sa valeur dépend du *chemin* emprunté entre les deux points.
- La loi des mailles ($\sum U_k = 0$) n'est strictement valable qu'en ARQS.

Attention

Le piège de la “tension” en présence d'induction. Considérons une bobine dans un champ magnétique variable. Un voltmètre branché entre ses bornes mesure une certaine valeur. Mais cette valeur *dépend du trajet des fils du voltmètre* ! C'est la fameuse expérience de Lewin (MIT) qui a suscité tant de débats.

En régime variable, il faut distinguer :

- La **différence de potentiel** (qui n'est définie que pour la composante conservative de $\vec{E}$).
- La **f.é.m. induite** (qui provient de la composante non-conservative, liée à $\partial\vec{B}/\partial t$).

La lecture d'un voltmètre donne la somme des deux le long d'un chemin particulier.

2.3.2 Décomposition du champ électrique en régime variable

Pour traiter rigoureusement ce problème, on décompose le champ électrique en deux parties :

$$\vec{E} = \underbrace{-\vec{\nabla}V}_{\text{conservative}} + \underbrace{\vec{E}_{\text{ind}}}_{\text{non-conservative}}$$

- $-\vec{\nabla}V$: partie conservative, dérivant du potentiel V . C'est elle qui est liée aux charges (loi de Coulomb). Sa circulation sur un contour fermé est nulle.
- $\vec{E}_{\text{ind}}$: partie non-conservative (rotationnelle), liée à la variation de $\vec{B}$. C'est elle qui induit une f.é.m. Sa circulation sur un contour fermé vaut $-d\Phi_B/dt$.

En ARQS ($d \ll \lambda$), cette distinction est généralement inutile et la loi des mailles fonctionne tel quel. Mais dès qu'on travaille avec des bobines couplées, des transformateurs, ou en haute fréquence, cette décomposition devient essentielle.

2.3.3 Bruit de tension et plancher thermique

En conception réelle, toute résistance génère un **bruit thermique** (bruit de Johnson-Nyquist), dû à l'agitation thermique des porteurs de charge :

Formule clé

$$\overline{v_n^2} = 4k_B T R \Delta f$$

- $\overline{v_n^2}$: variance de la tension de bruit (V^2)
- $k_B = 1,38 \times 10^{-23} \text{ J/K}$: constante de Boltzmann
- T : température absolue (K)
- R : résistance (Ω)
- Δf : bande passante de mesure (Hz)

En pratique

Application numérique : une résistance de $10 \text{ k}\Omega$ à 300 K (température ambiante) dans une bande passante de 10 kHz génère un bruit de tension :

$$v_{n,\text{eff}} = \sqrt{4 \times 1,38 \times 10^{-23} \times 300 \times 10^4 \times 10^4} = \sqrt{1,66 \times 10^{-12}} \approx 1,3 \mu\text{V}$$

Ce bruit est **fondamental** (irréductible) : il est fixé par les lois de la thermodynamique. Tout signal utile doit être au-dessus de ce plancher pour être détectable. C'est pourquoi les amplificateurs ultra-sensibles (radioastronomie, détection gravitationnelle) sont refroidis à quelques kelvins.

2.3.4 Tension de claquage et rigidité diélectrique

Tout isolant a une limite : au-delà d'un certain champ électrique, il devient conducteur de manière brutale. C'est le **claquage diélectrique**.

La **rigidité diélectrique** E_{max} est le champ maximal que peut supporter un isolant avant claquage :

Matériau	Rigidité diélectrique	Épaisseur pour tenir 1 kV
Air (sec, 1 atm)	$\sim 3 \text{ MV/m}$	$\sim 0,3 \text{ mm}$
Papier	$\sim 15 \text{ MV/m}$	$\sim 67 \mu\text{m}$
Verre	$\sim 12 \text{ MV/m}$	$\sim 83 \mu\text{m}$
SiO_2 (oxyde de grille)	$\sim 500 \text{ MV/m}$	$\sim 2 \mu\text{m}$

En pratique

Implications concrètes :

- **PCB** : espacement minimal entre pistes selon la tension (normes IPC). Pour 230 V secteur : $\geq 2,5 \text{ mm}$ entre pistes.
- **Condensateurs** : la tension maximale d'un condensateur est limitée par le claquage de son diélectrique. Un dépassement même bref peut le détruire de manière permanente.
- **MOSFET** : l'oxyde de grille (SiO_2) est extrêmement mince ($\sim \text{nm}$). Une décharge électrostatique (ESD) de quelques volts peut le percer irréversiblement. D'où les précautions antistatiques en manipulation de composants.

Exercices

Niveau débutant

Exercice 2.1 — Une pile de 9 V alimente une LED. La tension aux bornes de la LED est de 2 V et celle aux bornes de la résistance de protection est de 7 V. Vérifiez que la loi des mailles est respectée.

En pratique

Solution : Dans la maille, en parcourant dans le sens du courant : $E - U_R - U_{\text{LED}} = 0$, soit $9 - 7 - 2 = 0$ ✓.

La somme des tensions aux bornes des récepteurs ($7 \text{ V} + 2 \text{ V} = 9 \text{ V}$) est bien égale à la f.é.m. du générateur.

Exercice 2.2 — Le potentiel au point A est $V_A = 12 \text{ V}$ et au point B est $V_B = 5 \text{ V}$. Calculez U_{AB} et U_{BA} . Quel est le sens de circulation du courant conventionnel entre ces deux points ?

En pratique

Solution : $U_{AB} = V_A - V_B = 12 - 5 = 7 \text{ V}$. $U_{BA} = V_B - V_A = -7 \text{ V}$. Le courant conventionnel circule de A vers B (du potentiel haut vers le potentiel bas).

Niveau intermédiaire

Exercice 2.3 — Une pile a une f.é.m. $E = 4,5 \text{ V}$ et une résistance interne $r = 0,5 \Omega$. Elle débite un courant de 1 A. Calculez la tension à ses bornes. Quelle puissance est dissipée dans la résistance interne ? Quel est le rendement du générateur ?

En pratique

Solution : $U = E - rI = 4,5 - 0,5 \times 1 = 4 \text{ V}$. Puissance dissipée : $P_r = rI^2 = 0,5 \times 1^2 = 0,5 \text{ W}$. Puissance totale : $P_E = EI = 4,5 \text{ W}$. Rendement : $\eta = U/E = 4/4,5 \approx 89\%$.

Exercice 2.4 — Un condensateur est soumis à une tension $u(t) = 10 \sin(2\pi \times 50 \times t)$ V. La “tension” mesurée par un voltmètre est-elle cette valeur instantanée ? Quelle est la tension efficace ? (Anticipation du régime AC, à approfondir au chapitre 10.)

En pratique

Solution : Non, un voltmètre en mode AC mesure la **tension efficace** (RMS), pas la valeur instantanée.

Pour un signal sinusoïdal d'amplitude $\hat{U} = 10 \text{ V}$:

$$U_{\text{eff}} = \frac{\hat{U}}{\sqrt{2}} = \frac{10}{\sqrt{2}} \approx 7,07 \text{ V}$$

C'est cette valeur que le voltmètre affichera. La tension crête-à-crête est $U_{\text{cc}} = 2\hat{U} = 20 \text{ V}$.

Niveau ingénieur

Exercice 2.5 — Calculez le bruit de tension Johnson-Nyquist d'une résistance de $1 \text{ M}\Omega$ à 27 C dans une bande passante de 1 kHz . Comparez avec le bruit d'une résistance de 100Ω dans les mêmes conditions. Commentez l'impact sur le choix de la valeur de résistance dans un étage d'entrée d'amplificateur.

En pratique

Solution : $T = 27 + 273 = 300 \text{ K}$, $\Delta f = 1 \text{ kHz}$.

$$v_n = \sqrt{4k_B T R \Delta f}$$

- $R = 1 \text{ M}\Omega$: $v_n = \sqrt{4 \times 1,38 \times 10^{-23} \times 300 \times 10^6 \times 10^3} = \sqrt{1,66 \times 10^{-11}} \approx 4,1 \mu\text{V}$
- $R = 100 \Omega$: $v_n = \sqrt{4 \times 1,38 \times 10^{-23} \times 300 \times 100 \times 10^3} = \sqrt{1,66 \times 10^{-15}} \approx 41 \text{ nV}$

Le bruit est 100 fois plus élevé pour la résistance 10 000 fois plus grande (car $v_n \propto \sqrt{R}$). En entrée d'amplificateur, on préfère donc des résistances **faibles** pour minimiser le bruit thermique. C'est un compromis classique : une forte résistance donne un gain élevé mais un plancher de bruit plus haut.

Exercice 2.6 — Sur un PCB, deux pistes espacées de $0,2 \text{ mm}$ sont soumises à une différence de potentiel de 100 V . Le diélectrique est du FR-4 (rigidité $\approx 20 \text{ MV/m}$). Y a-t-il risque de claquage ? Quel espacement minimal recommanderiez-vous avec un facteur de sécurité de 2 ?

En pratique

Solution : Champ appliqué : $E = U/d = 100/(0,2 \times 10^{-3}) = 500 \text{ kV/m} = 0,5 \text{ MV/m}$.

Rigidité du FR-4 : $E_{\text{max}} = 20 \text{ MV/m}$.

Rapport : $E/E_{\text{max}} = 0,5/20 = 2,5\%$. Pas de risque de claquage du diélectrique.

Espacement minimal théorique : $d_{\text{min}} = U/E_{\text{max}} = 100/20 \times 10^6 = 5 \mu\text{m}$.

Avec facteur de sécurité 2 : $d = 2 \times 5 \mu\text{m} = 10 \mu\text{m}$.

Attention : en pratique, les normes IPC imposent des distances bien plus grandes ($\sim 0,6 \text{ mm}$ pour 100 V sur PCB) car il faut aussi considérer le claquage *de surface* (creepage), la pollution, l'humidité et le vieillissement. Le calcul purement diélectrique ne suffit pas.

Questions de compréhension

1. Pourquoi dit-on que “c’est le courant qui tue, pas la tension” alors que sans tension suffisante, aucun courant dangereux ne peut traverser le corps ?
2. Un voltmètre mesure-t-il une différence de potentiel ou une f.é.m. ? Dans quels cas la distinction importe-t-elle ?
3. Une pile AA neuve a une f.é.m. de 1,6 V. Quand elle vieillit, sa tension à vide reste proche de 1,5 V mais sa tension en charge chute fortement. Quel paramètre physique a changé ?
4. Expliquez pourquoi les composants CMOS sont sensibles aux décharges électrostatiques de quelques volts seulement.

Résumé du chapitre

Résumé — Les Bases

Tension	Différence de potentiel entre deux points : $U_{AB} = V_A - V_B$ (V)
Masse	Point de référence choisi à 0 V
Énergie	$W = q \cdot U$ — 1 volt = 1 joule par coulomb
Fléchage	Flèche de U_{AB} pointe de B vers A (vers le +)

Résumé — Approfondissement

$\vec{E}$ et V	$\vec{E} = -\vec{\nabla}V$ — le champ dérive du potentiel
f.é.m.	Énergie fournie par le générateur par unité de charge (V)
Générateur réel	$U = E - rI$ — la tension chute avec le courant
Puissance	$P = UI$ en convention récepteur

Résumé — Niveau Ingénieur

Maxwell-Faraday	$\oint \vec{E} \cdot d\vec{\ell} = -d\Phi_B/dt$ — la tension perd son sens si $\vec{B}$ varie
Johnson-Nyquist	$\overline{v_n^2} = 4k_B T R \Delta f$ — plancher de bruit thermique
Claquage	Tout isolant a une rigidité diélectrique finie

Chapter 3

La Résistance et la Loi d'Ohm

La résistance est l'opposition qu'un matériau offre au passage du courant.

La loi d'Ohm est la relation la plus utilisée de toute l'électronique.

Au chapitre 1, nous avons vu *ce que* sont les charges en mouvement (le courant). Au chapitre 2, nous avons vu *pourquoi* elles bougent (la tension). Ce chapitre répond à la question suivante : *qu'est-ce qui freine* ce mouvement ? La réponse, c'est la résistance — et la loi qui relie les trois grandeurs, c'est la loi d'Ohm.

3.1 Les Bases

Les Bases

Cette section ne suppose aucune connaissance préalable hormis les notions de courant et de tension (chapitres 1 et 2).

3.1.1 Qu'est-ce qu'une résistance ?

Quand un courant circule dans un matériau, les porteurs de charge (électrons) sont gênés dans leur progression par les atomes du matériau. Cette opposition au passage du courant, c'est la **résistance**.

Attention

Le terme “frottement” est parfois utilisé pour décrire ce phénomène. C'est une image simplifiée : les électrons ne frottent pas mécaniquement contre les atomes, mais sont *déviés* par eux lors de leur traversée. L'effet macroscopique est similaire : une force qui s'oppose au mouvement et dissipe de l'énergie sous forme de chaleur. Les mécanismes microscopiques exacts sont détaillés dans la section Niveau Ingénieur.

Analogie

Le tuyau étroit. Reprenons notre analogie hydraulique :

- Un tuyau **large et lisse** : l'eau coule facilement. Faible résistance.
- Un tuyau **étroit et rugueux** : l'eau a du mal à passer. Forte résistance.
- Plus le tuyau est **long**, plus il y a de frottements. La résistance augmente.
- Plus le tuyau est **large** (grande section), plus le passage est facile. La résistance diminue.

Limite : en hydraulique, le frottement dépend de la vitesse (régime laminaire vs turbulent). En électricité, pour un conducteur ohmique, la résistance est *indépendante* du courant (tant que la température reste stable).

Le mot “résistance” désigne à la fois :

- La **grandeur physique** R (en ohms, Ω), qui caractérise l'opposition au courant.
- Le **composant électronique** (le “dipôle résistif”) que l'on place dans un circuit.

3.1.2 La loi d'Ohm

La relation fondamentale entre tension, courant et résistance est la **loi d'Ohm** :


Formule clé

$$U = R \cdot I$$

- U : tension aux bornes de la résistance, en volts (V)
- R : résistance, en **ohms** (Ω)
- I : courant traversant la résistance, en ampères (A)

En convention récepteur : la tension U et le courant I sont fléchés en sens opposé.

Conditions de validité : cette loi s'applique aux **conducteurs ohmiques** (ou “linéaires”), c'est-à-dire les matériaux pour lesquels R est constant quel que soit le courant. C'est le cas des résistances, des fils métalliques, des pistes de PCB... à *température constante*. Les diodes, transistors et ampoules à filament ne sont *pas* ohmiques.



Intuition

La loi d'Ohm dit simplement : **plus on “pousse” fort (tension), plus il passe de courant**, et la résistance fixe la proportionnalité. Doubler la tension $\Rightarrow$ doubler le courant. Doubler la résistance $\Rightarrow$ diviser le courant par deux (à tension constante).

On peut reformuler la loi d'Ohm de trois façons :

$$U = RI \quad \Longleftrightarrow \quad I = \frac{U}{R} \quad \Longleftrightarrow \quad R = \frac{U}{I}$$

Exemple : une résistance de $1\text{ k}\Omega$ est soumise à 5 V . Le courant vaut $I = 5/1000 = 5\text{ mA}$.

3.1.3 Ordres de grandeur

Composant / Situation	Résistance typique	Ordre
Fil de cuivre (1 m, 1.5 mm^2)	$\sim 12\text{ m}\Omega$	$10^{-2}\ \Omega$
Shunt de mesure de courant	$0,1\ \Omega$ à $1\ \Omega$	$10^{-1}\ \Omega$
Résistance de protection LED	$220\ \Omega$ à $1\text{ k}\Omega$	$10^2\ \Omega$
Résistance de pull-up/pull-down	$4,7\text{ k}\Omega$ à $10\text{ k}\Omega$	$10^3\ \Omega$
Corps humain (main à main, peau sèche)	$\sim 1\text{ k}\Omega$ à $100\text{ k}\Omega$	$10^3\text{--}10^5\ \Omega$
Isolation d'un condensateur	$> 1\text{ G}\Omega$	$> 10^9\ \Omega$

3.1.4 Le code couleur des résistances

Les résistances à fils (traversantes) portent des bandes de couleur qui codent leur valeur. Le code se lit de gauche à droite :

Couleur	Chiffre	Multiplicateur
Noir	0	$\times 1$
Marron	1	$\times 10$
Rouge	2	$\times 100$
Orange	3	$\times 1\ 000$
Jaune	4	$\times 10\ 000$
Vert	5	$\times 100\ 000$
Bleu	6	$\times 1\ 000\ 000$
Violet	7	—
Gris	8	—
Blanc	9	—
Or	—	$\times 0,1$ (tolérance $\pm 5\%$)
Argent	—	$\times 0,01$ (tolérance $\pm 10\%$)

Exemple (4 bandes) : Marron – Noir – Rouge – Or = $1 - 0 - \times 100 - \pm 5\% = 1\text{ k}\Omega \pm 5\%$.

En pratique

Mnémotechnique classique : “*Ne Manger Rien Ou Jeûner, Voilà Bien Votre Grande Bêtise*” (Noir, Marron, Rouge, Orange, Jaune, Vert, Bleu, Violet, Gris, Blanc). Il en existe d’autres, à vous de choisir celle qui vous convient !

3.1.5 Puissance dissipée dans une résistance

Une résistance convertit l’énergie électrique en **chaleur** (effet Joule). La puissance dissipée est :

Formule clé

$$P = U \cdot I = R \cdot I^2 = \frac{U^2}{R}$$

P en watts (W). Les trois formes sont équivalentes (on substitue $U = RI$).

Attention

Toute résistance a une **puissance maximale admissible** (notée sur la datasheet). Si on la dépasse, elle surchauffe et peut brûler.

Valeurs typiques : 0,125 W (1/8 W, CMS 0805), 0,25 W (1/4 W, traversante classique), 0,5 W, 1 W, 2 W...

Exemple : une résistance de $100\ \Omega$ / 0,25 W. Courant max : $I = \sqrt{P/R} = \sqrt{0,25/100} = 50\text{ mA}$. Tension max : $U = \sqrt{PR} = \sqrt{0,25 \times 100} = 5\text{ V}$.


3.1.6 Associations de résistances

Association série : les résistances sont traversées par le **même courant**. Les tensions s'additionnent.

Formule clé

$$R_{\text{eq}} = R_1 + R_2 + \dots + R_n$$

En série, la résistance équivalente est toujours **plus grande** que chaque résistance individuelle.



Association parallèle : les résistances sont soumises à la **même tension**. Les courants s'additionnent.


Formule clé

$$\frac{1}{R_{\text{eq}}} = \frac{1}{R_1} + \frac{1}{R_2} + \dots + \frac{1}{R_n}$$

En parallèle, la résistance équivalente est toujours **plus petite** que la plus petite des résistances.

Cas particulier de 2 résistances en parallèle :

$$R_{\text{eq}} = \frac{R_1 \cdot R_2}{R_1 + R_2} \quad (\text{"produit sur somme"})$$




Intuition

Série = on allonge le tuyau $\Rightarrow$ plus de résistance au passage.

Parallèle = on ajoute un tuyau à côté $\Rightarrow$ plus de débit possible $\Rightarrow$ moins de résistance totale.

3.1.7 Le diviseur de tension

C'est le circuit le plus fondamental de l'électronique. Deux résistances en série, alimentées par une tension E :



Formule clé

$$V_{\text{out}} = E \cdot \frac{R_2}{R_1 + R_2}$$

La tension de sortie est une **fraction** de la tension d'entrée, fixée par le rapport des résistances.

Intuition

Pourquoi la tension se “divise”-t-elle ? Le même courant $i = E/(R_1 + R_2)$ traverse les deux résistances en série. Chacune “consomme” une tension proportionnelle à sa valeur ($U = Ri$). La plus grande résistance prend la plus grande part de la tension. R_2 récupère la fraction $R_2/(R_1 + R_2)$ de E : c'est un simple partage proportionnel.

Attention

Le diviseur de tension n'est valable **que si la charge en sortie ne tire pas de courant** (ou un courant négligeable devant $E/(R_1 + R_2)$). Si l'on branche une charge R_L en parallèle de R_2 , la formule change : R_2 est remplacée par $R_2 \parallel R_L$. C'est un piège classique.

À retenir

Les 4 idées essentielles sur la résistance :

1. La résistance s'oppose au passage du courant et dissipe de l'énergie sous forme de chaleur.
2. Loi d'Ohm : $U = RI$ — relation linéaire entre tension et courant pour un conducteur ohmique.
3. Série : $R_{\text{eq}} = R_1 + R_2$. Parallèle : $R_{\text{eq}} = R_1 R_2 / (R_1 + R_2)$.
4. Diviseur de tension : $V_{\text{out}} = E \cdot R_2 / (R_1 + R_2)$ — valide uniquement à vide.

3.2 Approfondissement

Approfondissement

On formalise les liens entre résistance, résistivité et géométrie, et on explore les dipôles non-linéaires.

3.2.1 Résistivité et loi de Pouillet

La résistance d'un conducteur dépend de trois facteurs : son matériau, sa longueur et sa section.

Formule clé

$$R = \rho \cdot \frac{L}{S}$$

- R : résistance (Ω)
- ρ : résistivité du matériau ($\Omega \cdot \text{m}$)
- L : longueur du conducteur (m)
- S : section du conducteur (m^2)

Matériau	Résistivité ($\Omega \cdot \text{m}$)	Type
Argent	$1,59 \times 10^{-8}$	Conducteur
Cuivre	$1,68 \times 10^{-8}$	Conducteur
Aluminium	$2,65 \times 10^{-8}$	Conducteur
Fer	$9,7 \times 10^{-8}$	Conducteur
Carbone	$\sim 3,5 \times 10^{-5}$	Semi-conducteur
Silicium (pur)	~ 640	Semi-conducteur
Verre	$\sim 10^{10}$ à 10^{14}	Isolant

En pratique

Application : résistance de 100 m de câble de cuivre de section $1,5 \text{ mm}^2$:

$$R = \frac{1,68 \times 10^{-8} \times 100}{1,5 \times 10^{-6}} = 1,12 \Omega$$

Ce n'est pas négligeable ! Dans une installation domestique, cela représente une chute de tension de $U = RI = 1,12 \times 10 = 11,2 \text{ V}$ pour un appareil tirant 10 A. C'est pourquoi la norme NF C 15-100 limite la chute de tension à 3% ($\sim 6,9 \text{ V}$ sur 230 V).

3.2.2 Effet de la température

La résistivité d'un matériau varie avec la température. Pour les **métaux**, la résistivité *augmente* avec la température (les vibrations du réseau augmentent les collisions). Pour les **semi-conducteurs**, elle *diminue* (la température libère des porteurs supplémentaires).

Formule clé

Modèle linéaire (valable sur une plage de température raisonnable) :

$$R(T) = R_0 [1 + \alpha(T - T_0)]$$

- R_0 : résistance à la température de référence T_0 (souvent 20 C ou 25 C)
- α : coefficient de température (K^{-1} ou $^\circ\text{C}^{-1}$)

Matériau	α (C)
Cuivre	$+3,9 \times 10^{-3}$
Aluminium	$+4,0 \times 10^{-3}$
Platine (Pt100)	$+3,85 \times 10^{-3}$
Carbone	-5×10^{-4}

En pratique

Sondes de température : le fait que la résistance varie avec T est exploité pour mesurer la température :

- **Pt100 / Pt1000** : résistance en platine ($R_0 = 100 \Omega$ ou 1000Ω à 0 C). Très linéaire, précis, utilisé en industrie.
- **CTN (NTC)** : thermistance à coefficient négatif. Résistance décroît fortement avec T . Non linéaire mais très sensible. Utilisée en électronique grand public.
- **CTP (PTC)** : coefficient positif. Utilisée comme fusible réarmable ("poly-fuse") : si le courant est trop élevé, elle chauffe, R augmente, et elle limite le courant.

3.2.3 Conductance

L'inverse de la résistance s'appelle la **conductance** :

$$G = \frac{1}{R} \quad \text{en siemens (S)}$$

La loi d'Ohm s'écrit alors $I = GU$. La conductance est utile pour les calculs en parallèle :

$$G_{\text{eq}} = G_1 + G_2 + \dots + G_n \quad (\text{parallèle : les conductances s'additionnent})$$

3.2.4 Dipôles non-linéaires

La loi d'Ohm ($U = RI$ avec R constant) n'est valable que pour les **conducteurs ohmiques** (résistances, fils métalliques à température stable). Beaucoup de composants sont *non-linéaires* :

Composant	Caractéristique $I(U)$
Résistance	Linéaire : $I = U/R$ (droite passant par l'origine)
Diode	Exponentielle : $I = I_S(e^{U/nV_T} - 1)$
Ampoule à filament	Non linéaire (R augmente avec T , donc avec I)
Varistance (MOV)	Non linéaire, haute symétrie, seuil brutal

Pour un dipôle non-linéaire, on peut définir une **résistance dynamique** (ou différentielle) au voisinage d'un point de fonctionnement :


Formule clé

$$r_d = \left. \frac{dU}{dI} \right|_{\text{point de fonctionnement}}$$

C'est la pente de la caractéristique $U(I)$ au point considéré. Cette notion est fondamentale pour l'analyse des petits signaux autour du point de repos (amplificateurs, circuits à diodes...).

3.2.5 Le pont de Wheatstone

Le pont de Wheatstone est un circuit classique de mesure de précision. Il est constitué de quatre résistances disposées en losange, alimentées par une tension E :



Le pont est **équilibré** (le voltmètre indique $U_{AB} = 0$) lorsque :

Formule clé

$$\frac{R_1}{R_3} = \frac{R_2}{R_4}$$

Remarque importante : la condition d'équilibre ne dépend *pas* de la tension d'alimentation E . Seuls les *rapports* de résistances comptent. E influence la sensibilité (amplitude de U_{AB} hors équilibre) mais pas la condition d'équilibre elle-même.

En pratique

Application : si trois résistances sont connues et l'une est inconnue, on ajuste l'une des connues jusqu'à équilibrer le pont ($U_{AB} = 0$). On en déduit la valeur inconnue avec une très grande précision. C'est le principe des jauges de contrainte (mesure de déformation mécanique), des capteurs de pression et de nombreux capteurs industriels.

3.3 Niveau Ingénieur

Niveau Ingénieur

Loi d'Ohm locale, modèles haute fréquence, bruit, et considérations de conception réelle.

3.3.1 Loi d'Ohm locale et résistivité tensorielle

Au chapitre 1, on a établi la **loi d'Ohm locale** $\vec{J} = \sigma \vec{E}$. C'est l'expression microscopique dont la loi d'Ohm macroscopique $U = RI$ est une conséquence.

Démonstration : considérons un barreau conducteur de longueur L , section S , conductivité σ , parcouru par un courant uniforme I .


- Le champ est uniforme : $E = U/L$ (tension aux bornes divisée par la longueur).
- La densité de courant : $J = I/S$.
- La loi d'Ohm locale : $J = \sigma E$, soit $I/S = \sigma \cdot U/L$.
- On en tire : $U = \frac{L}{\sigma S} \cdot I = \frac{\rho L}{S} \cdot I = R \cdot I$. ✓

Attention

Dans un matériau **anisotrope** (comme certains cristaux ou composites), la conductivité n'est pas un scalaire mais un **tenseur** $\vec{\sigma}$: le courant ne circule pas nécessairement dans la direction du champ appliqué. On a alors $\vec{J} = \vec{\sigma} \cdot \vec{E}$. Cela se rencontre en pratique dans les PCB multicouches (plan de cuivre vs diélectrique), les matériaux piézoélectriques, ou les semi-conducteurs sous champ magnétique (effet Hall).

3.3.2 Modèle haute fréquence d'une résistance

En basse fréquence, une résistance se comporte comme une simple résistance R . En haute fréquence, tout composant réel possède des **éléments parasites** :



Modèle HF d'une résistance

- L_s : **inductance série** (fils de connexion, enroulement). Typiquement quelques nH.
- C_p : **capacité parallèle** (entre les terminaux). Typiquement < 1 pF.

En pratique

Conséquence : toute résistance a une **fréquence de résonance propre** $f_r = 1/(2\pi\sqrt{L_s C_p})$. Au-delà de cette fréquence, le composant ne se comporte plus du tout comme une résistance.

Ordres de grandeur de f_r : CMS 0402 $\rightarrow 1$ GHz+, traversante $\rightarrow \sim 10$ MHz à 100 MHz.

Règle de conception : choisir des résistances CMS aussi petites que possible pour les circuits HF/RF.

3.3.3 Bruit dans les résistances

Une résistance génère deux types de bruit :

1. **Bruit thermique (Johnson-Nyquist)** — déjà vu au chapitre 2 :

$$\overline{v_n^2} = 4k_B T R \Delta f$$

Il est **indépendant** de la technologie et du matériau. Il ne dépend que de R , T et Δf .

2. **Bruit en excès (bruit en $1/f$)** — apparaît quand un courant continu traverse la résistance. Sa densité spectrale de puissance vaut approximativement :

$$S_V(f) = \frac{K_f \cdot U_{DC}^2}{f}$$

où K_f est un coefficient qui dépend de la **technologie** de la résistance.

Note : cette loi en $1/f$ est *empirique* — il n'existe pas de théorie unifiée expliquant le bruit en $1/f$ dans tous les systèmes. Le modèle est valide en pratique sur plusieurs décades de fréquence, mais diverge théoriquement en $f \rightarrow 0$ (ce qui n'est pas physique). En réalité, il existe toujours une fréquence basse de coupure en dessous de laquelle le spectre s'aplatit. Le coefficient K_f varie d'un composant à l'autre, même au sein d'un même lot de fabrication :

Technologie	Bruit en $1/f$ (relatif)
Film métallique (couche mince)	Très faible
Film épais (thick film)	Moyen
Carbone (composition)	Élevé
Bobinée (wirewound)	Quasi nul

En pratique

Règle de conception : pour les circuits audio ou les étages d'entrée d'instrumentation, utiliser des résistances **métal film** ou **bobinées**. Les résistances carbone sont à éviter dans les chemins de signal sensibles.

3.3.4 Résistances de précision et séries normalisées (E12, E24, E96)

Les valeurs de résistance ne sont pas arbitraires : elles suivent des **séries normalisées** (séries de Renard).

Le principe : dans chaque décade ($1 \rightarrow 10$, $10 \rightarrow 100$, etc.), on place n valeurs réparties selon une progression **géométrique** de raison $r = 10^{1/n}$.

Série	Tolérance	Valeurs dans la décade $1 \rightarrow 10$
E12	$\pm 10\%$	1.0 – 1.2 – 1.5 – 1.8 – 2.2 – 2.7 – 3.3 – 3.9 – 4.7 – 5.6 – 6.8 – 8.2
E24	$\pm 5\%$	24 valeurs (E12 + intermédiaires)
E96	$\pm 1\%$	96 valeurs par décade

Intuition

Pourquoi cette répartition ? Parce qu'avec une tolérance de $\pm 10\%$, deux valeurs adjacentes de la série E12 se "recouvrent" juste : la valeur max de l'une ($\times 1,1$) rejoint la valeur min de la suivante ($\times 0,9$). Ainsi, n'importe quelle résistance réelle est couverte par l'une des valeurs de la série.

Exercices

Niveau débutant

Exercice 3.1 — Une résistance de $470\ \Omega$ est parcourue par un courant de 10 mA. Quelle tension apparaît à ses bornes ? Quelle puissance dissipe-t-elle ?

En pratique

Solution : $U = RI = 470 \times 0,010 = 4,7\text{ V}$.
 $P = RI^2 = 470 \times (0,010)^2 = 47\text{ mW}$. (Ou : $P = UI = 4,7 \times 0,010 = 47\text{ mW}$.)
 Une résistance 1/8 W (125 mW) suffit largement.

Exercice 3.2 — Quelle résistance de protection faut-il placer en série avec une LED (tension directe 2 V, courant nominal 15 mA) alimentée par une source de 5 V ? Quelle puissance dissipe cette résistance ?

En pratique

Solution : Tension aux bornes de la résistance : $U_R = 5 - 2 = 3 \text{ V}$.
 $R = U_R/I = 3/0,015 = 200 \Omega$. Valeur normalisée la plus proche (E24) : 220Ω .
 Courant réel : $I = 3/220 = 13,6 \text{ mA}$ (OK pour la LED).
 Puissance : $P = U_R \times I = 3 \times 0,0136 = 41 \text{ mW}$.

Exercice 3.3 — Trois résistances de 100Ω , 220Ω et 470Ω sont placées en série. Calculez la résistance équivalente. Même question en parallèle.

En pratique

Solution — **Série :** $R_{\text{eq}} = 100 + 220 + 470 = 790 \Omega$.
Parallèle : $\frac{1}{R_{\text{eq}}} = \frac{1}{100} + \frac{1}{220} + \frac{1}{470} = 0,01 + 0,00455 + 0,00213 = 0,01668$
 $R_{\text{eq}} = 1/0,01668 \approx 60 \Omega$.
 Vérification : le résultat en parallèle (60Ω) est bien inférieur à la plus petite (100Ω).
 ✓

Niveau intermédiaire

Exercice 3.4 — Un diviseur de tension est constitué de $R_1 = 10 \text{ k}\Omega$ et $R_2 = 4,7 \text{ k}\Omega$, alimenté par $E = 12 \text{ V}$. Calculez V_{out} à vide. On branche ensuite une charge $R_L = 10 \text{ k}\Omega$ en parallèle de R_2 . Quelle est la nouvelle tension de sortie ?

En pratique

Solution — **À vide :** $V_{\text{out}} = E \cdot \frac{R_2}{R_1 + R_2} = 12 \times \frac{4700}{14700} = 3,84 \text{ V}$.
Avec charge : $R_2 \parallel R_L = \frac{4700 \times 10000}{4700 + 10000} = \frac{47 \times 10^6}{14700} = 3197 \Omega$.
 $V_{\text{out}} = 12 \times \frac{3197}{10000 + 3197} = 12 \times \frac{3197}{13197} = 2,91 \text{ V}$.
 La tension a chuté de $3,84 \text{ V}$ à $2,91 \text{ V}$, soit -24% . Le diviseur est “écrasé” par la charge. **Morale :** un diviseur de tension ne fonctionne bien que si $R_L \gg R_2$.

Exercice 3.5 — Un câble de cuivre ($\rho = 1,68 \times 10^{-8} \Omega \cdot \text{m}$) de 50 m et de section $2,5 \text{ mm}^2$ alimente un appareil de 3 kW sous 230 V . Calculez la résistance du câble (aller + retour), la chute de tension et le pourcentage de perte.

En pratique

Solution : Longueur totale (aller + retour) : $L = 2 \times 50 = 100 \text{ m}$.
 $R_{\text{câble}} = \rho L/S = 1,68 \times 10^{-8} \times 100/(2,5 \times 10^{-6}) = 0,672 \Omega$.
 Courant : $I = P/U = 3000/230 = 13,0 \text{ A}$.
 Chute de tension : $\Delta U = R_{\text{câble}} \times I = 0,672 \times 13 = 8,74 \text{ V}$, soit $8,74/230 = 3,8\%$.
 C'est au-dessus de la limite normative de 3% ! Il faut augmenter la section (passage en 4 mm^2) ou raccourcir le câble.

Niveau ingénieur

Exercice 3.6 — Une sonde Pt100 a une résistance de $100\ \Omega$ à $0\ \text{C}$ ($\alpha = 3,85 \times 10^{-3}\ \text{C}$). Elle est insérée dans un pont de Wheatstone avec trois résistances de $100\ \Omega$ et alimentée par $5\ \text{V}$. Calculez la tension de déséquilibre U_{AB} lorsque la température est de $50\ \text{C}$. Quelle sensibilité (en $\text{mV}/^\circ\text{C}$) obtient-on ?

En pratique

Solution : Résistance de la sonde à $50\ \text{C}$:

$$R_{\text{Pt}} = 100[1 + 3,85 \times 10^{-3} \times 50] = 100 \times 1,1925 = 119,25\ \Omega.$$

Dans le pont, avec $R_1 = R_3 = R_4 = 100\ \Omega$ et $R_2 = R_{\text{Pt}} = 119,25\ \Omega$:

$$U_{AB} = E \left(\frac{R_2}{R_1 + R_2} - \frac{R_4}{R_3 + R_4} \right) = 5 \left(\frac{119,25}{219,25} - \frac{100}{200} \right) = 5(0,5439 - 0,5) = 21,9\ \text{mV}$$

Sensibilité : $21,9/50 \approx 0,44\ \text{mV}/^\circ\text{C}$.

C'est un signal faible mais mesurable avec un amplificateur d'instrumentation. C'est l'architecture standard des capteurs à pont en industrie.

Exercice 3.7 — Une résistance CMS 0402 a une inductance parasite de $0,3\ \text{nH}$ et une capacité parasite de $0,05\ \text{pF}$. Calculez sa fréquence de résonance. À $100\ \text{MHz}$, une résistance de $1\ \text{k}\Omega$ se comporte-t-elle encore comme une résistance ? Justifiez.

En pratique

$$\begin{aligned} \text{Solution : } f_r &= \frac{1}{2\pi\sqrt{L_s C_p}} = \frac{1}{2\pi\sqrt{0,3 \times 10^{-9} \times 0,05 \times 10^{-12}}} = \frac{1}{2\pi\sqrt{1,5 \times 10^{-23}}} \\ &= \frac{1}{2\pi \times 3,87 \times 10^{-12}} = \frac{1}{2,43 \times 10^{-11}} \approx 41\ \text{GHz}. \end{aligned}$$

À $100\ \text{MHz}$ ($\ll f_r$) : impédance de $L_s = \omega L_s = 2\pi \times 10^8 \times 0,3 \times 10^{-9} = 0,19\ \Omega$ (négligeable devant $1\ \text{k}\Omega$).

Impédance de $C_p = 1/(\omega C_p) = 1/(2\pi \times 10^8 \times 0,05 \times 10^{-12}) = 31,8\ \text{k}\Omega$ (en parallèle de R : effet faible).

$\Rightarrow$ À $100\ \text{MHz}$, la résistance CMS 0402 se comporte encore essentiellement comme une résistance de $1\ \text{k}\Omega$. Les parasites ne deviennent gênants qu'au-delà de quelques GHz.

Questions de compréhension

1. Pourquoi ne peut-on pas utiliser la loi d'Ohm $U = RI$ pour une diode ?
2. Un diviseur de tension R_1/R_2 fournit $3,3\ \text{V}$ à vide. On branche un microcontrôleur qui consomme $100\ \text{mA}$. Quelles sont les conséquences ? Comment dimensionner correctement ?
3. Pourquoi une résistance bobinée est-elle déconseillée en haute fréquence, malgré son faible bruit ?
4. Expliquez physiquement pourquoi la résistance d'un métal *augmente* avec la température, tandis que celle d'un semi-conducteur *diminue*.

Résumé du chapitre

Résumé — Les Bases

Loi d'Ohm	$U = RI$ — relation linéaire (conducteurs ohmiques)
Puissance (Joule)	$P = RI^2 = U^2/R$ — dissipée en chaleur
Série	$R_{\text{eq}} = R_1 + R_2 + \dots$
Parallèle	$R_{\text{eq}} = R_1 R_2 / (R_1 + R_2)$ (cas 2 résistances)
Diviseur de tension	$V_{\text{out}} = E \cdot R_2 / (R_1 + R_2)$ — valide à vide

Résumé — Approfondissement

Résistivité	$R = \rho L / S$ — dépend du matériau et de la géométrie
Température	$R(T) = R_0[1 + \alpha(T - T_0)]$ — Pt100, CTN, CTP
Résistance dynamique	$r_d = dU/dI$ — pour les dipôles non-linéaires
Pont de Wheatstone	Équilibre si $R_1/R_3 = R_2/R_4$

Résumé — Niveau Ingénieur

Ohm locale	$\vec{J} = \sigma \vec{E}$ — démonstration $U = RI$ depuis le microscopique
Modèle HF	$R + L_s$ série $+C_p$ parallèle — fréquence de résonance
Bruit	Thermique $(4k_B T R \Delta f) + 1/f$ (empirique, dépend techno)
Séries normalisées	E12/E24/E96 — progression géométrique par décade

Chapter 4

La Puissance et l'Énergie Électrique

*La puissance mesure le rythme auquel l'énergie est convertie.
C'est elle qui dimensionne les composants, les alimentations et les systèmes de refroidissement.*

4.1 Les Bases

Les Bases

Cette section reprend les notions de puissance et d'énergie avec un regard global.
Prérequis : chapitres 1 à 3 (courant, tension, résistance).

4.1.1 Puissance : définition intuitive

La **puissance** mesure la *vitesse* à laquelle l'énergie est transférée ou convertie. C'est un "débit d'énergie".

Analogie

Le robinet et le seau. On veut remplir un seau d'eau :

- L'**énergie**, c'est la quantité totale d'eau dans le seau (en litres).
- La **puissance**, c'est le débit du robinet (en litres par seconde).
- Un robinet à fort débit (forte puissance) remplit le seau plus vite, mais la quantité d'eau finale (énergie) dépend aussi du *temps* pendant lequel on laisse couler.

4.1.2 Puissance électrique

Dans un circuit électrique, la puissance échangée par un dipôle est le produit de la tension à ses bornes par le courant qui le traverse :

Formule clé

$$P = U \cdot I$$

- P : puissance, en **watts** (W)
- U : tension aux bornes du dipôle, en volts (V)
- I : courant traversant le dipôle, en ampères (A)

Convention récepteur : si $P > 0$, le dipôle *reçoit* de l'énergie. Si $P < 0$, il en *fournit*.

Intuition

$P = UI$ se comprend ainsi : chaque coulomb transporte une énergie U (joules par coulomb). Il passe I coulombs par seconde. Donc l'énergie par seconde (= puissance) est $U \times I$.

4.1.3 Puissance dissipée dans une résistance (effet Joule)

Toute résistance convertit *intégralement* l'énergie électrique en chaleur. C'est l'**effet Joule**. En combinant $P = UI$ et $U = RI$:

Formule clé

$$P = R \cdot I^2 = \frac{U^2}{R} = U \cdot I$$

Ces trois formes sont équivalentes. On choisit celle qui est la plus pratique selon les données du problème.

Attention

L'effet Joule est **irréversible** : on ne peut pas retransformer la chaleur en courant électrique avec une résistance. C'est une perte pure. En conception, on cherche généralement à le minimiser (sauf quand on veut chauffer : radiateur, fer à souder, fusible...).

4.1.4 Énergie électrique

L'énergie est la puissance intégrée sur le temps :

Formule clé

$$W = P \cdot t$$

- W : énergie, en **joules** (J)
- P : puissance, en watts (W)
- t : durée, en secondes (s)

Cette formule suppose que la puissance est constante. Si elle varie dans le temps, on utilise une intégrale (voir section Approfondissement).

En pratique

Le **kilowattheure (kWh)** est l'unité d'énergie utilisée en facturation électrique :

$$1 \text{ kWh} = 1000 \text{ W} \times 3600 \text{ s} = 3,6 \times 10^6 \text{ J} = 3,6 \text{ MJ}$$

Exemple : un radiateur de 2 kW allumé pendant 3 heures consomme $2 \times 3 = 6 \text{ kWh}$.
Au tarif moyen de $\sim 0,20 \text{ €/kWh}$, cela coûte environ 1,20 €.

4.1.5 Ordres de grandeur

Appareil / Situation	Puissance typique
LED (indicateur)	20 mW à 100 mW
Microcontrôleur (mode actif)	10 mW à 500 mW
Chargeur de smartphone	5 W à 25 W
Ordinateur portable	30 W à 100 W
Bouilloire électrique	$\sim 2 \text{ kW}$
Four électrique	$\sim 3 \text{ kW}$
Voiture électrique (moteur)	50 kW à 300 kW
TGV	$\sim 9 \text{ MW}$
Centrale nucléaire (1 réacteur)	$\sim 1 \text{ GW}$

4.1.6 Bilan de puissance d'un circuit

Dans tout circuit, la puissance totale fournie par les générateurs est *égale* à la puissance totale consommée par les récepteurs :

Formule clé

$$\sum P_{\text{fournie}} = \sum P_{\text{consommée}}$$

C'est la **conservation de l'énergie** appliquée à l'électricité. Cette relation est toujours vraie, quel que soit le circuit.

Exemple : une pile de f.é.m. $E = 9 \text{ V}$, résistance interne $r = 1 \Omega$, alimente une résistance $R = 8 \Omega$.

Courant : $I = E/(R + r) = 9/9 = 1 \text{ A}$.

- Puissance fournie par la pile : $P_E = E \cdot I = 9 \times 1 = 9 \text{ W}$.
- Puissance dissipée dans R : $P_R = RI^2 = 8 \times 1 = 8 \text{ W}$.
- Puissance dissipée dans r : $P_r = rI^2 = 1 \times 1 = 1 \text{ W}$.
- Vérification : $P_E = P_R + P_r = 8 + 1 = 9 \text{ W}$. ✓

À retenir

Les 3 idées essentielles sur la puissance :

1. $P = UI$: la puissance est le produit tension $\times$ courant.
2. L'effet Joule ($P = RI^2$) est une perte irréversible en chaleur.
3. L'énergie, c'est la puissance accumulée dans le temps : $W = Pt$.

4.2 Approfondissement

Approfondissement

Puissance en régime variable, rendement, et adaptation d'impédance. Prérequis : notions de fonctions sinusoïdales.

4.2.1 Énergie en régime variable

Lorsque la puissance varie dans le temps, l'énergie se calcule par intégration :

$$W = \int_0^t p(\tau) d\tau = \int_0^t u(\tau) \cdot i(\tau) d\tau$$

Si P est constante, on retrouve $W = Pt$.

4.2.2 Puissance instantanée et puissance moyenne

En régime variable (AC), la tension et le courant varient dans le temps. La **puissance instantanée** est :

$$p(t) = u(t) \cdot i(t)$$

Elle fluctue à chaque instant. La grandeur utile en pratique est la **puissance moyenne** (ou puissance active) :

Formule clé

$$P = \langle p(t) \rangle = \frac{1}{T} \int_0^T u(t) \cdot i(t) dt$$

T : période du signal. P est la puissance effectivement convertie en travail ou en chaleur.

4.2.3 Valeur efficace (RMS)

La **valeur efficace** d'un signal périodique est la valeur continue qui dissiperait la même puissance dans une résistance :

Formule clé

$$U_{\text{eff}} = \sqrt{\frac{1}{T} \int_0^T u^2(t) dt} \quad (\text{notation RMS : Root Mean Square})$$

Pour un signal **sinusoïdal** $u(t) = \hat{U} \sin(\omega t)$:

$$U_{\text{eff}} = \frac{\hat{U}}{\sqrt{2}} \approx 0,707 \cdot \hat{U}$$

En pratique

La prise secteur européenne délivre 230 V efficaces. Cela signifie :

- Tension crête : $\hat{U} = 230 \times \sqrt{2} \approx 325 \text{ V}$.
- Tension crête-à-crête : $U_{cc} = 2\hat{U} \approx 650 \text{ V}$.

C'est pourquoi les composants côté secteur doivent supporter 400 V minimum (avec marge).

Attention

Un multimètre en mode AC affiche la valeur **efficace** ("True RMS" pour les bons appareils). Les multimètres bas de gamme en mode AC ne font souvent qu'une mesure "RMS moyenne redressée" qui n'est correcte que pour les signaux sinusoïdaux purs. Pour les signaux déformés (PWM, carrés, triangulaires...), seul un appareil "True RMS" donne la bonne valeur.

4.2.4 Rendement

Le **rendement** η d'un système est le rapport entre la puissance utile en sortie et la puissance totale en entrée :

Formule clé

$$\eta = \frac{P_{\text{utile}}}{P_{\text{entrée}}} = 1 - \frac{P_{\text{pertes}}}{P_{\text{entrée}}}$$

η est sans dimension, compris entre 0 et 1 (souvent exprimé en %).

Système	Rendement typique
Moteur électrique (industriel)	85% à 97%
Alimentation à découpage (SMPS) ¹	80% à 95%
Régulateur linéaire (LDO) ¹	$\eta = V_{\text{out}}/V_{\text{in}}$ (souvent 30%–70%)
Panneau solaire	15% à 25%
Ampoule incandescente	~ 5% (éclairage)
LED	30% à 50% (éclairage)

Attention

Régulateur linéaire vs à découpage : un régulateur linéaire (LDO) qui convertit 12 V en 3,3 V a un rendement de seulement $\eta = 3,3/12 = 27\%$. Les 73% restants sont dissipés en chaleur. Pour un courant de 1 A, cela fait $P_{\text{pertes}} = (12 - 3,3) \times 1 = 8,7 \text{ W}$: il faut un radiateur ! Un convertisseur à découpage (buck) ferait le même travail avec $\eta > 90\%$, soit $< 1 \text{ W}$ de pertes.

4.2.5 Adaptation d'impédance et transfert maximal de puissance

Considérons un générateur de f.é.m. E et de résistance interne R_s alimentant une charge R_L . La puissance délivrée à la charge est :

$$P_L = R_L \cdot I^2 = R_L \left(\frac{E}{R_s + R_L} \right)^2$$

En cherchant le maximum de P_L par rapport à R_L ($dP_L/dR_L = 0$), on trouve :

Formule clé

$$P_{L,\max} \text{ lorsque } R_L = R_s \quad (\text{adaptation d'impédance})$$

La puissance maximale transférée vaut alors :

$$P_{L,\max} = \frac{E^2}{4R_s}$$

Le rendement à adaptation est de $\eta = 50\%$: la moitié de la puissance est dissipée dans R_s .

Intuition

C'est un **compromis** :

- $R_L \ll R_s$: beaucoup de courant, mais presque toute la tension tombe dans R_s . P_L est faible.
- $R_L \gg R_s$: presque toute la tension est aux bornes de R_L , mais le courant est faible. P_L est aussi faible.
- $R_L = R_s$: le meilleur compromis entre courant et tension. P_L est maximale.


En pratique

Deux philosophies selon le domaine :

- **RF / audio / télécoms** : on adapte ($R_L = R_s = 50\Omega$ ou 75Ω) pour maximiser le *transfert de puissance* et minimiser les réflexions. Le rendement de 50% est acceptable car les puissances sont faibles.
- **Énergie / alimentations** : on veut $R_L \gg R_s$ pour maximiser le *rendement*. On ne cherche pas le transfert maximal, mais les pertes minimales. Le rendement approche 100% quand $R_L/R_s \rightarrow \infty$.

4.2.6 Puissance délivrée par un générateur réel : courbe complète

La puissance aux bornes de la charge R_L en fonction de R_L :



4.3 Niveau Ingénieur

Niveau Ingénieur

Puissance en régime sinusoïdal complexe, facteur de puissance, et gestion thermique.

4.3.1 Puissance en régime sinusoïdal (aperçu)

En régime sinusoïdal permanent, si la tension et le courant sont déphasés d'un angle φ :

$$u(t) = \hat{U} \sin(\omega t) \quad i(t) = \hat{I} \sin(\omega t - \varphi)$$

La puissance instantanée contient un terme constant et un terme oscillant à 2ω . La puissance moyenne est :

Formule clé

$$P = U_{\text{eff}} \cdot I_{\text{eff}} \cdot \cos \varphi$$

- P : puissance active (W) — effectivement convertie en travail/chaleur
- $\cos \varphi$: **facteur de puissance**
- φ : déphasage entre tension et courant

On définit également :

- **Puissance apparente** : $S = U_{\text{eff}} \cdot I_{\text{eff}}$ en volt-ampères (VA).
- **Puissance réactive** : $Q = U_{\text{eff}} \cdot I_{\text{eff}} \cdot \sin \varphi$ en volt-ampères réactifs (var).
- Relation : $S^2 = P^2 + Q^2$.

Attention

Le facteur de puissance $\cos \varphi$ a des conséquences économiques et techniques majeures :

- Un $\cos \varphi$ faible (charge inductive : moteurs, transformateurs) signifie que le réseau transporte un courant plus élevé que nécessaire pour la même puissance utile.
- Le surdimensionnement des câbles, transformateurs et protections coûte cher.
- Les industriels paient des **pénalités** si $\cos \varphi < 0,9$ (environ).
- On corrige le $\cos \varphi$ en ajoutant des **condensateurs** (compensation réactive) ou via des correcteurs actifs (PFC).

Ce sujet sera développé en détail au chapitre sur la puissance en alternatif.

4.3.2 Gestion thermique : du composant au système

Toute puissance dissipée se transforme en chaleur. La **gestion thermique** est un aspect critique de la conception électronique.

Le modèle thermique de base est analogue à la loi d'Ohm :

Formule clé

$$\Delta T = R_{th} \cdot P$$

- ΔT : élévation de température par rapport à l'ambiante ($^{\circ}\text{C}$ ou K)
- R_{th} : résistance thermique ($^{\circ}\text{C}/\text{W}$ ou K/W)
- P : puissance dissipée (W)

La résistance thermique totale entre la jonction d'un composant et l'air ambiant se décompose en série :

$$R_{th,total} = R_{th,jc} + R_{th,cs} + R_{th,sa}$$

- $R_{th,jc}$: jonction $\rightarrow$ boîtier (*junction-to-case*), fixé par le fabricant
- $R_{th,cs}$: boîtier $\rightarrow$ radiateur (*case-to-sink*), dépend de l'interface thermique (pâte, pad)
- $R_{th,sa}$: radiateur $\rightarrow$ air (*sink-to-ambient*), dépend du radiateur choisi

En pratique

Exemple de dimensionnement : un régulateur linéaire (LDO) en boîtier TO-220 dissipe 5 W. Sa température de jonction maximale est $T_{j,max} = 150^{\circ}\text{C}$. Température ambiante : $T_a = 40^{\circ}\text{C}$. $R_{th,jc} = 3^{\circ}\text{C}/\text{W}$, $R_{th,cs} = 0,5^{\circ}\text{C}/\text{W}$ (avec pâte thermique). Résistance thermique maximale du radiateur :

$$R_{th,sa} = \frac{T_{j,max} - T_a}{P} - R_{th,jc} - R_{th,cs} = \frac{150 - 40}{5} - 3 - 0,5 = 22 - 3,5 = 18,5^{\circ}\text{C}/\text{W}$$

Un petit radiateur à ailettes en aluminium ($\sim 10^{\circ}\text{C}/\text{W}$) suffira largement.

4.3.3 Densité spectrale de puissance et bruit (lien avec Ch. 2 et 3)

En conception, le bruit est caractérisé par sa **densité spectrale de puissance** (DSP) en V^2/Hz ou A^2/Hz . La puissance totale de bruit dans une bande $[f_1, f_2]$ est :

$$\overline{v_n^2} = \int_{f_1}^{f_2} S_V(f) df$$

Pour le bruit thermique (spectre blanc) : $S_V = 4k_B T R$, donc $\overline{v_n^2} = 4k_B T R (f_2 - f_1)$.
 Pour le bruit en $1/f$: $S_V = K/f$, donc $\overline{v_n^2} = K \ln(f_2/f_1)$.

Intuition

Le bruit blanc a la même puissance par octave en haute fréquence. Le bruit en $1/f$ a la même puissance par *décade* : il domine en basse fréquence. La fréquence à laquelle les deux contributions sont égales s'appelle la **fréquence de corner** f_c : c'est un paramètre clé des amplificateurs.

Exercices

Niveau débutant

Exercice 4.1 — Un fer à souder fonctionne sous 230 V et consomme 60 W. Quel courant tire-t-il ? Quelle énergie consomme-t-il en 30 minutes de fonctionnement ?

En pratique

Solution : $I = P/U = 60/230 = 0,261 \text{ A} \approx 260 \text{ mA}$.
 Énergie : $W = P \times t = 60 \times (30 \times 60) = 108\,000 \text{ J} = 108 \text{ kJ}$, soit 0,030 kWh.

Exercice 4.2 — Un chargeur USB délivre 5 V / 2 A. Quelle puissance fournit-il ? Combien de temps faut-il pour charger une batterie de 10 Wh (en supposant un rendement de charge de 85%) ?

En pratique

Solution : $P = UI = 5 \times 2 = 10 \text{ W}$.
 Énergie à fournir (en tenant compte du rendement) : $W_{\text{entrée}} = 10/0,85 = 11,8 \text{ Wh}$.
 Temps : $t = W/P = 11,8/10 = 1,18 \text{ h} \approx 1 \text{ h } 11 \text{ min}$.

Niveau intermédiaire

Exercice 4.3 — Un générateur ($E = 24 \text{ V}$, $r = 2 \Omega$) alimente une charge R_L . Tracez qualitativement $P_L(R_L)$. Pour quelle valeur de R_L la puissance est-elle maximale ? Calculez-la. Quel est le rendement à ce point ?

En pratique

Solution : P_L maximale pour $R_L = R_s = r = 2\ \Omega$.

$$P_{L,\max} = E^2/(4r) = 24^2/(4 \times 2) = 576/8 = 72\ \text{W}.$$

$$\text{Rendement : } \eta = R_L/(R_L + r) = 2/4 = 50\%.$$

$$I = E/(r + R_L) = 24/4 = 6\ \text{A}. \quad U_L = R_L I = 2 \times 6 = 12\ \text{V (la moitié de } E).$$

Exercice 4.4 — La prise secteur délivre 230 V efficaces à 50 Hz. Calculez la tension crête, la tension crête-à-crête. Un condensateur de filtrage doit-il supporter 230 V, 325 V ou 400 V ? Justifiez.

En pratique

$$\text{Solution : } \hat{U} = 230\sqrt{2} = 325\ \text{V}. \quad U_{cc} = 650\ \text{V}.$$

Le condensateur voit la tension **crête** (après redressement) : il doit supporter au minimum 325 V. En pratique, on prend une marge (+20% minimum) pour les transitoires et les surtensions : on utilise un condensateur 400 V (valeur normalisée).

Niveau ingénieur

Exercice 4.5 — Un MOSFET de puissance dissipe 15 W dans un boîtier TO-220. Ses caractéristiques : $T_{j,\max} = 175\ \text{C}$, $R_{th,jc} = 1,5\ \text{C/W}$. L'interface thermique a $R_{th,cs} = 0,8\ \text{C/W}$. Température ambiante : 50 C. Calculez la résistance thermique maximale du radiateur et la température de jonction si l'on utilise un radiateur de 4 C/W.

En pratique

$$\text{Solution : } R_{th,sa,\max} = (T_{j,\max} - T_a)/P - R_{th,jc} - R_{th,cs}$$

$$= (175 - 50)/15 - 1,5 - 0,8 = 8,33 - 2,3 = 6,0\ \text{C/W}.$$

$$\text{Avec un radiateur de } 4\ \text{C/W} : R_{th,\text{total}} = 1,5 + 0,8 + 4 = 6,3\ \text{C/W}.$$

$$T_j = T_a + R_{th,\text{total}} \times P = 50 + 6,3 \times 15 = 50 + 94,5 = 144,5\ \text{C}.$$

$$\text{C'est sous } T_{j,\max} = 175\ \text{C} : \text{OK avec une marge de } 30,5\ \text{C}.$$

Exercice 4.6 — Un moteur industriel consomme $P_{\text{active}} = 5\ \text{kW}$ avec un $\cos \varphi = 0,7$ sous 400 V (triphasé simplifié ici en monophasé). Calculez le courant absorbé, la puissance apparente et la puissance réactive. On ajoute un condensateur pour relever $\cos \varphi$ à 0,95. Quelle puissance réactive doit-il compenser ?

En pratique

$$\text{Solution : } S = P/\cos \varphi = 5000/0,7 = 7143\ \text{VA}.$$

$$I = S/U = 7143/400 = 17,9\ \text{A}.$$

$$Q = S \sin \varphi = 7143 \times \sin(\arccos 0,7) = 7143 \times 0,714 = 5100\ \text{var}.$$

$$\text{Après compensation } (\cos \varphi' = 0,95) : Q' = P \tan(\arccos 0,95) = 5000 \times 0,329 = 1643\ \text{var}.$$

$$\text{Le condensateur doit compenser : } Q_C = Q - Q' = 5100 - 1643 = 3457\ \text{var}.$$

$$\text{Le courant passe de } 17,9\ \text{A à } I' = P/(U \cos \varphi') = 5000/(400 \times 0,95) = 13,2\ \text{A} :$$

réduction de 26% !

Questions de compréhension

1. Un régulateur linéaire $12\text{ V} \rightarrow 5\text{ V}$ a un rendement de 42%. Un convertisseur buck fait la même conversion à 92%. Pour un courant de 2 A, calculez les pertes dans chaque cas. Pourquoi utilise-t-on encore des LDO malgré leur faible rendement ?
2. Pourquoi le transfert maximal de puissance ($R_L = R_s$) n'est-il *pas* souhaitable pour alimenter un moteur de voiture électrique ?
3. Une résistance de $10\ \Omega / 0,5\text{ W}$ est traversée par un courant de 300 mA. Risque-t-elle de griller ? Justifiez.
4. Expliquez pourquoi un câble électrique qui chauffe de manière anormale est un signe de danger.

Résumé du chapitre

Résumé — Les Bases

Puissance	$P = UI$ — débit d'énergie (W)
Effet Joule	$P = RI^2$ — perte irréversible en chaleur
Énergie	$W = Pt$ — en joules (J) ou kilowattheures (kWh)
Bilan de puissance	$\sum P_{\text{fournie}} = \sum P_{\text{consommée}}$

Résumé — Approfondissement

Valeur efficace	$U_{\text{eff}} = \hat{U}/\sqrt{2}$ (sinusoïdal) — “équivalent continu”
Rendement	$\eta = P_{\text{utile}}/P_{\text{entrée}}$
Adaptation	$P_{L,\text{max}}$ quand $R_L = R_s$ — rendement 50%

Résumé — Niveau Ingénieur

Facteur de puissance	$P = UI \cos \varphi$ — $\cos \varphi < 1$ = courant gaspillé
Thermique	$\Delta T = R_{\text{th}} \cdot P$ — analogie Ohm pour la chaleur
DSP de bruit	Blanc $4k_BTR + 1/f$ — fréquence de corner f_c

Chapter 5

Les Lois de Kirchhoff

*Deux lois, deux principes physiques fondamentaux :
la conservation de la charge et la conservation de l'énergie.
Combinées à la loi d'Ohm, elles permettent de résoudre tout circuit.*

5.1 Les Bases


Les Bases

Cette section introduit les deux lois de Kirchhoff de manière intuitive, sans formalisme avancé. Prérequis : courant, tension, résistance (chapitres 1 à 3).

5.1.1 Vocabulaire des circuits

Avant d'énoncer les lois, il faut maîtriser le vocabulaire :

- **Branche** : portion de circuit entre deux nœuds, parcourue par un *seul* courant. Une branche contient un ou plusieurs composants en série.
- **Nœud** : point de connexion où *au moins trois* branches se rejoignent. C'est un carrefour de courants.
- **Maille** : tout parcours fermé dans le circuit, en suivant des branches bout à bout, qui revient au point de départ sans passer deux fois par la même branche.




5.1.2 Loi des nœuds (KCL)

Formule clé

Loi des nœuds : en tout nœud d'un circuit, la somme des courants entrants est égale à la somme des courants sortants :

$$\sum i_{\text{entrants}} = \sum i_{\text{sortants}}$$

Forme algébrique (entrants +, sortants -) : $\sum_k i_k = 0$.



Analogie

Le carrefour hydraulique. À un embranchement de tuyaux, l'eau qui arrive doit repartir intégralement : il n'y a pas d'accumulation au carrefour. De même, en régime permanent, la charge électrique ne s'accumule pas aux nœuds.

Intuition

Pourquoi ça marche : la loi des nœuds traduit un principe fondamental de la physique, la **conservation de la charge**. En régime permanent, chaque coulomb qui arrive à un nœud en repart. Pas un de plus, pas un de moins.

5.1.3 Loi des mailles (KVL)

Formule clé

Loi des mailles : le long de toute maille fermée, la somme algébrique des tensions est nulle :

$$\sum_{\text{maille}} U_k = 0$$

On choisit un sens de parcours. Une tension est comptée + si sa flèche est dans le sens du parcours, - sinon.

Analogie

La randonnée en boucle. Si vous partez d'un refuge, faites une boucle en montagne et revenez au refuge, votre altitude finale est la même que votre altitude de départ. La somme des montées et des descentes est nécessairement nulle. De même, chaque résistance est une “descente” de potentiel, chaque générateur une “montée”.

Intuition

Pourquoi ça marche : quand on parcourt une maille fermée, on revient au même point, donc au même potentiel. La somme des variations de potentiel le long du parcours est forcément nulle. C'est une conséquence directe du fait que la tension est une *différence de potentiel*.

Attention

Piège classique — les signes. Lors du parcours d'une maille :

- Si l'on traverse une résistance *dans le sens du courant* : la tension est une **chute** $-RI$.
- Si l'on traverse un générateur du $-$ vers le $+$: c'est une **montée** $+E$.


Le signe dépend du *sens de parcours choisi*, pas du sens réel du courant (qu'on ne connaît pas encore). Si le calcul donne un courant négatif, c'est que le sens réel est l'inverse de celui supposé.

5.1.4 Méthode de résolution

1. **Repérer** les nœuds, branches et mailles.
2. **Choisir** un sens de courant (arbitraire) dans chaque branche.
3. **Flécher** les tensions (convention récepteur pour les résistances).
4. **Écrire** les équations : $n - 1$ lois des nœuds + $b - n + 1$ lois des mailles (b branches, n nœuds).
5. **Résoudre** le système.
6. **Vérifier** : bilan de puissance, signes, ordres de grandeur.

5.1.5 Exemple complet résolu

Énoncé : $E = 12\text{ V}$ alimente $R_1 = 4\Omega$ et $R_2 = 6\Omega$ en parallèle. Trouver tous les courants.



Résolution :

KCL (nœud haut) : $i = i_1 + i_2$.

KVL (R_1 et R_2 en parallèle $\Rightarrow$ même tension E) : $i_1 = E/R_1 = 12/4 = 3 \text{ A}$, $i_2 = E/R_2 = 12/6 = 2 \text{ A}$, $i = 5 \text{ A}$.

Bilan : $P_E = 12 \times 5 = 60 \text{ W}$. $P_1 = 4 \times 9 = 36 \text{ W}$. $P_2 = 6 \times 4 = 24 \text{ W}$. Total : $36 + 24 = 60 \text{ W}$. ✓

5.1.6 Le diviseur de courant

Le diviseur de courant est le **dual** du diviseur de tension (chapitre 3). Quand un courant i se partage entre deux résistances en parallèle R_1 et R_2 :

Formule clé

$$i_1 = i \cdot \frac{R_2}{R_1 + R_2}$$

$$i_2 = i \cdot \frac{R_1}{R_1 + R_2}$$

Chaque branche reçoit une fraction du courant total, inversement proportionnelle à sa résistance.

Intuition

C'est logique : le courant "préfère" le chemin le plus facile (la résistance la plus faible). Si $R_1 \ll R_2$, presque tout le courant passe dans R_1 .


Moyen mnémotechnique : dans la formule de i_1 , c'est R_2 qui apparaît au numérateur (*l'autre* résistance). C'est l'inverse du diviseur de tension.

Vérification avec l'exemple précédent : $i_1 = 5 \times 6/(4 + 6) = 5 \times 0,6 = 3 \text{ A}$. ✓

5.1.7 Exemple avec deux sources de tension

Ce cas est le premier où Kirchhoff devient *vraiment indispensable* : deux générateurs se "combattent" et on ne peut pas résoudre par de simples séries/parallèles.

Énoncé : $E_1 = 12 \text{ V}$, $E_2 = 8 \text{ V}$, $R_1 = 2 \Omega$, $R_2 = 4 \Omega$, $R_3 = 6 \Omega$.



Résolution (Kirchhoff direct) :

KCL au nœud central (haut-droit) : $i_1 = i_2 + i_3$ (1)

KVL maille gauche (sens horaire) : $E_1 - R_1 i_1 - R_3 i_3 = 0 \Rightarrow 12 - 2i_1 - 6i_3 = 0$ (2)

KVL maille droite (sens horaire) : $R_3 i_3 - R_2 i_2 - E_2 = 0 \Rightarrow 6i_3 - 4i_2 - 8 = 0$ (3)

Substituons (1) dans (2) : $12 - 2(i_2 + i_3) - 6i_3 = 0 \Rightarrow 12 - 2i_2 - 8i_3 = 0$ (2')

De (3) : $i_2 = (6i_3 - 8)/4$. Dans (2') : $12 - 2(6i_3 - 8)/4 - 8i_3 = 0 \Rightarrow 12 - 3i_3 + 4 - 8i_3 = 0 \Rightarrow 16 = 11i_3$

$$i_3 = 16/11 \approx 1,45 \text{ A}$$

$$i_2 = (6 \times 1,45 - 8)/4 = 0,73/4 \approx 0,18 \text{ A}$$

$$i_1 = i_2 + i_3 = 0,18 + 1,45 = 1,64 \text{ A}$$

Bilan de puissance :

- $P_{E_1} = E_1 i_1 = 12 \times 1,64 = 19,6 \text{ W}$ (fournie)
- $P_{E_2} = E_2 i_2 = 8 \times 0,18 = 1,5 \text{ W}$ (i_2 entre par le + de E_2 : elle *reçoit* de l'énergie, comme une batterie en charge !)
- $P_{R_1} = 2 \times 1,64^2 = 5,4 \text{ W}$, $P_{R_2} = 4 \times 0,18^2 = 0,1 \text{ W}$, $P_{R_3} = 6 \times 1,45^2 = 12,7 \text{ W}$
- Total dissipé + reçu : $5,4 + 0,1 + 12,7 + 1,5 = 19,7 \text{ W} \approx P_{E_1}$. ✓

Attention

Observation importante : E_2 ne fournit pas de courant dans cet exemple — elle en *reçoit*. C'est le cas typique d'une batterie en charge. Le signe du résultat nous l'a révélé automatiquement. C'est la puissance du formalisme algébrique de Kirchhoff : on pose, on calcule, les signes parlent.

5.1.8 Les erreurs classiques

Attention

Les 5 pièges les plus fréquents avec Kirchhoff :

1. **Oublier de définir un sens pour chaque courant.** On *doit* choisir un sens (même arbitraire) avant d'écrire la moindre équation. Sans convention, les signes n'ont aucun sens.
2. **Confondre le sens choisi et le sens réel.** Le sens choisi est une hypothèse. Si le résultat est négatif, le courant réel va en sens inverse. Ce n'est *jamais* une erreur — c'est le fonctionnement normal.
3. **Se tromper de signe dans la KVL.** Règle : en parcourant une maille, si l'on entre par le + d'un composant et sort par le -, sa tension est comptée + dans le sens du parcours. Inversement : -.
4. **Écrire trop d'équations.** Si on écrit n lois des nœuds au lieu de $n - 1$, la dernière est redondante et le système est indéterminé. Il faut exactement $n - 1$ KCL et $b - n + 1$ KVL.
5. **Oublier le bilan de puissance.** C'est la seule vérification fiable. Si $\sum P_{\text{fournie}} \neq \sum P_{\text{dissipée}}$, il y a une erreur quelque part.

À retenir

Les 2 lois de Kirchhoff :

1. **KCL :** $\sum i_k = 0$ en tout nœud $\longleftrightarrow$ conservation de la charge.
 2. **KVL :** $\sum U_k = 0$ sur toute maille $\longleftrightarrow$ conservation de l'énergie.
- Ces deux lois + la loi d'Ohm suffisent à résoudre tout circuit linéaire.

Attention : ces lois reposent sur une hypothèse implicite (l'ARQS) qui sera précisée dans la section Niveau Ingénieur. En basse fréquence et sur des circuits de taille raisonnable, elles sont *toujours* valides.

5.2 Approfondissement

Approfondissement

Méthodes systématiques de résolution : courants de maille et potentiels de nœuds.
Prérequis : systèmes d'équations linéaires.

5.2.1 Combien d'équations écrire ?

Pour un circuit plan à b branches et n nœuds :


- Équations KCL indépendantes : $n - 1$ (on en "oublie" un, car la dernière est combinaison des autres).
- Équations KVL indépendantes : $m = b - n + 1$ (nombre de mailles indépendantes).
- Total : $(n - 1) + (b - n + 1) = b$ équations pour b inconnues (les courants de branche).

5.2.2 Méthode des courants de maille

On définit un **courant fictif** circulant dans chaque maille indépendante. Le courant réel dans une branche est la somme algébrique des courants de maille qui la traversent.

Avantage : la KCL est automatiquement vérifiée. On n'écrit que des KVL.

Exemple : $E = 10 \text{ V}$, $R_1 = 2 \Omega$, $R_2 = 3 \Omega$ (branche commune), $R_3 = 5 \Omega$.



$$\text{Maille } a : (R_1 + R_2)I_a - R_2I_b = E \Rightarrow 5I_a - 3I_b = 10 \quad (1)$$

$$\text{Maille } b : -R_2I_a + (R_2 + R_3)I_b = 0 \Rightarrow -3I_a + 8I_b = 0 \quad (2)$$

De (2) : $I_a = 8I_b/3$. Dans (1) : $40I_b/3 - 3I_b = 10 \Rightarrow 31I_b/3 = 10 \Rightarrow I_b = 30/31 \approx 0,968 \text{ A}$.

$I_a = 8 \times 0,968/3 \approx 2,58 \text{ A}$. Courant dans R_2 : $I_a - I_b \approx 1,61 \text{ A}$.

5.2.3 Méthode des potentiels de nœuds

On choisit un nœud de référence (masse, $V = 0$), et on écrit les potentiels des autres nœuds comme inconnues. On applique la KCL en exprimant les courants via $i = (V_A - V_B)/R$.

Avantage : la KVL est automatiquement vérifiée. Le nombre d'inconnues est $n - 1$.

Exemple résolu : reprenons le circuit de la section précédente : $E = 10 \text{ V}$, $R_1 = 2 \Omega$, $R_2 = 3 \Omega$, $R_3 = 5 \Omega$ (même topologie que l'exemple des courants de maille).

1. **Choix de la masse** : nœud du bas.
2. **Inconnues** : 2 nœuds (haut-gauche = A, haut-droite = B). V_A est imposé par la source : $V_A = E = 10 \text{ V}$. Il reste une seule inconnue : V_B .

3. **KCL au nœud B** : le courant arrivant par R_1 + le courant arrivant par R_3 = le courant partant par R_2 :

$$\frac{V_A - V_B}{R_1} + \frac{0 - V_B}{R_3} = \frac{V_B - 0}{R_2} \quad (\text{attention : ici } R_3 \text{ va de B à la masse})$$

Attendons — vérifions la topologie sur le schéma : E alimente R_1 , puis au nœud B on a R_2 et R_3 qui vont chacune vers la masse (c'est R_1 en série avec $R_2 \parallel R_3$).
Donc :

$$\frac{V_A - V_B}{R_1} = \frac{V_B}{R_2} + \frac{V_B}{R_3}$$

$$\frac{10 - V_B}{2} = V_B \left(\frac{1}{3} + \frac{1}{5} \right) = \frac{8V_B}{15}$$

En multipliant par 30 : $15(10 - V_B) = 16V_B \Rightarrow 150 = 31V_B \Rightarrow V_B = 150/31 \approx 4,84 \text{ V}$.

Vérification : $i_{R_1} = (10 - 4,84)/2 = 2,58 \text{ A}$, $i_{R_2} = 4,84/3 = 1,61 \text{ A}$, $i_{R_3} = 4,84/5 = 0,968 \text{ A}$.

KCL en B : $2,58 = 1,61 + 0,97 = 2,58$. ✓ — et les valeurs sont identiques à celles trouvées par les courants de maille.

En pratique

Quelle méthode choisir ?

- **Courants de maille** : peu de mailles, beaucoup de nœuds, sources de tension.
- **Potentiels de nœuds** : peu de nœuds, beaucoup de mailles, sources de courant.
- Les **simulateurs** (SPICE) utilisent les potentiels de nœuds (méthode MNA) car la mise en matrice est systématique.

5.2.4 Écriture matricielle

Les deux méthodes se mettent sous forme d'un système linéaire :

Formule clé

$$[G] \cdot [V] = [I]$$

$[G]$: matrice de conductance (symétrique pour circuits passifs), $[V]$: potentiels, $[I]$: sources. C'est exactement ce que SPICE construit et résout.

5.2.5 Kirchhoff en régime variable (AC, transitoire)

Les lois de Kirchhoff restent valables en régime variable **tant que l'ARQS est vérifiée** :

- KCL : s'applique avec les courants instantanés $i(t)$.
- KVL : s'applique en incluant $u_C = q/C$ et $u_L = L di/dt$ comme tensions de dipôles.

En régime sinusoïdal permanent, on peut simplifier considérablement les calculs en utilisant les **nombres complexes**. L'idée (qui sera développée au chapitre 10) est de

remplacer les fonctions sinusoïdales par des exponentielles complexes. Chaque composant est alors caractérisé par une **impédance complexe** $\underline{Z}$ qui généralise la résistance :

$$\underline{Z}_R = R, \quad \underline{Z}_C = \frac{1}{j\omega C}, \quad \underline{Z}_L = j\omega L$$

où $j^2 = -1$ et $\omega = 2\pi f$ est la pulsation.

Les lois de Kirchhoff gardent **exactement la même forme** avec des tensions et courants complexes $\underline{U}$ et $\underline{I}$:

$$\sum \underline{I}_k = 0 \quad (\text{KCL}) \qquad \sum \underline{U}_k = 0 \quad (\text{KVL})$$

Intuition

On n'a pas besoin de réapprendre Kirchhoff pour l'alternatif. Il suffit de remplacer R par $\underline{Z}$ dans toutes les formules. C'est la grande puissance de la notation complexe : elle transforme des équations différentielles en simples équations algébriques.

Un rappel mathématique complet sur les nombres complexes sera donné au début du chapitre 10.

5.3 Niveau Ingénieur

Niveau Ingénieur

Fondements électromagnétiques des lois de Kirchhoff, domaine de validité exact, et conséquences en conception réelle.

5.3.1 Fondement électromagnétique : d'où viennent les lois de Kirchhoff ?

Les lois de Kirchhoff ne sont *pas* des lois fondamentales de la physique. Ce sont des **approximations** des équations de Maxwell, valides sous l'hypothèse ARQS ($d \ll \lambda$).

KCL ← **Conservation de la charge** (équation de continuité) :

$$\nabla \cdot \vec{J} = -\frac{\partial \rho}{\partial t}$$

En ARQS, $\partial \rho / \partial t \approx 0$ en tout point du circuit, donc $\nabla \cdot \vec{J} = 0$. En intégrant sur un volume entourant un nœud : $\oint_S \vec{J} \cdot d\vec{S} = 0$, ce qui donne $\sum i_k = 0$.

KVL ← **Équation de Maxwell-Faraday** :

$$\oint_c \vec{E} \cdot d\vec{\ell} = -\frac{d\Phi_B}{dt}$$

En ARQS, si le flux magnétique intercepté par la maille est négligeable : $\oint \vec{E} \cdot d\vec{\ell} \approx 0$. Les "tensions" aux bornes des composants sont les intégrales de $\vec{E}$ sur chaque segment, et leur somme est nulle. C'est la KVL.

Attention

Quand KVL échoue : la loi des mailles n'est plus valable quand le flux magnétique Φ_B à travers la maille varie significativement. Cela se produit dans :

- Les **transformateurs** et bobines couplées (couplage magnétique voulu).
- Les **boucles de masse** sur PCB proches de conducteurs de puissance (couplage parasite).
- Les circuits dont les dimensions approchent $\lambda/10$.

Solution : on modélise le flux parasite par une inductance mutuelle M ou une f.é.m. induite $e = -d\Phi_B/dt$ qu'on *inclut* dans la maille. La KVL "étendue" reste alors utilisable.

Attention

Piège fondamental : les lois de Kirchhoff sont si naturelles et si systématiquement enseignées que beaucoup d'ingénieurs oublient qu'elles ont un **domaine de validité limité**. En haute fréquence ou sur des circuits de grande dimension, il faut passer aux **lignes de transmission** (équations des télégraphistes) ou aux **équations de Maxwell complètes**. Règle pratique : si $d > \lambda/10$, Kirchhoff est suspect.

5.3.2 SPICE et la Modified Nodal Analysis (MNA)

Les simulateurs de circuits utilisent la **MNA**, extension de la méthode des potentiels de nœuds :

1. Construction de la matrice $[G][V] = [I]$ depuis la netlist.
2. **DC** : résolution directe (linéaire) ou Newton-Raphson (non-linéaire).
3. **AC** : $R \rightarrow \underline{Z}(\omega)$, résolution pour chaque fréquence.
4. **Transitoire** : discrétisation temporelle, résolution à chaque pas de temps.

Comprendre Kirchhoff et la méthode des potentiels de nœuds, c'est comprendre *exactement* ce que fait SPICE.

5.3.3 Pièges en conception réelle

En pratique

1. **Les fils ne sont pas idéaux.** Chaque piste, via ou bonding wire a une résistance et une inductance parasites. La chute de tension $V = L di/dt$ dans une piste de masse est une source majeure de problèmes (*ground bounce*).
2. **La masse n'est pas un point.** "GND" sur un PCB est un plan de cuivre avec une impédance distribuée. Si deux circuits partagent un chemin de retour, leurs courants créent des chutes de tension parasites (problème des *ground loops*).
3. **Règles de conception :**
 - Plans de masse continus et ininterrompus.
 - Condensateurs de découplage (100 nF) au plus près de chaque CI.
 - Séparation des retours de courant (analogique / numérique / puissance).
 - Si nécessaire : connexion en étoile (*star ground*).

Exercices

Niveau débutant

Exercice 5.1 — En un nœud arrivent trois courants : $i_1 = 3\text{ A}$ (entrant), $i_2 = -1\text{ A}$ (sortant), i_3 inconnu. Déterminez i_3 .

En pratique

Solution : $i_1 + i_2 + i_3 = 0 \Rightarrow 3 + (-1) + i_3 = 0 \Rightarrow i_3 = -2\text{ A}$ (sort du nœud).

Exercice 5.2 — Circuit série : $E = 15\text{ V}$, $R_1 = 100\ \Omega$, $R_2 = 220\ \Omega$, $R_3 = 330\ \Omega$. Calculez I et les tensions. Vérifiez la KVL.

En pratique

Solution : $I = E/(R_1 + R_2 + R_3) = 15/650 = 23,1\text{ mA}$.

$U_1 = 2,31\text{ V}$, $U_2 = 5,08\text{ V}$, $U_3 = 7,62\text{ V}$.

KVL : $2,31 + 5,08 + 7,62 = 15,01\text{ V} \approx E$. ✓

Niveau intermédiaire

Exercice 5.3 — Deux sources : $E_1 = 10\text{ V}$, $E_2 = 6\text{ V}$, $R_1 = 2\ \Omega$, $R_2 = 4\ \Omega$ (branche commune), $R_3 = 3\ \Omega$. Résolvez par les courants de maille.

En pratique

Solution : Maille a : $(R_1 + R_2)I_a - R_2I_b = E_1 \Rightarrow 6I_a - 4I_b = 10$ (1)

Maille b : $-R_2I_a + (R_2 + R_3)I_b = -E_2 \Rightarrow -4I_a + 7I_b = -6$ (2)

De (2) : $I_a = (7I_b + 6)/4$. Dans (1) : $6(7I_b + 6)/4 - 4I_b = 10$

$42I_b/4 + 36/4 - 4I_b = 10 \Rightarrow 10,5I_b + 9 - 4I_b = 10 \Rightarrow 6,5I_b = 1$

$I_b = 0,154\text{ A}$. $I_a = (7 \times 0,154 + 6)/4 = 1,77\text{ A}$. $I_{R_2} = I_a - I_b = 1,62\text{ A}$.

Exercice 5.4 — Un circuit a 4 nœuds et 6 branches. Combien d'équations KCL et KVL indépendantes ? Avec la méthode des potentiels de nœuds, combien d'inconnues ?

En pratique

Solution : KCL : $n - 1 = 3$. KVL : $b - n + 1 = 6 - 4 + 1 = 3$. Total : $3 + 3 = 6 = b$.

✓

Potentiels de nœuds : $n - 1 = 3$ inconnues (les 3 potentiels des nœuds non référencés).

Niveau ingénieur

Exercice 5.5 — Un CI numérique commute 1 A en 1 ns ($di/dt = 10^9\text{ A/s}$). L'inductance parasite de la piste de masse est 5 nH . Calculez la tension de *ground bounce*. Conséquences ?

En pratique

Solution : $V = L di/dt = 5 \times 10^{-9} \times 10^9 = 5 \text{ V}$.

5 V de bruit sur la masse ! Catastrophique pour un circuit analogique voisin travaillant au mV. Solutions : plans de masse continus, découplage 100 nF au plus près, séparation des retours de courant.

Exercice 5.6 — Un signal à 500 MHz circule sur un PCB de 15 cm. Vitesse de propagation dans le FR-4 : $\sim 1,5 \times 10^8 \text{ m/s}$. Kirchhoff est-il applicable ?

En pratique

Solution : $\lambda = c/f = 1,5 \times 10^8 / 5 \times 10^8 = 0,30 \text{ m} = 30 \text{ cm}$.

$d/\lambda = 15/30 = 0,5$. Or la limite est $d < \lambda/10 = 3 \text{ cm}$.

Kirchhoff est **totalement inapplicable**. Il faut utiliser les **lignes de transmission** (impédance caractéristique, adaptation, réflexions).

Questions de compréhension

1. Pourquoi dit-on que les lois de Kirchhoff “contiennent” implicitement la loi d’Ohm ?
2. Un circuit série R - L est alimenté par une tension sinusoïdale. La KVL est-elle applicable ? Comment inclut-on la tension de la bobine ?
3. Expliquez pourquoi un condensateur de découplage de 100 nF placé au plus près d’un CI réduit le *ground bounce*.
4. Si un voltmètre mesure une tension différente selon la position de ses fils de mesure (alors qu’il est branché entre les deux mêmes points), que peut-on en conclure sur la validité de la KVL dans cette situation ?

Résumé du chapitre**Résumé — Les Bases**

KCL (loi des nœuds)	$\sum i_k = 0$ en tout nœud — conservation de la charge
KVL (loi des mailles)	$\sum U_k = 0$ sur toute maille — conservation de l’énergie
Diviseur de courant	$i_1 = i \cdot R_2 / (R_1 + R_2)$ — dual du diviseur de tension

Résumé — Approfondissement

Nombre d'équations	b branches, n nœuds $\Rightarrow b$ équations indépendantes
Courants de maille	Méthode systématique, KCL automatique
Potentiels de nœuds	Méthode systématique, KVL automatique, base de SPICE
Impédances (aperçu)	$\underline{Z}_R = R$, $\underline{Z}_C = 1/j\omega C$, $\underline{Z}_L = j\omega L$

Résumé — Niveau Ingénieur

Fondement Maxwell	KCL $\leftarrow \nabla \cdot \vec{J} = 0$; KVL $\leftarrow \oint \vec{E} \cdot d\vec{\ell} \approx 0$
Validité (ARQS)	$d \ll \lambda/10$; au-delà $\rightarrow$ lignes de transmission
En pratique	Fils $\neq$ idéaux, masse $\neq$ équipotentielle, ground bounce

Chapter 6

Théorèmes Fondamentaux

*Superposition, Thévenin, Norton, Millman :
quatre outils pour simplifier n'importe quel circuit linéaire
sans écrire le système complet de Kirchhoff.*

Au chapitre 5, nous avons vu que les lois de Kirchhoff permettent de résoudre tout circuit — mais au prix d'un système de b équations à b inconnues. Pour un circuit à 10 branches, c'est 10 équations. Les théorèmes de ce chapitre permettent de **raccourcir le travail** en exploitant les propriétés des circuits linéaires.

6.1 Les Bases

Les Bases

Cette section présente les quatre théorèmes de manière intuitive, avec des exemples concrets. Prérequis : chapitres 1 à 5.

6.1.1 Qu'est-ce qu'un circuit linéaire ?

Tous les théorèmes de ce chapitre ne s'appliquent qu'aux **circuits linéaires**. Un circuit est linéaire si tous ses composants obéissent à des relations linéaires entre tension et courant : résistances ($U = RI$), condensateurs ($i = C du/dt$), inductances ($u = L di/dt$), sources indépendantes et sources dépendantes linéaires.

Attention

Les diodes, transistors (en grand signal), et tout composant dont la relation entre tension et courant n'obéit pas au **principe de proportionnalité et d'additivité** ne sont pas linéaires. Les théorèmes de ce chapitre ne s'appliquent pas directement à ces composants. On peut cependant les utiliser sur le *modèle petit signal* linéarisé autour d'un point de fonctionnement (cf. chapitres sur les semi-conducteurs).

Attention

Linéaire $\neq$ “droite $I(U)$ ”. Un condensateur ($i = C \, du/dt$) et une inductance ($u = L \, di/dt$) sont des composants linéaires, même si leur relation $I(U)$ n'est pas une simple droite. Ce qui compte, c'est que la relation entre entrée et sortie vérifie : si l'on double la tension, le courant double. C'est la définition mathématique de la linéarité (opérateur linéaire), pas la forme géométrique de la caractéristique statique.

6.1.2 Théorème de superposition

Formule clé


Théorème de superposition : dans un circuit linéaire contenant plusieurs sources indépendantes, la réponse (tension ou courant) en tout point est la **somme** des réponses obtenues en considérant chaque source *seule*, les autres étant “éteintes” :

- Source de tension éteinte $\rightarrow$ remplacée par un **court-circuit** (fil).
- Source de courant éteinte $\rightarrow$ remplacée par un **circuit ouvert** (coupure).

Intuition

L'idée est simple : dans un circuit linéaire, chaque source “pousse” indépendamment les courants et tensions. L'effet total est la somme des effets individuels. C'est comme la houle sur la mer : deux vagues se superposent sans s'influencer mutuellement.

Exemple : circuit avec $E_1 = 12 \text{ V}$, $E_2 = 6 \text{ V}$, $R_1 = 4 \, \Omega$, $R_2 = 2 \, \Omega$. On cherche le courant dans R_2 .



Étape 1 : E_1 seule (E_2 court-circuitée). R_1 et R_2 sont en série, R_2 est en parallèle avec le court-circuit de E_2 ... Non : E_2 court-circuitée met les bornes de R_2 en parallèle avec le fil. Donc R_2 est court-circuitée aussi !

$i'_{R_2} = 0$ (tout le courant passe par le court-circuit de E_2 , pas par R_2).

Reprenons : en fait, R_2 est entre le nœud haut et le bas. E_2 court-circuitée = fil entre le nœud haut-droit et le bas. Donc R_2 est en parallèle avec un fil $\Rightarrow$ court-circuit $\Rightarrow i'_{R_2} = 0$.

Étape 2 : E_2 seule (E_1 court-circuitée). Même raisonnement : R_1 est court-circuitée par le fil de E_1 . Le courant dans R_2 vaut $i''_{R_2} = E_2/R_2 = 6/2 = 3$ A.

Résultat : $i_{R_2} = i'_{R_2} + i''_{R_2} = 0 + 3 = 3$ A.

Attention

Piège classique : la superposition s'applique aux **courants et tensions**, mais *pas* à la puissance ! La puissance dépend du carré du courant ($P = RI^2$), ce qui n'est pas une opération linéaire. On ne peut pas additionner les puissances partielles.

Sources dépendantes : seules les sources *indépendantes* sont éteintes une à une. Les sources *dépendantes* (commandées par une grandeur du circuit) restent **toujours actives** — elles font partie intégrante du circuit, pas des excitations. Ce point est détaillé dans la section Approfondissement.


6.1.3 Théorème de Thévenin

C'est probablement le théorème **le plus utile** de toute l'électronique.

Formule clé

Théorème de Thévenin : tout circuit linéaire, vu depuis deux bornes A et B, peut être remplacé par un **générateur de Thévenin** constitué de :

- une source de tension E_{th} (tension à vide entre A et B),
- en série avec une résistance R_{th} (résistance vue entre A et B quand toutes les sources indépendantes sont éteintes).



Intuition


Imaginez un appareil électronique complexe (un amplificateur, une alimentation, un capteur...) avec deux fils de sortie. Vu de l'extérieur, peu importe ce qu'il y a dedans : tout ce que la charge "voit", c'est une tension à vide E_{th} qui chute quand on tire du courant, à cause d'une résistance interne R_{th} . C'est exactement le modèle du générateur réel du chapitre 2 !

Attention : l'équivalent de Thévenin n'est *pas* une propriété intrinsèque du circuit. Il **dépend des bornes choisies**. Si vous changez de bornes (par exemple, vous regardez entre deux autres points), E_{th} et R_{th} changent. Un même circuit a autant d'équivalents de Thévenin que de paires de bornes.

Comment trouver E_{th} et R_{th} :

1. E_{th} = tension entre A et B à *vide* (rien de branché entre A et B). On calcule $V_A - V_B$ avec les méthodes habituelles.
2. R_{th} = résistance vue entre A et B après avoir éteint toutes les sources indépendantes. On “regarde” le circuit depuis A et B, et on calcule la résistance équivalente.

Exemple : trouver l'équivalent de Thévenin vu de A-B.



E_{th} : à vide, pas de courant dans R_1 (car rien n'est branché entre A et B, et R_2 est en parallèle avec la sortie). En fait, R_1 et R_2 forment un diviseur de tension :

$$E_{th} = E \cdot \frac{R_2}{R_1 + R_2} = 12 \times \frac{3}{6 + 3} = 4 \text{ V}$$

R_{th} : on éteint E (court-circuit). Vu de A-B, R_1 et R_2 sont en parallèle :

$$R_{th} = R_1 \parallel R_2 = \frac{6 \times 3}{6 + 3} = 2 \Omega$$

Le circuit complet est donc équivalent à une source de 4V en série avec 2Ω. Si l'on branche une charge $R_L = 4\Omega$ entre A et B :

$$I = \frac{E_{th}}{R_{th} + R_L} = \frac{4}{2 + 4} = 0,667 \text{ A} \quad U_L = R_L \cdot I = 4 \times 0,667 = 2,67 \text{ V}$$


6.1.4 Théorème de Norton

Norton est le **dual** de Thévenin.

Formule clé

Théorème de Norton : tout circuit linéaire, vu depuis deux bornes A et B, peut être remplacé par un **générateur de Norton** constitué de :

- une source de courant I_N (courant de court-circuit entre A et B),
- en parallèle avec une résistance $R_N = R_{th}$.



Comment trouver I_N : on court-circuite A et B et on calcule le courant qui circule dans le court-circuit.

Relation Thévenin $\leftrightarrow$ Norton :**Formule clé**

$$I_N = \frac{E_{th}}{R_{th}}$$

$$R_N = R_{th}$$

On passe de l'un à l'autre instantanément. Ils sont strictement équivalents vus de A-B.

Reprise de l'exemple : $E_{th} = 4\text{ V}$, $R_{th} = 2\Omega$, donc $I_N = 4/2 = 2\text{ A}$.

En pratique**Quand utiliser Thévenin, quand utiliser Norton ?**

- **Thévenin** : quand la source se comporte “plutôt comme une source de tension” (faible résistance interne). Ex : alimentations, piles, sorties de régulateurs.
- **Norton** : quand la source se comporte “plutôt comme une source de courant” (forte résistance interne). Ex : photodiodes, transistors, sources de courant.
- En pratique, on choisit celui qui simplifie le plus les calculs dans le circuit en aval.

Intuition**Pourquoi Norton est-il souvent plus naturel en électronique analogique ?**

Un transistor est fondamentalement un composant commandé en courant (bipolaire) ou en tension-courant (MOSFET : $i_D = g_m v_{gs}$). Sa sortie se modélise naturellement comme une **source de courant** en parallèle avec une résistance élevée (r_o). C'est un générateur de Norton.

En RF, les antennes et les étages d'entrée sont souvent modélisés en Norton car la grandeur physique captée est un *courant* (induit par le champ électromagnétique), pas une tension.

Thévenin et Norton sont mathématiquement équivalents. Le choix est une question de **modélisation physique** : quel est le mécanisme naturel de la source ?

6.1.5 Théorème de Millman

Millman est un cas particulier très pratique : il donne directement la tension d'un nœud auquel sont connectées plusieurs branches en parallèle, chacune contenant une source de tension en série avec une résistance.

Formule clé

Théorème de Millman : si n branches (chacune composée d'une source E_k en série avec R_k) convergent vers un nœud commun A :

$$V_A = \frac{\sum_{k=1}^n \frac{E_k}{R_k}}{\sum_{k=1}^n \frac{1}{R_k}} = \frac{\sum G_k E_k}{\sum G_k}$$

avec $G_k = 1/R_k$ (conductance de la branche k). Si une branche n'a pas de source, on pose $E_k = 0$.

Intuition

Millman dit : la tension du nœud est la **moyenne pondérée** des tensions des sources, pondérées par la conductance (facilité de passage) de chaque branche. Une source connectée par une faible résistance (forte conductance) “pèse” plus lourd dans le résultat.

Exemple : trois branches arrivent au nœud A (l'autre borne commune est la masse) :

- $E_1 = 10 \text{ V}$, $R_1 = 2 \Omega$
- $E_2 = 4 \text{ V}$, $R_2 = 4 \Omega$
- Pas de source, $R_3 = 4 \Omega$ (branche résistive seule, donc $E_3 = 0$)

$$V_A = \frac{10/2 + 4/4 + 0/4}{1/2 + 1/4 + 1/4} = \frac{5 + 1 + 0}{0,5 + 0,25 + 0,25} = \frac{6}{1} = 6 \text{ V}$$

Attention

Forme de base : la formule ci-dessus suppose que chaque branche contient au plus une source de tension en série avec une résistance. La forme généralisée (avec sources de courant, condensateurs, inductances) est présentée dans la section Ap-profondissement.

Forme généralisée de Millman (avec sources de courant)

Si certaines branches contiennent des **sources de courant** $I_{s,k}$ (entrant dans le nœud) au lieu de sources de tension, on les ajoute directement au numérateur :

Formule clé

$$V_A = \frac{\sum_k \frac{E_k}{R_k} + \sum_j I_{s,j}}{\sum_k \frac{1}{R_k}}$$

Les sources de courant n'apparaissent pas au dénominateur (leur résistance interne est infinie : conductance nulle).

Démonstration de Millman

La formule de Millman n'est rien d'autre que la **loi des nœuds écrite en termes de potentiels**. Considérons n branches reliant le nœud A à la masse, chacune contenant E_k en série avec R_k .

Le courant dans la branche k (entrant dans le nœud A) est :

$$i_k = \frac{E_k - V_A}{R_k}$$

La loi des nœuds en A impose $\sum i_k = 0$ (en l'absence de source de courant) :

$$\sum_k \frac{E_k - V_A}{R_k} = 0 \quad \Rightarrow \quad \sum_k \frac{E_k}{R_k} = V_A \sum_k \frac{1}{R_k}$$

$$\text{D'où } V_A = \frac{\sum E_k / R_k}{\sum 1 / R_k}. \quad \checkmark$$

Si une source de courant $I_{s,j}$ entre dans le nœud, elle s'ajoute au membre de gauche de la KCL, ce qui donne la forme généralisée.

Intuition

Millman n'est *pas* un théorème supplémentaire : c'est un raccourci de calcul issu de la méthode des potentiels de nœuds appliquée à un nœud unique. Son intérêt est purement pratique : il donne le résultat en une seule ligne.

À retenir

Les 4 théorèmes en un coup d'œil :

1. **Superposition** : la réponse = somme des réponses à chaque source seule.
Attention : pas pour la puissance !
2. **Thévenin** : tout circuit linéaire vu de 2 bornes = $E_{th} + R_{th}$ en série.
3. **Norton** : même chose, mais en source de courant : $I_N + R_N$ en parallèle.
4. **Millman** : tension d'un nœud = moyenne pondérée des sources par les conductances.

6.2 Approfondissement

Approfondissement

Démonstrations, cas avec sources dépendantes, et applications pratiques. Prérequis : chapitre 5 (Kirchhoff, méthodes de résolution).

6.2.1 Pourquoi la superposition fonctionne : la linéarité

La superposition est une conséquence directe de la **linéarité** des équations de circuit. Si on note x la réponse (courant ou tension) et s_1, s_2 les sources :

$$\text{Le circuit donne : } x = f(s_1, s_2) = f(s_1, 0) + f(0, s_2)$$

Ceci n'est vrai que si f est **linéaire** : $f(\alpha s_1 + \beta s_2) = \alpha f(s_1) + \beta f(s_2)$.

C'est le cas pour les résistances ($U = RI$), les condensateurs et inductances (relations linéaires en d/dt). Ce n'est *pas* le cas pour les diodes ($I = I_S e^{U/nV_T}$).

6.2.2 Démonstration de Thévenin

Le théorème de Thévenin se démontre à partir de la superposition. Considérons un circuit linéaire avec des sources internes, vu depuis deux bornes A-B auxquelles on branche une charge quelconque.

Par superposition, le courant dans la charge est une fonction linéaire des sources internes *et* de la tension aux bornes de la charge. On peut donc écrire :

$$I = \frac{E_{th} - U_{AB}}{R_{th}}$$

ce qui est exactement l'équation d'un générateur de Thévenin ($U_{AB} = E_{th} - R_{th}I$).

6.2.3 Thévenin et Norton avec sources dépendantes

Quand le circuit contient des **sources dépendantes** (sources commandées par une tension ou un courant du circuit), la méthode pour trouver R_{th} change :

Attention

On ne peut **pas** éteindre les sources dépendantes ! Elles font partie du circuit et doivent rester actives. Seules les sources *indépendantes* sont éteintes.

Pour trouver R_{th} dans ce cas, deux méthodes :

1. **Méthode E_{th}/I_{cc}** : calculer la tension à vide E_{th} et le courant de court-circuit I_{cc} , puis $R_{th} = E_{th}/I_{cc}$.
2. **Méthode du générateur de test** : éteindre les sources indépendantes, appliquer une tension (ou un courant) de test entre A et B, et calculer $R_{th} = U_{test}/I_{test}$.

6.2.4 Transfert maximal de puissance (rappel Ch. 4)

On a montré au chapitre 4 que la puissance délivrée à une charge R_L est maximale quand $R_L = R_s$. Avec Thévenin, cela se reformule élégamment :

Formule clé

La puissance transférée à une charge est **maximale** quand :

$$R_L = R_{th}$$

et vaut $P_{max} = E_{th}^2 / (4R_{th})$. Le rendement est alors de 50%.

6.2.5 Application : modéliser un composant réel

Thévenin et Norton permettent de **modéliser** le comportement de n'importe quel composant ou sous-circuit vu de ses bornes :

Composant réel	Modèle	Paramètres typiques
Pile / batterie	Thévenin	$E_{th} = 1,5 \text{ V}$, $R_{th} = 0,1 \Omega$ à 1Ω
Alimentation labo	Thévenin	$E_{th} = \text{réglable}$, $R_{th} < 1 \text{ m}\Omega$
Capteur (pont)	Thévenin	$E_{th} = \text{signal}$, $R_{th} = R_{\text{pont}}$
Photodiode	Norton	$I_N \propto \text{lumière}$, $R_N > 1 \text{ M}\Omega$
Transistor (petit signal)	Norton	$I_N = g_m v_{in}$, $R_N = r_o$

Intuition

C'est la puissance de Thévenin/Norton : on peut remplacer un circuit complexe par un modèle simple à 2 paramètres (E_{th}, R_{th} ou I_N, R_N), et tout le comportement vis-à-vis de la charge est conservé.

6.3 Niveau Ingénieur

Niveau Ingénieur

Extension au domaine fréquentiel, impédance de sortie, lien avec l'analyse petit signal, et limites en RF.

6.3.1 Thévenin et Norton en régime sinusoïdal

En notation complexe, Thévenin se généralise naturellement :

Formule clé

$$\underline{U}_{AB} = \underline{E}_{th} - \underline{Z}_{th} \cdot \underline{I}$$

$\underline{Z}_{th}$ est l'**impédance de Thévenin**, qui peut être complexe (partie résistive + réactive). Elle dépend de la fréquence ω .

De même, Norton : $\underline{I} = \underline{I}_N - \underline{U}_{AB}/\underline{Z}_N$, avec $\underline{Z}_N = \underline{Z}_{th}$ et $\underline{I}_N = \underline{E}_{th}/\underline{Z}_{th}$.

En pratique

Impédance de sortie : la résistance (ou impédance) de Thévenin vue des bornes de sortie d'un circuit est ce qu'on appelle l'**impédance de sortie** Z_{out} . C'est un paramètre critique en conception :

- **Source de tension idéale** : $Z_{out} = 0$. La tension ne chute pas avec la charge.
- **Source de courant idéale** : $Z_{out} = \infty$. Le courant ne change pas avec la charge.
- **Amplificateur audio** : Z_{out} typique $< 1\Omega$ pour attaquer un haut-parleur de 4Ω à 8Ω .
- **Ligne de transmission 50Ω** : Z_{out} doit être exactement 50Ω pour l'adaptation.

6.3.2 Thévenin en analyse petit signal

L'analyse petit signal des circuits à transistors (bipolaire, MOSFET) repose *entièrement* sur Thévenin et Norton :

1. On polarise le circuit (point de fonctionnement DC).
2. On linéarise chaque composant non-linéaire autour de ce point (modèle petit signal : r_π , g_m , r_o , etc.).
3. Le circuit linéarisé est résolu par Thévenin/Norton.

Exemple : un étage amplificateur à émetteur commun vu de sa sortie est un **générateur de Norton** : $I_N = g_m v_{be}$ en parallèle avec $R_N = r_o \parallel R_C$.

Le gain en tension de l'étage est alors :

$$A_v = -g_m(r_o \parallel R_C \parallel R_L)$$

C'est un résultat fondamental de l'électronique analogique, et il est directement issu de Norton.

6.3.3 Limites : quand Thévenin ne suffit plus

Attention

1. **Circuits non-linéaires en grand signal** : Thévenin/Norton supposent la linéarité. Un amplificateur en saturation, un convertisseur à découpage ou un oscillateur ne peuvent pas être modélisés par un simple $E_{th} + R_{th}$.
2. **Haute fréquence (RF)** : au-delà de quelques centaines de MHz, le concept d'impédance "vue de 2 bornes" devient problématique car les effets de propagation ne sont plus négligeables. On remplace Thévenin par les **paramètres S** (scattering parameters), qui décrivent le comportement en termes d'ondes incidentes et réfléchies. C'est le formalisme standard en RF et micro-ondes.
3. **Dépendance en fréquence** : $\underline{Z}_{th}(\omega)$ peut varier fortement avec la fréquence. Une alimentation peut avoir $Z_{out} = 1\text{m}\Omega$ à DC mais $Z_{out} = 10\Omega$ à 1 MHz (à cause des inductances parasites des câbles). C'est pourquoi on met des **condensateurs de découplage** partout : ils maintiennent Z_{out} faible en haute fréquence.

6.3.4 Superposition et bruit

En conception bas bruit, la superposition est utilisée pour calculer le **bruit total** en sortie d'un circuit. Chaque source de bruit (résistances, transistors, alimentations) est modélisée comme une source indépendante, et le bruit total est la somme *quadratique* des contributions (car les bruits sont décorrélés) :

$$\overline{v_{n,\text{total}}^2} = \overline{v_{n,1}^2} + \overline{v_{n,2}^2} + \dots$$

Attention

Pour le bruit, on additionne les *puissances* (carrés des tensions), pas les tensions elles-mêmes. C'est parce que les sources de bruit sont statistiquement indépendantes (pas de corrélation de phase).

Exercices

Niveau débutant

Exercice 6.1 — Un circuit contient $E_1 = 10\text{ V}$ en série avec $R_1 = 5\ \Omega$ et $E_2 = 5\text{ V}$ en série avec $R_2 = 10\ \Omega$, les deux branches en parallèle. Utilisez Millman pour trouver la tension au nœud commun.

En pratique

Solution : $V = \frac{E_1/R_1 + E_2/R_2}{1/R_1 + 1/R_2} = \frac{10/5 + 5/10}{1/5 + 1/10} = \frac{2 + 0,5}{0,2 + 0,1} = \frac{2,5}{0,3} = 8,33\text{ V}.$

Exercice 6.2 — Trouvez l'équivalent de Thévenin du circuit suivant vu de A-B : $E = 20\text{ V}$, $R_1 = 10\ \Omega$, $R_2 = 10\ \Omega$ (diviseur de tension). Quel courant circule si on branche $R_L = 5\ \Omega$?

En pratique

Solution : $E_{\text{th}} = E \cdot R_2 / (R_1 + R_2) = 20 \times 10 / 20 = 10\text{ V}.$

$R_{\text{th}} = R_1 \parallel R_2 = 10 \times 10 / 20 = 5\ \Omega.$

Avec $R_L = 5\ \Omega$: $I = E_{\text{th}} / (R_{\text{th}} + R_L) = 10 / (5 + 5) = 1\text{ A}.$

$U_L = R_L \cdot I = 5\text{ V}.$ (La tension a chuté de 10 V à vide à 5 V en charge — c'est l'effet de R_{th} .)

Niveau intermédiaire

Exercice 6.3 — Un circuit contient trois sources : $E_1 = 15\text{ V}$, $E_2 = 10\text{ V}$, $E_3 = 5\text{ V}$ avec $R_1 = 3\ \Omega$, $R_2 = 6\ \Omega$, $R_3 = 2\ \Omega$. Utilisez Millman, puis vérifiez par superposition.

En pratique

Solution (Millman) : $V = \frac{15/3 + 10/6 + 5/2}{1/3 + 1/6 + 1/2} = \frac{5 + 1,667 + 2,5}{0,333 + 0,167 + 0,5} = \frac{9,167}{1} = 9,17 \text{ V}.$

(Vérification par superposition : le lecteur est invité à vérifier en traitant chaque source séparément et en sommant.)

Exercice 6.4 — Un capteur (modèle Thévenin : $E_{th} = 50 \text{ mV}$, $R_{th} = 350 \Omega$) est connecté à un amplificateur d'impédance d'entrée $R_{in} = 10 \text{ k}\Omega$. Quelle fraction du signal est perdue dans R_{th} ? Même question si $R_{in} = 100 \Omega$.

En pratique

Solution : La tension vue par l'ampli est $U_{in} = E_{th} \cdot R_{in} / (R_{th} + R_{in})$.

Cas 1 ($R_{in} = 10 \text{ k}\Omega$) : $U_{in} = 50 \times 10000 / 10350 = 48,3 \text{ mV}$. Perte : 3,4%. Acceptable.

Cas 2 ($R_{in} = 100 \Omega$) : $U_{in} = 50 \times 100 / 450 = 11,1 \text{ mV}$. Perte : 78% ! Le signal est écrasé.

Morale : l'impédance d'entrée de l'amplificateur doit être $\gg R_{th}$ du capteur pour ne pas perdre de signal. Règle pratique : $R_{in} > 10 \times R_{th}$.

Niveau ingénieur

Exercice 6.5 — Un amplificateur opérationnel en montage inverseur ($R_1 = 1 \text{ k}\Omega$, $R_2 = 10 \text{ k}\Omega$) est alimenté par une source de Thévenin ($E_s = 100 \text{ mV}$, $R_s = 50 \Omega$). Calculez le gain réel en tenant compte de R_s . Comparez avec le gain idéal $-R_2/R_1$. L'erreur est-elle significative ?

En pratique

Solution : Le gain idéal est $A_v = -R_2/R_1 = -10$.

Avec R_s en série avec R_1 : le gain réel est $A_v = -R_2 / (R_1 + R_s) = -10000 / 1050 = -9,52$.

Erreur : $(10 - 9,52) / 10 = 4,8\%$. Pour une précision de 1%, il faudrait $R_s < R_1 / 100 = 10 \Omega$, ou utiliser un buffer en entrée.

Exercice 6.6 — Un circuit comporte une source dépendante : $E = 10 \text{ V}$, $R_1 = 2 \Omega$, et une source de tension commandée $V_x = 3i_1$ (où i_1 est le courant dans R_1). Trouvez R_{th} vu des bornes de sortie par la méthode du générateur de test.

En pratique

Solution : On éteint E (court-circuit). On applique un courant de test I_t entre A et B.

Le courant i_1 dans R_1 est lié à I_t et à V_x . En écrivant la KVL : $V_t = R_1 i_1 + V_x = R_1 i_1 + 3i_1 = (R_1 + 3)i_1 = 5i_1$.

Si $i_1 = I_t$: $R_{th} = V_t / I_t = 5 \Omega$.

La source dépendante a augmenté la résistance de Thévenin de 2Ω à 5Ω .

Questions de compréhension

1. Peut-on appliquer le théorème de superposition à un circuit contenant une diode ? Pourquoi ?
2. Un amplificateur a une impédance de sortie de $100\ \Omega$. Il doit alimenter un haut-parleur de $8\ \Omega$. Quel pourcentage de la puissance est effectivement transférée au haut-parleur ? Comment améliorer la situation ?
3. Pourquoi met-on des condensateurs de découplage sur les broches d'alimentation des circuits intégrés ? Répondez en termes d'impédance de Thévenin.
4. En RF, on parle de "paramètres S" plutôt que d'impédance de Thévenin. Pourquoi le modèle de Thévenin est-il insuffisant à très haute fréquence ?

Résumé du chapitre

Résumé — Les Bases

Superposition	Réponse = somme des réponses à chaque source seule
Thévenin	Tout circuit linéaire vu de 2 bornes = $E_{th} + R_{th}$ série
Norton	Dual de Thévenin = $I_N + R_N$ parallèle, $I_N = E_{th}/R_{th}$
Millman	$V = \sum(E_k/R_k) / \sum(1/R_k)$ — moyenne pondérée

Résumé — Approfondissement

Linéarité	Condition nécessaire pour les 4 théorèmes
Sources dépendantes	Ne pas éteindre ! Utiliser $R_{th} = E_{th}/I_{cc}$
Adaptation	P_{max} quand $R_L = R_{th}$ (rappel Ch. 4)

Résumé — Niveau Ingénieur

$Z_{th}(\omega)$	Impédance de Thévenin complexe, dépend de f
Z_{out}	Impédance de sortie = R_{th} — critique pour source/charge
Petit signal	Transistors modélisés par Norton : $I_N = g_m v$, $R_N = r_o$
Limites	Non-linéaire (grand signal), RF (paramètres S), $Z_{th}(f)$ variable
Bruit	Superposition quadratique : $\overline{v_n^2} = \sum \overline{v_{n,k}^2}$

Part II

Composants Passifs

Chapter 7

Le Condensateur

*Le condensateur stocke de l'énergie sous forme de champ électrique.
Il est omniprésent : filtrage, découplage, temporisation, mémoire analogique...*

7.1 Les Bases

Les Bases

Le condensateur est le premier composant qui introduit la notion de **temps** en électronique. Prérequis : courant, tension, résistance (chapitres 1 à 3).

7.1.1 Qu'est-ce qu'un condensateur ?

Un condensateur est constitué de deux **plaques conductrices** (appelées *armatures*) séparées par un **isolant** (appelé *diélectrique*).

Quand on applique une tension entre les deux armatures, des charges s'accumulent sur chaque plaque : $+q$ sur l'une, $-q$ sur l'autre. Le condensateur **stocke de la charge** — et donc de l'énergie.

Intuition

Où est l'énergie ? Elle n'est pas “dans les plaques” : elle est stockée dans le **champ électrique** qui existe entre les armatures, dans l'espace occupé par le diélectrique. Plus la tension est élevée, plus le champ est intense, plus l'énergie stockée est grande. On retrouvera ce point en détail dans la section Niveau Ingénieur.

Analogie

Le réservoir d'eau à membrane. Un condensateur est comme un réservoir souple avec une membrane au milieu :

- La **membrane** = le diélectrique (empêche le courant de traverser).
- La **pression** sur la membrane = la tension aux bornes.
- La **quantité d'eau stockée** = la charge q .
- Plus la membrane est souple (grande capacité), plus on stocke pour une pression donnée.

Limite : les électrons ne traversent *jamais* le diélectrique (en fonctionnement normal). Le courant circule dans le circuit extérieur pendant la charge et la décharge.

7.1.2 Capacité

La **capacité** C mesure la quantité de charge stockée pour une tension donnée :

Formule clé

$$q = C \cdot u$$

- q : charge stockée, en **coulombs** (C)
- C : capacité, en **farads** (F)
- u : tension aux bornes, en volts (V)

$1 \text{ F} = 1 \text{ C/V}$. En pratique, le farad est énorme. On utilise : μF , nF , pF .

7.1.3 Relation courant-tension

Le courant dans un condensateur est proportionnel à la **vitesse de variation** de la tension :

Formule clé

$$i = C \cdot \frac{du}{dt}$$

- Si la tension est constante : $i = 0$. Le condensateur est un **circuit ouvert en DC**.
- Si la tension varie rapidement : le courant est élevé.

Intuition

Le condensateur ne “laisse passer” le courant que *quand la tension change*. C’est fondamentalement différent d’une résistance, où le courant dépend de la tension elle-même.

Attention

La tension aux bornes d'un condensateur ne peut pas varier instantanément. Un saut de tension impliquerait un courant infini ($i = C \times \infty$), ce qui est impossible. **Règle :** au moment d'une commutation, la tension aux bornes du condensateur garde la valeur qu'elle avait juste avant.

Mais le courant, lui, peut être très élevé ! Quand on branche brutalement un condensateur déchargé sur une source de tension, le courant initial est $i(0) = E/R$ (limité uniquement par la résistance du circuit). Si R est très faible (fil court, alimentation de puissance), ce courant transitoire peut atteindre des centaines d'ampères pendant une fraction de seconde. C'est pourquoi on utilise des **résistances de pré-charge** (ou *inrush current limiters*) dans les alimentations.

7.1.4 Ordres de grandeur

Application	Capacité typique	Ordre
Condensateur parasite (PCB)	$\sim 0,5 \text{ pF}$	10^{-13} F
Découplage numérique	100 nF	10^{-7} F
Filtrage audio	$1 \text{ }\mu\text{F}$ à $100 \text{ }\mu\text{F}$	10^{-6} – 10^{-4} F
Filtrage alimentation	$100 \text{ }\mu\text{F}$ à $10\,000 \text{ }\mu\text{F}$	10^{-4} – 10^{-2} F
Supercondensateur	1 F à 3000 F	10^0 – 10^3 F

7.1.5 Charge et décharge : le circuit RC

Le circuit le plus fondamental avec un condensateur est le **circuit RC** série.

Charge (condensateur initialement déchargé, tension E appliquée) :

Formule clé


$$u(t) = E \left(1 - e^{-t/\tau}\right) \quad \text{avec} \quad \tau = RC$$

- τ : **constante de temps** (secondes)
- 1τ : 63% de E — 3τ : 95% — 5τ : 99% (charge complète)

Décharge (condensateur chargé à E , décharge dans R) :

Formule clé

$$u(t) = E \cdot e^{-t/\tau}$$



En pratique

Application : $R = 10\text{ k}\Omega$, $C = 100\text{ }\mu\text{F} \Rightarrow \tau = 1\text{ s}$. Charge complète en $\sim 5\text{ s}$. C'est le principe des temporisateurs, anti-rebonds, et filtres passe-bas.

Intuition

Que fait le courant pendant la charge ? Au tout début ($t = 0$), le condensateur est déchargé : sa tension est nulle, il se comporte comme un **court-circuit**. Tout le potentiel E est aux bornes de R , et le courant est maximal : $i(0) = E/R$. Au fil de la charge, la tension du condensateur augmente, la tension restante aux bornes de R diminue, donc le courant diminue. Quand $u \rightarrow E$, il ne reste plus rien pour “pousser” le courant : $i \rightarrow 0$. La charge ralentit d'elle-même — c'est pourquoi la courbe est exponentielle, pas linéaire.

7.1.6 Énergie stockée

Formule clé

$$W = \frac{1}{2}CU^2$$

En pratique

Danger : un condensateur de $1000\text{ }\mu\text{F} / 400\text{ V}$ stocke $W = 0,5 \times 10^{-3} \times 160000 = 80\text{ J}$. C'est potentiellement mortel. **Toujours décharger les condensateurs avant d'intervenir sur un circuit de puissance.**

7.1.7 Associations de condensateurs

Formule clé

Parallèle : $C_{\text{eq}} = C_1 + C_2 + \dots$ (les capacités s'additionnent)

Série : $\frac{1}{C_{\text{eq}}} = \frac{1}{C_1} + \frac{1}{C_2} + \dots$ (les inverses s'additionnent)

Intuition

C'est l'**inverse** des résistances. Parallèle = on agrandit les plaques $\Rightarrow$ plus de capacité. Série = on éloigne les plaques $\Rightarrow$ moins de capacité.

À retenir**Les 5 idées essentielles sur le condensateur :**

1. $q = Cu$: charge proportionnelle à la tension.
2. $i = C du/dt$: le courant dépend de la *variation* de tension.
3. Circuit ouvert en DC, laisse passer l'AC.
4. Circuit RC : $\tau = RC$, charge/décharge exponentielles.
5. Énergie : $W = \frac{1}{2}CU^2$.

7.2 Approfondissement

Approfondissement

Construction physique, technologies, et comportement fréquentiel. Prérequis : exponentielles, équations différentielles du 1er ordre.

7.2.1 Capacité d'un condensateur plan

Formule clé

$$C = \varepsilon_0 \varepsilon_r \frac{S}{d}$$

- $\varepsilon_0 = 8,854 \times 10^{-12} \text{ F/m}$: permittivité du vide
- ε_r : permittivité relative du diélectrique (air ≈ 1 , FR-4 $\approx 4,5$, céramique haute- $\varepsilon_r \sim 2000$)
- S : surface des armatures, d : épaisseur du diélectrique

7.2.2 Technologies de condensateurs

Technologie	Gamme	Tension	Usage typique
Céramique (MLCC)	pF–100 μF	6 V–1 kV	Découplage, HF, général
Film (PP, PET)	nF–10 μF	jusqu'à 2 kV	Audio, puissance, snubber
Électrolytique Al	1 μF –10 mF	6 V–450 V	Filtrage alimentation
Tantale	0,1 μF –1 mF	2,5 V–50 V	Découplage, faible ESR
Supercondensateur	1 F–3000 F	2,5 V–3 V	Stockage d'énergie

Attention

Condensateurs polarisés : les électrolytiques et tantales ont un sens (+/−). Les brancher à l'envers peut provoquer une **destruction explosive**. Les céramiques et films ne sont pas polarisés.

7.2.3 Démonstration de la charge du circuit RC

KVL : $Ri + u = E$ avec $i = C du/dt$:

$$RC \frac{du}{dt} + u = E$$

Équation différentielle du 1er ordre. Solution homogène : $u_h = Ae^{-t/RC}$. Solution particulière : $u_p = E$.

Avec $u(0) = 0$: $u(t) = E(1 - e^{-t/RC})$. ✓

Courant : $i(t) = \frac{E}{R}e^{-t/RC}$. Le courant initial est E/R (le condensateur déchargé se comporte comme un court-circuit) et décroît exponentiellement.

7.2.4 Condensateur en régime sinusoïdal (aperçu)

En régime sinusoïdal permanent, le condensateur a une **impédance** :

$$\underline{Z}_C = \frac{1}{j\omega C} \quad |\underline{Z}_C| = \frac{1}{\omega C}$$

Le module **diminue** avec la fréquence : le condensateur laisse d'autant mieux passer le courant que f est élevée. C'est la base du filtrage (cf. chapitres 13–14).

En pratique


Exemple : $C = 100 \text{ nF}$: $|Z| = 31,8 \text{ k}\Omega$ à 50 Hz (quasi ouvert), $|Z| = 1,6 \Omega$ à 1 MHz (quasi court-circuit). C'est pourquoi le 100 nF est le condensateur de découplage universel.

7.3 Niveau Ingénieur

Niveau Ingénieur

Modèle réel, effets parasites, choix en conception, et lien avec le champ électrique.

7.3.1 Modèle réel d'un condensateur



- **ESR** : résistance série ($1\text{ m}\Omega$ – $1\text{ }\Omega$). Dissipe de la puissance, limite le filtrage.
- **ESL** : inductance série (quelques nH). Crée la fréquence de résonance série (SRF).
- R_{leak} : fuite du diélectrique ($> 1\text{ G}\Omega$). Décharge lente sans charge externe.

7.3.2 Fréquence de résonance série (SRF)

Formule clé

$$f_{\text{SRF}} = \frac{1}{2\pi\sqrt{\text{ESL} \cdot C}}$$

Sous f_{SRF} : capacitif. Au-dessus : **inductif** (le condensateur ne filtre plus !).

En pratique

Un 100 nF en 0805 a typiquement $f_{\text{SRF}} \sim 30\text{ MHz}$. Au-delà, il se comporte comme une inductance. C'est pourquoi on met **plusieurs condensateurs en parallèle** de valeurs différentes ($100\text{ nF} + 1\text{ nF} + 100\text{ pF}$) pour couvrir une large bande. Plus le boîtier est petit, plus la SRF est élevée.

7.3.3 Piège des céramiques haute capacité

Attention

Les céramiques de classe II (X5R, X7R, Y5V) voient leur capacité **chuter fortement** avec la tension DC de polarisation. Un “ $10\text{ }\mu\text{F} / 10\text{ V}$ ” en X5R peut ne faire que $3\text{ }\mu\text{F}$ à 8 V . Toujours vérifier la courbe $C(V_{\text{DC}})$ dans la datasheet. Les céramiques **NP0/C0G** (classe I) n'ont pas ce problème mais sont limitées à $\sim 10\text{ nF}$.

7.3.4 Choix d'un condensateur selon l'application

En pratique

- **Découplage numérique** : céramique MLCC, petit boîtier, $100\text{ nF} + 1\text{ }\mu\text{F}$.
- **Filtrage alimentation** : électrolytique (bulk) + céramique (HF).
- **Audio / analogique précis** : film PP ou céramique C0G/NP0.
- **RF / micro-ondes** : céramique NP0 en 0201/0402 (SRF maximale).
- **Puissance (snubber, EMI)** : film PP, tenue en tension et courant.

7.3.5 Énergie et champ électrique

L'énergie $W = \frac{1}{2}CU^2$ est stockée dans le **champ électrique** entre les armatures. La densité volumique d'énergie :

$$w = \frac{1}{2}\varepsilon_0\varepsilon_r E^2 \quad (\text{J/m}^3)$$

Pour un condensateur plan ($E = U/d$) : $W = w \cdot Sd = \frac{1}{2}\varepsilon_0\varepsilon_r \frac{S}{d} U^2 = \frac{1}{2}CU^2$. ✓

Exercices

Niveau débutant

Exercice 7.1 — Un condensateur de $47\text{ }\mu\text{F}$ est chargé sous 12 V . Quelle charge et quelle énergie ?

En pratique

Solution : $q = CU = 47 \times 10^{-6} \times 12 = 564\text{ }\mu\text{C}$. $W = \frac{1}{2}CU^2 = 3,38\text{ mJ}$.

Exercice 7.2 — Circuit RC : $R = 4,7\text{ k}\Omega$, $C = 10\text{ }\mu\text{F}$. Calculez τ . Temps pour 99% de charge ?

En pratique

Solution : $\tau = RC = 47\text{ ms}$. $99\% = 5\tau = 235\text{ ms}$.

Niveau intermédiaire

Exercice 7.3 — Un condensateur de 100 nF chargé à 5 V se décharge dans $R = 1\text{ k}\Omega$. Écrivez $u(t)$, $i(t)$, $p(t)$. Vérifiez que l'énergie dissipée dans R égale l'énergie initiale du condensateur.

En pratique

Solution : $\tau = 0,1\text{ ms}$. $u(t) = 5e^{-t/\tau}$. $i(t) = 5\text{ mA} \cdot e^{-t/\tau}$.
 $p(t) = 25\text{ mW} \cdot e^{-2t/\tau}$.
 $W_R = \int_0^\infty p\,dt = 25\text{ mW} \times \tau/2 = 1,25\text{ }\mu\text{J}$.
 $W_C = \frac{1}{2}CU^2 = 1,25\text{ }\mu\text{J}$. ✓

Exercice 7.4 — Trois condensateurs : $10\text{ }\mu\text{F}$, $22\text{ }\mu\text{F}$, $47\text{ }\mu\text{F}$. C_{eq} en parallèle et en série ?

En pratique

Solution — Parallèle : $C_{\text{eq}} = 79\text{ }\mu\text{F}$. Série : $1/C_{\text{eq}} = 1/10 + 1/22 + 1/47 = 0,167$
 $\Rightarrow C_{\text{eq}} \approx 6\text{ }\mu\text{F}$.

Niveau ingénieur

Exercice 7.5 — Un MLCC $100\text{ nF} / 0805$: $\text{ESR} = 50\text{ m}\Omega$, $\text{ESL} = 1\text{ nH}$. Calculez la SRF. Efficace à 100 MHz ?

En pratique

Solution : $f_{\text{SRF}} = 1/(2\pi\sqrt{10^{-9} \times 10^{-7}}) \approx 16\text{ MHz}$.
 À 100 MHz : $|Z| \approx \omega\text{ESL} = 2\pi \times 10^8 \times 10^{-9} = 0,63\text{ }\Omega$ (inductif, ne découple plus efficacement). Ajouter un 1 nF en 0402.

Exercice 7.6 — Un céramique X5R “10 μF ” chute à 4 μF sous 8 V DC. Filtre RC avec $R = 100\ \Omega$ conçu pour $f_c = 160\text{ Hz}$. Quelle f_c réelle ?

En pratique

Solution : Nominal : $f_c = 1/(2\pi \times 100 \times 10^{-5}) = 159\text{ Hz}$.

Réel : $f_c = 1/(2\pi \times 100 \times 4 \times 10^{-6}) = 398\text{ Hz}$. La f_c a **plus que doublé** !

Solution : film PP ou céramique C0G, ou surdimensionner (prendre 22 μF /25 V).

Questions de compréhension

1. Pourquoi un condensateur bloque le DC mais laisse passer l'AC ?
2. On charge un 100 μF à 10 V, on le connecte à un 100 μF déchargé. Tension finale ? L'énergie est-elle conservée ?
3. Pourquoi des condensateurs de valeurs différentes en parallèle pour le découplage ?
4. Un 1000 μF /400 V est-il dangereux après coupure de l'alimentation ?

Résumé du chapitre

Résumé — Les Bases

Capacité	$q = Cu$ — charge proportionnelle à la tension
Courant	$i = C du/dt$ — dépend de la variation de tension
En DC	Circuit ouvert (pas de courant)
Circuit RC	$\tau = RC$, charge/décharge exponentielles
Énergie	$W = \frac{1}{2}CU^2$
Associations	Parallèle : $\sum C_k$; Série : $\sum 1/C_k$

Résumé — Approfondissement

Condensateur plan	$C = \varepsilon_0 \varepsilon_r S/d$
Technologies	Céramique, film, électrolytique, tantale, supercap
Impédance AC	$ \underline{Z}_C = 1/\omega C$ — diminue avec f

Résumé — Niveau Ingénieur

Modèle réel	$\text{ESR} + \text{ESL} + R_{\text{leak}}$
SRF	$1/(2\pi\sqrt{\text{ESL} \cdot C})$ — inductif au-dessus
Piège X5R/X7R	C chute avec V_{DC} — vérifier datasheet
Choix techno	Découplage, filtrage, audio, RF, puissance

Chapter 8

La Bobine (Inductance)

*La bobine stocke de l'énergie sous forme de champ magnétique.
C'est le dual du condensateur : elle résiste aux variations de courant,
comme le condensateur résiste aux variations de tension.*

8.1 Les Bases

Les Bases

La bobine (ou inductance) est le second composant qui introduit la notion de temps. Elle est le **symétrique** du condensateur à bien des égards. Prérequis : chapitres 1 à 3, et idéalement le chapitre 7 (condensateur).

8.1.1 Qu'est-ce qu'une bobine ?

Une bobine est un **enroulement de fil conducteur** autour d'un support (souvent un noyau magnétique). Quand un courant la traverse, elle crée un **champ magnétique** dans et autour d'elle. Ce champ magnétique stocke de l'énergie.

Analogie

Le volant d'inertie. Imaginez une roue lourde (un volant) montée sur un axe :

- Pour **lancer** la roue (faire passer du courant), il faut de l'effort au début : elle résiste au changement de vitesse. $\leftrightarrow$ la bobine s'oppose aux variations de courant.
- Une fois lancée, la roue **continue de tourner** même si on arrête de pousser : elle a stocké de l'énergie cinétique. $\leftrightarrow$ la bobine maintient le courant même quand on coupe la source.
- Pour **arrêter** la roue, il faut absorber son énergie. $\leftrightarrow$ couper brutalement le courant dans une bobine provoque une surtension (l'énergie doit aller quelque part).

8.1.2 Inductance

L'**inductance** L mesure la capacité de la bobine à stocker de l'énergie magnétique pour un courant donné :

Formule clé

$$\Phi = L \cdot i$$

- Φ : flux magnétique total embrassé par la bobine, en **webers** (Wb)
- L : inductance, en **henrys** (H)
- i : courant traversant la bobine, en ampères (A)

En pratique, on utilise des sous-multiples : mH, μ H, nH.

8.1.3 Relation tension-courant

La tension aux bornes d'une bobine est proportionnelle à la **vitesse de variation** du courant :

Formule clé

$$u = L \cdot \frac{di}{dt}$$

- Si le courant est constant ($di/dt = 0$) : $u = 0$. La bobine se comporte comme un **court-circuit en DC** (c'est juste un fil enroulé).
- Si le courant varie rapidement : la tension peut être très élevée.

Intuition

Comparez avec le condensateur :

	Condensateur	Bobine
Relation	$i = C du/dt$	$u = L di/dt$
Stocke l'énergie dans	Champ électrique	Champ magnétique
S'oppose aux variations de	Tension	Courant
En DC	Circuit ouvert	Court-circuit
En HF	Court-circuit	Circuit ouvert

Ce sont des composants **duaux** : chaque propriété de l'un a un miroir chez l'autre.

Attention

Le courant dans une bobine ne peut pas varier instantanément. Un saut de courant impliquerait une tension infinie ($u = L \times \infty$), ce qui est impossible.

Règle : au moment d'une commutation, le courant dans la bobine garde la valeur qu'il avait juste avant.

Mais la tension, elle, peut être énorme ! Si on tente d'interrompre brutalement le courant dans une bobine (ouverture d'un interrupteur, coupure d'un transistor), la bobine génère une **surtension** potentiellement destructrice. C'est pour cela qu'on place des **diodes de roue libre** en parallèle des bobines de relais et des moteurs : elles offrent un chemin au courant pour décroître progressivement.

8.1.4 Ordres de grandeur

Application	Inductance typique	Ordre
Piste de PCB (parasite)	$\sim 1 \text{ nH/mm}$	10^{-9} H
Inductance CMS RF	$1 \text{ nH à } 100 \text{ nH}$	$10^{-9} - 10^{-7} \text{ H}$
Inductance de puissance (buck)	$1 \text{ }\mu\text{H à } 100 \text{ }\mu\text{H}$	$10^{-6} - 10^{-4} \text{ H}$
Self de filtrage secteur	$1 \text{ mH à } 100 \text{ mH}$	$10^{-3} - 10^{-1} \text{ H}$
Bobine de haut-parleur	$\sim 1 \text{ mH}$	10^{-3} H
Transformateur (primaire)	$1 \text{ H à } 100 \text{ H}$	$10^0 - 10^2 \text{ H}$

8.1.5 Charge et décharge : le circuit RL

Le circuit RL est le dual du circuit RC.

Établissement du courant : on applique E à un circuit R - L série (courant initial nul) :

Formule clé


$$i(t) = \frac{E}{R} (1 - e^{-t/\tau}) \quad \text{avec} \quad \tau = \frac{L}{R}$$

Le courant monte exponentiellement vers sa valeur finale E/R (loi d'Ohm en DC).

Décroissance du courant : la bobine parcourue par I_0 se décharge dans R :

Formule clé

$$i(t) = I_0 \cdot e^{-t/\tau}$$



Intuition

Que fait la tension pendant l'établissement ? Au début ($t = 0$), le courant est nul : la bobine se comporte comme un circuit ouvert. Toute la tension E est aux bornes de L et rien aux bornes de R . Le courant commence à croître. Au fil du temps, le courant augmente, la tension aux bornes de R ($= Ri$) augmente, donc celle aux bornes de L ($= E - Ri$) diminue, et la croissance du courant ralentit. À $t \rightarrow \infty$: $i = E/R$, $u_L = 0$. La bobine est devenue un simple fil.

En pratique

Comparaison des constantes de temps :

	RC	RL
τ	RC	L/R
τ augmente si	R ou C augmente	L augmente ou R diminue
Grandeur qui ne saute pas	Tension (u_C)	Courant (i_L)

8.1.6 Énergie stockée

Formule clé

$$W = \frac{1}{2}LI^2$$

W en joules, L en henrys, I en ampères.

Attention

L'énergie stockée dans une bobine peut être dangereuse. Si on ouvre brutalement un circuit portant 10 A à travers une inductance de 10 mH, l'énergie $W = 0,5 \times 0,01 \times 100 = 0,5$ J doit être dissipée. Sans chemin de décharge (diode de roue libre), la tension monte jusqu'à claquer un composant ou créer un arc électrique.

8.1.7 Associations d'inductances

Formule clé

Série : $L_{\text{eq}} = L_1 + L_2 + \dots$ (comme les résistances en série)

Parallèle : $\frac{1}{L_{\text{eq}}} = \frac{1}{L_1} + \frac{1}{L_2} + \dots$ (comme les résistances en parallèle)

Intuition

Les inductances s'associent **comme les résistances** (et à l'inverse des condensateurs). Série = plus de tours de fil = plus d'inductance. Parallèle = les flux se partagent = moins d'inductance.

À retenir

Les 5 idées essentielles sur la bobine :

1. $u = L di/dt$: la tension dépend de la *variation* du courant.
2. Court-circuit en DC, circuit ouvert en HF.
3. Le courant dans une bobine ne peut pas sauter $\Rightarrow$ surtension si coupure brutale.
4. Circuit RL : $\tau = L/R$, établissement/décroissance exponentiels.
5. Énergie : $W = \frac{1}{2}LI^2$.

8.2 Approfondissement

Approfondissement

Construction physique, technologies, saturation du noyau. Prérequis : exponentielles, équations différentielles du 1er ordre.

8.2.1 Inductance d'un solénoïde

Un solénoïde (bobine longue) de N spires, section S , longueur ℓ , avec un noyau de perméabilité relative μ_r :

Formule clé

$$L = \mu_0 \mu_r \frac{N^2 S}{\ell}$$

- $\mu_0 = 4\pi \times 10^{-7}$ H/m : perméabilité du vide
- μ_r : perméabilité relative du noyau (air : 1, ferrite : 100–10 000, fer doux : ~ 5000)
- N : nombre de spires (l'inductance croît comme N^2 !)
- S : section du noyau (m^2), ℓ : longueur du solénoïde (m)

En pratique

Exemple : 100 spires sur un noyau de ferrite ($\mu_r = 2000$), section 1 cm^2 , longueur 5 cm :

$$L = 4\pi \times 10^{-7} \times 2000 \times \frac{100^2 \times 10^{-4}}{0,05} = 50 \text{ mH}.$$

Sans noyau ($\mu_r = 1$) : $L = 25 \text{ }\mu\text{H}$. Le noyau multiplie l'inductance par $\mu_r = 2000$.

8.2.2 Technologies d'inductances

Type	Gamme	Courant	Usage
Air (sans noyau)	nH–10 μH	Faible	RF, VHF, UHF (pas de pertes noyau)
Ferrite (NiZn, MnZn)	1 μH –100 mH	Moyen	Filtrage, découplage, SMPS
Fer poudre	1 μH –10 mH	Fort	Puissance, convertisseurs DC-DC
Noyau laminé (fer-silicium)	mH–H	Très fort	Transformateurs, selfs secteur
CMS (bobinée ou multi-couche)	nH–100 μH	Variable	Général, PCB, filtrage

8.2.3 Saturation du noyau magnétique

Attention

Phénomène critique : quand le courant dépasse une certaine valeur (I_{sat}), le noyau magnétique **sature** : sa perméabilité μ_r chute brutalement. L'inductance s'effondre, le composant ne stocke plus d'énergie efficacement, et le courant peut augmenter de manière incontrôlée (surtout dans un convertisseur de puissance).

Règle de conception : toujours vérifier que le courant crête (DC + ondulation) reste **en dessous** de I_{sat} indiqué dans la datasheet. Les ferrites saturent typiquement à $B_{\text{sat}} \approx 300 \text{ mT}$ à 500 mT , le fer poudre à $\sim 1 \text{ T}$.

8.2.4 Démonstration du circuit RL

KVL : $u_R + u_L = E$ avec $u_R = Ri$ et $u_L = L di/dt$:

$$L \frac{di}{dt} + Ri = E$$

Même type d'équation que le RC. Avec $i(0) = 0$:

$$i(t) = \frac{E}{R}(1 - e^{-Rt/L}). \text{ Constante de temps : } \tau = L/R. \checkmark$$

La tension aux bornes de la bobine : $u_L(t) = E e^{-t/\tau}$.

8.2.5 Bobine en régime sinusoïdal (aperçu)

En régime sinusoïdal, la bobine a une **impédance** :

$$\underline{Z}_L = j\omega L \quad |\underline{Z}_L| = \omega L$$

Le module **augmente** avec la fréquence : la bobine laisse passer le DC mais bloque les signaux HF. C'est le comportement **inverse** du condensateur.

En pratique


Exemple : $L = 10 \mu\text{H}$: $|Z| = 3,1 \text{ m}\Omega$ à 50 Hz (quasi court-circuit), $|Z| = 63 \Omega$ à 1 MHz (bloque). C'est le principe des **selfs de filtrage** (ferrite beads, chokes) qui laissent passer le DC d'alimentation mais bloquent le bruit HF.

8.3 Niveau Ingénieur

Niveau Ingénieur

Modèle réel, pertes dans le noyau, inductance mutuelle, et considérations de conception.

8.3.1 Modèle réel d'une inductance



- R_{DC} (*DC Resistance*) : résistance du fil de cuivre. $1 \text{ m}\Omega$ à quelques Ω selon la taille. Dissipe de la puissance ($P = R_{DC} I^2$) et limite le rendement.
- C_p : capacité parasite inter-spires. Crée une **fréquence de résonance parallèle** (SRF) au-delà de laquelle l'inductance se comporte comme un *condensateur*.
- Pertes noyau (non modélisées par un composant simple) : voir ci-dessous.

8.3.2 SRF et comportement fréquentiel

Formule clé

$$f_{\text{SRF}} = \frac{1}{2\pi\sqrt{L \cdot C_p}}$$

En dessous de f_{SRF} : inductif ($|Z|$ augmente avec f).

Au-dessus : **capacitif** ($|Z|$ diminue avec f) — l'inductance ne fonctionne plus !

En pratique

C'est le **miroir** du condensateur : le condensateur devient inductif au-dessus de sa SRF, et l'inductance devient capacitive au-dessus de la sienne. En conception, on vérifie *toujours* que la fréquence de travail est bien en dessous de la SRF du composant.

Ordres de grandeur : inductance CMS $10\mu\text{H} \rightarrow \text{SRF} \sim 5\text{ MHz}$ à 50 MHz selon le boîtier et la techno.

8.3.3 Pertes dans le noyau

Les noyaux magnétiques dissipent de l'énergie par deux mécanismes :

1. Pertes par hystérésis : le cycle B-H du matériau magnétique n'est pas réversible. À chaque cycle de magnétisation, une énergie proportionnelle à l'*aire du cycle d'hystérésis* est dissipée en chaleur. Ces pertes augmentent avec la fréquence et l'amplitude de l'excitation.

2. Pertes par courants de Foucault : le champ magnétique variable induit des courants dans le noyau lui-même (qui est conducteur). Ces courants dissipent de la puissance par effet Joule. On les réduit en utilisant des noyaux *laminés* (tôles isolées empilées) ou des matériaux à haute résistivité (ferrites).

Formule clé

Modèle empirique de Steinmetz (très utilisé en puissance) :

$$P_{\text{core}} = k \cdot f^\alpha \cdot B_{\text{max}}^\beta \cdot V_{\text{core}}$$

avec k , $\alpha \approx 1,5-2$ et $\beta \approx 2-3$ dépendant du matériau. V_{core} : volume du noyau.

8.3.4 Inductance mutuelle et couplage (aperçu)

Quand deux bobines sont proches, le flux magnétique de l'une traverse l'autre. On définit l'**inductance mutuelle** M :

$$u_2 = M \frac{di_1}{dt}$$

Le **coefficient de couplage** $k = M/\sqrt{L_1 L_2}$ varie de 0 (pas de couplage) à 1 (couplage parfait).

En pratique

Applications :

- **Transformateur** : $k \approx 0,95-0,999$ (noyau fermé, couplage quasi parfait).
- **Inductances couplées SMPS** : $k \approx 0,5-0,9$ (flyback, SEPIC).
- **Diaphonie entre pistes PCB** : $k \ll 1$ (couplage parasite non souhaité).
- **Charge sans fil (Qi)** : $k \approx 0,3-0,7$.

Le transformateur sera traité en détail dans un chapitre dédié.

8.3.5 Énergie et champ magnétique

L'énergie $W = \frac{1}{2}LI^2$ est stockée dans le **champ magnétique** à l'intérieur (et autour) de la bobine. La densité volumique d'énergie :

$$w = \frac{1}{2} \frac{B^2}{\mu_0 \mu_r} = \frac{1}{2} \mu_0 \mu_r H^2 \quad (\text{J/m}^3)$$

Attention

Paradoxe apparent : un matériau à fort μ_r (ferrite) stocke *moins* d'énergie par unité de volume qu'un entrefer à $\mu_r = 1$ (pour un même B). C'est pourquoi les inductances de puissance ont un **entrefer** (gap) : c'est dans l'air de l'entrefer que l'essentiel de l'énergie est stocké, pas dans la ferrite. La ferrite sert à “canaliser” le flux magnétique, pas à stocker l'énergie.

Exercices

Niveau débutant

Exercice 8.1 — Une bobine de 100 mH est parcourue par un courant de 2 A. Quelle énergie stocke-t-elle ? Si le courant est coupé en 1 ms, quelle tension moyenne apparaît à ses bornes ?

En pratique

Solution : $W = \frac{1}{2}LI^2 = 0,5 \times 0,1 \times 4 = 0,2 \text{ J}$.

Tension moyenne : $|u| = L |\Delta i / \Delta t| = 0,1 \times 2/0,001 = 200 \text{ V}$! C'est la surtension de coupure.

Exercice 8.2 — Un circuit RL a $R = 100 \Omega$ et $L = 50 \text{ mH}$. Calculez τ . Au bout de 5τ , quel est le courant si $E = 10 \text{ V}$?

En pratique

Solution : $\tau = L/R = 0,05/100 = 0,5 \text{ ms}$.

À 5τ : $i = (E/R)(1 - e^{-5}) = (10/100)(1 - 0,0067) \approx 99,3 \text{ mA} \approx E/R$.

Niveau intermédiaire

Exercice 8.3 — On veut fabriquer une inductance de 1 mH avec un noyau de ferrite ($\mu_r = 2000$), section $0,5 \text{ cm}^2$, longueur 3 cm. Combien de spires faut-il ?

En pratique

Solution : $L = \mu_0 \mu_r N^2 S / \ell \Rightarrow N = \sqrt{L \ell / (\mu_0 \mu_r S)}$

$N = \sqrt{10^{-3} \times 0,03 / (4\pi \times 10^{-7} \times 2000 \times 0,5 \times 10^{-4})}$

$= \sqrt{3 \times 10^{-5} / (1,257 \times 10^{-7})} = \sqrt{239} \approx 15,5 \text{ spires}$. On prend $N = 16$.

Vérification : $L = 4\pi \times 10^{-7} \times 2000 \times 256 \times 0,5 \times 10^{-4} / 0,03 = 1,07 \text{ mH}$. ✓

Exercice 8.4 — Une bobine de relais ($L = 50 \text{ mH}$, $R_{\text{bobine}} = 100 \Omega$) est alimentée par 12 V . Calculez le courant en régime permanent, τ , et la surtension si on coupe le courant sans diode de roue libre (temps de coupure $\sim 1 \mu\text{s}$).

En pratique

Solution : $I = E/R = 12/100 = 120 \text{ mA}$. $\tau = L/R = 0,5 \text{ ms}$.

Surtension : $|u| \approx L |di/dt| = 0,05 \times 0,12/10^{-6} = 6000 \text{ V}$!

C'est suffisant pour détruire un transistor MOSFET (30 V max typique). La diode de roue libre est **indispensable**.

Niveau ingénieur

Exercice 8.5 — Une inductance de puissance de $10 \mu\text{H}$ avec un noyau de ferrite ($B_{\text{sat}} = 400 \text{ mT}$, section $S = 0,5 \text{ cm}^2$, $N = 20$ spires) est utilisée dans un convertisseur buck. Calculez le courant de saturation. Si le convertisseur fonctionne à 500 kHz avec un courant moyen de 3 A et une ondulation crête-à-crête de 2 A , le noyau sature-t-il ?

En pratique

Solution : $B = LI/(NS) \Rightarrow I_{\text{sat}} = B_{\text{sat}} \cdot N \cdot S/L$

$I_{\text{sat}} = 0,4 \times 20 \times 0,5 \times 10^{-4}/10^{-5} = 0,4 \times 10^{-3}/10^{-5} = 40 \text{ A}$.

Courant crête : $I_{\text{pk}} = I_{\text{moy}} + \Delta I/2 = 3 + 1 = 4 \text{ A}$.

$I_{\text{pk}} = 4 \text{ A} \ll I_{\text{sat}} = 40 \text{ A}$. Pas de saturation, marge confortable.

Exercice 8.6 — Deux bobines identiques ($L = 1 \text{ mH}$) sont couplées avec $k = 0,8$. Calculez M . Si elles sont montées en série “aiding” (flux dans le même sens), quelle est l'inductance totale ? Et en “opposing” ?

En pratique

Solution : $M = k\sqrt{L_1 L_2} = 0,8 \times 1 \text{ mH} = 0,8 \text{ mH}$.

Aiding : $L_{\text{tot}} = L_1 + L_2 + 2M = 1 + 1 + 1,6 = 3,6 \text{ mH}$.

Opposing : $L_{\text{tot}} = L_1 + L_2 - 2M = 1 + 1 - 1,6 = 0,4 \text{ mH}$.

Le couplage peut **augmenter ou diminuer** l'inductance totale selon le sens relatif des enroulements.

Questions de compréhension

1. Pourquoi une bobine se comporte-t-elle comme un court-circuit en DC mais comme un circuit ouvert en haute fréquence ? Comparez avec le condensateur.
2. On ouvre brutalement un interrupteur dans un circuit inductif. Que se passe-t-il ? Pourquoi un arc électrique peut-il se former ?
3. Pourquoi les inductances de puissance (convertisseurs DC-DC) ont-elles un entrefer dans leur noyau de ferrite ?
4. Une piste de PCB de 1 cm a une inductance d'environ 10 nH . Si un circuit numérique commute 1 A en 1 ns , quelle tension parasite cette piste induit-elle ? Est-ce problématique ?

Résumé du chapitre

Résumé — Les Bases

Tension	$u = L di/dt$ — dépend de la variation de courant
En DC	Court-circuit (juste un fil)
Surtension	Couper i brutalement $\Rightarrow u$ énorme $\Rightarrow$ diode de roue libre
Circuit RL	$\tau = L/R$, établissement/décroissance exponentiels
Énergie	$W = \frac{1}{2} LI^2$ — dans le champ magnétique
Associations	Série : $\sum L_k$; Parallèle : $\sum 1/L_k$ (comme les résistances)

Résumé — Approfondissement

Solénoïde	$L = \mu_0 \mu_r N^2 S / \ell$
Saturation	$B > B_{\text{sat}} \Rightarrow \mu_r$ chute $\Rightarrow L$ s'effondre
Impédance AC	$ \underline{Z}_L = \omega L$ — augmente avec f

Résumé — Niveau Ingénieur

Modèle réel	$R_{\text{DC}} + C_p$ parasite $\Rightarrow$ SRF (capacitif au-dessus)
Pertes noyau	Hystérésis + Foucault — Steinmetz : $P \propto f^\alpha B^\beta$
Couplage	$M = k\sqrt{L_1 L_2}$, $k \in [0, 1]$ — base du transformateur
Entrefer	Stocke l'énergie (pas la ferrite !) — critique en puissance

Chapter 9

Circuits RC, RL et RLC

Les combinaisons de R , L et C sont la base de tous les filtres, oscillateurs et circuits de temporisation de l'électronique.

Les chapitres 7 et 8 ont étudié le condensateur et la bobine séparément. Ce chapitre les **combine** pour révéler des comportements nouveaux : oscillations, résonance, amortissement. Ce sont les briques fondamentales de toute l'électronique analogique.

9.1 Les Bases

Les Bases

Cette section présente les comportements qualitatifs des circuits RC, RL et RLC. Prérequis : chapitres 7 et 8.

9.1.1 Rappel : les trois comportements fondamentaux

Composant	En DC	En HF	Stocke l'énergie dans
Résistance R	R	R	Rien (dissipe)
Condensateur C	Circuit ouvert	Court-circuit	Champ électrique
Bobine L	Court-circuit	Circuit ouvert	Champ magnétique

Intuition

La résistance *dissipe* l'énergie (irréversiblement en chaleur). Le condensateur et la bobine *stockent* l'énergie (réversiblement). Quand on les combine, l'énergie peut **osciller** entre les deux formes de stockage (électrique $\leftrightarrow$ magnétique), pendant que la résistance l'amortit progressivement.

9.1.2 Le circuit RC (rappel synthétique)

On l'a vu au chapitre 7. L'essentiel :

Formule clé

Constante de temps : $\tau = RC$.

Charge : $u_C(t) = E(1 - e^{-t/\tau})$.

Décharge : $u_C(t) = E e^{-t/\tau}$.

Comportement fréquentiel : le circuit RC série forme un **filtre passe-bas** (sortie prise aux bornes de C) ou un **filtre passe-haut** (sortie prise aux bornes de R). La fréquence de coupure est :

$$f_c = \frac{1}{2\pi RC}$$

9.1.3 Le circuit RL (rappel synthétique)

Vu au chapitre 8. L'essentiel :

Formule clé

Constante de temps : $\tau = L/R$.

Établissement : $i(t) = (E/R)(1 - e^{-t/\tau})$.

Décroissance : $i(t) = I_0 e^{-t/\tau}$.

Comportement fréquentiel : le RL série forme un **filtre passe-haut** (sortie aux bornes de L) ou **passe-bas** (sortie aux bornes de R). Fréquence de coupure :

$$f_c = \frac{R}{2\pi L}$$

9.1.4 Le circuit RLC série : un comportement nouveau

Quand on associe R , L et C en série, un phénomène nouveau apparaît : l'énergie peut **osciller** entre L et C .


Analogie

La balançoire. Une balançoire (ou un pendule) oscille entre énergie potentielle (en haut) et énergie cinétique (en bas). Le frottement de l'air l'amortit progressivement. Dans le circuit RLC :

- L'énergie du condensateur ($\frac{1}{2}Cu^2$) $\leftrightarrow$ énergie potentielle.
- L'énergie de la bobine ($\frac{1}{2}Li^2$) $\leftrightarrow$ énergie cinétique.
- La résistance R $\leftrightarrow$ le frottement (amortissement).

La réponse à un échelon de tension dépend de la valeur de R par rapport à L et C . On distingue trois régimes :

Régime	Condition	Comportement
Sur-amorti	$R > 2\sqrt{L/C}$	Pas d'oscillation, retour lent
Critique	$R = 2\sqrt{L/C}$	Retour le plus rapide sans oscillation
Sous-amorti	$R < 2\sqrt{L/C}$	Oscillations amorties



Attention

Le **régime critique** ($R = 2\sqrt{L/C}$) est le cas idéal en instrumentation et en asservissement : c'est le régime qui atteint la valeur finale **le plus vite possible sans dépasser** (0% d'overshoot). En pratique, on vise souvent un léger sous-amortissement pour un bon compromis rapidité/dépassement.

9.1.5 Fréquence propre du circuit LC

Sans résistance ($R = 0$), le circuit LC oscille indéfiniment à sa **fréquence propre** :

Formule clé

$$f_0 = \frac{1}{2\pi\sqrt{LC}} \quad \text{ou} \quad \omega_0 = \frac{1}{\sqrt{LC}}$$

C'est la fréquence à laquelle l'énergie fait un aller-retour complet entre C et L .

En pratique

Exemple : $L = 1 \text{ mH}$, $C = 100 \text{ nF}$:

$$f_0 = 1/(2\pi\sqrt{10^{-3} \times 10^{-7}}) = 1/(2\pi \times 10^{-5}) \approx 15,9 \text{ kHz}.$$

C'est une fréquence audio. Avec $L = 10 \text{ nH}$ et $C = 1 \text{ pF}$: $f_0 \approx 1,6 \text{ GHz}$ (domaine RF).

À retenir

L'essentiel sur les circuits RC, RL, RLC :

1. RC et RL : comportement du 1er ordre (exponentielle, constante de temps τ).
2. RLC : comportement du 2nd ordre (oscillations possibles, 3 régimes).
3. Fréquence propre LC : $f_0 = 1/(2\pi\sqrt{LC})$.
4. R contrôle l'amortissement : plus R est grand (RLC série), plus l'amortissement est fort.

9.2 Approfondissement

Approfondissement

Équations différentielles, facteur de qualité, réponses temporelles et fréquentielles.
Prérequis : équations différentielles du 2nd ordre, exponentielles complexes.

9.2.1 Équation différentielle du circuit RLC série

KVL : $u_R + u_L + u_C = E$, soit $Ri + L di/dt + u_C = E$ avec $i = C du_C/dt$:

Formule clé

$$LC \frac{d^2 u_C}{dt^2} + RC \frac{du_C}{dt} + u_C = E$$

Forme canonique (en divisant par LC) :

$$\frac{d^2 u_C}{dt^2} + \frac{\omega_0}{Q} \frac{du_C}{dt} + \omega_0^2 u_C = \omega_0^2 E$$

avec $\omega_0 = 1/\sqrt{LC}$ et $Q = \frac{1}{R} \sqrt{L/C}$ (facteur de qualité).

9.2.2 Facteur de qualité Q

Le **facteur de qualité** Q caractérise l'amortissement du circuit :

Formule clé

$$Q = \frac{1}{R} \sqrt{\frac{L}{C}} \quad (\text{RLC série})$$

- $Q < 0,5$: sur-amorti (pas d'oscillation)
- $Q = 0,5$: critique (amortissement optimal)
- $Q > 0,5$: sous-amorti (oscillations)

Plus Q est grand, moins il y a d'amortissement. $Q = \infty$ ($R = 0$) : oscillations permanentes.

Intuition

Q mesure le rapport entre l'énergie stockée et l'énergie dissipée par cycle. Un Q élevé signifie que le circuit "résonne" longtemps avant de s'amortir, comme une cloche de qualité ($Q \sim 1000$) comparée à un bloc de bois ($Q \sim 1$).

Physiquement : $Q = 2\pi \times \frac{\text{énergie stockée}}{\text{énergie dissipée par cycle}}$.

9.2.3 Solutions de l'équation différentielle

L'équation caractéristique $s^2 + (\omega_0/Q)s + \omega_0^2 = 0$ a pour discriminant :

$$\Delta = \omega_0^2(1/Q^2 - 4)$$

Trois cas :

1. **Sur-amorti** ($Q < 0,5$, $\Delta > 0$) : deux racines réelles négatives s_1, s_2 .

$$u_C(t) = E + A_1 e^{s_1 t} + A_2 e^{s_2 t}$$

Retour monotone vers E , sans oscillation.

2. **Critique** ($Q = 0,5$, $\Delta = 0$) : racine double $s = -\omega_0$.

$$u_C(t) = E + (A + Bt)e^{-\omega_0 t}$$

Retour le plus rapide sans dépassement.

3. **Sous-amorti** ($Q > 0,5$, $\Delta < 0$) : racines complexes conjuguées $s = -\alpha \pm j\omega_d$.

$$u_C(t) = E + A e^{-\alpha t} \cos(\omega_d t + \varphi)$$

avec $\alpha = \omega_0/(2Q)$ (amortissement) et $\omega_d = \omega_0 \sqrt{1 - 1/(4Q^2)}$ (pseudo-pulsation).

En pratique

Dépassement (overshoot) : en régime sous-amorti, la tension dépasse la valeur finale avant de s'y stabiliser. Le premier dépassement vaut approximativement :

$$D(\%) \approx 100 \times e^{-\pi/\sqrt{4Q^2-1}}$$

Pour $Q = 1$: $D \approx 16\%$. Pour $Q = 5$: $D \approx 73\%$. Pour $Q = 0,7$ (souvent visé) : $D \approx 5\%$.

9.2.4 Circuit RLC parallèle

Le RLC parallèle est le **dual** du RLC série. Les trois composants sont branchés entre les deux mêmes nœuds.

Formule clé

Pour le RLC parallèle, le facteur de qualité est :

$$Q = R \sqrt{\frac{C}{L}} \quad (\text{RLC parallèle — inverse du série !})$$

La fréquence propre reste $\omega_0 = 1/\sqrt{LC}$.

Attention

Piège classique : dans le RLC série, Q augmente quand R diminue. Dans le RLC parallèle, c'est l'inverse : Q augmente quand R augmente. C'est la conséquence de la dualité série/parallèle.

9.2.5 Résonance (aperçu — développé au Ch. 12)

Quand on excite un circuit RLC par une source sinusoïdale à la fréquence f_0 , l'impédance du circuit atteint un **extremum** :

- **RLC série** : l'impédance est *minimale* à f_0 (elle vaut R). Le courant est maximal. C'est la **résonance série**.
- **RLC parallèle** : l'impédance est *maximale* à f_0 (elle vaut R). Le courant est minimal. C'est la **résonance parallèle** (ou antirésonance).

La **bande passante** à -3dB est liée au facteur de qualité :

Formule clé

$$\Delta f = \frac{f_0}{Q}$$

Plus Q est élevé, plus la résonance est “pointue” (sélective). C'est le principe des filtres, des oscillateurs et des récepteurs radio.

9.3 Niveau Ingénieur

Niveau Ingénieur

Stabilité, pôles et zéros, amortissement en conception, et liens avec les systèmes asservis.

9.3.1 Pôles et zéros dans le plan complexe

L'équation caractéristique $s^2 + (\omega_0/Q)s + \omega_0^2 = 0$ donne deux **pôles** dans le plan complexe. Leur position détermine tout le comportement transitoire :

- **Pôles réels négatifs** ($Q < 0,5$) : sur-amorti. Les pôles sont sur l'axe réel négatif.
- **Pôle double réel** ($Q = 0,5$) : critique. Un seul pôle (double) sur l'axe réel.
- **Pôles complexes conjugués** ($Q > 0,5$) : sous-amorti. Les pôles sont dans le demi-plan gauche, symétriques par rapport à l'axe réel. Leur partie imaginaire donne la pseudo-pulsation ω_d , leur partie réelle donne le taux d'amortissement α .
- **Pôles imaginaires purs** ($R = 0, Q = \infty$) : oscillations permanentes (non amorties). En pratique, cela n'existe pas (il y a toujours des pertes).

Attention

Si un pôle a une partie réelle positive, le système est **instable** : la réponse diverge exponentiellement. Cela ne se produit pas avec des composants passifs (R, L, C), mais peut arriver avec des composants actifs (amplificateurs avec rétroaction positive). C'est le fondement de l'analyse de stabilité en automatique et en conception d'amplificateurs.

9.3.2 Le facteur de qualité en conception réelle

En pratique

Valeurs typiques de Q selon l'application :

Application	Q typique
Filtre anti-aliasing (ADC)	0,5–0,7 (Butterworth, Bessel)
Filtre audio (égaliseur)	1–10
Circuit résonant radio (AM)	50–200
Filtre à quartz	10 000–100 000
Cavité micro-ondes	1000–50 000
Résonateur MEMS	> 100 000

En conception, Q est limité par les pertes (ESR du condensateur, résistance du fil, pertes du noyau). On ne peut pas obtenir un Q arbitrairement élevé avec des composants passifs seuls — c'est pourquoi on utilise des **filtres actifs** (avec AOP) pour synthétiser des Q élevés à basse fréquence.

9.3.3 Lien avec les systèmes asservis

Le circuit RLC du 2nd ordre est *mathématiquement identique* à un système mécanique masse-ressort-amortisseur, à un asservissement de position, ou à un PLL. La fonction de transfert canonique du 2nd ordre :

Formule clé

$$H(s) = \frac{\omega_0^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2} \quad (\text{passe-bas du 2nd ordre})$$

Les paramètres ω_0 et Q (ou de manière équivalente le coefficient d'amortissement $\zeta = 1/(2Q)$) caractérisent *tous* les systèmes du 2nd ordre, qu'ils soient électriques, mécaniques ou logiciels. Maîtriser le RLC, c'est maîtriser la moitié de l'automatique.

9.3.4 Composants parasites et circuits RLC non voulus

Attention

En conception réelle, les circuits RLC apparaissent **sans qu'on le veuille** :

- Un condensateur réel ($ESL + C$) forme un circuit LC série avec une fréquence de résonance (SRF). Vu au chapitre 7.
- Une inductance réelle ($L + C_p$) forme un circuit LC parallèle. Vu au chapitre 8.
- Une piste de PCB a une inductance ($\sim 1 \text{ nH/mm}$) et une capacité ($\sim 0,5 \text{ pF/cm}$) parasites. Sur une piste de 10 cm : $L \approx 10 \text{ nH}$, $C \approx 0,5 \text{ pF}$, $f_0 \approx 2,3 \text{ GHz}$.
- Un câble coaxial est une ligne de transmission distribuée, modélisée par une cascade infinie de cellules RLC.

Ces résonances parasites sont une source majeure de problèmes en CEM, en intégrité du signal et en stabilité des alimentations. Le travail de l'ingénieur consiste souvent à **amortir** ces résonances (ajout de résistances, choix de composants à faible Q , placement stratégique des découplages).

Exercices

Niveau débutant

Exercice 9.1 — Un circuit RC a $R = 1 \text{ k}\Omega$ et $C = 10 \text{ nF}$. Calculez τ et f_c .

En pratique

Solution : $\tau = RC = 10^3 \times 10^{-8} = 10 \mu\text{s}$. $f_c = 1/(2\pi\tau) = 1/(2\pi \times 10^{-5}) \approx 15,9 \text{ kHz}$.

Exercice 9.2 — Un circuit LC a $L = 100 \mu\text{H}$ et $C = 100 \text{ pF}$. Quelle est sa fréquence propre ? Dans quel domaine de fréquence se situe-t-on ?

En pratique

Solution : $f_0 = 1/(2\pi\sqrt{10^{-4} \times 10^{-10}}) = 1/(2\pi \times 10^{-7}) \approx 1,59 \text{ MHz}$. Domaine des ondes courtes (HF radio).

Niveau intermédiaire

Exercice 9.3 — Un circuit RLC série a $R = 100 \Omega$, $L = 10 \text{ mH}$, $C = 1 \mu\text{F}$. Calculez f_0 , Q et déterminez le régime (sur-amorti, critique, sous-amorti). Quel est le premier dépassement ?

En pratique

Solution : $\omega_0 = 1/\sqrt{LC} = 1/\sqrt{10^{-2} \times 10^{-6}} = 1/\sqrt{10^{-8}} = 10^4 \text{ rad/s.}$

$f_0 = \omega_0/(2\pi) \approx 1,59 \text{ kHz.}$

$Q = (1/R)\sqrt{L/C} = (1/100)\sqrt{10^{-2}/10^{-6}} = (1/100) \times 100 = 1.$

$Q = 1 > 0,5$: régime **sous-amorti**.

Dépassement : $D \approx 100 e^{-\pi/\sqrt{4 \times 1 - 1}} = 100 e^{-\pi/\sqrt{3}} \approx 100 \times 0,163 \approx 16\%.$

Exercice 9.4 — Même circuit, mais avec $R = 200 \Omega$. Le régime change-t-il ? Quelle valeur de R donne le régime critique ?

En pratique

Solution : $Q = (1/200) \times 100 = 0,5$. C'est exactement le **régime critique**.

Pour $R = 200 \Omega$: $Q = 0,5$, critique.

Pour $R > 200 \Omega$: $Q < 0,5$, sur-amorti.

Valeur critique : $R_c = 2\sqrt{L/C} = 2 \times 100 = 200 \Omega$. ✓

Niveau ingénieur

Exercice 9.5 — Un filtre passe-bande est réalisé avec un RLC série ($f_0 = 1 \text{ MHz}$, $Q = 50$). Calculez la bande passante. Si $C = 100 \text{ pF}$, quelles sont les valeurs de L et R ?

En pratique

Solution : $\Delta f = f_0/Q = 10^6/50 = 20 \text{ kHz.}$

$L = 1/(\omega_0^2 C) = 1/((2\pi \times 10^6)^2 \times 10^{-10}) = 1/(3,95 \times 10^{13} \times 10^{-10}) = 253 \text{ } \mu\text{H.}$

$R = (1/Q)\sqrt{L/C} = (1/50)\sqrt{253 \times 10^{-6}/10^{-10}} = (1/50) \times 1592 = 31,8 \Omega.$

Ce filtre sélectionne une bande de 20 kHz autour de 1 MHz — typique d'un récepteur radio AM.

Exercice 9.6 — Un bus d'alimentation sur PCB a une inductance parasite de 5 nH et un condensateur de découplage de 10 pF (ESR = 10 mΩ). Calculez la fréquence de résonance et le Q . Cette résonance est-elle problématique ? Comment l'amortir ?

En pratique

Solution : $f_0 = 1/(2\pi\sqrt{5 \times 10^{-9} \times 10^{-5}}) = 1/(2\pi \times 7,07 \times 10^{-8}) \approx 712 \text{ kHz.}$

$Q = (1/\text{ESR})\sqrt{L/C} = (1/0,01)\sqrt{5 \times 10^{-9}/10^{-5}} = 100 \times 7,07 \times 10^{-4} \approx 0,07.$

$Q = 0,07 \ll 0,5$: **très sur-amorti**, pas de problème de résonance. L'ESR du condensateur amortit suffisamment.

Si on avait un condensateur céramique (ESR $\sim 1 \text{ m}\Omega$) : $Q \approx 0,7$, sous-amorti ! On verrait des oscillations sur le bus d'alimentation. Solution : ajouter une petite résistance en série ("ESR snubber") ou un condensateur électrolytique en parallèle (fort ESR naturel) pour amortir.

Questions de compréhension

1. Pourquoi un circuit LC pur (sans résistance) oscille-t-il indéfiniment en théorie ? En pratique, s'arrête-t-il ? Pourquoi ?
2. On veut qu'un capteur atteigne sa valeur finale le plus vite possible sans dépasser. Quel régime faut-il choisir et pourquoi ?
3. Expliquez pourquoi les fabricants de condensateurs spécifient l'ESR : est-ce toujours un défaut ? Donnez un exemple où un ESR élevé est souhaitable.
4. Un oscillateur à quartz a un Q de 50 000. Comparez avec un circuit LC classique ($Q \sim 100$). Quelles conséquences pratiques ?

Résumé du chapitre

Résumé — Les Bases

RC	$\tau = RC$, filtre passe-bas/haut, $f_c = 1/(2\pi RC)$
RL	$\tau = L/R$, filtre passe-bas/haut, $f_c = R/(2\pi L)$
RLC	2nd ordre : 3 régimes (sur-amorti, critique, sous-amorti)
Fréquence propre	$f_0 = 1/(2\pi\sqrt{LC})$

Résumé — Approfondissement

Facteur de qualité	$Q = (1/R)\sqrt{L/C}$ (série), $Q = R\sqrt{C/L}$ (parallèle)
Amortissement	$Q < 0,5$: sur-amorti, $Q = 0,5$: critique, $Q > 0,5$: sous-amorti
Bande passante	$\Delta f = f_0/Q$
Résonance	Série : $ Z \text{ min} = R$; Parallèle : $ Z \text{ max} = R$

Résumé — Niveau Ingénieur

Pôles	Position dans le plan s détermine le transitoire
$H(s)$ canonique	$\omega_0^2/(s^2 + \omega_0 s/Q + \omega_0^2)$ — universel (élec, méca, auto)
Q en conception	Limité par pertes composants, filtres actifs pour Q élevé
RLC parasites	Pistes, condensateurs, inductances résonent — amortir !

Part III

Régime Sinusoïdal

Chapter 10

Notation Complexe et Impédances

*Les nombres complexes transforment les équations différentielles
des circuits en simples équations algébriques.
C'est l'outil le plus puissant de l'électronicien.*

Jusqu'ici, nous avons analysé les circuits en continu (DC) ou en transitoire (exponentielles, RC, RL). Mais la majorité des signaux réels sont **périodiques** : secteur 50 Hz, audio, radio, horloge numérique... Ce chapitre introduit l'outil mathématique qui permet d'analyser ces signaux sans résoudre d'équation différentielle : la **notation complexe**.

10.1 Les Bases

Les Bases

Cette section est un **rappel mathématique complet** sur les nombres complexes, suivi de leur application aux circuits. On part de zéro : aucune connaissance préalable sur les complexes n'est nécessaire.

10.1.1 Pourquoi les nombres complexes ?

En régime sinusoïdal, les tensions et courants sont de la forme :

$$u(t) = \hat{U} \cos(\omega t + \varphi)$$

Analyser un circuit avec de tels signaux revient à résoudre des équations différentielles à chaque fois. C'est long et pénible.

Intuition

Les nombres complexes sont un **raccourci de calcul**, pas une abstraction inutile. Ils permettent de remplacer :

- les dérivées par des multiplications ($d/dt \rightarrow j\omega$),
- les intégrales par des divisions ($\int dt \rightarrow 1/(j\omega)$),
- les équations différentielles par de simples lois d'Ohm généralisées ($\underline{U} = \underline{Z} \cdot \underline{I}$).

Le résultat final est *toujours* un nombre réel (une tension ou un courant physique). Les complexes ne sont qu'un outil de passage.

10.1.2 Rappel mathématique : les nombres complexes

Définition

Un **nombre complexe** z s'écrit :

$$z = a + jb$$

- $a = \text{Re}(z)$: **partie réelle**
- $b = \text{Im}(z)$: **partie imaginaire**
- j : l'**unité imaginaire**, définie par $j^2 = -1$


Attention

En mathématiques, on note i l'unité imaginaire. En électronique, on utilise j pour éviter la confusion avec le courant i . C'est une convention universelle en ingénierie.

Représentation dans le plan complexe

Chaque nombre complexe $z = a + jb$ correspond à un **point** (ou un **vecteur**) dans le plan :

- L'axe horizontal = axe réel (a)
- L'axe vertical = axe imaginaire (b)



Module et argument

Tout nombre complexe peut aussi s'écrire en coordonnées **polaires** :

- **Module** : $|z| = \sqrt{a^2 + b^2}$ (distance à l'origine = "longueur" du vecteur)
- **Argument** : $\theta = \arctan(b/a)$ (angle avec l'axe réel)

Les trois formes d'écriture

Formule clé

$$z = a + jb = |z| e^{j\theta} = |z|(\cos \theta + j \sin \theta)$$

- **Forme algébrique** : $a + jb$ — pratique pour additionner/soustraire.
- **Forme exponentielle** : $|z| e^{j\theta}$ — pratique pour multiplier/diviser.
- **Forme trigonométrique** : $|z|(\cos \theta + j \sin \theta)$ — fait le lien entre les deux.

La relation $e^{j\theta} = \cos \theta + j \sin \theta$ est la **formule d'Euler**. C'est la clé de voûte de toute la notation complexe en électronique.

Opérations sur les complexes

Opération	Forme algébrique	Forme exponentielle
Addition	$(a_1 + a_2) + j(b_1 + b_2)$	(pas pratique)
Multiplication	(développer)	$ z_1 z_2 e^{j(\theta_1+\theta_2)}$
Division	(conjugué)	$\frac{ z_1 }{ z_2 } e^{j(\theta_1-\theta_2)}$
Conjugué	$z^* = a - jb$	$ z e^{-j\theta}$

Intuition

Multiplier par $e^{j\theta}$, c'est tourner de θ dans le plan complexe. C'est ce qui fait la puissance de cette notation : un déphasage (décalage temporel) devient une simple rotation.

Cas particuliers essentiels :

- $\times j = \times e^{j\pi/2}$: rotation de $+90^\circ$.
- $\times (-j) = \times e^{-j\pi/2}$: rotation de -90° .
- $\times (-1) = \times e^{j\pi}$: rotation de 180° (inversion de signe).

10.1.3 Application aux circuits : la notation complexe

En régime sinusoïdal permanent de pulsation ω , toute grandeur du circuit peut s'écrire :

$$u(t) = \hat{U} \cos(\omega t + \varphi_u) = \operatorname{Re} \left[\hat{U} e^{j(\omega t + \varphi_u)} \right] = \operatorname{Re} \left[\underline{U} e^{j\omega t} \right]$$

On définit l'**amplitude complexe** (ou **phaseur**) :

Formule clé

$$\underline{U} = \hat{U} e^{j\varphi_u}$$

$\underline{U}$ contient toute l'information sur le signal sinusoïdal : son amplitude $\hat{U}$ (module) et sa phase φ_u (argument). Le facteur $e^{j\omega t}$, commun à tous les signaux du circuit, est omis.

Attention

Condition fondamentale : la notation complexe n'est valable qu'en **régime sinusoïdal permanent** (une seule fréquence ω). Elle ne s'applique pas directement aux transitoires ni aux signaux non sinusoïdaux (pour ceux-ci, on utilise la transformée de Fourier ou de Laplace).

10.1.4 L'impédance : la loi d'Ohm généralisée

L'**impédance** $\underline{Z}$ d'un dipôle est le rapport de la tension complexe au courant complexe :

Formule clé

$$\underline{U} = \underline{Z} \cdot \underline{I}$$

C'est la **loi d'Ohm généralisée**. Elle a exactement la même forme que $U = RI$, mais avec des grandeurs complexes. Toutes les méthodes des chapitres 3 à 6 (diviseur, Thévenin, Kirchhoff, superposition...) restent valables en remplaçant R par $\underline{Z}$.

10.1.5 Impédance des trois composants de base**Formule clé**

Résistance :

$$\underline{Z}_R = R$$

L'impédance est réelle : tension et courant sont en phase.

Condensateur :

$$\underline{Z}_C = \frac{1}{j\omega C} = \frac{-j}{\omega C}$$

L'impédance est **imaginaire négative** : le courant est en avance de 90 sur la tension. Le module $|\underline{Z}_C| = 1/(\omega C)$ **diminue** avec ω : le condensateur laisse de mieux en mieux passer quand la fréquence augmente.

Inductance :

$$\underline{Z}_L = j\omega L$$

L'impédance est **imaginaire positive** : le courant est en retard de 90 sur la tension. Le module $|\underline{Z}_L| = \omega L$ **augmente** avec ω : la bobine bloque de plus en plus quand la fréquence augmente.

Intuition

D'où viennent ces formules ? Pour le condensateur : $i = C du/dt$. En notation complexe, $d/dt \rightarrow j\omega$, donc $\underline{I} = j\omega C \underline{U}$, soit $\underline{Z}_C = \underline{U}/\underline{I} = 1/(j\omega C)$.

Pour la bobine : $u = L di/dt \rightarrow \underline{U} = j\omega L \underline{I}$, soit $\underline{Z}_L = j\omega L$.

La dérivée temporelle est devenue une simple multiplication par $j\omega$. C'est toute la puissance de la méthode.

10.1.6 Comportement en basse et haute fréquence

Comprendre le comportement asymptotique des composants est **fondamental** pour l'analyse rapide des circuits :

Formule clé

Composant	$\underline{Z}$	BF ($\omega \rightarrow 0$)	HF ($\omega \rightarrow \infty$)	Comportement
R	R	R	R	Constant
C	$\frac{1}{j\omega C}$	$ \underline{Z} \rightarrow \infty$ (ouvert)	$ \underline{Z} \rightarrow 0$ (court-circuit)	Passe-haut
L	$j\omega L$	$ \underline{Z} \rightarrow 0$ (court-circuit)	$ \underline{Z} \rightarrow \infty$ (ouvert)	Passe-bas

Intuition

Comment analyser intuitivement un circuit en BF et HF :

1. **En BF** ($\omega \rightarrow 0$, “quasi-DC”) : remplacer chaque condensateur par un **circuit ouvert** et chaque bobine par un **court-circuit** (fil). Analyser le circuit simplifié.
2. **En HF** ($\omega \rightarrow \infty$) : remplacer chaque condensateur par un **court-circuit** et chaque bobine par un **circuit ouvert**. Analyser le circuit simplifié.
3. Le comportement réel à la fréquence de travail est “entre les deux”.

Cette méthode d’analyse asymptotique est la première chose à faire face à n’importe quel circuit analogique. Elle donne immédiatement le type de filtre, le gain DC, le gain HF, et les fréquences de transition.

En pratique

Exemple — filtre RC passe-bas : R en série, C en parallèle (sortie aux bornes de C).

- **BF** : $C = \text{ouvert} \Rightarrow$ tout le signal passe $\Rightarrow V_{\text{out}} = V_{\text{in}}$. Gain = 1.
- **HF** : $C = \text{court-circuit} \Rightarrow$ la sortie est court-circuitée à la masse $\Rightarrow V_{\text{out}} = 0$. Gain = 0.

Conclusion immédiate : c’est un **passe-bas** (laisse passer le BF, bloque le HF). La fréquence de transition est $f_c = 1/(2\pi RC)$.

À retenir

Les 5 idées essentielles de ce chapitre :

1. Les complexes transforment les dérivées en multiplications ($d/dt \rightarrow j\omega$).
2. L’impédance généralise la résistance : $\underline{U} = \underline{Z} \cdot \underline{I}$.
3. $\underline{Z}_R = R$, $\underline{Z}_C = 1/(j\omega C)$, $\underline{Z}_L = j\omega L$.
4. En BF : $C = \text{ouvert}$, $L = \text{fil}$. En HF : $C = \text{fil}$, $L = \text{ouvert}$.
5. Toutes les méthodes (Kirchhoff, Thévenin, diviseur...) restent valables avec $\underline{Z}$.

10.2 Approfondissement

Approfondissement

Admittance, associations d'impédances, diviseurs complexes, déphasage. Prérequis : section précédente (complexes de base).

10.2.1 Admittance

L'**admittance** $\underline{Y}$ est l'inverse de l'impédance :

Formule clé

$$\underline{Y} = \frac{1}{\underline{Z}} = G + jB$$

- G : conductance (partie réelle), en siemens (S)
- B : susceptance (partie imaginaire), en siemens (S)

Pour un condensateur : $\underline{Y}_C = j\omega C$. Pour une bobine : $\underline{Y}_L = 1/(j\omega L)$.

L'admittance est particulièrement utile pour les associations en **parallèle** (les admittances s'additionnent, comme les conductances).

10.2.2 Associations d'impédances

Les règles sont identiques à celles des résistances :

Formule clé

Série : $\underline{Z}_{\text{eq}} = \underline{Z}_1 + \underline{Z}_2 + \dots$

Parallèle : $\frac{1}{\underline{Z}_{\text{eq}}} = \frac{1}{\underline{Z}_1} + \frac{1}{\underline{Z}_2} + \dots$

Cas de 2 en parallèle : $\underline{Z}_{\text{eq}} = \frac{\underline{Z}_1 \cdot \underline{Z}_2}{\underline{Z}_1 + \underline{Z}_2}$

10.2.3 Diviseur de tension en complexe

Le diviseur de tension se généralise naturellement :

Formule clé

$$V_{\text{out}} = V_{\text{in}} \cdot \frac{\underline{Z}_2}{\underline{Z}_1 + \underline{Z}_2}$$

C'est exactement la même formule qu'en DC, avec R remplacé par $\underline{Z}$. Le résultat est un nombre complexe dont le module donne le **gain** et l'argument donne le **déphasage**.

Exemple — Filtre RC passe-bas : $\underline{Z}_1 = R$, $\underline{Z}_2 = 1/(j\omega C)$.

$$\underline{H}(\omega) = \frac{V_{\text{out}}}{V_{\text{in}}} = \frac{1/(j\omega C)}{R + 1/(j\omega C)} = \frac{1}{1 + j\omega RC} = \frac{1}{1 + j\omega/\omega_c}$$

avec $\omega_c = 1/(RC)$.

- **Module** (gain) : $|H| = \frac{1}{\sqrt{1 + (\omega/\omega_c)^2}}$
 - **Argument** (déphasage) : $\varphi = -\arctan(\omega/\omega_c)$
- À $\omega = \omega_c$: $|H| = 1/\sqrt{2} \approx 0,707$ (−3 dB) et $\varphi = -45^\circ$.

10.2.4 Déphasage : signification physique

Intuition

Le **déphasage** φ entre tension et courant indique le décalage temporel entre les deux signaux :

$$\Delta t = \frac{\varphi}{\omega} = \frac{\varphi}{2\pi f}$$

- $\varphi = 0$: u et i en phase (résistance pure).
- $\varphi = +90^\circ$: i en retard sur u (inductance : le courant “réagit lentement”).
- $\varphi = -90^\circ$: i en avance sur u (condensateur : le courant “anticipe” la variation de tension).

10.2.5 Impédance d’un circuit RLC série à la résonance

À la fréquence de résonance $\omega_0 = 1/\sqrt{LC}$:

$$\underline{Z}_L + \underline{Z}_C = j\omega_0 L + \frac{1}{j\omega_0 C} = j\omega_0 L - j\frac{1}{\omega_0 C}$$

Or $\omega_0^2 LC = 1$, donc $\omega_0 L = 1/(\omega_0 C)$. Les deux termes se compensent exactement :

$$\underline{Z}_{\text{RLC}}(\omega_0) = R$$

Intuition

À la **résonance**, l’inductance et le condensateur s’annulent mutuellement. Le circuit se comporte comme une **simple résistance**. C’est pour cela que le courant est maximal (en série) ou minimal (en parallèle) à la résonance.

10.2.6 Théorème de Millman en complexe

La formule de Millman se généralise immédiatement :

Formule clé

$$\underline{V}_A = \frac{\sum_k \frac{\underline{E}_k}{\underline{Z}_k} + \sum_j \underline{I}_{s,j}}{\sum_k \frac{1}{\underline{Z}_k}}$$

Chaque $\underline{Z}_k$ peut contenir des R, L, C. Toutes les méthodes du chapitre 6 s'étendent naturellement au domaine fréquentiel.

10.3 Niveau Ingénieur

Niveau Ingénieur

Fonction de transfert, diagramme de Bode (aperçu), impédance de sortie en fréquence, et transition vers les paramètres S.

10.3.1 Fonction de transfert

La **fonction de transfert** $\underline{H}(\omega)$ (ou $H(j\omega)$) d'un circuit est le rapport entrée/sortie en notation complexe :

Formule clé

$$\underline{H}(\omega) = \frac{V_{\text{out}}}{V_{\text{in}}} = |H(\omega)| e^{j\varphi(\omega)}$$

- $|H(\omega)|$: **gain** en fonction de la fréquence
- $\varphi(\omega)$: **phase** en fonction de la fréquence

Ce concept sera développé en détail au chapitre 13 (fonctions de transfert et Bode).

10.3.2 Le décibel (dB)

Le gain est souvent exprimé en **décibels** :

Formule clé

$$G_{\text{dB}} = 20 \log_{10} |H|$$

- $|H| = 1 \Rightarrow G = 0 \text{ dB}$ (pas d'amplification ni d'atténuation)
- $|H| = 1/\sqrt{2} \approx 0,707 \Rightarrow G = -3 \text{ dB}$ (fréquence de coupure)
- $|H| = 0,1 \Rightarrow G = -20 \text{ dB}$ (atténuation d'un facteur 10)
- $|H| = 10 \Rightarrow G = 20 \text{ dB}$ (amplification d'un facteur 10)

En pratique**Règles rapides pour le dB :**

- $\times 2$ en tension = +6 dB. $\times 10$ = +20 dB. $\times 100$ = +40 dB.
- $\div 2$ = -6 dB. $\div 10$ = -20 dB.
- Un filtre du 1er ordre atténue de -20 dB/décade au-delà de f_c .
- Un filtre du 2nd ordre : -40 dB/décade.

10.3.3 Impédance de Thévenin en fréquence

L'impédance de sortie d'un circuit n'est pas constante — elle **varie avec la fréquence**.
On écrit :

$$\underline{Z}_{\text{out}}(\omega) = \underline{Z}_{\text{th}}(\omega)$$

En pratique**Exemple critique — alimentation avec câble inductif :**

Une alimentation parfaite ($Z_{\text{out}} \approx 0$ en DC) est connectée à un circuit via un câble de 10 cm ($L \approx 50$ nH). Le condensateur de découplage en bout de câble est un 10 μ F (ESR = 5 m Ω).

- En DC : $Z_{\text{out}} \approx 0$. Parfait.
- À 1 MHz : $Z_{\text{câble}} = j\omega L = j \times 2\pi \times 10^6 \times 50 \times 10^{-9} = j0,31 \Omega$. Le condensateur compense : $Z_C = 1/(j\omega C) = -j0,016 \Omega$. L'impédance vue est dominée par le câble.
- À 100 MHz : $Z_{\text{câble}} = j31 \Omega$! Le condensateur a dépassé sa SRF et est devenu inductif. L'impédance du bus d'alimentation est **catastrophique**.

C'est pourquoi on place les condensateurs de découplage *au plus près* du circuit : pour minimiser l'inductance série du chemin d'alimentation.

10.3.4 Transition vers les paramètres S (très haute fréquence)

En dessous de quelques centaines de MHz, la notion d'impédance fonctionne bien. Au-delà, les **effets de propagation** deviennent significatifs : la tension et le courant ne sont plus uniformes le long d'un conducteur. On quitte le monde de l'ARQS.

On remplace alors l'impédance par les **paramètres de diffusion** (scattering parameters, ou paramètres S), qui décrivent le comportement en termes d'**ondes incidentes et réfléchies** :

- S_{11} : coefficient de réflexion à l'entrée (lié à l'adaptation d'impédance).
- S_{21} : coefficient de transmission (lié au gain).
- S_{12} : isolation inverse.
- S_{22} : coefficient de réflexion à la sortie.

Attention

Les paramètres S sont mesurés par rapport à une **impédance de référence** (typiquement $50\ \Omega$). Le lien avec l'impédance est :

$$S_{11} = \frac{Z_{\text{in}} - Z_0}{Z_{\text{in}} + Z_0}$$

Si $Z_{\text{in}} = Z_0 = 50\ \Omega$: $S_{11} = 0$ (adaptation parfaite, aucune réflexion). Ce sujet sera développé dans le chapitre consacré aux lignes de transmission.

Exercices

Niveau débutant

Exercice 10.1 — Calculez le module et l'argument de $z = 3 + 4j$. Convertissez en forme exponentielle.

En pratique

Solution : $|z| = \sqrt{9 + 16} = 5$. $\theta = \arctan(4/3) \approx 53,1$. $z = 5 e^{j \times 53,1}$.

Exercice 10.2 — Calculez l'impédance d'un condensateur de $100\ \text{nF}$ à $1\ \text{kHz}$ et à $1\ \text{MHz}$. Commentez.

En pratique

Solution : $|Z_C| = 1/(\omega C) = 1/(2\pi f C)$.

À $1\ \text{kHz}$: $|Z| = 1/(2\pi \times 10^3 \times 10^{-7}) = 1592\ \Omega$ (quasi ouvert).

À $1\ \text{MHz}$: $|Z| = 1/(2\pi \times 10^6 \times 10^{-7}) = 1,59\ \Omega$ (quasi court-circuit).

L'impédance a été divisée par 1000 : le condensateur laisse passer 1000 fois mieux à $1\ \text{MHz}$.

Niveau intermédiaire

Exercice 10.3 — Un filtre RC passe-bas a $R = 1\ \text{k}\Omega$ et $C = 10\ \text{nF}$. Calculez la fréquence de coupure, le gain et le déphasage à f_c , à $10f_c$ et à $100f_c$.

En pratique

Solution : $f_c = 1/(2\pi RC) = 1/(2\pi \times 10^3 \times 10^{-8}) \approx 15,9\ \text{kHz}$.

$\underline{H} = 1/(1 + j\omega/\omega_c)$.

f	ω/ω_c	$ H $	φ
f_c	1	$1/\sqrt{2} = 0,707$ (−3 dB)	−45
$10f_c$	10	$1/\sqrt{101} \approx 0,0995$ (−20 dB)	−84,3
$100f_c$	100	$\approx 0,01$ (−40 dB)	−89,4

On voit bien l'atténuation de −20 dB/décade et le déphasage qui tend vers −90 en HF.

Exercice 10.4 — Calculez l'impédance totale de $R = 100\ \Omega$ en série avec $C = 1\ \mu\text{F}$ à $f = 1\ \text{kHz}$. Donnez le module et l'argument.

En pratique

Solution : $\underline{Z} = R + 1/(j\omega C) = 100 - j/(2\pi \times 10^3 \times 10^{-6}) = 100 - j\,159,2$
 $|Z| = \sqrt{100^2 + 159,2^2} = \sqrt{10000 + 25345} = \sqrt{35345} \approx 188\ \Omega$.
 $\theta = \arctan(-159,2/100) = -57,9$.
 Le circuit est principalement capacitif à cette fréquence (θ proche de -90).

Niveau ingénieur

Exercice 10.5 — Un amplificateur a une impédance de sortie $Z_{\text{out}} = R_o + j\omega L_o$ avec $R_o = 0,1\ \Omega$ et $L_o = 10\ \text{nH}$ (inductance du bonding wire). Il alimente une charge de $50\ \Omega$. Calculez la perte d'insertion à $10\ \text{MHz}$ et à $1\ \text{GHz}$. À quelle fréquence Z_{out} devient-il problématique ($> 5\%$ de la charge) ?

En pratique

Solution : $Z_{\text{out}} = R_o + j\omega L_o$.
 À $10\ \text{MHz}$: $|Z_{\text{out}}| = \sqrt{0,1^2 + (2\pi \times 10^7 \times 10^{-8})^2} = \sqrt{0,01 + 0,39} = 0,63\ \Omega$. Ratio : $0,63/50 = 1,3\%$. OK.
 À $1\ \text{GHz}$: $\omega L_o = 2\pi \times 10^9 \times 10^{-8} = 62,8\ \Omega$. $|Z_{\text{out}}| \approx 62,8\ \Omega > Z_{\text{charge}}$! Catastrophique.
 Seuil à 5% : $|Z_{\text{out}}| = 0,05 \times 50 = 2,5\ \Omega$. $\omega L_o = 2,5 \Rightarrow f = 2,5/(2\pi \times 10^{-8}) \approx 40\ \text{MHz}$.
 Au-delà de $\sim 40\ \text{MHz}$, l'inductance parasite du bonding wire dégrade les performances.

Exercice 10.6 — Montrez que pour un circuit RLC série, l'impédance à la résonance est purement réelle et vaut R . Calculez le coefficient de réflexion S_{11} vu d'une source de $50\ \Omega$ si $R = 10\ \Omega$. L'adaptation est-elle bonne ?

En pratique

Solution : $\underline{Z}(\omega_0) = R + j\omega_0 L + 1/(j\omega_0 C) = R + j(\omega_0 L - 1/(\omega_0 C)) = R$ (car $\omega_0 L = 1/(\omega_0 C)$). ✓
 $S_{11} = (Z - Z_0)/(Z + Z_0) = (10 - 50)/(10 + 50) = -40/60 = -0,667$.
 $|S_{11}| = 0,667$, soit $|S_{11}|^2 = 44\%$ de la puissance réfléchiée. L'adaptation est **mauvaise**. Il faudrait $R = 50\ \Omega$ pour une adaptation parfaite ($S_{11} = 0$).

Questions de compréhension

1. Pourquoi utilise-t-on j et pas i pour l'unité imaginaire en électronique ?
2. Un condensateur "laisse passer le courant alternatif". Pourtant, physiquement, aucune charge ne traverse le diélectrique. Expliquez ce paradoxe en termes de courant de déplacement et de circulation du courant dans le circuit extérieur.
3. On mesure une impédance $\underline{Z} = 50 + j50\ \Omega$ à une certaine fréquence. Le circuit est-il plutôt inductif ou capacitif ? Quel est le déphasage entre tension et courant ?

4. Pourquoi les méthodes de Kirchhoff, Thévenin et superposition fonctionnent-elles avec les impédances complexes sans aucune modification ?

Résumé du chapitre

Résumé — Les Bases

Nombre complexe	$z = a + jb = z e^{j\theta}$, avec $j^2 = -1$
Phaseur	$\underline{U} = \hat{U}e^{j\varphi}$ — contient amplitude et phase
Impédance	$\underline{U} = \underline{Z} \cdot \underline{I}$ — loi d'Ohm généralisée
R, C, L	$R, 1/(j\omega C), j\omega L$
BF / HF	C : ouvert/fil ; L : fil/ouvert

Résumé — Approfondissement

Admittance	$\underline{Y} = 1/\underline{Z} = G + jB$
Diviseur complexe	$\underline{V}_{\text{out}} = \underline{V}_{\text{in}} \cdot \underline{Z}_2/(\underline{Z}_1 + \underline{Z}_2)$
Déphasage	$\varphi > 0$: inductif ; $\varphi < 0$: capacitif
Résonance	$\underline{Z}_L + \underline{Z}_C = 0$ à ω_0 — circuit = R pur

Résumé — Niveau Ingénieur

Fonction de transfert	$\underline{H}(\omega) = V_{\text{out}}/V_{\text{in}}$ — gain + phase vs fréquence
Décibel	$G_{\text{dB}} = 20 \log H $ — -3 dB = fréquence de coupure
$Z_{\text{out}}(\omega)$	Varie avec f — critique en HF (inductances parasites)
Paramètres S	Remplacent Z au-delà de quelques 100 MHz (ondes)

Chapter 11

Puissance en Régime Sinusoïdal

*En alternatif, la puissance n'est plus simplement $P = UI$.
Le déphasage entre tension et courant change tout :
une partie de l'énergie "fait des allers-retours" sans jamais être utilisée.*

Le chapitre 4 a traité la puissance en DC et donné un premier aperçu du régime AC. Le chapitre 10 a introduit la notation complexe. Ce chapitre les réunit pour développer complètement la théorie de la puissance en régime sinusoïdal — un sujet qui a des conséquences économiques considérables dans l'industrie.

11.1 Les Bases

Les Bases

Cette section explique intuitivement pourquoi la puissance en alternatif est plus subtile qu'en continu, et pourquoi cela coûte cher. Prérequis : chapitres 4 et 10.

11.1.1 Rappel : puissance en continu

En DC, c'est simple : $P = UI$. Toute la puissance fournie par la source est transférée à la charge (et convertie en chaleur, mouvement, lumière...). Il n'y a aucune subtilité.

11.1.2 Le problème en alternatif : le déphasage

En AC, la tension et le courant sont des sinusoïdes. Si la charge contient des composants réactifs (condensateurs, bobines), le courant est **déphasé** par rapport à la tension. Ce déphasage φ change fondamentalement le bilan de puissance.

Analogie

Pousser une balançoire. Pour donner un maximum d'énergie à une balançoire, il faut pousser *exactement quand elle s'éloigne de vous* (en phase avec le mouvement). Si vous poussez trop tôt ou trop tard :

- Une partie de votre effort est dans la bonne direction (travail utile = puissance active).
- Une partie est “à contretemps” : vous poussez alors que la balançoire revient vers vous, puis vous retirez quand elle repart. L'énergie fait un aller-retour sans résultat (puissance réactive).
- Votre effort total (la force que vous exercez) est la puissance apparente.

Si $\varphi = 90$, vous poussez exactement quand la balançoire est immobile au sommet : aucune énergie n'est transférée, malgré un effort réel.

11.1.3 La puissance instantanée

Soit $u(t) = \hat{U} \cos(\omega t)$ et $i(t) = \hat{I} \cos(\omega t - \varphi)$:

$$p(t) = u(t) \cdot i(t) = \hat{U} \hat{I} \cos(\omega t) \cos(\omega t - \varphi)$$

En utilisant la formule trigonométrique $\cos A \cos B = \frac{1}{2}[\cos(A - B) + \cos(A + B)]$:

Formule clé

$$p(t) = \underbrace{\frac{\hat{U} \hat{I}}{2} \cos \varphi}_{\text{composante constante}} + \underbrace{\frac{\hat{U} \hat{I}}{2} \cos(2\omega t - \varphi)}_{\text{oscillation à } 2\omega}$$

La puissance instantanée oscille à la fréquence **double** autour d'une valeur moyenne.

Intuition

La puissance oscille à $2f$ (à 50 Hz, la puissance oscille à 100 Hz). C'est ce qui fait “vibrer” les lampes fluorescentes et les transformateurs (bourdonnement à 100 Hz). La valeur moyenne de cette oscillation est la puissance active P .

11.1.4 Les trois puissances

Formule clé

Puissance active (réellement consommée, en moyenne) :

$$P = U_{\text{eff}} \cdot I_{\text{eff}} \cdot \cos \varphi \quad \text{en watts (W)}$$

C'est la seule puissance qui produit un travail utile (chaleur, mouvement, lumière).

Puissance réactive (énergie échangée sans être consommée) :

$$Q = U_{\text{eff}} \cdot I_{\text{eff}} \cdot \sin \varphi \quad \text{en volt-ampères réactifs (var)}$$

Elle correspond à l'énergie qui oscille entre la source et les éléments réactifs (L , C) sans jamais être convertie en travail.

Puissance apparente (ce que le réseau doit "fournir") :

$$S = U_{\text{eff}} \cdot I_{\text{eff}} \quad \text{en volt-ampères (VA)}$$

C'est le "total" : $S^2 = P^2 + Q^2$ (relation de Pythagore).

Attention

Unités différentes volontairement : W, var et VA ont la même dimension physique (des watts), mais on leur donne des noms différents pour ne pas les confondre. Un compteur électrique mesure P (en kWh). Un transformateur est dimensionné en S (en kVA). Confondre les deux mène à des erreurs de dimensionnement coûteuses.

11.1.5 Le facteur de puissance

Formule clé

$$\cos \varphi = \frac{P}{S} = \frac{\text{puissance utile}}{\text{puissance totale fournie}}$$

Type de charge	φ	$\cos \varphi$	Commentaire
Résistance pure	0	1	Idéal : tout est utile
Moteur asynchrone	20–40	0,77–0,94	Inductif
Moteur à vide	~ 70	$\sim 0,35$	Très mauvais
Lampe à incandescence	~ 0	~ 1	Résistif
Tube fluorescent (avec ballast)	~ 50	$\sim 0,6$	Inductif (ballast)
Condensateur pur	-90	0	Aucune puissance active

11.1.6 Pourquoi un mauvais $\cos \varphi$ coûte cher

En pratique

Exemple concret : une usine consomme $P = 100 \text{ kW}$ avec $\cos \varphi = 0,7$ sous $U = 400 \text{ V}$.

Puissance apparente : $S = P / \cos \varphi = 100 / 0,7 = 143 \text{ kVA}$.

Courant : $I = S / U = 143000 / 400 = 357 \text{ A}$.

Si le $\cos \varphi$ était de 0,95 : $I = 100000 / (400 \times 0,95) = 263 \text{ A}$.


Différence : 94 A de courant “inutile”. Conséquences :

- Câbles : section $\propto I^2 \Rightarrow$ câbles 84% plus gros (et plus chers).
- Pertes Joule dans les câbles : $P_{\text{pertes}} = RI^2 \Rightarrow$ 84% de pertes en plus.
- Transformateur : doit être dimensionné à 143 kVA au lieu de 105 kVA.
- **Pénalités EDF** : au-delà d'un seuil ($\cos \varphi < 0,9$ en France), le distributeur facture la puissance réactive consommée.


11.1.7 Compensation du facteur de puissance

Le principe est simple : on ajoute un composant réactif de **signe opposé** pour compenser la puissance réactive de la charge.

- Charge **inductive** (moteurs : $Q > 0$) $\Rightarrow$ ajouter des **condensateurs** ($Q_C < 0$) en parallèle.
- Charge **capacitive** (rare) $\Rightarrow$ ajouter des **inductances**.



Avant compensation



Après compensation

Formule clé

Le condensateur de compensation doit fournir une puissance réactive :

$$Q_C = Q - Q' = P(\tan \varphi - \tan \varphi')$$

La capacité nécessaire :

$$C = \frac{Q_C}{\omega U^2} = \frac{P(\tan \varphi - \tan \varphi')}{\omega U^2}$$

À retenir**L'essentiel sur la puissance en AC :**

1. $P = UI \cos \varphi$: seule la composante en phase produit du travail.
2. $Q = UI \sin \varphi$: énergie "ping-pong" entre source et éléments réactifs.
3. $S^2 = P^2 + Q^2$: le réseau fournit la puissance apparente S .
4. $\cos \varphi < 1 \Rightarrow$ courant surdimensionné $\Rightarrow$ pertes et surcoûts.
5. Compensation : condensateurs en parallèle pour les charges inductives.

11.2 Approfondissement

Approfondissement

Puissance complexe, triangle des puissances, et bilan de puissance complet. Prérequis : chapitre 10 (complexes).

11.2.1 Puissance complexe

En notation complexe, la puissance s'écrit très élégamment :

Formule clé

$$\underline{S} = \frac{1}{2} \underline{\hat{U}} \cdot \underline{\hat{I}}^* = \underline{U}_{\text{eff}} \cdot \underline{I}_{\text{eff}}^* = P + jQ$$

- $\underline{I}^*$: conjugué de $\underline{I}$ (on inverse le signe de la phase).
- $\text{Re}(\underline{S}) = P$ (puissance active).
- $\text{Im}(\underline{S}) = Q$ (puissance réactive).
- $|\underline{S}| = S$ (puissance apparente).

Intuition

Pourquoi le conjugué ? Si $\underline{U} = Ue^{j0}$ et $\underline{I} = Ie^{-j\varphi}$ (courant en retard), alors $\underline{U} \cdot \underline{I}^* = UIe^{j\varphi}$. La partie réelle donne $UI \cos \varphi = P$ et la partie imaginaire $UI \sin \varphi = Q$. Sans le conjugué, les signes de Q seraient inversés.

11.2.2 Puissance dissipée dans chaque composant

Composant	$\underline{Z}$	φ	P	Q
Résistance R	R	0	RI^2	0
Inductance L	$j\omega L$	+90	0	$+\omega LI^2$ (consomme)
Condensateur C	$1/(j\omega C)$	-90	0	$-U^2\omega C$ (fournit)

Interprétation : seule la résistance consomme de la puissance active. L et C ne font qu'échanger de la puissance réactive avec la source (avec des signes opposés : c'est pourquoi un condensateur peut compenser une inductance).

11.2.3 Bilan de puissance d'un circuit AC

Comme en DC, la conservation de l'énergie s'applique, mais séparément pour P et Q :

Formule clé

$$\sum P_{\text{fournie}} = \sum P_{\text{consommée}}$$

$$\sum Q_{\text{fournie}} = \sum Q_{\text{consommée}}$$

Les puissances actives s'équilibrent. Les puissances réactives aussi. Mais on ne peut *pas* additionner P et Q directement (ce sont des composantes orthogonales).

11.2.4 Exemple complet : circuit RL + compensation

Données : $U = 230 \text{ V eff}$, $f = 50 \text{ Hz}$. Charge : $R = 20 \Omega$ en série avec $L = 50 \text{ mH}$.

Avant compensation :

$$\underline{Z} = R + j\omega L = 20 + j \times 2\pi \times 50 \times 0,05 = 20 + j15,7 \Omega.$$

$$|Z| = \sqrt{20^2 + 15,7^2} = 25,4 \Omega.$$

$$I = U/|Z| = 230/25,4 = 9,06 \text{ A}.$$

$$\varphi = \arctan(15,7/20) = 38,1. \quad \cos \varphi = 0,786.$$

$$P = UI \cos \varphi = 230 \times 9,06 \times 0,786 = 1638 \text{ W}.$$

$$Q = UI \sin \varphi = 230 \times 9,06 \times 0,618 = 1288 \text{ var}.$$

$$S = UI = 2084 \text{ VA}.$$

Compensation à $\cos \varphi' = 0,95$:

$$Q' = P \tan(\arccos 0,95) = 1638 \times 0,329 = 539 \text{ var}.$$

$$Q_C = Q - Q' = 1288 - 539 = 749 \text{ var}.$$

$$C = Q_C/(\omega U^2) = 749/(2\pi \times 50 \times 230^2) = 45,1 \mu\text{F}.$$

Nouveau courant : $I' = S'/U = P/(U \cos \varphi') = 1638/(230 \times 0,95) = 7,5 \text{ A}$ (au lieu de 9,06 A).

11.3 Niveau Ingénieur

Niveau Ingénieur

Puissance en régime non sinusoïdal, harmoniques, PFC actif, et systèmes triphasés.

11.3.1 Facteur de puissance en régime non sinusoïdal

En présence d'**harmoniques** (redresseurs, alimentations à découpage, variateurs...), le courant n'est plus sinusoïdal. Le facteur de puissance total est alors :

Formule clé

$$\text{PF} = \frac{P}{S} = \frac{P}{U_{\text{eff}} \cdot I_{\text{eff}}}$$

On peut le décomposer : $\text{PF} = \cos \varphi_1 \times \frac{I_1}{I_{\text{eff}}} = \cos \varphi_1 \times \frac{1}{\sqrt{1 + \text{THD}_I^2}}$

- $\cos \varphi_1$: facteur de **déplacement** (déphasage du fondamental).
- I_1/I_{eff} : facteur de **distorsion** (lié au taux de distorsion harmonique THD).

Attention

Un pont redresseur classique (diodes) a un $\cos \varphi_1 \approx 1$ (le fondamental est en phase) mais un $\text{THD} \sim 80\%$. Le facteur de puissance réel n'est que $\text{PF} \approx 0,55$! Les condensateurs de compensation ne corrigent *pas* ce problème — il faut un PFC actif.

11.3.2 Correction active du facteur de puissance (PFC)

Un étage PFC est un convertisseur boost commandé en courant qui force le courant d'entrée à suivre la forme de la tension (sinusoïdale). Résultat : $\text{PF} > 0,99$, $\text{THD} < 5\%$.

En pratique

Obligatoire pour les appareils $> 75 \text{ W}$ (norme IEC 61000-3-2). C'est pourquoi tous les chargeurs de PC portable, alimentations ATX, et éclairages LED de puissance intègrent un étage PFC.

Topologies courantes : boost PFC (le plus répandu), bridgeless PFC (haut rendement), totem-pole PFC (GaN, dernière génération).

11.3.3 Puissance en triphasé

En système triphasé **équilibré** (3 phases de même amplitude, déphasées de 120) :

Formule clé

$$P = \sqrt{3} U_L I_L \cos \varphi$$

$$Q = \sqrt{3} U_L I_L \sin \varphi$$

- U_L : tension composée (entre phases). Ex : 400 V en Europe.
- I_L : courant de ligne.
- Relation : $U_L = \sqrt{3} V_{\text{phase}}$ (ex : $400 = \sqrt{3} \times 230$).

Intuition

Le triphasé transporte $\sqrt{3} \approx 1,73$ fois plus de puissance qu'un monophasé avec les mêmes câbles. C'est pourquoi il est utilisé systématiquement en industrie et pour le transport d'énergie.

Autre avantage : en triphasé équilibré, la puissance instantanée totale est **constante** (pas d'oscillation à $2f$). Les moteurs triphasés tournent donc sans à-coups, contrairement aux monophasés qui vibrent à 100 Hz.

11.3.4 Méthode des deux wattmètres

En triphasé 3 fils (sans neutre), on peut mesurer la puissance active totale avec **seulement deux wattmètres** :

$$P = W_1 + W_2 \quad Q = \sqrt{3}(W_1 - W_2)$$

C'est la méthode d'Aron, standard en mesure industrielle. Elle fonctionne même en charge déséquilibrée.

Exercices

Niveau débutant

Exercice 11.1 — Un appareil électrique consomme 1500 W sous 230 V avec $\cos \varphi = 1$. Quel courant tire-t-il ? Même question avec $\cos \varphi = 0,6$.

En pratique

Solution : Avec $\cos \varphi = 1$: $I = P/(U \cos \varphi) = 1500/230 = 6,5$ A.

Avec $\cos \varphi = 0,6$: $I = 1500/(230 \times 0,6) = 10,9$ A.

Le courant est 67% plus élevé pour la même puissance utile ! Le câblage et la protection doivent être dimensionnés en conséquence.

Exercice 11.2 — Un moteur consomme $P = 3$ kW, $Q = 4$ kvar. Calculez S , $\cos \varphi$ et le courant sous 400 V.

En pratique

Solution : $S = \sqrt{P^2 + Q^2} = \sqrt{9 + 16} = 5$ kVA.

$\cos \varphi = P/S = 3/5 = 0,6$. $I = S/U = 5000/400 = 12,5$ A.

Niveau intermédiaire

Exercice 11.3 — Un atelier comprend : un moteur ($P_1 = 5$ kW, $\cos \varphi_1 = 0,8$ inductif), un four ($P_2 = 3$ kW, $\cos \varphi_2 = 1$), et un éclairage fluorescent ($P_3 = 1$ kW, $\cos \varphi_3 = 0,5$ inductif). Calculez P , Q , S et $\cos \varphi$ totaux. Quelle capacité de condensateur faut-il pour remonter à $\cos \varphi = 0,93$? ($U = 230$ V, $f = 50$ Hz.)

En pratique**Solution :**

$$Q_1 = P_1 \tan(\arccos 0,8) = 5000 \times 0,75 = 3750 \text{ var.}$$

$$Q_2 = 0 \text{ (résistif). } Q_3 = 1000 \times \tan(\arccos 0,5) = 1000 \times 1,732 = 1732 \text{ var.}$$

$$P = 5 + 3 + 1 = 9 \text{ kW. } Q = 3750 + 0 + 1732 = 5482 \text{ var.}$$

$$S = \sqrt{9000^2 + 5482^2} = 10\,539 \text{ VA. } \cos \varphi = 9000/10539 = 0,854.$$

$$\text{Objectif } \cos \varphi' = 0,93 : Q' = 9000 \times \tan(\arccos 0,93) = 9000 \times 0,395 = 3559 \text{ var.}$$

$$Q_C = 5482 - 3559 = 1923 \text{ var.}$$

$$C = Q_C / (\omega U^2) = 1923 / (2\pi \times 50 \times 230^2) = 115,6 \text{ }\mu\text{F.}$$

Exercice 11.4 — Démontrez que la puissance dissipée dans un condensateur pur est nulle, en calculant $P = \frac{1}{T} \int_0^T p(t) dt$ pour $u = \hat{U} \cos \omega t$ et $i = C\omega \hat{U} \cos(\omega t + \pi/2)$.

En pratique

$$\textbf{Solution : } p(t) = \hat{U} \cos(\omega t) \times C\omega \hat{U} \cos(\omega t + \pi/2)$$

$$= C\omega \hat{U}^2 \cos(\omega t) [-\sin(\omega t)] = -\frac{1}{2} C\omega \hat{U}^2 \sin(2\omega t).$$

$$P = \frac{1}{T} \int_0^T -\frac{1}{2} C\omega \hat{U}^2 \sin(2\omega t) dt = 0 \quad \checkmark \text{ (moyenne d'un sinus sur une période).}$$

Le condensateur ne consomme aucune puissance active. Toute l'énergie absorbée pendant un quart de période est restituée au quart de période suivant.

Niveau ingénieur

Exercice 11.5 — Un pont redresseur à diodes (sans PFC) tire un courant dont le fondamental est $I_1 = 8 \text{ A}$ en phase avec la tension ($\cos \varphi_1 = 1$), mais le THD du courant est de 80%. Calculez le courant efficace total, le facteur de puissance réel, et la puissance apparente sous 230 V. Comparez avec un appareil de même puissance active mais avec PFC (PF = 0,99).

En pratique

$$\textbf{Solution : } I_{\text{eff}} = I_1 \sqrt{1 + \text{THD}^2} = 8\sqrt{1 + 0,64} = 8 \times 1,281 = 10,25 \text{ A.}$$

$$P = UI_1 \cos \varphi_1 = 230 \times 8 \times 1 = 1840 \text{ W.}$$

$$S = UI_{\text{eff}} = 230 \times 10,25 = 2358 \text{ VA.}$$

$$\text{PF} = P/S = 1840/2358 = 0,78.$$

$$\text{Avec PFC (PF = 0,99) : } I = P/(U \times \text{PF}) = 1840/(230 \times 0,99) = 8,08 \text{ A.}$$

Économie : $10,25 - 8,08 = 2,17 \text{ A}$ de courant inutile supprimé, pertes Joule réduites de 38%.

Exercice 11.6 — Un moteur triphasé consomme $P = 15 \text{ kW}$ avec $\cos \varphi = 0,75$ sous $U_L = 400 \text{ V}$. Calculez le courant de ligne. On veut $\cos \varphi' = 0,95$. Calculez la capacité de chaque condensateur (montage étoile).

En pratique

Solution : $I_L = P/(\sqrt{3} U_L \cos \varphi) = 15000/(\sqrt{3} \times 400 \times 0,75) = 28,9 \text{ A}$.
 $Q = P \tan \varphi = 15000 \times \tan(\arccos 0,75) = 15000 \times 0,882 = 13,2 \text{ kvar}$.
 $Q' = 15000 \times \tan(\arccos 0,95) = 4,93 \text{ kvar}$.
 $Q_C = 13,2 - 4,93 = 8,3 \text{ kvar}$ (total triphasé, 2,77 kvar par phase).
 En montage étoile, chaque condensateur voit $V_{\text{phase}} = 400/\sqrt{3} = 231 \text{ V}$:
 $C = Q_{\text{phase}}/(\omega V_{\text{phase}}^2) = 2770/(2\pi \times 50 \times 231^2) = 165 \mu\text{F}$ par phase.
 Nouveau courant : $I' = 15000/(\sqrt{3} \times 400 \times 0,95) = 22,8 \text{ A}$ (économie de 21%).

Questions de compréhension

1. Une bobine idéale consomme-t-elle de la puissance active ? Justifiez à l'aide du déphasage.
2. Pourquoi la puissance instantanée oscille-t-elle à la fréquence $2f$ et non f ?
3. Un condensateur de compensation améliore le $\cos \varphi$ mais ne réduit pas la puissance active consommée. Pourquoi l'usine économise-t-elle quand même de l'argent ?
4. Pourquoi un pont redresseur à diodes a-t-il un mauvais facteur de puissance malgré un fondamental en phase avec la tension ?

Résumé du chapitre

Résumé — Les Bases

Puissance active	$P = UI \cos \varphi$ (W) — travail utile
Puissance réactive	$Q = UI \sin \varphi$ (var) — énergie oscillante
Puissance apparente	$S = UI$ (VA) — $S^2 = P^2 + Q^2$
$\cos \varphi$	P/S — efficacité du transfert
Compensation	Condensateurs en parallèle pour charges inductives

Résumé — Approfondissement

$\underline{S}$ complexe	$\underline{S} = \underline{U} \cdot \underline{I}^* = P + jQ$
Bilan AC	$\sum P$ et $\sum Q$ s'équilibrent séparément
Par composant	$R : P = RI^2, Q = 0 ; L : Q > 0 ; C : Q < 0$

Résumé — Niveau Ingénieur

Non sinusoïdal	$\text{PF} = \cos \varphi_1 / \sqrt{1 + \text{THD}^2}$ — PFC actif obligatoire > 75 W
Triphasé	$P = \sqrt{3} U_L I_L \cos \varphi$ — puissance constante
Wattmètres	Méthode d'Aron : 2 wattmètres suffisent en 3 fils

Chapter 12

Résonance

La résonance est le phénomène par lequel un circuit amplifie sélectivement une fréquence parmi toutes les autres. C'est la clé de la radio, des filtres, des oscillateurs et des horloges.

Le chapitre 9 a introduit la fréquence propre $f_0 = 1/(2\pi\sqrt{LC})$ et le facteur de qualité Q . Le chapitre 10 a donné les outils complexes. Ce chapitre réunit tout pour étudier en détail ce qui se passe quand on **excite un circuit RLC à sa fréquence propre** — et au voisinage.

12.1 Les Bases

Les Bases

La résonance est un phénomène universel : une corde de guitare, un verre de cristal, une balançoire, la radio FM... Dans tous les cas, le principe est le même : un système oscille avec une grande amplitude quand on l'excite à “sa” fréquence. Prérequis : chapitres 9 et 10.

12.1.1 Le phénomène de résonance : intuition

Analogie

La balançoire. Pour qu'une balançoire atteigne une grande amplitude, il faut la pousser *au bon rythme* — exactement à sa fréquence naturelle de balancement. Si vous poussez trop vite ou trop lentement, l'amplitude reste faible. Si vous poussez pile au bon moment à chaque oscillation, l'amplitude **s'accumule** à chaque cycle. En électronique : la “balançoire” est le circuit LC. La “poussée” est la source sinusoïdale. La “fréquence naturelle” est $f_0 = 1/(2\pi\sqrt{LC})$. Et le “frottement de l'air” qui empêche l'amplitude de devenir infinie, c'est la résistance R .

12.1.2 Pourquoi l'inductance et le condensateur se compensent

À la fréquence f_0 , un phénomène remarquable se produit. Rappelons les impédances (chapitre 10) :

- Condensateur : $\underline{Z}_C = 1/(j\omega C) = -j/(\omega C)$. Impédance **imaginaire négative**.
- Bobine : $\underline{Z}_L = j\omega L$. Impédance **imaginaire positive**.

À la fréquence f_0 , on a $\omega_0 = 1/\sqrt{LC}$, donc $\omega_0 L = 1/(\omega_0 C)$. Les deux impédances réactives ont le **même module et des signes opposés** :

$$\underline{Z}_L + \underline{Z}_C = j\omega_0 L - \frac{j}{\omega_0 C} = j\omega_0 L - j\omega_0 L = 0$$

Intuition

Les deux composants “s’annulent” mutuellement. L’inductance et le condensateur échangent de l’énergie entre eux (magnétique $\leftrightarrow$ électrique) à chaque demi-cycle, sans demander d’énergie à la source. Seule la résistance dissipe de l’énergie, et c’est elle qui limite l’amplitude à la résonance.

Formule clé


$$f_0 = \frac{1}{2\pi\sqrt{LC}}$$

$$\omega_0 = \frac{1}{\sqrt{LC}}$$

C’est la **fréquence de résonance**. Elle ne dépend que de L et C , pas de R .

12.1.3 Résonance série

Considérons un circuit RLC série alimenté par une source sinusoïdale $\underline{E}$ de fréquence variable :



L’impédance totale est $\underline{Z} = R + j(\omega L - 1/(\omega C))$.

Formule clé

À la résonance ($f = f_0$) :

- L’impédance est **minimale et purement réelle** : $|\underline{Z}| = R$.
- Le courant est **maximal** : $I = E/R$.
- Tension et courant sont **en phase** ($\varphi = 0$).

Attention

Surtension à la résonance : à f_0 , les tensions aux bornes de L et de C sont individuellement **bien supérieures** à la tension source :


$$U_L = U_C = Q \times E$$

Si $Q = 50$ et $E = 1\text{ V}$, alors $U_L = U_C = 50\text{ V}$! Ces deux tensions sont égales en module mais **opposées en phase** : elles se compensent aux bornes de la série, mais existent bel et bien individuellement.

C'est dangereux : un condensateur ou un fil de bobine peut claquer sous cette surtension. Toujours vérifier la tenue en tension des composants dans un circuit résonant.

12.1.4 Résonance parallèle

Dans un circuit RLC parallèle (les trois composants entre les mêmes deux nœuds) :

**Formule clé**

À la résonance ($f = f_0$) :

- L'impédance est **maximale** : $|\underline{Z}| = R$ (pour un RLC parallèle idéal).
- Le courant total tiré à la source est **minimal**.
- Les courants dans L et C sont Q fois supérieurs au courant total, mais **en opposition de phase** : ils se compensent en se “refermant” entre L et C sans passer par la source.

Intuition

Série vs parallèle : la résonance série “aspire” le courant (impédance minimale = court-circuit résonant). La résonance parallèle “bloque” le courant (impédance maximale = circuit bouchon). Ce sont des comportements **duaux**.

	Résonance série	Résonance parallèle
$ \underline{Z} $ à f_0	Minimale ($= R$)	Maximale ($= R_p$)
Courant	Maximal	Minimal
Surtension interne	$U_L = U_C = QE$	$I_L = I_C = QI$ (surcourant)
Application	Filtre passe-bande	Circuit bouchon (réjecteur)

12.1.5 Bande passante et sélectivité

Un circuit résonant ne répond pas *uniquement* à f_0 : il répond aussi aux fréquences voisines, mais avec une amplitude moindre. La **bande passante** Δf est la plage de

fréquences pour laquelle la réponse reste au-dessus de -3 dB (soit $1/\sqrt{2}$ du maximum).

Formule clé

$$\Delta f = \frac{f_0}{Q} \quad \text{ou} \quad Q = \frac{f_0}{\Delta f}$$

- Q élevé $\Rightarrow \Delta f$ petit $\Rightarrow$ haute sélectivité (le circuit “trie” finement les fréquences).
- Q faible $\Rightarrow \Delta f$ grand $\Rightarrow$ faible sélectivité (le circuit laisse passer une large bande).

En pratique

Application : la radio. Le principe d’un récepteur radio (AM ou FM) est un circuit LC résonant accordable :

- On fait varier C (condensateur variable, ou varicap commandé en tension) pour changer f_0 .
- Le circuit sélectionne la station dont la fréquence correspond à f_0 .
- La bande passante Δf doit être assez large pour laisser passer le signal modulé (~ 10 kHz en AM, ~ 200 kHz en FM), mais assez étroite pour rejeter les stations voisines.

Pour la bande AM ($f_0 \sim 1$ MHz, $\Delta f = 10$ kHz) : $Q = 10^6/10^4 = 100$. Pour la FM ($f_0 \sim 100$ MHz, $\Delta f = 200$ kHz) : $Q = 10^8/2 \times 10^5 = 500$.

À retenir

L’essentiel sur la résonance :

1. Résonance quand L et C se compensent : $f_0 = 1/(2\pi\sqrt{LC})$.
2. Série : $|Z|$ minimale = R , courant maximal, surtension QE sur L et C .
3. Parallèle : $|Z|$ maximale, courant minimal (circuit bouchon).
4. Sélectivité : $\Delta f = f_0/Q$. Plus Q est grand, plus c’est sélectif.
5. Q ne dépend que du rapport énergie stockée / énergie dissipée par cycle.

12.2 Approfondissement

Approfondissement

Courbes d’impédance et de gain, calculs détaillés, et circuits résonants pratiques.
Prérequis : chapitre 10 (notation complexe).

12.2.1 Impédance du circuit RLC série en fonction de la fréquence


$$\underline{Z}(\omega) = R + j \left(\omega L - \frac{1}{\omega C} \right)$$

Module :

$$|Z(\omega)| = \sqrt{R^2 + \left(\omega L - \frac{1}{\omega C}\right)^2}$$

On peut écrire sous forme normalisée en posant $x = \omega/\omega_0 = f/f_0$:

$$|Z| = R \sqrt{1 + Q^2 \left(x - \frac{1}{x}\right)^2}$$



Comportement asymptotique :

- $f \ll f_0$: $|Z| \approx 1/(\omega C)$. Le condensateur domine. Le circuit est **capacitif**.
- $f = f_0$: $|Z| = R$. Minimum. Le circuit est **purement résistif**.
- $f \gg f_0$: $|Z| \approx \omega L$. L'inductance domine. Le circuit est **inductif**.

12.2.2 Fonction de transfert du filtre passe-bande

Si on prend la tension aux bornes de R comme sortie (dans le RLC série), on obtient un filtre **passe-bande** :

Formule clé

$$\underline{H}(\omega) = \frac{R}{\underline{Z}} = \frac{1}{1 + jQ \left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega} \right)}$$

Gain : $|H| = \frac{1}{\sqrt{1 + Q^2 \left(\frac{f}{f_0} - \frac{f_0}{f} \right)^2}}$

Phase : $\varphi = -\arctan \left[Q \left(\frac{f}{f_0} - \frac{f_0}{f} \right) \right]$

Fréquence	Gain $ H $	Phase φ
$f \ll f_0$	$\rightarrow 0$ (atténuation BF)	$\rightarrow +90$
$f = f_0$	1 (gain maximal)	0
$f \gg f_0$	$\rightarrow 0$ (atténuation HF)	$\rightarrow -90$

Le filtre laisse passer les fréquences autour de f_0 et atténue le reste. La largeur de la bande passante est $\Delta f = f_0/Q$.

12.2.3 Les autres fonctions de transfert du RLC série

Le même circuit RLC série donne des filtres *différents* selon le composant aux bornes duquel on prend la sortie :

Sortie aux bornes de	Type de filtre	Gain à f_0
R	Passe-bande	$ H = 1$
C	Passe-bas (2nd ordre)	$ H = Q$ (surtension si $Q > 1$)
L	Passe-haut (2nd ordre)	$ H = Q$ (surtension)
$L + C$	Coupe-bande (réjecteur)	$ H = 0$ (zéro de transmission)

Attention

Piège : le “filtre passe-bas” aux bornes de C a un gain > 1 à f_0 si $Q > 1$. Ce n’est pas une amplification (le circuit est passif) : c’est la surtension de résonance. Le gain *maximal* ne se produit pas exactement à f_0 mais légèrement en dessous (pour $Q > 1/\sqrt{2}$). Cette distinction est souvent source de confusion.

12.2.4 Circuit bouchon (résonance parallèle)

L’admittance du RLC parallèle est :

$$\underline{Y}(\omega) = \frac{1}{R} + j \left(\omega C - \frac{1}{\omega L} \right)$$

À la résonance : $\omega_0 C = 1/(\omega_0 L)$, donc $\underline{Y} = 1/R$ et $|\underline{Z}| = R$ (maximum).

En pratique

Application : filtre réjecteur de bande (notch). Un circuit bouchon en **série** avec le signal bloque la fréquence f_0 et laisse passer le reste. Usage typique : éliminer le 50 Hz parasite dans un amplificateur audio ou un ECG médical.

Un circuit bouchon en **parallèle** avec le signal sélectionne f_0 et atténue le reste. Usage typique : circuit d’accord d’un récepteur radio.

12.2.5 Calcul pratique : dimensionnement d'un circuit résonant

En pratique

Exemple complet : on veut un filtre passe-bande centré sur $f_0 = 455 \text{ kHz}$ (fréquence intermédiaire standard en radio AM) avec une bande passante de 10 kHz .

1. Facteur de qualité : $Q = f_0/\Delta f = 455/10 = 45,5$.

2. Choix de C : prenons $C = 100 \text{ pF}$ (valeur courante en RF).

3. Calcul de L : $L = 1/(\omega_0^2 C) = 1/((2\pi \times 455 \times 10^3)^2 \times 10^{-10})$
 $= 1/(8,17 \times 10^{12} \times 10^{-10}) = 1/817 \approx 1,22 \text{ mH}$.

4. Calcul de R : $R = (1/Q)\sqrt{L/C} = (1/45,5)\sqrt{1,22 \times 10^{-3}/10^{-10}}$
 $= (1/45,5) \times \sqrt{1,22 \times 10^7} = (1/45,5) \times 3493 \approx 76,8 \Omega$.

Vérification : R doit être la résistance *totale* du circuit (résistance du fil de la bobine + résistance de la source + charge). Si la bobine a $R_{\text{bobine}} = 50 \Omega$, il reste $26,8 \Omega$ pour la source et la charge.

12.3 Niveau Ingénieur

Niveau Ingénieur

Facteur de qualité en charge, résonateurs réels, transformation d'impédance, et applications avancées.

12.3.1 Q intrinsèque, Q en charge, et Q externe

En pratique, un circuit résonant est toujours connecté à une source (résistance interne R_s) et à une charge (R_L). Le Q effectif ("loaded Q " ou Q_L) est toujours inférieur au Q intrinsèque (Q_0 , ou "unloaded Q ") :

Formule clé

$$\frac{1}{Q_L} = \frac{1}{Q_0} + \frac{1}{Q_{\text{ext}}}$$

- Q_0 : facteur de qualité *du résonateur seul* (limité par les pertes internes : résistance du fil, pertes du noyau, ESR du condensateur).
- Q_{ext} : facteur de qualité *externe* (dû au couplage avec la source et la charge).
- Q_L : facteur de qualité *effectif* en fonctionnement. C'est lui qui détermine la bande passante réelle.

Attention

Conséquence critique : un résonateur à $Q_0 = 200$ couplé fortement à une source 50Ω peut avoir un Q_L de seulement 20. La bande passante réelle est 10 fois plus large que celle du résonateur seul. En RF, on contrôle le couplage (prise intermédiaire sur la bobine, couplage capacitif faible) pour préserver un Q_L élevé.

12.3.2 Transformation d'impédance par circuit résonant

Un circuit résonant parallèle de haute impédance ($R_p = Q_0^2 \times R_s$ en série) peut servir à **transformer l'impédance** entre une source et une charge. C'est le principe des **réseaux d'adaptation** en RF.

Réseau en L (L-match) : le réseau d'adaptation le plus simple est constitué d'un seul L et d'un seul C . Il transforme R_s en R_L (ou inversement) à la fréquence f_0 .

Formule clé

Pour adapter R_s (faible) à R_L (élevée) avec un réseau en L (série L + shunt C) :

$$Q_{\text{match}} = \sqrt{\frac{R_L}{R_s} - 1}$$

$$X_L = Q_{\text{match}} \times R_s \quad X_C = \frac{R_L}{Q_{\text{match}}}$$

La bande passante du réseau est $\Delta f \approx f_0/Q_{\text{match}}$.

En pratique

Exemple : adapter une antenne de $R_s = 50 \Omega$ à un amplificateur de $R_L = 200 \Omega$ à $f_0 = 100 \text{ MHz}$.

$$Q_{\text{match}} = \sqrt{200/50 - 1} = \sqrt{3} = 1,73.$$

$$X_L = 1,73 \times 50 = 86,5 \Omega \Rightarrow L = X_L/\omega = 86,5/(2\pi \times 10^8) = 138 \text{ nH}.$$

$$X_C = 200/1,73 = 115,5 \Omega \Rightarrow C = 1/(\omega X_C) = 1/(2\pi \times 10^8 \times 115,5) = 13,8 \text{ pF}.$$

Bande passante : $\Delta f \approx 100/1,73 \approx 58 \text{ MHz}$ (large bande car Q est faible).

12.3.3 Résonateurs réels : du LC au quartz

Les circuits LC discrets ont un Q limité par les pertes dans les composants ($Q \sim 50\text{--}200$). Pour obtenir des Q très élevés, on utilise d'autres technologies :

Résonateur	Q typique	Gamme de f	Usage principal
LC discret	50–200	kHz–GHz	Filtres, VCO, adaptation
Quartz	$10^4\text{--}10^5$	kHz–200 MHz	Horloges, oscillateurs de référence
Céramique	500–2000	MHz	Filtres IF (radio)
SAW	1000–5000	MHz–GHz	Filtres RF (téléphones, GPS)
BAW/FBAR	1000–3000	GHz	Filtres 5G, Wi-Fi
MEMS	$10^4\text{--}10^6$	kHz–GHz	Oscillateurs MEMS, gyroscopes
Cavité métallique	$10^3\text{--}10^5$	GHz	Radar, spatial, instrumentation
Résonateur diélectrique	5000–50 000	GHz	Filtres stations de base

Intuition

Pourquoi le quartz a un Q si élevé ? Le quartz est un cristal piézoélectrique : il vibre mécaniquement à une fréquence très précise, déterminée par ses dimensions. Les pertes mécaniques dans le cristal sont extrêmement faibles (bien inférieures aux pertes électriques dans un circuit LC). Électriquement, le quartz se modélise par un circuit RLC série (avec R très faible) en parallèle avec une capacité C_0 (les armatures métalliques).

C'est pourquoi toutes les horloges numériques (montres, microcontrôleurs, ordinateurs) utilisent un oscillateur à quartz : la fréquence est stable à ~ 20 ppm (20 millièmes) sans compensation de température.

12.3.4 Résonances parasites en conception réelle**Attention**

Les résonances non voulues sont un cauchemar en conception. Tout circuit réel contient des inductances et capacités parasites qui forment des circuits résonants :

- 1. Condensateur réel :** $ESL + C \Rightarrow$ résonance série (SRF). Au-dessus, le condensateur est inductif (chapitre 7). Un condensateur de découplage de 100 nF/0805 résonne à ~ 30 MHz.
- 2. Inductance réelle :** $L +$ capacité inter-spices $\Rightarrow$ résonance parallèle. Au-dessus, l'inductance est capacitive (chapitre 8).
- 3. Piste de PCB :** inductance distribuée + capacité vers le plan de masse $\Rightarrow$ résonance quart d'onde à $f = c/(4\ell)$. Une piste de 5 cm résonne à ~ 1 GHz.
- 4. Plan d'alimentation :** le plan de cuivre et le plan de masse forment un condensateur plan, avec des inductances de via. Le résultat est un réseau de résonances qui peut amplifier le bruit sur le bus d'alimentation à certaines fréquences.

Solution systématique : amortir les résonances par des résistances (réduire Q), multiplier les condensateurs de découplage (couvrir toutes les fréquences), et simuler l'impédance du bus d'alimentation (Z_{PDN}) en phase de conception.

Exercices**Niveau débutant**

Exercice 12.1 — Un circuit LC a $L = 10$ mH et $C = 100$ nF. Calculez f_0 . Avec $R = 50 \Omega$, calculez Q et la bande passante.

En pratique

Solution : $f_0 = 1/(2\pi\sqrt{10^{-2} \times 10^{-7}}) = 1/(2\pi \times 10^{-4,5}) \approx 3,16 \times 10^5 \approx 316$ kHz.
 $Q = (1/R)\sqrt{L/C} = (1/50)\sqrt{10^{-2}/10^{-7}} = (1/50) \times \sqrt{10^5} = (1/50) \times 316 = 6,3$.
 $\Delta f = f_0/Q = 5030/6,3 \approx 798$ Hz.

Exercice 12.2 — À la résonance, un circuit RLC série ($E = 5$ V, $Q = 30$) génère quelle tension aux bornes du condensateur ? Est-ce dangereux pour un condensateur de

50 V ?

En pratique

Solution : $U_C = QE = 30 \times 5 = 150 \text{ V}$.

Le condensateur voit 150 V alors que la source ne fournit que 5 V. Pour un condensateur de 50 V max : **destruction certaine**. Il faut un condensateur d'au moins 200 V (avec marge).

Niveau intermédiaire

Exercice 12.3 — On veut un filtre passe-bande centré sur $f_0 = 10 \text{ kHz}$ avec $\Delta f = 500 \text{ Hz}$. Calculez Q . Si $C = 10 \text{ nF}$, déterminez L et R .

En pratique

Solution : $Q = f_0/\Delta f = 10000/500 = 20$.

$L = 1/(\omega_0^2 C) = 1/((2\pi \times 10^4)^2 \times 10^{-8}) = 1/(3,95 \times 10^9 \times 10^{-8}) = 1/39,5 \approx 25,3 \text{ mH}$.

$R = (1/Q)\sqrt{L/C} = (1/20)\sqrt{25,3 \times 10^{-3}/10^{-8}} = (1/20) \times \sqrt{2,53 \times 10^6}$
 $= (1/20) \times 1590 = 79,6 \Omega$.

Exercice 12.4 — Un récepteur radio AM doit couvrir la bande 530 kHz–1700 kHz avec un circuit LC à condensateur variable. Si $L = 250 \mu\text{H}$, quelles sont les valeurs min et max de C ?

En pratique

Solution : $C = 1/(\omega^2 L) = 1/((2\pi f)^2 \times L)$.

$C_{\max}$ (à $f_{\min} = 530 \text{ kHz}$) : $C = 1/((2\pi \times 5,3 \times 10^5)^2 \times 2,5 \times 10^{-4})$
 $= 1/(1,109 \times 10^{13} \times 2,5 \times 10^{-4}) = 1/(2,77 \times 10^9) = 361 \text{ pF}$.

$C_{\min}$ (à $f_{\max} = 1700 \text{ kHz}$) : $C = 1/((2\pi \times 1,7 \times 10^6)^2 \times 2,5 \times 10^{-4})$
 $= 1/(1,14 \times 10^{14} \times 2,5 \times 10^{-4}) = 1/(2,85 \times 10^{10}) = 35,1 \text{ pF}$.

Le condensateur variable doit couvrir de 35 pF à 361 pF, soit un rapport $\sim 10 : 1$.

Niveau ingénieur

Exercice 12.5 — Un résonateur à quartz de 10 MHz a $Q_0 = 80\,000$. Il est couplé à un circuit dont le $Q_{\text{ext}} = 500$. Calculez Q_L et la bande passante effective. Comparez avec la bande passante intrinsèque.

En pratique

Solution : $1/Q_L = 1/Q_0 + 1/Q_{\text{ext}} = 1/80000 + 1/500 = 0,0000125 + 0,002 = 0,002$.
 $Q_L \approx 498$. Le Q est presque entièrement dominé par le couplage externe.

$$\Delta f_L = f_0/Q_L = 10^7/498 = 20,1 \text{ kHz.}$$

$$\Delta f_0 = f_0/Q_0 = 10^7/80000 = 125 \text{ Hz.}$$

La bande passante est passée de 125 Hz (intrinsèque) à 20 kHz (en charge) : un facteur 160. Le couplage a “gaspillé” presque tout le Q du quartz.

Morale : pour exploiter un résonateur à haut Q , le couplage doit être *faible* ($Q_{\text{ext}} \gg Q_0$).

Exercice 12.6 — On veut adapter une source de 50Ω à une charge de 1000Ω à 433 MHz (bande ISM). Calculez les composants d’un réseau en L. Quelle est la bande passante du réseau d’adaptation ?

En pratique

Solution : $Q_{\text{match}} = \sqrt{R_L/R_s - 1} = \sqrt{1000/50 - 1} = \sqrt{19} = 4,36$.

$$X_L = Q_{\text{match}} \times R_s = 4,36 \times 50 = 218 \Omega.$$

$$L = X_L/\omega = 218/(2\pi \times 433 \times 10^6) = 80,1 \text{ nH.}$$

$$X_C = R_L/Q_{\text{match}} = 1000/4,36 = 229 \Omega.$$

$$C = 1/(\omega X_C) = 1/(2\pi \times 433 \times 10^6 \times 229) = 1,60 \text{ pF.}$$

$$\Delta f = f_0/Q_{\text{match}} = 433/4,36 \approx 99 \text{ MHz.}$$

La bande passante est large ($\sim 100 \text{ MHz}$) car le rapport de transformation n’est “que” de 20:1. Pour des rapports plus élevés, Q_{match} augmente et la bande se rétrécit.

Questions de compréhension

1. Un circuit LC pur (sans résistance) oscille indéfiniment en théorie. En pratique, pourquoi s’arrête-t-il ? Listez les sources de pertes.
2. À la résonance série, la tension aux bornes de L et C peut dépasser largement la tension source. Cela viole-t-il la conservation de l’énergie ? Expliquez.
3. On veut un filtre très sélectif ($\Delta f = 100 \text{ Hz}$ à $f_0 = 1 \text{ MHz}$). Quel Q faut-il ? Est-ce réalisable avec un circuit LC discret ? Sinon, que faut-il utiliser ?
4. Expliquez pourquoi un condensateur de découplage MLCC de $10 \mu\text{F}$ peut être *moins bon* qu’un 100 nF pour filtrer le bruit à 50 MHz . Répondez en termes de SRF.

Résumé du chapitre**Résumé — Les Bases**

Résonance	$f_0 = 1/(2\pi\sqrt{LC})$ — L et C se compensent
Série	$ Z \text{ min} = R$, courant max, surtension $Q \times E$
Parallèle	$ Z \text{ max}$ (bouchon), courant min
Sélectivité	$\Delta f = f_0/Q$ — haut Q = filtre étroit

Résumé — Approfondissement

$ Z $ normalisée	$R\sqrt{1 + Q^2(x - 1/x)^2}$ avec $x = f/f_0$
4 filtres du RLC	PB (aux bornes C), PH (L), PBande (R), réjecteur ($L + C$)
Circuit bouchon	Parallèle en série = réjecteur de bande (notch)

Résumé — Niveau Ingénieur

Q_L	$1/Q_L = 1/Q_0 + 1/Q_{\text{ext}}$ — toujours $< Q_0$
Adaptation (L-match)	$Q = \sqrt{R_L/R_s - 1}$, $X_L = QR_s$, $X_C = R_L/Q$
Résonateurs	Quartz $Q \sim 10^5$, SAW, MEMS, cavités — selon f et Q
Parasites	Tout composant réel résonne — amortir systématiquement

Part IV

Fonctions de Transfert et Filtres

Chapter 13

Fonctions de Transfert et Diagrammes de Bode

La fonction de transfert décrit complètement le comportement d'un système linéaire : son gain, sa phase, sa bande passante, et sa stabilité. Le diagramme de Bode en est la représentation graphique la plus utilisée en électronique et en automatique.

Ce chapitre est un **chapitre charnière** du livre. Il fait la synthèse de tout ce qui précède (complexes, impédances, filtres RC/RL/RLC) et ouvre la porte aux filtres, aux amplificateurs, aux asservissements et à l'analyse de stabilité. C'est probablement le chapitre le plus important pour un électronicien ou un automaticien.

13.1 Les Bases

Les Bases

Cette section explique ce qu'est une fonction de transfert, pourquoi on utilise les décibels, et comment lire un diagramme de Bode simple. Prérequis : chapitre 10 (notation complexe et impédances).

13.1.1 Qu'est-ce qu'une fonction de transfert ?

Un circuit (ou un système) linéaire reçoit un signal d'entrée $v_{\text{in}}(t)$ et produit un signal de sortie $v_{\text{out}}(t)$. En régime sinusoïdal permanent, la **fonction de transfert** est le rapport complexe sortie/entrée :

Formule clé

$$\underline{H}(\omega) = \frac{V_{\text{out}}}{V_{\text{in}}}$$

C'est un nombre complexe qui dépend de la fréquence ω . Il contient deux informations :

- Le **module** $|H(\omega)|$: le **gain** (combien le signal est amplifié ou atténué).
- L'**argument** $\varphi(\omega) = \arg(H)$: le **déphasage** (de combien le signal est décalé dans le temps).

Intuition

La fonction de transfert répond à la question : “**si j’envoie un sinus de fréquence f à l’entrée, qu’est-ce que je récupère à la sortie ?**” La réponse est : un sinus de même fréquence f , mais dont l’amplitude est multipliée par $|H|$ et dont la phase est décalée de φ . Rien d’autre ne change (pas de distorsion, car le système est linéaire).

Attention

Conditions de validité :

- Le système doit être **linéaire** (sinon la sortie contient des harmoniques et H n’a pas de sens).
- Le système doit être en **régime permanent** (les transitoires doivent être éteints).
- La fonction de transfert est définie pour **une fréquence à la fois**. Pour un signal complexe (carré, audio...), on décompose en série de Fourier et on applique H à chaque harmonique.

13.1.2 Le décibel : pourquoi et comment

Les gains en électronique couvrent des plages immenses : de 0,001 (atténuation d’un filtre) à 1 000 000 (gain d’une chaîne d’amplification). Pour manipuler ces chiffres, on utilise une échelle **logarithmique** : le **decibel** (dB).

Formule clé

$$G_{\text{dB}} = 20 \log_{10} |H|$$

- $|H| = 1 \Rightarrow G = 0 \text{ dB}$ (ni amplification, ni atténuation)
- $|H| = 10 \Rightarrow G = 20 \text{ dB}$ (gain $\times 10$)
- $|H| = 100 \Rightarrow G = 40 \text{ dB}$ (gain $\times 100$)
- $|H| = 0,1 \Rightarrow G = -20 \text{ dB}$ (atténuation $\div 10$)
- $|H| = 1/\sqrt{2} \approx 0,707 \Rightarrow G = -3 \text{ dB}$ (fréquence de coupure)

Intuition

Pourquoi les dB sont si pratiques :

1. **Les multiplications deviennent des additions.** Si deux étages en cascade ont des gains de 20 dB et 14 dB, le gain total est $20 + 14 = 34$ dB. Pas besoin de multiplier $10 \times 5 = 50$.
2. **Les pentes sont simples.** Un filtre du 1er ordre atténue de -20 dB par décade (facteur 10 en fréquence). Un 2nd ordre : -40 dB/décade. Ce sont des droites sur le diagramme de Bode.
3. **L'échelle compresse les extrêmes.** On peut visualiser simultanément un gain de 1 000 000 (120 dB) et une atténuation de 0,001 (-60 dB) sur le même graphique.

En pratique

Conversions rapides à connaître par cœur :

Gain	dB	Gain	dB
$\times 1$	0 dB	$\div 1$	0 dB
$\times 2$	≈ 6 dB	$\div 2$	≈ -6 dB
$\times 3$	≈ 10 dB	$\div 3$	≈ -10 dB
$\times 10$	20 dB	$\div 10$	-20 dB
$\times 100$	40 dB	$\div 100$	-40 dB
$\times 1000$	60 dB	$\div 1000$	-60 dB
$1/\sqrt{2}$	-3 dB	$\sqrt{2}$	3 dB

Combinez-les : $\times 20 = \times 2 \times 10 = 6 + 20 = 26$ dB. $\times 5 = \times 10 / 2 = 20 - 6 = 14$ dB.

13.1.3 Le diagramme de Bode : principe

Le **diagramme de Bode** est la représentation graphique de la fonction de transfert en fonction de la fréquence. Il est composé de **deux courbes** :

1. **Courbe de gain** : $G_{dB}(\omega) = 20 \log |H(\omega)|$ en fonction de $\log(\omega)$ ou $\log(f)$.
2. **Courbe de phase** : $\varphi(\omega) = \arg(H(\omega))$ en fonction de $\log(\omega)$ ou $\log(f)$.

Attention

Les deux axes horizontaux sont logarithmiques ! On ne trace pas f linéairement mais $\log(f)$. C'est ce qui permet de voir simultanément le comportement à 1 Hz et à 1 GHz. Sur un axe log, chaque "pas" égal correspond à une *décade* (facteur 10 en fréquence).

13.1.4 Le filtre passe-bas du 1er ordre : l'exemple fondamental

Prenons le filtre RC passe-bas (chapitre 10) :

$$\underline{H}(\omega) = \frac{1}{1 + j\omega/\omega_c} \quad \text{avec } \omega_c = \frac{1}{RC}$$

$$\text{Gain : } |H| = \frac{1}{\sqrt{1 + (\omega/\omega_c)^2}}$$

$$\text{Phase : } \varphi = -\arctan(\omega/\omega_c)$$

Comportement asymptotique (la clé de Bode) :

Régime	$ H $	G_{dB}	φ
$\omega \ll \omega_c$ (BF)	≈ 1	≈ 0 dB	≈ 0
$\omega = \omega_c$ (coupure)	$1/\sqrt{2}$	-3 dB	-45
$\omega \gg \omega_c$ (HF)	$\approx \omega_c/\omega$	-20 dB/dcade	$\rightarrow -90$




Diagramme de gain




Diagramme de phase

Intuition

Comment lire ce diagramme :

- **En BF** (à gauche de f_c) : le gain est 0 dB (le signal passe intégralement) et la phase est ~ 0 (pas de décalage). Le filtre est “transparent”.
- **À f_c** : le gain a baissé de 3 dB (le signal est atténué à 70,7%) et la phase est -45 . C’est le point de coupure.
- **En HF** (à droite de f_c) : le gain diminue de 20 dB par décade (droite descendante). La phase tend vers -90 . Le filtre “bloque” de plus en plus.

Les **asymptotes** (lignes vertes en pointillé) sont l’approximation de la courbe réelle (bleue). L’écart maximal est de 3 dB au point de coupure. En pratique, on trace d’abord les asymptotes, puis on arrondit au voisinage de f_c .

13.1.5 Le filtre passe-haut du 1er ordre

Si on prend la sortie aux bornes de R dans un circuit RC série (au lieu de C) :

$$\underline{H}(\omega) = \frac{j\omega/\omega_c}{1 + j\omega/\omega_c}$$

C’est le **miroir** du passe-bas :

- En BF : gain $\rightarrow 0$ (+20 dB/dcade de montée).

- À f_c : gain = -3 dB, phase = $+45$.
- En HF : gain $\rightarrow 0$ dB, phase $\rightarrow 0$.

À retenir

L'essentiel sur les fonctions de transfert et Bode :

1. $\underline{H}(\omega) = V_{\text{out}}/V_{\text{in}}$: module = gain, argument = phase.
2. $G_{\text{dB}} = 20 \log |H|$. Les dB transforment les multiplications en additions.
3. Le diagramme de Bode = gain (dB) et phase ($^\circ$) en fonction de $\log f$.
4. Passe-bas 1er ordre : 0 dB en BF, -20 dB/dcade en HF, -3 dB et -45 à f_c .
5. On trace d'abord les **asymptotes**, puis on corrige au voisinage des fréquences de coupure.

13.2 Approfondissement

Approfondissement

Construction systématique des diagrammes de Bode, systèmes du 2nd ordre, mise en cascade, et classification des filtres. Prérequis : logarithmes, fonctions de transfert du 1er ordre.

13.2.1 Écriture normalisée d'une fonction de transfert

Toute fonction de transfert d'un système linéaire peut se mettre sous la forme d'un rapport de polynômes en $j\omega$ (ou en $p = j\omega$, ou en $s = \sigma + j\omega$ pour Laplace) :

Formule clé

$$\underline{H}(j\omega) = H_0 \cdot \frac{(1 + j\omega/\omega_{z1})(1 + j\omega/\omega_{z2}) \cdots}{(1 + j\omega/\omega_{p1})(1 + j\omega/\omega_{p2}) \cdots}$$

- H_0 : gain statique (gain en DC, $\omega = 0$).
- $\omega_{z1}, \omega_{z2}, \dots$: **zéros** (fréquences où le numérateur s'annule $\Rightarrow |H| \rightarrow 0$).
- $\omega_{p1}, \omega_{p2}, \dots$: **pôles** (fréquences où le dénominateur s'annule $\Rightarrow |H| \rightarrow \infty$).

Intuition

Pôles et zéros sont les "ingrédients" du diagramme de Bode. Chaque pôle ajoute une cassure vers le bas (-20 dB/dcade) et -90 de déphasage. Chaque zéro ajoute une cassure vers le haut ($+20$ dB/dcade) et $+90$. Le diagramme de Bode complet est la **somme** de toutes ces contributions (grâce aux propriétés du logarithme).

13.2.2 Règles de construction du diagramme de Bode

Étape 1 — Identifier les éléments :

- Gain statique $H_0 \Rightarrow$ ligne horizontale à $20 \log |H_0|$ dB.
- Chaque pôle à $\omega_{pk} \Rightarrow$ cassure de -20 dB/dcade à f_{pk} .
- Chaque zéro à $\omega_{zk} \Rightarrow$ cassure de $+20$ dB/dcade à f_{zk} .

- Éventuel intégrateur ($1/j\omega$) $\Rightarrow$ pente de -20 dB/dcade dès $f = 0$.
- Éventuel dérivateur ($j\omega$) $\Rightarrow$ pente de $+20$ dB/dcade dès $f = 0$.

Étape 2 — Tracer le gain asymptotique :

- Commencer à gauche par le gain BF.
- À chaque fréquence de pôle/zéro, ajouter/retrancher la pente.
- La courbe asymptotique est une succession de segments de droite.

Étape 3 — Corriger au voisinage des coupures :

- À chaque pôle/zéro, la courbe réelle s'écarte de l'asymptote de 3 dB *exactement* à la fréquence de coupure.
- L'erreur est de 1 dB à $f/2$ et $2f$ (une octave avant/après).

Étape 4 — Phase :

- Chaque pôle contribue -90 (transition sur ~ 2 décades, centrée sur la fréquence du pôle).
- Chaque zéro contribue $+90$.
- La phase totale est la somme des contributions.

13.2.3 Exemple : filtre avec un zéro et un pôle

Soit $H(j\omega) = 10 \cdot \frac{1 + j\omega/\omega_z}{1 + j\omega/\omega_p}$ avec $f_z = 100$ Hz et $f_p = 10$ kHz.

Construction :

- En BF ($f \ll f_z$) : $|H| = 10$ soit 20 dB.
- À $f_z = 100$ Hz : le zéro ajoute $+20$ dB/dcade.
- Entre f_z et f_p : la pente est $+20$ dB/dcade. À f_p : $|H| = 10 \times f_p/f_z = 10 \times 100 = 1000$ soit 60 dB.
- À $f_p = 10$ kHz : le pôle ajoute -20 dB/dcade. Les deux pentes se compensent : le gain redevient plat à 60 dB.
- En HF ($f \gg f_p$) : $|H| \rightarrow 10 \times \omega_p/\omega_z = 10 \times 100 = 1000$ soit 60 dB constant.

C'est un **filtre passe-haut étagé** (ou "lead compensator") : gain faible en BF, gain élevé en HF, transition entre f_z et f_p .

13.2.4 Le 2nd ordre : pôles complexes et résonance

Quand un circuit contient un L et un C (circuit RLC), la fonction de transfert est du **2nd ordre**. La forme canonique est :

Formule clé

$$H(j\omega) = \frac{H_0}{1 + \frac{j\omega}{Q\omega_0} + \left(\frac{j\omega}{\omega_0}\right)^2} \quad (\text{passe-bas du 2nd ordre})$$

Deux paramètres fondamentaux : ω_0 (pulsation propre) et Q (facteur de qualité).

Comportement sur le diagramme de Bode :

- En BF : $|H| = H_0$ (0 dB si $H_0 = 1$).
- En HF : pente de -40 dB/dcade (deux pôles = deux fois -20 dB).
- À ω_0 : le comportement dépend de Q :

Q	Gain à ω_0	Allure
$Q < 1/\sqrt{2} \approx 0,707$	< 0 dB	Pas de bosse, arrondi progressif
$Q = 1/\sqrt{2}$ (Butterworth)	0 dB exactement	Plat au maximum, puis -40 dB/dc
$Q = 1$	0 dB (+ léger pic)	Petit pic de résonance
$Q = 5$	14 dB	Pic marqué de résonance
$Q = 50$	34 dB	Pic très pointu (filtre sélectif)

Le gain au pic de résonance vaut exactement Q en linéaire, soit $20 \log Q$ en dB.

Attention

Piège de l'asymptotique au 2nd ordre : l'asymptote prédit une cassure nette de -40 dB/dc à ω_0 . Mais si $Q > 1/\sqrt{2}$, la courbe réelle **dépasse** l'asymptote avant de la rejoindre : c'est le pic de résonance. L'écart peut être considérable (34 dB pour $Q = 50$). **Ne jamais se fier à l'asymptotique seul au 2nd ordre** quand Q est élevé.

En pratique

Filtres classiques du 2nd ordre selon Q :

- $Q = 0,707$ (Butterworth) : **réponse la plus plate possible** dans la bande passante. Pas de bosse, pas d'ondulation. C'est le filtre "passe-partout".
- $Q = 0,577$ (Bessel) : **phase la plus linéaire possible** (retard de groupe constant). Préserve la forme des impulsions. Utilisé en transmission de données.
- $Q > 0,707$ (Tchebychev, elliptique) : ondulation dans la bande passante, mais **transition plus raide** vers la bande coupée. Utilisé quand on veut une forte réjection proche de f_c .

13.2.5 Systèmes en cascade

Quand plusieurs étages sont en cascade (sortie du premier = entrée du second), la fonction de transfert totale est le **produit** des fonctions de transfert individuelles :

Formule clé

$$\underline{H}_{\text{total}} = \underline{H}_1 \times \underline{H}_2 \times \dots$$

En décibels (grâce au logarithme) :

$$G_{\text{total, dB}} = G_{1,\text{dB}} + G_{2,\text{dB}} + \dots$$

$$\varphi_{\text{total}} = \varphi_1 + \varphi_2 + \dots$$

Les gains en dB **s'additionnent**. Les phases aussi.

Attention

Cette propriété n'est valable que si chaque étage **ne charge pas le précédent** (impédance d'entrée $\gg$ impédance de sortie de l'étage précédent). Sinon, la fonction de transfert totale n'est pas le simple produit. En pratique, on intercale des **buffers** (suiveurs) entre les étages pour garantir l'indépendance.

13.2.6 Classification des filtres

Type	Ce qui passe	Exemple d'usage
Passe-bas (LP)	BF, atténue HF	Anti-aliasing (ADC), lissage, filtrage bruit
Passe-haut (HP)	HF, atténue BF	Couplage AC (supprime le DC), micro
Passe-bande (BP)	Bande autour de f_0	Récepteur radio, sélection de canal
Coupe-bande (BS/Notch)	Tout sauf f_0	Suppression 50 Hz, filtre anti-larsen
Passe-tout	Tout (gain = 1) mais modifie la phase	Égalisation de phase, déphaseur

Intuition

Tout filtre peut se construire à partir de combinaisons de passe-bas et passe-haut :

- Passe-bande = passe-haut $\times$ passe-bas (intersection des deux bandes).
- Coupe-bande = passe-bas + passe-haut (union des deux bandes).

13.2.7 Fonction de transfert en variable de Laplace s (aperçu)

Pour les systèmes asservis et l'analyse de stabilité, on utilise la **variable de Laplace** $s = \sigma + j\omega$ au lieu de $j\omega$ seul :

Formule clé

$$H(s) = \frac{N(s)}{D(s)} = \frac{b_m s^m + \dots + b_1 s + b_0}{a_n s^n + \dots + a_1 s + a_0}$$

- Les racines de $N(s) = 0$ sont les **zéros**.
- Les racines de $D(s) = 0$ sont les **pôles**.
- Pour le régime sinusoïdal permanent : on pose $s = j\omega$.
- L'avantage de s : il permet aussi d'étudier la **stabilité** (pôles dans le plan complexe).

Intuition

$j\omega$ est un cas particulier de s : c'est la restriction à l'axe imaginaire du plan complexe. $H(j\omega)$ donne la réponse fréquentielle. $H(s)$ donne en plus le comportement transitoire et la stabilité. C'est l'outil central de l'automatique et de la conception des boucles de rétroaction.

La section Niveau Ingénieur développera la stabilité, les critères de Routh-Hurwitz et de Nyquist, et les marges de phase et de gain.


13.3 Niveau Ingénieur

Niveau Ingénieur

Stabilité des systèmes bouclés, critères de Routh-Hurwitz et de Nyquist, marges de gain et de phase. Ce sont les outils fondamentaux de la conception des amplificateurs à rétroaction, des alimentations régulées et des boucles d'asservissement.

13.3.1 Boucle ouverte et boucle fermée

La plupart des systèmes électroniques réels utilisent une **rétroaction** (feedback) : une partie du signal de sortie est renvoyée à l'entrée pour contrôler le comportement. C'est le cas des amplificateurs opérationnels bouclés, des régulateurs de tension, des PLL, des asservissements de moteur...

**Formule clé**

Fonction de transfert en boucle ouverte (FTBO) :

$$T(s) = A(s) \cdot B(s)$$

Fonction de transfert en boucle fermée (FTBF) :

$$H_{BF}(s) = \frac{A(s)}{1 + A(s) \cdot B(s)} = \frac{A(s)}{1 + T(s)}$$

Si le gain de boucle $|T| \gg 1$: $H_{BF} \approx 1/B(s)$ (la sortie ne dépend plus que du retour). C'est le principe fondamental de la rétroaction négative.

Intuition

Pourquoi la rétroaction ? Elle permet de rendre le comportement **insensible** aux variations de la chaîne directe (température, vieillissement, dispersion des composants). Un ampli-op avec un gain en boucle ouverte de 100 000 (qui varie de $\pm 50\%$) donne, une fois bouclé avec $B = 1/10$, un gain de ~ 10 stable à $\pm 0,01\%$.

Le prix à payer : la rétroaction peut rendre le système **instable** si la boucle introduit trop de déphasage. C'est tout l'enjeu de l'analyse de stabilité.

13.3.2 Condition d'instabilité

Le dénominateur de H_{BF} est $1 + T(s)$. Si $T(s) = -1$ (c'est-à-dire $|T| = 1$ et $\arg(T) = -180$), le dénominateur s'annule et le gain en boucle fermée **diverge** : le système **oscille**.

Formule clé

Condition d'oscillation (critère de Barkhausen) :

$$|T(j\omega)| = 1 \quad \text{et} \quad \arg(T(j\omega)) = -180$$

Si ces deux conditions sont remplies simultanément à une fréquence ω , le système est instable à cette fréquence (il oscille).

Attention

C'est la même condition qui fait fonctionner les **oscillateurs** (on la cherche volontairement) et qui fait **planter** les amplificateurs (on l'évite à tout prix). La différence est dans l'intention du concepteur.

13.3.3 Marges de gain et de phase

Pour qu'un système bouclé soit stable avec une marge de sécurité, on définit deux grandeurs lues directement sur le **diagramme de Bode de la FTBO** $T(j\omega)$:


Formule clé

Marge de phase (M_φ) : déphasage restant avant -180 à la fréquence où $|T| = 0$ dB (gain unité).

$$M_\varphi = 180 + \arg(T(j\omega_0)) \quad \text{où} \quad |T(j\omega_0)| = 1$$

Marge de gain (M_G) : atténuation restante avant 0 dB à la fréquence où $\arg(T) = -180$.

$$M_G = -|T(j\omega_{180})|_{\text{dB}} \quad \text{où} \quad \arg(T(j\omega_{180})) = -180$$



En pratique

Valeurs cibles en conception :

Critère	Valeur typique
Marge de phase	> 45 (idéal : 60–70)
Marge de gain	> 6 dB (idéal : 10 dB–12 dB)

- $M_\varphi < 45$: réponse transitoire oscillante (dépassement important).
- $M_\varphi < 0$: **instable** (le système oscille).
- $M_\varphi \approx 60$: bon compromis rapidité/stabilité (correspond à $Q \approx 0,7$ en boucle fermée).

13.3.4 Critère de Routh-Hurwitz

Le critère de Routh-Hurwitz est une méthode **algébrique** pour déterminer si un polynôme a toutes ses racines à partie réelle négative (c'est-à-dire si le système est stable) *sans calculer les racines*.

Soit le dénominateur de H_{BF} :

$$D(s) = a_n s^n + a_{n-1} s^{n-1} + \dots + a_1 s + a_0$$

Formule clé

Condition nécessaire : tous les coefficients a_k doivent être de **même signe** et **non nuls**. Si un coefficient est nul ou de signe opposé, le système est instable (ou à la limite de stabilité).

Condition nécessaire et suffisante : construire le **tableau de Routh** et vérifier que tous les éléments de la première colonne sont de même signe.

Construction du tableau de Routh :

s^n	a_n	a_{n-2}	a_{n-4}	$\dots$
s^{n-1}	a_{n-1}	a_{n-3}	a_{n-5}	$\dots$
s^{n-2}	b_1	b_2	b_3	$\dots$
s^{n-3}	c_1	c_2	$\dots$	
$\vdots$	$\vdots$			
s^0	$\dots$			

avec $b_1 = \frac{a_{n-1} \cdot a_{n-2} - a_n \cdot a_{n-3}}{a_{n-1}}$, $b_2 = \frac{a_{n-1} \cdot a_{n-4} - a_n \cdot a_{n-5}}{a_{n-1}}$, etc.

Chaque ligne se calcule à partir des deux lignes précédentes par la même formule de “déterminant croisé” divisé par le premier élément de la ligne du dessus.

Formule clé

Critère : le nombre de changements de signe dans la **première colonne** du tableau est égal au nombre de racines à partie réelle positive (pôles instables).

- Aucun changement de signe $\Rightarrow$ **stable**.
- k changements de signe $\Rightarrow k$ pôles instables.

Exemple : $D(s) = s^3 + 6s^2 + 11s + 6$.

s^3	1	11
s^2	6	6
s^1	$(6 \times 11 - 1 \times 6)/6 = 10$	
s^0	$(10 \times 6 - 6 \times 0)/10 = 6$	

Première colonne : 1, 6, 10, 6 — tous positifs. **Aucun changement de signe** $\Rightarrow$ système stable. (On peut vérifier : $s^3 + 6s^2 + 11s + 6 = (s+1)(s+2)(s+3)$, trois pôles réels négatifs.)

Contre-exemple : $D(s) = s^3 + 2s^2 + s + 8$.

s^3	1	1
s^2	2	8
s^1	$(2 \times 1 - 1 \times 8)/2 = -3$	
s^0	$(-3 \times 8 - 2 \times 0)/(-3) = 8$	

Première colonne : 1, 2, -3, 8 — deux changements de signe (+ $\rightarrow$ - et - $\rightarrow$ +). Donc **2 pôles instables** (à partie réelle positive). Le système est instable.

13.3.5 Critère de Nyquist (présentation qualitative)

Le critère de Nyquist examine la FTBO $T(j\omega)$ dans le **plan complexe** (diagramme de Nyquist) : on trace $T(j\omega)$ pour ω allant de 0 à ∞ .

Formule clé

Version simplifiée (système stable en boucle ouverte) : le système en boucle fermée est **stable** si et seulement si le point critique $(-1, 0)$ est **à gauche** de la courbe de Nyquist quand on la parcourt dans le sens des ω croissants. Autrement dit, la courbe ne doit pas “entourer” le point -1 .

Intuition

Le critère de Nyquist est **plus général** que Routh-Hurwitz car il fonctionne aussi pour les systèmes à retard pur (fréquents en numérique et en processus industriels). En pratique, pour les circuits électroniques analogiques, les marges de gain et de phase (lues sur le Bode) sont plus faciles à utiliser et suffisent dans la grande majorité des cas.

13.3.6 Compensation et stabilisation

Quand un système bouclé a une marge de phase insuffisante, on ajoute un réseau de **compensation** pour modifier le Bode de la FTBO.

En pratique

Techniques courantes :

- **Compensation dominante (pôle dominant)** : on ajoute un pôle à basse fréquence qui force le gain à croiser 0dB bien avant que la phase n'atteigne -180 . C'est ce que fait la capacité de compensation "Miller" dans un ampli-op (typiquement 30 pF interne).
- **Avance de phase (lead)** : un réseau zéro-pôle ($f_z < f_p$) qui "remonte" la phase au voisinage du croisement à 0dB. Utilisé dans les régulateurs de tension et les boucles PLL.
- **Retard de phase (lag)** : un réseau pôle-zéro ($f_p < f_z$) qui augmente le gain en BF (réduit l'erreur statique) sans affecter la phase au croisement. Utilisé en automatique.
- **PID** : combinaison d'un intégrateur (erreur statique nulle), d'un proportionnel (gain) et d'un dérivateur (avance de phase). C'est le correcteur universel des systèmes asservis. Il sera détaillé dans un chapitre dédié.

13.3.7 Lien avec la simulation SPICE**En pratique**

En simulation, le diagramme de Bode s'obtient par une **analyse .AC** :

```
.ac dec 100 1 100Meg
```

Cette commande balaye la fréquence de 1 Hz à 100 MHz avec 100 points par décade. SPICE calcule V_{out}/V_{in} à chaque fréquence et affiche le gain (dB) et la phase (°).

Pour l'analyse de stabilité d'une boucle : on "coupe" la boucle en un point, on injecte un signal de test, et on mesure la FTBO. Les marges se lisent directement sur le Bode résultant. Des outils comme LTspice, ngspice ou QSPICE le font nativement.

Exercices

Niveau débutant

Exercice 13.1 — Convertissez les gains suivants en dB : $|H| = 0,5$; $|H| = 20$; $|H| = 300$.

En pratique

Solution :

$$0,5 = 1/2 \Rightarrow -6 \text{ dB.}$$

$$20 = 2 \times 10 \Rightarrow 6 + 20 = 26 \text{ dB.}$$

$$300 = 3 \times 100 \Rightarrow 10 + 40 = 50 \text{ dB (approximation ; exact : } 20 \log 300 = 49,5 \text{ dB).}$$

Exercice 13.2 — Un filtre passe-bas du 1er ordre a $f_c = 10 \text{ kHz}$. Quel est le gain en dB à 100 kHz ? À 1 MHz ? Quel est le déphasage à f_c ?

En pratique

Solution : Au-delà de f_c , l'atténuation est de -20 dB/décade .

À 100 kHz ($= 10 \times f_c$, 1 décade) : $G \approx 0 - 20 = -20 \text{ dB}$.

À 1 MHz ($= 100 \times f_c$, 2 décades) : $G \approx 0 - 40 = -40 \text{ dB}$.

Déphasage à f_c : $\varphi = -45^\circ$.

Niveau intermédiaire

Exercice 13.3 — Un circuit comporte $R_1 = 10 \text{ k}\Omega$ en série avec le parallèle de $R_2 = 10 \text{ k}\Omega$ et $C = 10 \text{ nF}$ (sortie aux bornes de $R_2 \parallel C$). Trouvez $H(j\omega)$, identifiez le type de filtre, calculez f_c et le gain statique. Tracez le diagramme de Bode asymptotique.

En pratique

$$\textbf{Solution : } \underline{Z}_2 = R_2 \parallel (1/j\omega C) = \frac{R_2}{1 + j\omega R_2 C}.$$

$$\underline{H} = \frac{\underline{Z}_2}{R_1 + \underline{Z}_2} = \frac{R_2}{R_1(1 + j\omega R_2 C) + R_2} = \frac{R_2}{R_1 + R_2 + j\omega R_1 R_2 C}$$

$$= \frac{R_2/(R_1 + R_2)}{1 + j\omega \cdot R_1 R_2 C/(R_1 + R_2)}$$

Gain statique : $H_0 = R_2/(R_1 + R_2) = 10/20 = 0,5$ soit -6 dB .

Fréquence de coupure : $\omega_c = (R_1 + R_2)/(R_1 R_2 C) = 20000/(10^4 \times 10^4 \times 10^{-8}) = 20000/10^{-4+8} = 2 \times 10^4 \Rightarrow f_c = \omega_c/(2\pi) \approx 3,18 \text{ kHz}$.

C'est un **filtre passe-bas du 1er ordre** avec gain statique de -6 dB , coupure à $3,18 \text{ kHz}$, pente -20 dB/décade en HF.

Bode asymptotique : horizontale à -6 dB jusqu'à $3,18 \text{ kHz}$, puis descente à -20 dB/dc .

Exercice 13.4 — Deux étages identiques de filtre passe-bas ($f_c = 1 \text{ kHz}$, gain 0 dB) sont mis en cascade (avec un buffer entre les deux pour éviter le chargement). Quel est le gain total à 1 kHz ? À 10 kHz ? Quelle est la pente asymptotique HF ?

En pratique

Solution : En cascade, les gains en dB s'additionnent.

Chaque étage à 1 kHz : -3 dB. Total : $-3 - 3 = -6$ dB.

Chaque étage à 10 kHz (1 décade au-dessus) : ≈ -20 dB. Total : $-20 - 20 = -40$ dB.

Pente HF : $-20 - 20 = -40$ dB/décade. C'est l'équivalent d'un filtre du 2nd ordre.

Attention : la fréquence de coupure à -3 dB du système total n'est *pas* 1 kHz. Il faut trouver f tel que $|H_{\text{tot}}|^2 = 1/2$, soit $[1 + (f/f_c)^2]^2 = 2$, d'où $f_{c,\text{tot}} = f_c \sqrt{\sqrt{2} - 1} \approx 0,644 \times f_c = 644$ Hz. La bande passante a **rétréci**.

Niveau ingénieur

Exercice 13.5 — Un amplificateur opérationnel a un gain en boucle ouverte $A(s) = \frac{10^5}{(1 + s/\omega_1)(1 + s/\omega_2)}$ avec $f_1 = 10$ Hz et $f_2 = 1$ MHz. Il est bouclé avec $B = 0,1$ (gain visé en BF : $1/B = 10$).

(a) Calculez le gain de boucle $T = AB$ en BF et le produit gain-bande.

(b) À quelle fréquence $|T| = 0$ dB ? Combien de pôles contribuent à la phase à ce point ? Estimez la marge de phase.

(c) Le système est-il stable ? Si non, proposez une compensation.

En pratique

Solution :

(a) $T_0 = A_0 \times B = 10^5 \times 0,1 = 10^4$ soit 80 dB.

Produit gain-bande : $GBW = A_0 \times f_1 = 10^5 \times 10 = 1$ MHz (le gain de l'AOP croise 0 dB à ~ 1 MHz).

(b) Le gain de boucle $|T|$ part de 80 dB et descend à -20 dB/dc après $f_1 = 10$ Hz, puis -40 dB/dc après $f_2 = 1$ MHz.

$|T| = 0$ dB : en première approximation, entre f_1 et f_2 la pente est -20 dB/dc. De 80 dB à 10 Hz, il faut 4 décades pour atteindre 0 dB : $f_{0\text{dB}} \approx 10 \times 10^4 = 100$ kHz.

À 100 kHz, le pôle $f_1 = 10$ Hz contribue ≈ -90 (on est 4 décades au-dessus). Le pôle $f_2 = 1$ MHz contribue $\approx -\arctan(0,1) \approx -6$.

Phase totale $\approx -90 - 6 = -96$. Marge de phase = $180 - 96 = 84$. **Stable** avec une bonne marge.

(c) Pas besoin de compensation dans ce cas : la marge est confortable. Le croisement à 0 dB se fait à une décade en dessous du 2e pôle, donc avec une pente de -20 dB/dc et une phase < -135 . C'est la situation typique d'un AOP compensé internement. Si f_2 était à 100 kHz ($= f_{0\text{dB}}$), la phase serait $-90 - 45 = -135$ et la marge de phase tomberait à 45 (limite). Si $f_2 < f_{0\text{dB}}$, on passerait à -40 dB/dc au croisement et $M_\varphi < 45$: compensation nécessaire.

Exercice 13.6 — Le polynôme caractéristique d'un système bouclé est $D(s) = s^3 + 4s^2 + 5s + K$ où K est un gain ajustable. Utilisez le critère de Routh-Hurwitz pour trouver la plage de K assurant la stabilité.

En pratique

Solution : Tableau de Routh :

$$\begin{array}{c|cc}
 s^3 & 1 & 5 \\
 s^2 & 4 & K \\
 s^1 & (4 \times 5 - 1 \times K)/4 = (20 - K)/4 & \\
 s^0 & K &
 \end{array}$$

Conditions de stabilité (tous les éléments de la 1ère colonne de même signe, ici positifs) :

- $1 > 0$ ✓
- $4 > 0$ ✓
- $(20 - K)/4 > 0 \Rightarrow K < 20$
- $K > 0$

$$0 < K < 20$$

Pour $K = 20$: le système est à la **limite de stabilité** (une ligne de zéros dans le tableau = pôles imaginaires purs = oscillation permanente).

Pour $K > 20$: instable. Pour $K < 0$: instable aussi (et physiquement, un gain négatif correspondrait à une rétroaction positive).

Interprétation : plus on augmente le gain K de la boucle, plus on risque l'instabilité. C'est le compromis fondamental de toute conception à rétroaction : *gain élevé = précision mais risque d'instabilité.*

Exercice 13.7 — Un régulateur de tension a une FTBO dont le Bode montre : gain qui croise 0 dB à $f = 50$ kHz avec une phase de -120° . La phase atteint -180° à $f = 200$ kHz avec un gain de -8 dB.

Calculez la marge de phase et la marge de gain. Le système est-il suffisamment stable ? Si la marge de phase est insuffisante, proposez une action corrective et estimez son effet.

En pratique

Solution :

$$M_\varphi = 180 - 120 = 60. \quad M_G = 0 - (-8) = 8 \text{ dB.}$$

Les deux marges sont **correctes** ($M_\varphi > 45$ et $M_G > 6$ dB). Le système est stable avec un bon compromis.

Si M_φ était insuffisante (par ex. 30) : ajouter un **réseau d'avance de phase** (lead compensator) centré sur $f_{0\text{dB}}$. Un réseau lead avec un rapport $f_p/f_z = 3$ remonte la phase d'environ 30 au maximum. On placerait $f_z \approx 30$ kHz et $f_p \approx 90$ kHz pour maximiser l'avance à 50 kHz.

Exercice 13.8 — Un filtre passe-bas du 2nd ordre (Sallen-Key) a $f_0 = 10$ kHz et $Q = 5$. Quel est le pic de gain à la résonance en dB ? Quel est le gain à $f = 100$ kHz ? Pourquoi ce filtre n'est-il pas adapté comme filtre anti-aliasing pour un ADC échantillonnant à 200 kHz ?

En pratique

Solution : Pic de résonance : $G_{\text{pic}} = 20 \log Q = 20 \log 5 = 14 \text{ dB}$.

Le filtre **amplifie** les fréquences proches de f_0 de 14 dB. Cela peut saturer l'ADC. À $f = 100 \text{ kHz}$ ($= 10f_0$, 1 décade au-dessus) : $G \approx 14 \text{ dB} - 40 \text{ dB} = -26 \text{ dB}$. (Approximation : le pic est à f_0 , pente -40 dB/dc après.)

Calcul exact : $|H(10\omega_0)| = 1/\sqrt{(1-100)^2 + (10/5)^2} = 1/\sqrt{9801+4} = 1/99 \approx -40 \text{ dB}$.

Problème pour l'ADC : $f_s/2 = 100 \text{ kHz}$. À cette fréquence, l'atténuation n'est que de -40 dB , ce qui peut être insuffisant pour rejeter le repliement si le signal d'entrée contient des composantes à 100 kHz .

De plus, le $Q = 5$ crée un pic de 14 dB qui peut provoquer de la saturation en amont de l'ADC.

Solution : utiliser un filtre **Butterworth** ($Q = 0,707$, pas de pic) ou un **Bessel** ($Q = 0,577$, phase linéaire), d'ordre supérieur (4 ou 6) pour obtenir une réjection suffisante à $f_s/2$.

Questions de compréhension

1. Pourquoi utilise-t-on une échelle logarithmique en fréquence (et pas linéaire) pour les diagrammes de Bode ?
2. Un amplificateur a un gain en boucle ouverte de 100 dB et une bande passante de 10 Hz. On le boucle pour obtenir un gain de 20 dB. Quelle est la bande passante en boucle fermée (approximation du produit gain-bande constant) ?
3. Expliquez physiquement pourquoi une rétroaction négative peut devenir instable. À quelle fréquence le déphasage transforme-t-il la rétroaction négative en rétroaction positive ?
4. Un système a deux pôles à f_1 et f_2 . Si $f_2 = 2f_1$, la phase au croisement à 0 dB est proche de -180 . Pourquoi est-ce un cas critique pour la stabilité ? Que se passe-t-il si on ajoute un 3e pôle ?

Résumé du chapitre**Résumé — Les Bases**

Fonction de transfert	$\underline{H} = V_{\text{out}}/V_{\text{in}}$: module = gain, argument = phase
Décibel	$G_{\text{dB}} = 20 \log H $; -3 dB = fréquence de coupure
Diagramme de Bode	Gain (dB) et phase ($^\circ$) vs $\log f$
Passe-bas 1er ordre	0 dB en BF, -20 dB/dc en HF, -45 à f_c
Asymptotes	Tracer d'abord les droites, corriger à $\pm 3 \text{ dB}$ aux coupures

Résumé — Approfondissement

Pôles et zéros	Pôle = -20 dB/dc et -90 ; Zéro = inverse
2nd ordre	Q contrôle le pic : Butterworth ($Q = 0,707$), Bessel, Tchebychev
Cascade	$G_{\text{dB}} = \sum G_k$ et $\varphi = \sum \varphi_k$ (si pas de chargement)
Laplace s	$H(s) = N(s)/D(s)$ — pôles de $D(s)$ déterminent la stabilité

Résumé — Niveau Ingénieur

Boucle fermée	$H_{\text{BF}} = A/(1 + AB)$ — la rétroaction stabilise mais peut osciller
Marges	$M_\varphi > 45$ et $M_G > 6 \text{ dB}$ pour un système stable
Routh-Hurwitz	Tableau algébrique : changements de signe = pôles instables
Nyquist	Courbe dans le plan complexe, entoure $-1 \Rightarrow$ instable
Compensation	Lead (avance phase), lag (gain BF), Miller (pôle dominant), PID

Chapter 14

Filtres Passifs et Actifs

*Un filtre sélectionne les fréquences utiles et rejette le reste.
C'est l'outil de base du traitement analogique du signal :
audio, radio, instrumentation, alimentation, télécoms...*


Le chapitre 13 a donné la théorie : fonctions de transfert, Bode, pôles et zéros. Ce chapitre passe à la **pratique** : comment concevoir un filtre qui répond à un cahier des charges réel, avec des composants réels, en choisissant la bonne topologie.

14.1 Les Bases

Les Bases

Cette section présente les quatre types de filtres fondamentaux avec des circuits concrets. Prérequis : chapitres 9, 10 et 13.


14.1.1 Les quatre types de filtres (rappel)



14.1.2 Filtres passifs du 1er ordre

Les filtres les plus simples n'utilisent qu'une résistance et un condensateur (ou une bobine).


Passe-bas RC :



Formule clé

$$\underline{H} = \frac{1}{1 + j\omega RC} \quad f_c = \frac{1}{2\pi RC} \quad \text{pente : } -20 \text{ dB/dc}$$

Passe-haut CR : on échange R et C .

**Formule clé**

$$\underline{H} = \frac{j\omega RC}{1 + j\omega RC} \quad f_c = \frac{1}{2\pi RC} \quad \text{pente BF : } +20 \text{ dB/dc}$$

Intuition

Pourquoi ça filtre ? En BF, le condensateur a une impédance élevée : il est “quasi ouvert”. En HF, son impédance est faible : il est “quasi court-circuit”. Dans le passe-bas, le condensateur est en dérivation vers la masse : en HF, il court-circuite le signal à la masse. Dans le passe-haut, le condensateur est en série : en BF, il bloque le passage.

14.1.3 Le problème des filtres passifs du 1er ordre

Un filtre du 1er ordre n’atténue que de -20 dB/décade dans la bande coupée. C’est souvent **insuffisant**.

En pratique

Exemple : on veut filtrer un signal audio (bande utile $< 20 \text{ kHz}$) avant un ADC échantillonnant à 48 kHz . Il faut rejeter les fréquences au-dessus de $f_s/2 = 24 \text{ kHz}$ pour éviter le repliement (aliasing).

Avec un filtre du 1er ordre ($f_c = 20 \text{ kHz}$), l’atténuation à 24 kHz (0,26 décade au-dessus) n’est que de $\sim 5 \text{ dB}$: insuffisant.

À 100 kHz (si un parasite HF est présent) : $\sim 14 \text{ dB}$. Toujours insuffisant.

Il faut un filtre d’ordre **supérieur** : 2nd ordre (-40 dB/dc), 4e ordre (-80 dB/dc), etc.

14.1.4 Filtres passifs du 2nd ordre : le RLC

On l’a vu aux chapitres 9 et 12. Le circuit RLC donne un filtre du 2nd ordre avec une pente de -40 dB/décade — deux fois plus raide que le 1er ordre.

Formule clé**Passe-bas RLC** (sortie aux bornes de C) :

$$\underline{H} = \frac{1}{1 + j\omega/(Q\omega_0) + (j\omega/\omega_0)^2} \quad f_0 = \frac{1}{2\pi\sqrt{LC}}$$

Attention**Inconvénient majeur des filtres passifs :**

- Ils **atténuent toujours** le signal ($\text{gain} \leq 1$). Pas d'amplification possible.
- Le 2nd ordre passif nécessite une **inductance**, composant encombrant, cher, et qui introduit des pertes et des couplages magnétiques parasites. En BF ($< 100 \text{ kHz}$), les inductances deviennent énormes.
- **L'impédance de charge modifie le filtre.** Un diviseur résistif en sortie change f_c et Q .

C'est pourquoi on préfère les **filtres actifs** en basse fréquence (audio, instrumentation, asservissement).

14.1.5 Pourquoi les filtres actifs ?

Un filtre actif utilise un **amplificateur opérationnel** (AOP) en combinaison avec des résistances et des condensateurs. Avantages :

- **Pas d'inductance** : uniquement R et $C \Rightarrow$ compact et bon marché.
- **Gain possible** : le filtre peut amplifier en même temps qu'il filtre.
- **Impédance de sortie faible** : la sortie de l'AOP attaque n'importe quelle charge sans modifier le filtre.
- **Q ajustable indépendamment** : on peut régler f_0 et Q séparément.

À retenir**Filtres passifs vs actifs :**

1. 1er ordre : RC ou CR. Simple, mais pente limitée (-20 dB/dc).
2. 2nd ordre passif : RLC. Pente -40 dB/dc mais nécessite une inductance.
3. 2nd ordre actif : RC + AOP (Sallen-Key, MFB...). Pas d'inductance, gain et Q réglables.
4. Pour l'ordre > 2 : on met en cascade des cellules du 2nd ordre.


14.2 Approfondissement**Approfondissement**

Topologies de filtres actifs, dimensionnement, et réponses normalisées (Butterworth, Bessel, Tchebychev). Prérequis : chapitre 13 (fonctions de transfert du 2nd ordre), notion d'AOP idéal.

14.2.1 La topologie Sallen-Key

C'est la topologie de filtre actif la plus utilisée pour le 2nd ordre. L'AOP est monté en **suiveur** (gain unitaire) ou en non-inverseur (gain > 1).

Passe-bas Sallen-Key (gain unitaire) :



Attention

Le schéma ci-dessus est une version simplifiée. Dans la topologie Sallen-Key complète, C_1 est connecté entre la sortie de R_2 et la sortie de l'AOP (rétroaction positive via C_1), ce qui est essentiel pour obtenir un $Q > 0,5$ sans inductance.

Formule clé

Pour un Sallen-Key passe-bas avec composants égaux ($R_1 = R_2 = R$, gain unitaire) :

$$f_0 = \frac{1}{2\pi R \sqrt{C_1 C_2}} \quad Q = \frac{\sqrt{C_1 C_2}}{C_1 + C_2} \cdot \frac{1}{1} = \frac{\sqrt{C_1/C_2}}{1 + C_1/C_2}$$

Pour un filtre Butterworth ($Q = 0,707$) avec $R_1 = R_2 = R$: choisir $C_1/C_2 = 2$, par exemple $C_1 = 2,2 \text{ nF}$, $C_2 = 1 \text{ nF}$.

14.2.2 La topologie MFB (Multiple Feedback)

La topologie MFB (ou Rauch) utilise l'AOP en **inverseur**. Elle est plus sensible aux tolérances des composants que la Sallen-Key, mais offre un meilleur comportement en HF (pas de rétroaction positive).

En pratique

Quand utiliser quoi :

- **Sallen-Key** : gain unitaire ou faible gain, $Q < 10$, simple à concevoir. Choix par défaut.
- **MFB** : gain inverseur, meilleur pour Q élevé, meilleur rejet HF. Utilisé en audio de précision.
- **State-variable** : permet de sortir simultanément PB, PH et PBande depuis le même circuit. Utilisé en synthétiseurs audio et en instrumentation.
- **Biquad** : grande flexibilité, composants indépendants pour f_0 , Q et gain. Utilisé dans les filtres programmables.

14.2.3 Réponses normalisées : Butterworth, Bessel, Tchebychev

Le choix de la **réponse normalisée** détermine la forme de la courbe de gain dans la bande passante et la transition vers la bande coupée.

Type	Bande pas-sante	Transition	Usage typique
Butterworth	Maximalement plate	Moyenne	Usage général, audio
Bessel	Quasi plate	Douce	Transmission de données, impulsions
Tchebychev I	Ondulation (ripple)	Raide	Réjection forte, télécoms
Tchebychev II	Plate	Raide (ondulation en bande coupée)	Filtrage RF
Elliptique (Cauer)	Ondulation	Très raide	Réjection maximale, espace minimal

Intuition

Le compromis fondamental : il est **impossible** d'avoir simultanément une bande passante parfaitement plate, une transition infiniment raide, et une phase parfaitement linéaire. Chaque type de filtre sacrifie un aspect pour optimiser les autres :

- Butterworth sacrifie la raideur pour la platitude.
- Bessel sacrifie la raideur pour la linéarité de phase (préserve la forme des signaux).
- Tchebychev sacrifie la platitude pour la raideur.
- Elliptique pousse le compromis au maximum : transition la plus raide pour un ordre donné, mais ondulation partout.

14.2.4 Tables de dimensionnement du 2nd ordre

Pour un filtre passe-bas du 2nd ordre de fréquence de coupure f_c , les valeurs de Q sont :

Type	Q (2nd ordre)	Dépassement transitoire
Bessel	0,577	0,4%
Butterworth	0,707	4,3%
Tchebychev 0,5 dB	0,864	13%
Tchebychev 1 dB	0,957	21%
Tchebychev 3 dB	1,306	39%

14.2.5 Filtres d'ordre supérieur par cascade

Pour obtenir un filtre d'ordre $n > 2$, on met en **cascade** des cellules du 2nd ordre (et une cellule du 1er ordre si n est impair). Chaque cellule a son propre Q_k et sa propre $f_{0,k}$, calculés à partir de tables.

Formule clé

Butterworth d'ordre n : $n/2$ cellules du 2nd ordre (si n pair) avec des Q_k donnés par :

$$Q_k = \frac{1}{2 \sin\left(\frac{(2k-1)\pi}{2n}\right)} \quad k = 1, 2, \dots, n/2$$

Toutes les cellules ont la même $f_0 = f_c$.

En pratique

Valeurs de Q pour Butterworth :

Ordre	Q des cellules
2	0,707
3	1,000 + 1er ordre
4	0,541 et 1,307
5	0,618 et 1,618 + 1er ordre
6	0,518, 0,707 et 1,932

Attention : la cellule de plus haut Q domine la réponse transitoire. Pour un Butterworth d'ordre 6, la cellule à $Q = 1,932$ a un pic de résonance de ~ 6 dB — elle doit être placée en *dernier* dans la cascade pour ne pas saturer les étages suivants.

14.2.6 Exemple de dimensionnement complet

En pratique

Cahier des charges : filtre anti-aliasing pour un ADC audio, $f_c = 20$ kHz, atténuation > 60 dB à 100 kHz, réponse Butterworth.

1. Choix de l'ordre : à 100 kHz, on est à $100/20 = 5 \times f_c$ (0,7 décade). Atténuation Butterworth d'ordre n : $\sim n \times 20$ dB par décade.

Plus précisément, à $f/f_c = 5$: $|H| = 1/\sqrt{1 + (f/f_c)^{2n}} = 1/\sqrt{1 + 5^{2n}}$.

$n = 3$: $|H| = 1/\sqrt{1 + 15625} \approx -42$ dB Insuffisant

$n = 4$: $|H| = 1/\sqrt{1 + 390625} \approx -56$ dB Presque

$n = 5$: $|H| = 1/\sqrt{1 + 9,77 \times 10^6} \approx -70$ dB OK

$\Rightarrow$ **Ordre 5** (2 cellules du 2nd ordre + 1 cellule du 1er ordre).

2. Valeurs de Q : Butterworth ordre 5 $\Rightarrow Q_1 = 0,618$, $Q_2 = 1,618$, + 1 cellule RC.

3. Dimensionnement : toutes les cellules ont $f_0 = f_c = 20$ kHz. Pour chaque cellule Sallen-Key avec $R_1 = R_2 = R$:

Choisissons $R = 3,3$ k Ω (valeur E24 pratique).

$C_{\text{ref}} = 1/(2\pi R f_0) = 1/(2\pi \times 3300 \times 20000) = 2,41$ nF.

Cellule 1 ($Q_1 = 0,618$) : $C_1 = 2Q \times C_{\text{ref}} = 1,236 \times 2,41 = 2,98$ nF $\rightarrow 3,3$ nF (E24).

$C_2 = C_{\text{ref}}/(2Q) = 2,41/1,236 = 1,95$ nF $\rightarrow 2,2$ nF (E24).

Cellule 2 ($Q_2 = 1,618$) : $C_1 = 2 \times 1,618 \times 2,41 = 7,80$ nF $\rightarrow 8,2$ nF (E24).

$C_2 = 2,41/(2 \times 1,618) = 0,745$ nF $\rightarrow 820$ pF (E24).

Cellule RC : $C = 1/(2\pi R f_c) = 2,41$ nF $\rightarrow 2,2$ nF.

4. Vérification : simuler le circuit complet dans SPICE et vérifier que l'atténuation atteint bien -60 dB à 100 kHz malgré les arrondis sur les valeurs de composants.

14.3 Niveau Ingénieur

Niveau Ingénieur

Sensibilité aux composants, filtres à capacités commutées, conception en RF, et considérations pratiques avancées.

14.3.1 Sensibilité aux tolérances des composants

En pratique, les résistances ont une tolérance de $\pm 1\%$ à $\pm 5\%$ et les condensateurs de $\pm 5\%$ à $\pm 20\%$. Ces dispersions décalent f_0 et Q par rapport aux valeurs théoriques.

Formule clé

La **sensibilité** de f_0 par rapport à un composant x est :

$$S_x^{f_0} = \frac{\partial f_0 / f_0}{\partial x / x} = \frac{x}{f_0} \frac{\partial f_0}{\partial x}$$

Pour un filtre RC : $f_0 = 1/(2\pi RC)$, donc $S_R^{f_0} = -1$ et $S_C^{f_0} = -1$. Une variation de +5% sur R décale f_0 de -5%.

Pour un filtre Sallen-Key, la sensibilité de Q aux composants peut être très élevée (surtout pour $Q > 5$). C'est pourquoi les topologies state-variable et biquad sont préférées quand Q doit être précis.

En pratique

Règles de conception :

- Utiliser des résistances à $\pm 1\%$ (série E96) pour les filtres de précision.
- Utiliser des condensateurs **C0G/NP0** (céramique classe I, $\pm 5\%$, stables en température et en tension) pour les applications critiques (audio, instrumentation).
- Éviter les X7R/X5R dans les filtres de précision (capacité varie avec la tension DC et la température).
- Pour $Q > 10$: préférer les topologies state-variable ou biquad (faible sensibilité).
- **Toujours simuler** avec des tolérances (analyse Monte Carlo dans SPICE) avant de fabriquer.

14.3.2 Filtres à capacités commutées (switched-capacitor)

Les filtres à capacités commutées remplacent les résistances par des **condensateurs commutés à haute fréquence**. L'avantage : la fréquence de coupure est déterminée par le **rapport de capacités** (très précis en technologie CMOS, $\pm 0,1\%$) et par la **fréquence d'horloge** (précise au quartz).

Formule clé

Un condensateur C_s commuté à la fréquence f_{clk} se comporte comme une résistance équivalente :

$$R_{\text{eq}} = \frac{1}{C_s \cdot f_{\text{clk}}}$$

En changeant f_{clk} , on change f_c du filtre sans toucher aux composants.

En pratique

Circuits intégrés courants : MAX291/MAX292, LTC1068, MF10. Ils intègrent un filtre d'ordre 4 à 8 dont la fréquence de coupure est fixée par une horloge externe : $f_c = f_{\text{clk}}/50$ ou $/100$ typiquement.

Avantages : f_c ajustable, précis, intégrable en CMOS.

Inconvénients : le signal est échantillonné à f_{clk} — il faut un filtre anti-aliasing *analogique* en amont. Et l'horloge injecte du bruit à f_{clk} (clock feedthrough).

14.3.3 Filtres passifs en RF et puissance

Au-dessus de quelques MHz, les filtres actifs ne fonctionnent plus (la bande passante de l'AOP est insuffisante). On revient aux **filtres passifs** LC :

En pratique

Topologies classiques en RF :

- **Filtre en π** : C - L - C (shunt-série-shunt). Impédance d'entrée et de sortie élevées.
- **Filtre en T** : L - C - L (série-shunt-série). Impédance d'entrée et de sortie faibles.
- **Filtre en échelle** : cascade de sections en π ou en T . Utilisé pour les filtres d'ordre élevé.

En puissance (filtrage EMI, alimentation) :

- **Filtre LC en π** sur les entrées secteur (norme EMI).
- **Filtre de sortie LC** des convertisseurs buck/boost (lisse l'ondulation de commutation).
- **Common-mode choke** + condensateurs Y pour le mode commun.

14.3.4 Limites des filtres analogiques et transition vers le numérique

Attention

Les filtres analogiques ont des limites fondamentales :

- **Dérive avec la température** : R , C , L changent $\Rightarrow f_c$ et Q dérivent.
- **Ordre limité** : au-delà de l'ordre 8–10, la cascade de cellules accumule les imprécisions et le bruit.
- **Pas de réponse à phase linéaire parfaite** : même le Bessel n'est que "quasi linéaire".
- **Pas reconfigurable** : changer f_c nécessite de changer des composants (sauf switched-cap).

Pour les applications exigeantes (audio haute fidélité, télécoms, radar), on préfère souvent un filtre **numérique** (FIR ou IIR) implémenté dans un DSP ou un FPGA. Le filtre analogique subsiste en amont comme **anti-aliasing** avant l'ADC, et en aval comme **filtre de reconstruction** après le DAC.

Exercices

Niveau débutant

Exercice 14.1 — On veut un filtre passe-bas RC avec $f_c = 1$ kHz. Si $C = 100$ nF, quelle résistance choisir ? Quel est le gain à 10 kHz ?

En pratique

Solution : $R = 1/(2\pi f_c C) = 1/(2\pi \times 10^3 \times 10^{-7}) = 1592 \Omega \rightarrow 1,5 \text{ k}\Omega$ (E24).
À 10 kHz ($= 10f_c$) : $G \approx -20 \text{ dB}$ ($= \div 10$). Exact : $|H| = 1/\sqrt{1 + 100} = 0,0995$
soit $-20,0 \text{ dB}$.

Exercice 14.2 — Un signal contient une composante utile à 50 Hz et un parasite à 50 kHz. On veut atténuer le parasite de 40 dB. Un filtre du 1er ordre suffit-il ?

En pratique

Solution : Rapport de fréquences : $50000/50 = 1000 = 3$ décades.
1er ordre : $3 \times 20 \text{ dB} = 60 \text{ dB}$. Oui, un 1er ordre avec f_c entre 50 Hz et 50 kHz suffit.
Choisissons $f_c = 500$ Hz. À 50 kHz : $f/f_c = 100 = 2$ décades $\Rightarrow -40 \text{ dB}$. OK.
Le signal utile à 50 Hz est à $0,1 \times f_c$: gain $\approx 0 \text{ dB}$ (quasi pas d'atténuation). ✓

Niveau intermédiaire

Exercice 14.3 — Dimensionnez un filtre Sallen-Key passe-bas Butterworth du 2nd ordre avec $f_c = 10$ kHz et $R_1 = R_2 = 10 \text{ k}\Omega$. Calculez C_1 et C_2 .

En pratique

Solution : Butterworth $\Rightarrow Q = 0,707$. Avec $R_1 = R_2 = R$:
 $C_{\text{ref}} = 1/(2\pi R f_c) = 1/(2\pi \times 10^4 \times 10^4) = 1,59 \text{ nF}$.
 $C_1 = 2Q \times C_{\text{ref}} = 2 \times 0,707 \times 1,59 = 2,25 \text{ nF} \rightarrow 2,2 \text{ nF}$ (E24).
 $C_2 = C_{\text{ref}}/(2Q) = 1,59/(2 \times 0,707) = 1,12 \text{ nF} \rightarrow 1 \text{ nF}$ (E24).
Vérification : $f_0 = 1/(2\pi R \sqrt{C_1 C_2}) = 1/(2\pi \times 10^4 \times \sqrt{2,2 \times 10^{-9} \times 10^{-9}})$
 $= 1/(2\pi \times 10^4 \times 1,483 \times 10^{-9}) = 10,7 \text{ kHz}$. Proche de 10 kHz (✓, l'arrondi E24 décale légèrement).

Exercice 14.4 — On met en cascade un passe-haut CR ($f_c = 20$ Hz) et un passe-bas RC ($f_c = 20$ kHz) avec un buffer entre les deux. Quel est le type de filtre résultant ? Quelle est la bande passante ? Tracez le diagramme de Bode asymptotique.

En pratique

Solution : C'est un **filtre passe-bande** du 1er ordre par côté : il laisse passer entre 20 Hz et 20 kHz (bande audio).
Bode asymptotique : montée à $+20 \text{ dB/dc}$ de 20 Hz à 20 Hz, plateau à 0 dB de 20 Hz à 20 kHz, descente à -20 dB/dc au-dessus de 20 kHz.
Bande passante à -3 dB : de 20 Hz à 20 kHz (exactement la bande audio).
 $G_{\text{total}} = G_{\text{PH}} + G_{\text{PB}}$ (en dB). Les phases s'additionnent aussi.

Niveau ingénieur

Exercice 14.5 — Un filtre anti-aliasing Butterworth d'ordre 4 doit avoir $f_c = 48$ kHz pour un ADC à 192 kHz. Calculez l'atténuation à $f_s/2 = 96$ kHz. Donnez les Q des deux cellules du 2nd ordre. Avec $R = 1$ k Ω , dimensionnez les condensateurs de chaque cellule Sallen-Key.

En pratique

Solution : À $f/f_c = 96/48 = 2$:

$$|H| = 1/\sqrt{1+2^8} = 1/\sqrt{257} = 0,0623 \text{ soit } -24 \text{ dB.}$$

Butterworth ordre 4 : $Q_1 = 0,541$ et $Q_2 = 1,307$.

$$C_{\text{ref}} = 1/(2\pi \times 10^3 \times 48000) = 3,32 \text{ nF.}$$

Cellule 1 ($Q_1 = 0,541$) :

$$C_1 = 2 \times 0,541 \times 3,32 = 3,59 \text{ nF} \rightarrow 3,3 \text{ nF.}$$

$$C_2 = 3,32/(2 \times 0,541) = 3,07 \text{ nF} \rightarrow 3,3 \text{ nF.}$$

Cellule 2 ($Q_2 = 1,307$) :

$$C_1 = 2 \times 1,307 \times 3,32 = 8,68 \text{ nF} \rightarrow 8,2 \text{ nF.}$$

$$C_2 = 3,32/(2 \times 1,307) = 1,27 \text{ nF} \rightarrow 1,2 \text{ nF.}$$

Ordre de cascade : cellule 1 (faible Q) en premier, cellule 2 (haut Q) en dernier pour éviter la saturation interne.

Exercice 14.6 — Un filtre passe-bande passif LC pour un récepteur à 433 MHz a $L = 22$ nH et $C = 6,2$ pF. Calculez f_0 . La bobine a un $Q_L = 40$ (résistance série R_L). La source et la charge sont de 50 Ω . Calculez le Q en charge et la bande passante.

En pratique

$$\textbf{Solution : } f_0 = 1/(2\pi\sqrt{22 \times 10^{-9} \times 6,2 \times 10^{-12}}) = 1/(2\pi \times 1,168 \times 10^{-10}) \\ = 1/(7,34 \times 10^{-10}) \approx 432 \text{ MHz. } \checkmark \text{ (proche de 433 MHz).}$$

$$R_L = \omega_0 L / Q_L = 2\pi \times 433 \times 10^6 \times 22 \times 10^{-9} / 40 = 1,50 \Omega.$$

Résistance totale du circuit : $R_{\text{tot}} = R_L + R_s + R_{\text{charge}}$. Ici, en circuit série : $R_{\text{tot}} = 1,5 + 50 + 50 = 101,5 \Omega$.

$$Q_L = (1/R_{\text{tot}})\sqrt{L/C} = (1/101,5)\sqrt{22 \times 10^{-9}/6,2 \times 10^{-12}} = (1/101,5) \times 59,6 = 0,587.$$

$\Delta f = f_0/Q_L = 433/0,587 \approx 738$ MHz. Le filtre est **totalelement sur-amorti** — les impédances source/charge de 50 Ω “écrasent” le Q du résonateur. Il faut un **réseau d'adaptation** (cf. chapitre 12) ou un couplage faible pour préserver la sélectivité.

Questions de compréhension

1. Pourquoi préfère-t-on les filtres actifs aux filtres passifs en dessous de 100 kHz ? Qu'est-ce qui change au-dessus ?
2. Un filtre Butterworth et un filtre Tchebychev de même ordre ont la même f_c . Lequel atténue le plus à $2f_c$? Lequel a la meilleure réponse en transitoire ? Pourquoi ?
3. On cascade trois cellules passe-bas du 1er ordre identiques ($f_c = 1$ kHz). Le filtre résultant a-t-il le même comportement qu'un Butterworth d'ordre 3 ? Si non, quelle est la différence ?

4. Expliquez pourquoi un filtre à capacités commutées nécessite un filtre anti-aliasing analogique en amont.

Résumé du chapitre

Résumé — Les Bases

1er ordre (RC/CR)	$f_c = 1/(2\pi RC)$, pente ± 20 dB/dc
2nd ordre passif	RLC : pente ± 40 dB/dc, nécessite une inductance
Filtre actif	RC + AOP : pas d'inductance, gain possible, Q réglable
Ordre supérieur	Cascade de cellules du 2nd ordre

Résumé — Approfondissement

Sallen-Key	Topologie la plus courante (suiveur ou non-inverseur)
MFB	Inverseur, meilleur pour Q élevé et rejet HF
Butterworth	$Q = 0,707$ (2nd ordre), maximale plat
Bessel	Phase linéaire, préserve les impulsions
Tchebychev	Transition raide, mais ondulation en bande passante

Résumé — Niveau Ingénieur

Sensibilité	$S_x^{f_0}$ mesure l'impact des tolérances — critique pour Q élevé
Switched-cap	$R_{eq} = 1/(C_s f_{clk})$ — f_c contrôlé par horloge
RF / puissance	Filtres LC passifs : topologies π , T, échelle
Numérique	FIR/IIR dans DSP/FPGA pour les besoins exigeants

Part V

Semi-conducteurs

Chapter 15

La Diode

*La diode est le composant semi-conducteur le plus simple :
elle laisse passer le courant dans un sens et le bloque dans l'autre.
C'est le premier composant non-linéaire du livre,
et la porte d'entrée vers toute l'électronique à semi-conducteurs.*

Jusqu'ici, tous les composants étudiés étaient **linéaires** : la relation entre tension et courant était proportionnelle (résistance) ou différentielle linéaire (condensateur, bobine). La diode rompt cette symétrie : son comportement dépend du *signe* de la tension appliquée. C'est ce qui permet le redressement, la protection, la détection et bien d'autres fonctions essentielles.

15.1 Les Bases


Les Bases

Cette section présente la diode de manière intuitive et pratique, sans entrer dans la physique des semi-conducteurs. Prérequis : chapitres 1 à 3 (courant, tension, résistance).

15.1.1 Qu'est-ce qu'une diode ?

Une diode est un composant à **deux bornes** (un dipôle) qui conduit le courant dans un seul sens.

- L'**anode** (A) : borne “+” de la diode.
- La **cathode** (K) : borne “-”, marquée par un trait ou une bande sur le boîtier.



Analogie

Le clapet anti-retour. Une diode est comme un clapet dans un tuyau d'eau :

- Dans le **sens passant** (anode $\rightarrow$ cathode) : le clapet s'ouvre et l'eau (le courant) circule. Mais il faut une pression minimale pour ouvrir le clapet $\Rightarrow$ c'est la **tension de seuil** V_F .
- Dans le **sens bloqué** (cathode $\rightarrow$ anode) : le clapet est fermé. Rien ne passe (ou presque).

Limite : si la pression inverse est trop forte, le clapet cède $\Rightarrow$ c'est le **claquage** (tension inverse maximale).

15.1.2 Les deux régimes de fonctionnement

Formule clé

Polarisation directe ($V_D > 0$, anode plus positive que cathode) :

- Si $V_D < V_F$ (tension de seuil) : la diode est **bloquée**. Très peu de courant passe.
- Si $V_D \geq V_F$: la diode **conduit**. Le courant circule de l'anode vers la cathode. La tension aux bornes reste approximativement V_F .

Polarisation inverse ($V_D < 0$) :


- La diode est **bloquée**. Un courant de fuite infime circule ($\sim$ nA à μ A selon la technologie).
- Si $|V_D|$ dépasse la **tension de claquage** V_{BR} : la diode conduit brutalement en inverse (destruction si non prévue).

15.1.3 Tension de seuil selon la technologie

Type de diode	V_F typique	Usage principal
Silicium (Si) standard	$\sim 0,7$ V	Redressement, usage général
Schottky	0,2 V à 0,4 V	Redressement rapide, alimentation
Germanium (Ge)	$\sim 0,3$ V	Détection radio (historique)
LED rouge	$\sim 1,8$ V	Signalisation
LED blanche/bleue	$\sim 3,0$ V	Éclairage

15.1.4 La caractéristique $I(V)$

La courbe courant-tension d'une diode est **fortement non-linéaire** :



Intuition

Ce qu'il faut retenir de cette courbe :

- **En direct** : rien ne se passe jusqu'à $\sim V_F$, puis le courant "explose" exponentiellement. La tension reste quasiment bloquée à V_F quelle que soit l'augmentation du courant.
- **En inverse** : quasi rien (courant de fuite I_S infime).
- **En claquage inverse** : au-delà de V_{BR} , le courant augmente brutalement en inverse. C'est destructeur pour une diode classique, mais c'est le **principe de fonctionnement** de la diode Zener.

15.1.5 Modèles simplifiés de la diode

Pour les calculs pratiques, on n'utilise *jamais* l'équation exponentielle directement. On utilise des modèles simplifiés :

Formule clé

Modèle idéal (le plus simple) :

- Directe : $V_D = 0$, la diode est un **court-circuit**.
- Inverse : $I_D = 0$, la diode est un **circuit ouvert**.

Modèle à seuil (le plus courant en pratique) :

- Directe : $V_D = V_F$ constant (0,7 V pour le Si). La diode est une source de tension.
- Inverse : $I_D = 0$.

Modèle à seuil + résistance (plus précis) :

- Directe : $V_D = V_F + r_D \cdot I_D$, avec r_D la résistance dynamique.
- Inverse : $I_D = 0$.


En pratique

Quel modèle utiliser ?

- **Idéal** : pour comprendre le principe d'un circuit (redressement, portes logiques).
- **À seuil** ($V_F = 0,7$ V) : pour les calculs à la main, les examens, et le dimensionnement rapide. C'est le modèle par défaut.
- $V_F + r_D$: quand la chute de tension exacte compte (alimentations de puissance, mesure de courant).
- **Exponentiel (Shockley)** : en simulation SPICE uniquement.

15.1.6 Circuit fondamental : la diode en série avec une résistance

Le circuit le plus basique : une source E , une résistance R et une diode en série.



Avec le modèle à seuil : si $E > V_F$: la diode conduit.

$$I = \frac{E - V_F}{R}$$

Si $E < V_F$: la diode est bloquée, $I = 0$.

Exemple : $E = 5$ V, $R = 330 \Omega$, diode Si ($V_F = 0,7$ V) :

$$I = (5 - 0,7)/330 = 4,3/330 = 13 \text{ mA}.$$

Attention

La résistance est indispensable. Sans elle, le courant n'est limité par rien : $I \rightarrow \infty$ (en théorie). En pratique, la diode et la source ont des résistances internes, mais le courant serait bien trop élevé et détruirait la diode. **Toujours limiter le courant dans une diode.**

15.1.7 Applications immédiates

1. Protection contre l'inversion de polarité : une diode en série avec l'alimentation protège le circuit si on branche la batterie à l'envers (le courant ne passe pas en inverse).

2. Diode de roue libre : placée en parallèle inverse d'une bobine de relais, elle absorbe la surtension quand le courant est coupé (cf. chapitre 8).

3. LED avec résistance de limitation : $R = (V_{\text{alim}} - V_F)/I_{\text{LED}}$. Pour une LED rouge ($V_F = 1,8 \text{ V}$, $I = 10 \text{ mA}$) sous 5 V : $R = (5 - 1,8)/0,01 = 320 \Omega \rightarrow 330 \Omega$.

À retenir

Les 5 idées essentielles sur la diode :

1. La diode conduit dans un sens (direct) et bloque dans l'autre (inverse).
2. En direct, elle impose une chute de tension V_F ($\sim 0,7 \text{ V}$ pour le silicium).
3. En inverse, elle ne laisse passer qu'un courant de fuite infime.
4. Au-delà de V_{BR} en inverse : claquage (destructeur sauf pour les Zener).
5. Toujours limiter le courant avec une résistance.

15.2 Approfondissement

Approfondissement

La jonction PN, l'équation de Shockley, le redressement, et les variantes de diodes.
Prérequis : bases du chapitre.


15.2.1 La jonction PN : d'où vient le comportement de la diode

Un semi-conducteur (comme le silicium) est un matériau dont la conductivité est entre celle d'un conducteur et celle d'un isolant. En le **dopant** (ajout contrôlé d'impuretés), on crée deux types :

- **Type N** (dopé au phosphore, arsenic) : excès d'électrons libres (porteurs *négatifs* majoritaires).
- **Type P** (dopé au bore, gallium) : excès de "trous" (absence d'électrons = porteurs *positifs* majoritaires).


Formation de la zone de déplétion

Quand on met un matériau P en contact avec un matériau N, un phénomène spontané se produit :



Mécanisme : les électrons du côté N diffusent vers le P (où ils sont rares), et les trous du P diffusent vers le N. À l'interface, ils se **recombinent** et disparaissent, laissant derrière eux des **ions fixes** : ions négatifs côté P (bore ionisé), ions positifs côté N (phosphore ionisé). Ces ions créent un **champ électrique interne** $\vec{E}$ dirigé de N vers P, qui s'oppose à la diffusion et finit par l'arrêter. L'équilibre est atteint quand le courant de diffusion est exactement compensé par le courant de dérive (dû au champ).

Polarisation directe et inverse



Formule clé

Résumé physique :

- La **barrière de potentiel** intrinsèque ($V_0 \approx 0,7\text{V}$ pour le Si) est due au champ électrique interne de la ZCE.
- **En direct** ($V_D > 0$) : la tension externe *s'oppose* au champ interne $\Rightarrow$ la ZCE se *rétrécit* $\Rightarrow$ les porteurs traversent $\Rightarrow$ courant. Quand $V_D \approx V_0$, la barrière est presque annulée et le courant croît exponentiellement.
- **En inverse** ($V_D < 0$) : la tension externe *renforce* le champ interne $\Rightarrow$ la ZCE *s'élargit* $\Rightarrow$ aucun porteur majoritaire ne traverse. Seuls les porteurs *minoritaires* (rares, d'origine thermique) créent le courant de fuite I_S .

Attention

Effet de la température : I_S double environ tous les 10 C. À 25 C, $I_S \sim 1\text{nA}$ pour une diode Si. À 125 C, $I_S \sim 1\mu\text{A}$. C'est pourquoi les circuits à diodes se comportent différemment à chaud : la tension de seuil V_F *diminue* d'environ -2mV/C . Ce coefficient est exploité dans les **capteurs de température à diode** et les **références de tension bandgap**.

15.2.2 L'équation de Shockley

La relation $I(V)$ exacte d'une diode est donnée par l'**équation de Shockley** :

Formule clé

$$I_D = I_S (e^{V_D/nV_T} - 1)$$

- I_S : courant de saturation inverse ($\sim 1 \text{ nA}$ à $1 \mu\text{A}$ selon la diode et la température).
- $V_T = kT/q$: **tension thermique** (26 mV à 25 C).
- n : facteur d'idéalité (1 à 2, typiquement ≈ 1 pour les diodes Si standard).
- $k = 1,381 \times 10^{-23} \text{ J/K}$: constante de Boltzmann.
- $q = 1,602 \times 10^{-19} \text{ C}$: charge de l'électron.
- T : température absolue (K).

Intuition

Ce que dit Shockley : le courant croît *exponentiellement* avec la tension. Un changement de seulement 60 mV (à $n = 1$) multiplie le courant par **10**. C'est pourquoi la caractéristique directe semble "verticale" à l'échelle du circuit : entre 0,6 V (quasi pas de courant) et 0,7 V (courant nominal), il n'y a que 100 mV de différence, mais le courant a changé de plusieurs décades.

15.2.3 Résistance dynamique

Au voisinage d'un point de fonctionnement (V_D, I_D), la diode se comporte comme une petite résistance :

Formule clé

$$r_d = \frac{dV_D}{dI_D} = \frac{nV_T}{I_D}$$


À $I_D = 1 \text{ mA}$ ($n = 1$) : $r_d = 26/1 = 26 \Omega$.

À $I_D = 10 \text{ mA}$: $r_d = 2,6 \Omega$.

Cette résistance dynamique est utilisée dans le modèle petit signal (circuits analogiques) et explique pourquoi la chute de tension "augmente un peu" quand le courant augmente.

15.2.4 Redressement simple alternance

La première application historique de la diode : convertir l'AC en DC.



La diode ne conduit que pendant les alternances positives. La tension aux bornes de R est une succession de demi-sinusoïdes :


- Alternance positive : $v_{\text{out}} = v_{\text{AC}} - V_F$ (la diode conduit).

- Alternance négative : $v_{\text{out}} = 0$ (la diode est bloquée).

La tension moyenne en sortie est : $V_{\text{moy}} = (\hat{V} - V_F)/\pi \approx \hat{V}/\pi$.

15.2.5 Pont de Graetz (redressement double alternance)

Pour utiliser les *deux* alternances, on utilise un pont de 4 diodes :



Les deux alternances sont redressées. La tension moyenne est : $V_{\text{moy}} = 2(\hat{V} - 2V_F)/\pi$.

Attention

Le pont de diodes perd **deux chutes de diode** ($2V_F \approx 1,4\text{ V}$ en Si). Pour les alimentations basse tension (3,3 V, 5 V), c'est une perte significative. On utilise alors des **diodes Schottky** ($2 \times 0,3\text{ V} = 0,6\text{ V}$) ou un **redressement synchrone** (MOSFETs, perte $< 0,1\text{ V}$).

15.2.6 Les variantes de diodes

Type	V_F / V_{BR}	Fonction et usage
Redressement (1N400x)	0,7 V	Redressement secteur, protection. Lente ($t_{rr} \sim 30\text{ }\mu\text{s}$).
Schottky	0,2 V–0,4 V	Redressement rapide, convertisseurs DC-DC. V_{BR} limité ($< 100\text{ V}$).
Zener	V_Z choisi	Régulation de tension (fonctionne en inverse). De 2,4 V à 200 V.
LED	1,8 V–3,5 V	Signalisation, éclairage. Émet de la lumière en direct.
TVS	V_{BR} choisi	Protection contre les surtensions (ESD, foudre). Très rapide ($< 1\text{ ns}$).
Varicap	—	Capacité variable commandée en tension. Utilisée dans les VCO et les PLL.
Photodiode	—	Génère un courant proportionnel à la lumière reçue. Capteurs, fibres optiques.

15.3 Niveau Ingénieur

Niveau Ingénieur

Modèle SPICE, effets dynamiques, pertes de commutation, et diode dans les convertisseurs de puissance.

15.3.1 Modèle SPICE de la diode

Le simulateur SPICE utilise un modèle beaucoup plus complet que Shockley. Les paramètres principaux :

Paramètre	Symbole	Typique (1N4148)	Signification
Courant de saturation	I_S	2,52 nA	Fuite inverse
Facteur d'idéalité	n (N)	1,75	Pente exponentielle
Résistance série	R_S	0,568 Ω	Résistance du bulk Si
Tension de claquage	BV	100 V	Tension inverse max
Capacité de jonction	C_{J0}	4 pF	Capacité à $V = 0$
Temps de recouvrement	T_T	11,5 ns	Temps de transit

15.3.2 Capacité de jonction et comportement dynamique

La zone de déplétion se comporte comme un **condensateur** dont la capacité varie avec la tension inverse :

Formule clé

$$C_j(V) = \frac{C_{J0}}{(1 - V/V_J)^M}$$

avec $V_J \approx 0,7$ V (potentiel de jonction) et $M \approx 0,33$ à 0,5.

En pratique

Conséquences :

- **Varicap** : cette dépendance est exploitée volontairement. En faisant varier la tension inverse, on change la capacité. C'est le principe des oscillateurs commandés en tension (VCO).
- **Limitation en fréquence** : pour une diode de redressement, C_j limite la vitesse de commutation. Une 1N4007 ($C_j \sim 15$ pF, $t_{rr} \sim 30$ μ s) est inutilisable au-dessus de ~ 10 kHz. Une Schottky ($t_{rr} < 10$ ns) monte à des dizaines de MHz.

15.3.3 Temps de recouvrement inverse (t_{rr})

Quand une diode passe de l'état passant à l'état bloqué, elle ne se bloque pas instantanément. Pendant un bref instant (t_{rr}), un **courant inverse** circule (évacuation des charges stockées dans la jonction).

Attention

En commutation de puissance, t_{rr} est critique. Pendant le recouvrement, la diode dissipe de la puissance ($V_R \times I_{rr}$). À haute fréquence de commutation (100 kHz–1 MHz dans les convertisseurs modernes), ces pertes de commutation peuvent devenir dominantes.

Solutions :

- Diodes Schottky : pas de recouvrement (jonction métal-semi-conducteur, pas de charges stockées).
- Diodes ultrafast ($t_{rr} < 50$ ns) : compromis pour les applications moyenne fréquence.
- Redressement synchrone (MOSFET) : élimine complètement le problème.

15.3.4 Pertes dans une diode de puissance

Les pertes totales dans une diode ont deux composantes :

Formule clé

$$P_{\text{total}} = \underbrace{V_F \cdot I_{\text{moy}}}_{\text{pertes en conduction}} + \underbrace{f_{\text{sw}} \cdot E_{\text{rr}}}_{\text{pertes de commutation}}$$

- $V_F \cdot I_{\text{moy}}$: pertes “statiques” dues à la chute directe.
- $f_{\text{sw}} \cdot E_{\text{rr}}$: pertes “dynamiques” dues au recouvrement inverse à chaque commutation. E_{rr} est l’énergie dissipée par événement de recouvrement.

En pratique

Exemple : diode 1N5819 (Schottky, $V_F = 0,45$ V) dans un convertisseur buck à $f_{\text{sw}} = 500$ kHz, $I_{\text{moy}} = 1$ A :

Pertes conduction : $0,45 \times 1 = 0,45$ W.


Pertes commutation : quasi nulles (Schottky, pas de t_{rr}). $P_{\text{total}} \approx 0,45$ W.

Comparaison avec une 1N4007 ($V_F = 0,9$ V, $t_{rr} = 30$ µs) : pertes conduction = $0,9$ W, pertes commutation $\gg 1$ W à 500 kHz. **Totalement inadaptée.**

15.3.5 La diode Zener : régulation de tension

La diode Zener est conçue pour fonctionner en **claquage inverse contrôlé**. Contrairement à une diode classique (où le claquage est destructeur), la Zener est fabriquée pour supporter un courant inverse stable. Elle maintient une tension quasi constante V_Z à ses bornes.

Circuit de régulation Zener :



Formule clé

Principe : la résistance R limite le courant total. La Zener “absorbe” l’excédent de courant que la charge ne consomme pas, maintenant ainsi $V_{\text{out}} = V_Z$ constant.

Loi des nœuds au point A : $I_R = I_Z + I_L$

Courant dans R : $I_R = \frac{V_{\text{in}} - V_Z}{R}$

Courant dans la Zener : $I_Z = \frac{V_{\text{in}} - V_Z}{R} - I_L$

Conditions de fonctionnement :

- $I_Z > I_{Z,\text{min}}$ ($\sim 1 \text{ mA}$ à 5 mA) : la Zener doit avoir assez de courant pour rester en claquage.
- $I_Z < I_{Z,\text{max}}$: sinon la puissance dissipée dépasse P_{max} et la Zener grille.
- Si $I_Z < 0$: la Zener ne conduit plus, **elle ne régule plus**. La tension de sortie chute.

En pratique

Méthode de résolution d’un circuit à Zener (hypothèse/vérification) :

La méthode rigoureuse est identique à celle des circuits à diode :

1. **Hypothèse :** on suppose que la Zener conduit ($V_{\text{out}} = V_Z$).
2. **Calcul :** on calcule I_R , I_L , puis $I_Z = I_R - I_L$.
3. **Vérification :** si $I_Z > 0$, l’hypothèse est correcte. Si $I_Z < 0$, l’hypothèse est fautive : la Zener est bloquée, et il faut recalculer avec un simple diviseur résistif (Zener = circuit ouvert).

Attention

Limites de la régulation Zener :

- **Rendement catastrophique :** toute la puissance excédentaire est dissipée dans R et la Zener.
- **Régulation imparfaite :** la tension V_Z n’est pas parfaitement constante — elle varie légèrement avec I_Z (résistance dynamique $r_Z \sim 1 \Omega$ à 50Ω).
- **Dérive en température :** les Zener de basse tension ($V_Z < 5 \text{ V}$, effet Zener pur) ont un coefficient négatif ; les hautes tensions ($V_Z > 6 \text{ V}$, effet avalanche) ont un coefficient positif. À $V_Z \approx 5,6 \text{ V}$, les deux effets se compensent $\Rightarrow$ dérive minimale. C’est pourquoi les références de tension Zener sont souvent à $5,6 \text{ V}$.

En pratique, la régulation Zener n’est utilisée que pour les **faibles courants** ($< 50 \text{ mA}$), comme référence de tension, ou comme protection (écrêtage). Pour les courants plus élevés, on utilise un **régulateur intégré** (LDO ou DC-DC).

Exercices

Niveau débutant

Exercice 15.1 — Une LED rouge ($V_F = 1,8\text{ V}$, $I = 15\text{ mA}$) doit être alimentée par une batterie de 9 V . Quelle résistance de limitation utiliser ? Quelle puissance dissipe-t-elle ?

En pratique

Solution : $R = (V_{\text{bat}} - V_F)/I = (9 - 1,8)/0,015 = 480\ \Omega \rightarrow 470\ \Omega$ (E24).
 $P_R = (V_{\text{bat}} - V_F) \times I = 7,2 \times 0,015 = 108\text{ mW}$. Une résistance $1/4\text{ W}$ suffit.
 $P_{\text{LED}} = V_F \times I = 1,8 \times 0,015 = 27\text{ mW}$.

Exercice 15.2 — Un circuit est alimenté par $E = 12\text{ V}$ via une diode de protection (Si, $V_F = 0,7\text{ V}$). Quelle tension arrive effectivement au circuit ? Si le circuit consomme 200 mA , quelle puissance la diode dissipe-t-elle ?

En pratique

Solution : $V_{\text{circuit}} = E - V_F = 12 - 0,7 = 11,3\text{ V}$.
 $P_D = V_F \times I = 0,7 \times 0,2 = 140\text{ mW}$.
Pour réduire la perte, on peut utiliser une Schottky ($V_F \approx 0,3\text{ V}$, $P = 60\text{ mW}$) ou un MOSFET de protection (“ideal diode”, $V_F < 50\text{ mV}$).

Niveau intermédiaire

Exercice 15.3 — Un pont de Graetz (4 diodes Si) redresse le secteur (230 V eff , 50 Hz) pour alimenter un condensateur de filtrage de $470\ \mu\text{F}$. Calculez la tension crête en sortie, la tension d’ondulation (ripple) pour une charge tirant $0,5\text{ A}$, et la puissance dissipée dans les diodes.

En pratique

Solution : Tension crête : $\hat{V} = 230\sqrt{2} - 2V_F = 325 - 1,4 = 323,6\text{ V}$.
Ondulation (approximation classique pour charge résistive) : $\Delta V \approx I/(fC) = 0,5/(100 \times 470 \times 10^{-6}) = 10,6\text{ V}$ (à $f = 2 \times 50\text{ Hz}$, car double alternance).
 $\Delta V/\hat{V} = 10,6/323,6 = 3,3\%$. Acceptable pour une alimentation avec régulateur en aval.
Puissance diodes : $P = 2V_F \times I = 1,4 \times 0,5 = 0,7\text{ W}$ (deux diodes conduisent à chaque instant).

Exercice 15.4 — À $I_D = 1\text{ mA}$, une diode Si a $V_D = 0,65\text{ V}$. À $I_D = 10\text{ mA}$, $V_D = 0,72\text{ V}$. Vérifiez la cohérence avec l’équation de Shockley et estimez n .

En pratique

Solution : De Shockley : $V_D = nV_T \ln(I_D/I_S)$ (en négligeant le -1).

$$\Delta V = V_2 - V_1 = nV_T \ln(I_2/I_1) = nV_T \ln(10).$$

$$0,72 - 0,65 = n \times 0,026 \times 2,303.$$

$$0,07 = n \times 0,0599 \Rightarrow n = 1,17.$$

Cohérent : n entre 1 et 2, typique d'une diode Si. On a aussi confirmé la règle : $\sim 60 \text{ mV}$ par décade de courant (pour $n \approx 1$).

Niveau ingénieur

Exercice 15.5 — Un convertisseur buck fonctionne à $f_{\text{sw}} = 300 \text{ kHz}$, $V_{\text{in}} = 12 \text{ V}$, $V_{\text{out}} = 5 \text{ V}$, $I_L = 2 \text{ A}$. Comparez les pertes totales entre une diode 1N5819 (Schottky, $V_F = 0,45 \text{ V}$, $t_{rr} \approx 0$) et une 1N4007 ($V_F = 0,9 \text{ V}$, $t_{rr} = 30 \mu\text{s}$, $I_{rr} = 0,5 \text{ A}$).

En pratique

Solution :

1N5819 (Schottky) : duty cycle $D = V_{\text{out}}/V_{\text{in}} = 5/12 = 0,42$. La diode conduit pendant $(1 - D) = 58\%$ du temps. $I_{\text{moy, diode}} = I_L(1 - D) = 2 \times 0,58 = 1,16 \text{ A}$.

$$P_{\text{cond}} = V_F \times I_{\text{moy}} = 0,45 \times 1,16 = 0,52 \text{ W}.$$

$$P_{\text{sw}} \approx 0 \text{ (Schottky)}. P_{\text{total}} \approx 0,52 \text{ W}.$$

$$\textbf{1N4007 : } P_{\text{cond}} = 0,9 \times 1,16 = 1,04 \text{ W}.$$

$$E_{rr} \approx \frac{1}{2} V_R \times I_{rr} \times t_{rr} = \frac{1}{2} \times 12 \times 0,5 \times 30 \times 10^{-6} = 90 \mu\text{J}.$$

$$P_{\text{sw}} = f \times E_{rr} = 300000 \times 90 \times 10^{-6} = 27 \text{ W} !!$$

$P_{\text{total}} \approx 28 \text{ W}$. La diode fond en quelques secondes. La 1N4007 est **totalemt inadaptée** à la commutation HF.

Exercice 15.6 — Une diode Zener de $5,1 \text{ V}$ est utilisée pour réguler une tension issue d'une alimentation variable ($V_{\text{in}} = 8 \text{ V}$ à 15 V). $R = 220 \Omega$. La charge consomme $I_L = 10 \text{ mA}$. Calculez le courant dans la Zener et la puissance dissipée pour $V_{\text{in}} = 8 \text{ V}$ et $V_{\text{in}} = 15 \text{ V}$. La Zener tient-elle ($P_{\text{max}} = 0,5 \text{ W}$) ?

En pratique

Solution :

$$\text{À } V_{\text{in}} = 8 \text{ V} : I_R = (V_{\text{in}} - V_Z)/R = (8 - 5,1)/220 = 13,2 \text{ mA}.$$

$$I_Z = I_R - I_L = 13,2 - 10 = 3,2 \text{ mA}. \text{ OK } (> 0, \text{ la Zener régule}).$$

$$P_Z = V_Z \times I_Z = 5,1 \times 3,2 = 16,3 \text{ mW}.$$

$$\text{À } V_{\text{in}} = 15 \text{ V} : I_R = (15 - 5,1)/220 = 45 \text{ mA}.$$

$$I_Z = 45 - 10 = 35 \text{ mA}. P_Z = 5,1 \times 35 = 178,5 \text{ mW}. \text{ OK } (< 500 \text{ mW}).$$

$$P_R = (V_{\text{in}} - V_Z)^2/R = 9,9^2/220 = 445 \text{ mW}. \text{ Il faut une résistance } 1/2 \text{ W}.$$

$$\textbf{Rendement à } V_{\text{in}} = 15 \text{ V} : \eta = P_L/P_{\text{in}} = (5,1 \times 10)/(15 \times 45) = 51/675 = 7,6\%.$$

C'est catastrophique : 92% de la puissance est perdue ! Pour une charge de 10 mA , c'est tolérable. Au-delà, il faut un régulateur intégré.

Exercice 15.7 — (Méthode hypothèse/vérification) On reprend le circuit de l'exercice 15.6 ($V_Z = 5,1 \text{ V}$, $R = 220 \Omega$) mais cette fois avec $V_{\text{in}} = 6 \text{ V}$ et $R_L = 100 \Omega$.

(a) On suppose que la Zener conduit. Calculez I_R , I_L , et I_Z . L'hypothèse est-elle

vérifiée ?

(b) Si la Zener ne conduit pas, recalculez la tension de sortie réelle.

En pratique

Solution :

(a) **Hypothèse : la Zener conduit** $\Rightarrow V_{\text{out}} = V_Z = 5,1 \text{ V}$.

$$I_R = (V_{\text{in}} - V_Z)/R = (6 - 5,1)/220 = 0,9/220 = 4,09 \text{ mA}.$$

$$I_L = V_Z/R_L = 5,1/100 = 51 \text{ mA}.$$

$$I_Z = I_R - I_L = 4,09 - 51 = -46,9 \text{ mA}.$$

$I_Z < 0$! **L'hypothèse est FAUSSE.** La Zener ne peut pas “absorber” un courant négatif (elle n’est pas une source de courant). Physiquement, la charge demande beaucoup plus de courant (51 mA) que ce que R peut fournir (4 mA).

(b) **La Zener est bloquée** $\Rightarrow$ on la remplace par un circuit ouvert. Le circuit devient un simple diviseur $R - R_L$:

$$V_{\text{out}} = V_{\text{in}} \times \frac{R_L}{R + R_L} = 6 \times \frac{100}{220 + 100} = 6 \times \frac{100}{320} = 1,875 \text{ V}.$$

La tension de sortie n’est que 1,875 V — bien en dessous de V_Z . La Zener ne régule pas du tout : la charge est trop gourmande pour la valeur de R choisie.

Pour que ça fonctionne : il faudrait $I_R > I_L$, donc $(V_{\text{in}} - V_Z)/R > V_Z/R_L$. Avec $R_L = 100 \Omega$ et $V_Z = 5,1 \text{ V}$: $I_L = 51 \text{ mA}$. Il faudrait $R < (V_{\text{in}} - V_Z)/I_L = 0,9/0,051 = 17,6 \Omega$. Mais alors la puissance dissipée dans R serait $(6 - 5,1)^2/17,6 = 46 \text{ mW}$ et la Zener consommerait presque rien — c’est un cas limite très peu pratique.

Morale : la régulation Zener ne fonctionne que si $I_L \ll I_R$. Pour des charges qui consomment beaucoup, **il faut un régulateur actif.**

Questions de compréhension

1. Pourquoi une diode a-t-elle une tension de seuil $V_F \neq 0$? Répondez en termes de barrière de potentiel de la jonction PN.
2. On branche deux diodes en parallèle pour “partager le courant”. Est-ce une bonne idée ? Pourquoi ? (Pensez à l’exponentielle et aux tolérances sur V_F .)
3. Pourquoi les diodes Schottky ont-elles un V_F plus bas que les diodes Si ? Quel est le compromis ?
4. Une LED est-elle une diode ? Si oui, pourquoi émet-elle de la lumière alors qu’une diode Si ordinaire n’en émet pas ?

Résumé du chapitre

Résumé — Les Bases

Principe	Conduit en direct (A→K), bloque en inverse
Seuil	$V_F \approx 0,7 \text{ V}$ (Si), $0,3 \text{ V}$ (Schottky), $1,8 \text{ V}+$ (LED)
Modèle pratique	$V_D = V_F$ en direct, $I_D = 0$ en inverse
Résistance série	Toujours limiter le courant !

Résumé — Approfondissement

Jonction PN	Zone de déplétion = barrière de $\sim 0,7\text{ V}$
Shockley	$I = I_S(e^{V/nV_T} - 1)$ — exponentielle, 60 mV/dcade
r_d	nV_T/I_D — résistance dynamique petit signal
Redressement	Simple alternance, pont de Graetz + filtrage
Variantes	Schottky, Zener, LED, TVS, varicap, photodiode

Résumé — Niveau Ingénieur

Modèle SPICE	$I_S, n, R_S, C_{J0}, BV, T_T$
$C_j(V)$	Capacité variable $\Rightarrow$ varicap (VCO), limite en fréquence
t_{rr}	Recouvrement inverse — pertes de commutation à HF
Pertes totales	$P = V_F I_{\text{moy}} + f_{\text{sw}} E_{rr}$ — Schottky élimine E_{rr}

Chapter 16

Le Transistor Bipolaire (BJT)

*Le transistor bipolaire est le premier composant actif
à semi-conducteurs de l'histoire (1947, Bardeen, Brattain, Shockley).
Son principe : une tension base-émetteur contrôle l'injection
de porteurs à travers une base mince, créant un courant collecteur
bien supérieur au courant de commande.*

Contrairement à une idée reçue tenace, le BJT n'est **pas** fondamentalement “commandé en courant”. C’est la *tension* V_{BE} qui contrôle physiquement le courant I_C via l’injection de porteurs dans la base. Le courant de base I_B est une *conséquence* des recombinaisons dans la base, pas la cause du courant collecteur. Cette distinction, qui peut sembler académique, est en réalité cruciale pour comprendre la transconductance, le bruit, et la conception des circuits intégrés analogiques.

Ce chapitre présente le BJT selon trois niveaux de lecture : l’intuition (analogies et règles pratiques), le modèle ingénieur (outils de calcul), et le modèle physique (transport de porteurs et champs).

16.1 Les Bases


Les Bases

Niveau intuitif : fonctionnement qualitatif, règles pratiques, commutation. Prérequis : chapitres 1 à 3 et chapitre 15 (diode, jonction PN).

16.1.1 Un composant à trois bornes

Un transistor bipolaire (BJT, *Bipolar Junction Transistor*) possède **trois bornes** :

- **Base** (B) : la borne de commande.
- **Collecteur** (C) : la borne par laquelle entre le courant principal.
- **Émetteur** (E) : la borne par laquelle sort le courant total.



La flèche sur l'émetteur indique le sens du courant *conventionnel*. Ce chapitre traite principalement du **NPN**, le plus courant (2N2222, BC547, 2N3904). Le PNP fonctionne de manière symétrique avec tensions et courants inversés.

16.1.2 Le principe : une tension contrôle un courant

Analogie

Le robinet d'eau. Imaginez un gros tuyau (collecteur $\rightarrow$ émetteur) avec un robinet commandé par la *position* d'un levier (la tension V_{BE}) :

- Levier en dessous du seuil : le robinet est fermé $\Rightarrow$ pas de débit. Transistor **bloqué**.
- Levier légèrement au-dessus du seuil : un débit proportionnel à l'ouverture $\Rightarrow$ **régime actif** (amplification).
- Levier grand ouvert : le débit est limité par le tuyau lui-même, pas par le robinet $\Rightarrow$ transistor **saturé**.

Tourner le levier demande un effort (le courant de base I_B), mais c'est la position du levier (la tension V_{BE}) qui détermine le débit.

Formule clé

Relation pratique (régime actif) :

$$I_C \approx \beta \cdot I_B$$

- I_C : courant collecteur (le courant utile).
- I_B : courant de base (le courant de commande).
- β (ou h_{FE}) : gain en courant. Typiquement 50 à 500.

Attention

β est un paramètre pratique, pas une constante physique. Il varie fortement avec :

- le courant I_C (chute à faible et fort courant),
- la tension V_{CE} (effet Early),
- la température (augmente d'environ $+0,5\%/C$ à $+1\%/C$),
- le lot de fabrication (dispersions de 1 à 5 entre $\beta_{\min}$ et $\beta_{\max}$).

Conséquence : on ne conçoit **jamais** un circuit dont le fonctionnement dépend de la valeur exacte de β . On utilise soit la sursaturation (en commutation), soit la rétroaction (en amplification).

16.1.3 Les trois régimes de fonctionnement


Régime	Condition	Comportement
Bloqué	$V_{BE} < V_{BE,on}$ ($\approx 0,5\text{ V} - 0,6\text{ V}$)	$I_C \approx 0$ (courant de fuite I_{CEO} résiduel, nA à μA)
Actif (direct)	$V_{BE} \approx 0,6\text{ V} - 0,8\text{ V}$, $V_{CE} > V_{CE,sat}$	I_C contrôlé par V_{BE} (ou par βI_B en approximation)
Saturé	$V_{BE} \approx 0,7\text{ V} - 0,8\text{ V}$, $V_{CE} \approx 0,1\text{ V} - 0,3\text{ V}$	Les deux jonctions passantes. Charges stockées dans la base.

Attention

“ $I_C = 0$ en bloqué” est une approximation. En réalité, un courant de fuite I_{CEO} circule (porteurs minoritaires thermiques + fuites de surface). Ce courant est négligeable à 25 C (nA) mais peut atteindre des μA à haute température. Pour les applications de précision (intégrateurs, échantillonneurs-bloqueurs), ce courant de fuite compte.

16.1.4 Le BJT en commutation

En commutation, le transistor est soit **bloqué** (interrupteur ouvert), soit **saturé** (interrupteur fermé). On ne reste jamais en régime actif (transition aussi rapide que possible).



Formule clé

Dimensionnement en commutation :

1. Courant collecteur nécessaire : $I_C = (V_{CC} - V_{CE,sat})/R_{charge}$.
2. Courant de base pour **sursaturer** (facteur $k = 3$ à 5 , pour garantir la saturation malgré les dispersions de β) :

$$R_B = \frac{V_{cmd} - V_{BE,sat}}{k \cdot I_C / \beta_{min}}$$

$V_{BE,sat} \approx 0,7\text{V}-0,8\text{V}$ en saturation (légèrement supérieur au V_{BE} en actif car les deux jonctions sont polarisées en direct).

Attention

La saturation a un prix : le temps de stockage. En saturation, des charges *excédentaires* sont injectées et stockées dans la base. Quand on veut bloquer le transistor, ces charges doivent d'abord être évacuées avant que le courant ne diminue. Ce **temps de stockage** t_s (typiquement $0,1\mu\text{s}$ à $5\mu\text{s}$) limite la fréquence de commutation du BJT.

Solutions : diode Schottky anti-saturation (clamp Baker), sursaturation modérée (réduire k), ou utiliser un MOSFET (pas de charges stockées).

À retenir

L'essentiel sur le BJT (niveau intuitif) :

1. Trois bornes : Base (commande), Collecteur (puissance), Émetteur (commun).
2. La *tension* V_{BE} contrôle I_C . La relation $I_C \approx \beta I_B$ est une conséquence pratique.
3. β est variable et peu fiable $\Rightarrow$ ne jamais s'y fier pour un gain précis.
4. En commutation : sursaturer, mais attention au temps de stockage.
5. En amplification : toujours stabiliser le point de repos par rétroaction.


16.2 Approfondissement

Approfondissement

Modèle ingénieur : équation de Shockley, polarisation, modèle petit signal hybride- π dérivé de la physique, gain en tension. Prérequis : chapitre 15 (jonction PN, Shockley).

16.2.1 La vraie causalité : V_{BE} contrôle I_C

Structure physique



La chaîne causale physique

La séquence physique qui crée le courant collecteur est :

Formule clé

$V_{BE} \xrightarrow{1. \text{ abaisse la barrière }} \text{injection d'électrons} \xrightarrow{2. \text{ diffusion }} \text{traversée de la base} \xrightarrow{3. \text{ collecte }} I_C$

1. V_{BE} en polarisation directe **abaisse la barrière de potentiel** de la jonction BE. Les électrons de l'émetteur (N^+ , fortement dopé) sont injectés massivement dans la base P.
2. Les électrons injectés **diffusent** à travers la base mince. Comme la base est très mince ($W_B \ll L_n$, longueur de diffusion) et faiblement dopée, la *grande majorité* des électrons traverse sans se recombiner.
3. Les électrons qui arrivent à la jonction BC (polarisée en inverse en régime actif) sont **aspirés** par le champ électrique de la zone de déplétion vers le collecteur $\Rightarrow$ courant I_C .

Et le courant de base I_B ? C'est la *conséquence* de deux phénomènes mineurs :

- Les quelques recombinaisons dans la base (électrons qui "disparaissent" en se recombinant avec des trous) $\Rightarrow$ il faut fournir des trous de remplacement.
- L'injection de trous de la base P vers l'émetteur N^+ (courant inverse de la jonction BE, faible car l'émetteur est beaucoup plus dopé).

Attention

I_B n'est pas la cause de I_C . C'est V_{BE} qui contrôle l'injection. I_B est un "effet secondaire" des recombinaisons. Le gain $\beta = I_C/I_B$ est élevé *parce que* la base est mince et faiblement dopée (peu de recombinaisons), pas parce que le transistor "amplifie le courant de base".

Cette distinction est fondamentale pour comprendre :

- pourquoi β varie (il dépend des recombinaisons, pas d'un mécanisme fondamental),
- pourquoi le modèle petit signal utilise $g_m = \partial I_C / \partial V_{BE}$ (commandé en tension),
- pourquoi la conception de circuits intégrés ne repose jamais sur β .

16.2.2 L'équation de Shockley pour le BJT

Formule clé

$$I_C = I_S e^{V_{BE}/V_T} \left(1 + \frac{V_{CE}}{V_A} \right)$$

Hypothèses : régime actif direct, modèle d'Ebers-Moll simplifié.


- I_S : courant de saturation inverse ($\sim 1 \times 10^{-15}$ A à 1×10^{-12} A). Dépend **fortement** de la température : $I_S \propto T^4 e^{-E_g/kT}$, approximativement $\times 2$ tous les 10 C.
- $V_T = kT/q$: tension thermique (25,85 mV à 25 C, 33,5 mV à 125 C).
- V_A : tension d'Early (50 V à 200 V), modélise la dépendance de I_C en V_{CE} .
- Le terme $(1 + V_{CE}/V_A)$ est souvent omis en première approximation.

Intuition

Sensibilité exponentielle : une variation de V_{BE} de seulement 60 mV (à $n = 1$, 25 C) multiplie I_C par **10**. C'est cette sensibilité extraordinaire qui rend le BJT excellent pour l'amplification de précision, mais aussi très sensible aux variations de température (V_{BE} diminue d'environ -2 mV/C à courant constant).

16.2.3 Polarisation par diviseur de tension

Pour utiliser un BJT en amplification, il faut fixer un **point de repos** $Q = (I_{C,Q}, V_{CE,Q})$ stable en régime actif.

**Formule clé**

Calcul du point de repos (hypothèse : $I_B \ll I_{\text{div}} = V_{CC}/(R_1 + R_2)$) :

$$V_B = V_{CC} \frac{R_2}{R_1 + R_2}, \quad V_E = V_B - V_{BE,Q}, \quad I_C \approx I_E = \frac{V_E}{R_E}, \quad V_{CE} = V_{CC} - I_C(R_C + R_E)$$

Vérifications : $V_{CE} > V_{CE,\text{sat}}$ (régime actif), et $I_B/I_{\text{div}} < 10\%$ (validité du diviseur).

Intuition

Le rôle stabilisateur de R_E : si T augmente $\Rightarrow I_S$ augmente $\Rightarrow I_C$ tend à augmenter. Mais $I_C \uparrow \Rightarrow V_E = R_E I_E \uparrow \Rightarrow V_{BE} = V_B - V_E \downarrow \Rightarrow I_C \downarrow$ (par l'exponentielle). C'est une **rétroaction négative** intrinsèque. Sans R_E , le point de repos dérive avec la température et peut conduire à l'emballement thermique.

16.2.4 Dérivation du modèle petit signal hybride- π

Principe : linéarisation autour de Q

Le transistor est non-linéaire ($I_C \propto e^{V_{BE}/V_T}$). Pour analyser les signaux AC, on **linéarise** autour du point de repos Q en séparant composante DC et petite variation AC :

Formule clé

$$V_{BE}(t) = \underbrace{V_{BE,Q}}_{\text{DC}} + \underbrace{v_{be}(t)}_{\text{AC}} \quad \text{avec } |v_{be}| \ll V_T \approx 26 \text{ mV}$$

Convention : **majuscules** = DC, **minuscules** = AC (petit signal).

La transconductance g_m

On développe $I_C = I_S e^{V_{BE}/V_T}$ au premier ordre (Taylor, $e^x \approx 1 + x$ pour $|x| \ll 1$) :

$$I_C \approx I_{C,Q} \left(1 + \frac{v_{be}}{V_T} \right) = I_{C,Q} + \underbrace{\frac{I_{C,Q}}{V_T}}_{g_m} v_{be}$$

Formule clé

$$g_m = \left. \frac{\partial I_C}{\partial V_{BE}} \right|_Q = \frac{I_{C,Q}}{V_T}$$

Validité : petit signal ($|v_{be}| \ll V_T$). En pratique, $|v_{be}| < 5 \text{ mV}$ pour une distorsion $< 1\%$ (THD), $< 10 \text{ mV}$ pour $< 5\%$. Au-delà, les termes d'ordre supérieur ne sont plus négligeables.

Remarque fondamentale : g_m ne dépend *que* du courant de polarisation $I_{C,Q}$ et de la température (via V_T). Il est **indépendant** de β , de la géométrie du transistor, et de la technologie. C'est une propriété universelle de la jonction PN.

La résistance d'entrée r_π

Le courant de base AC est $i_b = i_c/\beta = g_m v_{be}/\beta$. On en déduit :

Formule clé

$$r_\pi = \frac{v_{be}}{i_b} = \frac{\beta}{g_m} = \frac{\beta V_T}{I_{C,Q}}$$

r_π est la résistance d'entrée vue entre base et émetteur en petit signal. Contrairement à g_m , elle dépend de β et varie donc d'un transistor à l'autre.


La résistance de sortie r_o (effet Early)

Le courant I_C dépend légèrement de V_{CE} via le terme $(1 + V_{CE}/V_A)$. En petit signal :

Formule clé

$$r_o = \left. \frac{\partial V_{CE}}{\partial I_C} \right|_Q \approx \frac{V_A}{I_{C,Q}}$$

r_o représente le fait que le collecteur n'est pas une source de courant parfaite. Le gain intrinsèque maximal d'un étage est $A_{v,\max} = g_m r_o = V_A/V_T \approx 2000\text{--}8000$ selon le transistor.

Le schéma équivalent


Intuition**Comment lire le modèle :**

- **Côté entrée (B-E) :** r_π est l'impédance d'entrée. Un signal v_{be} crée $i_b = v_{be}/r_\pi$.
- **Côté sortie (C-E) :** la source commandée $g_m v_{be}$ convertit la tension d'entrée en courant de sortie. C'est le mécanisme d'amplification.
- r_o en parallèle : la source de courant n'est pas idéale (effet Early).
- **Ce modèle est valide en basse fréquence.** En HF, il faut ajouter les capacités parasites C_π (BE) et C_μ (BC) — voir niveau ingénieur.

16.2.5 Gain en tension de l'émetteur commun**Formule clé**Avec R_E découplée (condensateur de bypass) :


$$A_v = -g_m(R_C \parallel r_o) \approx -g_m R_C = -\frac{I_{C,Q} R_C}{V_T}$$

Le gain est inverseur et indépendant de β .**Sans découplage** (condition : $g_m R_E \gg 1$, presque toujours vérifié) :

$$A_v \approx -\frac{R_C}{R_E}$$

Le gain ne dépend que de résistances : indépendant de g_m , I_C , T et β . C'est le compromis gain/stabilité/linéarité utilisé en audio de précision.**16.2.6 Le collecteur commun (émetteur suiveur) : le buffer**

L'émetteur commun amplifie la tension. Mais que faire quand le problème n'est pas le gain, mais l'**impédance** — une source fragile (capteur, filtre du chapitre 14) qui doit piloter une charge gourmande ? Réponse : le **collecteur commun**, dit **émetteur suiveur**.



Formule clé

Hypothèses : régime actif, petit signal, $r_o \gg R_E$.

Gain en tension (la sortie “suit” l’entrée à V_{BE} près) :

$$A_v = \frac{g_m R_E}{1 + g_m R_E} \approx 1 \quad (\text{non inverseur, légèrement } < 1)$$

Impédance d’entrée — la charge est vue *multipliée* par $(\beta + 1)$:

$$Z_{\text{in}} = r_\pi + (\beta + 1)R_E \quad (\text{élevée : centaines de k}\Omega)$$

Impédance de sortie — la résistance de source est vue *divisée* par $(\beta + 1)$:

$$Z_{\text{out}} \approx \frac{1}{g_m} + \frac{R_s}{\beta + 1} \quad (\text{faible : quelques dizaines d’}\Omega)$$

Intuition

Le suiveur est un transformateur d’impédance, pas un amplificateur de tension. Il ne gagne “rien” ($A_v \approx 1$) mais son gain en *courant* vaut $\approx \beta + 1$: il y a bien gain en **puissance**. C’est exactement le rôle du suiveur AOP (chapitre 18) en version transistor — et c’est l’étage de sortie de la plupart des montages : il isole l’amplification (faite en amont par un EC) de la charge.

16.2.7 La base commune : l’étage haute fréquence

Formule clé

Base à la masse (en alternatif), signal injecté dans l’émetteur, sortie sur le collecteur.

Hypothèses : régime actif, petit signal.

$$A_v = +g_m R_C \quad (\text{non inverseur}) \quad Z_{\text{in}} \approx \frac{1}{g_m} \quad (\text{très faible : quelques dizaines d’}\Omega) \quad Z_{\text{out}} \approx R_C$$

La propriété décisive : pas d’effet Miller. La base étant à la masse, C_μ n’est pas “multipliée” par le gain (voir section suivante) : la bande passante est **maximale**. C’est précisément pour cela que le cascode (niveau ingénieur) confie l’étage de sortie à une base commune.

Usages : étages HF/RF, cascode, et réception de signaux en *courant* (photodiode, ligne 50Ω) où la faible Z_{in} est un atout.

16.2.8 Tableau comparatif : choisir son montage

En pratique

Critère	Émetteur commun	Collecteur commun	Base commune
Gain en tension	$-g_m R_C$ (élevé, inverseur)	≈ 1 (non inverseur)	$+g_m R_C$ (élevé, non inverseur)
Gain en courant	β	$\beta + 1$	≈ 1 (α)
Z_{in}	r_π (moyenne, k Ω)	$r_\pi + (\beta+1)R_E$ (élevée)	$1/g_m$ (très faible)
Z_{out}	R_C (moyenne)	$1/g_m + R_s/(\beta+1)$ (faible)	R_C (moyenne)
Bande passante	Limitée (Miller)	Large	Maximale (pas de Miller)
Rôle type	Amplifier la tension	Isoler (buffer)	Monter en fréquence

Réflexe de conception : un amplificateur complet enchaîne souvent les trois — EC pour le gain, BC pour la bande passante (cascode), CC pour piloter la charge. Les trois montages sont les trois outils d'une même boîte, pas trois concurrents.

16.3 Niveau Ingénieur

Niveau Ingénieur

Modèle physique complet : réponse en fréquence (C_π , C_μ , f_T), effet Miller, emballement thermique, bruit, saturation profonde, et technologies modernes (SiGe HBT, BiCMOS).

16.3.1 Réponse en fréquence : C_π , C_μ et f_T

En haute fréquence, deux capacités parasites s'ajoutent au modèle hybride- π :

Formule clé

- $C_\pi = C_{\text{diff}} + C_{\text{dep, BE}}$: capacité base-émetteur. La composante de diffusion $C_{\text{diff}} = g_m \tau_F$ (proportionnelle à I_C) domine en régime actif. τ_F est le temps de transit dans la base (~ 10 ps à 1 ns).
- $C_\mu = C_{\text{dep, BC}}$: capacité base-collecteur (jonction BC en inverse, quelques pF, peu variable avec I_C).

La **fréquence de transition** f_T est la fréquence où le gain en courant $|\beta(f)| = 1$:

$$f_T = \frac{g_m}{2\pi(C_\pi + C_\mu)}$$

Typiquement : 300 MHz (2N2222), 5 GHz (BFR92), 200 GHz+ (SiGe HBT).

16.3.2 L'effet Miller et le cascode

Formule clé

Dans le montage émetteur commun, C_μ est “multipliée” par le gain et apparaît comme une capacité effective à l'entrée :


$$C_{\text{Miller}} = C_\mu(1 + |A_v|)$$

Exemple : $C_\mu = 4$ pF, $A_v = -180 \Rightarrow C_{\text{Miller}} = 724$ pF. Avec une source de $R_s = 1$ k Ω : $f_{-3\text{dB}} = 1/(2\pi R_s C_{\text{in}}) \approx 250$ kHz seulement.

En pratique

Le montage cascode (émetteur commun + base commune) supprime l'effet Miller car le gain local de l'étage EC est ≈ 1 (collecteur de l'EC vu à basse impédance par l'émetteur de la BC). $C_{\text{Miller}} \approx 2C_\mu$ au lieu de $C_\mu(1 + |A_v|) \Rightarrow$ gain en bande passante typique de $\times 10$ à $\times 100$.

16.3.3 Le miroir de courant : la brique des circuits intégrés



Formule clé

Principe : Q_1 est “monté en diode” (collecteur relié à la base) : le courant I_{ref} qui le traverse impose son V_{BE} . Ce V_{BE} est appliqué tel quel à Q_2 . Si les deux transistors sont **appariés** (même puce, même température, même géométrie), l’équation de Shockley donne :

$$I_{\text{out}} \approx I_{\text{ref}}$$

Le courant est “recopié” — d’où le nom de miroir.

Hypothèses et erreurs réelles :

- **Courants de base :** I_{ref} alimente aussi les deux bases $\Rightarrow$ erreur relative $\approx -2/\beta$ (-1% pour $\beta = 200$).
- **Effet Early :** si $V_{CE2} \neq V_{CE1} = V_{BE}$, alors $I_{\text{out}} = I_{\text{ref}}(1 + (V_{CE2} - V_{BE})/V_A)$. Pour $V_A = 100\text{ V}$ et $\Delta V_{CE} = 5\text{ V}$: $+5\%$ d’erreur. C’est l’erreur dominante.
- **Remèdes :** miroir **cascade** (rigidifie $V_{CE1} = V_{CE2}$) ou miroir de **Wilson** (rétroaction qui compense les courants de base). Précision typique : $0,1\%$.

Intuition

Pourquoi le miroir est partout en circuit intégré : sur une puce, les résistances précises sont chères en surface et dérivent ; les transistors appariés sont gratuits et suivent ensemble la température. Le miroir sert donc (1) à **distribuer les polarisations** (une seule référence, recopiée partout), et (2) comme **charge active** : remplacer R_C par la sortie d’un miroir PNP donne un gain $A_v = -g_m(r_{o,n} \parallel r_{o,p})$ au lieu de $-g_m R_C$ — des gains de 1000 à 10 000 par étage, impossibles avec une résistance (qui exigerait des dizaines de volts d’alimentation). C’est exactement ainsi que l’AOP du chapitre 18 obtient son gain colossal.

16.3.4 La paire différentielle : amplifier une différence

Formule clé

Structure : deux transistors identiques dont les émetteurs sont reliés à une **source de courant** commune I_{tail} (réalisée... par un miroir). Les entrées sont les deux bases ; les sorties, les deux collecteurs.

Principe : I_{tail} se répartit entre Q_1 et Q_2 selon la différence d'entrée $v_d = v_1 - v_2$:

$$I_{C1} = \frac{I_{\text{tail}}}{1 + e^{-v_d/V_T}} \quad I_{C2} = \frac{I_{\text{tail}}}{1 + e^{+v_d/V_T}}$$

- $v_d = 0$: équilibre parfait, $I_{C1} = I_{C2} = I_{\text{tail}}/2$.
- $|v_d| \gtrsim 4V_T \approx 100 \text{ mV}$: **tout** le courant bascule d'un côté — c'est ce basculement complet qui fixe le slew rate de l'AOP (chapitre 18 : $SR = I_{\text{tail}}/C_C$).

En petit signal ($|v_d| \ll V_T$), chaque transistor est polarisé à $I_{\text{tail}}/2$:

$$A_{v,\text{diff}} = -g_m R_C \quad \text{avec} \quad g_m = \frac{I_{\text{tail}}/2}{V_T}$$

Réjection du mode commun : si v_1 et v_2 montent *ensemble* (parasite, dérive), la source de courant maintient I_{tail} constant $\Rightarrow$ rien ne change en sortie. Le **CMRR** (rapport de réjection) est directement fixé par la qualité (le r_o) de la source de courant de queue : encore le miroir.

Intuition

La paire différentielle est la cellule d'entrée universelle : c'est l'étage 1 de tous les AOP (chapitre 18), des comparateurs, et même du sense amplifier des mémoires (chapitre 24). Sa force : elle ne mesure que la *différence*, en ignorant tout ce qui est commun aux deux entrées — bruit d'alimentation, température, dérives. Associée à une charge active en miroir, elle fournit l'essentiel du gain d'un AOP.

16.3.5 Les étages de sortie : classes A, B et AB

Formule clé

Délivrer de la *puissance* à une charge (haut-parleur, ligne, moteur) pose un problème que le petit signal ignore : le **rendement**.

Classe A : un transistor unique conduit en permanence (360°), polarisé au milieu de sa droite de charge. Linéaire, simple — mais le courant de repos dissipe en permanence :

$$\eta_{\max} = 25\% \text{ (charge résistive directe)}$$

Un ampli classe A de 10 W utiles dissipe $\geq 30 \text{ W}$ *au repos*.

Classe B : deux transistors complémentaires (NPN + PNP) en **push-pull**, chacun conduisant une demi-alternance (180°). Au repos, courant nul :

$$\eta_{\max} = \frac{\pi}{4} \approx 78,5\%$$

Mais : autour de zéro, *aucun* des deux ne conduit tant que $|v_{\text{in}}| < V_{BE} \approx 0,6 \text{ V} \Rightarrow$ **distorsion de croisement** (*crossover*), une zone morte de $\sim 1,2 \text{ V}$ très audible et très visible au spectre.

Classe AB : on pré-polarise les deux bases avec $\approx 2V_{BE}$ (deux diodes ou un **multiplicateur de V_{BE}**) pour qu'un *léger* courant de repos circule. La zone morte disparaît, le rendement reste proche de la classe B (60–70% en pratique). **C'est l'étage de sortie standard** — y compris celui de l'AOP du chapitre 18.

Attention

Stabilité thermique de la classe AB : le courant de repos dépend de l'écart entre la tension des diodes de polarisation et les V_{BE} des transistors de puissance. Si les transistors chauffent (V_{BE} diminue de -2 mV/C) mais pas les diodes, le courant de repos **augmente**, donc la dissipation augmente, donc la température monte... C'est exactement le mécanisme d'emballement thermique de la section suivante. **Parade obligatoire** : monter les diodes de polarisation *sur le même radiateur* que les transistors de puissance (couplage thermique), et ajouter de petites résistances d'émetteur ($0,1\text{--}0,5 \Omega$) en dégénérescence.

16.3.6 L'emballlement thermique

Attention

Boucle de rétroaction positive :

$$T \uparrow \Rightarrow I_S \uparrow \Rightarrow I_C \uparrow \text{ (à } V_{BE} \text{ constant)} \Rightarrow P = V_{CE} I_C \uparrow \Rightarrow T \uparrow$$

I_S double environ tous les 10 C. À V_{BE} constant, le courant collecteur augmente de $\approx 8,7\%/C$.

Condition de stabilité thermique (critère simplifié) :

$$\left. \frac{\partial P}{\partial T} \right|_Q < \frac{1}{R_{\theta JA}}$$

où $R_{\theta JA}$ est la résistance thermique jonction-ambient ($^{\circ}C/W$).

Protections :

- R_E non nulle : rétroaction négative sur V_{BE} (vu en polarisation).
- Résistances d'émetteur individuelles pour les transistors en parallèle.
- Dimensionnement thermique : radiateur adapté.

Comparaison MOSFET : le MOSFET est naturellement stable car $R_{DS,on}$ *augmente* avec la température (coefficient positif de la mobilité μ). Pas d'emballlement possible.

16.3.7 Saturation profonde et temps de stockage

En saturation, les *deux* jonctions (BE et BC) sont polarisées en direct. Des porteurs minoritaires excédentaires sont injectés et **stockés dans la base**. Cette charge stockée Q_s doit être évacuée avant que le transistor puisse se bloquer :

Formule clé

$$t_s \approx \tau_s \ln \left(\frac{I_{B,on} - I_C/\beta}{I_{B,off} + I_C/\beta} \right)$$

avec τ_s le temps de vie des porteurs dans la base en saturation.

Conséquence : le BJT a un temps de commutation ON $\rightarrow$ OFF plus long que le MOSFET (qui n'a pas de charges stockées dans le canal).

16.3.8 Bruit dans le BJT

Le BJT est un composant **remarquablement peu bruyant**, ce qui explique sa prédominance en amplification RF basse bruit et en audio de précision.

Formule clé**Sources de bruit principales :**

- **Bruit de grenaille (shot noise)** sur I_C et I_B : $\overline{i_c^2} = 2qI_C\Delta f$ et $\overline{i_b^2} = 2qI_B\Delta f$. C'est la nature quantique du passage des porteurs à travers une barrière de potentiel.
- **Bruit thermique** de la résistance de base r_b : $\overline{v_b^2} = 4kTr_b\Delta f$.
- **Bruit $1/f$ (flicker)** : faible dans le BJT car les porteurs traversent le *volume* du cristal (pas la surface). C'est un avantage majeur par rapport au MOSFET dont le canal est à l'interface Si/SiO₂ (riche en pièges).

Le **facteur de bruit NF** minimal est atteint pour un courant optimal $I_{C,opt} \approx V_T/(R_s\sqrt{\beta})$.

16.3.9 Technologies modernes**En pratique**

Le BJT silicium classique a été largement remplacé par le MOSFET en logique et en puissance. Mais il reste incontournable sous des formes évoluées :

- **SiGe HBT** (*Heterojunction Bipolar Transistor*) : un alliage SiGe dans la base crée un champ de dérive qui accélère les porteurs. $f_T > 300$ GHz, bruit $NF < 0,5$ dB. Utilisé dans les LNA 5G, les PLL millimétriques, et les ADC ultra-rapides.
- **BiCMOS** : technologie qui combine BJT (pour l'analogique de précision, les références de tension, les LNA) et CMOS (pour la logique numérique) sur la même puce.
- **Bandgap** : la dépendance complémentaire de V_{BE} en température (-2 mV/C) est exploitée avec une tension proportionnelle à T (V_T) pour créer des références de tension ultra-stables ($\sim 1,2$ V, < 10 ppm/C).

Exercices**Niveau débutant**

Exercice 16.1 — Un transistor NPN a $\beta = 150$. On impose $I_B = 50 \mu\text{A}$. Calculez I_C et I_E . Pourquoi est-il incorrect de dire que “ I_B cause I_C ” ?

En pratique

Solution : $I_C = \beta I_B = 150 \times 50 \times 10^{-6} = 7,5 \text{ mA}$. $I_E = I_B + I_C = 7,55 \text{ mA}$. Physiquement, c'est la *tension* V_{BE} qui contrôle l'injection de porteurs et donc I_C . Quand on “impose I_B ”, on fixe en réalité V_{BE} (via la caractéristique exponentielle de la jonction BE), et c'est ce V_{BE} qui détermine I_C . I_B est une conséquence des recombinaisons dans la base, pas la cause de I_C .

Exercice 16.2 — Dimensionnez R_B pour piloter un relais ($R_{\text{bobine}} = 200 \Omega$) sous $V_{CC} = 12$ V depuis un GPIO 3,3 V avec un 2N2222 ($\beta_{\min} = 75$). Facteur de sursaturation $k = 3$.

En pratique

Solution : $I_C = (12 - 0,2)/200 = 59 \text{ mA}$. $I_{B,\min} = 59/75 = 0,79 \text{ mA}$. $I_B = 3 \times 0,79 = 2,4 \text{ mA}$. $R_B = (3,3 - 0,7)/2,4 \times 10^{-3} = 1083 \Omega \rightarrow 1 \text{ k}\Omega$ (E24). Diode de roue libre obligatoire.

Niveau intermédiaire

Exercice 16.3 — Amplificateur EC : $V_{CC} = 12 \text{ V}$, $R_1 = 56 \text{ k}\Omega$, $R_2 = 12 \text{ k}\Omega$, $R_C = 3,3 \text{ k}\Omega$, $R_E = 1 \text{ k}\Omega$, $\beta = 200$. Calculez le point de repos, g_m , r_π , et le gain avec et sans découplage de R_E .

En pratique

Solution : $V_B = 12 \times 12/68 = 2,12 \text{ V}$. $V_E = 2,12 - 0,7 = 1,42 \text{ V}$. $I_C \approx 1,42/1000 = 1,42 \text{ mA}$. $V_{CE} = 12 - 1,42 \times 4,3 = 5,89 \text{ V}$ (actif confirmé). $I_B/I_{\text{div}} = 7,1 \mu/176 \mu = 4\%$ (hypothèse validée).

$g_m = 1,42 \times 10^{-3}/0,026 = 54,6 \text{ mA/V}$. $r_\pi = 200/54,6 \times 10^{-3} = 3,66 \text{ k}\Omega$.

Avec découplage : $A_v = -g_m R_C = -180$ (45 dB).

Sans découplage : $A_v \approx -R_C/R_E = -3,3$ (10 dB). Gain beaucoup plus faible mais totalement indépendant de g_m , β et T .

Niveau ingénieur

Exercice 16.4 — BC547 ($f_T = 300 \text{ MHz}$, $C_\mu = 3,5 \text{ pF}$, $\beta = 300$, $V_A = 100 \text{ V}$) en EC, $I_C = 2 \text{ mA}$, $R_C = 2,2 \text{ k}\Omega$, $R_s = 1 \text{ k}\Omega$. Calculez l'effet Miller et la bande passante, puis comparez avec un cascode.

En pratique

Solution : $g_m = 76,9 \text{ mA/V}$. $A_v = -169$. $C_{\text{Miller}} = 3,5 \times 170 = 595 \text{ pF}$.

$C_\pi = g_m/(2\pi f_T) - C_\mu = 40,8 - 3,5 = 37,3 \text{ pF}$. $C_{\text{in}} = 37,3 + 595 = 632 \text{ pF}$.

$f_{-3\text{dB}} = 1/(2\pi \times 10^3 \times 632 \times 10^{-12}) = 252 \text{ kHz}$.

Cascode : $C_{\text{Miller}} \approx 2 \times 3,5 = 7 \text{ pF}$. $C_{\text{in}} = 37,3 + 7 = 44,3 \text{ pF}$. $f_{-3\text{dB}} = 3,6 \text{ MHz}$ ($\times 14$).

Exercice 16.5 — Miroir de courant ($\beta = 200$, $V_A = 100 \text{ V}$, $I_{\text{ref}} = 100 \mu\text{A}$). Calculez l'erreur due à β et la variation de I_{out} quand V_{CE} passe de 2 V à 5 V .

En pratique

Solution : $I_{\text{out}} = I_{\text{ref}}/(1 + 2/\beta) = 100/1,01 = 99 \mu\text{A}$ (erreur 1%). $r_o = 1 \text{ M}\Omega$. $\Delta I = 3/10^6 = 3 \mu\text{A}$ (3%). Miroir cascode ou Wilson pour améliorer.

Exercice 16.6 — Un BJT de puissance ($V_{CE} = 10 \text{ V}$, $I_C = 2 \text{ A}$, $R_{\theta JA} = 5 \text{ C/W}$) fonctionne à 25 C . La puissance dissipée est $P = 20 \text{ W}$. La température de jonction atteint $T_j = 25 + 20 \times 5 = 125 \text{ C}$. À cette température, I_S a été multiplié par $2^{(125-25)/10} = 2^{10} = 1024$. Le point de repos est-il stable ? Que se passe-t-il si $R_E = 0 \Omega$ vs $R_E = 0,5 \Omega$?

En pratique

Solution : Sans R_E ($R_E = 0$), V_{BE} est fixé uniquement par le diviseur de base. Si $I_S \times 1024$, à V_{BE} constant : I_C tente de monter de $1024 \times$! La puissance explose $\Rightarrow$ **emballement thermique** $\Rightarrow$ destruction.

Avec $R_E = 0,5 \Omega$: $V_E = R_E I_E \approx 0,5 \times 2 = 1 \text{ V}$. Si I_C augmente de 10%, V_E augmente de 100 mV, donc V_{BE} diminue de 100 mV. Par l'exponentielle, cela *divise* I_C par ~ 50 ! La rétroaction est très forte : le point de repos est **stable**.

Questions de compréhension

1. Expliquez en termes de physique du transport pourquoi I_B n'est pas la *cause* de I_C .
2. Pourquoi $g_m = I_C/V_T$ est-il indépendant de la technologie du transistor (géométrie, dopage) ?
3. Le bruit $1/f$ du BJT est plus faible que celui du MOSFET. Quelle propriété physique l'explique ?
4. Un transistor SiGe HBT peut atteindre $f_T > 300 \text{ GHz}$. Quel mécanisme physique le permet par rapport à un BJT silicium homogène ?

Résumé du chapitre**Résumé — Les Bases**

Causalité	V_{BE} contrôle I_C (pas I_B). I_B = recombinaisons, pas cause
V_{BE}	$\approx 0,6 \text{ V} - 0,8 \text{ V}$ selon I_C et T (-2 mV/C)
β	Variable (50–500), dépend de I_C , V_{CE} , T
3 régimes	Bloqué ($I_C \approx 0$), actif, saturé ($V_{CE} \approx 0,2 \text{ V}$, charges stockées)
Commutation	Sursaturer, mais temps de stockage t_s limite la vitesse

Résumé — Approfondissement

Shockley	$I_C = I_S e^{V_{BE}/V_T} (1 + V_{CE}/V_A)$
g_m (au point Q)	$I_{C,Q}/V_T$ — indépendant de β et de la techno
r_π	$\beta/g_m = \beta V_T/I_{C,Q}$
r_o (effet Early)	$V_A/I_{C,Q}$, gain max intrinsèque = V_A/V_T
Gain EC	$-g_m R_C$ (découplé), $-R_C/R_E$ (non découplé)

Résumé — Niveau Ingénieur

f_T		$g_m/[2\pi(C_\pi + C_\mu)]$ — bande passante du transistor
Miller		$C_\mu(1 + A_v)$ — tue la BP $\Rightarrow$ cascode
Emballement		I_S double tous les 10 C, stabiliser par R_E
Saturation fonde	pro-	Charges stockées $\Rightarrow$ temps de stockage t_s
Bruit		Shot noise ($2qI_C$), faible $1/f$ (transport en volume)
SiGe HBT		$f_T > 300$ GHz, $NF < 0,5$ dB, BiCMOS

Chapter 17

Le MOSFET

*Le MOSFET est le composant le plus fabriqué de l'histoire humaine.
Un seul principe : un champ électrique crée un canal conducteur
dans un semi-conducteur. Pas de courant de commande en statique,
une vitesse de commutation inégalée, une intégrabilité sans rivale.*

Le MOSFET (*Metal-Oxide-Semiconductor Field-Effect Transistor*) est un transistor à **effet de champ** : c'est une tension (un champ électrique) qui crée et module un canal conducteur, et non un courant comme dans le BJT. Cette propriété — impédance d'entrée considérable en régime statique — a permis deux révolutions : les circuits logiques CMOS (consommation statique quasi nulle) et les interrupteurs de puissance à commande en tension (aucun courant de grille permanent).

Attention

“Aucun courant de grille” est une approximation basse fréquence. En réalité :

- Un courant de fuite I_{GSS} traverse l'oxyde de grille (de 1 nA à 100 nA pour les oxydes épais classiques, mais peut atteindre des μA dans les technologies CMOS avancées à oxyde mince $< 2\text{ nm}$ à cause du courant tunnel).
- En régime **dynamique**, il faut charger et décharger les capacités de grille (C_{GS}, C_{GD}) $\Rightarrow$ un courant transitoire $i_G = C \cdot dV/dt$ circule, qui peut atteindre plusieurs ampères pendant les commutations rapides.

17.1 Les Bases


Les Bases

Niveau intuitif : fonctionnement qualitatif, comparaison BJT, commutation.
Prérequis : chapitres 1 à 3 et chapitre 16 (notion de transistor).

17.1.1 Un composant à trois bornes commandé en tension

- **Grille** (G, *Gate*) : la borne de commande. Impédance d'entrée très élevée en statique ($> 1 \times 10^{12} \Omega$ pour les oxydes standards). *Attention : en dynamique, c'est un condensateur.*

- **Drain** (D) : la borne par laquelle entre le courant principal I_D .
- **Source** (S) : la borne par laquelle sort le courant.



Ce chapitre traite des MOSFETs à **enrichissement** (*enhancement mode*), les plus courants. Les MOSFETs à déplétion (qui conduisent à $V_{GS} = 0$) sont rares et réservés à des niches (sources de courant JFET-like).

17.1.2 Le principe : un champ crée un canal

Analogie

Le pont-levis. Imaginez un fossé (entre drain et source) avec un pont-levis (le canal) commandé par une corde (la tension V_{GS}) :

- Corde relâchée ($V_{GS} < V_{th}$) : le pont est levé. **Quasi personne ne passe** (courant de fuite I_{off} résiduel).
- Corde tirée un peu (V_{GS} légèrement $> V_{th}$) : le pont s'abaisse partiellement. Passage contrôlé $\Rightarrow$ **saturation** (amplification).
- Corde tirée à fond ($V_{GS} \gg V_{th}$) : le pont est grand ouvert, c'est juste une résistance $\Rightarrow$ **régime ohmique** (commutation).

Tirer la corde ne coûte quasi aucune énergie en statique (la grille est isolée par l'oxyde). C'est la différence fondamentale avec le BJT.

17.1.3 BJT vs MOSFET

Critère	BJT	MOSFET
Commande	Tension V_{BE} (courant I_B conséquent)	Tension V_{GS} (courant ≈ 0 en statique)
Impédance d'entrée	$r_\pi \sim 1\text{ k}\Omega\text{--}10\text{ k}\Omega$	$> 1 \times 10^{12}\ \Omega$ (BF), capacitif (HF)
Chute en conduction	$V_{CE,\text{sat}}$ fixe ($\approx 0,2\text{ V}$)	$R_{DS,\text{on}} \cdot I_D$ (proportionnelle)
Stabilité thermique	Emballement (I_S double/10 C)	Auto-stable ($R_{DS,\text{on}}$ augmente avec T)
Vitesse	t_s (charges stockées en sat.)	Très rapide (pas de charges stockées)
Bruit BF	Faible $1/f$ (transport volume)	Plus élevé $1/f$ (pièges interface)
g_m à même I	I_C/V_T (élevé)	$\sqrt{2k_n I_D}$ (plus faible)

17.1.4 Les trois régimes de fonctionnement


Régime	Condition (NMOS)	Comportement
Bloqué (<i>cutoff</i>)	$V_{GS} < V_{th}$	$I_D \approx I_{\text{off}}$ (courant de fuite sub-seuil, nA à μA)
Ohmique/Triode	$V_{GS} > V_{th}$ et $V_{DS} < V_{GS} - V_{th}$	Résistance $R_{DS,\text{on}}$
Saturation	$V_{GS} > V_{th}$ et $V_{DS} \geq V_{GS} - V_{th}$	Source de courant contrôlée par V_{GS}

Attention**Piège terminologique critique :**

- Saturation du **BJT** = les deux jonctions passantes = **interrupteur fermé**.
- Saturation du **MOSFET** = canal pincé au drain = **amplificateur** (source de courant).

Le mode interrupteur fermé du MOSFET est le régime **ohmique** (ou *triode*).

17.1.5 Le MOSFET en commutation



Formule clé

En conduction ($V_{GS} \gg V_{th}$, régime ohmique) :

$$V_{DS} = R_{DS,on} \times I_D$$

$$P_{\text{cond}} = R_{DS,on} \times I_D^2$$

Avantage sur le BJT : à **fort courant**, un MOSFET avec $R_{DS,on} = 5 \text{ m}\Omega$ à 10 A dissipe $P = 0,005 \times 100 = 0,5 \text{ W}$. Un BJT ($V_{CE,sat} = 0,2 \text{ V}$) dissiperait $P = 0,2 \times 10 = 2 \text{ W}$.

Inconvénient : à **très faible courant** ($I_D < V_{CE,sat}/R_{DS,on}$), le BJT peut être plus efficace car sa chute est fixe à $0,2 \text{ V}$, tandis que celle du MOSFET est proportionnelle.

À retenir

L'essentiel sur le MOSFET (niveau intuitif) :


1. Commandé en **tension** (V_{GS}). Courant de grille ≈ 0 en statique (mais pas en dynamique !).
2. Trois bornes : Grille (commande), Drain (puissance), Source (commun).
3. Trois régimes : bloqué, ohmique ($R_{DS,on}$), saturation (source de courant).
4. $P_{\text{cond}} = R_{DS,on} \cdot I_D^2$. Minimiser $R_{DS,on}$ est l'objectif en puissance.
5. Thermiquement auto-stable : $R_{DS,on}$ augmente avec T .

17.2 Approfondissement

Approfondissement

Modèle ingénieur : structure physique, équations du courant (hypothèse long canal), modèle petit signal, et polarisation. Prérequis : chapitre 15 (jonction PN), chapitre 16 (polarisation, petit signal).

17.2.1 Structure physique



Intuition

Mécanisme de création du canal :

1. $V_{GS} = 0$: entre source (N^+) et drain (N^+), le substrat P forme deux jonctions PN en inverse $\Rightarrow$ pas de conduction (sauf courant de fuite I_{off}).
2. $V_{GS} > 0$: le champ électrique de la grille repousse les trous du substrat et attire les électrons minoritaires à la surface du silicium, sous l'oxyde.
3. $V_{GS} = V_{th}$: la concentration d'électrons en surface égale le dopage du substrat $\Rightarrow$ **inversion** : un canal N se forme, connectant source et drain.
4. $V_{GS} > V_{th}$: le canal s'enrichit $\Rightarrow$ conductance augmente, $R_{DS,on}$ diminue.

17.2.2 Le pincement du canal et la saturation

Quand V_{DS} augmente, la tension locale le long du canal varie de 0 (côté source) à V_{DS} (côté drain). La densité de porteurs dans le canal dépend de $V_{GS} - V(x) - V_{th}$, qui diminue du côté drain.

Formule clé

Quand $V_{DS} = V_{GS} - V_{th}$ (appelé $V_{DS,sat}$ ou V_{ov} pour *overdrive*), la densité de porteurs au drain tombe à zéro : le canal est “**pincé**” (*pinch-off*). Au-delà, les porteurs traversent cette zone de pincement par dérivation dans le champ $\Rightarrow$ le courant ne dépend plus de V_{DS} (en première approximation).

C'est le régime de **saturation** : I_D est contrôlé par V_{GS} uniquement.

17.2.3 Équations du courant — modèle “long canal”

Attention

Les équations suivantes sont valides pour le **modèle long canal** ($L \geq 1 \mu\text{m}$). Pour les technologies CMOS avancées ($L < 100 \text{ nm}$), des effets de canal court (saturation de vitesse, DIBL, effets quantiques) modifient significativement le comportement. Les simulateurs SPICE utilisent des modèles bien plus complexes (BSIM4, PSP).

Formule clé

Régime bloqué ($V_{GS} < V_{th}$) :

$$I_D \approx I_{off} \quad (\text{courant sub-seuil, non nul})$$

En sub-seuil, I_D suit une loi *exponentielle* similaire au BJT : $I_D \propto e^{V_{GS}/(nV_T)}$ avec $n \approx 1,3-1,5$.

Régime ohmique ($V_{GS} > V_{th}$, $V_{DS} < V_{ov} = V_{GS} - V_{th}$) :

$$I_D = k_n \left[V_{ov} V_{DS} - \frac{V_{DS}^2}{2} \right]$$

Pour $V_{DS} \ll V_{ov}$: $I_D \approx k_n V_{ov} V_{DS}$, d'où $R_{DS,on} = 1/(k_n V_{ov})$.

Régime de saturation ($V_{DS} \geq V_{ov}$) :

$$I_D = \frac{k_n}{2} V_{ov}^2 (1 + \lambda V_{DS})$$

- $k_n = \mu_n C_{ox} W/L$: paramètre de transconductance (A/V^2).
- μ_n : mobilité des électrons dans le canal ($\sim 400 \text{ cm}^2/(V \cdot s)$ en Si).
- $C_{ox} = \varepsilon_{ox}/t_{ox}$: capacité d'oxyde par unité de surface.
- λ : paramètre de modulation de longueur de canal (*Channel Length Modulation*, CLM). $\lambda \sim 0,01$ à $0,1 \text{ V}^{-1}$. Analogue à l'effet Early du BJT.


Intuition

Pourquoi le courant est quadratique (et non exponentiel) :

- La charge dans le canal $Q_{ch} \propto C_{ox}(V_{GS} - V_{th})$ (condensateur plan).
- La vitesse de dérive $v_d \propto \mu E \propto \mu(V_{GS} - V_{th})/L$ (champ longitudinal moyen).
- $I_D \propto Q_{ch} \times v_d \propto (V_{GS} - V_{th})^2$.

Conséquence directe : le g_m du MOSFET est plus faible que celui du BJT à même courant, car la loi quadratique "aplatit" la caractéristique par rapport à l'exponentielle.

17.2.4 Caractéristique $I_D(V_{DS})$



17.2.5 Modèle petit signal du MOSFET

Transconductance g_m

En saturation ($I_D = k_n V_{ov}^2/2$), on dérive par rapport à V_{GS} :

Formule clé

$$g_m = \left. \frac{\partial I_D}{\partial V_{GS}} \right|_Q = k_n V_{ov} = \frac{2I_{D,Q}}{V_{ov}} = \sqrt{2k_n I_{D,Q}}$$

Trois expressions équivalentes, chacune utile dans un contexte différent :

- $k_n V_{ov}$: pour le dimensionnement géométrique (W/L).
- $2I_D/V_{ov}$: pour raisonner en termes de rendement d'utilisation du courant.
- $\sqrt{2k_n I_D}$: pour comparer avec le BJT.

Comparaison BJT vs MOSFET à $I = 1$ mA :

- BJT : $g_m = I_C/V_T = 1/0,026 = 38,5$ mA/V.
- MOSFET ($k_n = 1$ mA/V²) : $g_m = \sqrt{2 \times 10^{-3} \times 10^{-3}} = 1,41$ mA/V.

Le MOSFET est $\sim 27\times$ moins transconducteur à même courant. On compense par W/L élevé (facile en CI) ou par un courant plus élevé.


Résistance de sortie r_o

Formule clé

$$r_o = \frac{1}{\lambda I_{D,Q}} = \frac{V_A}{I_{D,Q}}$$

avec $V_A = 1/\lambda$: “tension d’Early” du MOSFET. Typiquement $V_A \sim 10$ V à 50 V (plus faible que le BJT : 50 V–200 V).

Le schéma équivalent



Intuition

Différence structurelle avec le BJT : pas de r_π . La grille est un circuit ouvert en BF (impédance infinie). Le MOSFET est un pur convertisseur **tension** $\rightarrow$ **courant**. En HF, il faut ajouter C_{GS} (entre G et S) et C_{GD} (entre G et D), et l'impédance d'entrée devient $Z_G(j\omega) = 1/[j\omega(C_{GS} + C_{GD}(1 + g_m R_D))]$ (effet Miller sur C_{GD}).

17.3 Niveau Ingénieur

Niveau Ingénieur

$R_{DS,on}$ et ses dépendances, capacités parasites et plateau de Miller, pertes de commutation (énergie vs puissance), CMOS, bruit, effets thermiques, et technologies avancées (GaN, SiC).

17.3.1 $R_{DS,on}$: le paramètre clé en puissance

Formule clé

$R_{DS,on}$ dépend de trois facteurs indépendants :

- V_{GS} : plus $V_{GS} \gg V_{th}$, plus le canal est conducteur, plus $R_{DS,on}$ est faible. Les datasheets spécifient $R_{DS,on}$ pour un V_{GS} donné (typiquement 10 V ou 4,5 V pour les MOSFETs “logic level”).
- **Température** : $R_{DS,on}$ **augmente** avec T (+0,3%/C à +0,8%/C) car la mobilité μ diminue ($\mu \propto T^{-1,5}$ à $T^{-2,5}$). C’est stabilisant (pas d’emballement), mais la puissance dissipée augmente quand le composant chauffe.
- $V_{DS,max}$: le compromis fondamental “on-resistance vs breakdown voltage”. La zone de drift (N faiblement dopé entre canal et drain) doit être plus longue et moins dopée pour tenir une haute tension $\Rightarrow R_{DS,on} \propto V_{BR}^{2,5}$ (loi de Baliga). Les MOSFETs haute tension (600 V+) ont des $R_{DS,on}$ 100 à 1000× plus élevés que les basse tension (30 V).

En pratique

$V_{DS,max}$	$R_{DS,on}$ typique	Application
30 V	1 mΩ–10 mΩ	DC-DC basse tension (VRM, PoL)
100 V	5 mΩ–50 mΩ	Alimentation 48V, moteurs
600 V	50 mΩ–500 mΩ	Onduleur secteur, PFC

17.3.2 Capacités parasites et plateau de Miller

Formule clé

Les trois capacités :

- C_{GS} : capacité grille-source. Quasi constante. Domine C_{iss} .
- C_{GD} : capacité grille-drain. **Fortement non-linéaire** : chute brutalement quand V_{DS} augmente (la zone de déplétion s’élargit côté drain). C’est la capacité la plus critique en commutation.
- C_{DS} : capacité drain-source. Non-linéaire aussi.

Notation datasheet : $C_{iss} = C_{GS} + C_{GD}$, $C_{oss} = C_{DS} + C_{GD}$, $C_{rss} = C_{GD}$.

Le plateau de Miller

Lors de la commutation ON, la tension de grille V_{GS} ne monte pas linéairement. Elle présente un **plateau** à $V_{GS} \approx V_{th} + I_D/g_m$ pendant lequel *toute* l'énergie du driver charge C_{GD} pour faire chuter V_{DS} . Pendant ce plateau, V_{GS} est quasi constante :

Intuition

Chronologie d'une commutation ON :

1. **Phase 1** : V_{GS} monte de 0 à V_{th} . Le MOSFET est bloqué. On charge $C_{GS} + C_{GD}$.
2. **Phase 2** : V_{GS} dépasse V_{th} , I_D croît. V_{DS} commence à chuter. Pertes de commutation élevées (V_{DS} et I_D non nuls simultanément).
3. **Phase 3 (plateau de Miller)** : $V_{GS} \approx$ constante. Le courant du driver charge C_{GD} pour faire chuter V_{DS} . **Plus C_{GD} est grand, plus cette phase est longue et dissipative.**
4. **Phase 4** : $V_{DS} \approx R_{DS,on} I_D$. V_{GS} reprend sa montée. Le MOSFET est pleinement en conduction.

C'est pourquoi les drivers de grille doivent fournir un courant *élevé* (plusieurs ampères) pour traverser le plateau de Miller rapidement et minimiser les pertes.

17.3.3 Pertes de commutation : énergie vs puissance

Formule clé

Énergie dissipée par événement de commutation (approximation linéaire) :

$$E_{on} \approx \frac{1}{2} V_{DS} I_D t_{on} \quad E_{off} \approx \frac{1}{2} V_{DS} I_D t_{off}$$

Puissance moyenne de commutation :

$$P_{sw} = (E_{on} + E_{off}) \cdot f_{sw} = \frac{1}{2} V_{DS} I_D (t_{on} + t_{off}) f_{sw}$$

Pertes totales :

$$P_{total} = \underbrace{R_{DS,on} \cdot I_D^2 \cdot D}_{\text{conduction}} + \underbrace{(E_{on} + E_{off}) \cdot f_{sw}}_{\text{commutation}} + \underbrace{\frac{1}{2} C_{oss} V_{DS}^2 f_{sw}}_{\text{capacitives}}$$

Le terme capacitif (C_{oss}) devient significatif à haute fréquence et haute tension.

17.3.4 Bruit dans le MOSFET

Formule clé

- **Bruit thermique du canal** : $\overline{i_d^2} = 4kT\gamma g_m \Delta f$ avec $\gamma \approx 2/3$ (long canal) à $\gamma \approx 1-2$ (canal court).
- **Bruit 1/f (flicker)** : $\overline{v_g^2} = \frac{K_F}{C_{ox}WL} \cdot \frac{\Delta f}{f}$. Proportionnel à $1/(WL)$: **plus le transistor est grand, moins il est bruyant** en $1/f$. Ce bruit est plus élevé que dans le BJT car les porteurs circulent à l'*interface* Si/SiO₂, riche en pièges.

Conséquence pour la conception : en audio/instrumentation basse fréquence, le BJT est souvent préféré (faible $1/f$). En RF, le MOSFET peut être compétitif si W/L est grand (dilue le bruit $1/f$), ou si la fréquence est assez haute pour que le bruit thermique domine.

17.3.5 Effets thermiques


Formule clé

Trois paramètres varient avec la température :

- μ **diminue** ($\propto T^{-1,5}$ à $T^{-2,5}$) $\Rightarrow g_m \downarrow$ et $R_{DS,on} \uparrow$ (**stabilisant**).
- V_{th} **diminue** ($\approx -2\text{mV/C}$ à -5mV/C) $\Rightarrow$ le MOSFET conduit à un V_{GS} plus faible. En logique, cela peut créer des problèmes de marges de bruit à haute température.
- I_{off} (courant de fuite sub-seuil) **augmente** exponentiellement ($\sim \times 2$ tous les 10°C). Dans les SoC modernes ($L < 10\text{nm}$), les fuites à chaud deviennent un problème de consommation majeur.

Point de croisement ZTC (*Zero Temperature Coefficient*) : il existe un V_{GS} pour lequel les effets de $\mu \downarrow$ et $V_{th} \downarrow$ se compensent exactement, rendant I_D indépendant de T . Ce point est utilisé pour les références de courant.

17.3.6 L'inverseur CMOS



Formule clé**Puissance dynamique CMOS :**

$$P_{\text{dyn}} = \alpha \cdot C_L \cdot V_{DD}^2 \cdot f$$

avec α le facteur d'activité (0,1 à 0,3 typique). **Puissance statique** (fuites) : $P_{\text{stat}} = V_{DD} \cdot I_{\text{off}} \cdot N$, croissante avec T et la réduction de L .

17.3.7 Technologies avancées**En pratique**

- **GaN** (nitrure de gallium) : mobilité élevée, champ critique $10\times$ supérieur au Si $\Rightarrow R_{DS,\text{on}}$ très faible à haute tension, capacités parasites réduites. Commutation à 1 MHz–10 MHz. Rendements $> 99\%$ dans les chargeurs et serveurs.
- **SiC** (carbure de silicium) : champ critique $10\times$ Si, excellente tenue en température ($T_j > 200^\circ\text{C}$). Dominance en haute tension ($> 600\text{ V}$) et haute température (véhicules électriques, photovoltaïque, traction).
- **CMOS avancé** ($L < 10\text{ nm}$) : effets de canal court (DIBL, SCE), FinFET et GAA (Gate-All-Around) pour maintenir le contrôle électrostatique, tensions d'alimentation $< 0,8\text{ V}$, fuites dominantes.

Exercices**Niveau débutant**

Exercice 17.1 — NMOS, $V_{th} = 2\text{ V}$, $V_{DS} = 3\text{ V}$. Déterminez le régime pour $V_{GS} = 5\text{ V}$ et $V_{GS} = 1\text{ V}$.

En pratique

Solution : $V_{GS} = 5$: $V_{ov} = 3$, $V_{DS} = 3 = V_{ov} \Rightarrow$ frontière saturation/ohmique ($\geq$: saturation).

$V_{GS} = 1 < V_{th} \Rightarrow$ bloqué ($I_D \approx I_{\text{off}}$, pas exactement nul).

Exercice 17.2 — MOSFET ($R_{DS,\text{on}} = 10\text{ m}\Omega$) vs BJT ($V_{CE,\text{sat}} = 0,2\text{ V}$) pour commuter 5 A. Comparez les pertes.

En pratique

Solution : MOSFET : $P = 0,01 \times 25 = 250\text{ mW}$. BJT : $P = 0,2 \times 5 = 1\text{ W}$. Le MOSFET dissipe $4\times$ moins. De plus, le BJT nécessite $I_B \approx 50\text{ mA}$ en permanence.

Niveau intermédiaire

Exercice 17.3 — NMOS ($k_n = 2\text{ mA/V}^2$, $V_{th} = 1,5\text{ V}$, $\lambda = 0,02\text{ V}^{-1}$), $V_{GS} = 3\text{ V}$, $R_D = 5\text{ k}\Omega$. Calculez I_D , g_m , r_o , A_v .

En pratique

Solution : $V_{ov} = 1,5$. $I_D = 10^{-3} \times 2,25 = 2,25 \text{ mA}$. $g_m = 2 \times 10^{-3} \times 1,5 = 3 \text{ mA/V}$.
 $r_o = 1/(0,02 \times 2,25 \times 10^{-3}) = 22,2 \text{ k}\Omega$.
 $A_v = -g_m(R_D \parallel r_o) = -3 \times 10^{-3} \times (5000 \parallel 22200) = -3 \times 10^{-3} \times 4080 = -12,2$.

Exercice 17.4 — Buck : $V_{in} = 24 \text{ V}$, $V_{out} = 5 \text{ V}$, $I_L = 10 \text{ A}$, $f_{sw} = 500 \text{ kHz}$, $R_{DS,on} = 5 \text{ m}\Omega$, $t_r = t_f = 20 \text{ ns}$. Calculez les pertes en conduction et commutation. Lequel domine ?

En pratique

Solution : $D = 5/24 = 0,208$. $P_{cond} = 0,005 \times 100 \times 0,208 = 104 \text{ mW}$.
 $E_{on} + E_{off} = V_{in} \times I_L \times (t_r + t_f)/2 = 24 \times 10 \times 40 \times 10^{-9}/2 = 4,8 \text{ }\mu\text{J}$.
 $P_{sw} = 4,8 \times 10^{-6} \times 500 \times 10^3 = 2,4 \text{ W}$.
 Les pertes de commutation (2,4 W) dominent largement les pertes de conduction (104 mW) — facteur 23×. C'est typique à haute fréquence.

Niveau ingénieur

Exercice 17.5 — Inverseur CMOS ($k_n = 200 \text{ }\mu\text{A/V}^2$, $k_p = 100 \text{ }\mu\text{A/V}^2$, $V_{DD} = 1,8 \text{ V}$, $C_L = 50 \text{ fF}$, $f = 1 \text{ GHz}$, $\alpha = 0,1$). Calculez W_P/W_N pour la symétrie et la puissance dynamique.

En pratique

Solution : $W_P/W_N = k_n/k_p = 200/100 = 2$ (compense $\mu_p < \mu_n$).
 $P_{dyn} = \alpha C_L V_{DD}^2 f = 0,1 \times 50 \times 10^{-15} \times 3,24 \times 10^9 = 16,2 \text{ }\mu\text{W}$ par porte.

Exercice 17.6 — NMOS ($k_n = 5 \text{ mA/V}^2$, $V_{th} = 1 \text{ V}$, $\lambda = 0,02 \text{ V}^{-1}$) en source commune, $R_D = 2 \text{ k}\Omega$, $V_{DD} = 10 \text{ V}$, $V_{GS,Q} = 2,5 \text{ V}$. Le point de repos est-il en saturation ?

En pratique

Solution : $V_{ov} = 1,5$. $I_D \approx 5 \times 10^{-3} \times 2,25/2 = 5,625 \text{ mA}$. $V_{DS} = 10 - 5,625 \times 2 = -1,25 \text{ V}$: **impossible** ($V_{DS} < 0$). Le MOSFET est en **triode**, pas en saturation.
 $V_{GS,Q} = 2 \text{ V}$: $V_{ov} = 1$. $I_D = 2,5 \times 1/2 = 2,5 \text{ mA}$. $V_{DS} = 10 - 5 = 5 \text{ V} > V_{ov}$: saturation confirmée.
 $g_m = 5 \text{ mA/V}$. $r_o = 1/(0,02 \times 2,5 \times 10^{-3}) = 20 \text{ k}\Omega$. $A_v = -5 \times 10^{-3} \times (2000 \parallel 20000) = -9,1$.

Questions de compréhension

1. Pourquoi le MOSFET est-il thermiquement stable alors que le BJT ne l'est pas ? Quel paramètre physique (μ vs I_S) est responsable ?
2. Pourquoi le bruit $1/f$ du MOSFET est-il plus élevé que celui du BJT ? Quel paramètre de conception réduit ce bruit ?

3. Expliquez physiquement le plateau de Miller lors d'une commutation ON. Pourquoi V_{GS} reste-t-il quasi constant pendant que V_{DS} chute ?
4. Pourquoi $R_{DS,on} \propto V_{BR}^{2,5}$ (loi de Baliga) ? Qu'est-ce que le GaN change à cette relation ?

Résumé du chapitre

Résumé — Les Bases

Commande	Tension V_{GS} , courant ≈ 0 en statique (capacitif en dynamique)
3 régimes	Bloqué ($I_D \approx I_{off}$), ohmique ($R_{DS,on}$), saturation (source de courant)
Commutation	$P = R_{DS,on} I_D^2$ — minimiser $R_{DS,on}$
Thermique	$R_{DS,on} \uparrow$ avec $T \Rightarrow$ auto-stable
Piège	Saturation MOSFET $\neq$ saturation BJT

Résumé — Approfondissement

Saturation	$I_D = k_n V_{ov}^2 / 2 (1 + \lambda V_{DS})$ — loi quadratique (long canal)
Pinch-off	Canal pincé à $V_{DS} = V_{ov} \Rightarrow I_D$ indépendant de V_{DS}
g_m (au point Q)	$k_n V_{ov} = 2I_D / V_{ov} = \sqrt{2k_n I_D}$ — $\ll g_m$ du BJT
r_o (CLM)	$1/(\lambda I_D) = V_A / I_D$
Modèle petit signal	Source $g_m v_{gs} + r_o$, pas de r_π

Résumé — Niveau Ingénieur

$R_{DS,on}$	$\propto V_{BR}^{2,5}$ (Baliga), augmente avec T
Capacités	C_{GS} , C_{GD} (Miller, non-linéaire), C_{DS}
Plateau Miller	Phase à V_{GS} constante pendant laquelle V_{DS} chute
Pertes	Conduction (RI^2D) + commutation (EfN) + capacitatives
Bruit	Thermique ($4kT\gamma g_m$) + $1/f$ ($K_F/(C_{ox}WLf)$)
GaN / SiC	Champ critique $10\times$ Si, $f_{sw} > 1$ MHz, $T_j > 200$ C

Chapter 18

L'Amplificateur Opérationnel (AOP)

L'amplificateur opérationnel est le composant central de l'électronique analogique. Avec deux résistances et un AOP, on réalise un amplificateur de précision dont le gain ne dépend que du rapport de résistances — pas des transistors internes. C'est la puissance de la rétroaction négative.

Un amplificateur opérationnel (AOP ou *op-amp*) est un **amplificateur différentiel à très fort gain**. Utilisé avec une **rétroaction négative**, il devient un outil universel : amplificateur, sommateur, intégrateur, filtre actif, comparateur, convertisseur... Pratiquement tout circuit analogique en contient.

Ce chapitre commence par les outils pratiques (comment résoudre un circuit à AOP), puis explique d'où viennent les propriétés de l'AOP en le reliant aux transistors des chapitres 16 et 17, et termine par les limites réelles qui contraignent la conception.

Intuition

Ce que nous allons expliquer dans ce chapitre :

- Pourquoi le gain de l'AOP est très élevé *mais pas infini* (il vient de $g_m \times r_o$ des transistors internes).
- Pourquoi la rétroaction négative transforme un composant instable en amplificateur précis.
- Pourquoi la bande passante est limitée (capacités parasites, effet Miller).
- Ce qu'est le slew rate et pourquoi c'est une limitation en *courant*, pas en fréquence.
- Pourquoi le choix de la technologie d'entrée (BJT, JFET, CMOS) dépend de l'application.
- Comment la stabilité et le bruit contraignent la conception.


18.1 Les Bases

Les Bases

Outils pratiques pour résoudre les circuits à AOP : règles d'or, méthode de résolution, montages fondamentaux, et limites de validité. Prérequis : chapitres 1 à 6 (KCL, KVL, Thévenin).

18.1.1 Qu'est-ce qu'un AOP ?

Un AOP possède deux entrées et une sortie :



Formule clé

Relation fondamentale :

$$V_{\text{out}} = A_{OL} \cdot (V^+ - V^-)$$

A_{OL} : gain en **boucle ouverte** (*open loop*). Typiquement 10^5 à 10^6 (100 dB à 120 dB) en DC. Ce gain est très élevé mais **fini**. Il diminue avec la fréquence.

Intuition

Le rôle de la rétroaction : un gain de 10^5 est inutilisable directement (la moindre tension d'entrée de 0,1 mV donne 10 V en sortie — saturation immédiate). On utilise donc une **rétroaction négative** : une fraction de la sortie est renvoyée sur l'entrée inverseuse pour “calmer” le gain et le fixer à une valeur précise, déterminée par les résistances du circuit.

18.1.2 Les “règles d’or” pour résoudre les circuits

Quand l'AOP est en rétroaction négative et que A_{OL} est suffisamment grand :

Formule clé

Règle 1 : $V^+ = V^-$ (la tension différentielle est ≈ 0).

Règle 2 : $I^+ = 0$ et $I^- = 0$ (aucun courant n'entre dans les entrées de l'AOP). Ces deux règles, combinées aux lois de Kirchhoff, suffisent à résoudre **tout circuit AOP en régime linéaire**.

18.1.3 Méthode universelle de résolution

En pratique

Algorithme en 6 étapes pour résoudre tout circuit AOP :

Étape 1 — Vérifier la rétroaction négative.

Y a-t-il un chemin de la sortie vers l'entrée **inverseuse** (V^-) ? Si oui : l'AOP est en régime linéaire, les règles d'or s'appliquent. Si non (retour sur V^+ ou pas de retour) : comparateur ou oscillateur, les règles d'or ne s'appliquent **pas**.

Étape 2 — Appliquer la règle 1 : $V^+ = V^-$.

Écrire l'égalité entre les potentiels des deux entrées.

Étape 3 — Identifier les potentiels connus.

Quels potentiels sont fixés par le circuit ? V_{in} , la masse, V_{ref} ...

Étape 4 — Appliquer la loi des nœuds (KCL) au point V^- .

Grâce à la règle 2 ($I^- = 0$), tout le courant qui arrive au nœud V^- par les résistances doit en repartir par les résistances. L'AOP ne "consomme" rien.

Étape 5 — Isoler V_{out} .


Résoudre le système d'équations pour exprimer V_{out} en fonction de V_{in} et des résistances.

Étape 6 — Vérifier la cohérence.

Le résultat V_{out} est-il entre $-V_{EE}$ et $+V_{CC}$? Si non : la sortie est **saturée** et les règles d'or sont invalidées.

18.1.4 Exemple guidé complet : le non-inverseur

Appliquons la méthode sur l'amplificateur non-inverseur, en trois niveaux de complexité croissante.



Niveau 1 : calcul avec les règles d'or

En pratique

Étape 1 : la sortie est reliée à V^- via $R_2 \Rightarrow$ rétroaction négative. ✓

Étape 2 : $V^+ = V^-$. Or $V^+ = V_{in}$, donc $V^- = V_{in}$.

Étape 3 : V_{in} est connu. La borne basse de R_1 est à la masse (0 V).

Étape 4 : KCL au nœud V^- . Courant dans R_1 : $I_1 = V^-/R_1 = V_{in}/R_1$ (descendant). Courant dans R_2 : $I_2 = (V_{out} - V^-)/R_2 = (V_{out} - V_{in})/R_2$ (venant de la sortie). Comme $I^- = 0$: $I_1 = I_2$.

$$\frac{V_{in}}{R_1} = \frac{V_{out} - V_{in}}{R_2}$$

Étape 5 : $V_{in}R_2 = R_1(V_{out} - V_{in}) \Rightarrow V_{out} = V_{in} \left(1 + \frac{R_2}{R_1}\right)$.

$$A_{CL} = 1 + \frac{R_2}{R_1}$$

Étape 6 : avec $R_1 = 1\text{ k}\Omega$, $R_2 = 9\text{ k}\Omega$, $V_{in} = 1\text{ V}$: $V_{out} = 10 \times 1 = 10\text{ V}$. Si l'alimentation est $\pm 15\text{ V}$: $10\text{ V} < 15\text{ V}$, pas de saturation. ✓

Niveau 2 : correction avec A_{OL} fini

En pratique

En réalité, $V^+ \neq V^-$ exactement. Il reste $V_d = V_{out}/A_{OL}$.

Le gain réel est :

$$A_{CL,\text{réel}} = \frac{A_{OL}}{1 + A_{OL}\beta} = \frac{A_{OL}}{1 + A_{OL} \frac{R_1}{R_1 + R_2}}$$

Avec $A_{CL} = 10$ et $A_{OL} = 10\,000$ (80 dB) :

$\beta = R_1/(R_1 + R_2) = 1/10$. $A_{CL,\text{réel}} = 10000/(1 + 10000 \times 0,1) = 10000/1001 = 9,990$.

Erreur : $(10 - 9,990)/10 = 0,1\%$. Acceptable pour la plupart des applications.

Si A_{OL} tombe à 100 (par exemple à haute fréquence) : $A_{CL,\text{réel}} = 100/11 = 9,09$.

Erreur : 9,1%. **Les règles d'or ne sont plus valables.**


Niveau 3 : limites réelles

En pratique

- **Bande passante** : si $GBW = 1\text{ MHz}$, la bande passante en BF est $f_{BW} = GBW/A_{CL} = 10^6/10 = 100\text{ kHz}$. Au-delà, le gain chute.
- **Slew rate** : si $SR = 0,5\text{ V}/\mu\text{s}$, la sortie ne peut varier que de 0,5 V par μs . Pour un signal de 10 V crête, la fréquence max est $SR/(2\pi V_p) = 8\text{ kHz}$. C'est la limite *grand signal*, bien en dessous du 100 kHz petit signal.
- **Saturation** : si $V_{in} = 2\text{ V}$ et $A_{CL} = 10$: $V_{out} = 20\text{ V}$. Mais si l'alimentation est $\pm 15\text{ V}$, la sortie sature à $\sim 13\text{ V}$. Les règles d'or sont **invalidées**.

18.1.5 Les montages fondamentaux

Amplificateur inverseur :



Formule clé

$$A_{CL} = -\frac{R_2}{R_1} \quad (\text{valable si } A_{OL} \gg |A_{CL}|)$$

Le signe $-$ indique une **inversion de phase**. Le point V^- est une “masse virtuelle” : il est au même potentiel que V^+ (= masse), mais ce n’est **pas** la masse physique (aucun courant ne s’y écoule vers la masse).

Suiveur (buffer) : sortie directement rebouclée sur V^- , $R_1 \rightarrow \infty$, $R_2 = 0 \Rightarrow A_{CL} = 1$. Impédance d’entrée $\approx \infty$, impédance de sortie ≈ 0 . C’est l’adaptation d’impédance universelle.

Sommeur inverseur :

$$V_{\text{out}} = -\left(\frac{R_f}{R_1}V_1 + \frac{R_f}{R_2}V_2 + \dots\right)$$

Amplificateur différentiel :

$$V_{\text{out}} = \frac{R_2}{R_1}(V_2 - V_1) \quad (\text{si les résistances sont appariées})$$

18.1.6 Quand les règles d'or ne sont plus valables

Attention

Checklist de validité — avant de faire confiance aux règles d'or, vérifiez :

1. La rétroaction est-elle bien négative ?

Si le retour va sur V^+ au lieu de V^- , c'est une rétroaction *positive* : l'AOP est en comparateur ou en oscillateur. Les règles d'or ne s'appliquent pas.

2. Le gain de boucle est-il suffisant ?

Les règles d'or supposent $A_{OL} \gg A_{CL}$. À haute fréquence, A_{OL} diminue (-20 dB/dc). Quand A_{OL} devient comparable à A_{CL} , l'erreur de gain dépasse 1% et les règles d'or perdent leur précision. Comparez toujours la fréquence de travail avec GBW/A_{CL} .

3. La sortie est-elle saturée ?

Si V_{out} calculé dépasse $\pm(V_{CC} - V_{\text{headroom}})$, la sortie est bloquée contre un rail. $V^+ \neq V^-$, les règles d'or sont **fausses**. Vérifiez toujours la cohérence.

4. Les impédances sont-elles raisonnables ?

Si l'impédance source $> 100\text{ k}\Omega$ (AOP BJT) ou $> 10\text{ G}\Omega$ (AOP CMOS), le courant de polarisation I_B crée une erreur d'offset significative. La règle $I^\pm = 0$ n'est plus assez précise.

À retenir**L'essentiel sur l'AOP :**

1. L'AOP amplifie la **différence** $V^+ - V^-$ avec un gain A_{OL} très élevé (mais fini).
2. Avec rétroaction négative : $V^+ \approx V^-$ et le gain est fixé par les résistances.
3. La méthode de résolution : vérifier la rétroaction $\rightarrow V^+ = V^- \rightarrow \text{KCL au nœud } V^- \rightarrow \text{isoler } V_{\text{out}} \rightarrow \text{vérifier cohérence}$.
4. Les règles d'or sont des **approximations**. Elles sont invalidées par la saturation, la haute fréquence, ou l'absence de rétroaction négative.

18.2 Approfondissement


*Nous quittons maintenant le monde idéal. Les sections qui suivent expliquent **d'où viennent** les propriétés de l'AOP (gain, bande passante, slew rate) en le décomposant en ses transistors internes — ceux des chapitres 16 et 17. Chaque limitation a une cause physique précise, et la comprendre permet de choisir le bon AOP et de ne pas tomber dans les pièges classiques.*

Approfondissement

Architecture interne, origine physique du gain A_{OL} , théorie de la rétroaction, produit gain-bande, compensation de Miller, et slew rate. Prérequis : chapitres 16 et 17 (g_m , r_o , effet Miller).

18.2.1 Architecture interne : d'où vient le gain ?

L'AOP n'est **pas un composant fondamental** comme le transistor. C'est une **architecture de circuit** composée de transistors. Un AOP typique comprend trois étages :



Formule clé

Gain en boucle ouverte :

$$A_{OL} \approx (g_{m1} \cdot r_{o1}) \times (g_{m2} \cdot r_{o2}) \times A_3$$

Ce sont les g_m et r_o des chapitres 16 et 17 qui fixent le gain. Si $g_{m1}r_{o1} \approx 200$ et $g_{m2}r_{o2} \approx 500$: $A_{OL} \approx 100\,000$ (100 dB).

Intuition

BJT vs MOSFET en entrée d'AOP :

- **Entrée BJT** (741, OP07, AD797) : g_m élevé à faible courant $\Rightarrow$ gain élevé et bruit faible. Mais $I_B \neq 0$ (10 nA à 1 μ A).
- **Entrée JFET** (TL071, OPA134) : I_B très faible (~ 1 pA–50 pA), bon compromis bruit/impédance.
- **Entrée CMOS** (OPA340, LMC6482) : $I_B < 1$ pA, alimentation basse tension, mais bruit $1/f$ plus élevé.

Le choix de la technologie d'entrée est le **premier critère** de sélection d'un AOP.

18.2.2 La rétroaction négative : pourquoi et comment

Formule clé

Gain en boucle fermée :

$$A_{CL} = \frac{A_{OL}}{1 + A_{OL} \beta} \approx \frac{1}{\beta} \quad \text{si } T = A_{OL} \beta \gg 1$$

β : fraction de retour. $T = A_{OL}\beta$: gain de boucle.

Intuition

5 effets physiques de la rétroaction :

1. **Réduit le gain** de A_{OL} (instable) à $1/\beta$ (précis, stable).
2. **Linéarise** : les non-linéarités sont divisées par $(1 + T)$.
3. **Stabilise** : les variations de A_{OL} (température, vieillissement) sont divisées par $(1 + T)$.
4. **Réduit l'impédance de sortie** : $Z_{out,BF} = Z_{out,BO}/(1 + T)$.
5. **Étend la bande passante** : le gain diminue mais la BP augmente, à produit constant (GBW).

Le prix : risque d'**instabilité** si le déphasage dépasse 180 quand $|T| = 1$ (voir niveau ingénieur).

18.2.3 Produit gain-bande et pôle dominant

A_{OL} diminue avec la fréquence. La plupart des AOP sont **compensés en interne** (un seul pôle dominant) :

Formule clé

$$A_{OL}(f) = \frac{A_{OL,DC}}{1 + jf/f_p}$$

Le **produit gain-bande** est constant :

$$GBW = A_{OL,DC} \times f_p = A_{CL} \times f_{-3dB}$$

Exemple (741) : $GBW = 1 \text{ MHz}$. En suiveur ($A_{CL} = 1$) : BP = 1 MHz. En $\times 100$: BP = 10 kHz.

18.2.4 La compensation de Miller : le lien avec les transistors

Attention

C'est ici que les chapitres 16 et 17 deviennent essentiels.

Sans compensation, les deux étages de gain (paire diff. + EC/SC) ont chacun un pôle. Deux pôles proches créent une pente de -40 dB/dc avec -180 de phase $\Rightarrow$ **oscillation** en boucle fermée.

Solution : la compensation de Miller. Un condensateur C_C ($\sim 20 \text{ pF}$ – 30 pF) entre la sortie et l'entrée de l'étage 2. Par l'effet Miller ($C_{\text{Miller}} = C(1 + |A_v|)$, chapitre 16) :

- Le **premier pôle** descend vers les BF (capacité apparente $\times |A_{v2}|$).
- Le **deuxième pôle** remonte vers les HF ("pole splitting").

Résultat : un seul pôle dans la bande utile $\Rightarrow -20 \text{ dB/dc} \Rightarrow$ stable ($M_\phi \approx 60$ – 90).

Formule clé

Pôles après compensation :

$$f_{p1} \approx \frac{1}{2\pi g_{m2} r_{o1} r_{o2} C_C} \quad f_{p2} \approx \frac{g_{m2}}{2\pi C_L}$$

18.2.5 Le slew rate : une limitation en courant, pas en fréquence**Attention**

Erreur classique : le slew rate est souvent confondu avec une limitation de bande passante. C'est **faux**. C'est une limitation en **courant**.

Formule clé

La paire différentielle d'entrée est polarisée par un courant de queue I_{tail} . Quand le signal d'entrée est grand ($V_d \gg V_T$), un des transistors prend tout le courant. Ce courant maximal charge le condensateur de compensation C_C :

$$SR = \frac{I_{\text{tail}}}{C_C}$$

Le slew rate ne dépend **pas** de la fréquence, mais de l'**amplitude** du signal. Un sinusoïdal de fréquence f et d'amplitude crête V_p nécessite $SR_{\text{min}} = 2\pi f V_p$.

18.2.6 Imperfections de l'AOP réel**Formule clé**

- **Tension d'offset** (V_{OS}) : 0,5 mV–5 mV (BJT), 1 mV–10 mV (CMOS), < 25 μ V (précision/chopper).
- **Courant de polarisation** (I_B) : courant dans les entrées. BJT : 10 nA–1 μ A. CMOS : < 1 pA.
- **CMRR** : réjection du mode commun. 80 dB–120 dB en DC.
- **PSRR** : réjection des variations d'alimentation.

18.3 Niveau Ingénieur**Niveau Ingénieur**

Stabilité, modèle fréquentiel complet, bruit, effets thermiques, saturation et recovery, et critères de choix pour la conception réelle.

18.3.1 Stabilité : marges de phase et de gain

Formule clé

Condition de stabilité : le gain de boucle $T(f)$ doit traverser 0 dB avec une pente de -20 dB/dc.

$$M_\varphi > 45 \quad (\text{minimum}), \quad 60-70 \quad (\text{recommandé})$$

Charge capacitive : une C_L en sortie crée un pôle $f_L = 1/(2\pi R_{\text{out}} C_L)$ qui réduit M_φ . Solutions : résistance d'isolation ($\sim 50 \Omega$), ou AOP "capacitive load stable".

18.3.2 Modèle fréquentiel : pôles et zéros

Formule clé

$$A_{OL}(s) = \frac{A_{OL,DC}}{(1 + s/\omega_{p1})(1 + s/\omega_{p2})}$$

Avec compensation : $f_{p1} \ll f_{p2}$. Le 0 dB est atteint à $f_T = GBW$ avec $\sim -90 \Rightarrow$ marge ≈ 90 en théorie, $\sim 60-70$ en pratique.

En pratique

Bode typique (741) : DC : 100 dB. $f_{p1} \approx 10$ Hz. $GBW \approx 1$ MHz. $f_{p2} \approx 3$ MHz. Phase à f_T : $\approx -110 \Rightarrow$ marge ≈ 70 .

18.3.3 Bruit de l'AOP

Formule clé

Bruit total ramené à l'entrée :

$$e_{n,\text{total}} = \sqrt{e_n^2 + (i_n R_s)^2 + 4kTR_s}$$

- e_n : bruit en tension (nV/ $\sqrt{\text{Hz}}$). Dominé par les transistors d'entrée.
- i_n : bruit en courant (pA/ $\sqrt{\text{Hz}}$). Shot noise de I_B (BJT), négligeable (CMOS).

En pratique

Application	R_s typique	Entrée	Justification
Audio (micro)	$< 1\text{ k}\Omega$	BJT	e_n minimal ($1\text{ nV}/\sqrt{\text{Hz}}$)
Capteur piezo	$> 10\text{ M}\Omega$	JFET/CMOS	i_n minimal
Instrumentation DC	$100\text{ }\Omega$ – $10\text{ k}\Omega$	BJT chop-per	Offset $< 1\text{ }\mu\text{V}$
Transimpédance	$> 1\text{ M}\Omega$	JFET	i_n faible

18.3.4 Effets thermiques**Formule clé**

- **Offset** : dérive $1\text{ }\mu\text{V}/\text{C}$ (BJT) à $10\text{ }\mu\text{V}/\text{C}$ (CMOS). Chopper : $< 0,05\text{ }\mu\text{V}/\text{C}$.
- I_B (**BJT**) : double tous les $10\text{ }^\circ\text{C}$.
- g_m : diminue avec T (MOSFET, $\mu \downarrow$), augmente (BJT, $V_T \downarrow$). A_{OL} varie, mais la rétroaction absorbe ($\div(1+T)$).
- **GBW** : varie de $\pm 20\%$ sur la plage de température.

18.3.5 Saturation et limites de sortie**Formule clé**

- **Saturation en tension** : $V_{\text{out}} < V_{CC} - V_{\text{headroom}}$. Headroom : $0,5\text{ V}$ – 2 V (classique), $< 50\text{ mV}$ (rail-to-rail output).
- **Recovery time** : quand l'AOP sort de saturation, les transistors internes évacuent les charges stockées. Délai de $1\text{ }\mu\text{s}$ à $100\text{ }\mu\text{s}$.
- **Rail-to-rail input** : deux paires diff. (NMOS + PMOS) qui commutent $\Rightarrow$ discontinuité de g_m et d'offset au croisement.

18.3.6 Réflexes à avoir avec un AOP

En pratique

Avant de commencer un design :

1. **Toujours vérifier les rails.** V_{out} peut-il physiquement atteindre la valeur calculée ?
2. **Comparer la fréquence de travail au GBW.** Si $f > GBW/A_{CL}$: le gain n'est plus garanti.
3. **Vérifier le slew rate pour les grands signaux.** $SR > 2\pi f V_p$? Sinon : distorsion.
4. **Attention aux sources haute impédance.** $I_B \times R_s$ crée un offset. Choisir BJT (R_s faible), JFET/CMOS (R_s élevé).
5. **Ne jamais supposer un AOP idéal** pour un design réel. Lire la datasheet.
6. **Charge capacitive :** ajouter une résistance d'isolation si $C_L > 100 \text{ pF}$.
7. **Découplage d'alimentation :** un condensateur de 100 nF au plus près de chaque broche V_{CC}/V_{EE} .

18.3.7 Mon montage ne fonctionne pas — que vérifier ?

Attention

Checklist de debug — dans cet ordre :

1. L'alimentation est-elle correcte ?

V_{CC} et V_{EE} (ou GND) sont-ils connectés et à la bonne tension ? Un AOP sans alimentation ne fait rien. Vérifier au multimètre *sur les broches du composant*, pas sur le schéma.

2. Les entrées sont-elles inversées ?

V^+ et V^- sont physiquement adjacentes et faciles à confondre. Si le retour va sur V^+ au lieu de V^- : rétroaction positive $\Rightarrow$ oscillation ou saturation immédiate.

3. La sortie est-elle saturée ?

Mesurer V_{out} : si elle est bloquée contre un rail ($\approx V_{CC}$ ou $\approx V_{EE}$), quelque chose force l'AOP en saturation (entrée trop grande, rétroaction positive, offset excessif en forte amplification).

4. Y a-t-il une oscillation ?

Regarder V_{out} à l'oscilloscope. Si la sortie oscille à haute fréquence ($> 100 \text{ kHz}$) : problème de stabilité. Causes : charge capacitive, câblage trop long, manque de découplage, ou AOP non “unity-gain stable” utilisé à faible gain.

5. Le slew rate est-il suffisant ?

Si le signal de sortie est “arrondi” ou “triangulaire” au lieu d'être fidèle à l'entrée : le SR est trop faible pour l'amplitude et la fréquence du signal.

6. La bande passante est-elle suffisante ?

Si le gain diminue à la fréquence de travail : vérifier que $f < GBW/A_{CL}$.

Exercices

Niveau débutant

Exercice 18.1 — Un AOP monté en non-inverseur a $R_1 = 1\text{ k}\Omega$ et $R_2 = 9\text{ k}\Omega$. Quel est le gain ? Si $A_{OL} = 80\text{ dB}$, quelle est l'erreur de gain ?

En pratique

Solution : $A_{CL} = 1 + R_2/R_1 = 10$. $A_{OL} = 10^4$. Erreur = $A_{CL}/(A_{CL} + A_{OL}) = 10/10010 = 0,1\%$.

Exercice 18.2 — Un AOP a $GBW = 10\text{ MHz}$. Bande passante pour $A_{CL} = 1, 10, 100, 1000$?

En pratique

Solution : $f_{BW} = GBW/A_{CL}$. $A_{CL} = 1 : 10\text{ MHz}$. $10 : 1\text{ MHz}$. $100 : 100\text{ kHz}$. $1000 : 10\text{ kHz}$.

Niveau intermédiaire

Exercice 18.3 — Un AOP ($SR = 13\text{ V}/\mu\text{s}$, $GBW = 3\text{ MHz}$) en suiveur amplifie un signal de 10 V crête. Fréquence max avant distorsion par slew rate ? Comparez avec la limite GBW.

En pratique

Solution : $f_{\max,SR} = SR/(2\pi V_p) = 13 \times 10^6 / (2\pi \times 10) = 207\text{ kHz}$.

Limite petit signal : $f_{BW} = 3\text{ MHz}$.

Le slew rate limite à 207 kHz , soit $15\times$ moins que le GBW. C'est la contrainte dominante pour les grands signaux. Pour $V_p = 100\text{ mV}$: $f_{\max,SR} = 20,7\text{ MHz}$ (GBW domine).

Exercice 18.4 — Inverseur ($R_1 = 10\text{ k}\Omega$, $R_2 = 100\text{ k}\Omega$), AOP à entrée BJT ($I_B = 200\text{ nA}$, $I_{OS} = 20\text{ nA}$). Erreur de sortie due à I_B ? Solution ?

En pratique

Solution : $V_{\text{err}} = I_B \times R_2 = 200 \times 10^{-9} \times 10^5 = 20\text{ mV}$.

Compensation : $R_3 = R_1 \parallel R_2 \approx 9,1\text{ k}\Omega$ sur V^+ . Erreur résiduelle : $I_{OS} \times R_2 = 2\text{ mV}$ (réduction $\times 10$).

Niveau ingénieur

Exercice 18.5 — AOP : $f_{p1} = 10\text{ Hz}$, $f_{p2} = 5\text{ MHz}$, $A_{OL,DC} = 100\text{ dB}$, bouclé en suiveur. (a) GBW et fréquence de croisement. (b) Marge de phase. (c) Ajout de $C_L = 100\text{ pF}$ avec $R_{\text{out}} = 100\text{ }\Omega$: stable ?

En pratique

Solution :

- (a) $GBW = 10^5 \times 10 = 1 \text{ MHz}$. Croisement à 1 MHz.
 (b) $\varphi = -\arctan(10^6/10) - \arctan(10^6/5 \times 10^6) = -90 - 11,3 = -101,3$. $M_\varphi = 78,7$. Excellent.
 (c) $f_{p3} = 1/(2\pi \times 100 \times 100 \times 10^{-12}) = 15,9 \text{ MHz}$. Phase additionnelle : $-3,6$. $M_\varphi = 75,1$. OK.
 Mais si $C_L = 10 \text{ nF}$: $f_{p3} = 159 \text{ kHz}$, $\varphi_{p3} = -81 \Rightarrow M_\varphi < 0 \Rightarrow$ **instable**.

Exercice 18.6 — Comparez le bruit : AOP BJT ($e_n = 3 \text{ nV}/\sqrt{\text{Hz}}$, $i_n = 1 \text{ pA}/\sqrt{\text{Hz}}$) vs CMOS ($e_n = 15 \text{ nV}/\sqrt{\text{Hz}}$, $i_n = 0,01 \text{ pA}/\sqrt{\text{Hz}}$), pour $R_s = 100 \Omega$ et $R_s = 10 \text{ M}\Omega$.

En pratique

Solution :

$R_s = 100 \Omega$: BJT $\Rightarrow e_{\text{tot}} = 3,3 \text{ nV}/\sqrt{\text{Hz}}$. CMOS $\Rightarrow 15,1 \text{ nV}/\sqrt{\text{Hz}}$. **BJT gagne** ($\times 4,6$).
 $R_s = 10 \text{ M}\Omega$: $e_{R_s} = 12,9 \mu\text{V}/\sqrt{\text{Hz}}$ domine. BJT : $i_n R_s = 10 \mu\text{V}/\sqrt{\text{Hz}}$, $e_{\text{tot}} = 16,3 \mu\text{V}/\sqrt{\text{Hz}}$. CMOS : $i_n R_s \approx 0$, $e_{\text{tot}} = 12,9 \mu\text{V}/\sqrt{\text{Hz}}$. **CMOS gagne** (le bruit en courant du BJT pénalise).

Questions de compréhension

1. Pourquoi le slew rate est-il une limitation “grand signal” et pas “petit signal” ? Quelle grandeur physique le limite ?
2. Un AOP rail-to-rail input utilise deux paires différentielles. Pourquoi le g_m total n'est-il pas constant ?
3. Expliquez le rôle du condensateur de compensation Miller dans la séparation des pôles.
4. Calculez l'incertitude totale d'offset d'un AOP CMOS ($V_{OS} = 5 \text{ mV}$, $5 \mu\text{V}/\text{C}$) sur -40°C à $+85^\circ\text{C}$. Comparez avec un chopper ($V_{OS} < 10 \mu\text{V}$, $< 0,05 \mu\text{V}/\text{C}$).

Résumé du chapitre

Résumé — Les Bases

Principe	Amplifie $V^+ - V^-$ avec A_{OL} très élevé (mais fini)
Règles d'or	$V^+ \approx V^-$ et $I^\pm \approx 0$ (approximations valides si rétroaction négative et A_{OL} suffisant)
Méthode	Vérifier FB $\rightarrow V^+ = V^- \rightarrow$ KCL à $V^- \rightarrow$ isoler $V_{\text{out}} \rightarrow$ vérifier saturation
Gain en BF	$1 + R_2/R_1$ (non-inv.), $-R_2/R_1$ (inv.)

Résumé — Approfondissement

A_{OL}	$\approx (g_{m1}r_{o1})(g_{m2}r_{o2})$ — dépend de la polarisation et de la techno
Rétroaction	$A_{CL} = A_{OL}/(1 + A_{OL}\beta) \approx 1/\beta$ si $T \gg 1$
GBW	$= A_{OL,DC} \times f_{p1} = A_{CL} \times f_{BW}$ (constant)
Compensation	Miller interne : sépare les pôles ($C_C \sim 30$ pF)
Slew rate	$SR = I_{tail}/C_C$: limitation en courant , pas en fréquence

Résumé — Niveau Ingénieur

Stabilité	$M_\phi > 45$ (60–70 idéal). Charge C_L crée un pôle
Bruit	$e_{n,tot} = \sqrt{e_n^2 + (i_n R_s)^2 + 4kTR_s}$. BJT : faible e_n . CMOS : faible i_n
Température	Offset : 1 μ V/C (BJT) à 10 μ V/C (CMOS). Chopper : < 0,05 μ V/C
Saturation	$V_{out} < V_{CC} - V_{headroom}$. Recovery time à la sortie

Chapter 19

Filtres actifs : limites, conception et réalité

Le chapitre 14 a posé les fondations : topologies Sallen-Key et MFB, calculs de f_0 et Q , dimensionnement des composants. Ce chapitre transforme cette connaissance en compétence de conception : comment passer d'un cahier des charges à un filtre réel qui fonctionne, en anticipant les limites physiques qui séparent la théorie du PCB.

Un filtre actif bien calculé sur le papier peut ne pas fonctionner en pratique. L'AOP n'est pas idéal (chapitre 18), les condensateurs ne sont pas parfaits, le bruit s'accumule, et les tolérances décalent f_0 et Q . Ce chapitre fournit la méthodologie complète pour concevoir un filtre réel et anticiper tous ces pièges, en s'appuyant sur la physique des pôles et zéros, les limites de l'AOP (chapitres 16–18), et la résonance (chapitre 12).

19.1 Les Bases — rappel et vue d'ensemble

Les Bases

Reconnexion au chapitre 14 et introduction de la démarche de conception. Prérequis : chapitres 12 (résonance), 13 (Bode, fonctions de transfert), 14 (topologies Sallen-Key, MFB), 18 (AOP réel).

19.1.1 Ce que le chapitre 14 a établi

Le chapitre 14 a présenté les outils de base du filtrage actif :

- Les **quatre types** de filtres : passe-bas, passe-haut, passe-bande, coupe-bande (réjecteur).
- La **cellule du 2nd ordre** comme brique élémentaire : $H(s) = H_0 \omega_0^2 / (s^2 + (\omega_0/Q)s + \omega_0^2)$, paramétrée par f_0 et Q .
- Les **topologies** Sallen-Key (suiveur ou non-inverseur) et MFB (inverseur), avec les formules de dimensionnement.
- La construction d'un filtre d'ordre n par **cascade** de cellules du 2nd ordre.

Ce chapitre part de là et répond aux questions que le chapitre 14 n'aborde pas : *comment choisir le bon type de filtre ? comment dimensionner pour un cahier des charges*

réel ? que se passe-t-il quand l'AOP n'est plus idéal ? pourquoi certains composants font-ils échouer le design ?

19.1.2 La physique derrière les pôles et les zéros

Les pôles et zéros d'une fonction de transfert ne sont pas des abstractions. Ils correspondent à des **mécanismes physiques de stockage et d'échange d'énergie** dans le circuit, directement reliés à la résonance du chapitre 12.

Formule clé

Un pôle = un réservoir d'énergie qui ralentit la réponse.

Un condensateur stocke de l'énergie $E = \frac{1}{2}CV^2$. Pour que la tension à ses bornes change, il faut du *temps* : $\tau = RC$. Au-delà de la fréquence $f_p = 1/(2\pi\tau)$, le condensateur ne peut plus “suivre” le signal $\Rightarrow$ atténuation de -20 dB/dc et déphasage de -90 par pôle.

Physiquement : le courant qui charge le condensateur est limité par la résistance. Plus la fréquence est élevée, moins le condensateur a le temps de se charger $\Rightarrow$ la tension de sortie diminue.

Formule clé

Un zéro = un chemin qui compense ou court-circuite.

Un zéro crée l'effet inverse d'un pôle : $+20$ dB/dc et $+90$. Physiquement :

- **Zéro à l'origine** ($s = 0$) : le condensateur *bloque le DC* et laisse passer l'AC $\Rightarrow$ filtre passe-haut.
- **Zéro à une fréquence finie** : un chemin alternatif (résonance série LC , branche de rétroaction) *annule la transmission* à cette fréquence $\Rightarrow$ filtre coupe-bande (notch).
- **Zéro qui compense un pôle** : dans un filtre passe-tout ou un compensateur (lead), un zéro “annule” l'atténuation d'un pôle, laissant passer le signal tout en modifiant la phase.

Intuition

Lien avec la résonance (chapitre 12) : le filtre du 2nd ordre est exactement un circuit résonant. Le paramètre Q a la même signification qu'en résonance RLC :

$$Q = \frac{\text{énergie stockée par cycle}}{\text{énergie dissipée par cycle}} = \frac{f_0}{\Delta f_{-3\text{dB}}}$$

- Q élevé $\Rightarrow$ beaucoup d'énergie stockée, peu dissipée $\Rightarrow$ résonance marquée (pic), temps de stabilisation long.
- Q faible $\Rightarrow$ énergie rapidement dissipée $\Rightarrow$ pas de résonance, réponse amortie.

Le filtre Butterworth ($Q = 0,707$) est au seuil critique : juste assez d'amortissement pour ne pas faire de pic.

19.2 Approfondissement — Méthodologie de conception

*Le chapitre 14 montre comment calculer un filtre. Cette section montre comment **concevoir** un filtre : partir d'un besoin réel et arriver à un schéma fonctionnel avec des valeurs de composants vérifiées.*

Approfondissement

Procédure complète de conception, choix du type de filtre, normalisation, mise à l'échelle, et lien temporel/fréquentiel. Prérequis : chapitre 14 (calculs de base), chapitre 13 (Bode).

19.2.1 Étape 1 : le cahier des charges

En pratique

Avant tout calcul, définir précisément :

1. **Type de filtre** : passe-bas, passe-haut, passe-bande, coupe-bande ?
2. **Fréquence de coupure** f_c (à -3 dB, ou à une autre valeur si spécifié).
3. **Atténuation requise** : par exemple “ > 60 dB à 100 kHz” $\Rightarrow$ détermine l'ordre.
4. **Ondulation maximale** en bande passante : 0 (Butterworth/Bessel), ou $0,5/1/3$ dB (Tchebychev).
5. **Contraintes sur la phase** : la phase doit-elle être linéaire (signaux impulsionnels, données) ? $\Rightarrow$ Bessel.
6. **Contraintes système** : alimentation disponible, gamme de température, bruit maximal admissible, impédance source et charge.

19.2.2 Étape 2 : choix du type de filtre

Formule clé

Le compromis fondamental du filtrage : on ne peut **pas** avoir simultanément une bande passante parfaitement plate, une transition infiniment raide, et une phase parfaitement linéaire. Chaque type de filtre sacrifie un aspect :

Type	Bande sante	pas-	Transition	Phase / temporel
Butterworth	Maximalement plate		Modérée	Dépassement faible (4,3% pour ordre 2)
Tchebychev	Ondulation (≤ ripple)	(≤	Plus raide à même ordre	Dépassement élevé
Bessel	Douce (pas optimale)		La plus douce	Phase linéaire , pas de déformation
Elliptique (Cauer)	Ondulation + BC	BP	La plus raide	Forte distorsion de phase

Intuition

Règle de choix rapide :

- Pas de contrainte particulière $\Rightarrow$ **Butterworth** (le choix par défaut).
- Signaux impulsionnels, données numériques, métrologie $\Rightarrow$ **Bessel** (phase linéaire, pas de ringing).
- Spécification d'atténuation très sévère avec ordre minimal $\Rightarrow$ **Tchebychev** (si ondulation tolérée).
- Rejet d'une fréquence précise avec ordre minimal $\Rightarrow$ **Elliptique**.

19.2.3 Étape 3 : détermination de l'ordre

L'ordre du filtre détermine la raideur de la transition entre bande passante et bande coupée.

Formule clé

Pour un Butterworth :

$$|H(f_s)|^2 = \frac{1}{1 + (f_s/f_c)^{2n}}$$

L'atténuation à la fréquence f_s est $A = 10 \log_{10}(1 + (f_s/f_c)^{2n})$ dB. On résout pour n :

$$n \geq \frac{\log(10^{A/10} - 1)}{2 \log(f_s/f_c)}$$

Arrondir à l'entier supérieur.

En pratique

Exemple : $f_c = 20$ kHz, atténuation > 60 dB à $f_s = 100$ kHz.
 $f_s/f_c = 5$. $n \geq \log(10^6 - 1)/(2 \log 5) = 6/1,398 = 4,29$. $\Rightarrow n = 5$.

19.2.4 Étape 4 : prototype normalisé et tables de Q

On utilise des tables de **pôles normalisés** qui donnent les Q_k et $f_{0,k}$ de chaque cellule du 2nd ordre. Le filtre prototype est normalisé à $\omega_0 = 1$ rad/s.

Formule clé

Tables Butterworth ($f_{0,k} = f_c$ pour toutes les cellules) :

Ordre	Q des cellules			Composition
2	0,7071			1 cellule 2nd ordre
3	1,0000			1 cellule 2nd ordre + 1 cellule 1er ordre
4	0,5412	1,3066		2 cellules 2nd ordre
5	0,6180	1,6180		2 cellules 2nd ordre + 1 cellule 1er ordre
6	0,5176	0,7071	1,9319	3 cellules 2nd ordre

Attention

Ordre de cascade : la cellule de **plus haut Q** se place en **dernier**. Son pic de résonance amplifie le signal de Q en linéaire ($20 \log Q$ en dB). Si elle est en tête, le signal amplifié peut **saturer l'AOP** des étages suivants. En la plaçant en dernier, le signal a déjà été atténué par les cellules précédentes dans la zone du pic.

19.2.5 Étape 5 : mise à l'échelle fréquence/impédance

Le prototype normalisé ($\omega_0 = 1$, $R = 1 \Omega$) est inutilisable directement. On le redimensionne :

Formule clé

Mise à l'échelle :

$$R_{\text{réel}} = R_{\text{norm}} \times Z_0$$

$$C_{\text{réel}} = \frac{C_{\text{norm}}}{\omega_c \times Z_0}$$

Z_0 : impédance de référence choisie (typiquement 1 k Ω à 100 k Ω).

$\omega_c = 2\pi f_c$: pulsation de coupure cible.

Choix de Z_0 : compromis entre bruit (Z_0 faible $\Rightarrow$ bruit thermique faible mais courant AOP élevé) et valeurs de condensateurs réalistes (Z_0 trop faible $\Rightarrow$ condensateurs énormes).

19.2.6 Étape 6 : implémentation en cellules

Pour chaque cellule du 2nd ordre, on utilise la topologie choisie (Sallen-Key ou MFB, chapitre 14) et on calcule les valeurs de composants à partir de $f_{0,k}$, Q_k et Z_0 .

Formule clé

Sallen-Key passe-bas, composants égaux en résistance ($R_1 = R_2 = R$) :

$$C_1 = 2Q \cdot C_{\text{ref}} \quad C_2 = \frac{C_{\text{ref}}}{2Q} \quad \text{avec } C_{\text{ref}} = \frac{1}{2\pi R f_0}$$

Vérification : $C_1 \times C_2 = C_{\text{ref}}^2$ et $\sqrt{C_1/C_2} = 2Q$.

En pratique

Arrondir les valeurs aux séries normalisées E24 ($\pm 5\%$) ou E96 ($\pm 1\%$). Chaque arrondi décale légèrement f_0 et Q : c'est inévitable, mais la simulation finale le vérifiera.

19.2.7 Étape 7 : vérification

En pratique

Checklist de vérification (obligatoire avant fabrication) :

1. **Simulation Bode** (AC analysis) : le gabarit d'atténuation est-il respecté ? La fréquence de coupure est-elle correcte ?
2. **Réponse temporelle** (transitoire) : le dépassement est-il acceptable ? Le temps de stabilisation ?
3. **Modèle réel de l'AOP** : utiliser le modèle SPICE du fabricant, pas un AOP idéal. Vérifier que le gain de boucle est suffisant à f_0 et que la sortie ne sature pas.
4. **Analyse Monte Carlo** : faire varier les composants aléatoirement selon leurs tolérances ($\pm 1\%$ résistances, $\pm 5\%$ condensateurs C0G). Vérifier que le filtre respecte encore le gabarit dans 99% des cas.
5. **Bruit** : simuler le bruit en sortie. Est-il compatible avec le rapport signal/bruit requis ?

19.2.8 Lien temporel $\leftrightarrow$ fréquentiel : le rôle de Q

Q détermine **simultanément** la réponse en fréquence et la réponse temporelle. C'est la même physique vue sous deux angles :

Formule clé**Dépassement de la réponse indicielle (2nd ordre) :**

$$D\% = 100 \times e^{-\pi/\sqrt{4Q^2-1}} \quad (Q > 0,5)$$

Type	Q	Pic (dB)	Dépassement (%)
Bessel (ordre 2)	0,577	0	0,4
Butterworth	0,707	0	4,3
Tchebychev 0,5 dB	0,864	0,5	13
Tchebychev 1 dB	0,957	1	21
Tchebychev 3 dB	1,306	3	39

Intuition

Pourquoi Q élevé donne un dépassement : un Q élevé signifie que les condensateurs stockent *beaucoup d'énergie* par rapport à ce que les résistances dissipent à chaque cycle. Quand un échelon arrive, l'énergie s'accumule dans les condensateurs et ne peut pas être dissipée assez vite $\Rightarrow$ le signal "dépasse" la valeur finale et oscille avant de se stabiliser. C'est exactement le même phénomène que la résonance du chapitre 12 : un circuit RLC à fort Q "sonne" longtemps après une excitation.

19.3 Niveau Ingénieur

Niveau Ingénieur

Limites dues à l'AOP réel, sensibilité aux tolérances, bruit, et cas de conception complet. Lien avec les chapitres 16–18 (transistors et AOP).

19.3.1 L'AOP réel dans le filtre : trois limites critiques

Le chapitre 14 suppose un AOP idéal. Le chapitre 18 a montré que l'AOP a un gain fini qui diminue avec la fréquence ($A_{OL}(f) = GBW/f$), un slew rate limité ($SR = I_{tail}/C_C$, chapitre 18), et un déphasage qui s'accumule. Ces trois limitations modifient profondément le comportement du filtre.

1. GBW insuffisant $\Rightarrow Q$ effectif qui dérive

Formule clé

Le filtre repose sur le **gain de boucle** de l'AOP pour maintenir f_0 et Q à leurs valeurs nominales. Quand la fréquence augmente et que A_{OL} diminue, le gain de boucle n'est plus suffisant :

- f_0 effective se **décale** vers le bas.
- Q effectif **augmente** (le filtre résonne plus fort que prévu).
- Si $Q_{\text{eff}} \rightarrow \infty$: **oscillation**.

Règle de conception (valable pour Sallen-Key et MFB) :

$$GBW_{\text{AOP}} > 10 \cdot Q \cdot f_0$$

Le facteur 10 garantit une erreur $< 1\%$ sur f_0 et Q . Pour des applications de précision, utiliser un facteur 100.

En pratique

Exemple : filtre Butterworth ordre 6 à $f_c = 48 \text{ kHz}$. La cellule de plus haut Q a $Q_3 = 1,932$.

$$GBW_{\text{min}} = 10 \times 1,932 \times 48000 = 928 \text{ kHz}.$$

Un TL072 ($GBW = 3 \text{ MHz}$) convient ($\times 3,2$ de marge). Un LM358 ($GBW = 1 \text{ MHz}$) est marginal. Un 741 ($GBW = 1 \text{ MHz}$) est juste acceptable mais sans marge — à éviter.

2. Slew rate $\Rightarrow$ distorsion grand signal

Attention

Le slew rate de l'AOP (chapitre 18 : $SR = I_{\text{tail}}/C_C$) est une limitation en **courant**, pas en fréquence. Mais un filtre à Q élevé **amplifie** le signal au voisinage de f_0 d'un facteur Q (en linéaire). La sortie de l'AOP doit donc fournir un signal plus grand que l'entrée :

$$SR > 2\pi f_0 \cdot Q \cdot V_{\text{in, crête}}$$

Le piège : un signal d'entrée de 1 V crête dans un filtre à $Q = 10$ peut produire 10 V crête en sortie au voisinage de f_0 . Si l'AOP a $SR = 2 \text{ V}/\mu\text{s}$ et $f_0 = 100 \text{ kHz}$: $SR_{\text{min}} = 2\pi \times 10^5 \times 10 \times 1 = 6,28 \text{ V}/\mu\text{s} \Rightarrow$ **distorsion**.

Intuition**D'où vient physiquement le slew rate (lien avec les chapitres 16–18) :**

Le slew rate n'est pas une limite abstraite. Il correspond à la capacité maximale des transistors de l'étage d'entrée (paire différentielle) à fournir le courant nécessaire pour charger le **condensateur de compensation interne** C_C — le condensateur de Miller qui crée le pôle dominant de l'AOP (chapitre 18).

Quand la tension différentielle d'entrée V_d dépasse quelques V_T (≈ 26 mV, chapitre 16), un des transistors de la paire prend *tout* le courant de queue I_{tail} et l'autre se bloque. Le courant maximal disponible pour charger C_C est donc I_{tail} , d'où :

$$SR = \frac{I_{\text{tail}}}{C_C} = \left. \frac{dV_{\text{out}}}{dt} \right|_{\text{max}}$$

On retrouve ici la chaîne causale complète **transistor** $\rightarrow$ **AOP** $\rightarrow$ **filtre** : le g_m et le courant de polarisation de la paire différentielle (fixés par la physique du BJT ou du MOSFET, chapitres 16–17) déterminent I_{tail} , qui détermine le SR de l'AOP, qui limite la pente maximale du signal dans le filtre.

3. Déphasage de l'AOP $\Rightarrow$ problème de stabilité

L'AOP n'est pas un simple gain à la fréquence f_0 : il introduit un **déphasage** (-90 au pôle dominant, plus au-delà). Ce déphasage s'ajoute à celui du filtre lui-même. Pour un filtre à fort Q , la boucle de rétroaction est “tendue” et le déphasage supplémentaire de l'AOP peut faire basculer le circuit dans l'**instabilité** (oscillation).

Formule clé

Vérification : simuler le gain de boucle $T(s)$ du circuit complet (filtre + AOP) et vérifier que la marge de phase est > 45 à la fréquence où $|T| = 1$. Si la marge est insuffisante : choisir un AOP plus rapide, réduire Q , ou passer à une topologie moins sensible (state-variable, biquad).

Intuition**Vision “système” : le filtre comme boucle fermée.**

Un filtre actif est un système en **boucle fermée**. Son comportement est gouverné par le gain de boucle $T(s) = A_{OL}(s) \cdot \beta(s)$, et ses pôles réels sont les racines de l'équation caractéristique $1 + T(s) = 0$.

Quand le gain de l'AOP diminue en haute fréquence (au-delà de $f_p = GBW/A_{OL,DC}$, chapitre 18), le gain de boucle $T(s)$ s'effondre. Cela **déplace les pôles** du filtre par rapport à leur position théorique (calculée avec un AOP idéal). Concrètement :

- Les pôles se rapprochent de l'axe imaginaire $\Rightarrow Q_{\text{eff}} > Q_{\text{nominal}}$.
- Si les pôles atteignent l'axe imaginaire $\Rightarrow Q = \infty \Rightarrow$ **oscillation**.

La condition $GBW \gg Q \cdot f_0$ garantit que le gain de boucle reste suffisamment élevé pour “maintenir” les pôles à l'emplacement prévu par les calculs idéaux. C'est exactement le même raisonnement que la stabilité en rétroaction du chapitre 18, appliqué au filtre.

19.3.2 Sensibilité aux tolérances des composants

Formule clé

La **sensibilité** mesure comment une variation relative d'un composant x affecte un paramètre P du filtre :

$$S_x^P = \frac{x}{P} \frac{\partial P}{\partial x}$$

Résultats typiques pour un Sallen-Key :

- $S_R^{f_0} = -1/2$ et $S_C^{f_0} = -1/2$: une variation de $+1\%$ sur R ou C décale f_0 de $-0,5\%$. Modéré.
- S_C^Q dépend fortement de Q . Pour $Q > 10$, la sensibilité de Q aux composants devient **très élevée** : une variation de 1% sur un condensateur peut changer Q de 10% ou plus.

Attention

Conséquence pratique :

- Pour $Q < 3$: Sallen-Key ou MFB avec composants E96 ($\pm 1\%$) et condensateurs C0G/NP0 ($\pm 5\%$, stables). Aucun problème.
- Pour $3 < Q < 10$: MFB préféré (moindre sensibilité). Résistances $\pm 0,1\%$ si possible. Condensateurs C0G obligatoires.
- Pour $Q > 10$: les topologies Sallen-Key et MFB deviennent impraticables. Passer à une topologie **state-variable** ou **biquad** dont la sensibilité de Q est intrinsèquement faible (chaque paramètre est fixé par un seul composant).

En pratique

Choix des condensateurs :

Type	Tolérance	Stabilité	Usage filtrage
C0G/NP0	$\pm 5\%$	Excellente	Obligatoire pour filtres de précision
X7R	$\pm 10\%$	Médiocre	Découplage uniquement. C varie $\pm 15\%$ en T et -30% avec la tension DC
X5R	$\pm 20\%$	Mauvaise	Interdit en filtrage
Film PP	$\pm 1\% - 5\%$	Très bonne	Excellent mais encombrant

Un condensateur X7R de $100\text{ nF}/16\text{ V}$ peut valoir 70 nF avec 10 V DC appliqués. Si utilisé dans un filtre, f_0 serait décalé de $+20\%$. C'est un piège extrêmement courant.

19.3.3 Bruit dans les filtres actifs

Formule clé

Le bruit en sortie d'un filtre actif a trois origines :

1. Bruit thermique des résistances : $\overline{v^2} = 4kTR\Delta f$ pour chaque résistance. Plus R est élevé, plus le bruit est élevé.

2. Bruit de l'AOP :

- Le bruit en tension e_n de l'AOP est **amplifié** par le gain du filtre dans la bande passante, puis atténué en bande coupée.
- Le bruit en courant i_n est converti en tension par les résistances du filtre.

3. Accumulation en cascade : Chaque cellule ajoute son propre bruit. Le bruit des **premières cellules** est le plus critique car il est amplifié par les cellules suivantes.

Règles de conception pour minimiser le bruit :

- Résistances $< 100\text{ k}\Omega$ (compromis bruit/courant AOP).
- Cellule de plus faible Q en **premier** (gain le plus plat $\Rightarrow$ n'amplifie pas le bruit).
- AOP à faible e_n si le signal filtré est faible.
- Ne pas surdimensionner l'ordre : chaque cellule ajoutée ajoute du bruit.

19.3.4 Cas de conception complet : anti-aliasing pour ADC audio

En pratique

Cahier des charges :

- ADC audio 24 bits, $f_s = 48\text{ kHz}$.
- Signal utile : 20 Hz à 20 kHz.
- Filtre anti-aliasing passe-bas : $f_c = 20\text{ kHz}$.
- Atténuation $> 60\text{ dB}$ à $f_s/2 = 24\text{ kHz}$: **irréaliste en analogique** ($24/20 = 1,2$ seulement). Solution : l'ADC utilise un suréchantillonnage interne ($f_s = 6,144\text{ MHz}$). Le filtre anti-aliasing doit atténuer $> 60\text{ dB}$ à $f_s/2 = 3,072\text{ MHz}$.
- $f_s/f_c = 3072/20 = 153,6$ ($\sim 2,2$ décades).
- Ondulation en bande passante : $< 0,1\text{ dB}$ (audio haute fidélité $\Rightarrow$ Butterworth).
- Bruit : compatible avec 24 bits ($\sim 120\text{ dB}$ de dynamique $\Rightarrow V_{\text{bruit}} < 10\text{ }\mu\text{V}_{\text{rms}}$ sur la bande audio).

En pratique

Dimensionnement :

Ordre : $n \geq \log(10^6)/(2 \log 153,6) = 6/4,37 = 1,37$. $\Rightarrow n = 2$ suffit ! (grâce au suréchantillonnage, le ratio f_s/f_c est très favorable).

Un **Butterworth d'ordre 2** ($Q = 0,707$) donne -80 dB à 3 MHz ($= 150 \times f_c$, soit $40 \log 150 = 87$ dB). Largement suffisant.

Topologie : Sallen-Key gain unitaire (simple, $Q = 0,707$ modéré).

Composants : $R = 3,3 \text{ k}\Omega$ (E24).

$C_{\text{ref}} = 1/(2\pi \times 3300 \times 20000) = 2,41 \text{ nF}$.

$C_1 = 2 \times 0,707 \times 2,41 = 3,41 \text{ nF} \rightarrow 3,3 \text{ nF}$ (E24, C0G).

$C_2 = 2,41/(2 \times 0,707) = 1,70 \text{ nF} \rightarrow 1,8 \text{ nF}$ (E24, C0G).

f_0 réelle $= 1/(2\pi \times 3300 \times \sqrt{3,3 \times 1,8 \times 10^{-9}}) = 19,8 \text{ kHz}$. Erreur : -1% . Acceptable.

AOP : $GBW > 10 \times 0,707 \times 20000 = 141 \text{ kHz}$. N'importe quel AOP audio convient (NE5532 : $GBW = 10 \text{ MHz}$, $e_n = 5 \text{ nV}/\sqrt{\text{Hz}}$, $SR = 9 \text{ V}/\mu\text{s}$).

$SR : V_{\text{in,max}} = 2 V_{\text{rms}} \approx 2,83 V_{\text{crte}}$. $SR_{\text{min}} = 2\pi \times 20000 \times 0,707 \times 2,83 = 0,25 \text{ V}/\mu\text{s}$. NE5532 : $SR = 9 \text{ V}/\mu\text{s} \Rightarrow$ marge de $\times 36$. OK.

Bruit : $e_n = 5 \text{ nV}/\sqrt{\text{Hz}}$. Bruit dans la bande audio (20 kHz) : $5 \times \sqrt{20000} = 0,71 \mu\text{V}_{\text{rms}}$. Bruit de R : $\sqrt{4kT \times 3300 \times 20000} = 1,04 \mu\text{V}_{\text{rms}}$. Bruit total : $\sqrt{0,71^2 + 1,04^2} = 1,26 \mu\text{V}_{\text{rms}}$. Bien en dessous du seuil de $10 \mu\text{V}_{\text{rms}}$.

Attention

Les erreurs à ne pas commettre dans cet exemple :

1. **Calculer l'ordre sans le suréchantillonnage :** sans suréchantillonnage ($f_s = 48 \text{ kHz}$, Nyquist à 24 kHz), il faudrait 60 dB en seulement $1,2 \times f_c \Rightarrow$ ordre > 25 en analogique. Totalement irréaliste. Le suréchantillonnage est indispensable.
2. **Utiliser des condensateurs X7R :** un X7R de $3,3 \text{ nF}$ sous 3 V DC peut valoir $2,5 \text{ nF} \Rightarrow f_c$ décalé de $+15\%$.
3. **Oublier le bruit du circuit :** avec un AOP bruyant ($e_n = 30 \text{ nV}/\sqrt{\text{Hz}}$), le bruit serait $4,2 \mu\text{V}_{\text{rms}}$ — toujours acceptable ici, mais critique pour un ADC 32 bits.
4. **Négliger le layout :** un filtre anti-aliasing mal routé (boucle de masse, couplage capacitif) peut injecter du bruit HF directement dans l'ADC, annulant le bénéfice du filtre.

Exercices

Niveau débutant

Exercice 19.1 — Quel type de filtre (Butterworth, Bessel, Tchebychev) choisiriez-vous pour : (a) un filtre anti-aliasing ADC, (b) un récepteur de données NRZ à 1 Mbit/s , (c) un filtre audio avec réjection maximale du 50 Hz secteur ?

En pratique**Solution :**

- (a) **Butterworth** : bande passante plate (pas d'ondulation), transition raisonnablement raide.
- (b) **Bessel** : phase linéaire indispensable pour ne pas déformer les fronts des impulsions NRZ. Un Butterworth créerait du ringing (4,3% de dépassement par cellule).
- (c) Pour rejeter le 50 Hz : un filtre **coupe-bande** (notch) centré sur 50 Hz, pas un passe-bas. Topologie twin-T ou Wien. Si on veut un passe-haut pour couper tout en dessous de 100 Hz : Butterworth suffit.

Exercice 19.2 — Calculez l'ordre d'un filtre Butterworth avec $f_c = 1$ kHz et 40 dB d'atténuation à 5 kHz.

En pratique

Solution : $f_s/f_c = 5$. $n \geq \log(10^4 - 1)/(2 \log 5) = 4/(2 \times 0,699) = 2,86$. $\Rightarrow n = 3$.

Niveau intermédiaire

Exercice 19.3 — Dimensionnez un filtre Butterworth passe-bas d'ordre 4 à $f_c = 10$ kHz en Sallen-Key, $R = 10$ k Ω . Donnez les valeurs de C_1 , C_2 pour chaque cellule.

En pratique

Solution : $Q_1 = 0,541$, $Q_2 = 1,307$. $C_{\text{ref}} = 1/(2\pi \times 10^4 \times 10^4) = 1,59$ nF.
 Cellule 1 : $C_1 = 2 \times 0,541 \times 1,59 = 1,72$ nF $\rightarrow 1,8$ nF. $C_2 = 1,59/(2 \times 0,541) = 1,47$ nF $\rightarrow 1,5$ nF.
 Cellule 2 : $C_1 = 2 \times 1,307 \times 1,59 = 4,16$ nF $\rightarrow 3,9$ nF. $C_2 = 1,59/(2 \times 1,307) = 0,608$ nF $\rightarrow 680$ pF.
 Cellule 2 en dernier (haut Q).

Exercice 19.4 — L'exercice 19.3 utilise un AOP avec $GBW = 500$ kHz. Est-ce suffisant pour la cellule de plus haut Q ? Que se passe-t-il si on utilise un AOP avec $GBW = 100$ kHz ?

En pratique

Solution : $GBW_{\text{min}} = 10 \times Q_2 \times f_c = 10 \times 1,307 \times 10000 = 130,7$ kHz.
 $GBW = 500$ kHz : marge $\times 3,8$. OK.
 $GBW = 100$ kHz : insuffisant ($< 130,7$). Le Q effectif sera $> 1,307$, la réponse présentera un pic plus marqué que prévu, et dans le pire cas le filtre oscillera.
AOP inadapté.

Niveau ingénieur

Exercice 19.5 — Un filtre Sallen-Key à $f_0 = 100$ kHz et $Q = 5$ utilise un AOP avec $GBW = 1$ MHz et $SR = 2$ V/ μ s.

- (a) Le GBW est-il suffisant ?
- (b) Si le signal d'entrée est de 1 V crête, la sortie est-elle limitée par le slew rate ?

(c) Proposez un AOP adapté.

En pratique

Solution :

(a) $GBW_{\min} = 10 \times 5 \times 10^5 = 5 \text{ MHz}$. $GBW = 1 \text{ MHz}$: **totalelement insuffisant** (facteur $5 \times$ trop faible). Le Q effectif sera probablement $> 50 \Rightarrow$ oscillation quasi certaine.

(b) Pic de résonance : $V_{\text{out}} = Q \times V_{\text{in}} = 5 \times 1 = 5 \text{ V}$ crête. $SR_{\min} = 2\pi \times 10^5 \times 5 = 3,14 \text{ V}/\mu\text{s}$. $SR = 2 \text{ V}/\mu\text{s}$: **insuffisant** aussi.

(c) Il faut $GBW > 5 \text{ MHz}$ et $SR > 3,14 \text{ V}/\mu\text{s}$ (prendre une marge $\times 3$: $SR > 10 \text{ V}/\mu\text{s}$). Par exemple : OPA1612 ($GBW = 80 \text{ MHz}$, $SR = 27 \text{ V}/\mu\text{s}$) ou AD8065 ($GBW = 145 \text{ MHz}$, $SR = 180 \text{ V}/\mu\text{s}$).

Exercice 19.6 — Un filtre anti-aliasing pour un ADC à $f_s = 1 \text{ MHz}$ ($f_s/2 = 500 \text{ kHz}$) doit atténuer $> 80 \text{ dB}$ à $f_s/2$. La bande passante utile est de 0 Hz à 50 kHz .

(a) Calculez l'ordre Butterworth nécessaire.

(b) Donnez les Q des cellules.

(c) L'AOP le plus rapide disponible a $GBW = 200 \text{ MHz}$. Est-ce suffisant pour la cellule de plus haut Q ?

(d) Proposez une solution alternative si l'analogique seul n'est pas suffisant.

En pratique

Solution :

(a) $f_s/f_c = 500/50 = 10 = 1$ décade. $n \geq \log(10^8)/(2 \log 10) = 8/2 = 4. \Rightarrow n = 4$.

(b) Butterworth ordre 4 : $Q_1 = 0,541$, $Q_2 = 1,307$.

(c) $GBW_{\min} = 10 \times 1,307 \times 50000 = 653 \text{ kHz}$. $GBW = 200 \text{ MHz}$: marge de $\times 306$.

Largement suffisant.

(d) Si l'ordre analogique devait être plus élevé (par exemple ordre 8 pour 100 dB , $Q_{\max} = 2,563$), les sensibilités de Q aux composants rendraient le filtre fragile. La solution : un filtre analogique d'ordre 4 (anti-aliasing "grossier") suivi d'un filtre numérique (FIR ou IIR) dans le DSP/FPGA pour affiner la réponse avec une précision arbitraire.

Questions de compréhension

1. Un condensateur X7R de $10 \text{ nF}/10 \text{ V}$ perd 25% de sa capacité sous 5 V DC . Si ce condensateur est C_2 dans un Sallen-Key avec $Q = 0,707$ nominal, quel est le Q réel ? Le filtre est-il encore Butterworth ?
2. Pourquoi le suréchantillonnage simplifie-t-il drastiquement le filtre anti-aliasing analogique ? Quelle est la contrepartie (où la complexité est-elle transférée) ?
3. Un filtre state-variable permet de réaliser $Q > 100$ avec une sensibilité raisonnable. Pourquoi un Sallen-Key ne le peut-il pas ? (Pensez à la structure de la rétroaction.)
4. Pourquoi placer la cellule de plus haut Q en dernier dans une cascade ? Que se passerait-il si on la plaçait en premier ?

Réalité des composants : au-delà du schéma

Attention

Dans un filtre de précision, le choix des composants passifs est **aussi critique** que celui de l'AOP. Trois pièges majeurs :

1. Bruit en $1/f$ et choix de l'AOP.

Le bruit en $1/f$ (chapitre 17, section bruit MOSFET) devient la source de bruit **dominante** en basse fréquence ($< 1\text{ kHz}$). Pour un filtre d'instrumentation DC ou basse fréquence, un AOP à entrée **BJT** (faible $1/f$ car le transport se fait en volume, chapitre 16) ou un AOP **chopper** (qui transpose le $1/f$ hors bande) sera préférable à un CMOS. Le choix de la technologie d'entrée de l'AOP doit être fait *en fonction de la bande de fréquence du filtre*, pas seulement de l'impédance source.

2. Stabilité thermique et diélectrique des condensateurs.

Les condensateurs céramiques classiques varient fortement avec la tension appliquée et la température :

- **X7R** : capacité $\pm 15\%$ en température (-55°C à $+125^\circ\text{C}$), et -20% à -40% sous tension DC nominale. Un condensateur X7R de $10\text{ nF}/10\text{ V}$ peut ne valoir que 6 nF sous 8 V . Si ce condensateur fixe f_0 , la fréquence de coupure dérive de $+30\%$.
- **Y5V** : variations encore plus extrêmes (-80% possibles). **Inutilisable** en filtrage.
- **C0G/NP0** : variation $< \pm 30\text{ ppm}/^\circ\text{C}$, aucune dépendance en tension. C'est le **seul choix acceptable** pour fixer f_0 et Q dans un filtre de précision.
- **Film polypropylène (PP)** : excellente stabilité ($< 200\text{ ppm}/^\circ\text{C}$, pas de dépendance en tension), mais encombrant. Préféré en audio et en instrumentation quand l'espace le permet.

3. Tolérances et reproductibilité.

Une résistance à 5% peut transformer un filtre Butterworth ($Q = 0,707$, maximale-ment plat) en un filtre sous-amorti avec un pic de 3 dB ($Q \approx 1,3$) ou au contraire en un filtre sur-amorti ($Q \approx 0,5$) avec une coupure prématurée. Le standard minimal en filtrage actif est $\pm 1\%$ (résistances E96) et $\pm 5\%$ (condensateurs C0G). Pour les filtres d'ordre élevé avec $Q > 5$, des résistances à $\pm 0,1\%$ et un ajustement par potentiomètre ou par sélection sont parfois nécessaires.

Résumé du chapitre

Résumé — Les Bases

Pôle	= stockage d'énergie (RC), atténue -20 dB/dc, déphasage -90
Zéro	= chemin qui annule ou compense à une fréquence
Q	= énergie stockée / énergie dissipée. $Q \uparrow$ = pic + dépassement
Ce chapitre	Complète le Ch.14 : conception réelle, limites AOP, tolérances

Résumé — Approfondissement

Méthodologie	Spéc $\rightarrow$ type $\rightarrow$ ordre $\rightarrow Q_k \rightarrow$ topologie $\rightarrow$ composants $\rightarrow$ vérification
Types	Butterworth (plat), Bessel (phase), Tchebychev (raide)
Normalisation	Prototype $\omega_0 = 1$ puis $C_{\text{réel}} = C_{\text{norm}}/(\omega_c Z_0)$
Temporel/fréquentiel	$D\% = 100 e^{-\pi/\sqrt{4Q^2-1}}$. Même physique, deux vues

Résumé — Niveau Ingénieur

AOP réel	$GBW > 10 Q f_0$, sinon $Q_{\text{eff}} \uparrow$ et oscillation
Slew rate	$SR > 2\pi f_0 Q V_{\text{in}}$ (le pic de résonance amplifie de Q)
Sensibilité	Q très sensible si $Q > 10 \Rightarrow$ state-variable / biquad
Bruit	e_n AOP + $4kTR$. $R < 100 \text{ k}\Omega$, cellule bas Q en premier
Composants	COG/NP0 obligatoires. X7R/X5R interdits en filtrage

Part VI

Électronique Numérique

Chapter 20

Logique Combinatoire

*Toute l'informatique moderne repose sur une idée simple :
deux niveaux de tension représentent "vrai" et "faux".
Les transistors MOSFET du chapitre 17, utilisés comme interrupteurs
dans la technologie CMOS, réalisent les opérations logiques fondamentales.
Comprendre la logique combinatoire, c'est comprendre
le lien entre physique des transistors et traitement de l'information.*

L'électronique analogique (chapitres 1–19) traite des signaux continus. L'électronique **numérique** traite des signaux *discrets* : deux états seulement, "0" et "1". Cette simplification apparente est en réalité une révolution : elle permet de traiter, stocker et transmettre de l'information avec une robustesse au bruit incomparablement supérieure à l'analogique.

Ce chapitre couvre la **logique combinatoire** : les circuits dont la sortie ne dépend que de l'état *actuel* des entrées, sans mémoire. Le chapitre 21 abordera la logique séquentielle (avec mémoire).

20.1 Les Bases

Les Bases

Niveaux logiques, portes fondamentales, algèbre de Boole, et simplification. Prérequis : notions de tension et courant (chapitres 1–3).

20.1.1 Du signal continu au signal binaire

Formule clé

En électronique numérique, une tension est interprétée comme l'un des deux **niveaux logiques** :

- **"0" logique (LOW)** : tension proche de la masse. Pour le CMOS alimenté en 3,3 V : $V < 0,8 \text{ V}$ typiquement.
- **"1" logique (HIGH)** : tension proche de l'alimentation V_{DD} . Pour le CMOS 3,3 V : $V > 2,0 \text{ V}$ typiquement.

Entre les deux ($0,8 \text{ V} < V < 2,0 \text{ V}$) : zone **interdite**. Un signal ne doit jamais rester dans cette zone en régime statique (il est interprété de manière aléatoire).

Intuition

Pourquoi le numérique est robuste au bruit : un parasite de 200 mV sur un signal analogique de 1 V représente 20% d'erreur. Le même parasite sur un signal logique CMOS 3,3 V (qui vaut 3,3 V pour un "1") est totalement insignifiant : la tension reste bien au-dessus du seuil de 2,0 V, et le "1" est toujours lu comme un "1". C'est la **marge de bruit** ($V_{OH} - V_{IH}$ côté "1", $V_{IL} - V_{OL}$ côté "0").

Formule clé

La courbe de transfert (VTC) : l'origine physique de la robustesse.

La courbe $V_{out}(V_{in})$ de l'inverseur CMOS (chapitre 17) n'est pas une marche parfaite : elle présente une zone de transition très **raide** autour de $V_{DD}/2$. Dans cette zone, le gain en tension dV_{out}/dV_{in} atteint des valeurs très élevées (typiquement -10 à -30) : l'inverseur fonctionne comme un **amplificateur analogique à très fort gain et non-linéaire**.

C'est cette non-linéarité qui crée la robustesse :

- Un signal d'entrée "bruité" (par exemple 3,1 V au lieu de 3,3 V) est **restauré** en sortie à un niveau propre (≈ 0 V ou $\approx V_{DD}$).
- À chaque étage traversé, le bruit analogique est "écrasé" par le gain de la zone de transition.
- Le signal est régénéré : un "1" dégradé redevient un "1" parfait.

Conclusion : la robustesse du numérique repose directement sur une **amplification analogique non-linéaire très forte**. Sans ce mécanisme physique (hérité du g_m des MOSFET du chapitre 17), le signal se dégraderait à chaque porte et l'information serait perdue après quelques étages.

Toute opération logique peut être construite à partir de trois opérations élémentaires :

Formule clé

Les trois opérations de base :

Porte	Symbole	Équation	Table de vérité	Physiquement
NON (NOT)	$\bar{A}$	$Y = \bar{A}$	$0 \rightarrow 1, 1 \rightarrow 0$	Inverseur CMOS (Ch.17)
ET (AND)	$A \cdot B$	$Y = A \cdot B$	1 ssi $A = B = 1$	Série de NMOS
OU (OR)	$A + B$	$Y = A + B$	1 ssi $A = 1$ ou $B = 1$	Parallèle de NMOS

En pratique, on utilise surtout les portes **NAND** ($\overline{A \cdot B}$) et **NOR** ($\overline{A + B}$) car elles sont plus simples à réaliser en CMOS (un seul étage d'inversion).

Attention

NAND et NOR sont “universelles” : n’importe quelle fonction logique peut être réalisée en utilisant *uniquement* des portes NAND (ou uniquement des NOR). C’est un résultat fondamental de l’algèbre de Boole. En pratique, les bibliothèques de cellules CMOS sont construites autour de ces portes universelles.

20.1.2 L’algèbre de Boole : les règles de calcul

L’algèbre de Boole est le cadre mathématique de la logique numérique. Les variables ne prennent que les valeurs 0 et 1.

Formule clé

Propriétés fondamentales :

Identités : $A + 0 = A$, $A \cdot 1 = A$, $A + 1 = 1$, $A \cdot 0 = 0$.

Idempotence : $A + A = A$, $A \cdot A = A$.

Complémentation : $A + \overline{A} = 1$, $A \cdot \overline{A} = 0$.

Commutativité : $A + B = B + A$, $A \cdot B = B \cdot A$.

Associativité : $(A + B) + C = A + (B + C)$, $(A \cdot B) \cdot C = A \cdot (B \cdot C)$.

Distributivité : $A \cdot (B + C) = A \cdot B + A \cdot C$. Et aussi : $A + B \cdot C = (A + B)(A + C)$.

Absorption : $A + AB = A$, $A(A + B) = A$.

Théorème de De Morgan (fondamental) :

$$\overline{A \cdot B} = \overline{A} + \overline{B} \qquad \overline{A + B} = \overline{A} \cdot \overline{B}$$

“Le complémentaire d’un ET est le OU des complémentaires” (et vice versa). C’est ce théorème qui permet de convertir entre NAND et NOR.

20.1.3 Simplification par tableau de Karnaugh

En pratique

Le tableau de Karnaugh est une méthode **graphique** pour simplifier des fonctions logiques jusqu'à 4–5 variables. Principe : on regroupe les "1" adjacents dans un tableau 2D dont les axes sont codés en **code Gray** (un seul bit change entre cases adjacentes).

Règles :

1. Les groupes doivent contenir 2^k cases (1, 2, 4, 8...).
2. Chaque groupe élimine les variables qui changent à l'intérieur du groupe.
3. Les bords du tableau sont adjacents (le tableau "se replie" sur lui-même).
4. On cherche le minimum de groupes couvrant tous les "1".

Exemple : $F(A, B, C) = \sum m(0, 2, 4, 5, 6)$.

$AB \backslash C$	0	1
00	1	0
01	1	0
11	1	1
10	1	0

Colonne $C = 0$: tout à 1 $\Rightarrow \overline{C}$. Case $AB = 11, C = 1$: isolée, $\Rightarrow AB$. Résultat : $F = \overline{C} + AB$.

À retenir

L'essentiel (niveau intuitif) :

1. Deux niveaux de tension = deux états logiques (0 et 1). Zone interdite entre les deux.
2. Trois opérations de base : NOT, AND, OR. NAND et NOR sont universelles.
3. L'algèbre de Boole + De Morgan permettent de simplifier et transformer les expressions.
4. Le tableau de Karnaugh est l'outil graphique de simplification (jusqu'à ~ 5 variables).

20.2 Approfondissement


Nous passons maintenant de la logique abstraite à sa réalisation physique. Comment les MOSFET du chapitre 17 construisent-ils les portes logiques ? Comment assemble-t-on des portes pour créer des fonctions complexes ?

Approfondissement

Réalisation CMOS des portes, circuits combinatoires standards (multiplexeurs, décodeurs, additionneurs), et méthode de conception. Prérequis : chapitre 17 (MOSFET, inverseur CMOS).

20.2.1 L'inverseur CMOS : la brique élémentaire (rappel Ch.17)

Le chapitre 17 a présenté l'inverseur CMOS : un PMOS en haut (relié à V_{DD}) et un NMOS en bas (relié à la masse). C'est la **porte NOT** :



Formule clé

- $A = 0$ ($V_{GS,N} < V_{th,N}$) : NMOS bloqué, PMOS passant $\Rightarrow Y = V_{DD}$ ("1").
- $A = 1$ ($V_{GS,N} > V_{th,N}$) : NMOS passant, PMOS bloqué $\Rightarrow Y = 0$ ("0").
- **Un seul transistor est passant à la fois** $\Rightarrow$ pas de chemin direct V_{DD} -GND $\Rightarrow$ consommation statique nulle (en théorie — en pratique, courants de fuite I_{off} , chapitre 17).


20.2.2 Construction des portes NAND et NOR en CMOS

Formule clé

Règle de construction CMOS :

- Le **réseau NMOS** (en bas, vers la masse) définit quand la sortie est tirée à "0". NMOS en **série** = ET logique. NMOS en **parallèle** = OU logique.
- Le **réseau PMOS** (en haut, vers V_{DD}) est le **complémentaire** du réseau NMOS : si les NMOS sont en série, les PMOS sont en parallèle, et vice versa.
- La sortie est **toujours inversée** : on obtient naturellement NAND et NOR, pas AND et OR.

Porte NAND à 2 entrées :



Intuition

Pourquoi NAND et non AND ? En CMOS, la sortie est toujours connectée soit à V_{DD} (via les PMOS) soit à la masse (via les NMOS). Elle est donc naturellement *inversée* par rapport à la fonction des NMOS. Pour obtenir un AND, il faudrait ajouter un inverseur en sortie (2 transistors supplémentaires), ce qui augmente la complexité, le délai et la consommation. C'est pourquoi les circuits CMOS sont conçus en logique NAND/NOR, pas en AND/OR.

20.2.3 Circuits combinatoires standards

Le multiplexeur (MUX)

Un multiplexeur sélectionne une entrée parmi 2^n selon un mot de sélection de n bits :

Formule clé

MUX 2:1 :

$$Y = \bar{S} \cdot I_0 + S \cdot I_1$$

$S = 0 : Y = I_0$. $S = 1 : Y = I_1$. Le MUX est "l'aiguillage" du numérique.

Propriété fondamentale : un MUX $2^n:1$ peut réaliser **n'importe quelle fonction logique** de n variables en câblant les entrées I_k à "0" ou "1" selon la table de vérité. C'est un **générateur de fonctions universel** (lookup table, LUT).

Le décodeur

Un décodeur n -vers- 2^n active **une seule** de ses 2^n sorties en fonction du mot d'entrée de n bits :

Formule clé

Décodeur 2-vers-4 :

$$Y_0 = \bar{A}\bar{B}, \quad Y_1 = \bar{A}B, \quad Y_2 = A\bar{B}, \quad Y_3 = AB$$

Chaque sortie correspond à un **minterme**. Le décodeur est le composant de base pour l'adressage mémoire (une seule ligne activée à la fois).

L'additionneur

Formule clé

Demi-additionneur (2 entrées, pas de retenue entrante) :

$$S = A \oplus B \quad C_{\text{out}} = A \cdot B$$

Additionneur complet (3 entrées : A , B , retenue C_{in}) :

$$S = A \oplus B \oplus C_{\text{in}} \quad C_{\text{out}} = AB + C_{\text{in}}(A \oplus B)$$

Un additionneur n bits = cascade de n additionneurs complets (*ripple carry adder*). Le délai est $\propto n$ (la retenue se propage de bit en bit). Pour aller plus vite : *carry lookahead* (calcul anticipé de la retenue), au prix de plus de portes.

20.3 Niveau Ingénieur

Niveau Ingénieur

Implémentation CMOS réelle : délais de propagation, consommation (statique et dynamique), marges de bruit, fan-out, et lien avec la physique des transistors du chapitre 17. Problématiques de conception en logique combinatoire.

20.3.1 Délais de propagation

Formule clé

Le signal ne traverse pas une porte instantanément. Le **délai de propagation** t_p est le temps entre le changement d'une entrée et la stabilisation de la sortie :

$$t_p \approx 0,7 R_{\text{eq}} C_L$$

- R_{eq} : résistance équivalente du réseau de transistors passants ($R_{DS,\text{on}}$ du chapitre 17).
- C_L : capacité de charge (capacités de grille des portes suivantes + capacité de câblage).

Chaque porte de la chaîne ajoute son délai. Le **chemin critique** est le chemin le plus long entre entrées et sorties : c'est lui qui détermine la fréquence maximale de fonctionnement du circuit.

Intuition

Lien avec le MOSFET (Ch.17) : le délai dépend de $R_{DS,\text{on}}$ qui dépend de W/L et $V_{DD} - V_{th}$. Pour aller plus vite : augmenter W/L (transistors plus larges, mais plus de surface et de capacité) ou augmenter V_{DD} (mais plus de consommation). C'est le **compromis vitesse-puissance-surface** fondamental de la conception CMOS.

Formule clé

Le chemin critique : une cascade de circuits RC.

Le “chemin critique” n’est pas une abstraction : c’est physiquement la somme des **délais RC accumulés** le long du plus long chemin entre les entrées et la sortie. Si le chemin traverse k portes :

$$t_{\text{critique}} = \sum_{i=1}^k 0,7 R_{DS,\text{on},i} C_{L,i}$$

Chaque porte charge la capacité d’entrée (C_G) des portes qu’elle pilote (**fan-out**). Si une porte pilote n entrées :

$$C_{L,i} = n_i \cdot C_G + C_{\text{câblage}}$$

Un fan-out élevé augmente directement C_L et donc le délai de la porte. C’est pourquoi les outils de synthèse insèrent automatiquement des **buffers** (paires d’inverseurs) pour répartir la charge capacitive quand le fan-out dépasse $\sim 4-6$.

Conclusion : la fréquence maximale d’un circuit numérique est limitée par l’accumulation des délais RC le long du chemin critique. Tout se ramène à la physique des transistors : $R_{DS,\text{on}}$ (chapitre 17) et C_G (capacité de grille, proportionnelle à $W \times L \times C_{ox}$).

Formule clé

La puissance consommée par un circuit CMOS a deux composantes :

1. Puissance dynamique (lors des commutations) :

$$P_{\text{dyn}} = \alpha \cdot C_L \cdot V_{DD}^2 \cdot f$$

- α : facteur d’activité (fraction des portes qui commutent à chaque cycle, typiquement 0,1 à 0,3).
- C_L : capacité commutée totale.
- f : fréquence d’horloge.

C’est la composante **dominante** dans les technologies classiques ($L > 65 \text{ nm}$). Elle varie en V_{DD}^2 : réduire l’alimentation de 3,3 V à 1,0 V divise la puissance par ~ 11 .

2. Puissance statique (fuites, même sans commutation) :

$$P_{\text{stat}} = V_{DD} \cdot I_{\text{off}} \cdot N$$

I_{off} est le courant de fuite sub-seuil de chaque transistor (chapitre 17 : augmente exponentiellement quand L diminue et quand T augmente). N est le nombre de transistors.

Dans les technologies avancées ($L < 14 \text{ nm}$), P_{stat} peut représenter 30% à 50% de la consommation totale.

Intuition

3. Puissance de court-circuit P_{sc} (souvent oubliée).

Pendant la **transition** d'une porte CMOS (quand l'entrée traverse la zone V_{IL} – V_{IH}), le NMOS et le PMOS sont *simultanément passants* pendant un bref instant. Un courant “de court-circuit” circule directement de V_{DD} vers la masse à travers les deux transistors :

$$P_{sc} \propto \beta_n \cdot (V_{DD} - 2V_{th})^3 \cdot t_{\text{transition}} \cdot f$$

Ce courant est d'autant plus important que le **front d'entrée est lent** (temps de transition $t_{\text{transition}}$ élevé), car les deux transistors restent simultanément passants plus longtemps.

Conclusion : une mauvaise dynamique analogique (fronts lents, signaux dégradés) dégrade directement les performances énergétiques du numérique. C'est pourquoi les buffers de ligne et les drivers doivent fournir des fronts *raides*. La puissance totale d'une porte CMOS est donc :

$$P_{\text{total}} = \underbrace{P_{\text{dyn}}}_{\alpha C_L V_{DD}^2 f} + \underbrace{P_{sc}}_{\text{court-circuit}} + \underbrace{P_{\text{stat}}}_{V_{DD} I_{\text{off}} N}$$

Attention

Le “**mur de puissance**” : la loi de Moore permet de doubler le nombre de transistors à chaque génération, mais la puissance dissipée par unité de surface atteint une limite thermique ($\sim 100 \text{ W/cm}^2$). C'est pourquoi, depuis ~ 2005 , la fréquence d'horloge des processeurs ne dépasse plus 4 GHz–5 GHz. La performance s'améliore désormais par le **parallélisme** (multicœur) plutôt que par la fréquence.

20.3.2 Marges de bruit et niveaux logiques

Formule clé

Les niveaux logiques sont définis par quatre tensions :

Paramètre	Définition	CMOS 3,3 V
V_{OH}	Tension de sortie minimale pour un “1”	3,2 V
V_{OL}	Tension de sortie maximale pour un “0”	0,1 V
V_{IH}	Tension d’entrée minimale reconnue comme “1”	2,0 V
V_{IL}	Tension d’entrée maximale reconnue comme “0”	0,8 V

Marges de bruit :

$$NM_H = V_{OH} - V_{IH} = 3,2 - 2,0 = 1,2 \text{ V} \quad NM_L = V_{IL} - V_{OL} = 0,8 - 0,1 = 0,7 \text{ V}$$

Un parasite de moins de 0,7 V ne peut pas provoquer d’erreur logique. C’est la **robustesse** du numérique.

20.3.3 Fan-out et charge capacitive

Formule clé

Le **fan-out** est le nombre de portes qu’une sortie peut piloter :

$$\text{Fan-out} = \frac{I_{\text{out,max}}}{I_{\text{in}}}$$

En CMOS statique, $I_{\text{in}} \approx 0$ (grille isolée) $\Rightarrow$ fan-out DC théoriquement infini. Mais chaque entrée connectée ajoute sa **capacité de grille** C_G à la charge :

$$C_L = n \cdot C_G + C_{\text{câblage}}$$

Le fan-out est donc limité par le **délai** ($t_p \propto C_L$) et non par le courant statique. En pratique, on limite le fan-out à ~ 4 – 6 portes pour maintenir un délai acceptable. Au-delà, on insère un **buffer** (deux inverseurs en cascade) pour restaurer la capacité de pilotage.

20.3.4 Aléas combinatoires (glitches)

Attention

Les **aléas** (*glitches*) sont des impulsions parasites transitoires à la sortie d'un circuit combinatoire, causées par les **différences de temps de propagation** entre les chemins internes.

Exemple : $Y = A \cdot \bar{A}$. Théoriquement $Y = 0$ toujours. Mais si le chemin de $\bar{A}$ (qui passe par un inverseur) est plus lent que celui de A , il existe un bref instant où l'ancienne valeur de $\bar{A}$ et la nouvelle valeur de A sont toutes deux à "1" $\Rightarrow$ impulsion parasite sur Y .

Solutions :

- Ajouter des termes redondants dans l'expression logique pour couvrir les transitions (visible sur Karnaugh : groupes qui chevauchent les frontières).
- **Synchronisation par horloge** : en logique séquentielle (chapitre 21), les sorties sont échantillonnées par une bascule qui ne "voit" le signal qu'à un instant précis, ignorant les glitches transitoires.

20.3.5 Familles logiques et interfaçage

En pratique

Famille	V_{DD}	t_p typ.	Techno	Usage
HC/HCT	2 V–6 V	8 ns	CMOS	Logique générale
LVC/LVT	1,65 V–3,6 V	3 ns	CMOS	Basse tension, interface
AUC	0,8 V–2,7 V	1,5 ns	CMOS	Ultra basse tension
LVTTL	3,3 V	5 ns	CMOS/BiCMOS	Legacy, compatible TTL

Interfaçage entre familles : quand deux circuits utilisent des tensions différentes (5 V et 3,3 V par exemple), il faut un **level shifter** ou vérifier que les niveaux logiques sont compatibles. Connecter directement une sortie 5 V sur une entrée 3,3 V peut **détruire** le composant (tension supérieure à $V_{DD} + 0,3$ V sur la grille $\Rightarrow$ claquage de l'oxyde, chapitre 17).

Exercices

Niveau débutant

Exercice 20.1 — Simplifiez $F = A\bar{B} + AB$ par algèbre de Boole.

En pratique

Solution : $F = A(\overline{B} + B) = A \cdot 1 = A$.

Exercice 20.2 — Appliquez De Morgan pour exprimer $\overline{A + B \cdot C}$ en utilisant uniquement des NAND.

En pratique

Solution : $\overline{A + BC} = \overline{A} \cdot \overline{BC} = \overline{A} \cdot (\overline{B} + \overline{C})$.

En NAND : $\overline{A} = \overline{A \cdot A}$ (NAND avec entrées reliées). $\overline{B} + \overline{C} = \overline{\overline{\overline{B} + \overline{C}}} = \overline{B \cdot C}$ (par De Morgan : $\overline{B} + \overline{C} = \overline{BC}$, qui est directement un NAND).

Donc $F = \overline{A} \cdot \overline{BC}$. En NAND : $F = \overline{\overline{\overline{A} \cdot \overline{BC}}}$, soit $\text{NAND}(\overline{A}, \text{NAND}(B, C))$, puis NAND du résultat avec lui-même pour re-complémenter. Trois portes NAND suffisent.

Niveau intermédiaire

Exercice 20.3 — Simplifiez par Karnaugh : $F(A, B, C, D) = \sum m(0, 1, 2, 5, 8, 9, 10)$.

En pratique

Solution : tableau 4×4 :

$AB \backslash CD$	00	01	11	10
00	1	1	0	1
01	0	1	0	0
11	0	0	0	0
10	1	1	0	1

Groupes : $\{0, 1, 8, 9\} = \overline{B} \overline{D} \dots$ Non, reprenons. Cases 0,2,8,10 (coins) $\Rightarrow \overline{B} \overline{D}$.

Cases 0,1,8,9 $\Rightarrow \overline{B} \overline{C}$. Case 5 isolée $\Rightarrow \overline{A} \overline{B} \overline{C} D$.

$F = \overline{B} \overline{C} + \overline{B} \overline{D} + \overline{A} \overline{B} \overline{C} D$. On peut simplifier : $\overline{B} \overline{C} + \overline{B} \overline{D} = \overline{B} (\overline{C} + \overline{D}) = \overline{B} \overline{C} \overline{D}$.

$F = \overline{B} \overline{C} \overline{D} + \overline{A} \overline{B} \overline{C} D$.

Exercice 20.4 — Un MUX 4:1 a les entrées $I_0 = 1, I_1 = 0, I_2 = 1, I_3 = 0$ et les sélecteurs $S_1 S_0$. Écrivez l'expression de Y en fonction de S_1, S_0 . Quelle fonction logique cela réalise-t-il ?

En pratique

Solution : $Y = \overline{S_1} \overline{S_0} \cdot 1 + \overline{S_1} S_0 \cdot 0 + S_1 \overline{S_0} \cdot 1 + S_1 S_0 \cdot 0 = \overline{S_1} \overline{S_0} + S_1 \overline{S_0} = \overline{S_0}$.

C'est un simple inverseur de S_0 ! Le MUX réalise ici la fonction NOT.

Niveau ingénieur

Exercice 20.5 — Un inverseur CMOS ($V_{DD} = 1,8 \text{ V}, C_L = 20 \text{ fF}, R_{DS, \text{on}} = 5 \text{ k}\Omega$) pilote 4 portes identiques. Calculez le délai de propagation et la puissance dynamique à $f = 1 \text{ GHz}$ avec $\alpha = 0,1$.

En pratique

Solution : $C_{\text{total}} = 4 \times 20 \text{ fF} = 80 \text{ fF}$ (en négligeant le câblage).

$$t_p \approx 0,7 \times 5 \times 10^3 \times 80 \times 10^{-15} = 280 \text{ ps.}$$

$$P_{\text{dyn}} = \alpha C_L V_{DD}^2 f = 0,1 \times 80 \times 10^{-15} \times 1,8^2 \times 10^9 = 0,1 \times 80 \times 10^{-15} \times 3,24 \times 10^9 = 25,9 \mu\text{W par porte.}$$

Pour un circuit de 10^6 portes : $P \approx 26 \text{ W}$. C'est l'ordre de grandeur d'un processeur mobile.

Exercice 20.6 — Un additionneur ripple-carry 32 bits utilise des portes avec $t_p = 100 \text{ ps}$. L'additionneur complet a un chemin critique de 2 portes pour la retenue.

- Quel est le délai total de propagation de la retenue ?
- Quelle fréquence d'horloge maximale cela permet-il ?
- Un carry-lookahead réduit le délai à $\mathcal{O}(\log_2 n)$ niveaux de portes. Quel est le gain ?

En pratique

Solution :

$$(a) 32 \text{ étages} \times 2 \text{ portes} \times 100 \text{ ps} = 6,4 \text{ ns.}$$

$$(b) f_{\text{max}} = 1/t_p = 1/6,4 \times 10^{-9} = 156 \text{ MHz.}$$

$$(c) \text{ Carry-lookahead : } \log_2(32) = 5 \text{ niveaux} \times \sim 2 \text{ portes} \times 100 \text{ ps} = 1 \text{ ns. } f_{\text{max}} = 1 \text{ GHz. Gain : } \times 6,4.$$

Questions de compréhension

- Pourquoi les portes NAND et NOR sont-elles plus “naturelles” en CMOS que les portes AND et OR ? (Pensez à la structure complémentaire NMOS/PMOS.)
- Pourquoi $P_{\text{dyn}} \propto V_{DD}^2$? Reliez votre réponse à l'énergie stockée dans un condensateur ($E = \frac{1}{2}CV^2$).
- Un circuit CMOS en technologie 7 nm a 10^{10} transistors. Si $I_{\text{off}} = 10 \text{ nA}$ par transistor et $V_{DD} = 0,7 \text{ V}$, quelle est la puissance de fuite ? Comparez avec un TDP typique de 100 W.
- Pourquoi les glitches ne posent-ils pas de problème en logique synchrone (chapitre 21) mais sont critiques en logique asynchrone ?

Résumé du chapitre**Résumé — Les Bases**

Niveaux logiques	“0” et “1”, zone interdite entre les deux
Portes de base	NOT, AND, OR. NAND et NOR sont universelles
Algèbre de Boole	Identités, De Morgan : $\overline{AB} = \overline{A} + \overline{B}$
Karnaugh	Simplification graphique jusqu'à ~ 5 variables

Résumé — Approfondissement

CMOS	NMOS série = ET, parallèle = OU. PMOS = complémentaire. Sortie inversée
MUX	Sélectionne une entrée parmi 2^n . Générateur de fonctions universel (LUT)
Décodeur	Active 1 sortie parmi 2^n . Base de l'adressage mémoire
Additionneur	Demi-additionneur ($S = A \oplus B$, $C = AB$), complet ($+C_{in}$), ripple carry

Résumé — Niveau Ingénieur

Délai	$t_p \approx 0,7 R_{DS,on} C_L$. Chemin critique = plus long chemin
Consommation	$P_{dyn} = \alpha C_L V_{DD}^2 f$ (domine), $P_{stat} = V_{DD} I_{off} N$ (croît en techno avancée)
Marges de bruit	$NM_H = V_{OH} - V_{IH}$, $NM_L = V_{IL} - V_{OL}$. Robustesse du numérique
Fan-out	Limité par C_L (délai), pas par le courant statique
Glitches	Dus aux différences de t_p . Résolus par synchronisation (Ch.21)

Chapter 21

Logique Séquentielle

La logique combinatoire (chapitre 20) ne peut pas “se souvenir”.

*Pour stocker de l'information, il faut de la **mémoire** :
un circuit dont la sortie dépend non seulement des entrées actuelles,
mais aussi de l'état **passé**. C'est la **rétroaction** qui crée la mémoire :
une boucle de portes logiques qui maintient un état indéfiniment
— jusqu'à ce qu'on décide de le changer.*

Le chapitre 20 a montré que les circuits combinatoires calculent une sortie instantanée à partir des entrées. Mais un processeur, un compteur ou un contrôleur doivent *mémoriser* des résultats intermédiaires et avancer étape par étape. C'est le rôle de la **logique séquentielle** : des circuits dont la sortie dépend de l'état présent *et* de l'historique, synchronisés par un signal d'**horloge** qui cadence les opérations.

Ce chapitre couvre les briques élémentaires de mémoire (verrous, bascules), les structures construites à partir d'elles (registres, compteurs), et les contraintes temporelles (*setup*, *hold*, métastabilité) qui limitent la vitesse des systèmes numériques.

21.1 Les Bases

Les Bases

Notion de mémoire, verrou SR, bascule D, et distinction synchrone/asynchrone.
Prérequis : chapitre 20 (portes logiques, CMOS).

21.1.1 Combinatoire vs séquentiel : le besoin de mémoire

Formule clé


Circuit combinatoire : $\text{sortie}(t) = f(\text{entrées}(t))$. Pas de mémoire.

Circuit séquentiel : $\text{sortie}(t) = f(\text{entrées}(t), \text{état}(t))$, avec $\text{état}(t + 1) = g(\text{entrées}(t), \text{état}(t))$.

La différence fondamentale : le circuit séquentiel contient une **boucle de rétroaction** qui maintient un état. C'est cette rétroaction (un OU ou un NAND rebouclé sur lui-même) qui crée la mémoire.

21.1.2 Le verrou SR : la mémoire la plus simple

Deux portes NOR (ou NAND) croisées forment un **verrou SR** (*Set-Reset latch*) :



Formule clé

S	R	Action
0	0	Mémorisation : Q garde sa valeur précédente
1	0	Set : $Q = 1$
0	1	Reset : $Q = 0$
1	1	Interdit : état instable (Q et $\overline{Q}$ tous deux à 0 en NOR)

Intuition

Comment la mémoire “tient” : quand $S = R = 0$, chaque porte NOR a en entrée la sortie de l'autre. Si $Q = 1$, la NOR du bas reçoit un “1” et force $\overline{Q} = 0$, ce qui renvoie un “0” à la NOR du haut, qui maintient $Q = 1$. La boucle est **auto-entretenue** : l'état se maintient sans nouvelle action sur les entrées de commande, mais **uniquement tant que V_{DD} est présente** — les transistors CMOS internes consomment en permanence un courant de fuite (chapitre 17) pour maintenir les niveaux logiques. C'est une mémoire **volatile** : si l'alimentation est coupée, l'état disparaît.

21.1.3 Le verrou D : supprimer l'état interdit

Le verrou SR a un état interdit ($S = R = 1$). Le **verrou D** (*Data latch*) résout ce problème : une seule entrée D , et un signal **Enable** (E) qui contrôle quand le verrou est “transparent” :

Formule clé

- $E = 1$ (**transparent**) : Q suit D en temps réel. Le verrou copie l'entrée.
- $E = 0$ (**mémorisation**) : Q garde la dernière valeur de D captée avant que E ne passe à 0. L'entrée D est ignorée.

Attention

Problème du verrou D : quand $E = 1$, le verrou est transparent — la sortie suit l'entrée. Si l'entrée change pendant cette phase, la sortie change aussi. Dans un système synchrone, cela crée des **courses** (*race conditions*) : un signal peut traverser plusieurs étages de verrous dans le même cycle d'horloge, produisant un comportement imprévisible.

C'est pourquoi on utilise des **bascules** au lieu de verrous dans les systèmes synchrones.

21.1.4 La bascule D : le standard de la logique synchrone

Formule clé

La bascule D (*D flip-flop*) est constituée de **deux verrous D en série** (configuration *maître-esclave*) commandés par des phases **complémentaires** de l'horloge :

- Pendant $CLK = 0$: le verrou maître est transparent (capture D), l'esclave est verrouillé.
- Pendant $CLK = 1$: le maître se verrouille, l'esclave devient transparent et copie la valeur capturée par le maître.

Résultat : Q ne change qu'**au front montant** de l'horloge (transition $0 \rightarrow 1$). Entre deux fronts, Q est stable, quoi qu'il arrive sur D .

$$\boxed{Q(n+1) = D(n)} \quad (\text{capturé au front montant de CLK})$$

Intuition

Pourquoi la bascule D est universelle :

- Elle élimine les courses : le signal ne peut traverser qu'un seul étage par cycle d'horloge.
- Elle synchronise tout : tous les éléments de mémoire changent au même instant (le front d'horloge).
- Elle est la brique de base des **registres**, des **compteurs**, des **machines d'état**, et de toute la logique séquentielle synchrone.

La quasi-totalité des circuits numériques modernes (processeurs, FPGA, ASIC) utilisent des bascules D déclenchées sur front comme unique élément de mémoire.

21.1.5 Autres types de bascules

Formule clé

Type	Équation	Usage principal
D	$Q(n+1) = D$	Mémorisation, registres, pipeline
T (<i>Toggle</i>)	$Q(n+1) = Q(n) \oplus T$	Compteurs (bascule au front si $T = 1$)
JK	$Q(n+1) = J\bar{Q} + \bar{K}Q$	Historique (rarement utilisé aujourd'hui)

Toute bascule T ou JK peut être construite à partir d'une bascule D avec de la logique combinatoire sur l'entrée D .

À retenir

L'essentiel (niveau intuitif) :

1. Mémoire = rétroaction (boucle de portes qui maintient un état).
2. Verrou (latch) : transparent quand activé. Problème : courses.
3. Basculer (flip-flop) : change uniquement au **front d'horloge**. Pas de courses.
4. La bascule D est la brique universelle de la logique synchrone.
5. Toute la logique séquentielle = logique combinatoire + bascules D + horloge.

21.1.6 Méthode universelle d'analyse d'un circuit séquentiel

En pratique

Algorithme en 6 étapes — applicable à tout circuit séquentiel synchrone :

Étape 1 — Identifier l'état présent.

Lire les sorties actuelles des bascules ($Q_0, Q_1, \dots$) : ce sont les **variables d'état**. Elles résument tout l'historique du circuit.

Étape 2 — Identifier la logique combinatoire.

Déterminer les équations qui calculent, à partir de l'état présent et des entrées : (a) l'état suivant ($D_0, D_1, \dots$ — les entrées des bascules), et (b) les **sorties** du circuit.

Étape 3 — Repérer le front actif de l'horloge.

Le circuit ne change d'état qu'à cet instant précis (front montant ou descendant selon la bascule). Entre deux fronts, les sorties des bascules sont **stables**.

Étape 4 — Calculer l'état suivant juste avant le front.

Évaluer D_k (ou $T_k, J_k/K_k$) à partir de l'état présent et des entrées *tels qu'ils sont juste avant le front*.

Étape 5 — Appliquer la mise à jour au front d'horloge.

Les bascules capturent simultanément : $Q_k(n+1) = D_k(n)$. L'état du circuit avance d'un pas.

Étape 6 — Vérifier les contraintes temporelles.

Les signaux D_k doivent être stables pendant la fenêtre $[t_{su} \text{ avant}, t_h \text{ après}]$ le front (voir niveau ingénieur).

Intuition

Le rythme fondamental : un circuit séquentiel synchrone se lit toujours en deux temps — **calcul combinatoire entre deux fronts** (les signaux se propagent et se stabilisent), puis **mise à jour de l'état au front d'horloge** (les bascules capturent). Tout le reste — registres, compteurs, FSM, processeurs — n'est que la répétition de ce cycle.

21.2 Approfondissement

Des bascules simples aux systèmes complets : registres, compteurs, et machines d'état. Comment assembler des bascules D pour créer des fonctions utiles, et comment structurer un système séquentiel.

Approfondissement

Registres, compteurs synchrones et asynchrones, machines d'état (Moore/Mealy), et méthodologie de conception. Prérequis : chapitre 20 (logique combinatoire), section précédente (bascules).

21.2.1 Registres

Un **registre** est un ensemble de n bascules D partageant la même horloge, qui stocke un mot de n bits :

Formule clé

Registre parallèle n bits : au front d'horloge, les n bits d'entrée $D_{n-1} \dots D_0$ sont capturés simultanément.

Registre à décalage (*shift register*) : les bascules sont connectées en série (Q de la bascule $k \rightarrow D$ de la bascule $k+1$). À chaque front d'horloge, chaque bit avance d'une position :

- **SISO** (*Serial In, Serial Out*) : entrée série, sortie série. Conversion série $\rightarrow$ délai.
- **SIPO** (*Serial In, Parallel Out*) : conversion série $\rightarrow$ parallèle (récepteur UART).
- **PISO** (*Parallel In, Serial Out*) : conversion parallèle $\rightarrow$ série (émetteur UART).

21.2.2 Compteurs

Compteur asynchrone (ripple counter)

Formule clé

Chaque bascule T est déclenchée par la sortie de la précédente (pas par l'horloge globale). Le bit k bascule quand le bit $k-1$ passe de 1 à 0.

Avantage : simple (pas de logique combinatoire).

Inconvénient : les délais s'accumulent ($t_{p,\text{total}} = n \times t_{p,\text{bascule}}$). Les bits ne changent **pas simultanément** $\Rightarrow$ des états transitoires faux apparaissent brièvement (**glitches de comptage**). Inutilisable à haute fréquence ou si la sortie pilote de la logique combinatoire.

Compteur synchrone

Formule clé

Toutes les bascules partagent la **même horloge**. La logique combinatoire calcule quel bit doit basculer à chaque front :

Pour un compteur binaire : le bit k bascule quand tous les bits inférieurs (0 à $k-1$) sont à 1.

$$T_k = Q_0 \cdot Q_1 \cdots Q_{k-1}$$

Avantage : tous les bits changent simultanément au front d'horloge $\Rightarrow$ pas de glitch. Fréquence maximale limitée uniquement par le délai de la logique combinatoire du bit de poids fort.

21.2.3 Machines d'état (FSM)

Une **machine d'état finie** (*Finite State Machine*, FSM) est le modèle universel de tout système séquentiel. Elle se compose de :

Formule clé

- Un ensemble fini d'**états** (codés sur n bascules D $\Rightarrow 2^n$ états possibles).
- Une **fonction de transition** : état suivant = $f(\text{état actuel}, \text{entrées})$ (logique combinatoire).
- Une **fonction de sortie** : sorties = $g(\text{état actuel})$ (Moore) ou $g(\text{état actuel}, \text{entrées})$ (Mealy).

Intuition

La FSM physiquement : un registre au milieu d'un nuage combinatoire.

Une FSM n'est pas seulement un diagramme d'états sur le papier. Physiquement, c'est :

- Un **registre d'état** : n bascules D qui stockent l'état courant.
- Un **bloc combinatoire** (portes logiques) qui calcule l'état suivant et les sorties à partir de l'état présent et des entrées.

Le délai de ce bloc combinatoire contribue directement au terme t_{comb} de l'analyse de timing (niveau ingénieur). Plus la logique de transition est complexe (beaucoup d'états, conditions de transition élaborées), plus t_{comb} est grand, et plus la fréquence maximale de la FSM est faible :

$$T_{\text{clk}} \geq t_{cq} + t_{\text{comb}} + t_{su}$$

Conclusion : la vitesse d'une FSM est dictée par l'épaisseur du "nuage combinatoire" entre deux registres. Simplifier les transitions, c'est accélérer le système.

Formule clé

Moore vs Mealy :

	Moore	Mealy
Sorties dépendent de	État seul	État + entrées
Avantage	Sorties stables (pas de glitch)	Réaction plus rapide (1 cycle de moins)
Nombre d'états	Plus d'états nécessaires	Moins d'états
Usage typique	Contrôleurs classiques	Protocoles rapides

En pratique

Méthodologie de conception d'une FSM :

1. **Diagramme d'état** : dessiner les états, les transitions (conditions), et les sorties.
2. **Codage des états** : binaire naturel, one-hot, ou Gray. One-hot (n bascules pour n états) consomme plus de bascules mais simplifie la logique combinatoire.
3. **Table de transition** : pour chaque état et chaque combinaison d'entrées, déterminer l'état suivant et les sorties.
4. **Équations logiques** : exprimer D_k (entrée de chaque bascule) et les sorties en fonction de l'état actuel et des entrées. Simplifier par Karnaugh ou outil de synthèse.
5. **Implémentation** : logique combinatoire + bascules D + horloge.

21.3 Niveau Ingénieur

Niveau Ingénieur

Contraintes temporelles (setup, hold), métastabilité, analyse de timing statique, horloge (skew, jitter), et lien avec la physique CMOS. Ce qui détermine la fréquence maximale d'un système numérique.

21.3.1 Setup et hold : les deux contraintes fondamentales

Attention

La bascule D ne capture pas l'entrée "instantanément" au front d'horloge. Physiquement, les transistors internes (verrou maître) ont besoin de **temps** pour charger leurs capacités de grille et stabiliser la rétroaction interne (chapitre 17 : $t_p \approx 0,7 R_{DS,on} C_L$, chapitre 20).

Formule clé

Temps de setup (t_{su}) : durée minimale pendant laquelle D doit être **stable avant** le front d'horloge. Le verrou maître a besoin de ce temps pour capturer correctement la valeur.

Temps de hold (t_h) : durée minimale pendant laquelle D doit rester **stable après** le front d'horloge. Le verrou esclave a besoin de ce temps pour verrouiller la valeur transférée.

$$t_{su} + t_h \approx 2 \times t_{p,\text{inverseur interne}}$$

Typiquement : $t_{su} \sim 0,1 \text{ ns}$ à 1 ns et $t_h \sim 0,05 \text{ ns}$ à $0,5 \text{ ns}$ selon la technologie.

Intuition

Origine physique : le setup time correspond au temps nécessaire pour que la boucle de rétroaction du verrou maître “se décide” — que les tensions internes atteignent des niveaux logiques francs ($> V_{IH}$ ou $< V_{IL}$). C’est fondamentalement un délai RC des transistors CMOS internes. Le hold time est le délai entre le front d’horloge et le moment où le signal de la bascule maître est effectivement isolé de l’entrée.

Formule clé

Les contraintes temporelles sont de la physique, pas des constantes abstraites.

Setup, hold et clock-to-Q proviennent tous du même mécanisme :

- La **charge et décharge des capacités internes** des transistors CMOS (capacités de grille $C_G = WLC_{ox}$, chapitre 17).
- Le **courant limité** que les MOSFET internes peuvent fournir ($I_{DS} \propto k_n(V_{GS} - V_{th})^2$, chapitre 17).
- Le **temps de stabilisation de la rétroaction** : la boucle croisée du verrou doit “basculer” d’un côté ou de l’autre avec une marge suffisante.

Quand la technologie progresse ($L \downarrow$, $C_{ox} \uparrow$, $V_{DD} \downarrow$), ces délais diminuent — mais les marges se réduisent aussi. C’est la course permanente entre vitesse et fiabilité.

21.3.2 Analyse de timing : la fréquence maximale

Le timing d’un système synchrone est déterminé par le chemin le plus lent entre deux bascules :

Formule clé

Contrainte de setup (chemin le plus lent) :

$$T_{\text{clk}} \geq t_{cq} + t_{\text{comb}} + t_{su}$$

- t_{cq} (*clock-to-Q*) : délai entre le front d’horloge et la stabilisation de Q de la bascule source.
- t_{comb} : délai de la logique combinatoire entre les deux bascules (chemin critique du chapitre 20).
- t_{su} : setup time de la bascule de destination.

La fréquence maximale est :

$$f_{\text{max}} = \frac{1}{t_{cq} + t_{\text{comb}} + t_{su}}$$

Formule clé**Contrainte de hold (chemin le plus rapide) :**

$$t_{cq,\min} + t_{comb,\min} \geq t_h$$

Le signal ne doit **pas** arriver trop vite à la bascule suivante (sinon il “pollue” la donnée en cours de capture). La contrainte de hold est indépendante de la fréquence d’horloge — c’est un problème de chemin court, pas de chemin long.

Si cette contrainte est violée, le circuit est défectueux quelle que soit la fréquence. C’est un bug de conception, pas un problème de performance.

En pratique

Analyse de timing statique (STA) : les outils de conception (Vivado, Quartus, Design Compiler) parcourent **tous** les chemins entre bascules et vérifient automatiquement les contraintes de setup et hold. C’est le “test final” avant fabrication : si un chemin viole le timing, il faut soit réduire la fréquence, soit optimiser la logique combinatoire, soit insérer des étages de pipeline.

21.3.3 Pipeline : échanger latence contre débit**Formule clé**

Le **pipeline** consiste à insérer des bascules D intermédiaires dans un long chemin combinatoire pour le découper en étages plus courts :

Sans pipeline : $f_{\max} = 1/(t_{cq} + t_{comb,\text{total}} + t_{su})$.

Avec k étages de pipeline : chaque étage a $t_{comb} \approx t_{comb,\text{total}}/k$, donc :

$$f_{\max} \approx \frac{1}{t_{cq} + t_{comb,\text{total}}/k + t_{su}}$$

La fréquence augmente de presque $\times k$, mais la **latence totale** (temps entre l’entrée et la sortie) augmente : k cycles au lieu d’un seul. Le débit augmente, pas la latence.

Intuition

Analogie : une chaîne de montage automobile. Chaque poste (étage) fait une opération simple et rapide. La voiture met plus de temps à traverser toute la chaîne (latence), mais une voiture sort toutes les x minutes (débit élevé).

21.3.4 Métastabilité : quand la bascule “hésite”**Attention**

La **métastabilité** est le phénomène le plus pernicieux de la logique séquentielle. Si l’entrée D change *pendant* la fenêtre de setup/hold (violation de timing), la bascule peut rester bloquée dans un état **intermédiaire** (entre “0” et “1”) pendant un temps indéterminé avant de se résoudre aléatoirement vers l’un ou l’autre état.

Formule clé

Physiquement : la boucle de rétroaction interne du verrou se retrouve exactement au **point d'équilibre instable** de la VTC (chapitre 20, ajout VTC). C'est comme une bille posée exactement au sommet d'une colline : le moindre bruit finira par la faire tomber d'un côté ou de l'autre, mais le temps de "décision" est imprévisible.

Probabilité de métastabilité :

$$P_{\text{meta}} = T_w \cdot f_{\text{data}} \cdot e^{-t_{\text{résolution}}/\tau}$$

où T_w est la fenêtre de vulnérabilité ($\approx t_{su} + t_h$), f_{data} la fréquence des transitions d'entrée, $t_{\text{résolution}}$ le temps disponible pour la résolution, et τ la constante de temps de la boucle de rétroaction (liée au g_m et C_L des transistors internes).

En pratique

Quand la métastabilité est critique : la traversée de **domaines d'horloge** (*clock domain crossing*, CDC). Quand un signal issu d'une horloge A doit être lu par une horloge B (non synchrone), la violation de setup/hold est **inévitable** à certains moments.

Solution universelle : le synchroniseur double bascule. Deux bascules D en série dans le domaine d'horloge de destination. La première bascule peut devenir métastable, mais dispose d'un cycle complet (T_{clk}) pour se résoudre avant que la seconde bascule ne l'échantillonne. Cela réduit P_{meta} de manière exponentielle.

MTBF (temps moyen entre deux défaillances de métastabilité) : typiquement $> 10^{10}$ heures avec un synchroniseur double bascule à 100 MHz. Sans synchroniseur : défaillances quotidiennes possibles.

Attention

Fréquence $\uparrow \Rightarrow$ risque de métastabilité $\uparrow$.

Quand la fréquence d'horloge augmente, la période T_{clk} diminue. Le temps disponible pour qu'une bascule métastable se résolve ($t_{\text{résolution}} \approx T_{\text{clk}} - t_{su}$) diminue aussi. Or la probabilité de défaillance dépend *exponentiellement* de ce temps :

$$P_{\text{meta}} \propto e^{-t_{\text{résolution}}/\tau}$$

Moins de temps de résolution = exponentielle moins négative = probabilité plus élevée qu'un état métastable soit échantillonné par l'étage suivant $\Rightarrow$ corruption de données.

C'est l'explication physique exacte de pourquoi un processeur **overclocké** finit par planter : les bascules internes n'ont plus le temps de "trancher" entre 0 et 1 avant le prochain front d'horloge.

21.3.5 Horloge : skew, jitter et distribution

Formule clé

L'horloge est le “battement de cœur” du système numérique. Ses imperfections limitent directement la fréquence maximale :

Clock skew (t_{skew}) : différence de temps d'arrivée de l'horloge entre deux bascules. Causé par les différences de longueur de câblage et de charge capacitive. Modifie la contrainte de timing :

$$T_{\text{clk}} \geq t_{cq} + t_{\text{comb}} + t_{su} + t_{\text{skew}}$$

Clock jitter (t_j) : variation **aléatoire** de l'instant du front d'horloge d'un cycle à l'autre. Causé par le bruit du PLL/oscillateur. S'ajoute à la marge de timing :

$$T_{\text{clk}} \geq t_{cq} + t_{\text{comb}} + t_{su} + t_{\text{skew}} + t_j$$

Typiquement : $t_{\text{skew}} \sim 50 \text{ ps} - 200 \text{ ps}$, $t_j \sim 10 \text{ ps} - 50 \text{ ps}$ (RMS).

Intuition

Distribution de l'horloge : un processeur moderne à 4 GHz ($T_{\text{clk}} = 250 \text{ ps}$) n'a que $\sim 250 \text{ ps}$ de budget total pour t_{cq} , t_{comb} , t_{su} , t_{skew} et t_j . Un skew de 50 ps consomme 20% du budget. C'est pourquoi les processeurs utilisent des **arbres d'horloge** (*clock trees*) soigneusement équilibrés, voire des grilles d'horloge (*clock meshes*) pour minimiser le skew.

Formule clé

Skew et jitter ne sont pas de simples imperfections — ils consomment le budget de timing :

- Un **skew positif** (l'horloge de la bascule de destination arrive *en retard*) raccourcit le temps disponible pour le setup $\Rightarrow$ peut provoquer une **violation de setup**.
- Un **skew négatif** (l'horloge de destination arrive *en avance*) raccourcit le temps disponible après le front $\Rightarrow$ peut provoquer une **violation de hold**.
- Le **jitter** est aléatoire : il peut aggraver tantôt le setup, tantôt le hold, de manière imprévisible. On le traite comme une réduction de marge dans les *deux* directions.

Exercices

Niveau débutant

Exercice 21.1 — Un verrou SR (NOR) a $Q = 0$. On applique $S = 1$, $R = 0$ pendant un bref instant, puis $S = R = 0$. Quel est l'état final de Q ? Que se passe-t-il si on applique ensuite $R = 1$, $S = 0$?

En pratique

Solution : $S = 1 \Rightarrow Q = 1$ (Set). Retour $S = R = 0$: Q reste à 1 (mémorisation).
Puis $R = 1 \Rightarrow Q = 0$ (Reset).

Exercice 21.2 — Une bascule D a $D = 1$ au moment du front montant de l'horloge, puis D passe à 0 juste après. Quelle est la valeur de Q après le front ?

En pratique

Solution : $Q = 1$. La bascule D capture la valeur de D **au front montant** uniquement. Les changements de D après le front sont ignorés jusqu'au prochain front.

Niveau intermédiaire

Exercice 21.3 — Un registre à décalage de 8 bits (SIPO) reçoit les bits suivants en entrée série, un par front d'horloge : 1, 0, 1, 1, 0, 0, 1, 0. Quel est le contenu du registre après 8 fronts ?

En pratique

Solution : le premier bit entré (1) se retrouve en position 7 (poids fort) après 8 décalages. Le registre contient $10110010_2 = 178_{10}$ (le bit le plus récent est en position 0).

Exercice 21.4 — Concevez un compteur modulo 6 synchrone (compte de 0 à 5) avec des bascules D. Combien de bascules faut-il ? Donnez la table de transition et les équations de D_2 , D_1 , D_0 .

En pratique

Solution : $\lceil \log_2 6 \rceil = 3$ bascules ($Q_2 Q_1 Q_0$).

Q_2	Q_1	Q_0	D_2	D_1	D_0
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	0	0	0

Par Karnaugh (les états 110 et 111 sont “don't care”) :

$D_0 = \overline{Q_0}$ (sauf quand il faut revenir à 000). Plus précisément, $D_0 = \overline{Q_2 Q_0} \cdot \overline{Q_0} + \dots$
— à simplifier par Karnaugh complet.

Résultat simplifié : $D_0 = \overline{Q_0} \overline{Q_2 Q_1}$, $D_1 = Q_1 \oplus Q_0$, $D_2 = Q_1 Q_0 + Q_2 \overline{Q_0}$, avec reset asynchrone sur détection de l'état 110 (si les “don't care” ne suffisent pas).

Niveau ingénieur

Exercice 21.5 — Un chemin entre deux bascules D a : $t_{cq} = 0,3 \text{ ns}$, $t_{su} = 0,2 \text{ ns}$, $t_{comb} = 1,5 \text{ ns}$, $t_{skew} = 0,1 \text{ ns}$, $t_j = 0,05 \text{ ns}$.

- Quelle est la fréquence maximale ?
- Combien d'étages de pipeline faudrait-il pour atteindre 2 GHz ?

En pratique

Solution :

- $T_{\min} = 0,3 + 1,5 + 0,2 + 0,1 + 0,05 = 2,15 \text{ ns}$. $f_{\max} = 1/2,15 = 465 \text{ MHz}$.
- À 2 GHz : $T = 0,5 \text{ ns}$. Budget pour la logique : $0,5 - 0,3 - 0,2 - 0,1 - 0,05 = -0,15 \text{ ns}$. **Impossible** même avec 0 logique ! Il faut aussi réduire t_{cq} et t_{su} (technologie plus rapide) ou t_{skew} (meilleur arbre d'horloge).
En gardant $t_{cq} = 0,15 \text{ ns}$, $t_{su} = 0,1 \text{ ns}$ (technologie 7 nm), $t_{skew} = 0,02 \text{ ns}$: budget logique = $0,5 - 0,15 - 0,1 - 0,02 - 0,02 = 0,21 \text{ ns}$. $k = 1,5/0,21 \approx 8$ étages de pipeline.

Exercice 21.6 — Un signal asynchrone ($f_{\text{data}} = 10 \text{ MHz}$) doit être synchronisé dans un domaine d'horloge à 200 MHz. Le synchroniseur est un double flip-flop avec $T_w = 0,1 \text{ ns}$ et $\tau = 0,03 \text{ ns}$.

- Calculez le MTBF avec un synchroniseur simple (1 bascule) et avec un synchroniseur double (2 bascules).

En pratique

Solution :

Simple (1 bascule) : temps de résolution = $T_{\text{clk}} - t_{su} = 5 - 0,2 \approx 4,8 \text{ ns}$.

$$P_{\text{meta}} = T_w \cdot f_{\text{data}} \cdot e^{-t_{\text{rés}}/\tau} = 0,1 \times 10^{-9} \times 10^7 \times e^{-4,8/0,03}.$$

$$e^{-160} \approx 10^{-69}. P_{\text{meta}} \approx 10^{-3} \times 10^{-69} = 10^{-72} \text{ par cycle.}$$

$$\text{MTBF} = 1/(P_{\text{meta}} \times f_{\text{clk}}) = 1/(10^{-72} \times 2 \times 10^8) \approx 5 \times 10^{63} \text{ secondes} \approx 10^{56} \text{ années.}$$

Bien plus que l'âge de l'univers.

Double bascule : le temps de résolution de la 2ème bascule est aussi $\sim T_{\text{clk}}$, ce qui réduit exponentiellement la probabilité déjà infinitésimale. En pratique, le synchroniseur double est standard car même avec des τ plus grands (technologies plus lentes), le MTBF reste $> 10^{10}$ heures.

Questions de compréhension

- Pourquoi un verrou D crée-t-il des problèmes de “courses” que la bascule D élimine ? Reliez votre réponse à la différence entre “transparent” et “front d'horloge”.
- Expliquez physiquement pourquoi la violation du temps de hold ne peut **pas** être corrigée en réduisant la fréquence d'horloge.
- Un compteur asynchrone 8 bits à 100 MHz a des bascules avec $t_p = 5 \text{ ns}$. Le délai total de propagation de la retenue est $8 \times 5 = 40 \text{ ns}$, soit 4 périodes d'horloge. Pourquoi cela crée-t-il des glitches sur les bits de poids fort ?
- Le pipeline augmente le débit mais pas la latence. Pourquoi est-ce quand même utile pour un processeur qui exécute des milliards d'instructions ?

Résumé du chapitre

Résumé — Les Bases

Mémoire	= rétroaction (boucle de portes auto-entretenue)
Verrou (latch)	Transparent quand activé. Problème : courses
Bascule D	Capture au front d'horloge uniquement. $Q(n+1) = D(n)$
Séquentiel	= Combinatoire + Bascules D + Horloge

Résumé — Approfondissement

Registres	Parallèle (n bits simultanés) ou décalage (SISO, SIPO, PISO)
Compteurs	Asynchrone (simple, glitches) vs synchrone (propre, plus rapide)
FSM	Moore (sorties = état) vs Mealy (sorties = état + entrées)
Conception FSM	Diagramme $\rightarrow$ codage $\rightarrow$ table $\rightarrow$ Karnaugh $\rightarrow$ bascules D

Résumé — Niveau Ingénieur

Setup / Hold	D stable avant (t_{su}) et après (t_h) le front. Origine : délai RC CMOS
$f_{\max}$	$1/(t_{cq} + t_{comb} + t_{su} + t_{skew} + t_j)$
Hold violation	Bug de conception, indépendant de f . Non corrigable par la fréquence
Pipeline	Découpe le chemin critique : débit $\times k$, latence $+k$ cycles
Métastabilité	Violation timing $\Rightarrow$ état indéterminé. Solution : synchroniseur double bascule
Clock skew/jitter	Consomment le budget de timing. Arbre d'horloge équilibré obligatoire

Chapter 22

Contraintes temporelles et synchronisation

*Un circuit numérique logiquement correct peut échouer à cause du **timing**. Les uns et les zéros ne voyagent pas instantanément : ils chargent des condensateurs, traversent des résistances, et accumulent des retards. Maîtriser le timing, c'est maîtriser la physique du numérique réel.*

Le chapitre 21 a introduit les notions de setup, hold, métastabilité et chemin critique. Ce chapitre les approfondit pour en faire des **outils de conception** : comment analyser systématiquement le timing d'un circuit complet, comment distribuer l'horloge sur une puce ou un PCB, et comment gérer la communication entre domaines d'horloge différents — le problème le plus délicat de l'électronique numérique moderne.

Intuition

Pourquoi le timing est si important : un processeur à 4 GHz dispose de 250 ps par cycle. La lumière ne parcourt que 7,5 cm en 250 ps. Les signaux électriques sur un PCB se propagent à environ 60% de la vitesse de la lumière, soit 4,5 cm par cycle. Sur un ASIC de 1 cm², un signal qui traverse la puce consomme déjà ~ 50 ps rien qu'en propagation. Le budget de timing est **extrêmement serré**, et chaque picocontribue.

22.1 Les Bases — le timing vu globalement

Les Bases

Vue d'ensemble du timing numérique : pourquoi les signaux arrivent en retard, comment cela limite la fréquence, et les deux types de violations. Prérequis : chapitres 20 (délais RC, chemin critique) et 21 (bascule D, setup, hold).

22.1.1 Rappel : le budget de timing

Un système séquentiel synchrone fonctionne par cycles. À chaque cycle, le signal se propage à travers la logique combinatoire entre deux bascules D. Le timing impose deux

contraintes simultanées (chapitre 21) :

Formule clé

Contrainte de setup (le signal ne doit pas arriver *trop tard*) :

$$T_{\text{clk}} \geq t_{cq} + t_{\text{comb}} + t_{su} + t_{\text{skew}} + t_j$$

Contrainte de hold (le signal ne doit pas arriver *trop tôt*) :

$$t_{cq,\text{min}} + t_{\text{comb},\text{min}} \geq t_h + t_{\text{skew,hold}}$$

Attention

Asymétrie fondamentale :

- La violation de **setup** peut être corrigée en **ralentissant l'horloge** (augmenter T_{clk}) ou en ajoutant du pipeline. C'est un problème de *performance*.
- La violation de **hold** est **indépendante de la fréquence** : elle dépend uniquement du chemin le plus court. C'est un problème de *conception*. Si elle est présente, le circuit est défectueux **à toute fréquence**, y compris au DC.

22.1.2 Anatomie d'un chemin de timing

Formule clé

Un chemin de timing (*timing path*) relie une bascule source à une bascule de destination. Il se décompose en :

1. **Clock-to-Q** (t_{cq}) : délai entre le front d'horloge et l'apparition de la nouvelle valeur sur Q . C'est un délai RC interne à la bascule (charge des capacités de grille des inverseurs internes, chapitre 17).
2. **Logique combinatoire** (t_{comb}) : la somme des délais de toutes les portes traversées. Chaque porte contribue $t_p \approx 0,7 R_{DS,\text{on}} C_L$ (chapitre 20). C'est le terme le plus variable et le plus optimisable.
3. **Interconnexion** (t_{wire}) : le délai du câblage (métal sur puce, piste sur PCB). Souvent modélisé comme un réseau RC distribué. En technologie avancée ($< 28\text{ nm}$), t_{wire} peut représenter 50% ou plus du délai total — le câblage domine les portes.
4. **Setup time** (t_{su}) : temps que la bascule de destination a besoin pour capturer correctement la donnée.

Intuition

Le chemin critique évolue : dans les technologies anciennes ($> 130\text{ nm}$), le chemin critique était dominé par la logique combinatoire (délai des portes). Dans les technologies modernes ($< 14\text{ nm}$), c'est l'interconnexion qui domine. Les fils sont devenus plus résistifs (R augmente car la section diminue) et la capacité inter-fils augmente (C augmente par couplage). C'est le “wire delay wall” : même si les transistors sont plus rapides, les fils ne le sont pas.

22.1.3 Le budget de timing en pratique

En pratique

Décomposition d'un budget de timing typique (processeur à 2 GHz, $T_{\text{clk}} = 500$ ps) :

Composante	Valeur	Source
t_{cq}	50 ps	Bascule D (technologie 14 nm)
t_{comb}	280 ps	~ 10 portes logiques
t_{wire}	80 ps	Interconnexion (~ 2 mm)
t_{su}	30 ps	Bascule D
t_{skew}	30 ps	Arbre d'horloge
t_j	15 ps	Jitter PLL (crête-à-crête)
Total	485 ps	
Marge	15 ps	3% du budget

La marge de 15 ps (3%) est typique des circuits modernes. Il suffit d'une variation de procédé de fabrication, d'une hausse de température de 30 C, ou d'une tension V_{DD} 5% trop basse pour la consommer entièrement.

22.2 Approfondissement

Nous passons à l'analyse systématique du timing : la méthode STA, l'architecture de distribution d'horloge, et l'origine physique du jitter.

Approfondissement

Analyse de timing statique (STA), distribution d'horloge, et jitter. Prérequis : chapitres 20–21.

22.2.1 L'analyse de timing statique (STA)

Formule clé

L'analyse de timing statique (*Static Timing Analysis*, STA) est la méthode utilisée par **tous les outils de conception** numériques (Synopsys PrimeTime, Cadence Tempus, Xilinx Vivado, Intel Quartus) pour vérifier que le timing est respecté **sans simuler le circuit avec des vecteurs d'entrée**.

Principe : l'outil parcourt **tous** les chemins possibles entre chaque paire de bascules, calcule le délai de chaque chemin dans les cas les plus défavorables, et vérifie les contraintes de setup et de hold.

Hypothèses :

- Les délais des portes sont caractérisés par le fondeur (modèles Liberty/NLDM) pour plusieurs “coins” (*corners*) : typique, rapide (*fast*), lent (*slow*).
- On vérifie le setup dans le **coin lent** (pire cas pour le chemin long) et le hold dans le **coin rapide** (pire cas pour le chemin court).
- Les variations de procédé (P), tension (V) et température (T) sont combinées pour couvrir les pires cas : c'est l'analyse **PVT**.

En pratique

Coins PVT standard :

Coin	Procédé	V_{DD}	T
Slow-Slow (SS)	Lent	$V_{DD} - 10\%$	+125C
Typical-Typical (TT)	Typique	V_{DD} nominal	+25C
Fast-Fast (FF)	Rapide	$V_{DD} + 10\%$	-40C

On vérifie le **setup au coin SS** (tout est lent : les signaux arrivent tard) et le **hold au coin FF** (tout est rapide : les signaux arrivent trop tôt). Un circuit qui “passe le timing” dans tous les coins est réputé fonctionnel sur toute la plage d'exploitation.

Intuition

Pourquoi “statique” ? Contrairement à la simulation fonctionnelle (qui applique des vecteurs d'entrée et observe les sorties au fil du temps), la STA ne simule pas le comportement logique. Elle analyse la **structure du circuit** et calcule les délais de tous les chemins possibles. C'est exhaustif (tous les chemins sont vérifiés, pas seulement ceux excités par les vecteurs de test) mais conservatif (elle suppose le pire cas sur chaque chemin).

22.2.2 Distribution de l'horloge

L'horloge doit arriver **simultanément** à toutes les bascules du circuit. Tout écart crée du **skew** qui consomme le budget de timing.

Formule clé

Trois architectures de distribution :

- 1. Arbre d'horloge** (*clock tree*) : un réseau de buffers (inverseurs) en arbre binaire, dimensionné pour que tous les chemins de la racine aux feuilles (bascules) aient le **même délai**. C'est l'architecture standard.
- 2. Grille d'horloge** (*clock mesh*) : un réseau métallique maillé qui "court-circuite" les différences de délai par la faible résistance de la grille. Utilisé dans les processeurs haute performance. Consomme plus d'énergie (grande capacité métallique).
- 3. PLL/DLL** (*Phase-Locked Loop / Delay-Locked Loop*) : un circuit analogique (chapitre 18) qui génère l'horloge interne à partir d'une référence externe, en compensant les délais d'insertion de l'arbre d'horloge. La PLL utilise un VCO (oscillateur commandé en tension) et une boucle de rétroaction pour aligner la phase de l'horloge distribuée sur la référence.

Attention

Le skew n'est pas toujours l'ennemi. Un skew *intentionnel* ("useful skew") peut être inséré par les outils de synthèse pour détendre un chemin critique : en retardant l'horloge de la bascule de destination, on donne plus de temps au signal pour arriver. C'est équivalent à "emprunter" du temps au cycle suivant. Mais attention : cela resserre la contrainte de hold sur le même chemin.

22.2.3 Jitter : l'incertitude temporelle de l'horloge

Formule clé

Le **jitter** est la variation **aléatoire** de l'instant du front d'horloge d'un cycle à l'autre. Il provient du **bruit** dans les circuits analogiques qui génèrent l'horloge.

Deux composantes :

- **Jitter déterministe** (DJ) : dû aux interférences (couplage d'alimentation, diaphonie). Borné. Se modélise en crête-à-crête.
- **Jitter aléatoire** (RJ) : dû au bruit thermique et au bruit de grenaille (shot noise) dans les transistors du VCO de la PLL (chapitres 16–17). Distribution gaussienne. Se modélise en RMS (σ). Pour un BER de 10^{-12} : $RJ_{pk-pk} \approx 14\sigma$.

Jitter total (crête-à-crête, pour un taux d'erreur donné) :

$$TJ = DJ + 2 \cdot N \cdot RJ_{RMS}$$

avec $N \approx 7$ pour un BER de 10^{-12} (14σ crête-à-crête).

Intuition

Origine physique du jitter : le VCO d'une PLL est un oscillateur en anneau (cascade d'inverseurs CMOS, chapitre 20) ou un oscillateur LC. Le bruit thermique des transistors ($4kT\gamma g_m$, chapitre 17) perturbe l'instant exact où chaque inverseur bascule. Ces perturbations s'accumulent de cycle en cycle. Plus le g_m est élevé (transistors larges, courant élevé), plus le bruit relatif est faible $\Rightarrow$ moins de jitter. C'est pourquoi les PLL haute performance consomment plus d'énergie : elles utilisent des transistors plus grands pour réduire le bruit.

22.3 Niveau Ingénieur

Niveau Ingénieur

Synchronisation entre domaines d'horloge (CDC), FIFO asynchrone, et contraintes de conception pour les systèmes multi-horloges. Prérequis : chapitres 20–21, section précédente.

22.3.1 Le problème fondamental : traverser un domaine d'horloge

Attention

La **traversée de domaine d'horloge** (*Clock Domain Crossing*, CDC) est le problème le plus délicat et le plus source de bugs en conception numérique. Quand un signal généré dans un domaine d'horloge A doit être lu dans un domaine d'horloge B (de fréquence et/ou de phase différentes), la violation de setup/hold est **inévitable** à certains instants $\Rightarrow$ risque de métastabilité.

Formule clé

Pourquoi c'est inévitable : les fronts d'horloge de A et B ne sont pas synchronisés. Il existe toujours des instants où le signal change dans le domaine A *exactement* au moment où l'horloge B échantillonne. La bascule de B reçoit un signal en transition $\Rightarrow$ métastabilité possible (chapitre 21).

22.3.2 Solution 1 : le synchroniseur double bascule (1 bit)

Formule clé

Pour synchroniser un **signal de 1 bit** (flag, signal de contrôle) :

Deux bascules D en série dans le domaine de destination :

1. La première bascule capture le signal et peut devenir métastable.
2. Elle dispose d'un cycle complet ($T_{\text{clk},B}$) pour se résoudre avant que la deuxième bascule ne l'échantillonne.

Condition de fonctionnement :

$$T_{\text{clk},B} - t_{su} > t_{\text{résolution}}$$

Le temps de résolution nécessaire diminue exponentiellement la probabilité de métastabilité (chapitre 21).

MTBF typique : $> 10^{10}$ heures à 200 MHz avec un synchroniseur 2 étages.

Attention

Limitations du synchroniseur double bascule :

- **1 bit seulement.** Si on synchronise un bus de n bits avec n synchroniseurs indépendants, les bits peuvent arriver à des cycles différents $\Rightarrow$ donnée corrompue ("data coherency problem").
- **Latence de 2 cycles** dans le domaine de destination.
- **Ne fonctionne pas pour les données.** Il faut une structure qui garantit la cohérence : la FIFO asynchrone.

22.3.3 Solution 2 : la FIFO asynchrone (données multi-bits)

Formule clé

La **FIFO asynchrone** (*First In, First Out*) est la structure standard pour transférer des données entre deux domaines d'horloge. Elle résout deux problèmes simultanément :

- **Cohérence des données** : les mots sont écrits et lus *atomiquement* (pas de mélange de bits).
- **Adaptation de débit** : si les deux horloges ont des fréquences différentes, la FIFO absorbe les variations de débit (buffer élastique).

Architecture :

- Une **mémoire** (dual-port RAM) de N mots.
- Un **pointeur d'écriture** (W_{ptr}) dans le domaine d'horloge A .
- Un **pointeur de lecture** (R_{ptr}) dans le domaine d'horloge B .
- Les pointeurs sont codés en **code Gray** pour la synchronisation.

Intuition**Pourquoi le code Gray ?**

Le code Gray est un codage binaire où **un seul bit change** entre deux valeurs consécutives ($000 \rightarrow 001 \rightarrow 011 \rightarrow 010 \rightarrow 110 \rightarrow \dots$). Quand un pointeur codé en Gray est synchronisé vers l'autre domaine d'horloge (via un synchroniseur double bascule), au pire un seul bit est en transition au moment de l'échantillonnage. Le résultat est soit la valeur actuelle, soit la valeur précédente — **jamais une valeur aberrante**. En binaire naturel, plusieurs bits changent simultanément ($011 \rightarrow 100$: 3 bits) et la synchronisation peut produire une valeur transitoire complètement fausse (111, 000, etc.).

Formule clé**Signaux de contrôle :**

- **FIFO vide** : $R_{\text{ptr,gray}} = W_{\text{ptr,gray,sync}}$ (le pointeur de lecture a rattrapé l'écriture, synchronisé dans le domaine de lecture). Interdit la lecture.
- **FIFO pleine** : les deux MSB du pointeur d'écriture diffèrent de ceux du pointeur de lecture (en Gray synchronisé), et les bits restants sont identiques. Interdit l'écriture.

Dimensionnement : la profondeur de la FIFO doit absorber la différence de débit maximale pendant la durée de la plus longue rafale (*burst*).

22.3.4 Règles de conception CDC

En pratique**Règles d'or pour la traversée de domaine d'horloge :**

1. **Jamais de logique combinatoire** entre deux domaines sans synchronisation. Chaque signal traversant une frontière d'horloge **doit** passer par un synchroniseur.
2. **Un seul bit à la fois** à travers un synchroniseur double bascule. Pour les bus : utiliser une FIFO asynchrone ou un handshake.
3. **Signaux de contrôle** (enable, valid, reset) : synchroniseur double bascule, signal actif pendant **au moins 1 cycle** de l'horloge la plus lente (sinon il peut être "manqué").
4. **Reset asynchrone, dé-assertion synchrone** : le reset peut être appliqué à tout moment (asynchrone), mais sa *désactivation* doit être synchronisée pour éviter que certaines bascules sortent du reset un cycle avant les autres.
5. **Vérification CDC automatique** : les outils (Synopsys SpyGlass, Cadence Conformal) analysent le RTL et détectent les traversées de domaine non protégées. C'est une étape **obligatoire** avant la synthèse.

22.3.5 Contraintes temporelles en pratique : FPGA et ASIC

En pratique

Dans un FPGA (Xilinx/AMD, Intel/Altera) :

- Le routage est fixé par l'architecture du FPGA (interconnexions programmables). Les délais d'interconnexion dominent souvent les délais logiques.
- L'outil de Place & Route (P&R) optimise le placement des cellules logiques pour minimiser les délais de câblage sur le chemin critique.
- Le timing report indique le **slack** (marge) de chaque chemin : $\text{slack} = T_{\text{clk}} - (t_{cq} + t_{\text{comb}} + t_{\text{wire}} + t_{su})$. Slack > 0 : OK. Slack < 0 : violation.

Dans un ASIC (circuit intégré dédié) :

- Le concepteur a le contrôle total du placement et du routage.
- La synthèse logique (Design Compiler) optimise le choix des cellules pour respecter le timing.
- L'analyse PVT multi-coins est obligatoire (SS, TT, FF + variations V/T).
- Les marges sont plus serrées que sur FPGA ($\sim 3\%$ vs $\sim 10\%$).

Exercices

Niveau débutant

Exercice 22.1 — Un chemin entre deux bascules a $t_{cq} = 0,2 \text{ ns}$, $t_{\text{comb}} = 1,0 \text{ ns}$, $t_{su} = 0,15 \text{ ns}$, $t_{\text{skew}} = 0,05 \text{ ns}$, $t_j = 0,02 \text{ ns}$. Calculez la fréquence maximale et le slack à 500 MHz.

En pratique

Solution : $T_{\min} = 0,2 + 1,0 + 0,15 + 0,05 + 0,02 = 1,42 \text{ ns}$. $f_{\max} = 1/1,42 = 704 \text{ MHz}$.
À 500 MHz ($T = 2 \text{ ns}$) : slack = $2 - 1,42 = 0,58 \text{ ns}$ (29%). Confortable.

Exercice 22.2 — Le chemin le plus **court** du même circuit a $t_{cq,\min} = 0,1 \text{ ns}$ et $t_{\text{comb},\min} = 0,05 \text{ ns}$. Le hold time est $t_h = 0,08 \text{ ns}$. La contrainte de hold est-elle respectée ?

En pratique

Solution : $t_{cq,\min} + t_{\text{comb},\min} = 0,1 + 0,05 = 0,15 \text{ ns}$. $t_h = 0,08 \text{ ns}$. $0,15 > 0,08$: **oui**, la contrainte est respectée. Marge de hold = $0,15 - 0,08 = 0,07 \text{ ns}$.
Si le skew aggravait le hold de $0,05 \text{ ns}$: $0,15 > 0,08 + 0,05 = 0,13$: toujours OK, marge = $0,02 \text{ ns}$.

Niveau intermédiaire

Exercice 22.3 — Un processeur a un chemin critique de 15 portes logiques, chacune avec $t_p = 20 \text{ ps}$. L'interconnexion ajoute 100 ps au total. $t_{cq} = 40 \text{ ps}$, $t_{su} = 25 \text{ ps}$, $t_{\text{skew}} = 20 \text{ ps}$, $t_j = 10 \text{ ps}$. Quelle est la fréquence maximale ? Combien d'étages de pipeline faudrait-il pour atteindre 3 GHz ?

En pratique

Solution : $t_{\text{comb}} = 15 \times 20 + 100 = 400 \text{ ps}$.

$T_{\text{min}} = 40 + 400 + 25 + 20 + 10 = 495 \text{ ps}$. $f_{\text{max}} = 2,02 \text{ GHz}$.

Pour 3 GHz ($T = 333 \text{ ps}$) : budget logique = $333 - 40 - 25 - 20 - 10 = 238 \text{ ps}$.

$k = 400/238 \approx 1,68 \Rightarrow k = 2$ étages de pipeline minimum. Chaque étage aurait

$t_{\text{comb}} \approx 200 \text{ ps}$, donnant $T_{\text{min}} = 40 + 200 + 25 + 20 + 10 = 295 \text{ ps} \Rightarrow f_{\text{max}} = 3,39 \text{ GHz}$.

Exercice 22.4 — Un signal de contrôle (1 bit) doit traverser d'un domaine à 100 MHz vers un domaine à 50 MHz. Le signal est actif pendant 1 cycle du domaine source (10 ns). Sera-t-il détecté de manière fiable par un synchroniseur double bascule dans le domaine destination ?

En pratique

Solution : le domaine destination a $T_{\text{clk}} = 20 \text{ ns}$. Le signal est actif pendant $10 \text{ ns} = T_{\text{clk,dest}}/2$. Le synchroniseur échantillonne à chaque front de l'horloge destination, donc il verra le signal actif pendant **au moins un front** $\Rightarrow \text{OK}$.

Mais si le domaine source était à 200 MHz ($T = 5 \text{ ns}$) et le signal actif 1 cycle (5 ns) : l'horloge destination à 50 MHz pourrait "rater" le pulse si les phases sont défavorables ($5 \text{ ns} < T_{\text{clk,dest}}/2 = 10 \text{ ns}$... en fait le risque est que le pulse tombe entre deux fronts). Règle : le signal doit être actif pendant au moins $1,5 \times T_{\text{clk,dest}}$ pour garantir la capture.

Niveau ingénieur

Exercice 22.5 — Une PLL génère une horloge de 1 GHz avec un jitter aléatoire $RJ = 2 \text{ ps}$ RMS et un jitter déterministe $DJ = 5 \text{ ps}$ crête-à-crête.

- Calculez le jitter total pour un BER de 10^{-12} .
- Quel pourcentage du budget de timing cela consomme-t-il ?
- Si on réduit g_m des transistors du VCO de moitié (pour économiser l'énergie), comment le jitter aléatoire évolue-t-il ?

En pratique

Solution :

(a) $TJ = DJ + 2N\sigma = 5 + 2 \times 7 \times 2 = 5 + 28 = 33 \text{ ps}$ crête-à-crête.

(b) $T_{\text{clk}} = 1 \text{ ns}$. Le jitter consomme $33/1000 = 3,3\%$ du budget.

(c) Le bruit thermique du VCO est $\propto 1/g_m$ (chapitre 17 : $\overline{v^2} = 4kT\gamma/g_m$). Si $g_m \div 2$: le bruit $\times 2$, donc $RJ \times \sqrt{2} \approx 2,83 \text{ ps}$. $TJ = 5 + 28 \times \sqrt{2}/2 \approx 5 + 39,6 = 44,6 \text{ ps}$. Le jitter augmente de 35% : c'est le prix de l'économie d'énergie.

Exercice 22.6 — Une FIFO asynchrone doit transférer des données entre un domaine d'écriture à 150 MHz et un domaine de lecture à 100 MHz. Les données arrivent en rafales de 64 mots, suivies d'une pause d'au moins 64 cycles du domaine d'écriture.

- Pendant la rafale, à quel rythme la FIFO se remplit-elle ?
- Quelle est la profondeur minimale de la FIFO ?

En pratique**Solution :**

(a) Taux d'écriture : 1 mot / 6,67 ns. Taux de lecture : 1 mot / 10 ns.

Le remplissage net par cycle d'écriture : la FIFO se remplit d'un mot toutes les $1/(f_W - f_R) = 1/(150 - 100) \times 10^6 = 20$ ns, soit $150/50 = 3$ cycles d'écriture pour un mot "en excès". Pendant 64 cycles d'écriture (426,7 ns), la FIFO écrit 64 mots et lit $426,7/10 = 42,7 \approx 42$ mots. Occupation maximale : $64 - 42 = 22$ mots.

(b) Profondeur minimale : **22 mots** (prendre 32 pour la marge, puissance de 2).

Questions de compréhension

1. Pourquoi la violation de hold ne peut-elle pas être corrigée en changeant la fréquence d'horloge ? Reliez votre réponse à la formule de la contrainte.
2. En technologie 7 nm, les délais d'interconnexion dominent les délais de portes. Pourquoi les fils deviennent-ils "plus lents" quand la technologie progresse ? (Pensez à la résistance des fils fins et au couplage capacitif.)
3. Pourquoi utilise-t-on le code Gray pour les pointeurs de FIFO asynchrone ? Que se passerait-il avec du binaire naturel ?
4. Un oscillateur en anneau de 5 inverseurs a un jitter de 10 ps RMS. Si on passe à 11 inverseurs (fréquence plus basse), le jitter augmente-t-il ou diminue-t-il ? Pourquoi ? (Pensez à l'accumulation de bruit.)

Résumé du chapitre**Résumé — Les Bases**

Budget timing	$T_{\text{clk}} \geq t_{cq} + t_{\text{comb}} + t_{\text{wire}} + t_{su} + t_{\text{skew}} + t_j$
Setup vs hold	Setup = chemin long (corrigeable par $f \downarrow$). Hold = chemin court (bug , pas corrigeable)
Chemin critique	Somme des délais RC le long du plus long chemin
Wire delay	Domine en techno avancée (< 28 nm)

Résumé — Approfondissement

STA	Vérifie tous les chemins. Coins PVT : SS (setup), FF (hold)
Distribution CLK	Arbre (standard), grille (haute perf.), PLL (compensation)
Jitter	$TJ = DJ + 2N \cdot RJ$. Origine : bruit thermique du VCO ($\propto 1/g_m$, Ch.17)
Useful skew	Retarder l'horloge de destination détend le setup mais resserre le hold

Résumé — Niveau Ingénieur

CDC	Problème le plus délicat du numérique. Synchroniser chaque signal !
1 bit	Synchroniseur double bascule. MTBF $> 10^{10}$ h
Multi-bits	FIFO asynchrone. Pointeurs en code Gray
Règles CDC	Pas de combi entre domaines, 1 bit/synchro, reset async/deassert sync
FPGA vs ASIC	FPGA : routage constraint. ASIC : PVT multi-coins, marge $\sim 3\%$

Chapter 23

Machines à états (FSM)

*Un feu de signalisation, un protocole de communication,
un contrôleur de mémoire, un processeur : tous sont des machines à états.
La FSM est le modèle universel de tout système
qui avance pas à pas, en réagissant à ses entrées
selon un scénario prédéfini. C'est la logique séquentielle
réduite à son essence : un registre, un nuage combinatoire, une horloge.*

Le chapitre 21 a introduit la FSM comme modèle abstrait (diagramme d'états, Moore vs Mealy). Le chapitre 22 a montré que le timing impose des limites physiques à tout circuit séquentiel. Ce chapitre fait la synthèse : comment **concevoir** une FSM de A à Z, de la spécification au circuit physique, en intégrant les contraintes de timing dès le départ.

23.1 Les Bases

Les Bases

Qu'est-ce qu'une FSM, les deux types (Moore/Mealy), et comment lire un diagramme d'états. Prérequis : chapitre 21 (bascule D, logique séquentielle).

23.1.1 Qu'est-ce qu'une machine à états ?

Formule clé

Une **machine à états finie** (*Finite State Machine*, FSM) est un système séquentiel défini par :

- Un ensemble fini d'**états** : $S_0, S_1, \dots, S_{N-1}$.
- Un **état initial** : l'état après le reset.
- Des **entrées** qui influencent les transitions.
- Des **transitions** : règles qui déterminent l'état suivant en fonction de l'état courant et des entrées.
- Des **sorties** : signaux produits par la machine.

À chaque front d'horloge, la machine "avance" d'un état selon les règles de transition.

Intuition**Analogie : le distributeur automatique.**

Un distributeur de boissons est une FSM :

- **États** : Attente, 50 cts insérés, 1 € inséré, Distribution.
- **Entrées** : pièce de 50 cts, pièce de 1 €, bouton “café”.
- **Transitions** : Attente + 50 cts → 50 cts insérés. 1 € inséré + café → Distribution.
- **Sorties** : servir le café, rendre la monnaie.

Le distributeur ne “se souvient” pas de toute la séquence de pièces — seulement du montant total accumulé (l’état courant). C’est la puissance de l’abstraction FSM.

23.1.2 Moore vs Mealy**Formule clé****Machine de Moore :**

- Les sorties dépendent **uniquement de l’état courant** : $\text{sorties} = g(\text{état})$.
- Les sorties changent **au front d’horloge** (quand l’état change).
- **Avantage** : sorties stables, pas de glitch combinatoire. Plus facile à déboguer.
- **Inconvénient** : peut nécessiter plus d’états (un état par combinaison sortie/entrée).

Machine de Mealy :

- Les sorties dépendent de l’état courant **ET** des entrées : $\text{sorties} = g(\text{état}, \text{entrées})$.
- Les sorties peuvent changer **de manière asynchrone** (dès qu’une entrée change, même entre deux fronts).
- **Avantage** : réaction plus rapide (1 cycle de moins que Moore), moins d’états.
- **Inconvénient** : sorties potentiellement instables (glitches si les entrées changent entre deux fronts).

En pratique**Règle de choix :**

- **Moore par défaut** : sorties propres, conception plus sûre. C’est le standard dans les contrôleurs et les machines d’état en FPGA/ASIC.
- **Mealy quand la latence est critique** : protocoles de communication rapides, handshake, où gagner un cycle d’horloge fait la différence.
- **Mealy avec registre de sortie** : compromis — les sorties passent par un registre (bascule D) pour éliminer les glitches, mais on ajoute 1 cycle de latence.


23.1.3 Le diagramme d'états : le langage des FSM

Formule clé

Un diagramme d'états représente graphiquement la FSM :

- Chaque **bulle** = un état (avec son nom et ses sorties en Moore).
- Chaque **flèche** = une transition, étiquetée par la condition d'entrée (et la sortie en Mealy).
- L'état initial est marqué par une flèche entrante sans origine.

Exemple : détecteur de séquence "101" (Moore).



La machine détecte la séquence "1-0-1" dans un flux de bits. La sortie passe à 1 pendant un cycle quand la séquence complète est reconnue (S_3).

À retenir

L'essentiel :

1. FSM = ensemble fini d'états + transitions conditionnelles + sorties.
2. Moore : sorties = $f(\text{état})$. Stables. Standard en conception.
3. Mealy : sorties = $f(\text{état}, \text{entrées})$. Plus rapide mais glitches possibles.
4. Diagramme d'états : bulles (états) + flèches (transitions) = le "plan" de la machine.

23.2 Approfondissement

Du diagramme d'états au circuit physique : comment implémenter une FSM avec des bascules D et de la logique combinatoire, et comment le timing contraint la conception.

Approfondissement


Codage des états, implémentation physique, méthodologie complète de conception, et lien avec le timing. Prérequis : chapitres 20 (logique combinatoire, Karnaugh), 21 (bascules D, setup/hold), 22 (chemin critique, STA).

23.2.1 L'implémentation physique : registre + nuage combinatoire

Formule clé

Toute FSM se décompose en deux blocs :

- 1. Le registre d'état :** n bascules D qui stockent l'état courant, codé sur n bits. Au front d'horloge, le registre capture l'état suivant calculé par la logique combinatoire.
- 2. Le nuage combinatoire :** un bloc de logique combinatoire (portes NAND, NOR, MUX...) qui calcule :
 - L'état suivant D_k (entrées des bascules) en fonction de l'état courant Q_k et des entrées I .
 - Les sorties O en fonction de l'état courant seul (Moore) ou de l'état courant et des entrées (Mealy).



Attention

Le timing de la FSM est directement lié au nuage combinatoire.

Le délai du nuage combinatoire est le terme t_{comb} dans la contrainte de timing (chapitre 22) :

$$T_{\text{clk}} \geq t_{\text{cq}} + t_{\text{comb}} + t_{\text{su}}$$

Conséquence directe :

- Plus la FSM a d'états $\Rightarrow$ plus le codage est large (n bits) $\Rightarrow$ plus la logique combinatoire est profonde $\Rightarrow t_{\text{comb}} \uparrow \Rightarrow f_{\text{max}} \downarrow$.
- Plus les conditions de transition sont complexes (beaucoup d'entrées, conditions imbriquées) $\Rightarrow$ plus de niveaux logiques $\Rightarrow t_{\text{comb}} \uparrow$.

La vitesse d'une FSM est dictée par l'épaisseur du nuage combinatoire. Simplifier les transitions ou changer le codage des états peut accélérer la machine.

23.2.2 Codage des états

Le choix du codage des états a un impact direct sur la complexité du nuage combinatoire et donc sur la vitesse :

Formule clé**Trois codages principaux :**

Codage	Bascules	Logique	Quand l'utiliser
Binaire	$\lceil \log_2 N \rceil$	Complexe	ASIC avec peu de bascules disponibles
Gray	$\lceil \log_2 N \rceil$	Moins de glitches	Compteurs, traversée de domaines
One-hot	N	Très simple	FPGA (bascules abondantes, logique limitante)

Intuition**Pourquoi le one-hot est le standard en FPGA :**

En codage one-hot, chaque état est représenté par une seule bascule à “1” (toutes les autres à “0”). L'équation de transition de chaque bascule est très simple : $D_k = \sum(\text{transitions entrantes vers } S_k)$. Il n'y a pas besoin de décodeur pour identifier l'état courant (chaque bascule *est* l'état). La logique combinatoire est **peu profonde** (1–2 niveaux de portes), donc t_{comb} est minimal.

Le prix : N bascules au lieu de $\lceil \log_2 N \rceil$. Mais dans un FPGA, les bascules sont abondantes (la ressource limitante est la logique combinatoire). En ASIC, le one-hot consomme plus de surface et n'est utilisé que si la vitesse est critique.

23.2.3 Méthodologie complète de conception

En pratique

De la spécification au circuit — 7 étapes :

Étape 1 — Spécification. Décrire le comportement attendu en langage naturel : entrées, sorties, séquence d'opérations.

Étape 2 — Diagramme d'états. Dessiner les bulles (états) et les flèches (transitions). Vérifier : chaque état a-t-il une transition pour *chaque* combinaison d'entrées ? (Sinon : état piégé.) Y a-t-il un chemin de reset vers l'état initial ?

Étape 3 — Choisir Moore ou Mealy. Moore par défaut. Mealy si la latence est critique.

Étape 4 — Coder les états. Binaire (ASIC), one-hot (FPGA), ou Gray (compteurs/CDC).

Étape 5 — Table de transition. Pour chaque état courant et chaque combinaison d'entrées : état suivant + sorties.

Étape 6 — Équations logiques. Dédurre D_k (entrée de chaque bascule) et les sorties par Karnaugh ou outil de synthèse. Vérifier les états “don't care” (états non utilisés en codage non-complet).

Étape 7 — Implémentation et vérification. Implémenter en HDL (VHDL ou Verilog) ou en portes discrètes. Simuler fonctionnellement puis vérifier le timing (STA, chapitre 22).

23.2.4 Exemple complet : contrôleur de feu tricolore

En pratique

Spécification : un feu de signalisation avec 4 phases : Vert (30s), Orange (5s), Rouge (30s), Rouge+Orange (2s, transition vers vert). Horloge de 1 Hz (1 tick par seconde). Entrée : aucune (séquence fixe). Sorties : R, O, V.

Diagramme : 4 états avec compteurs internes pour les durées. Machine de Moore.

Codage one-hot : 4 bascules (S_V, S_O, S_R, S_{RO}). Les sorties sont directement les bascules : $V = S_V, O = S_O \vee S_{RO}, R = S_R \vee S_{RO}$.

Compteur de durée : un compteur partagé de 5 bits (compte de 0 à 30). La transition vers l'état suivant se fait quand le compteur atteint la valeur programmée pour l'état courant.

Logique de transition :

- $D_V = S_{RO} \cdot (\text{cnt} = 2)$: on passe au Vert quand le compteur Rouge+Orange atteint 2.
- $D_O = S_V \cdot (\text{cnt} = 30)$: on passe à l'Orange quand le Vert a duré 30 s.
- $D_R = S_O \cdot (\text{cnt} = 5)$.
- $D_{RO} = S_R \cdot (\text{cnt} = 30)$.

Chaque transition ne dépend que d'une bascule et d'un comparateur $\Rightarrow$ logique très simple, t_{comb} minimal.

23.3 Niveau Ingénieur

Niveau Ingénieur

Optimisation de la FSM pour le timing, gestion des états invalides, reset, et FSM en HDL. Lien avec l'architecture des systèmes numériques.

23.3.1 Optimisation du timing de la FSM

Formule clé

La fréquence maximale d'une FSM est :

$$f_{\max} = \frac{1}{t_{cq} + t_{\text{comb}} + t_{su}}$$

Stratégies d'optimisation de t_{comb} :

1. **Codage one-hot** : réduit la profondeur logique (1–2 niveaux vs $\log_2 N$ niveaux en binaire).
2. **Décomposition de la FSM** : scinder une FSM complexe en deux FSM plus simples qui communiquent par des signaux de handshake. Chaque sous-FSM a un nuage combinatoire plus petit.
3. **Pipeline de sortie** : si les sorties sont complexes (décodage élaboré), insérer un registre entre la logique de sortie et les sorties physiques. Coût : +1 cycle de latence.
4. **Encodage des conditions** : si une transition dépend de $(A \cdot B \cdot C \cdot D)$, pré-calculer le produit dans un registre intermédiaire au cycle précédent.

En pratique

Exemple chiffré : FSM de contrôle mémoire avec 16 états (codage binaire : 4 bascules). La logique combinatoire a 5 niveaux de portes ($t_p = 50 \text{ ps/porte} \Rightarrow t_{\text{comb}} = 250 \text{ ps}$). Avec $t_{cq} = 50 \text{ ps}$, $t_{su} = 30 \text{ ps}$:

$$f_{\max} = 1/(50 + 250 + 30) = 1/330 \text{ ps} = 3,03 \text{ GHz.}$$

En one-hot (16 bascules, 2 niveaux) : $t_{\text{comb}} = 100 \text{ ps}$. $f_{\max} = 1/180 \text{ ps} = 5,56 \text{ GHz}$.

Gain : $\times 1,8$.

23.3.2 Gestion des états invalides

Attention

Le problème : en codage binaire avec n bascules, il y a 2^n états possibles mais seulement N états valides ($N < 2^n$ en général). Si un bruit, une perturbation, ou un mauvais reset place la FSM dans un état **non prévu**, elle peut rester bloquée indéfiniment (état piégé) ou se comporter de manière dangereuse.

Solutions (par ordre de robustesse) :

1. **Traiter les “don’t care” avec précaution :** dans le Karnaugh, ne pas utiliser les états invalides comme “don’t care” de manière agressive. S’assurer que les états invalides transitent vers un état valide (typiquement l’état initial) en au plus 1–2 cycles.
2. **Clause “default” en HDL :** dans le **case** de la FSM, toujours inclure un **default** $\Rightarrow$ état initial. C’est la règle n°1 en VHDL/Verilog.
3. **Watchdog :** un compteur indépendant qui reset la FSM si elle ne visite pas un état “vivant” dans un délai imparti. Utilisé dans les systèmes critiques (automobile, aéronautique).

Intuition

En one-hot, le problème est différent : les états invalides sont ceux où plusieurs bascules (ou aucune) sont à “1”. La probabilité d’y tomber est plus élevée qu’en binaire (car il y a $2^N - N$ états invalides sur 2^N possibles, soit la quasi-totalité). La protection standard : un “one-hot checker” qui détecte si exactement une bascule est à “1” et reset sinon.

23.3.3 Reset : synchrone vs asynchrone

Formule clé

Reset asynchrone : le signal de reset force immédiatement les bascules à l’état initial, sans attendre le front d’horloge. Avantage : la FSM démarre dans un état connu dès la mise sous tension, même si l’horloge n’est pas encore stable.

Reset synchrone : le reset n’est pris en compte qu’au front d’horloge. Avantage : pas de risque de violation de timing (le reset est traité comme une entrée normale). Inconvénient : nécessite que l’horloge fonctionne.

Meilleure pratique — “async assert, sync deassert” :

- L’**assertion** du reset est asynchrone : la FSM se reset immédiatement.
- La **désactivation** du reset passe par un synchroniseur (double bascule D dans le domaine d’horloge) : toutes les bascules sortent du reset **au même front d’horloge**.

Sans cette précaution, certaines bascules pourraient sortir du reset un cycle avant les autres, plaçant la FSM dans un état incohérent.

23.3.4 FSM en HDL : les bonnes pratiques

En pratique

Structure standard en VHDL/Verilog (style “3 process” ou “2 always”) :

Bloc 1 — Registre d’état (séquentiel) :

- Sensible au front d’horloge et au reset.
- Capture l’état suivant : `state <= next_state`.
- C’est ici que vivent les bascules D.

Bloc 2 — Logique de transition (combinatoire) :

- Calcule `next_state` en fonction de `state` et des entrées.
- Structure `case/switch` avec `default` → état initial.

Bloc 3 — Logique de sortie (combinatoire ou enregistrée) :

- Moore : sorties = `f(state)` uniquement.
- Mealy : sorties = `f(state, entrées)`.
- Optionnel : registre de sortie pour éliminer les glitches.

Erreur classique : oublier un cas dans le `case` ⇒ le synthétiseur infère un **latch** (verrou) au lieu d’un registre. Cela crée un chemin combinatoire non voulu et potentiellement instable. **Toujours couvrir tous les cas ou mettre un default.**

23.3.5 La FSM dans l’architecture des systèmes

Intuition

La FSM est partout dans un système numérique :

- **Contrôleur UART** : FSM qui gère la sérialisation des bits (start, data, parity, stop).
- **Contrôleur SPI/I2C** : FSM qui pilote le protocole de communication.
- **Contrôleur mémoire DDR** : FSM complexe avec > 30 états pour gérer l’initialisation, le refresh, les commandes de lecture/écriture, et les timings stricts de la DRAM (lien chapitre 24).
- **Pipeline de processeur** : chaque étage de pipeline (fetch, decode, execute, writeback) est une FSM qui coordonne le flux d’instructions.
- **Arbitre de bus** : FSM qui décide quel maître a accès au bus à chaque cycle.

Dans un FPGA ou un ASIC complexe, il y a typiquement des **dizaines à centaines de FSM** qui fonctionnent en parallèle et communiquent entre elles par des signaux de handshake ou des FIFO (chapitre 22).

Exercices

Niveau débutant

Exercice 23.1 — Dessinez le diagramme d’états d’une FSM de Moore qui détecte la séquence “110” dans un flux de bits (entrée : `X`, sortie : `Z = 1` quand la séquence est détectée). Combien d’états faut-il ?

En pratique

Solution : 4 états : S_0 (initial, rien détecté), S_1 (un “1” reçu), S_2 (“11” reçu), S_3 (“110” détecté, $Z = 1$).

Transitions : $S_0 \xrightarrow{1} S_1$, $S_0 \xrightarrow{0} S_0$, $S_1 \xrightarrow{1} S_2$, $S_1 \xrightarrow{0} S_0$, $S_2 \xrightarrow{0} S_3$, $S_2 \xrightarrow{1} S_2$, $S_3 \xrightarrow{1} S_1$, $S_3 \xrightarrow{0} S_0$.

Sortie : $Z = 1$ seulement dans S_3 .

Exercice 23.2 — La même spécification en Mealy. Combien d’états faut-il ? Quel est l’avantage ?

En pratique

Solution : 3 états suffisent : S_0 , S_1 (“1”), S_2 (“11”). La sortie $Z = 1$ est émise *sur la transition* $S_2 \xrightarrow{0} S_0$ (et non dans un état dédié). Avantage : 1 état de moins. La sortie réagit immédiatement quand le “0” arrive, 1 cycle plus tôt que Moore.

Niveau intermédiaire

Exercice 23.3 — Implémentez la FSM de l’exercice 23.1 en bascules D avec codage binaire ($S_0 = 00$, $S_1 = 01$, $S_2 = 10$, $S_3 = 11$). Donnez les équations de D_1 , D_0 et Z par Karnaugh.

En pratique

Solution : Variables d’état Q_1Q_0 , entrée X .

Table de transition :

Q_1	Q_0	X	D_1	D_0	Z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	1	1	0
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	0	1	1

Par Karnaugh : $D_1 = Q_0X + Q_1\bar{X}$, $D_0 = \bar{Q}_1\bar{Q}_0X + Q_1\bar{X}$, $Z = Q_1Q_0$.

Exercice 23.4 — Reprenez l’exercice 23.3 en codage one-hot ($S_0, S_1, S_2, S_3 = 4$ bascules). Donnez les équations de D_{S_0} , D_{S_1} , D_{S_2} , D_{S_3} . Comparez la profondeur logique avec le codage binaire.

En pratique**Solution :**

$D_{S_0} = S_0 \overline{X} + S_1 \overline{X} + S_3 \overline{X}$ (transitions entrantes vers S_0).

$D_{S_1} = S_0 X + S_3 X$.

$D_{S_2} = S_1 X$.

$D_{S_3} = S_2 \overline{X}$.

$Z = S_3$.

Profondeur logique : chaque D est une somme de produits de 2 termes (1 porte AND + 1 porte OR) = **2 niveaux**. En binaire : $D_1 = Q_0 X + Q_1 \overline{X}$ est aussi 2 niveaux, mais les conditions deviennent plus profondes si le nombre d'états augmente (décodage de l'état courant en $\lceil \log_2 N \rceil$ bits).

Niveau ingénieur

Exercice 23.5 — Une FSM de contrôle mémoire a 24 états en codage binaire (5 bascules). La logique combinatoire a 6 niveaux de portes ($t_p = 40$ ps/porte). $t_{cq} = 45$ ps, $t_{su} = 25$ ps.

- Quelle est la fréquence maximale ?
- En passant en one-hot (24 bascules, 2 niveaux), quelle est la nouvelle $f_{\max}$?
- Si on décompose la FSM en 2 sous-FSM de 12 états chacune (codage binaire, 4 bascules, 4 niveaux), quel est le gain ?

En pratique**Solution :**

(a) $t_{\text{comb}} = 6 \times 40 = 240$ ps. $T_{\min} = 45 + 240 + 25 = 310$ ps. $f_{\max} = 3,23$ GHz.

(b) One-hot : $t_{\text{comb}} = 2 \times 40 = 80$ ps. $T_{\min} = 45 + 80 + 25 = 150$ ps. $f_{\max} = 6,67$ GHz. Gain : $\times 2,1$.

(c) Décomposée : $t_{\text{comb}} = 4 \times 40 = 160$ ps. $T_{\min} = 45 + 160 + 25 = 230$ ps. $f_{\max} = 4,35$ GHz. Gain : $\times 1,35$ par rapport au monolithique, mais avec seulement $2 \times 4 = 8$ bascules (vs 24 en one-hot).

Exercice 23.6 — Un synthétiseur génère une FSM en one-hot avec 32 états dans un FPGA. Après place & route, le rapport de timing indique un slack de $-0,2$ ns à 200 MHz. Que faire ?

En pratique

Solution : slack négatif = violation de timing. Options par ordre de préférence :

- Vérifier si le chemin critique traverse la FSM. Si oui : pré-calculer les conditions de transition complexes dans un registre intermédiaire (technique du “flag register” : calculer la condition au cycle $n - 1$ et la mémoriser pour le cycle n).
- Décomposer la FSM en sous-FSM plus simples.
- Registrier les sorties (ajouter un étage de pipeline).
- Si rien ne suffit : réduire la fréquence à $1/(T_{\text{clk}} + |\text{slack}|) = 1/(5 + 0,2) = 192$ MHz, ou utiliser un FPGA de speed grade supérieur.

Questions de compréhension

1. Pourquoi le codage one-hot produit-il une logique combinatoire moins profonde que le codage binaire ? Reliez votre réponse au fait qu'en one-hot, identifier l'état courant ne nécessite aucun décodage.
2. Une FSM de Mealy peut produire des glitches sur ses sorties. Pourquoi ? Comment les éliminer sans revenir à une machine de Moore ?
3. Expliquez pourquoi l'inférence d'un latch dans une FSM en HDL est un bug grave. Quel est l'impact sur le timing et la fiabilité ?
4. Un contrôleur DDR4 a 48 états. En codage binaire (6 bascules), la logique de transition a 8 niveaux de portes. En one-hot, elle en a 2. Pourquoi ne choisit-on pas toujours le one-hot ?

Résumé du chapitre

Résumé — Les Bases

FSM	États finis + transitions + sorties. Modèle universel du séquentiel
Moore	Sorties = $f(\text{état})$. Stables. Standard en conception
Mealy	Sorties = $f(\text{état}, \text{entrées})$. Plus rapide, glitches possibles
Diagramme d'états	Bulles (états) + flèches (transitions) = le plan de la machine

Résumé — Approfondissement

Implémentation $f_{\max}$	Registre d'état (n bascules D) + nuage combinatoire $= 1/(t_{cq} + t_{\text{comb}} + t_{su})$. Vitesse = épaisseur du nuage
Codage	Binaire (compact), one-hot (rapide, FPGA), Gray (compteurs)
Conception	Spéc → diagramme → codage → table → Karnaugh → HDL → STA

Résumé — Niveau Ingénieur

Optimisation	One-hot, décomposition, pipeline de sortie, pré-calcul des conditions
États invalides	Traiter les “don’t care” prudemment, clause <code>default</code> , watchdog
Reset	Async assert, sync deassert. Toutes les bascules sortent de reset ensemble
HDL	3 blocs (registre, transition, sortie). Toujours couvrir tous les cas (<code>default</code>)

Chapter 24

Mémoire : du bit physique au système

*Stocker un bit d'information semble trivial.
En réalité, c'est un défi de physique analogique déguisé en numérique :
maintenir une charge sur un condensateur qui fuit,
stabiliser une boucle de rétroaction qui peut basculer,
ou piéger des électrons dans un oxyde pendant des années.
Chaque type de mémoire est un compromis différent
entre vitesse, densité, consommation et rétention.*

Les chapitres précédents ont utilisé les bascules D comme éléments de mémoire. Mais une bascule D occupe 20 à 40 transistors : stocker un gigaoctet en bascules est impossible. Ce chapitre explore les trois technologies fondamentales de mémoire — SRAM, DRAM et Flash — en partant du mécanisme physique qui stocke le bit, pour comprendre les limites de chaque technologie et pourquoi on les utilise ensemble dans les systèmes modernes.

Intuition

Le fil conducteur de ce chapitre : toute mémoire numérique repose sur un phénomène **analogique**. Un “1” ou un “0” est physiquement une tension, un courant, ou une charge — des grandeurs continues, soumises au bruit, aux fuites et à la température. La frontière entre “se souvenir” et “oublier” est une question de physique, pas de logique.

24.1 Les Bases

Les Bases

Les trois mécanismes physiques fondamentaux de stockage d'un bit : rétroaction (SRAM), charge capacitive (DRAM), et piégeage de charge (Flash). Prérequis : chapitres 17 (MOSFET), 20 (CMOS), 21 (verrou SR, bascule D).

24.1.1 Trois façons de stocker un bit

Formule clé

Type	Mécanisme physique	Rétention	Usage principal
SRAM	Rétroaction croisée (2 inverseurs)	Tant que V_{DD} est présente (volatile)	Cache processeur, registres
DRAM	Charge sur un condensateur	Quelques ms (volatile, fuite)	Mémoire principale (RAM)
Flash	Électrons piégés dans un oxyde	Années (non volatile)	Stockage (SSD, clé USB, firmware)

Intuition


Le compromis fondamental :

- **SRAM** : la plus rapide (~ 1 ns) mais la plus volumineuse (6 transistors par bit).
- **DRAM** : densité élevée (1 transistor + 1 condensateur par bit) mais lente (~ 10 ns–50 ns) et nécessite un rafraîchissement permanent.
- **Flash** : non volatile (conserve les données sans alimentation) mais écriture très lente (~ 1 ms), usure en écriture, et endurance limitée (10^3 – 10^5 cycles).

Aucune technologie ne satisfait tout : c'est pourquoi les systèmes utilisent une **hiérarchie** de mémoires (registres $\rightarrow$ cache SRAM $\rightarrow$ RAM DRAM $\rightarrow$ stockage Flash/SSD).

24.1.2 La SRAM : la mémoire par rétroaction

La cellule SRAM est un **verrou croisé** : deux inverseurs CMOS connectés tête-bêche, formant une boucle de rétroaction positive qui maintient un état binaire stable.



Formule clé**Structure : la cellule 6T.**

- 4 transistors pour les 2 inverseurs croisés (stockage).
- 2 transistors d'accès (NMOS) commandés par la **ligne de mot** (WL, *word line*).
- 2 **lignes de bit** (BL, $\overline{\text{BL}}$) : paire différentielle qui transporte la donnée.

Lecture : WL passe à “1” $\Rightarrow$ les transistors d'accès connectent Q et $\overline{Q}$ aux lignes BL et $\overline{\text{BL}}$. Un **amplificateur de détection** (*sense amplifier*) mesure la *différence* de tension entre BL et $\overline{\text{BL}}$ (quelques dizaines de mV) et l'amplifie en un signal logique complet.

Écriture : on force BL et $\overline{\text{BL}}$ aux niveaux complémentaires souhaités, puis on active WL. Les drivers de BL doivent être plus forts que les inverseurs internes pour “retourner” le verrou.

Attention

La SRAM est une mémoire volatile. L'état se maintient tant que V_{DD} est présente (les inverseurs consomment un courant de fuite I_{off} , chapitre 17). Sans alimentation, les tensions internes chutent et l'information est perdue. C'est le même phénomène que le verrou SR du chapitre 21 : la mémoire est **entretenu** **par l'alimentation**, pas par un stockage physique de charge.

24.1.3 La DRAM : la mémoire par stockage de charge**Formule clé****Structure : la cellule 1T1C.**

La cellule DRAM est radicalement plus simple : **un seul transistor** (accès) et **un condensateur** (stockage).

- Un “1” est stocké comme une charge $Q = C \cdot V_{DD}$ sur le condensateur ($C \sim 20 \text{ fF} - 30 \text{ fF}$).
- Un “0” est l'absence de charge ($Q = 0$).

Lecture : WL active le transistor d'accès $\Rightarrow$ la charge du condensateur se partage avec la capacité de la ligne de bit ($C_{BL} \gg C_{\text{cell}}$, typiquement $C_{BL} \sim 10 \times C_{\text{cell}}$). La variation de tension sur BL est très faible :

$$\Delta V_{BL} = \frac{C_{\text{cell}}}{C_{\text{cell}} + C_{BL}} \cdot V_{DD} \approx \frac{C_{\text{cell}}}{C_{BL}} \cdot V_{DD} \sim 100 \text{ mV}$$

Un **sense amplifier** (rétroaction positive, essentiellement un verrou SR) amplifie ce 100 mV en un signal logique complet.

La lecture est destructive : le partage de charge vide partiellement le condensateur. Après chaque lecture, il faut **réécrire** la donnée (“restore”).

Attention**Le problème fondamental de la DRAM : la fuite.**

Le condensateur de stockage fuit à cause :

- Du courant de fuite sub-seuil (I_{off}) du transistor d'accès (chapitre 17 : I_{off} double tous les 10 C).
- Du courant de fuite de la jonction PN (diode parasite du transistor d'accès).
- Du courant de fuite à travers le diélectrique du condensateur.

Un condensateur de 20 fF chargé à 1 V stocke $Q = 20 \text{ fC}$. Avec un courant de fuite total de $\sim 1 \text{ fA}$, la charge se vide en $\tau = Q/I = 20 \text{ s}$. Mais la marge de détection du sense amplifier impose de lire *avant* que la tension ne chute de plus de $\sim 30\%$ $\Rightarrow$ temps de rétention réel $\sim 64 \text{ ms}$.

Solution : le rafraîchissement (*refresh*). Toutes les 64 ms (standard JEDEC), **chaque ligne** de la DRAM doit être lue et réécrite, même si personne ne la demande. Le refresh consomme de l'énergie et de la bande passante mémoire ($\sim 5\%$ – 10% du débit total).

24.1.4 La Flash : la mémoire par piégeage de charge

Formule clé**Structure : le transistor à grille flottante.**

La cellule Flash est un MOSFET modifié avec **deux grilles** :

- La **grille flottante** (*floating gate*) : une couche conductrice (polysilicium) isolée de toutes parts par un oxyde (SiO_2). Les électrons piégés dans cette grille y restent **des années** sans alimentation.
- La **grille de contrôle** (*control gate*) : la grille externe, connectée au circuit de commande.

Stockage : la présence ou l'absence d'électrons dans la grille flottante modifie la **tension de seuil** V_{th} du MOSFET :

- Grille flottante **chargée** (électrons piégés) : $V_{th} \uparrow$. Le transistor est plus difficile à ouvrir $\Rightarrow$ "0" (convention courante).
- Grille flottante **vide** : V_{th} nominal $\Rightarrow$ "1".

Lecture : on applique une tension intermédiaire sur la grille de contrôle ($V_{th,0} < V_G < V_{th,1}$). Si le transistor conduit : la grille flottante est vide ("1"). Si non : chargée ("0").

Formule clé

Écriture (programmation) : on applique une tension élevée (15 V–20 V) sur la grille de contrôle. Les électrons traversent l’oxyde par **effet tunnel de Fowler-Nordheim** ou par **injection de porteurs chauds** (*hot carrier injection*, chapitre 17) et se retrouvent piégés dans la grille flottante.

Effacement : on applique une tension élevée inversée pour extraire les électrons. L’effacement se fait par **bloc entier** (d’où le nom “Flash” : effacement éclair de tout un secteur), pas bit par bit.

Endurance : chaque cycle d’écriture/effacement dégrade l’oxyde tunnel (création de pièges). Après 10^3 à 10^5 cycles, l’oxyde est trop dégradé pour retenir les électrons $\Rightarrow$ **usure**. Les contrôleurs SSD utilisent le “wear leveling” pour répartir les écritures.

À retenir**L’essentiel :**

1. SRAM = 2 inverseurs croisés. Rapide, volatile, volumineuse (6T). Pour les caches.
2. DRAM = 1 transistor + 1 condensateur. Dense, volatile, fuit $\Rightarrow$ refresh toutes les 64 ms. Pour la RAM.
3. Flash = grille flottante. Non volatile, lente en écriture, usure. Pour le stockage.
4. Toute mémoire numérique est un phénomène analogique (tension, charge, courant de fuite).

24.2 Approfondissement

Les détails de conception qui séparent un bit qui fonctionne d’un bit qui échoue : stabilité de la SRAM, timing de la DRAM, et mémoire multi-niveaux en Flash.

Approfondissement

Stabilité de la cellule SRAM (SNM), architecture DRAM (timing, refresh), et Flash multi-niveaux (MLC/TLC/QLC). Prérequis : section précédente, chapitre 17 (MOSFET, I_{off}).

24.2.1 Stabilité de la cellule SRAM : la marge de bruit statique

Formule clé

La **marge de bruit statique** (SNM, *Static Noise Margin*) mesure la robustesse du verrou croisé : c'est la perturbation maximale que la cellule peut tolérer sans basculer d'état.

On la mesure en traçant les VTC des deux inverseurs ($V_{\text{out},1}(V_{\text{in},1})$ et $V_{\text{out},2}(V_{\text{in},2})$) l'une contre l'autre. Les deux courbes forment un “papillon” (*butterfly curve*). La SNM est le côté du plus grand carré inscrit dans chaque lobe.

Dégradation de la SNM :

- $V_{DD} \downarrow$: le gain des inverseurs diminue, les lobes du papillon se rétrécissent. En dessous d'un V_{DD} critique ($\sim 0,3\text{ V}$ – $0,5\text{ V}$ selon la techno), la SNM tombe à zéro et la cellule ne tient plus.
- **Température** $\uparrow$: $V_{th} \downarrow$ et $I_{\text{off}} \uparrow$ (chapitre 17), ce qui déséquilibre le verrou et réduit la SNM.
- **Variabilité de fabrication** : en technologie avancée ($< 14\text{ nm}$), les variations aléatoires de V_{th} entre transistors (RDF, *Random Dopant Fluctuation*) peuvent créer des cellules faibles dont la SNM est insuffisante. C'est le facteur limitant de la densité SRAM.

Intuition

Le gain de l'inverseur est la clé : la SNM est directement liée au gain en tension des inverseurs CMOS dans la zone de transition (la VTC du chapitre 20). Un gain élevé $\Rightarrow$ lobes du papillon larges $\Rightarrow$ SNM élevée. En réduisant V_{DD} , le gain diminue et la cellule devient fragile. C'est le même mécanisme de “restauration du signal” que pour la logique combinatoire, mais ici il détermine si un bit est *conservé* ou *perdu*.

24.2.2 Architecture et timing de la DRAM

Formule clé

Organisation d'une puce DRAM :

La mémoire est organisée en une **matrice** de cellules 1T1C. L'accès se fait en deux phases :

1. **RAS** (*Row Access Strobe*) : active une ligne (WL). Les condensateurs de toute la ligne partagent leur charge avec les lignes de bit. Les sense amplifiers détectent et amplifient les données.
2. **CAS** (*Column Access Strobe*) : sélectionne la colonne (le bit ou le groupe de bits) parmi la ligne activée. La donnée est envoyée sur le bus de données.

Paramètres de timing :

- t_{RCD} (*RAS to CAS Delay*) : délai entre l'activation de la ligne et la sélection de la colonne. Typiquement 10 ns–15 ns.
- t_{RP} (*Row Precharge*) : temps pour “refermer” une ligne et pré-charger les BL pour le prochain accès.
- t_{RAS} : durée minimale d'activation de la ligne.
- t_{RFC} (*Refresh Cycle time*) : durée d'un cycle de rafraîchissement complet.

Latence totale d'un accès aléatoire :

$$t_{\text{accès}} = t_{\text{RP}} + t_{\text{RCD}} + t_{\text{CAS}} \approx 30 \text{ ns} - 50 \text{ ns}$$

soit ~ 100 cycles d'horloge à 3 GHz. C'est pourquoi le cache (SRAM, ~ 1 ns) est indispensable : il masque cette latence pour les données fréquemment utilisées.

Attention

Le refresh consomme de la bande passante.

Standard JEDEC DDR4 : toutes les lignes doivent être rafraîchies toutes les 64 ms. Pour une puce de 8 Gb avec 2^{17} lignes : $2^{17}/64 \times 10^{-3} = 2048$ refresh par ms, soit un refresh toutes les 488 ns.

Chaque refresh occupe le bus pendant $t_{\text{RFC}} \approx 260$ ns (DDR4). Bande passante perdue : $260/488 = 53\%$... Non : les refreshes sont répartis dans le temps (“distributed refresh”). En pratique, $\sim 5\%$ – 10% de la bande passante est perdue au refresh.

À haute température ($> 85^\circ\text{C}$), les fuites augmentent exponentiellement et la fréquence de refresh doit **doubler** (passage à 32 ms). Les serveurs en datacenter doivent prévoir cette pénalité.

24.2.3 Flash multi-niveaux : stocker plus de bits par cellule

Formule clé

SLC, MLC, TLC, QLC :

Au lieu de stocker 1 bit par cellule (SLC, *Single-Level Cell* : 2 niveaux de V_{th}), on peut stocker plusieurs bits en distinguant plus de niveaux de tension :

Type	Bits/cellule	Niveaux de V_{th}	Endurance	Vitesse lecture
SLC	1	2	10^5 cycles	25 μ s
MLC	2	4	10^4	~ 50 μ s
TLC	3	8	10^3	~ 75 μ s
QLC	4	16	10^3	~ 100 μ s

Attention

Le prix de la densité : plus on met de niveaux, plus la **marge entre niveaux** diminue. En QLC (16 niveaux sur une fenêtre de ~ 4 V), chaque niveau n'a qu'une marge de ~ 250 mV. Le bruit (bruit thermique, perturbation des cellules voisines, usure de l'oxyde) peut facilement déplacer un niveau et corrompre le bit. C'est pourquoi les SSD QLC utilisent des **codes correcteurs d'erreur** (ECC) très puissants (LDPC : ~ 100 bits de parité pour 1 kbit de données) et un cache SLC interne pour les écritures rapides.

24.3 Niveau Ingénieur

Niveau Ingénieur

Limites physiques fondamentales, scaling des mémoires, et technologies émergentes. Lien avec la physique des semi-conducteurs (chapitres 16–17) et les contraintes de conception.

24.3.1 Les limites physiques de la DRAM

Formule clé

Le scaling de la DRAM est limité par deux lois physiques :

1. Le condensateur ne scale pas.

La capacité doit rester $\geq 15 \text{ fF}$ – 20 fF pour que le signal (ΔV_{BL}) dépasse le bruit du sense amplifier. Quand la surface de la cellule diminue, il faut des condensateurs de plus en plus **grands en hauteur** (structures “trench” puis “stack” avec des rapports d’aspect $> 50 : 1$) ou des diélectriques à haute permittivité (HfO_2 , $\varepsilon_r \sim 25$ vs $\varepsilon_r \sim 3,9$ pour SiO_2).

2. Le courant de fuite augmente.

En réduisant la longueur de grille du transistor d’accès, I_{off} augmente exponentiellement (chapitre 17). Plus de fuite = refresh plus fréquent = plus de bande passante perdue.

Conséquence : le pitch des cellules DRAM stagne autour de $\sim 15 \text{ nm}$ – 20 nm depuis ~ 2015 . La densité progresse désormais par empilement vertical (HBM : *High Bandwidth Memory*, jusqu’à 12 couches de dies empilés) plutôt que par réduction de la surface.

24.3.2 Les limites physiques de la Flash NAND

Formule clé

- **Épaisseur de l’oxyde tunnel** : si l’oxyde est trop mince ($< 6 \text{ nm}$), les électrons s’échappent par courant tunnel direct $\Rightarrow$ perte de données. L’oxyde tunnel ne peut plus être réduit.
- **Nombre d’électrons par grille flottante** : en technologie planaire 15 nm , la grille flottante ne contient que ~ 100 électrons pour un “1” programmé. La perte de 10 – 20 électrons (par fuite ou perturbation) peut corrompre le bit.
- **Couplage entre cellules** : les cellules adjacentes sont si proches que la charge de l’une influence le V_{th} de l’autre (couplage capacitif parasite). C’est le “program disturb”.

Solution : la **Flash 3D NAND**. Au lieu de réduire la surface, on empile les cellules verticalement (jusqu’à 232 couches en 2024). Chaque couche utilise un transistor relativement “gros” ($\sim 40 \text{ nm}$), ce qui restaure les marges physiques.

24.3.3 Le sense amplifier : l'interface analogique-numérique

Formule clé

Le **sense amplifier** est le circuit critique qui fait le lien entre la physique analogique de la cellule mémoire et le monde numérique. C'est essentiellement un verrou SR (chapitre 21) avec un gain très élevé, conçu pour amplifier une différence de tension de $\sim 50\text{ mV}$ – 200 mV en un signal rail-à-rail (0 à V_{DD}) en un temps très court ($\sim 1\text{ ns}$).

Le sens amplifier de la DRAM est un amplificateur analogique :

- Il doit détecter une charge de $\sim 20\text{ fC}$ sur un fond de bruit de $\sim 5\text{ fC}$ (rapport signal/bruit ~ 4).
- Son offset de transistor (dû aux variations de V_{th} , chapitre 17) doit être $< 30\text{ mV}$, sinon il lit le bit à l'envers.
- Sa vitesse est limitée par le g_m des transistors internes et la capacité de BL (même compromis g_m/C que l'AOP, chapitre 18).

Intuition

La mémoire, c'est de l'analogique déguisé : le sense amplifier est un amplificateur différentiel (comme la paire d'entrée d'un AOP, chapitre 18). La cellule DRAM est un condensateur qui fuit (comme un intégrateur RC, chapitre 9). La cellule Flash est un MOSFET dont le V_{th} est modifiable (chapitre 17). Toute la "magie" du numérique repose sur une couche de physique analogique invisible mais fondamentale.

24.3.4 Effets thermiques et fiabilité

Formule clé

- **Température** $\uparrow \Rightarrow$ **fuites** $\uparrow$ (DRAM, SRAM). $I_{off} \times 2$ par 10 C (chapitre 17). En DRAM : refresh plus fréquent. En SRAM : SNM dégradée.
- **Rétention Flash** $\downarrow$ **avec** T : les électrons piégés dans la grille flottante ont plus d'énergie thermique et s'échappent plus facilement. La rétention passe de $> 10\text{ ans}$ à 25 C à $\sim 1\text{ an}$ à 85 C pour une Flash usée.
- **Soft errors** (erreurs logiques transitoires) : un rayon cosmique ou une particule alpha (émise par les matériaux d'encapsulation) peut déposer assez de charge pour retourner un bit en SRAM ou DRAM. Taux : $\sim 1\text{ bit flip}$ par 1 Gb par 1000 h au niveau de la mer. Les serveurs utilisent des DRAM ECC (1 bit de parité pour 8 bits de données) pour détecter et corriger ces erreurs.

Exercices

Niveau débutant

Exercice 24.1 — Un condensateur DRAM de 20 fF est chargé à 1 V . Le courant de fuite total est 2 fA . Combien de temps faut-il pour que la tension chute de 30% ? Comparez avec l'intervalle de refresh standard de 64 ms .

En pratique

Solution : $\Delta V = 30\% \times 1 = 0,3 \text{ V}$. $\Delta Q = C \times \Delta V = 20 \times 10^{-15} \times 0,3 = 6 \text{ fC}$.
 $t = \Delta Q / I = 6 \times 10^{-15} / 2 \times 10^{-15} = 3 \text{ s}$.

Le refresh à 64 ms a une marge de $3000/64 \approx 47\times$. Cette marge absorbe les pires cas (haute température, fuites exacerbées, cellules faibles).

Exercice 24.2 — Une puce SRAM de 4 Mb utilise des cellules 6T. Combien de transistors contient-elle (cellules seules) ? Comparez avec une DRAM 1T1C de même capacité.

En pratique

Solution : SRAM : $4 \times 10^6 \times 6 = 24 \times 10^6$ transistors. DRAM : $4 \times 10^6 \times 1 = 4 \times 10^6$ transistors + 4×10^6 condensateurs. La SRAM utilise $6\times$ plus de transistors $\Rightarrow \sim 6\times$ plus de surface $\Rightarrow \sim 6\times$ plus chère par bit.

Niveau intermédiaire

Exercice 24.3 — Le sense amplifier d'une DRAM a un offset de 20 mV dû aux variations de V_{th} . Le signal utile est $\Delta V_{BL} = C_{cell} V_{DD} / (C_{cell} + C_{BL})$ avec $C_{cell} = 20 \text{ fF}$, $C_{BL} = 200 \text{ fF}$, $V_{DD} = 1,1 \text{ V}$. Le sense amplifier peut-il lire le bit correctement ?

En pratique

Solution : $\Delta V_{BL} = 20 \times 1,1 / (20 + 200) = 22/220 = 100 \text{ mV}$.
Signal = 100 mV, offset = 20 mV. Rapport : $100/20 = 5$. Le bit est lu correctement ($100 \text{ mV} \gg 20 \text{ mV}$).
Mais si C_{cell} descend à 10 fF : $\Delta V_{BL} = 52 \text{ mV}$. Rapport : $52/20 = 2,6$. Encore OK mais marginal. Si l'offset monte à 30 mV (variation de fabrication) : rapport 1,7 $\Rightarrow$ risque d'erreur.

Exercice 24.4 — Une Flash NAND QLC (4 bits/cellule, 16 niveaux) a une fenêtre de V_{th} de 4 V. Quelle est la marge entre deux niveaux adjacents ? Si le bruit (thermique + couplage) est de 100 mV RMS, quel est le BER approximatif sans ECC ?

En pratique

Solution : 16 niveaux dans 4 V : espacement = $4/15 = 267 \text{ mV}$ entre centres. Marge entre distributions $\approx 267 - 2 \times$ largeur de distribution.
Si le bruit est gaussien ($\sigma = 100 \text{ mV}$) : la marge est $267/(2\sigma) \approx 1,33\sigma$. $P_{\text{erreur}} \approx \text{erfc}(1,33/\sqrt{2})/2 \approx 9\%$ par niveau, soit un BER brut $\sim 10^{-1}$. C'est **catastrophique** sans ECC. Avec LDPC : le BER corrigé descend à $< 10^{-15}$.

Niveau ingénieur

Exercice 24.5 — Une puce DRAM DDR4 de 8 Gb a 2^{17} lignes. Le refresh doit couvrir toutes les lignes en 64 ms (32 ms au-dessus de 85 C).

(a) Combien de commandes de refresh par seconde à 25 C ? À 85 C ?

(b) Si chaque refresh prend $t_{\text{RFC}} = 260 \text{ ns}$, quel pourcentage de la bande passante est perdu à chaque température ?

En pratique

Solution :

(a) 25 C : $2^{17}/64 \times 10^{-3} = 131072/0,064 = 2,05 \times 10^6$ refresh/s. 85 C : $\times 2 = 4,1 \times 10^6$ refresh/s.

(b) Temps passé en refresh par seconde :

25 C : $2,05 \times 10^6 \times 260 \times 10^{-9} = 0,533 \text{ s/s} = 53\%$. Mais les refreshes sont *distribués* sur 8 rangs et pipelinés : en pratique $\sim 5\%-7\%$.

85 C : $\times 2 \Rightarrow \sim 10\%-14\%$ de bande passante perdue. Impact significatif pour les serveurs HPC.

Exercice 24.6 — Une cellule SRAM en technologie 7 nm a une SNM de 120 mV nominale. La variabilité de V_{th} ($\sigma_{V_{th}} = 30 \text{ mV}$) réduit la SNM. Si la SNM suit une distribution gaussienne centrée sur 120 mV avec $\sigma = 40 \text{ mV}$:

- Quelle fraction des cellules a une SNM < 0 (cellule défailante) ?
- Pour une puce de 64 Mb, combien de cellules sont attendues défailantes ?
- Comment gère-t-on ce problème ?

En pratique

Solution :

(a) SNM < 0 correspond à $z = (0 - 120)/40 = -3\sigma$. $P(z < -3) \approx 1,35 \times 10^{-3}$.

(b) $64 \times 10^6 \times 1,35 \times 10^{-3} = 86\,400$ cellules défailantes. C'est énorme.

(c) **Lignes/colonnes de redondance** : chaque bloc SRAM contient des lignes et colonnes supplémentaires. Lors du test en usine, les cellules défailantes sont identifiées et remplacées par les lignes de spare ("repair"). Les puces avec trop de défauts sont rejetées. C'est pourquoi le rendement (*yield*) est le facteur économique clé des mémoires avancées.

Questions de compréhension

- Pourquoi la cellule DRAM est-elle destructive en lecture alors que la SRAM ne l'est pas ? Reliez votre réponse au mécanisme de stockage (charge vs rétroaction).
- La Flash NAND 3D empile 200+ couches. Pourquoi cette approche contourne-t-elle les limites de scaling que la Flash planaire a rencontrées ?
- Le sense amplifier est décrit comme un "verrou SR avec un gain élevé". Pourquoi a-t-il besoin de gain pour fonctionner, et quel lien cela a-t-il avec l'AOP du chapitre 18 ?
- Un rayon cosmique dépose 50 fC dans une cellule SRAM dont la capacité critique est 1 fF. Quelle variation de tension cela provoque-t-il ? Est-ce suffisant pour retourner le bit ?

Résumé du chapitre

Résumé — Les Bases

SRAM	6T, rétroaction croisée. Rapide (1 ns), volatile, volumineuse
DRAM	1T1C, stockage de charge. Dense, volatile, fuite $\Rightarrow$ refresh 64 ms
Flash	Grille flottante, piégeage d'électrons. Non volatile, usure, lente en écriture
Fil rouge	Toute mémoire numérique repose sur un phénomène analogique

Résumé — Approfondissement

SNM (SRAM)	Marge de stabilité du verrou. Déggradée par $V_{DD} \downarrow$, $T \uparrow$, variabilité
Timing DRAM	$t_{\text{accès}} \approx t_{RP} + t_{RCD} + t_{CAS} \approx 30 \text{ ns} - 50 \text{ ns}$ (100 $\times$ plus lent que SRAM)
Refresh	Toutes les 64 ms, $\times 2$ au-dessus de 85 C. Consomme 5–10% de BP
Flash MLC/TL-C/QLC	Plus de bits/cellule = marge $\downarrow$ = ECC obligatoire

Résumé — Niveau Ingénieur

DRAM scaling	$C_{\text{cell}} \geq 15 \text{ fF}$ incompressible, $I_{\text{off}} \uparrow$ avec $L \downarrow$. HBM = empilement 3D
Flash scaling	Oxyde tunnel $\geq 6 \text{ nm}$, $\sim 100 \text{ e}^-$ par cellule, couplage. Flash 3D = empilement
Sense amplifier	Ampli différentiel analogique. Offset $< 30 \text{ mV}$, g_m/C comme un AOP
Soft errors	$\sim 1 \text{ bit flip}/1 \text{ Gb}/1000 \text{ h}$. ECC obligatoire en serveur

Chapter 25

Circuits arithmétiques

*Additionner, soustraire, multiplier : ces opérations
que nous faisons mentalement en quelques secondes
mobilisent des milliers de portes logiques dans un processeur.
La conception des circuits arithmétiques est l'art du compromis :
chaque structure offre un point de fonctionnement différent
sur le triangle vitesse-surface-consommation.*

Le chapitre 20 a montré comment réaliser un additionneur 1 bit (demi et complet). Ce chapitre construit l'arithmétique numérique complète : addition multi-bits, soustraction, multiplication, division, et comparaison. L'enjeu n'est pas seulement *de faire* ces opérations — c'est de les faire *vite*, sans exploser la surface ni la consommation. Chaque architecture est un compromis différent, dicté par la physique des délais *RC* (chapitre 20) et des contraintes de timing (chapitre 22).

25.1 Les Bases

Les Bases

Représentation des nombres en binaire, addition et soustraction multi-bits, complément à deux. Prérequis : chapitre 20 (logique combinatoire, demi-additionneur, additionneur complet).

25.1.1 Représentation des nombres signés : complément à deux

Formule clé

Sur n bits, le complément à deux représente :

- Les entiers de -2^{n-1} à $+2^{n-1} - 1$ ($n = 8$: -128 à $+127$; $n = 32$: $\sim \pm 2,1 \times 10^9$).
- Le bit de poids fort (MSB) indique le signe : 0 = positif, 1 = négatif.
- L'opposé d'un nombre s'obtient en **inversant tous les bits** + 1 :

$$-x = \bar{x} + 1$$

Pourquoi le complément à deux est universel : un seul circuit additionneur sait additionner et soustraire (en additionnant l'opposé). Il n'y a pas de double représentation de zéro (contrairement au signe-magnitude). Les opérations arithmétiques fonctionnent "naturellement" sans cas particulier.


Intuition

Exemple sur 4 bits : pour calculer $5 - 3$:

- $5 = 0101$, $3 = 0011$.
- $-3 = \overline{0011} + 1 = 1100 + 1 = 1101$.
- $5 + (-3) = 0101 + 1101 = 10010$. On garde les 4 bits de poids faible : $0010 = 2$.
✓
- Le bit qui "déborde" (bit 5) est ignoré : il représente la retenue finale, qui n'a pas de sens en arithmétique signée.

25.1.2 L'addition multi-bits : le ripple carry adder

L'additionneur le plus simple est le **ripple carry adder** (RCA) : on met en cascade n additionneurs complets (chapitre 20), la retenue de chaque étage devenant la retenue d'entrée du suivant.



Formule clé

Délai du RCA : la retenue doit “traverser” tous les étages. Si chaque additionneur complet a un délai t_{FA} pour propager la retenue :

$$t_{RCA,n} = n \cdot t_{FA}$$

Pour $n = 64$ bits avec $t_{FA} = 50$ ps : $t_{RCA} = 3,2$ ns $\Rightarrow f_{\max} \approx 310$ MHz. Insuffisant pour les processeurs modernes (> 3 GHz).

Attention

Le ripple carry est le maillon faible. La somme S_i ne devient correcte qu’après que la retenue C_i soit arrivée depuis le bit $i - 1$. C’est le **chemin critique** (chapitre 20) typique d’un processeur : la propagation de la retenue dans l’additionneur de l’ALU. Toutes les architectures arithmétiques avancées sont des tentatives de **briser cette dépendance séquentielle**.

25.1.3 Soustraction : un additionneur déguisé**Formule clé**

Soustraction $A - B$ en complément à deux :

$$A - B = A + (-B) = A + \overline{B} + 1$$

Réalisation : on inverse les bits de B (XOR avec “1”) et on injecte $C_{\text{in}} = 1$ dans le premier additionneur. Le même circuit additionneur réalise donc **addition et soustraction** avec une seule ligne de contrôle (XOR sur B , C_{in}). C’est l’élégance du complément à deux.

À retenir

L’essentiel :

1. Complément à deux : $-x = \overline{x} + 1$. Représentation universelle des entiers signés.
2. Ripple carry : simple, mais délai $\propto n$. Inutilisable au-delà de 8–16 bits à haute fréquence.
3. Soustraction = addition de l’opposé : le même additionneur fait les deux.
4. Toute l’arithmétique numérique tourne autour d’un problème : **propager la retenue plus vite**.

25.2 Approfondissement

Comment briser la dépendance séquentielle de la retenue : les architectures rapides d’addition, et les structures de multiplication.

Approfondissement

Carry lookahead, carry select, additionneurs préfixés, et structures de multiplication. Prérequis : chapitre 20 (logique combinatoire), section précédente.

25.2.1 Carry lookahead : calculer la retenue à l'avance

Formule clé

Idée fondamentale : au lieu d'attendre que la retenue arrive, on **calcule à l'avance** si chaque étage va générer ou propager une retenue.

Pour chaque bit i , on définit :

- **Generate** : $G_i = A_i \cdot B_i$ (l'étage *génère* une retenue si A et B sont tous deux à 1).
- **Propagate** : $P_i = A_i \oplus B_i$ (l'étage *propage* une retenue entrante si exactement un des deux est à 1).

La retenue C_{i+1} s'exprime alors directement :

$$C_{i+1} = G_i + P_i \cdot C_i$$

En dépliant récursivement :

$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$

Toutes les retenues se calculent en parallèle à partir des G_i , P_i et C_0 , en $\mathcal{O}(\log n)$ niveaux de portes au lieu de $\mathcal{O}(n)$.

Intuition

Le prix : la complexité combinatoire. Pour n bits, l'équation de C_n contient $n + 1$ termes avec des produits de jusqu'à n variables. En pratique, on regroupe les bits par blocs (typiquement 4) avec un CLA local par bloc, puis on chaîne les blocs avec un second niveau de CLA. C'est le **carry lookahead hiérarchique**.

25.2.2 Carry select : la course parallèle

Formule clé

Principe : pour un bloc de bits, on calcule **en parallèle** deux versions de la somme : une en supposant $C_{\text{in}} = 0$, une en supposant $C_{\text{in}} = 1$. Quand la retenue réelle arrive, un multiplexeur sélectionne la bonne version.

Avantage : pas besoin d'attendre la retenue pour commencer le calcul.

Coût : double la logique d'addition par bloc (mais pas par bit : on partage la logique entre blocs).

Délai : $t_{\text{CSA}} \approx t_{\text{ripple,block}} + t_{\text{MUX}} \cdot (\text{nombre de blocs})$. Pour 64 bits en blocs de 8 : $t \approx 8t_{\text{FA}} + 8t_{\text{MUX}}$. Plus rapide que le RCA pur ($64t_{\text{FA}}$) mais moins que le CLA.

25.2.3 Additionneurs préfixés : Kogge-Stone et Brent-Kung

Formule clé

Les additionneurs modernes haute performance (utilisés dans tous les CPU haut de gamme) sont basés sur des structures de **calcul de préfixe parallèle** :

Architecture	Profondeur	Surface (cellules)	Usage
Ripple Carry (RCA)	n	n	Microcontrôleurs simples
Carry Lookahead (CLA)	$\log_4 n$	$\sim 2n$	Standard FPGA/ASIC
Kogge-Stone	$\log_2 n$	$n \log_2 n$	CPU haute performance
Brent-Kung	$2 \log_2 n - 1$	$\sim 2n$	Compromis vitesse/surface
Hybride Han-Carlson	$\log_2 n + 1$	$\sim n \log_2 n / 2$	ALU de processeurs modernes

Intuition

L'intuition Kogge-Stone : l'addition est un problème de *préfixe parallèle* comme la somme cumulative. À chaque étage k , chaque bit combine son information avec celle du bit situé à 2^k positions en arrière. Après $\log_2 n$ étages, chaque bit a vu l'effet de tous les bits qui le précèdent.

Pour $n = 64$: RCA fait 64 étages, Kogge-Stone n'en fait que 6. La différence est dramatique à haute fréquence.

25.2.4 Multiplication : la somme de produits partiels

Formule clé

La multiplication binaire suit le même principe que la multiplication décimale “à la main” :

- Pour chaque bit b_i de B , on calcule $A \times b_i$ (qui vaut A si $b_i = 1$, 0 sinon).
- On décale ce produit partiel de i positions vers la gauche.
- On somme tous les produits partiels.

Pour n bits, on a n produits partiels à sommer.

Formule clé**Architectures de multiplication :**

- **Multiplieur en réseau (*array multiplier*)** : grille régulière de cellules ET + additionneurs. Surface $\mathcal{O}(n^2)$, délai $\mathcal{O}(n)$. Simple mais lent.
- **Multiplieur de Wallace** : arbre de réducteurs 3:2 (full adders utilisés comme compresseurs) qui réduit les n produits partiels en 2 en $\mathcal{O}(\log_{3/2} n)$ étapes, puis un additionneur final. Délai $\mathcal{O}(\log n)$.
- **Multiplieur de Dadda** : variante de Wallace optimisée pour utiliser moins de réducteurs. Surface réduite, même délai.
- **Encodage de Booth** : réduit le nombre de produits partiels en regroupant les bits par 2 ou 3. Particulièrement efficace pour les multiplications signées.

Intuition

Pourquoi la multiplication est si gourmande : un multiplieur 64×64 bits contient typiquement > 10 000 portes logiques et son chemin critique compte ~ 20–30 niveaux. C’est pourquoi les processeurs incluent des **multiplieurs dédiés** (souvent pipelinés sur 3–5 étages) plutôt que d’utiliser leur ALU pour multiplier. Les DSP et accélérateurs IA (TPU, GPU) ont des centaines à des milliers de multiplieurs en parallèle.

25.2.5 Division : l’opération la plus coûteuse

Formule clé

La division est intrinsèquement **séquentielle** : on ne peut pas calculer le chiffre suivant tant qu’on n’a pas terminé l’étape précédente.

Algorithmes principaux :

- **Division par restauration** : 1 bit de quotient par cycle. Simple mais lent (n cycles pour n bits).
- **SRT (Sweeney-Robertson-Tocher)** : 2–4 bits par cycle. Standard dans les FPU modernes (utilisé dans le Pentium FPU original, célèbre pour son bug de 1994).
- **Newton-Raphson** : convergence quadratique vers $1/B$, puis multiplication. Très rapide mais nécessite une approximation initiale (typiquement par table).
- **Goldschmidt** : multiplie successivement A/B par des facteurs qui font tendre B vers 1.

En pratique : une division 64 bits prend typiquement 20 à 80 cycles d’horloge, soit 10–50× plus qu’une multiplication. Les compilateurs cherchent activement à éviter les divisions (remplacement par multiplication par l’inverse précalculé, décalages, etc.).

25.2.6 Comparateurs

Formule clé

Comparateur $A = B$:

$$\text{Equal} = \prod_{i=0}^{n-1} \overline{A_i \oplus B_i}$$

A et B sont égaux ssi tous les XOR sont à 0. Délai $\mathcal{O}(\log n)$ par arbre de NAND.

Comparateur $A < B$: se ramène à une soustraction $A - B$ et observation du bit de signe. Réutilise donc un additionneur.

Comparateur magnitude (*magnitude comparator*) : compare bit à bit en partant du MSB. Dès qu'un bit diffère, le résultat est déterminé. Logique simple mais profondeur $\mathcal{O}(n)$ dans le pire cas (ou $\mathcal{O}(\log n)$ avec une structure préfixe).

25.3 Niveau Ingénieur

Niveau Ingénieur

Le triangle des compromis surface/vitesse/puissance, l'arithmétique flottante (IEEE 754), et les unités spécialisées (DSP, GPU). Lien avec la physique CMOS et le timing.

25.3.1 Le triangle des compromis

Formule clé

Toute architecture arithmétique se situe sur un triangle vitesse–surface–puissance. On ne peut pas optimiser les trois simultanément :

Architecture	Vitesse	Surface	Quand l'utiliser
RCA	Lente	Minimale	MCU 8/16 bits, $f < 100$ MHz
CLA hiérarchique	Modérée	Modérée	Standard FPGA/ASIC, $f < 1$ GHz
Kogge-Stone	Maximale	Élevée	CPU haute performance, $f > 2$ GHz
Multiplieur Wallace pipeliné	Maximale	Très élevée	GPU, DSP, accélérateurs IA

Intuition

Lien avec la consommation : plus de surface = plus de transistors = plus de capacités à charger à chaque cycle = $P_{\text{dyn}} = \alpha C V_{DD}^2 f$ (chapitre 20) augmente. Un Kogge-Stone consomme plus d'énergie par addition qu'un RCA, mais permet une fréquence plus haute.

Énergie par opération (joules/add) : c'est la métrique pertinente pour les systèmes mobiles et l'IA. Kogge-Stone et RCA peuvent avoir une énergie par opération comparable si on adapte V_{DD} à la fréquence visée (DVFS, *Dynamic Voltage and Frequency Scaling*).

25.3.2 L'arithmétique flottante : IEEE 754

Formule clé

Un nombre flottant IEEE 754 est codé en trois champs :

$$(-1)^{\text{signe}} \times 1, \text{mantisse} \times 2^{\text{exposant} - \text{biais}}$$

Format	Total	Signe	Exposant	Mantisse	Précision
Simple (FP32)	32	1	8	23	~ 7 chiffres décimaux
Double (FP64)	64	1	11	52	~ 15 chiffres
Demi (FP16)	16	1	5	10	~ 3 chiffres
bfloat16	16	1	8	7	~ 2 chiffres (large gamme)

Opérations flottantes : addition et soustraction sont plus complexes que la multiplication ! Il faut :

1. Aligner les exposants (décalage de la mantisse du plus petit).
2. Additionner ou soustraire les mantisses.
3. Renormaliser le résultat (ajuster exposant + décaler mantisse).
4. Arrondir.

Attention

Pièges de l'arithmétique flottante :

- L'addition n'est **pas associative** : $(a + b) + c \neq a + (b + c)$ en général à cause des arrondis. Conséquence majeure : la parallélisation d'une somme peut donner un résultat *différent* du calcul séquentiel.
- **Cancellation catastrophique** : la soustraction de deux nombres proches perd la précision (les chiffres significatifs s'annulent).
- **Dénormaux** : nombres très proches de zéro, traités avec une logique spéciale, plus lente.
- L'IA moderne (deep learning) utilise massivement bfloat16 et même int8/int4 pour gagner en vitesse et en énergie au prix de la précision.

25.3.3 Unités spécialisées : MAC, DSP, tensor cores

Formule clé

La multiplication-accumulation (MAC) est l'opération la plus fréquente en traitement du signal et en IA :

$$\text{acc} \leftarrow \text{acc} + a \times b$$

Pratiquement **tous** les processeurs modernes ont des unités MAC dédiées :

- **DSP** : blocs MAC pipelinés (~ 5 étages) capables de faire 1 MAC par cycle, soit 1 GMAC/s par bloc à 1 GHz.
- **GPU** : milliers d'unités MAC en parallèle (CUDA cores).
- **Tensor cores (Nvidia) / TPU (Google)** : matrices systoliques de MAC qui calculent $C = A \times B + C$ (produit matriciel) en un seul "cycle" macroscopique.
- **NPU dans les SoC mobiles** : MAC en int8/int4 pour l'inférence IA embarquée.

25.3.4 Conséquences sur le chemin critique

Formule clé

Dans un processeur moderne, le chemin critique de l'ALU est souvent l'**additionneur 64 bits**. Sa profondeur $\log_2(64) = 6$ niveaux (Kogge-Stone) impose à elle seule ~ 200 ps de délai logique. C'est la **principale raison** qui limite la fréquence d'horloge à ~ 4 GHz dans les CPU généralistes (avec un peu de marge pour les autres chemins, le wire delay et le timing margin).

Stratégies pour aller au-delà :

- **Pipeline de l'ALU** : découper l'addition en 2-3 étages (au prix de la latence).
- **Opérations 32 bits préférées** : un additionneur 32 bits a $\log_2(32) = 5$ niveaux au lieu de 6.
- **Out-of-order execution** : exécuter d'autres instructions pendant que l'addition se propage.

Exercices

Niveau débutant

Exercice 25.1 — Sur 8 bits en complément à deux, exprimez -42 . Vérifiez en additionnant $42 + (-42)$.

En pratique

Solution : $42 = 00101010$. $\overline{42} = 11010101$. $+1 = 11010110 = -42$.

Vérification : $00101010 + 11010110 = 100000000$. On garde les 8 bits LSB : $00000000 = 0$. ✓

Exercice 25.2 — Un microcontrôleur à 100 MHz utilise un additionneur ripple carry 16 bits avec $t_{FA} = 200$ ps. L'addition tient-elle dans un cycle ?

En pratique

Solution : $T_{\text{clk}} = 10 \text{ ns}$. $t_{\text{RCA}} = 16 \times 200 = 3,2 \text{ ns}$. Budget restant pour setup, registres et autre logique : $10 - 3,2 = 6,8 \text{ ns}$. Largement suffisant pour 100 MHz. RCA reste pertinent ici.

Niveau intermédiaire

Exercice 25.3 — Un processeur à 3 GHz doit faire une addition 64 bits par cycle. Quel délai max pour l'additionneur ? Quelle architecture choisir entre RCA, CLA et Kogge-Stone ?

En pratique

Solution : $T_{\text{clk}} = 333 \text{ ps}$. En retirant t_{cq} , t_{su} , skew et marge ($\sim 100 \text{ ps}$), budget logique $\sim 233 \text{ ps}$.
 RCA : $64 \times 50 = 3,2 \text{ ns}$. **Impossible** ($14\times$ trop lent).
 CLA hiérarchique (16 blocs de 4) : $\sim 500 \text{ ps}$. Encore trop lent.
 Kogge-Stone : 6 niveaux $\times \sim 30 \text{ ps} = \sim 180 \text{ ps}$. **OK**, avec marge.
 Décision : **Kogge-Stone**, justifiée malgré sa surface accrue.

Exercice 25.4 — Un multiplieur en réseau 8×8 bits a un délai de $\sim 15t_{FA}$. Comparez avec un Wallace 8×8 ($\sim 6t_{FA}$ pour la réduction + additionneur final 8 bits).

En pratique

Solution : Wallace : $6t_{FA}$ (compression) + $\log_2(8) \times 2t_{FA}$ (CLA 8 bits) $\approx 12t_{FA}$.
 Réseau : $15t_{FA}$. Wallace est $\sim 20\%$ plus rapide. Pour des multiplieurs plus grands (32 bits, 64 bits), l'écart se creuse : Wallace gagne d'un facteur 2 à 3.

Niveau ingénieur

Exercice 25.5 — En FP32 (IEEE 754), calculez le résultat de $a + b + c$ avec $a = 10^{20}$, $b = -10^{20}$, $c = 1$. Que se passe-t-il selon l'ordre des opérations ?

En pratique

Solution :

Ordre $(a + b) + c$: $a + b = 0$ exact. $0 + 1 = 1$. ✓

Ordre $a + (b + c)$: $b + c = -10^{20} + 1$. Mais 10^{20} a un exposant binaire ~ 67 , et la mantisse FP32 n'a que 24 bits utiles (24 chiffres binaires). Le "1" est perdu dans l'arrondi : $b + c = -10^{20}$ exactement. Puis $a + (-10^{20}) = 0$.

Résultat catastrophiquement différent ! 1 vs 0. C'est la cancellation catastrophique. La parallélisation d'une somme (qui change l'ordre) peut donner ce type de divergence numérique.

Exercice 25.6 — Un GPU exécute 1024 MAC FP32 par cycle à 1,5 GHz.

(a) Combien d'opérations par seconde (FLOPS) ?

(b) Si chaque MAC consomme 30 pJ d'énergie, quelle puissance dissipée ?

(c) Pourquoi l'IA moderne préfère-t-elle bfloat16 ou int8 ?

En pratique**Solution :**

(a) $1024 \times 1,5 \times 10^9 \times 2$ (un MAC = 1 mult + 1 add = 2 FLOP) = $3,07 \times 10^{12}$ FLOPS = 3,07 TFLOPS.

(b) $P = 1024 \times 30 \times 10^{-12} \times 1,5 \times 10^9 = 46 \text{ W}$. Ordre de grandeur d'un GPU mobile.

(c) bfloat16 / int8 : multiplieurs $\sim 4\times$ à $16\times$ plus petits (la complexité de la multiplication est $\propto n^2$). Plus de MAC par mm^2 , moins d'énergie par opération. L'IA tolère cette précision réduite car les réseaux sont robustes au bruit numérique. Une carte qui fait 300 TFLOPS en FP16 peut faire 1,2 TOPS en int8.

Questions de compréhension

1. Pourquoi le complément à deux n'a-t-il qu'une seule représentation du zéro alors que le signe-magnitude en a deux (+0 et -0) ? Quel avantage matériel ?
2. Un additionneur Kogge-Stone a $n \log_2 n$ cellules contre n pour le RCA. Pourquoi accepter ce coût en surface ?
3. L'addition flottante n'est pas associative à cause des arrondis. Pourquoi est-ce un problème majeur pour le calcul scientifique parallèle ?
4. Un compilateur remplace $x/8$ par $x \gg 3$ (décalage à droite de 3 bits). Pourquoi cette optimisation est-elle si importante ? Que se passe-t-il pour $x = -1$ en complément à deux ?

Résumé du chapitre**Résumé — Les Bases**

Complément deux	à $-x = \bar{x} + 1$. Une seule représentation du zéro
RCA	Délai = $n \cdot t_{FA}$. Simple mais lent. Inutilisable > 16 bits à HF
Soustraction	$A - B = A + \bar{B} + 1$. Même circuit que l'addition
Enjeu central	Briser la dépendance séquentielle de la retenue

Résumé — Approfondissement

Carry lookahead	Generate/Propagate. Délai $\mathcal{O}(\log n)$
Carry select	Calcul parallèle $C_{in} = 0$ et $C_{in} = 1$ + MUX
Kogge-Stone	Préfixe parallèle, $\log_2 n$ niveaux. Standard CPU haut de gamme
Multiplication	Réseau ($\mathcal{O}(n)$), Wallace ($\mathcal{O}(\log n)$), Booth (signé)
Division	Séquentielle. SRT, Newton-Raphson. 10–50× plus lent que mult

Résumé — Niveau Ingénieur

Triangle des compromis	Vitesse vs Surface vs Puissance. Pas d'optimum global
IEEE 754	FP32, FP64, FP16, bfloat16. Pas associatif (arrondis)
Pièges flottants	Cancellation, dénormaux, ordre des opérations
Unités spécialisées	MAC (DSP), tensor cores, NPU. int8/int4 pour l'IA
ALU = chemin critique	Additionneur 64b limite f_{CPU} à ~ 4 GHz

Chapter 26

Architecture numérique : du bloc au système

*Nous avons maintenant toutes les briques : portes logiques,
bascules, FSM, additionneurs, mémoires.
Ce chapitre les assemble en un système qui calcule :
un chemin de données piloté par un contrôleur.
C'est le principe de tout processeur, DSP ou accélérateur —
et c'est avant tout un problème de matériel, de timing et de physique.*

Les chapitres 20 à 25 ont construit les composants : logique combinatoire, bascules, machines d'état, mémoires, circuits arithmétiques. Ce chapitre montre comment les **assembler** en un système numérique complet. Le modèle universel est la séparation **datapath** / **contrôleur** : un chemin de données qui transporte et transforme les valeurs, et une FSM qui orchestre les opérations cycle par cycle. Nous resterons du côté *matériel* : structures physiques, chemins critiques, compromis de conception — pas un cours d'informatique.

26.1 Les Bases

Les Bases

La séparation datapath/contrôleur, les éléments du chemin de données, et un premier système complet. Prérequis : chapitres 21 (registres), 23 (FSM), 25 (ALU).

26.1.1 Le problème : orchestrer le calcul

Intuition

Un exemple concret : calculer la somme des 100 premiers entiers. Il faut :


1. Un registre **acc** pour l'accumulateur (initialisé à 0).
2. Un registre **i** pour le compteur (initialisé à 1).
3. Un additionneur pour $\text{acc} + i$ et pour $i + 1$.
4. Un comparateur pour tester $i > 100$.
5. Quelque chose qui décide, à chaque cycle, *quoi additionner, où ranger le résultat, et quand s'arrêter*.

Les quatre premiers éléments forment le **datapath**. Le cinquième est le **contrôleur**. Cette séparation est le principe d'organisation de *tout* système numérique de calcul.

Formule clé

La séparation datapath / contrôleur :

- Le **datapath** (chemin de données) contient les éléments qui *stockent* et *transforment* les données : registres, ALU, multiplexeurs, bus, mémoires. Il est large (n bits, typiquement 8 à 64).
- Le **contrôleur** est une FSM (chapitre 23) qui génère les *signaux de commande* : sélection des MUX, écriture des registres, opération de l'ALU. Il est étroit (quelques bits de contrôle) mais décide de tout.
- Le datapath renvoie au contrôleur des **drapeaux** (*flags*) : zéro, signe, retenue, comparaison — les informations dont la FSM a besoin pour décider des transitions.



26.1.2 Les éléments du datapath

Formule clé

Les quatre familles de blocs :

Bloc	Fonction	Origine
Registres	Stocker les valeurs inter-médiaires	Basculés D (Ch.21)
ALU	Add, sub, AND, OR, XOR, décalages, comparaisons	Circuits arithmétiques (Ch.25)
Multiplexeurs	Aiguiller les données vers les bonnes entrées	Logique combinatoire (Ch.20)
Mémoire	Stocker programmes et données en masse	SRAM/DRAM (Ch.24)

Le datapath relie ces blocs par des **chemins de données** de largeur n bits. À chaque cycle d'horloge, les données circulent : registre $\rightarrow$ MUX $\rightarrow$ ALU $\rightarrow$ MUX $\rightarrow$ registre.

Attention

Le cycle élémentaire du datapath suit exactement le rythme de la logique séquentielle (chapitre 21) : **calcul combinatoire entre deux fronts, capture au front**. Au front d'horloge, les registres capturent. Pendant le cycle, les données traversent MUX et ALU. Au front suivant, le résultat est capturé. La fréquence maximale est donnée par le chemin le plus lent du datapath :

$$T_{\text{clk}} \geq t_{cq} + t_{\text{MUX}} + t_{\text{ALU}} + t_{\text{MUX}} + t_{su}$$

L'ALU (et en particulier son additionneur, chapitre 25) domine généralement ce chemin.

26.1.3 L'ALU : le cœur transformateur

Formule clé

L'**ALU** (*Arithmetic and Logic Unit*) regroupe les opérations de base derrière un sélecteur :

- Un additionneur/soustracteur (chapitre 25 : même circuit, signal de contrôle **sub**).
- Des opérations logiques bit à bit : AND, OR, XOR, NOT.
- Des décalages : logiques ($\ll$, $\gg$), arithmétiques (préservent le signe), rotations.
- Un **MUX final** qui sélectionne le résultat selon le code d'opération (*opcode*).

L'ALU produit aussi les **drapeaux** :

- **Z** (zéro) : le résultat est nul. Réalisé par un grand NOR de tous les bits.
- **N** (négatif) : le MSB du résultat (complément à deux).
- **C** (carry) : la retenue sortante de l'additionneur.
- **V** (overflow) : débordement signé, $V = C_n \oplus C_{n-1}$ (les deux dernières retenues différent).

À retenir

L'essentiel :

1. Tout système de calcul = **datapath** (large, transforme les données) + **contrôleur** (FSM, décide).
2. Le datapath = registres + ALU + MUX + mémoire, reliés par des chemins de n bits.
3. Le contrôleur envoie des commandes, le datapath renvoie des drapeaux.
4. La fréquence est limitée par le chemin le plus lent du datapath (souvent l'ALU).

26.2 Approfondissement

Les structures qui font un vrai processeur : le banc de registres multi-ports, les bus, et l'assemblage complet fetch-decode-execute.

Approfondissement

Banc de registres, architectures de bus, et construction d'un mini-processeur. Prérequis : sections précédentes, chapitre 24 (SRAM).

26.2.1 Le banc de registres (register file)

Formule clé

Le **banc de registres** est un petit tableau de registres adressables (16 à 64 registres de n bits), avec plusieurs **ports** d'accès simultanés :

- **2 ports de lecture** : pour lire les deux opérandes d'une instruction ($a + b$) dans le même cycle.
- **1 port d'écriture** : pour ranger le résultat.

Structure interne : une matrice de cellules (bascules D ou cellules SRAM, chapitre 24) avec :

- Un **décodeur d'adresse** par port (chapitre 20) qui active la ligne du registre visé.
- Pour la lecture : des multiplexeurs larges (ou des lignes de bit partagées avec sense amplifiers, comme une SRAM).
- Pour l'écriture : un signal **write enable** validé au front d'horloge.

Attention

Le coût physique des ports. Chaque port supplémentaire ajoute un décodeur, des lignes de mot, et des transistors d'accès à *chaque cellule*. La surface du banc de registres croît environ en $\mathcal{O}(p^2)$ avec le nombre de ports p (les lignes horizontales et verticales se multiplient). Un banc 16 registres $\times$ 64 bits avec 2R+1W est raisonnable ; un banc avec 8 ports de lecture (processeurs superscalaires larges) devient un bloc dominant en surface et en énergie. C'est une contrainte physique majeure de l'architecture des processeurs.

26.2.2 Les bus : partager les chemins de données

Formule clé

Quand plusieurs blocs doivent échanger des données, deux approches :

1. Bus partagé à trois états (tristate) : tous les blocs se connectent au même fil. Un seul émetteur actif à la fois (les autres sorties sont en haute impédance, *Hi-Z*).

- Avantage : peu de fils.
- Inconvénients : risque de **conflit de bus** (deux émetteurs actifs $\Rightarrow$ court-circuit V_{DD} -GND à travers les étages de sortie), capacité de bus élevée (tous les récepteurs se cumulent) $\Rightarrow$ lent, difficile à tester.

2. Multiplexage (MUX-based) : chaque destination a un MUX qui sélectionne sa source.

- Avantages : pas de conflit possible, chemins point à point rapides, analyse de timing simple (STA, chapitre 22).
- Inconvénient : plus de fils et de logique.

En pratique : les conceptions sur puce modernes utilisent quasi exclusivement le **multiplexage**. Le tristate survit sur les bus de carte (PCB) où le nombre de fils compte (bus mémoire externes, anciens bus PCI).

26.2.3 Construire un mini-processeur

Formule clé

Le cycle fetch-decode-execute, vu côté matériel :

Un processeur exécute des instructions stockées en mémoire. Chaque instruction traverse trois phases, orchestrées par le contrôleur :

1. **Fetch** : le registre **PC** (*Program Counter*) adresse la mémoire d'instructions ; l'instruction lue est capturée dans le registre d'instruction **IR**. En parallèle, $PC \leftarrow PC + 4$ (incrément par l'additionneur).
2. **Decode** : les champs de l'IR sont extraits : opcode (vers le contrôleur), numéros de registres sources/destination (vers le banc de registres), constante immédiate (vers une extension de signe).
3. **Execute** : l'ALU opère sur les opérandes lus ; le résultat est écrit dans le banc de registres ou utilisé comme adresse mémoire (load/store) ; les branchements modifient le PC selon les drapeaux.

Formule clé

Deux organisations temporelles :

Mono-cycle : toute l'instruction (fetch + decode + execute + écriture) tient dans *un seul* cycle d'horloge. Le chemin critique traverse *tout* : mémoire d'instructions $\rightarrow$ banc de registres $\rightarrow$ ALU $\rightarrow$ mémoire de données $\rightarrow$ banc de registres.

$$T_{\text{clk}} \geq t_{\text{mem,I}} + t_{\text{RF,read}} + t_{\text{ALU}} + t_{\text{mem,D}} + t_{\text{RF,write}}$$

Simple à concevoir, mais le cycle est dimensionné par l'instruction *la plus lente* (load), même si la plupart des instructions sont plus rapides. Fréquence faible.

Multi-cycle : chaque phase prend un cycle (3 à 5 cycles par instruction). Le contrôleur est une FSM qui séquence les phases. Le chemin critique par cycle est plus court $\Rightarrow$ fréquence plus haute, et les ressources (un seul additionneur, une seule mémoire) sont réutilisées entre les phases. Le débit reste de ~ 1 instruction tous les 3–5 cycles.

Intuition

Le contrôleur du multi-cycle est exactement une FSM du chapitre 23 : ses états sont les phases (FETCH, DECODE, EXEC, MEM, WB), ses entrées sont l'opcode et les drapeaux, ses sorties sont les dizaines de signaux de commande du datapath. La conception suit la méthodologie du chapitre 23 : diagramme d'états $\rightarrow$ codage $\rightarrow$ logique de transition. Un processeur n'a rien de magique : c'est un datapath + une grosse FSM.

26.2.4 Les jeux d'instructions : RISC vs CISC, ARM vs RISC-V

Le **jeu d'instructions** (ISA, *Instruction Set Architecture*) est le contrat entre matériel et logiciel : la liste des opérations que le décodeur sait traduire en signaux de commande. Ce choix n'est pas qu'informatique — il a des conséquences **physiques directes** sur la surface du décodeur, la profondeur du pipeline et l'énergie par instruction.

Formule clé**Les deux philosophies historiques :**

Critère	CISC (x86, 68000)	RISC (ARM, RISC-V, MIPS)
Philosophie	Instructions riches, proches du langage haut niveau	Instructions simples et régulières
Nombre d'instructions	Centaines à milliers (x86 : > 1500)	Quelques dizaines (jeu de base)
Longueur d'instruction	Variable (1 à 15 octets en x86)	Fixe (32 bits, ou 16/32 compressé)
Accès mémoire	Dans presque toute instruction	Load/store uniquement
Registres généraux	Peu (x86 historique : 8)	Beaucoup (32 typique)
Décodeur (silicium)	Très complexe : microcode, plusieurs étages de pipeline	Compact : décodage direct, 1 niveau de logique
Cycles par instruction	Variable (1 à > 100)	~ 1 (avec pipeline)

Intuition

Pourquoi le RISC a gagné — physiquement : une instruction de longueur fixe se décode avec une simple tranche de logique combinatoire : les champs sont toujours aux mêmes positions, donc câblés directement vers le banc de registres et l'ALU. Une instruction x86 de longueur variable exige d'abord de *trouver où elle se termine* — un problème séquentiel coûteux en portes et en étages de pipeline. Les x86 modernes ont tranché : leur décodeur **traduit le CISC en micro-opérations internes de type RISC**. Le cœur d'exécution d'un x86 actuel *est* un RISC ; le CISC ne survit qu'à l'interface, pour la compatibilité logicielle — au prix d'un décodeur qui consomme une fraction notable de la surface et de l'énergie du front-end.

Attention

Précision importante : **ARM est une architecture RISC**. La comparaison pertinente aujourd'hui n'est donc pas "RISC ou ARM", mais **ARM ou RISC-V** : deux ISA de la même famille RISC, qui diffèrent par leur modèle d'ouverture et de licence — avec des conséquences très concrètes pour le concepteur de circuits.

Formule clé

ARM vs RISC-V : le choix du concepteur de SoC :

Critère	ARM	RISC-V
Modèle	ISA propriétaire (ARM Ltd)	ISA libre et ouverte (RISC-V International)
Coût pour l'ASIC	Licence + royalties par puce vendue	ISA gratuite (cœurs commerciaux payants possibles : SiFive, Andes...)
Écosystème	Très mature : 30+ ans d'outils, debug, OS, middleware	Jeune, croissance rapide ; GCC/LLVM matures
Modularité	Profils fixés par ARM (Cortex-M/R/A)	Modulaire : base RV32I/RV64I + extensions M, A, F, D, C, V...
Instructions custom	Interdites (sauf licence architecturale, rare et chère)	Autorisées : on peut greffer ses propres instructions (accélérateurs dédiés)
Vérification	Cœurs livrés pré-vérifiés par ARM	À la charge de l'intégrateur si cœur libre
Exemples	Cortex-M4 (nRF52, STM32), Cortex-A (smartphones), Neo-verve (serveurs)	ESP32-C3, contrôleurs SSD Western Digital, cœurs SiFive
Cas d'usage type	Produit industriel, time-to-market court, écosystème logiciel requis	Très gros volumes (économie de royalties), instructions spécialisées, recherche

Intuition

Le critère de décision : à architecture comparable (Cortex-M4 vs cœur RV32IMC), performances et surface silicium sont du même ordre — l'ISA RISC est ce qu'elle est. La différence se joue sur trois axes : le **coût** (les royalties ARM pèsent sur les très gros volumes), l'**écosystème** (ARM domine largement en outillage et bibliothèques éprouvées), et la **personnalisation** (RISC-V permet d'intégrer une instruction custom — par exemple un MAC spécialisé du chapitre 25 — directement dans le pipeline, ce qu'ARM interdit). Pour un nœud IoT industriel : ARM Cortex-M reste le choix de sécurité. Pour un accélérateur dédié à très fort volume : RISC-V devient très attractif.

26.3 Niveau Ingénieur

Niveau Ingénieur

Le pipeline matériel, ses aléas, le forwarding, et les limites physiques du datapath. Lien direct avec le timing (Ch.22) et l'arithmétique (Ch.25).

26.3.1 Le pipeline : superposer les instructions

Formule clé

Le **pipeline** applique au processeur l'idée du chapitre 21 (pipeline = découper le chemin critique) : on insère des **registres de pipeline** entre les phases, et chaque phase traite *une instruction différente* simultanément :

Cycle	1	2	3	4	5
Instruction 1	F	D	E	M	W
Instruction 2		F	D	E	M
Instruction 3			F	D	E

Résultat : en régime établi, **1 instruction terminée par cycle** (débit), alors que chaque instruction prend toujours 5 cycles (latence). La fréquence est fixée par l'étage le plus lent :

$$T_{\text{clk}} \geq \max_k(t_{\text{étage},k}) + t_{cq} + t_{su}$$

L'équilibrage des étages est crucial : un étage 2× plus lent que les autres gaspille la moitié du potentiel.

26.3.2 Les aléas : quand le pipeline se contredit

Attention

Le pipeline superpose des instructions qui, logiquement, devraient s'exécuter l'une après l'autre. Trois familles de conflits (*hazards*) apparaissent :

- 1. Aléa de données** : l'instruction 2 a besoin du résultat de l'instruction 1, qui n'est pas encore écrit dans le banc de registres.
- 2. Aléa de contrôle** : un branchement change le PC, mais les instructions suivantes sont déjà entrées dans le pipeline (elles doivent être annulées : *flush*).
- 3. Aléa structurel** : deux instructions veulent la même ressource au même cycle (ex : une seule mémoire pour instructions et données).

Formule clé

Le forwarding (bypass) : la solution matérielle à l'aléa de données.

Plutôt que d'attendre que le résultat soit écrit puis relu dans le banc de registres, on ajoute des **chemins de contournement** : la sortie de l'ALU (étage E) est renvoyée *directement* à l'entrée de l'ALU pour l'instruction suivante, via un MUX supplémentaire.

Coût matériel : des MUX larges (n bits) sur les deux entrées de l'ALU, et une **logique de détection** (comparateurs d'adresses de registres entre étages). Ces MUX s'ajoutent au chemin critique de l'étage Execute :

$$t_E = t_{\text{MUX,fwd}} + t_{\text{ALU}} + t_{\text{MUX,fwd}}$$

Le forwarding accélère le programme (pas de cycle d'attente) mais ralentit légèrement l'horloge. Le bilan est très favorable — tous les processeurs pipelinés l'utilisent.

26.3.3 Le chemin critique du datapath pipeliné

Formule clé

Dans un processeur 5 étages typique, les candidats au chemin critique sont :

Étage	Chemin	Dominé par
Fetch	Lecture mémoire d'instructions	SRAM cache (Ch.24)
Decode	Lecture banc de registres + décodage	Décodeur + MUX de lecture
Execute	MUX fwd + ALU + MUX fwd	Additionneur 64 bits (Ch.25)
Memory	Accès cache de données	SRAM + comparaison de tags
Writeback	Écriture banc de registres	Court

En pratique, **Execute** (l'additionneur + forwarding) et **Memory** (le cache) se disputent le chemin critique. C'est pourquoi les processeurs haute fréquence utilisent des additionneurs préfixés (Kogge-Stone, chapitre 25) et des caches pipelinés sur 2 cycles.

26.3.4 Limites physiques et consommation

Formule clé

Trois murs physiques de l'architecture :

1. Le banc de registres multi-ports : la surface croît en $\mathcal{O}(p^2)$ avec le nombre de ports. Les architectures superscalaires (4–8 instructions/cycle) le contournent en *dupliquant* le banc (copies synchronisées) ou en le partitionnant (clusters).

2. La distribution des signaux de contrôle : le contrôleur pilote des dizaines de signaux qui doivent traverser tout le datapath. À haute fréquence, le **wire delay** (chapitre 22) de ces signaux devient comparable au cycle $\Rightarrow$ on pipeline aussi le contrôle.

3. L'énergie du mouvement de données : déplacer un mot de 64 bits sur 1 mm de fil coûte plus d'énergie que l'additionner. Conséquence architecturale majeure : rapprocher mémoire et calcul (caches hiérarchiques, *near-memory computing*, architectures systoliques des accélérateurs IA). L'énergie, pas la logique, dicte l'architecture moderne.

Intuition

Ordres de grandeur (techno ~ 7 nm, valeurs indicatives) :

- Addition 64 bits : $\sim 0,1$ pJ.
- Lecture banc de registres : $\sim 0,3$ pJ.
- Lecture cache L1 (SRAM, 32 ko) : ~ 1 pJ.
- Accès DRAM externe : ~ 100 pJ–1000 pJ — **1000 à 10 000 fois l'addition.**

La hiérarchie mémoire (Ch.24) n'est pas qu'une question de latence : c'est d'abord une question d'**énergie**.

Exercices

Niveau débutant

Exercice 26.1 — Pour le système “somme des 100 premiers entiers” de l'introduction, listez les signaux de commande que le contrôleur doit générer et les drapeaux qu'il doit recevoir.

En pratique

Solution : Commandes : `load_acc` (écriture du registre acc), `load_i`, `sel_op` (MUX : l'ALU calcule `acc+i` ou `i+1`), `init` (charger 0 et 1 au départ). Drapeau : `i_gt_100` (sortie du comparateur `i > 100`). La FSM a 3 états : INIT, LOOP (additionner et incrémenter), DONE.

Exercice 26.2 — Une ALU 32 bits produit le drapeau Z (zéro). Proposez sa réalisation logique et estimez sa profondeur en portes NOR/NAND à 4 entrées.

En pratique

Solution : $Z = 1$ ssi les 32 bits sont nuls : $Z = \overline{b_{31} + b_{30} + \dots + b_0}$. Avec des NOR à 4 entrées en arbre : $32 \rightarrow 8 \rightarrow 2 \rightarrow 1$, soit $\lceil \log_4 32 \rceil = 3$ niveaux (avec ajustement NAND/NOR pour les polarités). Profondeur ~ 3 portes : le drapeau Z est rapide, il ne domine pas le chemin critique.

Niveau intermédiaire

Exercice 26.3 — Un processeur mono-cycle a : $t_{\text{mem,I}} = 2 \text{ ns}$, $t_{\text{RF,read}} = 0,8 \text{ ns}$, $t_{\text{ALU}} = 1,5 \text{ ns}$, $t_{\text{mem,D}} = 2 \text{ ns}$, $t_{\text{RF,write}} = 0,5 \text{ ns}$.

(a) Quelle est la fréquence maximale ?

(b) En multi-cycle (chaque phase = 1 cycle, le cycle est fixé par la phase la plus lente), quelle fréquence et quel temps par instruction (5 phases) ?

En pratique

Solution :

(a) $T = 2 + 0,8 + 1,5 + 2 + 0,5 = 6,8 \text{ ns} \Rightarrow f_{\text{max}} = 147 \text{ MHz}$. Chaque instruction : 6,8 ns.

(b) Phase la plus lente : 2 ns (mémoires) $\Rightarrow f_{\text{max}} = 500 \text{ MHz}$. Une instruction de 5 phases : $5 \times 2 = 10 \text{ ns}$. **Plus lent par instruction** que le mono-cycle ! Le multi-cycle ne gagne que si les instructions courtes (3–4 phases) dominent, ou comme étape vers le pipeline.

Exercice 26.4 — Le même processeur est pipeliné en 5 étages avec registres de pipeline ($t_{\text{cq}} = 0,1 \text{ ns}$, $t_{\text{su}} = 0,1 \text{ ns}$).

(a) Quelle fréquence maximale ?

(b) Quel débit en régime établi, et quel gain par rapport au mono-cycle ?

En pratique

Solution :

(a) Étage le plus lent : 2 ns (mémoire). $T_{\text{clk}} = 2 + 0,1 + 0,1 = 2,2 \text{ ns} \Rightarrow f_{\text{max}} = 455 \text{ MHz}$.

(b) Débit : 1 instruction/cycle = 455 Minstr/s. Mono-cycle : $1/6,8 \text{ ns} = 147 \text{ Minstr/s}$. **Gain** $\times 3,1$ (et non $\times 5$: les étages ne sont pas équilibrés, et les registres de pipeline coûtent 0,2 ns/cycle).

Niveau ingénieur

Exercice 26.5 — Dans le pipeline de l'exercice 26.4, l'instruction `add r3, r1, r2` est immédiatement suivie de `sub r5, r3, r4` (qui lit r3).

(a) Sans forwarding, combien de cycles d'attente (bulles) faut-il insérer ? (L'écriture du banc se fait en W, la lecture en D ; on suppose l'écriture en première demi-période et la lecture en seconde.)

(b) Avec forwarding $E \rightarrow E$, combien de bulles ?

(c) Le forwarding ajoute $2 \times t_{\text{MUX}} = 0,2 \text{ ns}$ à l'étage E (t_E passe de 1,5 ns à 1,7 ns). La fréquence change-t-elle ?

En pratique**Solution :**

- (a) **add** écrit r3 en W (cycle 5). **sub** lit r3 en D (cycle 3). Avec écriture/lecture en demi-périodes opposées, **sub** peut lire au cycle 5 $\Rightarrow$ il faut retarder D de 2 cycles : **2 bulles**.
- (b) Le résultat de **add** sort de E au cycle 3 ; **sub** en a besoin en E au cycle 4. Le forwarding E $\rightarrow$ E fournit la valeur juste à temps : **0 bulle**.
- (c) L'étage le plus lent reste la mémoire (2ns > 1,7ns) : la fréquence ne change pas. Le forwarding est ici "gratuit" en fréquence — c'est le cas favorable typique.

Exercice 26.6 — Un banc de registres 32×64 bits doit passer de 2R+1W à 6R+3W pour un cœur superscalaire.

- (a) En supposant une surface $\propto$ (lignes de mot) $\times$ (lignes de bit), c'est-à-dire $\propto p^2$ avec p le nombre total de ports, estimez le facteur d'augmentation de surface.
- (b) Citez deux techniques pour limiter ce coût.

En pratique**Solution :**

- (a) p passe de 3 à 9 : surface $\times (9/3)^2 = \times 9$. Le banc devient un bloc dominant.
- (b) **Duplication** : deux copies 3R+3W écrites en parallèle (surface $\times 2$ au lieu de $\times 9$ pour les lectures, au prix de la cohérence des écritures). **Partitionnement (clustering)** : deux clusters de calcul avec chacun un banc local 3R+2W, et un réseau d'échange inter-clusters (coût : latence d'un cycle pour les communications croisées).

Questions de compréhension

1. Pourquoi sépare-t-on systématiquement datapath et contrôleur, plutôt que de concevoir un bloc unique ? Donnez un argument de conception et un argument de vérification.
2. Pourquoi les bus tristate ont-ils disparu des conceptions sur puce au profit des MUX ? Citez le risque électrique et le problème d'analyse de timing.
3. Le pipeline multiplie le débit mais pas la latence. Pourquoi les branchements (aléas de contrôle) sont-ils d'autant plus coûteux que le pipeline est profond ?
4. Déplacer une donnée depuis la DRAM coûte $\sim 1000\times$ l'énergie d'une addition. Quelle conséquence architecturale directe pour les accélérateurs d'IA ?

Résumé du chapitre

Résumé — Les Bases

Datapath / contrôleur	Datapath = registres + ALU + MUX (large). Contrôleur = FSM (Ch.23)
Dialogue	Contrôleur → commandes ; datapath → drapeaux (Z, N, C, V)
ALU	Add/sub + logique + décalages derrière un MUX d'opcode
Timing	$T_{\text{clk}} \geq t_{cq} + t_{\text{MUX}} + t_{\text{ALU}} + t_{\text{MUX}} + t_{su}$

Résumé — Approfondissement

Banc de registres	2R+1W typique. Surface $\propto p^2$: les ports coûtent cher
Bus	Tristate (conflits, capacité) abandonné sur puce → MUX partout
Mini-processeur	Fetch (PC, IR) → Decode → Execute. Contrôleur = FSM
Mono vs multi-cycle	Mono : cycle dimensionné par l'instruction la plus lente. Multi : FSM de phases

Résumé — Niveau Ingénieur

Pipeline	Débit 1 instr/cycle ; $T_{\text{clk}} = \max(t_{\text{étage}}) + t_{cq} + t_{su}$. Équilibrage crucial
Aléas	Données (forwarding), contrôle (flush), structurels (dupliquer)
Forwarding	MUX de bypass autour de l'ALU : supprime les bulles, allonge un peu l'étage E
Chemin critique	Execute (additionneur, Ch.25) vs Memory (cache SRAM, Ch.24)
Énergie	DRAM $\sim 1000\times$ l'addition : l'énergie du mouvement de données dicte l'architecture

Chapter 27

Conversion analogique-numérique et numérique-analogique

*Le monde physique est analogique ; le traitement est numérique.
Entre les deux, deux circuits font le pont : l'ADC qui échantillonne
et quantifie, le DAC qui reconstruit. Ce pont n'est pas parfait :
chaque conversion perd de l'information, ajoute du bruit,
et déforme le signal. Concevoir une chaîne de conversion,
c'est choisir précisément ce qu'on accepte de perdre.*

Toute la partie numérique (chapitres 20–26) suppose que les données existent déjà sous forme de bits. Mais un capteur de température, un microphone, une antenne délivrent des **tensions continues**. Ce chapitre traite la frontière : comment transformer une tension en nombre (**ADC**, *Analog-to-Digital Converter*) et un nombre en tension (**DAC**, *Digital-to-Analog Converter*). C'est le chapitre charnière du livre : il mobilise les filtres (chapitre 19), les AOP (chapitre 18), les comparateurs, la logique (chapitres 20–23) et le jitter d'horloge (chapitre 22).

27.1 Les Bases

Les Bases

Échantillonnage, théorème de Shannon, repliement spectral, et quantification.
Prérequis : chapitres 13 (spectre, Bode), 19 (filtres anti-aliasing).

27.1.1 Les deux opérations fondamentales

Formule clé

Convertir un signal analogique en numérique exige **deux discrétisations indépendantes** :

1. **L'échantillonnage** (discrétisation du *temps*) : on ne mesure le signal qu'à des instants réguliers, espacés de $T_s = 1/f_s$ (f_s : fréquence d'échantillonnage).
2. **La quantification** (discrétisation de l'*amplitude*) : chaque mesure est arrondie au niveau le plus proche parmi 2^N niveaux (N : résolution en bits).

Chacune de ces opérations détruit de l'information — mais de manière **contrôlée et quantifiable**. Tout l'art de la conversion est de choisir f_s et N pour que la perte soit acceptable pour l'application.

27.1.2 Le théorème de Shannon et le repliement

Formule clé

Théorème de Shannon-Nyquist : un signal dont le spectre est limité à $f_{\max}$ est **entièrement reconstituable** à partir de ses échantillons si :

$$f_s > 2 \cdot f_{\max}$$

La fréquence $f_s/2$ est la **fréquence de Nyquist** : la limite absolue de ce que l'échantillonnage peut représenter.

Attention

Le repliement spectral (aliasing) : l'erreur irréversible.

Si le signal contient des composantes au-delà de $f_s/2$, elles ne disparaissent pas : elles se **replient** dans la bande utile. Une composante à $f > f_s/2$ apparaît après échantillonnage à la fréquence :

$$f_{\text{repliée}} = |f - k \cdot f_s| \quad (k \text{ entier tel que } f_{\text{repliée}} < f_s/2)$$

Exemple : $f_s = 48 \text{ kHz}$, parasite à $40 \text{ kHz} \Rightarrow$ replié à $|40 - 48| = 8 \text{ kHz}$, en pleine bande audio.

Une fois replié, le parasite est **indiscernable** d'un vrai signal à 8 kHz : aucun traitement numérique ne peut le supprimer. C'est pourquoi le **filtre anti-aliasing analogique** (chapitre 19) doit être placé *avant* l'ADC — c'est le seul endroit où l'on peut encore agir.

Intuition

L'image de la roue de chariot : dans les westerns, les roues semblent tourner à l'envers : la caméra (24 images/s) échantillonne une rotation trop rapide, et le mouvement se "replie" en rotation lente inverse. C'est exactement l'aliasing : un phénomène rapide échantillonné trop lentement devient un phénomène lent — et faux.

27.1.3 La quantification et son bruit

Formule clé

Un ADC de N bits découpe la pleine échelle V_{FS} en 2^N niveaux. Le **pas de quantification** (LSB) :

$$q = \frac{V_{FS}}{2^N}$$

Pour $V_{FS} = 3,3\text{ V}$: 8 bits $\Rightarrow q = 12,9\text{ mV}$; 12 bits $\Rightarrow q = 0,81\text{ mV}$; 16 bits $\Rightarrow q = 50\text{ }\mu\text{V}$.

L'erreur d'arrondi est au pire $\pm q/2$. Si le signal est suffisamment "actif" (il traverse de nombreux niveaux), cette erreur se comporte comme un **bruit blanc uniforme** de valeur efficace :

$$\sigma_q = \frac{q}{\sqrt{12}}$$

Formule clé

Le SNR idéal d'un ADC : pour une sinusoïde pleine échelle, le rapport signal/bruit de quantification vaut :

$$SNR_{\text{idéal}} = 6,02 \cdot N + 1,76 \text{ dB}$$

Chaque bit ajoute 6 dB ($\times 2$ en amplitude). 8 bits : 50 dB. 12 bits : 74 dB. 16 bits : 98 dB. 24 bits : 146 dB (jamais atteint en pratique — voir niveau ingénieur).

À retenir

L'essentiel :

1. Conversion = échantillonnage (temps) + quantification (amplitude). Deux pertes distinctes.
2. Shannon : $f_s > 2f_{\text{max}}$, sinon repliement **irréversible**. Filtre anti-aliasing analogique obligatoire avant l'ADC (chapitre 19).
3. Bruit de quantification : $\sigma_q = q/\sqrt{12}$, d'où $SNR = 6,02N + 1,76 \text{ dB}$.
4. Chaque bit de résolution = +6 dB de SNR.

27.2 Approfondissement

Les architectures : comment construire physiquement un ADC et un DAC, et pourquoi il existe quatre familles d'ADC aux compromis radicalement différents.

Approfondissement

L'échantillonneur-bloqueur, les quatre architectures d'ADC (flash, SAR, pipeline, sigma-delta), et les DAC (chaîne résistive, R-2R, courant). Prérequis : chapitres 18 (AOP, comparateur), 20–23 (logique, FSM).

27.2.1 L'échantillonneur-bloqueur (Sample & Hold)

Formule clé

Avant de quantifier, il faut **figer** la tension pendant la durée de la conversion : c'est le rôle de l'échantillonneur-bloqueur (S/H). Structure minimale : un interrupteur MOS (chapitre 17) + un condensateur de maintien C_H + un suiveur AOP (chapitre 18).

- **Phase d'acquisition** : l'interrupteur est fermé, C_H suit le signal ($\tau = R_{on}C_H$, il faut $\sim 10\tau$ pour converger à 0,005% près).
- **Phase de maintien** : l'interrupteur s'ouvre, C_H conserve la tension pendant que l'ADC convertit.

Imperfections physiques : injection de charge à l'ouverture du MOS (le canal se vide dans C_H), *droop* (fuite de C_H pendant le maintien — le même phénomène que la DRAM, chapitre 24), et *aperture jitter* (incertitude sur l'instant exact d'ouverture — voir niveau ingénieur).

27.2.2 Les quatre familles d'ADC

Formule clé

1. ADC Flash : la force brute.

$2^N - 1$ comparateurs en parallèle, chacun comparant l'entrée à un niveau d'une chaîne résistive. Un encodeur de priorité (chapitre 20) traduit le “thermomètre” de sorties en code binaire.

Conversion en 1 coup d'horloge — le plus rapide de tous (> 1 GS/s). Mais le coût explose : 8 bits = 255 comparateurs ; 12 bits = 4095. Surface et consommation $\propto 2^N$. **Limité à 6–8 bits**. Usage : oscilloscopes, réception RF directe.

Formule clé

2. ADC SAR (registre à approximations successives) : la dichotomie.

Un seul comparateur + un DAC interne + une FSM (chapitre 23) qui joue à “plus grand / plus petit” :

1. Essayer le bit de poids fort : le DAC génère $V_{FS}/2$. Comparaison. Si $V_{in} > V_{FS}/2$: bit = 1, sinon 0.
2. Essayer le bit suivant : le DAC génère la valeur affinée ($V_{FS}/4$ ou $3V_{FS}/4$)...
3. Répéter N fois : **N cycles pour N bits** — une recherche binaire matérielle.

Excellent compromis : 8–18 bits, 100 kS/s à 10 MS/s, très faible consommation. **C'est l'ADC des microcontrôleurs** (celui du nRF52 ou des STM32 est un SAR 12 bits) et de l'instrumentation générale.

Formule clé**3. ADC pipeline : la chaîne de montage.**

Le principe du pipeline (chapitres 21, 26) appliqué à la conversion : une cascade d'étages, chacun résolvant 1–4 bits puis transmettant le **résidu amplifié** (l'erreur restante, multipliée par 2^k par un AOP commuté) à l'étage suivant.

Débit élevé (10 MS/s à 1 GS/s) avec une résolution moyenne-haute (10–16 bits), au prix d'une **latence** de plusieurs cycles (comme tout pipeline). Usage : vidéo, télécoms, échographes.

Formule clé**4. ADC sigma-delta ($\Sigma\Delta$) : échanger la vitesse contre la résolution.**

Principe en deux idées :

- **Suréchantillonnage** : échantillonner à $f_s = \text{OSR} \times 2f_{\max}$ (OSR : *OverSampling Ratio*, typiquement 64 à 512). Le bruit de quantification se répartit sur une bande plus large ; la part dans la bande utile diminue de 3 dB par doublement d'OSR.
- **Mise en forme du bruit** (*noise shaping*) : une boucle de rétroaction (un intégrateur + un quantificateur 1 bit + un DAC 1 bit) **repousse le bruit de quantification vers les hautes fréquences**, hors de la bande utile. Un modulateur d'ordre L gagne $(L + 0,5) \times 6$ dB par doublement d'OSR.

Un filtre numérique de décimation élimine ensuite le bruit haute fréquence et ramène le débit à $2f_{\max}$.

Résultat : **16 à 24 bits effectifs** avec un quantificateur grossier (souvent 1 bit !). Lent ($f_{\max} < 1$ MHz typiquement) mais imbattable en résolution. Usage : audio, pesage, capteurs de précision, métrologie.

Intuition

Le **sigma-delta** est une **boucle d'asservissement** (au sens du chapitre 18 et de la future partie VIII) : l'intégrateur accumule l'erreur entre l'entrée et la sortie reconstruite, et la boucle force la *moyenne* de la sortie 1 bit à suivre l'entrée. La précision ne vient pas du quantificateur (grossier) mais de la **rétroaction** — exactement comme un AOP contre-réactionné tire sa précision de la boucle, pas de son gain brut.

En pratique

Tableau de choix :

Architecture	Résolution	Débit	Latence	Usage type
Flash	6–8 bits	$> 1 \text{ GS/s}$	1 cycle	Oscilloscope, RF
SAR	8–18 bits	0,1–10 MS/s	N cycles	MCU, instrumentation
Pipeline	10–16 bits	10 MS/s– 1 GS/s	5–15 cycles	Vidéo, télécoms
Sigma-delta	16–24 bits	$< 1 \text{ MS/s}$	Élevée (filtre)	Audio, capteurs, métrologie

27.2.3 Les architectures de DAC

Formule clé

- 1. Chaîne résistive (string DAC) :** 2^N résistances en série + un arbre de commutateurs qui sélectionne le nœud. Intrinsèquement **monotone** (la tension ne peut que croître le long de la chaîne). Limité à 8–10 bits (2^N résistances).
- 2. Réseau R-2R :** seulement **deux valeurs** de résistance (R et $2R$), quelle que soit la résolution. Chaque bit injecte un courant pondéré par une puissance de 2 grâce à la propriété de division récursive du réseau. La précision repose sur l'**appariement** (matching) des résistances : il faut un appariement à $1/2^N$ près pour N bits — au-delà de 12–14 bits, on passe à des techniques de calibration ou d'ajustement laser.
- 3. DAC à sources de courant commutées :** $2^N - 1$ sources de courant unitaires (miroirs de courant MOS, chapitre 17) commutées vers la sortie. Le plus rapide ($> 1 \text{ GS/s}$) : usage en génération RF et instrumentation rapide.

Attention

La reconstruction n'est pas gratuite : le DAC sort des **marches d'escalier**, pas une courbe lisse. Le maintien d'ordre zéro (chaque valeur tenue pendant T_s) introduit un filtrage en $\text{sinc}(f/f_s)$ (atténuation de 3,9 dB à $f_s/2$) et des **images spectrales** autour des multiples de f_s . Un **filtre de reconstruction** analogique (encore le chapitre 19 !) doit lisser la sortie — c'est le miroir exact du filtre anti-aliasing d'entrée.

27.3 Niveau Ingénieur

Niveau Ingénieur

Les limites réelles : ENOB, non-linéarités, jitter d'horloge, et la conception d'une chaîne de conversion complète. Liens : chapitres 18 (AOP), 19 (filtres), 22 (jitter).

27.3.1 ENOB : les bits qui comptent vraiment

Formule clé

Le SNR idéal ($6,02N + 1,76$) n'est jamais atteint : bruit thermique, distorsion, jitter s'ajoutent au bruit de quantification. La mesure honnête est le **SINAD** (*Signal to Noise And Distortion*), dont on déduit le **nombre effectif de bits** :

$$ENOB = \frac{SINAD - 1,76}{6,02}$$

Exemple réel : un ADC "16 bits" avec $SINAD = 88\text{ dB}$ a un $ENOB = (88 - 1,76)/6,02 = 14,3$ bits. Les 1,7 bits manquants sont perdus dans le bruit et la distorsion. **Lire la datasheet : la résolution nominale est marketing, l'ENOB est la réalité.**

Formule clé

Non-linéarités statiques :

- **DNL** (*Differential NonLinearity*) : écart de chaque marche par rapport à 1 LSB idéal. $|DNL| > 1 \text{ LSB} \Rightarrow$ **code manquant** (un niveau de sortie n'apparaît jamais).
- **INL** (*Integral NonLinearity*) : écart cumulé de la caractéristique réelle par rapport à la droite idéale. C'est l'intégrale du DNL — la "courbure" globale du convertisseur.

Origine physique : le **mésappariement** des éléments (résistances du R-2R, capacités du SAR, sources de courant). La variabilité de fabrication (chapitre 24 : RDF, gradients) limite l'appariement brut à $\sim 0,1\%$, soit ~ 10 bits ; au-delà, il faut calibrer.

27.3.2 Le jitter d'horloge : le tueur silencieux du SNR

Formule clé

L'instant d'échantillonnage n'est pas parfait : le jitter t_j de l'horloge (chapitre 22) déplace aléatoirement le moment de la capture. Sur un signal qui varie, une erreur de *temps* devient une erreur de *tension* :

$$\Delta V = \frac{dV}{dt} \cdot t_j$$

Pour une sinusoïde de fréquence f_{in} , la pente maximale est $2\pi f_{\text{in}} A$, d'où le plafond de SNR imposé par le jitter seul :

$$SNR_{\text{jitter}} = -20 \log_{10}(2\pi f_{\text{in}} t_j)$$

Application numérique : $f_{\text{in}} = 10 \text{ MHz}$, $t_j = 1 \text{ ps RMS} \Rightarrow SNR = -20 \log(6,28 \times 10^7 \times 10^{-12}) = 84 \text{ dB}$, soit $\sim 13,7$ bits maximum — **quel que soit l'ADC derrière.**

Attention

Conséquence de conception : le jitter pénalise proportionnellement à f_{in} (+6 dB de perte par octave de fréquence d'entrée). Pour numériser des signaux rapides en haute résolution, l'horloge d'échantillonnage doit être d'une pureté extrême : oscillateur à quartz faible bruit de phase, distribution dédiée, jamais une horloge issue d'un PLL numérique bruité partagé avec la logique (chapitre 22). **Dans une chaîne 16 bits à large bande, le budget de jitter se compte en centaines de femtosecondes.**

27.3.3 Concevoir la chaîne complète

En pratique

Méthodologie de conception d'une chaîne d'acquisition — 7 étapes :

- 1. Spécifier le besoin :** bande utile $f_{\max}$, dynamique requise (dB), précision absolue ou relative ?
- 2. Choisir N :** dynamique requise $\Rightarrow N \geq (SNR_{\text{requis}} - 1,76)/6,02$, en prenant 1–2 bits de marge (l'ENOB sera inférieur au N nominal).
- 3. Choisir f_s :** au minimum $2,5 \times f_{\max}$ en pratique (jamais le strict $2 \times$ de Shannon : il faut laisser de la place au filtre anti-aliasing pour atténuer). Le suréchantillonnage simplifie radicalement le filtre (chapitre 19 : l'exemple audio passait d'un ordre 25 irréaliste à un ordre 2 grâce à l'OSR).
- 4. Choisir l'architecture ADC** avec le tableau de la section précédente.
- 5. Dimensionner le filtre anti-aliasing** (méthodologie complète du chapitre 19) : atténuation requise à $f_s - f_{\max}$ (la première fréquence qui se replie dans la bande).
- 6. Vérifier le budget de bruit total :** $\sigma_{\text{total}}^2 = \sigma_q^2 + \sigma_{\text{thermique}}^2 + \sigma_{\text{jitter}}^2 + \sigma_{\text{ampli}}^2$. Chaque contribution doit rester sous le bruit de quantification, sinon les bits supplémentaires sont gaspillés.
- 7. Soigner la référence de tension :** la précision absolue de l'ADC est celle de sa référence. Une référence à 50 ppm/C sur 50 C dérive de 2500 ppm = 0,25% $\Rightarrow$ limite à $\sim 8,6$ bits absolus, même avec un ADC 16 bits.

Intuition

La chaîne est aussi forte que son maillon le plus faible. Un ADC 24 bits derrière un AOP bruyant (chapitre 18 : e_n), une référence médiocre ou une horloge jetteuse donne les performances du maillon faible. Le concepteur expérimenté établit le **budget de bruit en premier**, avant même de choisir l'ADC : c'est le budget qui dicte les composants, jamais l'inverse.

Exercices

Niveau débutant

Exercice 27.1 — Un signal audio est limité à 20 kHz et échantillonné à $f_s = 48$ kHz. Un parasite à 35 kHz atteint l'ADC sans être filtré. À quelle fréquence apparaît-il après échantillonnage ? Est-il audible ?

En pratique

Solution : $f_{\text{repliée}} = |35 - 48| = 13$ kHz. En pleine bande audible : oui, parfaitement audible, et impossible à distinguer d'un vrai signal à 13 kHz. Seul le filtre anti-aliasing *avant* l'ADC pouvait l'éliminer.

Exercice 27.2 — Un ADC 12 bits a une pleine échelle de 3,3 V. Calculez le pas de quantification q , le bruit de quantification RMS et le SNR idéal.

En pratique

Solution : $q = 3,3/2^{12} = 3,3/4096 = 0,806 \text{ mV}$.
 $\sigma_q = q/\sqrt{12} = 0,806/3,46 = 0,233 \text{ mV RMS}$.
 $SNR = 6,02 \times 12 + 1,76 = 74 \text{ dB}$.

Niveau intermédiaire

Exercice 27.3 — Un SAR 12 bits est cadencé à 16 MHz (1 cycle d'horloge par bit + 4 cycles de S/H et de logique). Quel est le débit maximal de conversion ? Comparez avec un flash 8 bits à la même horloge.

En pratique

Solution : SAR : $12 + 4 = 16$ cycles par conversion $\Rightarrow 16 \times 10^6/16 = 1 \text{ MS/s}$.
Flash : 1 conversion par cycle $\Rightarrow 16 \text{ MS/s}$, soit $16\times$ plus rapide — mais avec $2^8 - 1 = 255$ comparateurs contre 1 seul, et 8 bits au lieu de 12. Le compromis vitesse/surface/résolution est explicite.

Exercice 27.4 — Un sigma-delta d'ordre 2 fonctionne avec un OSR de 256 et un quantificateur 1 bit. Estimez la résolution effective dans la bande utile (gain de $(L + 0,5) \times 6 \text{ dB}$ par doublement d'OSR, en partant du SNR 1 bit = 7,78 dB).

En pratique

Solution : OSR = 256 = 2^8 , soit 8 doublements. Gain de mise en forme + suréchantillonnage : $8 \times (2 + 0,5) \times 6 = 120 \text{ dB}$.
 $SNR \approx 7,78 + 120 = 128 \text{ dB}$ théorique $\Rightarrow ENOB = (128 - 1,76)/6,02 \approx 21 \text{ bits}$.
En pratique 18–20 bits après pertes (bruit thermique, non-idéalités de l'intégrateur) : c'est bien l'ordre de grandeur des ADC audio et de pesage.

Niveau ingénieur

Exercice 27.5 — Une chaîne doit numériser un signal de 5 MHz avec 14 bits effectifs.

- Quel SINAD faut-il atteindre ?
- Quel jitter d'horloge maximal cela impose-t-il (en supposant que le jitter consomme tout le budget) ?
- Ce jitter est-il réaliste avec un PLL numérique standard ($t_j \sim 5 \text{ ps RMS}$) ?

En pratique

Solution :
(a) $SINAD = 6,02 \times 14 + 1,76 = 86 \text{ dB}$.
(b) $SNR_{\text{jitter}} \geq 86 \text{ dB} \Rightarrow 2\pi f_{\text{in}} t_j \leq 10^{-86/20} = 5 \times 10^{-5}$.
 $t_j \leq 5 \times 10^{-5}/(2\pi \times 5 \times 10^6) = 1,6 \text{ ps RMS}$. Et comme le jitter ne doit pas consommer tout le budget (il y a aussi le bruit thermique et la quantification), viser $t_j < 0,5 \text{ ps}$.
(c) Non : 5 ps donnerait $SNR_{\text{jitter}} = -20 \log(2\pi \times 5 \times 10^6 \times 5 \times 10^{-12}) = 76 \text{ dB}$, soit 12,3 bits maximum. Il faut un oscillateur à quartz dédié faible bruit de phase et une distribution d'horloge soignée (chapitre 22).

Exercice 27.6 — Un DAC R-2R 14 bits doit être monotone. Quel appariement relatif des résistances faut-il garantir sur la résistance du bit de poids fort ?

En pratique

Solution : le MSB pèse $2^{13} = 8192$ LSB. Pour que la transition autour du demi-échelle ($0111 \dots \rightarrow 1000 \dots$) soit monotone, l'erreur du MSB doit rester < 1 LSB, soit un appariement relatif :

$$\frac{\Delta R}{R} < \frac{1}{2^{13}} = 1,2 \times 10^{-4} = 0,012\%$$

L'appariement brut en fabrication ($\sim 0,1\%$) est $\sim 8\times$ insuffisant : il faut de l'ajustement laser, de la calibration numérique, ou des techniques de moyennage dynamique (DEM). C'est exactement pourquoi les DAC haute résolution coûtent cher.

Questions de compréhension

1. Pourquoi le filtre anti-aliasing doit-il être *analogique* et placé *avant* l'ADC ? Que peut faire (et ne pas faire) un filtre numérique après conversion ?
2. Le SAR utilise une recherche dichotomique. Combien de comparaisons pour 16 bits ? Pourquoi le flash, qui fait tout en 1 cycle, est-il pourtant impraticable à 16 bits ?
3. Le sigma-delta atteint 24 bits avec un quantificateur 1 bit. D'où vient la précision ? Faites le parallèle avec l'AOP contre-réactionné du chapitre 18.
4. Le SNR limité par le jitter se dégrade de 6 dB par octave de f_{in} , mais ne dépend pas de f_s . Expliquez pourquoi physiquement (pensez à la pente dV/dt du signal au moment de la capture).

Résumé du chapitre

Résumé — Les Bases

Conversion	Échantillonnage (temps) + quantification (amplitude) : deux pertes contrôlées
Shannon	$f_s > 2f_{\text{max}}$, sinon repliement irréversible . Anti-aliasing analogique avant l'ADC
Quantification	$q = V_{FS}/2^N$, bruit $\sigma_q = q/\sqrt{12}$
SNR idéal	$6,02N + 1,76$ dB : chaque bit vaut 6 dB

Résumé — Approfondissement

Flash	$2^N - 1$ comparateurs, 1 cycle. > 1 GS/s mais ≤ 8 bits
SAR	Dichotomie : N cycles, 1 comparateur. Le standard des MCU
Pipeline	Cascade d'étages + résidu amplifié. Débit élevé, latence
Sigma-delta	Suréchantillonnage + noise shaping : 16–24 bits, lent. Précision par la boucle
DAC	String (monotone), R-2R (appariement critique), courant (rapide)

Résumé — Niveau Ingénieur

ENOB	$(SINAD - 1,76)/6,02$: la résolution réelle, toujours $< N$ nominal
DNL / INL	Mésappariement des éléments. $ DNL > 1$ LSB = code manquant
Jitter	$SNR_j = -20 \log(2\pi f_{in} t_j)$: plafond absolu, -6 dB/octave de f_{in}
Budget de bruit	$\sigma_q^2 + \sigma_{th}^2 + \sigma_j^2 + \sigma_{ampli}^2$: le maillon faible dicte tout
Référence	La précision absolue est celle de la référence (ppm/°C)

Chapter 28

Protocoles de communication

*Un microcontrôleur seul ne sert à rien : il doit parler
à ses capteurs, ses mémoires, ses voisins. UART, SPI, I²C, CAN, USB :
derrière chaque sigle se cache d'abord un choix **électrique**
— qui pilote la ligne, à quelle impédance, avec quelle immunité —
puis un choix logique — trames, adresses, arbitrage.
Comprendre les deux couches, c'est savoir choisir et déboguer.*

Les chapitres 20 à 27 ont construit des systèmes numériques complets. Ce chapitre les fait **communiquer**. La démarche reste fidèle au fil conducteur du livre : pour chaque protocole, nous partons de la **couche électrique** (niveaux, impédances, temps de montée — de la physique des chapitres 9, 16, 20) avant de monter vers la couche logique (trames, adressage, arbitrage — des FSM du chapitre 23). C'est l'ordre dans lequel on débogue un bus réel à l'oscilloscope.

28.1 Les Bases

Les Bases

Pourquoi la transmission série a gagné, et les trois protocoles fondamentaux des systèmes embarqués : UART, SPI, I²C. Prérequis : chapitres 21 (registres à décalage), 22 (skew), 23 (FSM).

28.1.1 Série contre parallèle : pourquoi le série a gagné

Formule clé

Parallèle : n bits transmis simultanément sur n fils. Intuitif, débit apparent élevé...et pourtant abandonné presque partout (le bus PCI parallèle est devenu PCIe série, l'IDE est devenu SATA).

La raison est physique : le skew (chapitre 22). Sur n fils, les bits n'arrivent pas exactement en même temps (longueurs et capacités légèrement différentes). Le récepteur doit attendre le bit le plus lent avant d'échantillonner :

$$T_{\text{bit}} \geq t_{\text{propagation}} + t_{\text{skew}} + t_{\text{su}}$$

Quand le débit monte, t_{skew} devient comparable à T_{bit} : le parallèle s'effondre.


Un lien série n'a pas de skew inter-bits : un seul fil (ou une seule paire), les bits arrivent dans l'ordre. L'horloge est soit transmise séparément (SPI), soit **reconstruite depuis les données** (UART, USB, CAN).

28.1.2 L'UART : l'asynchrone universel

Formule clé

UART (*Universal Asynchronous Receiver-Transmitter*) : le plus ancien et le plus simple. Deux fils (TX, RX), **pas d'horloge transmise** : émetteur et récepteur conviennent à l'avance d'un débit (le *baud rate* : 9600, 115200...bits/s).

La trame :



- **Repos** : ligne à l'état haut.
- **Bit de start** (passage à 0) : c'est *ce front descendant* qui synchronise le récepteur. Il échantillonne ensuite chaque bit *au milieu* de son temps bit.
- 8 bits de données (LSB en premier), parité optionnelle, 1-2 bits de stop (retour à 1).

Attention

La contrainte cachée : la tolérance d'horloge. Le récepteur compte les temps bit avec *sa propre* horloge. L'erreur s'accumule du start jusqu'au dernier bit ($\sim 9,5$ temps bit). Pour échantillonner le dernier bit encore dans sa fenêtre ($\pm 1/2$ temps bit), il faut :

$$\frac{\Delta f}{f} < \frac{0,5}{9,5} \approx 5\% \text{ au total, soit } \boxed{< 2,5\% \text{ par horloge}}$$

C'est pour cela qu'un oscillateur RC interne ($\pm 1-2\%$) suffit *tout juste* pour l'UART, et que les trames longues (9 bits + parité) réduisent encore la marge. Un quartz règle définitivement la question.

28.1.3 Le SPI : la simplicité synchrone

Formule clé

SPI (*Serial Peripheral Interface*) : un **maître** et un ou plusieurs **esclaves**, quatre fils :

- **SCLK** : l'horloge, générée par le maître — plus de problème de tolérance d'horloge.
- **MOSI** (*Master Out, Slave In*) et **MISO** : les deux sens de données — **full duplex**.
- **CS/SS** (*Chip Select*) : un fil par esclave, actif bas, sélectionne le destinataire.

Le cœur du SPI est un registre à décalage (chapitre 21) de chaque côté : à chaque front d'horloge, un bit sort du maître (MOSI) et un bit sort de l'esclave (MISO). Après 8 fronts, les deux registres ont **échangé** leurs contenus. Il n'y a ni adresse, ni trame, ni acquittement : le protocole, c'est l'application qui le définit.

Débits : 1–100 MHz typiques. Le plus rapide des trois bus de base — limité par la longueur des pistes et la charge capacitive, pas par le protocole.

28.1.4 L'I²C : deux fils pour tout un système

Formule clé

I²C (*Inter-Integrated Circuit*) : **deux fils seulement** (SDA données, SCL horloge) partagés par tous les périphériques — jusqu'à une centaine sur le même bus.

- **Adressage** : chaque esclave a une adresse sur 7 bits (ou 10). Le maître commence chaque échange par l'adresse visée + un bit lecture/écriture.
- **Acquittement (ACK)** : après chaque octet, le récepteur tire SDA à 0 pendant un temps bit. Pas d'ACK = personne à cette adresse, ou esclave saturé.
- **Conditions de start/stop** : un front sur SDA *pendant que SCL est haut* (interdit en données) signale le début ou la fin de transaction.
- **Débits** : 100 kHz (standard), 400 kHz (fast), 1 MHz (fast+), 3,4 MHz (high-speed, rare).

Pourquoi si lent ? La réponse est *électrique* — c'est la section suivante.

À retenir**L'essentiel :**

1. Le série a gagné contre le parallèle pour une raison physique : le skew inter-fils.
2. UART : asynchrone, 2 fils, tolérance d'horloge $< 2,5\%$ par côté. Simple et universel.
3. SPI : synchrone, full duplex, registres à décalage face à face. Rapide, mais $3+n$ fils.
4. I²C : 2 fils partagés, adressage, ACK. Lent — pour une raison électrique (open-drain).

28.2 Approfondissement

La couche électrique : pourquoi l'I²C est lent, comment choisir sa pull-up, et ce que cachent les modes SPI.

Approfondissement

Open-drain et calcul de pull-up (RC, chapitre 9), modes SPI (CPOL/CPHA), arbitrage I²C, clock stretching. Prérequis : chapitres 9 (RC), 17 (MOSFET), 20 (totem-pole).

28.2.1 Open-drain : le bus partagé sans conflit

Formule clé

Le problème : sur un bus partagé, si deux sorties totem-pole (chapitre 20) parlent en même temps — l'une à 1, l'autre à 0 — un court-circuit $V_{DD} \rightarrow$ masse traverse les deux étages de sortie : la *bus contention* du chapitre 26.

La solution I²C : l'open-drain. Chaque sortie n'a *que* le NMOS de pull-down (chapitre 17). Personne ne *force* le niveau haut : c'est une **résistance de pull-up** commune R_p qui ramène la ligne à V_{DD} quand tout le monde la relâche.

- N'importe qui peut tirer la ligne à 0 (**ET câblé**, *wired-AND*) : aucun conflit destructif possible.
- Le niveau bas est *dominant*, le niveau haut *récessif* — cette asymétrie est la base de l'arbitrage (et on la retrouvera dans le CAN).

Attention

Le prix de l'open-drain : le front montant est un RC.

La descente est rapide (le NMOS tire fort). Mais la **montée** n'est pilotée que par R_p qui charge la capacité totale du bus C_b (pistes + entrées de tous les périphériques, 50–400 pF) :

$$t_{\text{montée}} \approx 0,85 R_p C_b \quad (\text{de } 30\% \text{ à } 70\% \text{ de } V_{DD})$$

C'est exactement la charge du condensateur du chapitre 9. La spécification I²C impose $t_r < 1 \mu\text{s}$ (100 kHz) ou $< 300 \text{ ns}$ (400 kHz) : c'est *cette constante RC* qui plafonne le débit du bus, pas la logique.

Dimensionnement de R_p :

- **Maximum** (vitesse) : $R_{p,\text{max}} = t_{r,\text{max}} / (0,85 C_b)$.
- **Minimum** (courant) : le NMOS doit pouvoir tenir le niveau bas sous $V_{OL} < 0,4 \text{ V}$ avec $I_{OL} \leq 3 \text{ mA}$: $R_{p,\text{min}} = (V_{DD} - 0,4) / 3 \text{ mA}$ ($\approx 1 \text{ k}\Omega$ sous 3,3 V).

Entre les deux, on choisit *bas* pour la vitesse, *haut* pour la consommation (le courant V_{DD}/R_p circule à chaque niveau bas).

28.2.2 Les quatre modes SPI : CPOL et CPHA

Formule clé

Deux paramètres définissent *quand* les bits sont posés et capturés :

- **CPOL** (polarité) : niveau de repos de SCLK (0 ou 1).
- **CPHA** (phase) : capture sur le *premier* front (CPHA=0) ou le *second* (CPHA=1) de chaque période.

Mode	CPOL	CPHA	Capture sur	Donnée posée sur
0	0	0	front montant	front descendant
1	0	1	front descendant	front montant
2	1	0	front descendant	front montant
3	1	1	front montant	front descendant

Le mode est imposé par *chaque périphérique* (datasheet). Les modes 0 et 3 dominent en pratique. **90% des “SPI qui ne marche pas” sont un mauvais couple CPOL/CPHA** : à l'oscilloscope, on voit les données décalées d'un demi-bit ou lues sur le mauvais front.

28.2.3 I²C avancé : arbitrage et clock stretching

Formule clé

Arbitrage multi-maître : si deux maîtres démarrent en même temps, chacun *relit* SDA en l'émettant. Celui qui écrit 1 (récessif) mais lit 0 (un autre a tiré la ligne) **a perdu** : il se retire sans corrompre la trame — arbitrage *non destructif*, gagné par l'adresse la plus basse.

Clock stretching : un esclave lent peut **tenir SCL à 0** après un octet : le maître, qui relit SCL avant chaque impulsion, attend. C'est le contrôle de flux le plus simple qui soit — et une source classique de blocage de bus si l'esclave plante en tenant SCL (parade : compteur de timeout côté maître, et séquence de récupération à 9 impulsions d'horloge).

En pratique

Réflexe de débogage I²C à l'oscilloscope :

1. **Fronts montants mous ?** $\Rightarrow R_p C_b$ trop grand : réduire R_p ou raccourcir le bus.
2. **Pas d'ACK ?** $\Rightarrow$ mauvaise adresse (décalage 7 bits vs 8 bits : l'erreur n°1), périphérique non alimenté, ou bus bloqué.
3. **SDA collée à 0 ?** $\Rightarrow$ un esclave est resté au milieu d'une transaction : envoyer 9 impulsions SCL puis un stop.
4. **Niveaux bas à 0,8 V au lieu de 0,2 V ?** $\Rightarrow R_p$ trop faible : le NMOS ne tient plus V_{OL} .

28.3 Niveau Ingénieur

Niveau Ingénieur

La signalisation différentielle (CAN, RS-485, USB), l'arbitrage CAN, et le choix raisonné d'un protocole. Liens : chapitre 16 (paire différentielle), chapitre 22 (CDC), partie IX à venir (intégrité du signal).

28.3.1 La signalisation différentielle : l'immunité par construction

Formule clé

UART, SPI et I²C sont *single-ended* : le niveau est mesuré par rapport à la masse. Sur quelques centimètres de PCB, très bien. Sur des mètres de câble dans un environnement industriel ou automobile, la masse elle-même bouge (chutes ohmiques, boucles — partie IX) et les parasites s'additionnent au signal.

La parade : transmettre la *différence*. Deux fils portent V_+ et V_- en opposition ; le récepteur ne lit que $V_+ - V_-$:

- Un parasite couplé sur le câble touche *les deux fils ensemble* (mode commun) $\Rightarrow$ il disparaît dans la soustraction.
- Le récepteur est...une **paire différentielle** (chapitre 16) : la réjection de mode commun (CMRR) du montage devient l'immunité du bus.
- En torsadant la paire, on garantit que les deux fils voient le *même* environnement électromagnétique.

Trois standards différentiels majeurs : RS-485 (industriel, $\pm 1,5$ V min, 32+ nœuds, jusqu'à 1200 m), CAN (automobile), USB (grand public).

28.3.2 Le bus CAN : l'arbitrage par la physique

Formule clé

CAN (*Controller Area Network*) : le bus de l'automobile et de l'industrie. Deux fils (CANH, CANL), terminés par $120\ \Omega$ à chaque extrémité.

Deux états — la version différentielle de l'open-drain :

- **Récessif** (bit 1) : aucun émetteur ne pilote, les deux fils au repos ($V_{\text{diff}} \approx 0$).
- **Dominant** (bit 0) : un émetteur écarte les deux fils ($V_{\text{diff}} \approx 2$ V). **Le dominant gagne toujours sur le récessif** — exactement le wired-AND de l'I²C, en différentiel.

Arbitrage non destructif : chaque trame commence par un **identifiant** (11 ou 29 bits) qui est aussi sa **priorité**. Tous les nœuds peuvent émettre en même temps : chacun relit le bus bit à bit, et celui qui émet récessif mais lit dominant se retire immédiatement. **L'identifiant le plus bas (le plus de zéros en tête) gagne, sans perdre un seul bit de temps.** Le message le plus prioritaire (freinage...) passe toujours en premier : déterminisme par construction physique.

Robustesse : CRC 15 bits, acquittement par *tous* les récepteurs, *bit stuffing* (un bit inverse inséré après 5 bits identiques pour maintenir la synchronisation), et confinement automatique des nœuds défaillants (compteurs d'erreurs TEC/REC). Débit : 1 Mbit/s (classique), 8 Mbit/s (CAN FD).

Intuition

La contrainte cachée du CAN : la longueur du bus. L'arbitrage exige que *tous* les nœuds voient le même bit *pendant* le temps bit : un nœud à l'autre bout doit recevoir le dominant, et sa réponse doit revenir, en moins d'un temps bit. À 1 Mbit/s ($T_{\text{bit}} = 1 \mu\text{s}$, propagation $\sim 5 \text{ ns/m}$ aller-retour $\times 2$), la limite est $\sim 40 \text{ m}$. À 125 kbit/s : $\sim 500 \text{ m}$. **Le produit débit $\times$ longueur est borné par la vitesse de la lumière** — aucune astuce de protocole n'y échappe.

28.3.3 USB : l'essentiel pour l'électronicien**Formule clé**

USB (*Universal Serial Bus*) : paire différentielle D+/D−, codage **NRZI** avec bit stuffing (l'horloge est extraite des transitions des données — pas de fil d'horloge), topologie en étoile via hubs, et **énumération** : à la connexion, l'hôte interroge le périphérique (descripteurs) et lui attribue une adresse.

Ce que l'électronicien doit retenir :

- **Détection de vitesse par pull-up** : une résistance de $1,5 \text{ k}\Omega$ sur D+ (full-speed, 12 Mbit/s) ou D− (low-speed) signale la présence et la vitesse. En high-speed (480 Mbit/s), négociation électrique supplémentaire (*chirp*).
- **Impédance contrôlée** : la paire D+/D− doit être routée à 90Ω différentiel, longueurs appariées — premier contact avec l'intégrité du signal de la partie IX.
- **Alimentation** : 5 V, négociation de courant (100/500 mA, et bien plus en USB-C Power Delivery).

28.3.4 Choisir son protocole

En pratique

Bus	Fils	Débit typ.	Portée	Topologie	Point fort
UART	2	$\leq$ 1 Mbit/s	quelques m	point à point	simplicité, universel
SPI	3+n	1–100 MHz	PCB	maître/esclaves	vitesse, full duplex
I ² C	2	0,1–1 Mbit/s	PCB (< 1 m)	multi-nœuds	économie de fils
CAN	2	0,125–8 Mbit/s	40–500 m	multi-maître	robustesse, priorités
RS-485	2	$\leq$ 10 Mbit/s	1200 m	multi-nœuds	distance, industriel
USB	2–4	12–480+ Mbit/s	5 m	étoile (hôte)	débit, grand public

Réflexes : capteur sur le même PCB $\rightarrow$ I²C (lent, peu de fils) ou SPI (rapide). Console de debug $\rightarrow$ UART. Câble dans une machine $\rightarrow$ CAN ou RS-485 (différentiel obligatoire dès que la masse n'est plus commune et propre). Vers un PC $\rightarrow$ USB.

28.3.5 La traversée de domaine d'horloge, encore

Intuition

Chaque récepteur série est un **problème de CDC** (chapitre 22) : les données arrivent au rythme de l'horloge *de l'émetteur*, et doivent entrer dans le domaine d'horloge *local*. Le bit RX d'un UART traverse systématiquement un synchroniseur double bascule avant la FSM de réception (chapitre 23) ; les contrôleurs SPI esclaves resynchronisent SCLK ; les PHY USB et CAN intègrent des CDR (*Clock and Data Recovery*, des PLL qui se verrouillent sur les transitions — chapitre 22). **Un protocole série est une FSM + un synchroniseur + une couche électrique** : tout ce chapitre est l'assemblage des trois précédents.

Exercices

Niveau débutant

Exercice 28.1 — Un UART configuré en 115200 bauds, 8N1 (8 bits, sans parité, 1 stop). Quel est le débit *utile* en octets par seconde ? Combien de temps pour transmettre 1 ko ?

En pratique

Solution : 1 trame = 10 temps bit pour 8 bits utiles. Débit utile = $115200 \times 8/10 = 92160$ bits/s = 11,52 ko/s.

1 ko = 1024 octets $\Rightarrow t = 1024/11520 \approx 89$ ms. L’UART est lent : c’est le prix de la simplicité.

Exercice 28.2 — Un capteur I²C a l’adresse 7 bits 0x48. Quel octet le maître émet-il pour le lire ? Pour lui écrire ? (Convention : adresse décalée + bit R/ $\overline{W}$.)

En pratique

Solution : l’octet d’adresse = adresse $\ll 1 \mid R/\overline{W}$. $0x48 \ll 1 = 0x90$.

Écriture (R/ $\overline{W} = 0$) : **0x90**. Lecture (R/ $\overline{W} = 1$) : **0x91**.

C’est l’ambiguïté classique des datasheets : certaines annoncent “0x90” (adresse 8 bits), d’autres “0x48” (7 bits). Un facteur 2 d’écart $\Rightarrow$ pas d’ACK $\Rightarrow$ vérifier systématiquement.

Niveau intermédiaire

Exercice 28.3 — Un bus I²C sous $V_{DD} = 3,3$ V a une capacité totale $C_b = 200$ pF. La spécification fast-mode (400 kHz) impose $t_r < 300$ ns et $I_{OL,max} = 3$ mA avec $V_{OL} = 0,4$ V.

- Calculez $R_{p,max}$ et $R_{p,min}$.
- Quelle valeur normalisée choisir, et quelle est la consommation au niveau bas ?

En pratique

Solution :

(a) $R_{p,max} = t_r / (0,85 C_b) = 300 \times 10^{-9} / (0,85 \times 200 \times 10^{-12}) = 1,76$ k Ω .

$R_{p,min} = (3,3 - 0,4) / 3 \times 10^{-3} = 0,97$ k Ω .

(b) Fenêtre [0,97; 1,76] k Ω : on prend $R_p = 1,5$ k Ω (E12, marge des deux côtés).

Consommation par ligne au niveau bas : $I = 3,3/1500 = 2,2$ mA. Avec SDA et SCL souvent à 0 pendant les transferts : quelques mA en continu — non négligeable sur pile, d’où l’intérêt de bus rapides et de transactions courtes.

Exercice 28.4 — La datasheet d’un convertisseur indique : “SCLK idle high, data latched on rising edge”. Quel mode SPI configurer ? Que voit-on à l’oscilloscope si on se trompe et qu’on configure le mode 0 ?

En pratique

Solution : repos haut $\Rightarrow$ CPOL = 1. Capture sur front montant avec CPOL = 1 : le front montant est le *second* front de la période $\Rightarrow$ CPHA = 1. **Mode 3.**

En mode 0 par erreur : l’horloge repose à 0 et capture sur le *premier* front montant.

Le périphérique, lui, pose ses bits par rapport à son repos haut : à l’oscilloscope, les données semblent **décalées d’un bit** (le premier bit lu est un fantôme du repos) — le symptôme typique : “je lis 0x80 au lieu de 0x01”, tout est décalé d’un cran.

Niveau ingénieur

Exercice 28.5 — Deux nœuds CAN démarrent simultanément : le nœud A avec l'identifiant 0x12C (0b00100101100), le nœud B avec 0x130 (0b00100110000). Qui gagne l'arbitrage, et au bout de combien de bits ?

En pratique

Solution : comparaison bit à bit (MSB en premier, dominant = 0 gagne) :

bit	10	9	8	7	6	5	4
A (0x12C)	0	0	1	0	0	1	0
B (0x130)	0	0	1	0	0	1	1

Identiques jusqu'au bit 5 inclus. **Au bit 4** : A émet 0 (dominant), B émet 1 (récessif) mais relit 0 $\Rightarrow$ **B se retire, A gagne** après 7 bits d'arbitrage. A (0x12C < 0x130) est bien le plus prioritaire, et B retentera automatiquement dès la fin de la trame de A — aucun temps de bus perdu.

Exercice 28.6 — Un UART récepteur utilise un oscillateur RC à $\pm 1,5\%$. L'émetteur est à $\pm 1\%$. La trame fait 8N1, et le récepteur échantillonne au milieu théorique de chaque bit.

(a) L'accumulation d'erreur sur le dernier bit (9,5 temps bit) reste-t-elle dans la fenêtre de $\pm 0,5$ temps bit ?

(b) Et avec une trame 9 bits + parité (11,5 temps bit) ?

En pratique

Solution :

(a) Erreur relative pire cas : $1,5 + 1 = 2,5\%$. Dérive au dernier échantillon : $9,5 \times 0,025 = 0,238$ temps bit < 0,5. **OK**, avec une marge de 52% (qui absorbe aussi la distorsion des fronts).

(b) $11,5 \times 0,025 = 0,288$ temps bit < 0,5 : encore OK, marge 42%. Mais si l'oscillateur RC dérive en température à $\pm 2,5\%$: $11,5 \times 0,035 = 0,40$ — la marge fond à 20%, et les fronts mous d'un câble long la consomment. **Règle pratique : au-delà de $\pm 2\%$ cumulés, passer au quartz.**

Questions de compréhension

1. Pourquoi le front montant de l'I²C est-il lent alors que le front descendant est rapide ? Reliez chaque front à son "moteur" électrique (R_p vs NMOS).
2. Le CAN et l'I²C utilisent tous deux un état dominant et un état récessif. Quel mécanisme cela rend-il possible dans les deux cas, et pourquoi est-il *non destructif* ?
3. Le SPI n'a ni adresse, ni ACK, ni CRC. Dans quelles conditions est-ce acceptable, et qu'est-ce qui doit compenser quand ça ne l'est plus ?
4. Pourquoi le produit débit $\times$ longueur d'un bus CAN est-il physiquement borné ? Que se passerait-il si on violait cette limite pendant l'arbitrage ?

Résumé du chapitre

Résumé — Les Bases

Série > parallèle	Le skew inter-fils condamne le parallèle à haut débit
UART	Asynchrone, start/stop, tolérance d'horloge < 2,5%/côté
SPI	Synchrone, full duplex, deux registres à décalage face à face (Ch.21)
I ² C	2 fils partagés, adresses 7 bits, ACK, wired-AND

Résumé — Approfondissement

Open-drain	Bas dominant, haut récessif. Montée = $0,85 R_p C_b$ (Ch.9) : c'est elle qui limite le débit
Pull-up	$R_{p,\min}$ (tenir V_{OL}) < R_p < $R_{p,\max}$ (tenir t_r)
Modes SPI	CPOL/CPHA : 90% des pannes SPI. Modes 0 et 3 dominants
I ² C avancé	Arbitrage non destructif, clock stretching, récupération 9 clocks

Résumé — Niveau Ingénieur

Différentiel	Le parasite est en mode commun $\Rightarrow$ rejeté par la paire diff (Ch.16). RS-485, CAN, USB
CAN	Dominant/récessif différentiel, arbitrage par identifiant = priorité, CRC + ACK + stuffing
Limite physique	Débit $\times$ longueur borné par la propagation (arbitrage en 1 temps bit)
USB	NRZI + CDR, pull-up de détection, 90Ω différentiel (annonce partie IX)
CDC	Tout récepteur série = synchroniseur (Ch.22) + FSM (Ch.23) + couche électrique

Chapter 29

Limites physiques du numérique

*Pendant cinquante ans, le numérique a semblé défier la physique :
deux fois plus de transistors tous les deux ans, toujours plus vite,
sans jamais payer le prix. Cette époque est terminée.
Le bruit, la chaleur, la variabilité et le vieillissement
sont revenus dicter leurs conditions. Ce chapitre clôt la partie numérique
en montrant où sont les murs — et comment l'ingénieur compose avec.*

Les chapitres 20 à 28 ont construit le numérique comme si les transistors étaient parfaits, identiques et éternels. Ils ne le sont pas. Ce chapitre rassemble les limites physiques qui gouvernent la conception moderne : le **bruit** (chapitres 16–17) qui fixe un plancher, la **consommation** (chapitre 20) qui fixe un plafond, la **variabilité** (chapitres 22, 24) qui mange les marges, et le **vieillissement** qui dégrade tout dans le temps. C'est la synthèse physique de toute la partie VI — et la raison d'être des parties suivantes (alimentations, CEM).

29.1 Les Bases

Les Bases

La fin du scaling idéal, le plancher du bruit, et le mur de la consommation. Prérequis : chapitres 17 (I_{off}), 20 ($P = \alpha CV^2 f$).

29.1.1 L'âge d'or : la loi de Moore et le scaling de Dennard

Formule clé

Loi de Moore (1965, observation économique) : le nombre de transistors par puce double tous les ~ 2 ans.

Scaling de Dennard (1974, la physique qui rendait Moore *gratuit*) : en réduisant toutes les dimensions et la tension d'un facteur $k \approx 0,7$ à chaque génération :

$$L' = kL, \quad V'_{DD} = kV_{DD}, \quad C' = kC$$

- Délai des portes : $\times k$ ($\Rightarrow$ fréquence $\times 1/k \approx +40\%$).
- Puissance par transistor : $\times k^2$ via CV^2f .
- **Densité de puissance (W/mm^2) : constante.** On pouvait doubler les transistors ET monter la fréquence sans chauffer plus.

Attention

La fin de Dennard (~ 2005) : V_{DD} ne peut plus descendre. Deux raisons physiques :

- V_{th} ne peut pas suivre : la pente sous-seuil est bornée à 60 mV/décade à 300 K (limite thermodynamique $kT/q \cdot \ln 10$, chapitre 17). Baisser V_{th} fait exploser I_{off} **exponentiellement**.
- Sans baisser V_{th} , baisser V_{DD} écrase la marge $V_{DD} - V_{th}$: les portes deviennent lentes.

V_{DD} est bloquée autour de 0,7–1 V depuis 15 ans. Conséquence : chaque génération ajoute des transistors **sans** réduire leur énergie d'autant $\Rightarrow$ la densité de puissance *augmente*. C'est la cause directe du plafonnement des fréquences à $\sim 4\text{--}5$ GHz (le Pentium 4 en a été la première victime, chapitre 26) et de la bascule vers le multicœur.

29.1.2 Le plancher : le bruit

Formule clé

On ne peut pas réduire indéfiniment l'énergie d'un bit, car le bruit thermique fixe un plancher.

Le bruit kTC : toute capacité échantillonnée porte une incertitude de tension (chapitres 17, 27) :

$$\sigma_V = \sqrt{\frac{kT}{C}}$$

$C = 1 \text{ fF}$ à 300 K : $\sigma_V = 2 \text{ mV}$. $C = 1 \text{ aF}$ (transistor ultime) : $\sigma_V = 64 \text{ mV}$ — comparable aux niveaux logiques d'un circuit sous $0,5 \text{ V}$!

L'énergie minimale d'une commutation fiable : pour qu'un bit soit distinguable du bruit avec un taux d'erreur acceptable, il faut $E_{\text{bit}} \gg kT \ln 2 \approx 3 \times 10^{-21} \text{ J}$ (limite de Landauer). Les circuits 2024 commutent à $\sim 10^{-15}$ – 10^{-16} J par porte : encore 10^4 – $10^5 \times$ au-dessus de la limite — mais la marge se réduit de génération en génération, et le *rapport signal/bruit* des nœuds internes, lui, se dégrade déjà (mémoires, chapitre 24 ; ADC, chapitre 27).

29.1.3 Le plafond : le mur de la consommation

Formule clé

Le budget thermique d'une puce est borné : $\sim 100 \text{ W}$ pour un CPU desktop avec radiateur, $\sim 5 \text{ W}$ pour un smartphone, $\sim 100 \text{ mW}$ pour un objet IoT sur pile. Rappel du chapitre 20 :

$$P_{\text{totale}} = \underbrace{\alpha C V_{DD}^2 f}_{\text{dynamique}} + \underbrace{V_{DD} I_{\text{off}} N}_{\text{statique}}$$

- La dynamique se paie **à chaque commutation** : elle plafonne f .
- La statique se paie **en permanence** : avec $N \sim 10^{10}$ transistors et I_{off} qui double tous les 10 C (chapitre 17), elle représente 20–40% du total en technologie avancée — et elle s'auto-amplifie avec la température (fuite $\rightarrow$ chaleur $\rightarrow$ fuite).

À retenir

L'essentiel :

1. Dennard est mort (~ 2005) : V_{DD} est bloquée par la pente sous-seuil (60 mV/dec , thermodynamique).
2. Plancher : bruit $\sqrt{kT/C}$ — les petits nœuds deviennent bruyants.
3. Plafond : budget thermique fixe + fuites croissantes $\Rightarrow$ fréquences plafonnées, multicœur obligatoire.
4. Tout le reste du chapitre découle de ces trois faits.

29.2 Approfondissement

La variabilité : pourquoi deux transistors “identiques” ne le sont jamais, et ce que cela coûte en marges de conception.

Approfondissement

Variabilité de fabrication (RDF, LER), corners PVT, et le coût des marges. Prérequis : chapitres 17, 22 (corners), 24 (SNM).

29.2.1 La variabilité de fabrication : la loi des petits nombres

Formule clé

RDF (Random Dopant Fluctuation) : le canal d’un transistor 7 nm contient quelques **dizaines** d’atomes dopants. Leur nombre exact suit une statistique de Poisson : $\sigma_N = \sqrt{N}$. Avec $N = 50$: $\pm 14\%$ de variation *naturelle* d’un transistor à l’autre $\Rightarrow$ dispersion de V_{th} :

$$\sigma_{V_{th}} \approx \frac{A_{VT}}{\sqrt{WL}} \quad (A_{VT} \sim 1\text{--}2 \text{ mV} \cdot \mu\text{m} : \text{loi de Pelgrom})$$

Plus le transistor est **petit**, plus il est **dispersé**. À surface minimale en 7 nm : $\sigma_{V_{th}} \sim 20\text{--}40 \text{ mV}$ — sur un V_{th} de 300 mV.

LER (Line Edge Roughness) : les bords de grille, dessinés par lithographie à 193 nm (ou EUV 13,5 nm) sur des motifs de 20 nm, sont rugueux à l’échelle de quelques nm $\Rightarrow$ variation de L effectif, donc de courant et de fuite.

Conséquences déjà rencontrées : l’offset du sense amplifier (chapitre 24), les cellules SRAM faibles (chapitre 24, exercice 24.6), le mésappariement des DAC (chapitre 27, exercice 27.6). **La variabilité est le même phénomène partout.**

29.2.2 PVT : concevoir pour le pire cas

Formule clé

Rappel du chapitre 22, vu maintenant comme une *conséquence* de la physique :

- **P (process)** : RDF + LER + gradients de fabrication $\Rightarrow$ puces “rapides” (FF) et “lentes” (SS) dans le même lot.
- **V (voltage)** : l’alimentation réelle varie de $\pm 5\text{--}10\%$ (chutes ohmiques, transistors — ce sera la partie VII).
- **T (température)** : -40 à $+125^\circ\text{C}$ en automobile. La mobilité baisse avec T (plus lent), I_{off} explose (plus de fuite), V_{th} baisse.

Le coût des marges : un circuit doit fonctionner au coin $SS/V_{min}/T_{max}$. L’écart de vitesse entre le pire et le meilleur coin atteint $\times 2$ à $\times 3$ en technologie avancée.

La puce typique tourne donc bien en dessous de ce qu’elle “pourrait” : la marge PVT est de la performance sacrifiée à la variabilité.

Intuition

Les parades modernes transforment la marge statique en adaptation dynamique :

- **Binning** : trier les puces après test (les FF deviennent le modèle “haut de gamme” — c’est littéralement la même puce vendue à deux prix).
- **DVFS** (*Dynamic Voltage and Frequency Scaling*) : adapter V_{DD} et f à la charge en temps réel. Comme $P_{\text{dyn}} \propto V^2 f$ et que $f_{\text{max}} \propto (V - V_{th})$, baisser les deux ensemble gagne en **cube** de la tension à performance réduite.
- **Capteurs sur puce** : des oscillateurs en anneau répartis mesurent la vitesse réelle de chaque zone ; le contrôleur ajuste V_{DD} au plus juste (AVS, *Adaptive Voltage Scaling*).

29.3 Niveau Ingénieur

Niveau Ingénieur

Le vieillissement (NBTI, HCI, électromigration, TDDB), le dark silicon, et les stratégies de l’ère post-Dennard. Liens : chapitre 17 (porteurs chauds), chapitre 26 (multicœur).

29.3.1 Le vieillissement : les transistors s’usent

Formule clé

Un circuit neuf et le même circuit après 10 ans ne sont pas identiques. Quatre mécanismes dominant :

1. NBTI / PBTI (Bias Temperature Instability) : sous polarisation de grille et à chaud, des charges se piègent à l’interface Si/oxyde $\Rightarrow |V_{th}|$ **dérive** lentement ($\sim 30\text{--}50\text{ mV}$ sur la durée de vie). Le NBTI frappe les PMOS (grille à 0), le PBTI les NMOS high-k. Partiellement *récupérable* quand la contrainte cesse — d’où une dérive qui dépend du **taux d’activité** du signal.

2. HCI (Hot Carrier Injection) : les porteurs chauds du pincement (chapitre 17) s’injectent dans l’oxyde côté drain à chaque commutation $\Rightarrow$ dégradation cumulative de V_{th} et de la pente. Frappe les transistors qui **commutent beaucoup** (horloges, buffers).

3. Électromigration (EM) : dans les interconnexions, le “vent d’électrons” arrache des atomes de métal $\Rightarrow$ vides (circuits ouverts) ou excroissances (courts-circuits). Loi de Black :

$$MTTF = \frac{A}{J^n} e^{E_a/kT} \quad (n \approx 2, E_a \approx 0,8\text{ eV pour le cuivre})$$

Doubler la densité de courant J divise la durée de vie par ~ 4 ; $+25\text{ C}$ la divise par ~ 5 . C’est la contrainte de dimensionnement des rails d’alimentation ($J_{\max} \sim 1\text{--}2\text{ MA/cm}^2$).

4. TDDDB (Time-Dependent Dielectric Breakdown) : l’oxyde de grille ($\sim 1\text{ nm}$!) accumule des défauts sous champ jusqu’au claquage — le même mécanisme qui use la Flash (chapitre 24), à l’œuvre partout.

Attention

Conséquence de conception : les outils de signoff incluent désormais des analyses de vieillissement : le timing doit être respecté *en fin de vie*, avec les V_{th} dérivés. Encore une marge ($\sim 5\text{--}10\%$ de fréquence) sacrifiée — et une raison pour laquelle les électroniques automobile et spatiale, qui visent 15–20 ans à haute température, utilisent des nœuds matures (40–90 nm) plutôt que la pointe.

29.3.2 Le dark silicon : des transistors qu’on ne peut pas allumer

Formule clé

Le paradoxe post-Dennard : Moore continue (les transistors doublent) mais leur énergie unitaire ne baisse plus assez. Le budget thermique étant fixe :

$$\text{fraction activable} = \frac{P_{\text{budget}}}{N \cdot E_{\text{transistor}} \cdot f} \xrightarrow{\text{générations}} \text{décroît}$$

Dès 8 nm, des études (Esmaeilzadeh et al., 2011) prédisaient que **plus de 50% de la puce doit rester éteinte** à tout instant à fréquence nominale : c’est le **dark silicon**.

Intuition

Comment l'industrie a transformé la contrainte en stratégie : si on ne peut pas tout allumer, autant remplir la puce de blocs **spécialisés** dont un seul s'allume à la fois — chacun étant 10–100× plus efficace qu'un CPU généraliste sur *sa* tâche. C'est exactement l'anatomie d'un SoC de smartphone : CPU + GPU + NPU + ISP (image) + codecs vidéo + DSP audio + modem... Le dark silicon explique l'explosion des **accélérateurs** (chapitre 25 : tensor cores, NPU) et le déclin du "tout-CPU". La sobriété imposée par la physique a redessiné l'architecture (chapitre 26).

29.3.3 Les stratégies de l'ère post-Dennard

En pratique

La boîte à outils du concepteur contraint — par ordre de levier :

1. **Spécialisation** : un accélérateur dédié gagne 10–100× en énergie/opération (le levier dominant).
2. **DVFS + power gating** : adapter tension/fréquence à la charge ; couper *complètement* l'alimentation des blocs inactifs (transistors d'isolement) pour tuer la fuite — vital en IoT (chapitre 17 : I_{off}).
3. **Near-threshold computing** : opérer à $V_{DD} \approx V_{th}$ divise l'énergie par ~ 10 , au prix d'une vitesse $\div 10$ et d'une sensibilité extrême à la variabilité (la SRAM est la première à lâcher, chapitre 24).
4. **Empilement 3D** : HBM (chapitre 24), chiplets — rapprocher mémoire et calcul réduit l'énergie de *transport* des données, devenue dominante (déplacer 64 bits de la DRAM coûte $\sim 100\times$ l'énergie de les additionner).
5. **Parallélisme large et lent** : n cœurs à f/n consomment moins qu'un cœur à f (le V^2 joue pour nous) — quand l'algorithme s'y prête (loi d'Amdahl).

29.3.4 Synthèse : la partie VI en une page

Intuition

La chaîne causale complète du numérique réel :

La physique du transistor (chapitre 17 : I_{off} , 60 mV/dec, porteurs chauds) fixe les délais et les fuites → qui fixent le timing (chapitres 20–22) → qui contraint les architectures (chapitres 23–26 : pipeline, hiérarchie mémoire, multicœur) → tandis que le bruit et la variabilité (ce chapitre) limitent les marges des mémoires (chapitre 24) et des convertisseurs (chapitre 27) → et que le budget thermique (ce chapitre) impose la spécialisation (dark silicon) et la gestion fine de l'énergie. **Aucun de ces étages n'est "de l'informatique" : tout est de l'électronique.** Et la gestion de l'énergie qui vient d'apparaître partout en filigrane mérite sa propre partie : les **alimentations** (partie VII).

Exercices

Niveau débutant

Exercice 29.1 — Un nœud interne a une capacité de 0,5 fF. Calculez le bruit kTC à 300 K et à 400 K ($k = 1,38 \times 10^{-23}$ J/K). Comparez à une marge de bruit de 100 mV.

En pratique

Solution : $\sigma_V(300 \text{ K}) = \sqrt{1,38 \times 10^{-23} \times 300 / 0,5 \times 10^{-15}} = \sqrt{8,28 \times 10^{-6}} = 2,9 \text{ mV}$.

À 400 K : $\times \sqrt{400/300} = 3,3 \text{ mV}$.

Marge $100/2,9 \approx 34\sigma$: confortable. Mais à $C = 0,01 \text{ fF}$: $\sigma = 20 \text{ mV}$, soit 5σ seulement — des erreurs apparaissent ($P(5\sigma) \sim 3 \times 10^{-7}$ par échantillonnage, des milliers par seconde à 1 GHz).

Exercice 29.2 — Un SoC a $N = 5 \times 10^9$ transistors avec $I_{\text{off}} = 10 \text{ nA}$ chacun à 25 C, sous $V_{DD} = 0,8 \text{ V}$. Calculez la puissance statique à 25 C et à 85 C (I_{off} double tous les 10 C).

En pratique

Solution : $P_{25} = 0,8 \times 10 \times 10^{-9} \times 5 \times 10^9 = 40 \text{ W}$... c'est déjà énorme : en pratique seuls $\sim 10\%$ des transistors sont non power-gatés, soit $\sim 4 \text{ W}$.

À 85 C : $(85 - 25)/10 = 6$ doublements $\Rightarrow \times 64$. $P_{85} = 4 \times 64 = 256 \text{ W}$ **si rien n'est coupé** — emballement garanti. D'où : power gating agressif + plafonnement thermique (throttling). La fuite est bien le problème n°1 du nanométrique.

Niveau intermédiaire

Exercice 29.3 — Une matrice SRAM utilise des transistors de $W \times L = 50 \times 20 \text{ nm}$ avec $A_{VT} = 1,5 \text{ mV} \cdot \mu\text{m}$. Calculez $\sigma_{V_{th}}$. Pour 64 Mb (chaque cellule contenant des paires devant s'apparier à 3σ), combien de cellules sortent de $\pm 3\sigma$?

En pratique

Solution : $\sqrt{WL} = \sqrt{0,05 \times 0,02} = \sqrt{0,001} = 0,0316 \mu\text{m}$.

$\sigma_{V_{th}} = 1,5 / 0,0316 = 47 \text{ mV}$ — énorme sur un V_{th} de 300 mV.

Hors $\pm 3\sigma$: $P = 2,7 \times 10^{-3}$. Sur $64 \times 10^6 : \approx 173\,000$ cellules. C'est la confirmation chiffrée du chapitre 24 : sans redondance ni ECC, aucune mémoire avancée ne fonctionnerait.

Exercice 29.4 — Un rail d'alimentation en cuivre ($J_{\text{max}} = 1,5 \text{ MA/cm}^2$ pour la durée de vie visée) doit porter 2 A. L'épaisseur du métal est $0,5 \mu\text{m}$. Quelle largeur minimale ? Que devient le MTTF si un rétrécissement local double J ($n = 2$ dans Black) ?

En pratique

Solution : section requise $S = I/J_{\max} = 2/(1,5 \times 10^6 \times 10^4 \text{ A/m}^2) \dots$ en unités cohérentes : $J_{\max} = 1,5 \times 10^{10} \text{ A/m}^2$. $S = 2/1,5 \times 10^{10} = 1,33 \times 10^{-10} \text{ m}^2$.

Largeur $= S/e = 1,33 \times 10^{-10}/0,5 \times 10^{-6} = 2,67 \times 10^{-4} \text{ m} = 267 \mu\text{m}$ — les rails de puissance sont *larges*, c'est pour ça.

Si $J \times 2$: $MTTF \propto 1/J^2 \Rightarrow \div 4$. Un simple via sous-dimensionné ou un col de cygne dans le routage divise la durée de vie par 4 : l'EM se joue sur le *point le plus faible*, pas sur la moyenne.

Niveau ingénieur

Exercice 29.5 — Un cœur consomme 2 W à $V_{DD} = 1,0 \text{ V}$, $f = 2 \text{ GHz}$ (tout dynamique). La charge ne demande que la moitié de la performance. Comparez trois stratégies : (a) tourner à $f/2$ même tension ; (b) DVFS à $f/2$ et $V_{DD} = 0,75 \text{ V}$; (c) tourner à fond puis power-gater 50% du temps (*race-to-idle*).

En pratique

Solution : ($P \propto V^2 f$, énergie sur une même durée T)

(a) $f/2$, V inchangée : $P = 1 \text{ W}$, $E = 1 T$. Gain $\times 2$.

(b) $f/2$ et $V \times 0,75$: $P = 2 \times (0,75)^2 \times 0,5 = 0,56 \text{ W}$, $E = 0,56 T$. Gain $\times 3,6$: **le V^2 est le vrai levier**.

(c) Race-to-idle : 2 W pendant $T/2$, puis ≈ 0 : $E = 1 T$. Équivalent à (a) — *sauf* si la fuite est forte : finir vite et tout couper bat alors le ralenti. **Règle réelle :** DVFS quand la charge est continue, race-to-idle quand elle est en rafales et que la statique domine. Les gouverneurs des SoC mobiles combinent les deux.

Exercice 29.6 — Une puce de 100 mm^2 en 7 nm contient l'équivalent de 20 “blocs-cœurs” de 2,5 W chacun à pleine vitesse. Le budget thermique est 25 W.

(a) Quelle fraction de la puce peut être active à pleine vitesse (dark silicon) ?

(b) L'architecte remplace 10 cœurs par 10 accélérateurs spécialisés ($8\times$ plus efficaces sur leurs tâches). Quel gain de débit *sur ces tâches* à budget constant ?

En pratique

Solution :

(a) $25/(20 \times 2,5) = 50\%$: la moitié de la puce est **noire** en permanence.

(b) Budget pour les accélérateurs (par exemple) : 25 W $\rightarrow$ ils délivrent l'équivalent de $25/2,5 \times 8 = 80$ “cœurs-équivalents” de débit sur leurs tâches, contre 10 cœurs généralistes au même budget. **Gain $\times 8$** — voilà pourquoi le SoC moderne est une mosaïque d'accélérateurs et non une mer de CPU. La physique (budget thermique) a dicté l'architecture.

Questions de compréhension

1. Pourquoi la pente sous-seuil de 60 mV/décade est-elle une limite *thermodynamique* et non technologique ? Qu'est-ce que cela implique pour V_{DD} ?

2. La loi de Pelgrom dit $\sigma_{V_{th}} \propto 1/\sqrt{WL}$. Pourquoi les circuits analogiques de précision (chapitres 18, 27) utilisent-ils de *gros* transistors alors que le numérique les veut minuscules ?
3. L'électromigration suit $MTTF \propto J^{-2}e^{E_a/kT}$. Pourquoi un même design est-il fiable en datacenter climatisé et risqué sous le capot d'une voiture ?
4. Le dark silicon était une mauvaise nouvelle ; il a pourtant accéléré l'innovation architecturale. Expliquez le mécanisme économique et physique de ce paradoxe.

Résumé du chapitre

Résumé — Les Bases

Fin de Dennard	V_{DD} bloquée (60 mV/dec thermodynamique) $\Rightarrow$ densité de puissance $\uparrow$
Plancher (bruit)	$\sigma_V = \sqrt{kT/C}$: les petits nœuds deviennent bruyants
Plafond (thermique)	$P = \alpha CV^2 f + VI_{off}N$; la fuite double tous les 10 C
Conséquence	Fréquences plafonnées ~ 4 GHz, bascule au multi-cœur (~ 2005)

Résumé — Approfondissement

Variabilité	RDF (Poisson sur les dopants) + LER. Pelgrom : $\sigma_{V_{th}} = A_{VT}/\sqrt{WL}$
PVT	Concevoir au coin $SS/V_{min}/T_{max}$: $\times 2-3$ de vitesse sacrifiée en marges
Parades	Binning, DVFS (gain en V^2), capteurs sur puce (AVS)
Fil rouge	Offset du sense amp (Ch.24), DNL des DAC (Ch.27) : même physique

Résumé — Niveau Ingénieur

Vieillessement	NBTI/PBTI (V_{th} dérive), HCI (porteurs chauds, Ch.17), TDDB
Électromigration	Black : $MTTF = AJ^{-n}e^{E_a/kT}$. Dimensionne les rails ($J_{\max} \sim 1,5 \text{ MA/cm}^2$)
Dark silicon	Budget fixe + transistors $\uparrow \Rightarrow > 50\%$ de la puce éteinte
Stratégies	Spécialisation (10–100×), DVFS + power gating, near-threshold, 3D
Transition	La gestion d'énergie est partout $\Rightarrow$ partie VII : les alimentations

Part VII

Alimentations

Chapter 30

Régulation linéaire et LDO

Tout circuit commence par son alimentation — et la plupart des pannes mystérieuses y finissent. Fournir une tension stable malgré une charge qui varie et une source qui fluctue n'a rien de trivial : c'est un problème de rétroaction, de dissipation et de stabilité. Ce chapitre démonte d'abord la fausse solution (le pont diviseur), puis construit la vraie : le régulateur linéaire.

La partie VI s'est conclue sur un constat : l'énergie est devenue *la* contrainte du numérique (chapitre 29). Cette partie VII traite la discipline qui la gouverne : les alimentations. Nous commençons par la régulation **linéaire** — la plus simple, la plus propre, la moins efficace — avant le découpage (chapitre 31). Au passage, ce chapitre referme une boucle ouverte au chapitre 3 : le diviseur de tension, et pourquoi il ne faut *jamaïs* le confondre avec une alimentation.

30.1 Les Bases

Les Bases

Ce qu'est une alimentation, pourquoi le diviseur de tension n'en est pas une, et les premiers régulateurs (Zener, série). Prérequis : chapitres 3 (diviseur), 6 (Thévenin), 15 (Zener), 16 (BJT).

30.1.1 Qu'est-ce qu'une alimentation ?

Formule clé


Une **alimentation régulée** doit maintenir sa tension de sortie V_{out} constante face à **trois** perturbations :

1. **La charge qui varie** : de quelques μA (veille) à plusieurs ampères (pic de calcul) — *régulation de charge (load regulation)*.
2. **L'entrée qui fluctue** : batterie qui se décharge, secteur redressé qui ondule — *régulation de ligne (line regulation)*.
3. **Les transitoires** : appels de courant brutaux (un cœur qui se réveille, chapitre 29) — *réponse transitoire*.

La signature d'une vraie alimentation : une impédance de sortie très faible ($\ll 1\Omega$, idéalement $\text{m}\Omega$) **sur toute la bande utile**. C'est ce critère qui va disqualifier le diviseur.

30.1.2 Rappel et mise en garde : le diviseur de tension n'est PAS une alimentation

Le réflexe naïf : “il me faut $3,3\text{V}$ depuis du 5V ; or $V_{\text{out}} = V_{\text{in}} \frac{R_2}{R_1 + R_2}$ (chapitre 3) ; donc un pont R_1 - R_2 fait l'affaire”. **Non** — et le théorème de Thévenin (chapitre 6) dit immédiatement pourquoi.



Vu de la charge (Thévenin) :

$$V_{\text{th}} = V_{\text{in}} \frac{R_2}{R_1 + R_2}$$

$$Z_{\text{out}} = R_1 \parallel R_2$$

Attention

Les trois condamnations du diviseur-alimentation :

1. La tension s'effondre avec la charge. La charge R_L se met en parallèle avec R_2 : le rapport du pont change. Vu par Thévenin : la source équivalente a une impédance interne $Z_{\text{out}} = R_1 \parallel R_2$, et

$$V_{\text{out}} = V_{\text{th}} \cdot \frac{R_L}{R_L + R_1 \parallel R_2}$$


Exemple : $R_1 = 1 \text{ k}\Omega$, $R_2 = 2 \text{ k}\Omega$ ($V_{\text{th}} = 3,33 \text{ V}$ à vide, $Z_{\text{out}} = 667 \Omega$). Une charge de 100 mA sous $3,3 \text{ V}$ ($R_L = 33 \Omega$) reçoit... $3,33 \times 33/700 = 0,16 \text{ V}$. **Effondrement total.**

2. Aucune régulation. V_{out} suit *proportionnellement* V_{in} (régulation de ligne nulle) et varie avec chaque mA de charge (régulation de charge nulle). Il n'y a **aucune rétroaction** : rien ne "mesure" la sortie pour la corriger.

3. Rendement désastreux dans le seul cas où il "marche". Pour que la charge ne perturbe pas le pont, il faudrait $R_1 \parallel R_2 \ll R_L$, donc un courant de pont $\gg I_L$: pour alimenter 100 mA , faire circuler 1 A en permanence dans le pont — 5 W brûlés pour délivrer $0,33 \text{ W}$.

Le diviseur reste parfait pour ce qu'il est : un capteur de tension (point de mesure, polarisation d'une base au chapitre 16, contre-réaction d'un régulateur ci-dessous) — c'est-à-dire partout où l'on prélève une *information*, pas de la *puissance*.

30.1.3 Première vraie régulation : la Zener (shunt)

**Formule clé**

La diode Zener (chapitre 15) maintient V_Z quasi constante tant qu'elle est polarisée en avalanche. Le montage : une résistance série R_s depuis V_{in} , la Zener en parallèle avec la charge.

$$R_s = \frac{V_{\text{in},\text{min}} - V_Z}{I_{Z,\text{min}} + I_{L,\text{max}}}$$

La Zener **absorbe** le courant que la charge ne prend pas : régulation *shunt*. La sortie est tenue par la faible résistance dynamique r_Z (quelques ohms à dizaines d'ohms) : $Z_{\text{out}} \approx r_Z \parallel R_s$ — déjà 10 à 100 fois mieux que le diviseur.

Limites : le courant total $I_Z + I_L$ traverse R_s *en permanence* (rendement médiocre), V_Z dérive en température, et la puissance Zener limite I_L à quelques dizaines de mA.


Usage moderne : référence et écrêtage, pas alimentation de puissance.

30.1.4 Le régulateur série : l'idée fondatrice

Formule clé

L'architecture qui change tout : placer un transistor **en série** entre V_{in} et la charge (le **ballast**), et le piloter pour qu'il laisse passer *exactement* le courant demandé sous la tension voulue.

Version minimale : émetteur suiveur (chapitre 16 !) dont la base est tenue par une Zener :



$$V_{out} = V_Z - V_{BE} \quad Z_{out} \approx \frac{r_Z + 1/g_m}{\beta + 1} \text{ (quelques ohms)}$$

Le suiveur fait ce qu'il sait faire : recopier une tension de référence en divisant l'impédance par $\beta + 1$. La Zener ne fournit plus que le courant de base (I_L/β) : le rendement de la *référence* ne pèse plus.

Il manque encore la précision : V_{BE} dérive ($-2\text{mV}/^\circ\text{C}$, chapitre 16) et rien ne compense. La solution : fermer une vraie boucle — section suivante.

À retenir

L'essentiel :

1. Alimentation = V_{out} constante malgré charge, ligne et transitoires = Z_{out} très faible.
2. Le diviseur a $Z_{out} = R_1 \parallel R_2$: il s'effondre en charge, ne régule rien, gaspille. C'est un **capteur**, pas une source.
3. Zener : première régulation (shunt), reléguée aux références.
4. Régulateur série : un ballast (suiveur, chapitre 16) recopie une référence — la base de tout ce qui suit.

30.2 Approfondissement

Le régulateur linéaire complet : une boucle de rétroaction autour du ballast. Architecture, LDO, et le piège de la stabilité.

Approfondissement


Architecture à boucle fermée, régulateurs classiques vs LDO, dropout, et stabilité (ESR du condensateur de sortie). Prérequis : chapitre 18 (AOP, rétroaction, marges de phase).

30.2.1 L'architecture complète : une boucle d'asservissement

Formule clé

Tout régulateur linéaire moderne contient quatre blocs :

1. **Une référence de tension** (V_{ref} , typiquement un *bandgap* à 1,2 V : la somme pondérée d'un V_{BE} (qui baisse en T) et d'un terme $\propto V_T$ (qui monte en T) donne une tension quasi indépendante de la température — l'aboutissement de la physique du chapitre 16).
2. **Un diviseur de retour** R_a/R_b qui *mesure* la sortie (le diviseur dans son vrai rôle : capteur !).
3. **Un amplificateur d'erreur** (un AOP, chapitre 18) qui compare V_{ref} à la mesure.
4. **Le ballast** (BJT ou MOSFET de puissance) commandé par l'erreur.



La boucle force $V_{\text{out}} \frac{R_b}{R_a + R_b} = V_{\text{ref}}$, d'où :

$$V_{\text{out}} = V_{\text{ref}} \left(1 + \frac{R_a}{R_b} \right)$$

C'est exactement l'amplificateur non-inverseur du chapitre 18, dont l'"entrée" est la référence et dont l'étage de sortie est un transistor de puissance. La précision vient de la boucle (gain d'erreur élevé), pas du ballast — le même principe que l'AOP contre-réactionné et le sigma-delta (chapitre 27).

Intuition

L'impédance de sortie “magique” : en boucle ouverte, le ballast suiveur a $Z_{\text{out,BO}} \sim$ quelques ohms. La rétroaction la divise par le gain de boucle $|A\beta|$:

$$Z_{\text{out,BF}} = \frac{Z_{\text{out,BO}}}{1 + A\beta} \sim \text{m}\Omega \text{ en basse fréquence}$$

Mais $A\beta$ chute avec la fréquence (pôle dominant, chapitre 18) : Z_{out} **remonte** en HF. C'est pourquoi un régulateur seul ne suffit jamais : les **condensateurs de découplage** prennent le relais là où la boucle ne suit plus — partage des rôles que la partie IX (PCB) mettra en pratique.

30.2.2 Régulateur classique vs LDO : une affaire de ballast

Formule clé


La tension de déchet (dropout) V_{DO} : l'écart minimal $V_{in} - V_{out}$ en dessous duquel la régulation décroche.

Régulateur classique (78xx) : ballast NPN en suiveur, piloté par un étage qui exige $V_{BE} + \text{marge}$ au-dessus de la sortie :

$$V_{DO} \approx 2V_{BE} + V_{CE,sat} \approx 2\text{ V}$$

Un 7805 exige $V_{in} \geq 7\text{ V}$. Robuste, stable sans précaution, mais inutilisable sur batterie.

LDO (Low DropOut) : ballast **PMOS** (ou PNP) monté en **source commune** : la sortie est au drain, et il suffit que le transistor reste saturé :



Noter l'inversion des entrées de l'ampli d'erreur par rapport au schéma précédent : le PMOS source commune est un étage *inverseur* (tirer la grille vers le bas *augmente* la conduction), donc la boucle doit s'inverser aussi pour rester une contre-réaction — le retour arrive sur l'entrée +. Le dropout devient simplement :

$$V_{DO} = R_{DS,on} \cdot I_L \approx 50\text{--}300\text{ mV}$$

Idéal sur batterie : une Li-ion ($4,2 \rightarrow 3,0\text{ V}$) peut alimenter du $2,8\text{ V}$ jusqu'au bout de la décharge.

Le revers de la médaille : le PMOS source commune est un étage *inverseur à gain* (chapitre 17), pas un suiveur. La boucle contient donc **un étage de gain de plus** et son pôle de sortie dépend de la charge $\Rightarrow$ la stabilité devient un vrai sujet.

30.2.3 La stabilité du LDO : le piège du condensateur de sortie

Attention

Le problème : la boucle du LDO a deux pôles principaux — le pôle interne de l'ampli d'erreur, et le pôle de sortie $f_{p,out} = 1/(2\pi R_L C_{out})$ qui **bouge avec la charge**. Deux pôles avant le croisement = marge de phase nulle = oscillation (chapitre 18).

La solution historique — l'ESR comme zéro : la résistance série équivalente du condensateur de sortie crée un zéro $f_z = 1/(2\pi \cdot ESR \cdot C_{out})$ qui *remonte* la phase avant le croisement. D'où les datasheets exigeant un tantale avec $ESR \in [0,1; 10] \Omega$:

- *ESR* trop **faible** (céramique X7R, $\sim 5 \text{ m}\Omega$) : le zéro part trop haut $\Rightarrow$ **oscillation**. Le paradoxe célèbre : “j’ai amélioré le condensateur et l’alim s’est mise à osciller”.
- *ESR* trop **fort** : ondulation et transitoires dégradés.

Les LDO modernes (“ceramic-stable”) intègrent la compensation (zéro interne, suivi de charge) et acceptent les céramiques : **lire la datasheet**, section “output capacitor requirements”, *avant* de choisir le condensateur — c’est la première cause de LDO oscillants en production.

30.2.4 Le PSRR : ce que le régulateur laisse passer

Formule clé

Le **PSRR** (*Power Supply Rejection Ratio*) mesure l’atténuation des perturbations d’entrée :

$$PSRR = 20 \log_{10} \frac{\Delta V_{in}}{\Delta V_{out}}$$

Typiquement 60–80 dB en DC... mais le PSRR **s’effondre avec la fréquence** (il suit le gain de boucle) : souvent $< 20 \text{ dB}$ à 1 MHz. Conséquence pratique majeure : un LDO placé *après* un convertisseur à découpage (chapitre 31) n’atténue l’ondulation de découpage (100 kHz–MHz) que de 10–20 dB — le filtrage LC et le placement font le reste. Le LDO n’est pas un filtre magique.

30.3 Niveau Ingénieur

Niveau Ingénieur

La limite fondamentale du linéaire (rendement), le dimensionnement thermique, les protections, et le choix linéaire vs découpage. Prérequis : chapitres 16 (thermique), 29 (budget).

30.3.1 La limite fondamentale : le rendement

Formule clé

Le ballast en série conduit **tout** le courant de charge sous **toute** la différence de tension :

$$P_{\text{ballast}} = (V_{\text{in}} - V_{\text{out}}) \cdot I_L \quad \Rightarrow \quad \boxed{\eta = \frac{V_{\text{out}} I_L}{V_{\text{in}} (I_L + I_q)} \approx \frac{V_{\text{out}}}{V_{\text{in}}}}$$

(I_q : courant propre du régulateur, μA à mA .)

3,3 V depuis 12 V : $\eta = 27,5\%$ — **72% de l'énergie part en chaleur, par construction**, quelle que soit la qualité du composant. 3,3 V depuis 3,6 V : $\eta = 92\%$ — excellent. **Le linéaire n'est ni bon ni mauvais : tout dépend du rapport $V_{\text{out}}/V_{\text{in}}$.**

30.3.2 Le dimensionnement thermique : l'exercice obligatoire

Formule clé

La température de jonction du ballast (chapitre 16) :

$$T_J = T_A + P_{\text{ballast}} \cdot (R_{th,JC} + R_{th,CS} + R_{th,SA})$$

avec les résistances thermiques jonction-boîtier, boîtier-radiateur, radiateur-ambient.

Démarche systématique :

1. $P = (V_{\text{in,max}} - V_{\text{out}}) I_{L,\text{max}}$ (le pire cas, pas le nominal).
2. $R_{th,JA} \text{ requis} = (T_{J,\text{max,datasheet}} - \text{marge} - T_{A,\text{max}})/P$.
3. Comparer au $R_{th,JA}$ du boîtier nu (SOT-223 : $\sim 60 \text{ C/W}$; TO-220 vertical : $\sim 65 \text{ C/W}$) ; sinon : plan de cuivre (le PCB *est* le radiateur des CMS) ou radiateur.

Un régulateur qui “coupe au bout de 5 minutes” est presque toujours un calcul thermique sauté : la protection thermique (ci-dessous) fait son travail.

30.3.3 Les protections intégrées

Formule clé

1. Limitation de courant : un shunt interne mesure I_L ; au-delà de $I_{\max}$, la boucle réduit la commande du ballast. La sortie devient une source de courant constant.

2. Foldback : en court-circuit franc, la limitation simple impose $P = V_{\text{in}} \cdot I_{\max}$ au ballast (le pire cas thermique !). Le *foldback* **réduit** $I_{\max}$ quand V_{out} chute : courant de court-circuit $\ll$ courant nominal. Revers : démarrage difficile sur charges à fort appel (capacitives, lampes).

3. Protection thermique : à $T_J \approx 150\text{--}165\text{ C}$, coupure avec hystérésis. C'est elle qui fait "clignoter" une alim sous-dimensionnée.

Ces trois protections, inventées pour le $\mu A723$ puis généralisées (78xx), sont la raison pour laquelle un régulateur intégré survit à presque tout — contrairement au montage discret du début de chapitre.

30.3.4 Linéaire ou découpage : le choix raisonné

En pratique

Critère	Linéaire / LDO	Découpage (Ch.31)
Rendement	$V_{\text{out}}/V_{\text{in}}$ (faible si écart grand)	80–95%, peu sensible au rapport
Bruit de sortie	Très faible (μV), pas d'ondulation	Ondulation au f_{sw} + harmoniques
CEM	Silencieux	Source d'EMI (partie IX)
Complexité / coût	3 broches + 2 condensateurs	Inductance, diode/FET, contrôle
Élévation possible	Non (abaisseur seulement)	Oui (boost, inverseur...)

Réflexes : faible écart $V_{\text{in}}-V_{\text{out}}$ ou charge $< 100\text{ mA}$ $\rightarrow$ LDO. Gros écart ou fort courant $\rightarrow$ découpage. **Le standard moderne : les deux en cascade** — un buck efficace dégrossit ($12 \rightarrow 3,6\text{ V}$), un LDO nettoie pour l'analogique sensible ($3,6 \rightarrow 3,3\text{ V}$, $\eta = 92\%$, bruit μV). Chacun dans son rôle.

Exercices

Niveau débutant

Exercice 30.1 — Un débutant alimente un module $3,3\text{ V}/50\text{ mA}$ avec un pont $R_1 = 510\ \Omega$, $R_2 = 1\text{ k}\Omega$ depuis du 5 V . (a) Tension à vide ? (b) Tension en charge ($R_L = V/I = 66\ \Omega$) ? (c) Conclusion ?

En pratique**Solution :**

- (a) $V_{th} = 5 \times 1000/1510 = 3,31 \text{ V}$ — ça *semble* parfait.
 (b) $Z_{out} = 510 \parallel 1000 = 338 \Omega$. $V_{out} = 3,31 \times 66/(66 + 338) = 0,54 \text{ V}$.
 (c) Effondrement de 84%. Le module ne démarre même pas. Diagnostic Thévenin immédiat : $Z_{out} = 338 \Omega \gg R_L = 66 \Omega$ — le diviseur mesure, il n'alimente pas.

Exercice 30.2 — Dimensionnez R_s pour une Zener 5,1 V ($I_{Z,min} = 5 \text{ mA}$, $P_{Z,max} = 0,5 \text{ W}$) depuis $V_{in} = 9 \pm 1 \text{ V}$, charge 0 à 20 mA. Vérifiez le pire cas Zener.

En pratique

Solution : pire cas pour la régulation : $V_{in,min} = 8 \text{ V}$, $I_L = 20 \text{ mA}$: $R_s \leq (8 - 5,1)/(5 + 20) \text{ mA} = 116 \Omega \rightarrow 110 \Omega \text{ (E12)}$.
 Pire cas pour la Zener : $V_{in,max} = 10 \text{ V}$, $I_L = 0$: $I_Z = (10 - 5,1)/110 = 44,5 \text{ mA}$, $P_Z = 5,1 \times 0,0445 = 0,23 \text{ W} < 0,5 \text{ W} \checkmark$ (mais déjà chaud : on voit la limite du shunt).

Niveau intermédiaire

Exercice 30.3 — Un 7805 (TO-220, $R_{th,JA} = 65 \text{ C/W}$ sans radiateur, $T_{J,max} = 125 \text{ C}$) alimente 5 V/0,8 A depuis 12 V, $T_A = 40 \text{ C}$. (a) Dissipation et T_J sans radiateur ? (b) $R_{th,SA}$ du radiateur requis ($R_{th,JC} = 5 \text{ C/W}$, $R_{th,CS} = 1 \text{ C/W}$, marge 20 C) ? (c) Rendement ?

En pratique**Solution :**

- (a) $P = (12 - 5) \times 0,8 = 5,6 \text{ W}$. $T_J = 40 + 5,6 \times 65 = 404 \text{ C}$: destruction (en réalité, coupure thermique immédiate).
 (b) $R_{th,JA}$ requis = $(125 - 20 - 40)/5,6 = 11,6 \text{ C/W}$. $R_{th,SA} \leq 11,6 - 5 - 1 = 5,6 \text{ C/W}$: un vrai radiateur (type 5 C/W, $\sim 50 \text{ mm}$).
 (c) $\eta = 5/12 = 42\%$: 5,6 W chauffent pour 4 W utiles. Candidat évident pour un buck (chapitre 31) — ou pour la cascade buck + LDO.

Exercice 30.4 — Une Li-ion (4,2 $\rightarrow$ 3,0 V en décharge) doit fournir du 2,8 V/150 mA.
 (a) Quel dropout maximal pour exploiter toute la batterie ? (b) Un LDO avec $R_{DS,on} = 0,6 \Omega$ convient-il ? (c) Rendement en début et fin de décharge ?

En pratique**Solution :**

- (a) $V_{DO,max} = 3,0 - 2,8 = 200 \text{ mV}$.
 (b) $V_{DO} = 0,6 \times 0,15 = 90 \text{ mV} < 200 \checkmark$ (un 78xx à 2 V de dropout aurait abandonné la batterie à $V_{bat} = 4,8 \text{ V}$... c'est-à-dire jamais utilisable).
 (c) Début : $\eta = 2,8/4,2 = 67\%$. Fin : $2,8/3,0 = 93\%$. Moyenne pondérée $\sim 75\text{--}80\%$: tout à fait honorable pour un circuit 3 broches silencieux.

Niveau ingénieur

Exercice 30.5 — Un buck génère 3,6 V avec 30 mV crête-à-crête d’ondulation à 500 kHz. Un LDO 3,6 → 3,3 V le suit, avec PSRR = 55 dB à 1 kHz mais 18 dB à 500 kHz. (a) Ondulation résiduelle en sortie ? (b) Suffisant pour un ADC 12 bits pleine échelle 3,3 V (critère : perturbation < 1 LSB) ? (c) Sinon, que faire ?

En pratique

Solution :

- (a) Atténuation à 500 kHz : $10^{18/20} = 7,9$. Résidu = $30/7,9 = 3,8 \text{ mV}_{\text{pp}}$.
 (b) $1 \text{ LSB} = 3,3/4096 = 0,81 \text{ mV}$. $3,8 \gg 0,81$: **insuffisant** — l’ondulation injecte $\sim 4,7 \text{ LSB}$ de perturbation (via la référence ou l’alimentation analogique).
 (c) Dans l’ordre d’efficacité : filtre LC ou perle ferrite + condensateur *avant* le LDO (20–30 dB à 500 kHz), choisir un LDO à PSRR HF renforcé, monter f_{sw} du buck là où le PSRR et le filtre sont meilleurs, et soigner le routage (partie IX : c’est souvent le couplage, pas la conduction). Le LDO seul ne fait pas le travail — c’est tout le sens de son PSRR en fréquence.

Exercice 30.6 — Sur un LDO à ballast PMOS, le pôle de sortie vaut $f_p = 1/(2\pi R_L C_{\text{out}})$ avec $C_{\text{out}} = 10 \mu\text{F}$, et le zéro ESR $f_z = 1/(2\pi \cdot \text{ESR} \cdot C_{\text{out}})$. La datasheet exige f_z entre 10 kHz et 200 kHz. (a) Plage d’ESR acceptable ? (b) Une céramique X7R ($\text{ESR} = 5 \text{ m}\Omega$) convient-elle ? (c) Pourquoi le problème dépend-il de la charge ?

En pratique

Solution :

- (a) $\text{ESR} = 1/(2\pi f_z C)$: pour 200 kHz → $\text{ESR}_{\text{min}} = 80 \text{ m}\Omega$; pour 10 kHz → $\text{ESR}_{\text{max}} = 1,6 \Omega$. Plage : $[0,08; 1,6] \Omega$ — typique tantale.
 (b) $5 \text{ m}\Omega \Rightarrow f_z = 3,2 \text{ MHz}$: bien au-delà du croisement, le zéro n’aide plus ⇒ **oscillation probable**. Il faut soit ajouter une résistance série discrète ($\sim 0,2 \Omega$), soit choisir un LDO “ceramic-stable”.
 (c) f_p dépend de $R_L = V_{\text{out}}/I_L$: à faible charge, R_L grand → pôle très bas → phase entamée tôt. Beaucoup de LDO sont stables à pleine charge et **oscillent à vide** — toujours tester les deux extrêmes (et la datasheet spécifie souvent un $I_{L,\text{min}}$).

Questions de compréhension

1. Reformulez avec Thévenin pourquoi “rigidifier” un diviseur (baisser R_1, R_2) est une impasse énergétique. Quel est le seul contexte où le diviseur est l’outil correct ?
2. Le régulateur série utilise un émetteur suiveur, le LDO un PMOS source commune. Pourquoi ce changement de montage abaisse-t-il le dropout *et* complique-t-il la stabilité ? (Reliez aux chapitres 16–18.)
3. Le PSRR d’un LDO suit son gain de boucle. Déduisez-en pourquoi il est excellent en DC et médiocre à 1 MHz, et ce que cela implique pour le post-filtrage d’un découpage.
4. Un régulateur en limitation de courant devient une source de courant constant. Que devient alors la puissance dissipée dans le ballast en court-circuit, et pourquoi le foldback existe-t-il ?

Résumé du chapitre

Résumé — Les Bases

Alimentation	V_{out} constante vs charge/ligne/transitoires = Z_{out} très faible
Diviseur	$Z_{\text{out}} = R_1 \parallel R_2$: s'effondre, ne régule pas, gaspille. Capteur , pas source
Zener	Régulation shunt, $Z_{\text{out}} \approx r_Z$. Reléguée aux références
Série	Ballast suiveur (Ch.16) recopiant une référence : $Z_{\text{out}}/(\beta+1)$

Résumé — Approfondissement

Architecture	Référence (bandgap) + diviseur capteur + ampli d'erreur (Ch.18) + ballast
Boucle	$V_{\text{out}} = V_{\text{ref}}(1 + R_a/R_b)$; Z_{out} divisée par $1 + A\beta$, remonte en HF
LDO	Ballast PMOS source commune : $V_{DO} = R_{DS,\text{on}} I_L$ ($\sim 100\text{mV}$)
Stabilité	Pôle de sortie mobile + zéro ESR : céramique $\neq$ tantale, lire la datasheet
PSRR	Suit le gain de boucle : fort en DC, faible à f_{sw} du découpage

Résumé — Niveau Ingénieur

Rendement	$\eta \approx V_{\text{out}}/V_{\text{in}}$: la limite est structurelle, pas technologique
Thermique	$T_J = T_A + P(R_{th,JC} + R_{th,CS} + R_{th,SA})$ au pire cas — l'exercice obligatoire
Protections	Limitation, foldback, thermique : le trio qui rend l'intégré indestructible
Choix	Faible écart/bruit $\rightarrow$ LDO ; gros écart/courant $\rightarrow$ découpage ; cascade = standard

Chapter 31

Alimentations à découpage

*Le régulateur linéaire brûle l'énergie excédentaire en chaleur.
Le découpage refuse ce gaspillage : au lieu de dissiper,
il hache la tension à haute fréquence et la lisse avec une bobine.
Un interrupteur ne dissipe rien quand il est ouvert (pas de courant)
ni quand il est fermé (pas de tension). Tout le génie est là —
et toute la difficulté aussi : commutation, ondulation, stabilité.*

Le chapitre 30 s'est heurté à une limite structurelle : le rendement linéaire $\eta = V_{\text{out}}/V_{\text{in}}$ condamne tout grand écart de tension à chauffer. Ce chapitre construit l'alternative : les convertisseurs à découpage (*Switched-Mode Power Supplies*, SMPS), qui atteignent 85–98 % de rendement quel que soit le rapport de transformation, et savent même **élever** la tension. Le prix : on entre dans le monde de la commutation rapide, des bobines (chapitre 8) et de la stabilité des boucles (chapitre 32). Le fil conducteur reste l'énergie — celle que le chapitre 29 a placée au centre du numérique moderne.

31.1 Les Bases

Les Bases

Pourquoi un interrupteur ne dissipe rien, le rôle de la bobine, et le convertisseur abaisseur (buck). Prérequis : chapitres 8 (inductance, $V = L di/dt$), 15 (diode), 30 (régulation).

31.1.1 L'idée fondatrice : commuter au lieu de dissiper

Formule clé

La puissance dissipée par un élément vaut $P = V \cdot I$. Un **interrupteur idéal** ne dissipe **jamais** :

- **Ouvert** : $I = 0 \Rightarrow P = 0$ (peu importe la tension à ses bornes).
- **Fermé** : $V = 0 \Rightarrow P = 0$ (peu importe le courant qui le traverse).

En faisant commuter un transistor (MOSFET, chapitre 17) entre ces deux états à haute fréquence ($f_{sw} = 100 \text{ kHz}$ à quelques MHz), on transfère l'énergie par **paquets** sans la dissiper. Il reste à *lisser* ces paquets en une tension continue : c'est le rôle de la bobine.

Intuition

Le rapport cyclique fixe la tension moyenne. Si l'interrupteur connecte la sortie à V_{in} pendant une fraction D du temps (*duty cycle*) et à 0 le reste, la tension *moyenne* vaut $D \cdot V_{in}$. Faire varier D entre 0 et 1, c'est régler la sortie. Et comme on ne fait que commuter, **aucune énergie n'est gaspillée dans le réglage** — contrairement au ballast linéaire qui absorbe la différence.

31.1.2 Le rôle clé de la bobine : lisser le courant

Formule clé


La bobine (chapitre 8) s'oppose aux variations de courant : $V_L = L \frac{di_L}{dt}$. Elle est le cœur du découpage car elle **stocke** l'énergie pendant une phase et la **restitue** pendant l'autre, lissant le courant de sortie.

La règle d'or — l'équilibre des volt-secondes : en régime permanent, le courant dans la bobine revient à sa valeur de départ à chaque cycle. Donc la tension moyenne aux bornes de L est **nulle** :

$$\langle V_L \rangle = 0 \quad \Rightarrow \quad V_L^{(on)} \cdot t_{on} = -V_L^{(off)} \cdot t_{off}$$

Cette seule équation donne le rapport de conversion de *tous* les convertisseurs. C'est l'outil le plus puissant du chapitre.

31.1.3 Le convertisseur abaisseur (buck)



Formule clé**Fonctionnement en deux phases :**

- **Phase ON** (S fermé, durée DT) : $V_{sw} = V_{in}$, la diode est bloquée. La bobine voit $V_L = V_{in} - V_{out} > 0$: son courant **monte**, elle se charge en énergie tout en alimentant la sortie.
- **Phase OFF** (S ouvert, durée $(1 - D)T$) : le courant de la bobine ne peut pas s'interrompre brutalement ; il force la **diode de roue libre** à conduire. $V_{sw} \approx 0$, $V_L = -V_{out} < 0$: le courant **descend**, la bobine restitue son énergie à la charge.

Équilibre des volt-secondes : $(V_{in} - V_{out}) DT = V_{out} (1 - D)T$, d'où :

$$V_{out} = D \cdot V_{in} \quad (0 \leq D \leq 1 \Rightarrow V_{out} \leq V_{in})$$

Le buck **abaisse** la tension, avec un rendement réel de 85–95 %.

Intuition

La diode de roue libre est l'élément vital. Sans elle, ouvrir l'interrupteur couperait brutalement i_L : $V_L = L di/dt$ avec $di/dt \rightarrow \infty$ produirait une surtension destructrice (le même phénomène que la bobine du chapitre 8, ici à chaque cycle). La diode offre un chemin au courant : elle “recueille” la bobine. Dans les convertisseurs modernes synchrones, cette diode est remplacée par un second MOSFET (meilleur rendement) — mais le rôle est identique.

À retenir**L'essentiel :**

1. Un interrupteur ne dissipe rien (ouvert : $I = 0$; fermé : $V = 0$) : c'est la clé du rendement.
2. La bobine lisse le courant ; l'équilibre des volt-secondes $\langle V_L \rangle = 0$ donne le rapport de conversion.
3. Buck : $V_{out} = D V_{in}$, abaisseur. La diode de roue libre recueille le courant de la bobine.
4. Rendement 85–95 % quel que soit l'écart de tension — ce que le linéaire ne peut pas faire.


31.2 Approfondissement

Élever la tension (boost), les deux à la fois (buck-boost), et les régimes de conduction.

Approfondissement

Convertisseur élévateur, abaisseur-élévateur, conduction continue/discontinue, et ondulation. Prérequis : section précédente, chapitre 8.

31.2.1 Le convertisseur élévateur (boost)



Formule clé

Bobine en entrée, interrupteur vers la masse :

- **Phase ON** (S fermé) : la bobine est connectée directement entre V_{in} et la masse. $V_L = V_{in}$: le courant monte, L **accumule** de l'énergie. La diode est bloquée ; la charge est alimentée par C seul.
- **Phase OFF** (S ouvert) : le courant de la bobine doit passer. Il force la diode et se déverse dans la sortie. La bobine est alors **en série** avec V_{in} : les deux tensions s'**ajoutent**, d'où une sortie *supérieure* à l'entrée.

Équilibre des volt-secondes : $V_{in} DT = (V_{out} - V_{in})(1 - D)T$, d'où :

$$V_{out} = \frac{V_{in}}{1 - D} \quad (V_{out} \geq V_{in})$$

Le boost **élève** la tension : $D = 0,5 \Rightarrow \times 2$; $D = 0,8 \Rightarrow \times 5$. Usage : alimenter du 5 V depuis une pile 1,5 V, étages PFC, rétroéclairage LED.

Attention

Le boost ne peut pas être court-circuité, ni démarrer à vide en douceur. Même interrupteur ouvert, la diode relie directement V_{in} à la sortie via la bobine : il n'y a pas d'isolation. Et $D \rightarrow 1$ ne donne pas $V_{out} \rightarrow \infty$ en pratique : les résistances parasites (R_L de la bobine, $R_{DS,on}$) plafonnent le gain vers $D \approx 0,8-0,9$, au-delà duquel le rendement s'effondre et le courant bobine devient incontrôlable. **Un boost qui vise $\times 10$ est un mauvais choix d'architecture** — on lui préfère un transformateur (flyback).

31.2.2 Le convertisseur abaisseur-élevateur (buck-boost)

Formule clé

En réarrangeant les trois mêmes éléments (interrupteur, bobine, diode), on obtient un convertisseur qui peut **à la fois** abaisser et élever :

$$V_{\text{out}} = -\frac{D}{1-D} V_{\text{in}}$$

- $D < 0,5$: $|V_{\text{out}}| < V_{\text{in}}$ (abaisse).
- $D > 0,5$: $|V_{\text{out}}| > V_{\text{in}}$ (élève).
- La sortie est **inversée** (négative) dans la topologie de base.

Usage : quand la tension d'entrée *traverse* la tension de sortie — typiquement une batterie Li-ion ($4,2 \rightarrow 3,0\text{ V}$) qui doit fournir un $3,3\text{ V}$ stable : tantôt au-dessus, tantôt en dessous. Les versions modernes non inverseuses (**4 interrupteurs**, “buck-boost à 4 commutateurs”) sont la norme dans les chargeurs et l'alimentation des SoC nomades.

En pratique

Récapitulatif des trois topologies de base :

Topologie	Rapport	Plage	Usage type
Buck	$V_{\text{out}} = D V_{\text{in}}$	abaisse ($\leq V_{\text{in}}$)	$12 \rightarrow 3,3\text{ V}$, cœurs CPU
Boost	$V_{\text{out}} = \frac{V_{\text{in}}}{1-D}$	élève ($\geq V_{\text{in}}$)	pile $\rightarrow 5\text{ V}$, LED, PFC
Buck-boost	$V_{\text{out}} = -\frac{D}{1-D} V_{\text{in}}$	= abaisse ou élève	batterie traversant V_{out}

31.2.3 Conduction continue ou discontinue (CCM / DCM)

Formule clé

Selon la charge, le courant de la bobine peut ou non s'annuler à chaque cycle :

- **CCM (Continuous Conduction Mode)** : à charge moyenne/forte, i_L ne touche jamais zéro. Les formules ci-dessus ($V_{\text{out}} = D V_{\text{in}} \dots$) s'appliquent : le rapport ne dépend **que de** D .
- **DCM (Discontinuous Conduction Mode)** : à faible charge, i_L s'annule puis reste à zéro une partie du cycle. Le rapport de conversion se met alors à dépendre **aussi de la charge et de** L — la régulation devient non linéaire et la boucle (chapitre 32) plus délicate.

La **frontière** dépend de l'ondulation de courant $\Delta i_L = \frac{V_L t_{\text{on}}}{L}$: on passe en DCM quand le courant moyen de charge tombe sous $\Delta i_L/2$. Augmenter L ou f_{sw} réduit Δi_L et repousse la frontière DCM.

Intuition

Pourquoi le mode compte en pratique : beaucoup de convertisseurs basculent volontairement en DCM (ou en *pulse-skipping*) à faible charge pour économiser l'énergie (moins de commutations $\Rightarrow$ moins de pertes de commutation, crucial en veille — lien direct avec le chapitre 29). Mais cela complique la régulation et génère un bruit à fréquence variable, gênant pour les circuits analogiques voisins. Les bons contrôleurs offrent un choix : **mode forcé CCM** (bruit propre à f_{sw} fixe) ou **mode automatique** (rendement maximal en veille). C'est un réglage de conception, pas un détail.

31.3 Niveau Ingénieur

Niveau Ingénieur

Les pertes réelles, l'ondulation de sortie, les contraintes de layout, et le choix des composants. Prérequis : chapitres 8, 11 (puissance), 17 (commutation MOSFET).

31.3.1 Le bilan des pertes : où passe le rendement

Formule clé

Le rendement réel (85–98 %) est limité par cinq familles de pertes :

- Pertes de conduction :** $R_{DS,on}$ des MOSFET (chapitre 17) et R_L série de la bobine, parcourus par I_{out} : $P_{cond} = I^2(R_{DS,on} + R_L)$.
- Pertes de commutation :** à chaque transition, le MOSFET passe par un état où V et I sont non nuls simultanément (recouvrement). $P_{sw} = \frac{1}{2}V_{in} I (t_r + t_f) f_{sw}$: elles croissent **linéairement avec f_{sw}** .
- Pertes de grille :** charger/décharger la capacité de grille Q_g à chaque cycle : $P_g = Q_g V_{drive} f_{sw}$.
- Pertes diode** (si non synchrone) : $P_D = V_F \cdot I_{out} \cdot (1 - D)$ — $V_F \approx 0,4\text{ V}$ (Schottky) pèse lourd à basse tension de sortie. D'où le **redressement synchrone** (un MOSFET à la place de la diode) dès que le rendement compte.
- Pertes magnétiques :** hystérésis + courants de Foucault dans le noyau (chapitre 32).

Attention

Le compromis fréquence fondamental :

- $f_{sw} \uparrow \Rightarrow$ bobine et condensateurs plus **petits** (l'ondulation $\Delta i_L \propto 1/f_{sw}$ baisse) : SMPS compact, c'est pourquoi les chargeurs modernes (GaN) montent à plusieurs MHz.
- $f_{sw} \uparrow \Rightarrow$ pertes de commutation et de grille **augmentent** (linéaire en f), et l'EMI empire (chapitre 33, à venir, partie IX).

L'optimum se situe typiquement entre 100 kHz et quelques MHz, repoussé vers le haut par les transistors rapides (GaN, SiC) qui réduisent t_r, t_f et Q_g .

31.3.2 L'ondulation de sortie

Formule clé

La sortie n'est jamais parfaitement continue : elle porte une **ondulation** résiduelle à f_{sw} . Pour un buck :

$$\Delta V_{out} = \underbrace{\frac{\Delta i_L}{8 C f_{sw}}}_{\text{terme capacitif}} + \underbrace{\Delta i_L \cdot ESR}_{\text{terme ESR}}$$

En pratique, le terme ESR domine : l'ondulation est surtout $\Delta i_L \times ESR$ du condensateur de sortie. C'est pourquoi on utilise des condensateurs à faible ESR (céramiques, polymères) en sortie de découpage — l'inverse exact de certains LDO (chapitre 30) qui *exigent* un ESR minimal pour leur stabilité. **Le condensateur de sortie d'un SMPS et celui d'un LDO obéissent à des cahiers des charges opposés.**

31.3.3 Le layout : là où les découpages échouent

Attention

Un SMPS mal routé ne fonctionne pas — ou pollue tout le circuit. Les courants commutés ont des di/dt énormes (ampères en nanosecondes). La règle cardinale : **minimiser la surface des boucles à fort di/dt** .

- **La boucle chaude** (*hot loop*) — entrée, interrupteur haut, interrupteur bas/diode, condensateur d'entrée — doit être la plus petite possible : son inductance parasite $\times di/dt$ crée des surtensions (*ringing*) et rayonne (antenne-cadre, partie IX).
- Le condensateur d'entrée doit être **au plus près** des interrupteurs.
- Le nœud de commutation V_{sw} (qui bascule de plusieurs volts en nanosecondes) est la principale source d'EMI : le garder **compact**, jamais étalé.
- Masse en plan, séparation des retours de puissance et de signal.

C'est le premier sujet où l'électronique de puissance et l'intégrité du signal (partie IX) se rejoignent : **le schéma juste ne suffit pas, le dessin du circuit imprimé fait la moitié du travail.**

31.3.4 Choisir et dimensionner : la démarche

En pratique

Méthodologie de conception d'un buck — 6 étapes :

1. **Cahier des charges** : V_{in} (plage), V_{out} , $I_{out,max}$, ondulation tolérée, rendement visé.
2. **Choisir f_{sw}** : compromis taille/pertes ; souvent imposé par le contrôleur retenu.
3. **Dimensionner L** : pour une ondulation $\Delta i_L \approx 30\%$ de I_{out} : $L = \frac{(V_{in}-V_{out})D}{\Delta i_L f_{sw}}$.
4. **Dimensionner C_{out}** : à partir de l'ondulation ΔV_{out} visée et de l'ESR.
5. **Choisir les interrupteurs** : $R_{DS,on}$, tension de claquage $> V_{in}$ avec marge, Q_g raisonnable ; arbitrer conduction vs commutation selon f_{sw} .
6. **Vérifier le thermique et le layout** : pertes totales, élévation de température, surface de la boucle chaude.

En pratique : on part rarement de zéro — on choisit un contrôleur ou un module intégré, et les outils du fabricant (WEBENCH, LTpowerCAD...) prédimensionnent. Le rôle de l'ingénieur : comprendre les compromis, vérifier les pires cas, et soigner le layout que l'outil ne fait pas.

Exercices

Niveau débutant

Exercice 31.1 — Un buck convertit 12 V en 3,3 V. (a) Quel rapport cyclique D ? (b) Si le rendement est de 90 % et la charge tire 2 A, quel courant moyen est tiré de l'entrée ?

En pratique

Solution :

- (a) $D = V_{out}/V_{in} = 3,3/12 = \mathbf{0,275}$ (l'interrupteur est fermé 27,5 % du temps).
 (b) $P_{out} = 3,3 \times 2 = 6,6 \text{ W}$. $P_{in} = 6,6/0,9 = 7,33 \text{ W}$. $I_{in,moy} = 7,33/12 = 0,61 \text{ A}$.
 Comparaison frappante avec un linéaire : un LDO tirerait 2 A de l'entrée (le courant de sortie !) pour $P_{in} = 24 \text{ W}$ et $\eta = 27\%$. Le buck tire 3 fois moins de courant d'entrée.

Exercice 31.2 — Un boost alimente une bande LED à 15 V depuis une batterie 5 V. Quel rapport cyclique ? Pourquoi viser $\times 12$ (60 V) avec ce boost serait-il déraisonnable ?

En pratique

Solution : $V_{out} = V_{in}/(1 - D) \Rightarrow 1 - D = 5/15 = 0,333 \Rightarrow D = \mathbf{0,667}$.

Pour $\times 12$: $1 - D = 1/12 = 0,083 \Rightarrow D = 0,917$. À ce rapport, l'interrupteur n'est ouvert que 8 % du temps : le courant de bobine devient énorme, les pertes de conduction ($I^2 R$) explosent, et les parasites plafonnent le gain réel bien en dessous de 12. **Au-delà de $\times 5$ –6, préférer un flyback à transformateur.**

Niveau intermédiaire

Exercice 31.3 — Un buck $12\text{V} \rightarrow 5\text{V}$, $f_{\text{sw}} = 500\text{kHz}$, $I_{\text{out}} = 3\text{A}$, vise $\Delta i_L = 30\%$ de I_{out} . (a) Calculez L . (b) Avec un condensateur de sortie d'ESR $10\text{m}\Omega$, quelle ondulation de tension (terme ESR dominant) ?

En pratique

Solution :

(a) $D = 5/12 = 0,417$. $\Delta i_L = 0,3 \times 3 = 0,9\text{A}$. $L = \frac{(V_{\text{in}} - V_{\text{out}})D}{\Delta i_L f_{\text{sw}}} = \frac{(12-5) \times 0,417}{0,9 \times 500 \times 10^3} = \frac{2,92}{4,5 \times 10^5} = 6,5\text{ }\mu\text{H}$.

(b) $\Delta V_{\text{out}} \approx \Delta i_L \times \text{ESR} = 0,9 \times 0,010 = 9\text{mV}$. Terme capacitif (avec $C = 22\text{ }\mu\text{F}$) : $\Delta i_L / (8Cf) = 0,9 / (8 \times 22 \times 10^{-6} \times 5 \times 10^5) = 10,2\text{mV}$ — ici les deux termes sont comparables ; avec un ESR plus élevé, l'ESR domine.

Exercice 31.4 — Un buck à $I_{\text{out}} = 2\text{A}$ a une ondulation de bobine $\Delta i_L = 0,8\text{A}$. À partir de quel courant de charge passe-t-il en conduction discontinue (DCM) ?

En pratique

Solution : la frontière CCM/DCM est atteinte quand le creux du courant bobine touche zéro, soit $I_{\text{out}} = \Delta i_L / 2 = 0,8 / 2 = 0,4\text{A}$.

En dessous de 400mA , le convertisseur entre en DCM : le rapport de conversion cesse de ne dépendre que de D , et la boucle de régulation doit s'adapter. Pour repousser cette frontière (rester en CCM plus bas), il faudrait augmenter L (réduire Δi_L).

Niveau ingénieur

Exercice 31.5 — Un buck $12\text{V} \rightarrow 1,2\text{V}$ (cœur CPU) à 20A , $f_{\text{sw}} = 1\text{MHz}$. MOSFET haut : $R_{\text{DS,on}} = 5\text{m}\Omega$, $t_r + t_f = 20\text{ns}$. MOSFET bas (synchrone) : $R_{\text{DS,on}} = 2\text{m}\Omega$. (a) Pertes de conduction de chaque MOSFET ? (b) Pertes de commutation du MOSFET haut ? (c) Commentez le choix du redressement synchrone.

En pratique

Solution : $D = 1,2/12 = 0,1$.

(a) MOSFET haut conduit pendant D : $P_{\text{cond,H}} = I^2 R_{\text{DS,on}} D = 20^2 \times 0,005 \times 0,1 = 0,2\text{W}$. MOSFET bas conduit pendant $(1-D)$: $P_{\text{cond,B}} = 20^2 \times 0,002 \times 0,9 = 0,72\text{W}$.

(b) $P_{\text{sw,H}} = \frac{1}{2} V_{\text{in}} I (t_r + t_f) f_{\text{sw}} = 0,5 \times 12 \times 20 \times 20 \times 10^{-9} \times 10^6 = 2,4\text{W}$. **La commutation domine largement** sur ce MOSFET haut.

(c) Une diode Schottky à la place du MOSFET bas dissiperait $V_F I (1-D) = 0,4 \times 20 \times 0,9 = 7,2\text{W}$ — inacceptable. Le redressement synchrone ($0,72\text{W}$) est **obligatoire** à ces courants. Noter aussi que le MOSFET haut gagnerait à commuter plus vite (GaN) pour réduire les $2,4\text{W}$.

Exercice 31.6 — On envisage de passer un buck de 500kHz à 2MHz . (a) Comment varie le volume de la bobine (à Δi_L constant) ? (b) Comment varient les pertes de commutation ? (c) Quel type de transistor permet ce changement et pourquoi ?

En pratique

Solution :

- (a) $L \propto 1/f_{sw}$ à Δi_L constant : L est divisée par 4. Le volume de la bobine diminue dans un rapport comparable $\Rightarrow$ convertisseur bien plus compact.
- (b) $P_{sw} \propto f_{sw}$: les pertes de commutation **quadruplent** ($\times 4$) avec un transistor donné. C'est le mur.
- (c) Les transistors **GaN** (et SiC en haute tension) ont des t_r, t_f et Q_g bien plus faibles que le silicium : ils réduisent P_{sw} et P_g d'un facteur qui compense la montée en fréquence. C'est précisément ce qui rend possibles les chargeurs ultra-compacts à plusieurs MHz. Le compromis taille/pertes est déplacé, pas supprimé.

Questions de compréhension

1. Expliquez, sans formule, pourquoi un interrupteur idéal ne dissipe aucune puissance dans ses deux états. Pourquoi la commutation *réelle* dissipe-t-elle quand même ?
2. L'équilibre des volt-secondes ($\langle V_L \rangle = 0$) suffit à trouver le rapport de conversion des trois topologies. Pourquoi cette tension moyenne est-elle nécessairement nulle en régime permanent ?
3. Le condensateur de sortie d'un buck veut un ESR *faible*, alors que certains LDO (chapitre 30) veulent un ESR *minimal garanti*. Expliquez cette opposition.
4. Pourquoi le layout d'un découpage (surface de la boucle chaude) est-il aussi critique que le schéma lui-même ? Reliez à $V = L di/dt$ sur les inductances parasites.

Résumé du chapitre

Résumé — Les Bases

Principe	Commuter au lieu de dissiper : interrupteur ouvert $I = 0$, fermé $V = 0$
Bobine	Lisse le courant ; équilibre volt-secondes $\langle V_L \rangle = 0$ donne le rapport
Buck	$V_{out} = D V_{in}$, abaisseur. Diode de roue libre recueille i_L
Rendement	85–95 % quel que soit l'écart V_{in}/V_{out} (le linéaire ne peut pas)

Résumé — Approfondissement

Boost	$V_{\text{out}} = V_{\text{in}}/(1 - D)$, élève. Pas d'isolation, plafonne vers $\times 5-6$
Buck-boost	$V_{\text{out}} = -\frac{D}{1-D}V_{\text{in}}$: abaisse ou élève (batterie traversant V_{out})
CCM / DCM	CCM : rapport = $f(D)$ seul. DCM (faible charge) : dépend aussi de la charge
Mode veille	DCM/pulse-skipping économise en veille mais bruit à f variable

Résumé — Niveau Ingénieur

Pertes	Conduction (I^2R), commutation ($\propto f_{\text{sw}}$), grille, diode, magnétiques
Compromis f_{sw}	$\uparrow f$: composants plus petits mais pertes commut. et EMI $\uparrow$. GaN/SiC repoussent le mur
Ondulation	$\Delta V_{\text{out}} \approx \Delta i_L \times ESR$ (terme ESR domine) $\Rightarrow$ faible ESR (inverse du LDO)
Layout	Minimiser la boucle chaude (di/dt énorme). Le dessin fait la moitié du travail

Chapter 32

Composants magnétiques et stabilité des alimentations

*Le chapitre précédent traitait la bobine comme idéale.
Elle ne l'est pas : son noyau sature, chauffe, et perd de l'énergie.
Et le convertisseur lui-même est une boucle d'asservissement —
qui peut osciller comme n'importe quelle boucle (chapitre 18).
Ce chapitre clôt les alimentations par leurs deux talons d'Achille :
le magnétique réel, et la stabilité de la régulation.*

Le chapitre 31 a construit les convertisseurs à découpage en supposant la bobine parfaite et la régulation acquise. Deux idéalizations dangereuses. D'abord, les **composants magnétiques réels** (bobines, transformateurs) saturent et dissipent — ils sont souvent le maillon qui limite un SMPS. Ensuite, un convertisseur est une **boucle de contre-réaction** (chapitre 18) avec un filtre LC en sortie : sa stabilité n'est jamais gratuite. Ce chapitre referme la partie VII en reliant le magnétique (chapitre 8) et l'asservissement (chapitre 18, et la future partie VIII).

32.1 Les Bases

Les Bases

Le noyau magnétique, la saturation, et pourquoi une bobine réelle n'est pas une inductance constante. Prérequis : chapitre 8 (inductance, énergie magnétique).

32.1.1 Pourquoi un noyau ? Concentrer le champ

Formule clé

Une bobine à air (chapitre 8) a une inductance faible : il faudrait énormément de spires pour stocker l'énergie d'un convertisseur. On enroule donc le fil autour d'un **noyau** ferromagnétique (ferrite, poudre de fer) qui **canalise et amplifie** le champ :

$$L = \frac{N^2 \mu_0 \mu_r A_e}{l_e}$$

où N est le nombre de spires, μ_r la perméabilité relative du noyau (de quelques centaines à plusieurs milliers), A_e la section effective et l_e la longueur du circuit magnétique.

Le noyau multiplie L par μ_r à nombre de spires égal : c'est ce qui rend les bobines de puissance compactes. **Mais μ_r n'est pas constant** — c'est toute la difficulté.

32.1.2 La saturation : la limite dure du noyau

Attention

Un noyau ne peut pas canaliser un champ infini. L'induction B croît avec le courant... jusqu'à un plafond B_{sat} (typiquement 0,3–0,4 T pour une ferrite, 1,5 T pour le fer) où tous les domaines magnétiques sont alignés. Au-delà, le noyau se comporte comme de l'air : μ_r s'effondre, et donc L **chute brutalement**.

Conséquence dramatique dans un convertisseur : si L s'effondre, $\frac{di}{dt} = \frac{V}{L}$ explose — le courant de bobine monte en flèche en quelques instants, dépassant les calibres, détruisant l'interrupteur. La saturation est l'une des premières causes de mort d'un SMPS sous-dimensionné ou en transitoire de charge.

Formule clé

Le courant de saturation se déduit de l'énergie maximale stockable :

$$B_{\text{sat}} \text{ atteint pour } I_{\text{sat}} \text{ tel que } L I_{\text{sat}} = N A_e B_{\text{sat}}$$

Règle de conception : le courant crête de la bobine (courant moyen + $\Delta i_L/2$, chapitre 31) doit rester **sous** I_{sat} , avec une marge — d'autant plus que B_{sat} *diminue* quand le noyau chauffe. Les datasheets donnent la courbe “ L en fonction du courant” (*roll-off*) : on choisit la bobine pour que L ait peu chuté au courant crête maximal.

Intuition

L'entrefer : sacrifier de la perméabilité pour gagner en courant. En insérant un petit **entrefer** (*air gap*) dans le circuit magnétique, on réduit μ_r effectif (donc L) mais on **repousse** la saturation : le noyau encaisse plus de courant avant B_{sat} . C'est pourquoi les inductances de puissance ont presque toujours un entrefer, visible ou réparti (poudre de fer). On échange de l'inductance contre de la tenue en courant — un compromis de conception fondamental.

À retenir**L'essentiel :**

1. Le noyau multiplie L par μ_r , rendant les bobines compactes.
2. Mais il **sature** à B_{sat} : au-delà, L s'effondre et le courant explose ($di/dt = V/L$).
3. Le courant crête doit rester sous I_{sat} avec marge (B_{sat} baisse en température).
4. L'entrefer échange de l'inductance contre de la tenue en courant.

32.2 Approfondissement

Les pertes dans le noyau, le transformateur, et l'isolation galvanique (flyback).

Approfondissement

Pertes fer (hystérésis et Foucault), transformateurs et inductances couplées, conversion isolée. Prérequis : chapitre 8, section précédente.

32.2.1 Les pertes dans le noyau : hystérésis et Foucault

Formule clé

Un noyau réel dissipe de l'énergie à chaque cycle de magnétisation. Deux mécanismes :

1. Pertes par hystérésis : le cycle B - H du matériau n'est pas réversible — il forme une boucle dont l'**aire** est l'énergie perdue par cycle. À fréquence f_{sw} :

$$P_{\text{hyst}} \propto f_{\text{sw}} \cdot (\text{aire du cycle } B\text{-}H) \propto f_{\text{sw}} B_{\text{max}}^n \quad (n \approx 1,6\text{--}2,5)$$

2. Pertes par courants de Foucault (*eddy currents*) : le champ variable induit des courants dans le noyau conducteur (loi de Faraday, chapitre 8), qui dissipent par effet Joule :

$$P_{\text{Foucault}} \propto f_{\text{sw}}^2 B_{\text{max}}^2$$

Elles croissent en f^2 — d'où l'usage de **ferrites** (isolantes, donc peu de courants induits) en haute fréquence, et de tôles **feuilletées** isolées en basse fréquence (transformateurs secteur 50 Hz).

Attention

Les pertes totales d'une bobine ont deux origines à ne pas confondre :

- **Pertes cuivre** ($P = R_{\text{DC}} I^2 + \text{effet de peau/proximité en HF}$) : dans le *fil*.
- **Pertes fer** (hystérésis + Foucault) : dans le *noyau*, indépendantes du courant de charge mais dépendantes de B_{max} et f_{sw} .

À faible charge, les pertes fer dominent (d'où le mauvais rendement en veille) ; à forte charge, les pertes cuivre prennent le dessus. Le rendement d'un SMPS en cloche — maximal à charge moyenne — vient directement de cette compétition.

32.2.2 Le transformateur : deux bobines, un noyau

Formule clé

Deux enroulements sur le même noyau forment un **transformateur** : le flux créé par le primaire traverse le secondaire (chapitre 8, induction mutuelle). En régime sinusoïdal :

$$\frac{V_2}{V_1} = \frac{N_2}{N_1} \quad \frac{I_2}{I_1} = \frac{N_1}{N_2}$$

Le transformateur **transforme** les tensions/courants (d'où son nom), **isole** galvaniquement primaire et secondaire (aucune connexion électrique directe — sécurité), et adapte les impédances (Z vue $\propto (N_1/N_2)^2$).

Limite fondamentale : un transformateur ne transmet que du courant variable. En continu, $dB/dt = 0$, aucune tension induite : le transformateur est “transparent” au DC. C’est pourquoi il faut *hacher* la tension (découpage !) pour la transmettre à travers un transformateur — ce que fait tout convertisseur isolé.

32.2.3 La conversion isolée : le flyback

Formule clé

Le **flyback** est le convertisseur isolé le plus répandu (chargeurs, alimentations < 100 W). C’est un buck-boost (chapitre 31) dont la bobine est remplacée par deux enroulements couplés :

- **Phase ON** : l’interrupteur primaire conduit, le courant monte dans le primaire, l’énergie s’**accumule dans le noyau** (la diode secondaire est bloquée — les enroulements sont en opposition).
- **Phase OFF** : l’interrupteur s’ouvre, l’énergie stockée se **déverse au secondaire** à travers la diode, vers la charge isolée.

La bobine couplée est donc une **inductance de stockage à deux enroulements**, pas un vrai transformateur (qui transfère en temps réel). Le rapport N_2/N_1 et le rapport cyclique fixent ensemble la tension de sortie, qui peut être inférieure, supérieure, et **isolée** — d'où son succès pour les alimentations secteur où l’isolation est obligatoire.

Intuition

Pourquoi l’isolation galvanique est non négociable sur secteur : relier directement le 230 V secteur à un circuit accessible mettrait l’utilisateur en contact avec le réseau (danger mortel, et masses référencées au neutre/phase). Le transformateur (ou la bobine couplée du flyback) coupe toute liaison conductrice : le secondaire “flotte”, référencé à sa propre masse. C’est la barrière de sécurité de toute alimentation murale — et un sujet central de la partie IX (CEM, courants de fuite, condensateurs Y).

32.3 Niveau Ingénieur

Niveau Ingénieur

La stabilité de la boucle de régulation : le convertisseur comme système asservi, le pôle LC, le zéro ESR, et la compensation. C'est l'aboutissement du chapitre 18 appliqué aux alimentations. Prérequis : chapitre 18 (marges de phase/gain, pôles), chapitre 13 (Bode).

32.3.1 Le convertisseur est une boucle d'asservissement

Formule clé

Tout convertisseur régulé (linéaire ou découpage) est une **boucle de contre-réaction** (chapitre 18) :

$$V_{\text{out}} \rightarrow \text{diviseur} \rightarrow \text{comparaison à } V_{\text{ref}} \rightarrow \text{correcteur} \\ \rightarrow D \rightarrow \text{étage de puissance} \rightarrow V_{\text{out}}$$

Comme toute boucle, elle obéit au critère de stabilité du chapitre 18 : au gain unité ($|T| = 1$), la **marge de phase** doit rester suffisante ($> 45^\circ$, idéalement 60°). Si la phase atteint -180° avant le croisement, le convertisseur **oscille** — ondulation incontrôlée, bruit, voire destruction.

La spécificité du découpage : l'étage de puissance contient un **filtre LC** en sortie (la bobine + le condensateur), qui introduit des pôles et des zéros bien plus problématiques que le pôle unique d'un AOP.

32.3.2 Le pôle double LC et le zéro ESR

Formule clé

Le filtre de sortie L-C d'un buck crée une paire de pôles complexes à la fréquence de résonance :

$$f_{LC} = \frac{1}{2\pi\sqrt{LC}}$$

Le danger : un pôle double fait chuter la phase de -180° d'un coup au voisinage de f_{LC} — exactement la limite de stabilité. Sans correction, la boucle est au mieux marginalement stable (elle "sonne").

Le sauveur (parfois) : le zéro ESR. La résistance série du condensateur de sortie crée un zéro $f_z = 1/(2\pi ESR C)$ qui **remonte** la phase de $+90^\circ$. C'est le même mécanisme qu'au chapitre 30 pour le LDO. D'où un constat important : **l'ESR du condensateur de sortie influence la stabilité, pas seulement l'ondulation**. Les condensateurs céramiques à très faible ESR, excellents pour l'ondulation, peuvent *déstabiliser* une boucle conçue pour un zéro ESR — il faut alors compenser activement.

Attention

Le zéro du demi-plan droit (RHPZ) : le piège du boost et du flyback. Les convertisseurs **élevateurs** (boost, buck-boost, flyback) possèdent un **zéro dans le demi-plan droit**. Ce zéro a un comportement contre-intuitif et dangereux : pour *augmenter* la sortie, le contrôleur augmente D ...ce qui **réduit** transitoirement le courant envoyé à la charge (l'énergie reste plus longtemps dans la bobine côté primaire). La sortie baisse *d'abord* avant de monter.

Conséquence : le RHPZ ajoute du retard de phase **sans** apport de gain favorable — il est impossible à compenser directement. La seule parade est de placer la fréquence de croisement de la boucle **bien en dessous** du RHPZ (typiquement $f_c < f_{\text{RHPZ}}/5$), ce qui **limite fondamentalement** la rapidité de réponse des convertisseurs élevateurs. C'est une raison majeure pour laquelle un boost répond plus lentement aux transitoires qu'un buck.

32.3.3 La compensation : façonner la boucle

Formule clé

Le rôle du **correcteur** (compensateur) est de modeler le gain et la phase de la boucle pour garantir la marge de phase au croisement. Trois types standard :

- **Type I** (intégrateur pur) : annule l'erreur statique, mais -90° de phase partout. Réservé aux systèmes à pôle unique (certains convertisseurs en mode courant).
- **Type II** (un zéro + un pôle) : ajoute un **remontée de phase** (*phase boost*) jusqu'à $\sim 90^\circ$ pour compenser un pôle dominant. Standard du mode courant.
- **Type III** (deux zéros + deux pôles) : remontée jusqu'à $\sim 180^\circ$, nécessaire pour compenser le **pôle double LC** d'un convertisseur en mode tension. C'est le compensateur le plus courant des bucks en mode tension.

On place les zéros du compensateur *avant* ou *autour* de f_{LC} pour “rattraper” la phase que le pôle double fait chuter — exactement la logique des marges du chapitre 18.

Formule clé

Mode tension vs mode courant : deux façons de fermer la boucle.

- **Mode tension** (*voltage mode*) : on régule directement sur V_{out} . Simple, mais le pôle double LC exige un compensateur Type III complexe.
- **Mode courant** (*current mode*) : une boucle interne rapide régule le *courant de bobine*, et une boucle externe lente régule la tension. Avantages décisifs : le pôle double LC est “cassé” (la bobine devient une source de courant vue de la boucle externe $\Rightarrow$ un seul pôle dominant, compensable en Type II), protection en courant intrinsèque, meilleure réjection de ligne. **C'est l'architecture dominante des SMPS modernes**, malgré sa sensibilité au bruit et le besoin de compensation de pente (*slope compensation*) au-delà de $D = 0,5$.

Intuition

Tout converge vers le chapitre 18. La stabilité d'une alimentation n'est pas un sujet à part : c'est l'analyse de boucle (gain de boucle, marges de phase et de gain, pôles et zéros sur le diagramme de Bode) appliquée à un système de puissance. Le filtre LC, le zéro ESR, le RHPZ ne sont que des pôles et zéros supplémentaires à placer sur le tracé. **Concevoir l'alimentation, c'est faire de l'asservissement** — ce que la partie VIII formalisera complètement avec Laplace, le lieu des racines et les correcteurs PID. L'alimentation est le premier grand système asservi de ce livre.

Exercices

Niveau débutant

Exercice 32.1 — Une bobine de puissance a $L = 10\text{ }\mu\text{H}$, un noyau de section $A_e = 40\text{ mm}^2$, $N = 12$ spires, et $B_{\text{sat}} = 0,35\text{ T}$. (a) Quel est le courant de saturation I_{sat} ? (b) Si le courant crête de l'application est de 8 A , la bobine convient-elle ?

En pratique**Solution :**

- (a) $L I_{\text{sat}} = N A_e B_{\text{sat}} \Rightarrow I_{\text{sat}} = \frac{N A_e B_{\text{sat}}}{L} = \frac{12 \times 40 \times 10^{-6} \times 0,35}{10 \times 10^{-6}} = \frac{1,68 \times 10^{-4}}{10^{-5}} = 16,8\text{ A}$.
 (b) Crête $8\text{ A} < I_{\text{sat}} = 16,8\text{ A}$: oui, avec une marge confortable ($\times 2$). Mais vérifier B_{sat} à chaud (il baisse) et la marge en transitoire de charge.

Exercice 32.2 — Pour un transformateur de rapport $N_1 : N_2 = 10 : 1$ alimenté par un primaire à 230 V , quelle tension au secondaire ? Pourquoi ce transformateur ne fonctionne-t-il pas si on applique 230 V *continus* au primaire ?

En pratique

Solution : $V_2 = V_1 N_2 / N_1 = 230 / 10 = 23\text{ V}$ (en alternatif).

En continu : $dB/dt = 0 \Rightarrow$ aucune tension induite au secondaire. Pire, le primaire se comporte comme sa simple résistance DC (très faible) $\Rightarrow$ courant énorme, le transformateur grille. Un transformateur ne transmet que du **courant variable** — d'où la nécessité de hacher (découpage).

Niveau intermédiaire

Exercice 32.3 — Un buck a $L = 6,8\text{ }\mu\text{H}$ et $C = 47\text{ }\mu\text{F}$. (a) Calculez la fréquence de résonance f_{LC} du filtre de sortie. (b) Pourquoi cette fréquence est-elle critique pour la stabilité ? (c) Si l'ESR du condensateur est $30\text{ m}\Omega$, à quelle fréquence se trouve le zéro ESR ?

En pratique

Solution :

(a) $f_{LC} = \frac{1}{2\pi\sqrt{LC}} = \frac{1}{2\pi\sqrt{6,8 \times 10^{-6} \times 47 \times 10^{-6}}} = \frac{1}{2\pi\sqrt{3,2 \times 10^{-10}}} = \frac{1}{2\pi \times 1,79 \times 10^{-5}} = 8,9 \text{ kHz}.$

(b) Le pôle double LC à 8,9 kHz fait chuter la phase de -180 : c'est exactement le seuil d'instabilité. La boucle doit être compensée (Type III en mode tension) pour restaurer la marge de phase au croisement.

(c) $f_z = \frac{1}{2\pi ESR C} = \frac{1}{2\pi \times 0,030 \times 47 \times 10^{-6}} = 113 \text{ kHz}.$ Ce zéro remonte la phase de $+90$ au-dessus de 113 kHz — utile s'il tombe avant le croisement.

Exercice 32.4 — Un noyau dissipe 0,5 W de pertes fer à 100 kHz pour une induction $B_{\max}$ donnée. En supposant les pertes dominées par les courants de Foucault, estimez les pertes fer à 300 kHz (même $B_{\max}$). Conclusion ?

En pratique

Solution : pertes Foucault $\propto f^2$ à $B_{\max}$ constant. $\left(\frac{300}{100}\right)^2 = 9$. $P = 0,5 \times 9 = 4,5 \text{ W}.$ Multiplier la fréquence par 3 multiplie les pertes Foucault par 9 : c'est intenable. En pratique, en montant en fréquence on **réduit aussi** $B_{\max}$ (bobine plus petite, moins de spires) ce qui compense partiellement, et on choisit des ferrites optimisées HF. Mais cela illustre pourquoi les pertes magnétiques bornent la montée en fréquence (chapitre 31) autant que les pertes de commutation.

Niveau ingénieur

Exercice 32.5 — Un boost a un zéro du demi-plan droit (RHPZ) à $f_{\text{RHPZ}} = 15 \text{ kHz}.$ (a) Quelle contrainte cela impose-t-il sur la fréquence de croisement f_c de la boucle ? (b) Comparez la rapidité de réponse attendue avec un buck dont la boucle croise à 50 kHz. (c) Quelle conséquence pratique pour un boost alimentant une charge à fort transitoire ?

En pratique

Solution :

(a) Règle usuelle : $f_c < f_{\text{RHPZ}}/5 = 15/5 = 3 \text{ kHz}.$ La boucle du boost ne peut pas croiser au-delà de 3 kHz sans devenir instable (le RHPZ ajoute du retard de phase non compensable).

(b) Un buck croisant à 50 kHz répond $\sim 17\times$ plus vite. La bande passante de régulation du boost est intrinsèquement limitée par le RHPZ.

(c) Le boost réagit lentement aux à-coups de charge : la sortie plonge davantage et met plus de temps à se rétablir. On compense par un **gros condensateur de sortie** (réservoir d'énergie pour tenir pendant le temps de réaction lent) plutôt que par une boucle rapide. C'est une limite physique, pas un défaut de réglage.

Exercice 32.6 — On conçoit un buck en **mode courant**. (a) Quel avantage de stabilité par rapport au mode tension ? (b) Quel type de compensateur suffit alors ? (c) Pourquoi faut-il une compensation de pente au-delà de $D = 0,5$?

En pratique**Solution :**

- (a) La boucle interne de courant fait que la bobine se comporte comme une **source de courant** vue de la boucle de tension externe. Le pôle double LC est “cassé” : il ne reste qu’un **pôle dominant** (le condensateur de sortie avec la charge). Le système est bien plus facile à stabiliser.
- (b) Un seul pôle dominant $\Rightarrow$ un compensateur **Type II** (un zéro + un pôle) suffit, contre un Type III en mode tension. Conception plus simple et plus robuste.
- (c) Au-delà de $D = 0,5$, le mode courant souffre d’une **instabilité sous-harmonique** (oscillation à $f_{sw}/2$) : une petite perturbation du courant crête s’amplifie d’un cycle à l’autre. On ajoute une **rampe de compensation** (*slope compensation*) à la consigne de courant pour amortir cette divergence. C’est un grand classique de la conception en mode courant.

Questions de compréhension

1. Pourquoi insérer un entrefer dans un noyau *réduit* l’inductance mais *augmente* la tenue en courant ? Quel compromis cela représente-t-il ?
2. Les pertes fer dépendent de B_{max} et f_{sw} mais pas du courant de charge, alors que les pertes cuivre dépendent du courant. Déduisez-en la forme en cloche du rendement d’un SMPS.
3. Le pôle double LC d’un buck fait chuter la phase de -180° . Reliez ce fait au critère de marge de phase du chapitre 18 et expliquez pourquoi un compensateur Type III est nécessaire en mode tension.
4. Le zéro du demi-plan droit d’un boost limite la bande passante de régulation. Expliquez physiquement pourquoi augmenter D fait *d’abord* baisser la sortie, et pourquoi ce zéro ne se compense pas.

Résumé du chapitre**Résumé — Les Bases**

Noyau	Multiplie L par μ_r : bobines compactes. Mais μ_r non constant
Saturation	Au-delà de B_{sat} , L s’effondre, $di/dt = V/L$ explose : mort du SMPS
Dimensionnement	Courant crête $< I_{sat}$ avec marge (B_{sat} baisse en température)
Entrefer	Échange de l’inductance contre de la tenue en courant

Résumé — Approfondissement

Pertes fer	Hystérésis ($\propto f$) + Foucault ($\propto f^2$). Ferrites en HF, tôles feuilletées en BF
Cuivre vs fer	Cuivre $\propto I^2$ (forte charge), fer $\propto B_{\max}, f$ (veille) : rendement en cloche
Transformateur	$V_2/V_1 = N_2/N_1$, isole, ne transmet que l'alternatif (d'où le hachage)
Flyback	Bobine couplée à stockage : isolé, abaisse ou élève. Standard des chargeurs

Résumé — Niveau Ingénieur

Boucle asservie	Le convertisseur est une contre-réaction : marge de phase > 45 (Ch.18)
Pôle LC	$f_{LC} = 1/(2\pi\sqrt{LC})$: chute de -180 . Zéro ESR remonte de $+90$
RHPZ	Boost/flyback : zéro demi-plan droit $\Rightarrow f_c < f_{RHPZ}/5$, réponse lente
Compensation	Type II (mode courant) ou Type III (mode tension, pôle double LC)
Mode courant	Casse le pôle LC $\Rightarrow$ Type II suffit. Standard moderne, slope comp. si $D > 0,5$

Part VIII

Asservissement

Chapter 33

Asservissement et transformée de Laplace

Le régulateur de tension, l'AOP contre-réactionné, l'alimentation à découpage : tous, sans le dire, faisaient de l'asservissement. Réguler une grandeur, c'est la mesurer, la comparer à une consigne, et corriger l'écart — en boucle. Ce chapitre donne enfin le cadre formel de cette idée omniprésente, et l'outil qui la dompte : la transformée de Laplace, qui change les équations différentielles en simple algèbre.

Depuis le chapitre 18 (la rétroaction de l'AOP) jusqu'au chapitre 32 (la stabilité du découpage), un même principe revient : la **boucle de contre-réaction**. Ce chapitre lui donne son cadre général — l'**asservissement** — et l'outil mathématique qui permet de le concevoir : la **transformée de Laplace**. Elle transforme les équations différentielles (difficiles) en fractions rationnelles en s (faciles), où pôles et zéros racontent tout le comportement. C'est l'aboutissement théorique du livre : la formalisation de ce que les chapitres précédents pratiquaient déjà.

33.1 Les Bases

Les Bases

Boucle ouverte contre boucle fermée, les éléments d'un asservissement, et pourquoi la contre-réaction est si puissante. Prérequis : chapitres 13 (réponse en fréquence), 18 (rétroaction de l'AOP).


33.1.1 Boucle ouverte, boucle fermée

Formule clé

Commande en boucle ouverte : on applique une commande *calculée* sans vérifier le résultat. Un radiateur réglé sur “puissance 1500 W” chauffe sans savoir la température de la pièce. Simple, mais aveugle : toute perturbation (fenêtre ouverte) ou erreur de modèle fausse le résultat, sans correction.

Commande en boucle fermée (asservissement) : on **mesure** la grandeur de sortie, on la **compare** à la consigne, et on corrige selon l'**écart**. Un thermostat mesure la température, la compare à 20 C, et ajuste le chauffage en continu. Le système *réagit* aux perturbations et aux erreurs — c’est ce qui fait toute la différence.

33.1.2 Les éléments d’une boucle d’asservissement



Formule clé

- **La consigne** $R(s)$: la valeur désirée (température voulue, tension de sortie...), exprimée dans le domaine de Laplace.
- **Le comparateur** (sommateur) : calcule l'**erreur** $\varepsilon(s) = R(s) - H(s)Y(s)$.
- **Le correcteur** $C(s)$: transforme l'erreur en commande (le “cerveau” — chapitre 34).
- **Le procédé** $G(s)$: le système à piloter (le moteur, le convertisseur, la pièce à chauffer).
- **Le capteur** $H(s)$: mesure la sortie et la ramène au comparateur.

Convention : les blocs sont des **fonctions de transfert** en s (la transformée de Laplace, introduite dans la section suivante), donc les signaux sont eux aussi notés dans le domaine de Laplace (R, ε, U, Y en fonction de s) — c’est ce qui rend licite l’écriture “sortie = bloc $\times$ entrée” ($Y = GU$). En temporel, ce produit serait une convolution.

On reconnaît exactement l’architecture du régulateur de tension (chapitre 30) : référence = consigne, diviseur = capteur, ampli d’erreur = comparateur + correcteur, ballast + charge = procédé. **Le régulateur était un asservissement qui ne disait pas son nom.**

33.1.3 Pourquoi la contre-réaction est si puissante

Formule clé

Le chapitre 18 l'a montré pour l'AOP ; généralisons. Si le gain direct (correcteur + procédé) est A et le retour est β , la sortie suit :

$$\frac{y}{r} = \frac{A}{1 + A\beta}$$

Quand le **gain de boucle** $A\beta \gg 1$:

$$\frac{y}{r} \approx \frac{1}{\beta}$$

Trois conséquences décisives :

1. **Précision** : la sortie ne dépend (presque) plus de A , mais seulement du retour β — des composants passifs précis et stables (un diviseur résistif).
2. **Insensibilité** : si A varie (température, vieillissement, dispersion), y/r bouge très peu — la boucle “absorbe” les imperfections du procédé.
3. **Rejet de perturbation** : une perturbation entrant dans le procédé est divisée par $1 + A\beta$ en sortie. Plus le gain de boucle est élevé, mieux la boucle “efface” les perturbations.

C'est tout l'intérêt d'asservir : échanger du gain (qu'on a en abondance) contre de la précision, de la stabilité et de l'immunité (qu'on désire).

À retenir

L'essentiel :

1. Boucle ouverte : aveugle. Boucle fermée : mesure, compare, corrige l'erreur.
2. Éléments : consigne, comparateur, correcteur $C(s)$, procédé $G(s)$, capteur $H(s)$.
3. Contre-réaction : $y/r = A/(1 + A\beta) \rightarrow 1/\beta$ si $A\beta \gg 1$.
4. On échange du gain contre précision, insensibilité et rejet de perturbation.

33.2 Approfondissement

L'outil qui rend tout cela calculable : la transformée de Laplace, les fonctions de transfert, et les pôles qui gouvernent la dynamique.

Approfondissement

La transformée de Laplace, la fonction de transfert, pôles et zéros, et les réponses des systèmes du 1^{er} et 2nd ordre. Prérequis : chapitres 9 (RC), 13 (Bode), 14 (fonctions de transfert).

33.2.1 La transformée de Laplace : pourquoi et comment

Formule clé

Les systèmes physiques sont décrits par des **équations différentielles** (un condensateur : $i = C dv/dt$; une bobine : $v = L di/dt$). Les résoudre directement est pénible. La **transformée de Laplace** les change en équations **algébriques** grâce à une propriété magique :

$$\mathcal{L}\left[\frac{df}{dt}\right] = s F(s) \quad \mathcal{L}\left[\int f dt\right] = \frac{F(s)}{s}$$

Dériver devient multiplier par s ; intégrer devient diviser par s . La variable $s = \sigma + j\omega$ est complexe : sa partie imaginaire ω est la pulsation (le régime sinusoïdal du chapitre 11 est le cas particulier $s = j\omega$), sa partie réelle σ décrit la croissance ou décroissance exponentielle.

Une équation différentielle linéaire devient ainsi une simple fraction en s , qu'on manipule avec de l'algèbre.

Intuition

Laplace généralise Fourier. Le chapitre 13 analysait les circuits en régime sinusoïdal établi avec $j\omega$: on y voyait l'amplitude et la phase à chaque fréquence. Laplace ajoute la dimension *transitoire* (le σ) : non seulement "comment le système répond à chaque fréquence", mais aussi "comment il s'établit dans le temps" (montée, oscillations, amortissement). C'est l'outil unifié du régime établi *et* du transitoire.

33.2.2 La fonction de transfert, pôles et zéros

Formule clé

La **fonction de transfert** $H(s) = Y(s)/X(s)$ caractérise entièrement un système linéaire. C'est une fraction rationnelle :

$$H(s) = K \frac{(s - z_1)(s - z_2) \cdots}{(s - p_1)(s - p_2) \cdots}$$

- Les **zéros** z_i (racines du numérateur) : fréquences où la transmission s'annule.
- Les **pôles** p_i (racines du dénominateur) : fréquences propres du système — ils **gouvernent la dynamique**.

Le critère de stabilité fondamental :

Système stable $\iff$ tous les pôles ont une partie réelle négative

Un pôle $p = \sigma + j\omega$ correspond à une réponse en $e^{\sigma t} \cos(\omega t)$. Si $\sigma < 0$: l'oscillation s'amortit (stable). Si $\sigma > 0$: elle diverge (instable). Si $\sigma = 0$: oscillation entretenue (marginal). **La stabilité se lit directement dans la position des pôles dans le plan complexe** — c'est tout l'enjeu du chapitre 34.

33.2.3 Le système du premier ordre

Formule clé

Le plus simple — déjà rencontré avec le filtre RC (chapitre 9) :

$$H(s) = \frac{K}{1 + \tau s}$$

Un seul pôle réel en $s = -1/\tau$. Réponse à un échelon :

$$y(t) = K (1 - e^{-t/\tau})$$

- τ : la **constante de temps**. À $t = \tau$, la sortie a atteint 63 % ; à $t = 3\tau$, 95 % ; à $t = 5\tau$, 99 %.
- Pas de dépassement, pas d'oscillation : un premier ordre est **toujours stable** et monotone.

C'est le comportement d'une charge de condensateur, d'une mise en température, d'un moteur en vitesse : la signature universelle du "une seule réserve d'énergie".

33.2.4 Le système du second ordre

Formule clé

Deux réserves d'énergie qui s'échangent (L et C, masse et ressort...) donnent un second ordre, décrit par sa forme canonique :

$$H(s) = \frac{K \omega_0^2}{s^2 + 2\zeta\omega_0 s + \omega_0^2}$$

- ω_0 : la **pulsation propre** (rapidité intrinsèque).
- ζ (zêta) : le **coefficient d'amortissement**, qui décide tout :

Amortissement	Pôles	Réponse à l'échelon
$\zeta > 1$ (sur-amorti)	2 pôles réels	Lente, sans dépassement
$\zeta = 1$ (critique)	1 pôle double réel	La plus rapide <i>sans</i> dépassement
$0 < \zeta < 1$ (sous-amorti)	2 pôles complexes	Rapide mais avec dépassement et oscillations
$\zeta = 0$ (non-amorti)	2 pôles imaginaires purs	Oscillation entretenue (instable en pratique)

Intuition

Le compromis rapidité/dépassement en une image. Un ζ faible donne un système rapide mais qui “dépasse” la cible et oscille avant de se stabiliser (pensez à une suspension de voiture trop souple qui rebondit). Un ζ élevé ne dépasse jamais mais est lent (suspension trop dure). L’amortissement critique $\zeta = 1$ est la frontière : le plus rapide *sans* dépassement. En pratique on vise souvent $\zeta \approx 0,7$ — un dépassement modéré ($\sim 5\%$) pour gagner en rapidité. C’est exactement le réglage d’un correcteur (chapitre 34) et la signature de la résonance LC d’un découpage (chapitre 32).

33.3 Niveau Ingénieur

Niveau Ingénieur

La précision en régime permanent, le compromis rapidité/stabilité, et la vision unifiée : tout le livre était de l’asservissement. Prérequis : chapitres 18, 30, 32.

33.3.1 La précision : erreur statique et classe du système

Formule clé

Une boucle suit-elle exactement sa consigne en régime établi ? Le **théorème de la valeur finale** donne l’erreur permanente :

$$\varepsilon_{\infty} = \lim_{t \rightarrow \infty} \varepsilon(t) = \lim_{s \rightarrow 0} s \varepsilon(s)$$

Le résultat dépend du nombre d’**intégrateurs** (pôles en $s = 0$) dans la boucle ouverte — la **classe** du système :

- **Classe 0** (aucun intégrateur) : erreur statique **non nulle** sur une consigne constante. Elle vaut $1/(1 + K)$: plus le gain K est grand, plus l’erreur est faible, mais jamais nulle.
- **Classe 1** (un intégrateur) : erreur statique **nulle** sur une consigne constante (l’intégrateur accumule l’erreur jusqu’à l’annuler), mais erreur constante sur une rampe.
- **Classe 2** (deux intégrateurs) : suit même les rampes sans erreur.

C’est pourquoi un correcteur intégral (le “I” du PID, chapitre 34) est si précieux : il ajoute un intégrateur, donc annule l’erreur statique. Le régulateur de tension du chapitre 30 atteint sa précision exactement ainsi — son ampli d’erreur à fort gain agit comme un quasi-intégrateur.

33.3.2 Le compromis fondamental : rapidité contre stabilité

Attention

On ne peut pas être à la fois infiniment rapide et infiniment stable. Augmenter le gain de boucle (pour la précision et la rapidité) rapproche les pôles de l'axe imaginaire, voire les fait passer à droite : le système devient oscillant, puis instable. C'est le même mur qu'au chapitre 18 (marges de phase) et au chapitre 32 (stabilité du SMPS), vu maintenant côté pôles :

- Gain trop **faible** : stable mais lent et imprécis (erreur statique élevée).
- Gain trop **fort** : rapide mais oscillant, dépassement excessif, voire instabilité.
- **Le bon réglage** : assez de gain pour la précision et la rapidité, pas trop pour garder une marge de stabilité ($\zeta \approx 0,7$, marge de phase $\sim 60^\circ$).

Concevoir un correcteur (chapitre 34), c'est naviguer ce compromis : placer les pôles de la boucle fermée là où l'on veut, entre rapidité et amortissement.

33.3.3 Perturbations et robustesse

Formule clé

Un bon asservissement ne suit pas seulement la consigne : il **rejette les perturbations**. Une perturbation $d(s)$ entrant dans le procédé apparaît en sortie atténuée par le gain de boucle :

$$\frac{y}{d} = \frac{G}{1 + C G H}$$

Plus $|CGH|$ est grand **dans la bande de la perturbation**, mieux elle est rejetée. Mais ce gain chute avec la fréquence (pôles) : une boucle rejette bien les perturbations **lentes** (dérive thermique, variation de charge moyenne) et mal les **rapides** (au-delà de sa bande passante). C'est exactement ce qu'on a vu au chapitre 30 : le PSRR d'un régulateur, excellent en continu, s'effondre en haute fréquence — le PSRR *est* le rejet de perturbation de la boucle d'alimentation.

33.3.4 Vision unifiée : tout le livre était de l'asservissement

Intuition

Ce chapitre révèle la structure cachée de la moitié du livre.

- L'**AOP contre-réactionné** (chapitre 18) : $y/r = A/(1+A\beta)$, gain de boucle, marges de phase — c'était un asservissement de tension.
- Le **régulateur linéaire** (chapitre 30) : référence, capteur, ampli d'erreur, ballast — un asservissement, précis grâce à son quasi-intégrateur.
- L'**alimentation à découpage** (chapitre 32) : pôle LC, compensation Type III, mode courant — un asservissement avec un procédé du second ordre.
- Le **sigma-delta** (chapitre 27), la **PLL** (chapitre 22), la **polarisation** d'un transistor (chapitre 16) : tous des boucles.

La transformée de Laplace et l'analyse des pôles sont le langage commun de tous ces systèmes. Le chapitre 34 complète l'outillage : le correcteur PID, le lieu des racines, et la lecture des marges sur Bode — de quoi **concevoir** n'importe quel asservissement, et non plus seulement le reconnaître.

Exercices

Niveau débutant

Exercice 33.1 — Un système du premier ordre a $\tau = 200$ ms. (a) Combien de temps pour atteindre 95 % de la valeur finale ? (b) 99 % ? (c) Y a-t-il un dépassement ?

En pratique

Solution :

- (a) 95 % à $t = 3\tau = 600$ ms. (b) 99 % à $t = 5\tau = 1$ s.
 (c) Non : un premier ordre n'a qu'un pôle réel, sa réponse est monotone croissante — jamais de dépassement ni d'oscillation. Le dépassement exige au moins un second ordre sous-amorti.

Exercice 33.2 — Un asservissement a un gain direct $A = 1000$ et un retour $\beta = 0,1$. (a) Quel est le gain en boucle fermée y/r ? (b) Si A chute à 500 (vieillessement), de combien varie y/r ?

En pratique

Solution :

- (a) $y/r = A/(1 + A\beta) = 1000/(1 + 100) = 1000/101 = 9,90$.
 (b) $A = 500$: $y/r = 500/(1 + 50) = 500/51 = 9,80$. Variation : $(9,90 - 9,80)/9,90 = 1\%$ pour une chute de **50 %** de A . La boucle a divisé la sensibilité par ~ 50 (le facteur $1 + A\beta$) : c'est l'insensibilité de la contre-réaction en action.

Niveau intermédiaire

Exercice 33.3 — Un système du second ordre a $\omega_0 = 100$ rad/s et $\zeta = 0,5$. (a) Les pôles sont-ils réels ou complexes ? (b) Calculez-les. (c) Le système est-il stable ?

En pratique

Solution : pôles racines de $s^2 + 2\zeta\omega_0 s + \omega_0^2 = 0$, soit $s = -\zeta\omega_0 \pm \omega_0\sqrt{\zeta^2 - 1}$.

(a) $\zeta = 0,5 < 1 \Rightarrow$ racine négative sous le radical $\Rightarrow$ pôles **complexes conjugués**.

(b) $s = -0,5 \times 100 \pm 100\sqrt{0,25 - 1} = -50 \pm 100j\sqrt{0,75} = -50 \pm 86,6j$.

(c) Partie réelle = $-50 < 0$ pour les deux pôles $\Rightarrow$ **stable**. La réponse oscille à $\sim 86,6$ rad/s en s'amortissant avec une enveloppe en e^{-50t} . Comme $\zeta < 1$, il y aura du dépassement.

Exercice 33.4 — On applique un échelon à un circuit RLC série ($R = 10\Omega$, $L = 1$ mH, $C = 1\mu\text{F}$), sortie aux bornes de C . (a) Calculez ω_0 et ζ . (b) Le régime est-il oscillant ?

En pratique

Solution : pour un RLC série, $\omega_0 = 1/\sqrt{LC}$ et $\zeta = \frac{R}{2}\sqrt{C/L}$.

(a) $\omega_0 = 1/\sqrt{10^{-3} \times 10^{-6}} = 1/\sqrt{10^{-9}} = 31\,623$ rad/s ($\approx 5,03$ kHz).

$\zeta = \frac{10}{2}\sqrt{10^{-6}/10^{-3}} = 5 \times \sqrt{10^{-3}} = 5 \times 0,0316 = 0,158$.

(b) $\zeta = 0,158 \ll 1$: régime **très oscillant** (faiblement amorti), avec un dépassement important. C'est le même second ordre que le filtre LC de sortie d'un découpage (chapitre 32) — d'où la nécessité d'amortir ou de compenser.

Niveau ingénieur

Exercice 33.5 — Une boucle de classe 0 a un gain de boucle statique $K = 49$. (a) Quelle erreur statique sur une consigne constante ? (b) Que devient-elle si on ajoute un intégrateur (classe 1) ? (c) Quel inconvénient l'intégrateur introduit-il ?

En pratique

Solution :

(a) Erreur statique classe 0 : $\varepsilon_\infty = 1/(1 + K) = 1/50 = 2\%$. La sortie se stabilise 2% en dessous de la consigne, indéfiniment.

(b) Avec un intégrateur (classe 1) : $\varepsilon_\infty = 0$. L'intégrateur accumule l'erreur tant qu'elle est non nulle, jusqu'à l'annuler complètement. C'est la précision parfaite en régime établi.

(c) L'intégrateur ajoute -90° de phase à toutes les fréquences $\Rightarrow$ il **dégrade la marge de phase** et tend à déstabiliser. Tout l'art du correcteur PID (chapitre 34) est de bénéficier de la précision du "I" sans perdre la stabilité — d'où l'ajout du terme dérivé "D".

Exercice 33.6 — Un régulateur de tension (chapitre 30) a un gain de boucle de 80 dB en continu, tombant à 20 dB à 100 kHz. (a) De combien atténue-t-il une perturbation d'alimentation à 100 Hz (gain de boucle ≈ 80 dB) ? (b) À 100 kHz ? (c) Reliez au PSRR du chapitre 30.

En pratique

Solution : le rejet de perturbation vaut $\approx 1 + |CGH| \approx |CGH|$ quand le gain est grand.

(a) À 100 Hz : 80 dB de gain de boucle $\Rightarrow$ atténuation $\times 10^{80/20} = \times 10\,000$. Une ondulation de 100 mV devient 10 μ V. Excellent.

(b) À 100 kHz : 20 dB $\Rightarrow$ atténuation $\times 10 =$ seulement. Une ondulation de 100 mV devient 10 mV. Médiocre.

(c) C'est exactement le PSRR : il *est* le gain de boucle de l'alimentation vu comme rejet de perturbation. Fort en continu, faible en HF — d'où l'inefficacité d'un LDO seul contre l'ondulation de découpage (chapitre 30), et la nécessité d'un filtrage LC complémentaire.

Questions de compréhension

1. En quoi une commande en boucle fermée est-elle fondamentalement supérieure à une boucle ouverte face aux perturbations et aux erreurs de modèle ? Donnez l'intuition, pas la formule.
2. La transformée de Laplace change la dérivation en multiplication par s . Pourquoi cette simple propriété rend-elle les équations différentielles solubles par algèbre ?
3. Pourquoi la stabilité se lit-elle dans le signe de la partie réelle des pôles ? Reliez un pôle $\sigma + j\omega$ à une réponse temporelle $e^{\sigma t} \cos(\omega t)$.
4. Un intégrateur annule l'erreur statique mais dégrade la stabilité. Expliquez ce double effet et pourquoi il motive l'ajout d'un terme dérivé dans un PID.

Résumé du chapitre

Résumé — Les Bases

Boucle ouverte/fermée	Ouverte : aveugle. Fermée : mesure, compare, corrige l'erreur
Éléments	Consigne, comparateur, correcteur $C(s)$, procédé $G(s)$, capteur $H(s)$
Contre-réaction	$y/r = A/(1 + A\beta) \rightarrow 1/\beta$ si $A\beta \gg 1$
Intérêt	Précision + insensibilité + rejet de perturbation (gain échangé contre qualité)

Résumé — Approfondissement

Laplace	Dériver $\rightarrow \times s$, intégrer $\rightarrow /s$: équations diff. deviennent algèbre
Fonction de transfert	$H(s) = Y/X$, fraction rationnelle. Pôles gouvernent la dynamique
Stabilité	Stable $\iff$ tous les pôles à partie réelle négative
1 ^{er} ordre	$K/(1 + \tau s)$: monotone, 63 % à τ , toujours stable
2 nd ordre	ω_0, ζ : $\zeta < 1$ oscillant, $\zeta = 1$ critique, $\zeta \approx 0,7$ optimal

Résumé — Niveau Ingénieur

Précision	Classe (nb d'intégrateurs) : classe 0 erreur $1/(1+K)$, classe 1 erreur nulle
Compromis	Rapidité vs stabilité : gain $\uparrow$ rapproche les pôles de l'instabilité
Rejet perturbation	$y/d = G/(1 + CGH)$: fort en BF, faible en HF (= le PSRR du Ch.30)
Vision unifiée	AOP, régulateur, SMPS, PLL, sigma-delta : tous des asservissements

Chapter 34

Correcteur PID, lieu des racines et marges de stabilité

Le chapitre précédent a posé le cadre : une boucle, un procédé, un correcteur.

Restait la question décisive — comment régler ce correcteur ?

*Trois actions suffisent à dompter presque tous les systèmes :
proportionnelle, intégrale, dérivée. Ce chapitre montre ce que fait
chacune, comment placer les pôles de la boucle fermée (lieu des racines),
et comment lire la stabilité directement sur Bode.*

Le chapitre 33 a formalisé l'asservissement et introduit Laplace ; il restait le correcteur $C(s)$ comme une boîte à remplir. Ce chapitre la remplit avec le **PID**, le correcteur universel de l'industrie : trois actions élémentaires — **P**roportionnelle, **I**ntégrale, **D**érivée — dont la combinaison règle le compromis précision / rapidité / stabilité. On verra ensuite deux outils de conception complémentaires : le **lieu des racines** (où vont les pôles quand on monte le gain) et la lecture des **marges** sur Bode (chapitre 18). C'est le chapitre qui transforme la compréhension des boucles en capacité à les *concevoir*.

34.1 Les Bases

Les Bases

Les trois actions du PID — ce que chacune fait, son intérêt et son défaut. Prérequis : chapitre 33 (boucle fermée, erreur, classe), chapitre 18 (rétroaction).

34.1.1 L'action proportionnelle (P) : réagir à l'erreur

Formule clé

La commande est proportionnelle à l'erreur :

$$u = K_p \varepsilon$$

Plus l'écart est grand, plus on corrige fort. C'est l'instinct de base : « loin de la cible $\Rightarrow$ pousser fort ; proche $\Rightarrow$ pousser doucement ».

Effets de K_p :

- $K_p \uparrow$: réponse plus **rapide** et erreur statique **réduite** (mais jamais nulle en classe 0, chapitre 33 : $\varepsilon_\infty = 1/(1 + K)$).
- K_p trop grand : la boucle **oscille**, puis devient instable (les pôles se rapprochent de l'axe imaginaire).

Le défaut intrinsèque du P seul : l'erreur résiduelle. Pour produire une commande, il faut une erreur non nulle ($u = K_p \varepsilon$: si $\varepsilon = 0$, $u = 0$). Un correcteur purement proportionnel laisse donc toujours un écart permanent — il faut le terme intégral pour l'effacer.

34.1.2 L'action intégrale (I) : effacer l'erreur résiduelle

Formule clé

La commande intègre l'erreur dans le temps :

$$u = K_i \int \varepsilon dt$$

Tant qu'il reste une erreur, l'intégrale **s'accumule** et pousse la commande — jusqu'à ce que l'erreur soit **exactement nulle**. C'est l'intégrateur de la classe 1 (chapitre 33) qui annule l'erreur statique.

Effets de K_i :

- **Erreur statique nulle** : l'avantage décisif. La sortie atteint exactement la consigne en régime établi.
- **Mais -90 de phase** ajoutés (un intégrateur, chapitre 33) : l'intégrale **dégrade la stabilité** et ralentit la réponse. Trop d'intégrale $\Rightarrow$ oscillations lentes.

34.1.3 L'action dérivée (D) : anticiper

Formule clé

La commande réagit à la **vitesse** de variation de l'erreur :

$$u = K_d \frac{d\varepsilon}{dt}$$

Si l'erreur diminue vite, le dérivé **freine** la commande à l'avance, avant d'atteindre la cible : il **anticipe** et amortit. C'est le terme qui ajoute de l'amortissement et réduit le dépassement.

Effets de K_d :

- +90 de phase (un dérivateur) : il **améliore la marge de phase** et la stabilité, autorise un K_p plus élevé donc une réponse plus rapide sans osciller.
- **Mais il amplifie le bruit** : dériver un signal bruité (chapitre 18, e_n) accentue les hautes fréquences. Un dérivé pur est inutilisable tel quel — il faut le filtrer (niveau ingénieur).

Intuition

Conduire une voiture résume le PID. Le **P** regarde l'écart actuel à la ligne (corriger proportionnellement). Le **I** corrige un défaut persistant (volant légèrement décentré $\Rightarrow$ on accumule une correction jusqu'à rouler droit). Le **D** anticipe : voyant le virage *arriver*, on tourne *avant* de dévier. P réagit au présent, I corrige le passé accumulé, D anticipe le futur.

À retenir

L'essentiel :

1. **P** ($K_p\varepsilon$) : rapidité, réduit l'erreur sans l'annuler. Trop $\Rightarrow$ oscille.
2. **I** ($K_i\int\varepsilon$) : annule l'erreur statique, mais -90 de phase $\Rightarrow$ déstabilise.
3. **D** ($K_d d\varepsilon/dt$) : anticipe, amortit, $+90$ de phase, mais amplifie le bruit.
4. Le PID combine les trois : précision (I) + rapidité (P) + amortissement (D).

34.2 Approfondissement

Le PID complet, l'effet de chaque action sur la réponse, et le réglage du correcteur.

Approfondissement

La fonction de transfert du PID, l'effet des termes sur la réponse indicielle, et les méthodes de réglage. Prérequis : chapitres 13 (Bode), 33 (Laplace, pôles).

34.2.1 La fonction de transfert du PID

Formule clé


En combinant les trois actions et en passant en Laplace (chapitre 33) :

$$C(s) = K_p + \frac{K_i}{s} + K_d s = K_p \left(1 + \frac{1}{T_i s} + T_d s \right)$$

- $T_i = K_p/K_i$: la **constante de temps d'intégration** (temps pour que l'action I égale l'action P).
- $T_d = K_d/K_p$: la **constante de temps de dérivation** (horizon d'anticipation).

Le PID apporte un **pôle à l'origine** (l'intégrateur, en $s = 0$) et **deux zéros** (réglables via T_i, T_d). Ces deux zéros sont les leviers du concepteur : on les place pour “rattraper” la phase que les pôles du procédé font chuter — c’est précisément le rôle des compensateurs Type II/III du découpage (chapitre 32), qui sont des PID déguisés.

34.2.2 L'effet de chaque action sur la réponse indicielle



Formule clé

Lecture du graphe :

- **P seul** (bleu) : réponse rapide mais se stabilise *sous* la consigne — l’erreur statique résiduelle.
- **PI** (orange) : l’intégrale efface l’erreur (la courbe rejoint la consigne) mais au prix d’un **dépassement** et d’oscillations (le -90 de l’intégrateur).
- **PID** (rouge) : le terme dérivé amortit $\Rightarrow$ montée rapide, dépassement réduit, et toujours erreur nulle. Le meilleur compromis.

En pratique

Effet qualitatif d'une augmentation de chaque gain (toutes choses égales) :

Gain	Rapidité	Dépass.	Err. stat.	Stabilité
$K_p \uparrow$	augmente	augmente	diminue	dégrade
$K_i \uparrow$	augmente	augmente	annule	dégrade
$K_d \uparrow$	$\approx$	diminue	$\approx$	améliore

Ce tableau guide le réglage manuel : on augmente K_p pour la rapidité, on ajoute K_i pour la précision, on dose K_d pour amortir le dépassement qu'ils créent.

34.2.3 Régler un PID : les méthodes

Formule clé

Réglage manuel (le plus courant en pratique) : augmenter K_p jusqu'à une réponse vive mais limite-oscillante, ajouter K_i pour annuler l'erreur statique, puis K_d pour réduire le dépassement. Itérer.

Méthode de Ziegler-Nichols (réglage empirique classique) : on augmente K_p (sans I ni D) jusqu'au **gain critique** K_u où la boucle oscille de façon entretenue, à la **période** T_u . Des formules empiriques donnent alors K_p , T_i , T_d à partir de K_u et T_u . Rapide mais agressif (dépassement marqué) : un point de départ, pas un réglage final.

Réglage par modèle : si l'on connaît $G(s)$, on place les pôles de la boucle fermée à la position désirée (lieu des racines, niveau ingénieur) ou l'on impose une marge de phase cible sur Bode. C'est l'approche de conception, par opposition à l'empirique.

34.3 Niveau Ingénieur


Niveau Ingénieur

Le lieu des racines, les marges de stabilité sur Bode, et le PID réel (filtrage du dérivé, anti-windup, version numérique). Prérequis : chapitres 13 (Bode), 18 (marges), 33 (pôles).

34.3.1 Le lieu des racines : où vont les pôles

Formule clé

Le **lieu des racines** (*root locus*) trace le déplacement des **pôles de la boucle fermée** dans le plan complexe quand on fait varier un paramètre — typiquement le gain K — de 0 à l'infini.



Formule clé

Règles de lecture :


- Les branches **partent des pôles** de la boucle ouverte ($K = 0$, croix bleues) et finissent sur les zéros ou à l'infini ($K \rightarrow \infty$).
- Quand K augmente, les pôles se déplacent : ici ils se rejoignent sur l'axe réel, puis **partent en complexes** (le système devient oscillant) et **montent vers l'axe imaginaire**.
- Le point de croisement de l'axe imaginaire donne le **gain critique** K_{crit} : au-delà, les pôles passent dans le demi-plan droit ($\sigma > 0$) $\Rightarrow$ **instabilité** (chapitre 33).

L'intérêt pour le concepteur : le lieu des racines montre d'un coup d'œil jusqu'où l'on peut pousser le gain, et où placer les zéros du correcteur (PID) pour "tirer" les branches vers la gauche (plus de stabilité) ou les amortir. Ajouter un zéro attire le lieu vers lui — c'est ainsi que le terme dérivé stabilise.

34.3.2 Les marges de stabilité sur Bode

Formule clé

La même information se lit sur le diagramme de Bode du **gain de boucle** $T(s) = C(s)G(s)H(s)$ (chapitres 13, 18), souvent plus pratique en conception fréquentielle :



Formule clé

Les deux marges (chapitre 18, formalisées) :

- **Marge de phase** : à la fréquence de croisement f_c (où $|T| = 0$ dB), c'est l'écart entre la phase réelle et -180 . Une marge > 45 (idéalement 60) garantit un amortissement correct ($\zeta \approx 0,7$, chapitre 33).
- **Marge de gain** : à la fréquence où la phase atteint -180 , c'est l'écart en dB entre $|T|$ et 0 dB. Une marge > 6 dB ($\times 2$) donne une réserve avant l'instabilité.

Le lien entre les deux représentations : le point où le lieu des racines croise l'axe imaginaire (gain critique) correspond exactement au point où la marge de gain s'annule sur Bode. Ce sont deux vues du **même** critère de stabilité — lieu des racines (côté pôles, plan s) et marges (côté fréquence, Bode).

34.3.3 Le PID réel : filtrage, anti-windup, numérique

Attention

Trois corrections indispensables pour un PID utilisable :

1. Filtrage du dérivé. Un dérivé pur $K_d s$ a un gain qui croît *indéfiniment* avec la fréquence : il amplifie le bruit jusqu'à saturer la commande. On utilise donc un **dérivé filtré** :

$$K_d \frac{s}{1 + \tau_f s} \quad (\tau_f \approx T_d/N, N \sim 8-20)$$

Le filtre coupe le gain au-delà de $1/\tau_f$: on garde l'anticipation utile, on jette le bruit HF.

2. Anti-windup. Si l'actionneur **sature** (un moteur ne dépasse pas sa tension max), l'erreur persiste mais la commande ne peut plus monter — pourtant l'**intégrale continue d'accumuler** (*windup*). Au retour dans la zone linéaire, cette intégrale gonflée provoque un énorme dépassement. La parade (**anti-windup**) : geler ou décharger l'intégrateur tant que la commande est saturée. Indispensable dès qu'il y a saturation — c'est-à-dire presque toujours.

3. Version numérique. Un PID est aujourd'hui presque toujours implanté dans un microcontrôleur (chapitre 26) : l'intégrale devient une somme, le dérivé une différence, le tout exécuté à la **période d'échantillonnage** T_e . Il faut T_e assez petit devant la dynamique du procédé (typiquement $T_e < T_{\text{réponse}}/10$) pour que la discrétisation (chapitre 27) ne dégrade pas la boucle, et veiller au retard d'échantillonnage qui *réduit* la marge de phase.

34.3.4 Vue d'ensemble : concevoir une boucle, de bout en bout

Intuition

La démarche complète du concepteur d'asservissement rassemble tout le livre :

1. **Modéliser le procédé $G(s)$** : identifier ses pôles (constantes de temps, résonances — chapitre 33). Un moteur, un convertisseur (chapitre 32), un étage thermique.
2. **Choisir la structure du correcteur** : P, PI, ou PID selon le besoin de précision et d'amortissement.
3. **Régler les gains** : placer les pôles de la boucle fermée (lieu des racines) ou viser une marge de phase de 60 sur Bode (chapitre 18).
4. **Ajouter les protections réelles** : filtrage du dérivé, anti-windup, et vérifier en numérique.
5. **Valider** : réponse indicielle (dépassement, temps de réponse), rejet de perturbation (chapitre 33), robustesse aux variations du procédé.

C'est exactement ce que fait, sous le capot, tout régulateur de tension (chapitre 30), tout contrôleur de découpage (chapitre 32), tout asservissement de moteur ou de température. **Le PID et l'analyse de stabilité sont l'outillage universel de la boucle fermée** — la clé de voûte qui relie l'électronique analogique (l'AOP du chapitre 18), la puissance (les alimentations) et le numérique (le calculateur qui exécute la loi de commande).

Exercices

Niveau débutant

Exercice 34.1 — Un système est asservi avec un correcteur purement proportionnel $K_p = 9$, sur un procédé de gain statique unité (classe 0). (a) Quelle est l'erreur statique relative ? (b) Comment l'annuler complètement ?

En pratique

Solution :

- (a) En classe 0, $\varepsilon_\infty = 1/(1 + K) = 1/(1 + 9) = 0,1 = 10\%$. La sortie se stabilise 10 % sous la consigne.
- (b) Ajouter une action **intégrale** (passer en PI). L'intégrateur accumule l'erreur jusqu'à l'annuler : erreur statique nulle, quel que soit le gain.

Exercice 34.2 — Associez chaque symptôme à l'action PID à ajuster : (a) la sortie n'atteint jamais tout à fait la consigne ; (b) la sortie dépasse trop et oscille avant de se stabiliser ; (c) la réponse est trop lente.

En pratique**Solution :**

- (a) Erreur résiduelle $\Rightarrow$ augmenter l'**intégrale** K_i (ou en ajouter une).
- (b) Dépassement/oscillation $\Rightarrow$ augmenter le **dérivé** K_d (amortit) ou réduire K_p/K_i .
- (c) Trop lent $\Rightarrow$ augmenter le **proportionnel** K_p (puis amortir avec K_d si ça dépasse).

Niveau intermédiaire

Exercice 34.3 — Un PID a $K_p = 2$, $K_i = 10 \text{ s}^{-1}$, $K_d = 0,05 \text{ s}$. (a) Écrivez $C(s)$. (b) Calculez les constantes T_i et T_d . (c) Quel terme domine en très basse fréquence ? En très haute fréquence ?

En pratique**Solution :**

- (a) $C(s) = 2 + \frac{10}{s} + 0,05 s$.
- (b) $T_i = K_p/K_i = 2/10 = 0,2 \text{ s}$. $T_d = K_d/K_p = 0,05/2 = 0,025 \text{ s}$.
- (c) En très basse fréquence ($s \rightarrow 0$) : le terme $K_i/s \rightarrow \infty$ domine (l'intégrale — gain énorme en continu, d'où la précision). En très haute fréquence ($s \rightarrow \infty$) : le terme $K_d s$ domine (le dérivé — d'où la nécessité de le filtrer).

Exercice 34.4 — Par la méthode de Ziegler-Nichols, on mesure un gain critique $K_u = 8$ et une période d'oscillation $T_u = 0,5 \text{ s}$. La règle PID donne $K_p = 0,6 K_u$, $T_i = 0,5 T_u$, $T_d = 0,125 T_u$. Calculez les trois paramètres.

En pratique**Solution :**

$K_p = 0,6 \times 8 = 4,8$. $T_i = 0,5 \times 0,5 = 0,25 \text{ s}$. $T_d = 0,125 \times 0,5 = 0,0625 \text{ s}$.
D'où $K_i = K_p/T_i = 4,8/0,25 = 19,2 \text{ s}^{-1}$ et $K_d = K_p T_d = 4,8 \times 0,0625 = 0,3 \text{ s}$.
À affiner ensuite : Ziegler-Nichols donne un dépassement souvent élevé ($\sim 25\%$), c'est un point de départ.

Niveau ingénieur

Exercice 34.5 — Sur le diagramme de Bode du gain de boucle, on lit à la fréquence de croisement $f_c = 1 \text{ kHz}$ une phase de -130° , et à la fréquence où la phase vaut -180° un gain de -8 dB . (a) Quelles sont les marges de phase et de gain ? (b) Le système est-il stable et bien amorti ? (c) Que faire pour augmenter la marge de phase sans changer f_c ?

En pratique

Solution :

- (a) Marge de phase = $-130 - (-180) = 50$. Marge de gain = $0 - (-8) = 8$ dB.
 (b) MP = 50 (> 45) et MG = 8 dB (> 6 dB) : **stable et correctement amorti** ($\zeta \approx 0,5-0,6$, léger dépassement acceptable).
 (c) Ajouter de l'**avance de phase** autour de f_c : un terme dérivé (ou un correcteur à avance de phase) apporte du +phase au croisement, remontant la marge vers 60 sans déplacer f_c . C'est exactement le rôle stabilisateur du "D".

Exercice 34.6 — Un PID numérique pilote un procédé dont le temps de réponse est 200 ms. (a) Quelle période d'échantillonnage T_e choisir (règle $T_e < T_{\text{rép}}/10$) ? (b) L'actionneur sature régulièrement : quel problème cela pose-t-il à l'intégrateur et quelle est la parade ? (c) Pourquoi faut-il filtrer le terme dérivé ?

En pratique

Solution :

- (a) $T_e < 200/10 = 20$ ms : on prend par exemple $T_e = 10$ ms (100 Hz), avec marge. Plus court réduit le retard de discrétisation (qui ronge la marge de phase), mais charge le calculateur.
 (b) **Windup** : pendant la saturation, l'erreur persiste et l'intégrale gonfle sans effet sur la sortie ; au retour en zone linéaire, cette intégrale énorme provoque un fort dépassement. Parade : **anti-windup** (geler/décharger l'intégrateur tant que la commande est saturée).
 (c) Le dérivé pur amplifie le bruit ($\text{gain} \propto f$) jusqu'à saturer la commande et user l'actionneur. Le **filtrage** ($K_d s / (1 + \tau_f s)$) coupe le gain en HF : on conserve l'anticipation utile sans le bruit.

Questions de compréhension

1. Pourquoi un correcteur purement proportionnel laisse-t-il toujours une erreur statique en classe 0 ? Reliez à l'équation $u = K_p \varepsilon$.
2. L'action intégrale annule l'erreur mais dégrade la stabilité ; l'action dérivée stabilise mais amplifie le bruit. Expliquez pourquoi le PID complet est un compromis entre ces effets opposés.
3. Sur le lieu des racines, que signifie le passage d'une branche dans le demi-plan droit ? Reliez ce moment au gain critique et à la marge de gain nulle sur Bode.
4. Pourquoi le windup de l'intégrateur n'apparaît-il qu'en présence de saturation de l'actionneur, et pourquoi provoque-t-il un dépassement au retour en zone linéaire ?

Résumé du chapitre

Résumé — Les Bases

Action P	$K_p \varepsilon$: rapidité, réduit l'erreur sans l'annuler. Trop $\Rightarrow$ oscille
Action I	$K_i \int \varepsilon$: annule l'erreur statique, mais $-90^\circ \Rightarrow$ déstabilise
Action D	$K_d d\varepsilon/dt$: anticipe, amortit, $+90^\circ$, mais amplifie le bruit
PID	Combine les trois : précision (I) + rapidité (P) + amortissement (D)

Résumé — Approfondissement

$C(s)$ du PID	$K_p + K_i/s + K_d s$: un pôle à l'origine + deux zéros réglables
Réponse	P : erreur statique. PI : dépassement. PID : rapide, amorti, précis
Réglage des gains	K_p rapidité, K_i précision, K_d amortissement
Méthodes	Manuel, Ziegler-Nichols (empirique), par modèle (placement de pôles)

Résumé — Niveau Ingénieur

Lieu des racines	Déplacement des pôles BF avec K : croisement de l'axe $j\omega = K_{\text{crit}}$
Marges (Bode)	Phase $> 45^\circ$, gain > 6 dB. Même critère que le lieu des racines
PID réel	Dérivé filtré ($K_d s / (1 + \tau_f s)$), anti-windup, version numérique ($T_e < T_{\text{rép}}/10$)
Démarche	Modéliser G , choisir P/PI/PID, régler (pôles ou marges), protéger, valider

Part IX

CEM et Conception de Cartes

Chapter 35

Compatibilité électromagnétique : sources, couplages et remèdes

*Tout circuit qui commute émet. Tout circuit qui mesure reçoit.
La CEM est la discipline qui fait cohabiter les deux :
comprendre comment l'énergie parasite naît, voyage et perturbe,
pour la bloquer à la source, sur le chemin, ou à l'arrivée.*

Le chapitre 29 a montré que le numérique moderne vit de fronts raides ; les chapitres 30 à 32 ont ajouté des convertisseurs qui commutent des ampères en dizaines de nanosecondes. Chacun de ces dV/dt et dI/dt est une **source électromagnétique**. Ce chapitre pose la discipline qui gère les conséquences : la **compatibilité électromagnétique** (CEM, ou EMC en anglais). On y construit le modèle source-couplage-victime, les quatre chemins de couplage, la distinction capitale mode différentiel / mode commun, le cadre normatif, puis les trois grandes familles de remèdes : filtrage, blindage, stratégie de masse. Le chapitre 36 (conception PCB) et le chapitre 37 (intégrité du signal) appliqueront ces principes au routage.

35.1 Les Bases

Les Bases

Ce que signifie « être compatible », le modèle source-couplage-victime, les quatre chemins de couplage et l'idée de mode commun — avec des exemples vécus. Prérequis : chapitres 7–9 (condensateur, bobine), notion de spectre (chapitre 13).

35.1.1 Être compatible : ne pas polluer, ne pas être pollué

Un équipement électronique est **électromagnétiquement compatible** s'il satisfait deux conditions simultanées :

1. **Émission** : il ne perturbe pas ses voisins. L'énergie parasite qu'il rejette (sur ses câbles ou dans l'air) reste sous des seuils définis.
2. **Immunité** (ou susceptibilité, vue du défaut) : il n'est pas perturbé par un environnement normal — décharge électrostatique, émetteur radio proche, parasites du réseau électrique.

Analogie

La vie en immeuble. L'émission, c'est le volume de votre musique : il existe un règlement (la norme) qui fixe le niveau sonore à ne pas dépasser. L'immunité, c'est votre capacité à dormir malgré le bruit résiduel des voisins. Un bon voisin fait les deux : il ne hurle pas, et il ne se réveille pas au moindre craquement de parquet.

Ce n'est pas optionnel : en Europe, la directive CEM conditionne le **marquage CE**. Un produit qui échoue aux essais ne peut pas être mis sur le marché. La CEM découverte en fin de projet coûte très cher (re-routage, re-certification) ; anticipée dès la conception, elle coûte quelques composants et de bonnes habitudes de routage.

35.1.2 Le triptyque source – couplage – victime

Tout problème de CEM, sans exception, se décompose en trois blocs :




Figure 35.1: Le modèle universel de la CEM : une source, un chemin de couplage, une victime. On peut agir sur chacun des trois blocs.

Ce découpage n'est pas qu'une classification : c'est une **méthode de travail**. Face à une perturbation, on cherche à identifier les trois blocs, puis on choisit où agir :

- **à la source** : ralentir les fronts inutiles, snubber, routage compact — c'est presque toujours l'action la plus efficace et la moins chère ;
- **sur le chemin** : éloigner, blinder, filtrer, torsader ;
- **à la victime** : filtrer ses entrées, la rendre moins sensible (hystérésis, bande passante limitée au nécessaire).

35.1.3 Les quatre chemins de couplage

L'énergie parasite ne voyage que de quatre façons. Les reconnaître est le premier réflexe du diagnostic.

1. **Par conduction** : source et victime partagent un conducteur (câble d'alimentation, piste, masse commune). Le parasite voyage *dans les fils*.
2. **Par couplage capacitif** : deux conducteurs proches forment un condensateur parasite C_p (chapitre 7). Une variation *de tension* rapide (dV/dt) chez l'agresseur injecte un courant $i = C_p dV/dt$ chez la victime.
3. **Par couplage inductif** : deux boucles de courant proches forment un transformateur parasite de mutuelle M (chapitre 8). Une variation *de courant* rapide (dI/dt) chez l'agresseur induit une tension $v = M dI/dt$ chez la victime.

4. **Par rayonnement** : à distance grande devant la taille des circuits et la longueur d'onde réduite (section ingénieur), le champ se détache et se propage comme une onde. Les câbles et les boucles se comportent alors en **antennes**, à l'émission comme à la réception.

Intuition

Les couplages capacitif et inductif sont les deux visages d'une même proximité : le premier est piloté par les **tensions qui varient** (champ électrique entre conducteurs), le second par les **courants qui varient** (champ magnétique entre boucles). Réflexe de diagnostic : la perturbation suit-elle un nœud à fort dV/dt (couplage capacitif) ou une maille à fort dI/dt (couplage inductif) ?

35.1.4 Mode différentiel et mode commun : le concept central

Sur une liaison à deux fils (aller et retour), le courant peut circuler de deux manières fondamentalement différentes :

- **Mode différentiel (MD)** : le courant *utile*. Il part par un fil et revient par l'autre : $+I_{MD}$ à l'aller, $-I_{MD}$ au retour. C'est le fonctionnement normal de tout circuit.
- **Mode commun (MC)** : un courant *parasite* qui circule dans le **même sens sur les deux fils** et revient par un chemin extérieur au circuit — la terre, le châssis, les capacités parasites. Le circuit ne l'a jamais demandé : il naît des imperfections.




Figure 35.2: Mode différentiel (bleu, plein) : aller-retour dans la paire, champs qui se compensent. Mode commun (rouge, pointillé) : même sens sur les deux fils, retour par la terre — la grande boucle rayonne.

Pourquoi cette distinction est-elle *le* concept central de la CEM ?

- En MD, les deux courants opposés créent des champs qui **se compensent** presque : la paire est discrète.
- En MC, les champs des deux fils **s'ajoutent**, et la boucle de retour (par la terre) est immense : le câble devient une véritable antenne. À courant égal, le MC rayonne des ordres de grandeur de plus que le MD — on le quantifiera en section ingénieur.

À retenir

La quasi-totalité des échecs en émission rayonnée d'un produit vient de **courants de mode commun de quelques microampères** sur les câbles. Pas des signaux utiles : de leurs fuites.

35.1.5 Trois scènes de la vie courante

- **Le chargeur qui brouille la radio AM** : l'alimentation à découpage (chapitre 32) injecte ses harmoniques de commutation sur le réseau (conduction) et son câble rayonne le mode commun — la radio, victime à haute impédance d'entrée, capte tout.
- **La poignée de porte qui redémarre un appareil** : décharge électrostatique (ESD), un front de plusieurs kilovolts en une nanoseconde. Couplage par conduction (dans le châssis) et par rayonnement du front.
- **Le relais qui fait planter le microcontrôleur voisin** : l'ouverture d'une charge inductive (chapitre 8) crée une surtension et un arc, riches en hautes fréquences, couplés par induction et capacité aux pistes voisines.

35.2 Approfondissement

Approfondissement

Les modèles quantitatifs des couplages, la naissance du mode commun, le paysage normatif (émission, immunité, moyens d'essai) et le filtre secteur. Prérequis : chapitres 10 (impédances complexes), 13 (spectre, Bode), 32 (découpage).

35.2.1 Couplage capacitif : modèle et remèdes

Deux conducteurs voisins (pistes parallèles, fils dans un toron) forment une capacité parasite C_p — typiquement de l'ordre du picofarad pour quelques centimètres de pistes adjacentes. Si l'agresseur porte une tension $v_a(t)$ et la victime présente une impédance Z_v vers sa masse, le diviseur C_p - Z_v donne :

Formule clé

$$V_v = \frac{Z_v}{Z_v + \frac{1}{j\omega C_p}} V_a \xrightarrow[|Z_v| \ll \frac{1}{\omega C_p}]{\text{couplage faible}} V_v \approx j\omega C_p Z_v V_a$$

soit, en temporel : $v_v \approx R_v C_p \frac{dv_a}{dt}$ (si $Z_v = R_v$ et front lent devant $R_v C_p$).

Le message physique : la tension induite croît avec la **fréquence** (ou la raideur du front), avec la **proximité** (via C_p) et avec l'**impédance de la victime**. Un nœud haute impédance (entrée d'AOP, chapitre 18) est une victime idéale.

Remèdes, par ordre d'efficacité habituelle :

1. réduire dv_a/dt à la source si le front est plus raide que nécessaire (résistance série sur une horloge, snubber) ;
2. **écran électrostatique** : un conducteur relié à la masse interposé entre les deux — le courant de C_p est dérivé vers la masse au lieu d'atteindre la victime ;
3. éloigner (C_p chute vite avec la distance), baisser Z_v quand c'est possible.

Attention

Un écran **non relié** (ou relié par un long fil inductif) ne protège presque pas : il se contente de relayer le couplage. L'efficacité d'un écran électrostatique se joue dans la qualité de sa connexion à la masse — courte et directe.

35.2.2 Couplage inductif : la surface de boucle est l'ennemie

Une boucle agresseur parcourue par $i_a(t)$ et une boucle victime partagent une mutuelle M (chapitre 8). La tension induite en série dans la boucle victime vaut :

Formule clé

$$v_v(t) = M \frac{di_a}{dt}, \quad M \propto \frac{(\text{surfaces des boucles}) \times (\text{proximité})}{\text{distance}}$$

M n'a pas d'expression simple universelle, mais sa dépendance est claire : elle croît avec les **surfaces des deux boucles** et leur proximité, et décroît vite avec la distance et le désalignement. D'où les remèdes :

1. **réduire les surfaces de boucle** — côté agresseur comme côté victime : conducteur de retour plaqué contre l'aller, paires **torsadées** (chaque demi-torsade inverse le signe du flux capté : la somme s'annule presque) ;
2. éloigner, croiser à 90° (flux nul à l'orthogonale) ;
3. un **plan de masse** sous les pistes : le courant de retour circule juste sous l'aller (chapitre 36), la surface de boucle devient minuscule.

Intuition

En CEM, on ne raisonne pas en « fils » mais en **boucles** : tout courant décrit une boucle fermée, et c'est la *surface* de cette boucle qui couple — vers l'extérieur (émission) comme depuis l'extérieur (immunité). « Où revient ce courant ? » est la question du chapitre 36.

35.2.3 Couplage par impédance commune : la masse n'est pas équipotentielle

Quand deux circuits partagent un même conducteur de retour, celui-ci a une impédance $Z_g = R_g + j\omega L_g$ — et l'inductance domine très vite : un fil ou une piste fine présente grossièrement 1 nH par millimètre (ordre de grandeur, géométrie-dépendant). Le courant du circuit 1 crée alors dans Z_g une chute de tension que le circuit 2 voit **en série avec sa référence** :

$$v_{\text{parasite}} = Z_g (i_1 + i_2) \Rightarrow \text{la référence du circuit 2 suit le courant du circuit 1.}$$

Exemple numérique : 10 cm de retour partagé ($L_g \approx 100$ nH), un étage numérique qui appelle $\Delta I = 20$ mA en 2 ns :

$$v = L_g \frac{di}{dt} \approx 100 \times 10^{-9} \times \frac{20 \times 10^{-3}}{2 \times 10^{-9}} = 1 \text{ V.}$$

Un volt de rebond de masse — de quoi corrompre n'importe quel seuil logique ou entrée analogique. C'est le même mécanisme que le *ground bounce* du chapitre 29, étendu à la carte entière.

Remèdes : ne pas partager les retours sensibles et les retours violents (séparation des chemins de courant), raccourcir, élargir, et en haute fréquence utiliser un **plan** de masse (chapitre 36) dont l'impédance est des ordres de grandeur plus faible qu'une piste.

35.2.4 D'où vient le mode commun ?

Personne ne conçoit un courant de mode commun ; il naît des **dissymétries** :

- **Dissymétrie des impédances parasites** : les deux fils d'une paire n'ont pas les mêmes capacités vers le châssis ou la terre ; un signal purement différentiel se convertit partiellement en MC (et réciproquement — la conversion marche dans les deux sens).
- **Tension de mode commun des alimentations à découpage** : le nœud de commutation (chapitre 32) impose des centaines de volts de dV/dt en quelques dizaines de nanosecondes ; à travers la capacité parasite primaire–secondaire du transformateur (dizaines de pF), un courant $i = C_{ps} dV/dt$ est injecté vers la sortie et revient par la terre : c'est un générateur de MC quasi idéal.
- **Chute de tension sur la masse** (paragraphe précédent) : le potentiel de la « masse » d'une carte oscille par rapport au châssis, et chaque câble qui part de cette carte est excité comme une **antenne monopole** contre la terre.

Cette dernière image est la bonne : **le câble est le brin rayonnant, la carte est l'excitateur**. On comprend alors pourquoi le remède universel aux échecs en rayonné consiste à traiter les câbles (ferrites de mode commun, blindage, filtrage à la traversée du châssis) et la référence de masse — pas le signal utile.

35.2.5 Le paysage normatif : que mesure-t-on, et comment ?

Les exigences se répartissent en deux familles, chacune scindée en conduit / rayonné selon le chemin :

	Émission	Immunité
Conduit (via les câbles)	Perturbations réinjectées sur le réseau, 150 kHz–30 MHz, mesurées sur un RSIL	Transitoires rapides en salves (EFT), ondes de choc (foudre), RF conduite, creux de tension
Rayonné (via l'air)	Champ électrique émis, 30 MHz–1 GHz (au-delà si horloges internes rapides), en chambre semi-anéchoïque	Champ RF imposé (émetteurs, radars), décharges électrostatiques (ESD)

Quelques repères pour se situer dans la jungle des références :

- **Émission** : famille CISPR, déclinée en normes européennes EN 550xx (par exemple CISPR 32 / EN 55032 pour les équipements multimédia). Deux classes : **A** (environnement industriel/commercial, limites plus permissives) et **B** (résidentiel, plus sévère).
- **Immunité** : série CEI 61000-4-x, chaque essai ayant sa norme : 4-2 (ESD), 4-3 (champ RF), 4-4 (transitoires rapides EFT), 4-5 (ondes de choc), 4-6 (RF conduite)...
- Le produit est couvert soit par une **norme produit** dédiée, soit par les **normes génériques** (EN 61000-6-1/-2 immunité, -3/-4 émission, selon environnement résidentiel ou industriel).

Attention

Les valeurs chiffrées données dans ce chapitre (gabarits, niveaux d'essai) sont des **ordres de grandeur typiques** destinés à la conception. Pour une certification, seule fait foi la version en vigueur de la norme applicable au produit — les limites dépendent de la classe, de la distance de mesure et de l'édition.

Émission conduite — le RSIL. On mesure entre 150 kHz et 30 MHz à travers un **RSIL** (réseau stabilisateur d'impédance de ligne, LISN en anglais) : un filtre normalisé qui isole l'équipement des parasites du réseau réel et lui présente une impédance reproductible ($50\ \Omega$ en HF), sur laquelle on prélève la tension parasite. Ordre de grandeur des limites classe B (quasi-crête) : environ 66 dB μ V à 150 kHz, décroissant vers 56 dB μ V à 500 kHz, puis 56 à 60 dB μ V jusqu'à 30 MHz — soit quelques centaines de microvolts à peine sur $50\ \Omega$.

Émission rayonnée — la chambre. De 30 MHz à 1 GHz (et au-delà pour les produits à horloges rapides), on mesure le champ électrique à distance normalisée (3 ou 10 m) en chambre semi-anéchoïque, antenne balayée en hauteur et en polarisation.




Figure 35.3: Principe d'un gabarit d'émission rayonnée (allure type classe B, détecteur quasi-crête, à 3 m). Le spectre mesuré doit rester sous la limite sur toute la bande ; une seule raie au-dessus suffit à l'échec.

Quasi-crête et valeur moyenne. Le récepteur de mesure normalisé n'utilise pas un simple détecteur crête : le détecteur **quasi-crête** (QP) pondère les événements selon leur taux de répétition — héritage de l'époque où le critère était la gêne *audible* sur un récepteur radio : un claquement rare gêne moins qu'un bourdonnement continu, à crête

égale. Une perturbation impulsionnelle rare lit donc plus bas en QP qu'en crête ; une raie continue lit pareil. Les limites sont généralement données en QP et en valeur moyenne (AV).

Immunité — niveaux d'essai typiques (environnement résidentiel, ordres de grandeur) :

Essai	Norme	Sévérité typique (résidentiel)
Décharge électro-statique	CEI 61000-4-2	± 4 kV contact, ± 8 kV air
Champ RF rayonné	CEI 61000-4-3	3 V/m, 80 MHz–1 GHz, modulé AM 80 %
Transitoires rapides des (EFT)	CEI 61000-4-4	± 1 kV sur l'alimentation, salves 5/50 ns
Ondes de choc (foudre)	CEI 61000-4-5	± 1 kV différentiel, ± 2 kV vers la terre, 1,2/50 μ s
RF conduite	CEI 61000-4-6	3 V, 150 kHz–80 MHz

Le critère de réussite est gradué : fonctionnement normal pendant l'essai (critère A), dégradation temporaire auto-récupérée (B), ou perte de fonction nécessitant une intervention (C) — le niveau exigé dépend de la fonction (un airbag n'a pas droit au critère C).

En pratique

Le détail qui piège : la modulation AM de l'essai RF. Le champ de l'essai 61000-4-3 est modulé en amplitude à 1 kHz. Toute jonction semi-conductrice non linéaire (entrée d'AOP, jonction base-émetteur — chapitres 16, 18) peut **démoduler** cette enveloppe : la perturbation à 900 MHz ressort... en signal parfaitement audible à 1 kHz dans la chaîne audio ou la mesure. C'est le mécanisme du grésillement des anciens amplis près d'un téléphone GSM. Remède : filtrer la RF *avant* la jonction (petit RC ou ferrite directement sur l'entrée).

35.2.6 Le filtre secteur : l'anatomie d'un classique

À l'interface entre le réseau et une alimentation à découpage, un filtre traite *séparément* les deux modes :

- C_X (classe de sécurité X, entre phase et neutre) : basse impédance pour le **mode différentiel** — il court-circuite les harmoniques de découpage avant qu'elles ne sortent. Valeurs typiques : 100 nF à quelques μ F.
- **Self de mode commun** L_{MC} : deux enroulements sur le même noyau, bobinés de sorte que les flux du courant *différentiel* s'annulent (le noyau ne le voit pas : pas de saturation par le courant utile) tandis que les flux du courant de *mode commun* s'ajoutent — le MC voit une forte inductance (du mH typiquement). L'imperfection du couplage laisse une **inductance de fuite** de quelques μ H... qui sert opportunément de filtre MD.




Figure 35.4: Filtre secteur type. C_X (entre phase et neutre) court-circuite le mode différentiel ; la self de mode commun L_{MC} (deux enroulements sur un même noyau, points de polarité) bloque le MC ; les condensateurs C_Y renvoient le courant de MC vers la terre de protection PE.

- C_Y (classe Y, vers la terre) : offrent au courant de MC un chemin de retour court vers PE, avant le câble. Leur valeur est **plafonnée par la sécurité** : ils injectent en permanence un courant de fuite $I = \omega C_Y U_{\text{secteur}}$ dans le conducteur de protection, limité par les normes produit (typiquement quelques centaines de μA à quelques mA ; bien plus sévère en médical). D'où des C_Y de l'ordre du nanofarad seulement — et la classe Y garantit qu'une défaillance ne met pas la phase sur la carcasse.

Attention

L'atténuation d'un filtre du commerce est spécifiée entre source et charge de $50\ \Omega$ — des impédances que ni le réseau ni votre alimentation ne présentent. Un filtre peut même **amplifier** par résonance autour de sa fréquence propre si les impédances réelles s'y prêtent (chapitre 12) et si rien ne l'amortit. Les décibels du catalogue sont un point de comparaison, pas une garantie d'installation.

35.3 Niveau Ingénieur

Niveau Ingénieur

La physique du rayonnement (pourquoi les microampères de MC dominant), champ proche et champ lointain, la théorie du blindage et sa vraie limite (les ouvertures), les stratégies de masse, l'ESD et le débogage. Prérequis : chapitres 8–9, 13, 29, 32.

35.3.1 Physique du rayonnement : la boucle et le fil

Hypothèses. Structures petites devant la longueur d'onde ($\ell \ll \lambda$), courant supposé uniforme, observation en champ lointain, orientation la plus défavorable. Ce sont les modèles élémentaires du *petit dipôle magnétique* (boucle) et du *petit dipôle électrique* (fil), suffisants pour prédire des ordres de grandeur remarquablement fiables.

Le courant différentiel rayonne par sa boucle. Une boucle de surface A parcourue par I_{MD} à la fréquence f crée à la distance r , en espace libre, un champ électrique maximal :

Formule clé

$$E_{\text{MD}} \approx 1,32 \times 10^{-14} \frac{f^2 A I_{\text{MD}}}{r} \quad [\text{V/m}], \quad f \text{ en Hz}, \quad A \text{ en m}^2, \quad I \text{ en A}, \quad r \text{ en m}$$

La dépendance en f^2 vient de deux dérivations successives : le rayonnement est piloté par la *variation* du moment magnétique, lui-même proportionnel à la fréquence dans le passage au champ lointain. Conséquence pratique : ce sont les **harmoniques élevées** des fronts (chapitre 29) qui rayonnent, pas le fondamental.

Le courant de mode commun rayonne par son câble. Un conducteur de longueur L (le câble) parcouru par I_{MC} se comporte en petit dipôle électrique :

Formule clé

$$E_{\text{MC}} \approx 6,3 \times 10^{-7} \frac{f L I_{\text{MC}}}{r} \quad [\text{V/m}], \quad \text{mêmes unités.}$$

(Les essais normalisés se déroulant au-dessus d'un plan de sol réfléchissant, le pire cas mesuré peut atteindre le double de ces valeurs d'espace libre ; l'ordre de grandeur reste le même. Ces deux expressions cessent d'être valables quand L ou $\sqrt{A}$ approchent $\lambda/4$: la structure devient une antenne résonante et rayonne encore mieux.)

En pratique

Cas réel complet — combien de courant pour échouer ? Limite d'allure classe B à 3 m : $40 \text{ dB}\mu\text{V/m} = 100 \mu\text{V/m}$ à $f = 50 \text{ MHz}$.

Mode commun, câble de $L = 1 \text{ m}$:

$$I_{\text{MC}} = \frac{E r}{6,3 \times 10^{-7} f L} = \frac{1 \times 10^{-4} \times 3}{6,3 \times 10^{-7} \times 5 \times 10^7 \times 1} \approx 10 \mu\text{A}$$

(à diviser par ~ 2 au-dessus du plan de sol de l'essai : $\approx 5 \mu\text{A}$).

Mode différentiel, boucle de $A = 10 \text{ cm}^2 = 1 \times 10^{-3} \text{ m}^2$:

$$I_{\text{MD}} = \frac{E r}{1,32 \times 10^{-14} f^2 A} = \frac{3 \times 10^{-4}}{1,32 \times 10^{-14} \times 2,5 \times 10^{15} \times 1 \times 10^{-3}} \approx 9 \text{ mA.}$$

Trois ordres de grandeur d'écart. Cinq à dix microampères de mode commun sur un câble suffisent à faire échouer un essai que dix milliampères de courant différentiel bien routé passeraient. C'est la justification quantitative du réflexe « en rayonné, traiter d'abord les câbles et le mode commun ».

35.3.2 Champ proche, champ lointain : quelle est la nature du champ ?

Autour d'une source, la structure du champ change avec la distance. La frontière se situe vers :

Formule clé

$$r_{\text{transition}} \approx \frac{\lambda}{2\pi} \quad (\text{soit } \approx 48 \text{ cm à } 100 \text{ MHz, } \approx 4,8 \text{ m à } 10 \text{ MHz}).$$

- **Champ lointain** ($r \gg \lambda/2\pi$) : onde plane locale, E et H liés par l'impédance d'onde du vide $Z_w = E/H = \eta_0 \approx 377 \Omega$, décroissance en $1/r$.
- **Champ proche** ($r \ll \lambda/2\pi$) : le champ garde la personnalité de sa source. Une source à **haute impédance** (dipôle, nœud à fort dV/dt) impose un champ dominé par E : $Z_w \gg 377 \Omega$. Une source à **basse impédance** (boucle, maille à fort dI/dt) impose un champ dominé par H : $Z_w \ll 377 \Omega$. Les composantes réactives décroissent vite ($1/r^2$, $1/r^3$) : c'est le régime des couplages capacitif et inductif des sections précédentes, qui apparaissent ainsi comme le *cas limite proche* du rayonnement.




Figure 35.5: Impédance d'onde en fonction de la distance à la source (échelles log). En champ proche, la nature du champ (E ou H dominant) dépend de la source ; au-delà de $\lambda/2\pi$, tout converge vers l'onde plane à 377Ω .

Cette classification n'est pas académique : elle détermine **quel remède fonctionne**. Un champ proche magnétique basse fréquence (transformateur 50 Hz) traverse une feuille de cuivre comme si elle n'existait pas ; un champ électrique haute impédance est arrêté par le moindre écran relié. Voyons pourquoi.

35.3.3 Le blindage : théorie...

Hypothèses. Écran conducteur plan, infini, homogène, d'épaisseur t , onde incidente normale — le modèle de Schelkunoff, transposition directe des lignes de transmission (l'écran est un tronçon de « ligne » désadaptée). L'efficacité de blindage (SE, *shielding effectiveness*) en décibels se décompose :

Formule clé

$$SE = R + A + B \quad [\text{dB}]$$

R : pertes par **réflexion** (désadaptation d'impédance onde/métal) ; A : pertes par **absorption** dans l'épaisseur ; B : correction de réflexions multiples internes (négligeable dès que $A \gtrsim 10$ dB).

Absorption. L'onde décroît dans le métal en $e^{-t/\delta}$, où δ est l'épaisseur de peau (chapitre 9) :

$$\delta = \frac{1}{\sqrt{\pi f \mu \sigma}} \Rightarrow A = 8,69 \frac{t}{\delta} [\text{dB}] \quad \delta_{\text{Cu}} \approx \frac{66 \mu\text{m}}{\sqrt{f [\text{MHz}]}} \quad (9,3 \text{ mm à } 50 \text{ Hz}, 66 \mu\text{m à } 1 \text{ MHz}).$$

Réflexion. R croît avec la désadaptation entre l'impédance d'onde incidente Z_w et l'impédance intrinsèque du métal $Z_m = \sqrt{\pi f \mu / \sigma}$ (quelques centaines de $\mu\Omega$ pour le cuivre en HF). Pour une onde plane sur du cuivre : $R \approx 108 \text{ dB}$ à 1 MHz, encore $\approx 88 \text{ dB}$ à 100 MHz. Trois conséquences structurantes :

- **Champ E, haute impédance** : désadaptation énorme avec le métal $\Rightarrow R$ colossal. Le plus mince des écrans reliés suffit (c'est l'écran électrostatique de la section précédente).
- **Champ H basse fréquence, basse impédance** : R faible et δ centimétrique $\Rightarrow$ ni la réflexion ni l'absorption ne fonctionnent. On ne « bloque » pas un champ magnétique à 50 Hz : on le **détourne** dans un matériau à haute perméabilité (mu-métal, $\mu_r \sim 10^4$ – 10^5) qui offre au flux un chemin préférentiel, ou on éloigne/réduit la boucle source.
- **Au-dessus du mégahertz**, n'importe quelle tôle conductrice donne un SE théorique supérieur à 100 dB — très au-delà des besoins. **Le matériau n'est donc jamais le facteur limitant d'un blindage HF réel.**

35.3.4 ...et sa vraie limite : les ouvertures

Un boîtier réel a des fentes (couvercle, connecteurs, aération), et c'est par elles que tout fuit. Le résultat contre-intuitif essentiel :

À retenir

La fuite d'une fente dépend de sa **plus grande dimension**, pas de sa surface. Une fente fine et longue (jointure de capot mal contactée) fuit comme une ouverture béante de même longueur : les courants de peau qui devaient circuler sur l'écran sont interrompus *sur toute la longueur* de la fente, qui se comporte en **antenne à fente** — résonante ($\text{SE} \rightarrow 0$) quand $L = \lambda/2$.

Pour une fente de longueur $L \leq \lambda/2$, l'ordre de grandeur classique :

$$\text{SE}_{\text{fente}} \approx 20 \log_{10} \left(\frac{\lambda}{2L} \right) [\text{dB}]$$

et pour n ouvertures identiques proches (espacement $\ll \lambda$), le SE diminue d'environ $10 \log_{10} n$.

Exemple : jointure de 15 cm sans contact intermédiaire, à 600 MHz ($\lambda = 50 \text{ cm}$) : $\text{SE} \approx 20 \log(50/30) \approx 4 \text{ dB}$. Le boîtier « métallique » est pratiquement transparent — quel que soit son matériau. D'où les règles de construction :

- **fractionner** : points de contact (vis, clips, joint conducteur) à intervalle $\ll \lambda_{\text{min}}/2$ de la fréquence la plus haute à contenir — viser $\lambda/20$ à $\lambda/50$ pour un SE utile ;

- **aération en guide sous coupure** : un trou profond (t) et étroit (d) est un guide d'onde utilisé sous sa fréquence de coupure ($f_c \approx 176/d$ [mm] en GHz pour un trou rond) : atténuation $\approx 32t/d$ dB, indépendante de la fréquence tant que $f \ll f_c$. C'est le principe des grilles nid-d'abeilles : beaucoup de petits trous profonds plutôt qu'une grande ouverture ;
- **traiter les câbles à la traversée** : un câble qui traverse l'écran sans précaution est la pire des ouvertures — il ramène l'antenne à *travers* le blindage. Blindage du câble repris à 360 sur le châssis (presse-étoupe CEM), ou filtrage traversant (condensateurs *feedthrough*) au passage de paroi.

Attention

Le « **pigtail** » **ruine le blindage**. Reprendre la tresse d'un câble blindé par un petit fil queue-de-cochon de quelques centimètres insère $\sim$ dizaines de nH en série : à 100 MHz, plusieurs dizaines d'ohms, alors que l'efficacité du blindage repose sur une reprise de quelques milliohms. La qualité d'un câble blindé se caractérise d'ailleurs par son **impédance de transfert** Z_t (tension induite à l'intérieur par ampère de courant de gaine, par mètre) : une reprise en pigtail multiplie le Z_t effectif par des ordres de grandeur. La règle : reprise périphérique 360, directement sur le châssis, à l'entrée du boîtier.

En pratique

Perspective : le blindage sélectif. Un écran n'est pas condamné à tout bloquer : en structurant sa surface en motifs conducteurs périodiques (*surfaces sélectives en fréquence*, et plus généralement **métasurfaces**), on réalise des parois qui réfléchissent certaines bandes et en laissent passer — voire en *récupèrent* — d'autres. C'est un axe de recherche actif : radômes filtrants, fenêtres blindées, et écrans qui convertissent l'énergie RF incidente au lieu de la dissiper.

35.3.5 Stratégies de masse : basse fréquence contre haute fréquence

D'abord distinguer trois notions que le langage courant confond :

- la **masse signal** (0 V) : référence de potentiel des circuits ;
- le **châssis** : l'enveloppe conductrice mécanique (et l'écran, quand il y en a un) ;
- la **terre de protection** (PE) : conducteur de sécurité électrique — son rôle premier est de protéger les personnes, pas les signaux.

Leur interconnexion est un choix de conception, et le bon choix dépend de la fréquence, parce que l'impédance des liaisons est inductive (~ 1 nH/mm) :

- **Basse fréquence (audio, instrumentation, $\lesssim$ centaines de kHz)** : masse en **point unique** (étoile). On maîtrise le chemin de chaque courant de retour, et surtout on évite les **boucles de masse** : deux équipements reliés à la terre en deux points distants, plus une liaison signal entre eux, forment une boucle géante ; le flux à 50 Hz qui la traverse et les courants vagabonds de terre y injectent une tension *en série avec le signal* (couplage par impédance commune à l'échelle de l'installation). C'est le ronflement des chaînes audio.

- **Haute fréquence** ($\gtrsim$ MHz) : le point unique devient une fiction — l'inductance du moindre fil de retour isole les masses ($10\text{ cm} \Rightarrow \sim 100\text{ nH} \Rightarrow 63\ \Omega$ à 100 MHz), et les capacités parasites referment de toute façon les boucles qu'on croyait avoir ouvertes. On passe en **multipoint** : toutes les masses au châssis/plan, par des liaisons courtes ($\ll \lambda/20$), le plan de masse faisant équipotentielle.
- **Systèmes mixtes** : masse **hybride** — liaison directe là où il le faut, condensateurs (transparents en HF, ouverts en BF) ou selfs/ferrites (l'inverse) pour offrir à chaque bande le schéma qui lui convient.

Quand une boucle de masse est inévitable (deux bâtiments, deux racks), on la **rompt pour le signal** sans la rompre pour la sécurité : transformateur d'isolement, optocoupleur, liaison différentielle à forte réjection de mode commun (RS-485, chapitre 28), ou self de mode commun sur la liaison.

35.3.6 Immunité : l'ESD, le front le plus raide du système

La décharge électrostatique est l'agression de référence : un corps humain chargé à plusieurs kilovolts se décharge dans le produit. La forme d'onde normalisée (CEI 61000-4-2, décharge contact) monte en **moins d'une nanoseconde** — environ 3,75 A de premier pic par kilovolt de charge, soit 30 A à 8 kV — puis s'éteint en quelques dizaines de nanosecondes.




Figure 35.6: Allure du courant de décharge ESD normalisé (contact, 8 kV). Le front subnanoseconde porte un contenu spectral significatif jusqu'au gigahertz : l'ESD est à la fois un problème de conduction et de rayonnement.

Un front de $t_r \approx 1\text{ ns}$ a un contenu spectral significatif jusqu'à $f \approx 1/(\pi t_r) \approx 300\text{ MHz}$ et au-delà (chapitre 29) : pendant la décharge, chaque piste est une antenne réceptrice et chaque centimètre d'inductance compte (30 A dans 10 nH en 1 ns : 300 V). La stratégie de protection est toujours la même :

1. **Dériver le courant vers le châssis** par le chemin le plus court, *sans* qu'il traverse l'électronique : c'est un problème de routage avant d'être un problème de composant (anneau de garde périphérique, connecteurs au châssis — chapitre 36).
2. **Écrêter** au plus près du point d'entrée : diode TVS (une diode de puissance conçue pour l'avalanche répétitive, chapitre 15) choisie pour une tension de veille au-dessus du signal et une tension d'écrtage sous la limite du circuit protégé — en tenant

compte de l'inductance série qui s'ajoute à l'écrêtage ($V = V_{\text{clamp}} + L \, di/dt$: quelques centimètres de piste ruinent la meilleure TVS).

3. **Ralentir et dissiper** ce qui reste : ferrite ou résistance série + condensateur vers la masse, formant un passe-bas pour le front résiduel.

35.3.7 Mesurer et déboguer : la CEM au quotidien

Attendre le laboratoire accrédité pour découvrir un échec est la pire stratégie. La **pré-conformité** au bureau d'études repose sur trois outils :

- **Analyseur de spectre + RSIL** : reproduire la mesure d'émission conduite sur table — valeurs absolues approximatives, mais parfaites pour comparer avant/après une modification.
- **Sondes de champ proche** (petites boucles pour H , pointes pour E) : promener la sonde sur la carte pour *localiser* les sources et les fuites — qualitatif mais redoutablement efficace, car en champ proche l'amplitude chute vite avec la distance : ce que la sonde voit fort est dessous.
- **Pince de courant RF** sur les câbles : mesurer directement I_{MC} . C'est le meilleur prédicteur d'un essai rayonné : la règle d'or dérivée du calcul de la section précédente — **quelques microampères par câble au maximum** sur les fréquences critiques — se vérifie à la pince avant de payer la chambre.

La démarche de débogage suit le triptyque : identifier la fréquence en défaut (elle signe la source : harmonique d'horloge ? raie de découpage ?), localiser à la sonde, identifier le chemin (couper/débrancher les câbles un à un est le test le plus informatif qui soit), puis traiter — source, chemin ou victime.

Exercices

Niveau débutant

Exercice 35.1 — Pour chaque situation, identifiez le chemin de couplage dominant : (a) un variateur de vitesse fait apparaître des parasites sur un capteur dont le câble chemine dans la même goulotte, parallèle sur 2 m ; (b) une perceuse fait grésiller un poste de radio FM situé dans une autre pièce ; (c) deux circuits d'une même carte partagent 8 cm de piste de masse, et le premier fait osciller la référence du second.

En pratique

Solution :

- (a) **Couplage réactif de proximité** (capacitif et/ou inductif) : longueur parallèle importante, faible distance. Les forts dV/dt du variateur privilégient le capacitif ; ses forts dI/dt l'inductif — torsader le câble capteur et l'éloigner traite les deux.
- (b) **Rayonnement** : pas de liaison ni de proximité ; les arcs des balais du moteur émettent un spectre large capté par l'antenne du récepteur.
- (c) **Impédance commune** : le courant du premier circuit crée une chute de tension dans la piste de masse partagée, vue en série par la référence du second.

Exercice 35.2 — Calculez la distance de transition champ proche / champ lointain $\lambda/2\pi$ à 10 MHz et à 1 GHz. Une sonde placée à 1 m d’une carte est-elle en champ proche ou lointain à ces deux fréquences ?

En pratique

Solution :

À 10 MHz : $\lambda = c/f = 30$ m, donc $\lambda/2\pi \approx 4,8$ m. À 1 GHz : $\lambda = 30$ cm, donc $\lambda/2\pi \approx 4,8$ cm.

À 1 m : **champ proche** à 10 MHz ($1 < 4,8$ m) — le champ dépend de la nature de la source ; **champ lointain** à 1 GHz ($1 \gg 0,048$ m) — onde plane locale, $Z_w \approx 377 \Omega$.

Niveau intermédiaire

Exercice 35.3 — Une piste d’horloge (3,3 V, fronts de 2 ns) court parallèlement à une piste analogique sur quelques centimètres : $C_p = 2$ pF. La piste victime présente $R_v = 100 \Omega$ vers la masse. (a) Vérifiez que l’approximation « couplage faible » est licite, puis estimez la tension parasite crête. (b) Un écran (piste de garde reliée à la masse) réduit C_p à 0,2 pF : nouvelle amplitude ? (c) Concluez vis-à-vis d’une marge de bruit logique de 0,4 V.

En pratique

Solution :

(a) Constante de couplage : $R_v C_p = 100 \times 2 \times 10^{-12} = 0,2$ ns $\ll t_r = 2$ ns : l’approximation dérivateur est licite.

$$v_v \approx R_v C_p \frac{dv_a}{dt} = 100 \times 2 \times 10^{-12} \times \frac{3,3}{2 \times 10^{-9}} \approx 0,33 \text{ V}.$$

(b) C_p divisé par 10 $\Rightarrow v_v \approx 33$ mV (la relation est linéaire en C_p).

(c) Sans garde, 0,33 V consomme l’essentiel d’une marge de 0,4 V : tout bruit additionnel (rebond de masse...) fait franchir le seuil. Avec la garde, un ordre de grandeur de sécurité. Et l’action à la source reste disponible : si l’horloge tolère des fronts de 10 ns, une résistance série divise encore le couplage par 5.

Exercice 35.4 — Un filtre secteur utilise deux condensateurs $C_Y = 2,2$ nF entre chaque conducteur et la terre. Réseau : 230 V / 50 Hz. (a) Calculez le courant de fuite permanent dans le conducteur de protection (cas défavorable : les deux contributions s’ajoutent). (b) La norme produit limite la fuite à 0,5 mA : le choix est-il acceptable ? (c) Même question pour un dispositif médical limité à 100 μ A — que proposez-vous ?

En pratique**Solution :**

- (a) $I = \omega(2C_Y)U = 2\pi \times 50 \times 4,4 \times 10^{-9} \times 230 \approx 0,32 \text{ mA}$.
 (b) $0,32 < 0,5 \text{ mA}$: acceptable, mais marge faible (36 %) — les tolérances des condensateurs ($\pm 20\%$) et la tension réseau haute (253 V) la consomment presque : à vérifier au pire cas ($\approx 0,42 \text{ mA}$: passe encore, de justesse).
 (c) $0,32 \text{ mA} \gg 100 \mu\text{A}$: refusé. Réduire à $C_Y = 470 \text{ pF}$ ($I \approx 68 \mu\text{A}$ au nominal) et **compenser le filtrage MC perdu autrement** : self de mode commun plus grosse, voire second étage — l'arbitrage sécurité/CEM est structurel en médical.

Niveau ingénieur

Exercice 35.5 — Un produit doit tenir une limite d'allure classe B de 40 dB $\mu\text{V/m}$ à 3 m, à $f = 100 \text{ MHz}$. (a) Quel courant de mode commun maximal admet un câble de $L = 1 \text{ m}$ (formule espace libre) ? (b) Quel courant différentiel admettrait une boucle de 5 cm^2 ? (c) Le produit échoue de 10 dB à cette fréquence, et la pince RF mesure 8 μA sur le câble d'alimentation : le câble suffit-il à expliquer l'échec, et de quel facteur faut-il réduire I_{MC} ?

En pratique**Solution :**

- (a) $E = 100 \mu\text{V/m}$, d'où $I_{\text{MC}} = \frac{Er}{6,3 \times 10^{-7} f L} = \frac{3 \times 10^{-4}}{6,3 \times 10^{-7} \times 1 \times 10^8 \times 1} \approx 4,8 \mu\text{A}$.
 (b) $I_{\text{MD}} = \frac{Er}{1,32 \times 10^{-14} f^2 A} = \frac{3 \times 10^{-4}}{1,32 \times 10^{-14} \times 1 \times 10^{16} \times 5 \times 10^{-4}} \approx 4,5 \text{ mA}$ — trois ordres de grandeur au-dessus.
 (c) 8 μA mesurés contre $\approx 4,8 \mu\text{A}$ admissibles : le champ attendu du seul câble dépasse la limite d'environ $20 \log(8/4,8) \approx 4,4 \text{ dB}$ — le câble est un contributeur majeur mais n'explique pas les 10 dB à lui seul (autre câble ? fente ?). Pour revenir 10 dB sous la mesure actuelle, il faut diviser le courant total rayonnant par $10^{10/20} \approx 3,2$ — soit viser $\lesssim 2,5 \mu\text{A}$ par câble : typiquement une ferrite de mode commun ($Z \gtrsim$ quelques centaines d'ohms à 100 MHz) au plus près de la sortie, et vérification à la pince des autres câbles.

Exercice 35.6 — Le capot d'un boîtier n'est vissé qu'à ses quatre coins : la jointure laisse une fente continue de $L = 15 \text{ cm}$ par côté. Le produit contient une horloge dont l'harmonique gênante est à 600 MHz. (a) Estimez l'efficacité de blindage d'une fente à cette fréquence, et la fréquence de résonance de la fente. (b) On ajoute des points de contact tous les 2,5 cm (6 fentes de 2,5 cm par côté) : nouveau SE d'un côté ? (c) Quelle longueur de fente maximale garantirait $\text{SE} \geq 40 \text{ dB}$ à 600 MHz, et comment l'obtenir en pratique ? (d) Un câble non filtré traverse la paroi : que reste-t-il du blindage ?

En pratique

Solution :

(a) $\lambda = c/f = 50$ cm. $SE \approx 20 \log(\lambda/(2L)) = 20 \log(50/30) \approx 4,4$ dB : quasi transparent. Résonance ($L = \lambda/2$) : $f = c/(2L) = 1$ GHz — où le SE tend vers zéro : le pire est à venir dans le spectre.

(b) Une fente de 2,5 cm : $SE_1 = 20 \log(50/5) = 20$ dB. Six fentes proches : $-10 \log 6 \approx -7,8$ dB, soit $SE \approx 12$ dB par côté. Mieux (+8 dB), mais loin d'un vrai blindage : le fractionnement seul plafonne vite.

(c) $SE \geq 40$ dB $\Rightarrow \lambda/(2L) \geq 100 \Rightarrow L \leq \lambda/200 = 2,5$ mm. Aucun vissage raisonnable n'y parvient : il faut un **joint conducteur continu** (tresse, élastomère chargé, doigts de contact) sur le périmètre. C'est la conclusion générale : au-delà de quelques centaines de MHz, un blindage se joue dans la connectique mécanique, pas dans la tôle.

(d) À peu près rien à ses fréquences de résonance : le câble ré-émet à l'extérieur ce qu'il capte à l'intérieur — il *traverse* l'écran. D'où le traitement systématique des traversées : filtrage traversant ou reprise de blindage 360 à la paroi.

Questions de compréhension

Q1. Pourquoi les normes d'émission utilisent-elles un détecteur quasi-crête plutôt qu'un simple détecteur de crête ?

Réponse : le QP pondère les événements par leur taux de répétition, héritage du critère historique de gêne sur les récepteurs radio : une impulsion rare, même de forte crête, gêne moins qu'une perturbation continue. Une perturbation impulsionnelle lit donc plus bas en QP qu'en crête, une raie continue lit identique.

Q2. À courant égal, pourquoi le mode commun rayonne-t-il tellement plus que le mode différentiel ?

Réponse : en MD, les courants aller et retour sont opposés et très proches : leurs champs se compensent presque (rayonnement résiduel $\propto f^2 A$, avec A minuscule). En MC, les courants des deux fils s'ajoutent et la boucle de retour — par la terre — est immense : le câble entier rayonne comme un dipôle ($\propto fL$). Les formules de la section ingénieur chiffrent l'écart à environ trois ordres de grandeur dans les cas usuels.

Q3. Faut-il raccorder le blindage d'un câble à une seule extrémité ou aux deux ?

Réponse : cela dépend de la bande à traiter. En BF (instrumentation), une seule extrémité évite qu'un courant de boucle de masse circule dans la tresse et s'ajoute au signal. En HF, la reprise aux deux extrémités (à 360) est indispensable à l'efficacité — et les capacités parasites referment de toute façon la boucle. Le compromis classique en environnement mixte : liaison directe d'un côté, condensateur de l'autre (raccord hybride) — ouvert à 50 Hz, fermé en HF.

Q4. Pourquoi la fuite d'une fente de blindage dépend-elle de sa longueur et non de sa surface ?

Réponse : l'efficacité d'un écran repose sur la libre circulation des courants induits à sa surface. Une fente les interrompt sur toute sa longueur, quelle que soit sa largeur : les charges s'accumulent sur ses bords et la fente rayonne comme une antenne à fente — le complément d'un dipôle de même longueur (résonance à $\lambda/2$). Réduire la largeur d'une fente ne la répare pas ; la fractionner en tronçons courts, si.

Résumé du chapitre

Résumé — Les Bases

CEM	Ne pas polluer (émission) et ne pas être pollué (immunité) — obligation légale (marquage CE)
Triptyque	Source → couplage → victime : on peut agir sur les trois ; la source d'abord
4 couplages	Conduction, capacitif (dV/dt), inductif (dI/dt), rayonnement
Mode différentiel	Courant utile, aller-retour : champs compensés, discret
Mode commun	Courant parasite, même sens sur les fils, retour par la terre : le câble devient antenne

Résumé — Approfondissement

Couplage capacitif	$v_v \approx R_v C_p dv_a/dt$ — remèdes : source plus lente, écran relié, distance
Couplage inductif	$v_v = M di_a/dt$ — réduire les surfaces de boucle , torsader, plan de masse
Impédance commune	$\sim 1 \text{ nH/mm}$: la masse partagée bouge ($L di/dt$) — séparer les retours
Naissance du MC	Dissymétries, dV/dt de découpage via capacités parasites, rebond de la masse excitant les câbles
Normes	Émission : CISPR/EN 550xx (classes A/B, RSIL, chambre, détecteur QP). Immunité : CEI 61000-4-x (ESD, RF, EFT, choc)
Filtre secteur	C_X (MD), self de MC (flux MD annulés), C_Y vers PE (plafonnés par le courant de fuite)

Résumé — Niveau Ingénieur

Rayonnement	Boucle (MD) : $E \propto f^2 AI/r$; câble (MC) : $E \propto f LI/r$ — μA de MC $\approx$ mA de MD
Champ proche/lointain	Frontière $\lambda/2\pi$; proche : Z_w selon la source (E ou H) ; lointain : 377Ω
Blindage	$SE = R + A + B$; $A = 8,69t/\delta$; champ H BF : détourner (μ_r), pas réfléchir
Ouvertures	$SE \approx 20 \log(\lambda/2L)$, résonance à $\lambda/2$; compte la longueur , pas la surface ; guide sous coupure $\approx 32t/d$ dB
Masse	BF : point unique (éviter les boucles) ; HF : multipoint sur plan ($\lambda/20$) ; hybride sinon
ESD	Front $< 1\text{ ns}$, $\sim 30\text{ A}$ à 8 kV : dériver au châssis, TVS au point d'entrée, inductances série fatales
Débogage	Spectre (signer la source), sonde champ proche (localiser), pince RF ($I_{MC} \lesssim \text{qq } \mu\text{A/câble}$)

À retenir

Ce chapitre a donné les lois et les remèdes ; mais la CEM se gagne ou se perd **au routage** : c'est la géométrie des courants de retour, des plans et des boucles qui fixe C_p , M , Z_g et les surfaces rayonnantes. C'est précisément l'objet du chapitre 36 — concevoir le PCB pour que les problèmes de ce chapitre n'existent pas.

Chapter 36

Conception de PCB : le circuit imprimé est un composant

*Le schéma dit ce que le circuit fait ;
le routage décide s'il le fera. Sur un circuit imprimé,
chaque piste est une inductance, chaque paire de conducteurs un condensateur,
et chaque courant une boucle qu'il faut savoir dessiner.*

Le chapitre 35 s'est conclu sur un constat : la CEM se gagne ou se perd au routage, parce que la géométrie fixe les capacités parasites, les mutuelles, les impédances communes et les surfaces rayonnantes. Ce chapitre transforme ce constat en méthode : comprendre le circuit imprimé (PCB, *printed circuit board*) comme un **composant à part entière**, avec ses résistances, inductances et capacités distribuées — puis en déduire les règles de conception : empilage des couches, chemins de retour, découplage, distribution d'alimentation, routage de puissance et thermique. Le chapitre 37 prolongera vers les hautes fréquences, quand les pistes deviennent des lignes de transmission.

36.1 Les Bases

Les Bases

L'anatomie d'un circuit imprimé, les parasites d'une simple piste, et la question qui gouverne tout le chapitre : *où revient le courant ?* Prérequis : chapitres 7–9 (R, L, C physiques), chapitre 35 (boucles et couplages).

36.1.1 Anatomie d'un circuit imprimé

Un PCB est un sandwich de cuivre et d'isolant. Le diélectrique standard, le **FR-4**, est un composite de fibre de verre et de résine époxy ($\varepsilon_r \approx 4$ à 4,6 selon la fréquence et le lot). Le cuivre est laminé en feuilles d'épaisseur normalisée — l'usage a gardé l'unité anglo-saxonne : « 1 oz » correspond à environ 35 μm , « 2 oz » à 70 μm .

Le vocabulaire essentiel :

- **piste** (*trace*) : conducteur gravé reliant deux points ;
- **plan** : couche de cuivre continue (masse ou alimentation) ;

- **via** : trou métallisé reliant des couches entre elles ;
- **pastille** (*pad*) : zone de cuivre où se soude un composant ;
- **verniss épargne** et **sérigraphie** : la couche isolante verte (ou autre) et le marquage blanc — cosmétiques pour l'électricité, utiles pour la fabrication.




Figure 36.1: Coupe d'un empilage 4 couches classique : signaux–masse–alimentation–signaux. La finesse du diélectrique entre une couche de signaux et son plan voisin ($\approx 0,2\text{ mm}$) est un choix délibéré : elle réduit les boucles de courant (section suivante).

36.1.2 La piste n'est pas un fil idéal

Toute la discipline du routage découle d'un fait : les éléments parasites d'une piste sont du même ordre que les composants qu'on soude dessus, dès que les fréquences montent. Trois ordres de grandeur à connaître par cœur :

Formule clé

Pour du cuivre 1 oz (35 µm) :

$$R_{\square} \approx 0,5 \text{ m}\Omega \text{ par carré}$$

$$L' \approx 1 \text{ nH/mm} \quad (\text{piste loin de tout plan})$$

$$C' \approx 15 \text{ à } 20 \text{ pF/cm}^2 \quad (\text{face à un plan, écart } 0,2 \text{ mm})$$

La **résistance par carré** $R_{\square}$ mérite explication : la résistance d'un ruban vaut $R = \rho l / (wt)$; à épaisseur t fixée, elle ne dépend que du *nombre de carrés* l/w mis bout à bout. Une piste de 0,2 mm de large et 10 cm de long, c'est 500 carrés : environ 0,25 Ω — déjà 50 mV de chute sous 200 mA, et le double à 100 °C (chapitre 2 : le cuivre prend +0,4 %/°C).

Quant à l'inductance, on retrouve la valeur du chapitre 35 : $\sim 1 \text{ nH/mm}$. À 100 MHz, 3 cm de piste font 19 Ω — devant les 0,25 Ω résistifs, c'est **l'inductance qui gouverne le comportement dynamique** du routage.

Intuition

Changer de regard : un PCB n'est pas un plan de câblage, c'est un **réseau de composants R–L–C distribués** dont vous choisissez les valeurs en dessinant des géométries. Router, c'est dimensionner ces composants invisibles pour qu'ils restent négligeables — ou pour qu'ils travaillent pour vous (plans, capacité inter-plans).

36.1.3 La question fondamentale : où revient le courant ?

Tout courant circule en boucle fermée (chapitre 1) : ce qui sort d'une broche revient à sa source. Le concepteur dessine soigneusement l'aller... et laisse trop souvent le retour se débrouiller dans « la masse ». Or c'est la **boucle complète** qui fixe l'inductance, le couplage et le rayonnement (chapitre 35). La règle de comportement du retour :

À retenir

Le courant de retour emprunte le chemin de **moindre impédance**. En basse fréquence, l'impédance est résistive : le retour prend le chemin le plus *court* (ligne droite dans le plan). En haute fréquence (dès quelques centaines de kilohertz), elle est inductive : le retour prend le chemin de *moindre inductance*, c'est-à-dire celui qui minimise la surface de boucle — **juste sous la piste aller**, qu'il suit fidèlement, même si ce chemin est plus long.




Figure 36.2: Dans le plan de masse, le courant de retour ne prend pas le même chemin selon la fréquence. En HF, il « colle » sous la piste aller : la boucle aller–retour devient minuscule — c'est le grand service que rend un plan continu.

Ce comportement n'est pas un choix du concepteur, c'est la physique — et elle joue *pour* vous à une condition : que le chemin sous la piste **existe**. Tout l'art du routage consiste à ne jamais le casser.

36.1.4 Les quatre règles d'or du débutant

Avant tout raffinement, quatre habitudes éliminent l'essentiel des problèmes :

1. **Un plan de masse continu** sous les signaux — entier, sans découpes « esthétiques » ;
2. **Découpler chaque circuit intégré** : un condensateur céramique au plus près de chaque paire d'alimentation, connecté court (section approfondissement) ;

3. **Pistes courtes pour les signaux rapides** : horloges, fronts raides, nœuds de commutation — la longueur, c'est de l'inductance et de l'antenne ;
4. **Dimensionner les pistes de puissance** : la largeur se calcule (échauffement, chute de tension), elle ne se devine pas.

36.2 Approfondissement

Approfondissement

L'empilage des couches, la physique du chemin de retour (et le crime de la fente dans le plan), le découplage réel avec ses parasites, les largeurs de piste, et l'organisation mixte analogique-numérique. Prérequis : chapitres 9, 12 (résonance), 29, 35.

36.2.1 L'empilage : pourquoi quatre couches changent la vie

Sur un PCB **double face** sans plan, chaque retour de courant doit être routé explicitement : chaque liaison est une boucle dont la surface dépend du talent du concepteur, les retours se partagent des pistes communes (impédance commune, chapitre 35), et le moindre oubli se paie en couplages. C'est faisable pour de la basse fréquence soignée ; c'est une lutte permanente dès qu'il y a du numérique rapide ou du découpage.

Le **quatre couches** signaux-masse-alimentation-signaux règle structurellement le problème :

- chaque piste de signal a un **plan de référence adjacent** à $\approx 0,2\text{ mm}$: le retour passe dessous, la boucle est minimale *par construction*, sans effort de routage ;
- la paire de plans masse-alimentation forme un **condensateur distribué** ($\approx 15\text{--}20\text{ pF/cm}^2$ pour un espacement fin) à très faible inductance — un étage de découplage gratuit et excellent en HF ;
- l'impédance de la « masse » s'effondre : un plan présente une fraction de l'inductance de n'importe quelle piste, et le couplage par impédance commune devient marginal.

Le surcoût de fabrication (typiquement $\times 1,5$ à $\times 2$ en prototypage) est presque toujours remboursé dès la première campagne CEM évitée. En 6 ou 8 couches, on généralise : chaque couche de signaux rapides doit avoir son plan adjacent, et l'on évite de faire se faire face deux couches de signaux.

Attention

Un plan d'**alimentation** n'est un bon plan de référence que s'il est lui-même solidement découplé vers la masse. Dans le doute — et pour les signaux les plus critiques — on référence à la **masse** : c'est elle le zéro commun de tous les étages.

36.2.2 Le chemin de retour, quantitativement

Sous une piste de hauteur h au-dessus d'un plan, le courant de retour ne circule pas sur un fil fantôme : il s'étale dans le plan avec une densité qui décroît de part et d'autre de l'aplomb de la piste. Pour une microruban (*microstrip*), la répartition classique est :

Formule clé

$$J(x) \approx \frac{I}{\pi h} \frac{1}{1 + \left(\frac{x}{h}\right)^2} \quad (x : \text{distance latérale à l'aplomb de la piste})$$

Environ 80 % du courant de retour circule dans une bande de $\pm 3h$ autour de la piste.




Figure 36.3: Densité du courant de retour dans le plan, sous une microruban. Le retour est concentré à l'aplomb de la piste : c'est une donnée physique à protéger, pas une option de routage.

Deux conséquences directes :

- **Rapprocher le plan** (diminuer h) resserre le retour et réduit l'inductance de boucle : une piste à 0,2 mm d'un plan présente une inductance de boucle de l'ordre de 0,2 à 0,5 nH/mm selon sa largeur — plusieurs fois moins qu'isolée. C'est aussi ce qui réduit la diaphonie entre pistes voisines : chacune tient son champ près d'elle.
- **Deux signaux dont les bandes de retour ne se recouvrent pas ne se couplent presque pas** par le plan : espacer les pistes de quelques h suffit — inutile (et nuisible) de découper le plan pour les « isoler ».

36.2.3 Le crime capital : la fente dans le plan de retour

Que se passe-t-il quand une piste rapide enjambe une découpe du plan (fente de séparation, rangée de trous de connecteur, plan « esthétiquement » morcelé) ? Le retour ne peut plus suivre : il **contourne** la fente. La boucle aller-retour, minuscule jusque-là, s'ouvre brutalement.

La facture est triple :

1. une **inductance série** apparaît dans le signal (dégradation des fronts, rebonds — chapitre 29) ;
2. la boucle ajoutée **rayonne** en $f^2 A$ (chapitre 35) et capte en réception ;
3. le détour de retour passe sous *d'autres* pistes : couplage par impédance commune offert à toute la zone.




Figure 36.4: Piste franchissant une fente du plan : le courant de retour fait le tour. La surface rougeie est la boucle créée — inductance en série dans le signal, antenne en émission, et la fente elle-même rayonne (antenne à fente, chapitre 35).

Les corollaires pratiques : ne jamais router de signal rapide au-dessus d’une coupure de plan ; vérifier les zones de connecteurs (les rangées de perçages forment des fentes en pointillé — laisser des ponts de cuivre entre les trous) ; et lors d’un **changement de couche**, penser au retour : si les deux couches sont référencées au même plan, un via suffit au signal ; si la référence change (plan masse → plan alim), placer un **via de couture** (ou un condensateur de liaison entre plans) au plus près, pour offrir au courant de retour son passage d’un plan à l’autre.

36.2.4 Le découplage réel : des nanohenrys avant des nanofarads

Le chapitre 29 a montré *pourquoi* découpler (appels de courant impulsionnels des circuits numériques) ; voyons *comment*. Un condensateur de découplage réel est un circuit R–L–C série (chapitre 9) : sa capacité C , sa résistance série ESR, et surtout son inductance série totale — boîtier (ESL, $\sim 0,5$ à 1 nH pour un CMS courant) **plus le montage** : pistes d’accès et vias vers les plans. Au-dessus de la fréquence de résonance série $f_0 = 1/(2\pi\sqrt{LC})$, le « condensateur » est une inductance.

Formule clé

$$Z_{\text{découplage}}(f) = \sqrt{\text{ESR}^2 + \left(2\pi f L_{\text{tot}} - \frac{1}{2\pi f C}\right)^2} \quad L_{\text{tot}} = \text{ESL} + L_{\text{montage}}$$

En pratique, en HF : $Z \approx 2\pi f L_{\text{tot}}$ — **c’est le montage qui fixe la performance**, pas la valeur en nanofarads.

Ordre de grandeur : 100 nF avec $L_{\text{tot}} = 3\text{ nH}$ (boîtier 0603 + 5 mm d’accès) résonne vers 9 MHz et présente $\approx 1,9\ \Omega$ à 100 MHz ; le même avec $L_{\text{tot}} = 1,5\text{ nH}$ (0402, vias collés aux pastilles) : $\approx 0,9\ \Omega$. Diviser l’inductance de montage vaut mieux que multiplier la capacité.

Les règles de montage qui en découlent : condensateur **au plus près** des broches d’alimentation, **vias directement sur les pastilles** (ou dessous), boîtier petit (0402 mieux que 0805), et un condensateur *par paire de broches* d’alimentation plutôt qu’un gros collectif au bout de la carte. Les plans rapprochés complètent la panoplie au-dessus de quelques dizaines de mégahertz, là où même le meilleur CMS est déjà inductif.




Figure 36.5: Le même condensateur, deux performances. À gauche, pistes d'accès longues et vias distants : plusieurs nanohenrys de montage. À droite, condensateur au ras des broches, vias directement sur les pastilles : la boucle alimentation–condensateur–masse est minimale.

36.2.5 Largeur de piste : courant, échauffement, chute de tension

Trois critères dimensionnent une piste de puissance :

1. **Échauffement** : les abaques normatives (famille IPC-2221) relient section, courant et élévation de température. Repères pour du 1 oz en couche externe, $\Delta T = 10^\circ\text{C}$: environ 0,3 mm pour 1 A, 0,8 mm pour 2 A, 2,5 mm pour 5 A. En couche **interne** (refroidissement moindre), compter environ le double de largeur ; à courant fort, préférer du 2 oz ou des plans.
2. **Chute de tension** : se calcule avec $R_\square$ (§ Bases). Une alimentation 3,3 V qui tolère 1 % de chute n'accepte que 33 mV : sous 2 A, cela impose $R \leq 16,5 \text{ m}\Omega$, soit 33 carrés — une piste de 3 mm ne peut pas dépasser 10 cm.
3. **Isolement** : l'écart entre conducteurs se dimensionne selon la tension (normes IPC/CEI selon le produit) — quelques dixièmes de millimètre suffisent en basse tension, mais le secteur exige des distances d'isolement et lignes de fuite spécifiques (chapitre 32, sécurité).

36.2.6 Cartes mixtes : partitionner par le placement, pas en découpant la masse

Le réflexe historique « séparer la masse analogique et la masse numérique » produit plus de sinistres qu'il n'en évite : des plans découpés, des signaux qui enjambent les fentes (§ précédent), et une boucle géante refermée quelque part au hasard. La physique du retour donne la vraie solution :

- **un seul plan de masse continu** ;
- **partition par le placement** : zone analogique d'un côté, zone numérique de l'autre, convertisseurs (chapitre 27) à la frontière ; les retours numériques restent sous les pistes numériques ($\pm 3h$!) et ne traversent jamais la zone analogique ;
- **aucune piste ne franchit la frontière** ailleurs qu'aux interfaces prévues — c'est une règle de routage, vérifiable, pas un acte de foi dans une fente.

Une découpe de plan ne se justifie que dans des cas précis — isolement galvanique (les deux « masses » sont réellement deux référentiels, chapitre 32), ou exigence de courants de

fuite (médical) — et alors *rien* ne doit enjamber la douve, hormis les barrières d'isolement prévues.

36.3 Niveau Ingénieur

Niveau Ingénieur

Le réseau de distribution d'énergie (PDN) et son impédance cible, les anti-résonances entre étages de découplage, le routage des convertisseurs (boucle chaude, nœud SW), la gestion thermique par le cuivre, et la revue de carte. Prérequis : chapitres 12, 29, 32, 35.

36.3.1 Le PDN : l'alimentation vue comme une impédance

Du point de vue d'un circuit rapide, « l'alimentation » est l'impédance $Z_{\text{PDN}}(f)$ vue entre ses broches VDD et VSS. Chaque appel de courant $\Delta I(f)$ y crée une fluctuation $\Delta V = Z_{\text{PDN}} \Delta I$. Le cahier des charges s'écrit alors en une ligne :

Formule clé

$$Z_{\text{PDN}}(f) \leq Z_{\text{cible}} = \frac{\Delta V_{\text{max}}}{\Delta I_{\text{max}}} \quad \text{sur toute la bande des appels de courant.}$$

Exemple : rail 1,2 V, ondulation dynamique tolérée 60 mV (5 %), transitoires de 2 A : $Z_{\text{cible}} = 30 \text{ m}\Omega$ du continu jusqu'aux fréquences des fronts.

Aucun composant ne tient 30 mΩ sur six décades. Le PDN est donc une **cascade d'étages qui se relaient** en fréquence, chacun prenant la main quand le précédent devient inductif :

Étage	Bande efficace	Limité par
Régulateur (boucle, ch. 33)	continu $\rightarrow$ $\sim 100 \text{ kHz}$	bande passante de l'asservissement
Électrolytiques / bulk	$10 \text{ kHz} \rightarrow \sim 1 \text{ MHz}$	ESR, ESL
Céramiques CMS	$1 \rightarrow \sim 100 \text{ MHz}$	L_{tot} de montage
Plans rapprochés	$100 \text{ MHz} \rightarrow \text{GHz}$	espacement, surface
Capacité embarquée (die, boîtier)	au-delà	hors de portée du routeur

Les anti-résonances. Entre deux étages, il existe toujours une bande où le premier est déjà inductif et le second encore capacitif : un circuit L-C *parallèle* (chapitre 12) — pic d'impédance. Si un appel de courant du circuit (harmonique d'horloge...) tombe sur ce pic, le rail « sonne ». Remèdes : rapprocher les fréquences de résonance des étages (valeurs étagées), compter sur l'ESR pour amortir (un PDN trop peu résistif sonne plus fort — le paradoxe du « trop parfait », déjà vu au chapitre 12), et vérifier par simulation ou mesure que l'enveloppe reste sous Z_{cible} .




Figure 36.6: Allure de l'impédance d'un PDN : chaque étage creuse sa bande, et les transitions entre étages font des bosses (anti-résonances) qui doivent rester sous l'impédance cible.

En pratique

Faut-il encore panacher 100 nF + 10 nF + 1 nF ? La recette traditionnelle des valeurs étagées visait à multiplier les creux d'impédance. Avec les céramiques modernes (X7R, faibles ESL), la différence entre valeurs vient surtout du montage : dix condensateurs *identiques* bien montés font une impédance plus basse et plus régulière (moins d'anti-résonances internes) que trois valeurs mal réparties. Le panachage garde son sens *entre étages* (bulk / céramique / plans), plus qu'à l'intérieur de l'étage céramique. Ce qui ne se discute pas : l'inductance de montage.

36.3.2 Router un convertisseur à découpage : la boucle chaude

Le chapitre 32 a identifié les formes d'ondes ; le routage décide de ce qu'elles émettent. Dans un abaisseur (buck), le courant **discontinu** — celui qui change en quelques dizaines de nanosecondes — circule dans la maille $C_{in} \rightarrow$ transistor haut $\rightarrow$ diode/transistor bas $\rightarrow$ retour à C_{in} : la **boucle chaude**. Son dI/dt énorme fait d'elle, via sa surface, la source magnétique dominante de la carte (chapitre 35 : rayonnement $\propto f^2 AI$).




Figure 36.7: Abaisseur : la boucle chaude C_{in} – Q_1 – D –masse porte le courant haché. Sa surface, fixée par le placement, gouverne l'émission magnétique du convertisseur ; C_{in} (céramique) doit être collé à Q_1 et à D .

Les règles qui en découlent, par priorité :

1. **Minimiser la surface de la boucle chaude** : C_{in} céramique au contact direct de Q_1 et du retour de D/Q_2 — quelques millimètres, même couche, retour par le plan juste dessous. C'est le geste le plus rentable de toute la carte.
2. **Compacter le nœud SW** : c'est le nœud à fort dV/dt (source *électrique*, chapitre 35) — surface de cuivre minimale nécessaire au courant et à la thermique, pas de plan étalé, rien de sensible dessous ni à côté (le couplage capacitif y est offert).
3. **Référencer la commande** : le driver de grille et sa boucle de commande reviennent au point d'émission/source de Q_1 – Q_2 par leur propre chemin court (l'impédance commune avec la boucle de puissance injecterait $L di/dt$ directement dans la grille, chapitre 29).
4. **Point de connexion des masses au régulateur** : masse de puissance et masse de signal du contrôleur se rejoignent en *un* point, près de la broche prévue — déclinaison locale du point unique BF du chapitre 35.
5. Le **shunt** de mesure de courant, s'il existe, se câble en quatre fils (Kelvin) : les pistes de mesure partent des pastilles mêmes du shunt, pas du chemin de puissance.

36.3.3 Le cuivre comme radiateur

Sous quelques watts, le PCB *est* le dissipateur. Les ordres de grandeur à connaître :

- une surface de cuivre extérieure de 10 cm^2 (recto, convection naturelle) évacue grossièrement 1 W pour 40 à 50 °C d'échauffement — l'étalement au-delà de quelques centimètres carrés rapporte de moins en moins (la chaleur ne s'étale plus dans le cuivre mince) ;
- le FR-4 est un isolant thermique ($\lambda \approx 0,3\text{ W}/(\text{m K})$, contre ≈ 390 pour le cuivre) : pour traverser la carte, il faut des **vias thermiques**. Un via standard (perçage 0,3 mm, fût 25 μm) présente de l'ordre de 100 à 150 K/W : on les met en réseau — neuf vias sous une pastille thermique ramènent la traversée à $\sim 15\text{ K/W}$;
- la chaîne thermique se raisonne comme un circuit (chapitre 2, analogie électrique–thermique) : jonction $\rightarrow$ boîtier $\rightarrow$ pastille $\rightarrow$ vias $\rightarrow$ plan $\rightarrow$ air, en série — le maillon dominant est celui qu'il faut traiter.

Attention

Cuivre thermique et cuivre électrique se disputent les mêmes couches : un beau plan d'étalement sous le nœud SW est aussi... une belle antenne à dV/dt (chapitre 35). L'arbitrage thermique/CEM se fait nœud par nœud : étaler les nœuds *calmes* (sortie, masse), compacter les nœuds *agités* (SW) en dissipant par l'autre face via des vias.

36.3.4 La revue de carte : une checklist d'ingénieur

Avant d'envoyer en fabrication, une passe systématique — dans cet ordre, chaque point renvoyant à sa physique :

1. **Empilage** : chaque couche de signaux a-t-elle son plan de référence adjacent ?

2. **Retours** : aucun signal rapide n'enjambe une fente ; changements de couche accompagnés (via/condensateur de couture) ; zones de connecteurs pontées.
3. **Découplage** : un condensateur par paire de broches, boucles de montage minimales, vias au ras des pastilles.
4. **PDN** : impédance cible tenue, anti-résonances vérifiées sur les rails critiques.
5. **Puissance** : boucle chaude compacte, nœud SW contenu, largeurs et isolements calculés, masses signal/puissance jointes au bon point.
6. **Interfaces** : protections au connecteur (TVS au point d'entrée, chapitre 35), retours des câbles maîtrisés, blindages repris au châssis.
7. **Thermique** : chemins de chaleur identifiés, vias thermiques en réseau, arbitrages CEM faits consciemment.

En pratique

L'outil ne route pas la physique. L'autorouteur et les règles de DRC vérifient des contraintes géométriques (largeurs, isolements) — pas les boucles de courant, pas les retours, pas les couplages. Les cartes qui passent la CEM du premier coup sont celles où le concepteur a placé *à la main* les quelques éléments critiques (boucle chaude, découplages, horloges, connecteurs) avant de laisser l'outil remplir le reste. Dix minutes de placement réfléchi valent des semaines de reprise.

Exercices

Niveau débutant

Exercice 36.1 — Une piste d'alimentation fait 15 cm de long, 0,3 mm de large, en cuivre 1 oz ($R_{\square} \approx 0,5 \text{ m}\Omega$). Elle transporte 500 mA. (a) Calculez sa résistance et la chute de tension. (b) Que devient la chute si la carte fonctionne à 85 °C ambiants (coefficient du cuivre $\approx +0,4 \text{ \%/}^{\circ}\text{C}$, référence 25 °C) ?

En pratique

Solution :

(a) Nombre de carrés : $l/w = 150/0,3 = 500$. $R = 500 \times 0,5 \text{ m}\Omega = 0,25 \Omega$. Chute : $\Delta V = 0,25 \times 0,5 = 125 \text{ mV}$.

(b) $\Delta T = 60^{\circ}\text{C}$ (sans compter l'auto-échauffement) : $R \approx 0,25 \times (1 + 0,004 \times 60) = 0,31 \Omega$, soit $\Delta V \approx 155 \text{ mV}$ — près de 5 % d'un rail 3,3 V, avant même le premier transitoire. Élargir (chaque doublement de largeur divise R par deux) ou raccourcir.

Exercice 36.2 — Sur un deux-couches, un collègue propose de « faire propre » en quadrillant la face arrière : un plan de masse découpé en quatre îlots reliés par des ponts fins, « un par fonction ». Trois pistes rapides traversent la carte de part en part. Critiquez.

En pratique

Solution :

Chaque frontière entre îlots est une **fente** : les trois pistes rapides qui la franchissent voient leur courant de retour dévié par les ponts — boucles ajoutées (inductance série, rayonnement en $f^2 A$), et retours de fonctions différentes **concentrés dans les mêmes ponts** : couplage par impédance commune garanti entre les quatre « fonctions » qu'on voulait isoler. Un plan **continu** + partition par le **placement** (aucune piste rapide ne traversant les zones des autres) fait exactement ce que le quadrillage promettait, sans ses défauts.

Niveau intermédiaire

Exercice 36.3 — Un condensateur de découplage $C = 100 \text{ nF}$ a une ESL de $0,6 \text{ nH}$. Montage A : 6 mm de pistes d'accès et vias éloignés, $L_{\text{montage}} = 2,4 \text{ nH}$. Montage B : vias au ras des pastilles, $L_{\text{montage}} = 0,9 \text{ nH}$. Pour chaque montage : (a) fréquence de résonance série ; (b) impédance à 100 MHz (ESR négligée) ; (c) conclusion.

En pratique

Solution :

(a) $L_A = 3,0 \text{ nH}$: $f_0 = \frac{1}{2\pi\sqrt{L_A C}} = \frac{1}{2\pi\sqrt{3 \times 10^{-9} \times 1 \times 10^{-7}}} \approx 9,2 \text{ MHz}$. $L_B = 1,5 \text{ nH}$: $f_0 \approx 13 \text{ MHz}$.

(b) À 100 MHz , bien au-dessus de f_0 , $Z \approx 2\pi f L$: $Z_A \approx 1,9 \Omega$; $Z_B \approx 0,94 \Omega$.

(c) Même composant, impédance divisée par deux par le seul routage. À ces fréquences, la valeur C n'apparaît même plus dans le résultat : **on route des nanohenrys, pas des nanofarads**.

Exercice 36.4 — Une carte 4 couches a ses plans masse et alimentation espacés de $0,2 \text{ mm}$ (FR-4, $\varepsilon_r = 4,4$), sur une surface utile de 80 cm^2 . (a) Estimez la capacité inter-plans. (b) Quel étage du PDN ce condensateur constitue-t-il, et pourquoi est-il irremplaçable dans sa bande ? (c) Le fabricant propose un espacement de $0,1 \text{ mm}$: intérêt ?

En pratique

Solution :

(a) $C = \varepsilon_0 \varepsilon_r \frac{A}{d} = 8,85 \times 10^{-12} \times 4,4 \times \frac{80 \times 10^{-4}}{2 \times 10^{-4}} \approx 1,6 \text{ nF}$ (soit $\approx 19 \text{ pF/cm}^2$).

(b) L'étage **haute fréquence** ($\gtrsim 100 \text{ MHz}$) : $1,6 \text{ nF}$ semble ridicule, mais son inductance d'accès est quasi nulle (le « condensateur » est partout, sans piste ni via d'accès) — là où le meilleur CMS est déjà inductif. Aucun composant rapporté ne peut le remplacer dans cette bande.

(c) d divisé par deux : capacité doublée ($\approx 3,2 \text{ nF}$) et surtout inductance de la paire de plans réduite d'autant — le relais avec l'étage céramique se fait plus bas en impédance. Gain réel en émission et en intégrité d'alimentation, pour un surcoût d'empilage modeste.

Niveau ingénieur

Exercice 36.5 — Une horloge à 50 MHz (fronts raides, harmoniques impaires) parcourt 8 cm au-dessus d'un plan à $h = 0,2$ mm, mais franchit une fente de 3 cm de long ; le retour contourne par une extrémité, à 1,5 cm du point de franchissement. L'harmonique de rang 5 (250 MHz) porte 4 mA. (a) Estimez la surface de boucle sans la fente, puis la surface ajoutée par le contournement. (b) Avec la formule du chapitre 35 ($E \approx 1,32 \times 10^{-14} f^2 AI/r$), comparez le champ à 3 m dans les deux cas à une limite d'allure classe B (≈ 46 dB μ V/m, soit 200 μ V/m, à cette fréquence). (c) Concluez sur le « coût CEM » d'une fente.

En pratique

Solution :

(a) Sans fente : boucle $\approx$ longueur $\times$ hauteur = 8 cm $\times$ 0,02 cm = 0,16 cm². Contournement : le retour s'écarte de l'aplomb sur $\approx 1,5$ cm de part et d'autre du franchissement — surface ajoutée de l'ordre de 1,5 cm $\times$ 1,5 cm $\approx 2,3$ cm² (ordre de grandeur triangulaire) : **quinze fois** la boucle d'origine.

(b) Sans fente : $E = 1,32 \times 10^{-14} \times (2,5 \times 10^8)^2 \times 1,6 \times 10^{-5} \times 4 \times 10^{-3} / 3 \approx 18$ μ V/m (≈ 25 dB μ V/m) : 21 dB de marge. Avec la fente : $A \approx 2,3 \times 10^{-4}$ m², $E \approx 250$ μ V/m (≈ 48 dB μ V/m) : **dépassement** d'environ 2 dB, et il faudrait encore ajouter le rayonnement propre de la fente excitée (antenne à fente, chapitre 35) et les autres harmoniques.

(c) Une seule fente transforme une piste inoffensive en source d'échec : le passage de 0,16 à 2,3 cm² coûte $\approx 20 \log(14,6) \approx 23$ dB. La règle « aucun signal rapide au-dessus d'une coupure » n'est pas un dogme : c'est de l'arithmétique.

Exercice 36.6 — Rail 1,0 V, transitoires $\Delta I = 3$ A, budget dynamique 50 mV. (a) Impédance cible ? (b) Un condensateur céramique bien monté présente $L_{\text{tot}} = 1,5$ nH (ESR ≈ 10 m Ω) : quelle est son impédance à 80 MHz, et combien en faut-il en parallèle pour tenir la cible à cette fréquence (montages supposés indépendants) ? (c) Pourquoi cette hypothèse d'indépendance devient-elle fausse au-delà, et qu'est-ce qui prend le relais ?

En pratique

Solution :

(a) $Z_{\text{cible}} = \Delta V / \Delta I = 0,05 / 3 \approx 17$ m Ω .

(b) À 80 MHz (au-dessus de la résonance) : $Z_1 \approx 2\pi f L_{\text{tot}} = 2\pi \times 8 \times 10^7 \times 1,5 \times 10^{-9} \approx 0,75$ Ω . Nombre : $n \geq Z_1 / Z_{\text{cible}} = 0,75 / 0,017 \approx 45$ condensateurs.

(c) À n élevé, les condensateurs partagent les mêmes portions de plans et l'inductance *commune* d'accès (spreading) ne se divise plus par n : la mise en parallèle sature. C'est précisément la bande où la **paire de plans rapprochés** (exercice 36.4) prend le relais — son inductance d'accès est distribuée et quasi nulle. D'où la hiérarchie du PDN : au-delà de quelques dizaines de mégahertz, on ne « rajoute pas des condensateurs », on soigne l'empilage.

Questions de compréhension

Q1. Pourquoi le courant de retour haute fréquence suit-il la piste aller, même si ce chemin est plus long ?

Réponse : en HF, l'impédance du chemin est dominée par l'inductance, donc par le flux — donc par la surface de boucle. Le chemin qui minimise l'énergie magnétique $\frac{1}{2}LI^2$ est celui qui referme la boucle au plus près de l'aller : juste dessous. Le courant se distribue de lui-même sur ce minimum (répartition en $1/(1 + (x/h)^2)$).

Q2. Un plan d'alimentation peut-il servir de plan de référence à un signal rapide ?

Réponse : oui, à condition qu'il soit étroitement couplé à la masse (plans rapprochés, découplage abondant) : le courant de retour devra à un moment rejoindre la masse, et ce passage se fait par les condensateurs — réels ou inter-plans. Si ce couplage est lointain ou inductif, la boucle de retour s'agrandit d'autant. Dans le doute, référencer les signaux critiques au plan de masse.

Q3. Pourquoi dix condensateurs de 100 nF identiques valent-ils souvent mieux que le panachage 100 nF / 10 nF / 1 nF ?

Réponse : en parallèle, des condensateurs identiques abaissent l'impédance sans créer de nouvelles anti-résonances entre eux (mêmes fréquences propres) ; le panachage crée des couples L-C parallèles entre valeurs voisines, donc des pics d'impédance intermédiaires. Et au-dessus des résonances, seule compte l'inductance de montage — identique quelle que soit la valeur. L'étagement des valeurs reste pertinent entre familles (bulk / céramique / plans).

Q4. En quoi le nœud SW d'un convertisseur et la boucle chaude appellent-ils deux traitements géométriques opposés ?

*Réponse : le nœud SW est une source de champ électrique (fort dV/dt) : son agressivité croît avec sa **surface de cuivre** (capacités parasites vers tout ce qui l'entoure) — on le compacte. La boucle chaude est une source magnétique (fort dI/dt) : son agressivité croît avec sa **surface de boucle** — on la referme au plus court. Deux mécanismes du chapitre 35, deux gestes de placement.*

Résumé du chapitre

Résumé — Les Bases

Le PCB est un composant	$R_{\square} \approx 0,5 \text{ m}\Omega/\text{carré (1 oz)}, L' \approx 1 \text{ nH/mm}, C' \approx 15\text{--}20 \text{ pF/cm}^2$ face à un plan
La question	Où revient le courant ? — BF : chemin le plus court ; HF : sous la piste (moindre inductance)
Règles d'or	Plan continu, découplage au plus près, signaux rapides courts, largeurs calculées

Résumé — Approfondissement

Empilage	4 couches : plan de référence adjacent ($\approx 0,2\text{ mm}$) = boucles minimales par construction + condensateur inter-plans
Retour quantifié	$J(x) \propto 1/(1 + (x/h)^2)$: 80 % dans $\pm 3h$ — rapprocher le plan resserre tout
Fente dans le plan	Boucle ajoutée : inductance série + rayonnement $f^2 A$ + impédance commune — jamais de signal rapide au-dessus d'une coupure
Découplage	$Z \approx 2\pi f L_{\text{tot}}$ en HF : on route des nanohenrys ; vias au ras des pastilles
Largeur de piste	Échauffement (IPC : $\sim 0,8\text{ mm}/2\text{ A}$ externe 1 oz), chute ($R_{\square}$), isolement (tension)
Mixte	Un seul plan ; partition par le placement ; découpe seulement si isolement réel

Résumé — Niveau Ingénieur

PDN	$Z_{\text{PDN}} \leq \Delta V_{\text{max}}/\Delta I_{\text{max}}$ sur toute la bande ; cascade régulateur $\rightarrow$ bulk $\rightarrow$ céramiques $\rightarrow$ plans
Anti-résonances	L-C parallèles entre étages : pics à garder sous la cible ; l'ESR amortit
Boucle chaude	Courant discontinu $C_{\text{in}}-Q_1-D$: surface minimale = geste le plus rentable ; nœud SW compact (source E)
Thermique	FR-4 isolant : vias thermiques en réseau ($9 \Rightarrow \sim 15\text{ K/W}$) ; arbitrage cuivre thermique / CEM nœud par nœud
Revue	Empilage $\rightarrow$ retours $\rightarrow$ découplage $\rightarrow$ PDN $\rightarrow$ puissance $\rightarrow$ interfaces $\rightarrow$ thermique — l'outil ne vérifie pas la physique

À retenir

Ce chapitre a traité le routage tant que la piste reste « petite » : ses parasites se résument à des R, L, C localisés. Quand la longueur de la piste devient comparable à la longueur d'onde des fronts qu'elle transporte, ce modèle s'effondre : la piste devient une **ligne de transmission**, avec impédance caractéristique, réflexions et terminaisons. C'est l'objet du chapitre 37 — l'intégrité du signal.

Chapter 37

Intégrité du signal : quand la piste devient une ligne

*Un front de 100 picosecondes ne demande pas la permission :
il se propage, se réfléchit, et revient hanter le signal.
L'intégrité du signal est l'art de faire arriver un front
propre au bout d'un morceau de cuivre.*

Le chapitre 36 a modélisé la piste par des éléments R–L–C *localisés* — valable tant que le signal « remplit » la piste instantanément. Quand le temps de montée devient comparable au temps de propagation, cette hypothèse s'effondre : le front occupe physiquement une portion de la piste, l'énergie **se propage**, et la piste devient une **ligne de transmission**, avec une impédance caractéristique, des réflexions et des règles de terminaison. Ce chapitre — le dernier de l'ouvrage — donne les outils pour prédire et maîtriser ce régime : critère de bascule, impédance Z_0 , diagramme des réflexions, terminaisons, diaphonie, paires différentielles et pertes.

37.1 Les Bases

Les Bases

Pourquoi et quand une piste cesse d'être un simple fil : vitesse de propagation, critère de longueur critique, et les deux idées neuves — impédance caractéristique et réflexion. Prérequis : chapitres 8–9 (L, C), 29 (fronts numériques), 36 (parasites de piste).

37.1.1 Le signal met du temps à voyager

Rien ne se propage instantanément. Sur un PCB, l'onde électromagnétique guidée par la piste avance à la vitesse $v = c/\sqrt{\varepsilon_{r,\text{eff}}}$, où $\varepsilon_{r,\text{eff}}$ est la permittivité *effective* vue par le champ. Sur FR-4 :

Formule clé

$$v = \frac{c}{\sqrt{\varepsilon_{r,\text{eff}}}} \quad \Rightarrow \quad \begin{cases} \text{microruban (surface)} : v \approx 17 \text{ cm/ns} & (\approx 59 \text{ ps/cm}) \\ \text{stripline (enterrée)} : v \approx 14,5 \text{ cm/ns} & (\approx 69 \text{ ps/cm}) \end{cases}$$

Ordre de grandeur à retenir : $\sim 15 \text{ cm/ns}$, soit la moitié de la vitesse de la lumière. En microruban, une partie du champ voyage dans l'air ($\varepsilon_{r,\text{eff}} < \varepsilon_r$) : c'est pour cela qu'elle est plus rapide que la stripline, entièrement noyée dans le FR-4.

Dix centimètres de piste, c'est donc 0,6 à 0,7 ns de trajet. Face à un front de 100 ps, ce n'est plus un détail : pendant que le front franchit la sortie du driver, le début de la piste est déjà à un potentiel différent de sa fin.

37.1.2 Le critère : ligne courte ou ligne longue ?

Tant que le temps de propagation t_p est petit devant le temps de montée t_r , tous les points de la piste évoluent « ensemble » : le modèle localisé du chapitre 36 suffit. Sinon, il faut le modèle propagatif.

Formule clé

Critère usuel : la piste doit être traitée en **ligne de transmission** dès que

$$t_p > \frac{t_r}{6} \quad \Leftrightarrow \quad l > l_{\text{crit}} \approx \frac{t_r}{6 t'_p} \quad (t'_p : \text{délai par unité de longueur})$$

Le facteur 6 est une convention d'ingénierie (certaines équipes prennent 4, les prudentes 10) : ce n'est pas une frontière physique mais un seuil de *risque*, à annoncer comme telle.

Application numérique sur microruban FR-4 ($t'_p \approx 59 \text{ ps/cm}$) :

t_r du driver	l_{crit}	Verdict
10 ns (logique lente, 74HC)	$\approx 28 \text{ cm}$	presque jamais concerné
1 ns (microcontrôleur moderne)	$\approx 2,8 \text{ cm}$	la plupart des pistes !
100 ps (SerDes, DDR, horloges rapides)	$\approx 3 \text{ mm}$	tout est ligne

Attention

C'est le **temps de montée** qui décide, pas la fréquence d'horloge (chapitre 29 : le spectre d'un front s'étend jusqu'à $\sim 1/\pi t_r$). Un signal à 1 kHz piloté par un driver à fronts de 500 ps est un signal *rapide* — et une source de problèmes d'intégrité sur 5 cm de piste. Les drivers modernes sont rapides même quand on ne leur demande rien.

37.1.3 L'impédance caractéristique : ce que « voit » le front

Idée neuve numéro un. Pendant qu'un front se propage, il ne « sait » pas ce qui l'attend au bout : il charge la capacité linéique C' de la piste à travers son inductance linéique L' , tronçon après tronçon. Le rapport tension/courant de cette onde en marche ne dépend que de la géométrie locale :

Formule clé

$$Z_0 = \sqrt{\frac{L'}{C'}} \qquad t'_p = \sqrt{L'C'}$$

Z_0 est l'**impédance caractéristique** : le rapport v/i de l'onde qui se propage. Ce n'est *pas* une résistance — rien n'y est dissipé — c'est le « prix en courant » d'un volt qui avance. Valeurs usuelles sur PCB : 40 à 90 Ω , avec 50 Ω en standard de fait.

Concrètement : un driver qui impose un front de 1 V sur une piste de 50 Ω doit fournir 20 mA pendant *tout le trajet de l'onde*, quelle que soit la charge au bout. La géométrie (largeur, hauteur au-dessus du plan — chapitre 36) fixe L' et C' , donc Z_0 : élargir la piste ou rapprocher le plan augmente C' , diminue L' , et *abaisse* Z_0 .

37.1.4 La réflexion : l'écho électrique

Idée neuve numéro deux. Quand l'onde arrive au bout, la charge impose sa propre loi v/i . Si $Z_L \neq Z_0$, les deux lois sont incompatibles : la différence repart en sens inverse — une **onde réfléchie**. L'analogie mécanique est fidèle : une vague dans un canal qui frappe un mur (circuit ouvert) repart en s'ajoutant ; un canal qui débouche sur l'océan (court-circuit) renvoie une vague inversée ; un canal qui se prolonge à l'identique (charge adaptée) n'a pas d'écho.

À retenir

Trois situations à mémoriser :

- $Z_L = Z_0$ (**adapté**) : toute l'énergie est absorbée, pas d'écho ;
- $Z_L = \infty$ (**ouvert**, entrée CMOS) : l'onde repart telle quelle, la tension au bout *double* ;
- $Z_L = 0$ (**court-circuit**) : l'onde repart inversée, la tension au bout est nulle.

Les allers-retours successifs de l'écho, c'est exactement le *ringing* observé au chapitre 29 — il a maintenant une explication et un remède.

37.2 Approfondissement

Approfondissement

Le modèle de la ligne, le coefficient de réflexion, le diagramme des rebonds sur un cas chiffré complet, les stratégies de terminaison et la diaphonie. Prérequis : chapitres 8–9, 13, 29, 36.

37.2.1 Le modèle : une échelle infinie de cellules L–C

Découpons la ligne en tronçons de longueur dx : chacun apporte une inductance série $L' dx$ et une capacité vers le plan $C' dx$. La ligne sans pertes est la mise en cascade de ces cellules :




Figure 37.1: Modèle de la ligne sans pertes : une échelle L' – C' répétée. Chaque cellule retarde le front de $\sqrt{L'C'} dx$ et lui présente localement $Z_0 = \sqrt{L'/C'}$ — indépendant de dx : c'est bien une propriété de la géométrie, pas du découpage.

Ce modèle mène aux équations des télégraphistes, dont on retient les deux résultats déjà énoncés : une onde de vitesse $1/\sqrt{L'C'}$ et de rapport $v/i = Z_0$. Il justifie aussi la sensibilité aux **discontinuités** : chaque changement local de géométrie (via, connecteur, changement de largeur, absence de plan — chapitre 36) modifie L' ou C' , donc crée une mini-rupture de Z_0 et sa mini-réflexion.

37.2.2 Le coefficient de réflexion

L'incompatibilité entre l'onde ($v/i = Z_0$) et la charge ($v/i = Z_L$) se résout en superposant une onde réfléchi. Le bilan aux bornes de la charge donne :

Formule clé

$$\Gamma_L = \frac{V_{\text{réfléchi}}}{V_{\text{incident}}} = \frac{Z_L - Z_0}{Z_L + Z_0} \quad V_{\text{charge}} = V_{\text{incident}} (1 + \Gamma_L)$$

$\Gamma = 0$ si adapté ; $\Gamma = +1$ en circuit ouvert (tension doublée) ; $\Gamma = -1$ en court-circuit. La même formule s'applique côté source avec Z_S : l'écho qui revient s'y réfléchit à nouveau (Γ_S), et ainsi de suite.

37.2.3 Le diagramme des rebonds : un cas complet

Cas réaliste et volontairement vicieux : un driver CMOS 3,3V de résistance de sortie $R_S = 10 \Omega$ attaque, sans précaution, 10 cm de microruban $Z_0 = 50 \Omega$ ($t_p \approx 0,6$ ns) terminé

sur une entrée CMOS — quasi ouverte (quelques picofarads, négligés ici : hypothèse à retenir).

1. **Lancement** ($t = 0$) : le driver ne voit que Z_0 . Diviseur de tension : $V_1^+ = 3,3 \times \frac{50}{10 + 50} = 2,75 \text{ V}$.
2. **Arrivée** ($t = t_p$) : $\Gamma_L = +1$, la tension au bout *double* : $V_{\text{charge}} = 5,5 \text{ V}$ — sur une entrée $3,3 \text{ V}$! Les diodes de protection de l'entrée conduisent (chapitre 15).
3. **Retour à la source** ($t = 2t_p$) : $\Gamma_S = \frac{10 - 50}{10 + 50} = -\frac{2}{3}$. Nouvelle onde : $V_2^+ = -\frac{2}{3} \times 2,75 = -1,83 \text{ V}$.
4. **Deuxième arrivée** ($t = 3t_p$) : $V_{\text{charge}} = 5,5 + (-1,83)(1 + 1) = 1,83 \text{ V}$ — le signal *redescend sous* le seuil haut $V_{IH} \approx 2 \text{ V}$: sur une horloge, c'est un double front garanti.
5. Et ainsi de suite : chaque aller-retour multiplie l'écart à $3,3 \text{ V}$ par $\Gamma_S \Gamma_L = -2/3$: $5,50 \rightarrow 1,83 \rightarrow 4,28 \rightarrow 2,65 \rightarrow 3,74 \rightarrow \dots$ Convergence oscillante vers $3,3 \text{ V}$ en plusieurs dizaines de nanosecondes.




Figure 37.2: Diagramme des rebonds du cas non terminé ($R_S = 10 \Omega$, $Z_0 = 50 \Omega$, bout ouvert). Chaque diagonale est une onde ; à chaque extrémité, elle est multipliée par le Γ local. La tension en un point est la *somme* de toutes les ondes déjà passées.

37.2.4 Les terminaisons : imposer $\Gamma = 0$ quelque part

Le remède est d'absorber l'écho — à l'une ou l'autre extrémité :

La terminaison série, la plus utilisée en numérique : une résistance R_T près du driver telle que $R_S + R_T = Z_0$. Mécanisme élégant : le lancement se fait à *demi*-amplitude ($V^+ = V_{CC}/2$), le bout ouvert *double* ($\Gamma_L = +1$) — pleine amplitude, propre, du premier coup — et l'écho qui revient trouve une source adaptée ($\Gamma_S = 0$) : absorbé. Un seul transit, pas de statique. Limite : la mi-tension existe *le long* de la ligne pendant l'aller-retour — réservée au point-à-point, charge en bout.

La parallèle (Z_0 à la charge) absorbe l'onde incidente elle-même : front propre partout, plusieurs charges possibles en ligne — au prix d'une consommation statique (66 mA sous $3,3 \text{ V}$ dans 50Ω !), d'où ses variantes : **Thévenin** (partage la dissipation,




Figure 37.3: Tension à la charge : le *ringing* en marches d'escalier. Surtension à 5,5 V (diodes de protection sollicitées), puis retraversée de V_{IH} — exactement les symptômes constatés au chapitre 29, maintenant prédits quantitativement.




Figure 37.4: Les trois terminaisons de base. En numérique point-à-point, la **série** domine : un seul composant, zéro consommation statique.

polarise) et **RC** (condensateur en série avec la résistance : termine les fronts, bloque le continu — au prix d'un compromis sur C).

Intuition

Une seule adaptation suffit : il faut que l'écho meure *quelque part*. Source adaptée (série) : l'écho fait un aller-retour puis disparaît. Charge adaptée (parallèle) : il ne naît jamais. Les deux à la fois (adaptation double, standard en RF, chapitre 35 pour les mesures 50Ω) : robustesse maximale, mais demi-amplitude reçue — les liaisons série rapides (SerDes) l'acceptent et amplifient à la réception.

37.2.5 La diaphonie : la ligne d'à côté écoute

Deux pistes voisines partagent leurs champs : capacité mutuelle (couplage en dV/dt) et inductance mutuelle (couplage en dI/dt) — les deux mécanismes du chapitre 35, ici entre pistes. Le front qui passe sur l'*agresseur* induit sur la *victime* deux ondes : l'une vers l'avant (FEXT, *far-end*), l'autre vers l'arrière (NEXT, *near-end*). Ce qu'il faut savoir pour router :

- le couplage décroît très vite avec l'**écartement** : la règle empirique « **3W** » (entraxe

≥ 3 largeurs de piste) ramène la diaphonie à quelques pour cent pour les signaux ordinaires — les bandes de retour ($\pm 3h$, chapitre 36) ne se recouvrent plus ;

- **rapprocher le plan** (réduire h) réduit la diaphonie à écartement donné : chaque piste tient son champ ;
- la diaphonie croît avec la **longueur parallèle** et la raideur des fronts : les longs parallélismes avec une horloge sont interdits ;
- une **piste de garde** reliée au plan par des vias rapprochés aide — mais un écartement $3W$ fait souvent aussi bien, plus simplement. Une garde *sans* vias peut empirer (résonateur flottant).

37.3 Niveau Ingénieur

Niveau Ingénieur

Le calcul de Z_0 (microruban, stripline) avec les limites des formules, les paires différentielles, les discontinuités (vias, stubs), les pertes et la fermeture de l'œil, la mesure TDR. Prérequis : chapitres 13, 28, 35, 36.

37.3.1 Calculer Z_0 : formules et honnêteté

Pour une **microruban** (piste de largeur w , épaisseur t , à hauteur h d'un plan, diélectrique ε_r), la formule fermée classique (famille IPC-2141) :

Formule clé

$$Z_0 \approx \frac{87}{\sqrt{\varepsilon_r + 1,41}} \ln\left(\frac{5,98 h}{0,8 w + t}\right) \quad \text{domaine : } 0,1 < w/h < 2,0$$

Pour une **stripline** (piste enterrée entre deux plans), même logique avec $\varepsilon_{r,\text{eff}} = \varepsilon_r$: à géométrie comparable, Z_0 est plus faible et la propagation plus lente.




Figure 37.5: Les deux géométries maîtresses. Microruban : champ partagé air/diélectrique ($\varepsilon_{r,\text{eff}} < \varepsilon_r$, plus rapide, rayonne un peu). Stripline : champ confiné entre les plans (plus lente, mieux blindée — couche interne, chapitre 36).

Honnêteté d'ingénieur : ces formules fermées valent $\pm 5\%$ dans leur domaine, et ε_r du FR-4 varie avec la fréquence et le lot (4,0 à 4,6). Un solveur de champ (intégré aux outils de routage) fait mieux ; le fabricant, qui connaît *ses* matériaux, fait mieux encore

— c’est lui qui ajuste w pour tenir le « Z_0 contrôlé » commandé, typiquement à $\pm 10\%$. La formule sert à **pré-dimensionner et à comprendre les sensibilités** : Z_0 monte si h monte, descend si w ou ε_r montent.

37.3.2 Paires différentielles

Les liaisons rapides modernes (USB, Ethernet, LVDS, PCIe — chapitre 28) sont **différentielles** : l’information est portée par $v_+ - v_-$, sur deux pistes routées ensemble. Les bénéfices se lisent avec les outils du chapitre 35 :

- le récepteur rejette le **mode commun** : ce que le couplage (diaphonie, parasite rayonné) induit *pareillement* sur les deux fils disparaît à la soustraction — d’où l’exigence de **symétrie** (même longueur, même environnement, même Z_0) : toute asymétrie convertit du MC en différentiel, et réciproquement ;
- les courants opposés font des champs qui se compensent : **émission réduite** (le MD d’une paire serrée rayonne peu — chapitre 35) ;
- le retour est majoritairement porté par *l’autre piste* : la paire transporte sa référence avec elle, robustesse accrue aux imperfections du plan.

L’impédance qui compte est l’impédance **différentielle** Z_{diff} (typ. 90–120 Ω selon le standard). Pour deux microrubans couplées en bord, espacées de s :

Formule clé

$$Z_{\text{diff}} \approx 2 Z_0 (1 - 0,48 e^{-0,96 s/h})$$

Formule empirique (microruban, couplage en bord) : si les pistes sont loin ($s \gg h$), $Z_{\text{diff}} \rightarrow 2Z_0$; en les rapprochant, le couplage *abaisse* Z_{diff} — il faut alors affiner w pour retomber sur la cible. Même remarque d’honnêteté que ci-dessus : pré-dimensionnement, puis solveur.

Règles de routage : **appariement des longueurs** (l’écart intra-paire, ou *skew*, convertit en MC : à tenir très en dessous de t_r , compensé par petits serpentins près de la source du désappariement) ; symétrie d’environnement (pas de via sur une seule piste, pas de plan découpé sous une seule) ; espacement inter-paires $\geq 3W$ pour la diaphonie.

37.3.3 Discontinuités : vias, stubs et connecteurs

À l’échelle des fronts rapides, chaque accident de géométrie est une rupture locale de Z_0 :

- un **via** traversant standard (1,6 mm) présente $\sim 0,5$ nH et quelques dixièmes de picofarad : invisible à 100 MHz, réflexion mesurable au gigahertz — on dégage l’anti-pastille, on rapproche le via de retour (chapitre 36) ;
- le **tronçon mort** (*stub*) est pire : la portion de via non utilisée (signal entrant en L1 et sortant en L2 d’une carte épaisse laisse un fût mort vers L n) est une ligne ouverte qui résonne au quart d’onde, $f_{\text{stub}} \approx v/(4l_{\text{stub}})$: un stub de 2,5 mm creuse le canal vers 14 GHz, un fond de panier épais dès quelques gigahertz — d’où le **reperçage** (*back-drilling*) des liaisons très rapides ;
- même logique pour les stubs de routage (branche en T vers une charge non terminée) : en régime ligne, on route en **chaînage** (*daisy chain*), pas en étoile improvisée.

37.3.4 Les pertes : quand le front s'émousse

Jusqu'ici la ligne était sans pertes. Deux mécanismes s'y opposent, tous deux croissants en fréquence :

- **effet de peau** (chapitre 8) : le courant se confine sur $\delta = \sqrt{\rho/(\pi f \mu)}$ ($\approx 2,1 \mu\text{m}$ à 1 GHz dans le cuivre) : la résistance série croît en $\sqrt{f}$;
- **pertes diélectriques** : le FR-4 dissipe une fraction $\tan \delta \approx 0,02$ de l'énergie stockée à chaque cycle : atténuation $\propto f$.

Ordre de grandeur : 0,05 à 0,1 dB/cm à 1 GHz sur FR-4, dominé par le diélectrique au-delà de quelques gigahertz — c'est là que les matériaux à faible $\tan \delta$ (Rogers, Megtron) se justifient. La conséquence *système* : l'atténuation sélective des hautes fréquences **allonge les fronts** et fait déborder chaque bit sur ses voisins (interférence entre symboles). Sur le diagramme de l'œil (superposition de tous les bits reçus, chapitre 28), l'ouverture se ferme : le récepteur perd sa marge de décision — d'où les égaliseurs des SerDes modernes, qui rehaussent les aigus pour rouvrir l'œil.

37.3.5 Mesurer : la réflectométrie temporelle (TDR)

Le diagramme des rebonds se lit aussi à l'envers : envoyer un front *connu* et chronométrer les échos. C'est la **TDR** (*time-domain reflectometry*) : chaque écho date ($t = 2t_p$ jusqu'au défaut) et dimensionne (Γ donne Z local) une discontinuité. On lit $Z_0(x)$ le long de la piste comme un profil : creux capacitif d'un via, bosse inductive d'une fente franchie (chapitre 36), rupture d'un connecteur. C'est l'outil de vérification des impédances contrôlées — et un remarquable détecteur de la position d'un défaut sur un câble.

En pratique

La démarche intégrité du signal, en trois étages. (1) *Règles* : critère $t_p > t_r/6$, Z_0 contrôlé, terminaisons, 3W, retours propres — élimine 90 % des problèmes gratuitement. (2) *Simulation* : modèles IBIS des drivers + lignes extraites du routage, pour les liaisons critiques (DDR, SerDes) — *avant* fabrication. (3) *Mesure* : TDR pour les impédances, oscilloscope à sonde adaptée pour les formes d'ondes (chapitre 35 : la sonde fait partie du circuit). Simuler sans règles, c'est chercher ses clés sous le lampadaire ; appliquer les règles sans mesurer, c'est croire ses hypothèses sur parole.

Exercices

Niveau débutant

Exercice 37.1 — Un microcontrôleur a des sorties à $t_r = 2 \text{ ns}$; un FPGA moderne, $t_r = 200 \text{ ps}$. Sur microruban FR-4 ($t'_p \approx 59 \text{ ps/cm}$), calculez la longueur critique ($t_p > t_r/6$) dans les deux cas. Que concluez-vous pour une carte de 10 cm ?

En pratique

Solution :

$$l_{\text{crit}} = \frac{t_r}{6t_p'}. \text{ Microcontrôleur : } l_{\text{crit}} = \frac{2000}{6 \times 59} \approx 5,6 \text{ cm. FPGA : } l_{\text{crit}} \approx 5,6 \text{ mm.}$$

Sur une carte de 10 cm : avec le microcontrôleur, seules les traversées complètes sont concernées ; avec le FPGA, **pratiquement toute piste** est une ligne de transmission. C'est la technologie du driver qui décide, pas l'application — un FPGA qui clignote une LED a les mêmes fronts qu'un FPGA qui calcule.

Exercice 37.2 — Une onde incidente de 1,65 V arrive au bout d'une ligne $Z_0 = 50 \Omega$ chargée par $R_L = 100 \Omega$. Calculez Γ_L , l'amplitude réfléchie et la tension aux bornes de la charge.

En pratique

Solution :

$$\Gamma_L = \frac{100 - 50}{100 + 50} = +\frac{1}{3}. \text{ Réfléchi : } 1,65 \times \frac{1}{3} = 0,55 \text{ V. À la charge : } V = V^+(1 + \Gamma_L) = 1,65 \times \frac{4}{3} = 2,2 \text{ V.}$$

Vérification physique : 2,2 V dans 100 Ω donne 22 mA ; l'onde incidente apportait 1,65/50 = 33 mA et l'onde réfléchie remporte 0,55/50 = 11 mA : 33 – 11 = 22 mA — les bilans tension *et* courant bouclent.

Niveau intermédiaire

Exercice 37.3 — Reprenez le cas du cours ($V_{CC} = 3,3 \text{ V}$, $R_S = 10 \Omega$, $Z_0 = 50 \Omega$, bout ouvert, $t_p = 0,6 \text{ ns}$). (a) Montrez que l'écart à 3,3 V à la charge est multiplié par $\Gamma_S \Gamma_L$ à chaque aller-retour, et donnez les cinq premières valeurs de V_{charge} . (b) Au bout de combien de temps la tension reste-t-elle dans $\pm 5\%$ de 3,3 V ?

En pratique

Solution :

(a) Après chaque aller-retour, l'onde revenant à la charge vaut la précédente $\times \Gamma_S \Gamma_L = -2/3$, et la charge (ouverte) en ajoute $2\times$ à sa tension : l'écart $\varepsilon_n = V_n - 3,3$ suit $\varepsilon_{n+1} = -\frac{2}{3}\varepsilon_n$. Valeurs : 5,50 V ; 1,83 V ; 4,28 V ; 2,65 V ; 3,74 V (aux instants $t_p, 3t_p, 5t_p, 7t_p, 9t_p$).

(b) $|\varepsilon_1| = 2,2 \text{ V}$; il faut $|\varepsilon| \leq 0,165$: $(2/3)^{n-1} \leq 0,075 \Rightarrow n - 1 \geq \ln(0,075)/\ln(2/3) \approx 6,4 \Rightarrow n = 8$, soit $t \approx 15t_p \approx 9 \text{ ns}$. **Neuf nanosecondes de ringing** pour 10 cm de piste non terminée — à comparer à la période d'une horloge à 100 MHz : 10 ns. Le signal n'est jamais établi.

Exercice 37.4 — Le driver précédent ($R_S = 10 \Omega$) doit attaquer proprement la même ligne. (a) Dimensionnez la terminaison série (valeur normalisée E24). (b) Décrivez la forme d'onde à la source et à la charge. (c) Pourquoi cette solution est-elle réservée au point-à-point ?

En pratique**Solution :**

(a) $R_T = Z_0 - R_S = 40 \text{ m}\Omega \dots$ non : $= 50 - 10 = 40 \Omega$; E24 : $\boxed{R_T = 39 \Omega}$ (l'écart de 1Ω donne $\Gamma_S = (49 - 50)/(49 + 50) \approx -0,01$: négligeable).

(b) Lancement à $V_{CC} \times \frac{50}{99} \approx 1,67 \text{ V}$: la *source* reste à mi-tension pendant $2t_p$ (1,2 ns), puis monte à 3,3 V au retour de l'écho. La *charge* voit un front unique et propre à 3,3 V dès t_p (doublement sur l'ouvert). Un seul transit, aucune oscillation.

(c) Toute charge connectée *en cours de ligne* verrait le palier à mi-tension pendant l'aller-retour — zone interdite entre V_{IL} et V_{IH} , commutations parasites. La série exige la charge **en bout de ligne** ; pour du multipoint, terminaison parallèle/Thévenin à l'extrémité, ou topologie revue.

Niveau ingénieur

Exercice 37.5 — Dimensionnez une microruban 50Ω sur préimprégné $h = 0,2 \text{ mm}$, $\varepsilon_r = 4,3$, cuivre $t = 35 \mu\text{m}$, avec la formule IPC. Vérifiez le domaine de validité. Un solveur de champ donne $w \approx 0,36 \text{ mm}$: commentez l'écart.

En pratique**Solution :**

$\frac{87}{\sqrt{4,3 + 1,41}} = 36,4 \Omega$; il faut $\ln\left(\frac{5,98 \times 0,2}{0,8w + 0,035}\right) = \frac{50}{36,4} = 1,374$, soit $\frac{1,196}{0,8w + 0,035} = e^{1,374} = 3,95$, d'où $0,8w = 0,303 - 0,035$ et $\boxed{w \approx 0,33 \text{ mm}}$. Do-
maine : $w/h = 1,67 \in [0,1 ; 2]$ — validé.

Écart au solveur $\approx 8 \%$: dans l'ordre de grandeur annoncé pour une formule fermée ($\pm 5 \%$) cumulé à l'incertitude sur ε_r . Conclusion pratique : la formule cadre le design (et dit *dans quel sens* corriger) ; la valeur envoyée en fabrication vient du solveur — puis le fabricant l'ajuste à ses matériaux réels et la garantit par coupon de test mesuré en TDR.

Exercice 37.6 — Une liaison LVDS ($Z_{\text{diff}} = 100 \Omega$, $t_r = 300 \text{ ps}$) est routée en microruban couplée, $Z_0 = 60 \Omega$ par piste, $h = 0,2 \text{ mm}$. (a) Quel espacement s vise 100Ω différentiels (formule empirique du cours) ? (b) On tolère un skew intra-paire de 10% de t_r : quel désappariement de longueur maximal ($v \approx 17 \text{ cm/ns}$) ? (c) Pourquoi corriger le skew *près de sa cause* plutôt qu'en bout de ligne ?

En pratique

Solution :

$$(a) \quad 100 = 120(1 - 0,48 e^{-0,96s/h}) \Rightarrow e^{-0,96s/h} = \frac{1 - 100/120}{0,48} = 0,347 \Rightarrow s =$$

$$\frac{h \ln(1/0,347)}{0,96} \approx 1,10 h \approx 0,22 \text{ mm. Couplage serré : il faudra réduire légèrement } w$$

pour maintenir la cible (le couplage abaisse Z_{diff} à w donné).

(b) $\Delta t \leq 30 \text{ ps} \Rightarrow \Delta l \leq v \Delta t = 17 \times 0,03 \approx \boxed{5 \text{ mm}}$ — vite consommé par un coude ou une sortie de boîtier dissymétrique.

(c) Entre la cause du skew (broches, coude) et sa compensation, la paire circule *désappariée* : sur ce tronçon, une partie du signal existe en mode commun — qui rayonne (chapitre 35) et ne sera pas rejetée par les discontinuités rencontrées entre-temps. Compenser au plus près confine la zone « sale » ; compenser en bout laisse tout le trajet convertir et émettre.

Questions de compréhension

Q1. $Z_0 = 50 \Omega$: où passent les watts fournis par le driver pendant la propagation, puisque la ligne ne dissipe rien ?

Réponse : ils ne sont pas dissipés mais stockés au fur et à mesure : l'onde charge la capacité linéique ($\frac{1}{2}C'v^2$) et magnétise l'inductance linéique ($\frac{1}{2}L'i^2$) des tronçons qu'elle envahit. Z_0 est le rapport v/i de ce remplissage, pas une résistance — l'énergie est restituée (à la charge, ou renvoyée par la réflexion).

Q2. Pourquoi la terminaison série se place-t-elle *contre* le driver et non au milieu de la ligne ?

Réponse : son rôle est d'adapter la source pour absorber l'écho au retour : elle doit faire corps avec R_S , sans tronçon de ligne entre les deux. Déportée, le segment driver-résistance devient une ligne désadaptée des deux côtés : les échos y rebondissent en boucle courte — on recrée en miniature le problème qu'on voulait résoudre.

Q3. Un via traversant ne gêne pas une liaison à 100 MHz mais dégrade la même liaison à 10 Gbit/s. Quels sont les *deux* mécanismes ?

Réponse : (1) la discontinuité localisée (excès de C et de L du fût et des pastilles) : négligeable quand le front est long devant le via, réflexion nette quand le front fait quelques millimètres ; (2) le stub — la portion de fût inutilisée — qui résonne en quart d'onde ($f \approx v/4l_{\text{stub}}$) et creuse le spectre du signal dans la bande utile du débit rapide. D'où anti-pastilles dégagées, via de retour adjacent, et reperçage sur les liaisons les plus rapides.

Q4. En quoi une paire différentielle bien routée est-elle un remède *de conception* aux deux problèmes du chapitre 35 (émission et susceptibilité) ?

Réponse : à l'émission, les deux courants opposés et adjacents forment une boucle minuscule dont les champs se compensent (rayonnement MD faible) ; en susceptibilité, un parasite couplé touche les deux fils presque également — c'est du mode commun, que le récepteur différentiel soustrait. Les deux bénéfices reposent sur la symétrie : c'est elle, pas la différentialité en soi, qui fait le blindage.

Résumé du chapitre

Résumé — Les Bases

Propagation	$v = c/\sqrt{\varepsilon_{r,\text{eff}}} \approx 15 \text{ cm/ns}$ sur FR-4 ($\approx 60\text{--}70 \text{ ps/cm}$)
Critère de ligne	$t_p > t_r/6$: c'est le <i>temps de montée</i> qui décide, pas la fréquence
$Z_0 = \sqrt{L'/C'}$	Ce que voit le front en marche ; une propriété de géométrie, pas une résistance
Réflexion	$Z_L \neq Z_0 \Rightarrow$ écho ; ouvert : tension doublée ; le ringing du ch. 29 expliqué

Résumé — Approfondissement

Coefficient Γ	$\Gamma = \frac{Z - Z_0}{Z + Z_0}$; à la charge <i>et</i> à la source ; rebonds en $(\Gamma_S \Gamma_L)^n$
Cas non terminé	$R_S = 10 \Omega$, bout ouvert : 5,5 V sur du 3,3 V, retraversée de V_{IH} , $\sim 9 \text{ ns}$ d'établissement
Terminaisons	Série ($R_S + R_T = Z_0$) : le standard point-à-point, zéro statique ; parallèle/Thévenin : multipoint, consomme
Diaphonie	NEXT/FEXT ; règle 3W ; plan proche = champs tenus ; garde seulement si cousue de vias

Résumé — Niveau Ingénieur

Calcul de Z_0	Formules IPC $\pm 5\%$ dans leur domaine : prédimensionner ; solveur + coupon TDR pour garantir
Paires différentielles	Rejet du MC et faible émission <i>par symétrie</i> ; Z_{diff} , skew $\ll t_r$, compensation près de la cause
Discontinuités	Via $\sim 0,5 \text{ nH}$; stub en $\lambda/4$ ($f \approx v/4l$) $\Rightarrow$ reperçage ; chaînage plutôt qu'étoile
Pertes	Peau en $\sqrt{f}$, diélectrique en f ($\tan \delta \approx 0,02$) : fronts émoussés, œil qui se ferme, égalisation
Démarche	Règles $\rightarrow$ simulation (IBIS) $\rightarrow$ mesure (TDR, sonde) — dans cet ordre

À retenir

Ce chapitre referme la boucle ouverte au chapitre 1. Le trajet complet est désormais traçable : la physique du semi-conducteur fixe les fronts (chapitres 15–16), les fronts fixent le spectre (chapitre 29), le spectre rencontre la géométrie du cuivre — boucles, plans, lignes (chapitres 35–37) — et cette rencontre décide de ce qui marche, rayonne ou échoue. Concevoir un système électronique, c’est tenir cette chaîne causale d’un bout à l’autre : il n’y a pas de « détail de routage », il n’y a que de la physique appliquée à des géométries. Le reste — normes, outils, abaques — n’est que l’intendance de cette idée.