Instituto Tecnológico de Costa Rica Escuela de Ingeniería en Computadores

Fundamentos de Arquitectura de Computadores Grupo #1

Estudiante: Kevin Josué Ruiz Rodríguez

Carné: 2018170538

Bitácora

20/3/2025

Se realizó la tabla de verdad 1 para interpretar las entradas, en la cual se le asigna un valor a cada una de las 4 combinaciones posibles.

Cuadro <u>1</u>: <u>Tabla de verdad de las e</u>ntradas.

A	В	C	D	X_1	X_0
1	0	0	0	0	1
1	1	0	0	1	0
1	1	1	0	1	1
1	1	1	1	0	0

Teniendo estos valores asignados, se encontraron las siguientes ecuaciones booleanas para cada dígito utilizando los mintérminos para encontrar la suma de productos.

$$X_1 = AB\overline{C}\overline{D} + ABC\overline{D}$$

$$X_0 A \overline{BCD} + ABC \overline{D}$$

Estas ecuaciones se simplificaon utilizando álgebra booleana para facilitar la implementación del circuito.

$$X_1 = AB\overline{D}$$

$$X_0 A \overline{D} \overline{(B \oplus C)}$$

Además se realizó la tabla para el decodificador de suma

Cuadro 2: Tabla de verdad del decodificador de suma.

X_1	X_0	Y_1	Y_0	S_1	S_0
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	1	1	0
0	1	1	0	1	1
0	1	1	1	0	0
1	0	0	0	1	0
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	1	0	1
1	1	0	0	1	1
1	1	0	1	0	0
1	1	1	0	0	1
1	1	1	1	1	0

Para simplificar la tabla 2 se realizaron los siguientes mapas de Karnaugh

Cuadro 3: Mapa K para S_1 .

$X_1X_0 Y_1Y_0$	00	01	11	10
00	0	0	1	1
01	0	1	0	1
11	1	0	1	0
10	1	1	0	0

Cuadro 4: Mapa K para S_0 .

$X_1X_0 Y_1Y_0$	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0

30/3/2025

Del mapa K 3 se obtiene la ecuación

$$S_1 = \overline{X_1} \overline{X_0} Y_1 + \overline{X_1} X_0 \overline{Y_1} Y_0 + \overline{X_1} Y_1 \overline{Y_0} + X_1 \overline{Y_1} \overline{Y_0} + X_1 X_0 Y_1 Y_0 + X_1 \overline{X_0} \overline{Y_1}$$

Esta ecuación para Z_1 requiere muchas compuertas en su implementación, por lo que se puede simplificar en la siguiente ecuación.

$$S_1 = (X_1 \oplus Y_1) \oplus X_0 Y_0$$




Figura 1: Circuito propuesto para los decodificadores de número y suma.

De la misma manera, con el mapa K 4 se obtiene una ecuación para este dígito

$$S_0 = X_0 \overline{Y_0} + \overline{X_0} Y_0$$

Se puede observar que esta ecuación corresponde a la operación de o exclusivo, o XOR

$$S_0 = X_0 \oplus Y_0$$

Con estas ecuaciones para encontrar el número a sumar, y la suma de los 2 números se propone el circuito de la figura

31/3/2025

Basándose en el circuito de la figura 1 se montó el circuito utilizando un circuito integrado 74ls04 para 4 compuertas NOT, la conexión de este puede ver en la figura 2, 74ls86 para 4 compuertas XOR, cuya conexión se puede ver en la figura 3 y 2 74ls08 para 8 compuertas AND, el cual se conecta según la figura 4, además de un 74ls48 como BCD, para cual se usó como guía el pinout de la figura 5, el cual envía la señal a un display de 7 segmentos 5161AS, el cual se conecta según la figura 6.

El resultado se puede observar en la figura 7, sin embargo, no se pudo comprobar el funcionamiento debido a que no se recibió respuesta.

8/4/2025

Ya que no se pudo realizar la implementación en protoboard, se realizó una simulación y pruebas en SystemVerilog, para verificar la validez del diseño planteado.

74LS04 Pinout




Figura 2: 74ls04 pinout.




Figura 3: 74ls86 pinout.




Figura 4: 74ls08 pinout.

PINOUT74LS48 Decodificador Display 7 Segmentos




Figura 5: 74ls48 pinout.




Figura 6: 5161AS pinout.




Figura 7: Circuito montado en Protoboard.

Figura 8: Implemtación del codificador de entrada en SystemVerilog.

```
module inDecoder_tb;
 2345678
           logic [3: 0] in;
logic [1: 0] x;
           inDecoder indec (in, x);
           initial begin
      ⊟
 9
               in = 4'b1000; #10;
               assert (x == 2'b01) else $error("failed 1");
in = 4'b1100; #10;
10
11
               assert (x == 2'b10) else $error("failed 2");
12
               in = 4'b1110; #10;
assert (x == 2'b11) else $error("failed 3");
13
14
15
               in = 4'b11111; #10;
16
               assert (x == 2'b00) else $error("failed 4");
17
           end
        endmodule
18
19
```

Figura 9: Testbench del codificador de entrada en SystemVerilog.




Figura 10: Resultado del testbench del codificador de entrada en ModelSim.

Figura 11: Implemtación del codificador de suma en SystemVerilog.

```
module sumDecoder_tb;
 2
 3
          logic [1: 0] x, y, s;
 4
5
6
7
8
9
          sumDecoder sumdec (x, y, s);
          initial begin
              y = 2'b\bar{0}0;
              \dot{x} = 2'b00; #10;
10
              assert (s === 2'b00) else $error ("failed 0+0");
11
              x = 2'b01: #10:
              assert (s === 2'b01) else $error ("failed 1+0");
12
              x = 2'b10; #10;
assert (s === 2'b10) else $error ("failed 2+0");
13
14
              x = 2'b11; #10;
15
              assert (s === 2'b11) else $error ("failed 3+0");
16
17
              y = 2'b01;
              x = 2'b00; #10;
assert (s === 2'b01) else $error ("failed 0+1");
18
19
20
              x = 2'b01; #10;
              assert (s === 2'b10) else $error ("failed 1+1");
21
22
              x = 2'b10; #10;
              assert (s === 2'b11) else $error ("failed 2+1");
23
              x = 2'b11; #10;
24
              assert (s === 2'b00) else $error ("failed 3+1");
25
26
              y = 2'b10;
              x = 2'b00; #10;
assert (s === 2'b10) else $error ("failed 0+2");
27
28
29
              x = 2'b01; #10;
assert (s === 2'b11) else $error ("failed 1+2");
30
              x = 2'b10; #10;
31
              assert (s === 2'b00) else $error ("failed 2+2");
32
33
              x = 2'b11; #10;
              assert (s === 2'b01) else $error ("failed 3+2");
34
35
              y = 2'b11;
              x = 2'b00; #10;
assert (s === 2'b11) else $error ("failed 0+3");
36
37
              x = 2'b01; #10;
assert (s === 2'b00) else $error ("failed 1+3");
38
39
              x = 2'b10; #10;
assert (s === 2'b01) else $error ("failed 2+3");
40
41
              x = 2'b11; #10;
42
              assert (s === 2'b10) else $error ("failed 3+3");
43
44
           end
45
       endmodule
46
```

Figura 12: Testbench del codificador de suma en SystemVerilog.

Wave - Default ::::::::::::::::::::::::::::::::::::														
Msgs														
	00 01 10 11 00 01 10 11													
• / /sumDecoder_tb/y 11 (00 (01	10 11													
- / /sumDecoder_tb/s 10 (00 (01 10 (11 (01 11 00) 10 11 00 01 11 00 01 10													

Figura 13: Resultado del testbench del codificador de suma en ModelSim.

```
(input logic rst, en,
     ⊟module register
 2
                         input logic [1: 0] data,
 3
                         output logic [1: 0] q);
 4
 5
6
          always_ff @(posedge en or posedge rst)
             if (rst) q = 2 b00;
 7
             else
                if (en) q = data;
8
 9
      endmodule
10
11
```

Figura 14: Módulo de registro en SystemVerilog.

Figura 15: Módulo de comparador en SystemVerilog.

```
⊟module main (input logic rst, en,
 1
 2
3
                    input logic [3: 0] in,
                    output logic motor_on,
 4
                    output logic [1: 0] acc);
 5
 6
          logic [1: 0] x, res;
 7
          inDecoder indec (in, x);
 8
 9
          sumDecoder sum (x, acc, res);
10
11
         register res_reg (rst, en, res, acc);
12
13
14
          comparator cmp (acc, motor_on);
15
16
      endmodule
17
```

Figura 16: Implementación del circuito completo en SystemVerilog.

```
module main_tb;
 1
 2
 3
           logic rst, en;
 4
5
           logic [3: 0] in;
           logic motor_on;
logic [1: 0] acc;
 6
 7
           main testing (rst, en,
 8
                          in, motor_on, acc);
 9
10
           always #5 en = \simen;
11
           initial begin
13
              en = 1'50;
14
              rst = 1'b1; #10;
15
              rst = 1'b0;
16
              in = 4'b1000;
17
                               #40:
              in = 4'b1100;
18
                               #40:
              in = 4'b1110;
19
              in = 4'b11111;
20
              rst = 1'b1:
21
22
              #20; $stop;
           end
23
       endmodule
24
25
```

Figura 17: Testbench para el circuito completo.

Wave - Default	Wave - Default :: 1 + a															+ # ×				
\$ 1 ₹ 1	Msgs																			
/main_tb/rst	1																			_
/main_tb/en	1		ldot					$ldsymbol{\Box}$	oxdot		oxdot	oxdot	oxdot	oxdot	oxdot	$ldsymbol{ldsymbol{eta}}$	oxdot			
- , ,	1111		1000				1100				1110				1111					
/main_tb/motor_on	0																		<u> </u>	
II - → /main_tb/acc	00	(00	(01	(10	(11	(00)	(10	(00	(10	(00	(11	(10	(01	(00					-	

Figura 18: Resultado del testbench del circuito completo.