

Proyecto 1 Calculadora Tomógrafo

Kevin Josué Ruiz Rodríguez
email: krr248@estudiantec.cr
Escuela de Ingeniería en Computadores
Instituto Tecnológico de Costa Rica

Abstract—This paper is about the process of designing and implementing a circuit that receives a number between one four and adds it to an accumulated number in a register which is updated at the press of a button, this number is shown in a seven segment display, and in given intervals the number activates a different circuit to do something.

Palabras clave—Circuitos digitales, lógica combinacional, desacople.

I. INTRODUCCIÓN

Los circuitos digitales son una parte importante de los avances tecnológicos. Estos funcionan con señales binarias, representando los datos como series de ceros y unos. Esto permite la creación de sistemas que pueden realizar varias tareas, como operaciones aritméticas o lógicas hasta almacenamiento de datos.

Uno de los aspectos del diseño de circuitos digitales es la lógica combinacional, en este tipo de lógica la salida siempre es obtenida en función de únicamente las entradas actuales. Esto a diferencia de la lógica secuencial, donde la salida depende tanto de las entradas actuales como de los estados pasados, por lo tanto necesitan memoria para operar, cosa que no es necesaria en los circuitos combinacionales. Esto hace a la lógica combinacional una pieza importante para desarrollar sistemas más complejos.

Para tener un buen desempeño y eficiencia en los sistemas digitales, es importante un buen diseño y optimización de los circuitos combinacionales. Para esto existen técnicas, como el álgebra Booleana y los mapas de Karnaugh, también llamados mapas K, estas son utilizadas para simplificar las expresiones lógicas, de manera que se puedan reducir las compuertas necesarias para su implementación, minimizando el consumo de potencia y el tiempo de respuesta.

Con el fin profundizar los conceptos mencionados anteriormente, a lo largo de este documento se describe el proceso de diseño e implementación de un circuito que, mediante fotosensores, identifique una cantidad para sumar a un acumulado guardado en un registro, además este resultado es mostrado en un display de 7 segmentos. Adicionalmente se desea que en un intervalo del contador, se active un motor. Este proceso de desarrollo parte desde la creación de tablas de verdad, diseño del esquemático, hasta la implementación en protoboard del circuito.

II. CIRCUITO DISEÑADO

Para empezar el diseño, se parte de una versión más simple en la que simplemente se utilizan switches para representar

los dedos, en este proyecto se toma en consideración que la entrada siempre va a ser al menos una entrada, además se desea tomar en cuenta hasta un máximo de 4, por lo que se utilizan 4 switches para interpretar cada fotosensor, dando como resultado un 1 si se detecta una entrada, y un 0 si no.

A. Codificador de Entrada

Se realiza una tabla de verdad para interpretar las entradas, en la cual se le asigna un valor a cada una de las combinaciones posibles, recordando que se espera al menos un dedo y un máximo de 4, por lo que se tienen únicamente 4 combinaciones.

TABLE I
TABLA DE VERDAD PARA LAS ENTRADAS.

A	B	C	D	X_1	X_0
1	0	0	0	0	1
1	1	0	0	1	0
1	1	1	0	1	1
1	1	1	1	0	0

Teniendo estos valores asignados, se pueden encontrar las siguientes ecuaciones booleanas para cada dígito utilizando los minterminos en la tabla I para encontrar la suma de productos.

$$X_1 = ABC\bar{D} + ABCD \quad (1)$$

$$X_0 = A\bar{B}\bar{C}\bar{D} + ABC\bar{D} \quad (2)$$

Las ecuaciones 1 y 2 se pueden simplificar utilizando álgebra booleana para facilitar la implementación del circuito.

$$X_1 = AB\bar{D} \quad (3)$$

$$X_0 = A\bar{D}(B \oplus C) \quad (4)$$

Con las ecuaciones 4 y 3 se puede diseñar el siguiente codificador de la entrada.

B. Codificador de Suma

Una vez obtenida una forma de interpretar las entradas, se procede a diseñar un codificador que va a realizar una suma según estas entradas y un número acumulado, se van a utilizar números de 2 bits tanto para el acumulado, como para el resultado. Sabiendo esto, se puede realizar una tabla de verdad para el codificador, utilizando los dígitos de ambos números como entrada y los dígitos del resultado como salida.




Fig. 1. Codificador de la entrada.

TABLE II
TABLA DE VERDAD PARA EL CODIFICADOR DE SUMA.

X_1	X_0	Y_1	Y_0	S_1	S_0
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	1	1	0
0	1	1	0	1	1
0	1	1	1	0	0
1	0	0	0	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	1	0	1
1	1	0	0	1	1
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	1	1	0

La tabla II es un poco compleja, por lo que para analizarla de manera más sencilla se puede realizar un mapa K para cada dígito del resultado.

Analizando el mapa K de la tabla III, se puede obtener la siguiente ecuación booleana para el primer dígito del resultado.

$$Y'_0 = \overline{X_0}Y_0 + \overline{Y_0}X_0 \quad (5)$$

De igual manera con la tabla IV se puede obtener una ecuación

TABLE III
MAPA K PARA EL PRIMER DÍGITO DE LA SUMA.

$X_1X_0 \backslash Y_1Y_0$	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0

TABLE IV
MAPA K PARA EL SEGUNDO DÍGITO DE LA SUMA.

$X_1X_0 \backslash Y_1Y_0$	00	01	11	10
00	0	0	1	1
01	0	1	0	1
11	1	0	1	0
10	1	1	0	0

para el segundo dígito del resultado

$$Y'_1 = X_1\overline{Y_1}Y_0 + X_1\overline{X_0}Y_1 + \overline{X_1}X_0\overline{Y_1}Y_0 + X_1X_0Y_1Y_0 + X_1Y_1\overline{Y_0} \quad (6)$$

Se puede observar que la ecuación 5 es equivalente a la operación XOR, mientras que la ecuación 6 se puede simplificar mediante álgebra booleana obteniendo unas ecuaciones simplificadas para cada dígito del resultado.

$$Y'_0 = X_0 \oplus Y_0 \quad (7)$$

$$Y'_1 = (X_1 \oplus Y_1) \oplus X_0Y_0 \quad (8)$$

Nuevamente, utilizando las ecuaciones 7 y 8, se obtiene el siguiente diseño para el codificador de la suma.




Fig. 2. Codificador de la suma.

El resultado de la suma es actualizado en el registro del acumulador, además de ser enviado a un BCD para obtener la representación necesaria para el display de 7 segmentos, y enviarlo a este mismo.

C. Fase de Desacople

Adicionalmente, se requiere seleccionar un intervalo que active un motor, debido a la cantidad de bits utilizados, se pueden representar 4 números, por lo que se selecciona únicamente un dígito para activar el motor. En este caso se selecciona el número 3 para la activación, de manera que se pueda utilizar una compuerta AND con cada dígito del acumulador, esta compuerta se conecta a la base de un transistor BJT, el emisor de este transistor se conecta a tierra, mientras que al colector se conecta el motor, con su propia alimentación.




Fig. 3. Etapa de desacople.

Una vez diseñadas las diferentes etapas del sistema se puede proceder a realizar la implementación en protoboard.

III. RESULTADOS

A. Codificador de Entrada

Para comprobar la efectividad del diseño del de codificador de la entrana se implementó el diseño en Sytem Verilog, utilizando las ecuaciones 4 y 3 A esta implementación de la

```

1 module inDecoder (input logic [3: 0] in,
2                   output logic [1: 0] x);
3
4     assign x[0] = in[3] & ~in[0] & ~(in[2] ^ in[1]); //c
5     assign x[1] = in[3] & in[2] & ~in[0]; //d
6
7 endmodule

```

Fig. 4. Implemtación del codificador de entrada en SystemVerilog.

figura 4 se le realizó el siguiente testbench para confirmar el funcionamiento correcto. El resultado del testbench de la

```

1 module inDecoder_tb;
2
3     logic [3: 0] in;
4     logic [1: 0] x;
5
6     inDecoder indec (in, x);
7
8     initial begin
9         in = 4'b1000; #10;
10        assert (x == 2'b01) else $error("failed 1");
11        in = 4'b1100; #10;
12        assert (x == 2'b10) else $error("failed 2");
13        in = 4'b1110; #10;
14        assert (x == 2'b11) else $error("failed 3");
15        in = 4'b1111; #10;
16        assert (x == 2'b00) else $error("failed 4");
17    end
18 endmodule
19

```

Fig. 5. Testbench del codificador de entrada en SystemVerilog.

figura 5 se puede observar en la figura 6.



Fig. 6. Resultado del testbench del codificador de entrada en ModelSim.

B. Codificador de Suma

El proceso utilizado para el codificador de entrada, se repite para el codificador de suma, utilizando esta vez las ecuaciones 7 y 8. Nuevamente, a la implementación de 7 se le realiza un

```

1 module sumDecoder(input logic [1: 0] x, y,
2                   output logic [1: 0] s);
3
4     assign s[0] = x[0] ^ y[0];
5     assign s[1] = (x[1] ^ y[1]) ^ x[0] & y[0];
6
7 endmodule
8

```

Fig. 7. Implemtación del codificador de suma en SystemVerilog.

testbench para verificar el funcionamiento. El resultado del testbench de la figura 8 se puede observar en la figura 9.

```

1 module sumDecoder_tb;
2
3     logic [1: 0] x, y, s;
4
5     sumDecoder sumdec (x, y, s);
6
7     initial begin
8         y = 2'b00;
9         x = 2'b00; #10;
10        assert (s == 2'b00) else $error ("failed 0+0");
11        x = 2'b01; #10;
12        assert (s == 2'b01) else $error ("failed 1+0");
13        x = 2'b10; #10;
14        assert (s == 2'b10) else $error ("failed 2+0");
15        x = 2'b11; #10;
16        assert (s == 2'b11) else $error ("failed 3+0");
17        y = 2'b01;
18        x = 2'b00; #10;
19        assert (s == 2'b01) else $error ("failed 0+1");
20        x = 2'b01; #10;
21        assert (s == 2'b10) else $error ("failed 1+1");
22        x = 2'b10; #10;
23        assert (s == 2'b11) else $error ("failed 2+1");
24        x = 2'b11; #10;
25        assert (s == 2'b00) else $error ("failed 3+1");
26        y = 2'b10;
27        x = 2'b00; #10;
28        assert (s == 2'b10) else $error ("failed 0+2");
29        x = 2'b01; #10;
30        assert (s == 2'b11) else $error ("failed 1+2");
31        x = 2'b10; #10;
32        assert (s == 2'b00) else $error ("failed 2+2");
33        x = 2'b11; #10;
34        assert (s == 2'b01) else $error ("failed 3+2");
35        y = 2'b11;
36        x = 2'b00; #10;
37        assert (s == 2'b11) else $error ("failed 0+3");
38        x = 2'b01; #10;
39        assert (s == 2'b00) else $error ("failed 1+3");
40        x = 2'b10; #10;
41        assert (s == 2'b01) else $error ("failed 2+3");
42        x = 2'b11; #10;
43        assert (s == 2'b10) else $error ("failed 3+3");
44    end
45 endmodule
46

```

Fig. 8. Testbench del codificador de suma en SystemVerilog.




Fig. 9. Resultado del testbench del codificador de suma en ModelSim.

C. Circuito Completo

Finalmente se realiza una implementación del sistema completo, utilizando un registro, con un botón de reinicio y botón de habilitación como entradas, como el de la figura 10. Además de un comparador, que corresponde a la compuerta AND de la figura 3, para enviar la señal que enciende el motor. Utilizando estos módulos, se puede implementar el sistema completo, visto en la figura 12. Al módulo de la figura 12 se le realiza un último testbench, donde se simula que se inicia presionando el botón de reinicio por un tiempo, se presiona y libera constantemente el botón para actualizar el acumulado,

```

1 module register (input logic rst, en,
2                 input logic [1: 0] data,
3                 output logic [1: 0] q);
4
5     always_ff @(posedge en or posedge rst)
6         if (rst) q = 2'b00;
7         else
8             if (en) q = data;
9
10 endmodule
11

```

Fig. 10. Módulo de registro en SystemVerilog.

```

1 module comparator (input [1: 0] a,
2                   output equal);
3
4     assign equal = (a[0] & a[1]);
5
6 endmodule
7

```

Fig. 11. Módulo de comparador en SystemVerilog.

```

1 module main (input logic rst, en,
2             input logic [3: 0] in,
3             output logic motor_on,
4             output logic [1: 0] acc);
5
6     logic [1: 0] x, res;
7
8     inDecoder indec (in, x);
9
10    sumDecoder sum (x, acc, res);
11
12    register res_reg (rst, en, res, acc);
13
14    comparator cmp (acc, motor_on);
15
16 endmodule
17

```

Fig. 12. Implementación del circuito completo en SystemVerilog.

y se mantiene un número de entradas distinto, cada una por cierto tiempo. Finalmente se verifica el comportamiento del

```

1 module main_tb;
2
3     logic rst, en;
4     logic [3: 0] in;
5     logic motor_on;
6     logic [1: 0] acc;
7
8     main testing (rst, en,
9                 in, motor_on, acc);
10
11     always #5 en = ~en;
12
13     initial begin
14         en = 1'b0;
15         rst = 1'b1; #10;
16         rst = 1'b0;
17         in = 4'b1000; #40;
18         in = 4'b1100; #40;
19         in = 4'b1110; #40;
20         in = 4'b1111; #40;
21         rst = 1'b1;
22         #20; $stop;
23     end
24 endmodule
25

```

Fig. 13. Testbench para el circuito completo.

circuito.

En la figura 14 se puede observar que el comportamiento es el esperado, cuando se tiene una entrada y se presiona el botón de habilitar, el acumulado aumenta en 1, y así respectivamente según el número de entradas, además siempre que el acumulado tiene un valor de 3, se activa la señal para encender el motor.




Fig. 14. Resultado del testbench del circuito completo.

A la hora de hacer la implementación en protoboard del diseño propuesto, no se obtuvo ningún tipo de respuesta en los componentes, por lo tanto no se pudo realizar la implementación de manera exitosa.

IV. CONCLUSIONES

En este proyecto se propuso una solución válida para una calculadora tomógrafo, ya que según las simulaciones y pruebas realizadas se tenía el comportamiento esperado en el diseño. No obstante, a la hora de realizar la implementación en protoboard, no se pudo verificar el comportamiento, esto pudo haber sido causado debido a errores en los componentes, o en las conexiones realizadas, ya que se trata de un diseño muy complejo con muchas conexiones, por lo que es propenso a errores en la implementación. Aun así, con el desarrollo se logró profundizar los conceptos de circuitos digitales, lógica combinacional y secuencial, además de aplicar técnicas para el diseño como álgebra Booleana y mapas K.

REFERENCES

- [1] Harris, S., & Harris, D. (2015). *Digital design and computer architecture: arm edition*. Morgan Kaufmann.