Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

VHDL-Übung 07: Endliche Automaten

M.Sc. Eike Trumann, M.Sc. Gia Bao Thieu,

Prof. Dr.-Ing. Guillermo Payá Vayá

19. Dezember 2025

Aufgabe VHDL-705: *Alarmanlage*

VHDL-705

Für eine einfache Alarmanlage soll eine Steuerung in Form eines Moore-Automaten entwickelt werden.

Ein Raum wird durch ein elektronisches Code-Schloss gesichert, welches sich außerhalb des Raumes befindet und welches für den zu erstellenden Automaten genau ein Signal x_1 bereitstellt. Dieses Signal wird nach einer korrekten Eingabe des Codes immer für genau einen Takt 1. In allen anderen Takten gilt $x_1 = 0$.

Ein weiteres Eingangssignal x_0 wird durch einen Türkontakt bereit gestellt. Bei geschlossener Tür gilt $x_2 = 1$, bei geöffneter Tür gilt $x_2 = 0$.

Die Alarmanlage verfügt über zwei Ausgangswerte. z_1 steuert eine Alarmsirene. Bei $z_1 = 1$ wird eine Alarmton erzeugt, ansonsten wird kein Alarmton ausgegeben. z_2 steuert eine Fehlerleuchte, bei $z_2 = 1$ leuchtet diese und zeigt damit einen Fehler an.

Die Funktionalität der Alarmanlage ist folgendermaßen:

- Im Startzustand ist die Überwachung abgeschaltet. Es werden weder ein Alarm, noch ein Fehler ausgegeben.
- Wenn die Tür geschlossen ist, kann durch die Eingabe des Codes die Überwachung gestartet werden.
- Wenn während die Überwachung des Raumes durch die Alarmanlage aktiv ist die Tür geöffnet wird ($x_2 = 0$), wird ein Alarmton ausgelöst.

- Der Alarmton wird, wenn er einmal gestartet wurde, nur abgeschaltet, wenn der richtige Code eingegeben wurde.
- Wenn während die Überwachung aktiv ist der Code eingegeben wird, wird die Überwachung abgeschaltet.
- Der Versuch, die Überwachung einzuschalten, während die Tür geöffnet ist, sorgt dafür, dass die Fehlerleuchte eingeschaltet wird ($z_2 = 1$). Wird die Tür danach geschlossen, erlischt die Fehlerleuchte und die Überwachung wird eingeschaltet. Wird hingegen der Code erneut eingegeben, wird hierdurch die Überwachung wieder abgeschaltet und die Fehlerleuchte erlischt.



Abbildung 1: Überblick über die Komponenten

```
library ieee;
use ieee.std_logic_1164.all;

entity alarmanlage_fsm is
    port(
        clk_i, areset_ni : in  std_ulogic;
        x1, x2           : in  std_ulogic;
        z1, z2           : out std_ulogic
    );
end entity alarmanlage_fsm;

architecture arch of alarmanlage_fsm is
    -- TODO
begin
    -- TODO
end architecture arch;
```