Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

VHDL-Übung 07: Endliche Automaten

M.Sc. Eike Trumann, M.Sc. Jasper Homann,

Prof. Dr.-Ing. Guillermo Payá Vayá

19. Dezember 2025

Aufgabe VHDL-706: *Decoder*

Um Kompatibilität zwischen zwei synchronen Übertragungsprotokollen herzustellen wird ein Transcoder benötigt. Der Transcoder empfängt Zeichen über das Protokoll I und gibt diese sofort über Protokoll O wieder aus.

VHDL-706

Bei Protokolle übertragen Symbole aus dem 4-Zeichen Alphabet A, B, C, D.

Das Protokoll I ist ein 1-bit Protokoll auf dem kontinuierlich Codewörter mit variabler Länge übertragen werden. Es gibt keine Pause zwischen den Zeichen.

Das Protokoll O gibt die kodierten Zeichen auf eine 2-bit Datenleitung aus. Ein Valid-Signal signalisiert, ob die Daten im aktuellen Takt gültig sind.

Die folgende Tabelle zeigt die Kodierung der Symbole in den beiden Protokollen.

Symbol	I Codewort	O Codewort
A	0	00
B	10	01
C	110	10
D	111	11

Der Transcoder soll mithilfe eines **Moore**-Automaten implementiert werden. Die Daten von Protokoll I liegen am Eingang x an.

Auf den Signalen z_2z_1 werden die Daten für Protokoll O und auf z_0 das Valid-Signal ausgegeben.

Die Waveform zeigt die Transcodierung der Symbolfolge BDACB.



Beispiel Datenübertragung

```
library ieee;
use ieee.std_logic_1164.all;

entity decoder_fsm is
    port(
        clk_i, areset_ni :  in std_ulogic;
        x                :  in std_ulogic;
        z0, z1, z2       : out std_ulogic
    );
end entity;

architecture arch of decoder_fsm is
    -- TODO
begin
    -- TODO
end architecture;
```

Implementieren Sie die Schaltung für den Transcoder.