Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

VHDL-Übung 11: FPGA Synthese

M.Sc. Eike Trumann, M.Sc. Jasper Homann,

Prof. Dr.-Ing. Guillermo Payá Vayá

16. Januar 2026

Reports

Für die auf FPGA bezogenen Aufgaben wird zusätzlich zur Verifikation durch Simulation mit Questasim eine FPGA-Synthese mit Vivado durchgeführt. Die Reports dieser Synthese werden in der Ausgabe der Gitlab CI angezeigt. Das bedeutet, die Pipeline besteht nun aus zwei unterschiedlichen Komponenten. Eine hat den Namen *testXXX* und führt einen Test durch Simulation durch. Die Ausgabe sieht hier genauso aus, wie aus den vorherigen Aufgaben bekannt. Daneben gibt es nun auch *synthXXX*. Die Ausgabe besteht hier entweder aus dem Syntheselog, falls die Synthese gescheitert ist, oder aus dem Utilisation- und Timing-Report, wie sie in Übung 11 besprochen wurden.

Instanziierung von LUTs auf AMD/Xilinx FPGAs

Look-up-table (LUT) werden nach der Anzahl Eingänge klassifiziert. Die Bezeichnung für eine LUT mit N Eingängen ist LUTN. Auf den von uns verwendeten AMD/Xilinx FPGAs werden LUT mit bis zu 6 Eingängen (LUT1 bis LUT6) unterstützt.

Die logische Funktion (Konfiguration) eines LUT wird durch dessen Wahrheitstabelle spezifiziert.

Die Konfiguration eines LUTN kann als Bitvektor der Länge 2^N kodiert werden. Dabei kodiert des i-te Bit von Rechts, was ausgegeben wird, wenn die Eingänge den interpretiert als Vorzeichenlose Binärzahl den Wert i haben.

Die Kodierung für die Wahrheitstabelle der Majority Funktion ist also `1110 1000` in Binär bzw. `E8` in Hexadezimal.

I2	I1	I0	Majority
'0'	'0'	'0'	'0'
'0'	'0'	'1'	'0'
'0'	'1'	'0'	'0'
'0'	'1'	'1'	'1'
'1'	'0'	'0'	'0'
'1'	'0'	'1'	'1'
'1'	'1'	'0'	'1'
'1'	'1'	'1'	'1'

Majority Funktion

AMD/Xilinx stellt die library UNISIM zur Verfügung, in dieser werden die einzelnen Schaltungselemente der FPGA spezifiziert. Dort werden die Eingänge des LUT mit I0 bis I$(N-1)$, der Ausgang mit O und die Konfiguration mit INIT bezeichnet.

Das folgende Beispiel zeigt die Instanziierung der Majority Funktion durch ein LUT3.

```
Library UNISIM;
use UNISIM.vcomponents.all;
...
Majority_LUT : LUT3
generic map (
  INIT => X"E8"
)
port map (
  O => output_o,
  I0 => input_0,
  I1 => input_1,
  I2 => input_2
);
...
```

Aufgabe VHDL-1100: *LUT Instanziierung*

In dieser Aufgabe soll zunächst eine einfache Schaltung manuell mit LUT implementiert werden. Ziel für die Schaltung ist das Arty A7-35. Auf diesem Board befinden sich 4 Switches (`switches_i`) und 8 LEDs (`led_o`).

Es sollen die folgenden vier Funktionen mit je einer LUT implementiert und auf den vier LEDs (LD0 - LD3) ausgegeben werden. Als Eingabe erhalten diese jeweils den Zustand der Switches SW0 und SW1:

LD0: Die AND-Verknüpfung der Switches

LD1: Die OR-Verknüpfung der Switches

LD2: Die XOR-Verknüpfung der Switches

LD3: Die Equality Funktion, die genau dann `'1'` ausgibt, wenn die beiden Eingangssignale gleich sind.

```
library UNISIM;
use UNISIM.vcomponents.all;

library IEEE;
use IEEE.std_logic_1164.all;

entity lut_instantiation is
  port (
    switches_i : in std_ulogic_vector(1 downto 0);
    led_o : out std_ulogic_vector(3 downto 0);
  );
end entity lut_instantiation;

architecture rtl of lut_instantiation is
  -- TODO
begin
  -- TODO
end rtl;
```

Implementieren Sie die Funktionalität durch Instanziierung von LUTs. Prüfen Sie mit dem Utilization Report, welche und wie viele Ressourcen verwendet wurden.