Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

Übung 02: Sequentielle Logik

M.Sc. Eike Trumann, M.Sc. Jasper Homann,

Prof. Dr.-Ing. Guillermo Payá Vayá

1. November 2024

1 Multiplexer

a) Beschreiben Sie die Funktionsweise des dargestellten 2:1 Multiplexers



a	y
0	
1	

b) Erzeugen Sie aus der Verschaltung von 2:1 Multiplexern einen 4:1 Multiplexer



2 Demultiplexer

a) Beschreiben Sie die Funktionsweise des dargestellten 1:2 Demultiplexers



a	d	y_0	y_1
0	0		
0	1		
1	0		
1	1		

b) Erzeugen Sie aus der Verschaltung von 1:2 Demultiplexern einen 1:4 Demultiplexer



3 Multiplexer-Schaltung

Es soll ein 4-Bit-Hardware-Shifter entworfen werden, der in der Lage ist, eine 4-Bit-Zahl $x = x_3x_2x_1x_0$ um 0-3 Stellen nach links zu schieben (Ausgangssignal y).

a) Stellen Sie die Funktionstabelle auf

L-Shift	$y = y_3y_2y_1y_0$
0-bit	
1-bit	
2-bit	
3-bit	

b) Mit welcher mathematischen Operation y=f(x) kann ein Links-Shift auch beschrieben werden?

---

c) Das 2-Bit-Signal $c = c_1c_0$ beschreibt als Dualzahl die Shift-Weite. Konstruieren Sie zunächst aus 4x 2:1-Multiplexern eine Architektur, die in der Lage ist, Links-Shifts der Weiten 0 und 1 durchzuführen.



d) Erweitern Sie die Architektur, so dass Shift-Weiten von 0-3 bit möglich sind.

4 Flip-Flop Timing

Die folgende Schaltung aus J-K-Flip-Flops realisiert eine Funktion mit CLK als Eingang und Q_0, Q_1, Q_2 und Q_3 als Ausgänge. Ein J-K-Flip-Flop toggelt (invertiert) den Speicher bei $J = K = 1$, im Gegensatz zu R-S-Flip-Flops ist dies kein ungültiger Zustand. Die Funktion gleicht ansonsten der Funktion eines R-S-Flip-Flops.



Vervollständigen Sie das Timing-Diagramm. Q_i starten jeweils mit 0.



Interpretieren Sie die von der Schaltung realisierte Funktion.

5 Vorbereitung GIT-Übungen

Melden sie sich bei EDA Playground und dem GIT an:
`https://courses.edaplayground.com/register`
`https://git.rz.tu-bs.de/users/sign_in`