Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

Übung 03: Einführung in VHDL

M.Sc. Eike Trumann, M.Sc. Jasper Homann,

Prof. Dr.-Ing. Guillermo Payá Vayá

7. November 2025

1 Kurzfragen

a)

Was machen folgende VHDL-Ausdrücke und sind diese synthetisierbar? Wenn ja, wie könnte die dazugehörige Hardware aussehen?

```
-- A und B sind jeweils 8 Bit lange Vektoren (std_ulogic_vector)
A <= std_ulogic_vector(shift_left(unsigned(B),3));
```

b)

Welche Bitzustände des Typen *std_ulogic* sind im *ieee.std_logic_1164.all*-Package definiert?

c)

Was ist der Unterschied zwischen *std_logic* und *std_ulogic*?

d)

Was ist der Unterschied zwischen *unsigned*- und *signed*-Vektoren?

2 Zweierkomplement

a)

Wie ist die Darstellung der Dezimalzahl 42_{10} als Binärzahl (8-Bit)?

b)

Wie ist die Darstellung der Dezimalzahl -42_{10} im Zweierkomplement (8-Bit)?

c)

Wie ist die Darstellung der Dezimalzahl -42_{10} im Zweierkomplement (10-Bit)?

d)

Gegeben sei eine n-Bit-breite Binärzahl in Zweierkomplement-Darstellung. Welchen Zahlenbereich deckt diese Zahl ab?

e)

Berechnen Sie folgenden Ausdruck durch schriftliches Addieren der Binärzahlen: $41 - 42$

3 Entity

Schreiben Sie die VHDL-*Entity* zu diesem Modul (verwenden Sie *std_ulogic* oder *std_ulogic_vector*):




```
-- EUER CODE VON HIER
```

```
-- BIS HIER
```

4 Architecture

Gegeben ist folgende *Entity* eines Moduls:

```
entity mir_faellt_kein_name_ein is
port (
        A,B,C,D  : IN std_ulogic;
        X, Y     : OUT std_ulogic);
end entity mir_faellt_kein_name_ein;
```

Schreiben Sie die *Architecture*, sodass das Modul die folgenden Binärausdrücke berechnet. Es soll möglichst wenig Logik synthetisiert werden.

$$X = (A \wedge B) \vee C \tag{1}$$

$$Y = (A \wedge B) \vee (C \wedge D) \tag{2}$$

```
-- EUER CODE VON HIER
```

```
-- BIS HIER
```

5 Volladdierer: Funktionale vs. strukturelle Beschreibung

Folgendes Halbaddierer-Modul ist gegeben. Es soll ein Volladdierer aus zwei Halbaddierer-Modulen gebaut werden.

```
entity HALBADD is
port (
        A, B  : IN std_ulogic;
        SUM, CO : OUT std_ulogic);
end entity HALBADD;
```

a)

Wie müssen die Halbaddierer-Module verbunden werden, um einen Volladdierer zu bilden?



b)

Ergänzen Sie folgenden VHDL-Code, um die Schaltung aus Aufgabenteil a) zu bauen:

```
entity VOLLADD is
port (
        A, B, C_in  : IN std_ulogic;
        SUM, C_out : OUT std_ulogic);
end entity VOLLADD;

architecture rtl of VOLLADD is
-- EUER CODE VON HIER
```

```
-- BIS HIER
begin
-- EUER CODE VON HIER
```

```
-- BIS HIER
end rtl;
```