Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

Übung 05: VHDL - Sequentielle Schaltung

M.Sc. Eike Trumann, M.Sc. Jasper Homann,

Prof. Dr.-Ing. Guillermo Payá Vayá

21. November 2025

1 Register und Latches

a)

Das Signal *b* soll den Wert von *a* annehmen, wenn *sel* gesetzt ist, ansonsten auf '1' gesetzt werden. Welche Schaltung wird durch folgende Beschreibung gebaut?

```
architecture rtl of mux is
begin
        process(sel, a)
        begin

                if sel = '1' then
                        b <= a;
                end if;
        end process;
end architecture rtl;
```

b)

Wie könnte man den Code aus a) korrigieren?

c)

Beschreiben Sie folgende Schaltung in VHDL:




```
entity register is
port(
        CLK    : in std_ulogic;
        A      : in std_ulogic;
        B      : in std_ulogic;
        output : out std_ulogic
);
end register;
architecture RTL of register is




begin









end architecture RTL;
```

d)

Welche Schaltung wird mit dieser Beschreibung erzeugt?

```
entity BEISPIEL is
port (
        CLK     : in std_ulogic;
        A, B, C : in  std_ulogic;                    -- Dateneingang
        S       : in  std_ulogic_vector(2 downto 0); -- Selektionseingang
        Y       : out std_ulogic);                   -- Ausgang
end entity;

architecture RTL of BEISPIEL is
        signal TEMP1 : std_ulogic;
        signal TEMP2_ff, TEMP2_nxt : std_ulogic;
begin

seq: process(clk)
begin
        if rising_edge(clk) then
                TEMP2_ff <= TEMP2_nxt;
        end if;
end process;

MUX1: process (A, TEMP1, S(0))
begin
        TEMP2_nxt <= (A and not S(0)) or (TEMP1 and S(0));
end process;

MUX2: process (B, C, S(1))
begin
        TEMP1 <= (B and not S(1)) or (C and S(1));
end process;

Y <= TEMP2_ff xor S(2);
end architecture RTL;
```

e)

Füllen Sie das Timing Diagramm für die Beschreibung aus d) aus:



2 Zähler

Es soll ein 3-Bit-Zähler beschrieben werden. Der Wert des Zählers soll in einem Register gespeichert werden und jeden Takt um 1 inkrementieren und bei 7 stoppen bzw. den Wert halten. Falls am Eingang *reset_cnt* während einer steigenden Taktflanke eine 1 anliegt, soll der Zähler den Wert 0 annehmen.

a)

reset_cnt ist zunächst auf 0 gesetzt. Füllen Sie folgende Tabelle aus, um die oben beschriebene Funktion zu erfüllen.

cnt_ff_2	cnt_ff_1	cnt_ff_0		cnt_nxt_2	cnt_nxt_1	cnt_nxt_0
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

b)

Implementieren Sie nun den Zähler. Verwenden sie eine case-Struktur, um den Zähler zu implementieren. Verwenden Sie dabei einen sequentiellen Prozess für die Beschreibung des Registers und einen kombinatorischen Prozess für die Berechnung des nächsten Werts.

```
entity counter is
port(
        CLK      : in std_ulogic;
        reset_cnt: in std_ulogic;
        cnt      : out std_ulogic_vector(2 downto 0)
);
end counter;
architecture RTL of counter is
        signal cnt_ff, cnt_nxt : std_ulogic_vector(2 downto 0);
begin
        -- ab hier CODE



        -- bis hier CODE
end architecture RTL;
```

3 Strukturelle Beschreibung: For-Generate-Loops

a)

Was macht folgende Schaltung?



b)

Implementieren Sie die Schaltung in VHDL mithilfe von for-generate-Loops.

```
entity schaltung is
generic(
  n : integer
);
port(
  x        : in std_ulogic_vector(n-1 downto 0);
  decode   : in std_ulogic_vector(2 downto 0);
  y        : out std_ulogic_vector(n-1 downto 0)
);
end schaltung;
```

```
architecture RTL of schaltung is
  component mux is
    port(
      in0,in1,sel : in std_ulogic;
      result      : out std_ulogic
  );
  end component;

  type zwischenergebnis_type is array (3 downto 0) of std_ulogic_vector(n-1 downto 0);
  signal zwischenergebnis  : zwischenergebnis_type;

begin

end architecture RTL;
```