Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

Hardware-Software-Systeme

Übung 09: Timing Analyse

M.Sc. Eike Trumann, M.Sc. Jasper Homann, Prof. Dr.-Ing. G. Payá Vayá,
09.01.2026

Kritischer Pfad

Eine Schaltung soll aus Registern (synchrone Elemente) und Schaltungslogik (kombinatorische Elemente) bestehen. Welche Zeiten tragen zum kritischen Pfad bei?

Kritischer Pfad

Mit welcher maximalen Taktfrequenz darf eine Schaltung betrieben werden, deren kritischer Pfad 5 ns beträgt?

Kritischer Pfad

Wie kann die maximale Taktfrequenz der folgenden Schaltung ermittelt werden?



Statische Timing-Analyse

Auf dem folgenden Schaltnetz soll die statische Timing Analyse, nach dem häufig verwendeten CPM-Verfahren (Critical Path Method), durchgeführt werden. Tragen Sie die fehlenden Zeiten A (Arrival Time), R (Required Time) und S (Slack) ein:



Statische Timing-Analyse

- Die statische Timing-Analyse ist insbesondere nach der Platzierung und Verdrahtung des Designs auf dem Chip notwendig.
- Der Begriff *statisch* bedeutet hier, dass die Analyse von den Belegungen der Eingangssignale und auch von der Funktion der Gatter und der Schaltung unabhängig ist.
  - Grundlage für die Analyse ist nur die Topologie der Schaltung, also die Anordnung und Verdrahtung der Gatter.
  - Durchführung der statische Timing-Analyse nach dem häufig verwendeten CPM-Verfahren (*Critical Path Method*)
- Eine andere Möglichkeit der Timing-Analyse ist eine Simulation des Gattermodells der Schaltung: *dynamische Timing-Analyse*

Critical Path Method (I)

- In der ersten Phase der Timing-Analyse werden zunächst die Verzögerungszeiten entlang aller Pfade durch die Schaltung bestimmt.



- *A:(r,f) - Ankunftszeit* (engl.: arrival time) an einem Eingang, internen Netz oder einem Ausgang der Schaltung. Von *r* ist für die steigender Flanke und *f* für die fallender Flanke.
- t_r und t_f definieren die Verzögerungszeit eines Gatters.
- Nicht invertierendes Gatter: $A_{o,r} = max_{i=1..n}\{A_{i,r}\} + t_r$ und $A_{o,f} = max_{i=1..n}\{A_{i,f}\} + t_f$
- Invertierendes Gatter: $A_{o,r} = max_{i=1..n}\{A_{i,f}\} + t_r$ und $A_{o,f} = max_{i=1..n}\{A_{i,n}\} + t_f$

Critical Path Method (II)

- *R:(r,f)* - Ankunftszeit mit den vom Benutzer durch die Randbedingungen vorgegebenen Zeiten R (engl.: *required time*) am Ausgang verglichen werden.
- *S:(r,f)* - Zeitunterschied (engl.: *Slack*) zwischen der vorgegebenen Ankunftszeit und der tatsächlichen Ankunftszeit
  $S_r = R_r - A_r$ und $S_f = R_f + A_f$
- Bei einem *positiven Slack* ist die Schaltung schneller als spezifiziert, bei einem *negativen Slack* ist die Schaltung zu langsam und bei einem Slack von null entspricht die Verzögerungszeit gerade den Vorgaben.
- Der so genannte **kritische Pfad** kann durch ein Zurückverfolgen (engl.: trace back, backtrack) vom Ausgang zu den Eingängen ermittelt werden.

Critical Path Method

Auf dem folgenden Schaltnetz soll die statische Timing Analyse, nach dem häufig verwendeten CPM-Verfahren (Critical Path Method), durchgeführt werden. Tragen Sie die fehlenden Zeiten A (Arrival Time), R (Required Time) und S (Slack) ein:



statische Timing Analyse

Wie lautet das Ergebnis dieser Analyse?

statische Timing Analyse

```
Paths for end point top/[...]lane_chain_fifo/rdata_o_13 (SLICE_X92Y87.CE), 56 paths
-------------------------------------------------------------------------------
Slack (setup path):     -1.030ns (requirement - (data path - clock path skew + uncertainty))
  Source:               top/vsys_top_inst/[...]unit_top_inst/generate_chain_fifos[1].lane_chain_fifo/r_pnt_1 (FF)
  Destination:          top/vsys_top_inst/[...]unit_top_inst/generate_chain_fifos[1].lane_chain_fifo/rdata_o_13 (FF)
  Requirement:          5.500ns
  Data Path Delay:      6.396ns (Levels of Logic = 5)
  Clock Path Skew:      -0.073ns (0.934 - 1.007)
  Source Clock:         ckn_usr rising at 0.000ns
  Destination Clock:    ckn_usr rising at 5.500ns
  Clock Uncertainty:    0.061ns

  Clock Uncertainty:          0.061ns [...]

  Maximum Data Path at Slow Process Corner: top/[...]lane_chain_fifo/r_pnt_1 to top/[...]lane_chain_fifo/rdata_o_13
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X87Y81.AMUX    Tshcko                0.357   top/[...]generate_chain_fifos[1].lane_chain_fifo/r_pnt<0>
                                                       top/[...]generate_chain_fifos[1].lane_chain_fifo/r_pnt_1
    SLICE_X87Y81.B4      net (fanout=2)        0.370   top/[...]generate_chain_fifos[1].lane_chain_fifo/r_pnt<1>
    SLICE_X87Y81.BMUX    Tilo                  0.172   top/[...]generate_chain_fifos[1].lane_chain_fifo/r_pnt<0>
                                                       top/[...]generate_chain_fifos[1].lane_chain_fifo/empty_int1
    SLICE_X87Y52.A6      net (fanout=1)        1.110   top/[...]chain_fifo_empty<1>
    SLICE_X87Y52.A       Tilo                  0.061   top/[...]lane_chain_data_input[0][0]_data_avai
                                                       top/[...]lane_chain_data_input[0][0]_data_avai1_INV_0
    SLICE_X89Y45.A2      net (fanout=14)       0.781   top/[...]lane_chain_data_input[0][0]_data_avai
    SLICE_X89Y45.A       Tilo                  0.061   top/[...]lane_chain_data_input_read<0><0>
                                                       top/[...]generate_vector_lanes[0].vsys_lane_top_inst/Mmux_input_stall.in_stall11
    SLICE_X93Y31.D5      net (fanout=17)       1.020   top/[...]generate_vector_lanes[0].vsys_lane_top_inst/input_stall.in_stall
    SLICE_X93Y31.D       Tilo                  0.061   top/[...]lane_chain_data_input_read<0><1>
                                                       top/[...]generate_vector_lanes[0].vsys_lane_top_inst/Mmux_lane_chain_input_read_o21
    SLICE_X93Y72.D6      net (fanout=1)        1.434   top/[...]lane_chain_data_input_read<0><1>
    SLICE_X93Y72.D       Tilo                  0.061   top/[...]chain_fifo_re<1>
                                                       top/[...]chain_fifo_re<1><0>1
    SLICE_X92Y87.CE      net (fanout=8)        0.695   top/[...]chain_fifo_re<1>
    SLICE_X92Y87.CLK     Tceck                 0.213   top/[...]chain_fifo_data<1><12>
                                                       top/[...]generate_chain_fifos[1].lane_chain_fifo/rdata_o_13
    -------------------------------------------------  ---------------------------
    Total                                      6.396ns (0.986ns logic, 5.410ns route)
                                                       (15.4% logic, 84.6% route)
```

statische Timing Analyse

Kann die Schaltung mit diesem Timing sicher betrieben werden?

Das Problem des *falschen Pfades*

- Bei der statischen Timing-Analyse werden einige Vereinfachungen gemacht:
  - Die Boole'sche Funktion der Gatter und die binären Werte an den Eingängen der Schaltungen werden nicht berücksichtigt.
  - Damit wird das Verfahren sehr einfach und kann auch für große Schaltungen mit akteptabler Rechenzeit durchgeführt werden.
- Es ist allerdings möglich, dass über den so gefundenen kritischen Pfad – aufgrund der logischen Funktion der Schaltung – nie ein Signalwechsel propagiert wird. Dies wird als **falscher Pfad** bezeichnet.
  - In diesem Fall ist die Aussage der statischen Timing-Analyse pessimistisch: Die Schaltung wird tatsächlich höher getaktet werden können.

False Path

Welche Pfade sind für das CPM-Verfahren in der folgenden Schaltung relevant, können jedoch logisch (durch die Architektur) nicht auftreten?



False Path

Welche Pfade sind für das CPM-Verfahren in der folgenden Schaltung relevant, können jedoch logisch (durch die Architektur) nicht auftreten?



Pfad ist aufgrund der Architektur nicht möglich

Retiming

Die Folgende Schaltung hat drei Register. Mit welcher maximalen Frequenz kann diese Schaltung sicher betrieben werden?



Retiming

Mit welcher Frequenz könnte diese Schaltung nach einem retiming betrieben werden?



Retiming

Wie sieht die Schaltung nach dem retiming aus?



Retiming

Wie sieht die Schaltung nach dem retiming aus?

Schach-FSM

- Bedenkzeit: 240 Sekunden pro Spieler
- Taktfrequenz: 1 Hz
- Annahme: Eingangssignale immer genau einen Takt aktiv
- Ein Zähler pro Spieler: `uhr1`, `uhr2`
- `start_i` startet `uhr1`
- `wechsel_i` wechselt Uhr
- Sobald eine Uhr abgelaufen:
  `game_over = '1'` und Uhren zurück auf 240 Sekunden

Schach-FSM

Wieviele Bit werden benötigt, um den dezimalen Wert $z = 240_{10}$ darzustellen?

Mit welchem Datentyp sollte dies geschehen?

Geben Sie den binären Wert für z an.

Entwerfen Sie das Diagramm einer der Schachuhr FSM.
Wieviele Zustände sind mindestens nötig?