Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

Übung 10: FPGA

M.Sc. Eike Trumann, M.Sc. Jasper Homann

Prof. Dr.-Ing. Guillermo Payá Vayá

16. Januar 2026

1 FPGA

Einordnung

Ordnen Sie folgende Schaltungsfamilien nach Flexibilität (Anpassbarkeit/Möglichkeit): Mikroprozessor, FPGA, SPLD, Full-Custom-ASIC, CPLD, Semi-Custom-ASIC

Grundelemente

Wie sieht die allgemeine Grundstruktur eines PLDs aus? Worin unterscheiden sich PAL, PLA oder PROM?

Welche Blöcke beinhaltet die Island-Architektur eines FPGAs?

Wo findet sich eine sogenannte Disjoint-Architektur wieder?

Woraus besteht ein Logikelement? (Zeichnen Sie den Aufbau)

Welche weiteren Elemente kann, oder muss, ein (modernes) FPGA beinhalten?

2 Look-Up-Table (LUT)

Zeichnen Sie die Struktur einer LUT3.

Wie ist die Speicherzellenbelegung der LUT, um die folgende Funktion zu beinhalten: $out = (x_0 \wedge x_1) \vee x_2$?

In welchen Eigenschaften können sich verschiedene LUTs unterscheiden?

3 FPGA-Entwurf

3.1 Entwurfsablauf

Beschreiben Sie die wichtigsten Syntheseschritte des Entwurfsablauf auf einem FPGA.

3.2 Schaltungsentwurf

Es soll ein 8-bit Schieberegister implementiert werden, in das neue Daten Wahlweise von links oder rechts geschoben werden können. Das Schieberegister erhält folgende Eingänge:

- `rst_n` Low aktiver Reset
- `data_i` Dateneingang
- `direction_i` Richtung (0 = Rechtsshift)
- `enable_i` Shift Aktiv?

Vervollständigen Sie den folgenden kombinatorischen Prozess zur Implementierung der Logik des Schieberegisters.

```
shift : process (direction_i, shift_enable_i, data_i, data_ff) is
begin
        -- Default keine Zustandsänderung
        data_nxt <= data_ff;

        if (shift_enable_i = '1') then









        end if;
end process;
```

3.3 Schaltungsintegration

Um das Design des Schieberegisters zu validieren soll dieses in ein Testsystem für das Zedboard integriert werden. Die Eingänge des Schieberegisters werden durch die Schalter auf dem Zedboard gesteuert.

Da als Taktquelle auf dem Zedboard nur ein 100 MHz Oszillator zur Verfügung steht, wird eine generische Counter IP integriert. Diese wird verwendet, um bei eingeschaltetem Schalter den enable Eingang des Schieberegisters genau einen Takt lang zu aktivieren.

Vervollständigen Sie das folgende Blockschaltbild. Implementieren Sie dabei folgende Funktionalität mit Logikgattern:

- Der low-aktive Reset des Shift Registers soll aktiv sein, wenn der externe Reset aktiv ist.
- Der (low-aktive) Reset des Counters soll genau dann aktiv sein, wenn der externe Reset aktiv ist, oder der compare Wert erreicht wurde (equal_o).
- Das Shift Register soll aktive sein, wenn der compare Wert erreicht ist (equal_o) und der externe enable aktiv ist.



3.4 Schaltungsynthese

Stellen Sie eine Vermutung auf, welche der auf dem FPGA vorhandenen Elemente für die Implementierung des Designs verwendet werden.

Überprüfen Sie ihre Vermutung anhand des Auszugs aus dem Utilization-Report am Ende des Arbeitsblatts.

3.5 Platzierung

Die folgende Abbildung zeigt den Floorplan des implementierten Designs. Identifizieren Sie, die Funktion der hervorgehobenen Regionen.



- A:
- B:
- C:

3.6 Timing

Stellen Sie eine Vermutung auf, zwischen welchen Registern sich der kritische Pfad des Designs befindet.

Überprüfen Sie ihre Vermutung auf Basis des Timing-Reports am Ende des Arbeitsblatts.

Im Timing Report ist der Worst-Negative-Slack des Designs positiv. Daher lässt sich das Design auch mit einer höheren Frequenz als 100 MHz betreiben.

Berechnen Sie anhand des Timing Reports die Frequenz, mit der die Schaltung maximal betrieben werden kann.

Material

Utilization Report

```
+-------------------------+------+-------+------------+-----------+-------+
|        Site Type        | Used | Fixed | Prohibited | Available | Util% |
+-------------------------+------+-------+------------+-----------+-------+
| Slice LUTs              |   15 |     0 |          0 |     53200 |  0.03 |
|   LUT as Logic          |   15 |     0 |          0 |     53200 |  0.03 |
|   LUT as Memory         |    0 |     0 |          0 |     17400 |  0.00 |
| Slice Registers         |   35 |     0 |          0 |    106400 |  0.03 |
|   Register as Flip Flop |   35 |     0 |          0 |    106400 |  0.03 |
|   Register as Latch     |    0 |     0 |          0 |    106400 |  0.00 |
| F7 Muxes                |    0 |     0 |          0 |     26600 |  0.00 |
| F8 Muxes                |    0 |     0 |          0 |     13300 |  0.00 |
+-------------------------+------+-------+------------+-----------+-------+
```

```
+----------+------+---------------------+
| Ref Name | Used | Functional Category |
+----------+------+---------------------+
| FDRE     |   35 |        Flop & Latch |
| LUT3     |   17 |                 LUT |
| CARRY4   |   10 |          CarryLogic |
| OBUF     |    8 |                  IO |
| IBUF     |    5 |                  IO |
| LUT2     |    2 |                 LUT |
| LUT1     |    1 |                 LUT |
| BUFG     |    1 |               Clock |
+----------+------+---------------------+
```

Timing Report

```
Timing Report

Slack (MET) :             5.187ns  (required time - arrival time)
 Source:                 design_1_i/counter_0/U0/count_ff_reg[3]/C
       (rising edge-triggered cell FDRE clocked by clk \
        {rise@0.000ns fall@5.000ns period=10.000ns})
 Destination:            design_1_i/counter_0/U0/count_ff_reg[0]/R
       (rising edge-triggered cell FDRE clocked by clk \
        {rise@0.000ns fall@5.000ns period=10.000ns})
 Path Group:             clk
 Path Type:              Setup (Max at Slow Process Corner)
 Requirement:            10.000ns  (clk rise@10.000ns - clk rise@0.000ns)
 Data Path Delay:        4.144ns  (logic 1.880ns (45.363%) \
                                   route 2.264ns (54.637%))
```