Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

Hardware-Software-Systeme

Übung 10: FPGA

M.Sc. Jasper Homann, M.Sc. Eike Trumann, Prof. Dr.-Ing. G. Payá Vayá,
10.01.2024

Einordnung

Ordnen Sie folgende Schaltungsfamilien nach Flexibilität):
Mikroprozessor, FPGA, SPLD, Full-Custom-ASIC, CPLD, Semi-Custom-ASIC

Flexibilität: Anpassbarkeit der Schaltung (z.b. zur Fehlerbehebung, Nutzung mit anderen Anwendungen, o.ä.).

Flexibilität - General Purpose Processor - ASIC



GPP-Mikroprozessoren



DSP



ASIP



FPGA mit integr. Prozessor



FPGA



Semi Custom ASIC



Full Custom ASIC

Zunehmende Flexibilität

Zunehmende Energie- und Flächeneffizienz

Flexibilität - FPGA



Programmable Logic Device

Wie sieht die allgemeine Grundstruktur eines PLDs aus?
Wodrin unterscheiden sich PAL, PLA oder PROM?

Programmable Logic Device

PLD = Programmable Logic Device

Allgemeine Grundstruktur



PLD- Typen

	UND-Matrix	ODER-Matrix
PROM	fest	progr.
PAL	progr.	fest
PLA	progr.	progr.

Island-Architektur FPGA

Welche Blöcke beinhaltet die Island-Architektur eines FPGAs?

Disjoint-Architektur FPGA

Wo findet sich eine sogenannte Disjoint-Architektur wieder?

FPGA, Logik Element (LE)

Woraus besteht ein Logikelement? (Zeichnen Sie den Aufbau)

FPGA

Welche weiteren Elemente kann, oder muss, ein (modernes) FPGA beinhalten?

LUT3, 4, 5 oder 6

Zeichnen Sie die Struktur einer LUT3.

LUT Funktionsbelegung

Wie ist die Speicherzellenbelegung der LUT, um die folgende Funktion zu beinhalten: $out = (x_0 \wedge x_1) \vee x_2$?

LUT Eigenschaften

In welchen Eigenschaften können sich verschiedene LUTs unterscheiden?

Entwurfsablauf FPGA

Beschreiben Sie die wichtigsten Syntheseschritte des Entwurfsablauf auf einem FPGA.

Entwurfsablauf



Schieberegister

Es soll ein 8-bit Schieberegister implementiert werden, in das neue Daten Wahlweise von links oder rechts geschoben werden können. Das Schieberegister erhält folgende Eingänge:

- `rst_n` Low aktiver Reset
- `data_i` Dateneingang
- `direction_i` Richtung (0 = Rechtsshift)
- `enable_i` Shift Aktiv?

VHDL Implementierung

Vervollständigen Sie den folgenden kombinatorischen Prozess zur Implementierung der Logik des Schieberegisters.

```
shift : process (direction_i, shift_enable_i, data_i, data_ff) is
begin
        -- Default keine Zustandsänderung
        data_nxt <= data_ff;

        if (shift_enable_i = '1') then









        end if;
end process;
```

IP Integration

Vervollständigen Sie das folgende Blockschaltbild.



IP Integration



Utilization

Stellen Sie eine Vermutung auf, welche der auf dem FPGA vorhandenen Elemente für die Implementierung des Designs verwendet werden.

Utilization Report

Site Type	Used	Fixed	Prohibited	Available	Util%
Slice LUTs	15	0	0	53200	0.03
LUT as Logic	15	0	0	53200	0.03
LUT as Memory	0	0	0	17400	0.00
Slice Registers	35	0	0	106400	0.03
Register as Flip Flop	35	0	0	106400	0.03
Register as Latch	0	0	0	106400	0.00
F7 Muxes	0	0	0	26600	0.00
F8 Muxes	0	0	0	13300	0.00

Utilization Report

Ref Name	Used	Functional Category
FDRE	35	Flop & Latch
LUT3	17	LUT
CARRY4	10	CarryLogic
OBUF	8	IO
IBUF	5	IO
LUT2	2	LUT
LUT1	1	LUT
BUFG	1	Clock

Platzierung



Timing

Stellen Sie eine Vermutung auf, zwischen welchen Registern sich der kritische Pfad des Designs befindet.

Timing

```
Timing Report

Slack (MET) :        5.187ns  (required time - arrival time)
    Source:            design_1_i/counter_0/U0/count_ff_reg[3]/C
                       (rising edge-triggered cell FDRE clocked by clk \
                         {rise@0.000ns fall@5.000ns period=10.000ns})
    Destination:       design_1_i/counter_0/U0/count_ff_reg[0]/R
                       (rising edge-triggered cell FDRE clocked by clk \
                         {rise@0.000ns fall@5.000ns period=10.000ns})
    Path Group:        clk
    Path Type:         Setup (Max at Slow Process Corner)
    Requirement:       10.000ns  (clk rise@10.000ns - clk rise@0.000ns)
    Data Path Delay:   4.144ns  (logic 1.880ns (45.363%)  \
                         route 2.264ns (54.637%))
```

Timing

Im Timing Report ist der Worst-Negative-Slack des Designs positiv. Daher lässt sich das Design auch mit einer höheren Frequenz als 100 MHz betreiben.

Berechnen Sie anhand des Timing Reports die Frequenz, mit der die Schaltung maximal betrieben werden kann.

Entwurfsablauf DEMO

DEMO