Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

HWSW-Systeme

Übung 14: Prüfungsvorbereitung

M.Sc. Eike Trumann, M.Sc. Jasper Homann,

Prof. Dr.-Ing. Guillermo Payá Vayá

6. Februar 2026

1 Kurzfragen

a)

Worin liegt der Unterschied zwischen sequentiellen und kombinatorischen Schaltungen?

b)

Nennen Sie zwei FPGA-Hersteller.

c)

Was sind FPGAs?

d)

Nennen Sie zwei Hardwarebeschreibungssprachen.

e)

Wofür steht VHDL?

f)

Worin liegt der Unterschied der Datentypen `std_ulogic_vector` zu `unsigned`?

g)

Was ist HLS?

2 VHDL und Schaltungen

a)

Was bewirkt folgender VHDL-Ausdruck und ist er synthetisierbar? Wenn ja, zeichnen Sie die dazugehörige Hardware.

```
X <= A when S='1' else '0';
Y <= A when S='0' else '0';
```

b)

Was bewirkt folgender VHDL-Ausdruck und ist er synthetisierbar? Wenn ja, zeichnen Sie die dazugehörige Schaltung. A ist ein 5 Bit langer Vektor.

```
process(a)
        variable z : std_ulogic;
begin
        z := a(a'length - 1);
        for i in range a'length - 2 downto 0 loop
                z := z xor a(i);
        end loop;
        b <= z;
end process;
```

3 FSM



Inputs:

- `car_enter_i(x_0)` Erste Lichtschranke
- `car_exit_i(x_1)` Zweite Lichtschranke
- `ticket_taken_i(x_2)` Ticket gezogen

Outputs:

- `ticket_o(z_0)` Ticketausgabe aktivieren
- `gate_o(z_1)` Schranke offen

Beschreibung:
Sobald das Auto an der ersten Lichtschranke steht, soll die Ticketausgabe aktiviert werden. Diese bleibt solange aktiv bis das Ticket gezogen wurde. Dann soll sich die Schranke öffnen und solange geöffnet bleiben, bis beide Lichtschranke kein Auto mehr erkennen.

a) Geben Sie die Zustände an, die zur Realisierung als Moore-Automat benötigt werden.
s_i = Zustandsbeschreibung

b) Zeichnen Sie das Zustandsübergangsdiagramm

c) Geben Sie ein effizientes Encoding für die Zustände an

d) Vervollständigen Sie das folgende Timing-Diagramm



e) Implementieren Sie die FSM in VHDL

```
entity fsm is
        port(
                -- clock und reset
                clk_i, areset_ni : in  std_ulogic;
                -- Eingangssignale
                x0, x1 ,x2       : in  std_ulogic;
                -- Ausgangssignale
                z0, z1                 : out std_ulogic
);
end entity fsm;
```

```
architecture rtl of fsm is
        -- Definition des Zustandstyps
        type fsm_t is (s0, s1, s2);
        -- Zustandssignal (registriert)
        signal fsm_ff, fsm_nxt : fsm_t;
begin

end architecture rtl;
```