Technische Universität Braunschweig

Chair for Chip Design for Embedded Computing

Hardware-Software-Systeme

Übung 14: Prüfungsvorbereitung

M.Sc. Jasper Homann, M.Sc. Eike Trumann, Prof. Dr.-Ing. Guillermo Payá Vayá, 6. Februar 2026

Prüfung

Prüfung

Informationen: `https://www.tu-braunschweig.de/eis/lehre/hardware-software-systeme`
oder im Stud.IP (In der Veranstaltung: *Vorlesung: Hardware-Software-Systeme*)

- Die Prüfung findet als **Präsenzprüfung** statt
- Zeit: Montag, **09.3., 11:00 - 12:30** (90 Minuten Bearbeitungszeit)
- Raum: **ZI 24.1, Zimmerstraße 24 c - 24 d**

Üblicher Aufbau der Klausur (ohne Gewähr)

1. Kurzfragen
   - Fragen zu allen Teilen der Vorlesung
   - Haupsächlich Wissensfragen + Schaltungen zu 1-2 Zeilen VHDL
2. VHDL und Schaltungen
   - Funktionalität von VHDL Code Beschreiben
   - Schaltungen Zeichnen, Timingdiagramme ausfüllen
   - Schaltungen aus Zeichnung/Beschreibung in VHDL implementieren
   - VHDL Code korrigieren
3. FSM
   - Zustände, Zuständskodierungen, Zustandsübergangsdiagramme und VHDL aus Beschreibung
   - Timingdiagramme ausfüllen
4. Verschiedenes
   - Arithmetik (z.B. Fixed Point Darstellung)
   - FPGA Implementierung
   - ...

Kurzfragen

Worin liegt der Unterschied zwischen sequentiellen und kombinatorischen Schaltungen?

Kurzfragen

Nennen Sie zwei FPGA-Hersteller.

Kurzfragen

Was sind FPGAs?

Kurzfragen

Nennen Sie zwei Hardwarebeschreibungssprachen.

Kurzfragen

Wofür steht VHDL?

Kurzfragen

Worin liegt der Unterschied der Datentypen `std_ulogic_vector` zu `unsigned`?

Kurzfragen

Was ist HLS?

VHDL und Schaltungen

Was bewirkt folgender VHDL-Ausdruck und ist er synthetisierbar? Wenn ja, zeichnen Sie die dazugehörige Hardware.

```
X <= A when S='1' else '0';
Y <= A when S='0' else '0';
```

VHDL und Schaltungen

Was bewirkt folgender VHDL-Ausdruck und ist er synthetisierbar? Wenn ja, zeichnen Sie die dazugehörige Schaltung. A ist ein 5 Bit langer Vektor.

```
process(a)
        variable z : std_ulogic;
begin
        z := a(a'length - 1);
        for i in range a'length - 2 downto 0 loop
                z := z xor a(i);
        end loop;
        b <= z;
end process;
```

Kurzfragen

FSM Parkhaus (angepasst von Winter 23/24)

Auch als VHDL-704 GIT-Übung zum Wiederholen zuhause.



Inputs:

- `car_enter_i(x_0)` Erste Lichtschranke
- `car_exit_i(x_1)` Zweite Lichtschranke
- `ticket_taken_i(x_2)` Ticket

Outputs:

- `ticket_o(z_0)` Ticketausgabe aktivieren
- `gate_o(z_1)` Schranke offen

FSM Parkhaus (angepasst von Winter 23/24)



Beschreibung:
Sobald das Auto an der ersten Lichtschranke steht, soll die Ticketausgabe aktiviert werden. Diese bleibt solange aktiv bis das Ticket gezogen wurde. Dann soll sich die Schranke öffnen und solange geöffnet bleiben, bis beide Lichtschranke kein Auto mehr erkennen.

FSM Parkhaus (angepasst von Winter 23/24)

a) Geben Sie die Zustände an, die zur Realisierung als Moore-Automat benötigt werden.

s_i = Zustandsbeschreibung

FSM Parkhaus (angepasst von Winter 23/24)

b) Zeichnen Sie das Zustandsübergangsdiagramm

FSM Parkhaus (angepasst von Winter 23/24)

c) Geben Sie ein effizientes Encoding für die Zustände an

FSM Parkhaus (angepasst von Winter 23/24)

d) Vervollständigen Sie das folgende Timing-Diagramm.



FSM Parkhaus (angepasst von Winter 23/24)

e) Implementieren Sie die FSM in VHDL

Umfrage

Stud.IP Umfrage (Übung)

Prüfung

Viel Erfolg!

Fortführende Veranstaltungen am EIS



Hardware-Praktikum: Ablaufplan - Inhalte

Digitaler Schaltungsentwurf

- Hardware Schaltungslogik
- Nebenläufigkeiten
- Gatternetzlisten
- Finite-State-Machine (FSM) Umsetzungen

Hardwarebeschreibung

- Sprache: VHDL
- Syntax, Struktur und Simulation

Verifikation und Simulation

- VHDL Testbenches
- Analysieren von Designs

Anwendungen

- Signalverarbeitung in Hardware
- Speicherzugriffe (Speicher Simulation, Protokoll)

Logikanalyse

- Prinzipien, Trigger und Probes
- Reverse Engeneering von BlackBox Schaltungen