Lab1

实验目的与内容

1.ALU

- 掌握算术逻辑单元 (ALU) 的功能
- 掌握数据通路和有限状态机的设计方法
- 掌握组合电路和时序电路,以及参数化、结构化的Verilog
- 描述方法

2.FLS: ALU应用

逻辑设计


一、ALU设计与测试

□ ALU测试电路设计


- ✓ ALU测试电路的数据通路如下图所示,该电路主要由寄存器,译码器,ALU单元组成。采用结构化描述方式设计ALU测试电路。
- ✓ 由于FPGAOL外设资源有限,因此端口需要分时复用:操作数a,b和功能f复用开关输入x[5:0]。复用方法:通过sel和en,译码生成寄存器使能信号ena,enb,enf(译码器真值表如下表所示),将开关输入x[5:0]分时存入寄存器 F(x[3:0]), A(x[5:0]), B(x[5:0])。

译码器真值表

en	sel	ena	enb	enf
1	00	1	0	0
1	01	0	1	0
1	10	0	0	1
1	11	0	0	0
0	XX	0	0	0



□ ALU模块功能介绍



溢出判断只针对有符号数; 相等判断时,y输出为0或1(零扩展); 比较判断时,y输出为0或1(零扩展); <为带符号比较:

采用\$signed(a) < \$signed(b)

< 为无符号比较:

采用 a < b

*表示根据运算结果设置.

ALU模块功能表

func	y	of
0000	a + b	*
0001	a – b	*
0010	a === b	0
0011	$a <_{u} b$	0
0100	a < b	0
0101	a & b	0
0110	a b	0
0111	a ^ b	0
1000	a >> b	0
1001	a << b	0
其他	0	0

绿色背景表项为必做内容, 其他为选做内容

• ALU文件结构

```
1 lab01
2 |---- dec: decoder
3 |---- ALU: alu
```

- ALU核心代码
 - 。 alu单元

```
1 `timescale 1ns / 1ps
2
3 module alu #(parameter WIDTH = 6) (
4 input [WIDTH-1:0] a,
5 input [WIDTH-1:0] b,
6 input [3:0] func,
7 output [WIDTH-1:0] y,
8 output of
9 );
10
11 reg [WIDTH-1:0] y_reg;// 输出结果 y
12 reg of_reg;// 溢出标志位寄存器
13
14 always @(*) begin
15 case (func)
```

```
4'b0000: begin
           y_reg = a + b;
           of_reg = (a[WIDTH-1] == b[WIDTH-1]) && (y_reg[WIDTH-1] !=
   a[WIDTH-1]);
         4'b0001: begin
           y_reg = a - b;
           of_reg = (a[WIDTH-1] != b[WIDTH-1]) && (y_reg[WIDTH-1] !=
   a[WIDTH-1]);
         4'b0010: begin y_reg = (a == b) ? 1 : 0; of_reg <= 0;
         4'b0011: begin y_reg = (a < b) ? 1 : 0;
         of_reg <= 0; end
         4'b0100: begin y_reg = ($signed(a) < $signed(b)) ? 1 : 0; of_reg
   <= 0; end
         4'b0101: begin y_reg = a & b;
         of_reg <= 0; end
         4'b0110: begin y_reg = a | b;
         of_reg <= 0; end
         4'b0111: begin y_reg = a ^ b;
         of_reg <= 0; end
         4'b1000: begin y_reg = a >> b;
         of_reg <= 0; end
         4'b1001: begin y_reg = a << b;
         of_reg <= 0; end
         default: begin
            y_reg = 0;
            of_reg = 0;
         end
       endcase
     end
     assign y = y_reg;
     assign of = of_reg;
59 endmodule
```

decoder

```
1 module decoder(
2 input en,
3 input [1:0] sel,
4 output reg ena, enb, enf // 引入寄存器类型的输出端口
5 );
6
7 always @(*) begin // 在一个总是块中定义逻辑表达式
8 ena = (sel == 2'b00) ? en : 1'b0;
9 enb = (sel == 2'b01) ? en : 1'b0;
10 enf = (sel == 2'b10) ? en : 1'b0;
11 end
12
13 endmodule
```

main

```
module lab01(
     input clk,
     input en,
     input [1:0]sel,
     input [5:0] x,
    output reg [5:0] y,
     output reg of
   );
10 wire of1;
11 wire ena1, enb1, enf1;
12 reg [3:0] func;
13 reg [5:0] a;
14 reg [5:0] b;
15 wire [5:0] y1;
17 decoder dec(.en(en),.sel(sel),.ena(ena1),.enb(enb1),.enf(enf1));
   alu ALU(.a(a),.b(b),.func(func),.y(y1),.of(of1));
21 always@(posedge clk)
22 begin
    if(ena1) a <= x;</pre>
    if(enb1) b <= x;
     if(enf1) func \langle = x[3:0];
```

```
26  y <= y1;

27  of <= of1;

28  end

29  endmodule
```

二、FLS

• FLS文件结构


- FLS核心代码
 - 。取信号边沿

。状态机


```
// 状态机模块: 声明模块fsm,输入为时钟,重置信号,使能信号,输出为当前状态
module fsm(
    input clk,
    input rst,
   input en,
    output [1:0] state
);
    // 声明常量F0, F1和F2, 表示三种状态
    parameter F0 = 2'b00;
    parameter F1 = 2'b01;
    parameter F2 = 2'b10;
   reg [1:0] curr_state;
   reg [1:0] next_state;
   // Moore的次态仅与现态有关
   always @(*) begin
       if(en) begin
       case (curr_state)
           F0:
                next state = F1;
           F1: next_state = F2;
           F2: next_state = F2;
           default: next_state = F0;
       endcase
       else begin
           next_state = curr_state;
       end
   // always块, 当时钟的上升沿到来时, 根据重置信号或使能信号更新当前状态
    always @(posedge clk or posedge rst) begin
       if (rst)
           curr_state <= F0;</pre>
           curr_state <= next_state;</pre>
    assign state = curr_state;
```

```
module my_fls(
       input clk, // 时钟信号
       input rst, // 复位信号
input en, // 使能信号
       input [6:0] d, // 数据输入
       output reg [6:0] f // 数据输出
       );
       wire sedge;
11
       signal_edge getedge(
           .clk(clk),
          .rst(rst),
           .button(en),
           .button_edge(sedge)
       );
       reg [6:0] a; // 寄存器a
       wire [6:0] sum; // ALU实现一个加法
       alu #(.WIDTH(7)) adder(
           .a(a),
           .b(f),
           .func(4'b0000),
           .y(sum)
       wire [1:0] sel; // 状态选择信号
       fsm fsm1(
           .clk(clk),
          .rst(rst),
           .en(sedge),
          .state(sel)
       // registers and MUXes
       always @(posedge clk) begin
           if (rst) // 复位时
              a <= 7'h00; // 将寄存器a清零
           else if (sedge) begin
              case (sel)
                  2'b00: a <= d; // 状态0,将输入数据d存入寄存器a
                  2'b10: a <= f; // 状态2,将输出数据f存入寄存器a
                  default: a <= a; // 其他状态,保持原值
```

• FLS数据通路



• 有限状态机



仿真结果与分析


• ALU仿真

仿真测试文件

```
sel = 0;
    x = 6'b001000;
    #10;
    sel=2'b00;
    #10;
    x = 6'b000001;
    sel=2'b01;
   #10;
    x = 6'b0000000;
    sel=2'b10;
    #10;
    x = 6'b000001;
    sel=2'b10;
   #10;
    x = 6'b000010;
    sel=2'b10;
   #10;
   x = 6'b000011;
    sel=2'b10;
    #10;
    x = 6'b000100;
    sel=2'b10;
   #10;
    x = 6'b000101;
   sel=2'b10;
   #10;
   x = 6'b000110;
   sel=2'b10;
    #10;
   x = 6'b000111;
    sel=2'b10;
   #10;
   x = 6'b001000;
    sel=2'b10;
    #10;
    x = 6'b001001;
   sel=2'b10;
   #10;
   x = 6'b001010;
   sel=2'b10;
    #10;
always #5 clk = ~clk;
```

```
70 endmodule
71
```

仿真波形



• FLS仿真


仿真测试文件

```
module tb();
  reg clk;
 reg rst;
  reg en;
 reg [6:0] d;
 wire [6:0] f;
 my_fls test(
    .clk(clk),
    .rst(rst),
    .en(en),
    .d(d),
    .f(f)
  );
  parameter T = 1;
  always \#(T) clk = \simclk;
  initial begin
   clk = 1'b0;
   #400 $finish;
  // 初始化复位信号为 1,7个单位时间后置为 0
  initial begin
   rst = 1'b1;
   #8 rst = 1'b0;
```

```
// 初始化 en 信号的时序,使用 for 循环修改 en 的值
integer i;
initial begin
en = 1'b0;
for (i = 0; i < 20; i = i + 1) begin
#10 en = ~en;
end
end


// 初始化 d 信号的时序,使用 for 循环修改 d 的值
integer j;
initial begin
d = 7'h02;
for (j = 0; j < 4; j = j + 1) begin
#20 d = d + 1;
end
end
end
end</pre>
```

仿真波形




电路设计与分析

- 一、ALU
 - RTL分析电路



• 综合后电路



• 二者异同

相同点:

- 。在RTL代码分析电路原理图和综合后电路原理图中,模块的输入和输出端口以及模块的结构都是相同的。
- 。在RTL代码分析电路原理图和综合后电路原理图中,都需要使用逻辑门和触发器等基本电路元件。

不同点:

。 电路原理图的层次结构不同。在RTL代码分析电路原理图中,更容易看到代码的层次结构和模块之间的连接方式,而在综合后电路原理图中,这种结构并不容易看出来。

- 。 综合器可以优化电路以减少面积和功耗,并生成更复杂的电路结构,从而使电路的性能和可靠性更好。因此,综合后电路原理图中可能存在的逻辑门和触发器的数量和种类,可能与 RTL 代码分析电路原理图中的数量和种类不同。
- 。 综合后电路原理图中,可能会出现与输入和输出端口无关的中间信号线,这是综合器根据优化算法生成的。

综合后电路原理图的电路结构更加优化和复杂,而且综合器可以根据性能和面积等方面的要求进行优化,因此综合后的电路可能与 RTL 代码分析电路原理图中的电路结构存在较大的差异。

总结收获

收获:

- 重新对上学期的数电实验相关知识进行了温习,包括状态机、verilog的一些语法等等。
- 对RTL电路和综合后电路有了进一了解。

建议:

• 实验手册可以更清楚点的! 刚开始我甚至没弄明白要干啥(雾。