

Lab1

实验目的与内容

1. ALU

- 掌握算术逻辑单元 (ALU) 的功能
- 掌握数据通路和有限状态机的设计方法
- 掌握组合电路和时序电路，以及参数化、结构化的Verilog
- 描述方法

2. FLS: ALU应用

逻辑设计


一、ALU设计与测试

□ ALU测试电路设计


- ✓ ALU测试电路的数据通路如下图所示，该电路主要由寄存器，译码器，ALU单元组成。采用结构化描述方式设计ALU测试电路。
- ✓ 由于FPGAOL外设资源有限，因此端口需要分时复用：操作数a, b和功能f 复用开关输入x[5:0]。复用方法：通过sel和en，译码生成寄存器使能信号ena, enb, enf (译码器真值表如下表所示)，将开关输入x[5:0]分时存入寄存器 F(x[3:0]), A(x[5:0]), B(x[5:0])。

译码器真值表

en	sel	ena	enb	enf
1	00	1	0	0
1	01	0	1	0
1	10	0	0	1
1	11	0	0	0
0	xx	0	0	0



□ ALU模块功能介绍



溢出判断只针对有符号数;
相等判断时, y输出为0或1 (零扩展);
比较判断时, y输出为0或1 (零扩展);
< 为带符号比较:
 采用\$signed(a) < \$signed(b)
<_ 为无符号比较:
 采用 a < b
* 表示根据运算结果设置.

ALU模块功能表

func	y	of
0000	$a + b$	*
0001	$a - b$	*
0010	$a == b$	0
0011	$a <_u b$	0
0100	$a < b$	0
0101	$a \& b$	0
0110	$a b$	0
0111	$a \wedge b$	0
1000	$a >> b$	0
1001	$a << b$	0
其他	0	0

绿色背景表项为必做内容, 其他为选做内容

• ALU文件结构

```
1 lab01
2 |— dec: decoder
3 |— ALU: alu
```

• ALU核心代码

◦ alu单元

```
1 `timescale 1ns / 1ps
2
3 module alu #(parameter WIDTH = 6) (
4     input [WIDTH-1:0] a,
5     input [WIDTH-1:0] b,
6     input [3:0] func,
7     output [WIDTH-1:0] y,
8     output of
9 );
10
11 reg [WIDTH-1:0] y_reg; // 输出结果 y
12 reg of_reg; // 溢出标志位寄存器
13
14 always @(*) begin
15     case (func)
```

```

16     // ADD
17     4'b0000: begin
18         y_reg = a + b;
19         of_reg = (a[WIDTH-1] == b[WIDTH-1]) && (y_reg[WIDTH-1] !=
a[WIDTH-1]);
20     end
21     // SUB
22     4'b0001: begin
23         y_reg = a - b;
24         of_reg = (a[WIDTH-1] != b[WIDTH-1]) && (y_reg[WIDTH-1] !=
a[WIDTH-1]);
25     end
26     // EQ
27     4'b0010: begin y_reg = (a == b) ? 1 : 0; of_reg <= 0; end
28     // LT_u
29     4'b0011: begin y_reg = (a < b) ? 1 : 0;
30     of_reg <= 0; end
31     // LT_s
32     4'b0100: begin y_reg = ($signed(a) < $signed(b)) ? 1 : 0; of_reg
<= 0; end
33     // AND
34     4'b0101: begin y_reg = a & b;
35     of_reg <= 0; end
36     // OR
37     4'b0110: begin y_reg = a | b;
38     of_reg <= 0; end
39     // XOR
40     4'b0111: begin y_reg = a ^ b;
41     of_reg <= 0; end
42     // SHR
43     4'b1000: begin y_reg = a >> b;
44     of_reg <= 0; end
45     // SHL
46     4'b1001: begin y_reg = a << b;
47     of_reg <= 0; end
48     // Default is 0
49     default: begin
50         y_reg = 0;
51         of_reg = 0;
52     end
53 endcase
54 end
55
56 assign y = y_reg;
57 assign of = of_reg;
58
59 endmodule

```

- decoder

```

1  module decoder(
2      input en,
3      input [1:0] sel,
4      output reg ena, enb, enf // 引入寄存器类型的输出端口
5  );
6
7  always @(*) begin // 在一个总是块中定义逻辑表达式
8      ena = (sel == 2'b00) ? en : 1'b0;
9      enb = (sel == 2'b01) ? en : 1'b0;
10     enf = (sel == 2'b10) ? en : 1'b0;
11 end
12
13 endmodule

```

- main

```

1  module lab01(
2      input clk,
3      input en,
4      input [1:0] sel,
5      input [5:0] x,
6      output reg [5:0] y,
7      output reg of
8  );
9
10 wire of1;
11 wire ena1, enb1, enf1;
12 reg [3:0] func;
13 reg [5:0] a;
14 reg [5:0] b;
15 wire [5:0] y1;
16
17 decoder dec(.en(en), .sel(sel), .ena(ena1), .enb(enb1), .enf(enf1));
18
19 alu ALU(.a(a), .b(b), .func(func), .y(y1), .of(of1));
20
21 always@(posedge clk)
22 begin
23     if(ena1) a <= x;
24     if(enb1) b <= x;
25     if(enf1) func <= x[3:0];

```

```

26     y <= y1;
27     of <= of1;
28 end
29 endmodule

```

二、FLS

- FLS文件结构

```

1 my_fls
2 |— getedge: signal_edge
3 |— adder: alu
4 |— fsm1: fsm

```

- FLS核心代码

- 取信号边沿

```

1 `timescale 1ns / 1ps
2 // 声明模块signal_edge, 输入为时钟, 置位信号, 使能信号, 输出为信号变化的边缘
3 module signal_edge(
4     input clk,
5     input rst,
6     input button,
7     output button_edge
8 );
9     reg button_r1, button_r2;
10
11     // always块, 当时钟的上升沿到来时, 更新button_r1
12     always @(posedge clk)
13         button_r1 <= ~rst & button;
14
15     // always块, 当时钟的上升沿到来时, 更新button_r2
16     always @(posedge clk)
17         button_r2 <= button_r1;
18
19     // 将button_r1和button_r2进行与操作, 得到输出信号button_edge
20     assign button_edge = button_r1 & ~button_r2;
21
22 endmodule
23

```

- 状态机

```

1  // 状态机模块：声明模块fsm，输入为时钟，重置信号，使能信号，输出为当前状态
2  module fsm(
3      input clk,
4      input rst,
5      input en,
6      output [1:0] state
7  );
8
9      // 声明常量F0, F1和F2，表示三种状态
10     parameter F0 = 2'b00;
11     parameter F1 = 2'b01;
12     parameter F2 = 2'b10;
13     // 声明两个寄存器curr_state和next_state，存储当前状态和下一个状态
14     reg [1:0] curr_state;
15     reg [1:0] next_state;
16
17     // always块，当当前状态改变时，根据状态转移表更新下一个状态
18     // Moore的次态仅与现态有关
19     always @(*) begin
20         if(en) begin
21             case (curr_state)
22                 F0:    next_state = F1;
23                 F1:    next_state = F2;
24                 F2:    next_state = F2;
25                 default:    next_state = F0;
26             endcase
27         end
28         else begin
29             next_state = curr_state;
30         end
31     end
32
33     // always块，当时钟的上升沿到来时，根据重置信号或使能信号更新当前状态
34     always @(posedge clk or posedge rst) begin
35         if (rst)
36             curr_state <= F0;
37         else if (en)
38             curr_state <= next_state;
39     end
40
41     // 将当前状态作为输出
42     assign state = curr_state;
43
44 endmodule

```

- o alu模块与上面ALU部分的alu代码一致

◦ 顶层代码my_fls


```
1 module my_fls(
2     input clk,      // 时钟信号
3     input rst,      // 复位信号
4     input en,       // 使能信号
5     input [6:0] d,  // 数据输入
6     output reg [6:0] f // 数据输出
7 );
8
9 // 获取边沿
10 wire sedge;
11 signal_edge getedge(
12     .clk(clk),
13     .rst(rst),
14     .button(en),
15     .button_edge(sedge)
16 );
17
18 // ALU
19 reg [6:0] a;    // 寄存器a
20 wire [6:0] sum; // ALU实现一个加法
21 alu #(.WIDTH(7)) adder(
22     .a(a),
23     .b(f),
24     .func(4'b0000),
25     .y(sum)
26 );
27
28 // FSM
29 wire [1:0] sel; // 状态选择信号
30 fsm fsm1(
31     .clk(clk),
32     .rst(rst),
33     .en(sedge),
34     .state(sel)
35 );
36
37 // registers and MUXes
38 always @(posedge clk) begin
39     if (rst) // 复位时
40         a <= 7'h00; // 将寄存器a清零
41     else if (sedge) begin
42         case (sel)
43             2'b00: a <= d; // 状态0, 将输入数据d存入寄存器a
44             2'b10: a <= f; // 状态2, 将输出数据f存入寄存器a
45             default: a <= a; // 其他状态, 保持原值
```

```


46         endcase
47     end
48 end
49
50 always @(posedge clk) begin
51     if (rst) // 复位时
52         f <= 7'h00; // 将输出数据f清零
53     else if (sedge) begin
54         case (sel)
55             2'b00: f <= d; // 状态0和1, 将输入数据d存入输出数据f
56             2'b01: f <= d;
57             2'b10: f <= sum; // 状态2, 将ALU计算结果存入输出数据f
58             default: f <= f; // 其他状态, 保持原值
59         endcase
60     end
61 end
62
63 endmodule
64

```

- FLS数据通路



- 有限状态机



仿真结果与分析

- ALU仿真

仿真测试文件

```
1  `timescale 1ns / 1ps
2
3  module tb();
4      reg clk;
5      reg en;
6      reg [1:0] sel;
7      reg [5:0] x;
8
9      wire [5:0] y;
10
11     lab01 uut (
12         .clk(clk),
13         .en(en),
14         .sel(sel),
15         .x(x),
16         .y(y),
17         .of(of)
18     );
19
20     initial begin
21         // Initialize Inputs
22         clk = 0;
```


```
23         en = 1;
24         sel = 0;
25         x = 6'b001000;
26         #10;
27         sel=2'b00;
28         #10;
29         x = 6'b000001;
30         sel=2'b01;
31         #10;
32         x = 6'b000000;
33         sel=2'b10;
34         #10;
35         x = 6'b000001;
36         sel=2'b10;
37         #10;
38         x = 6'b000010;
39         sel=2'b10;
40         #10;
41         x = 6'b000011;
42         sel=2'b10;
43         #10;
44         x = 6'b000100;
45         sel=2'b10;
46         #10;
47         x = 6'b000101;
48         sel=2'b10;
49         #10;
50         x = 6'b000110;
51         sel=2'b10;
52         #10;
53         x = 6'b000111;
54         sel=2'b10;
55         #10;
56         x = 6'b001000;
57         sel=2'b10;
58         #10;
59         x = 6'b001001;
60         sel=2'b10;
61         #10;
62         x = 6'b001010;
63         sel=2'b10;
64         #10;
65         $finish;
66
67     end
68
69     always #5 clk = ~clk;
```

```

70 endmodule
71

```

仿真波形



• FLS仿真

仿真测试文件

```

1 module tb();
2     reg clk;
3     reg rst;
4     reg en;
5     reg [6:0] d;
6     wire [6:0] f;
7
8     my_fls test(
9         .clk(clk),
10        .rst(rst),
11        .en(en),
12        .d(d),
13        .f(f)
14    );
15
16    parameter T = 1;
17
18    // 声明时钟信号，每隔 T 个单位时间翻转一次
19    always #(T) clk = ~clk;
20
21    // 初始化时钟信号为 0，400个单位时间后结束仿真
22    initial begin
23        clk = 1'b0;
24        #400 $finish;
25    end
26
27    // 初始化复位信号为 1，7个单位时间后置为 0
28    initial begin
29        rst = 1'b1;
30        #8 rst = 1'b0;
31    end
32


```

```

33 // 初始化 en 信号的时序, 使用 for 循环修改 en 的值
34 integer i;
35 initial begin
36     en = 1'b0;
37     for (i = 0; i < 20; i = i + 1) begin
38         #10 en = ~en;
39     end
40 end
41
42 // 初始化 d 信号的时序, 使用 for 循环修改 d 的值
43 integer j;
44 initial begin
45     d = 7'h02;
46     for (j = 0; j < 4; j = j + 1) begin
47         #20 d = d + 1;
48     end
49 end
50
51 endmodule
52

```


仿真波形




电路设计与分析

一、ALU

- RTL分析电路



- 综合后电路



• 二者异同

相同点：

- 在RTL代码分析电路原理图和综合后电路原理图中，模块的输入和输出端口以及模块的结构都是相同的。
- 在RTL代码分析电路原理图和综合后电路原理图中，都需要使用逻辑门和触发器等基本电路元件。

不同点：

- 电路原理图的层次结构不同。在RTL代码分析电路原理图中，更容易看到代码的层次结构和模块之间的连接方式，而在综合后电路原理图中，这种结构并不容易看出来。

- 综合器可以优化电路以减少面积和功耗，并生成更复杂的电路结构，从而使电路的性能和可靠性更好。因此，综合后电路原理图中可能存在的逻辑门和触发器的数量和种类，可能与 RTL 代码分析电路原理图中的数量和种类不同。
- 综合后电路原理图中，可能会出现与输入和输出端口无关的中间信号线，这是综合器根据优化算法生成的。

综合后电路原理图的电路结构更加优化和复杂，而且综合器可以根据性能和面积等方面的要求进行优化，因此综合后的电路可能与 RTL 代码分析电路原理图中的电路结构存在较大的差异。

总结收获

收获：

- 重新对上学期的数电实验相关知识进行了温习，包括状态机、verilog的一些语法等等。
- 对RTL电路和综合后电路有了进一步了解。

建议：

- 实验手册可以更清楚点的！刚开始我甚至没弄明白要干啥（雾。