# Lab<sub>0</sub>

### 实验题目

希望完成一个时分秒时钟,该时钟在每次 clk 上升沿时秒位加 1 (clk 信号不必以秒为周期),满 20 后清零,分位加 1;分位满 10 后清零,时位加 1;时位满 5 后三个位全部清零,如此循环。也就是说,我们设计的时钟一分钟只有 20 秒,一小时只有 10 分钟,一天只有五小时。请尝试使用模块化的设计方法完成该时钟,并给出所有模块输入输出的仿真波形。

### 实验代码

设计文件:

```
`timescale 1ns / 1ps
 2 //PB21111723王涵
 3 module Clock(
        input clk,
       input rstn,
       output [2:0] hour,
       output [3:0] min,
       output [4:0] sec
       );
       wire en1, en2;
11
12
        Sec sec1(
            .clk(clk),
            .sec_reset(rstn),
            .dout(sec),
            .co(en1)
        Min min1(
            .en(en1),
            .clk(clk),
            .min_reset(rstn),
            .dout(min),
            .co(en2)
       Hour hour1 (
            .clk(clk),
```

```
.hour_rstn(rstn),
            .en1(en1),
            .en2(en2),
            .dout(hour)
        );
36 endmodule
38 module Sec(
        input clk,
        input sec_reset,
        output reg [4:0] dout,
        output co
   always@(posedge clk or posedge sec_reset)
46 begin
        if(sec_reset)
        begin
            dout <= 5'b00000;</pre>
        else if(dout == 5'b10011)
        begin
            dout <= 5'b00000;</pre>
        else
        begin
            dout <= dout + 1'b1;</pre>
60 assign co = dout[0] & dout[1] & dout[4];
        input en,
        input clk,
        input min_reset,
        output reg [3:0] dout,
        output co
71 always@(posedge clk or posedge min_reset)
72 begin
        if(min_reset)
        begin
            dout <= 4'b0000;
        end
```

```
else if(en)
         begin
             if(dout == 4'b1001)
             begin
                 dout <= 4'b0000;
             else
             begin
                 dout <= dout + 1'b1;</pre>
    assign co = dout[0] & dout[3];
 90 endmodule
 93 module Hour (
     input clk,
 95 input hour_rstn,
      input en1,en2,
       output reg [2:0] dout
       always @(posedge clk or posedge hour_rstn)
       begin
        if (hour_rstn)
         begin
104
          dout <= 3'b000;
         else if (en1 && en2 && (dout == 3'b100))
         begin
             dout <= 3'b000;
110
         else if (en2 && en1)
111
         begin
112
             dout <= dout + 1'b1;</pre>
113
114 end
115 endmodule
116
```


#### 仿真测试文件(testbench.v由助教提供)

```
8 // Module Name: tb Clock
10 // Target Devices:
12 // Description:
17 // Revision 0.01 - File Created
18 // Additional Comments:
23 module tb_Clock(
28 parameter PERIOD = 10;
32 reg clk = 0;
34 \text{ reg } rstn = 1;
37 wire [2:0] hour;
38 wire [3:0] min;
39 wire [4:0] sec;
41 initial begin
42
       #10 rstn = 0;
45 initial
46 begin
       forever #(PERIOD/2) clk=~clk;
48 end
```


```
Clock u_Clock (
        .clk
                                  ( clk
                                           ),
        .rstn
                                  (rstn
        .hour
                                  ( hour
                                           ),
        .sec
                                  ( sec
59 // set simulation time
60 initial
   begin
        #(PERIOD * 2000);
        $finish;
    end
   endmodule
```

## 仿真波形

下图的仿真, 1 day = 5hour, 1 hour = 10 min的关系清晰可见。




下图更加精细化,显示1 min = 20 sec。



## 电路图

运行 RTL Analysis 任务下的 Open Elaborated Design的到vivado生成的电路图,如下



# 实验反馈

难度: 本次实验难度一般

收获: 学会了将vivado与vscode关联,并温习了上学期数电实验的部分操作。

建议:希望助教给的实验文件再详细一点,比如配置过程并不完善,最后还要Google或CSDN。