	a a		e e
Logic circuit Laboratory	ชื่อ-สกล	หม	รห์ส
203.6 664.6 2400.460.)		- ′ ′ vi	

Logic circuit Laboratory

Lap8 Sequential Circuits 3:

1. ฝึกทักษะการอ่านคู่มือดูขาไอซี

Counter Circuit

- 2. ฝึกทักษะการต่อและใช้งานไอซีวงจรประเภทเชิงลำดับ Sequential circuit
- 3. ฝึกทักษะการใช้งาน ไอชีวงจรเชิงลำดับสำเร็จรูปประเภท Latch, Flip Flop, Counter circuit
- 4. ฝึกทักษะการออกแบบวงจร และการเขียนรายงาน

Lab8 Sequential Circuits 3 (Counter circuit)

<u>อุปกรณ์</u>

บอร์ดทดลอง Logic circuit trainer 1 กล่อง
สายไฟสำหรับการต่อวงจร 1 ชุด
Adapter แปลงไฟ AC to DC12V 1 อัน

4. IC Logic gate ตามที่นิสิตได้ออกแบบจากใบงาน

<u>ขั้นตอนการทดลอง</u>

- 1. ให้นิสิตสืบค้น Datasheet ตามไอซีที่กำหนด
- 2. ให้นิสิตอ่าน Datasheet ให้เข้าใจ จากนั้นให้ต่อทดลองใช้งาน และบันทึกผลการทดลอง
- 3. ให้นิสิตวาดภาพการต่อวงจรจริง โดยเขียนชื่อหน้าที่ของไอซีและเบอร์ไอซี หมายเลขขาและส่วนอินพุด/เอาต์พุต จาก เบอร์ไอซีที่กำหนดในใบงาน
- 4. ให้เขียนคำตอบลงในช่องเติมคำตอบตามที่กำหนดในใบงาน
- 5. ให้นิสิตต่อวงจรและทดลองใช้งานจริง พร้อมทั้งเขียนผลลัพท์จริงจากการทดลองที่ได้


<u>รายละเอียดเบอร์โอซีในใบงานนี้</u>

Lab8.1: IC เบอร์ 7490 Decade and Binary Counters

Lab8.2: ออกแบบ Counter circuit SR Flip Flop (NOR)

Lab8.3: ออกแบบ Counter circuit โดยใช้ IC เบอร์ 7473 JK Flip Flop

Lab8.1 IC เบอร์ 7490 Decade Counters



โจทย์ IC 7490

- 1. ให้นิสิตออกแบบการใช้งาน ให้แสดงผลตัวเลข ตัวเลขจะวิ่งวน 0-9 บน 7Segment
- 2. ให้สามารถสั่งให้ Reset การนับได้ ตัวเลขที่แสดงจะกลับมาเป็นเลข 0 (Q0 = 0, Q1 = 0, Q2 = 0, Q3 = 0) และนับต่อ
- 3. ให้สามารถสั่งให้ Set การนับได้ ตัวเลขที่แสดงจะตั้งให้เป็นเลข 9 (Q0 = 1, Q1 = 0, Q2 = 0, Q3 = 1) และนับต่อ

ให้นิสิตทดลองต่อ IC เบอร์ 7490 โดยมีรายละเอียดการต่อใช้งานดังนี้

- ออกแบบการทดลองด้วยตนเองโดยอ่านรายละเอียดจาก Datasheet เพิ่มเติม
- ต่อขา Input ให้เหมาะสมกับการใช้งาน (Toggle switch/ Pulse switch/ Push-Pull switch)
- ต่อขา Output Q0, Q1, Q2, Q3 กับโมดูล 7Segment (4Bit Hex Input) หรือ 8Bit Logic Monitor

ให้นิสิตเขียนเบอร์แ	ละชื่อตาม Datasheet ไร	อซีจริงๆ ที่ใช้งาน วาดว	งจรและการต่อขาไอซีที่ใ	ช้งาน

ກຸນອອ	a	. b	dee	0	ຜ. ນ		a	0	ை	9	0	a o	െ	െ
โหนส์ตเ	งโยนล	สรปฑินต	เอนที่น์สัตร	ทำการทดลอ	งเป็นขอๆ	(1.2.3)	เขียน	คำตอบส	ลงในชอ	างเติม	คำตอบต	าามที่กำ	หนดเ	นโบงาน
		9				(-,-,-,-,								

การแสดงผลตัวเลข ตัวเลขจะ	วิ่งวน 0-9 บน 7Segment
	ดงจะกลับมาเป็นเลข 0 (Q0 = 0, Q1 = 0, Q2 = 0, Q3 = 0)
	พงษาสายม สอนสถา 0 (Q0 = 0, Q1 = 0, Q2 = 0, Q3 = 0)
Set การนับได้ ตัวเลขที่แสดง	จะตั้งให้เป็นเลข 9 (Q0 = 1, Q1 = 0, Q2 = 0, Q3 = 1)
าารผลการทดลอง IC 7490 คื	ออะไร มีหน้าที่อะไร?
บายหน้าที่ของขาต่างๆ ดังนี้	
	มีหน้าที่
P ₁ คือ	มีหน้าที่
	ם עם
R ₁ , MR ₂ คือ	มีหน้าที่

Lab8.2 ออกแบบ Counter circuit โดยใช้ SR Flip Flop (NOR)

- 1. ให้นิสิตออกแบบวงจรนับ (ไม่ต้องต่อวงจร)
- 2. วงจรนับนี้จะมีการนับดังต่อไปนี้ 0 > 6 > 5 > 2 > 4 > 0 (จะนับวนไปเรื่อยๆ)
- 3. ให้ออกแบบโดยใช้ SR Flip Flop (NOR)

ให้นิสิตตอบคำถามในช่องตอบคำถาม

- 1. วงจรนับนี้ค่าของการนับสูงสุดคือเท่าไหร่
- 2. วงจรนับนี้ใช้จำนวน Flip Flop กี่ตัวจึงเหมาะสม
- 3. ให้นิสิตเขียนการแสดงผลในรูปแบบ Binary Input ของวงจรนับนี้

DEC (ฐานสิบ)	0	6	5	2	4
BIN (ฐานสอง)	0b0000				

- 4. ให้นิสิตเขียนตารางการกระตุ้นของ Flip Flop ที่กำหนด
 - 4.1 ค่า J K ที่ทำให้ SR Flip Flop มีค่า Not Change คือ S = ____ และ R = ____
 - 4.2 ค่า J K ที่ทำให้ SR Flip Flop มีค่า Invalid คือ S = ____ และ R = ____
 - 4.3 ค่า J K ที่ทำให้ SR Flip Flop มีค่า Q = 1, Q' = 0 คือ S = ____ และ R = ____
 - 4.4 ค่า J K ที่ทำให้ SR Flip Flop มีค่า Q = 0, Q' = 1 คือ S = ____ และ R = ____

จงเขียนตารางการกระตุ้นให้ถูกต้องลงตารางด้านล่าง SR Flip Flop (NOR)

1 0		
Q(t) > Q(t+1)	S	R
0 > 0		
0 > 1		
1 > 0		
1 > 1		

5. ให้นิสิตเขียนตารางการเปลี่ยนสถานะ (State Transition) ของวงจรนับนี้ กำหนดให้ LSB (Least significant bit) บิตที่มีนัยนะสำคัญตำสุด จะอยู่ที่ FF A

5.1 Output ของวงจรนับ


	Output							
	Q(t)			Q(t+1)				
Α	В	С	А В С					

5.2 Input ของวงจรนับ

Input							
,	A		В		2		
S	R	S R		S	R		

6. ให้นิสิตใช้แผนผังคาร์โนห์แบบ SOP เพื่อหาสมการแทนวงจร


Example




$$f(A, B, C) = AB\overline{C} + \overline{A}C$$

แผนผังคาร์โนห์ Flip Flop A

Input S







$$S_A(A,B,C) =$$

$$S_A(A,B,C) = \underline{\qquad} R_A(A,B,C) = \underline{\qquad}$$

แผนผังคาร์โนห์ Flip Flop B

Input S






$$S_B(A, B, C) = \underline{\hspace{1cm}}$$


$$S_B(A,B,C) = \underline{\qquad} R_B(A,B,C) = \underline{\qquad}$$

แผนผังคาร์โนห์ Flip Flop C

Input S




Input R



$$S_C(A,B,C) = \underline{\hspace{1cm}}$$

$$S_C(A,B,C) = \underline{\qquad} \qquad R_C(A,B,C) = \underline{\qquad}$$

Lab8.3 ออกแบบ Counter circuit โดยใช้ IC เบอร์ 7473 JK Flip Flop



โจทย์ 8.1 Design Counter circuit โดยใช้ IC 7473

- 1. ให้นิสิตออกแบบวงจรนับ และให้แสดงผลตัวเลข บน 7Segment 4Bit HEX INPUT
- 2. วงจรนับนี้จะมีการนับดังต่อไปนี้ 0 > 6 > 5 > 2 > 4 > 0 (จะนับวนไปเรื่อยๆ)
- 3. ให้ออกแบบโดยใช้ IC 7473 JK Flip Flop นำมาใช้งาน

ให้นิสิตตอบคำถามในช่องตอบคำถาม

- 1. วงจรนับนี้ค่าของการนับสูงสุดคือเท่าไหร่ ______
- 2. วงจรนับนี้ใช้จำนวน Flip Flop กี่ตัวจึงเหมาะสม ______
- 3. ให้นิสิตเขียนการแสดงผลในรูปแบบ 4Bit Hex Input ของวงจรนับนี้

0x0000		

4. ให้นิสิตเขียนตารางการกระตุ้นของ Flip Flop ที่กำหนด

จงเขียนตารางการกระตุ้นให้ถูกต้องลงตารางด้านล่าง IC 7473 JK Flip Flop

- () - ()		
Q(t) > Q(t+1)	J	K
0 > 0		
0 > 1		
1 > 0		
1 > 1		

5. ให้นิสิตเขียนตารางการเปลี่ยนสถานะ (State Transition) ของวงจรนับนี้ กำหนดให้ LSB (Least significant bit) บิตที่มีนัยนะสำคัญตำสุด จะอยู่ที่ FF A

5.1 Output ของวงจรนับ


Output							
	Q(t)		Q(t+1)				
Α	В	С	А В С				

5.2 Input ของวงจรนับ

Input							
1	E	3	(2			
K	J	K	J K				
			В	В (

6. ให้นิสิตใช้แผนผังคาร์โนห์แบบ SOP เพื่อหาสมการแทนวงจร


Example




$$f(A, B, C) = AB\overline{C} + \overline{A}C$$

แผนผังคาร์โนห์ Flip Flop A

Input J






$$J_A(A,B,C) = \underline{\hspace{1cm}}$$

$$J_A(A,B,C) =$$
______ $K_A(A,B,C) =$ _____

แผนผังคาร์โนห์ Flip Flop B

Input J



Input K




$$J_B(A,B,C) = \underline{\hspace{1cm}}$$


$$J_B(A, B, C) =$$
______ $K_B(A, B, C) =$ ______

แผนผังคาร์โนห์ Flip Flop C

Input J



Input K



$$I_{\mathcal{C}}(A,B,\mathcal{C}) =$$

$$J_C(A,B,C) = \underline{\qquad} K_C(A,B,C) = \underline{\qquad}$$

ให้งิสิตต่อางอรตางที่ได้ออกแงน _ี	จากสมการแทนวงจร โดยขอเบิก IC ตา	ขเล้าขเกข <i>ท</i> ี่ใช้เขาข
	THE STITUTE OF STITE	91 N 1 N 1 N 1 N 1 N 1 N 1 N 1 N 1 N 1 N
สรุปจำนวน ไอซีที่ใช้		۰
บอร์ไอซี	logic gate ประเภท	
บอร์ไอซี		
บอร์ไอซี	logic gate ประเภท	
บอร์ไอซี	logic gate ประเภท	จำนวน