## Logic circuit Laboratory

Lap5 Combination Circuits Design (K-map):

- 1. ฝึกทักษะการแก้ไขสมการพีชคณิต
- 2. ฝึกทักษะการออกแบบวงจร Combination circuit
- 3. ฝึกทักษะการต่องจร Combination circuit

#### 5.1 Combination Circuits 4

### อุปกรณ์

บอร์ดทดลอง Logic circuit trainer 1 กล่อง
สายไฟสำหรับการต่อวงจร 1 ชุด
Adapter แปลงไฟ AC to DC12V 1 อัน

4. ICs Logic gate ตามที่นิสิตได้ออกแบบจากใบงาน

## ข้นตอนการทดลอง

#### Lab5.1

- 1. ให้นิสิตใช้สมการพีชคณิต หรือแผนผังคาร์โนห์(K-Map) จากตารางความจริงที่กำหนดมาให้ ให้ออกแบบให้มีขนาด เล็ก ใช้ logic gate น้อยที่สุดเท่าที่จะทำได้
- 2. ให้เขียนคำตอบลงในช่องเติมคำตอบ เช่นสมการแทนวงจร แผนผังคาร์โนห์(K-Map)
- 3. ให้นิสิตต่อวงจรและทดลองใช้งานจริง พร้อมทั้งเขียนผลลัพท์จริงจากการทดลองที่ได้

#### Lab5.2

1. ให้นิสิตออกแบบวงจร Decoder ที่มีอินพุตเป็นเลขฐาน 2 จำนวน 4 บิต และเอาต์พุตเป็น 7-Segment โดย สนใจ เฉพาะอินพุตที่มีค่า 8, 9, 10, 11 ส่วนค่าอื่น ๆ ที่ไม่ใช่ 4 ค่านี้ ให้แสดงเป็นเครื่องหมาย "-" โดยให้แสดงค่า เอาต์พุตของ 7-Segment ดังภาพข้างล่างตามลำดับ ดังภาพข้างล่างตามลำดับให้นิสิตใช้สมการพีชคณิต หรือแผนผัง คาร์โนห์(K-Map) จากตารางความจริงที่กำหนดมาให้ ให้ออกแบบให้มีขนาดเล็ก ใช้ logic gate น้อยที่สุดเท่าที่จะ ทำได้

0×1000	0×1001	0×1010	0×1011	Input อื่นๆ
8	9	R	Ь	-

- 2. ให้เขียนคำตอบลงในช่องเติมคำตอบ เช่นสมการแทนวงจร แผนผังคาร์โนห์(K-Map)
- 3. ให้นิสิตต่อวงจรและทดลองใช้งานจริง พร้อมทั้งเขียนผลลัพท์จริงจากการทดลองที่ได้

Lab5.1 ออกแบบ Combination circuit จาก K-Map (Input: Logic switch, Output: 8Bit Logic monitor) ให้นิสิตใช้สมการพีชคณิต หรือแผนผังคาร์โนห์(K-Map) จากตารางความจริงที่กำหนดมาให้ ให้ออกแบบให้มีขนาด เล็ก ใช้ logic gate น้อยที่สุดเท่าที่จะทำได้

## ตารางค่าความจริง


	Output		
Α	В	С	Υ
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

ให้นิสิตเขียนพีชคณิตบูลีนจากตารางค่าความจริง กำหนดให้ใช้แบบ SOP

SOP (Sum of Product)
SOP มี บาร์ หมายถึง POS ไม่มีบาร์หมายถึง
$z(A, B, C) = \sum (\underline{})$
Minimal SOP =
ให้นิสิตลดรูปสมการพีชคณิต ให้ได้น้อยที่สุดเท่าที่จะทำได้ โดยใช้วิธี Boolean Expression เท่านั้น เขียนขั้นตอนการลดในกล่องด้านล่าง
สมการแทนวงจรที่ได้


ให้นิสิตใช้แผนผังคาร์โนห์แบบ SOP เพื่อหาสมการแทนวงจร เพื่อเปรียบเทียบกับวิธี Boolean Expression

## **Example**



$$f(A, B, C) = AB\overline{C} + \overline{A}C$$

แผนผังคาร์โนห์แบบ SOP **จากตารางค่าความจริง lab5.1** 



$$f(A,B,C) = \underline{\hspace{1cm}}$$

ให้นิสิตวาดวงจร Combination Circuit จากสมการแทนวงจร







# ให้นิสิตต่อวงจรตามที่ได้ออกแบบจากสมการแทนวงจร โดยขอเบิก ICs ตามจำนวนที่ใช้งาน

สรุปจำนวน ไอซีที่ใช้		
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน

# บันทึกผลการทดลองลงในตารางด้านล่าง

## ตารางค่าความจริง

	Output		
Α	В	С	Υ
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

## Lab5.2 ออกแบบ Decoder จาก K-Map (Input: Logic switch, Output: 7Segment)

ให้นิสิตออกแบบวงจร Decoder ที่มีอินพุตเป็นเลขฐาน 2 จำนวน 4 บิต และเอาต์พุตเป็น 7-Segment โดย สนใจเฉพาะอินพุตที่มีค่า 8, 9, 10, 11 ส่วนค่าอื่น ๆ ที่ไม่ใช่ 4 ค่านี้ ให้แสดงเป็นเครื่องหมาย "-" โดยให้แสดงค่าเอาต์พุตของ 7-Segment ดังภาพข้างล่างตามลำดับ ดังภาพข้างล่างตามลำดับให้นิสิตใช้ สมการพีชคณิต หรือแผนผังคาร์โนห์(K-Map) จากตารางความจริงที่กำหนดมาให้ ให้ออกแบบให้มีขนาดเล็ก ใช้ logic gate น้อยที่สุดเท่าที่จะทำได้


0×1000	0×1001	0×1010	0x1011	Input อื่นๆ
8	9	R	Ь	_

ให้นิสิตเขียนตารางค่าความจริงจากโจทย์ที่กำหนดลงในตารางด้านล่าง

	Input	(4bit)		Output (7Segment)						
Α	В	С	D	а	b	С	d	е	f	g


จากตารางค่าความจริง ให้นิสิตใช้แผนผังคาร์โนห์แบบ SOP แยกตามแต่ละ seq ของ 7Segment

# <u>Example</u>




$$f(A,B,C,D) = \overline{AB} + A\overline{C} + \overline{AC}$$

### Output Seg a




$$f(A,B,C,D) = \underline{\hspace{1cm}}$$

## Output Seg b




$$f(A,B,C,D) = \underline{\hspace{1cm}}$$

### Output Seg c




$$f(A,B,C,D) = \underline{\hspace{1cm}}$$

## Output Seg d




$$f(A,B,C,D) = \underline{\hspace{1cm}}$$

### Output Seg e




$$f(A,B,C,D) = \underline{\hspace{1cm}}$$

### Output Seg f



$$f(A,B,C,D) = \underline{\hspace{1cm}}$$

### Output Seg g



$$f(A,B,C,D) = \underline{\hspace{1cm}}$$

# เขียนสมการแทนวงจรลงในตารางด้านล่าง

Output		สมการแทนวงจร
Output Seg	a	
Output Seg	b	
Output Seg	С	
Output Seg	d	
Output Seg	е	
Output Seg	f	
Output Seg	g	

# ให้นิสิตต่อวงจรตามที่ได้ออกแบบจากสมการแทนวงจร โดยขอเบิก ICs ตามจำนวนที่ใช้งาน

เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน
เบอร์ไอซี	logic gate ประเภท	จำนวน

# ผลลัพท์จากการทดลอง จงเขียน Input และ Output ที่แสดงจาก 7Segment ที่ได้จากการต่อวงจร

	Input	Output		
Α	В	C	D	7Segment

	Input	Output		
Α	В	С	D	7Segment