

BÀI THỰC HÀNH SỐ 3

I. Mục tiêu

- Trong bài thực hành này, sinh viên sẽ dùng procedural assignment để thiết kế các mạch đếm (Counter) và mạch định thời (Timer).
- Thực hành sử dụng **LPM** (Library of Parameterized Modules) của Altera

 http://quartushelp.altera.com/14.1/master.htm#mergedProjects/reference/glossary/def_lpm.htm

 http://quartushelp.altera.com/14.1/master.htm#mergedProjects/hdl/mega/mega_list_mega_lpm.htm


II. Chuẩn bị thực hành

- Sinh viên phải chuẩn bị code Verilog cho tất cả các câu trong phần nội dung thực hành và nộp cho GVHD vào đầu buổi học.
- Sinh viên nào không có bài chuẩn bị được xem là vắng buổi học hôm đó.
- Bài chuẩn bị được tính vào điểm bài báo cáo của Lab.


III. Nội dung thực hành

Câu 1.

1.1. Thiết kế bô đếm 4-bit như hình dưới:




Bảng sự thật của T-FF



Hướng dẫn:

- Tín hiệu Clear trong T-FF trên là Clear bất đồng bộ và tích cực mức thấp





Verilog code:

always @(posedge Clock or negedge Clear)

if (Clear == 1'b0)

- $Clock = \sim KEY[0]; Clear = SW[1];$
- Enable = SW[0]; LEDR[0] = Enable;
- LEDG [3:0] = Q[3:0]

Yêu cầu: SV thực hiện mô phỏng VectorWaveform và nạp KIT demo cho mạch đếm.

1.2. Thiết kế bộ đếm 4-bit như trong câu 1.1, nhưng mô tả ở mức Behavior

$$Q \leq Q + 1$$

Thực hiện gán chân như câu 1.1

Sử dụng RTL Viewer để xem mạch sau khi Synthesis so với mạch trong câu 1.1

So sánh tần số Fmax của mạch trong câu 1.1 và câu 1.2

Câu 2.

2.1. Sửa lại thiết kế bộ đếm 4-bit trong câu 1.2. bằng cách dùng Parameter và Clear đồng bộ.

Verilog code cho mạch có Clear đồng bộ, tích cực mức 0:

2.2. Thiết kế bộ đếm 8-bit bằng cách gọi bộ đếm 4-bit trong câu 2.1. và hiệu chỉnh giá trị Parameter.


Giá trị ngõ ra bộ đếm Q[7:0] được gán cho LEDG[7:0]


Gán chân cho Clock, Enable, Clear giống câu 1.1

2.3. Thiết kế bộ đếm 8-bit bằng các sử dụng **LPM** (Library of Parameterized Modules) của Altera.


Để sử dụng LPM của Altera:


Mở phần mềm Quartus II → Chọn **Tool** → **MegaWizard Plug-in Manager**






























- Thực hiện gán chân giống câu 2.2.
- So sánh tần số Fmax so với bộ đếm trong câu 2.2

Lưu ý: Sinh viên tham khảo thêm cách sử dụng các LPM trong file "tut_lpms_verilog.pdf"

Câu 3.


3.1. Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 khi có cạnh lên của xung clock KEY[3].



Tín hiệu **reset_n** là tín hiệu reset bất đồng bộ và tích cực mức thấp

Yêu cầu: Sinh viên thực hiện bộ **decoder** bằng lệnh "**case** ... **endcase**"

3.2. Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 sau mỗi 1s



Sử dụng xung CLOCK_50 (50 MHz) để tạo xung clock_1s (1Hz)

Yêu cầu: SV vẽ lưu đồ giải thuật cho khối tạo xung "Clock 1s"

<u>Câu 4.</u>

- **4.1.** Thực hiện bảng chạy chữ như mô tả ở hình dưới. Sử dụng HEX7-0 để hiển thị kí tự. Sử dụng:
 - KEY[0] làm xung clock để điều khiển sự dịch chuyển.
- KEY[1] làm tín hiệu reset của mạch (khi reset tích cực, thì các HEX hiển thị dòng chữ tại Clock cycle 0)

Yêu cầu: SV thiết kế SPEC (sơ đồ khối) để thực hiện mạch trên

	Character pattern							
Clock cycle	H 7	H6	H5		Ĥ3	H2	H 1	H0
0				Н	Е	L	L	О
1			Н	E	L	L	O	
2		Н	E	L	L	O		
3	Н	E	L	L	O			
4	Е	L	L	O				Н
5	L	L	O				Н	E
6	L	O				Н	E	L
7	О				Η	E	L	L
8				Η	E	L	L	O
	and so on							

4.2. Dùng CLOCK_50 để thay KEY[0] trong câu a và điều khiển mạch sao cho các HEX sẽ tự động dịch chuyển sau khoảng thời gian 1s

Câu 5.

Thiết kế bộ đếm 2-digit BCD counter đếm các giá trị từ 00 đến 20. Giá trị đếm được hiển thị lên hai Led 7 đoạn (HEX0 và HEX1). Bộ đếm có thể được Reset (bất đồng bộ) về 0 khi KEY[0] được nhấn. Mỗi giá trị đếm được hiển thị trong 1s, sử dụng CLOCK_50 là giá trị xung clock tham khảo. Kiểm tra thiết kế trên board DE2.

Câu 6.

Hiện thực một **đồng hồ hiển thị giờ, phút, giây trong ngày**. Đồng hồ sẽ thể hiện giá trị "giờ" (từ 0 đến 23) lên các led 7-đoạn HEX7-6, giá trị "phút" (từ 0 đến 60) lên các led HEX5-4, và giá trị "giây" (từ 0 đến 60) lên các led HEX3-2. Sử dụng các SW15-0 để reset lại giá trị "giờ" và "phút" cho đồng hồ.

Mạch hiện thực phải có khả năng báo lỗi hoặc không cho thiết lập các giá trị giờ, phút, giây bất hợp lý. Kiểm tra thiết kế trên board DE2.

TÀI LIỆU THAM KHẢO

Digital_Logic lab của Altera.