

BổI HCMUT-CNCP

Thời gian còn lại 0:49:46

Câu hỏi **1** Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Một hệ thống máy tính MIPS 32-bit, CPU định địa chỉ theo 1 byte. Bộ nhớ đệm kiểu Direct Mapped, phần chứa dữ liệu có kích thước 1MB, mỗi line phần dữ liệu có kích thước 32 byte. Khi CPU truy xuất ô nhớ 241021, giá trị các trường tag, set-index, offset lần lược là:

Chọn một:

O A. 0; 7531; 29

O B. 2; 7531; 29

O C. 12; 15; 5

O D. 0; 2410; 21

Thời gian còn lại 0:46:56

Câu hỏi 2

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Chọn phát biểu **ĐÚNG** về hoạt động bộ nhớ đệm, giả sử đang xét bộ nhớ đệm có số line là 128, Hit time là thời gian để xác định Hit/Miss cộng t<mark>hời gian truy xuất dữ liệu từ bộ nhớ đ</mark>ệm đưa tới CPU:

Chọn một:

A. Miss Time của bộ nhớ đệm kiểu Fully-Associative nhỏ hơn bộ nhớ đệm kiểu 4-Way Set Associative

O B. Hit Time là bằng nhau đối với bộ nhớ đệm kiểu Fully-Associative và Direct Mapped

O C.

O D. Miss Time = Hit Time + Miss Penalty

TÀI LIỆU SƯU TẬP

BỞI HCMUT-CNCP

Câu hỏi 3

Chưa được trả

Chấm điểm của 1.00

P Cờ câu hỏi

Chọn phát biểu ĐÚNG về bộ nhớ phân cấp MIPS

Chọn một:

- O A. Thanh ghi không thuộc về bộ nhớ phân cấp MIPS
- O B. Đơn vị dịch chuyển dữ liệu giữa ổ cứng HDD và RAM từ 4 ~ 32 block
- O C. Tối đa bộ nhớ đệm chỉ có 2 cấp L1 và L2
- O D. Giá trị các thanh ghi không phải là tập con của bộ nhớ đệm cấp 1

Thời gian còn lại 0:46:25

Câu hỏi 4

Chưa được trả

Chấm điểm của 1,00

P Cờ câu hỏi

Chọn phát biểu SAI về hệ thống bộ nhớ máy tính:

Chọn một:

- O A. Chương trình quản lý phần cứng máy tính BIOS được chứa trong IC ROM
- O B. Bộ nhớ đệm có thể được tích hợp trên CPU hoặc tách rời
- O C. Thanh ghi thuộc CPU không thuộc hệ thống bộ nhớ máy tính
- O D. O CD, o cứng HDD thuộc về bộ nhớ phụ (secondary)

Thời gian còn lại 0:45:14

Câu hỏi 5

Chưa được trả

Chấm điểm của 1,00

P Cờ câu hỏi

Chọn phát biểu ĐÚNG về RAM 'DDR3-1333':

- Chọn một:

 A. Tần số xung nhịp lớn nhất cấp cho RAM này là 1333 MHz
- O B. RAM thế hệ mới này có thời gian truy xuất dữ liệu nhanh hơn SRAM
- O C. Băng thông lớn nhất của RAM này là 1333MB/s
- O D. Đây là một loại RAM động đồng bộ (SDRAM)

Thời gian còn lại 0:44:49

Câu hỏi 6

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Giả sử thời gian truy xuất của bộ nhớ chính cần 50 chu kỳ xung nhịp, số lệnh truy xuất bộ nhớ dữ liệu chiếm 18% tổng số lệnh. Hệ thống bộ nhớ sử dụng bộ nhớ đệm dữ liệu L1 với tỉ lệ miss (miss rate) là 10%, bộ nhớ đệm lệnh L1 có tỉ lệ miss là 8%. Tần số hoạt động của CPU là 2GHz. CPI lý tưởng là 1.8 (cho cả việc nạp lệnh), hỏi CPI trung bình trong trường hợp trên là bao nhiêu:

Chọn một:

- O A. 6.7
- O B. 5.0
- O C. 6.9
- O D. 4.9

KHOACNCD

Thời gian còn lại 0:44:00

Câu hỏi **7** Chưa được trả

Chấm điểm của 1,00

P Cờ câu hỏi

Dùng phương pháp sắp xếp lại, forwarding và chèn stall để giải quyết data hazard (sử dụng sớm kết quả thanh ghi trước thời điểm write back) ở đoạn chương trình hợp ngữ MIPS pipeline 5 công đoạn như hình bên. Tính số chu kỳ xung nhịp nhỏ nhất có thể để thực thi đoạn chương trình này:

addi \$t1, \$zero, 4
loop: addi \$t1, \$t1, -4
lw \$t2, 0(\$t1)
add \$t2, \$t2, \$t1
sw \$t2, 100(\$t1)
bne \$t1, \$zero, loop

Chọn một ÀI LIỆU SƯU TẬP

BỞI HCMUT-CNCP

- O A. 10
- O B. 11
- O C. 8
- O D. 9

Thời gian còn lại 0:43:39

Câu hỏi 8

Chưa được trả lời

Chấm điểm của 1.00

P Cờ câu hỏi

Thiết kế bộ nhớ đệm có kích thước phần chứa dữ liệu 16KB. Giả sử bộ nhớ chính có dung lượng 32Mx8, mỗi cache line phần dữ liệu có kích thước 32 byte, CPU định địa chỉ theo 1byte. Sử dụng kỹ th<mark>uật 4-way Set Associati</mark>ve, xác định số line của bộ nhớ đệm:

Chọn một:

- O A. 128
- O B. 512
- O C. 1024
- O D. 7

Thời gian còn lại 0:43:06

Cấu hỏi 9

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Một hệ thống máy tính MIPS 32-bit, CPU định địa chỉ theo 1 byte. Bộ nhớ đệm kiểu Direct Mapped, phần chứa dữ liệu có kích thước 1MB, mỗi line phần dữ liệu có kích thước 32 byte. CPU truy xuất các ô nhớ 100, 104, 256, 257, 96, 2021, 2020, 2022, 2410, 255. Giả sử ban đầu bộ nhớ đệm rỗng, số lần hit:

Chọn một:

- O A 7
- O B. 6
- O C. 5
- O D. 4



BỞI HCMUT-CNCP

Thời gian còn lại 0:40:26


Câu hỏi 10

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Giả sử mỗi địa chỉ bộ nhớ có kích thước 1 Byte, cho sơ đồ mạch giải mã địa chỉ của một bộ nhớ như hình. Tổng kích thước vùng nhớ mà CPU có thể sử dụng:



Chọn một:

- O A. 64KB
- B. Không xác định

O C. 128KB

O D. 256KB


Thời gian còn lại 0:39:54

Câu hỏi **11** Chưa được trả

Chấm điểm của 1,00

P Cờ câu hỏi

Bộ xử lý MIPS 32-bit có bộ nhớ đệm được mô tả như hình vẽ, giả sử trường valid V là 1 bit. Chọn phát biểu **ĐÚNG** về bộ nhớ đệm này:



Chọn một:

- O A. Trường Index có độ rộng 2 bit
- O B. Trường Offset có độ rộng 8 bit
- O C. Đây là bộ nhớ đệm kiểu ánh xạ trực tiếp
- O D. Giá trị Tag của địa chỉ CPU đang truy xuất được so sánh với tất cả các giá trị Tags trong một Set của bộ nhớ đệm để xác định Hit/Miss

11459:cmid_01059:page_1#

HKHOACNCD

Thời gian còn lại 0:39:28

Câu hỏi 12

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Transa kuréés

Một hệ thống máy tính MIPS 32-bit, CPU định địa chỉ theo 1 byte. Bộ nhớ đệm kiểu Direct Mapped, phần chứa dữ liệu có kích thước 1MB, mỗi line phần dữ liệu có kích thước 32 byte. CPU truy xuất 128 byte liên tiếp bắt đầu từ địa chỉ 0. Giả sử ban đầu bộ nhớ đệm rỗng, số lần miss:

Chon môt:

OA TÀI LIỆU SƯU TẬP

O B. 7

BỞI HCMUT-CNCP


O C. 4

O D. 6

Transactor state



Câu hỏi 13 Chưa được trả lời Chẩm điểm của 1,00 P Cờ câu hỏi



Chọn phát biểu ĐƯNG khi bộ xử lý MIPS đơn chu kỳ có data path như hình thực thi lệnh:

addi \$t0, \$t1, 6 #già sử \$t1 = -6

Chọn một:

- O A. Cờ Zero = 1
- O B. RegDst = 1

OC. PO-POLILIÊU SƯU TẬP

O D. Giá trị thanh ghi \$t0 \ 6 M U T - C N C P

Thời gian còn lại 0:38:02

Câu hỏi 15

Chưa được trả

Chấm điểm của 1,00

P Cờ câu hỏi

Chọn phát biểu SAI về việc làm tươi (refresh) của RAM:

Chọn một:

- A. RAM thế hệ mới 'DDR4-3200' thực hiện việc làm tươi bởi chính nó, CPU không can thiệp việc làm tươi
- O B. RAM thế hệ mới 'DDR4-3200' không cần làm tượi
- C. Làm tươi áp dụng cho loại RAM động (DRAM)
- O D. Làm tươi có mục đích di trì mức luận lý 1

N

Thời gian còn lại 0:36:37

Câu hỏi 16

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Chọn phát biểu SAI về hệ thống bộ nhớ phân cấp:

Chọn một:



- O A. RAM được kết nối trực tiếp vào bus tốc độ cao từ CPU
- B. Ó cứng SSD thế hệ mới có tốc độ cao được kết nối vào cổng PCI-Express
- O C. Card mạng tốc độ cao 1Gbps không nối trực tiếp vào bus tốc độ cao từ CPU
- O D. Cổng mở rộng PCI-Express tốc độ cao được kết nối trực tiếp vào bus tốc độ cao từ CPU

Thời gian còn lai 0:36:31

Câu hỏi 17

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Giả sử thời gian truy xuất của bộ nhớ chính cần 50 chu kỳ xung nhịp, số lệnh truy xuất bộ nhớ dữ liệu chiếm 18% tổng số lệnh. Hệ thống bộ nhớ sử dụng bộ nhớ đệm dữ liệu L1 với tỉ lệ miss (miss rate) là 10%; bộ nhớ đệm dữ liệu L2 có miss rate là 15% và hit time là 2ns; bộ nhớ đệm lệnh L1 và L2 có tỉ lệ hit là 100%. Tần số hoạt động của CPU là 2GHz. CPI lý tưởng là 3 (cho cả việc nạp lệnh), hỏi CPI trung bình trong trường hợp trên là bao nhiêu:

Chon môt:


O A. 2.17

O B. 3.21

O C. 3.17

O D. 2.21






Thời gian còn lại 0:34:21

Câu hỏi 18

Chưa được trả
lời

Chấm điểm của
1,00

P Cờ câu hỏi



Thời giạn trễ của các khối "bộ nhớ lệnh" (I-Mem), "bộ nhớ dữ liệu" (D-Mem), "bộ cộng" (Add), "bộ hợp kênh (Mux), "bộ tính toán số học luận lý" (ALU), "bộ thanh ghi" (Regs), "bộ mở rộng dấu" (SE), "bộ dịch trái 2" (SL2), "bộ điều khiển chính" (M-Ctrl), "bộ điều khiển ALU" (ALU-Ctrl) được cho theo bảng sau (các thời gian trễ khác không đáng kế):

I-Mem	D-Mem	Add	Mux	ALU	Regs	SE	SL2	M-Ctrl	ALU-Ctrl	
200ps	200ps	20ps	2ps	90ps	50ps	2ps	3ps	0ps	0ps	1

Chu kỳ xung nhịp nhỏ nhất của bộ xử lý MIPS đơn chu kỳ có data path như hình:

B Ở I H C M U T - C N C P

Chọn một:

O A. 544ps

O B. 542ps

O C. 493ps

O D. 540ps

Thời gian còn lại 0:31:43

Cầu hỏi 19

Chưa được trả

Chấm điểm của 1.00

P Cờ câu hỏi

Chỉ dùng phương pháp chèn stall để giải quyết data hazard (sử dụng sớm kết quả thanh ghi trước thời điểm write back) ở đoạn chương trình hợp ngữ MIPS pipeline 5 công đoạn như hình bên. Tính số chu kỳ xung nhịp thực thi đoạn chương trình này:

addi \$t1, \$zero, 4 loop: addi \$t1, \$t1, -4 lw \$t2, 0(\$t1) add \$t2, \$t2, \$t1 sw \$t2, 100(\$t1) bne \$t1, \$zero, loop

Chon môt:

O A. 10

O B. 18

O C. 20

O D. 19

HK

Thời gian còn lại 0:31:27


Câu hỏi 20

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Giả sử mỗi địa chỉ bộ nhớ có kích thước 1 Byte, cho sơ đồ mạch giải mã địa chỉ của một bộ nhớ như hình. Không gian địa chỉ của tín hiệu CS2 (tích cực mức 0):



Chọn Một AI LIỆU SƯU TẬP

- O A. 0 0x7FFF và 0x10000 0x17FFF
- B. 0 0x7FFF
- C. 0x20000 0x27FFF và 0x30000 0x37FFF
- O D. 0x10000 0x17FFF

Thời gian còn lại 0:26:55

Câu hỏi 21

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Giả sử thời gian truy xuất của bộ nhớ chính cần 50 chu kỳ xung nhịp, số lệnh truy xuất bộ nhớ dữ liệu chiếm 18% tổng số lệnh. Hệ thống bộ nhớ khống sử dụng bộ nhớ đệm. Tần số hoạt động của CPU là 2GHz. CPI lý tưởng là 2 (cho cả việc nạp lệnh), hỏi CPI trung bình trong trường hợp trên là bao nhiều:

Chon một:

- O A. 2.8
- O B. 50
- O C. 61
- O D. 59

Thời gian còn lại 0:26:23

Câu hỏi 22

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Giả sử thời gian truy xuất của bộ nhớ chính cần 50 chu kỳ xung nhịp, số lệnh truy xuất bộ nhớ dữ liệu chiếm 18% tổng số lệnh. Hệ thống bộ nhớ sử dụng bộ nhớ đệm dữ liệu L1 với tỉ lệ miss (miss rate) là 10%, bộ nhớ đệm lệnh L1 có tỉ lệ hit là 100%. Tần số hoạt động của CPU là 2GHz. CPI lý tưởng là 2 (cho cả việc nạp lệnh), hỏi CPI trung bình trong trường hợp trên là bao nhiêu:

Chọn một:

O A. 2.8

O B. 2.9

O C. 3.0

O D. 3.1

Thời gian còn lại 0:25:56

Câu hỏi 23 Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Thiết kế bộ nhớ đệm có kích thước phần chứa dữ liệu 16KB. Giả sử bộ nhớ chính có dung lượng 32Mx8, mỗi cache line phần dữ liệu có kích thước 32 byte, CPU định địa chỉ theo 1byte. Sử dụng kỹ thuật Fully-Associative, số bit của các trường offset, set_index, tag lần lượt là:

Chọn một:

O A. 4; 0; 28

O B. 4; 1; 20

O C. 5; 1; 19

O D. 5; 0; 20



AL FIÈO ZOO LÀI

BÓI HCMUT-CNCP

Thời gian còn lại 0:25:45

Câu hỏi 24

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Dùng phương pháp forwarding và chèn stall để giải quyết data hazard sử dụng sớm kết quả thanh ghi trước thời điểm write back) ở đoạn chương trình hợp ngữ MIPS pipeline 5 công đoạn như hình bên. Tính số chu kỳ xung nhịp thực thi đoạn chương trình này:

addi \$t1, \$zero, 8
loop: addi \$t1, \$t1, -4
lw \$t2, 0(\$t1)
add \$t2, \$t2, \$t1
sw \$t2, 100(\$t1)
bne \$t1, \$zero, loop

Chọn một:

O A. 22

O B. 17

O C. 11

O D. 20

Thời gian còn lại 0:25:33

Câu hỏi 25

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Chọn phát biểu **ĐÚNG** khi nâng cấp bộ nhơ máy tính có 2 khe cắm RAM, đang sử dụng 1 thanh RAM 2GB loại 'DDR3-1333':

Chọn một:

- A. Có thể gắng thêm 1 thanh RAM 2GB DDR3-1600 mà không cần thay đổi tần số giao tiếp RAM
- B. Có thể gắng thêm 1 thanh RAM 2GB DDR3-1066 mà không căn thay đổi tần số giao tiếp RAM
- O C. Không gắng thêm được 1 thanh RAM 8GB DDR3-1333 vì khác dung lượng
- O D. Có thể gắng thêm 1 thanh RAM 2GB DDR4-3200

Thời gian còn lại 0:25:30 Câu hỏi 26 Giả sử mỗi địa chỉ bộ nhớ có kích Chưa được trả thước 1 Byte, cho sơ đó mạch giải mã địa chỉ của một bộ nhớ như Chấm điểm của hình. Khi CPU truy xuất ô nhớ có 74139 địa chỉ 241021 thì tín hiệu CS nào P Cờ câu hỏi tích cực: Chọn một: / O A. CS2 BỞI HCMUT-CNCP O B. CS1 O C. Ngoài phạm vi truy xuất OB. CS3

Thời gian còn lại 0:23:58

Câu hỏi 27

Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Bộ xử lý MIPS 32-bit có bộ nhớ đệm được mô tả như hình vẽ, giả sử trường valid V là 1 bit. Kích thước 1 line của bộ nhớ đệm bao gồm phần chứa dữ liệu, Tags và V là:



Chọn một:

- O A. 92 bit
- O B. 284 bit
- O C. 128 bit
- O D. 256 bit

KHOACNC

Thời gian còn lại 0:23:53

Câu hỏi **28** Chưa được trả

Chấm điểm của 1,00

P Cờ câu hỏi

Chọn phát biểu ĐÚNG về bộ nhớ đệm:

Chọn một:

- O A. Hiệu suất luôn tăng khi tăng độ Associative của bộ nhớ đệm
- O B. Hiệu suất luôn tăng khi tăng dung lượng (số line) bộ nhớ đệm
- O C. Chức năng của bộ nhớ đệm là giảm thời gian truy xuất trung bình từ bộ nhớ chính
- D. Khi-Miss bộ nhớ đệm, hệ thống bộ nhớ chuyển 1 word từ bộ nhớ chính lên bộ nhớ
 đệm

B

BOI HCMUT-CNCP

Thời gian còn lại 0:23:48

Câu hỏi **29** Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Thiết kế bộ nhớ đệm có kích thước phần chứa dữ liệu 16KB. Giả sử bộ nhớ chính có dung lượng 32Mx8, mỗi cache line phần dữ liệu có kích thước 32 byte, CPU định địa chỉ theo 1byte. Sử dụng kỹ thuật Direct Mapped, số bit của các trường offset, set_index, tag lần lượt là:

Chọn một:

- O A. 5; 9; 18
- O B. 4; 7; 14
- O C. 5; 9; 11
- O D. 4; 9; 12

Thời gian còn lại 0:23:43

Câu hỏi 30 Chưa được trả lời

Chấm điểm của 1,00

P Cờ câu hỏi

Có bao nhiều data hazard (sử dụng sớm kết quả thanh ghi trước thời điểm write back) ở đoạn chương trình hợp ngữ MIPS pipeline 5 công đoạn như hình bên;

addi \$t1, \$zero, 4
loop: addi \$t1, \$t1, -4
lw \$t2, 0(\$t1)
add \$t2, \$t2, \$t1
sw \$t2, 100(\$t1)
bne \$t1, \$zero, loop

Chọn một:

O A. 7

TÀI LIÊU SƯU TẬP

O D. 6

BổI HCMUT-CNCP