
Họ tên: Dương Anh Khôi

MSSV: 22520696



Bài làm

Code Verilog:

a. Thiết kế bộ MUX 2-1:

```
1
    // Mô-đun MUX 2-1
2
    module mux2(in0, in1, select, out);
        input in0, in1, select;
3
4
        output out;
5
        wire s0, w0, w1;
        not (s0, select);
6
7
        and (w0, s0, in0), (w1, select, in1);
8
        or (out, w0, w1);
9
    endmodule
```

b. Từ bộ MUX 2-1 -> Thiết kế bộ MUX 4-1:

```
// Mô-đun MUX 4-1 sử dụng MUX 2-1
11
12
     module mux4(in0, in1, in2, in3, sel0, sel1, out);
         input in0, in1, in2, in3, sel0, sel1;
13
14
         output out;
15
         wire w0, w1;
16
         mux2 mux low(in0, in1, sel0, w0);
17
18
         mux2 mux high(in2, in3, sel0, w1);
19
         mux2 mux final(w0, w1, sel1, out);
20
     endmodule
21
```

c. Thiết kế bộ giải mã 3 to 8

```
23
     // Bộ giải mã 3-to-8
     module decoder 3to8(A, B, C, out);
24
25
         input A, B, C;
26
         output [7:0] out;
27
         wire A not, B not, C not;
         wire olout, alout, orlout;
28
29
         // Nghịch đảo các đầu vào
30
31
         not (A not, A);
32
         not (B not, B);
33
         not (C not, C);
34
35
         // Tạo các đấu ra giải mã
         and (out[0], A not, B not, C not); // 000
36
37
         and (out[1], A not, B not, C);
                                             // 001
         and (out[2], A not, B, C not);
38
                                             // 010
         and (out[3], A not, B, C);
39
                                              // 011
         and (out[4], A, B not, C not);
                                              // 100
40
         and (out[5], A, B not, C);
                                              // 101
41
                                              // 110
42
         and (out[6], A, B, C not);
43
         and (out[7], A, B, C);
                                              // 111
44
45
         not (olout, out[3]);
46
         and (alout, olout, out[4]);
         or (orlout, out[6], out[7]);
47
48
     endmodule
```

d. Thiết kế T-Fllip Flop


```
50
     // T-Flip Flop
     module t flip flop(T, clk, reset, Q);
51
52
          input T, clk, reset;
53
          output reg Q;
54
55
          always @(posedge clk or posedge reset) begin
    56
              if (reset)
57
                  0 <= 1'b0;
58
              else if (T)
59
                  Q \ll Q; // Toggle khi T=1
60
          end
61
     endmodule
```

e. Module chính thực hiện yêu cầu đề bài:

```
module Lecture5(A, B, C, clk, reset, Q);
63
64
         input A, B, C, clk, reset;
65
         output Q;
66
67
         // Các dây dẫn nội bộ
68
         wire [7:0] decoder out;
69
         wire mux out, olout, alout, orlout, intff;
70
71
         // Bộ giải mã 3-to-8
72
         decoder 3to8 decoder inst(A, B, C, decoder out);
73
74
         // Tao các tín hiệu logic
75
         not (olout, decoder out[3]);
76
         and (alout, olout, decoder out[4]);
77
         or (orlout, decoder out[6], decoder out[7]);
78
79
         // Sử dụng MUX4 với đủ đối số
80
         mux4 mux inst(
81
             decoder out[2],
                              // in0
82
                               // in1
             alout,
83
             decoder out[5], // in2
             orlout,
                               // in3
84
                               // sel0
85
             Α,
                               // sel1
86
             В,
             intff
                               // out
87
88
         );
89
90
         // T-Flip Flop nhân đầu vào từ mạch logic trước đó
91
         t flip flop tff inst(intff, clk, reset, Q);
     endmodule
92
```

1. Mô phỏng hoạt động dạng sóng (Check timing tại 50 MHz)

• 50MHz = 20ns



Nhận xét:

- Khi reset được kích hoạt thì lập tức Q sẽ được reset về lại 0
- Tín hiệu Q chỉ thay đổi tại các cạnh dương của clock khi đầu vào T được kích hoạt
- Tín hiệu đầu ra Q tuân theo quy luật rõ ràng dựa trên các đầu vào điều khiển ABC
- Q không thay đổi giá trị sau mỗi chu kỳ clock

2. Mạch tổng hợp được từ code Verilog

