TRƯỜNG ĐH CÔNG NGHỆ THÔNG TIN Đại học Quốc gia TPHCM

Họ tên: Dương Anh Khôi

GVHD: Tạ Trí Đức

MSSV: 22520696

Khoa: Kỹ thuật Máy tính

Báo cáo: CE213 - Lab3




BÁO CÁO THỰC HÀNH BÀI 3

THIẾT KẾ MẠCH TUẦN TỰ BẰNG MÔ HÌNH MÁY TRẠNG THÁI HỮU HẠN

I. Thiết kế mạch tuần tự theo mô hình máy trạng thái kiểu moore phát hiện chuỗi (010)

1. Sơ đồ chuyển trạng thái



2. Source Code:


```
⊟module lab 3 moore(
 2
         input wire clk,
 3
         input wire rst,
 4
         input wire X,
 5
         output reg Z
 6
 8
        reg[1:0] cur state, next state;
10
   always @(posedge clk or posedge rst) begin
11
           if (rst)
12
              cur state <= 2'b00;
13
14
              cur_state <= next_state;</pre>
15
16
        always @(*) begin
17
   18
           case (cur state)
              2'b00: next_state = (X == 1'b0) ? 2'b01 : 2'b00;
19
20
              2'b01: next_state = (X == 1'b1) ? 2'b10 : 2'b01;
              2'b10: next state = (X == 1'b0) ? 2'b11 : 2'b00;
21
22
              2'b11: next state = (X == 1'b0) ? 2'b01 : 2'b10;
23
              default: next_state = 2'b00;
24
           endcase
25
        end
26
        always @(*) begin
27
28
           Z = (cur state == 2'b11) ? 1'b1 : 1'b0;
29
30
31
     endmodule
32
```

3. Waveform:

	Name	Name Value at 0 ps 0 ps		40.	80.0 ns				120 _. 0 ns	
in_	X	В 0								
in	clk	B 0					\lnot L			一
in_	rst	B 0								
out	Z	В 0								

- Theo chu kì clock, input X được nhập lần lượt 010 và output Z đã lên 1
- II. Thiết kế mạch tuần tự theo mô hình máy trạng thái kiểu mealy phát hiện chuỗi (010)


1. Sơ đồ chuyển trạng thái



2. Source Code

```
module lab 3 mealy (
 2
         input wire clk,
 3
         input wire rst,
 4
         input wire X,
 5
         output reg Z,
 6
         output reg [1:0] S
 7
     );
 8
 9
         reg [1:0] cur state, next state;
10
         always @(posedge clk or posedge rst) begin
   11
              if (rst)
12
                  cur state <= 2'b00;
13
             else
14
                  cur state <= next state;
15
         end
16 ⊟
         always @(*) begin
17 □
             case (cur state)
18 ⊟
                  2'b00: begin
19
                      next state = (X == 1'b0) ? 2'b01 : 2'b00;
20
                      z = 1'b0;
21
                      S = cur state;
22
                  end
23
                  2'b01: begin
   24
                      next state = (X == 1'b1) ? 2'b10 : 2'b01;
25
                      z = 1'b0;
26
                      S = cur state;
27
                  end
28
    2'b10: begin
29
                      next state = (X == 1'b0) ? 2'b01 : 2'b00;
30
                      Z = (X == 1'b0) ? 1'b1 : 1'b0;
31
                      S = cur state;
32
                  end
33
    default: begin
                      next_state = 2'b00;
34
                      z = \overline{1}'b0;
35
36
                      S = cur state;
37
                  end
38
                endcase
39
            end
40
41
       endmodule
12
```

3. Waveform




- Như ta có thể thấy, output của mealy phụ thuộc vào trạng thái hiện tại và ngõ vào nên chỉ khi ở state 2 và input = 1 thì Z mới = 1

III. Thiết kế SRAM

1. Source Code

```
1
    Finodule sram(
 2
          input wire clk,
 3
          input wire WriteEn,
 4
          input wire ReadEn,
 5
          input wire [5:0] Address,
 6
          input wire [31:0] WriteData,
 7
          output reg [31:0] ReadData
 8
 9
10
               [31:0]
                         MEMORY[0:63];
11
         always@(posedge clk)
12
13
    begin
14
            if(WriteEn)
15
               MEMORY[Address] <= WriteData;</pre>
16
            else if(ReadEn)
17
                      ReadData <= MEMORY[Address];</pre>
18
                      ReadData <= 32'b0;</pre>
19
20
21
     endmodule
```

2. Waveform



- Khi WriteEnable được bật lên thì sẽ tiến hày lưu data vào trong các địa chỉ được đặt
- Khi ReadEnable được bật lên thì sẽ tiến hành đọc data trong các địa chỉ được chọn