Министерство образования и науки Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Санкт-Петербургский политехнический университет Петра Великого"

Институт компьютерных наук и технологий

Кафедра компьютерных систем и программных технологий

# Лабораторная работа по дисциплине «Высокоуровневое моделирование средствами SystemC» Знакомство с описанием синхронных устройств на RTL уровне на языке SystemC

Выполнил студент гр. 13541/2	Хуторной Я. В.
Преподаватель	Мамутова О. В.
	« » 2017 <sub>г</sub>

#### Цели и задачи

- 1. Скопировать в локальную папку проект с примером регистра.
- 2. Выполнить компиляцию проекта. Запустить созданное приложение, наблюдая результаты моделирования устройства в консоли. Проверить правильность работы устройства, открыв сгенерированный *vcd* файл в *GTKWave*.
- 3. Разработать собственные устройства: счетчик и сдвигающий регистр, с дополнительными функциями по индивидуальному заданию.
- 4. Создать тесты с самопроверкой для всех основных и дополнительных функций разработанных устройств.

# Основные входы/выходы счетчика:

- clk
- areset
- sreset\_n
- dout

# Основные входы/выходы сдвигающего регистра:

- *clk*
- areset
- sreset
- cin
- cout
- dout

## Ход работы

Был разработан сдвигающий регистр согласно индивидуальному заданию (наличие параллельной загрузи данных). Ниже представлен исходный код модуля регистра.

Листинг 1. Исходный код register.h

```
#include "systemc.h"

#ifndef DESIGN_H

#define DESIGN_H

SC_MODULE(eightbit_register)
{
    //-----Ports Here-----
    sc_in_clk clock;
    sc_in<bool> reset;
    sc_in<bool> areset;
    sc_in<bool> load;
    sc_in<bool> register_in;
```

```
sc out<bool> register out;
   sc out<sc uint<8> > register data;
   sc in<sc uint<8> > load data;
   //----Local Variables Here-----
   sc uint<8> myregister;
   //-----Code Starts Here-----
   void register store();
   //-----Constructor Here-----
   SC CTOR(eightbit register) :
         clock("clock"),
         reset("reset"),
         areset("areset"),
         load("load"),
         load_data("load_data"),
         register_data("register_data"),
         register in("register in"),
         register_out("register_out")
   {
       cout << "Executing new" << endl;</pre>
       SC_CTHREAD(register_store, clock.pos());
       async reset signal is(areset, true);
       reset_signal_is(reset, true);
   }
};
#endif
```

Модуль в SystemC – это базовый элемент, включающий в себя процессы и другие модули.

В начале описания модуля содержится секция инициализации портов. Порты необходимы для взаимодействия модулей между собой. Каждый модуль может включать любое количество входных, выходных и смешанных *inout* портов.

Далее описана секция локальных переменных модуля. Эти переменные могут участвовать во всех взаимодействиях внутри создаваемого модуля.

register\_store объявляется Затем функция теле модуля конструктора регистрируется как процесс внутри  $SC\_CTHREAD(register\_store, clock.pos());$ . Необходимо объявлять процесс содержащую функцию void, не аргументов. Также чувствительность к фронту тактового сигнала и к сигналам синхронного reset\_signal\_is(reset, true); и асинхронного async\_reset\_signal\_is(areset, true); сброса. Тело процесса представлено ниже.

Листинг 2. Исходный код register.cpp

```
#include "register.h"
void eightbit register::register store()
    myregister = 0;
    register data.write(myregister);
    wait();
    while (true)
        if(load.read())
            myregister = load_data.read();
            cout << "@" << sc_time_stamp() << " :: Have load " <<</pre>
            myregister << endl;</pre>
            register data.write(myregister);
            wait();
        }
        else
            register out.write(myregister.bit(0));
            myregister = (register in, myregister.range(7, 1));
            cout << "@" << sc_time_stamp() << " :: Have stored " <<</pre>
            myregister << endl;</pre>
            register data.write(myregister);
            wait();
        }
```

Процесс SC\_CTHREAD в SystemC идентичен программному потоку. Ядро SystemC позволяет многим потокам выполняться параллельно. Процесс SC\_CTHREAD запускается в процессе моделирования только один раз, однако его выполнение можно приостановить методом wait(). При завершении процесса, запустить его повторно нельзя, поэтому, данный тип процесса, как правило, содержит бесконечный цикл, имеющий по крайней мере один вызов функции wait(). В SC\_CTHREAD нет отдельного списка чувствительности. Процесс SC\_CTHREAD будет активирован каждый раз по перепаду тактового сигнала (перепад ждет функция wait()). В нашем случае процесс будет выполняться по каждому положительному фронту тактового сигнала.

В начале функции (до первого *wait()*) содержится секция, которая будет выполнятся в самом начале работы процесса, а также при срабатывании

сигналов синхронного и асинхронного сброса. Далее, в бесконечном цикле, описано тело процесса.

В SystemC, также как и в C/C++, есть строго определенная точка входа в программу. В случае SystemC –  $sc\_main()$ . Функция  $sc\_main()$  описана в файле testbench.cpp. Главная задача данной функции – это объявление всех объектов проекта (объект  $eightbit\_register$ ), соединение этих объектов посредством сигналов, а также запуск фазы моделирования.

Листинг 3. Исходный код testbench.cpp

```
#include "systemc.h"
#include "register.h"
int sc_main(int argc, char* argv[])
   sc_clock clock("clock", 4, SC_NS);
   sc signal<bool> reset;
   sc_signal<bool> areset;
   sc signal<bool> load;
   sc signal<bool> register in;
   sc signal<bool> register out;
   sc_signal<sc_uint<8> > register_data;
   sc signal<sc uint<8> > load data;
   int i = 0;
   // Connect the DUT
   eightbit_register test_register("test_register");
   test_register.clock(clock);
   test_register.reset(reset);
   test register.areset(areset);
   test register.load(load);
   test_register.register_in(register_in);
   test register.register out(register out);
   test_register.register_data(register_data);
   test_register.load_data(load_data);
   // Open VCD file
   sc trace file *wf = sc create vcd trace file("register waveform");
   // Dump the desired signals
   sc_trace(wf, clock, "clock");
   sc trace(wf, reset, "reset");
   sc_trace(wf, areset, "areset");
   sc_trace(wf, register_in, "din");
   sc_trace(wf, register_out, "dout");
   sc trace(wf, register data, "register data");
   sc_trace(wf, load, "load");
   sc trace(wf, load data, "load data");
    //Test code
```

```
reset = 0;
    areset = 1;
    cout << "@" << sc time stamp() << " Asserting async reset\n" <<</pre>
endl;
    sc start(6, SC NS);
    areset = 0;
    cout << "@" << sc_time_stamp() << " De-Asserting async reset\n" <<</pre>
endl;
    cout << "@" << sc time stamp() << " Register in = 1 " << endl;</pre>
    register in = 1;
    sc_start(4, SC_NS);
    assert(register data.read() == 128);
    cout << endl;</pre>
    cout << "@" << sc time stamp() << " Register in = 1 " << endl;</pre>
    register in = 1;
    sc start(4, SC NS);
    assert(register_data.read() == 192);
    cout << endl;</pre>
    cout << "@" << sc_time_stamp() << " Register_in = 0 " << endl;</pre>
    register in = 0;
    sc start(4, SC NS);
    assert(register data.read() == 96);
    cout << endl;</pre>
    cout << "@" << sc_time_stamp() << " Register_in = 0 " << endl;</pre>
    register in = 0;
    sc start(4, SC NS);
    assert(register data.read() == 48);
    cout << endl;</pre>
    reset = 1;
    cout << "@" << sc time stamp() << " Asserting sync reset\n" <<</pre>
endl;
    sc start(4, SC NS);
    assert(register data.read() == 0);
    reset = 0;
    load data = 25;
    load = 1;
    cout << "@" << sc_time_stamp() << " Asserting load\n" << endl;</pre>
    sc start(4, SC NS);
    assert(register data.read() == load data);
    load = 0;
    sc start(12, SC NS);
    areset = 1;
```

```
cout << "@" << sc_time_stamp() << " Asserting async reset\n" <<
endl;
    sc_start(5, SC_NS);
    areset = 0;
    cout << "@" << sc_time_stamp() << " De-Asserting async reset\n" <<
endl;

cout << "@" << sc_time_stamp() << " Terminating simulation\n" <<
endl;
    sc_close_vcd_trace_file(wf);
    return 0; // Terminate simulation</pre>
```

В начале создается объект класса  $sc\_clock$  - тактовая частота с периодом 4 нс, а также описываются сигналы для моделирования.

Затем создается экземпляр объекта  $eightbit\_register$ , к портам которого соединяются созданные сигналы выше, а также происходит создание и инициализация vcd-файла.

Далее описывается процедура моделирования. Имитатор SystemC имеет 3 главные фазы работы: разработка, выполнение и постобработка. Выполнение всех операторов до конструкции  $sc\_start()$  есть фаза разработки. На этом этапе происходит инициализация структур данных и подготовка к следующей фазе выполнения. Фаза выполнения передает управление ядру моделирования SystemC, которое управляет работой всех процессов и создает иллюзию параллельности их выполнения. Постобработка связана с удалением всех созданных структур данных, освобождением памяти и завершением этапа моделирования. Метод  $sc\_start()$  запускает фазу моделирования, которая состоит из инициализации и выполнения. Метод может принимать параметр, который является ограничением максимального времени моделирования.

Разработка и моделирование проводилось в среде Visual Studio 2012. Результат запуска программы представлен на рис. 2. Более наглядное представление результатов моделирования изображено на рис. 1. На рис. 1. представлена программа *GTKWave*, в которой запущен файл register\_waveform.vcd, сгенерированный в процессе моделирования.




Рис. 1. Результат моделирования в программе *GTKWave* 

```
Info: (I702) default timescale unit used for tracing: 1 ps (register_waveform.vcd)
@6 ns De-Asserting async reset
@6 ns Register_in = 1
@8 ns :: Have stored 128
@10 ns Register_in = 1
@12 ns :: Have stored 192
@14 ns Register_in = 0
@16 ns :: Have stored 96
@18 ns Register_in = 0
@20 ns :: Have stored 48
@22 ns Asserting sync reset
@26 ns Asserting load
@28 ns :: Have load 25
@32 ns :: Have stored 12
@36 ns :: Have stored 6
@40 ns :: Have stored 3
@42 ns Asserting async reset
@47 ns De-Asserting async reset
@47 ns Terminating simulation
Для продолжения нажмите любую клавишу . . .
```

Рис. 2. Результат выполнения программы

Таким образом, результаты моделирования подтверждают корректность работы созданного устройства.

Далее был разработан счетчик согласно индивидуальному заданию (двунаправленный счет). Ниже представлен исходный код модуля.

#### Листинг 4. Исходный код counter.h

```
#include "systemc.h"
#ifndef DESIGN_H
#define
        DESIGN H
SC MODULE(eightbit counter)
{
   //-----Ports Here-----
   sc in clk clock;
   sc_in<bool> areset;
   sc in<bool> reset;
   sc_in<bool> up_down;
   sc_out<sc_uint<8> > counter_data;
   //----Local Variables Here-----
   sc uint<8> mycounter;
   //----Code Starts Here-----
   void counter action();
```

Тело процесса представлено в листинге 5.

Листинг 5. Исходный код counter.cpp

```
#include "counter.h"
void eightbit counter::counter action()
{
    mycounter = 0;
    cout << "@" << sc time stamp() << " :: Counter sreset " <<</pre>
mycounter << endl;</pre>
    counter data.write(mycounter);
    wait();
    while (true)
        if(up_down.read())
             mycounter++;
             cout << "@" << sc_time_stamp() << " :: Counter add " <<</pre>
mycounter << endl;</pre>
             counter_data.write(mycounter);
             wait();
        }
        else
             mycounter--;
             cout << "@" << sc_time_stamp() << " :: Counter sub " <<</pre>
mycounter << endl;</pre>
             counter data.write(mycounter);
             wait();
```

```
}
}
}
```

Исходный код главной функции *sc\_main()* представлен ниже.

## Листинг 6. Исходный код testbench.cpp

```
#include "systemc.h"
#include "counter.h"
int sc_main(int argc, char* argv[])
{
    sc_clock clock("clock", 5, SC_NS);
    sc signal<bool> reset;
   sc signal<bool> areset;
    sc_signal<bool> up_down;
    sc signal<sc uint<8> > counter data;
    int i = 0;
    // Connect the DUT
    eightbit counter test counter("test counter");
    test_counter.clock(clock);
    test counter.reset(reset);
    test counter.areset(areset);
    test counter.up down(up down);
    test_counter.counter_data(counter_data);
    // Open VCD file
    sc trace file *wf = sc create vcd trace file("counter waveform");
    // Dump the desired signals
    sc_trace(wf, clock, "clock");
    sc_trace(wf, reset, "reset");
    sc trace(wf, up_down, "up_down");
    sc trace(wf, counter data, "counter data");
    //Test code
    up down = 1;
    reset = 0;
    areset = 1;
    cout << "@" << sc time stamp() << " Asserting async reset\n" <<</pre>
endl;
    sc start(5, SC NS);
    areset = 0;
    up down = 1;
    sc start(5, SC NS);
    assert(counter data.read() == 1);
```

```
cout << endl;</pre>
    sc start(5, SC NS);
    assert(counter_data.read() == 2);
    cout << endl;</pre>
    sc start(5, SC NS);
    assert(counter_data.read() == 3);
    cout << endl;</pre>
    up down = 0;
    sc_start(5, SC_NS);
    assert(counter_data.read() == 2);
    cout << endl;</pre>
    up_down = 1;
    sc start(4, SC NS);
    assert(counter data.read() == 3);
    cout << endl;</pre>
     reset = 1;
    sc start(5, SC NS);
    assert(counter_data.read() == 0);
    cout << endl;</pre>
    cout << "@" << sc time stamp() << " Terminating simulation\n" <<</pre>
end1;
    sc close vcd trace file(wf);
    return 0; // Terminate simulation
```

Результаты работы программы представлены на рис. 3 и рис. 4.

```
QO s Asserting async reset
QO s :: Counter sreset 0
QO s :: Counter sreset 0
Info: (I702) default timescale unit used for tracing: 1 ps (counter_waveform.vcd)
QS ns :: Counter add 1
Q10 ns :: Counter add 2
Q15 ns :: Counter add 3
Q20 ns :: Counter sub 2
Q25 ns :: Counter add 3
Q30 ns :: Counter sreset 0
Q34 ns Тегminating simulation
Для продолжения нажмите любую клавишу . . .
```

Рис. 3. Результат работы программы




Рис. 4. Результат моделирования в *GTKWave* 

Таким образом, результаты моделирования подтверждают корректность работы созданного устройства.