

PY32F071 Datasheet

ARM® Cortex®-M0+ 32 位微控制器 REV 0.1



Puya Semiconductor (Shanghai) Co., Ltd



产品特性

- 内核
 - 32 位 ARM® Cortex® M0+
 - 最高 72 MHz 工作频率
- 存储器
 - 最大 128K/ 96K/ 64K/ 32K bytes flash 存储器
 - 最大 16K/ 12K/ 8K/ 4K bytes SRAM
- 时钟系统
 - 一 外部高速晶振(HSE) 4~32 MHz
 - 外部低速晶振(LSE) 32.768 KHz
 - 内部 高速时钟(HSI) 4/8/16/22.12/24 MHz
 - 内部 低速时钟(LSI) 32.768 KHz
 - PLL 支持对 HSI 或 HSE 的 2 倍频及 3 倍频
- 电源管理和复位
 - ─ 工作电压: 1.7 V ~ 5.5 V
 - 一 低功耗模式: Sleep 和 Stop
 - 上电/掉电复位 (POR/PDR)
 - 一 掉电检测复位 (BOR)
 - 一 可编程的电压检测 (PVD)
- 通用输入输出(I/O)
 - 一 多达 58 个 I/O,均可作为外部中断
 - 驱动电流 8 mA
- 7通道 DMA 控制器
- 1 x 12 bits ADC
 - 一 支持 最多 16 个外部输入通道
 - 输入电压转换范围: 0 ~ VCCA
- 1 x 12 bits DAC, 支持 2 个通道
- 3路比较器

- 3路运算放大器
- 支持 8 * 36 / 4 * 40 LCD
- 13 个定时器
 - 1 个 16 bits 高级控制定时器 (TIM1)
 - 1个32 bits 通用定时器 (TIM2)
 - 5 个 16 bits 通用定时器 (TIM3/14/15/16/17)
 - 2 个基本定时器(TIM6/TIM7)
 - 1 个低功耗定时器(LPTIM),支持从低功耗模 式唤醒
 - 1 个独立看门狗定时器 (IWDT)
 - 一 1个窗口看门狗定时器 (WWDT)
 - 1个SysTick timer
- RTC
- 通讯接口
 - 2个串行外设接口(SPI),带 I2S 功能
 - 一 4 个通用同步/异步收发器(USART),支持自动 波特率检测,其中 2 个支持 ISO7816,LIN,IrDA
 - 2 个 I2C 接口,支持标准模式 (100 kHz)、 快速模式 (400 kHz),支持 7 位/ 10 位寻址模式, 其中一个支持 SMBus/PMBus
 - 1路 USB 2.0 全速接口
- 硬件 CRC 32 模块
- 硬件 32 位除法器
- 唯一 UID
- 串行单线调试 (SWD)
- 工作温度: -40~85℃
- 封装 LQFP64, LQFP48, QFN64,QFN48, QFN32

目录

产品特性	<u> </u>	2
1. 简介	ጉ	6
2. 功能	眕概述	9
2.1.	Arm® Cortex®-M0+ 内核	9
2.2.	存储器	9
2.3.	Boot 模式	9
2.4.	时钟系统	10
2.5.	电源管理	11
2.5.	.1. 电源框图	11
2.5.	.2. 电源监控	11
2.5.	.3. 电压调节器	12
2.5.	.4. 低功耗模式	12
2.6.	复位	13
2.6	.1. 电源复位	13
2.6	.2. 系统复位	13
2.7.	通用输入输出 GPIO	13
2.8.	硬件除法器	14
2.9.	DMA	14
2.10.	中断	14
2.10	0.1. 中断控制器 NVIC	15
2.10	0.2. 扩展中断 EXTI	15
2.11.	模数转换器 ADC	15
2.12.	数模转换器 (DAC)	16
2.13.	比较器 (COMP)	16
2.14.	运算放大器(OPA)	16
2.15.	LCD 控制器(LCD)	16
2.16.	定时器	17
2.10	6.1. 高级定时器	17
2.10	6.2. 通用定时器	18
2.10	6.3. 基本定时器 TIM6/TIM7	18
2.10	6.4. 低功耗定时器 LPTIM	19
2.10	6.5. IRTIM	19
2.10	6.6. IWDG	19
2.10	6.7. WWDG	19
2.10	6.8. SysTick timer	19
2.17.	实时时钟 RTC	19
2.18.	循环冗余校验计算单元 CRC	20
2.19.	时钟校验系统 CTC	20
2.20.	系统配置控制器 SYSCFG	20

	2.21.	Debug support (DBG)	21
	2.22.	I2C接口	21
	2.23.	通用同步异步收发器 USART	22
	2.24.	串行外设接口 SPI	23
	2.25.	USB 2.0 全速模块	23
	2.26.	SWD	24
3.	引脚配	置	25
	3.1. 端	口 A 复用功能映射	38
	3.2. 端	口 B 复用功能映射	39
	3.3. 端	口 C 复用功能映射	40
	3.4. 端	口 F 复用功能映射	41
4.	存储器	映射	42
5.	电气特	性	50
	5.1. 测	试条件	50
	5.1.1.	最小值和最大值	50
	5.1.2.	典型值	50
	5.2. 绝	对最大额定值	50
	5.3. I	作条件	51
	5.3.1.	通用工作条件	51
	5.3.2.	上下电工作条件	51
	5.3.3.	内嵌复位和 LVD 模块特性	51
	5.3.4.	工作电流特性	52
	5.3.5.	低功耗模式唤醒时间	54
	5.3.6.	外部时钟源特性	54
	5.3.7.	内部高频时钟源 HSI 特性	57
	5.3.8.	内部低频时钟源 LSI 特性	57
	5.3.9.	锁相环 PLL 特性	58
	5.3.10.	存储器特性	58
	5.3.11.	EFT 特性	58
	5.3.12.	ESD & LU 特性	58
	5.3.13.	端口特性	59
	5.3.14.	NRST 引脚特性	59
	5.3.15.	ADC 特性	60
	5.3.16.	DAC 特性	60
	5.3.17.	比较器特性	62
	5.3.18.	运算放大器特性	62
	5.3.19.	温度传感器特性	63
	5.3.20.	定时器特性	63
	5.3.21.	通讯口特性	64
6	封装信	自	67

8.	版本	历史	.73
		9信息	
	6.5.	QFN32 封装尺寸	.71
	6.4.	QFN48 封装尺寸	.70
	6.3.	QFN64 封装尺寸	. 69
		LQFP48 封装尺寸	
		LQFP64 封装尺寸	

1. 简介

PY32F071 系列微控制器采用高性能的 32 位 ARM® Cortex®-M0+内核,宽电压工作范围的 MCU。嵌入高达 128 Kbytes flash 和 16 Kbytes SRAM 存储器,最高工作频率 72 MHz。包含多种不同封装类型多款产品。芯片集成多路 I2C、SPI、USART 等通讯外设,1 路 12 bits ADC,1 路 DAC,13 个定时器,1 个 USB 2.0, 3 路运算放大器,1 个 LCD 驱动器。

PY32F071 系列微控制器的工作温度范围为- 40 ℃ ~ 85 ℃,工作电压范围 1.7 V ~ 5.5 V。芯片提供 sleep 和 stop 低功耗工作模式,可以满足不同的低功耗应用。

PY32F071 系列微控制器适用于多种应用场景,例如控制器,手持设备,PC 外设,游戏和 GPS 平台、工业应用等。

表 1-1 PY32F071 系列产品规划及特征

	外设	表 1-1 P 132F07 1 余列	PY32F071Cx(48pin)	PY32F071Kx(32pin)							
Fla	ish memory										
1 10	(Kbyte)	128	128	128							
SR	AM (Kbyte)	16	16 16								
	高级定时 器	1 (16 bits)									
	通用定时	5 (16 bits)									
	器	1(3	32 bits)								
定时品	基本定时器		2								
器	低功耗定 时器	1									
	SysTick	1									
	Watch- dog	2									
通	SPI[I2S]	2[2]									
讯	I2C	2									
	USART		4								
П	USB		1								
	DMA	7ch									
	RTC	,	Yes								
;	通用端口	58	42	28							
	ADC	1	1	1							
(화	部通道+ 内 部通道)	(16 + 8)	(13 + 8)	(10 + 8)							
	DAC		1 1								
	(通道数)	2									
杉	類以比较器		3								
	放大器		3								

外设	PY32F071Rx(64pin)	PY32F071Cx(48pin)	PY32F071Kx(32pin)						
LCD 控制器	1								
最高主频	72MHz								
工作电压	1.7 -	5.5 V							
工作温度	- 40 -	- 40 - 85 °C							
封装	LQFP64, QFN64	QFN32							




图 1-1 功能模块

2. 功能概述

2.1. Arm® Cortex®-M0+ 内核

Arm® Cortex® - M0+是一款为广泛的嵌入式应用设计的入门级 32 位 Arm Cortex 处理器。它为开发人员提供了显著的好处,包括:

- 结构简单,易于学习和编程
- 超低功耗, 节能运行
- 精简的代码密度等

Cortex - M0+ 处理器是 32 位内核,面积和功耗优化高,为 2 级流水的冯诺伊曼架构。处理器通过精简但强大的指令集和广泛优化的设计,提供高端处理硬件,包含单周期乘法器,提供了 32 位架构计算机所期望的卓越性能,比其他 8 位和 16 位微控制器具有更高的代码密度。

Cortex - M0+与一个嵌套的矢量中断控制器(NVIC)紧密耦合。

2.2. 存储器

片内集成 SRAM。通过 bytes(8 bits)、half - word(16 bits)或者 word(32 bits)的方式可访问 SRAM。

片内集成 Flash,包含两个不同的物理区域组成:

- Main flash 区域,它包含应用程序和用户数据
- Information 区域,14 kbytes,它包括以下部分:
 - Option bytes
 - > UID bytes
 - System memory

对 Flash main memory 的保护包括以下几种机制:

- Read protection(RDP),防止来自外部的访问。
- Wrtie protection (WRP) 控制,以防止不想要的写操作(由于程序存储器指针 PC 的混乱)。写保护的最小保护单位为 8 kbytes。
- Option byte 写保护,专门的解锁设计。

2.3. Boot 模式

通过 BOOT0 pin 和 boot 配置位 nBOOT 存放于 Option bytes 中,可选择三种不同的启动模式,如下表所示:

Boot mode configurationnBOOT1 bitBOOT0 pinX0选择 Main flash 作为启动区11选择 System memory 作为启动区01选择 SRAM 作为启动区

表 2-1 Boot 配置

Boot loader 程序存储在 System memory,用于通过 USART 接口下载 Flash 程序。

2.4. 时钟系统

CPU 启动后默认系统时钟频率为 HSI 8MHz,在程序运行后可以重新配置系统时钟频率和系统时钟源。可以选择的高频时钟有:

- 一个 4/8/16/22.12/24 MHz 可配置的内部高精度 HSI 时钟。
- 一个 32.768 kHz 可配置的内部 LSI 时钟。
- 4~32 MHz HSE 时钟,并且可以使能 CSS 功能检测 HSE。如果 CSS fail,硬件会自动转换系统时钟为 HSI,HSI 频率由软件配置,同时 CPU NMI 中断产生。
- 一个 32.768 KHz LSE 时钟。
- PLL 时钟,PLL 源可以选择 HSI 和 HSE。如果选择 HSE 源,当 CSS 使能并且 CSS fail 时,关闭 PLL 和 HSE,硬件选择系统时钟源为 HSI。

AHB 时钟可以基于系统时钟分频,APB 时钟可以基于 AHB 时钟分频。AHB 和 APB 时钟频率最高为 72 MHz。




图 2-1 系统时钟结构图

2.5. 电源管理

2.5.1. 电源框图




图 2-2 电源框图

编号	电源	电源值	描述					
1	VCC	1.7 v ~ 5.5 v	通过电源管脚为芯片提供电源。					
2	VDDD	1.2 v / 1.0 v ± 10%	来自于 VR 的输出,为芯片内部主要逻辑电路、SRAM 供电。当 MR 供电时,输出 1.2 v。当进入 stop 模式时,根据软件配置,可以由 MR 或者 LPR 供电,并根据软件配置决定 LPR 输出是 1.2 v 或者 1.0 v。					
3	VCCA	1.7 v ~ 5.5 v	通过电源管脚为芯片模拟电路提供电源。					

表 2-2 电源框图

2.5.2. 电源监控

2.5.2.1. 上下电复位 (POR/PDR)

芯片内设计 Power on reset (POR) / Power down reset (PDR) 模块,为芯片提供上电和下电复位。该模块在各种模式之下都保持工作。

2.5.2.2. 欠压复位 (BOR)

除了 POR/PDR 外,还实现了 BOR(brown out reset)。BOR 仅可以通过 option byte 使能和关闭。当 BOR 被打开时,BOR 的阈值可通过 Option byte 进行选择,且上升和下降检测点都可被单独配置。




图 2-3 POR/PDR/BOR 阈值

2.5.2.3. 电压检测 (PVD)

Programmable Voltage detector (PVD) 模块可以用来检测 VCC 电源(也可以检测 PB7 引脚的电压),检测点可通过寄存器进行配置。当 VCC 高于或低于 PVD 的检测点时,产生相应的复位标识。

该事件内部连接到 EXTI 的 line 16,取决于 EXTI line 16 上升/下降沿配置,当 VCC 上升超过 PVD 的检测点,或者 VCC 降低到 PVD 的检测点以下,产生中断,在中断服务程序中用户可以进行紧急的 shutdown 任务。




图 2-4 PVD 阈值

2.5.3. 电压调节器

芯片设计两个电压调节器:

- MR (Main regulator) 在芯片正常运行状态时保持工作。
- LPR (low power regulator) 在 stop 模式下,提供更低功耗的选择。

2.5.4. 低功耗模式

芯片在正常的运行模式之外,有2个低功耗模式:

- Sleep mode: CPU 时钟关闭 (NVIC, SysTick 等工作),外设可以配置为保持工作。 (建议只使能必须工作的模块,在模块工作结束后关闭该模块)
- Stop mode:该模式下 SRAM 和寄存器的内容保持,高速时钟 PLL、HSI 和 HSE 关闭,VDD 域下大部分模块时钟都被停掉。GPIO,PVD,COMP output,RTC 和 LPTIM 可以唤醒 stop 模式。

2.6. 复位

芯片内设计两种复位,分别是: 电源复位和系统复位。

2.6.1. 电源复位

电源复位在以下几种情况下产生:

- 上下电复位 (POR / PDR)
- 欠压复位(BOR)

2.6.2. 系统复位

当产生以下事件时,产生系统复位:

- NRST pin 的复位
- 窗口看门狗复位(WWDG)
- 独立看门狗复位(IWDG)
- SYSRESETREQ 软件复位
- Option byte load 复位 (OBL)
- 电源复位 (POR / PDR、BOR)

2.7. 通用输入输出 GPIO

每个 GPIO 都可以由软件配置为输出(push - pull 或者 open drain),输入(floating, pull – up / down,analog),外设复用功能,锁定机制会冻结 I/O 口配置功能。GPIO 功能概要如下:

- 寄存器支持 IO Port / AHB 总线读写
- 输出状态: 推挽输出或者开漏输出 + 上拉/下拉
- 数据输出来自数据寄存器(GPIOx ODR)或者外设(复用功能输出)
- 毎个 I/O 可进行速度选择
- 输入状态: 浮空, 上拉/下拉, 模拟
- 数据输入送给输入数据寄存器(GPIOx_IDR)或者外设(复用功能输入)
- 位置位/复位寄存器(GPIOx_BSRR),允许对 GPIOx_ODR 的位写访问
- 锁定机制 (GPIOx_LCKR)会冻结 I/O 口配置功能
- 模拟功能
- 复用功能选择寄存器 (每个 IO 口最多 16 种复用功能)
- 单周期内快速翻转的能力
- 高度灵活的 I/O 多路选择功能,使得 I/O 口作为 GPIO,或者作为各种外设接口功能

2.8. 硬件除法器

32 位有符号 / 无符号整数硬件除法器模块,主要作用为对输入模块的两个 32 位数据做除法,需要消耗 8 个 clk 时钟周期完成一次除法操作。

硬件除法器支持以下特性:

- 可配置有符号 / 无符号整数除法计算
- 32 位被除数, 32 位除数
- 输出 32 位商和 32 位余数
- 除数为零警告标志位,除法运算结束标志位
- 8 个时钟周期完成一次除法运算
- 写除数寄存器触发除法运算开始
- 读商寄存器/余数寄存器时自动等待计算结束

2.9. DMA

直接存储器存取(DMA)用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。搬移数据 无需 CPU 干预,数据可以通过 DMA 快速地移动,这就节省了 CPU 的资源来做其他操作。DMA 控制器有 7 个通道,每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各个 DMA 请求的优先权。

主要功能如下:

- 单 AHB master
- 支持外设到存储器,存储器到外设,存储器到存储器和外设到外设的数据传输
- 片上存储器设备,如 FLASH,SRAM,AHB 和 APB 外设,作为源和目标
- 所有 DMA 通道均可独立配置:
 - 每个通道要么与来自外设的 DMA 请求信号相关联,要么与存储器到存储器传输中的软件触发器相 关联。这个配置是由软件完成的。
 - 请求之间的优先级由软件可编程(每个通道 4 级:非常高、高、中、低),在相等的情况下由硬件可编程(例如对通道 1 的请求比对通道 2 的请求优先)。
 - 源和目标的传输大小是独立的(字节,半字,字),模拟打包和拆包。源地址和目标地址必须按数据大小对齐。
 - 可编程传输数据数:0~65535
- 每个通道生成一个中断请求。每个中断请求都是由三个 DMA 事件中的任何一个引起的:传输完成、半 传输或传输错误。

2.10. 中断

PY32F071 通过 Cortex-M0+处理器内嵌的矢量中断控制器(NVIC)和一个扩展中断/事件控制器(EXTI)来处理异常。

2.10.1. 中断控制器 NVIC

NVIC 是 Cortex-M0+处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI(不可屏蔽中断)和可屏蔽外部中断,以及 Cortex-M0+内部异常。NVIC 提供了灵活的优先级管理。

处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程(ISR)启动之间的延迟。ISR 向量列在一个向量表中,存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的 ISR 序号组成的。

如果高优先级的中断事件发生,而低优先级的中断事件刚好在等待响应,稍后到达的高优先级的中断事件将首先被响应。另一种优化称为尾链(tail-chaining)。当从一个高优先级的 ISR 返回时,然后启动一个挂起的低优先级的 ISR,将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟,提高了电源效率。

NVIC 特性:

- 低延时中断处理
- 4级中断优先级
- 支持1个NMI中断
- 32 个可屏蔽的中断通道(不包括 16 个 CPU 的中断)
- 高优先级中断可打断低优先级中断响应
- 支持尾链(tail chaining)优化
- 硬件中断向量检索

2.10.2. 扩展中断 EXTI

EXTI 增加了处理物理线事件的灵活性,系统可以通过 GPIO 和指定模块(PVD/COMP/RTC/LPTIM)输入事件唤醒。

EXTI 控制器有多个通道,包括最多 16 个 GPIO,1 个 PVD 输出,3 个 COMP 输出,以及 RTC 和 LPTIM 唤醒信号。其中 GPIO,PVD,COMP 可以配置上升沿、下降沿或双沿触发。任何 GPIO 信号通过选择信号配置为 EXTIO ~ 15 通道。

每个 EXTI line 都可以通过寄存器独立屏蔽。

EXTI 控制器可以捕获比内部时钟周期短的脉冲。

EXTI 控制器中的寄存器锁存每个事件,即使是在 stop 模式下,处理器从停止模式唤醒后也能识别唤醒的来源,或者识别引起中断的 GPIO 和事件。

2.11. 模数转换器 ADC

芯片具有 1 个 12 位的 SARADC。该模块共有最多 18 个要被测量的通道,包括 16 个外部通道和 5 个内部通道。参考电压可选择片内精准电压(1.5V、2.0 或 2.5V)或电源电压。

各通道的转换模式可以设定为单次、连续、扫描、不连续模式。转换结果存储在左对齐或者右对齐的 16 位数据寄存器中。

模拟 watchdog 允许应用检测是否输入电压超出了用户定义的高或者低阈值。

ADC 实现了在低频率下运行,可获得很低的功耗。

在采样结束,转换结束,连续转换结束,模拟 watchdog 时转换电压超出阈值时产生中断请求。

2.12. 数模转换器 (DAC)

数字/模拟转换模块(DAC)是 12 位数字输入,电压输出的数字/模拟转换器。 DAC 可以配置为 8 位或 12 位模式,也可以与 DMA 控制器配合使用。 DAC 工作在 12 位模式时,数据可以设置成左对齐或右对齐。 DAC 模块有 2 个输出通道,每个通道都有单独的转换器。在双 DAC 模式下, 2 个通道可以独立地进行转换,也可以同时进行转换并同步地更新 2 个通道的输出。 DAC 可以通过引脚输入参考电压 VREF+以获得更精确的转换结果。主要特性如下:

- 12 位模式下数据左对齐或者右对齐
- 同步更新功能
- 噪声波形生成
- 三角波形生成
- 双 DAC 通道同时或者分别转换
- 每个通道都有 DMA 功能
- 支持 DMA 下溢错误检测
- 外部触发转换
- 输入参考电压 VREF+

2.13. 比较器 (COMP)

芯片内集成 3 个通用比较器(general purpose comparators)COMP,分别是 COMP1/2/3。这两三个模块可以作为单独的模块,也可以与 timer 组合在一起使用。

比较器可以被如下使用:

- 被模拟信号触发,产生低功耗模式唤醒功能
- 模拟信号调节
- 当与来自 timer 的 PWM 输出连接时, Cycle by cycle 的电流控制回路

2.14. 运算放大器(OPA)

OPA1/2/3 模块可以灵活配置,适用于简易放大器应用。内部的 3 个运放可以使用外部电阻进行级联。 OPA 功能概要如下:

- 3个独立配置运放
- OPA 的输入范围是 0 到 AVCC,输出范围是 0.1 V 到 AVCC 0.2 V (以模拟模块需求为准),可编程增益
- 可配置为以下模式
 - 通用运放模式 (general purpose OPA)
 - DAC 电压跟随器

2.15. LCD 控制器(LCD)

LCD 控制器是一款适用于单色无源液晶显示器(LCD)的数字控制器/驱动器,最多具有 8 个公用端子 (COM) 和 40 个区段端子 (SEG),用以驱动 160 (4 * 40)或 288 (8 * 36)个 LCD 图像元素。端子的确切数量取决于数据手册中所述的器件引脚。LCD 功能概要如下:

- 高度灵活的帧速率控制
- 支持静态、1/2、1/3、1/4、1/6和1/8占空比
- 支持 1/2、1/3 偏置电压
- 多达 16 个寄存器的 LCD 数据 RAM
- 可通过软件配置 LCD 的对比度
- 3 种驱动波形生成方式
 - 内部电阻分压、外部电阻分压,外部电容分压方式
 - 可通过软件配置内部电阻分压方式的功耗,从而匹配 LCD 面板所需的电容电荷
- 支持低功耗模式: LCD 控制器可在 run、 Sleep、 stop 模式下进行显示
- 可配置帧中断
- 支持 LCD 闪烁功能且可配置多种闪烁频率
- 未使用的 LCD 区段和公共引脚可配置为数字或模拟功能

2.16. 定时器

PY32F071 不同定时器的特性如下表所示:

类型 Timer 位宽 计数方向 **DMA** 捕获/比较通道 互补输出 预分频 上,下, TIM1 1 ~ 65536 4 高级定时器 16 位 支持 3 中央对齐 上,下, TIM2 1 ~ 65536 4 通用定时器 32 位 支持 中央对齐 上,下, TIM3 16 位 1 ~ 65536 支持 4 中央对齐 通用定时器 TIM14 16 位 上 1 ~ 65536 1 TIM15,TIM16,TIM17 上 1 ~ 65536 支持 1 16 位 1 16 付 1 ~ 65536 基本定时器 TIM6,TIM7 Н 支持

表 2-3 定时器特性

2.16.1. 高级定时器

高级定时器(TIM1)由 16 位被可编程分频器驱动的自动装载计数器组成。它可以被用作各种场景,包括:输入信号(输入捕获)的脉冲长度测量,或者产生输出波形(输出比较、输出 PWM、带死区插入的互补 PWM)。

TIM1包括4个独立通道,用作:

- 输入捕获
- 输出比较

- PWM产生(边缘或者中心对齐模式)
- 单脉冲模式输出

如果 TIM1 配置为标准的 16 位计时器,则它具有与 TIMx 计时器相同的特性。如果配置为 16 位 PWM 发生器,则具有全调制能力(0 - 100%)。

在 MCU debug 模式,TIM1 可以冻结计数。

具有相同架构的 timer 特性共享,因此 TIM1 可以通过计时器链接功能与其他计时器一起工作,以实现同步或事件链接。

TIM1 支持 DMA 功能。

2.16.2. 通用定时器

2.16.2.1. TIM2/TIM3

TIM2/TIM3 通用定时器是由 32/16 位可编程分频器驱动的 32/16 位自动重装载计数器构成。具有 4 个独立的通道,每个用于输入捕获/输出比较,PWM 或者单脉冲模式输出。

- 可以通过计时器链接功能与 TIM1 一起工作
- 支持 DMA 功能
- 能够处理正交(增量)编码器信号和数字输出从1到3霍尔效应传感器
- 在 MCU debug 模式,TIM2/TIM3 可以冻结计数

2.16.2.2. TIM14

通用定时器 TIM14 由可编程预分频器驱动的 16 位向上自动装载计数器构成。

TIM14 具有 1 个独立通道用于输入捕获/输出比较,PWM 或者单脉冲模式输出。

在 MCU debug 模式,TIM14 可以冻结计数。

2.16.2.3. TIM15/TIM16/TIM17

TIM15、TIM16 和 TIM17 由可编程预分频器驱动的 16 位自动装载计数器构成。

TIM15、TIM16/TIM17具有2个独立通道用于输入捕获/输出比较,PWM或者单脉冲模式输出。

TIM15、TIM16/TIM17 具有带死区的互补输出。

TIM15、TIM16/TIM17 支持 DMA 功能。

在 MCU debug 模式,TIM15、TIM16/TIM17 可以冻结计数。

2.16.3. 基本定时器 TIM6/TIM7

基本定时器 TIM6/TIM7 包含一个 16 位自动装载计数器,由各自的可编程预分频器驱动。

16 位自动装载计数器。

触发 DAC 的同步电路。

在更新事件 (计数器溢出) 发生时产生中断/DMA 请求。

2.16.4. 低功耗定时器 LPTIM

LPTIM 为 16 位向上计数器,包含 3 位预分频器。支持连续/单次模式。

LPTIM 可以配置为 stop 模式唤醒源。

在 MCU debug 模式,LPTIM 可以冻结计数值。

2.16.5. IRTIM

芯片内集成为遥控而用的红外接口(IRTIM)。它可以与一个红外 LED 一起实现遥控的功能。

为产生红外遥控信号,必须打开 Infrared interface(红外接口),并且 TIM16 的 channel 1(TIM16_OC1) 和 TIM17 channel 1 (TIM17_OC1) 要被适当的配置以产生正确的波形。

红外接收器可以很容易通过一个基本输入捕获模式实现。

所有标准的红外脉冲调制模式可以通过对两个 timer 的输出比较通道进行编程而获得。

TIM17被用来产生高频载波信号,而 TIM16 可以产生调制包络。

红外功能输出到 IR_OUT pin,这个功能的激活是通过使能 GPIO_AFRx 寄存器的相关复用功能位实现的。

LED 需要大的灌电流驱动能力(仅可以在 PB9 pin),这可以通过 SYSCFG_CFGR1 寄存器的 I2C_PB9_FMP 位被激活,这样就足够支撑直接控制红外 LED 大的灌电流而用。

2.16.6. IWDG

芯片内集成了一个 Independent watchdog (简称 IWDG),该模块具有高安全级别、时序精确及灵活使用的特点。IWDG 发现并解决由于软件失效造成的功能混乱,并在计数器达到指定的 timeout 值时触发系统复位。

- IWDG 由独立的 RC 振荡器提供时钟,可在 STOP 和 STANDBY 模式下工作。
- IWDG 最适合需要 watchdog 作为主应用之外的独立过程,并且无很高的时序准确度限制的应用。
- 通过 option byte 的控制,可以使能 IWDG 硬件模式。
- IWDG 是 stop 模式的唤醒源,以复位的方式唤醒 stop 模式。
- 在 MCU debug 模式,IWDG 可以冻结计数值。

2.16.7. WWDG

系统窗口看门狗是基于一个 7 位的下行计数器,可以设置为自由运行。当出现问题时,它可以作为一个看门狗来复位系统。计数时钟为 APB 时钟(PCLK)。它具有预警中断能力,计数器可以在 MCU debug 模式下被冻结。

2.16.8. SysTick timer

SysTick 计数器专门用于实时操作系统 (RTOS),但也可以用作标准的向下计数器。

SysTick 特性:

- 24 bits 向下计数
- 自装载能力
- 计数器记到 0 时可产生中断 (可屏蔽)

2.17. 实时时钟 RTC

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器,在相应软件配置下,可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。

RTC 为预分频系数最高为 220 的 32 位可编程计数器。

RTC 计数器时钟源可以为 LSE、LSI 以及 HSE 时钟除以 128,可以作为 stop 唤醒源。

RTC 可以产生闹钟中断,秒中断和溢出中断(可屏蔽)。

RTC 支持时钟 calibration。

在 MCU debug 模式,RTC 可以冻结计数。

2.18. 循环冗余校验计算单元 CRC

循环冗余校验(CRC)计算单元是根据固定的生成多项式得到 32 位 CRC 计算结果。在其他的应用中, CRC 技术主要应用于核实数据传输或者数据存储的正确性和完整性。CRC 计算单元含有 1 个 32 位数据寄存器:

- 对该寄存器进行写操作时,作为输入寄存器,可以输入要进行 CRC 计算的新数据。
- 对该寄存器进行读操作时,返回上一次 CRC 计算的结果。
- 每一次写入数据寄存器,其计算结果是前一次 CRC 计算结果和新计算结果的组合(对整个 32 位字进行 CRC 计算,而不是逐字节地计算)。
- 可以通过设置寄存器 CRC_CR 的 RESET 位来重置寄存器 CRC_DR 为 0xFFFF FFFF。该操作不影响寄存器 CRC_IDR 内的数据。
- 支持配置 CRC 初始值。

2.19. 时钟校验系统 CTC

时钟校准控制器(CTC)采用硬件的方式,自动校准内部配置为 16 MHz 时的 RC 晶振(HSI),并将 3 倍频 后的 PLL(48 M)作为 USBD 模块时钟源。CTC 模块基于外部高精度的参考信号源来校准 HSI 的时钟频率,通过自动的或手动的调整校准值,以得到一个精准的 PLL48 M 时钟。

CTC 模块主要完成如下功能:

- 三个外部参考信号源: GPIO, LSE 时钟, USBD_SOF。
- 提供软件参考同步脉冲。
- 硬件自动校准,无需软件操作。
- 具有参考信号源捕获和重载功能的 16 bits 校准计数器。
- 用于频率评估和自动校准的 8 bits 时钟校准基值。
- 标志位和中断,用于指示时钟校准的状态:校准成功状态(CKOKIF),警告状态(CKWARNIF)和错误状态(ERRIF)。

2.20. 系统配置控制器 SYSCFG

SYSCFG 模块主要完成如下功能:

- I2C fast mode plus,使能/禁止一些 IO ports。
- 根据不同 boot 模式,映射初始程序区。
- DMA 外设通道选择控制。
- TIMx 级联控制。

2.21. Debug support (DBG)

MCU DBG 模块协助调试器提供以下功能:

- 支持睡眠模式,停止模式和待机模式
- CPU 进入 HALT 时,控制定时器、看门狗停止计数或者继续计数
- CPU 进入 HALT 时,阻止 I2C1 和 I2C2 SMBUS 超时
- 分配跟踪引脚

MCUDBG 寄存器还提供芯片 ID 编码。使用 JTAG 或者 SW 调试接口,或者用户程序都可以访问此 ID 编码。

2.22. I2C 接口

I2C(inter-integrated circuit)总线接口连接微控制器和串行 I2C 总线。它提供多主机功能,控制所有 I2C 总线特定的顺序、协议、仲裁和时序。支持标准(Sm)、快速(Fm)。

I2C 特性:

- 2 个 I2C 接口,支持 Slave 和 master 模式
- 多主机功能:可以做 master,也可以做 slave
- 支持不同通讯速度
 - 标准模式(Sm): 高达 100 kHz快速模式(Fm): 高达 400 kHz
- 作为 Master
 - 产生 Clock
 - Start 和 Stop 的产生
- 作为 slave
 - 一 可编程的 I2C 地址检测
 - 一 可响应 2 个从地址的双地址能力
 - Stop 位的发现
- 7位/10位寻址模式
- 通用广播 (General call)
- 状态标志位
 - 一 发送/接收模式标志位
 - 一 字节传输完成标志位
 - ─ I2C busy 标志位
- 错误标志位
 - Master arbitration loss
 - 地址/数据传输后的 ACK failure
 - Start/Stop 错误
 - Overrun/Underrun(时钟拉长功能 disable)
- 可选的时钟拉长功能
- 具备 DMA 能力的单字节 buffer

- 软件复位
- 模拟噪声滤波功能
- 支持 SMBus

2.23. 通用同步异步收发器 USART

PY32F071 包含 4 个 USART,支持 ISO7816, LIN, IrDA。

通用同步异步收发器(USART)提供了一种灵活的方法与使用工业标准 NRZ 异步串行数据格式的外部设备之间进行全双工数据交换。USART 利用分数波特率发生器提供宽范围的波特率选择。

它支持同步单向通信和半双工单线通信,它还允许多处理器通信。

支持自动波特率检测。

使用多缓冲器配置的 DMA 方式,可以实现高速数据通信。

USART 特性:

- 全双工异步通信
- NRZ 标准格式
- 可配置 16 倍或者 8 倍过采样,增加在速度和时钟容忍度的灵活性
- 发送和接收共用的可编程波特率,最高达 4.5 Mbit/s
- 自动波特率检测
- 可编程的数据长度8位或者9位
- 可配置的停止位(支持 0.5,1,1.5 或 2 个停止位)
- 同步模式和为同步通讯的时钟输出功能
- 单线半双工通讯
- 独立的发送和接收使能位
- 硬件流控制
- 通过 DMA 缓冲接收/发送字节
- 检测标志
 - 接收 buffer 满
 - 发送 buffer 空
 - 一 传输结束
- 奇偶校验控制
 - 一 发送校验位
 - 一 对接收数据进行校验
- 帯标志的中断源
 - CTS 改变
 - 一 发送寄存器空
 - 一 发送完成
 - 一 接收数据寄存器满
 - 一 检测到总线空闲
 - 一 溢出错误
 - 一 帧错误

- 一 噪音操作
- 一 校验错误
- 多处理器通信
 - 一 如果地址不匹配,则进入静默模式
- 从静默模式唤醒:通过空闲检测和地址标志检测,两种唤醒接收器的方式:地址位 (MSB,第9位), 总线空闲。

2.24. 串行外设接口 SPI

PY32F071 包含 2 个 SPI。串行外设接口(SPI)允许芯片与外部设备以半双工、全双工、单工同步的串行方式通信。此接口可以被配置成主模式,并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。

SPI 特性如下:

- Master 或者 slave 模式
- 3线全双工同步传输
- 2线半双工同步传输(有双向数据线)
- 2线单工同步传输 (无双向数据线)
- 8 位或者 16 位传输帧选择
- 支持多主模式
- 8 个主模式波特率预分频系数(最大为 fPCLK/ 2)
- 从模式频率(最大为fPCLK/2)
- 主模式和从模式下均可以由软件或硬件进行 NSS 管理: 主/从操作模式的动态改变
- 可编程的时钟极性和相位
- 可编程的数据顺序, MSB 在前或 LSB 在前
- 可触发中断的专用发送和接收标志
- SPI 总线忙状态标志
- Motorola 模式
- 可引起中断的主模式故障、过载
- 2个具备 DMA 能力的 32 bits Rx 和 Tx FIFOs

2.25. USB 2.0 全速模块

PY32F071 包含 1 个 USB 2.0 全速模块。USB 外设实现了 USB2.0 全速总线和 APB1 总线间的接口。支持 USB 挂起/恢复操作,可以停止设备时钟实现低功耗。主要特性如下:

- 符合 USB 2.0 全速设备的技术规范
- 可配置 1 到 8 个 USB 端点
- CRC(循环冗余校验)生成/校验,反向不归零 (NRZI) 编码/解码和位填充
- 支持同步传输
- 支持批量/同步端点的双缓冲区机制
- 支持 USB 挂起/恢复操作
- 帧锁定时钟脉冲生成

2.26. SWD

ARM SWD 接口允许串口调试工具连接到 PY32F071。

3. 引脚配置




图 3-1 LQFP64 PY32F071R1xT Pinout1




图 3-2 LQFP48 PY32F071C1xT Pinout1




图 3-3 QFN64 PY32F071R1xU Pinout1




图 3-4 QFN48 PY32F071C1xU Pinout1




图 3-5 QFN32 PY32F071K1xU Pinout1

表 3-1 引脚定义的术语和符号

类	型	符号	定义					
		S	Supply pin					
		G	Ground pin					
端口	类型	l	Input - only pin					
1.01	.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	I/O	Input/ output pin					
		NC	无定义					
		СОМ	正常 5V 端口,支持模拟输入输出功能					
<u>э</u> ш.г-	1 /	RST	复位端口,内部带弱上拉电阻,不支持模拟输入输出功能					
	结构	COM F	具有模拟输入功能的 I2C Fm+					
		COM U	具有 USB PHY 功能的 GPIO 5 V 容限					
No	otes		除非有其他说明,不然所有端口都被在复位之间和之后,作为浮空的输入					
泄디자상	复用功能		通过 GPIOx_AFR 寄存器选择的功能					
端口功能	附加功能		通过外设寄存器直接选择或使能的功能					

表 3-2 LQFP64/LQFP48/ UFQFPN48 引脚定义

		封装							端口功能	ğ		
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能		
1	1	1	1		PF9	I/O	COM		-	-		
2	2	2	2		PC13	I/O	СОМ		SPI1_SCK/I2S1_CK			
		۷	2		F 0 13	1/0	COIVI		TIM1_BKIN	_		
3	3	3	3	1	PC14	I/O	COM		TIM1_BKIN2	OSC32_IN		
4	4	4	4	2	PC15	I/O	COM		TIM15_BKIN	OSC32_OUT		
									CTC_SYNC			
5	5	5	5		PF0-	I/O	СОМ		USART2_TX	OSC_IN		
3	5	5	5		OSC_IN	1/0	COIVI		TIM1_BKIN	OSC_IIV		
									TIM14_CH1			
									USART2_RX			
6	6	6	6		PF1- OSC_OUT	I/O	COM		TIM1_CH1N	OSC_OUT		
									TIM15_CH1N			
									TIM1_CH2			
7	7	7	7	3	PF2-NRST	I/O	RST		EVENTOUT	-		
									MCO			
									EVENTOUT	ADC_IN10,		
8		8			PC0	I/O	СОМ		SPI1_MISO/I2S1_MCK	COMP1_INP0,		
0		0			FCU	1/0	COIVI		USART2_CTS	COMP2_INN0,		
									USART3_RTS	SEG27		
									EVENTOUT	ADC_IN11,		
									SPI1_MOSI/I2S1_SD	COMP1_INP1,		
9		9			PC1	I/O	COM		USART2_RTS	COMP2_INN1,		
									USART3_CTS	SEG26		
									TIM15_CH1			
									EVENTOUT	ADC_IN12,		
									SPI2_MISO/I2S2_MCK	COMP1_INP2,		
10		10	10	10			PC2	I/O	COM		USART3_TX	COMP2_INN2,
									USART3_RX	SEG25		
	_								TIM15_CH2			
11		11			PC3	I/O	COM		EVENTOUT	ADC_IN13,		

		封装							端口功能		
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能	
									SPI2_MOSI/I2S2_SD	COMP1_INP3,	
									USART3_RX	COMP2_INN3,	
									USART3_TX	SEG24	
12	8	12	8	4	VSSA	G			Ground		
13	9	13	9	5	VCCA	S			Analog power	supply	
									LICADTA CTC	ADC_IN0,	
									USART2_CTS	COMP1_INP4,	
	40	4.4	40		DAO	1/0	СОМ		TIM2_CH1_ETR	COMP1_INN0,	
14	10	14	10	6	PA0	I/O	COM		USART4_TX	COMP2_INP0,	
									COMP1_OUT	COMP2_INN4,	
									SPI2_SCK	SEG23	
									EVENTOUT	ADC_IN1,	
									USART2_RTS	COMP1_INP5,	
									TIM2_CH2	COMP1_INN1,	
15	11	15	11	7	PA1	I/O	СОМ		USART4_RX	COMP2_INP1,	
15	11	15	11	,	PAI	1/0	COM		TIM15_CH1N	COMP2_INN5,	
									I2C1_SMBA	SEG22	
									SPI1_SCK/I2S1_CK		
									SPI2_MOSI		
									TIM15_CH1	ADC_IN2,	
									USART2_TX	COMP1_INP6,	
16	12	16	12	8	PA2	I/O	СОМ		TIM2_CH3	COMP1_INN2,	
10	12	10	12	0	FAZ	1/0	COIVI		COMP2_OUT	COMP2_INP2,	
									SPI1_MOSI/I2S1_SD	SEG21	
									SPI2_MISO		
									EVENTOUT	ADC_IN3,	
									TIM15_CH2	COMP1_INP7,	
17	13	17	13	9	PA3	I/O	СОМ		USART2_RX	COMP1_INN3,	
''	13	17	13	9	FAS	1/0	COIVI		TIM2_CH4	COMP2_INP3,	
									SPI2_MISO	SEG20	
									SPI2_NSS/I2S2_WS		

		封装							端口功能		
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能	
									EVENTOUT		
18		18			PF3	I/O	COM_F		I2C1_SCL	-	
									I2C2_SCL		
19		19			PF4	I/O	COM_F		I2C1_SCL		
19		19			F F 4	1/0	COM_F		I2C2_SCL	-	
									EVENTOUT	ADC_IN4,	
									SPI1_NSS/I2S1_WS	DAC_OUT1,	
									USART2_CK	COMP1_INP8,	
20	14	20	14	10	PA4	I/O	COM		TIM14_CH1	COMP1_INN4,	
									SPI2_MOSI	COMP2_INP4,	
									USART2_TX	SEG19	
									PVD_OUT		
									EVENTOUT	ADC_IN5,	
									SPI1_SCK/ I2S1_CK	DAC_OUT2,	
									TIM2_CH1_ETR	COMP1_INP9,	
									USART3_TX	COMP1_INN5,	
21	15	21	15	11	PA5	I/O	COM			COMP2_INP5,	
										COMP3_INP0,	
										COMP3_INN0,	
										SEG18,	
										OPA2_OUT	
									EVENTOUT	ADC_IN6,	
									SPI1_MISO/I2S1_MCK	COMP1_INP10,	
									TIM3_CH1	COMP1_INN6,	
22	16	22	16	12	PA6	I/O	COM		TIM1_BKIN	OPA2_INN,	
									USART3_CTS	SEG17	
									TIM16_CH1		
									COMP1_OUT		
									EVENTOUT	ADC_IN7,	
23	17	23	17	13	PA7	I/O	СОМ		SPI1_MOSI/I2S1_SD	COMP1_INP11,	
		_3			7.7.7	., 0	30.W		TIM3_CH2	COMP1_INN7,	
									TIM1_CH1N	OPA2_INP,	

		封装							端口功能		
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能	
									TIM14_CH1	SEG16	
									TIM17_CH1		
									COMP2_OUT		
									EVENTOUT	ADC_IN14,	
									USART3_TX	COMP1_INN8,	
									COMP3_OUT	SEG15	
24		24			PC4	I/O	COM		SPI1_NSS/I2S1_WS		
									USART1_TX		
									TIM2_CH1_ETR		
									IR_OUT		
									USART3_RX	ADC_IN15,	
25		25			PC5	I/O	СОМ		SPI1_MOSI/I2S1_SD	COMP1_INN9,	
25		25			PCo	1/0	COIVI		USART1_RX	SEG14	
									TIM2_CH2		
									EVENTOUT	ADC_IN8,	
									TIM3_CH3	COMP2_INN6,	
									TIM1_CH2N	SEG13	
26	18	26	18	14	PB0	I/O	COM		USART3_CK		
									COMP1_OUT		
									SPI1_NSS/I2S1_WS		
									USART3_RX		
									EVENTOUT	ADC_IN9,	
									TIM14_CH1	COMP2_INP6,	
27	19	27	19	15	PB1	I/O	СОМ		TIM3_CH4	COMP2_INN7,	
21	13	21	13	10	1 01	1/0	OOW		TIM1_CH3N	COMP3_INP1,	
									USART3_RTS	COMP3_INN1,	
									COMP3_OUT	SEG12	
28	20	28	20		PB2	I/O	СОМ		EVENTOUT	COMP2_INP7,	
20	20	20	20		F DZ	1/0	COIVI		SPI2_MISO	COMP2_INN8,	
									USART3_TX	SEG11	

		封装							端口功能	ង
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能
									I2C2_SCL	
									TIM2_CH3	COMP2_INP8,
									USART3_TX	SEG10
29	21	29	21		PB10	I/O	COM_F		SPI2_SCK/I2S2_CK	
									COMP1_OUT	
									USART2_RTS	
									I2C1_SCL	
									EVENTOUT	
									I2C2_SDA	COMP3_INP8,
									TIM2_CH4	COMP3_INN4,
20	22	30	22		PB11	1/0	COMF		USART3_RX	SEG9
30	22	30	22		PBIT	I/O	COM_F		COMP2_OUT	
									SPI2_MOSI	
									USART2_CTS	
									I2C1_SDA	
31	23	31	23	16	VSS	G			Ground	
32	24	32	24	17	VCC	S			Digital power	supply
									EVENTOUT	COMP2_INP9,
									SPI2_NSS/I2S2_WS	OPA3_INN,
33	25	33	25		PB12	I/O	СОМ		TIM1_BKIN	SEG8
									USART3_CK	
									TIM15_BKIN	
									EVENTOUT	COMP1_INP10,
									SPI2_SCK/I2S2_CK	COMP2_INP10,
									TIM1_CH1N	OPA3_INP,
34	26	34	26		PB13	I/O	COM_F		USART3_CTS	SEG7
34	20	34	20		PDIS	1/0	COM_F		I2C2_SCL	
									MCO	
									TIM15_CH1N	
									I2C1_SCL	
35	27	35	27		PB14	I/O	COM_F		EVENTOUT	COMP2_INP11,

封装									端口功能	Ĕ
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端 口 类 型	端口结构	Notes	复用功能	附加功能
									SPI2_MISO/I2S2_MCK	COMP3_INP9,
									TIM15_CH1	COMP3_INN5
									TIM1_CH2N	OPA3_OUT
									USART3_RTS	SEG6
									I2C2_SDA	
									I2C1_SDA	
									EVENTOUT	
									SPI2_MOSI/I2S2_SD	SEG5
36	28	36	28		PB15	I/O	COM		TIM15_CH2	
									TIM1_CH3N	
									TIM15_CH1N	
									TIM3_CH1	
37		37			PC6	I/O	СОМ		SPI2_SCK/I2S2_CK	SEG4
31		31			PC0	1/0	COM		USART4_RX	
									TIM2_CH3	
									TIM3_CH2	COMP3_INP13,
38		38			PC7	I/O	СОМ		SPI2_MISO/I2S2_MCK	COMP3_INN8
30		30			F 07	1/0	COIVI		USART4_TX	SEG3
									TIM2_CH4	
									TIM3_CH3	
39		39			PC8	I/O	СОМ		SPI2_MOSI/I2S2_SD	SEG2
33		33			1 00	1/0	COM		USART4_CTS	OLO2
									TIM1_CH1	
									TIM3_CH4	
									SPI2_NSS/I2S2_WS	
40		40			PC9	I/O	СОМ		I2S1_CKIN	SEG1
									USART4_RTS	
									TIM1_CH2	
									EVENTOUT	SEG0,
41	29	41	29	18	PA8	I/O	COM		MCO	OPA1_OUT
									USART1_CK	

封装									端口功能		
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能	
									TIM1_CH1		
									CTC_SYNC		
									SPI2_NSS		
									USART1_TX		
									EVENTOUT	COM0	
									TIM15_BKIN	OPA1_INP	
									USART1_TX		
40	00	40	00	40	DAG	1/0	0014 5		TIM1_CH2		
42	30	42	30	19	PA9	I/O	COM_F		I2C1_SCL		
									SPI2_MISO		
									MCO		
									I2C2_SCL		
									EVENTOUT	COM1	
									TIM17_BKIN	OPA1_INN	
									USART1_RX		
43	31	43	31	20	PA10	I/O	COM_F		TIM1_CH3		
									I2C1_SDA		
									SPI2_MOSI		
									I2C2_SDA		
									EVENTOUT	USB_DM	
	00						COM II		USART1_CTS	COM2	
		4.4	00	0.4					TIM1_CH4		
44	32	44	32	21	PA11	I/O	COM_U		COMP1_OUT		
									SPI1_MISO/I2S1_MCK		
									TIM1_BKIN2		
									EVENTOUT	USB_DP	
									USART1_RTS	СОМ3	
45	20	45	20	20	DA40	1/0	COM		TIM1_ETR		
45	33	45	33	22	PA12	I/O	COM_U		COMP2_OUT		
									SPI1_MOSI/I2S1_SD		
									I2S1_CKIN		

封装									端口功能			
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能		
									EVENTOUT			
											SWDIO	
40		40		00	DA40		0014		IR_OUT			
46	34	46	34	23	PA13	I/O	СОМ		USART1_RX	-		
									COMP3_OUT			
									PVD_OUT			
47	35	47	35	24	PF5	I/O	СОМ		TIM1_BKIN2	RTC_OUT		
48	36	48	36		PF6	I/O	СОМ		USART1_CTS	-		
									EVENTOUT			
									SWCLK			
49	37	49	37	25	PA14	I/O	COM		USART2_TX	-		
									USART1_TX			
									PVD_OUT			
	38						СОМ		EVENTOUT			
				2	PA15	I/O			SPI1_NSS/I2S1_WS			
50		50	38						USART2_RX			
30		50	55						TIM2_CH1_ETR	-		
									USART4_RTS			
									USART3_RTS			
									USART4_TX			
51		51			PC10	I/O	COM		USART3_TX	COM4/SEG39		
									TIM1_CH3			
									USART4_RX			
52		52			PC11	I/O	COM		USART3_RX	COM5/SEG38		
									TIM1_CH4			
											USART4_CK	
53		53	53			PC12	I/O	СОМ		USART3_CK COM6/SEG	COM6/SEG37	
									TIM14_CH1			
									TIM3_ETR			
54		54			PF7	I/O	COM		USART3_RTS	COM7/SEG36		
									TIM1_CH1N			

封装									端口功能		
LQFP64 R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口 结构	Notes	复用功能	附加功能	
									EVENTOUT	COMP2_INN9	
									SPI1_SCK/I2S1_CK	SEG35/VLCDH	
55	39	55	39		PB3	I/O	СОМ		TIM2_CH2		
									USART1_RTS		
									TIM1_CH2		
									EVENTOUT	COMP1_INP12	
									SPI1_MISO/I2S1_MCK	COMP2_INP12	
									TIM3_CH1	SEG34/VLCD3	
56	40	56	40	26	PB4	I/O	СОМ		USART1_CTS		
									USART1_CK		
									TIM1_CH2N		
									TIM17_BKIN		
									SPI1_MOSI/I2S1_SD	COMP1_INP13	
									TIM3_CH2	SEG33/VLCD2	
									TIM16_BKIN		
									I2C1_SMBA		
57	41	57	41	27	PB5	I/O	СОМ		USART1_CK		
									COMP2_OUT		
									USART1_RTS		
									USART1_TX		
									TIM1_CH3N		
									EVENTOUT	COMP1_INP14,	
									USART1_TX	COMP2_INP14	
									I2C1_SCL	SEG32/VLCD1	
58	42	58	42	28	PB6	I/O	COM_F		TIM16_CH1N		
36	42	56	42	20	PB0	1/0	COM_F		SPI2_MISO		
									USART3_CTS		
									TIM1_CH3		
									I2C2_SCL		
59	43	59	43	29	PB7	I/O	COM_F		EVENTOUT	PVD_IN,	
59	43	วช	43	29	FD/	1/0	COIVI_F		USART1_RX	COMP2_INP15	

		封装							端口功能	
LQFP64R1	LQFP48 C1	QFN64 R1	QFN48 C1	QFN32 K1	复位	端口类型	端口结构	Notes	复用功能	附加功能
									I2C1_SDA	SEG31
									TIM17_CH1N	
									USART4_CTS	
									SPI2_MOSI	
									I2C2_SDA	
									TIM1_CH1	
60	44	60	44	30	PF8/BOOT	I/O	СОМ			SEG30
									EVENTOUT	
									I2C1_SCL	
									I2C2_SCL	
									TIM16_CH1	
61	45	61	45	31	PB8	I/O	COM_F		SPI2_SCK	SEG29
									USART1_TX	
									USART3_TX	
									TIM15_BKIN	
									TIM1_CH1N	
									EVENTOUT	
									IR_OUT	
									I2C1_SDA	
62	46	62	46	32	PB9	I/O	COM_F		TIM17_CH1	SEG28
02	40	02	40	32	F D9	1/0	COIVI_I		SPI2_NSS/I2S2_WS	3LG20
									USART1_RX	
									USART3_RX	
									I2C2_SDA	
63	47	63	47		VSS	G			Ground	
64	48	64	48		VCC	S			Digital power	supply

- (1) 选择 PF2 或者 NRST 通过 option bytes 进行配置。
- (2) 复位后,PA13 和 PA14 两个 pin 被配置为 SWDIO 和 SWCLK AF 功能,前者内部上拉电阻、后者内部下拉电阻被激活。
- (3) PF8-BOOT0 默认数字输入模式,且下拉使能。

3.1. 端口 A 复用功能映射

表 3-3 端口 A 复用功能映射

Port A	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0		USART2_C TS	TIM2_CH1 _ETR		USART4_T X			COMP1_O UT	SPI2_SCK							
PA1	EVEN- TOUT	USART2_R TS	TIM2_CH2		USART4_R X	TIM15_CH 1N	I2C1_SMB A		SPI1_SCK/ I2S1_CK	SPI2_MOSI						
PA2	TIM15_CH 1	USART2_T X	TIM2_CH3					COM2_OU T	SPI1_MOSI /I2S1_SD	SPI2_MISO						
PA3	TIM15_CH 2	USART2_R X	TIM2_CH4					EVEN- TOUT	SPI2_MSIO	SPI2_NSS/ I2S2_WS						
PA4	SPI1_NSS/ I2S1_WS	USART2_C K			TIM14_CH 1			EVEN- TOUT	SPI2_MOSI	USART2_T X			PVD_OUT			
PA5	SPI1_SCK/ I2S1_CK		TIM2_CH1 _ETR					EVEN- TOUT			USART3_T X					
PA6	SPI1_MISO /I2S1_MCK	TIM3_CH1	TIM1_BKIN		USART3_C TS	TIM16_CH 1	EVEN- TOUT	COMP1_O UT								
PA7	SPI1_MOSI /I2S1_SD	TIM3_CH2	TIM1_CH1 N		TIM14_CH 1	TIM17_CH 1	EVEN- TOUT	COMP2_O UT								
PA8	мсо	USART1_C K	TIM1_CH1	EVEN- TOUT	CTC_SYN C				SPI2_NSS		USART1_T X					
PA9	TIM15_BKI N	USART1_T X	TIM1_CH2				I2C1_SCL	EVEN- TOUT	SPI2_MISO	МСО				I2C2_SCL		
PA10	TIM17_BKI N	USART1_R X	TIM1_CH3				I2C1_SDA	EVEN- TOUT	SPI2_MOSI					I2C2SDA		
PA11	EVEN- TOUT	USART1_C TS	TIM1_CH4					COMP1_O UT	SPI1_MISO /I2S1_MCK			TIM1_BKIN 2				
PA12	EVEN- TOUT	USART1_R TS	TIM1_ETR					COMP2_O UT	SPI1_MOSI /I2S1_SD	I2S1_CKIN						
PA13	SWDIO	IROUT						EVEN- TOUT		USART1_R X		COMP3_O UT	PVD_OUT			
PA14	SWCLK	USART2_T X						EVEN- TOUT		USART1_T X			PVD_OUT			

F	Port A	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
-	PA15	SPI1_NSS/	USART2_R	TIM2_CH1	EVEN-	USART4_R			EVEN-			USART3_R					
-	AIS	12S1_WS	Х	_ETR	TOUT	TS			TOUT			TS_DE_CK					

3.2. 端口 B 复用功能映射

表 3-4 端口 B 复用功能映射

Port B	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB0	EVEN- TOUT	TIM3_CH3	TIM1_CH2 N		USART3_C K			COMP1_O UT	SPI1_NSS/ I2S1_WS		USART3_R X					
PB1	TIM14_CH 1	TIM3_CH4	TIM1_CH3 N		USART3_R TS			EVEN- TOUT				COMP3_O UT				
PB2								EVEN- TOUT	SPI2_MISO		USART3_T X					
PB3	SPI1_SCK/ I2S1_CK	EVEN- TOUT	TIM2_CH2		USART1_R TS			EVEN- TOUT				TIM1_CH2				
PB4	SPI1_MISO /I2S1_MCK	TIM3_CH1	EVEN- TOUT		USART1_C TS	TIM17_BKI N						TIM1_CH2 N		USART1_C K		
PB5	SPI1_MOSI /I2S1_SD	Tim3_CH2	TIM16_BKI N	I2C1_SMB A	USART1_C K			COM2_OU T		USART1_R TS		TIM1_CH3 N		USART1_T X		
PB6	USART1_T X	I2C1_SCL	TIM16_CH 1N					EVEN- TOUT	SPI2_MISO		USART3_C TS	TIM1_CH3		I2C2_SCL		
PB7	USART1_R X	I2C1_SDA	TIM17_CH 1N		USART4_C TS			EVEN- TOUT	SPI2_MOSI			TIM1_CH1		I2C2_SDA		
PB8		I2C1_SCL	TIM16_CH 1					EVEN- TOUT	SPI2_SCK	USART1_T X	USART3_T X	TIM15_BKI N		I2C2_SCL	TIM1_CH1 N	
PB9	IR_OUT	I2C1_SDA	TIM17_CH 1	EVEN- TOUT		SPI2_NSS/ I2S2_WS				USART1_R X	USART3_R X			I2C2_SDA		
PB10		I2C2_SCL	TIM2_CH3		USART3_T X	SPI2_SCK/ I2S2_CK		COMP1_O UT		USART2_R TS				I2C1_SCL		
PB11	EVEN- TOUT	I2C2_SDA	TIM2_CH4		USART3_R X			COMP2_O UT	SPI2_MOSI	USART2_C TS				I2C1_SDA		
PB12	SPI2_NSS/ I2S2_WS	EVEN- TOUT	TIM1_BKIN		USART3_C K	TIM15_BKI N										

Port B	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB13	SPI2_SCK/ I2S2_CK		TIM1_CH1 N		USART3_C TS	I2C2_SCL		EVEN- TOUT		MCO		TIM15_CH 1N		I2C1_SCL		
PB14	SPI2_MISO /I2S2_MCK	TIM15_CH 1	TIM1_CH2 N		USART3_R TS	I2C2_SDA		EVEN- TOUT				TIM15_CH 1		I2C1_SDA		
PB15	SPI2_MOSI /I2S2_SD	TIM15_CH 2	TIM1_CH3 N	TIM15_CH 1N				EVEN- TOUT								

3.3. 端口 C 复用功能映射

表 3-5 端口 C 复用功能映射

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7								
C	7 🗸			7 🗸	7	70	7 0		AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
	EVEN-								SPI1_MISO	USART2_C	USART3_R					
PC0	TOUT								/I2S1_MCK	TS	TS					
PC1	EVEN-								SPI1_MOSI	USART2_R	USART3_C	TIM15_CH				
	TOUT								/l2S1_SD	TS	TS	1				
PC2	EVEN-	SPI2_MISO								USART3_T	USART3_R	TIM15_CH				
1 02	TOUT	/I2S2_MCK								Х	Х	2				
PC3	EVEN-	SPI2_MOSI								USART3_R	USART3_T					
F03	TOUT	/I2S2_SD								Х	Х					
PC4	EVEN-	USART3_T						COMP3_O	SPI1_NSS/	USART1_T		TIM2_CH1	IR_OUT			
PC4	TOUT	Х						UT	12S1_WS	Х		_ETR	IK_OUT			
PC5		USART3_R							SPI1_MOSI	USART1_R		TM2_CH2				
FCS		Х							/l2S1_SD	Х		TIVIZ_CHZ				
PC6	TIM3_CH1								SPi2_SCK/I		USART4_R	TIM2_CH3				
PC6	TIIVI3_CHT								2S2_CK		XD	TIIVIZ_CH3				
PC7	TIM3_CH2								SPI2_MISO		USART4_T	TIM2_CH4				
PC/	TIIVI3_CH2								/I2S2_MCK		Х	TIIVIZ_CH4				
PC8	TIM3_CH3								SPI2_MOSI		USART4_C	TIM1_CH1				
PCo	TIIVIS_CHS								/l2S2_SD		TS	HIWH_CHI				
PC9	TIM3_CH4								SPI2_NSS/	I2S1_CKIN	USART4_R	TIM1_CH2				
PC9	TIIVI3_CH4								12S2_WS	IZST_CKIN	TS	TIIVIT_CH2				
PC10	USART4_T	USART3_T										TIM1_CH3				
PC10	X	Х										TIWIT_CH3				

Port C	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC11	USART4_R X	USART3_R X										TIM1_CH4				
PC12	USART4_C K	USART3_C K										TIM14_CH 1				
PC13									SPI1_SCK/ I2S1_CK			TIM1_BKIN				
PC14												TIM1_BKIN				
PC15												TIM15_BKI N				

3.4. 端口 F 复用功能映射

表 3-6 端口 F 复用功能映射

PortF	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PF0	CTC_SYN C									USART2_T X		TIM14_CH 1		TIM1_BKIN		
PF1										USART2_R X		TIM15_CH 1N		TIM1_CH1 N		
PF2	EVEN- TOUT								MCO					TIM1_CH2		
PF3	EVEN- TOUT						I2C1_SCL							I2C2_SCL		
PF4							I2C1_SDA							I2C2_SDA		
PF5			TIM1_BKIN 2													
PF6					USART1_C TS											
PF7	TIM3_ETR	USART3_R TS										TIM1_CH1 N				
PF8																
PF9																

4. 存储器映射




图 4-1 存储器映射

表 4-1 存储器地址

	Boundary			
Туре	Address	Size	Memory Area	Description
SRAM	0x2000 4000- 0x3FFF FFFF	512 MBytes	Reserved	1.CPU 读写该空间时产生 Response error,进而进入 HardFault 异常; 2.DMA 访问时产生 TEIF 状态位;
O . O . 	0x2000 0000- 0x2000 3FFF	16 KBytes	SRAM	如果硬件上电配置 SRAM 为 16 KBytes,则 SRAM 地址空间为0x2000 0000-0x2000 3FFF
	0x1FFF 3400- 0x1FFF FFFF	4 KBytes	Reserved	访问参见 2.5.2 节描述
	0x1FFF 3300- 0x1FFF 33FF	256 Bytes	FT infor1 bytes	Flash Verify Value; Analog和 Flash Trimming; Debug ID;
Code	0x1FFF 3200- 0x1FFF 32FF	256 Bytes	FT infor0 bytes	Normal TS DATA; High TS DATA; HSI Re-Trim data; Flash/sram size 配置;
	0x1FFF 3100- 0x1FFF 31FF	256 Bytes	Option bytes	芯片软硬件 option bytes 信息; IP enable ⁽¹⁾
	0x1FFF 3000- 0x1FFF 30FF	256 Bytes	UID bytes	Unique ID
	0x1FFF 0000- 0x1FFF 2FFF	12 KBytes	System memory	存放 boot loader
	0x0802 0000- 0x1FFE FFFF	384 MBytes	Reserved	访问参见 2.5.2 节描述
	0x0800 0000- 0x0801 FFFF	128 KBytes	Main flash memory	

Туре	Boundary Address	Size	Memory Area	Description
	0x0002 0000- 0x07FF FFFF	8 MBytes	Reserved	1.CPU 读写该空间时产生 Response error,进而进入 HardFault 异常; 2.DMA 访问时产生 TEIF 状态位;
	0x0000 0000- 0x0001 FFFF	128 KBytes	根据 Boot 配置 选择,是: 1) Main flash memory 2) System memory 3) SRAM	

(1) 上述空间除外,其余标注为 reserved 的空间,无法进行写操作,读为 0,且产生 response error。

表 4-2 外设寄存器地址

		1	及 ¬ Z 기 及 的 门 品 20 A	
Bus	Boundary Address	Size	PY32F071	Access Response
	0xE000 000- 0xE00F FFFF	1Mbytes	M0+	
	0x5000 1800 - 0x5FFF FFFF	256 MB	Reserved	1.CPU 读写该空间时产生 Response error,进而进入 HardFault 异常; 2.DMA 访问时产生 TEIF 状态位;
IOPORT	0x5000 1400 - 0x5000 17FF	1 KB	GPIOF	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x5000 1000 - 0x5000 13FF	1 KB	Reserved	1.CPU 读写该空间时产生 Response error,进而进入 HardFault 异常; 2.DMA 访问时产生 TEIF 状态位;

Bus	Boundary Address	Size	PY32F071	Access Response
	0x5000 0C00 - 0x5000 0FFF	1 KB	Reserved	1.CPU 读写该空间时产生 Response er- ror,进而进入 HardFault 异常; 2.DMA 访问时产生 TEIF 状态位;
	0x5000 0800 - 0x5000 0BFF	1 KB	GPIOC	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x5000 0400 - 0x5000 07FF	1 KB	GPIOB	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x5000 0000 - 0x5000 03FF	1 KB	GPIOA	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4002 4000 - 0x4FFF FFFF	256 MB	Reserved	1.CPU 读写该空间时产生 Response error,进而进入 HardFault 异常; 2.DMA 访问时产生 TEIF 状态位;
	0x4002 3C00 – 0x4002 3FFF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4002 3800 – 0x4002 3BFF	1 KB	DIV	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
AHB	0x4002 3400 - 0x4002 37FF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4002 3000 - 0x4002 33FF	1 KB	CRC	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4002 2400 - 0x4002 2FFF	3 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4002 2000 - 0x4002 23FF	1 KB	FLASH	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4002 1C00 - 0x4002 1FFF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0

Bus	Boundary Address	Size	PY32F071	Access Response
	0x4002 1800 - 0x4002 1BFF	1 KB	EXTI	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4002 1400 - 0x4002 17FF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4002 1000 - 0x4002 13FF	1 KB	RCC ⁽²⁾	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4002 0400 - 0x4002 0FFF	3 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4002 0000 - 0x4002 03FF	1 KB	DMA	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 5C00 - 0x4001 FFFF	41 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4001 5800 - 0x4001 5BFF	1 KB	DBG	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 4C00 - 0x4001 57FF	3 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4001 4800 - 0x4001 4BFF	1 KB	TIM17	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
APB	0x4001 4400 - 0x4001 47FF	1 KB	TIM16	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 4000 - 0x4001 43FF	1 KB	TIM15	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 3C00 - 0x4001 3FFF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4001 3800 - 0x4001 3BFF	1 KB	USART1	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 3400 - 0x4001 37FF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0

Bus	Boundary Address	Size	PY32F071	Access Response
	0x4001 3000 - 0x4001 33FF	1 KB	SPI1/I2S1	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 2C00 - 0x4001 2FFF	1 KB	TIM1	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 2800 - 0x4001 2BFF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4001 2400 - 0x4001 27FF	1 KB	ADC	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 0400 - 0x4001 23FF 8 KB		Reserved	CPU和 DMA 无法写,读返回 0
	0x4001 0300 - 0x4001 03FF		ОРА	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 0200 - 0x4001 02FF	1 KB	СОМР	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4001 0000 - 0x4001 01FF		SYSCFG	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 8000- 0x4000 FFFF	32 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4000 7C00 - 0x4000 7FFF	1 KB	LPTIM1	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 7800 - 0x4000 7BFF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4000 7400 - 0x4000 77FF	1 KB	DAC	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 7000 - 0x4000 73FF 1 KB P	PWR ^{注3}	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;	

Bus	Boundary Address	Size	PY32F071	Access Response
	0x4000 6C00 - 0x4000 6FFF	1 KB	СТС	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 6800 - 0x4000 6BFF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4000 6400 - 0x4000 67FF	1 KB	Reserved	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 6000 - 0x4000 63FF	1 KB	USB SRAM(实际 以 IP 为准) USB	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 5C00 - 0x4000 5FFF	1 KB		1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 5800 - 0x4000 5BFF	1 KB		1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 5400 - 0x4000 57FF	1 KB	I2C1	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 5000 - 0x4000 53FF	1 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4000 4C00 - 0x4000 4FFF	1 KB	USART4	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 4800 - 0x4000 4BFF	1 KB	USART3	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 4400 - 0x4000 47FF	1 KB	USART2 Reserved	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;
	0x4000 3C00 - 0x4000 43FF	2 KB		CPU和DMA无法写,读返回0
	0x4000 3800 - 0x4000 3BFF	1 KB	SPI2/I2S2	1.定义空间按照寄存器定义属性访问; 2.未使用空间无法写,读回 0;

Bus	Boundary Address	Size	PY32F071	Access Response
	0x4000 3400 -			
	0x4000 37FF	1 KB	Reserved	CPU和DMA无法写,读返回0
	0x4000 3000 -	1 KB	IWDG	1.定义空间按照寄存器定义属性访问;
	0x4000 33FF			2.未使用空间无法写,读回 0;
	0x4000 2C00 -	1 KB	WWDG	1.定义空间按照寄存器定义属性访问;
	0x4000 2FFF			2.未使用空间无法写,读回 0;
	0x4000 2800 - 0x4000 2BFF	1 KB	RTC	1.定义空间按照寄存器定义属性访问;
				2.未使用空间无法写,读回 0;
	0x4000 2400 -	1 KB	LCD	1.定义空间按照寄存器定义属性访问;
	0x4000 27FF			2.未使用空间无法写,读回 0;
	0x4000 2000 -	1 KB	TIM14	1.定义空间按照寄存器定义属性访问;
	0x4000 23FF			2.未使用空间无法写,读回 0;
	0x4000 1800 - 0x4000 1FFF	2 KB	Reserved	CPU和DMA无法写,读返回0
	0x4000 1400 -	1 KB	TIM7	1.定义空间按照寄存器定义属性访问;
	0x4000 17FF			2.未使用空间无法写,读回 0;
	0x4000 1000 -	1 KB	TIM6	1.定义空间按照寄存器定义属性访问;
	0x4000 13FF			2.未使用空间无法写,读回 0;
	0x4000 0800 - 0x4000 0FFF	2 KB	Reserved	CPU和 DMA 无法写,读返回 0
	0x4000 0400 -	1 KB	TIM3	1.定义空间按照寄存器定义属性访问;
	0x4000 07FF			2.未使用空间无法写,读回 0;
	0x4000 0000 -	1 KB	TIM2	1.定义空间按照寄存器定义属性访问;
	0x4000 03FF			2.未使用空间无法写,读回 0;

- (1) 上表 AHB 标注为 Reserved 的地址空间,无法写操作,读回为 0,且产生 hardfault。
- (2) 不仅支持 32 bits word 访问,还支持 halfword 和 byte 访问。
- (3) 不仅支持 32 bits word 访问,还支持 halfword 访问。

5. 电气特性

5.1. 测试条件

除非特殊说明,所有的电压都以 VSS 为基准。

5.1.1. 最小值和最大值

除非特殊说明,通过在环境温度 TA=25°C 和 TA=TA(max)下进行的芯片量产测试筛选,保证在最坏的环境温度、供电电压和时钟频率条件下达到最小值和最大值。

基于表格下方注解的电特性结果、设计仿真和/或工艺参数的数据,未在生产中进行测试。最小和最大数值参考了样品测试,取平均值再加或者减三倍的标准偏差。

5.1.2. 典型值

除非特殊说明,典型数据是基于 TA=25°C 和 VCC=3.3 V。这些数据仅用于设计指导未经过测试。

典型的 ADC 精度数值是通过对一个标准批次的采样,在所有温度范围下测试得到,95%的芯片误差小于等于 给出的数值。

5.2. 绝对最大额定值

如果加在芯片上超过以下表格给出的绝对最大值,可能会导致芯片永久性的损坏。这里只是列出了所能承受的强度分等,并不意味着在此条件下器件的功能操作无误。长时间工作在最大值条件下可能影响芯片的可靠性。

符号	描述	最小值	最大值	单位
VCC	外部主供电电源	- 0.3	6.25	V
Vin	其他 Pin 的输入电压	- 0.3	VCC + 0.3	V

表 5-1 电压特性(1)

(1) 电源 VCC 和地 VSS 引脚必须始终连接到外部允许范围内的供电系统上。

表 5-2 电流特性

7. 2.015							
符号	描述	最大值	单位				
Ivec	流进 VCC pin 的总电流(供应电流)(1)	300					
Ivss	流出 VSS pin 的总电流(流出电流) (1)	300					
	IO 的输出灌电流 ⁽²⁾	20	mA				
I _{IO(PIN)}							
,	所有 IO 的拉电流	-20					

- (1) 电源 VCC 和地 VSS 引脚必须始终连接到外部允许范围内的供电系统上。
- (2) IO 类型可参考引脚定义的术语和符号。

表 5-3 温度特性

符号	描述	数值	单位
T _{STG}	存储温度范围	- 65 ~ + 150	°C
То	工作温度范围	- 40 ~+ 85	°C

5.3. 工作条件

5.3.1. 通用工作条件

表 5-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	-	0	72	MHz
f _{PCLK}	内部 APB 时钟频率	-	0	72	MHz
VCC	标准工作电压	-	1.7	5.5	V
VIN	IO 输入电压	-	- 0.3	VCC + 0.3	V
TA	环境温度	-	- 40	85	°C
TJ	结温	-	- 40	105	°C

5.3.2. 上下电工作条件

表 5-5 上电和掉电工作条件

符号	参数	条件	最小值	最大值	单位
	VCC 上升速率	-	0	8	//
tvcc	VCC 下降速率	-	20	8	us/V

5.3.3. 内嵌复位和 LVD 模块特性

表 5-6 内嵌复位模块特性

符号	参数	条件	最小值	典型值	最大值	单位
t _{RSTTEMPO} (1)	复位重置时间	-	-	4.0	7.5	ms
N/	DOD/DDD <i>信</i> 片海体	上升沿	1.50(2)	1.60	1.70	V
Vpor/pdr	POR/PDR 复位阈值	下降沿	1.45 ⁽¹⁾	1.55	1.65 ⁽²⁾	V
M	DOD 河(古 4	上升沿	1.70(2)	1.80	1.90	V
V _{BOR1}	BOR 阈值 1 	下降沿	1.60	1.70	1.80(2)	V
M	DOD 河体 o	上升沿	1.90(2)	2.00	2.10	V
V _{BOR2}	BOR 阈值 2	下降沿	1.80	1.90	2.00(2)	V
N/	DOD 海体 o	上升沿	2.10(2)	2.20	2.30	V
V _{BOR3}	BOR 阈值 3	下降沿	2.00	2.10	2.20(2)	V
V _{BOR4}	BOR 阈值 4	上升沿	2.30(2)	2.40	2.50	V

符号	参数	条件	最小值	典型值	最大值	单位
		下降沿	2.20	2.30	2.40(2)	V
.,	DOD 27/# -	上升沿	2.50(2)	2.60	2.70	V
V _{BOR5}	BOR 阈值 5	下降沿	2.40	2.50	2.60(2)	V
V	DOD 27/# 0	上升沿	2.70(2)	2.80	2.90	V
V _{BOR6}	BOR 阈值 6	下降沿	2.60	2.70	2.80(2)	V
.,	505 NT/+ -	上升沿	2.90(2)	3.00	3.10	V
V _{BOR7}	BOR 阈值 7	下降沿	2.80	2.90	3.00(2)	V
V _{BOR8}	- a - \m/t -	上升沿	3.10(2)	3.20	3.30	V
	BOR 阈值 8	下降沿	3.00	3.10	3.20(2)	V
V_{PVD0}	D) (D) T/+ 0	上升沿	1.70(2)	1.80	1.90	V
	PVD 阈值 0	下降沿	1.60	1.70	1.80(2)	V
.,	PVD 阈值 1	上升沿	1.90(2)	2.00	2.10	V
V _{PVD1}		下降沿	1.80	1.90	2.00(2)	V
	PVD 阈值 2	上升沿	2.10(2)	2.20	2.30	V
V_{PVD2}		下降沿	2.00	2.10	2.20(2)	V
.,		上升沿	2.30(2)	2.40	2.50	V
V_{PVD3}	PVD 阈值 3	下降沿	2.20	2.30	2.40(2)	V
M	D. (D.) T. (+ 4	上升沿	2.50(2)	2.60	2.70	V
V_{PVD4}	PVD 阈值 4 	下降沿	2.40	2.50	2.60(2)	V
	D. (D.) T. (+ .	上升沿	2.70(2)	2.80	2.90	V
V _{PVD5}	PVD 阈值 5	下降沿	2.60	2.70	2.80(2)	V
	D) (D) T/+ 0	上升沿	2.90(2)	3.00	3.10	V
V_{PVD6}	PVD 阈值 6 	下降沿	2.80	2.90	3.00(2)	V
.,	D) (D) T/+ -	上升沿	3.10(2)	3.20	3.30	V
V _{PVD7}	PVD 阈值 7	下降沿	3.00	3.10	3.20(2)	V
VPOR_PDR_hyst ⁽¹⁾	POR/PDR 迟滞电压	-		50		mV
V _{PVD_BOR_hyst} (1)	PVD 迟滞电压			100		mV
I _{dd(PVD)}	PVD功耗			0.6		uA
I _{dd(BOR)}	BOR 功耗			0.6		uA

⁽¹⁾ 由设计保证,不在生产中测试。

5.3.4. 工作电流特性

⁽²⁾ 数据基于考核结果,不在生产中测试。

表 5-7 运行模式电流

	条件								
符号	系统时钟	频率	代码	运行	外设时钟	FLASH sleep	典型值(1)	最大值	单位
		72 MHz			ON	DISABLE		-	
		72 1011 12			OFF	DISABLE		-	
		48 MHz			ON	DISABLE			
		40 1/11/12			OFF	DISABLE			
	HSI	16 MHz While(1)			ON	DISABLE		ı	
			- While(1) El		OFF	DISABLE		-	- mA
				I) Flash	ON	DISABLE		ı	
l(rup)					OFF	DISABLE		ı	
I _{DD} (run)			vviiie(1)		ON	DISABLE		-	
					OFF	DISABLE		-	
					ON	DISABLE		-	
		4 MHz	Z		OFF	DISABLE		-	
	LSI	32.768			ON	DISABLE		-	uA
	LOI	kHz			OFF	DISABLE		-	uA
	LSI 32.768			ON	ENABLE	25	-		
	LOI	kHz			OFF	ENABLE	24	-	uA

(1) 数据基于考核结果,不在生产中测试。

表 5-8 sleep 模式电流

		Æ1	4					
65 C			'			日上/生	34/3	
符号	系统时钟	频率	外设时钟	FLASH sleep	典型值(1)	最大值	単位	
		72 MHz	ON	DISABLE		•	mA	
		72 101112	OFF	DISABLE			mA	
		48 MHz	ON	DISABLE				
		40 IVITZ	OFF	DISABLE				
		24 MHz	ON	DISABLE		-	mA	
	HSI	24 IVITZ	OFF	DISABLE		-	mA	
	ПЭІ	16 MHz	ON	DISABLE		-	mA mA	
l (alaan)		I O IVITZ	OFF	DISABLE		-	mA	
I _{DD} (sleep)		8 MHz	ON	DISABLE		-	mA	
		O IVITZ	OFF	DISABLE		-	mA	
		4 MHz	ON	DISABLE		-	mA	
		4 IVITZ	OFF	DISABLE		-	mA	
	LSI	32.768 kHz	ON	DISABLE	170	-	uA	
	LSI	32.700 KHZ	OFF	DISABLE	170	-	uA	
	1.01	22 760 kH-	ON	ENABLE	95	-	mA mA mA mA mA mA mA uA uA	
	LSI	32.768 kHz	OFF	ENABLE	96	-	uA	

(1) 数据基于考核结果,不在生产中测试。

耒	5-9	ston	模式电流
1X	J-3	StOp	リチェいしかし

			条	件		######################################		
符号	vcc	VDD	MR/LPR	LSI	外设时钟	典型值(1)	最大值	单位
		1.2 V	MR	-	-	30	-	
					RTC + IWDG + LPTIM	6	-	
				ON	IWDG	6	ı	
		1.2 V		ON	LPTIM	6	ı	
					RTC	6	-	
I _{DD} (stop)	1.7 ~ 5.5 V		LPR	OFF	No	6	-	uA
			LFK		RTC + IWDG + LPTIM	4.5	-	
				ON	IWDG	4.5	-	
		1.0 V		ON	LPTIM	4.5	-	
					RTC	4.5	-	
				OFF	No	3	-	

(1) 数据基于考核结果,不在生产中测试。

5.3.5. 低功耗模式唤醒时间

表 5-10 低功耗模式唤醒时间

符号	参	数 ⁽¹⁾	条件		典型值(2)	最大值	单位
TWUSLEEP	Sleep 的唤	醒时间	-	7		CPU Cycles	
		MR 供电	Flash 中执行程序,HS 系统时钟	I(24 Mhz)作为	3.5		us
	Stop 的			VDD = 1.2 V	5		CPU Cycles
Twustop	唤醒时间	// _	 Flash 中执行程序,	VDD = 1.0 V	8		
		LPR 供电	HSI 作为系统时钟	VDD = 0.9 V			us
				VDD = 0.8 V			

- (1) 唤醒时间的测量是从唤醒时间开始至用户程序读取第一条指令。
- (2) 数据基于考核结果,不在生产中测试。

5.3.6. 外部时钟源特性

5.3.6.1. 外部高速时钟

在 HSE 的 bypass 模式(RCC_CR 的 HSEBYP 置位),芯片内的高速起振电路停止工作,相应的 IO 作为标准的 GPIO 使用。




图 5-1 外部高速时钟时序图

TO THE PROPERTY OF								
符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位			
f _{HSE_ext}	用户外部时钟频率	0	8	32	MHz			
V _{HSEH}	输入引脚高电平电压	0.7 VCC		VCC				
V _{HSEL}	输入引脚低电平电压	Vss		0.3 VCC	V			
tw(HSEH)	输入高或低的时间	15			ns			
tr(HSE)	输入上升/下降的时间	-		20	ns			

表 5-11 外部高速时钟特性

(1) 由设计保证,不在生产中测试。

5.3.6.2. 外部低速时钟

在 LSE 的 bypass 模式(RCC_BDCR 的 LSEBYP 置位),芯片内的低速起振电路停止工作,相应的 IO 作为标准的 GPIO 使用。




图 5-2 外部低速时钟时序图

SK a 1- MHVVCH3M12E							
符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位		
f _{LSE_ext}	用户外部时钟频率		32.768	1000	kHz		
V _{LSEH}	输入引脚高电平电压	0.7 VCC			V		
V _{LSEL}	输入引脚低电平电压			0.3 VCC	V		
t _{W(LSEH)}	输入高或低的时间	450			ns		

表 5-12 外部低速时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
tw(LSEL)					
t _{r(LSE)}	 輸入上升/下降的时间			50	ns
t _{f(LSE)}				50	115

(1) 由设计保证,不在生产中测试。

5.3.6.3. 外部高速晶体

可以通过外接 32 MHz 的晶体/陶瓷谐振器。在应用中,晶体和负载电容应该尽可能靠近管脚,这样可以使输出变形和启动稳定时间最小化。

符号	参数	条件 ⁽¹⁾	最 小值 ⁽²⁾	典型值	最 大值 ⁽²⁾	单位
fosc_in	振荡频率	-	1		32	MHz
		During startup			5.5	
		VCC=3 V,Rm=30 Ω , CL=10 pF@8 MHz		0.58		
		VCC=3 V,Rm=45 Ω , CL=10 pF@8 MHz		0.59		
IDD ⁽⁴⁾	HSE 功耗	VCC=3 V,Rm=30 Ω , CL=5 pF@48 MHz		0.89		mA
		VCC=3 V,Rm=30 Ω, CL=10 pF@48 MHz		1.14		
		VCC=3 V,Rm=30 Ω, CL=20 pF@48 MHz		1.94		
t _{SU(HSE)} (3) (4)	启动时间	fosc_in=32 MHz		2		ms
	7H-75H-51: 5	fosc_in=4 MHz		2		ms

表 5-13 外部高速晶体特性

- (1) 晶体/陶瓷谐振器特性基于制造商给出的数据手册。
- (2) 由设计保证,不在生产中测试。
- (3) tsu(HSE)是从启用(通过软件)到时钟振荡达到稳定的启动时间,针对标准晶体/谐振器测量的,不同晶体/谐振器可能会有很大差异。
- (4) 数据基于考核结果,不在生产中测试。

5.3.6.4. 外部低速晶体

可以通过外接 32.768 kHz 的晶体/陶瓷谐振器。在应用中,晶体和负载电容应该尽可能靠近管脚,这样可以使输出变形和启动稳定时间最小化。

符号	参数	条件 ⁽¹⁾	最 小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
1 (4)		LSE_DRIVER [1:0] = 00		250		
	1 OF Th##	LSE_DRIVER [1:0] = 01		560		~ Λ
I _{DD} ⁽⁴⁾	LSE 功耗	LSE_DRIVER [1:0] = 10		920		nA
		LSE_DRIVER [1:0] = 11		1260		
tsu(LSE)(3) (4)	启动时间			3		S

表 5-14 外部低速晶体特性

(1) 晶体/陶瓷谐振器特性基于制造商给出的数据手册。

- (2) 由设计保证,不在生产中测试。
- (3) t_{SU(LSE)}是从启用(通过软件)到时钟振荡达到稳定的启动时间,针对标准晶体/谐振器测量的,不同晶体/谐振器可能会有很大差异。
- (4) 数据基于考核结果,不在生产中测试。

5.3.7. 内部高频时钟源 HSI 特性

表 5-15 内部高频时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
				4.0		
				8.0		
f _{HSI}	HSI 频率		4.0	16.0	24.0	MHz
				22.12		
				24.0		
		VCC=1.7 V~ 5.5 V, TA=25 °C	-1 ⁽²⁾		1 ⁽²⁾	%
Δ Temp(HSI)	HSI 频率温度漂移	VCC=1.7 V~ 5.5 V, TA=0°C~ 85°C	-2 ⁽²⁾		2 ⁽²⁾	%
		VCC=1.7 V~ 5.5 V, TA=- 40 °C~ 85°C	- 4 ⁽²⁾		2(2)	%
f _{TRIM} (1)	HSI 微调精度			0.1		%
D _{HSI} ⁽¹⁾	占空比		45 ⁽¹⁾		55 ⁽¹⁾	%
t _{Stab(HSI)}	HSI 稳定时间			2	4 ⁽¹⁾	us
		4 MHz		100		uA
(2) 110175	LIOI Th#F	8 MHz		105		uA
I _{DD(HSI)} (2)	HSI 功耗 	16 MHz	-	150		uA
		22.12 MHz, 24 MHz		180		uA

- (1) 由设计保证,不在生产中测试。
- (2) 数据基于考核结果,不在生产中测试。

5.3.8. 内部低频时钟源 LSI 特性

表 5-16 内部低频时钟特性

符号	参数	条件	最小值	典型值	最大值	单 位
f _{LSI}	LSI 频率			32.768 KHz		
		T _A =25 °C,VCC=3.3 V	- 3		+ 3	%
$\Delta_{Temp(LSI)}$	LSI 频率温度漂移	VCC=1.6 V~ 5.5 V T _A =0 °C ~85 °C	- 10 ⁽²⁾		10(2)	%
		VCC=1.6 V~ 5.5 V,T _A =-40 °C ~85 °C	- 20 ⁽²⁾		20(2)	%
f _{TRIM} (1)	LSI 微调精度			0.2		%
t _{Stab(LSI)}	LSI 稳定时间			150		us
I _{DD(LSI)} (1)	LSI 功耗			210		nA

- (1) 由设计保证,不在生产中测试。
- (2) 数据基于考核结果,不在生产中测试。

5.3.9. 锁相环 PLL 特性

表 5-17 锁相环特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{PLL_IN}	输入频率	T _A =25 °C,VCC=3.3 V	12(1)		24(1)	MHz
f _{PLL_OUT}	输出频率	T _A =25 °C,VCC=3.3 V	24(1)		72	MHz
Jitter	周期抖动				0.3(1)	ns
t _{LOCK}	锁存时间	f _{PLL_IN} =24 MHz		15	40 ⁽¹⁾	us

(1) 由设计保证,不在生产中测试。

5.3.10. 存储器特性

表 5-18 存储器特性

符号	参数	条件	典型值	最 大值 ⁽¹⁾	单位
t _{prog}	Page program	-	1.0	1.5	ms
terase	Page/sector/mass erase	-	3.0	4.5	ms
	Page programe		2.1	2.9	mA
IDD	Page/sector/mass erase		2.1	2.9	mA

(1) 由设计保证,不在生产中测试。

表 5-19 存储器擦写次数和数据保持

符号	参数	条件	最 小值 ⁽¹⁾	单位
N _{END}	擦写次数	T _A = - 40 ~ 85 °C	100	kcycle
tret	数据保持期限	10 kcycle T _A = 55 °C	20	Year

(1) 数据基于考核结果,不在生产中测试。

5.3.11. EFT 特性

表 5-20 EFT 特性

符号	参数	条件	等级	典型值	单位
EFT to IO		IEC61000-4-4	В	2	ΚV
EFT to Power		IEC61000-4-4	В	4	KV

5.3.12. ESD & LU 特性

表 5-21 ESD & LU 特性

符号	参数	条件	典型值	单位
V _{ESD(HBM)}	静态放电电压(人体模型)	ESDA/JEDEC JS-001-2017	8	K۷
V _{ESD(CDM)}	静态放电电压(充电设备模型)	ESDA/JEDEC JS-002-2018	1	KV
V _{ESD(MM)}	静态放电电压(机器模型)	JESD22-A115C	200	V

符号	参数	条件	典型值	单位
LU	静态 Latch-Up	JESD78E	200	mA

5.3.13. 端口特性

表 5-22 IO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
VIH	输入高电平电压	VCC=1.7 V~ 5.5 V	0.7 VCC			V
V _{IL}	输入低电平电压	VCC=1.7 V~ 5.5 V			0.3 VCC	V
V _{hys} ⁽¹⁾	斯密特迟滞电压			200		mV
I _{Ikg}	输入漏电流				1	uA
R _{PU}	上拉电阻		30	50	70	kΩ
R _{PD}	下拉电阻		30	50	70	kΩ
C _{IO} ⁽¹⁾	引脚电容			5		pF

(1) 由设计保证,不在生产中测试。

表 5-23 输出电压特性

符号	参数 ⁽¹⁾	条件	最小值	最大值	单位
V _{OL}	COM IO output low	$I_{OL} = 8 \text{ mA}, VCC \ge 2.7 \text{ V}$	1	0.4	V
Vol	level	$I_{OL} = 4$ mA, $VCC = 1.8$ V	1	0.5	V
V _{OL} (3)	Output low level volt-	$I_{OL} = 8 \text{ mA}, VCC \ge 2.7 \text{ V}$	1	0.4	V
V _{OL} (3)	age for an I/O pin	$I_{OL} = 4$ mA, $VCC = 1.8$ V	-	0.4	V
Vон	COM IO output high	I _{OH} = 8 mA, VCC ≥ 2.7 V	VCC - 0.4	-	V
Vон	level	I _{OH} = 4 mA, VCC = 1.8 V	VCC - 0.5	-	V
V _{OH} (3)	Output high level volt-	I _{OL} = 8 mA, VCC ≥ 2.7 V	VCC - 0.4		V
V _{OH} ⁽³⁾	age for an I/O pin	$I_{OL} = 4$ mA, $VCC = 1.8$ V	VCC - 0.4		V

- (1) IO 类型可参考引脚定义的术语和符号。
- (2) 数据基于考核结果,不在生产中测试。

5.3.14. NRST 引脚特性

表 5-24 NRST 管脚特性

符号	参数	条件	最小值	典型值	最大值	单 位
V _{IH}	输入高电平电压	VCC=1.7 V~ 5.5 V	0.7 VCC			V
VIL	输入低电平电压	VCC=1.7 V~ 5.5 V			0.2 VCC	V
V _{hys} ⁽¹⁾	斯密特迟滞电压			300		mV
I _{lkg}	输入漏电流				1	uA
R _{PU}	上拉电阻		30	50	70	kΩ

符号	参数	条件	最小值	典型值	最大值	单 位
R _{PD} (1)	下拉电阻		30	50	70	kΩ
Cıo	引脚电容			5		pF

(1) 由设计保证,不在生产中测试。

5.3.15. ADC 特性

表 5-25 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
I _{DD}	功耗	@0.75 MSPS		1.0		mA
C _{IN} ⁽¹⁾	内部采样和保持电容			5		pF
_		VCC=1.7~ 2.3 V	1	4	8(2)	MHz
FADC	14324321321	VCC=2.3~ 5.5 V	1	8	16 ⁽²⁾	MHz
Ta a man (1)		VCC=1.7~ 2.3 V	0.2			us
Tsamp ⁽¹⁾		VCC=2.3~ 5.5 V	0.1			us
Tconv ⁽¹⁾				12 * Tclk		
Teoc ⁽¹⁾				0.5 * Tclk		
DNL ⁽²⁾	3 - 3.6 V@RT				± 1	LSB
INL ⁽²⁾	3 - 3.6 V@RT				± 1.5	LSB
Offset ⁽²⁾	3 - 3.6 V@RT				± 1.5	LSB
DNL	1.7 ~ 2.3 V@RT				?	
DNL	2.3 ~ 5.5 V@RT				?	

- (1) 由设计保证,不在生产中测试。
- (2) 数据基于考核结果,不在生产中测试。

5.3.16. DAC 特性

表 5-26 DAC 特性

符号	参数	最小 值	典型值	最大 值	单位	Comments
V_{DDA}	Analog supply voltage	1.7	-	5.5	V	-
	Resistive load vs. VSSA with buffer ON	5	-	-	kΩ	
RLOAD(1)	Resistive load vs. VCCA with buffer ON	15	-	-	kΩ	
R _{O(1)}	Impedance output with buffer OFF	-	-	15	kΩ	The minimum resistive load between DAC_VOUT and VSS to have a 1% accuracy is 1.5 $\mbox{M}\Omega$.
CLOAD(1)	Capacitive load	-	-	50	pF	Maximum capacitive load at DAC_OUT pin (when the buffer is ON).

符号	参数	最小 值	典型值	最大 值	单位	Comments
DAC_OUT min ₍₁₎	Lower DAC_OUT voltage with buffer ON	0.2	-	-	V	It gives the maximum output excursion of the DAC.
DAC_OUT max ₍₁₎	Higher DAC_OUT voltage with buffer ON	-	-	VDDA - 0.2	V	
DAC_OUT min ₍₁₎	Lower DAC_OUT voltage with buffer OFF	1	0.5	-	mV	It gives the maximum output excursion of the DAC.
DAC_OUT max ₍₁₎	Higher DAC_OUT voltage with buffer OFF	-	-	V DDA – 10 mV	V	
	DAC DC current con-	-	-	600	μA	With no load, middle code (0x800) on the inputs
IDDA(1)	sumption in quiescent- mode (2)	-	-	700	μА	With no load, worst code (0xF1C) at VREF+ = 3.6 V in terms of DC consumption on the inputs
		-	-	±1	LSB	Given for the DAC in 10 bits configuration
DNL ₍₃₎	Differential linearity er- ror	-	-	±3	LSB	Given for the DAC in 12 bits configuration
INL(3)	Integral linearity error	-	-	±1	LSB	Given for the DAC in 10 bits configuration
				±4	LSB	Given for the DAC in 12 bits configuration
Offset ₍₃₎	offset error	-	-	±3	LSB	Given for the DAC in 10 bits
` '		-	-	±12	LSB	Given for the DAC in 12 bits
Gain error ₍₃₎	Gain error	-	-	±0.5	%	Given for the DAC in 12 bits configuration
tsettling(3)	Settling time (full scale: for a 10 bits input code transition between the lowest and the highest input codes when DAC_OUT reaches finalvalue ±1LSB	-	3	4	μs	C _{LOAD} ≤ 50 pF, R _{LOAD} ≥ 5 kΩ
Update rate(3)	Max frequency for a correct DAC_OUT change when small variation in the inputcode (from code i to i+1LSB)	-	-	1	MS/s	Cload ≤ 50 pF, Rload ≥ 5 kΩ
twakeup(3)	Wakeup time from off state	-	6.5	10	μs	$C_{\text{LOAD}} \leq 50 \text{ pF}, R_{\text{LOAD}} \geq 5 \text{ k}\Omega$ input code between lowest and highest possible ones.

符号	参数	最小 值	典型 值	最大 值	单位	Comments
PSRR+ ₍₁₎	Power supply rejection ratio (to V DDA) (static DC measurement	-	-67	-40	dB	No RLOAD , CLOAD = 50 pF

5.3.17. 比较器特性

表 5-27 比较器特性(1)

符号	参数		条件	最小值	典型值	最大值	单位
VIN	Input voltage range			0		VCC	V
VBG	Scale input voltage				VREFINT	-	V
VSC	Scaler offset voltage				± 5	± 10	mV
IDD(SCA LER)	Scaler static consumption				0.8	1	uA
tSTART_ SCALER	Scaler startup time				100	200	us
tSTART	Startup time to reach propagation delay	High-speed mo	ode			5	us
	specification	Medium-speed	l mode			15	
		200 mV step;	High-speed mode		40	70	ns
		100 mV over- drive	Medium-speed mode		0.9	2.3	us
	Propagation delay	>200 mV step;100 mV overdrive	High-speed mode			85	ns
			Medium-speed mode			3.4	us
Voffset	Offset error				± 5		mV
\/levre	hyatarasia	No hysteresis			0		\/
Vhys	hysteresis	With hysteresis	3		20		mV
		Medium-	Static		5		uA
		speed mode; No deglitcher	With 50kHz and ± 100mv overdrive square signal		6		uA
IDD	consumption	Medium- speed mode;	Static		7		uA
טטו	consumption	With de- glitcher	With 50kHz and ± 100mv overdrive square signal		8		uA
		High-speed	Static		250		uA
		mode; No deglitcher	With 50kHz and ± 100mv overdrive square signal		250		uA

⁽¹⁾ 由设计保证,不在生产中测试。

5.3.18. 运算放大器特性

#	E 00	运算放大器特性	
衣	⊃- ∠ŏ	还昇放人岙村生	

符号	参数	条件	最小值	典型值	最大值	单位
Vi	输入电压		0		AVCC	V
Vo	输出电压		0.1		AVCC - 0.2	V
lo	输出电流				2.2	mA
RL	负载时间		5 K			Ω
Tstart	初始化时间				20	us
Vio	输入失调电压			± 6		mV
PM	相位裕度			80		Deg
UGBW	单位增益宽			10		MHz
SR	压摆率			8		V/us

5.3.19. 温度传感器特性

表 5-29 温度传感器特性

符号	参数		典型值	最大值	单位
T _L ⁽¹⁾	VTS linearity with temperature		± 1	± 2	Ĵ
Avg_Slope ⁽¹⁾	Average slope	2.3	2.5	2.7	mV/°C
V ₃₀	Voltage at 30 °C(± 5 °C)	0.742	0.76	0.785	V
tstart ⁽¹⁾	Start-up time entering in continuous mode		70	120	us
ts_temp ⁽¹⁾	ADC sampling time when reading the temperature	9			us

- (1) 由设计保证,不在生产中测试。
- (2) 数据基于考核结果,不在生产中测试。

5.3.20. 定时器特性

表 5-30 定时器特性

符号	参数	条件	最小值	最大值	单位
	Time an area de time time a	•	1		t _{TIMx} CLK
tres(TIM)	Timer resolution time	$f_{TIMxCLK} = 72 \text{ MHz}$	20.833		ns
	Timer external clock frequency on CH1 to CH4	•		f _{TIMxCLK} /2	
f _{EXT}		$f_{TIMxCLK} = 72 \text{ MHz}$		24	MHz
Resтім	Timer resolution	TIM1/3/14/16/17		16	Bit
_	16 bits counter clock		1	65536	tтімхськ
tcounter	period	$f_{TIMxCLK} = 72 \text{ MHz}$	0.020833	1365	us

表 5-31 LPTIM 特性(时钟选择 LSI)

预分频	PRESC [2:0]	最小溢出值	最大溢出值	单位
/1	0	0.0305	1998.848	ms

预分频	PRESC [2:0]	最小溢出值	最大溢出值	单位
/2	1	0.0610	3997.696	
/4	2	0.1221	8001.9456	
/8	3	0.2441	15997.3376	
/16	4	0.4883	32001.2288	
/32	5	0.9766	64002.4576	
/64	6	1.9531	127998.3616	
/128	7	3.9063	256003.2768	

表 5-32 IWDG 特性(时钟选择 LSI)

预分频	PR[2:0]	最小溢出值	最大溢出值	单位
/4	0	0.122	499.712	
/8	1	0.244	999.424	
/16	2	0.488	1998.848	
/32	3	0.976	3997.696	ms
/64	4	1.952	7995.392	
/128	5	3.904	15990.784	
/256	6 or 7	7.808	31981.568	

表 5-33 WWDG 特性(时钟选择 48 MHz PCLK)

预分频	WDGTB[1:0]	最小溢出值	最大溢出值	单位
1*4096	0	0.085	5.461	
2*4096	1	0.171	10.923	
4*4096	2	0.341	21.845	ms
8*4096	3	0.683	43.691	

5.3.21. 通讯口特性

5.3.21.1. I2C 总线接口特性

I2C 接口满足 I2C-bus specification and user manual 的要求:

■ Standard - mode(Sm): 100 k bit/s

■ Fast - mode(Fm): 400 k bit/s

时序由设计保证,前提是I2C外设被正确的配置,并且I2CCLK频率大于下表要求的最小值。

表 5-34 最小 I2C CLK 频率

符号	参数	条件	最小值	单位
fl2CCLK(min)	Minimum I2CCLK freq	Standard - mode	2	MHz
· izoozik(iiiii)	uency	Fast - mode	9	12

I2C SDA 和 SCL 管脚具有模拟滤波功能,参见下表。

表 5-35 I2C 滤波器特性

符号	参数	最小值	最大值	单位
t _{AF}	Limiting duration of spikes suppressed by the filter (Spikers shorter than the limiting duration are suppressed)	50	260	ns

5.3.21.2. 串行外设接口 SPI 特性

表 5-36 SPI 特性

符号	参数	条件	最小值	最大值	单位	
fsck	SPI clock fre-	Master mode	-	12	NALI-	
1/t _{c(SCK)}	quency	Slave mode	-	12	MHz	
$t_{r(SCK)}$ $t_{f(SCK)}$	SPI clock rise and fall time	Capacitive load: C = 15 pF	-	6	ns	
t _{su(NSS)}	NSS setup time	Slave mode	4 Tpclk	-	ns	
t _{h(NSS)}	NSS hold time	Slave mode	2 Tpclk + 10	-	ns	
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK high and low time	Master mode, fPCLK = 36 MHz,presc = 4	Tpclk * 2 - 2	Tpclk * 2 + 1	ns	
t _{su(MI)}	Data input	Master mode, fPCLK = 48 MHz,presc = 4	Tpclk + 5 ⁽¹⁾	-		
t _{su(SI)}		Slave mode, fPCLK = 48 MHz,presc = 4	5	-	ns	
t _{h(MI)}	Data input hold	Master mode	5	-	ns	
t _{h(SI)}	time	Slave mode	Tpclk + 5	-		
t _{a(SO)}	Data output access time	Slave mode, presc = 4	0	3 Tpclk	ns	
$t_{ ext{dis}(ext{SO})}$	Data output disable time	Slave mode	2 Tpclk + 5	4 Tpclk + 5	ns	
$t_{v(SO)}$	Data output valid ime	Slave mode (after ena- ble edge), presc = 4	0	1.5 Tpclk ⁽²⁾	ns	
$t_{v(MO)}$	Data output valid ime	Master mode (after enable edge)	-	6	ns	
t _{h(SO)}	Data output	Slave mode, presc = 4	0(3)	-	ns	
$t_{h(MO)}$	hold time	Master mode	2	-		
DuCy(SCK)	SPI slave input clock duty cycle	Slave mode	45	55	%	

- (1) Master 在接收沿的前产生 1 pclk 接收控制信号。
- (2) Slave 基于 SCK 发送沿最大有 1 PCLK delay,考虑 IO 延时等,定义 1.5 PCLK。
- (3) 在 Master 发送的 SCK 占空比接收沿和发送沿之间宽的情况下,Slave 在发送沿之前就更新数据。




图 5-3 SPI 时序图 - slave mode and CPHA = 0




图 5-4 SPI 时序图 – slave mode and CPHA = 1






图 5-5 SPI 时序图 - master mode

6. 封装信息


6.1. LQFP64 封装尺寸






0	LQFP64			
Symbol	Min	Тур	Max	
Α	-	-	1.60	
A1	0.05	-	0.15	
A2	1.35	1.40	1.45	
D	-	12.00	-	
D1	-	10.00	-	
Е	-	12.00	-	
E1	-	10.00	-	
R1	0.08	-	-	
R2	0.08	-	0.20	
θ	0°	3.5°	7°	
θ1	0°	-	-	
θ2	11°	12°	13°	
θ3	11°	12°	13°	
С	0.09	-	0.20	
L	0.45	0.60	0.75	
L1	-	1.00	-	
S	0.20	-	-	
b	0.17	0.20	0.27	
е	-	0.50	-	
D2	-	7.50	-	
E2	-	7.50	-	
aaa	0.20			
bbb	0.20			
CCC		0.08		

6.2. LQFP48 封装尺寸



SYMBOL	MILLIMETER			
ST MBOL	MIN	NOM	MAX	
A	_	==0	1.60	
A1	0.05		0.15	
A2	1.35	1.40	1.45	
A3	0.59	0.64	0.69	
b	0.18		0.26	
b1	0.17	0.20	0.23	
c	0.13	_	0.17	
c1	0.12	0.13	0.14	
D	8.80	9.00	9.20	
D1	6.90	7.00	7.10	
E	8.80	9.00	9.20	
E1	6.90	7.00	7.10	
eВ	8.10		8.25	
e	0.50BSC			
L	0.45	_	0.75	
L1	1.00REF			
0	0		7	


6.3. QFN64 封装尺寸




SYMBOL.	. MI	LUMET	ER.	ŀ
D.A. LARBITUTE	MIN	NOM	MAX	ŀ
A	0,70	0.75	0.80	
- A	0.85	0.90	0.95	Г
A1	-0	0.02	0.05	
b	0.15	0.20	0.25	ŀ
b1.		0.148H		ŀ
e		0.20819		l
. 10	7.90	8,00	H. 10	ŀ
102	6, 40	6.50	6.60	ŀ
. e), since		
NE		. 008SC		
11	7.90	8,00	8.10	ŀ
81	6, 40	6.50	6.60	ŀ
Nor	0	, obusc		
L	0.35	0.40	0,45	
K		0, 33910	r	
h	0, 30	0.35	0,40	ı

	担制	复审	Ξ
	単 核	会 签	
	37	标准化	
	制图	批、流	
参考图号 客户要求	W H1: A4	EE 96:	


6.4. QFN48 封装尺寸



6.5. QFN32 封装尺寸



7. 订购信息



8. 版本历史

版本	日期	更新记录
V0.1	2022.06.16	初版
V0.2	2022.08.16	更新封装信息



Puya Semiconductor Co., Ltd.

IMPORTANT NOTICE

Puya Semiconductor reserves the right to make changes without further notice to any products or specifications herein. Puya Semiconductor does not assume any responsibility for use of any its products for any particular purpose, nor does Puya Semiconductor assume any liability arising out of the application or use of any its products or circuits. Puya Semiconductor does not convey any license under its patent rights or other rights nor the rights of others.