

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر گزارش کار پنجم درس آزمایشگاه معماری

عنوان:

مبدل دهدهی به دودویی BCD To Binary Convertor

نگارش

کیان قاسمی ۴۰۱۱۰۲۲۶۴ آیین پوست فروشان ۴۰۱۱۰۵۷۴۲ دیبا هادی اسفنگره ۴۰۱۱۱۰۲۴۵

استاد

د کتر حمید سربازی آزاد

دستیار آموزشی مهندس عطیه غیبی فطرت

مر داد ۱۴۰۳

فهرست مطالب

٣	مقدمه	1
٣	١.١ قطعات لازم	
۴	۲.۱ بلوک دیاگرام نهایی	
۴	٣.١ شُرَح الكُوريتم	
۵	شبیه سازی مدار	۲
۵	 ۱.۲ واحد کنتول	
٧	SHIFT - AND - ADD واحد	
٨	٣.٢ وَاحد شيفت رجيستر	
٩	۴.۲ واحد <i>validator</i> واحد	
١.	۵.۲ آزمایش مدار و بررسی درستی عملکرد آن	
۱۳	چالش ها	٣
١٣	نتيجه و بحث	۴
	رست تصاویر	فهر
۴	۱ بلاک دیاگرام کلی	
۵	۲ واحد کنترل کی میران کردن کنترل کنترل کی کار کردن کنترل کنترل کی کار کردن کردن کردن کردن کردن کردن کردن کرد	
۶	۳ سیگنال های shift و shift	
۶	۴ شمارنده در واحد کنترل	
٧	۵ واحد Shift And Add واحد	
٨	۶ واحد شیفت رجیستر	
٩	۷ واحد Validator واحد	
٩	۸ شکل نهایی مدار	
١.	۹ تست اول	
11	۱۰ تست دوم	
11	۱۱ تست سوم	
١٢	١٢ تست چهارم	

مقدمه 1

در این آزمایش قصد داریم یک مبدل دهدهی به دودویی را با استفاده از نرمافزار پروتئوس شبیهسازی کنیم. سه رقم دهدهی و سیگنال start به عنوان ورودی داده میشوند و ۱۰ رقم دودویی و سیگنال end خروجی مدار هستند. سلسله مرتب کلی طراحی این مدار به صورت زیر است:

ساخت شیفت رجیستر ۱۰ بیتی برای ذخیره نتیجه نهایی
ساخت واحد شیفت دهنده و جمع کننده ارقام دهدهی

۳. ساخت واحد کنترل برای تولید سیگنال های کنترلی دو واحد اول
۴. ساخت واحد validator برای بررسی معتبر بودن ارقام ورودی


در نهایت بلوک دیاگرام نهایی برای شبیه سازی مدار و قطعات استفاده شده به صورت زیر مى باشد:

١.١ قطعات لازم

- دیکو در ۴ به ۱۶ (قطعه 74154)
- گیت های منطقی OR، AND ۲ بیتی و گیت منطقی NOT
 - مالتی پلکسر ۲ به ۱ چهاربیتی (قطعه 74157)
 - شيفت رجيستر چهاربيتي (قطعه 74194)
 - جمع كننده چهاربيتي (قطعه 7483)

۲.۱ بلوک دیاگرام نهایی

بلوک دیاگرام نهایی به صورت زیر است:



شكل 1: بلاك دياگرام كلي

٣.١ شرح الگوريتم

الگوریتم تبدیل یک عدد دهدهی r رقمی به دودویی معادل به صورت زیر است:

الف) عدد دهدهی ورودی را یک بیت به راست شیفت دهید. $i \leq i < r$ تا کم کنید. $i \leq i \leq r$ تا کم کنید. $i \leq i \leq r$

ج) مراحل الف و ب را تا زمانی که تمام ارقام دهدهی صفر شوند تکرار کنید (حداکثر


۱۰ بار تكرار لازم است.)

۲ شبیه سازی مدار

به طور کلی برای طراحی این مدار نیاز به چند قطعه برای پیاده سازی هر قسمت داریم که به شرح زیر است:

١.٢ واحد كنترل

ساختار کلی واحد کنترل به صورت زیر است: واحد کنترل از دو بخش تشکیل شده:




شكل ٢: واحد كنترل

۱) بخش اول سیگنال های کنترلی ADD و SHIFT را تولید می کند.


- ADD: این سیگنال باعث می شود واحد شیفت دهنده و جمع کننده در صورتی که پرارزش ترین رقم هر رقم دهدهی یک باشد، آن را با عدد ۳ جمع کند. (در واقع عدد ۱۳ را از آن کم می کند)
- SHIFT: این سیگنال باعث می شود واحد شیفت دهنده و جمع کننده ارقام ورودی را یک رقم به راست شیفت دهد.

این سیگنال ها تنها در صورتی که START روشن باشد تولید میشوند.



شکل ۳: سیگنال های shift و Add


۲) بخش دوم یک شمارنده است که تا ۲۰ می شمارد و سپس سیگنال END را روشن می کند که باعث متوقف شدن مدار می شود. با توجه به اینکه شمارنده استفاده شده تنها ۴ رقم دارد، برای شمارش تا عدد ۲۰، یک DFF قرار داده شده تا زمانی که RCO یک شود، مقدار یک را در خود ذخیره کند. در نهایت زمانی که شمارنده برای بار دوم عدد چهار را می شمارد سیگنال END روشن می شود.



شكل ۴: شمارنده در واحد كنترل

SHIFT - AND - ADD واحد Y.Y


این واحد در صورتی که سیگنال ADD روشن باشد، در صورتی که پرارزش ترین رقم هر رقم دهدهی یک باشد، آن را با عدد T جمع کند. (در واقع عدد T را از آن کم می کند). در صورتی که سیگنال T S T روشن باشد، ارقام ورودی را یک رقم به راست شیفت می دهد و رقم خارج شده را به عنوان خروجی به مدار اصلی برای ذخیره شدن می دهد.



شکل ۵: واحد Shift And Add

٣.٢ واحد شيفت رجيستر


این واحد در واقع یک شیفت رجیستر ده بیتی است که با استفاده از چهار شیفت رجیستر چهار بیتی ساخته شده و تا زمانی که سیگنال END روشن شود، هر دو پالس ساعت ارقامش را شیفت می دهد. شکل کلی این واحد به صورت زیر است:



شكل 6: واحد شيفت رجيستر


validator واحد ۴.۲

این واحد بررسی می کند که ارقام ورودی از $\bf P$ بیشتر نباشند. به صورت جزئی تر در این قسمت از یک دیکورد تشکیل شده است که تنها زمانی بیت $\bf valid$ یک است که هیچ کدام از حالات $\bf Valid$ تا ۱۵ رخ ندهد (دقت کنید که مجموعه چهار بیتی که برای $\bf BCD$ در نظر گرفته شده حداکثر $\bf Valid$ خواهد بود)



شكل ٧: واحد validator

شکل نهایی مدار در نهایت به صورت زیر خواهد بود:



شکل ۸: شکل نهایی مدار

۵.۱ آزمایش مدار و بررسی درستی عملکرد آن


در این قسمت حالت های مختلف ورودی را به مدار دادیم و خروجی آن را برسی کردیم، نتیجه ۴ تست را نیز در این قسمت آورده ایم:

تست اول) در این قسمت عدد ۸ را تبدیل کرده ایم که همانطور که میبینید حاصل ۱۰۰ شده است.


تست دوم) در این قسمت عدد ۱۸۸ را تبدیل کرده ایم که همانطور که میبینید حاصل ۱۰۱۱۱۱۰۰ شده است.

تست سوم) در این قسمت عدد ۴۲۰ را تبدیل کرده ایم که همانطور که میبینید حاصل ۱۱۰۱۰۰۱۰ شده است.


تست چهارم) در این قسمت یکی از ارقام ورودی نامعتبر است که به و سیله validator ها مشخص شده است.




شكل ٩: تست اول



شکل ۱۰: تست دوم



شكل ١١: تست سوم



شكل ١٢: تست چهارم

٣ چالش ها

در طراحی این مدار در پروتئوس چالش های کوچکی در هنگام استفاده از شیفت رجیستر ها داشتیم که با بازنگری به دیتاشیت مشکل حل شد.

۴ نتیجه و بحث

در این آزمایش قسمت کنترل و مسیر داده از هم جدا شده و با استفاده از سیگنال های قسمت کنترل توانستیم ارقام دهدهی ورودی را به ارقام باینری تبدیل کنیم. در کل استفاده از ساختاری مشخص و واحد کنترلی باعث بهبود سرعت و قت پیاده سازی شد.