

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر گزارش کار ششم درس آزمایشگاه معماری

عنوان:

واحد محاسبه با امكان انتخاب ثبات مبدا و مقصد ALU with source and destination registers

نگارش

کیان قاسمی ۴۰۱۱۰۲۲۶ آیین پوست فروشان ۴۰۱۱۰۵۷۴۲ دیبا هادی اسفنگره ۴۰۱۱۱۰۲۴۵

استاد

د کتر حمید سربازی آزاد

دستیار آموزشی مهندس عطیه غیبی فطرت

مر داد ۱۴۰۳

فهرست مطالب

۲	مقدمه	١
۲	۱.۱ قطعات لازم	
٣		۲
7	۱.۲ مشخص کردن رجیستر مقصد در رجیستر فایل	
۲	۲.۲ مالتی پلکسر ۸ به ۱	
7	۳.۲ واحد محاسبات <i>ALU</i>	
۵	۴.۲ مرحله چهارم: آزمایش مدار و بررسی درستی عملکرد آن	
٧	پیاده سازی فیزیکی مدار در آزمایشگاه	٣
٧	چالش ها	۴
٨	نتیجه و بحث	۵
	ہرست تصاویر	فه
۵	۱ رجیسترها صفر شدهاند	
9		
9	۳ عدد ۷ را مشاهده می کنیم	
٧	۴ مقدار ۴ در رحست ده	

۱ مقدمه

در این آزمایش می خواهیم با استفاده از نرمافزار Proteus یک واحد محاسبات و مجموعه ثباتهای عمومی ماشین را طراحی و پیاده سازی کنیم. فرمت سازی دستور داده شده به ماشین یک دستور ۶ بیتی است که بیت اول آن برای مشخص شدن تابع مور دنظر (sub:1 add:0)، دو بیت بعدی برای مشخص کردن ثبات مقصد (با توجه به اینکه ۴ ثبات برای آدرس دهی به آنها دو بیت کافی است) و ۳ بیت آخر برای مشخص کردن مقدار sub:1 مقدار sub:1 معماری یک عملوند مقدار sub:1 معماری یک عملوند مقدار واحد محاسبات ثبات است.

١.١ قطعات لازم

- ۱. ۴ رجیستر ۸ بیتی ۷۴۱۹۸
 - ۲. یک دیکودر ۷۴۱۳۹
 - ٣. چند گيت نات
- ۴. ۸ مالتیپلکسر ۸ بیتی ۷۴۱۵۱
- ۵. دو جمع کننده ۴ بیتی ۷۴۸۳ برای پیادهسازی جمع کننده ۸ بیتی
 - ۸ گیت ایکس اور

۲ شبیه سازی مدار

ابتدا با استفاده از نرمافزار proteus مدار مورد نظر را طراحی و آزمایش کردیم. در بخشهای قبلی با الگوریتمها برای پیاده سازی مدار آشنا شدیم. حال طراحی مدارهای این ضرب کننده را نشان می دهیم.

۱.۲ مشخص کردن رجیستر مقصد در رجیستر فایل

در این مرحله، دو بیت ایندکس به یک دیکودر داده می شوند که خروجی های آن به گونه ای تنظیم می شود که تنها یک خروجی صفر و بقیه یک باشند. برای این کار، خروجی های دیکودر معکوس شده و به ورودی لود رجیسترها متصل می شوند. این معکوس سازی باعث می شود که هنگام فعال بودن سیگنالهای s_0, s_1 تنها یک رجیستر بتواند داده جدیدی را لود کند. برای اطمینان از عدم پاک شدن داده های موجود در رجیسترها، سیگنال MR در حالت فعال (یک) نیز به ورودی کلک رجیسترها وصل می شود. n بیت داده ورودی به تمام رجیسترها متصل شده اند و با فعال شدن سیگنال کلک، داده بر اساس ایندکس

مشخص در رجیستر مربوطه لود می شود. سپس، خروجی هر رجیستر به یک مولتی پلکسر ۸ به ۱ متصل می شود تا داده های موردنظر انتخاب و به مرحله بعد ارسال شوند.

۲.۲ مالتی پلکسر ۸ به ۱

در این بخش، یک مالتی پلکسر ۸ به ۱ با ورودی ها و خروجی های ۸ بیتی طراحی می کنیم. با توجه به اینکه هر رجیستر شامل ۸ بیت است، نیاز داریم تا از ۸ مالتی پلکسر ۸ به ۱ تک بیتی استفاده کنیم که هر کدام دارای π خط آدرس هستند. چهار ورودی اول هر مالتی پلکسر به تر تیب به بیت های معادل در چهار رجیستر متصل می شوند. در سه ورودی بعدی باید مقادیر 00000000، (صفر)، 000000001 (یک) و '11111111 (منفی یک) قرار گیرند. برای این منظور، ورودی های π و π را به تر تیب به صفر و یک متصل می کنیم. در مورد ورودی π که مقدار یک را دریافت می کند، ورودی ۵ اولین مالتی پلکسر را به یک و سایر ورودی ها را به صفر متصل می کنیم (توجه کنید که شماره گذاری ورودی های مالتی پلکسر از ۰ شروع می شود). سپس، خطوط آدرس (*source) به تر تیب به پایه های انتخاب (' π '، ' π ') در تمام مالتی پلکسرها متصل می شوند. با توجه به اینکه سیگنال *enable در مالتی پلکسرها به صورت فعال پایین (lowactive) است، آن را به صفر متصل می کنیم. در نهایت، خروجی مالتی پلکسرها به مرحله بعدی، یعنی واحد محاسبات، متصل می شوند.

۳.۲ واحد محاسبات *ALU*

در این قسمت یک واحد محاسبات با دو قابلیت جمع و تفریق دو عدد A بیتی طراحی می کنیم: سیگنال ورودی Add/Sub مشخص می کند که جمع باید انجام شود یا تفریق. در این بخش ورودی دوم B را با Add/Sub ADD می کنیم A می کنیم (A – B بسیس حاصل جمع یا A می کنیم A را با مقدار صفر که ورودی ثابت این واحد است جمع می کنیم. برای جمع و تفریق، A و B به ترتیب به عنوان عدد اول و دوم وارد واحد جمع کننده A بیتی استفاده می شوند. ما باید تعیین کنیم که آیا این دو عدد جمع یا تفریق شده اند و خروجی آن را محاسبه کنیم. سپس خروجی واحد محاسبات را به عنوان A عنوان A بیتی و فرمول خروجی واحد محاسبات را به عنوان A عنوان A جایگزین A جایگزین A ورودی جمع کننده یا واحد محاسبات به صورت زیر است: (در اینجا A جایگزین A جایگزین A ورودی جمع کننده یا وا

$$Out = A + (B \oplus Add/Sub) + C_{in}, \quad C_{in} = Add/Sub$$

در اینجا دو حالت وجود دارد:

۱. اگر Add/Sub صفر باشد، باید جمع دو ورودی را با یکدیگر جمع فرض کنیم که A را داخل رجیستر و B را مقدار حاصل از 1*MUX8 باشد. بنابراین داریم:

$$Add/Sub = 0$$
, $B \oplus - = B$ \Rightarrow $Out = A + B + 0 = A + B$

۲. اگر Add/Sub یک باشد، مقدار حاصل از باید عملیات تفریق را انجام فرض کنیم که Add/Sub را داخل رجیستر و B را مقدار حاصل از 1*MUX8 باشد. بنابراین داریم:

$$A + \overline{B} = A + B + not(B) + 1 = A - B + 1$$


سپس عدد Aو حاصل جمع آن با not(B)و ۱، حاصل A-Bاست:

$$Add/Sub = 1$$
, $B \oplus 1 = not(B)$ \Rightarrow $Out = A + not(B) + 1 = A - B$

۴.۲ مرحله چهارم: آزمایش مدار و بررسی درستی عملکرد آن


در این قسمت حالت های مختلف ورودی را به مدار دادیم و خروجی آن را برسی کردیم، نتیجه سه تست را نیز در این قسمت آورده ایم:

مرحله اول) درابتدا با ریست کردن مقدار تمام رجیسترها را برابر ۰ می کنیم.




شكل 1: رجيسترها صفر شدهاند


R1=R0+1 مرحله دوم) سپس با دستور R0=R0+1 مقدار ثبات ۱ را ۲ کرده و با دستور R0+1=R0+1 مقدار ثبات ۱ را ۳ می کنیم.



شکل ۲: وضعیت مدار مرحله سوم) حال با اجرای همان دستور اول مقدار ثبات ۰ را ۷ می کنیم



شکل ۳: عدد ۷را مشاهده می کنیم R2 = R0 - R1 مرحله چهارم) در نهایت دستور R2 = R0 - R1 را اجرا می کنیم.



شکل ۴: مقدار ۴ در رجیستر دو

۳ پیاده سازی فیزیکی مدار در آزمایشگاه

۴ چالش ها

در طراحی این مدار در پروتئوس چالشهای کوچکی در هنگام استفاده از شیفت رجیسترها داشتیم که با بازنگری به دیتاشیت مشکل حل شد و در کل چالشهای طراحی مالتیپلکسر و رجیستر فایل رفع شدند.

۵ نتیجه و بحث

در این آزمایش، با موفقیت یک واحد محاسباتی ساده با قابلیت جمع و تفریق دو عدد ۸ بیتی طراحی و پیاده سازی کردیم. استفاده از رجیسترها، مالتی پلکسرها، و واحد محاسباتی اعث شد که بتوانیم عملیات جمع و تفریق را به صورت همزمان و با دقت بالا انجام دهیم. بررسی عملکرد مدار با استفاده از شبیه سازی های مختلف نشان داد که این مدار توانایی انجام محاسبات صحیح را دارد و خروجی های آن با نتایج مورد انتظار هم خوانی دارند. در مرحله پیاده سازی فیزیکی، با وجود چالشهای جزئی در اتصالات و مدارهای منطقی، توانستیم به نتایج مطلوبی دست یابیم. این چالشها به ما نشان داد که توجه به جزئیات در طراحی و پیاده سازی مدارهای دیجیتال از اهمیت بسیاری برخوردار است. همچنین، استفاده از قطعات استاندارد نظیر 74173، 74151، 7486، و 7483 موجب تسهیل فرآیند پیاده سازی و کاهش خطاهای احتمالی شد. در نهایت، این پروژه تجربه ی عملی ارزشمندی در طراحی و پیاده سازی واحدهای محاسباتی دیجیتال فراهم کرد و توانست ما را با چالشها و روشهای حل آنها در دنیای واقعی محاسباتی دیجیتال فراهم کرد و توانست ما را با چالشها و روشهای حل آنها در دنیای واقعی آشنا سازد.