

طراحی سیستمهای دیجیتال

استاد: دکتر امین فصحتی طراحان: امیرحسین محمدپور و فرزام کوهی

تمرین سوم

فرمت فایل ارسالی برای تمرین باید به صورت زیر باشد، در غیراینصورت تصحیح نخواهد شد.

مقدمه

در این تمرین، هدف طراحی و تحلیل یک پردازنده ساده ۱۶ بیتی چند چرخهای است که مجموعهای محدود اما کاربردی از دستورات محاسباتی و حافظهای را پشتیبانی میکند. این پردازنده با هدف درک بهتر مفاهیم پایهی معماری مجموعه دستورات ، (ISA^2) ساختار واحد محاسباتی، رجیستر فایل و نحوه آدرس دهی حافظه طراحی شده است. فرمت دستورات در دو قالب $R-Type^3$ و $M-Type^4$ تعریف شده و برای پیاده سازی عملیاتهای پایه، از الگوریتم های استاندارد و قابل پیاده سازی در سطح سخت افزار استفاده شده است که به هر کدام به طور مجزا اشاره خواهد شد.

شما باید بر اساس مشخصات داده شده برای اجزای مختلف پردازنده، واحد کنترل را نیز طراحی کنید، به گونهای که سیگنالهای کنترلی مناسب برای اجرای ترتیبی هر دستور را تولید کند. این طراحی باید هماهنگ با فرمت دستورات، ساختار رجیستر فایل، واحد محاسباتی و حافظه انجام گیرد.

لطفا توجه شود كه كد شما بايد بتواند سنتز شود.

multi-cycle\

Instruction set architecture²

Register-type³

Memory-Type⁴

ساختار دستورات و آپکدها

دستورات این پردازنده در دو فرمت اصلی تعریف میشوند: R-Type برای عملیات محاسباتی و M-Type برای عملیات حافظه.

فرمت R-Type

Opcode	rd	rs1	rs2	Unused
3bit	2bit	2bit	2bit	7bit

فرمت M-Type

Opcode	rd/rs	base	Address
3 bit	2bit	2bit	9bit

جدول آپكدها

دستور	نوع	Opcode	توضيح
ADD	R-Type	000	جمع ۶۴ بیتی
SUB	R-Type	001	تفریق ۶۴ بیتی
MUL	R-Type	010	ضرب با الگوريتم Karatsuba
DIV	R-Type	011	تقسيم با الگوريتم Restoring
LOAD	M-Type	100	$[reg[rd]]$ به $[reg[base]] + sign_ext(Address)$ به بایت داده از آدرس
STORE	M-Type	101	reg[rd] از reg[base]] + sign_ext(Address) از

توضیحات واحد محاسباتی (ALU)

واحد محاسباتی این پردازنده برای داده های ۶۴ بیتی علامتدار مکمل 0 طراحی شده و از عملیات های جمع، تفریق، ضرب و تقسیم پشتیبانی میکند. هر یک از این عملیات با الگوریتم خاصی پیاده سازی شده اند که در ادامه شرح داده می شود.

^{2&#}x27;s Complement[⋄]

جمع و تفريق: الگوريتم Carry Select Adder

برای پیادهسازی عملیاتهای جمع و تفریق، از الگوریتم Carry Select Adder استفاده شده است. در این روش:

- داده ۱۶ بیتی به ۴ بلوک ۴ بیتی تقسیم می شود.
- برای هر بلوک (به جز اولین بلوک)، دو جمع موازی انجام می شود: یکی با فرض بیت حمل ورودی صفر و دیگری با فرض بیت حمل ورودی یک.
 - پس از تعیین بیت حمل از بلوک قبلی، نتیجه مناسب از بین دو جمع انتخاب می شود.
 - این روش سرعت بیشتری نسبت به Ripple Carry Adder دارد و پیچیدگی منطقی قابل قبولی دارد.

برای تفریق نیز از همین ساختار استفاده می شود، با این تفاوت که عملوند دوم به صورت مکمل دو در آمده و سپس جمع انجام می شود.

توجه: این ساختار باید در سطح گیت پیادهسازی شود.

ضرب: الگوريتم Karatsuba با ضرب كننده ٨ بيتي Shift and Add

عملیات ضرب برای ورودیهای ۱۶ بیتی با الگوریتم Karatsuba پیادهسازی شده است. این الگوریتم یک ضرب بازگشتی است که پیچیدگی زمانی آن کمتر از ضرب کلاسیک است.

• ابتدا دو عدد ۱۶ بیتی به دو نیمه ۸ بیتی تقسیم می شوند:

$$X = X_H \times \Upsilon^{\wedge} + X_L, \quad Y = Y_H \times \Upsilon^{\wedge} + Y_L$$

سپس سه ضرب ۸ بیتی انجام میشود:

$$Z_{\bullet} = X_L \times Y_L, \quad Z_{\Upsilon} = X_H \times Y_H, \quad Z_{\Lambda} = (X_H + X_L) \times (Y_H + Y_L) - Z_{\bullet} - Z_{\Upsilon}$$

• حاصل ضرب نهایی به صورت ترکیبی از این سه مقدار محاسبه می شود:

$$P = Z_{\mathsf{Y}} \times \mathsf{Y}^{\mathsf{N}^{\mathsf{p}}} + Z_{\mathsf{N}} \times \mathsf{Y}^{\mathsf{A}} + Z_{\mathsf{N}}$$

- هر ضرب ۸ بیتی با استفاده از الگوریتم Shift and Add انجام می شود. در این الگوریتم:
 - بیتهای عملوند دوم یکی یکی بررسی میشوند.
 - در هر مرحله، اگر بیت برابر یک باشد، عملوند اول به حاصل جمع افزوده می شود.
 - سیس شیفت انجام می شود و مرحله بعد تکرار می شود.

تقسيم: الگوريتم Restoring Division

برای پیادهسازی تقسیم از الگوریتم Restoring Division استفاده شده است که یک الگوریتم کلاسیک و ساده برای پیادهسازی سختافزاری تقسیم است. در این الگوریتم:

- مقسوم و مقسوم علیه ۱۶ بیتی هستند.
- در هر مرحله، باقیمانده به چپ شیفت داده می شود و یک بیت از مقسوم وارد باقیمانده می شود.
 - سپس مقسومعلیه از باقیمانده کم میشود.
- اگر نتیجه منفی شود، باقیمانده به حالت قبل بازمیگردد و بیت خارجقسمت مربوطه صفر در نظر گرفته می شود.
 - اگر نتیجه مثبت باشد، بیت خارج قسمت برابر یک خواهد بود.
 - این روند برای ۱۶ مرحله تکرار می شود و در نهایت خارج قسمت و باقی مانده نهایی به دست می آید.

رجيستر فايل

رجیستر فایل این پردازنده شامل ۴ رجیستر ۱۶ بیتی است که برای نگهداری مقادیر موقت و عملوندهای محاسباتی مورد استفاده قرار میگیرند. مشخصات این رجیستر فایل به صورت زیر است:

- تعداد رجیسترها: ۴ عدد، با نامگذاری x0 تا x3
 - عرض هر رجیستر: ۱۶ بیت
- دو پورت خواندن: برای استخراج دو عملوند بهصورت همزمان
- یک پورت نوشتن: برای ذخیره نتیجه عملیات در رجیستر مقصد
- عملیات خواندن در لبه پایین رونده و نوشتن در لبهی بالارونده کلاک انجام می شود، مشروط به فعال بودن سیگنال write_enable

ساختار حافظه اصلى

حافظه اصلی پردازنده یک حافظه کلمه_آدرس پذیر است که کلمات آن ۲ بایتی هستند. این حافظه دارای مشخصات زیر است:

- اندازه: دارای 2^{16} آدرس که هر کدام ۲ بایت داده دارند.
 - عرض دسترسی: ۱۶ بیت (۲ بایت)
- استفاده از این حافظه تنها از طریق دستورات LOAD و STORE و به عنوان حافظه دستورات (برای واکشی دستور) مجاز است.

دقت شود از آنجا که یک حافظه اصلی داریم، از آن هم برای نگهداری ذستورات و هم داده استفاده میکنیم.

ساختار واحد كنترلي

واحد کنترلی شامل یک رجیستر PC است که یک نشانگر به آدرس آغاز دستورات در حافظه اصلی است. پس از دیکود کردن دستور، برای هر کدام از ALU و حافظه اصلی و رجیستر فایل، سینگالهای کنترلی مربوطه مانند سیگنال خواندن، نوشتن و عملیات انجام شده را تعیین میکند. در انتها نیز پس از پایان اجرای دستور، سیگنال ready برابر ۱ شده و با افزوده شدن یک واحد به PC، دستور بعدی واکشی می شود.

تست و ارزیابی

شما باید یک (یا چند) تست بنچ شامل تمامی دستورات ذکر شده بنویسید که نتیجه آنها با استفاده از waveform قابل درک باشد. همچنین کد خود را سنتز کرده و خروجی سنتز شده را نیز قرار دهید.