گزارش پروژه شبیهسازی CPU

مقدمه

در این پروژه، یک پردازنده ساده (CPU) با استفاده از زبان Verilog پیادهسازی شده است. این پروژه شامل تمام اجزای اصلی یک پردازنده شامل واحد کنترل، مسیر داده، واحد محاسباتی و منطقی، حافظه و رجیسترها میباشد.

معماری کلی سیستم

پردازنده پیادهسازی شده از معماری RISC ساده با ۱۶ بیت داده و آدرس استفاده میکند. ساختار کلی شامل:

واحد كنترل (Control Unit)

(Fetch, Decode, Execute, Memory, Write Back) مديريت حالتهاى مختلف پر دازنده

تولید سیگنالهای کنترلی برای تمام بخشها

مديريت دستور العملها و رمز گشايي آنها

مسیر داده (Datapath)

اتصال تمام اجزای پردازنده

مدیریت جریان داده بین بخشهای مختلف

کنترل سیگنالهای ورودی و خروجی

واحد محاسباتی و منطقی (ALU)

عملیات جمع و تفریق با استفاده از CSA (Carry Select Adder)

عملیات ضرب با الگوریتم Karatsuba

عمليات تقسيم با الكوريتم تقسيم تكراري

جزئيات پيادهسازى

واحد كنترل (CU.v)

```
// State encoding
localparam FETCH = 3'd0, DECODE = 3'd1, EXEC = 3'd2, MEM = 3'd3, WB =
3'd4, HALT = 3'd5;
```

واحد كنترل از يك ماشين حالت محدود براى مديريت چرخه دستور العمل استفاده مىكند:

Fetch: خواندن دستور العمل از حافظه

Decode: رمز گشایی دستور العمل و استخراج فیلدهای مختلف

Execute: اجرای عملیات محاسباتی

Memory: دسترسی به حافظه (برای دستورات Load/Store)

Write Back: نوشتن نتیجه در رجیستر

واحد محاسباتی و منطقی (ALU.v)

این واحد چهار عملیات اصلی را پشتیبانی میکند:

جمع (ADD): استفاده از CSA براى سرعت بالا

تفریق (SUB): استفاده از متمم دو

ضرب (MUL): الگوريتم Karatsuba برای اعداد ۱۴ بيتي

تقسيم (DIV): الگوريتم تقسيم تكراري

حافظه (M.v)

حافظه ۱۶ × ۶۴K بیت

قابلیت خواندن و نوشتن همزمان

آدر سدهی مستقیم

فایل رجیستر (RF.v)

۴ رجیستر ۱۶ بیتی

قابلیت خواندن دو رجیستر و نوشتن یک رجیستر در هر سیکل

الگوريتمهاي پيادهسازي شده

Carry Select Adder (CSA)

برای عملیات جمع و تفریق سریع استفاده میشود:

تقسیم اعداد ۱۶ بیتی به ۴ بخش ۴ بیتی

محاسبه موازی نتایج با Carry-in صفر و یک

انتخاب نتیجه نهایی بر اساس Carry خروجی

الگوریتم Karatsuba برای ضرب

برای ضرب اعداد ۱۶ بیتی:

تقسیم اعداد به بخشهای ۸ بیتی

محاسبه سه ضرب كوچكتر

تركيب نتايج براى توليد حاصل ضرب نهايي

الكوريتم تقسيم

برای عملیات تقسیم:

shift-and-subtract استفاده از روش

پشتیبانی از اعداد علامتدار

محاسبه خار جقسمت

فرمت دستورالعمل

دستور العملها ۱۶ بیتی هستند و شامل:

3-bit Opcode

2-bit rd

2-bit rs

9-bit address or 2-bit rt

انواع دستورالعمل

R-Type .1: عمليات محاسباتي (ADD, SUB, MUL, DIV)

M-Type .2: دسترسی به حافظه (LOAD, STORE)

اسكريپتهاى اجرايي

run.sh - اسكرييت اصلى اجرا

این اسکرییت مسئول اجرای تمام اسکرییتهای تست و شبیهسازی است:

عملکردهای اصلی:

تبدیل تمام فایل های sh. به حالت قابل اجر ا

اجرای ترتیبی تمام اسکریپتهای تست

مدیریت خطاها و گزارشدهی

پاکسازی فایلهای موقت

SD.sh - اسكرييت سنتز ديجيتال

این اسکریپت مسئول سنتز کامل پردازنده با استفاده از ابزار Yosys است:

عملکردهای اصلی:

خواندن تمام فايلهاي Verilog

سنتز به گیتهای منطقی

بهینهسازی طراحی

تولید فایلهای خروجی

فایلهای ورودی:

CU.v (واحد كنترل)

RF.v (فایل رجیستر)

(حافظه) M.v

ALU.v (واحد محاسباتي)

(جمعکننده) CSA.v

K.v (ضربكننده)

RD.v (تقسیمکننده)

D.v (مسیر داده)

فايلهاي خروجي:

- SD.v (شبکه سنتز شده)

(JSON فرمت SD.json -

- R.txt (گزارش سنتز)

تست و اعتبارسنجي

هر بخش از پردازنده دارای فایل تست جداگانه است:

ALUTB.v: تست واحد محاسباتي

CUTB.v: تست واحد كنترل

DTB.v: تست مسیر داده

RFTB.v: تست فایل رجیستر

MTB.v: تست حافظه

نكات برجسته

بیادهسازی کامل چرخه دستور العمل ۵ مرحلهای

استفاده از الگوریتمهای بهینه برای عملیات محاسباتی

سيستم تست جامع و خودكار

قابلیت سنتز کامل با ابزار های استاندار د

فایلهای پروژه

فایلهای اصلی:

Datapath/D.v: مسیر داده اصلی

Control.Unit/CU.v: واحد كنترل

Arithmetic.and.Logical.Unit/ALU.v: واحد محاسباتي

Register/RF.v: فایل رجیستر

Memory/M.v: حافظه

فایلهای محاسباتی:

CSA جمع کننده :Summation/CSA.v

Multiply/K.v: ضربکننده

Division/RD.v: تقسيمكننده

اسکریپتهای اجرایی:

run.sh: اسكريپت اصلى اجرا

SD.sh: اسكريپت سنتز ديجيتال

فایلهای تست مربوط به هر بخش