

Elec3A: Architecture

Leçon 2: Programmation en assembleur

Pr. El-Bay Bourennane

ebourenn@u-bourgogne.fr; Tél./Fax: (33) 3 80 39 59 99

Université de Bourgogne / UFR S&T / Licence 2 Année universitaire 2020/2021

ARM Ltd

- Société créée en novembre 1990
 - Le processeur ARM a été créé par la société britannique appelée Acorn
- Cette société conçoit les processeurs RISC ARM
- ARM ne fabrique pas ses processeurs mais vend des licences à des fabricants de semi-conducteurs.
- Cette société développe également les outils logiciels pour la mise en œuvre des programmes, etc.

Quelques partenaires d'ARM



Applications du processeur ARM7

L'ARM7 est idéal pour les applications nécessitant des processeurs RISC à partir d'un processeur compact et performant.

Télécoms- téléphonie mobile

Informatique portable- Ordinateur portable

Instrument portable- Unité d'acquisition données portable

Automobile- Unité de gestion de moteur

Systèmes d'information- Cartes à puce

Imagerie- contrôleur JPEG

•ARM est l'un des cœurs de processeurs les plus licenciés et les plus répandus dans le monde

• Utilisé en particulier dans les appareils portables en raison de sa faible consommation d'énergie et des performances raisonnables (MIPS / watt)



Organisation du processeur ARM7

- ARM7 est une famille d'architectures type RISC
- "ARM" est l'abréviation de "Advanced RISC Machines"
- ARM7 ne fabrique pas ses propres composants VLSI (circuits intégrés).
- ARM7- L'architecture est de type Von Neuman

Qu'est ce qu'un ARM7TDMI?

I : émulateur embarqué ("Embedded ICE")

```
Processeur à Architecture « Von Neumann »

3 étages de pipeline : Fetch, Decode, Execute

Instructions sur 32 Bits

2 instructions d'accès à la mémoire LOAD et STORE


T : support du mode "Thumb" (instructions sur 16 bits)

D : extensions pour la mise au point

M : Multiplieur 32x32 et instructions pour résultats sur 64bits.
```

Schéma Bloc de ARM7

- ✓ Deux blocs principaux: datapath et Décodeur
- ✓ Une banque de registre (r0 à r15)
 - ■Deux ports de lecture vers A-bus / B-bus
 - Un port d'écriture depuis ALU-bus
 - Ports de lecture / écriture supplémentaires pour Compteur de Programme r15
- √ Registre à décalage pour le décalage/rotation du 2ème opérande par n'importe quel nombre de bits
- ✓ ALU effectue des opérations arithmétiques/logiques
- ✓ Incrémenteur de PC dédié
- ✓ Registre d'adresse soit à partir de PC ou de ALU




Organisation interne de ARM7

Schéma Bloc de ARM7(suite)

✓ Le registre de données contient des données de lecture/écriture de/vers la mémoire


✓ Le décodeur d'instructions décode les instructions du code machine pour produire des signaux de contrôle vers le chemin de données

✓ Les instructions de traitement de données prennent un seul cycle: les valeurs de données sont lues sur le bus A et le bus B, les résultats d'ALU sont écrits dans la banque de registres



Organisation interne de ARM7

Génération des Adresses



Description des signaux ARM7

Horloge

MCLK Memory Clock Input nWAIT Not wait

Configuration

PROG32 32 bit program configuration
DATA32 32 bit data configuration
BIGEND Big Endian configuration

Interruptions

nIRQ Not interrupt request nFIQ Not fast interrupt request

Interface mémoire

A[31:0] Addresses
DATA[31:0] Data bus in
DOUT[31:0] Data bus out
nENOUT Not enable data outputs
nMREQ Not memory request
SEQ Sequential address
nRW Not read/write
nBW Not byte/word

LOCK Locked operation

 Unité de gestion de la mémoire

nTRANS Not memory translate

ABORT Memory abort

Interface Coprocesseur

nOPC Not op-code fetch

nCPI Not coprocessor instruction


CPA Coprocessor absent

CPB Coprocessor busy

autre


nEXEC

nRESET Not reset




ARM7 - Pipelining

La fréquence d'exécution maximale est limitée par le chemin de propagation le plus lent.




Dans ce cas, on ne peut traiter une nouvelle donnée que tous les T1+T2 de délai



Dans ce cas, on peut traiter une nouvelle donnée tous les Max(T1,T2) de délai.
 Le temps de traitement reste toujours T1+T2

ARM7 – Le Pipeline d'Instructions

La famille ARM7 utilise un pipeline à 3 étages pour augmenter la vitesse du flot d'instructions dans le microprocesseur.



Le PC pointe sur l'instruction en cours de lecture (FETCHed), et non sur l'instruction en cours d'exécution.

ARM7 - Exemple: Pipeline Optimal

Cycle			1	2	3	4	5	6
Instruction								
ADD	Fetch	Decode	Execute					
SUB		Fetch	Decode	Execute				
MOV			Fetch	Decode	Execute			
AND				Fetch	Decode	Execute		
ORR					Fetch	Decode	Execute	
EOR						Fetch	Decode	Execute
CMP							Fetch	Decode
RSB								Fetch

- il faut 6 cycles pour exécuter 6 instructions (CPI "Cycles Per Instruction")=1
- Toutes les operations ne jouent que sur des registres (1 cycle)

Taille des données et jeu d'instructions

□ Le processeur ARM7 a une architecture 32 bits.

- □ Peuvent également être manipulés sous ARM7:
 - Octet (Byte) signifie 8 bits
 - Demi-mot (Halfword) signifie 16 bits (deux octets)
 - Mot (Word) signifie 32 bits (4 octets)
- □ ARM7 peut manipuler deux jeux d'instructions
 - 32 bits en mode normal
 - □ 16 bits en mode Thumb

Les Modes du Microprocesseur ARM7


Un microprocesseur ARM a 7 modes opératoires de base : User : mode sans privilège où la plupart des tâches s'exécutent (mode normal d'exécution) FIQ: on y entre lors d'une interruption de priorité haute (rapide) (transfert rapide de data) IRQ: on y entre lors d'une interruption de priorité basse (normale) (gest. Inter. normales) Supervisor : on y entre à la réinitialisation et lors d'une interruption logicielle (SWI "SoftWare Interrupt") (Mode protégé pour 1'OS) Abort : utilisé pour gérer les violations d'accès mémoire (protection de la mémoire) Undef: utilisé pour gérer les instructions non définies ("undefined") (gest. Inter. normales)

System : mode avec privilège utilisant les mêmes registres que le mode User

L'ensemble des registres ARM7

Registres actifs

Mode Utilisateur




Résumé de l'organisation des registres

User	FIQ	IRQ	SVC	Undef	Abort
r0 r1 r2 r3 r4 r5 r6 r7 r8 r9 r10 r11	Mode User r0-r7, r15, et cpsr r8 r9 r10 r11	Mode User r0-r12, r15, et cpsr	Mode User r0-r12, r15, et cpsr	Mode User r0-r12, r15, et cpsr	Mode User r0-r12, r15, et cpsr
r12 r13 (sp) r14 (lr) r15 (pc)	r12 r13 (sp) r14 (lr)	r13 (sp) r14 (lr) spsr	r13 (sp) r14 (lr) spsr	r13 (sp) r14 (lr) spsr	r13 (sp) r14 (lr) spsr

Les Registres

```
•ARM dispose de 37 registres de 32-bits.
    √1 pointeur de programme (r15 ou pc : "program counter")
    √1 contenant l'état courant du microprocesseur cpsr
    √5 dédiés à sauvegarder l'état en cas de changement de mode spsr
    √30 registres d'usage général
·Le mode en cours du microprocesseur gouverne lequel des bancs de
registres est accessible. Tous les modes peuvent accéder à :
    √un jeu particulier de registres r0-r12
    √un registre r13 particulier (le pointeur de pile, sp)
    √un registre r14 particulier (le registre de lien, lr)
    √le pointeur de programme, r15 (pc)
    √le registre d'état courant du microprocesseur, cpsr
•Modes avec privilège (sauf System) peuvent aussi accéder à:
    ✓un registre spsr particulier
```

Les Registres d'État (CPSR et SPSR)



- Indicateurs conditionnels
 - N = Résultat Négatif de l'ALU
 - Z = Résultat nul de l'ALU (Zéro)
 - C = Retenue (Carry)
 - V = Débordement (oVerflow)
- Q = débordement avec mémoire
 - Architecture 5TE seulement
 - Indique qu'un débordement s'est produit pendant une série d'opérations

- Validation des interruptions
 - I = 1 dévalide IRQ.
 - F = 1 dévalide FIQ.
- Mode Thumb
 - Architecture xT seulement
 - T = 0, Processeur en mode ARM
 - T = 1, Processeur en mode Thumb
- Indicateurs de mode
 - Indiquent le mode actif : système, IRQ, FIQ, utilisateur...


CPSR: Current Program Status Register

SPSR: Saved Program Status Registers

I: Irq (Interrupt) **F**: Firq (Fast Interrupt) **10000**: utilisateur **10001**: Fig **10010**: Irq **10011**: superviseur 10111: Abort **11011** : Undefined **11111** : System

Langage de bas niveau

- Instructions codées en binaire
 - facilement identifiables par le processeur
 - n'occupent pas trop de place en mémoire
 - peuvent être représentées par des mnémoniques pour plus de lisibilité
- Traduction



indépendant de la machine cible

spécifique au processeur

Langage de bas niveau

□ Structure d'un programme en langage assembleur :

- ✓ Chaque ligne est constituée de 4 champs :
 - Étiquette
 - Mnémonique code opération
 - Opérande
 - Commentaire

Une ligne d'assembleur

<etiquette></etiquette>	<mnémonique></mnémonique>	<opérandes></opérandes>
<label></label>	<opcode></opcode>	<operands></operands>
spgm1	mov	r5,#1 ;ceci est un comment.
	mov	r6,#0xFF ;r6 ← FF

Écriture d'un programme en langage d'assemblage

□ Premier exemple

```
AREA TP1, CODE, READONLY
                                               ; donne un nom au bloc
        ENTRY
                                                 ; marque la première instruction
debut
        MOV r0, #15
                                                 ; initialise les valeurs
        MOV r1, #20
        BL addition
                                                 ; Appel sous-programme addition
        MOV r0, #0x18;
         LDR r1, =0x20026;
        SWI 0x123456
                                                  ; Termine le programme
addition
        ADD r0, r0, r1; r0 = r0 + r1
        MOV pc, Ir
                                                 ; retour du sous-programme
         END
                                                 ; Marque la fin du fichier
                                                           Commentaires
                     Opcode
                                        Opérandes
  Label
```

Directives d'assemblage

- Define constant Data (DCD)
 - La directive Define Constant Data (DCD) permet au programmeur d'entrer une valeur entière dans la mémoire programme.
 - Cette directive traite la donnée comme une partie fixe (permanente) du programme.

Exemples:

chaine DCB "premiere chaine- source",0; Define Constant Byte Donne32 DCD 0,1,2,3,4,5,6,7,8,9; Define Constant Data

La directive "Equate"

- Directive d'assemblage EQU
 - définir des constantes (equ)
 - réserver de la place en mémoire pour une variable entière

	étiquette	equ	valeur_initiale
Exemple de déclaration :			
	V	equ	8
	Z	eau	3450

Exemple utilisation dans un programme:

Add R1, R1, #V; R1=R1+V = R1+8 MOV R5, #V; R5 reçoit la valeur de V


Instruction de comparaison et codes condition

- cmp r1,r2 effectue la soustraction r1- r2 mais n'a pas de registre résultat explicite
- implicitement, affecte les bits NZVC du registre CPSR

- □ N: négatif « si MSB de (r1 r2) est à '1' »
- **Z**: zéro (à 1 si r1-r2 = 0)
- □ V : overflow (=1 si dépassement de capacité, nombres signés)
- □ C: carry (=1 si retenue de l'addition est 1, nombres non signés)

Autres instructions et codes conditions

- D'autres instructions peuvent mettre à jour les codes conditions si elles ont le suffixe ((\$))
- □ adds r5, r6, r2



A quoi servent les codes conditions ?

- Addition multi-mots (propagation de retenue)
- Détection de dépassement de capacité
- Utilisés par les instructions de contrôle de flot (branchements conditionnels)

Les Flags et les exécutions conditionnelles

- Les instructions ARM peuvent être effectuées de manière conditionnelle en les postfixant avec le champ de code de condition approprié.
- Cela améliore la densité du code et les performances du programme en réduisant le nombre d'instructions de branchements (sauts).

```
CMP r3,#0

BEQ saut

ADD r0,r1,r2

saut ......
```

Par défaut, les instructions de traitement de données n'affectent pas les drapeaux du code de condition mais les drapeaux (flags) peuvent être mis à jour en utilisant le suffixe "S". CMP n'a pas besoin de "S" car elle affecte par défaut les Flags.

```
Boucle

SUBS r1,r1,#1

BNE Boucle

décrémente r1 et affecte les flags

Si le flag Z vaut zéro alors brancher vers Boucle
```

Les Codes Condition

□ Les codes condition possibles sont listés ci-dessous:

Suffix	Description	Flags tested	
EQ	Equal	Z=1	
NE	Not equal	Z=0	
CS/HS	Unsigned higher or same	C=1	
CC/LO	Unsigned lower	C=0	
MI	Minus	N=1	
PL	Positive or Zero	N=0	
VS	Overflow V=1		
VC	No overflow V=0		
HI	Unsigned higher C=1 & Z=		
LS	Unsigned lower or same C=0 or Z=1		
GE	Greater or equal N=V		
LT	Less than N!=V		
GT	Greater than Z=0 & N=V		
LE	Less than or equal Z=1 or N=!V		
AL	Always		

Exemples d'exécution conditionnelle

Utilisation d'une séquence de plusieurs instructions conditionnelles

```
if (a==0) x=0;
if (a>0) x=1;

CMP     r0,#0; ici r0=a et r1=x
     MOVEQ     r1,#0; si égalité, x=0
     MOVGT     r1,#1; si plus grand, x=1
```

Utilisation des instructions de comparaison conditionnelle

Exemples d'exécution conditionnelle

Exemple Addition multi-mots (propagation de retenue)

On veut additionner deux nombres de 64-bits X et Y et sauvegarder le résultat dans Z. Nous avons besoins de deux registres par nombre. Sauvegarder X dans r1:r0, Y dans r3:r2, et Z dans r5:r4 (notation – MSW:LSW)

Alors:

"S" à la fin de l'instruction signifie qu'on veut mettre à jour les codes conditions à la fin de l'addition.

De même, si nous voulions soustraire les deux nombres :

Instructions de branchement

□ B : Branch.

Branchement vers une adresse absolue codée sur 24 bits. b routine ; pc:=@routine

Les 24 bits du déplacement ne permettent, une fois décalés, d'atteindre que des adresses éloignées de ±16Mo. Pour effectuer un saut lointain, on effectue un chargement ou un calcul avec le pc comme destination.

□ bl : Branch with Link.

Saut avec sauvegarde du pc dans r14.

bl routine ; r14:=pc puis pc:=@routine Permet de limiter les accès mémoire lors des appels de sous-programmes.

Instructions de branchement

Branch	Interpretation	Normal uses
В	Unconditional	Always take this branch
BAL	Always	Always take this branch
BEQ	Equal	Comparison equal or zero result
BNE	Not equal	Comparison not equal or non-zero result
BPL	Plus	Result positive or zero
BMI	Minus	Result minus or negative
BCC	Carry clear	Arithmetic operation did not give carry-out
BLO	Lower	Unsigned comparison gave lower
BCS	Carry set	Arithmetic operation gave carry-out
BHS	Higher or same	Unsigned comparison gave higher or same
BVC	Overflow clear	Signed integer operation; no overflow occurred
BVS	Overflowset	Signed integer operation; overflow occurred
BGT	Greater than	Signed integer comparison gave greater than
BGE	Greater or equal	Signed integer comparison gave greater or equal
BLT	Less than	Signed integer comparison gave less than
BLE	Less or equal	Signed integer comparison gave less than or equal
BHI	Higher	Unsigned comparison gave higher
BLS	Lower or same	Unsigned comparison gave lower or same

Instructions de contrôle

- B{<cond>} label
- cond: EQ, NE, HS, LO, ... (14 au total dont une partie pour les nombres non signés, une autre pour les nombres signés)
- Teste les codes conditions
- □ Branchement si condition vérifiée
- □ label sera remplacé par le déplacement entre l'adresse de l'instruction B et l'adresse de l'instruction cible par l'assembleur.

Instructions de contrôle

- tst: TeST. Test de bit(s).
 tst r1,#3; r1 ET 3, bits d'état N et Z mis en place selon
 le résultat.
 Le bit C est mis en place par le décalage éventuel.
- teq: Test EQuality. Teste l'égalité de deux registres avec un OU exclusif. teq r0,r1; r0(XOR)r1, bits d'état N et Z mis en place selon le résultat. Le bit C est mis en place par le décalage éventuel.
- cmp : Compare.
 Comparaison de deux valeurs par soustraction. cmp r0,r1 ;
 r0-r1, bits d'état N et Z mis en place selon le résultat.
 Les bits C et V sont mis en place par l'ALU.
- cmn : Compare Negative.
 Comparaison avec négation du second opérande.
 cmn r0,r1 ; r0+r1, bits d'état N et Z mis en place selon le
 résultat. Les bits C et V sont mis en place par l'ALU.

Instructions arithmétiques et logiques

Constituées de:

□ Arithmétiques: ADD ADC SUB SBC RSB RSC

Logiques: AND ORR EOR BIC

Comparaisons: CMP CMN TST TEQ

Affectation de données: MOV MVN

 Toutes ces instructions ne fonctionnent qu'entre registres mais jamais avec la mémoire. C'est un architecture type Load & Store Syntaxe:

<Operation>{<cond>}{S} Rd, Rn, Operand2

- Les instructions de comparaison mettent à jours les flags Elles n'ont pas besoin de registre destinataire de résultat Rd
- Le deuxième opérande est transmis à l'ALU au travers le registre à décalage.

Instructions arithmétiques et logiques

- □ Modes d'adressage : reg, reg | imm
- □ add[s] rd, rs1, rs2
- □ adc[s] rd, rs1, rs2
- sub[s] rd, rs1, rs2
- □ sbc[s] rd, rs1, rs2
- □ rsb[s] rd, rs1,#imm
- □ rsc[s] rd, rs1,#imm
- mul et ses variantes
- and orr eor bic

;rd
$$\leftarrow$$
 rs1+rs2

;rd
$$\leftarrow$$
 rs1+rs2+bit C de CPSR

;rd
$$\leftarrow$$
 rs1-rs2

$$rs \leftarrow rs1 - rs2 - !CPSR[C]$$

$$:rd \leftarrow \#imm - Rs1$$

;rd
$$\leftarrow$$
 #imm - rs1 - !CPSR[C]

!CPSR[C] = Not (Carry Flag)

Les opérations logiques

• Ci-dessous quelques opérations sur des bits

```
AND r0, r1, r2 ; r0 := r1 and r2 (bit-by-bit for 32 bits)
ORR r0, r1, r2 ; r0 := r1 or r2
EOR r0, r1, r2 ; r0 := r1 xor r2
BIC r0, r1, r2 ; r0 := r1 and not r2
```

• BIC signifie Bit-Clear. Chaque bit à « 1 » dans le deuxième opérande va mettre à « 0 » le bit correspondant dans le premier opérande


Les instructions d'affectation (MOV)

Ci-dessous des exemples d'affections de registres avec l'instruction MOV


```
MOV r0, r2 ; r0 := r2
MVN r0, r2 ; r0 := not r2
```

MOVN veut dire MOV négatif (valeurs inversées)

r2: 0101 0011 1010 1111 1101 1010 0110 1011 r0: 1010 1100 0101 0000 0010 0101 1001 0100



LSL #imm ou Ri LSR #imm ou Ri ASR #imm ou Ri ROR #imm ou Ri RRX Décalage possible du 2ème opérande




•lsl : Logical Shift Left.

Décalage logique des bits d'un registre vers la gauche. add r0,r1,r2,ls1#2; r0:=r1+r2*(2**2)=r1+r2<<2 Mov r0, r0, ls1#3

•lsr : Logical shift Right.


Décalage logique des bits d'un registre vers la droite. add r0,r1,r2,lsr r3; r0:=r1+r2/(2**r3)=r1+r2>>r3



•asl : Arithmetic Shift Left.

asl est un synonyme de lsl. Il est préférable d'utiliser le mnémonique lsl à la place.

•asr : Arithmetic Shift Right. Décale un registre vers la droite en conservant son signe.




•ror : ROtate Right.

Fait "tourner" le registre sur lui-même de gauche à droite. add r0,r0,r1,ror #1; r0:=r0+(r1>>>1+ $(r1\ ET\ 1)<<31)$ Remarquez que rol n'existe pas, il faut utiliser cette instruction avec (32-n) rotations pour l'émuler.

•rrx : Rotate Right eXtended.

Rotation de 1 bit de gauche vers la droite sur 33 bits, avec le Carry. add r0,r1,r2,rrx; r0:=r1+(r2|c)>>>1+ (c<<32) La retenue $\bf C$ est écrasé par le dernier bit décalé hors du registre.



Utilisation du registre à décalage

Exemple 1:

$$r0 = r1 * 5 = r1 + (r1 * 4)$$
 $\Rightarrow ADD r0, r1, r1, LSL #2$

Exemple 2:

r2 = r3 * 105 = r3 * 15 * 7 = r3 * (16 - 1) * (8 - 1)

$$\Rightarrow$$
 RSB r2, r3, r3, LSL #4; r2 = (r3 * 2⁴ -r3) = r3 * 15
 \Rightarrow RSB r2, r2, r2, LSL #3; r2 = (r2 * 2² -r2) = r2 * 7

□ RSB rd, rs1,rs2 ;rd \leftarrow (rs2 – rs1)

Valeurs immédiates (constantes)

- Aucune instruction ARM7 ne peut contenir une constante codée sur 32 bits.
- Les valeurs immédiates doivent être codées sur 8 bits:

```
MOV r5,r6 ; r5 \leftarrow r6

MOV r8,#255 ; r8 \leftarrow 255 (ou 0xFF)

MOV r4,#256; Pas autorisé

MVN r9,#0 ; r9 \leftarrow 255
```

Comment charger une constante à 32 bits?

- Utiliser la pseudo-instruction:
 - □ LDR rd, = const
- Exemple

```
pseudo-instructions

LDR r0,=0xFF

NOV r0,#0xFF

LDR r0,=0x55555555

LDR r0,[PC,#Imm12]
...
DCD 0x55555555

Adresse DCD
```

Multiplication

Syntaxe:

```
MUL{<cond>}{S} Rd, Rm, Rs
```

$$Rd = Rm * Rs$$

MLA{<cond>}{S} Rd,Rm,Rs,Rn

$$Rd = (Rm * Rs) + Rn$$

- \square MLA = Multiplication + Accumulation
- Nombre de cycles d'horloge
 - L'instruction de base MUL
 - 2-5 cycles sur ARM7TDMI

Premiers modes d'adressage

Adressage d'un registre

r5

Valeur immédiate (indiquée par #)

```
#1
#0xF0
#0b10001100
```

- Adressage d'une case mémoire
 - Divers modes existent :


```
str : STore Register : Écriture d'un mot (ou octet si strb) en mémoire
ldr : LoaD Register : Lecture d'un mot (ou octet si strb) en mémoire
stm : Écriture d'un ou plusieurs mots en mémoire
ldm : LoaD Multiple : Lecture d'un ou plusieurs mots en mémoire
```

```
debut
               add r3,pc,#4 ;r3 \leftarrow pc+4
                                   ; r3 pointe vers src
               DCD 1,2,3,4,5,6,7,8
  src
debut
             adr
                     r3, src ; pseudo-instruction
                                 ; obtention de l'adresse de src
                                 ;r3 pointe vers src
             DCD 1,2,3,4,5,6,7,8
src
```

Utilisation de la pseudo instruction ADR – C'est comme une instruction normale sauf que c'est une directive d'assemblage. L'assembleur va la traduire en une ou plusieurs vraies instructions.

L'exemple suivant copie les données de TABLE 1 à TABLE2

сору	ADR r1, TABLE1	; r1 pointe vers TABLE1
	ADR r2, TABLE2	; r2 pointe vers TABLE2
	LDR r0, [r1]	; charge 1ère valeur
	STR r0, [r2]	; et la sauvgde ds TABLE2
TABLE1	DCD 6.3,9,14,33	; <source des="" données=""/>
TABLE2	DCD 0,0,0,0,0	; <destination des="" données=""></destination>



- •Solution: Le compteur programme PC (r15) est souvent proche de l'adresse de la donnée désirée
- ADR r1, TABLE1 est traduite en une instruction qui rajoute ou soustrait une valeur constante au PC (r15) et met le résultat dans r1
- Cette constante est connue sous le nom d'offset relatif au PC (PC-relative offset), et est calculée comme :
 adr_de_table1 (valeur_PC)
- •Valeur PC = Adresse instruction en cours d'exécution + 8 = 0000 8008
- •Le saut (offset) est de (00008090 00008008) = 0x88

Utilisation de la pseudo instruction ADR -

Copions la suite des données de TABLE 1 à TABLE2

сору	ADR r1, TABLE1	; r1 pointe vers TABLE1
	ADR r2, TABLE2	; r2 pointe vers TABLE2
	LDR r0, [r1]	; charge 1ère valeur
	STR r0, [r2]	; et la sauvgde ds TABLE2
	ADD r1, r1, #4	; r1 pointe le mot suivant
	ADD r2, r2, #4	; r2 pointe le mot suivant
	LDR r0, [r1]	; charge 2ème valeur
	STR r0, [r2]	; et la sauvgde ds TABLE2
TABLE1	DCD 6,3,9,14,33	; <source des="" données=""/>
TABLE2	DCD 0,0,0,0,0	; <destination des="" données=""></destination>

Adressage d'une case de la mémoire

- □ Une adresse = 32 bits
- □ Une instruction = 32 bits et contient code opératoire, ...
- On ne peut pas mettre une adresse sous forme immédiate dans le code de l'instruction
 - Mettre l'adresse dans un registre et utiliser le contenu de ce registre pour accéder à la mémoire

Instructions d'accès à la mémoire

- ldr <reg>,<am> ; <am>= adresse
 mémoire
 - copie d'un mot de la mémoire dans un registre
- □ ldrb <reg>,<am>
 - copie d'un octet
- \square str <reg>,<am>
 - écriture d'un mot en mémoire
- \square strb <reg>,<am>
 - □ écriture d'un octet

Exemple pour Load

□ Avant:

```
> r0 = 0x0000000
> r1 = 0x00070000
> mem32[0x00070000] = 0x00000005
<br/>
```

□ Après:

```
 r0 = 0x00000005
```

$$r1 = 0x00070000$$

Modes d'adressage de la mémoire

- □ [Ri]
- □ [Ri, #imm]
 - □ Pré-indexé
 - Accès à des champs d'une structure, accéder à des paramètres et des variables locales dans la pile
- □ [Ri,Rj]
 - □ Pré-indexé
 - Accès à un élément d'un tableau (base + index)
 - □ Possibilité de décalage sur Rj (LSL, LSR, ...)


Modes d'adressage pré-indexé

Avant:

- > r0 = 0x00000000
- r1 = 0x00007000
- \rightarrow mem32[0x00007000] = 0x00001000
- \rightarrow mem32[0x00007004] = 0x00002000
- ✓ Pré-indexation: LDR r0, [r1, #4]

Après:

- r0 = 0x00002000
- r1 = 0x00007000



Modes d'adressage pré-indexé

Amélioration du programme précédent

сору	ADR r1, TABLE1	; r1 pointe vers TABLE1
	ADR r2, TABLE2	; r2 pointe vers TABLE2
	LDR r0, [r1]	; charge 1ère valeur
	STR r0, [r2]	; et la sauvgde ds TABLE2
	LDR r0, [r1, #4]	; charge 2ème valeur
	STR r0, [r2, #4]	; et la sauvgde ds TABLE2
TABLE1		; <source des="" données=""/>
TABLE2		; <destination des="" données=""></destination>
TABLE2		; <destination des="" données=""></destination>

Modes d'adressage pré-indexé

Avant:

- > r0 = 0x00000000
- r1 = 0x00007000
- \rightarrow mem32[0x00007000] = 0x00001000
- \rightarrow mem32[0x00007004] = 0x00002000
- ✓ Pré-indexation avec mise à jour: LDR r0, [r1, #4]!

Après:

- $r0 = 0 \times 00002000$ LDR r0, [r1, #4]! ; r0 := mem₃₂ [r1 + 4] $r1 = 0 \times 00007004$; r1 := r1 + 4
- Indique que l'instruction doit mettre à jour le registre de base à la fin du transfert de données.

Modes d'adressage de la mémoire

- □ [Rn],#imm
 - post indexé(accès avec Rn puis incrémentation de Rn)
- □ [Rn, #imm]! ou [Ri, Rj]!
 - auto indexé
 - □ accès à mem[Ri+#imm] ou mem[Ri+Rj]
 - Mise à jour :Ri = Ri + #imm ou Ri = Ri + Rj

Modes d'adressage post-indexé

Avant:

- r0 = 0x00000000
- > r1 = 0x00007000
- \rightarrow mem32[0x00007000] = 0x00001000
- = mem32[0x00007004] = 0x00002000
- \checkmark Post-indexation: LDR r0, [r1], #4

Après:

- r0 = 0x00001000
- r1 = 0x00007004


```
LDR r0, [r1], #4 ; r0 : = mem<sub>32</sub> [r1]
; r1 := r1 + 4
```

Modes d'adressage post-indexé

Amélioration du programme précédent

/		
сору	ADR r1, TABLE1	; r1 pointe vers TABLE1
	ADR r2, TABLE2	; r2 pointe vers TABLE2
Boucle	LDR r0, [r1], #4	; charge 1ère valeur
	STR r0, [r2], #4	; et la sauvgde ds TABLE2
	???	; si plus, aller à <i>Boucl</i> e
TABLE1		; <source des="" données=""/>
TABLE2		; <destination des="" données=""></destination>

Modes d'adressage de la mémoire



Initialisation des éléments d'un tableau de 10 octets avec les 10 premiers entiers

Programme

	AREA tableau, CODE, READONLY		; donne le nom du bloc	
	ENTRY		; marque la première instruction	
debut	MOV	r0,#0	; r0 = i	
	ADR	r1,tab	; r1 = Adresse de tab	
boucle	CMP	r0,#10		
	BCS	fin	; C arry S et. Bran. Si r0≥10	
			pour nombres non signés;	
	STRB	r0,[r1],#1	; tab[i] ← I	
			; r1 ← r1 + 1	
	ADD	r0,r0,#1	; $r0 \leftarrow r0 + 1$	
	В	boucle		
Fin	SWI	0x123456	; sortie du programme	
Tab	DCB	0,0,0,0,0,0,0,0,0,0 ; D efine	e Constant Byte (octet) 8 bits	
		; réserve place	pour 10 bytes init. à 0	
END ; f		; fin de fichie	r	

- □ Pour un tableau de mots de 32 bits
- □ STR r0, [r1], #4

Mettre une valeur de 32 bits dans un registre

- Coder la valeur 32 bits dans le programme de sorte qu'elle soit en mémoire à l'aide de DCD
- Placer dans un registre l'adresse de cette valeur en la calculant par rapport à l'adresse de l'instruction

Astuce pour éviter quelquefois un ldr ,=


- Chargement depuis la mémoire long
- Quelquefois on peut remplacer un ldr ,= par un mvn
- Exemple:

```
mov r7,#0xFF00FFFF ; impossible mvn r7,#0x00FF0000 r7 <- 0xFF00FFFF
```

Charger/Sauvegarder instructions multiples

- □ Les instructions LDR et STR peuvent uniquement charger/sauvegarder un unique mot de 32 bits.
- ARM peut charger/sauvegarder n'importe quel sous-ensemble des 16 registres en une seule instruction. Par exemple:

```
LDMIA r1, {r0, r2, r4} ; r0 := mem32[r1]
; r2 := mem32[r1+4]
; r4 := mem32[r1+8]
```




Charger/Sauvegarder instructions multiples

- N'importe quels registres peuvent être spécifiés. Cependant, il faut faire attention si vous incluez r15 (PC), vous forcez un saut (branchement) dans votre programme.
- □ L'instruction complémentaire à LDMIA est l'instruction STMIA :


Par exemple:

```
STMIA r1, {r0, r2, r4} ; mem32[r1] := r0
; mem32[r1+4] := r2
; mem32[r1+8] := r4
```



Mise à jour de l'adresse de base dans le cas Chargt./Sauvegarde multiples

Jusqu'ici, r1, le registre de base, n'a pas été
 changé. Vous pouvez mettre ce registre pointeur
 à jour en rajoutant !! après r1 dans l'instruction :



Les 4 variantes de STM


Les registres avec des numéros élevés sont dans les adresses hautes

IA: Incrémenter Après (After)

IB: Incrémenter Avant (Before)

DA: Décrémenter Après (After)

DB: Décrémenter Avant (Before)



SI ... alors

```
si condition
alors corps_alors
...
```



B_condition_inverse etq_suite_si instructions du corps_alors etq_suite_si

•••

```
si a ==0
alors a=a+1
b=a

tst R1; cmp a, #0
bne finsi
add R1, R1, #1; a+1
finsi R2=R1; b=a
```

SI ... alors

```
; Si ( (a==b) && (c==d)) alors e := e + 1;

CMP r0, r1 ; r0 contient a, r1 contient b

CMPEQ r2, r3 ; r2 contient c, r3 contient d

ADDEQ r4, r4, #1 ; e := e+1
```

- Il faut remarquer que si la première comparaison trouve une inégalité, les deux instructions suivantes ne seront pas exécutées.
- Le « && » logique dans le « Si » est implémenté en mettant la deuxième comparaison conditionnelle. On aurait pu utiliser les branchements!

SI ... alors ... sinon

```
si condition
alors corps_alors
sinon corps_sinon
```

```
si a ==0
alors a=a+1
sinon a=a+2
b=a
```



```
tst R1
bne sinon
add R1, R1, #1
b finsi
sinon add R1,R1,#2
finsi mov R1,R1
```

Tant que


```
tant que <cond>
faire

corpstantque

corps tantque

goto tantque

fintantque: ...
```




Astuce: utilisation de l'extension S

```
cmp r1,#0
tantque
  cmp r1,#0
                                     tantque
  bls fintantque
                                       bls fintantque
  sub r1, r1, #1
                                        subs r1, r1, #1
  b tantque
                                       b tantque
fintantque ...
                                     fintantque ...
                    cmp r1,#0
                                             Inutile si on est sûr
                                             que r1 >0
                    bls fintantque
                  tantque
                    subs r1, r1, #1
                    bgt tantque
                  fintantque ...
```


Pour = tant que

Pour i allant de 1 à N par pas de 1

. . .



i =1
Tant que i <= N
...
i=i+1



Voir le transparent précédent!

Somme des 10 premiers entiers

```
Algorithme:
  somme \leftarrow 0;
  pour i = 1 à 10 faire
    somme \leftarrow somme + i;
Programme :
             AREA somme, CODE, READONLY ; donne le nom du bloc
             ENTRY
                    r0, #0 ; r0 = somme
  Debut
            MOV
                    r1, #1 ; r1 = I
             MOV
                    r1,#10
  Boucl
         CMP
                    fin ; Branchement si supérieur
             BHT
             ADD
                    r0,r0,r1; somme \leftarrow somme + i
                    r1, r1, #1 ; i \leftarrow i + 1
             ADD
                    boucl
             В
  Fin
                    0x123456 ; arrêt exécution program.
             SWI
                             ;Fin fichier
             END
```

L'idée de la Pile

Une pile (en anglais stack) est une structure de données (partie de la mémoire) fondée sur le principe « dernier arrivé, premier sorti » (ou LIFO pour Last in, First out),.

Propriétés intéressantes de la pile:

- Allocation et libération par un simple ajustement de pointeur.
- Gestion simple :
- Push et Pop.

<u>Définition</u>: La **PILE est une** zone mémoire RAM gérée par des pointeurs qui permettent de transférer rapidement des données dans des cases mémoires selon un protocole bien établi.


L'idée de la Pile

- •Les instructions de load/store multiples peuvent être utilisées pour implémenter une LIFO appelée Pile.
- •La Pile est une portion de la mémoire principale utilisée pour sauvegarder les données temporairement.
- •L'opération PUSH permet de sauvegarder de nombreux registres dans la Pile .


PUSH {r1, r3-r5, r14}

L'idée de la Pile

PUSH {r1, r3-r5, r14}



Mise en œuvre de la Pile



Autre implémentation: Remplissage vers les adresses Hautes.

PUSH vers la Pile


Bien noter les propriétés de l'opération PUSH :

- r13 est comme le pointeur d'adresses. On l'appelle STACK POINTER (SP).
- La Pile évolue vers les adresses mémoire basses. Pour sauvegarder des valeurs dans la Pile, le Pointeur de Pile est décrémenté après chaque usage (cas du mode STMDA).
- ARM n'a pas l'instruction PUSH mais on peut utiliser l'une des instructions STM pour son implémentation.

STMDA r13!, {r1, r3-r5, r14} ; Push r1, r3-r5, r14 vers Pile ; Pile évolue vers le bas de Mém. ; r13 pointe vers la place libre.

PUSH vers la Pile


Instruction équivalente : STMED



L'opération POP

L'opération complémentaire de PUSH est l'opération POP.

POP {r1, r3-r5, r14}



L'opération POP

•ARM ne dispose pas de l'instruction POP. On peut utiliser :

LDMIB r13!, {r1, r 3-r5, r 14}

; Pop r1, r3-r5, r 14 de la Pile

•Qui est équivalente à :

LDMED r13!, {r1, r 3-r5, r 14}

; Pop r1, r3-r5, r 14 de la Pile

Manipuler la Pile

4 modèles de pile existent

 Le modèle ascending/Descending : on empile vers les adresses croissantes (ascending) ou décroissantes (Descending)


 Le modèle Full/Empty : le pointeur de pile (SP) pointe le dernier élément rangé dans la pile (Full) ou bien vers la case libre (Empty)

Manipuler la Pile

```
r13!, {r0-r5}; Push onto a Full Ascending Stack
LDMFA r13!, {r0-r5}; Pop from a Full Ascending Stack
STMFD r13!, {r0-r5}; Push onto a Full Descending Stack
LDMFD r13!, {r0-r5}; Pop from a Full Descending Stack
STMEA r13!, {r0-r5}; Push onto an Empty Ascending Stack
LDMEA r13!, {r0-r5}; Pop from an Empty Ascending Stack
     r13!, {r0-r5}; Push onto Empty Descending Stack
STMED
LDMED r13!, {r0-r5}; Pop from an Empty Descending Stack
```

Sous-programme

- Les sous-programmes nous permettent de rendre notre code plus modulaire et donc plus réutilisable et compréhensible.
- La structure générale d'un sous-programme dans un programme est :



Sous-programme

• BL nom_sous_pgme (Branch-and-Link) est l'instruction de saut vers le sous-programme.

```
BL label ; r14 \leftarrow pc - 4 ; pc \leftarrow label
```

Elle effectue les opérations suivantes :

- 1) Elle sauvegarde la valeur du PC (qui pointe vers l'instruction suivante) dans r14. C'est l'adresse du retour.
- 2) Elle charge le **PC** avec l'adresse du sous-programme. Ce qui permet d'effectuer le saut (Branch).
- BL utilise toujours r14 pour l'adresse de retour. r14 est appelé linkregister (peut être noté lr ou bien r14).
- Le retour depuis le sous-programme est simple : remettre r14 dans le PC (r15). « MOV PC, R14 ; pc ← r14 »


Sous-programmes imbriqués

- □ Écrasement de R14 suite au second appel!
- Nécessité de sauvegarder R14 dans la pile avant le second appel au sous-programme.

Sous-programmes imbriqués


```
BL SUB1
                                   ; saut vers un sous-programme 1
SUB1 STMED r13!, {r0-r2, r14}; Push les registres de travail & de link vers pile
        BL SUB2
                                  ; saut vers un sous-programme imbriqué
        LDMED r13!, {r0-r2, r14}; POP les registres de travail & de link
                                  Retour vers programme principal
        MOV pc, r14
SUB<sub>2</sub>
        MOV pc, r14
                                  Retour vers programme appelant SUB1
```

Sous-programmes imbriqués



Effets des sous-programmes imbriqués

SUB1 appelle un autre sous programme **SUB2**. Supposant que **SUB2** sauvegarde aussi son registre de lien (r14) ainsi que ses registres de travail, la pile va ressembler à :



Variables locales

- Les registres sont des variables globales
- Pour les utiliser comme des variables locales
 - Empiler leur contenu en début de sous-programme
 - Dépiler en fin de sous-programme

```
sp1 STMFA r13!, {r5, r14} ; r13 est le SP
...
ici je fais ce que je veux avec r5
...
LDMFA r13!, {r5, r15} ; r15=PC←r14
```

Fonctions(retour de valeur)

- Utiliser une variable globale
 - registre libre ou une case mémoire 🕾
 - registre : ne pas empiler et dépiler le registre au début et à la fin du sous-programme!
- Utiliser la pile
 - Dans le programme principal, réserver une case dans la pile en incrémentant le pointeur r13
 - Dans le sous-programme, écrire dans cette case
 - Attention, entre-temps, on a peut-être empilé des valeurs!
 - Calculer le déplacement
 - Dans le programme appelant, après l'appel, récupérer la valeur et décrémenter le pointeur de pile


Fonctions(retour de valeur)

```
appelant
                                                          Adresses hautes
  add r13, r13, #4 ; (1)
                                                      r14
  bl sp1
                                                      r2
  LDMFA r13!,{r7};r7←r1
                                                      r1
                                    r1
sp1
  STMFA r13!, \{r1, r2, r14\}; (2)
  ici, calcul de la nouvelle valeur de r1
                                                           Adresses basses
  STR r1, [r13, #-12]; nb elts empiles * 4 (3)
               r13!, \{r1, r2, r15\} ; r15=PC \leftarrow r14
  LDMFA
```

Passage de paramètres

- Utiliser une variable globale
 - registre libre ou une case mémoire 😊
- □ Par la pile
 - Dans le programme appelant, empiler les paramètres
 - Dans le programme appelé, les récupérer en utilisant le bon déplacement par rapport à r13

Passage de paramètres par la pile



Astuce : l'emplacement du paramètre peut être utilisé pour renvoyer une valeur...