Universidad Politécnica de Madrid

Escuela Técnica Superior de Ingenieros de Telecomunicación



Máster Universitario en Ingeniería de Sistemas Electrónicos

Trabajo Fin de Máster

Diseño e implementación de un sistema de comunicación digital de audio basado en microcontrolador y dispositivo FPGA

Nizar El Azeouzi Amine

15 de octubre de 2026

Grado en XXXXXXXXXXXXXXXXXX

Trabajo Fin de Grado

Título: .....

Autor: D. .....

Tutor: D. .....

Ponente: D. .....

Departamento: .....

Miembros del Tribunal

Presidente: D. .....

Vocal: D. .....

Secretario: D. .....

Suplente: D. .....

Los miembros del tribunal arriba nombrados acuerdan otorgar la calificación de: .....

Madrid, a de de 20...



UNIVERSIDAD POLITÉCNICA DE MADRID

ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN

MÁSTER UNIVERSITARIO EN INGENIERÍA DE SISTEMAS ELECTRÓNICOS

TRABAJO FIN DE MÁSTER

Diseño e implementación de un sistema de comunicación digital de audio basado en microcontrolador y dispositivo FPGA

Autor:
Nizar El Azeouzi Amine

Tutor:
Dr. Juan Antonio López Martín

Madrid, 2026

Resumen

La transmisión y el control de señales de audio digital en sistemas empotrados de tiempo real requieren un cumplimiento riguroso de restricciones temporales y una correcta secuencia de configuración de los circuitos integrados de acondicionamiento y potencia. En las etapas de diseño hardware, la ausencia de instrumentación adecuada dificulta el diagnóstico de errores a nivel de bus físico y señalización lógica.

Para resolver este desafío, el presente Trabajo Fin de Máster aborda el diseño, la implementación en VHDL y la validación experimental de un sistema completo de comunicación digital de audio basado íntegramente en un dispositivo FPGA (Xilinx Artix-7 en la plataforma Digilent Nexys 4 DDR). En la fase actual del desarrollo, la FPGA asume de forma completamente autónoma la gestión de las comunicaciones y el procesado de audio, implementando en lógica síncrona dedicada:

1. **Controlador maestro hardware I^2C:** Diseñado mediante máquinas de estados finitos (FSM) para la inicialización determinista, configuración de volumen y parametrización de registros internos de un amplificador de audio digital de alta eficiencia (Texas Instruments TAS2110).
2. **Transceptor de audio digital I^2S y reproductor de sonido:** Módulo de generación de relojes síncronos (*Bit Clock* SCK y *Word Select* WS) y serialización de muestras PCM almacenadas en memoria interna de bloque (BRAM), garantizando una emisión de audio en tiempo real continua y libre de cortes (*underruns*).
3. **Control de periféricos visuales auxiliares:** Interfaz de control y señalización para matrices de LEDs direccionables (APA102) que proporcionan retroalimentación de estado del sistema.

Para garantizar la fiabilidad del sistema sin alterar la integridad eléctrica de los buses ni recurrir a intrusiva instrumentación externa, se explotan los recursos de depuración interna de Vivado. Se despliegan núcleos de *Integrated Logic Analyzer* (ILA) para capturar ciclo a ciclo el tráfico binario en las líneas físicas (SCL, SDA, SCK, WS, SD), así como núcleos de *Virtual Input/Output* (VIO) que actúan como interfaz de control interactivo en tiempo de ejecución.

Esta arquitectura autónoma en FPGA consolida la capa física y de transporte de audio, sirviendo como núcleo validado para la integración posterior del enlace de comandos con un microcontrolador anfitrión dentro del marco global del proyecto.

Palabras clave: FPGA, Xilinx Artix-7, Audio Digital, Bus I^2C, Bus I^2S, Amplificador TAS2110, ILA, VIO, VHDL, Instrumentación Embebida.

Agradecimientos

...

Índice general

Resumen II

Agradecimientos III

Lista de acrónimos VII

1. Introducción y objetivos 1
1.1. Introducción y Motivación . . . 1
1.2. Objetivos del Proyecto . . . 2
1.3. Planificación y Fases de Desarrollo . . . 2

2. Marco teórico y estado del arte 4
2.1. Ejemplo . . . 4

3. Diseño y desarrollo del sistema 5
3.1. Arquitectura General del Sistema y Dominios de Reloj . . . 5
3.1.1. Distribución de Dominios de Reloj (Clock Domains) . . . 5
3.2. Subsistema de Almacenamiento Masivo en Tarjeta SD . . . 6
3.2.1. Características del Medio de Almacenamiento y Capa Física Interna 6
3.2.2. Interfaz en Modo SD Nativo de 1 Bit frente a Modo SPI . . . 6
3.2.3. Estructura de la Trama de Comandos (52 bits) y Generación de CRC-7 . . . 7
3.2.4. Secuencia de Inicialización de la Tarjeta SD . . . 7
3.2.5. Lectura Síncrona de Sectores (`CMD17`) y Vuelco Directo a FIFO . . . 8
3.3. Sistema de Archivos FAT32 y Acceso a Pistas de Audio . . . 9
3.3.1. Justificación del Formato FAT32 y Audio PCM sin Compresión (WAV) . . . 9
3.3.2. Estructuras de Datos del Estándar FAT32 de Microsoft . . . 9
3.3.3. Navegación Lógica y Búsqueda de Pistas en la FPGA . . . 10
3.4. Análisis de Ancho de Banda, Desacoplo de Tasas y FIFO Elástica . . . 11
3.4.1. Cálculos Formales de Velocidad y Tiempos de Transferencia . . . 11
3.4.2. Dinámica de la FIFO Streaming y Control de Flujo (`prog_full`) . . . 12
3.5. Canal de Audio Digital y Modulación I^2S . . . 12
3.5.1. Extractor Síncrono PCM (`audio_player.vhd`) . . . 12
3.5.2. Transmisor I^2S (`i2s_transceiver.vhd`) . . . 12
3.6. Controlador Maestro I^2C y Amplificador TAS2110 . . . 13
3.6.1. Secuencia Crítica de Inicialización en Página 0 . . . 13
3.7. Controlador Serie de LEDs APA102 y Display 7 Segmentos . . . 13
3.7.1. Topología en Cascada (*Daisy-Chain*) y Transmisión Serie . . . 13
3.7.2. Transmisor Serie Síncrono de Dos Hilos (`apa102_ctrl.vhd`) . . . 14
3.7.3. Multiplexación del Display de 7 Segmentos (`top_system.vhd`) . . . 15
3.8. Análisis Forense y Resolución de Bugs Críticos en Demo v2.0 . . . 15

3.9. Mapeo de Diagnóstico y Telemetría en Hardware 16

4. Validación experimental y resultados **18**

5. Conclusiones y líneas futuras **19**
5.1. Conclusiones 19
5.2. Líneas futuras 19

Bibliografía **20**

Anexo A: Aspectos éticos, económicos, sociales y ambientales **23**

Anexo B: Presupuesto económico **24**

Índice de figuras

1.1. Estructura de bloques del sistema implementado sobre la FPGA. 1

3.1. Interconexión síncrona en cascada de los 16 módulos APA102. 14

Índice de tablas

3.1. Estructura de la trama de comando serie de 52 bits en modo SD nativo. . . 7
3.2. Campos fundamentales de la estructura BPB en el sector de arranque FAT32. 9
3.3. Estructura de una entrada de directorio de 32 bytes en FAT32. 10
3.4. Mapeo de diagnóstico en los 16 LEDs de la Nexys 4 DDR. 17

5.1. Presupuesto económico 24

Lista de acrónimos

Acrónimo *Significado...*

1. Introducción y objetivos

1.1. Introducción y Motivación

El desarrollo de sistemas de audio digital en dispositivos empotrados requiere coordinar adecuadamente la transferencia de datos y la configuración de los circuitos integrados de audio. Para que la reproducción sea correcta, es necesario mantener un sincronismo de fase preciso entre los relojes de bit y muestreo en el bus de audio (I^2S), así como secuenciar de forma adecuada los comandos de configuración en el bus de control (I^2C).

En las fases de integración y depuración, identificar fallos en las líneas físicas de comunicación suele ser complejo, ya que los problemas suelen deberse a desajustes temporales en las tramas o a errores en la escritura de registros internos. Para abordar este desarrollo, este Trabajo Fin de Máster plantea un sistema de audio digital implementado sobre una FPGA Xilinx Artix-7 (placa Digilent Nexys 4 DDR [1]). En lugar de emplear un microcontrolador convencional para gobernar los buses, la propia FPGA genera y gestiona las interfaces hardware en lógica síncrona.




Figura 1.1: Estructura de bloques del sistema implementado sobre la FPGA.

El planteamiento de este diseño sobre la FPGA aporta dos aspectos clave en el desarrollo:

1. **Control de protocolos en hardware:** La FPGA integra una máquina de estados finitos (FSM) para el bus I^2C bajo la especificación de NXP [2] que inicializa y ajusta los registros del amplificador TAS2110 [3]. A su vez, implementa la lógica de transmisión I^2S para volcar hacia el amplificador las muestras de audio almacenadas localmente en bloques de memoria BRAM.

2. **Depuración mediante instrumentación integrada:** El uso de los núcleos ILA y VIO de Vivado [4] permite monitorizar el tráfico en las líneas físicas (`SCL`, `SDA`, `SCK`, `WS`, `SD`) y forzar señales de prueba desde el propio entorno de desarrollo, sirviendo como apoyo y complemento al instrumental de laboratorio.

Como caso práctico para validar el funcionamiento del sistema, se desarrolla el prototipo de un timbre digital interactivo, verificando la inicialización del amplificador y la reproducción síncrona de las secuencias de sonido almacenadas.

1.2. Objetivos del Proyecto

El objetivo general de este Trabajo Fin de Máster consiste en **diseñar, implementar en VHDL y validar experimentalmente sobre una FPGA Nexys 4 DDR un sistema de comunicación y control de audio digital capaz de gobernar un amplificador externo y reproducir sonido de forma autónoma**.

Para alcanzar este objetivo principal, se establecen los siguientes **objetivos específicos**:

1. **Diseño del controlador maestro I^2C en VHDL:** Desarrollar e implementar una máquina de estados finitos (FSM) que permita inicializar y configurar los registros de control del amplificador de audio digital Texas Instruments TAS2110 [3].

2. **Implementación del transmisor de audio I^2S:** Diseñar la lógica síncrona para la generación determinista de los relojes de audio (*Bit Clock* SCK y *Word Select* WS) y la serialización continua de tramas de datos hacia el amplificador.

3. **Gestión de almacenamiento interno de audio:** Configurar memoria de bloque interna (BRAM) en la FPGA para alojar muestras de sonido PCM y diseñar el módulo de control para su direccionamiento y lectura secuencial.

4. **Integración de instrumentación embebida (ILA y VIO):** Instanciar núcleos de análisis lógico (*Integrated Logic Analyzer*) y puertos virtuales (*Virtual Input/Output*) [4] para monitorizar las líneas físicas de comunicación y gobernar el disparo de eventos desde Vivado.

5. **Control de periféricos auxiliares e integración:** Desarrollar un módulo de serialización serie de dos hilos (reloj generado y datos) para la señalización visual mediante una tira de 16 LEDs direccionables APA102, y validar el conjunto completo en el prototipo del timbre digital.

1.3. Planificación y Fases de Desarrollo

El desarrollo práctico del sistema se ha estructurado de forma incremental a través de tres hitos o versiones funcionales consolidadas sobre la FPGA Nexys 4 DDR:

- **Fase 1: Arquitectura base, audio en BRAM y periféricos (Demo v1.0 / Baseline):** Diseño e integración de los controladores hardware principales: maestro I^2C, transmisor I^2S, interfaz serie síncrona de 2 hilos (reloj propio a 100 kHz y línea de datos) para la tira de 16 LEDs APA102, y lógica de multiplexación del display de 7 segmentos a 125 Hz. Validación de la etapa de potencia mediante la síntesis de un tono senoidal de 1 kHz en la Página 2 del TAS2110 y reproducción en bucle

de audio PCM sin comprimir alojado en memoria interna (BRAM ROM, 160.000 muestras).

- **Fase 2: Migración a almacenamiento masivo externo (Demo v1.1):** Superación de la limitación de capacidad de la BRAM interna mediante la integración de un lector de tarjetas SD por bus nativo de 1 bit. Implementación de una memoria elástica FIFO dual-clock de desacoplo temporal y sincronización del arranque del streaming de audio con la inicialización I^2C del amplificador.
- **Fase 3: Arquitectura integral multicanal y resolución de interbloqueos (Demo v2.0):** Implementación del motor de análisis del sistema de archivos FAT32 para navegación por directorios y selección interactiva de pistas sonoras. Análisis forense y resolución de fallos críticos de hardware (corrupción de sector de directorio raíz, *deadlock* en el salto de pista por ociosidad del bus SD y compatibilidad de nombres SFN de 8 caracteres). Integración de telemetría completa mediante los 16 LEDs de la placa y validación en tiempo real con Vivado ILA.

2. Marco teórico y estado del arte

2.1. Ejemplo

...

3. Diseño y desarrollo del sistema

3.1. Arquitectura General del Sistema y Dominios de Reloj

El sistema implementa sobre la FPGA Xilinx Artix-7 (Digilent Nexys 4 DDR) un reproductor digital de audio PCM sin pérdidas (16 bits a 48,000 kHz) de funcionamiento autónomo, gobernado mediante interfaces serie síncronas dedicadas y dotado de telemetría hardware en tiempo real.

3.1.1. Distribución de Dominios de Reloj (Clock Domains)

Para garantizar la integridad temporal y eliminar el *jitter* en la reproducción acústica, el reloj primario de la placa (100,000 MHz, periodo nominal de 10,00 ns en pin `E3`) se introduce en un gestor de reloj de señal mixta (MMCM / IP Core `clk_wiz_0`) para sintetizar dominios síncronos desacoplados:

- **Dominio de Sistema (`clk_100MHz` = 100,000 MHz):** Alimenta el controlador maestro I^2C (`tas2110_i2c_ctrl`), el transmisor serie dedicado para los LEDs APA102 (`apa102_ctrl`) y el refresco multiplexado del display de 7 segmentos.
- **Dominio de Almacenamiento SD (`clk_sd` = 50,000 MHz):** Salida secundaria del gestor de reloj que sincroniza la máquina de estados del sistema de archivos FAT32 (`sd_file_reader.v`), la controladora de capa física (`sd_reader.v`) y la lógica de extracción de audio (`audio_player.vhd`).
- **Reloj Físico SD (`sdclk`):** Señal enviada por la traza física de la PCB hacia la tarjeta de memoria. Durante la fase de inicialización arranca en baja frecuencia ($\approx$ 400 kHz mediante `SLOWCLKDIV`) y, tras seleccionar la tarjeta con su dirección relativa (`CMD7`), conmuta a alta velocidad alcanzando aproximadamente 4,1 MHz (`FASTCLKDIV`).
- **Dominio de Audio Maestro (`clk_audio` = 12,288 MHz):** Frecuencia maestra (*Master Clock*, $MCLK$) calculada específicamente para derivar de forma exacta las frecuencias estándar del protocolo I^2S sin error residual:

$$f_{\mathrm{BCLK}} = \frac{f_{\mathrm{MCLK}}}{4} = \frac{12{,}288\ \mathrm{MHz}}{4} = 3{,}072\ \mathrm{MHz} \tag{3.1}$$

$$f_{\mathrm{LRCLK}} = \frac{f_{\mathrm{BCLK}}}{64} = \frac{3{,}072\ \mathrm{MHz}}{64} = 48{,}000\ \mathrm{kHz} \quad (\mathrm{Error} = 0{,}000\,\%) \tag{3.2}$$

3.2. Subsistema de Almacenamiento Masivo en Tarjeta SD

3.2.1. Características del Medio de Almacenamiento y Capa Física Interna

Como soporte de almacenamiento masivo secundario se emplea una tarjeta de memoria **SanDisk Ultra de 128 GB** (formato microSDXC, estándar de velocidad UHS-I Class 10 U1) conectada mediante su adaptador al zócalo integrado en la placa Nexys 4 DDR.

A nivel de silicio, la tarjeta microSD integra internamente una matriz de memoria NAND Flash, un microcontrolador de control y una capa de traducción de memoria intermedia denominada FTL (*Flash Translation Layer*). Físicamente, la memoria Flash organiza sus transistores en páginas de lectura/escritura (típicamente de 4 kB a 16 kB) agrupadas en bloques de borrado de mayor tamaño (de 2 MB a 4 MB). La función principal del microcontrolador y la FTL interna consiste en gestionar el desgaste homogéneo de las celdas (*wear leveling*), la recolección de basura (*garbage collection*) y la reasignación de bloques defectuosos. Hacia el exterior, la FTL abstrae por completo esta complejidad física y expone al host una interfaz lógica lineal basada en sectores de tamaño uniforme de 512 bytes (direccionamiento LBA, *Logical Block Addressing*).

Es fundamental distinguir tres niveles de granularidad en la jerarquía de almacenamiento:

1. **Páginas y Bloques NAND (Nivel Físico de Silicio):** Unidades internas de gestión analógica y borrado de carga gobernadas por la FTL.
2. **Sectores LBA de 512 bytes (Nivel de Capa Física SD):** Bloques lógicos direccionables transmitidos a través del bus físico serie.
3. **Clústeres (Nivel de Sistema de Archivos FAT32):** Unidades de asignación lógica formadas por agrupaciones de 2^n sectores contiguos definidas durante el formateo del volumen.

3.2.2. Interfaz en Modo SD Nativo de 1 Bit frente a Modo SPI

Para la comunicación física con la tarjeta, la arquitectura implementada en la FPGA hace uso del modo SD nativo de 1 bit, empleando los pines dedicados en la placa: reloj (`sd_clk`), línea bidireccional de comandos (`sd_cmd`) y línea serie de datos (`sd_dat0`).

El uso del modo SD nativo ofrece ventajas sustanciales frente al clásico modo SPI:

- **Desacoplo de buses de control y datos:** En modo SPI, tanto los comandos de control como los datos de los bloques comparten la misma línea serie multiplexada en el tiempo. En modo SD nativo, la línea `sd_cmd` y la línea `sd_dat0` son físicamente independientes.
- **Concurrencia y mayor ancho de banda:** Mientras la FPGA solicita o recibe la confirmación de un comando por `sd_cmd`, la tarjeta puede estar transmitiendo en paralelo el flujo de datos correspondiente a un bloque por `sd_dat0`, reduciendo drásticamente las latencias de protocolo.

3.2.3. Estructura de la Trama de Comandos (52 bits) y Generación de CRC-7

Cada transacción emitida por el módulo `sdcmd_ctrl.v` hacia la tarjeta SD se serializa en una trama rígida de 52 bits, cuya distribución se detalla en la Tabla 3.1.

Tabla 3.1: Estructura de la trama de comando serie de 52 bits en modo SD nativo.

Campo	Rango Bits	Longitud	Descripción Técnica
Margen de guarda	`[51:48]`	4 bits	Nivel alto fijo (`"1111"`) para asegurar margen de reposo.
Bit de inicio	`[47]`	1 bit	Siempre a `'0'` (*Start bit*).
Bit de transmisión	`[46]`	1 bit	Fijo a `'1'` (indica transferencia Host → Tarjeta).
Índice de comando	`[45:40]`	6 bits	Código binario del comando enviado (`CMD0` a `CMD63`).
Argumento	`[39:8]`	32 bits	Dirección LBA de sector, máscara de voltaje o valor de RCA.
Código CRC-7	`[7:1]`	7 bits	Redundancia cíclica calculada sobre los 40 bits precedentes.
Bit de parada	`[0]`	1 bit	Siempre a `'1'` (*End bit*).

En tiempo real, los 7 bits de comprobación de errores se computan mediante un registro de desplazamiento con realimentación lineal (LFSR) basado en el polinomio irreducible normalizado:

$$G(x) = x^7 + x^3 + 1 \tag{3.3}$$

El cálculo se ejecuta bit a bit durante la serialización de los campos de comando y argumento mediante la función combinacional:

$$\text{CalcCrc7}(\text{crc}, \text{inbit}) = \{\text{crc}[5:0], \text{crc}[6] \oplus \text{inbit}\} \oplus \{3\text{'b000}, \text{crc}[6] \oplus \text{inbit}, 3\text{'b000}\} \tag{3.4}$$

garantizando que en el ciclo de reloj en que finaliza el argumento, el valor residual coincide exactamente con el CRC-7 exigido por la especificación física.

3.2.4. Secuencia de Inicialización de la Tarjeta SD

El módulo `sd_reader.v` implementa una máquina de estados finitos que ejecuta de manera determinista la secuencia de arranque y negociación de protocolo:

1. `CMD0` (`GO_IDLE_STATE`)**:** Resetea el circuito interno de la tarjeta y la sitúa en estado *Idle*.
2. `CMD8` (`SEND_IF_COND`)**:** Envía el patrón de prueba `0x000001AA` para verificar el rango de voltaje operativo (2,7 V − 3,6 V) y confirmar la compatibilidad con el estándar SD versión 2.0. Si la tarjeta no responde con el eco `0xAA`, se reintenta hasta confirmar el soporte.
3. **Bucle** `CMD55` + `ACMD41` (`SD_SEND_OP_COND`)**:** El comando `CMD55` indica a la tarjeta que la siguiente instrucción es un comando específico de aplicación (`APP_CMD`). Seguidamente, se emite `ACMD41` con el argumento `0x40100000` (activando el bit $HCS = 1$, *High Capacity Support*). La FPGA analiza la respuesta leyendo el registro OCR (*Operation Conditions Register*):

- Si el bit 31 del OCR es `'0'`, la tarjeta se encuentra aún ocupada inicializando su silicio interno, por lo que la FSM reintenta cíclicamente el par `CMD55`+`ACMD41`.
- Cuando el bit 31 pasa a `'1'` (tarjeta lista), se evalúa inmediatamente el bit 30 (*Card Capacity Status*, CCS): si vale `'1'`, la tarjeta se clasifica formalmente como SDHC/SDXC con direccionamiento nativo por bloques de 512 bytes (LBA); si vale `'0'`, se clasifica como SDv2 estándar con direccionamiento por byte.

4. `CMD2` (`ALL_SEND_CID`): Solicita el identificador único del fabricante (registro CID), forzando a la tarjeta a transitar al estado de identificación (*Identification State*).
5. `CMD3` (`SEND_RELATIVE_ADDR`): Pide a la tarjeta que publique su dirección relativa (*Relative Card Address*, RCA). La FPGA captura este valor de 16 bits en el registro interno `rca`.
6. `CMD7` (`SELECT_CARD`): Utiliza el RCA capturado para seleccionar la tarjeta. Esta pasa al estado de transferencia (*Transfer State*) y la FPGA conmuta su divisor de reloj al modo de alta velocidad (`FASTCLKDIV`, $\approx$ 4,1 MHz).
7. `CMD16` (`SET_BLOCKLEN`): Fija formalmente la longitud del bloque en 512 bytes (`0x00000200`).
8. `CMD17` (`READ_SINGLE_BLOCK`): Estado operativo de reposo en el cual la FPGA queda a la espera de peticiones de lectura de sectores individuales.

3.2.5. Lectura Síncrona de Sectores (`CMD17`) y Vuelco Directo a FIFO

Cuando el lector de archivos solicita un sector mediante `rstart = '1'`, la FSM emite el comando `CMD17` pasando como argumento la dirección LBA calculada. La recepción de datos en `sd_reader.v` se estructura en las siguientes fases:

- **Espera de cabecera (`RWAIT`):** La línea `sddat0` se mantiene en reposo a nivel alto. La llegada de un bit a `'0'` marca el inicio del bloque de datos.
- **Recepción de datos (`RDURING`):** Cada bit entrante por `sddat0` se introduce en un registro de desplazamiento de 8 bits (`outbyte`, MSB primero). Cada 8 pulsos de reloj (`ridx[2:0] == 3'd7`), la FPGA genera un pulso síncrono `outen = '1'`, inyectando ese byte recién ensamblado directamente en el puerto de escritura de la memoria FIFO. Este proceso se repite exactamente para los 512 bytes del sector.
- **Cierre de trama (`RTAIL`):** Tras los 512 bytes, la FSM absorbe los 16 bits de comprobación CRC-16 del bloque y el bit de parada, regresando al estado de espera (`RDONE` $\rightarrow$ `CMD17`) para quedar lista ante la siguiente solicitud.

3.3. Sistema de Archivos FAT32 y Acceso a Pistas de Audio

3.3.1. Justificación del Formato FAT32 y Audio PCM sin Compresión (WAV)

La tarjeta microSD de 128 GB incluía de fábrica el sistema de archivos exFAT. Para el proyecto, la partición fue reformateada expresamente en FAT32 puro mediante sectores de 512 bytes, debido a que FAT32 constituye un estándar abierto, determinista y universalmente soportado en sistemas empotrados y lógica programable. Asimismo, los archivos de audio se almacenan sin comprimir en formato PCM (WAV) a 16 bits y 48 kHz. Esta decisión simplifica la arquitectura hardware: al prescindir de algoritmos de descompresión con pérdidas, las muestras binarias leídas del archivo se encadenan de forma directa hacia el transmisor I^2S y la etapa de potencia, ahorrando cientos de bloques lógicos (LUTs) y multiplicadores dedicados (DSPs) en la FPGA.

3.3.2. Estructuras de Datos del Estándar FAT32 de Microsoft

El análisis del sistema de archivos implementado en `sd_file_reader.v` se fundamenta en las especificaciones normativas de Microsoft para volúmenes FAT32.

Sector de Arranque (DBR) y Bloque de Parámetros del BIOS (BPB)

El volumen se localiza a partir del sector inicial de partición definido en el MBR (Sector 0). El sector de arranque del volumen (*DOS Boot Record*, DBR) contiene en sus primeros 90 bytes la estructura BPB detallada en la Tabla 3.2.

Tabla 3.2: Campos fundamentales de la estructura BPB en el sector de arranque FAT32.

Nombre del Campo	Offset	Tamaño	Descripción y Valor en el Sistema
`BS_jmpBoot`	0	3 bytes	Instrucción de salto (`0xEB 0x?? 0x90`).
`BS_OEMName`	3	8 bytes	Identificador del formateador (`"MSWIN4.1"`).
`BPB_BytsPerSec`	11	2 bytes	Bytes por sector: fijado estrictamente en **512**.
`BPB_SecPerClus`	13	1 byte	Sectores por clúster (potencia de 2: 8, 16, 32 o 64).
`BPB_RsvdSecCnt`	14	2 bytes	Sectores reservados previos a la primera FAT (típicamente 32).
`BPB_NumFATs`	16	1 byte	Número de tablas FAT redundantes: siempre **2**.
`BPB_FATSz32`	36	4 bytes	Tamaño de una tabla FAT completa en sectores.
`BPB_RootClus`	44	4 bytes	Clúster inicial del directorio raíz: fijado en **2**.
Firma de arranque	510	2 bytes	Marca de validez de sector: fija a `0x55, 0xAA`.

Entrada de Directorio de 32 Bytes (*Directory Entry*)

El directorio raíz está compuesto por una tabla lineal de entradas de 32 bytes estructuradas conforme a la norma oficial:

Tabla 3.3: Estructura de una entrada de directorio de 32 bytes en FAT32.

Campo	Offset	Tamaño	Función y Uso en el Diseño
`DIR_Name`	0	11 bytes	Nombre corto (SFN 8.3: 8 caracteres de nombre y 3 de extensión).
`DIR_Attr`	11	1 byte	Atributos de archivo (`0x20`: Archivo, `0x10`: Directorio, `0x08`: Volumen).
`DIR_FstClusHI`	20	2 bytes	Palabra alta del número de clúster inicial del archivo.
`DIR_FstClusLO`	26	2 bytes	Palabra baja del número de clúster inicial del archivo.
`DIR_FileSize`	28	4 bytes	Longitud total del archivo en bytes (DWORD de 32 bits).

3.3.3. Navegación Lógica y Búsqueda de Pistas en la FPGA

El módulo `sd_file_reader.v` ejecuta la localización y lectura encadenada de pistas de audio mediante la siguiente secuencia de estados:

1. **Lectura de MBR (`SEARCH_MBR`):** Lee el sector físico 0 de la tarjeta y extrae la entrada de la partición activa para conocer el sector base del volumen.

2. **Lectura de DBR (`SEARCH_DBR`):** Lee el sector base y almacena en registros inmutables los parámetros clave: sectores por clúster (`cluster_size`), sectores reservados (`BPB_RsvdSecCnt`) y tamaño de la FAT (`BPB_FATSz32`). Con estos valores computa el sector del directorio raíz (`root_dir_sector_fat32`) y el primer sector de datos:

$$\text{first_data_sector_no} = \text{first_fat_sector_no} + (\text{BPB_NumFATs} \times \text{BPB_FATSz32}) \quad (3.5)$$

3. **Exploración del Directorio Raíz (`LS_ROOT_FAT32`):** Lee las entradas de 32 bytes del clúster 2 buscando la coincidencia del nombre con el archivo predefinido (`ÇHILL.WAV"`, `"BIANCHE.WAV"` o `"STARWARS.WAV"`). Al localizarlo, reconstruye el clúster inicial del archivo de 32 bits:

$$\text{file_cluster} = \{\text{DIR_FstClusHI}, \text{DIR_FstClusLO}\} \quad (3.6)$$

4. **Lectura Encadenada y Consulta de Tabla FAT (`READ_A_FILE`):** El archivo se lee sector a sector calculando su dirección física:

$$\text{read_sector_no} = \text{first_data_sector_no} + (\text{cluster_size} \times \text{curr_cluster}) + \text{offset} \quad (3.7)$$

   Cuando se leen todos los sectores que componen el clúster activo, la FSM consulta la tabla FAT (`search_fat <= '1'`) para extraer el número del siguiente clúster en la lista enlazada, repitiendo el proceso hasta detectar las marcas de fin de archivo (*End of Clusterchain*, `0x0FFFFFF8`).

3.4. Análisis de Ancho de Banda, Desacoplo de Tasas y FIFO Elástica

3.4.1. Cálculos Formales de Velocidad y Tiempos de Transferencia

Para justificar matemáticamente la necesidad y el dimensionamiento de la memoria intermedia, se comparan las tasas de flujo entre la fuente de datos (tarjeta SD) y el sumidero acústico (I^2S y amplificador TAS2110):

1. Tasa de Consumo de Audio (I^2S)

El audio se reproduce con una frecuencia de muestreo de $f_s = 48{,}000$ kHz en formato Mono a 16 bits por muestra (2 bytes/muestra):

$$\text{Throughput}_{\text{Audio}} = 48{,}000 \text{ muestras/s} \times 2 \text{ bytes/muestra} = 96{,}000 \text{ bytes/s} = \mathbf{96{,}0} \text{ kB/s} \tag{3.8}$$

El tiempo exacto de reproducción acústica que proporciona un único sector de 512 bytes es:

$$t_{\text{audio_sector}} = \frac{512 \text{ bytes}}{96{,}000 \text{ bytes/s}} \approx \mathbf{5{,}333} \text{ ms} \tag{3.9}$$

2. Tasa de Entrega de la Tarjeta SD

Tras la fase de inicialización, el bus serie de 1 bit de la tarjeta SD opera a una frecuencia de reloj nominal de $f_{\text{SD}} \approx 4{,}167$ MHz ($\approx 4{,}1$ MHz):

$$\text{Throughput}_{\text{SD}} = \frac{4{,}167 \text{ Mbit/s}}{8 \text{ bits/byte}} \approx \mathbf{520{,}8} \text{ kB/s} \tag{3.10}$$

El tiempo que tarda la línea física `sd_dat0` en transferir un sector completo de 512 bytes (4096 bits) hacia la FPGA es de:

$$t_{\text{tx_sector}} = \frac{512 \times 8 \text{ bits}}{4{,}167 \text{ MHz}} \approx \mathbf{0{,}983} \text{ ms} \quad (\approx 0{,}98 \text{ ms}) \tag{3.11}$$

3. Relación de Velocidades

Comparando ambas velocidades de transferencia se obtiene:

$$\text{Ratio} = \frac{\text{Throughput}_{\text{SD}}}{\text{Throughput}_{\text{Audio}}} = \frac{520{,}8 \text{ kB/s}}{96{,}0 \text{ kB/s}} \approx \mathbf{5{,}42} \tag{3.12}$$

La tarjeta SD es 5,42 veces más rápida entregando datos que el amplificador consumiéndolos. Esto demuestra que la fuente puede abastecer con holgura a la etapa de audio en ráfagas cortas.

3.4.2. Dinámica de la FIFO Streaming y Control de Flujo (`prog_full`)

Para absorber esta asimetría de velocidades, el sistema integra una memoria FIFO elástica (`fifo_generator_0`) con una profundidad de 16 kB (16,384 bytes).

El control de flujo se implementa mediante la bandera programable de llenado anticipado `prog_full`, ajustada a un umbral de 15,000 bytes. La mecánica de funcionamiento responde a una política de *streaming* continuo:

- **Margen de seguridad anti-desbordamiento:** El umbral de 15,000 bytes deja un resguardo de 1,384 bytes libres antes de la saturación física de la memoria (16,384 bytes). Dado que cada ráfaga de lectura por `CMD17` transfiere 512 bytes, existe margen garantizado para absorber cualquier bloque en vuelo sin riesgo de pérdida de muestras (*overflow*).
- **Política Streaming a Demanda:** El sistema no espera a que la FIFO se vacíe por completo para recargar. Mientras `fifo_prog_full = '1'`, la FSM del lector SD permanece en reposo ociosa. En cuanto el consumo de audio hace descender el volumen por debajo de 15.000 bytes (`prog_full = '0'`), la FSM lanza inmediatamente la lectura de un nuevo sector con `CMD17`.
- **Capacidad de amortiguamiento temporal:** Una FIFO llena de 16 kB retiene un tiempo de audio de:

$$t_{\text{buffer}} = \frac{16{,}384 \text{ bytes}}{96{,}000 \text{ bytes/s}} \approx \mathbf{170{,}6} \text{ ms} \tag{3.13}$$

  Dado que llenar un sector cuesta 0,98 ms y consumirlo requiere 5,33 ms, la FIFO se encuentra casi llena ($> 96\,\%$) durante la mayor parte del tiempo, imposibilitando cualquier subdesbordamiento (*underrun*) acústico.

3.5. Canal de Audio Digital y Modulación I^2S

3.5.1. Extractor Síncrono PCM (`audio_player.vhd`)

El extractor opera en el dominio de 50 MHz síncrono al flanco de subida de `i2s_lrclk` (48,000 kHz). En cada periodo de muestreo, realiza dos lecturas consecutivas (`fifo_rd_en = '1'`) para extraer el byte menos significativo (LSB) y el más significativo (MSB) de la muestra PCM de 16 bits (formato Little-Endian de WAV). Si la FIFO entra en condición de subdesbordamiento (`fifo_empty = '1'`), la canción finaliza (`song_done = '1'`) o se está purgando la memoria (`flush_timer >0`), el extractor inyecta ceros digitales continuos (`x"000000"`), impidiendo la desestabilización de los bucles de reloj del amplificador y suprimiendo cualquier chasquido acústico (*pop/click*).

3.5.2. Transmisor I^2S (`i2s_transceiver.vhd`)

El transmisor estructura las tramas siguiendo la norma clásica de Philips:

- Canal izquierdo transmitido con LRCLK = '0', canal derecho con LRCLK = '1'. Al tratarse de audio mono, se replica la misma muestra de 16 bits en ambos semiciclos.
- Desfase temporal estricto de 1 ciclo de reloj de bits (BCLK) entre la transición de `LRCLK` y la emisión del bit más significativo (MSB) de datos en `sd_tx`.

- Cada muestra de audio de 16 bits se empaqueta con justificación a la izquierda en una ranura (*timeslot*) de 32 bits, rellenando con ceros los 8 bits menos significativos.

3.6. Controlador Maestro I^2C y Amplificador TAS2110

El módulo `tas2110_i2c_ctrl.vhd` implementa una máquina de estados finitos que gobierna el bus I^2C a 100,0 kHz ($t_{\text{SCL}} = 10\ \mu$s). La dirección física del amplificador es `0x4C` (`SLAVE_ADDR = 0x98` con bit $R/\overline{W} = 0$).

3.6.1. Secuencia Crítica de Inicialización en Página 0

Para asegurar el funcionamiento estable del amplificador clase D Texas Instruments TAS2110 [3], la FSM ejecuta la siguiente secuencia de registros:

1. `0x0000`: Conmutación forzada a Página 0.
2. `0x04F6` (`MISC_CFG1`): Activa el reintento automático tras sobrecorriente (`OCE_RETRY`) y sobretemperatura (`OTE_RETRY`), y habilita la modulación de espectro ensanchado (*Spread Spectrum*, `AMP_SS = 1`), atenuando las emisiones EMI radiadas entre 10 y 15 dB.
3. `0x3D18` (`MISC_CFG4`): Conmuta el reloj del diagnóstico de carga al oscilador interno del chip, desacoplándolo del reloj I^2S de la FPGA y evitando fallos por pérdida de sincronismo (*Clock Fault*).
4. `0x0601`, `0x0702`, `0x080A` (`TDM_CFG0..2`): Configuración del formato TDM/I^2S a 48 kHz con retardo de 1 ciclo BCLK y ranuras de 32 bits.
5. `0x0302` (`PB_CFG1`): **Ganancia analógica fijada a 3,76 $\mathbf{V_{pk}}$ (8,5 dBV).**

   Justificación de diseño hardware: Fijar ganancias mayores (como 8,92 V_{pk}) provocaría corrientes de pico superiores a 2,2 A sobre un transductor de 4 Ω ($P > 5$ W), rebasando la corriente máxima de los pines del conector Pmod de la FPGA y disparando el apagado de protección por sobrecorriente del TAS2110 ($I_{\text{OCP}} \approx 2{,}5$ A). Con 3,76 V_{pk}, la potencia máxima se limita a 1,77 W ($I_{pk} \leq 0{,}94$ A), operando en una zona de trabajo térmicamente segura.
6. `0x020C` (`PWR_CTL`): Conmutación a modo activo e inserción de una pausa de seguridad (`POWER_WAIT`) de 5,0 ms (500,000 ciclos de reloj) para permitir la estabilización de los condensadores de arranque (*bootstrap*).
7. `0x3F00` (`TG1_EN`): Inhibición del generador interno de tonos para encaminar la señal I^2S hacia la etapa de potencia.

3.7. Controlador Serie de LEDs APA102 y Display 7 Segmentos

3.7.1. Topología en Cascada (*Daisy-Chain*) y Transmisión Serie

La tira de señalización óptica está compuesta por 16 módulos inteligentes **APA-102-2020-256-8** conectados en una topología física en cascada (*daisy-chain*) serie punto a punto, tal y como se ilustra en la Figura 3.1:

Topología de Conexión en Cascada de los LEDs APA102 (Pmod JA)

$$[\textbf{FPGA Artix-7}] \xrightarrow[\texttt{led_data}]{\texttt{led_clk}} [\textbf{LED 1 (U2)}] \xrightarrow[\texttt{DO}\to\texttt{DI}]{\texttt{CO}\to\texttt{CI}} [\textbf{LED 2 (U3)}] \longrightarrow \dots$$

$$\dots \longrightarrow [\textbf{LED 15 (U16)}] \xrightarrow[\texttt{DO}\to\texttt{DI}]{\texttt{CO}\to\texttt{CI}} [\textbf{LED 16 (U17)}] \longrightarrow (\textit{Salidas CO/DO abiertas})$$

Figura 3.1: Interconexión síncrona en cascada de los 16 módulos APA102.

El principio de funcionamiento físico de esta cadena presenta las siguientes características:

1. **Inyección única desde la FPGA:** La FPGA únicamente ataca de forma directa al primer componente de la cadena (U2). La señal de reloj generada (`led_clk`) se inyecta en el pin `CI` (*Clock In*, pin 3 de U2) y la señal serie de datos (`led_data`) en el pin `DI` (*Data In*, pin 6 de U2).
2. **Retransmisión síncrona de reloj y datos entre integrados:** Cada circuito integrado APA102 recibe la señal de reloj por su pin `CI` y los datos por `DI`, y los transmite hacia el siguiente módulo de la tira a través de sus salidas dedicadas: la salida de reloj `CO` (*Clock Out*, pin 1) se conecta al `CI` del siguiente integrado, y la salida de datos `DO` (*Data Out*, pin 4) al pin `DI` sucesivo. De este modo, los 16 módulos se encadenan en serie sin requerir líneas de selección de chip independientes.
3. **Propagación mediante registro de desplazamiento en cascada:** Cada integrado cuenta internamente con un registro de desplazamiento de 32 bits. Mientras se inyectan pulsos de reloj, el primer LED captura los datos entrantes. Cuando su registro interno se completa con una palabra de 32 bits, los datos sucesivos desbordan de forma síncrona hacia su pin `DO`, propagándose hacia el LED 2, y así sucesivamente a lo largo de los 16 dispositivos.

3.7.2. Transmisor Serie Síncrono de Dos Hilos (`apa102_ctrl.vhd`)

En la FPGA, el módulo `apa102_ctrl.vhd` sintetiza en lógica síncrona el generador de la trama serie. A partir del reloj de 100 MHz, un contador divisor (`clk_div`) de 0 a 499 genera el periodo de 10,0 μs (100,0 kHz) mediante una máquina de estados de cuatro estados:

- `IDLE`: El reloj `led_clk` y el dato `led_data` se mantienen a nivel bajo en reposo. Permanece a la espera de la bandera `update_req = '1'`.
- `LOAD_DATA`: Carga en el búfer de transmisión (`tx_buffer`) las 18 palabras de 32 bits que conforman la trama global.
- `SEND_BIT_LOW`: Mantiene `led_clk` a '0' durante 500 ciclos (5,0 μs), estableciendo en `led_data` el bit actual del búfer (empezando por el MSB).
- `SEND_BIT_HIGH`: Conmuta `led_clk` a '1' durante otros 500 ciclos (5,0 μs) para que el integrado receptor capture el bit en su registro interno.

La trama completa transmitida consta de 18 palabras de 32 bits (576 bits totales, emitidos en 5,76 ms):

1. **Trama de Inicio (*Start Frame*):** 32 ceros lógicos consecutivos (`0x00000000`) que preparan a todos los integrados de la cadena para iniciar la carga.

2. **16 Tramas de Datos de LED:** Cada uno de los 16 módulos físicos recibe una palabra de 32 bits estructurada en orden BGR (Azul, Verde, Rojo):

$$\text{Palabra}_{\text{LED}} = \text{"111} \parallel \text{Brillo}[4:0] \parallel \text{Azul}[7:0] \parallel \text{Verde}[7:0] \parallel \text{Rojo}[7:0] \quad (3.14)$$

   Los 3 bits más significativos se fijan a `"111"` por requisito de sincronización del chip. Los 5 bits de brillo (`val_brightness`) controlan el convertidor digital a analógico (DAC) de corriente constante interno (0 a 20 mA en 32 niveles), fijado por defecto al valor máximo (`"11111"`, nivel 31). Cada canal de color (R, G, B) toma valores de una matriz constante de 5 niveles de intensidad discretos predefinidos:

$$\text{RGB_LEVELS} = \{0\text{x00 (Apagado)}, 0\text{x08 (Tenue)}, 0\text{x80 (Medio)}, 0\text{x8F (Alto)}, 0\text{xFF (Máximo)}\} \quad (3.15)$$

3. **Trama de Cierre (*End Frame*):** 32 unos lógicos (`0xFFFFFFFF`) que suministran los pulsos de reloj adicionales imprescindibles para que los datos alcancen el último módulo de la cascada (U17) y se transfieran desde los registros de desplazamiento a los cerrojos de salida (*output latches*).

La actualización de la trama se produce de forma interactiva ante pulsaciones de usuario filtradas mediante un temporizador antirrebote de 25,000,000 ciclos (0,25 s a 100 MHz), conmutando de forma cíclica entre los canales mediante `btn_left` (0=Rojo, 1=Verde, 2=Azul, 3=Brillo) y ajustando su valor mediante `btn_up` y `btn_down`.

3.7.3. Multiplexación del Display de 7 Segmentos (`top_system.vhd`)

El display de 8 dígitos de la placa Nexys 4 DDR se barre secuencialmente a una tasa de 100,000 ciclos por ánodo (1,0 ms por dígito), resultando en una frecuencia de refresco de trama de:

$$f_{\text{refresco}} = \frac{1}{8 \times 1{,}0 \text{ ms}} = 125{,}0 \text{ Hz} \quad (3.16)$$

superando ampliamente el límite de fusión visual del ojo humano (60 Hz). Los dígitos representan los valores hexadecimales de los canales $[R_{\text{hi}}R_{\text{lo}} \mid G_{\text{hi}}G_{\text{lo}} \mid B_{\text{hi}}B_{\text{lo}} \mid Br_{\text{hi}}Br_{\text{lo}}]$, iluminando el punto decimal exclusivamente en el dígito de mayor peso del canal seleccionado (dígito 7 para Rojo, 5 para Verde, 3 para Azul y 1 para Brillo).

3.8. Análisis Forense y Resolución de Bugs Críticos en Demo v2.0

Durante la integración de la Demo v2.0, se identificaron y subsanaron tres problemas críticos de diseño hardware:

1. **Corrupción de `root_cluster` por sobreescritura de audio:**

   Causa raíz: En la versión inicial de `sd_file_reader.v`, la señal `root_cluster` estaba unida de forma combinacional al registro de contenido del sector (`sector_content`). Al iniciar el archivo de audio, este registro era sobreescrito por los bloques PCM, provocando que al cambiar de pista, el cálculo de sector multiplicara por datos de audio y apuntara a direcciones inexistentes en la tarjeta.

Solución: Se crearon registros flip-flop inmutables (`root_dir_cluster` y `root_dir_sector_fat32`) que quedan congelados de forma permanente tras la lectura inicial del sector de arranque (`SEARCH_DBR`).

2. **Interbloqueo físico (*Deadlock*) en el cambio de pista:**

   Causa raíz: La tarjeta SD llena la FIFO con una cadencia muy superior a la tasa de reproducción, provocando que la FIFO esté llena el 96 % del tiempo. Durante ese tiempo, la SD permanece ociosa (`rbusy = 0`). Al pulsar el botón de cambio de canción, la FSM inhibía nuevas lecturas y esperaba la señal `read_done`. Dado que no existía ninguna lectura en curso, `read_done` no se producía jamás, bloqueando el sistema permanentemente.

   Solución: Se conectó y evaluó la señal `rbusy` del núcleo `sd_reader`. Si la SD está ociosa (`~rbusy`), la FSM salta de manera inmediata y determinista en el mismo ciclo de reloj al directorio raíz (`LS_ROOT_FAT32`), eliminando cualquier posibilidad de interbloqueo.

3. **Fallo de detección de archivos con 8 caracteres y atributos:**

   Causa raíz: Para nombres SFN de 8 caracteres (como `STARWARS.WAV`), se producía una colisión de asignaciones no bloqueantes simultáneas en el byte 8, eliminando el punto separador de la extensión. Asimismo, el sistema descartaba cualquier archivo cuyo byte de atributo fuera distinto de `0x20` (Archivo).

   Solución: Se rediseñó la concatenación en el byte 8 (`file_name[sdtnamelen_t] <= 8'h2E; file_name[sdtnamelen_t+1] <= toUpperCase(rdata); sdtnamelen_t = sdtnamelen_t + 2;`) y se flexibilizó el filtro de atributos mediante la máscara `if (rdata[4] || rdata[3])` para excluir únicamente subdirectorios y etiquetas de volumen.

3.9. Mapeo de Diagnóstico y Telemetría en Hardware

Para monitorizar el estado interno de la arquitectura sin recurrir obligatoriamente a instrumental de laboratorio, se asignaron los 16 LEDs de la Nexys 4 DDR a señales clave del diseño:

Tabla 3.4: Mapeo de diagnóstico en los 16 LEDs de la Nexys 4 DDR.

LEDs	Señal Interna	Estado Nominal	Interpretación Técnica
15..14	current_song_internal	00, 01, 10	Pista activa (00: Chill, 01: Bianche, 10: Starwars).
13	fifo_prog_full	Encendido ($\approx 96\,\%$)	Memoria elástica llena; flujo de datos correcto.
12	fifo_empty	Apagado	Subdesbordamiento (*underrun*) en el audio.
11	song_done_internal	Pulso / Fin	Detección de fin de archivo (*EOF*).
10..7	(others =>'0')	Apagados	Reservados.
6..5	debug_sd_card_type	11 (Fijo ON)	Tarjeta inicializada con éxito en modo SDHCv2.
4	debug_sd_file_found	Encendido	Archivo localizado en el directorio raíz FAT32.
3..0	debug_sd_card_stat	Variable	Estado de la FSM del lector SD.

Comportamiento por modulación PWM intrínseca en los LEDs 3..0: La inspección visual del bus de estado del lector SD muestra diferencias de brillo naturales debidas a los ciclos de trabajo (*duty cycles*) de cada estado: el bit 3 se percibe al 100 % de brillo (presente en reposo y en lectura), mientras que el bit 1 brilla de forma tenue ($D \approx 3{,}3\,\%$, activo sólo durante la recepción de datos en READING2) y el bit 0 presenta un brillo casi imperceptible ($D \approx 0{,}076\,\%$, activo durante la ráfaga de comando CMD17), permitiendo corroborar visualmente la actividad del bus.

4. Validación experimental y resultados

....

5. Conclusiones y líneas futuras

5.1. Conclusiones

...

5.2. Líneas futuras

...

Bibliografía

[1] Digilent Inc. *Nexys 4 DDR FPGA Board Reference Manual*. Digilent, Inc., April 2016. Hardware Reference for Xilinx Artix-7 XC7A100T-1CSG324C Board and Peripherals.

[2] NXP Semiconductors. *I^2C-bus Specification and User Manual*. NXP Semiconductors, April 2014. Standard Specification for Fast-mode (400 kHz) and Standard-mode (100 kHz) Serial Buses.

[3] Texas Instruments. *TAS2110 6.1-W Digital-Input Class-D Audio Amplifier With Integrated Algorithms*. Texas Instruments Inc., December 2020. Technical Reference Datasheet for I2S/TDM Input Audio Power Stage and I2C Control.

[4] AMD Xilinx. *Vivado Design Suite User Guide: Programming and Debugging*. Advanced Micro Devices, Inc. (AMD), 2022. Guidance for In-System Hardware Debugging, Logic Analyzer (ILA) and VIO Core Deployment.

[5] Everest Semiconductor. *ES8388S Low Power Stereo Audio Codec*. Everest Semiconductor Co., Ltd., 2018. Datasheet for 24-bit Multi-bit Delta-Sigma Stereo Audio DAC and ADC.

[6] Shenzhen Shiji Lighting Co., Ltd. *APA102-2020-8A Two-Wire SMD RGB LED with Integrated Control IC*. Shenzhen Shiji Lighting Co., Ltd. / Worldsemi Co., 2020. Technical Specification for Two-Wire Synchronous Daisy-Chain LED Driver.

[7] Silicon Laboratories. *SiWG917 SoC Reference Manual*. Silicon Laboratories Inc., 2023. Reference Manual for Ultra-Low Power Wi-Fi and Bluetooth LE Wireless SoC.

[8] Silicon Laboratories. *UG590: SiWG917 Radio Board User's Guide (BRD2708A)*. Silicon Laboratories Inc., May 2023. Hardware and Pinout Configuration Guide for SiWG917 Development Kit.

[9] SD Association. *SD Specifications Part 1: Physical Layer Simplified Specification*. SD Card Association, December 2020. Defines SD Protocol, 52-bit Command Frame, CRC-7/CRC-16 and SDHC/SDXC Native 1-bit Bus Timing.

[10] SanDisk Corporation. *SanDisk SD Card and MicroSD Card Product Family OEM Manual*. SanDisk Corporation, Milpitas, CA, 2007. OEM Technical Specifications, Register Mapping (CSD, CID, OCR) and Command Handling.

[11] Microsoft Corporation. *Microsoft Extensible Firmware Initiative FAT32 File System Specification*. Microsoft Corporation, December 2000. Hardware and Firmware Implementation Specification for FAT12, FAT16, and FAT32 Volumes.

[12] Philips Semiconductors. *I^2S Bus Specification*, February 1986. Revised June 1996. Standard Specification for Inter-IC Sound Digital Audio Bus.

[13] AMD Xilinx. *7 Series FPGAs Clocking Resources User Guide*. Advanced Micro Devices, Inc. (AMD), 2018. Architecture and Jitter Management for Mixed-Mode Clock Managers (MMCM) and PLLs.

[14] Dpto. Ingeniería de Sistemas Electrónicos (UPM). *Esquema de Conexiones Hardware y Planos de Prototipo: FKR917XB_A0*. Universidad Politécnica de Madrid, 2024. Planos de Interconexión de la Placa Prototipo de Audio TAS2110, LEDs APA102 y Cabeceras Pmod.

[15] Seung-Min Shin, Kwang-Il Kim, Dong-Hyun Lee, and Young-Sik Kim. Reducing SSD Read Latency by Optimizing Read-Retry. In *Proceedings of the 26th ACM International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, pages 101–114. ACM, 2021. Analysis on Flash Memory Read Retry Latency and Controller Pipelining.

Anexo A: Aspectos éticos, económicos, sociales y ambientales

El apartado "Requisitos de las acreditaciones internacionales EUR-ACE y ABET" de la Normativa de TFT de la ETSIT-UPM establece que "*La memoria del TFT del GITST, GIB y MUIT, y en general la de aquellas titulaciones que hayan obtenido o para las que se desee solicitar una acreditación internacional EUR-ACE o ABET, debe mostrar conciencia de la responsabilidad de la aplicación práctica de la ingeniería, el impacto social y ambiental, el compromiso con la ética profesional, la responsabilidad y las normas de la aplicación práctica de la ingeniería, así como sobre las prácticas de gestión de proyectos, gestión, y control de riesgos, entendiendo sus limitaciones*".

Este anexo obligatorio del TFT tendrá un carácter sintético con los siguientes apartados:

A1. Introducción

Breve descripción del contexto del proyecto, objetivos, necesidades que pretende cubrir o problemas que pretende resolver, centrándose en su relación con los temas sociales, económicos, éticos, legales y/o ambientales que se hayan identificado.

A2. Descripción de impactos relevantes relacionados con el proyecto

Síntesis del trabajo realizado en la fase 3, de selección y descripción de impactos. Presentar y justificar las conclusiones a las que se haya llegado sobre cuáles son los asuntos más relevantes relacionados con la sostenibilidad social, económica o ambiental, así como los principales grupos de interés identificados y que se han considerado en los análisis posteriores.

A3. Análisis detallado de alguno de los impactos

Síntesis del trabajo de análisis realizado.

A4. Conclusiones

Valorar el proyecto desde un punto de vista ético, social, económico y medioambiental y justificar si el uso de criterios de sostenibilidad ha aportado o puede aportar valor añadido al proyecto.

Anexo B: Presupuesto económico

El apartado "Requisitos de las acreditaciones internacionales EUR-ACE y ABET" de la Normativa de TFT de la ETSIT-UPM establece que "*La memoria del TFT del GITST, GIB y MUIT, y en general la de aquellas titulaciones que hayan obtenido o para las que se desee solicitar una acreditación internacional EUR-ACE o ABET, ... debe incluir un presupuesto económico*". A modo de ejemplo, la tabla del presupuesto de un proyecto podría ser la siguiente:

COSTE DE MANO DE OBRA (coste directo)	**Horas**	**Precio/hora**	**Total**
	300	15 €	**4.500 €**

COSTE DE RECURSOS MATERIALES (coste directo)	**Precio de compra**	**Uso en meses**	**Amortización (en años)**	**Total**
Ordenador personal (Software incluido).....	1.500,00 €	6	5	150,00 €
Impresora láser	500,00 €	6	5	50,00 €
Otro equipamiento				

COSTE TOTAL DE RECURSOS MATERIALES	**200,00 €**

GASTOS GENERALES (costes indirectos)	15 %	sobre CD	**705,00 €**
BENEFICIO INDUSTRIAL	6 %	sobre CD + CI	**324,30 €**

MATERIAL FUNGIBLE	
Impresión	**100,00 €**
Encuadernación	**300,00 €**

SUBTOTAL PRESUPUESTO		**6.129,30 €**
IVA APLICABLE	21 %	**1.287,15 €**

TOTAL PRESUPUESTO	**7.416,45 €**

Tabla 5.1: Presupuesto económico