

آزمایشگاه طراحی سیستم های دیجیتال

دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف



دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف

بهار ۱۴۰۵

استاد: دکتر انصاری

اعضای گروه:

کیمیا قدیر ۴۰۲۱۰۶۳۲۶

کیمیا رضائی ۴۰۲۱۰۶۰۴۸

ملینا طاهری ۴۰۲۱۰۶۱۶۷

موضوع: طراحی سیستم هوشمند کنترل ظرفیت و تردد اتاق انتظار

هدف: پیاده‌سازی یک مدار ترتیبی در محیط شماتیک نرم‌افزار کوارتوس جهت مدیریت خودکار ورود و خروج، کنترل محدودیت ظرفیت و اعمال محدودیت زمانی برای یک اتاق انتظار با ظرفیت ۱۵ نفر.

شرح کلی آزمایش:

در این آزمایش یک سیستم کنترلی برای اتاقی با ظرفیت حداکثر ۱۵ نفر طراحی شده است که دارای دو در مجزا برای ورود و خروج می‌باشد. سیستم باید به گونه‌ای عمل کند که تنها در زمان‌های مجاز (سیگنال T) و در صورت وجود ظرفیت خالی، اجازه ورود به افراد داده شود. ورود هر فرد مشروط به فشردن کلید ورودی (ent) است. خروجی‌های سیستم شامل فرمان باز شدن در ورودی به مدت یک کلاک و همچنین سیگنال کنترل در خروجی است که باید در صورت خالی بودن اتاق، در را مسدود کند. برای مدیریت تعداد افراد از یک شمارنده ۴ بیتی با قابلیت شمارش صعودی و نزولی استفاده شده است.

مراحل طراحی و پیاده‌سازی:

۱. تعریف درگاه‌های ورودی و خروجی:

در ابتدای طراحی، ورودی‌های اصلی شامل clk برای هماهنگی زمانی، clr برای ریست کردن تعداد افراد به صفر، ent برای درخواست ورود، out برای تشخیص خروج فرد و T برای تعیین بازه زمانی مجاز تعریف شدند. خروجی‌ها نیز شامل Q برای نمایش تعداد حاضرین، IN برای فرمان در ورودی و Close برای وضعیت در خروجی هستند.

۲. طراحی بخش تشخیص تکمیل ظرفیت (letIn):

برای کنترل سقف ظرفیت، از خروجی‌های شمارنده استفاده شد. خروجی‌های Q0 تا Q3 به یک گیت AND با چهار ورودی متصل شدند. این گیت تنها زمانی خروجی یک تولید می‌کند که مقدار شمارنده برابر ۱۱۱۱ (عدد ۱۵) باشد. این سیگنال که letIn نامیده می‌شود، به عنوان مانعی برای ورود افراد جدید در زمان پر بودن اتاق عمل می‌کند.

۳. منطق کنترل در ورودی و تولید سیگنال Open:

برای باز شدن در ورودی، سه شرط باید به صورت همزمان برقرار باشد: اول اینکه کلید ent توسط فرد فشرده شود، دوم اینکه ساعت مجاز ورود (T) برقرار باشد و سوم اینکه اتاق پر نباشد (معکوس سیگنال letIn). این سه شرط توسط یک گیت AND3 ترکیب شده و سیگنال Open را می‌سازند. جهت اطمینان از اینکه در ورودی دقیقاً به اندازه یک پالس کلاک باز می‌ماند، خروجی این بخش به یک فلیپ‌فلاپ D منتقل شده تا سیگنال نهایی IN ساخته شود.

۴. منطق فعال‌ساز شمارنده (cnt_en):


شمارنده نباید در هر پالس کلاک تغییر کند. طبق منطق طراحی شده، از یک گیت XOR برای بررسی وضعیت ent و out استفاده شده است. این کار باعث می‌شود اگر فقط یک نفر وارد یا فقط یک نفر خارج شود، شمارنده فعال گردد. در حالتی که هیچ تردیدی نیست یا همزمان یک نفر وارد و یک نفر خارج می‌شود، عدد ثابت می‌ماند. این خروجی با منطق‌های کنترلی دیگر ترکیب شده و به پایه cnt_en شمارنده متصل می‌گردد.

۵. تعیین جهت شمارش (updown):

پایه updown جهت شمارش را تعیین می‌کند. خروجی گیت AND3 که شروط ورود را بررسی می‌کرد به این پایه متصل است. اگر شرایط ورود مهیا باشد، پایه مقدار یک گرفته و شمارنده بالا می‌رود. در صورتی که شرایط ورود برقرار نباشد اما پایه فعال‌ساز (cnt_en) یک باشد، به معنای خروج فرد است و شمارنده به صورت معکوس عمل کرده و یک واحد از تعداد افراد کم می‌کند.

۶. منطق بستن در خروجی (Close):

طبق صورت مسئله، در خروجی همواره باز است مگر اینکه اتاق کاملاً خالی باشد. برای تشخیص این وضعیت، هر چهار بیت خروجی شمارنده به یک گیت OR4 متصل شدند. اگر تعداد افراد مخالف صفر باشد، خروجی این گیت یک است. با عبور این سیگنال از یک گیت NOT، سیگنال Close تولید می‌شود که تنها در زمان صفر بودن تعداد حاضرین، مقدار یک منطقی گرفته و در را می‌بندد.



۷. محاسبه فرکانس کاری:

جهت استخراج مشخصات زمانی و تعیین حداکثر سرعت عملکرد سیستم، از ابزار Timing Analyzer استفاده شد. نتایج به دست آمده به شرح زیر است:

Table of Contents

Flow Summary

Flow Settings

Flow Non-Default Global Settings

Flow Elapsed Time

Flow OS Summary

Flow Log

Analysis & Synthesis

Fitter

Assembler

TimeQuest Timing Analyzer

Summary

Parallel Compilation

Clocks

Slow 1200mV 85C Model

Fmax Summary

Slow 1200mV 85C Model Fmax Summary

	Fmax	Restricted Fmax	Clock Name	Note
1	388.95 MHz	250.0 MHz	clk	limit due to minimum period restriction (max I/O toggle rate)

با توجه به گزارش فوق، فرکانس کاری نهایی و پایدار برای این پروژه ۲۵۰ مگاهرتز در نظر گرفته می‌شود. این فرکانس معادل دوره تناوب ۴ نانو ثانیه است که نشان می‌دهد مدار طراحی شده با سرعت بسیار بالایی قادر به پردازش سیگنال‌های ورودی و مدیریت تردد افراد در اتاق انتظار است.

۸. تست

