Mar 05, 15	22:50 stdin	Page 1/4
! Variante	avec prise en compte des interruptions	
! init ! PC <- 0	**************************************	
init:	pc = 0 seti	
! fetch ! Rinstr_f	**************************************	
! ler octe	et (poids fort : désigne opération) dans ir ! et oooo dddd dans mb et mk2 !	
! !******	! !***********************************	
	<pre>pc = 0 +pc ema read read pc = pc +1 ir = mb</pre>	
	pc = 0 +pc ema read read pc = pc +1 mk2 = mb	
	j7 branch_autres ! 1x : branchement ou autres instr	
! Section o ! ! Mettre l'	**************************************	
	j4 0000_imm	
oooo_reg:	! reg_oooo dans mk2 poids forts : lire reg[MK2] mb = labus jp oooo_lu	
0000_imm:	<pre>! #oooo dans mk2 poids forts : prendre mb = mk2>> 4 mk1 = shr(mk2) mk1 = shr(mk1) mk1 = shr(mk1) mb = shr(mk1)</pre>	
0000_lu:	j6 memoire ! 01 : load ou store	
•	**************************************	
! !	code_op8 oooo rrrr ! o : opérande droit = ual_gauche (reg ou #4b) ! r : opérande gauche / résultat ual droit !	
! ! Code_op8: ! ! ! ! ! ! !	76 5 4 3 2 10 00 S # sansbar /+1 ual 0 0 00 (+)	

Mar 05, 15	22:50 stdin	Page 2/4
! ! ! !	1 0 10 (&)	! ! ! ! !
! Sélectio	on opération : 2 bits de poids faible de mk2 (lu	al) !
! Lecture	reg_oooo : 4 bits de poids fort de mk2 (labu	s) !
! Ecriture	reg_dddd : 4 bits de poids faible de mkl (lb): reg_dddd : 4 bits de poids fort de mkl (lcbu: ************************************	s) !
!1) Mettre calcul:	xxxx dddd dans mkl (pour mb = mb oper lbbus) mkl = mk2	
!2) ne pas testbar:	s inverser si ir3 == 1 j3 testplusun mb = mb xor ff	
	s ajouter 1 si ir2 == 1 j2 calculer mb = mb + 1	
!4) calcul calculer:	er mb = mb lual lbbus avec ou sans les flags mk2 = ir j5 avecs	
sanss:	<pre>mb = mb lual lbbus jp ranger</pre>	
avecs:	mb = mb lual lbbus majflag	
!5) lcbus	= mb : mettre dddd dans mkl poids forts (<<4)	
ranger:	<pre>mk1 = shl (mk1 + mk1) mk1 = shl (mk1 + mk1) lcbus = mb jp fetch</pre>	
l ·	**************************************	•
! load/stor !	re [reg, reg_ou_#4bits]	:
! ! Format : !	ir mk2 code_op8 oooo gggg adresse = reg_gggg + oooo_reg ou #oooo	! ! !
! ! Code_op8: !	76 5 4 3210 01 E # rval	!!!
! Lecture ! Lecture ! Ecriture	oooo : déjà fait, dans mb reg_gggg : mkl (lbbus) reg_dest : MKl (lcbus) ************************************	! ! ! !
	! a completer ! jp fetch	
branch_autr	res: j6 autres	

```
stdin
 Mar 05, 15 22:50
                                                             Page 3/4
! Gestion de b/bl cond
                     cond parmi eq (Z==1)
                              hs (C==1)
                              __ (toujours)
! Format : code_op8 deplacement_8_en_octets
          76 5 4 3210
! Code op8: 10 /1 z C xxx
            0 0 0 xxx bl
            1 0 0 xxx b
             0 1 x xxx bleq
            1 1 x xxx beq
            0 0 1 xxx blcs
            1 0 1 xxx bcs
!1) Calculer adresse de destination dans mb (deplacement dans mk2)
            mb = pc + mk2
!2) Copier adresse de retour dans mkl
           mk1 = pc
!3) tester condition de branchement
          j3
              beq
          j2
              bcs
          jp brancher
                            ! bal : inconditionnel !
          ! amener flag à tester en bit 0
          ! C : bit 2
bcs:
          mk2 = shr (f)
          mk2 = shr (mk2)
          jp test_flag
          ! Z : bit 0
beq:
          mk2 = f
test_flag: mk2 = mk2 and 1
          jz fetch
brancher: pc = mb
          j5 fetch
                           ! pas bl : terminé !
                            ! bl : sauver --> lr/tir !
          tir = mk1
          jp fetch
! Gestion des autres instructions
! 7654 3210
! 1100
             mov cpsr/spsr, reg
! 1101
             mov reg, cpsr/spsr
! 1111
             rti
! 1110 0
! 1110 1
             clri
j5 instr_it
autres:
           ! ce sont les mov sur les psr
           ! on se ramène à un traitement de move
           mb = labus
           jp calcul
instr_it:
           j3 clear
           seti
           jp fetch
```

Mar 05, 15 22:50		stdin		Page 4/4	
lear:	clri jp fetch				