被 订

纵

# 西安电子科技大学

考试时间 120 分钟

# 试 题

题号	_	 =	四	五	六	总分
分数						

- 1. 考试形式: 闭卷☑ 开卷□; 2. 本试卷共六大题, 满分 100 分;
- 3. 考试日期: 2020 年 月 日; (答题内容请写在装订线外)

# 一、VHDL 程序分析(本题共 20 分)

根据 VHDL 程序的分析,回答下列问题。

快货 VHDL 程序的分价,凹合下列问题。							
行号	程序1代码						
1	library IEEE;						
2	use IEEE.STD_LOGIC_1164.ALL;						
3	use IEEE.STD_LOGIC_ARITH.ALL;						
4	use IEEE.STD_LOGIC_UNSIGNED.ALL;						
5	entity BoothDivider is						
6	port(						
7	clk,rst: in STD_LOGIC;						
8	A, B: in STD_LOGIC_VECTOR(7 downto 0);						
9	D:out STD_LOGIC_VECTOR(15 downto 0);						
10	Done: out STD_LOGIC);						
11	end BoothDivider;						
12	architecture Behavioral of BoothDivider is						
13	signal cnt : STD_LOGIC_VECTOR(2 downto 0):= "000";						
14	signal DD : STD_LOGIC_VECTOR(15 downto 0);						
15	signal tempdone: STD_LOGIC;						
16	Begin						
17	D<=DD;						
18	Done<=tempdone;						
19	process(clk, rst, A, B)						
20	varilable A1 : STD_LOGIC_VECTOR(1 downto 0);						
21	begin						
22	If $(rst = '1')$ then						
23	cnt <= "0000";						
24	tempdone<='0';						
25	elsif ( clk'event AND clk = '1') then						
26	if (cnt <"111") then						
27	$\underline{\text{Ocht}} := \text{CAT} + $						
28	tempdone<='0';						
29	if $cnt = "0000"$ then						
30	A1(0) := '0';						
31	A1(1) := A(0);						
32	DD(15 downto 8) <= "00000000";						
33	$DD(7 \text{ downto } 0) \le 2$ ;						
	•						

```
34
                          else
35
                            A1(1 \text{ downto } 0):=DD (1 \text{ downto } 0);
                            DD(15) \le DD(14);
36
                             DD(14 downto 0) <=
37
38
                          end if:
39
                         if A1 = "10" then
                         DD(15 downto 8) \leq DD(15 downto 8) - B(7 downto 0); elsif \Delta = 4 then
40
41
42
                             \overline{DD(15 \text{ downto } 8)} \le DD(15 \text{ downto } 8) + B(7 \text{ downto } 0);
43
                         end if;
44
                    else
45
46
47
                 end if;
48
           end procese;
49
      end Behavioral;
```

1. (12 分)请根据所给出的程序代码,说明上述程序实现了什么功能?并补充完成①② ③④⑤处所缺少的代码。



2. (8分)请问 VHDL 常用的数据对象包括哪些?上述程序采用的是哪几种数据对象,它们之间的区别是什么?




- 1、Constant(常量)在程序中不可以被赋值
- 2、Variable (变量) 在程序中可以被赋值(用 ": =") , 赋值后立即变化为新值
- 3、Signal (信号) 在程序中可以被赋值(用 "<="), 但不立即更新, 当进程挂起后, 才开始更新。
- 4、File (文件) 在程序中实现对文件的写入和读出操作。

#### 二、SoC 结构设计分析(本题共 20 分)


片上系统 SoC 在单个芯片上实现了系统的功能,是计算机与微电子学科交叉的新兴方向。

1. (6分)调试测试是 SoC 设计开发的重要环节,在测试过程使用的 JTAG 接口表示什么含义?具体包括哪几个信号?

2. (4分) SoC 片内总线是片上处理器与片内功能 IP 核连接的重要数据通路。典型的 SoC 片上总线包括哪几种?




3. (10 分) 乘法器是 SoC 重要的运算模块。在实现过程中,若采用硬件设计思路,请 画出构成原码一位乘法器的基本结构,并说明每个功能模块的作用。




#### 三、有限状态机设计(本题共15分)

按键是人机交互的重要输入设备。按键开关通常为机械弹性开关,在开关闭合及断开的瞬间均伴随有一连串的抖动。抖动时间的长短由按键的机械特性决定。按键动作发生时,按键输出会出现不稳定的逻辑'0'和逻辑'1'的跳变,如图1所示。


为了获得稳定的按键输入信号,需要进行按键消抖处理。请采用有限状态机的方法 进行按键消抖电路设计。



1. (5分)有限状态机按照输出方式分为哪两种类型?两者的区别是什么?



2. (10 分) 根据按键输入信号特点,请画出按键消抖电路的状态转移图。



第4页 共9页

## 四、SoC 优化设计(本题共 15 分)

在同步系统中,为了保证时钟质量应使时钟偏移最小化。若要设计一个计数器系统,该系统包含两个计数器,其中一个计数器以系统时钟 clk 频率计数;另一个计数器以 clk 的 1/4 频率计数。两个计数器同时复位。假设仅要求两个计数器速度满足 4 倍关系,对相位无任何要求。请画出派生时钟和派生使能两种时钟产生方案的结构图和波形图。

装


订

线

#### 五、程序计数器设计(本题共15分)

程序计数器是 SoC 系统的重要功能部件,指示当前指令所在位置。若程序存储器的容量为 8K×8bit。程序计数器的功能包括以下几点:

- a) 全局异步复位功能
  - 当复位信号为低电平时, ADDR<=X "1FF0": 数据总线高阻态:
- b)输出地址加1功能
- clk PC 上升沿有效; PC Plus 高电平有效, 原 PC 地址+1→ADDR;
- c) 地址更新功能
- clk\_PC 上升沿有效, nLD\_PC 低电平有效, 新的 PC→ADDR。
- 1. (5 分) 在执行什么指令的时候,程序计数器会进行地址更新? 更新的地址存放在哪个功能模块? 若系统增加了函数调用指令,程序计数器应当增加什么功能及操作?



- 2. (10 分)请根据 PC 程序计数器的功能,采用硬件描述语言编写 PC 完整的实体及结构体实现部分代码。具体的输入输出端口要求如下:
- 输入信号: 时钟信号 clk\_PC; 复位信号 rst; 地址加 1 控制信号 PC\_Plus; 地址更新控制信号 nLD PC:


地址输入信号 PC(12 downto 0)。

输出信号: 地址总线信号 ADDR(12 downto 0); 数据总线 data(7 downto 0)。

### 六、堆栈指针设计(本题共15分)

堆栈模块是 SoC 系统存储数据的重要功能模块,用于保护寄存器数据或者程序执行的位置及状态信息。堆栈指针的功能包括堆栈初始化,堆栈指针加 1 和减 1 操作。具体功能如下:

- a) 栈顶初始化功能 clk\_SP 上升沿有效,SP\_CS 低电平,data→SP。
- b) 加 1 功能 clk\_SP 上升沿有效,nSP\_en 低电平有效,SP\_CS 高电平,SP\_UP 高电平,SP+1→SP,SP→Addr。
- c) 减 1 功能 clk\_SP 上升沿有效,nSP\_EN 低电平有效,SP\_CS 高电平,SP\_DN 高电平,SP-1→SP, SP→Addr。
- 1. (5 分) 若要执行 PUSH R0 寄存器压栈指令,请描述该指令执行时涉及的功能模块及微操作。 PC → ADDR;



2. (10 分)请根据堆栈指针的功能要求,采用硬件描述语言编写堆栈指针的实体 及结构体实现部分代码。具体的输入输出端口要求如下:

输入信号: 时钟信号 clk\_SP; 异步复位信号 rst; 堆栈选择信号 SP\_CS; 指针加 1 控制信号 SP\_UP; 指针减 1 控制信号 SP\_DN; 堆栈输出使能信号 nSP\_EN;

输出信号: RAM 地址信号 AR (7 downto 0);

双向信号:数据信号 data (7 downto 0)。

装

订

线