

SOC期末复习

课堂讲义解析与习题

SOC

片上系统（System on Chip, SoC），是指在单一芯片上集成了数字电路、模拟电路、信号采集和转换电路、存储器、MPU、MCU、DSP、MPEG等，实现了一个系统的功能

基本构成

嵌入式处理器核（如MPU、MCU或DSP）

存储器（如SRAM、SDRAM、Flash ROM）（Random Access Memory）（Read-Only Memory）

专用功能模块（如ADC、DAC、PLL、2D/3D图形运算单元）

I/O接口模块（如USB、UART、Ethernet等）等多种功能模块

片内总线（AMBA、Wishbone、Avalon等）

1. [多选题] 1.1 SOC集成的IO模块包括以下哪几个

A. ADC

B. UART

C. SPI

D. USB

我的答案： BD ✖

正确答案： BCD

SoC类型


计算控制型

通信网络型

信号处理型



1.1.5 SoC类型--计算控制型



- 微处理器CPU

- CISC: 硬件复杂, 软件简化, 指令执行效率低, 功耗大, 如Intel X86系列, 微机操作系统 (Windows系列), 用于微机与工业机。
- RISC: 硬件简单, 软件优化, 指令执行效率高, 功耗低, 如ARM系列, 嵌入式操作系统 (如Palm OS、Windows CE), 用于信息家电、个人电器、移动通信。


- 数字信号处理器DSP

- 通用DSP: 强调高性能、高速, $\sim 1\text{GHz}$
- 嵌入式DSP: 强调多功能、低功耗, $\sim 100\text{MHz}$





1.1.5 SoC类型——信号处理型



- 编解码：语音PCM，音乐MP3，图片JPEG，视频MPEG
- 信号采集：声音（话筒），图像（CCD，CMOS）
- 信号输出：声音（扬声器），图像（LCD、CRT）

■用于HDTV的飞利浦SoC芯片Nexperia



1. [单选题] 1.2 请问手机属于哪一种SOC类型？

- A. 计算控制型
- B. 信号处理型
- C. 通信网络型
- D. 无线网络型

我的答案： A ✖

正确答案： C

SoC系统级研究内容 ◆ 软硬件协同设计技术 ◆ 设计重用技术 ◆ 与底层相结合设计技术

设计重用技术

基于IP核的模块级重用

基于平台的系统级重用

IP核是指经过反复验证过的、具有特定功能的，可重复利用的逻辑块或数据块，用于专用集成电路（ASIC）或者可编程逻辑器件（FPGA）。

- 软核
- 固核
- 硬核

类型	定义	使用灵活性	时序性能可预测性
Soft Cores（软核）	行为级或 RTL 级 HDL 源代码	灵活度高，可修改设计代码，与实现工艺无关。	IP 很难保护，时序性能无法保证，由使用者确定。
Firm cores（固核）	完成软核所有的设计外，还完成了门电路级综合和时序仿真等设计环节，一般以门电路级网表形式提交用户使用。	部分功能可修改，采用指定的实现技术，与实现工艺相关。	关键路径时序可控制
Hard cores（硬核）	基于某种半导体工艺的物理设计，已有固定的拓扑布局 and 具体工艺，并已经过工艺验证，具有可保证的性能。提供电路物理结构掩模版图和全套工艺文件。	不能修改设计，必须采用指定实现技术。	包含工艺相关的布局和时序信息，IP 很容易保护，多数的处理器和存储器。

1. [多选题] 1.3 IP核有哪几种类型？

- A. 软核
- B. 硬核
- C. 众核
- D. 固核

我的答案： ABD ✓

正确答案： ABD

低功耗设计技术

芯片功耗主要由开关功耗、短路功耗和漏电流功耗等组成

◆工艺级低功耗技术

降低电源供电电压，减少跳变功耗

多阈值工艺 MTCMOS

变阈值工艺VTCMOS

◆电路级低功耗技术 减摆幅 电荷再循环总线结构

◆逻辑（门）级低功耗技术

主要通过低电压实现低功耗技术

◆RTL级（寄存器传输级）低功耗技术

主要从降低不希望的跳变入手

◆体系结构级低功耗技术 并行技术·流水线技术·预计算技术

◆算法级低功耗技术 总线翻转译码技术·编码技术

◆系统级低功耗技术 门控时钟技术·异步电路技术

1. [多选题] 1.4 体系结构级低功耗技术包括哪些

- A. 编码技术
- B. 流水线技术
- C. 并行技术
- D. 预计算技术

我的答案： BCD ✓

正确答案： BCD



(1)系统描述模型

- 离散事件模型
- 有限状态机模型
- 通信进程网络模型
- Petri网模型
- 任务流图模型
- 控制数据流图模型

1. [单选题] 1.5 以下哪种模型适合描述并发、竞争及同步的特性

- A. 有限状态机
- B. 离散事件
- C. Petri网
- D. 任务流图

我的答案: C ✓

正确答案: C

模块名称	软件实现		硬件实现	
	软件成本	软件功耗	硬件成本	硬件功耗
A	5	8	10	2
B	10	10	20	5
C	8	15	10	8

纯硬件实现: 成本40, 功耗15

纯软件实现: 成本23, 功耗33

$23 \leq \text{系统成本} \leq 40$

$15 \leq \text{系统功耗} \leq 33$

设计要求: 系统成本 ≤ 35 , 系统功耗 ≤ 20



1. [单选题] 1.6 满足设计要求 (系统成本 ≤ 35 , 系统功耗 ≤ 20) 的软硬件划分方案是

- A. A 软件, B 硬件, C 硬件
- B. A 硬件, B 硬件, C 软件
- C. A 硬件, B 软件, C 硬件
- D. A 软件, B 硬件, C 软件

我的答案: C ✓

正确答案: C

关键技术

系统建模

软硬件划分技术

软硬件协同综合

软硬件协同仿真与验证



1.2.3.3 软硬件协同综合

- 软硬件协同综合是利用设计中的各种资源(如系统模型、软/硬件模块等)生成最优的通信体系结构,实现从功能到结构再到实现的转换,同时满足系统性能与代价约束。
- 通信体系结构综合—软硬件接口
- 软件综合—软件构件
- 硬件综合—硬件IP



1.2.3.4 软硬件协同仿真与验证

- 系统评估与验证是检验SoC设计的逻辑、功能、时间特性等是否满足用户需求的过程。
- 模块/IP核级验证
- 软硬件协同仿真验证
- FPGA验证



1.2.3.4 软硬件协同仿真与验证

- 黑盒验证通过设计顶层接口，验证哪些与设计实现技术无关的功能，不能直接访问设计内部状态，可控性差、可测性差。
- 白盒验证保证设计实现相关技术的功能正确实现，黑盒的补充，对内部结构完全可控可见，但是不可移植。
- 灰盒验证根据设计的内容结构写Testcase，从设计顶层接口进行控制与观察，验证是否实现了一些主要特性，而不关心设计方法。

1. [多选题] 1.7 软硬件协同综合包括哪些方面

- A. 软件模块到硬件模块的接口综合
- B. 硬件模块到软件模块的接口综合
- C. 上位机软件综合
- D. 硬件IP核综合

我的答案: ABC ✖

正确答案: ABD

总线结构

对SoC上芯核和电路模块等的互连

单总线、多总线和片上网络（NoP）的方式

soc系统设计方法 自顶向下 自底向上 上下结合



1.4典型SoC片上总线

- AMBA
- Core Connect
- Avalon
- Wishbone
- OPC

1. [多选题] 1.8 SOC总线包括哪些

- A. PCIe
- B. AMBA
- C. OCP
- D. WishBone
- E. Avalon


我的答案: BCDE ✓

正确答案: BCDE



1.4.1 AMBA总线

- ARM公司推出的片上总线，定义了三种可以组合使用的不同类型的总线：先进高性能总线(AHB)、先进系统总线(ASB)和先进外设总线(APB)。





(5)AXI总线

- AXI协议是新一代AMBA3.0标准，总线带宽利用率高，功能丰富。
- 单向通道体系结构
- 支持多项数据交换
- 独立的地址和数据通道
- 增强的灵活性

1. [单选题] 1.9 AXI总线是哪个公司提出的总线

- A. Xilinx
- B. Intel
- C. ARM
- D. AMD

我的答案: C ✓

正确答案: C

其中OPC、WishBone是真正可以免费使用的，其它三种都是声称免费但是需要授权协议的

1. [多选题] 1.10 真正可以免费使用的SoC总线协议是

- A. AMBA
- B. OCP
- C. CoreConnect
- D. WishBone

我的答案: A ✖

正确答案: BD



1.4.2 CoreConnect总线

- PLB (Processor Local Bus) 是高性能总线, 通过总线接口单元来访问存储器设备, 为总线传输的主要发出者和接受者之间提供高带宽、低延迟的连接。



1.4.2 CoreConnect总线

- OPB (On-Chip Peripheral Bus) 用于连接低性能设备, 如各种外围接口。为连接具有不同的总线宽度及时序要求的外设和存储器提供了一条途径, 并尽量减小对PLB性能的影响。



1.4.2 CoreConnect总线

- DCR (Device Control Register) 用于访问和配置PLB和OPB总线设备的状态和控制寄存器，用来规范CPU通用寄存器设备，控制寄存器之间传输数据。
- DCR总线在内存地址映射中取消了配置寄存器，减少取操作，增加了处理器内部总线带宽



五种SoC总线性能比较

总线名称	AMBA	Wishbone	CoreConnect	Avalon	OCP
互联方式	共享总线	共享总线 交叉总线 点对点总线	共享总线	共享总线	点对点总线
主控制器	多个	多个	多个	多个	单个
数据线宽度/位	32-512	32-512	32-512	32-512	用户可配置
地址空间/位	64	64	64	64	32
请求响应	同步	同步	同步	同步	异步
数据传输方式	都可以按字节、半字、字几种方式传输.....				
事务传输方式	流水/ 分离/突发	流水/ 分离/突发	流水/ 分离/突发	流水/ 分离/突发	流水/ 突发
数据对齐方式	都有大端对齐和小端对齐两种方式.....				
仲裁机制	系统定义	用户自定义	系统定义	系统定义	无仲裁

常用硬件描述语言：

1、ABEL-HDL

2、AHDL

3、VHDL

4、Verilog HDL

IEEE标准



VHDL程序基本结构

一个完整的
VHDL程序

实体

(Entity)

实体部分描述设计系统的外部接口信号
(即输入/输出信号)

结构体

(Architecture)

结构体用于描述系统的内部电路

配置

(Configuration)

配置用于从库中选取所需元件安装到设计单元的实体中

包集合

(Package)

库

(Library)

包集合存放各设计模块能共享的数据类型、常数、子程序等

库用于存放已编译的实体、结构体、包集合和配置

西安电子科技大学



VHDL程序结构

例1 一个2输入的与门的逻辑描述

```
LIBRARY ieee;                                --库说明语句
USE ieee.std_logic_1164.ALL;                 --程序包说明语句
ENTITY and2 IS
    PORT(a,b    : IN  STD_LOGIC;
          y      : OUT STD_LOGIC);
END and2;
ARCHITECTURE and2x OF and2 IS
BEGIN
    y<=a AND b;
END and2x;
```

} 实体部分

} 结构体部分

类属说明:

确定实体或组件中定义的局部常数。模块化设计时多用于不同层次模块之间信息的传递。可从外部改变内部电路结构和规模。

类属说明必须放在端口说明之前。

```
Generic (
    常数名称: 类型 [= 缺省值]
    {常数名称: 类型 [= 缺省值]}
);
```

22

类属常用于定义：实体端口的大小、设计实体的物理特性、总线宽度、元件例化的数量等



1、ENTITY（实体）-----端口声明

端口声明：确定输入、输出端口的数目和类型。

```
Port (  
    端口名称 {, 端口名称} : 端口模式    数据类型;  
    ...  
    端口名称 {, 端口名称} : 端口模式    数据类型  
);
```

端口模式：

in: 输入型，此端口为只读型。

out: 输出型，只能在实体内部对其赋值。

inout: 输入输出型，既可读也可赋值。

buffer: 缓冲型，与 out 相似，但可读。

25

西安电子科技大学

1. [多选题] 1.5.1.复杂PLD包括哪些

- A. PLA
- B. GAL
- C. CPLD
- D. FPGA

我的答案： CD ✓

正确答案： CD

1. [多选题] 1.5.2 CPLD包括哪些模块

- A. 存储阵列
- B. I/O控制模块
- C. 宏功能模块
- D. 连线阵列

我的答案: BCD ✓

正确答案: BCD

1. [多选题] 1.5.3 FPGA基本结构包括哪些模块

- A. 输入/输出模块IOB
- B. 互连资源IR
- C. 可编程逻辑模块CLB
- D. 存储模块

我的答案: ✗

正确答案: ABC

1. [多选题] 1.5.4 CPLD和FPGA的区别包括

- A. FPGA数据掉电后丢失, CPLD掉电保持
- B. CPLD基于乘积项结构, 基本结构为“与-或阵列”
- C. FPGA基于查找表结构
- D. CPLD组合电路资源丰富

我的答案: ABCD ✓

正确答案: ABCD

1. [多选题] 2.1 成为IEEE标准的硬件描述语言是

- A. VHDL
- B. AHDL
- C. ABEL-HDL
- D. Verilog HDL

我的答案: AD ✓

正确答案: AD

1. [单选题] 2.2 通过外部可以改变电路内部结构和规模的是

- A. PORT
- B. BUFFER
- C. Generic
- D. Signal

我的答案: A ❌

正确答案: C

1. [单选题] 2.3 若7段数码管的编码顺序为gfedcba, 共阳极数码管要显示数字“3”的编码是

- A. 0101010
- B. 0110110
- C. 0110000
- D. 1010101

我的答案: C ✔

正确答案: C

1. [多选题] 2.4 VHDL的数据对象包括

- A. 信号
- B. 常量
- C. 变量
- D. 文件

我的答案: ABCD ✓

正确答案: ABCD

1. [单选题] 2.5 信号的赋值的符号是

- A. <=
- B. >=
- C. :=
- D. ::

我的答案: ✗

正确答案: A

1. [单选题] 2.6 连接操作符是

- A. |
- B. and
- C. &
- D. &&

我的答案: C ✓

正确答案: C

1. [多选题] 2.7 关于process描述正确的是

- A. PROCESS内部各语句之间是顺序关系
- B. 多个进程之间是并行关系
- C. 进程之间的通信则一边通过接口由变量传递
- D. 进程可以随时启动

我的答案: ABC ✗

正确答案: ABD

1. [多选题] 2.8 子程序包括

- A. BLOCK
- B. PROCESS
- C. FUNCTION
- D. PROCEDURE

我的答案: CD ✓

正确答案: CD

1. [多选题] 2.9 顺序执行语句包括

- A. if else
- B. case
- C. with select
- D. while

我的答案: ABD ✗

正确答案: AB

1. [多选题] 2.10 顺序语句可以在____模块中执行

- A. process
- B. function
- C. procedure
- D. block

我的答案: ABC ✓

正确答案: ABC

1. [单选题] 2.11.在逻辑电路设计过程中,通过元件调用进行功能模块的集成,若需要调用and2模块,其端口定义 port(a, b:in bit;c:out bit),顶层传递的参数依次为 ina、inb和 s1,请问以下调用方法不正确的是_____。

- A. u1:and2 port map(inb, ina, s1);
- B. u1:and2 port map(b => inb, a => ina, c => s1);
- C. u1:and2 port map(a => ina, b => inb, c => s1);
- D. u1:and2 port map(ina, inb, s1);

我的答案: A ✓

正确答案: A

1. [单选题] 2.12 为了使得SOC内部电路模块连接关系清晰,应当采用哪种描述方式

- A. 行为级描述
- B. RTL级描述
- C. 结构描述
- D. 原理图描述

我的答案: C ✓

正确答案: C

1. [单选题] 2.13 关于组合电路，下面描述不正确的是

- A. 输出决定于输入
- B. 可以用并行语句描述
- C. 可以用顺序语句描述
- D. 可以采用时钟触发

我的答案： D ✓

正确答案： D

1. [多选题] 2.14 组合电路包括

- A. 触发器
- B. 多路选择器
- C. 译码器
- D. 编码器

我的答案： ABCD ✗

正确答案： BCD

1. [单选题] 2.15 要实现占空比为50%的 $2N+1$ 分频，则需要对待分频时钟上升沿和下降沿分别进行 $N/(2N+1)$ 占空比分频，然后将两个分频器得到的时钟信号进行____ 得到50%占空比信号。

- A. 相与
- B. 异或
- C. 相或
- D. 与非

我的答案： C ✓

正确答案： C

1. [多选题] 2.16 moore状态机和mealy状态机的区别是

- A. Mooer状态机的输出只与当前的状态有关
- B. Mealy状态机的输出不仅与当前的状态有关，还与当前的输出有关。
- C. Moore型状态机的输出信号是直接由状态寄存器译码得到。
- D. Mealy型状态机是以现时的输入信号结合即将变成次态的现态，编码成输出信号。

我的答案： ACD ✖

正确答案： ABCD

1. [单选题] 2.17 下列关于CASE语句的说法不正确的是： ____

- A. 条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
- B. CASE语句中必须要有WHEN OTHERS=>NULL; 语句。
- C. CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。
- D. CASE语句执行必须选中，且只能选中所列条件语句中的一条。

我的答案： B ✔

正确答案： B

1. [多选题] 3.1 下面关于超前进位加法器描述正确的是

- A. 每位的进位只有加数和被加数决定，而与低位的进位无关。
- B. 在加法运算过程中各级进位信号同时送到各个全加器的进位输入端。
- C. 进位之间具有先后顺序关系。
- D. 各进位结构是独自形成的，并不直接依赖于前级。

我的答案： ACD ✖

正确答案： ABD

1. [多选题] 4.1 原码一位乘法器采用硬件方式实现，需要用到以下哪些功能模块

- A. 控制器
- B. 加法器
- C. 1位乘法器
- D. 移位寄存器
- E. 16位锁存器

我的答案：ABCDE ✓

正确答案：ABCDE

1. [单选题] 4.2 原码二位乘法器设计中， $-|X|$ 操作需要满足条件

- A. $Y_{i+1}=Y_i=C$
- B. $Y_{i+1}=0 \ \&\& \ Y_i \oplus C=1$
- C. $Y_{i+1} \oplus Y_i=1 \ \&\& \ Y_i=C$
- D. $Y_{i+1}=1 \ \&\& \ Y_i \oplus C=1$

我的答案：D ✓

正确答案：D

1. [单选题] 4.3 布斯补码一位乘法运算的符号位应当进行

- A. 相与
- B. 相或
- C. 参与运算
- D. 异或

我的答案: C ✓

正确答案: C

1. [单选题] 4.4 阵列乘法器TOP_ROW实现的是哪一种操作

- A. 相加
- B. 相与
- C. 异或
- D. 加法和相与操作

我的答案: A ✗

正确答案: B

1. [多选题] 5.1 采用硬件描述语言进行存储器设计，可以实现

- A. 存储器字扩展
- B. 存储器位扩展
- C. 直接描述存储器所需求的容量和位宽
- D. 存储器设计可以采用结构描述方式

我的答案： ABCD ✓

正确答案： ABCD

1. [单选题] 5.2 关于RAM和ROM的描述不正确的是

- A. RAM掉电会丢失
- B. ROM存放程序
- C. ROM可以随机存储
- D. RAM存放数据

我的答案： D ✗

正确答案： C

1. [多选题] 5.3 同步FIFO包括

- A. 双端口RAM
- B. 读写地址计数器
- C. 空满标志产生器
- D. 地址线

我的答案: ABCD ✖

正确答案: ABC

1. [多选题] 5.4 CRC国际标准包括

- A. CRC-8
- B. CRC-12
- C. CRC-18
- D. CRC-32
- E. CRC-16

我的答案: ABDE ✔

正确答案: ABDE

1. [多选题] 6.1 CPU包括哪些部件

- A. 控制器
- B. 运算器
- C. 寄存器
- D. 数据通路

我的答案： ABCD ✖

正确答案： AB

1. [单选题] 6.2 这个CPU需要多长时间完成设计

- A. 6个月
- B. 12个月
- C. 18个月
- D. 24个月

我的答案： B ✖

正确答案： C

1. [单选题] 6.3 Richard CPU采用的设计方式是

- A. Mealy状态机
- B. Moore状态机
- C. 哈佛结构
- D. 自顶向下设计

我的答案： C ✖

正确答案： A

1. [单选题] 6.4 本课程所设计的CPU包含多少条指令

- A. 20
- B. 25
- C. 27
- D. 36

我的答案： C ✔

正确答案： C

1. [单选题] 6.5 所设计的指令集的指令周期是多少时钟周期

- A. 4
- B. 8
- C. 12
- D. 16

我的答案: 

正确答案: B

1. [单选题] 6.6 什么指令会使PC值传送到数据总线

- A. ADD
- B. JMP
- C. JNZ
- D. CALL

我的答案: D 

正确答案: D

1. [单选题] 6.7. 生成PC新地址为何需要分两个时钟周期完成

- A. PC地址为12位, 数据总线为8位
- B. PC地址为16位, 数据总线为8位
- C. PC地址为12位, 数据总线为6位
- D. PC地址为10位, 数据总线为8位

我的答案: C ✖

正确答案: A

1. [多选题] 6.8 本课程设计的CPU的存储器的容量是

- A. 4KB ROM
- B. 256B RAM
- C. 128B RAM
- D. 2KB ROM
- E. 16KB ROM

我的答案: CE ✖

正确答案: AC

1. [多选题] 6.9 ALU输出包括哪些内容?

- A. 运算结果
- B. 寄存器数据
- C. 状态信息
- D. 控制信号

我的答案: ABC ✖

正确答案: AC

1. [多选题] 6.10 ALU单总线结构的特点是

- A. 所有部件连接到同一条总线
- B. 在同一时间内,只能有一个操作数放在总线上进行传输。
- C. 需要A、B两个缓冲寄存器
- D. ALU的输出不能直接加到总线上去。

我的答案: ABC ✔

正确答案: ABCD

1. [多选题] 6.11 本课程设计的CPU程序状态信息包括

- A. 进位标志
- B. 零标志
- C. 溢出
- D. 奇偶校验

我的答案： ABCD ✖

正确答案： ABC

1. [多选题] 6.12 本课程所设计的ALU功能包括

- A. 算术逻辑运算
- B. 乘法运算
- C. 移位运算
- D. 程序状态字

我的答案： ABCD ✖

正确答案： ACD

1. [单选题] 6.13 本课程所设计的堆栈最大容量是多少

- A. 1024B
- B. 512B
- C. 256B
- D. 128B

我的答案: C ✖

正确答案: D

1. [多选题] 6.14 微程序控制器基本结构包括

- A. 控制存储器CM
- B. 微指令寄存器 μ IR
- C. 微地址形成电路
- D. 微地址寄存器
- E. 程序计数器

我的答案: ABCD ✔

正确答案: ABCD

1. [多选题] 6.15 微地址形成电路的微地址来自

- A. 指令的操作码
- B. 后续微地址
- C. 程序计数器

我的答案： AC ✖

正确答案： AB

1. [单选题] 6.16 本课程所设计的微程序控制器发出的控制信号是多少

- A. 16
- B. 32
- C. 48
- D. 64

我的答案： ✖

正确答案： C