

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



期中复习习题课

(仅供参考，结合不同学校的实际考纲范围补充或删减)

Leng Ximo

填空题





- 1、已知某种计数制中有算术运算 $41/3 = 13$ 成立，则该计数制的基数为 _____；
- 2、10 位二进制补码能够表示的数值范围是 _____；
- 3、现用三进制代码为电信学院的 400 名同学编制代号，则至少需要 _____ 位编码；如需要进一步在代号中表示来自哪个班级（假设一共 10 个班级），则还需要增加 _____ 位；
- 4、 $(473)_D$ 的 BCD 码是 _____；
- 5、 $(63)_O = (\text{_____})_B = (\text{_____})_H = (\text{_____})_{\text{Gray}}$ ；
- 6、 $(1010110011.0101)_B = (\text{_____})_{8421\text{BCD}} = (\text{_____})_{\text{Gray}}$ ；
- 7、已知 A 的原码为 011010，则 2A 对应的 8 位原码形式为 _____，-A 的 8 位补码为 _____；
- 8、 $Y = ((A \odot B)(C \odot D))'$ 的最小项之和为 _____，最大项之积为 _____；
- 9、 $F = \sum_{W,X,Y,Z} m(4,7,9,13,15) + d(5,6)$ 的最简或与式为 _____；
- 10、 $F = \sum_{A,B,C,D} m(2,3,7,8,11,14) + d(0,5,10,15)$ 的最简与非—与非式为 _____；

填空题

- 11、数字电路中的晶体管一般工作于_____区和_____区；
- 12、数字电路采用_____来表示信息，数字电路的主要任务是_____；
- 13、已知某集成电路芯片，查阅其数据手册有参数：最大输出低电平 $V_{OLmax} = 0.4 \text{ V}$ ，最大输入低电平 $V_{ILmax} = 0.8 \text{ V}$ ，最小输出高电平 $V_{OHmin} = 2.6 \text{ V}$ ，最小输入高电平 $V_{IHmin} = 2.0 \text{ V}$ ，则该器件的高电平和低电平噪声容限分别为_____和_____；
- 14、为了保证 CMOS 门电路输入、输出端口特性的标准化，通常在门电路的输入端和输出端各增设一级_____；
- 15、在 TTL 门电路的输入电压从 0 到 V_{CC} 逐渐增大的过程中，倒相级晶体管 T_2 的工作状态变化是_____；
- 16、如果想用 TTL 门电路驱动 CMOS 门电路负载，则 TTL 门电路需要使用_____输出方式；

填空题

17、下图 (a)、(b)、(c)、(d) 中门电路输出的逻辑值分别为 ____、____、____、____；



18、组合逻辑电路的基本单元是____，时序逻辑电路的基本单元是____；

19、 n 个输入变量的二进制译码器，共有____个输出端；对于译码状态的每一组输入代码，有____个输出端输出有效电平；

20、二—十进制译码器的输入信号为____，输出信号为____；

填空题

- 21、在设计加法器电路时，如果设计目标是电路结构尽可能简单，则可以采用_____方式；如果设计目标是提高运算速度，则可以采用_____方式；
- 22、组合逻辑电路中“竞争”的概念是_____，“冒险”的概念是_____；
- 23、消除竞争—冒险的常用方法有_____、_____、_____；
- 24、TTL 门电路组成的边沿 JK 触发器，时钟端接 5kHz 脉冲，J 与 K 悬空，则触发器输出 Q 的频率为_____；
- 25、将边沿 D 触发器的 D 端与其 Q' 端相连，假设初始状态 $Q = 0$ ，则经过 100 个时钟脉冲作用后其状态 Q 为_____；

选择题

(注：均为单选题)

- 1、两个二进制数进行算术运算，下面说法中不正确的是（ ）；
 - A. 两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出；
 - B. 两个最高位不同的补码进行相加运算，肯定不会产生溢出；
 - C. 两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出；
 - D. 两个补码的减法运算可以用加法器来实现；
- 2、以下描述一个逻辑函数的方法中哪一个不是唯一的（ ）？
 - A. 最简与或式
 - B. 卡诺图
 - C. 真值表
 - D. 最大项之积
- 3、在不影响逻辑功能的情况下，CMOS 与非门多余的输入端可以（ ）
 - A. 接高电平
 - B. 接低电平
 - C. 悬空
 - D. 通过电阻接地

选择题


(注：均为单选题)

4、已知 8421BCD 码可以用七段译码器驱动日字 LED 管，显示出十进制数字，其方框图如下图所示，已知下列变换真值表中只有一行是正确的，试指出正确的是第（ ）行；（注：1 表示灯亮）

A. 1 B. 2 C. 3 D. 4

5、CMOS 门电路在何时最耗电（ ）？

A. 输出高电平 B. 输出低电平
C. 输出高阻态 D. 输出电平发生翻转



分析题

1、已知某四变量逻辑等式如下，请解决下面的问题；

$$(A + B + D)' + A'BC'D + A'BC + CD' + ((A' + B + C)(A' + C'))' = AB'D + BC + B'D' + A'BD$$

(1) 用任意方法证明此逻辑等式的正确性；

(2) 用卡诺图化简法求解此逻辑函数式的最简与或式；

(3) 以 A、B、C 为地址输入端，请画出用 8 选 1 数据选择器实现该逻辑函数的接线图；
(数据选择器用自制的逻辑图形符号表示即可，无需考虑其他附加端)

分析题

2、已知 $Y = (ABC + CD) \oplus (AB' + A'C + BC + C'D)$ ，试求解该逻辑函数式的最简与或式、最简与非—与非式、最简与或非式、最简或与式和最简或非—或非式；

3、用卡诺图化简法化简下面的逻辑函数式，要求结果为最简与或式；

$$Y = A'BC + C'DE + ACDE + A'BDEF$$


分析题

4、已知图中的逻辑门采用 TTL 门电路实现；

(1) 在 R_L 取值范围合适的情况下，在图中标注的 A 点为逻辑高电平时，各支路电流的实际电流方向（考虑晶体管截止时的漏电流）；

(2) 如将 G_4 、 G_5 、 G_6 替换为 TTL 工艺的或非门，则与原电路相比，此时电阻 R_L 取值范围的上限和下限如何变化？

(3) 如将 G_4 、 G_5 、 G_6 替换为 CMOS 工艺的与非门，则与原电路相比，此时电阻 R_L 取值范围的上限和下限如何变化？




分析题

5、如图所示，或非门为 TTL 电路，请填写表格中各个电压表的测量电压数据；
已知电压表为理想电压表（内阻无穷大）已知输出高电平为 3.4 V，输出低电平为 0.2 V；


- (1) 请将三个电压表的电位测量数据填写至下面的表格中；
- (2) 如果将此或非门替换为 TTL 与非门，那么该如何修改表格？

	V1	V2	V3
$R_p = 51\ \Omega$			
$R_p = 10\ \text{k}\Omega$			





分析题

6、分析如图所示的 CMOS 门电路的逻辑功能，写出输出的逻辑函数式；



分析题


7、如左图所示的 TTL 门电路，其输入信号波形如右图所示，请绘制输出信号的波形；



分析题


8、已知数字电路如图所示，已知输入 $X_3X_2X_1X_0$ 为某一有权二—十进制代码；当 $X_3X_2X_1X_0$ 为 1001、0011、0001、0101 时显示数字分别为 6、3、1、5；

- (1) 输入的代码为哪一种有权码？（提示：以每个位的权重命名）
- (2) 试分析四位二进制加法器芯片 74LS83 的功能；





分析题

9、已知数字电路如图所示，分析电路的逻辑功能；





分析题

10、已知由与非门构成的 SR 锁存器如下，请根据给定输入信号绘制出 Q 和 Q' 的波形图；





分析题

11、已知 JK 触发器如下，请根据给定输入信号与时钟信号绘制出 Q 和 Q' 的波形图；规定初始状态 $Q = 0$ ；




分析题

12、已知触发器电路如下，请绘制出 Q 和 Q' 的波形图；



设计题

1、试用 8/3 优先编码器 74LS148 和若干门电路设计一个 10/4 二—十进制优先编码器；已知 74LS148 的逻辑框图和部分功能表如下；要求将拓展后的电路封装后仍具有类似原器件的引脚逻辑功能特性（例如附加控制端，低电平有效等）



S'	Y'_S	Y'_{EX}	状态
1	1	1	不工作
0	0	1	工作，但无信号输入
0	1	0	工作，且有信号输入
×	0	0	不可能出现


设计题

2、请使用一片 74LS138 3/8 译码器芯片和附加的门电路实现一个电路，能够判断某一个四位二进制数 $A_3A_2A_1A_0$ 能否被 2 整除，若能被 2 整除电路输出 1，不能则输出 0；


3、设计一个电路，它有四个输入端 A、B、C、D，要求该电路能够判断哪个输入端有输入；输入 A、B、C、D 的规则是：A 最先，B 次之，D 最后；即当 ABCD 同时有输入时，判断结果认为 A 有输入；若 A 没有输入 BCD 同时有输入，判断结果认为 B 有输入；依次类推；要求电路尽可能简单，且只能用与非门实现；

设计题

4、某医院有四层楼住院病室，依次为重症病房层、重点病房层、普通病房层和康复病房层，药房有药品管道输送系统可依次为不同楼层输送药品；其中，重症病房层的优先级最高，康复病房层的优先级最低；要求，为药房的输送系统设计一个优先请求电路，要求该电路能够显示楼层号，并规定没有楼层有需求时七段数码管显示 0；已知可能用到的电路模块如下；



74LS148 功能表			
S'	Y'_S	Y'_{EX}	状态
1	1	1	不工作
0	0	1	工作，但无信号输入
0	1	0	工作，且有信号输入
x	0	0	不可能出现



设计题

- 更多组合逻辑电路的设计题，参考教材课后题与前面组合逻辑电路一章的习题课！

基本类型：

芯片拓展类题目；

用基本的门电路去设计组合逻辑电路（一般限制器件种类）；

用中规模集成器件设计组合逻辑电路；（译码器和数据选择器常考，不排除其他器件考察的可能性）

设计题

5、请设计一个 CMOS 门电路，要求其能够实现以下逻辑功能；不要求绘制出缓冲级与输入端的保护电路；其中的 NMOS 和 PMOS 可以采用简易画法；


$$Y = (AB + C)' + D'$$

其他

这里列出的习题难度偏高，一般期中考试难度不会如此之高，这里主要是对前面习题课的一些补充；因此不要依赖此习题课当中给出的习题，这些习题的目的是测试对知识点的理解程度和掌握程度，研究每个题目的重点是检查知识点是否有遗漏，以及熟悉每个知识点的考察形式；对于后面的分析题和设计题，首先保证平时的作业题以及前面习题课中讲过的题目要足够熟悉，请认真回顾我们之前各章的习题课！

没有绝对的难题或简单题，所谓的难题也只是在一些基础题目上进行变式而已；所以基本的概念、原理和分析方法不能忘记，不能只是单纯地死记硬背公式；遇到之前没有见过的题目也不要慌，先去思考属于哪一章、哪一部分的内容；把会做的保证都做对了；宁可放弃一些题目，也不能在会的题目上因为一些细节问题丢分！

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



谢谢！