

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



期中复习习题课

(仅供参考，结合不同学校的实际考纲范围补充或删减)

Leng Ximo

填空题

1、已知某种计数制中有算术运算 $41/3 = 13$ 成立，则该计数制的基数为 _____；

答案：8；设 x 进制， $41 = 4x + 1$ ， $13 = x + 3$ ， $3(x+3) = 4x + 1$ ； $x = 8$ ；

2、10 位二进制补码能够表示的数值范围是_____；

答案：-512~+511；一个符号位，九个数字位，负数会比正数多一个（补码的不对称特点）；

3、现用三进制代码为电信学院的 400 名同学编制代号，则至少需要_____位编码；如需要进一步在代号中表示来自哪个班级（假设一共 10 个班级），则还需要增加_____位；

答案：6，3； n 位三进制代码最多能表示 3^n 种状态； $3^5 < 400 < 3^6$ ， $3^2 < 10 < 3^3$ ；

4、 $(473)_D$ 的 BCD 码是_____；

答案：010001110011；BCD 码是二—十进制代码，即用四位二进制数 0000 ~ 1001 表示数字 0 ~ 9；

5、 $(63)_O = (\text{_____})_B = (\text{_____})_H = (\text{_____})_{\text{Gray}}$ ；

答案：110011，33，101010；本题难点在于多位格雷码的求解，自然二进制数转换成二进制格雷码，从最右边一位起，依次将每一位与左边一位异或，最左边一位保持不变；

填空题

6、 $(1010110011.0101)_B = (\rule{1cm}{0.4pt})_{8421BCD} = (\rule{1cm}{0.4pt})_{Gray}$;

答案：此二进制数对应的十进制数为 691.3125，因此 BCD 码为 011010010001.0011000100100101；
将自然二进制数转换为格雷码，按照“从最右边一位起，依次将每一位与左边一位异或，最左边一位保持不变”的原则，可以求解为 1111101010.1111；

7、已知 A 的原码为 011010，则 2A 对应的 8 位原码形式为 ，-A 的 8 位补码为 ；

答案：00110100，11100110；二进制数乘 2 即左移；-A 原码为 10011010，反码为 11100101，补码为反码加 1 为 11100110；

8、 $Y = ((A \odot B)(C \odot D))'$ 的最小项之和为 ，最大项之积为 ；

答案： $\Sigma m(1,2,4,5,6,7,8,9,10,11,13,14)$ ， $\Pi M(0,3,12,15)$ ；化简可得 $Y = A'B + AB' + C'D + CD'$ ；绘制出卡诺图即可；最小项与最大项的关系——互补；

填空题

9、 $F = \sum_{W,X,Y,Z} m(4,7,9,13,15) + d(5,6)$ 的最简或与式为 _____；

答案： $(W + X) \cdot (W' + Z) \cdot (X + Y')$ ；首先绘制卡诺图，卡诺图中合并 0 得到最简与或非式，最简与或非式是 $(W'X' + WZ' + X'Y)'$ ，再利用德摩根定理即得到最简或与式；

10、 $F = \sum_{A,B,C,D} m(2,3,7,8,11,14) + d(0,5,10,15)$ 的最简与非—与非式为 _____；

答案： $((AC)' \cdot (CD)' \cdot (B'D')')'$ ；首先绘制卡诺图，合并 1 得到最简与或式 $AC + CD + B'D'$ ，应用两次德摩根定理即可得到最简与非—与非式；

11、数字电路中的晶体管一般工作于 _____ 区和 _____ 区；

答案： 截止，饱和；

12、数字电路采用 _____ 来表示信息，数字电路的主要任务是 _____；

答案： 离散的电压序列（高电平/低电平），信息处理；

（答“信息处理和能量转换”不给分）

填空题

13、已知某集成电路芯片，查阅其数据手册有参数：最大输出低电平 $V_{OLmax} = 0.4 \text{ V}$ ，最大输入低电平 $V_{ILmax} = 0.8 \text{ V}$ ，最小输出高电平 $V_{OHmin} = 2.6 \text{ V}$ ，最小输入高电平 $V_{IHmin} = 2.0 \text{ V}$ ，则该器件的高电平和低电平噪声容限分别为_____和_____；

答案：0.6V，0.4V；考察噪声容限的概念和计算公式：“接收低质量的 0/1，输出高质量的 0/1”；

14、为了保证 CMOS 门电路输入、输出端口特性的标准化，通常在门电路的输入端和输出端各增设一级_____；

答案：反相器（缓冲级）；

15、在 TTL 门电路的输入电压从 0 到 V_{CC} 逐渐增大的过程中，倒相级晶体管 T_2 的工作状态变化是_____；





答案：截止区 → 线性区（放大区）→ 饱和区

16、如果想用 TTL 门电路驱动 CMOS 门电路负载，则 TTL 门电路需要使用_____输出方式；

答案：集电极开路（OC）

填空题

17、下图 (a)、(b)、(c)、(d) 中门电路输出的逻辑值分别为 ____、____、____、____；



答案：1, 1, 1, x； (a) 和 (b) TTL 小电阻相当于输入低电平 0； (c) CMOS 输入电阻无穷大即不从信号源索取电流，无论大电阻还是小电阻接地都是输入低电平 0； (d) 三态门使能端无效，则输出为高阻态 x；

18、组合逻辑电路的基本单元是____，时序逻辑电路的基本单元是____；

答案：门电路，触发器；

填空题

19、n 个输入变量的二进制译码器，共有_____个输出端；对于译码状态的每一组输入代码，有_____个输出端输出有效电平；

答案： 2^n , 1;

20、二—十进制译码器的输入信号为_____，输出信号为_____；

答案： 8421BCD 码，十个独立的高低电平；

21、在设计加法器电路时，如果设计目标是电路结构尽可能简单，则可以采用_____方式；如果设计目标是提高运算速度，则可以采用_____方式；

答案： 串行进位，超前进位；

22、组合逻辑电路中“竞争”的概念是_____，“冒险”的概念是_____；

答案： 门电路输入端两个输入信号同时向相反的逻辑电平跳变；由于“竞争”导致的输出端可能产生的尖峰脉冲；(两个空必须分别答出“输入端”和“输出端”，第二个空没有“可能”两个字不给分)

填空题

23、消除竞争—冒险的常用方法有_____、_____、_____；

答案：接入滤波电容，引入选通脉冲，修改逻辑设计（增加冗余项）；

24、TTL 门电路组成的边沿 JK 触发器，时钟端接 5kHz 脉冲，J 与 K 悬空，则触发器输出 Q 的频率为_____；

答案：2.5kHz； TTL 门电路悬空即输入 1， $J = K = 1$ ，每一个时钟脉冲翻转一次，二分频；

25、将边沿 D 触发器的 D 端与其 Q' 端相连，假设初始状态 $Q = 0$ ，则经过 100 个时钟脉冲作用后其状态 Q 为_____；

答案：0；根据 D 触发器的特性方程， $Q^* = Q'$ ，所以触发器状态 0-1-0-1-.....，偶数个时钟脉冲为 0；

选择题

(注：均为单选题)

- 1、两个二进制数进行算术运算，下面说法中不正确的是（ ）；
- A. 两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出；
 - B. 两个最高位不同的补码进行相加运算，肯定不会产生溢出；
 - C. 两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出；
 - D. 两个补码的减法运算可以用加法器来实现；

答案：C；补码相加运算时最高位即符号位的进位被丢弃，不存在像数字位的“溢出”的概念；例如 5-3，5 的补码为 0101，-3 的补码为 1101，相加后结果为 0010 即 +2，尽管最高位产生进位信号，但结果正确，没有溢出；对于选择题，能够判断一定是 A 和 C 中选择一个，A 明显正确，所以选 C；

选择题

(注：均为单选题)

2、以下描述一个逻辑函数的方法中哪一个不是唯一的（ ）？

A. 最简与或式 B. 卡诺图 C. 真值表 D. 最大项之积

答案：A；卡诺图化简的结果不唯一；真值表、卡诺图、最小项之和、最大项之积彼此是等价的；

3、在不影响逻辑功能的情况下，CMOS 与非门多余的输入端可以（ ）

A. 接高电平 B. 接低电平 C. 悬空 D. 通过电阻接地

答案：A；CMOS 器件多余输入端不可以悬空，通过电阻接地相当于输入低电平；

选择题

(注：均为单选题)

4、已知 8421BCD 码可以用七段译码器驱动日字 LED 管，显示出十进制数字，其方框图如下图所示，已知下列变换真值表中只有一行是正确的，试指出正确的是第（ ）行；（注：1 表示灯亮）


A. 1 B. 2 C. 3 D. 4

答案：B，0000 应该显示 0，0100 应该显示 4，
0111 应该显示 7，1001 应该显示 9；

5、CMOS 门电路在何时最耗电（ ）？

A. 输出高电平 B. 输出低电平
C. 输出高阻态 D. 输出电平发生翻转

答案：D；



分析题

1、已知某四变量逻辑等式如下，请解决下面的问题；

$$(A + B + D)' + A'BC'D + A'BC + CD' + ((A' + B + C)(A' + C'))' = AB'D + BC + B'D' + A'BD$$

(1) 用任意方法证明此逻辑等式的正确性；

(2) 用卡诺图化简法求解此逻辑函数式的最简与或式；

(3) 以 A、B、C 为地址输入端，请画出用 8 选 1 数据选择器实现该逻辑函数的接线图；
(数据选择器用自制的逻辑图形符号表示即可，无需考虑其他附加端)

思路：（1）卡诺图可以唯一表示一个逻辑函数，因此可以画出两边的卡诺图进行比对；

（2）常规的卡诺图合并 1；（3）常规的数据选择器设计类题目，去对照数据选择器的逻辑函数式即可；

分析题

2、已知 $Y = (ABC + CD) \oplus (AB' + A'C + BC + C'D)$ ，试求解该逻辑函数式的最简与或式、最简与非—与非式、最简与或非式、最简或与式和最简或非—或非式；

思路：令 $Y_1 = (ABC + CD)$, $Y_2 = (AB' + A'C + BC + C'D)$ 先绘制 Y_1 和 Y_2 的卡诺图，然后将两张卡诺图中的每个小方块再按照异或运算就可以得到 Y 的卡诺图；异或的特点是一个数与 0 异或则保持不变，与 1 异或则取反；

3、用卡诺图化简法化简下面的逻辑函数式，要求结果为最简与或式；

$$Y = A'BC + C'DE + ACDE + A'BDEF$$

思路：先用多余项公式消去含有 F 变量的那一个乘积项，接下来就是五变量卡诺图化简；


分析题

4、已知图中的逻辑门采用 TTL 门电路实现;

(1) 在 R_L 取值范围合适的情况下, 在图中标注的 A 点为逻辑高电平时, 各支路电流的实际电流方向 (考虑晶体管截止时的漏电流);

(2) 如将 G_4 、 G_5 、 G_6 替换为 TTL 工艺的或非门, 则与原电路相比, 此时电阻 R_L 取值范围的上限和下限如何变化?

(3) 如将 G_4 、 G_5 、 G_6 替换为 CMOS 工艺的与非门, 则与原电路相比, 此时电阻 R_L 取值范围的上限和下限如何变化?



思路：（1）考察拉电流、灌电流的概念；注意晶体管截止时的漏电流方向从 c - e；


(2) (3) 考察的是上拉电阻的取值计算公式和负载门电路总电流的计算, TTL 与非门的低电平输入电流是乘以门的个数, 而其余的都是乘以输入端口的个数;

分析题

5、如图所示，或非门为 TTL 电路，请填写表格中各个电压表的测量电压数据；
已知电压表为理想电压表（内阻无穷大）已知输出高电平为 3.4 V，输出低电平为 0.2 V；

- (1) 请将三个电压表的电位测量数据填写至下面的表格中；
- (2) 如果将此或非门替换为 TTL 与非门，那么该如何修改表格？

	V1	V2	V3
$R_p = 51\ \Omega$			
$R_p = 10\ \text{k}\Omega$			



分析题


(接上一页第 5 题)

或非门的各个输入端之间独立，因此按照小电阻低电平，大电阻高电平即可，低电平如果更严格要求是需要自行通过电路去计算的，即将 $V_{CC} - R_1 - U_{BE} - R_p - 0$ 同一条串联支路计算，在这里因为 $51\ \Omega$ 电阻很小，可以近似为零电压，写入 0 没有问题；

对于与非门，各个输入端之间不独立，只要有一个是低电平输入，那么所有的输入端全部被钳位至低电平（在没有外部有源输入的条件下）；

分析题



6、分析如图所示的 CMOS 门电路的逻辑功能，写出输出的逻辑函数式；



思路：逐级分析；

分析题

7、如左图所示的 TTL 门电路，其输入信号波形如右图所示，请绘制输出信号的波形；




思路：

考察 TTL 门电路的输入端负载特性
以及 TTL 门电路基本逻辑功能模块；

分析题

8、已知数字电路如图所示，已知输入 $X_3X_2X_1X_0$ 为某一有权二进制代码；当 $X_3X_2X_1X_0$ 为 1001、0011、0001、0101 时显示数字分别为 6、3、1、5；


- (1) 输入的代码为哪一种有权码？（提示：以每个位的权重命名）
- (2) 试分析四位二进制加法器芯片 74LS83 的功能；



思路：
考察有权码的概念；
分析时列出真值表；

分析题

9、已知数字电路如图所示，分析电路的逻辑功能；





思路：

写出逻辑函数式，列出真值表，
分析真值表特点，描述功能；

分析题



10、已知由与非门构成的 SR 锁存器如下，请根据给定输入信号绘制出 Q 和 Q' 的波形图；



思路：本题关键点考察 $S = R = 1$ 即 $S' = R' = 0$ 期间以及之后的情况；易错；

分析题



11、已知 JK 触发器如下，请根据给定输入信号与时钟信号绘制出 Q 和 Q' 的波形图；
规定初始状态 $Q = 0$ ；



思路：注意主从结构的脉冲触发器，需要考虑边沿前的有效电平期间主触发器的状态的变化，对于 JK 触发器有一次变化特性；

分析题


12、已知触发器电路如下，请绘制出 Q 和 Q' 的波形图；



思路： $Q^* = D = Q'$ ，每个触发器的状态取反是下一个触发器的时钟信号，先绘制 Q_1 、再绘制 Q_2 、再绘制 Q_3 ，依次二分频，注意上升沿/下降沿；

设计题

1、试用 8/3 优先编码器 74LS148 和若干门电路设计一个 10/4 二—十进制优先编码器；
已知 74LS148 的逻辑框图和部分功能表如下；要求将拓展后的电路封装后仍具有类似原器件的引脚逻辑功能特性（例如附加控制端，低电平有效等）



S'	Y'_S	Y'_{EX}	状态
1	1	1	不工作
0	0	1	工作，但无信号输入
0	1	0	工作，且有信号输入
×	0	0	不可能出现

设计题

(接上一页第 1 题)

思路：尽管用两片 8/3 扩展为 10/4 的我们之前没有练习过，但事实上认真思考一下 BCD 码即二—十进制编码的概念，8421BCD码就是取自然二进制数 0000 ~ 1111 的前 10 个，所以按照 16/4 设计的结果一定能够覆盖我们的设计目标的输出侧代码，区别只在于第一片的 6 个输入端我们不用，直接接高电平即可；两片编码器的输出侧仍然按照我们之前的 8/3 扩展为 16/4 的连接方式即可；

设计题

2、请使用一片 74LS138 3/8 译码器芯片和附加的门电路实现一个电路，能够判断某一个四位二进制数 $A_3A_2A_1A_0$ 能否被 2 整除，若能被 2 整除电路输出 1，不能则输出 0；

思路： A_0 为 0 则能被 2 整除， A_0 为 1 则不能被 2 整除；因此应该把 A_0 作为选通输入端， A_3 、 A_2 、 A_1 作为译码器输入端；因为只要 $A_0 = 0$ ， A_3 、 A_2 、 A_1 任意的取值，电路都输出 1，所以 A_0 应该接至该译码器芯片低电平有效输入的选通输入端，当 $A_0 = 0$ 时，译码器工作， A_3 、 A_2 、 A_1 任意的取值至少会使一个输出端为 0（74LS138 为低电平有效输出），所以将八个输出端接入一个与非门，（可以现用两个四输入的与门，再用一个两输入的与非门）只要 $A_0 = 0$ ，译码器工作，则与非门的输出必为 1，即能被整除；而 $A_0 = 1$ ，译码器不工作，全部输出被封锁在高电平，则与非门的输出为 0，即不能被整除；


设计题

3、设计一个电路，它有四个输入端 A、B、C、D，要求该电路能够判断哪个输入端有输入；输入 A、B、C、D 的规则是：A 最先，B 次之，D 最后；即当 ABCD 同时有输入时，判断结果认为 A 有输入；若 A 没有输入 BCD 同时有输入，判断结果认为 B 有输入；依次类推；要求电路尽可能简单，且只能用与非门实现；


思路：结果可能为“A 输入”、“B 输入”、“C 输入”、“D 输入”，可以用两位代码表示，即 $YZ = 00 \sim 11$ ；按照这样的逻辑抽象方式则 0000 即没有信号为约束项（解题时应说明）；接下来根据题意列出真值表即可；注意要化简成最简与非—与非形式；注意输入变量的取反不能用反相器，要将与非门的输入端并接在一起当反相器使用；注意画电路图时按照我们讲过的作图习惯；

设计题

4、某医院有四层楼住院病室，依次为重症病房层、重点病房层、普通病房层和康复病房层，药房有药品管道输送系统可依次为不同楼层输送药品；其中，重症病房层的优先级最高，康复病房层的优先级最低；要求，为药房的输送系统设计一个优先请求电路，要求该电路能够显示楼层号，并规定没有楼层有需求时七段数码管显示 0；已知可能用到的电路模块如下；



74LS148 功能表			
S'	Y'_S	Y'_{EX}	状态
1	1	1	不工作
0	0	1	工作，但无信号输入
0	1	0	工作，且有信号输入
x	0	0	不可能出现



设计题

(接上一页第 4 题)

思路：

本题相较于教材课后题一道类似的题目需要注意的细节是显示译码器已经给定，因此必须保证第一层到第四层输入时，显示译码器的输入为 0001 ~ 0100，如果显示译码器的 D 输入端接地（接 0），由于编码器芯片为低电平有效输出，如果要在第一层到第四层输入时编码器输出为 001 ~ 100 的话，那么第一层到第四层的输入信号必须接的是编码器芯片的 I_6' ~ I_3' （正逻辑编码 100 ~ 011），并不能任意选 4 个；

本题的关键一个容易错的细节是要考虑当没有楼层有输入时要求显示侧显示 0，即编码器芯片输出 000，所以将四个输入信号通过一个与非门接至 I_7' ，只有四个输入信号均无有效输入（全部为高电平）时，与非门输出才为 0，对 I_7' 输入有效电平进行编码输出 000；

设计题

- 更多组合逻辑电路的设计题，参考教材课后题与前面组合逻辑电路一章的习题课！

基本类型：

芯片拓展类题目；

用基本的门电路去设计组合逻辑电路（一般限制器件种类）；

用中规模集成器件设计组合逻辑电路；（译码器和数据选择器常考，不排除其他器件考察的可能性）

设计题

5、请设计一个 CMOS 门电路，要求其能够实现以下逻辑功能；不要求绘制出缓冲级与输入端的保护电路；其中的 NMOS 和 PMOS 可以采用简易画法；

$$Y = (AB + C)' + D'$$


思路：上式等价于 $Y' = (AB + C)D$ ，输入变量均为原变量形式，输出变量为反变量形式，因此先设计下拉部分即 NMOS 部分，A、B 输入的 NMOS 先串联，再和 C 输入的 NMOS 并联，最后再与 D 输入的 NMOS 串联；上拉部分根据对称性，A、B 输入的 PMOS 先并联，再和 C 输入的 PMOS 串联，最后再与 D 输入的 PMOS 并联；最后将上拉部分和下拉部分连接在一起即可；

其他

这里列出的习题难度偏高，一般期中考试难度不会如此之高，这里主要是对前面习题课的一些补充；因此不要依赖此习题课当中给出的习题，这些习题的目的是测试对知识点的理解程度和掌握程度，研究每个题目的重点是检查知识点是否有遗漏，以及熟悉每个知识点的考察形式；对于后面的分析题和设计题，首先保证平时的作业题以及前面习题课中讲过的题目要足够熟悉，请认真回顾我们之前各章的习题课！

没有绝对的难题或简单题，所谓的难题也只是在一些基础题目上进行变式而已；所以基本的概念、原理和分析方法不能忘记，不能只是单纯地死记硬背公式；遇到之前没有见过的题目也不要慌，先去思考属于哪一章、哪一部分的内容；把会做的保证都做对了；宁可放弃一些题目，也不能在会的题目上因为一些细节问题丢分！

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



谢谢！