



第3章 门电路 习题课

Leng Ximo

门电路习题

- 一些基本概念的认识与理解
- 门电路逻辑功能的分析与设计
- 门电路的输入特性与输出特性
- 门电路的输入端负载特性
- OD 门 / OC 门外接上拉电阻的计算分析

一些基本概念

小结

本章常见的概念（不一定包括全部，具体请认真回顾我们的知识点复习的 ppt）：

- 上拉 —— 使输出钳位至高电平；下拉 —— 使输出钳位至低电平；
- 灌电流 —— 输出为低电平时，负载电流从外部电路注入输出端口；
拉电流 —— 输出为高电平时，负载电流从输出端口流出到外部电路；
- 当门电路没有外部的有源输入信号，而是输入端口与地之间接入一个电阻时：
关门电阻 —— 能够维持门电路输出高电平的电阻的最大值；
开门电阻 —— 能够维持门电路输出低电平的电阻的最小值；
(联想 TTL 反相器的输入端负载特性曲线)

一些基本概念

- 扇入系数 —— 门电路允许的输入端的个数；
扇出系数 —— 门电路允许驱动的同类型负载门的个数；
- 高阻态 —— 从输出端口往里看的等效电阻近似无穷大，门电路失去对输出电压的控制，输出端口处电平由外部电路决定，即门电路与后级电路无联系；
- 传输延迟时间 —— 由于半导体器件寄生电容的存在，输出量的变化总是滞后于输入量的变化；
- 输入端噪声容限 —— 能够维持输出电压在规定高低电平范围内的输入电压的波动范围；
- 缓冲级 —— 多级集成门电路应用中为了保持输入输出特性一致性输入级和输出级各加一级反相器；

一些基本概念

○ 这些基本概念一般可能会在选择填空题中考察，需要认真理解和掌握；

事实上对于门电路这一章的学习最根本的也是认识和理解各种基本概念，而绝非是单纯地记住一些计算公式；这些概念在后续其他课程的学习（例如微机原理）也会用到；

教材上没有相关的选择填空练习题，事实上已经隐含在一些计算分析题中考察了，最关键的仍然是这些知识点的理解与掌握；

门电路逻辑功能的分析与设计

本章重点的习题类型：

- 给定一个门电路（CMOS 或 TTL），分析其实现的逻辑运算功能；
（或给定其输入信号求解其输出信号，例如绘制波形图）
- 给定一个逻辑函数表达式，设计对应的门电路（CMOS 或 TTL）；

参考练习题目：

教材 P151 ~ 154 习题 3.7, 3.8, 3.13;

门电路逻辑功能的分析与设计

○ 其他逻辑功能的 CMOS 门电路设计的基本思路


根据 CMOS 反相器的工作原理，一个 CMOS 门电路由两部分构成，上拉部分和下拉部分，其中上拉部分由 PMOS 管实现，下拉部分由 NMOS 管实现；PMOS 管的导通对应输入低电平，输出高电平；NMOS 管的导通对应输入高电平，输出低电平；

而逻辑功能上的与运算和或运算对应到电路中就是串联和并联结构；因此，若将多个开关器件通过串联和并联的方式组合，并保持其上下拉部分互补的特点，就可以实现多个变量的逻辑运算，这是其他逻辑功能的 CMOS 门电路设计的基本思想；

根据前面的基本设计思想，当含有多个输入变量时，只需要根据其逻辑输出为 0 时设计下拉部分电路（或先根据其逻辑输出为 1 时设计上拉部分电路，输入变量取反），然后根据对称性绘制另一侧的上/下拉电路（串变为并，并变为串），组合在一起即可；


门电路逻辑功能的分析与设计

电路结构与逻辑功能的对应关系




门电路逻辑功能的分析与设计


常见的 CMOS 门电路基本单元




反相器




与非门



或非门







CMOS
传输门




OD 门

门电路逻辑功能的分析与设计

TTL 门电路典型的基本单元




(电平偏移单元)
(设计时一般不需要用到)



(这里输入级没有画保护二极管，
自行补充即可)

门电路逻辑功能的分析与设计

例：分析如图所示的 CMOS 门电路的逻辑功能，写出输出的逻辑函数式；




注：

答题时养成做题习惯，
在每一级输出端注释好逻辑表达式

门电路逻辑功能的分析与设计

例：分析如图所示的 CMOS 门电路的逻辑功能，写出输出的逻辑函数式；





注：

这个题实质上已经降低了难度，传输门用符号给出，
如果给出具体的传输门电路结构，
要能够识别出传输门！

注意 PMOS 栅极是带小圆圈的 (低电平输入有效)
NMOS 栅极是没有小圆圈的 (高电平输入有效)



门电路逻辑功能的分析与设计

例：分析如图所示的 TTL 门电路的逻辑功能，写出输出的逻辑函数式；



门电路逻辑功能的分析与设计

例：如左图所示的 CMOS 门电路，其输入信号波形如右图所示，请绘制输出信号的波形；





门电路逻辑功能的分析与设计

注：

间接考察输入端负载特性！
(大电阻与小电阻的区别)

例：如左图所示的 TTL 门电路，其输入信号波形如右图所示，请绘制输出信号的波形；



门电路逻辑功能的分析与设计

例：设计相应的 CMOS 门电路实现以下逻辑运算功能；
(不需要画出输入级的保护电路以及输入输出的缓冲级)

解题步骤：

先绘制上拉/下拉侧，
再根据对称性绘制另一侧，
最后连接在一起即可；

(不必一定要像教材一样把并联的管子以及输入端画成一个方向，
思路清晰即可)

没有办法继续化简的反变量，
增设一级反相器即可；

(1) $Y = (A(B + C))'$

(2) $Y = A'B' + C'D'$

(3) $Y = A'B' + C'D$

门电路逻辑功能的分析与设计

 例：设计相应的 TTL 门电路实现以下逻辑运算功能；

$$Y = (A(B + C))'$$

注意信号输入必须通过输入级输入，输出必须通过推挽输出级即可，
中间可以任意添置倒相级和或非门！
(中间连线较复杂的地方不一定必须画在一起，
可以类似绘制 PCB 原理图时用端口表示)

门电路的输入特性与输出特性

- 本章另外一个很重要的内容就是对门电路的输入特性和输出特性的理解，各级之间的联系；特别需要注意的是对于 TTL 门电路，其输入特性的输入电流是可能需要结合具体电路结构分析的（即要记住输入级的结构），以及对于与非门和或非门不同情况时，下一级输入电流倍数如何计算，是经常考察且容易出错的点；解题时同样容易出错的还有电流的方向；

参考练习题目：

教材 P120 例 3.5.2, P122 例 3.5.3;




教材 P154 ~ 159 习题 3.16, 3.17, 3.21, 3.22, 3.25, 3.27;

CMOS 门电路输入特性和输出特性考察概率较低，
重点是概念的理解！

门电路的输入特性与输出特性

CMOS 门电路的输入特性和输出特性

前级输出低电平，后级输入低电平
灌电流



前级输出高电平，后级输入高电平
拉电流

对于 CMOS 门电路，最理想情况即输入不索取电流，
因此一般输入电流值都是微小的漏电流，题目给定；
对于多输入端口的与非门和或非门，
无论是与非门还是或非门，无论是高电平输入还是低电平输入，
总的负载电流都等于输入电流乘以端口

门电路的输入特性与输出特性

TTL 反相器的输入特性和输出特性

前级输出低电平，后级输入低电平

灌电流



后级的输入电流 i_L 根据 T1 深度饱和状态计算

即 T1 的 b-e 为同一条串联支路；

计算结果一般相对于 i_{IH} 较大；

前级的最大输出电流 i_{OL} 由于特性曲线很缓

相对于 i_{OH} 较大；




一般可能需要自己计算的就是 i_L ；

在说明 T1 深度饱和和从电源到输入端为同一串联支路后，

根据电路理论分析即可！

(有一些题目可能会给出已知条件，
这时就不用再自己计算了)



前级输出高电平，后级输入高电平

拉电流


后级的输入电流 i_{IH} 根据 T1 倒置状态计算
即近似为反相饱和电流，微安级别，非常小；

前级的最大输出电流 i_{OH} 由于功耗的原因
一般规定较小；

门电路的输入特性与输出特性

TTL 反相器的输入特性的计算分析

输入级的等效电路模型如下（不考虑输入负压情况，保护二极管 D1 开路即可）



输入低电平:

be_1 导通, be_2 、 be_5 所在的支路截止,
 $V_{CC} - R_1 - be_1 - v_I$ 为一条串联支路;
可以计算出低电平输入电流 I_L ;

输入高电平:

be_1 截止, $bc_1 - be_2 - be_5$ 导通,
 T_1 倒置状态,
此时输入电流近似为 be_1 的反相饱和电流,
 I_{IH} 非常小, 一般会给定已知条件;

门电路的输入特性与输出特性

TTL 与非门和或非门的输入特性

注意前面两页计算的输入电流都是根据 TTL 反相器的输入电流特性，即一个输入端口的电流；

TTL 门电路计算下一级全部的负载电流时：


负载为与非门，高电平输入电流乘以输入端口的个数，低电平输入电流乘以门的个数；

负载为或非门，高电平输入电流和低电平输入电流都是乘以端口的个数；

这一点在本章各种类型题中都会用到，属于本章计算题典型的易错点；

门电路的输入特性与输出特性


○ TTL 与非门和或非门的输入特性示例



与非门:

低电平输入: 3倍的 I_{IL} ;
(代入门的个数)

高电平输入: 9倍的 I_{IH} ;
(代入输入端的个数)



或非门:

低电平输入: 9倍的 I_{IL} ;
(代入输入端的个数)

高电平输入: 9倍的 I_{IH} ;
(代入输入端的个数)

必须记住!!!
(尽量在理解的基础上记忆)

门电路的输入特性与输出特性

○ 补充：需要强调的一个问题 —— 电流方向

注意，在与门电路的输入特性和输出特性有关的计算分析题中，最关键的就是电流的方向；

当前级输出低电平，后级输入低电平时，此时的电流是从后级灌入前级的（灌电流）；

当前级输出高电平，后级输入高电平时，此时的电流是从前级流入后级的（拉电流）；

如果是 OD 门 / OC 门，输出高电平时其下拉管截止时的漏电流是从 $d \rightarrow s$ / 从 $c \rightarrow e$ ；



因为不同教材的差异，不同出题人的差异，很多题目给定的已知条件都不尽相同，不要纠结一些正负号的问题，题目已知条件中的 I_{IL} 、 I_{IH} 、 I_{OL} 、 I_{OH} 的负号只是表示方向，在应用电路理论解题时知道电流的实际流向即可！

（包括像 $I_{IL} \leq -1.6 \text{ mA}$ 这种不严谨的已知条件，实际上是想表述其绝对值的最大值为 1.6mA ，方向为流向前级而已）

门电路的输入特性与输出特性

例：扇出系数的计算（驱动负载为门电路）

试计算以下 TTL 门电路中 G_M 的扇出系数，负载分别为与非门和或非门，忽略 G_M 的输出电阻；
已知 G_M 输出的高低电平要求满足 $V_{OH} \geq 3.2\text{ V}$ ， $V_{OL} \leq 0.4\text{ V}$ ，
且高低电平输出电流的最大值为 $I_{OL(max)} = 16\text{ mA}$ ， $I_{OH(max)} = -0.4\text{ mA}$ ，（负号仅表示电流方向）
与负载与非门和或非门同型号的 TTL 反相器的输入电流为 $|I_{IL}| \leq 1.6\text{ mA}$ ， $I_{IH} \leq 40\text{ }\mu\text{A}$ ；



注意与非门和或非门高低电平输入电流的倍数！

门电路的输入特性与输出特性

例：输入端信号源内阻允许值的计算（前级含有串联的信号源内阻）


如图所示的电路，试求解 RC 滤波电路中 R 的最大允许阻值是多少；（电容分析时开路处理即可）

已知门 G_1 的输出高低电平分别为 3.4 V 和 0.2 V，忽略门 G_1 的输出电阻；

门 G_2 和 G_3 输入高电平的最小值为 2 V，输入低电平的最大值为 0.8 V；

门 G_2 和 G_3 的高电平输入电流最大值为 $40\text{ }\mu\text{A}$ ；


TTL 门电路输入级基级电阻 R_1 为典型值 $4\text{ k}\Omega$ ，电源电压 5 V，发射结管压降为 0.7 V；



本题难点：
输入低电平时的输入电流为多少？
（回归到输入级基本结构，
应用电路理论分析）

门电路的输入特性与输出特性

前一页的例题的分析示例：




$$V_{OH} - 4I_{IH(max)}R \geq V_{IH(min)}$$

输入高电平时，此时 I_{IH} 乘 4 即为流过电阻 R 的电流；

输入高电平时电流流入负载侧，

保证 V_{OH1} 经过 R 产生压降后下一级的输入电压不能低于规定的输入高电平；



$$I_{IL} = \frac{V_{CC} - V_{BE} - V_{IL(max)}}{R_1}$$

$$V_{OL} + 3I_{IL(max)}R \leq V_{IL(max)}$$

输入低电平时，此时 I_{IL} 乘 3 即为流过电阻 R 的电流；

I_{IL} 的计算根据 KVL（见知识点复习部分）

输入低电平时电流流向前级，

保证 V_{OL1} 经过 R 产生电压升后下一级的输入电压不能高于规定的输入低电平；

门电路的输入特性与输出特性

例：对输出特性概念的认识和理解


试绘制出如图所示电路的高电平输出特性和低电平输出特性曲线；

已知 $V_{CC} = 5\text{ V}$, $R_L = 1\text{ k}\Omega$, 考虑 OC 门截止时输出管的漏电流 $I_{OH} = 200\text{ }\mu\text{A}$;

假设 $V_1 = V_{IH}$ 对应的晶体管饱和导通（即假设只有一个晶体管饱和导通），

饱和导通压降 V_{CES} 为 0.1 V , 饱和导通电阻 R_{CES} 为 $20\text{ }\Omega$;

注意输出高电平和低电平时为拉电流还是灌电流，
注意漏电流是如何流向，
电流的方向分析时要明确！



门电路的输入特性与输出特性

本题间接考察了

晶体三极管反相器的设计原则
(截止状态和饱和状态的判断)


例：晶体三极管接口电路的计算分析（用 CMOS 门电路驱动 TTL 门电路）

如图所示电路，CMOS 门电路 G_1 通过接口电路同时驱动 TTL 与非门 G_2 、 G_3 和 TTL 或非门 G_4 、 G_5 ；已知 G_1 的输出高低电平分别为 4.3 V 和 0.1 V，忽略门 G_1 的输出电阻；

门 $G_2 \sim G_5$ 的高电平输入电流约为 $40 \mu\text{A}$ ，低电平输入电流约为 -1.6 mA ；

三极管的电流放大系数 $\beta = 60$ ，饱和管压降 $V_{\text{CES}} = 0.2 \text{ V}$ ，饱和导通电阻为 20Ω ；

要求接口电路输出的高低电平满足 $V_{\text{OH}} \geq 3.4 \text{ V}$ ， $V_{\text{OL}} \leq 0.2 \text{ V}$ ，请选择一组合适的电阻 R_b 和 R_c 的取值；



门电路的输入端负载特性

门电路的输入端负载特性的考察形式就是对于 TTL 电路 和 CMOS 电路当输入端不是外部信号输入而是通过一个电阻接地（包括悬空）时的输入输出电压、电路逻辑功能的分析；

对于 CMOS 门电路，输入端不能悬空，通过一个电阻接地无论是小电阻还是大电阻都相当于输入低电平（输入 0）；

对于 TTL 门电路，通过一个小电阻接地相当于输入低电平（输入 0），通过一个大电阻接地则相当于输入高电平（输入 1），悬空也相当于输入 1（即此电阻无穷大）；


对于 TTL 与非门和或非门，还需要注意其各个输入端之间是否相互影响；

参考练习题目：教材 P154 ~ 157 习题 3.14, 3.15, 3.18, 3.19, 3.20;

门电路的输入端负载特性

TTL 反相器的输入端负载特性

TTL 反相器的输入端负载特性指的是，当输入端口与地之间接入一个电阻 R_p 时，此电阻的变化对于输入电压的影响，关注的是这个无源的电阻等效的有源输入量；




$R_p \uparrow, v_i \uparrow$ (具有“自举”特性)

$$v_i = \frac{R_p}{R_p + R_1} (V_{CC} - 0.7) \quad (v_i < 1.4\text{ V})$$

v_i 增大存在上限 —— 根据前面的分析，当到达转折区 T2 与 T5 全都饱和导通后，T1 的基极电位被钳位在 2.1V，因此输入 v_i 被钳位最高在 1.4V；

门电路的输入端负载特性

有关输入端悬空和输入端通过电阻接地示例




如果此与非门为 TTL 门电路：

上图接电阻侧相当于输入低电平（小电阻）

$$Y = (A \cdot 0)' = 1;$$

下图接电阻侧相当于输入高电平（大电阻）

$$Y = (A \cdot 1)' = A';$$



如果此与非门为 CMOS 门电路：


无论大电阻还是小电阻，都是相当于接地，
即输入低电平；

$$Y = (A \cdot 0)' = 1;$$

门电路的输入端负载特性


有关输入端悬空和输入端通过电阻接地示例

如果是 CMOS 门电路：



则两张图都是错误的，多余的输入端口不可以悬空；
或非门应该接 0（下拉接地），
与非门应该接 1（上拉接电源），
或者直接接入 A 或 B；

如果是 TTL 门电路：



则对于上图，或非门失去其逻辑功能，
因为悬空输入端相当于输入高电平（输入 1）；
对于下图，仍然能够实现 A 和 B 的与非运算；
但一般自己设计电路时根据逻辑功能上拉或下拉，
或者并接至其他输入信号更可靠；

门电路的输入端负载特性

○ 补充：TTL 与非门和或非门的输入端负载特性

根据前面与非门和或非门输入级的电路结构和基本原理的分析：


对于与非门，其输入级是多发射极晶体管，每个输入端并不是完全独立的，输入端电位会互相影响；

只有同时输入高电平（或接入大电阻），才可以使 T_2 、 T_5 导通既而输入级各个等效的晶体管相当于都工作在倒置状态，即输入级晶体管 T_1 的电位被钳位在 2.1 V ，没有外部输入的输入端最高被钳位到 1.4 V ；而只要有一个输入端输入的是低电平（或接入小电阻），其等效的晶体管饱和，就会使 T_1 的集电极钳位至低电平， T_2 、 T_5 截止，其他的等效晶体管都随之饱和，没有外部输入的输入端被钳位至同样的低电平状态；

对于或非门，其输入级是多个相互独立的晶体管，因此输入端的电位互不影响，每一个输入端口按照和前面 TTL 反相器的输入端负载特性相同的分析即可；

门电路的输入端负载特性


补充：TTL 与非门和或非门的输入端负载特性示例



所有输入端电位相同，都是低电平
根据电路理论计算大约是：

$$\frac{5 - 0.7}{4 + 0.1} \times 0.1 \approx 0.104V$$

(一般解题时在没有外部有源输入时答 0 也可)




所有输入端电位相同，都是低电平
都为 0.2 V


(存在外部有源输入时按照外部有源输入给定值)

门电路的输入端负载特性

补充：TTL 与非门和或非门的输入端负载特性示例



相当于三个高电平输入
所有输入端电位相同，都是 1.4 V；






相当于三个高电平输入
两个大电阻侧的电位是 1.4 V；
存在外部有源输入端侧的电位是 3.2 V；

或非门不再单独设页举例，各个输入端是独立的！






门电路的输入端负载特性

例：



指出下列各图中门电路的输出状态

已知门电路为 TTL 电路；







门电路的输入端负载特性

例：

指出下列各图中门电路的输出状态

已知门电路为 CMOS 电路；




门电路的输入端负载特性



例：

如图所示，与非门为 TTL 电路，试说明下列情况下，用电压表测量的 v_{i2} 端口电压为多少；已知电压表量程为 5 V，内阻为 $20\text{k}\Omega / \text{V}$ ；

- (1) v_{i1} 悬空；
- (2) v_{i1} 接 0.2 V 低电平输入；
- (3) v_{i1} 接 3.2 V 高电平输入；
- (4) v_{i1} 经 $51\ \Omega$ 电阻接地；
- (5) v_{i1} 经 $10\text{k}\Omega$ 电阻接地；



思考：如果本题是 CMOS 与非门呢？（全都是 0）


门电路的输入端负载特性



例：

如图所示，或非门为 TTL 电路，试说明下列情况下，用电压表测量的 v_{I2} 端口电压为多少；已知电压表量程为 5 V，内阻为 $20\text{k}\Omega / \text{V}$ ；

- (1) v_{I1} 悬空；
- (2) v_{I1} 接 0.2 V 低电平输入；
- (3) v_{I1} 接 3.2 V 高电平输入；
- (4) v_{I1} 经 $51\ \Omega$ 电阻接地；
- (5) v_{I1} 经 $10\text{k}\Omega$ 电阻接地；



思考：如果本题是 CMOS 或非门呢？（全都是 0）


门电路的输入端负载特性



例：

如图所示，或非门为 TTL 电路，请填写表格中各个电压表的测量电压数据；
已知电压表为理想电压表（内阻无穷大）
已知输出高电平为 3.4 V，输出低电平为 0.2 V；

	V1	V2	V3
$R_p = 51\ \Omega$			
$R_p = 10\ \text{k}\Omega$			



OD 门 / OC 门外接上拉电阻的计算分析

事实上，OD 门 / OC 门外接上拉电阻的计算分析也是属于对输出特性和输入特性的理解和应用的考察，单独列出是因为题目形式较固定，解题步骤比较常规；

这一部分切忌直接背教材上的公式，一定要理解输出为高/低电平（对应下一级负载输入为高/低电平）时此上拉电阻取值考虑的问题是什么，此上拉电阻起什么作用；有的时候负载不一定是同类型的门电路，也有可能是其他负载电路（例如一个三极管反相器）或其他类型的门电路（例如用 TTL 驱动 CMOS）；因此最基本的原理要理解；

参考练习题目：

教材 P96 例 3.3.2； P133 例 3.5.5；

教材 P157 ~ 159 习题 3.23, 3.24, 3.25, 3.26, 3.28；

OD 门 / OC 门外接上拉电阻的计算分析

OD / OC 输出门电路的上拉电阻的选取原则：

在输出低电平即下拉管导通时，这个电阻起到限流保护的作用，要足够大以保证电流不超过输出级允许的最大电流；（此时的电流为灌电流）（在计算的时候要考虑最恶劣的情况，即前级只有一个下拉管导通，该导通管“承受”全部灌入的电流）；

在输出高电平驱动后级负载时，这个电阻相当于一个信号源内阻，要足够小以保证电压跌落小，即输出电压不能低于规定的高电平范围；

对于 CMOS 门电路：

无论负载是与非门还是或非门，无论是低电平输入电流还是高电平输入电流，输入电流都乘以输入端口的个数；

对于 TTL 门电路：

负载为与非门 —— 低电平输入电流乘以门的个数，高电平输入电流乘以输入端口的个数；


负载为或非门 —— 无论是低电平输入电流还是高电平输入电流都乘以输入端口的个数；

OD 门 / OC 门外接上拉电阻的计算分析



例：


在如图所示的电路中，已知 G_1 、 G_2 、 G_3 为 OD 输出的与非门 74HC03，输出高电平时的漏电流的最大值为 $I_{OH(max)} = 5 \mu A$ ，输出低电平为 $V_{OL(max)} = 0.33 V$ 时允许的最大负载电流为 $I_{OL(max)} = 5.2 mA$ ；负载门 $G_4 \sim G_6$ 为 74HC00，它们的高电平输入电流最大值 $I_{IH(max)}$ 和低电平输入电流最大值 $I_{IL(max)}$ 均为 $1 \mu A$ ；若 $V_{DD} = 5 V$ ，要求 $V_{OH} \geq 4.4 V$ ， $V_{OL} \leq 0.33 V$ ，试求 R_L 取值的允许范围；



OD 门 / OC 门外接上拉电阻的计算分析

例：


在如图所示的电路中，已知 G_1 、 G_2 为 OC 输出的与非门，输出高电平时截止管的漏电流为 $I_{OH} = 200 \mu A$ ，输出低电平为 $V_{OL(max)} = 0.4 V$ 时允许的最大负载电流为 $I_{OL(max)} = 16 mA$ ；负载门 $G_3 \sim G_5$ 均为 74 系列与非门，它们的高电平输入电流 I_{IH} 均为 $40 \mu A$ ，低电平输入电流 I_{IL} 均为 $-1 mA$ ；若 $V_{CC} = 5 V$ ，要求 $V_{OH} \geq 3.0 V$ ， $V_{OL} \leq 0.4 V$ ，试求 R_L 取值的允许范围；



OD 门 / OC 门外接上拉电阻的计算分析

例：（用 TTL 门电路驱动 CMOS 门电路，电平匹配）

在如图所示的电路中，用 TTL 门电路驱动 CMOS 门电路工作，试计算外接上拉电阻的取值范围；已知，TTL 与非门在输出低电平为 $V_{OL(max)} = 0.3 \text{ V}$ 时允许的最大负载电流为 $I_{OL(max)} = 8 \text{ mA}$ ；输出端的晶体管 T5 截止时有 $50\mu\text{A}$ 的漏电流；CMOS 或非门的高电平输入电流最大值和低电平输入电流最大值均为 $1\mu\text{A}$ ，要求加到 CMOS 或非门输入端的电压满足 $V_{IH} \geq 4.0 \text{ V}$ ， $V_{IL} \leq 0.3 \text{ V}$ ，给定电源电压 $V_{CC} = 5 \text{ V}$ ；




OD 门 / OC 门外接上拉电阻的计算分析

例：（三极管电路作为负载）

如图所示，用 OC 门 G_1 和 G_2 并联输出驱动三极管开关电路，要求 OC 门输出高电平时三极管 T 饱和导通，OC 门输出低电平时三极管 T 截止；试求 R_L 允许的取值范围；

已知：

OC 门输出高电平时，其输出端三极管的漏电流为 $I_{OH} \leq 0.1 \text{ mA}$ ，输出为低电平 $V_{OL} = 0.2 \text{ V}$ 时允许流入的最大负载电流为 $I_{OL(max)} = 16 \text{ mA}$ ；三极管 T 的电流放大系数 $\beta = 50$ ，集电极负载电阻 $R_C = 1 \text{ k}\Omega$ ，三极管饱和导通压降 $V_{CES} = 0.1 \text{ V}$ ，饱和导通内阻 $R_{CES} = 20 \Omega$ ，给定 $V_{CC1} = 5 \text{ V}$ ， $V_{CC2} = 10 \text{ V}$ ；



输出高电平时保证负载三极管电路的基极电流大于饱和基极电流，
输出低电平时保证灌入前级的电流不超过其输出电流最大值（考虑最恶劣情况只有一个晶体管导通）
要结合具体题目的具体要求变通！

第三章习题小结


○ 第三章的习题特别是后面和输入输出特性有关的题目看起来很复杂、每道题都不一样，但是实质上大部分都是对电路理论和模电的考察，因此要重新回顾电路理论和模电的基础知识，将尽量多的内容转化为自己已经掌握的基础，将尽量少的内容转化为本章新学习的东西；

除此之外，正如前面强调过的，最重要的仍然是一些基本概念的理解，本章的知识点非常杂乱而且繁琐，只靠单纯地背和记是行不通的，一定要在理解的基础上记忆；

复习知识点时在熟练掌握半导体器件的基础知识后按照 CMOS 和 TTL 两条主线梳理，最后在做题目练习时再统一归纳共性和区别即可；

另外，不同学校不同老师不同考纲对本章的要求不同，结合自己的实际情况筛选即可；

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



谢谢！